CN116436489A - 一种半双工模式下的uart交互系统及其方法 - Google Patents
一种半双工模式下的uart交互系统及其方法 Download PDFInfo
- Publication number
- CN116436489A CN116436489A CN202310133172.5A CN202310133172A CN116436489A CN 116436489 A CN116436489 A CN 116436489A CN 202310133172 A CN202310133172 A CN 202310133172A CN 116436489 A CN116436489 A CN 116436489A
- Authority
- CN
- China
- Prior art keywords
- uart
- pin
- data
- control register
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000003993 interaction Effects 0.000 title claims abstract description 28
- 230000005540 biological transmission Effects 0.000 claims abstract description 191
- 230000008569 process Effects 0.000 claims description 3
- 230000002452 interceptive effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 239000002699 waste material Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003032 molecular docking Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/401—Circuits for selecting or indicating operating mode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明公开了一种半双工模式下的UART交互系统及其方法,包括:第一和第二UART以及上拉控制电路;第一和第二UART分别包括第一和第二TX引脚、第一和第二RX引脚、第一和第二数据发送接收控制器、第一和第二强制发送控制寄存器以及第一和第二IO端口,第一数据发送接收控制器分别与第一TX引脚和第一RX引脚电连接,第一IO端口分别与第一TX引脚和第一RX引脚电连接,第一和第二强制发送控制寄存器分别与第一和第二数据发送接收控制器电连接;第二数据发送接收控制器分别与第二TX引脚和第二RX引脚电连接,第二IO端口分别与第二TX引脚和第二RX引脚电连接;上拉控制电路,分别与第一和第二IO端口电连接。
Description
技术领域
本发明涉及UART通信技术领域,具体涉及一种半双工模式下的UART交互系统及其方法。
背景技术
UART设备广泛用于数据传输,一般工作在全双工模式下,数据端口包含TX和RX,其中TX为数据发送端口,RX为数据接收端口。但在部分应用场合下,受限于可分配的端口数量以及对接设备的特性,UART设备有工作在半双工模式下的需求,即TX和RX共用一个端口,该端口通过软件配置决定实现数据发送或者数据接收,不能同时进行发送和接收。
由于UART数据传输一般出现在异步的系统之间,因此需要软件层面对数据传输方向进行控制,例如发送端向接收端发送完数据后,需要接收数据时,可以发送特定信号帧,告知接收端数据发送已完成,已准备接收数据,之后发送端切换为接收端,接收端切换为发送端。图1是现有技术的数据传输波形示意图,图1以数据传输方向为从第一UART到第二UART为例,在一段时间内,数据传输仅能保持一个方向传输,为保证数据传输的可靠性,一般应保证一方数据已发送完成,且通过合适的握手协议告知对方数据发送完成,才能切换数据传输方向。即使中途第二UART有优先级更高的数据需要传输到第一UART,例如数据校验错误等,也必须等待第一UART发送完成后才能进行传输。
以上方法虽然部分解决了应用中数据传输方向的问题,但缺点是需要等到发送端完成数据传输后,端口的控制权才能被移交,灵活性欠佳,且容易造成带宽浪费。
发明内容
为了克服现有技术的不足,本发明提供一种半双工模式下的UART交互系统及其方法,用于解决现有的UART设备在半双工模式下进行数据传输时,灵活性欠佳,且容易造成带宽浪费的技术问题,从而达到可以在数据传输中灵活切换方向,并提升带宽的利用效率的目的。
为解决上述问题,本发明所采用的技术方案如下:
一种半双工模式下的UART交互系统,包括:
第一UART,包括第一TX引脚、第一RX引脚、第一数据发送接收控制器、第一强制发送控制寄存器以及第一IO端口,所述第一数据发送接收控制器分别与所述第一TX引脚和所述第一RX引脚电连接,所述第一IO端口分别与所述第一TX引脚和所述第一RX引脚电连接,所述第一强制发送控制寄存器与所述第一数据发送接收控制器电连接;
第二UART,包括第二TX引脚、第二RX引脚、第二数据发送接收控制器、第二强制发送控制寄存器以及第二IO端口,所述第二数据发送接收控制器分别与所述第二TX引脚和所述第二RX引脚电连接,所述第二IO端口分别与所述第二TX引脚和所述第二RX引脚电连接,所述第二强制发送控制寄存器与所述第二数据发送接收控制器电连接;
上拉控制电路,分别与所述第一IO端口和所述第二IO端口电连接;
其中,所述第一UART和所述第二UART通过所述第一IO端口和所述第二IO端口进行连接。
作为本发明优选的实施方式,所述第一数据发送接收控制器用于负责控制所述第一TX引脚和所述第一RX引脚的使能控制,以及对发送和接收过程中的数据进行处理;所述第二数据发送接收控制器用于负责控制所述第二TX引脚和所述第二RX引脚的使能控制,以及对发送和接收过程中的数据进行处理。
作为本发明优选的实施方式,所述第一强制发送控制寄存器用于设定所述第一UART是否进行强制发送;所述第二强制发送控制寄存器用于设定所述第二UART是否进行强制发送;
其中,若所述第一强制发送控制寄存器设定为使能,则所述第一UART可进行强制发送,若所述第二强制发送控制寄存器设定为使能,则所述第二UART则可进行强制发送,若所述第一强制发送控制寄存器设定为禁能,则所述第一UART无法进行强制发送,若所述第二强制发送控制寄存器设定为禁能,则所述第二UART无法进行强制发送。
作为本发明优选的实施方式,若所述第一强制发送控制寄存器设定为使能,所述第二强制发送控制寄存器设定为禁能,所述第一UART能够终止所述第二UART的发送过程,所述第二UART不能终止所述第一UART的发送过程。
作为本发明优选的实施方式,若所述第一强制发送控制寄存器设定为禁能,所述第二强制发送控制寄存器设定为使能,所述第一UART不能终止所述第二UART的发送过程,所述第二UART能够终止所述第一UART的发送过程。
作为本发明优选的实施方式,若所述第一强制发送控制寄存器设定为使能,所述第二强制发送控制寄存器设定为使能,所述第一UART能够终止所述第二UART的发送过程,所述第二UART能够终止所述第一UART的发送过程。
作为本发明优选的实施方式,若所述第一强制发送控制寄存器设定为禁能,所述第二强制发送控制寄存器设定为禁能,所述第一UART不能终止所述第二UART的发送过程,所述第二UART不能终止所述第一UART的发送过程。
作为本发明优选的实施方式,所述上拉控制电路用于维持所述第一IO端口和所述第二IO端口的高电位,所述上拉控制电路的阻抗大于所述第一TX引脚和所述第二TX引脚输出使能时的输出阻抗。
一种半双工模式下的UART交互方法,基于上述的系统,包括以下步骤:
通过所述第一UART将第一UART数据按若干数据位和一停止位依次发送到所述第二UART;
通过所述第二UART对所述若干数据位和所述一停止位依次进行采集直至完成所述停止位的采集后,判断所述第二UART是否有第二UART数据需要发送;
若有,则通过所述第二UART直接将所述第二UART数据发出,并降低所述第二IO端口的电平;
通过所述第一UART检测到所述第二IO端口的电平发生下降,则认为所述第二UART有数据需要发送,并判断所述第一UART是否有下一帧第一UART数据需要发送;
若有,则所述第一UART停止所述下一帧第一UART数据的发送,并通过所述第一UART对所述第二UART数据进行接收;
其中,所述第一UART数据包括所述若干数据位和所述一停止位,所述第一UART中的第一强制发送控制寄存器的设定状态为禁能,所述第二UART中的第二强制发送控制寄存器的设定状态为使能。
作为本发明优选的实施方式,在通过所述第一UART将一停止位发送到所述第二UART时,包括:
在开始发送所述停止位时,将所述第一UART的输出使能信号保持为高电位直至到达所述停止位中心前的几个时钟周期,将所述第一UART的输出使能信号降低为低电位,所述第一TX引脚停止输出至所述第一IO端口。
相比现有技术,本发明的有益效果在于:
(1)本发明不需要增加额外的信号控制,并且可以有效地兼容现有的软件控制方案;
(2)本发明可以及时且准确地进行数据传输方向的切换,并且功能可配置,具有较强的灵活性;
(3)本发明相较于现有的软件控制方案,可有效避免带宽的浪费。
下面结合附图和具体实施方式对本发明作进一步详细说明。
附图说明
图1-是本发明背景技术中现有技术的数据传输波形示意图;
图2-是本发明实施例的半双工模式下的UART交互系统的结构示意图;
图3-是本发明实施例的半双工模式下的UART交互方法的数据传输波形示意图;
图4-是本发明实施例的半双工模式下的UART交互方法的16倍过采样UA RT时钟示意图;
图5-是本发明实施例的半双工模式下的UART交互方法的步骤图。
附图标号说明:1、第一UART;2、第二UART;3、上拉控制电路;4、第一TX引脚;5、第一RX引脚;6、第一数据发送接收控制器;7、第一强制发送控制寄存器;8、第一IO端口;9、第二TX引脚;10、第二RX引脚;11、第二数据发送接收控制器;12、第二强制发送控制寄存器;13、第二IO端口。
具体实施方式
本发明所提供的半双工模式下的UART交互系统,如图2所示,包括:第一UART 1、第二UART 2以及上拉控制电路3。
如图2所示,第一UART 1包括第一TX引脚4、第一RX引脚5、第一数据发送接收控制器6、第一强制发送控制寄存器7以及第一IO端口8,第一数据发送接收控制器6分别与第一TX引脚4和第一RX引脚5电连接,第一IO端口8分别与第一TX引脚4和第一RX引脚5电连接,第一强制发送控制寄存器7与第一数据发送接收控制器6电连接。
如图2所示,第二UART 2包括第二TX引脚9、第二RX引脚10、第二数据发送接收控制器11、第二强制发送控制寄存器12以及第二IO端口13,第二数据发送接收控制器11分别与第二TX引脚9和第二RX引脚10电连接,第二IO端口13分别与第二TX引脚9和第二RX引脚10电连接,第二强制发送控制寄存器12与第二数据发送接收控制器11电连接。上拉控制电路3分别与第一IO端口8和第二IO端口13电连接。
其中,第一UART 1和第二UART 2通过第一IO端口8和第二IO端口13进行连接。
具体地,数据发送接收控制器负责控制UART设备TX引脚和RX引脚的使能控制(TX_OE,RX_IE),以及发送和接收过程中的数据处理。强制发送控制寄存器为保存用于设定是否强制发送的控制寄存器,如设定为使能,则UART设备可进行强制发送,若设定为禁能,则无法进行强制发送。上拉控制电路3负责维持IO端口的高电位,其阻抗一般大于TX引脚输出使能时的输出阻抗,保证在TX引脚输出禁能时IO端口为高电位,而在TX引脚输出禁能时不影响TX引脚输出到IO端口上的电位。
相关信号包括:
TX:UART设备的输出信号;
RX:UART设备的输入信号;
TX_OE:TX的输出使能(output enable)信号,若使能,则将TX引脚的值送入IO端口,若禁能,则关闭TX引脚的输出到IO端口;
RX_IE:RX的输入使能(input enable)信号,若使能,则将IO端口的值送入UART设备的RX引脚,若禁能,则关闭IO端口到RX引脚的输入。
进一步地,第一数据发送接收控制器6用于负责控制第一TX引脚4和第一RX引脚5的使能控制,以及对发送和接收过程中的数据进行处理;第二数据发送接收控制器11用于负责控制第二TX引脚9和第二RX引脚10的使能控制,以及对发送和接收过程中的数据进行处理。
进一步地,第一强制发送控制寄存器7用于设定第一UART 1是否进行强制发送;第二强制发送控制寄存器12用于设定第二UART 2是否进行强制发送;其中,若第一强制发送控制寄存器7设定为使能,则第一UART 1可进行强制发送,若第二强制发送控制寄存器12设定为使能,则第二UART 2则可进行强制发送,若第一强制发送控制寄存器7设定为禁能,则第一UART 1无法进行强制发送,若第二强制发送控制寄存器12设定为禁能,则第二UART 2无法进行强制发送。
更进一步地,若第一强制发送控制寄存器7设定为使能,第二强制发送控制寄存器12设定为禁能,第一UART 1能够终止第二UART 2的发送过程,第二UART 2不能终止第一UART 1的发送过程。
更进一步地,若第一强制发送控制寄存器7设定为禁能,第二强制发送控制寄存器12设定为使能,第一UART 1不能终止第二UART 2的发送过程,第二UART 2能够终止第一UART 1的发送过程。
更进一步地,若第一强制发送控制寄存器7设定为使能,第二强制发送控制寄存器12设定为使能,第一UART 1能够终止第二UART 2的发送过程,第二UART 2能够终止第一UART 1的发送过程。
更进一步地,若第一强制发送控制寄存器设定为禁能,第二强制发送控制寄存器设定为禁能,第一UART不能终止第二UART的发送过程,第二UART不能终止第一UART的发送过程。
进一步地,上拉控制电路3用于维持第一IO端口8和第二IO端口13的高电位,上拉控制电路3的阻抗大于第一TX引脚4和第二TX引脚5输出使能时的输出阻抗。
本发明所提供的半双工模式下的UART交互方法,基于上述的系统,如图5所示,包括以下步骤:
步骤S1:通过第一UART 1将第一UART数据按若干数据位和一停止位依次发送到第二UART 2;
步骤S2:通过第二UART 2对若干数据位和一停止位依次进行采集直至完成停止位的采集后,判断第二UART 2是否有第二UART数据需要发送;
步骤S3:若有,则通过第二UART 2直接将第二UART数据发出,并降低第二IO端口13的电平;
步骤S4:通过第一UART 1检测到第二IO端口13的电平发生下降,则认为第二UART2有数据需要发送,并判断第一UART 1是否有下一帧第一UART数据需要发送;
步骤S5:若有,则第一UART 1停止下一帧第一UART数据的发送,并通过第一UART 1对第二UART数据进行接收;
其中,第一UART数据包括若干数据位和一停止位,第一UART 1中的第一强制发送控制寄存器7的设定状态为禁能,第二UART 2中的第二强制发送控制寄存器12的设定状态为使能。
在上述步骤S1中,在通过第一UART 1将一停止位发送到第二UART 2时,包括:
在开始发送停止位时,将第一UART 1的输出使能信号保持为高电位直至到达停止位中心前的几个时钟周期,将第一UART 1的输出使能信号降低为低电位,第一TX引脚4停止输出至第一IO端口8。
具体地,图3是本发明提供的交互方法的数据传输波形示意图,图3以第一UART 1传输到第二UART 2开始为例,当第二UART 2完成停止位的采集后(一般为停止位的中心处),若需要进行数据发送,则可直接将数据发出,此时IO端口电平下降(停止位到起始位),被第一UART 1检测到,则判断第二UART2有数据需要发送,则停止下一帧数据的发送(如有的话),并开始进行数据接收。需要注意的是,示例中的第一UART 1和第二UART 2的强制发送寄存器的配置可以是独立的,这意味着存在以下四种情况:
(1)第一UART 1的强制发送控制寄存器为使能,第二UART 2的强制发送控制寄存器为禁能,第一UART 1可以终止第二UART 2的发送过程,而第二UART 2不能终止第一UART1的发送过程;
(2)第一UART 1的强制发送控制寄存器为禁能,第二UART 2的强制发送控制寄存器为使能,第一UART 1不能终止第二UART 2的发送过程,而第二UART 2可以终止第一UART1的发送过程;
(3)第一UART 1的强制发送控制寄存器为使能,第二UART 2的强制发送控制寄存器为使能,第一UART 1可以终止第二UART 2的发送过程,第二UART 2也可以终止第一UART1的发送过程;
(4)第一UART 1的强制发送控制寄存器为禁能,第二UART 2的强制发送控制寄存器为禁能,第一UART 1和第二UART 2均不能终止对方的发送过程。
以上功能的实现需要上拉控制电路3和TX_OE信号的搭配,在发送端发送停止位时,若发送端的TX_OE使能,则在此时接收端若强制进行发送,其TX_OE也会为使能,此时IO端的电位必然会冲突(原发送端输出1,而原接收端强制发送0)。故发送端在发送停止位的过程中需对其TX_OE信号进行控制。
UART设备数据传输一般采用8倍或者16倍过采样时钟,图4是本发明提供的交互方法的16倍过采样UART时钟示意图,图4以16倍过采样时钟为例介绍UART设备输出停止位时TX_OE信号相关动作。如图4所示,发送端的TX_OE在进行停止位发送时,可以在该阶段的前数个时钟周期(具体数量可调整,但必须在停止位中心前,在图4中为前3个时钟周期)仍保持为高电位,从而能够保证UART设备的输出能够快速从数据位过渡到停止位,在停止位中心前的时钟周期内将TX_OE降低为低电位,TX引脚的输出停止发送到IO端口上。此时IO端口的电位由上拉控制电路3维持为高电位,若接收端需要进行强制发送,则可以直接拉高其TX_OE为高电位,将起始位的低电位送达IO端口,上拉控制电路3由于其阻抗远大于TX引脚的输出阻抗,故不会对接收端的强制发送电平产生影响。
相比现有技术,本发明的有益效果在于:
(1)本发明不需要增加额外的信号控制,并且可以有效地兼容现有的软件控制方案;
(2)本发明可以及时且准确地进行数据传输方向的切换,并且功能可配置,具有较强的灵活性;
(3)本发明相较于现有的软件控制方案,可有效避免带宽的浪费。
上述实施方式仅为本发明的优选实施方式,不能以此来限定本发明保护的范围,本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。
Claims (10)
1.一种半双工模式下的UART交互系统,其特征在于,包括:
第一UART,包括第一TX引脚、第一RX引脚、第一数据发送接收控制器、第一强制发送控制寄存器以及第一IO端口,所述第一数据发送接收控制器分别与所述第一TX引脚和所述第一RX引脚电连接,所述第一IO端口分别与所述第一TX引脚和所述第一RX引脚电连接,所述第一强制发送控制寄存器与所述第一数据发送接收控制器电连接;
第二UART,包括第二TX引脚、第二RX引脚、第二数据发送接收控制器、第二强制发送控制寄存器以及第二IO端口,所述第二数据发送接收控制器分别与所述第二TX引脚和所述第二RX引脚电连接,所述第二IO端口分别与所述第二TX引脚和所述第二RX引脚电连接,所述第二强制发送控制寄存器与所述第二数据发送接收控制器电连接;
上拉控制电路,分别与所述第一IO端口和所述第二IO端口电连接;
其中,所述第一UART和所述第二UART通过所述第一IO端口和所述第二IO端口进行连接。
2.根据权利要求1所述的半双工模式下的UART交互系统,其特征在于,所述第一数据发送接收控制器用于负责控制所述第一TX引脚和所述第一RX引脚的使能控制,以及对发送和接收过程中的数据进行处理;所述第二数据发送接收控制器用于负责控制所述第二TX引脚和所述第二RX引脚的使能控制,以及对发送和接收过程中的数据进行处理。
3.根据权利要求1所述的半双工模式下的UART交互系统,其特征在于,所述第一强制发送控制寄存器用于设定所述第一UART是否进行强制发送;所述第二强制发送控制寄存器用于设定所述第二UART是否进行强制发送;
其中,若所述第一强制发送控制寄存器设定为使能,则所述第一UART可进行强制发送,若所述第二强制发送控制寄存器设定为使能,则所述第二UART则可进行强制发送,若所述第一强制发送控制寄存器设定为禁能,则所述第一UART无法进行强制发送,若所述第二强制发送控制寄存器设定为禁能,则所述第二UART无法进行强制发送。
4.根据权利要求3所述的半双工模式下的UART交互系统,其特征在于,若所述第一强制发送控制寄存器设定为使能,所述第二强制发送控制寄存器设定为禁能,所述第一UART能够终止所述第二UART的发送过程,所述第二UART不能终止所述第一UART的发送过程。
5.根据权利要求3所述的半双工模式下的UART交互系统,其特征在于,若所述第一强制发送控制寄存器设定为禁能,所述第二强制发送控制寄存器设定为使能,所述第一UART不能终止所述第二UART的发送过程,所述第二UART能够终止所述第一UART的发送过程。
6.根据权利要求3所述的半双工模式下的UART交互系统,其特征在于,若所述第一强制发送控制寄存器设定为使能,所述第二强制发送控制寄存器设定为使能,所述第一UART能够终止所述第二UART的发送过程,所述第二UART能够终止所述第一UART的发送过程。
7.根据权利要求3所述的半双工模式下的UART交互系统,其特征在于,若所述第一强制发送控制寄存器设定为禁能,所述第二强制发送控制寄存器设定为禁能,所述第一UART不能终止所述第二UART的发送过程,所述第二UART不能终止所述第一UART的发送过程。
8.根据权利要求1所述的半双工模式下的UART交互系统,其特征在于,所述上拉控制电路用于维持所述第一IO端口和所述第二IO端口的高电位,所述上拉控制电路的阻抗大于所述第一TX引脚和所述第二TX引脚输出使能时的输出阻抗。
9.一种半双工模式下的UART交互方法,基于权利要求1-8任一项所述的系统,其特征在于,包括以下步骤:
通过所述第一UART将第一UART数据按若干数据位和一停止位依次发送到所述第二UART;
通过所述第二UART对所述若干数据位和所述一停止位依次进行采集直至完成所述停止位的采集后,判断所述第二UART是否有第二UART数据需要发送;
若有,则通过所述第二UART直接将所述第二UART数据发出,并降低所述第二IO端口的电平;
通过所述第一UART检测到所述第二IO端口的电平发生下降,则认为所述第二UART有数据需要发送,并判断所述第一UART是否有下一帧第一UART数据需要发送;
若有,则所述第一UART停止所述下一帧第一UART数据的发送,并通过所述第一UART对所述第二UART数据进行接收;
其中,所述第一UART数据包括所述若干数据位和所述一停止位,所述第一UART中的第一强制发送控制寄存器的设定状态为禁能,所述第二UART中的第二强制发送控制寄存器的设定状态为使能。
10.根据权利要求9所述的半双工模式下的UART交互方法,其特征在于,在通过所述第一UART将一停止位发送到所述第二UART时,包括:
在开始发送所述停止位时,将所述第一UART的输出使能信号保持为高电位直至到达所述停止位中心前的几个时钟周期,将所述第一UART的输出使能信号降低为低电位,所述第一TX引脚停止输出至所述第一IO端口。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2023100779467 | 2023-01-19 | ||
CN202310077946 | 2023-01-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116436489A true CN116436489A (zh) | 2023-07-14 |
Family
ID=87078536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310133172.5A Pending CN116436489A (zh) | 2023-01-19 | 2023-02-16 | 一种半双工模式下的uart交互系统及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116436489A (zh) |
-
2023
- 2023-02-16 CN CN202310133172.5A patent/CN116436489A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8661168B2 (en) | Specialized universal serial bus controller | |
US8977789B2 (en) | Device connect detection | |
CN107832250B (zh) | 一种基于spi的主从通讯时序方法 | |
WO2014004924A1 (en) | Device disconnect detection | |
US10218492B2 (en) | Clock and data recovery for pulse based multi-wire link | |
WO2014004896A1 (en) | A low power universal serial bus | |
CN109062847B (zh) | 片上系统、用于rs485串口通讯的ip核及其控制方法 | |
CN114690882A (zh) | 低功率嵌入式USB2(eUSB2)中继器 | |
CN101847135B (zh) | 串接通信系统及其通信方法 | |
WO2020168031A1 (en) | Power consumption reduction in usb 2.0 redriver and in eusb2 repeater | |
CN114911743A (zh) | Spi从机设备、spi主机设备和相关的通信方法 | |
CN111435927A (zh) | 使用mipi d-phy的快速链路周转 | |
TW201716924A (zh) | 具有位元級確認及錯誤校正之串列介面 | |
CN104615558B (zh) | 一种数据传送方法及电子装置 | |
CN112817895B (zh) | 一种基于gpio的通信方法 | |
CN116436489A (zh) | 一种半双工模式下的uart交互系统及其方法 | |
US11334139B1 (en) | Power state control for multi-channel interfaces | |
US10891242B2 (en) | Embedded USB2 (eUSB2) repeater operation | |
CN208888807U (zh) | 一种串行总线的自动编址系统 | |
CN114243954A (zh) | 基于波形特征的无线设备匹配通讯系统及方法与电子设备 | |
WO2021150653A1 (en) | Eusb2 to usb 2.0 data transmission with surplus sync bits | |
CN111858459A (zh) | 处理器及计算机 | |
CN110825681B (zh) | 一种基于lbe总线的smhk381的测试方法 | |
CN116185936B (zh) | 一种spi通信数据收发异常检测控制系统及检测方法 | |
CN209767567U (zh) | 一种多主rs485总线系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |