JPH09321084A - 接着フィルムを有する配線テープ,半導体装置及び製造方法 - Google Patents
接着フィルムを有する配線テープ,半導体装置及び製造方法Info
- Publication number
- JPH09321084A JPH09321084A JP8136159A JP13615996A JPH09321084A JP H09321084 A JPH09321084 A JP H09321084A JP 8136159 A JP8136159 A JP 8136159A JP 13615996 A JP13615996 A JP 13615996A JP H09321084 A JPH09321084 A JP H09321084A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- wiring
- semiconductor element
- adhesive
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1062—Prior to assembly
- Y10T156/107—Punching and bonding pressure application by punch
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/249921—Web or sheet containing structurally defined element or component
- Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
- Y10T428/249955—Void-containing component partially impregnated with adjacent component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
- Y10T428/2848—Three or more layers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Adhesive Tapes (AREA)
- Adhesives Or Adhesive Processes (AREA)
Abstract
基板として有機材料を用いた場合も、実装基板と半導体
素子の熱膨張率差を吸収する緩衝体を有することにより
優れた接続信頼性をもつ半導体装置を提供することを目
的とする。 【解決手段】半導体素子と実装基板の熱膨張率差によっ
て生じる熱応力の緩衝体としてフィルム材料を用いたこ
とを特徴とする半導体装置。前記フィルム材料のリフロ
ー温度域(200〜250℃)の弾性率が1MPa以上
であることを特徴とする。
Description
性,組立性に優れた高密度,多ピン化,高速伝送対応の
配線テープ,半導体装置及びその製造方法に関する。
導体装置の高集積化および高密度化が強く望まれてい
る。そのため半導体素子はLSI,VLSI,ULSI
へと高集積,高機能化され、素子の大型化,多ピン化,
高速化,高消費電力化が進んできた。これに対応して多
ピン用の半導体装置のパッケージ構造は素子の二辺に接
続端子を有する構造から四辺すべてに端子を有する構造
に変化してきた。さらに多ピン化対応として多層キャリ
ア基板を用いて実装面全体に接続端子が格子上に有する
グリッドアレイ構造が実用化されている。このグリッド
アレイ構造の中には高速信号伝送を可能にするため接続
端子長を短縮したボールグリッドアレイ構造(BGA)
が適用されている。接続端子としてのボール型構造は導
体幅も太くなるため低インダクタンス化にも効果的であ
る。さらに最近ではより高速対応として多層キャリア基
板に比較的誘電率の低い有機材料が検討されている。し
かし有機材料は一般に半導体素子に比べて熱膨張率が大
きいため、その熱膨張率差により発生する熱応力のため
接続信頼性等に問題がある。最近このようなBGAパッ
ケージにおいて、キャリア基板を用いない構造が提案さ
れている。即ち、半導体素子と実装基板との熱膨張率差
により発生する熱応力を低弾性率のエラストマ材料で緩
和することにより接続信頼性を向上させる新しい半導体
素子パッケージ構造が提案されている(米国特許第51482
65号)。このパッケージ構造は半導体素子と実装基板の
電気的接続をキャリア基板の代わりにポリイミド等から
構成される配線テープを用いている。そのため電気的接
続箇所としては半導体素子と配線テープはワイヤボンデ
ィング法あるいはリードによるボンディング接続がとら
れており、配線テープと実装基板ははんだボール端子に
よる電気的接続がなされている。この従来技術に用いら
れるエラストマは耐熱性に優れた低弾性率材料という観
点からシリコーン系材料が一般的に用いられている。シ
リコーン系材料を用いた応力緩衝層の一般的な形成方法
としては配線テープに未硬化の液状樹脂をマスク等を用
いて印刷して、その後硬化物を得る工程が用いられてい
る。この方法は印刷により得られる緩衝層の平坦性を確
保することが困難なことと印刷工程が繁雑で時間がかか
る問題点を有する。そのため量産工程に対して不利であ
ると同時に緩衝層の平坦性が確保できないため組立分留
り及び実装信頼性に問題を有する。
おいて、熱応力を低減するためのエラストマ材料として
フィルム材料を用いることにより平坦性に優れた応力緩
衝層を得られる技術を開示するとともに量産性に優れた
半導体装置を提供することにある。
め、本発明は以下の手段を提供する。その手段は配線層
を有するテープ材料と半導体素子が電気的に接続され、
その配線テープ上に実装基板と電気的に接続するための
外部端子を有し、配線テープと半導体素子を絶縁性を保
持した状態で接着する材料にフィルム材料を用いた半導
体装置において、接着用フィルム材料の物性として実装
リフロー条件の温度領域(200〜250℃)の弾性率
が1MPa以上であることを特徴とする半導体装置を提
供することにより達成される。
装置の製造工程において実装基板と接続するためのはん
だボール等による外部端子を形成する工程、あるいは実
装基板に本発明の半導体素子を実装するためのはんだリ
フロー工程を経る。このリフロー温度は一般に200〜
250℃の高温で処理されるため、吸湿した半導体装置
は水分が蒸発してその蒸気圧でフィルム材料が膨潤して
あるしきい値を超えると発泡現象を生じ、ボイド,剥離
等の欠陥を生じる。そのため用いるフィルム材料はでき
るだけ吸湿率が低いことと同時にリフロー温度での弾性
率が高いことが要求される。本発明では各種フィルム材
料を検討してリフロー工程の温度領域での接着材料の弾
性率が1MPa以上であればリフロー特性に優れている
ことを見い出した。材料の弾性率の温度依存性の例を図
1に示す。
0〜250℃)の弾性率が1MPa以上を維持する材料
を用いることにより耐リフロー特性に良好な結果が得ら
れることを見い出している。膨潤量は蒸気圧と弾性率の
比で決まり、弾性率が高いほど膨潤量が小さくなる。こ
の膨潤量が材料の機械特性である破断伸び量を超えると
発泡現象が生じる。また弾性率は接着用フィルム材料の
機械強度とも相関があり、弾性率が高いほど一般的に破
断強度,破断伸び量は大きくなる傾向にある。そのため
リフロー温度域での弾性率の高い材料を用いることによ
り膨潤量,機械特性の両面の観点からリフロー特性がよ
くなる。この時接着用フィルム材料としては熱硬化性樹
脂あるいは熱可塑性樹脂から構成される。
の他、粘着性樹脂,粘接着性樹脂から構成される場合も
ある。リフロー工程の温度領域で1MPa以上の弾性率
を維持するためには熱可塑性樹脂の場合にはリフロー工
程の温度領域(200〜250℃)以上に弾性率の変化点であ
るガラス転移温度があることが望ましい。また熱硬化性
樹脂の場合には、ガラス転移温度より高温のゴム領域で
ある程度の化学的ないし物理的な橋架け構造を有するこ
と必要である。即ち、ゴム領域の弾性率と橋架け密度は
一般に比例関係にあり、弾性率を高くするためには橋架
け密度を高くすることが必要である。またフィルム材料
は応力緩衝層として機能するため室温の弾性率が400
0MPa以下の低弾性率樹脂から構成されていることが
望ましい。
特性の観点から85℃/85%RH,168時間での吸
湿率が3%以下であることが望ましい。フィルム材料の
場合シリコーン系以外の低弾性率材料が適用可能であ
る。またフィルム材料の構成としては接着剤成分のみか
らなる均一構造だけでなく、例えば支持体の両面に接着
剤層を有する三層構造で構成されている場合、多孔質の
支持体に接着剤が含浸された構成されている場合等もあ
る。フィルム形状としては各種打抜きによる形状,メッ
シュ形状等がある。メッシュ形状は貼付け面積を小さく
することができ吸湿時の耐リフロー性向上にさらに効果
的である。
持体,接着層は上記の熱硬化性樹脂,熱可塑性樹脂,粘
着性樹脂,粘接着性樹脂等二種類以上を組み合わせるこ
とが可能である。また接着層は両面あるが、それぞれ違
う材料であることも可能である。例えば配線テープ側の
配線層の凹凸を埋めるためには流動性の高い熱硬化性樹
脂を用い、反対側の平坦な半導体素子を接着する部分に
は高温で短時間で接着可能な熱可塑性樹脂の組み合わせ
等がある。
図2に示す。代表的な製造工程は次の3種類に分類され
る。ひとつは(図2−a)(1)配線層を有するテープ
に接着用フィルムを貼り付ける工程、(2)配線層を有
するテープに接着用フィルムを介して半導体素子と絶縁
性を保持した状態で貼り付ける工程、(3)テープ上に
形成されている配線層と半導体素子上のパッドとを電気
的に接続する工程、(4)上記電気的に接続した箇所を
絶縁物により封止する工程、(5)テープ上に実装基板
と接続するための外部端子を形成する工程、からなる半
導体素子の製造方法である。
ィルム材料を長尺のリール工程で扱うことができ、量産
性を上げるのに効果的な製造方法である。また第二の製
造方法としては(図2−b)(1)半導体素子に接着用
フィルムを形成する工程、(2)配線層を有するテープ
を接着用フィルムを介して半導体素子と絶縁的に貼り付
ける工程、(3)テープ上に形成されている配線層と半
導体素子上のパッドとを電気的に接続する工程、(4)
上記電気的に接続した箇所を絶縁物により封止する工
程、(5)テープ上に実装基板と接続するための外部端
子を形成する工程、からなる半導体素子の製造方法があ
る。この方法はウエハ段階の状態で半導体素子上に応力
緩衝層を形成することも可能で、半導体素子そのものの
分留り向上に効果的な製造方法である。
接着用フィルムを介して配線層を有するテープと半導体
素子を位置合わせして一括で絶縁的に貼り合わせる工
程、(2)テープ上に形成されている配線層と半導体素
子上のパッドとを電気的に接続する工程、(3)上記電
気的に接続した箇所を絶縁物により封止する工程、
(4)テープ上に実装基板と接続するための外部端子を
形成する工程、からなる半導体素子の製造方法がある。
これは製造工程数を減少することができ、製造時間の短
縮に有効である。
形成されている。即ち配線層を形成したテープ材料と半
導体素子の間に本発明における接着性フィルム材料を何
らかの方法で設置して所定温度,所定圧力,所定時間の
条件により一括あるいは逐次で両者を接着する。その後
テープ上の配線層と半導体素子の接続パッドを電気的に
接続する。接続方法としてはあらかじめ配線テープに回
路により形成された接続リードを用いて半導体素子と接
続する方法、この場合はシングルポイントボンディング
あるいは一括ギャングボンディング法等が用いられる。
ンディングにより接続する方法等が用いられる。次に接
続部分を絶縁材料により封止して、最後に配線テープ上
に実装基板との電気的接続端子である外部端子を形成す
る。外部端子としては一般的にははんだボールを用いる
場合、めっきによるボール形成法を用いることが多い。
めっきの場合金属としては金,ニッケル,銅,はんだ等
が挙げられる。
ば(図2−a)で示したように接着用フィルム材料をあ
らかじめ配線テープと一体化する工程が重要である。
に示すように配線層を形成したテープを長尺のリール工
程で搬送して接着用フィルムを所定の大きさに打抜きな
がら貼付けていく方法が量産性に有効である。この場合
接着層が熱硬化性樹脂の場合は未硬化のAステージある
いは半硬化のBステージの状態で配線テープに接着す
る。得られた接着性フィルム付配線テープを用いて半導
体素子と接着する工程で樹脂はさらに硬化が進み最終的
にCステージに達する。あるいは接着剤が配線テープと
一体化する工程で既にCステージ達する場合には硬化し
たフィルム部分の上に接着成分を新たに形成する場合も
ある。
貼付け法がある。接着成分が室温で粘着性がない場合が
望ましいが、粘着性が有する時は離型紙等を用いる場合
がある。
ープの構成を示す。この配線テープは半導体素子と接着
が可能である。この場合、配線テープ側の接着層に熱硬
化性樹脂を用い、半導体素子を接着する側を熱可塑性樹
脂を用いることによりより簡便に図4に示す接着能を有
する配線テープを供給することができる。
接着性材料の場合は配線テープとの接着と半導体素子と
の接着の二段階の条件は全く同じにすることも可能であ
る。熱硬化性樹脂の場合と異なり反応を途中段階で制御
する必要がなく、作業性に優れた製造工程を提供するこ
とが可能である。
温度は室温も可能で半導体素子の反りの点からも有利な
材料である。あらかじめ接着用フィルムが配線テープと
一体化している場合は半導体素子を接着する際の位置合
せが容易になる。そのため接着装置の治具も非常に簡便
になり、量産性工程に有利である。
プ上の配線回路の凹凸をフィルムの接着層で埋め込む場
合もあり、この場合も配線テープとの接着時に埋め込み
性の良否を配線テープとの一体化の工程で確認でき、半
導体素子を接続する前に不良を除くことが可能で、半導
体素子の無駄を防ぐことができ分留り向上の点からも有
利である。
な熱硬化性及び熱可塑性樹脂としてはエポキシ樹脂,ポ
リイミド樹脂,ポリアミド樹脂,シアネート樹脂,イソ
シアネート樹脂,含フッ素樹脂,含ケイ素樹脂,ウレタ
ン樹脂,アクリル樹脂,スチレン樹脂,マレイミド樹
脂,フェノール樹脂,不飽和ポリエステル樹脂,ジアリ
ルフタレート樹脂,シアナミド樹脂,ポリブタジエン樹
脂,ポリアミドイミド樹脂,ポリエーテル樹脂,ポリス
ルホン樹脂,ポリエステル樹脂,ポリオレフィン樹脂,
ポリスチレン樹脂,ポリ塩化ビニル樹脂,トランスポリ
イソプレン樹脂,ポリアセタール樹脂,ポリカーボネー
ト樹脂,ポリフェニレンエーテル樹脂,ポリフェニレン
スルフィド樹脂,ポリアリレート樹脂,ポリエーテルイ
ミド樹脂,ポリエーテルスルホン樹脂,ポリエーテルケ
トン樹脂,液晶ポリエステル樹脂,ポリアリルエーテル
ニトリル樹脂,ポリベンゾイミダゾール樹脂、その他各
種ポリマーブレンド,ポリマーアロイ等が挙げられる。
り溶融あるいは軟化により接着性を有する材料である。
これに対して粘着及び粘接着性材料は圧力をかけること
により接着性を有する材料である。
系,ブタジエン,イソプレン等のゴム系,アクリル樹脂
系,ポリビニルエーテル系等がある。このうち粘接着性
材料には室温硬化型,熱、UV,EB等による硬化型,
促進剤併用型等がある。このうち室温硬化型は空気中の
水分で反応する湿気反応型,光開始剤を含有している太
陽光反応型,過酸化物等を含む嫌気型材料がある。熱硬
化型は一般的にはチウラム系,フェノール系,イソシア
ネート系等の架橋剤を含有しており、所定の温度で粘着
成分が三次元架橋して接着層になる。
た材料である。促進剤併用型は反応促進剤,架橋剤等を
含んだ溶液が粘着層表面に塗布されており、接着圧力に
より両成分が混合して経時的に反応が進行して最終的に
接着層を形成する。本発明における粘接着剤としては熱
硬化性型が比較的好適である。これを用いることにより
室温で配線テープと半導体素子を位置合わせして接着
後、恒温槽等により多数個一度に所定温度に上げて硬化
反応を進め接着強度を確保することにより量産性に優
れ、かつ信頼性に優れた半導体装置を提供できる。
リフロー特性の観点から高弾性率であることが望ましい
が室温域ではできるだけ弾性率が低いことが望ましい。
それは半導体素子と実装基板は一般に熱膨張率が異なる
ため実装時にはんだボール等から構成される外部端子に
熱応力が発生して接続信頼性が重要課題になる。
用フィルム材料の弾性率が低ければこの部分が応力緩衝
層になり接続信頼性の観点から有利になる。室温の弾性
率として4000MPa以下であることが望ましい。さ
らに願わくば温度サイクル試験全域(−55℃〜150
℃)での弾性率が2000MPa以下であることが望ま
しい。このような高温で弾性率を維持しつつ、室温を含
む低温域で比較的低弾性率材料としてはシリコーン系材
料が用いられることが多い。シリコーン系材料からなる
フィルム材料は本発明において極めて重要な材料の一種
である。
外のフィルム材料はシリコーンと比較して次の利点を有
している。即ち、シリコーンは凝集エネルギーが小さい
ため高温放置等(例えば150℃以上)の長期加熱処理
において環状の低分子化合物が徐々に熱分解して周囲へ
の汚染の原因になる場合もある。
剤成分のみからなる均一構造だけでなく、例えば支持体
の両面に接着剤層を有する三層構造で構成されている場
合、多孔質の支持体に接着剤が含浸され構成されている
場合等もある。フィルム材料の支持体としてはポリイミ
ド,エポキシ,ポリエチレンテレフタレート,セルロー
ス,アセテート,含フッ素ポリマ等のフィルムあるいは
多孔質材料が挙げられる。
状,メッシュ形状等がある。メッシュ形状は貼付け面積
を小さくすることができ吸湿時の耐リフロー特性の向上
に有効である。三層構造の場合、両面の接着層の厚さ,
種類を任意に制御することができ、貼り付け時の流動性
の制御が容易である。また中央の支持体により確実に絶
縁層が確保できる利点がある。
の飽和吸湿率が3%以下の材料を用いることによりリフ
ロー時の吸湿による蒸気圧の値を低く抑えることがで
き、良好なリフロー特性が得られる。
ル回路基板から構成される。即ち絶縁層としてはポリイ
ミド系材料,導体との接着層としてはエポキシ系材料,
ポリイミド系材料,フェノール系材料,ポリアミド系材
料等が用いられる。また導体層としては多くの場合銅が
用いられる。配線回路としては銅の上にニッケル,金め
っき等で被覆されることもある。フレキシブル回路基板
の中には導体との接着層を用いないポリイミド絶縁層に
直接銅が形成された材料を用いることもある。また配線
層を有するテープは多層配線構造をとる場合もある。こ
の時は配線テープ内に信号配線層以外に電源層,グラン
ド層等を形成することができ、電気特性に優れた半導体
装置を提供することが可能になる。
電気的に接続するための半導体素子上のバッド端子の配
置構造としては代表的には次の二つの型がある。
造である。この場合半導体装置の外部端子の配置構造と
して図6に示すように三種類の構造がある。即ち外部端
子が半導体素子の下にある場合(Fan Inタイプ,図6−
1)、半導体素子の外側にある場合(Fan Outタイプ,
図6−2)、その両方にある場合(Fan In/Outタイ
プ,図6−3)が挙げられる。
中央配置構造がある。この場合の半導体装置は図8に示
す構造がとられる。
As等の半導体からなるウエハ上にメモリ,ロジック,
ゲートアレイ,カスタム,パワートランジスタ等のI
C,LSI等を形成し、リード,バンプ等に接続する端
子を有する素子である。
子と実装基板の電気的接続の仲介材料として用いた半導
体装置において配線テープと半導体素子との絶縁性を保
持した状態で接着材料として高温域であるリフロー温度
領域(200〜250℃)での弾性率が1MPa以上のフ
ィルム材料を用いることにより耐リフロー特性,接続信
頼性に優れた半導体装置を提供することが可能になっ
た。フィルム材料を用いることにより従来の印刷法等に
比べてより量産性に優れた製造方法を提供することが可
能になる。
00,厚さ50μm)を半導体素子と配線テープの間に位
置合わせをして設置して170℃1分,圧力50kgf/
cm2で接着して、さらに180℃60分恒温槽中で後硬
化を実施した。次に配線テープ上にある接続リードを用
いて半導体素子のパッドとシングルポイントボンディン
グにより電気的に接続した。接続部分をエポキシ系封止
材料(日立化成,RC021C)で封止した。最後に配線テー
プ上に実装基板との接続端子であるはんだボールを取り
付けて図6−1に示す半導体装置を得た。
の恒温恒湿層で168時間吸湿後、最高温度245℃の
赤外線リフローに入れて接着層に発泡現象による剥離,
ボイド等の欠陥が発生しないか確認した。さらに得られ
た半導体装置のリード及びはんだバンプの接続信頼性を
確認した。このとき実装基板としてはガラス布基材エポ
キシ樹脂銅張積層板FR−4(日立化成,MCL−E−
67)を用いた。信頼性試験は温度サイクル(−55℃
←→150℃,1000回)条件で評価した。 (実施例2)ポリイミドフィルム(宇部興産,SGA,
厚さ50μm)の両面にダイボンディング用フィルム材
料からなる接着剤(日立化成,DF335)を各50μ
m塗布して三層構造のフィルム材料とした。得られたフ
ィルム材料を配線テープに位置合わせをして貼り付け
た。この時接着条件は170℃5秒,圧力30kgf/cm
2 とした。この条件では未接着の接着層は半導体素子を
貼り付けるのに十分な接着能を有している。
導体素子の接着は200℃1分,圧力30kgf/cm2 と
した。さらに200℃60分恒温槽中で後硬化を実施し
た。次に配線テープ上にある接続リードを用いて半導体
素子のパッドとギャングボンディングにより電気的に接
続した。接続部分をエポキシ系封止材料(日立化成,RC
021C)で封止した。最後に配線テープ上に実装基板との
接続端子であるはんだボールを取り付けて図6−2に示
す半導体装置を得た。
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
ムから構成される低弾性率接着フィルム(日立化成,試
作品,厚さ150μm)を半導体素子と配線テープの間
に位置合わせをして設置して180℃30秒,圧力10
0kgf/cm2 で接着して、さらに180℃60分恒温槽
中で後硬化を実施した。次に配線テープ上にある接続リ
ードを用いて半導体素子のパッドとワイヤボンディング
により電気的に接続した。接続部分をシリコーン系封止
材料(東芝シリコーン,TSJ3150)で封止した。最後に配
線テープ上に実装基板との接続端子であるはんだボール
を取り付けて図6−3に示す半導体装置を得た。
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
層板(日立化成,MCL−E−679の両面銅箔エッチ
ング除去品,厚さ50μm)の両面にエポキシ樹脂とア
クリル系ゴムから構成される低弾性率接着フィルム(日
立化成,試作品,厚さ50μm)を張合せて三層構造の
フィルム材料とした。
線テープの間に位置合わせをして設置して200℃20
秒,圧力80kgf/cm2 で接着して、さらに180℃6
0分恒温槽中で後硬化を実施した。次に配線テープ上に
ある接続リードを用いて半導体素子のパッドとシングル
ポイントボンディングにより電気的に接続した。接続部
分をシリコーン系封止材料(東芝シリコーン,TSJ3153)
で封止した。最後に配線テープ上に実装基板との接続端
子であるはんだボールを取り付けて図8に示す半導体装
置を得た。
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
ルム(日立化成,HM122U,厚さ100μm)を配線テー
プに位置合わせをして貼り付けた。この時接着条件は3
00℃2秒,圧力150kgf/cm2 とした。貼り付けに
あたっては図2に示した長尺の装置を用いてフィルムを
所定の形状に打抜きながら配線テープに連続的に貼り付
けた。このフィルムの接着層は熱可塑性樹脂のため、未
接着部分の接着層は半導体素子を貼り付けるのに十分な
接着能を有している。
導体素子の接着は300℃10秒,圧力100kgf/cm
2 とした。次に配線テープ上にある接続リードを用いて
半導体素子のパッドとシングルポイントボンディングに
より電気的に接続した。接続部分をエポキシ系封止材料
(北陸塗料,チップコート8107)で封止した。最後
に配線テープ上に実装基板との接続端子であるはんだボ
ールを取り付けて図6−1に示す半導体装置を得た。
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
(三井東圧化学,レグルスPI−UAY,厚さ100μ
m)を半導体素子に位置合わせをして貼り付けた。この
時接着条件は250℃2秒,圧力30kgf/cm2 とし
た。このフィルムは熱可塑性樹脂のため、さらに配線テ
ープを貼り付けるのに十分な接着能を有している。
導体素子の接着は250℃10秒,圧力20kgf/cm2
とした。次に配線テープ上にある接続リードを用いて半
導体素子のパッドとワイヤボンディングにより電気的に
接続した。接続部分をエポキシ系封止材料(北陸塗料,
チップコート8107)で封止した。最後に配線テープ
上に実装基板との接続端子であるはんだボールを取り付
けて図6−2に示す半導体装置を得た。
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
産,SGA,厚さ50μm)の片面に含フッ素ポリイミ
ド(ヘキサフルオロビスフェノールAFとビス(4−ア
ミノフェノキシフェニル)ヘキサフルオロプロパンの反
応物,ガラス転移温度260℃)を50μm塗布し、も
う一方の片面にはポリエーテルエーテルケトン(ジヒド
ロオキシナフタレンとジフルオロベンゾフェノンの反応
物,ガラス転移温度154℃)を50μm塗布して二種
類の接着剤層を有する三層構造のフィルム材料を作製し
た。
低い接着層を用いて配線テープに位置合わせをして貼り
付けた。この時接着条件は200℃1分,圧力30kgf
/cm2 とした。このフィルムの接着層は熱可塑性樹脂の
ため、さらに半導体素子を貼り付けるのに十分な接着能
を有している。フィルム材料を貼り付けた配線テープと
半導体素子の接着は300℃10秒,圧力80kgf/cm
2 とした。次に配線テープ上にある接続リードを用いて
半導体素子のパッドとギャングボンディングにより電気
的に接続した。接続部分をエポキシ系封止材料(北陸塗
料,チップコート8107)で封止した。最後に配線テ
ープ上に実装基板との接続端子であるはんだボールを取
り付けて図6−3に示す半導体装置を得た。
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
ウコーニング,JCR6126,厚さ150μmプレス成形
品)の片面にシリコーン接着剤(信越化学,KE1820)を
20μm塗布し、配線テープに位置合わせをして貼り付
けた。この時接着条件は150℃1分,圧力30kgf/
cm2 とした。さらに半導体素子を貼り付けるためもう一
方の片面に同様にシリコーン接着剤(信越化学,KE1
820)を20μm塗布し、フィルム材料を貼り付けた
配線テープと半導体素子を接着した。接着条件は200
℃30秒,圧力20kgf/cm2 とした。次に配線テープ
上にある接続リードを用いて半導体素子のパッドとギャ
ングボンディングにより電気的に接続した。接続部分を
シリコーン系封止材料(東レダウコーニング,DA6501)
で封止した。最後に配線テープ上に実装基板との接続端
子であるはんだボールを取り付けて図8に示す半導体装
置を得た。
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
質ポリテトラフルオロエチレン(ジャパンゴアテック,
厚さ190μm)を用いて配線テープに位置合わせをし
て貼り付けた。この時接着条件は150℃1分、圧力3
0kgf/cm2 とした。このフィルムの接着層は熱硬化性
樹脂のBステージ状態(半硬化)であるため、さらに半
導体素子を貼り付けるのに十分な接着能を有している。
導体素子の接着は200℃2分,圧力70kgf/cm2 と
した。次に配線テープ上にある接続リードを用いて半導
体素子のパッドとギャングボンディングにより電気的に
接続した。接続部分をエポキシ系封止材料(日立化成,
R021C)で封止した。最後に配線テープ上に実装基
板との接続端子であるはんだボールを取り付けて図6−
1に示す半導体装置を得た。
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
ルム(寺岡製作所,テープNo.760,厚さ145μ
m,カプトンフィルムの両面にシリコーン系粘着剤)を
配線テープに位置合わせをして貼り付けた。この時接着
条件は室温5秒,圧力50kgf/cm2 とした。貼り付け
にあたっては図2に示した長尺の装置を用いてフィルム
を所定の形状に打抜きながら配線テープに連続的に貼り
付けた。このフィルムの接着層は粘着性樹脂のため、未
接着部分の接着層は半導体素子を貼り付けるのに十分な
接着能を有している。
導体素子の接着は室温10秒,圧力5kgf/cm2 とし
た。次に配線テープ上にある接続リードを用いて半導体
素子のパッドとシングルポイントボンディングにより電
気的に接続した。接続部分をシリコーン系封止材料(東
芝シリコーン,TSJ3150)で封止した。最後に配線テープ
上に実装基板との接続端子であるはんだボールを取り付
けて図6−2に示す半導体装置を得た。
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
ィルム(厚さ150μm,アラミド不織布(100μ
m)の両面にブタジェン系粘接着剤)を半導体素子と配
線テープの間に位置合わせをして一括で貼り付けた。こ
の時接着条件は室温5秒,圧力50kgf/cm2とした。
この状態では粘着状態なのである程度の位置合わせの修
正が可能である。このフィルムの接着層は粘接着性樹脂
のため、さらに180℃60分恒温槽中で硬化させ三次
元架橋構造の接着状態とした。
て半導体素子のパッドとシングルポイントボンディング
により電気的に接続した。接続部分をシリコーン系封止
材料(東芝シリコーン,TSJ3150)で封止した。最後に配
線テープ上に実装基板との接続端子であるはんだボール
を取り付けて図6−3に示す半導体装置を得た。
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
ボン酸二無水物(和光純薬)とビス−(4−(2−アミ
ノフェノキシフェニル)エーテル(合成品)をジメチル
アセトアミド中、5℃で等量反応させポリアミド酸を形
成し、さらに250℃に加熱してポリイミドを得た。得
られたポリイミド100g中に4,4′−グリシジル−
3,3′,5,5′−テトラメチルビフェニルエーテル
(油化シェル)19.5gとフェノールノボラック(明和
化成)10.6g,触媒としてトリフェニルフォスフェ
ート(和光純薬)0.2gをジメチルアセトアミド中で混
合して不揮発分20重量%のワニスを作製して厚さ10
0μmのフィルムを作製した。
せをして貼り付けた。この時接着条件は170℃10
秒,圧力30kgf/cm2 とした。この条件では未接着の
接着層は半導体素子を貼り付けるのに十分な接着能を有
している。フィルム材料を貼り付けた配線テープと半導
体素子の接着は200℃1分,圧力30kgf/cm2 とし
た。さらに200℃60分恒温槽中で後硬化を実施し
た。次に配線テープ上にある接続リードを用いて半導体
素子のパッドとギャングボンディングにより電気的に接
続した。接続部分をエポキシ系封止材料(日立化成,RC
021C)で封止した。最後に配線テープ上に実装基板との
接続端子であるはんだボールを取り付けて図6−2に示
す半導体装置を得た。
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
スをポリイミドフィルム(宇部興産,SGA,厚さ50
μm)の片面に厚さ20μm塗布(熱硬化性樹脂成分)
して、さらにもう一方の片面は実施例7で作製したワニ
スである含フッ素ポリイミド(ヘキサフルオロビスフェ
ノールAFとビス(4−アミノフェノキシフェニル)ヘ
キサフルオロプロパンの反応物,ガラス転移温度260
℃)を10μm塗布(熱可塑性樹脂成分)して三層構造
のフィルムを作製した。熱硬化性樹脂成分側で配線テー
プに位置合わせをして貼り付けた。
0kgf/cm2 とした。さらに200℃60分恒温槽中で
後硬化を実施した。次に熱可塑性樹脂成分側を用いて半
導体素子を貼付けた。接着条件は350℃2秒,圧力8
0kgf/cm2 とした。次に配線テープ上にある接続リー
ドを用いて半導体素子のパッドとギャングボンディング
により電気的に接続した。接続部分をエポキシ系封止材
料(北陸塗料,チップコート8107)で封止した。最
後に配線テープ上に実装基板との接続端子であるはんだ
ボールを取り付けて図6−2に示す半導体装置を得た。
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
コーニング,JCR6126)を配線テープに位置合わせをして
メタルマスクにより厚さ150μmのエラストマを印刷
により形成した。形成後150℃60分恒温槽中で硬化
反応印刷後のエラストマの平坦度をレーザ膜厚計により
測定した。エラストマを有する配線テープに半導体素子
を貼り付けるための接着層として、エラストマ上面にシ
リコーン接着剤(信越化学,KE1820)を20μm塗布し、
位置合わせをして半導体素子を貼り付けた。
kgf/cm2 とした。次に配線テープ上にある接続リード
を用いて半導体素子のパッドとギャングボンディングに
より電気的に接続した。接続部分をシリコーン系封止材
料(東芝シリコーン,TSJ3150)で封止した。最後に配線テ
ープ上に実装基板との接続端子であるはんだボールを取
り付けて図6−1に示す半導体装置を得た。
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
産,SGA,厚さ50μm)の両面に、200℃以下に
融点を有する熱可塑性樹脂(ポリアミド12,融点17
5℃)を接着層(厚さ30μm)として塗布した三層構
造のフィルムを用いて実施例1と同様に半導体装置を作
製してリフロー特性及びリード及びはんだバンプの接続
信頼性を実施例1と同様な方法で確認した。
産,SGA50)の両面に、室温で高弾性率であるエポ
キシ樹脂(日立化成,R021C)を接着層(厚さ20
μm)として塗布した三層構造のフィルムを用いて実施
例1と同様に半導体装置を作製してリフロー特性及びリ
ード及びはんだバンプの接続信頼性を実施例1と同様な
方法で確認した。
が電気的に接続され、その配線テープ上に実装基板と電
気的に接続するための外部端子を有し、配線テープと半
導体素子を絶縁的に接着する材料にフィルム材料を用い
た半導体装置において、接着用フィルム材料のリフロー
温度域(200〜250℃)の弾性率が1MPa以上の
材料を用いることにより耐リフロー特性に優れた半導体
装置を提供できる。半導体素子と実装基板との熱膨張率
差により生じる熱応力を緩衝する部分にフィルム材料を
用いることにより量産性に優れた製造方法を提供するこ
とができる。
厚さ150μm程度に対して高低差5μm以内を確保す
ることができ、作業性に優れた製造工程を提供すること
ができる。フィルム材料の応力緩衝効果により、温度サ
イクル試験で配線テープと半導体素子を電気的に接合し
ているリード部分及び半導体装置と実装基板を電気的に
接続しているバンプの両方の接続信頼性を同時に満足す
ることが可能である。
図、(2−a)フィルムを配線テープにあらかじめ貼り
付ける製造方法、(2−b)フィルムを半導体素子にあ
らかじめ貼り付ける製造方法、(2−c)配線テープと
半導体素子をフィルムを介して一括で貼り付ける製造方
法。
程を示す図。
図。
装置の例を示す図。
導体装置の例を示す図。
1.1…バンプに接続されたリード、2.2,4.2,
6.2,8.2…緩衝体フィルム、2.3,5.1,
6.3,7.1,8.3…半導体素子、2.4,6.
4,8.4…封止樹脂、2.5,6.5,8.5…外部
端子(はんだバンプ)、3.1…配線テープの長尺リー
ル、3.2…フィルムの長尺リール、3.3…打抜き治
具、3.4…配線テープ上に形成されたフィルム、4.
1.1…配線テープ上に形成されたリード、4.3…接
着剤層、5.1.1,7.1.1…接続パッド、6.6
…外枠(ヒートスプレッダ等)。
Claims (11)
- 【請求項1】配線層を有するテープ材料と半導体素子が
電気的に接続され、その配線テープ上に実装基板と電気
的に接続するための外部端子を有し、配線テープと半導
体素子を絶縁的に接着する材料にフィルム材料を用いた
半導体装置において、接着用フィルム材料の実装リフロ
ー条件の温度領域(200〜250℃)での弾性率が1
MPa以上であることを特徴とする半導体装置。 - 【請求項2】請求項1のフィルム材料が支持体の両面に
接着剤層を有する三層構造で構成されていることを特徴
とする半導体装置。 - 【請求項3】請求項1のフィルム材料が多孔質の支持体
に接着剤が含浸された構成であることを特徴とする半導
体装置。 - 【請求項4】誘電体フィルムよりなる基材上に複数の金
属配線が施され、さらに半導体素子と絶縁性を保持した
状態で接続可能な接着層を有する配線テープにおいて、
その接着層がフィルム材料により形成され、かつ接着層
の物性として実装リフロー条件の温度領域(200〜2
50℃)の弾性率が1MPa以上であることを特徴とす
る配線テープ。 - 【請求項5】請求項4の接着層を有する配線テープの誘
電体絶縁層がポリイミド系材料、金属配線導体層が銅で
あることを特徴とする配線テープ。 - 【請求項6】請求項4の接着層を有する配線テープの金
属配線導体層が多層配線構造であることを特徴とする配
線テープ。 - 【請求項7】請求項1の配線層を有するテープ材料と半
導体素子を電気的に接続する方法が配線テープ上に形成
された回路からなる接続リードを用いることを特徴とす
る半導体装置。 - 【請求項8】請求項1の配線層を有するテープ材料と半
導体素子を電気的に接続する方法がワイヤボンディング
を用いることを特徴とする半導体装置。 - 【請求項9】(1)配線層を有するテープに接着用フィ
ルムを貼り付ける工程、(2)配線層を有するテープに
接着用フィルムを介して半導体素子と絶縁性を保持した
状態で貼り付ける工程、(3)テープ上に形成されてい
る配線層と半導体素子上のパッドとを電気的に接続する
工程、(4)上記電気的に接続した箇所を絶縁物により
封止する工程、(5)テープ上に実装基板と接続するた
めの外部端子を形成する工程、からなる半導体素子の製
造方法。 - 【請求項10】(1)半導体素子上に接着用フィルムを
形成する工程、(2)配線層を有するテープを接着用フ
ィルムを介して半導体素子と絶縁的に貼り付ける工程、
(3)テープ上に形成されている配線層と半導体素子上
のパッドとを電気的に接続する工程、(4)上記電気的
に接続した箇所を絶縁物により封止する工程、(5)テ
ープ上に実装基板と接続するための外部端子を形成する
工程、からなる半導体素子の製造方法。 - 【請求項11】(1)接着用フィルムを介して配線層を
有するテープと半導体素子を位置合わせして一括で絶縁
性を保持した状態で貼り合わせる工程、(2)テープ上
に形成されている配線層と半導体素子上のパッドとを電
気的に接続する工程、(3)上記電気的に接続した箇所
を絶縁物により封止する工程、(4)テープ上に実装基
板と接続するための外部端子を形成する工程、からなる
半導体素子の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13615996A JP3195236B2 (ja) | 1996-05-30 | 1996-05-30 | 接着フィルムを有する配線テープ,半導体装置及び製造方法 |
TW086106369A TW345724B (en) | 1996-05-30 | 1997-05-13 | Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same |
US08/857,674 US6114753A (en) | 1996-05-30 | 1997-05-16 | Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same |
KR1019970021685A KR100610629B1 (ko) | 1996-05-30 | 1997-05-29 | 접착필름을갖는회로테이프,반도체장치및그의제조방법 |
US09/493,210 US6791194B1 (en) | 1996-05-30 | 2000-01-28 | Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same |
US10/138,485 US20020160185A1 (en) | 1996-05-30 | 2002-05-06 | Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same |
US10/724,092 US7202570B2 (en) | 1996-05-30 | 2003-12-01 | Circuit tape having adhesive film semiconductor device and a method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13615996A JP3195236B2 (ja) | 1996-05-30 | 1996-05-30 | 接着フィルムを有する配線テープ,半導体装置及び製造方法 |
Related Child Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15603799A Division JP3576870B2 (ja) | 1999-06-03 | 1999-06-03 | 半導体装置 |
JP15603599A Division JP3195315B2 (ja) | 1999-06-03 | 1999-06-03 | 半導体装置用接着層付き配線テープ及びその製造方法 |
JP15603699A Division JP3718083B2 (ja) | 1999-06-03 | 1999-06-03 | 半導体装置用接着フィルム |
JP2000391814A Division JP3895920B2 (ja) | 2000-12-25 | 2000-12-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09321084A true JPH09321084A (ja) | 1997-12-12 |
JP3195236B2 JP3195236B2 (ja) | 2001-08-06 |
Family
ID=15168704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13615996A Expired - Fee Related JP3195236B2 (ja) | 1996-05-30 | 1996-05-30 | 接着フィルムを有する配線テープ,半導体装置及び製造方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US6114753A (ja) |
JP (1) | JP3195236B2 (ja) |
KR (1) | KR100610629B1 (ja) |
TW (1) | TW345724B (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000015583A (ko) * | 1998-08-31 | 2000-03-15 | 김규현 | 반도체 패키지 제조를 위한 회로필름과 일레스토마테이프 접착장치 |
JP2000144072A (ja) * | 1998-11-10 | 2000-05-26 | Hitachi Chem Co Ltd | 電子部品用両面接着フィルム、半導体搭載用有機基板および半導体装置 |
JP2001131501A (ja) * | 1999-11-04 | 2001-05-15 | Hitachi Chem Co Ltd | 三層接着フィルム、半導体チップ搭載用基板及び半導体装置 |
JP2001152107A (ja) * | 1999-11-25 | 2001-06-05 | Hitachi Chem Co Ltd | 積層接着フィルム、半導体チップ搭載用基板及び半導体装置 |
JP2002249737A (ja) * | 2001-02-22 | 2002-09-06 | Nitto Denko Corp | 通気性接着シートの製造方法および通気性接着シート |
US6515372B1 (en) | 1999-02-26 | 2003-02-04 | Hitachi, Ltd. | Wiring board and its production method, semiconductor device and its production method, and electronic apparatus |
US6624504B1 (en) | 1999-10-29 | 2003-09-23 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
US6770547B1 (en) | 1999-10-29 | 2004-08-03 | Renesas Technology Corporation | Method for producing a semiconductor device |
US6822317B1 (en) | 1999-10-29 | 2004-11-23 | Renesas Technology Corporation | Semiconductor apparatus including insulating layer having a protrusive portion |
US7038322B2 (en) | 2000-10-05 | 2006-05-02 | Hitachi, Ltd. | Multi-chip module |
US7608328B2 (en) | 2000-03-30 | 2009-10-27 | Nitto Denko Corporation | Water-permeable adhesive tape |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3195236B2 (ja) | 1996-05-30 | 2001-08-06 | 株式会社日立製作所 | 接着フィルムを有する配線テープ,半導体装置及び製造方法 |
JP3652488B2 (ja) * | 1997-12-18 | 2005-05-25 | Tdk株式会社 | 樹脂パッケージの製造方法 |
KR100266138B1 (ko) * | 1998-06-24 | 2000-09-15 | 윤종용 | 칩 스케일 패키지의 제조 방법 |
JP3661444B2 (ja) * | 1998-10-28 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 |
US6541872B1 (en) * | 1999-01-11 | 2003-04-01 | Micron Technology, Inc. | Multi-layered adhesive for attaching a semiconductor die to a substrate |
US6306680B1 (en) * | 1999-02-22 | 2001-10-23 | General Electric Company | Power overlay chip scale packages for discrete power devices |
JP3344372B2 (ja) | 1999-06-29 | 2002-11-11 | 日本電気株式会社 | 半導体装置の製造方法 |
US6730595B2 (en) * | 2000-12-12 | 2004-05-04 | Mitsui Chemicals, Inc. | Protecting method for semiconductor wafer and surface protecting adhesive film for semiconductor wafer used in said method |
JP3840921B2 (ja) * | 2001-06-13 | 2006-11-01 | 株式会社デンソー | プリント基板のおよびその製造方法 |
JP2003003134A (ja) * | 2001-06-20 | 2003-01-08 | Japan Gore Tex Inc | Icチップ接着用シートおよびicパッケージ |
DE10133361C2 (de) * | 2001-07-10 | 2003-05-28 | Infineon Technologies Ag | Verfahren zur Herstellung einer Verpackung für Halbleiterchips |
CN100339948C (zh) * | 2002-03-28 | 2007-09-26 | 三井化学株式会社 | 半导体晶圆表面保护用粘合薄膜及使用该粘合薄膜的半导体晶圆保护方法 |
US7109588B2 (en) | 2002-04-04 | 2006-09-19 | Micron Technology, Inc. | Method and apparatus for attaching microelectronic substrates and support members |
US7323772B2 (en) * | 2002-08-28 | 2008-01-29 | Micron Technology, Inc. | Ball grid array structures and tape-based method of manufacturing same |
KR101177250B1 (ko) | 2003-06-06 | 2012-08-24 | 히다치 가세고교 가부시끼가이샤 | 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체 장치의 제조방법 |
JP4397653B2 (ja) * | 2003-08-26 | 2010-01-13 | 日東電工株式会社 | 半導体装置製造用接着シート |
JP4370513B2 (ja) * | 2004-02-27 | 2009-11-25 | エルピーダメモリ株式会社 | 半導体装置 |
KR20080042941A (ko) * | 2004-05-18 | 2008-05-15 | 히다치 가세고교 가부시끼가이샤 | 점접착 시트 및 그것을 이용한 반도체장치 및 그 제조 방법 |
US8278751B2 (en) * | 2005-02-08 | 2012-10-02 | Micron Technology, Inc. | Methods of adhering microfeature workpieces, including a chip, to a support member |
JP4709144B2 (ja) * | 2005-02-21 | 2011-06-22 | パナソニック株式会社 | 光ピックアップおよび光ディスク装置 |
WO2006103962A1 (ja) * | 2005-03-25 | 2006-10-05 | Sumitomo Bakelite Co., Ltd. | 半導体装置、並びにバッファーコート用樹脂組成物、ダイボンド用樹脂組成物、及び封止用樹脂組成物 |
KR100593814B1 (ko) * | 2005-12-06 | 2006-06-28 | 에이스 인더스트리 주식회사 | 반도체 다이본딩용 점착테이프 |
JP4719042B2 (ja) * | 2006-03-16 | 2011-07-06 | 株式会社東芝 | 半導体装置の製造方法 |
TW200802771A (en) * | 2006-06-08 | 2008-01-01 | Chipmos Technologies Inc | BGA package with leads on chip |
US8071693B2 (en) * | 2006-06-22 | 2011-12-06 | Sabic Innovative Plastics Ip B.V. | Polysiloxane/polyimide copolymers and blends thereof |
JP5028968B2 (ja) * | 2006-11-17 | 2012-09-19 | 日立電線株式会社 | 半導体装置、積層型半導体装置およびインターポーザ基板 |
US20080237855A1 (en) * | 2007-03-28 | 2008-10-02 | Powertech Technology Inc. | Ball grid array package and its substrate |
US20080236864A1 (en) * | 2007-03-28 | 2008-10-02 | General Electric Company | Cross linked polysiloxane/polyimide copolymers, methods of making, blends thereof, and articles derived therefrom |
US20090001599A1 (en) * | 2007-06-28 | 2009-01-01 | Spansion Llc | Die attachment, die stacking, and wire embedding using film |
KR20090111091A (ko) * | 2008-04-21 | 2009-10-26 | (주)모디스텍 | 도전 필름 구조와 패터닝법 |
US20120113361A1 (en) * | 2010-11-10 | 2012-05-10 | Tpk Touch Solutions Inc. | Optical Level Composite Pressure-Sensitive Adhesive and an Apparatus Therewith |
CN107611065B (zh) * | 2010-11-15 | 2021-02-26 | 应用材料公司 | 附着材料和半导体腔室部件 |
DE102014115099B4 (de) | 2014-10-16 | 2021-05-06 | Infineon Technologies Ag | Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul und Verfahren zur Herstellung eines elektronischen Moduls |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5882217U (ja) | 1981-11-27 | 1983-06-03 | ヤマウチ株式会社 | 成形プレス用クッション材 |
JPH01175747A (ja) | 1987-12-29 | 1989-07-12 | Canon Inc | 導電性接着膜の切断装置および切断方法 |
JP2834841B2 (ja) | 1990-04-20 | 1998-12-14 | 沖電気工業株式会社 | 高耐熱性樹脂封止型半導体装置 |
EP0536301B1 (en) | 1990-06-29 | 1994-12-28 | Analog Devices, Inc. | Method and apparatus for storing a digital signal for use in a synchronous delay line |
US5148265A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
US5219640A (en) | 1991-02-08 | 1993-06-15 | Rogers Corporation | Flexible circuit having flexing section of reduced stiffness, and method of manufacture thereof |
US5440756A (en) * | 1992-09-28 | 1995-08-08 | Larson; Bruce E. | Apparatus and method for real-time extraction and display of musical chord sequences from an audio signal |
JPH06256733A (ja) | 1992-10-01 | 1994-09-13 | Toray Ind Inc | 耐熱性接着材料 |
US5406124A (en) * | 1992-12-04 | 1995-04-11 | Mitsui Toatsu Chemicals, Inc. | Insulating adhesive tape, and lead frame and semiconductor device employing the tape |
JP2645969B2 (ja) | 1993-02-10 | 1997-08-25 | 株式会社巴川製紙所 | 半導体用接着テープ |
JP3385711B2 (ja) | 1993-04-13 | 2003-03-10 | 東レ株式会社 | 耐熱性接着材料 |
JP3386567B2 (ja) | 1993-04-28 | 2003-03-17 | アピックヤマダ株式会社 | テーピング装置 |
US5507910A (en) * | 1993-04-28 | 1996-04-16 | Apic Yamada Corporation | Lead frame taping machine |
US5521323A (en) * | 1993-05-21 | 1996-05-28 | Coda Music Technologies, Inc. | Real-time performance score matching |
TW258829B (ja) * | 1994-01-28 | 1995-10-01 | Ibm | |
JPH0831868A (ja) | 1994-07-21 | 1996-02-02 | Hitachi Cable Ltd | Bga型半導体装置 |
JP2616565B2 (ja) | 1994-09-12 | 1997-06-04 | 日本電気株式会社 | 電子部品組立体 |
JP2595909B2 (ja) * | 1994-09-14 | 1997-04-02 | 日本電気株式会社 | 半導体装置 |
JPH08111473A (ja) | 1994-10-07 | 1996-04-30 | Hitachi Ltd | ボールグリッドアレイ型パッケージ及びそれを用いた実装構造 |
US5620928A (en) * | 1995-05-11 | 1997-04-15 | National Semiconductor Corporation | Ultra thin ball grid array using a flex tape or printed wiring board substrate and method |
WO1996037915A1 (en) | 1995-05-26 | 1996-11-28 | Sheldahl, Inc. | Adherent film with low thermal impedance and high electrical impedance used in an electronic assembly with a heat sink |
US5646451A (en) * | 1995-06-07 | 1997-07-08 | Lucent Technologies Inc. | Multifunctional chip wire bonds |
JPH09107046A (ja) | 1995-10-11 | 1997-04-22 | Hitachi Chem Co Ltd | 半導体パッケ−ジ |
JPH09275161A (ja) | 1996-04-04 | 1997-10-21 | Hitachi Ltd | 半導体装置 |
JP3195236B2 (ja) | 1996-05-30 | 2001-08-06 | 株式会社日立製作所 | 接着フィルムを有する配線テープ,半導体装置及び製造方法 |
JPH1098072A (ja) * | 1996-09-20 | 1998-04-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
US5952597A (en) * | 1996-10-25 | 1999-09-14 | Timewarp Technologies, Ltd. | Method and apparatus for real-time correlation of a performance to a musical score |
US5900312A (en) | 1996-11-08 | 1999-05-04 | W. L. Gore & Associates, Inc. | Integrated circuit chip package assembly |
US5990545A (en) | 1996-12-02 | 1999-11-23 | 3M Innovative Properties Company | Chip scale ball grid array for integrated circuit package |
US5866949A (en) * | 1996-12-02 | 1999-02-02 | Minnesota Mining And Manufacturing Company | Chip scale ball grid array for integrated circuit packaging |
US6166314A (en) * | 1997-06-19 | 2000-12-26 | Time Warp Technologies, Ltd. | Method and apparatus for real-time correlation of a performance to a musical score |
US5800758A (en) * | 1997-09-16 | 1998-09-01 | Kimberly-Clark Worldwide, Inc. | Process for making microporous films with improved properties |
US5913259A (en) * | 1997-09-23 | 1999-06-15 | Carnegie Mellon University | System and method for stochastic score following |
US6057502A (en) * | 1999-03-30 | 2000-05-02 | Yamaha Corporation | Apparatus and method for recognizing musical chords |
JP4389330B2 (ja) * | 2000-03-22 | 2009-12-24 | ヤマハ株式会社 | 演奏位置検出方法および楽譜表示装置 |
-
1996
- 1996-05-30 JP JP13615996A patent/JP3195236B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-13 TW TW086106369A patent/TW345724B/zh not_active IP Right Cessation
- 1997-05-16 US US08/857,674 patent/US6114753A/en not_active Expired - Lifetime
- 1997-05-29 KR KR1019970021685A patent/KR100610629B1/ko not_active IP Right Cessation
-
2002
- 2002-05-06 US US10/138,485 patent/US20020160185A1/en not_active Abandoned
-
2003
- 2003-12-01 US US10/724,092 patent/US7202570B2/en not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000015583A (ko) * | 1998-08-31 | 2000-03-15 | 김규현 | 반도체 패키지 제조를 위한 회로필름과 일레스토마테이프 접착장치 |
JP2000144072A (ja) * | 1998-11-10 | 2000-05-26 | Hitachi Chem Co Ltd | 電子部品用両面接着フィルム、半導体搭載用有機基板および半導体装置 |
JP4534100B2 (ja) * | 1998-11-10 | 2010-09-01 | 日立化成工業株式会社 | 電子部品用両面接着フィルム、半導体搭載用有機基板および半導体装置 |
US6515372B1 (en) | 1999-02-26 | 2003-02-04 | Hitachi, Ltd. | Wiring board and its production method, semiconductor device and its production method, and electronic apparatus |
US6998713B2 (en) | 1999-02-26 | 2006-02-14 | Hitachi, Ltd. | Wiring board and method for producing same |
US6624504B1 (en) | 1999-10-29 | 2003-09-23 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
US6770547B1 (en) | 1999-10-29 | 2004-08-03 | Renesas Technology Corporation | Method for producing a semiconductor device |
US6822317B1 (en) | 1999-10-29 | 2004-11-23 | Renesas Technology Corporation | Semiconductor apparatus including insulating layer having a protrusive portion |
US7057283B2 (en) | 1999-10-29 | 2006-06-06 | Hitachi, Ltd. | Semiconductor device and method for producing the same |
JP2001131501A (ja) * | 1999-11-04 | 2001-05-15 | Hitachi Chem Co Ltd | 三層接着フィルム、半導体チップ搭載用基板及び半導体装置 |
JP2001152107A (ja) * | 1999-11-25 | 2001-06-05 | Hitachi Chem Co Ltd | 積層接着フィルム、半導体チップ搭載用基板及び半導体装置 |
US7608328B2 (en) | 2000-03-30 | 2009-10-27 | Nitto Denko Corporation | Water-permeable adhesive tape |
US7038322B2 (en) | 2000-10-05 | 2006-05-02 | Hitachi, Ltd. | Multi-chip module |
JP2002249737A (ja) * | 2001-02-22 | 2002-09-06 | Nitto Denko Corp | 通気性接着シートの製造方法および通気性接着シート |
JP4701339B2 (ja) * | 2001-02-22 | 2011-06-15 | 日東電工株式会社 | 通気性接着シートの製造方法 |
US7388295B2 (en) | 2001-11-19 | 2008-06-17 | Renesas Technology Corp. | Multi-chip module |
Also Published As
Publication number | Publication date |
---|---|
US7202570B2 (en) | 2007-04-10 |
US6114753A (en) | 2000-09-05 |
JP3195236B2 (ja) | 2001-08-06 |
US20020160185A1 (en) | 2002-10-31 |
KR970077572A (ko) | 1997-12-12 |
US20040224149A1 (en) | 2004-11-11 |
TW345724B (en) | 1998-11-21 |
KR100610629B1 (ko) | 2006-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3195236B2 (ja) | 接着フィルムを有する配線テープ,半導体装置及び製造方法 | |
JP4665298B2 (ja) | 半導体装置用接着剤付きテープおよびそれを用いた銅張り積層板、半導体接続用基板ならびに半導体装置 | |
JPH11220262A (ja) | 回路部品内蔵モジュールおよびその製造方法 | |
JPH10178145A (ja) | 半導体装置及びその製造方法並びに半導体装置用絶縁基板 | |
JP2001230341A (ja) | 半導体装置 | |
US6791194B1 (en) | Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same | |
JP2002305364A (ja) | 回路部品内蔵モジュールおよびその製造方法 | |
JPH10178251A (ja) | 半導体集積回路接続用基板およびそれを構成する部品ならびに半導体装置 | |
JP3895920B2 (ja) | 半導体装置 | |
JP4489742B2 (ja) | ボールグリッドアレイ構造半導体装置 | |
JP2004179647A (ja) | 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法 | |
JPH1197578A (ja) | 半導体装置及び製造方法 | |
JP3195315B2 (ja) | 半導体装置用接着層付き配線テープ及びその製造方法 | |
JP3718083B2 (ja) | 半導体装置用接着フィルム | |
JP3576870B2 (ja) | 半導体装置 | |
JP3915226B2 (ja) | 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ | |
JP2000256628A (ja) | 接着材フィルム、半導体搭載用外部接続用部材、半導体装置及びそれらの製造法 | |
JP2001267462A (ja) | 半導体パッケージ用チップ支持基板、半導体装置及び半導体装置の製造方法 | |
JP2001294843A (ja) | 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シートならびに半導体装置 | |
JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
JPH10178054A (ja) | 半導体集積回路接続用基板およびそれを構成する部品ならびに半導体装置 | |
JP4452964B2 (ja) | 半導体搭載用基板の製造法並びに半導体パッケージの製造法 | |
JP3677661B2 (ja) | 樹脂封止型半導体装置及び製造方法 | |
JP3247638B2 (ja) | 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法 | |
JPH10178040A (ja) | 半導体集積回路接続用基板およびそれを構成する部品ならびに半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080601 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090601 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |