JPH08278998A - 会話型回路設計装置 - Google Patents

会話型回路設計装置

Info

Publication number
JPH08278998A
JPH08278998A JP7082871A JP8287195A JPH08278998A JP H08278998 A JPH08278998 A JP H08278998A JP 7082871 A JP7082871 A JP 7082871A JP 8287195 A JP8287195 A JP 8287195A JP H08278998 A JPH08278998 A JP H08278998A
Authority
JP
Japan
Prior art keywords
unit
wiring
circuit
layout
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7082871A
Other languages
English (en)
Other versions
JP3351651B2 (ja
Inventor
Mitsuru Yasuda
満 安田
Hiroyuki Sugiyama
広行 杉山
Noriyuki Ito
則之 伊藤
Ryoichi Yamashita
良一 山下
Tadashi Konno
正 今野
Taisuke Abe
泰典 阿部
Naomi Bizen
直美 備前
Akiyasu Maruyama
晃靖 丸山
Yoshiyuki Kato
嘉之 加藤
Tomoyuki Isomura
知之 磯村
Hiroshi Ikeda
弘 池田
Yoshinori Takagi
美紀 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP08287195A priority Critical patent/JP3351651B2/ja
Priority to US08/574,901 priority patent/US5889677A/en
Publication of JPH08278998A publication Critical patent/JPH08278998A/ja
Priority to US09/227,967 priority patent/US6240541B1/en
Application granted granted Critical
Publication of JP3351651B2 publication Critical patent/JP3351651B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Abstract

(57)【要約】 【目的】 本発明は、ＬＳＩ等の集積回路やプリント基
板の回路設計を、その回路設計過程をディスプレイ等の
表示部に表示しながら会話形式で行なう会話型回路設計
装置に関し、設計者に対する負担を大幅に軽減しなが
ら、回路設計処理を簡易化かつ高速化することを目的と
する。 【構成】 設計対象回路上の各配線パス毎にディレイ計
算を行なうスピード解析部１６と、このスピード解析部
１６によるディレイ計算結果を表示部１１に表示させる
表示制御部１２とをそなえ、スピード解析部１６により
ディレイ計算を行なう際に、設計対象回路を成す各論理
構成要素についてのディレイ値を、当該論理構成要素に
入力される信号波形の鈍りに応じて設定変更するように
構成する。

Description

【発明の詳細な説明】
【０００１】（目次） 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 （ａ）本実施例の装置の基本構成の説明（図１〜図３） （ｂ）本実施例のディレイ計算およびパストレースの説
明（図４〜図２０） （ｃ）本実施例の表示手法の説明（図２１〜図２９） （ｄ）本実施例の配線処理の説明（図３０〜図３４） （ｅ）本実施例の配置エラー発生時の対処手法の説明
（図３５） （ｆ）本実施例の再配線処理および再配置処理の説明
（図３６〜図３８） （ｇ）本実施例のマルチウインドウ表示の説明（図３
９，図４０） （ｈ）本実施例の階層レイアウト設計時における仮端子
位置決定手法の説明（図４１〜図４６） （ｉ）本実施例のバンプ付回路の設計時におけるバンプ
および入出力回路の位置決定手法の説明（図４７〜図４
９） 発明の効果
【０００２】
【産業上の利用分野】本発明は、ＬＳＩ等の集積回路や
プリント基板の回路設計を、その回路設計過程をディス
プレイ等の表示部に表示しながら会話形式で行なう会話
型回路設計装置に関する。
【０００３】
【従来の技術】一般に、ＬＳＩやプリント基板等の回路
を設計する際には、論理設計，レイアウト設計（実装設
計）およびスピード解析を行なっている。つまり、ま
ず、設計対象回路に対して要求される機能を実現するた
めの論理設計を行なってから、その論理設計結果に基づ
いて、論理構成要素としてのフリップフロップ等のセル
（素子あるいはゲートという場合もある）の実装的（物
理的）な配置や各セル間の配線を決定するレイアウト設
計を行なう。
【０００４】そして、レイアウト設計後に、その設計結
果として得られた各パス毎に、ディレイ計算に基づくス
ピード解析を行ない、その解析の結果得られたディレイ
の大小をフィードバックし、各パスのディレイを改善す
べく論理設計，レイアウト設計を行ない、トライアンド
エラー方式で各パスが最適なディレイになるまで、上述
した論理設計，レイアウト設計およびスピード解析を繰
り返し実行している。
【０００５】各ステップにおける論理設計，レイアウト
設計およびスピード解析を行なうシステム（ソフトウエ
ア）は、従来、それぞれ会話型論理設計システム，会話
型レイアウト設計システム，会話型スピード解析システ
ムとして別々に存在しており、互いに連係をとって処理
を行なうシステム構成にはなっていない。このため、従
来技術では、フィードバックを伴う逐次的な処理によ
り、回路設計が行なわれている。
【０００６】
【発明が解決しようとする課題】上述した従来の回路設
計手法では、論理設計，レイアウト設計およびスピード
解析がそれぞれ別個のシステム（ソフトウエア）により
行なわれ相互に連係をとることができないため、各処理
を逐次的に繰り返し行なう必要があり、ターンアラウン
ドタイムが長くなって、ＬＳＩやプリント板等の回路を
高速に設計・開発することができない。
【０００７】そこで、論理設計システム，レイアウト設
計システムおよびスピード解析システムを、随時、相互
に連係可能に接続した会話型回路設計装置も提案されて
いる。しかしながら、上記の各システムが単独に存在す
る会話型回路設計装置であっても相互に連携可能に接続
された会話型回路設計装置であっても、下記のような解
決すべき各種課題がある。
【０００８】（１）近年、ＬＳＩ等の集積回路では、そ
の微細化に伴って配線容量が顕在化してきており、回路
上の配線パスを転送される信号の波形に鈍りが生じやす
くなっている。回路内を転送される二値化信号は、理論
的には略ゼロの微小時間内で一方のレベルから他方のレ
ベルへ立ち上がるもしくは立ち下がるものであるが、前
述のように配線容量が大きくなると、その一方のレベル
から他方のレベルへの立ち上がりもしくは立ち下がりの
傾き（SLEW RATE)が大きくなる。この傾きが信号波形の
鈍りであり、鈍りが生じると、一方のレベルから他方の
レベルへ到達するまでに要する時間（Ｔsin)が長くな
り、当然、二値化信号が２つのレベルのいずれであるか
を判定するための閾値に到達するまでの時間も長くな
る。従って、スピード解析に際して、上述のような鈍り
を有する信号が論理構成要素（ゲート，セルあるいは素
子という場合もある）を通過する際のディレイ値（ゲー
トパスディレイ）を従来のごとく一義的に決めている
と、計算上のディレイ値と実際のディレイ値との差が極
めて大きくなり、正確なディレイ計算を行なえないとい
う課題があった。
【０００９】（２）スピード解析によるディレイ計算
は、通常、論理構成要素の配置後や、配置された論理構
成要素間の配線後に行なわれているが、論理設計後の段
階で行なわれることはなかった。しかし、設計対象の回
路がより微細化し集積度が高くなると、より早い段階つ
まり論理設計の終了段階でディレイ計算結果を考慮して
設計に反映することが望まれている。
【００１０】（３）ＬＳＩ等の集積回路の配線設計は、
論理構成要素であるフリップフロップ（ＦＦ）間のデー
タ転送はタイミング制約（オーバディレイ，レーシン
グ）を満たしたものでなければならない。しかし、上記
のいずれの会話型回路設計装置においても、設計者が、
通常、数十万個にも及ぶフリップフロップ間の全ての組
合せの配線パスに対して着目し、配線設計結果がタイミ
ング制約を満たしているか否かをチェックすることは不
可能である。
【００１１】（４）ＬＳＩ等の集積回路の配線設計に際
して、設計対象回路の配線接続状況をディスプレイ等の
表示部に表示する場合、通常、配線のための特徴点（ビ
アや論理構成要素のピン等）を、各点の実際の座標値に
比例した表示位置に表示している。しかし、この場合、
特徴点の存在密度に局所的に大きな差がある場合、全体
を表示すると表示部上で密度の高い詳細部分を容易に判
別することができない。これに対してその詳細部分を拡
大して表示すると、逆に設計対象回路の全体像を把握で
きなくなる。
【００１２】（５）レイアウト設計により各種論理構成
要素を配置した後にこれらの論理構成要素間の配線を行
なう場合、論理構成要素の配置状態によっては、配線が
極めて混雑する部分や、予め設定されたディレイ値に対
して限界ぎりぎりの（クリティカル度が高い）配線しか
行なえない部分が生じることがある。このような部分を
考慮することなく実配線を行なうと、配線不能となる部
分が多々出現することになり、配線効率が極めて悪化す
るおそれがある。
【００１３】（６）従来、ＬＳＩ等の集積回路上に配置
される論理構成要素としてのセルが全て同じ形状で同じ
大きさであったため、そのセルの配置位置を一旦決める
と、セルどうしがオーバラップするなどの配置エラーが
生じることはなかった。しかし、近年、ＬＳＩテクノロ
ジの変化から大きさの異なるセルが同一回路上に配置さ
れる場合があり、このようなセルの配置を行なった場合
にセルどうしがオーバラップするなどの配置エラーが生
じることがある。現状では、設計者がこのような配置エ
ラーを直ちに知る術がないため、配置エラーの発生状況
を設計者に明確に知らしめる技術の開発が要求されてい
る。
【００１４】（７）既に配線した部分の再配線を行なう
場合、設計者が既に配線済の配線パス上で再配線を行な
うべき２点をそれぞれ指定してから、その２点間を指定
配線長で配線しているため、設計者に対する負担が大き
く、再配線処理の簡易化や自動化が望まれている。 （８）既に配置したセルの再配置を行なう場合、そのセ
ルに繋がるべきネットが既に配線済であっても、再配置
後のセルに対する再配線は、設計者が別途配線を指示し
ない限り実行できず、このような点でも設計者に対する
負担が大きく、再配置処理の簡易化や自動化が望まれて
いる。
【００１５】（９）共通の回路について複数の配置マッ
プを表示部に表示している際、通常、設計者は、これら
の配置マップのうちの１つを参照してその配置マップ上
で配置処理もしくは配線処理を行なうが、その処理結果
は、他の配置マップ上の表示に反映されていない。従っ
て、設計変更の結果と配置マップ上に表示された設計状
況とが異なる場合があり、表示部を参照して会話形式で
設計を行なう設計者に混乱を招くおそれがある。
【００１６】（10）ＬＳＩ等の集積回路に実装される素
子数の増大に伴い、チップ内部を複数のレイアウト階層
ブロック（ＬＳＧ：Layout Sub-Group）に分割して実装
する手法（階層レイアウト設計）が主流になりつつあ
る。このとき、通常、これらの分割されたブロック間を
接続するネットが存在する。従って、階層レイアウト設
計を行なう際には、ブロック毎に仮の入出力端子（仮想
ブロック端子；以下、仮端子という）を設け、各ブロッ
ク内部の配置を行なう際にこの仮端子を配置し、ブロッ
ク内部では素子と仮端子との間とを配線接続し、ブロッ
ク間は各ブロックの仮端子どうしを配線接続している。
【００１７】しかし、上述のような階層レイアウト設計
に際して、仮端子の配置は、その仮端子とブロック内の
素子との接続やその仮端子と他のブロックとの接続を考
慮しながら設計者が最適と考える場所に手作業で配置し
なければならなかった。近年のレイアウト設計システム
では、回路全体における個々のブロックの配置関係を考
慮しながら全てを自動で配置する手段が採られている
が、設計者の意図を反映した配置を行なうためには、個
々の仮端子の移動を含む手作業が必要であった。また、
当該処理はブロックの配置のみを考慮して行なわれるた
め、それぞれのブロック内部における素子の配置や素子
間配線の考慮は行なわれていない。
【００１８】（11）ＬＳＩ等の集積回路の入出力端子
は、従来、チップ周縁部に配置されており、実装設計に
おいてその座標を自由に変更することはできなかった。
これに対し、近年、チップ表面にバンプとよばれる球状
の端子を並べる方式を採用することにより、入出力端子
の位置をチップ上に定めることができ、配置の自由度が
増大してきている。また、それに併せて、入出力端子に
接続されるべき入出力回路を、その入出力端子の位置に
近い通常の素子が配置される領域内に配置することがで
きるようになってきた。
【００１９】このように入出力端子および入出力回路の
配置に自由度が増したことにより、両者の間の配線長が
制限されることがある。しかし、前述した階層レイアウ
ト設計を行なっている場合、入出力端子と入出力回路と
がそれぞれ異なるレイアウト階層ブロックに属すること
もあり得る。このような時には、個々のブロック内部の
設計を行なっている際に、入出力端子と入出力回路との
間の配線長が制限値以内であるかどうかを調べる術はな
い。また、入出力端子の配置位置が分からないために入
出力回路を配置すべき領域が分からないこともあり得
る。
【００２０】本発明は、上述した各種課題に鑑み創案さ
れたもので、高速で正確なディレイ計算，全配線パスに
対するタイミングチェック，設計対象回路の詳細部分も
全体像も同時に且つ明確に把握可能な表示，配線効率の
向上，配置エラーの発生状況の明確化，再配線処理や再
配線処理の簡易化／自動化，混乱を招くことのないマル
チウインドウ表示等を実現し、設計者に対する負担を大
幅に軽減しながら、ＬＳＩ等の集積回路やプリント板の
回路設計を簡易化するとともに高速化できるようにした
会話型回路設計装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】このため、第１発明の会
話型回路設計装置は、回路設計を会話形式で行なうべ
く、回路設計過程を表示する表示部と、該表示部上の表
示データに対する応答情報や該回路設計に必要な情報を
入力する入力部とを有するもので、設計対象回路上の各
配線パス毎にディレイ計算を行なうスピード解析部と、
このスピード解析部によるディレイ計算結果を表示部に
表示させる表示制御部とをそなえ、スピード解析部によ
りディレイ計算を行なう際に、設計対象回路を成す各論
理構成要素についてのディレイ値を、当該論理構成要素
に入力される信号波形の鈍りに応じて設定変更すること
を特徴としている（請求項１）。
【００２２】第２発明の会話型回路設計装置は、前述と
同様の表示部および入力部を有するほか、設計対象回路
についての論理設計を行なう論理設計部と、この論理設
計部による論理設計結果に基づいて設計対象回路を成す
各論理構成要素の実装的な配置を行なった後に各論理構
成要素間の配線を行なうレイアウト設計部と、設計対象
回路上の各配線パス毎にディレイ計算を行なうスピード
解析部と、論理設計部による論理設計結果，レイアウト
設計部による配置／配線結果およびスピード解析部によ
るディレイ計算結果を表示部に表示させる表示制御部と
をそなえ、上述の論理設計部，レイアウト設計部および
スピード解析部を、随時、相互に連係可能に接続すると
ともに、論理設計部による論理設計後でレイアウト設計
部により各論理構成要素の実装的な配置を行なう前に、
スピード解析部が、各論理構成要素間のディレイ値を予
め設定された経験的ディレイ値に基づいて見積もりなが
ら、設計対象回路の配線パスについてのディレイ値を予
測・算出することを特徴としている（請求項２）。
【００２３】この第２発明において、レイアウト設計部
により各論理構成要素の実装的な配置を行なった後で各
論理構成要素間の配線を行なう前に、スピード解析部
が、設計対象回路の配線パスについてのディレイ値を、
接続すべきピン間の最短経路に基づいて見積もって算出
するように構成してもよい（請求項３）。さらに、スピ
ード解析部が、レイアウト設計部による実配線結果に基
づいて、設計対象回路の配線パスについてのディレイ値
を算出してもよい（請求項４）。
【００２４】また、第２発明においても、スピード解析
部によりディレイ計算を行なう際に、各論理構成要素に
ついてのディレイ値を、当該論理構成要素に入力される
信号波形の鈍りに応じて設定変更してもよい（請求項
５）。第１発明および第２発明において上述のように信
号波形の鈍りをディレイ計算に加味する場合、入力部か
らの指示により指定した所定ピンに接続される配線パス
を当該ピンからトレースするパストレース部をそなえ、
このパストレース部により配線パスのトレース処理を行
なうと同時に、スピード解析部が、当該配線パスに沿っ
て変化する信号波形の鈍りを算出して当該鈍りに応じた
当該配線パス上の論理構成要素のディレイ値を設定しな
がら、当該配線パスについてのディレイ計算を行なうよ
うに構成する（請求項６）。
【００２５】このとき、クロック信号が各論理構成要素
に供給されるタイミングをチェックするタイミングチェ
ック部をそなえ、各論理構成要素に対してクロック信号
を供給するクロック系が設計済である場合には、タイミ
ングチェック部によりチェックを行なうべきクロック系
のクロックピンと当該クロックピンから入力されるクロ
ック信号の初期値および位相とを入力部から指定し、パ
ストレース部が、当該クロックピンから配線パスをトレ
ースして、当該クロックピンに接続される全ての論理構
成要素をサーチしながら、スピード解析部が、当該クロ
ックピンと当該クロックピンに接続される全ての論理構
成要素との間の配線パスについてのディレイ計算を行な
ってそのディレイ計算結果をクロックパスディレイ値と
して保存するとともに、パストレース部によりサーチさ
れた論理構成要素のピンに対して論理構成要素がタイミ
ングチェック部のチェック対象であることを示すフラグ
を設定しておく。この後、パストレース部が、サーチさ
れた全ての論理構成要素のクロック入力ピンから配線パ
スのトレース処理を行ない、そのトレース処理に際して
フラグを設定されたピンをトレースすると、タイミング
チェック部を起動する。そして、タイミングチェック部
が、スピード解析部により算出された当該ピンまでのデ
ィレイ値と、クロックパスディレイ値と、入力部から指
定されたクロック信号の初期値および位相とに基づい
て、当該ピンの属する論理構成要素についてのクロック
タイミングチェックを行なう（請求項７）。
【００２６】また、入力部からの指示に応じてパストレ
ース部によりトレースされた任意のピンに対し所定ディ
レイ値を設定するディレイ値設定部をそなえ、スピード
解析部が、ディレイ値設定部により設定された所定ディ
レイ値を、当該ピンを通過する配線パスのディレイ値と
して加算するように構成してもよい（請求項８）。一
方、上述と同様のタイミングチェック部をそなえ、各論
理構成要素に対してクロック信号を供給するクロック系
が未設計である場合には、設計対象回路を成す論理構成
要素の中からクロック系に接続されるクロック入力ピン
をもつものを全てサーチするサーチ部をそなえるととも
に、このサーチ部によりサーチされた論理構成要素のピ
ンに対し論理構成要素がタイミングチェック部のチェッ
ク対象であることを示すフラグを設定しておく。この
後、パストレース部が、サーチされた全ての論理構成要
素のクロック入力ピンから配線パスのトレース処理を行
ない、そのトレース処理に際してフラグを設定されたピ
ンをトレースすると、タイミングチェック部を起動す
る。そして、タイミングチェック部が、スピード解析部
により算出された当該ピンまでのディレイ値に基づい
て、当該ピンの属する論理構成要素についてのクロック
タイミングチェックを行なう（請求項９）。
【００２７】また、各論理構成要素のピン毎に、当該ピ
ンがパストレース部によってトレースされた回数を計数
するカウンタをそなえ（請求項１０）、表示制御部が、
上記カウンタにより計数された各ピン毎の計数値に基づ
く各ピンにおける信号の通過頻度の大小に関する情報
を、表示部に表示させてもよい（請求項１１）。さら
に、入力部からの指示に応じてパストレース部による配
線パスのトレース処理およびスピード解析部によるディ
レイ計算処理の実行範囲を設定する範囲設定部をそな
え、表示制御部が、範囲設定部により設定された前記実
行範囲についての処理結果のみを表示部に表示させても
よい（請求項１２）。
【００２８】また、入力部からの指示によりトレース開
始ピンのみを指定した場合には当該トレース開始ピンか
らのフォワードトレースを実行し、入力部からの指示に
よりトレース到達ピンのみを指定した場合には当該トレ
ース到達ピンからのバックワードトレースを実行し、入
力部からの指示によりトレース開始ピンおよびトレース
到達ピンの２点を指定した場合にはこれらの２点間のト
レースを実行するように、パストレース部の動作を切換
制御するトレース制御部をそなえてもよい（請求項１
３）。この場合、トレース制御部によりパストレース部
にバックワードトレースを実行させる際には、そのバッ
クワードトレース終了後にスピード解析部にディレイ計
算を実行させるか否かについてのモードを、入力部から
の指示により設定する（請求項１４）。
【００２９】さらに、表示制御部が、パストレース部に
よるトレース結果およびスピード解析部によるディレイ
計算結果をトレース到達ピンのリストとして表示部に表
示させるとともに、表示制御部に、前記リストの表示状
態を、トレース到達ピンのピン名もしくは各トレース到
達ピンのディレイ値に応じてソートするソート機能をそ
なえてもよい（請求項１５）。
【００３０】この場合、表示制御部が、前記リストを階
層的に表示部に表示させ、入力部からの指示により表示
部上の上位階層の情報が選択されると、表示制御部が、
選択された当該上位階層の情報に対応する下位階層の情
報を表示部に表示させるほか（請求項１６）、表示制御
部により表示部に表示された前記トレース到達ピンのリ
ストを外部ファイルに書き込む外部ファイル書込部をそ
なえて構成してもよい（請求項１７）。
【００３１】また、表示制御部が、パストレース部によ
るトレース結果を模式的な到達経路図として表示部に表
示させるとともに、当該トレース結果に対応するスピー
ド解析部によるディレイ計算結果を、前記模式的な到達
経路図の位置に応じたディレイ値および累積ディレイ値
を示すグラフとして表示部に表示させるように構成して
もよい（請求項１８）。
【００３２】この場合、表示制御部が、前記模式的な到
達経路図および前記グラフを複数の配線パスについて同
時に表示部に表示させる（請求項１９）。また、表示制
御部により表示部に表示された前記模式的な到達経路図
および前記グラフを印字出力する印字部（請求項２０）
や、表示制御部により表示部に表示された前記模式的な
到達経路図および前記グラフを外部ファイルに書き込む
外部ファイル書込部（請求項２１）をそなえてもよい。
さらに、表示制御部が、入力部からの指示に応じて、前
記模式的な到達経路図に対応する実回路図を表示部に表
示させることも可能である（請求項２２）。またさら
に、表示制御部が、パストレース部によりトレースされ
たトレース開始ピンからトレース到達ピンまでの全ての
配線パスを、各論理構成要素のピンについてのピン名を
付して木構造形式で表示部に表示させ、入力部からの指
示により、表示部に表示された木構造形式の配線パス表
示の中から任意のピンが選択されると、表示制御部が、
選択された当該ピンに関する、ディレイ値を含む詳細情
報を表示部に表示させるように構成してもよい（請求項
２３）。
【００３３】第３発明の会話型回路設計装置は、前述と
同様の表示部および入力部を有するとともに、設計対象
回路を成す各論理構成要素のピンを含む特徴点間の配線
接続状況を該表示部に表示させる表示制御部をそなえ、
この表示制御部が、前記特徴点の座標を、座標軸毎に昇
順または降順にソートしてその順位に比例した座標値に
置換した上で、前記特徴点を表示部に表示させることを
特徴としている（請求項２４）。
【００３４】この場合、前記特徴点として、各論理構成
要素のピン間を接続するワイヤの両端点と、そのワイヤ
上の内分点とを取り出す（請求項２５）。また、表示部
に表示される前記配線接続状況が多層にわたる場合に
は、表示制御部が、前記置換を行なった座標値に、各特
徴点の存在する層の層順に比例するオフセットを加算し
た上で、前記特徴点を表示部に表示させてもよい（請求
項２６）。さらに、前記特徴点毎に、その座標の置換前
と置換後とで共通の識別子を予め設定してもよい（請求
項２７）。
【００３５】第４発明の会話型回路設計装置は、前述と
同様の表示部および入力部を有するとともに、論理設計
結果に基づいて設計対象回路を成す各論理構成要素の実
装的な配置を行なった後に各論理構成要素間の配線を行
なうレイアウト設計部と、このレイアウト設計部による
配置／配線結果を表示部に表示させる表示制御部と、レ
イアウト設計部により各論理構成要素の実装的な配置を
決定した段階で各論理構成要素間に仮想的な配線を行な
って配線経路を予測する配線経路予測部とをそなえ、レ
イアウト設計部が、配線経路予測部による予測結果に基
づいて配線順序および迂回率を決定してから、決定され
た配線順序および迂回率に従って各論理構成要素間の実
配線を行なうことを特徴としている（請求項２８）。
【００３６】この場合、設計対象回路を格子状の多数の
領域に分割し、設計対象回路上での配線の混雑度を、各
格子内での使用可能チャネル数に対する、配線経路予測
部による予測結果に基づく予想使用チャネル数の割合と
して算出し、その混雑度の大小に基づいて各格子のラン
ク付けを行なう混雑度計算部をそなえ、レイアウト設計
部が、混雑度計算部からのランク付け情報に基づいて混
雑度の高い領域における実配線を優先的に行なう（請求
項２９）。
【００３７】また、配線経路予測部による予測結果に基
づいて予め指定された迂回率での配線可能性を判定する
配線可能性判定部をそなえ、レイアウト設計部が、配線
可能性判定部により配線不可能と判定された場合には、
配線可能な迂回率を決定するように構成してもよい（請
求項３０）。さらに、レイアウト設計部による配線が多
層にわたる場合には、配線経路予測部が、各配線層毎に
配線経路の予測を行なうとともに、混雑度計算部が、配
線経路予測部による各配線層毎の予測結果に基づいて前
記混雑度を算出し、レイアウト設計部が、混雑度計算部
により算出された各配線層毎の混雑度の大小に基づい
て、混雑度が高いと予想されるチャネルを使用する必要
度の高いネットの実配線を優先的に行なうように構成し
てもよい（請求項３１）。
【００３８】第５発明の会話型回路設計装置は、前述と
同様の表示部，入力部，レイアウト設計部および表示制
御部を有し、レイアウト設計部による配線が多層にわた
り且つ主配線方向の同じ配線層が複数存在する場合、前
記主配線方向の同じ各配線層毎に異なる配線長さを予め
指定しておき、レイアウト設計部が、配線方向および配
線長さに応じて前記配線層の中から選択した配線層に対
して実配線を行なうことを特徴としている（請求項３
２）。
【００３９】第６発明の会話型回路設計装置は、前述と
同様の表示部，入力部，レイアウト設計部および表示制
御部を有し、レイアウト設計部が、配線対象ネットをデ
ィレイに対するクリティカル度によって分類し、分類し
た各配線対象ネットに対して配線順序および迂回率を設
定し、その配線順序および迂回率に従って各論理構成要
素間の実配線を行なうことを特徴としている（請求項３
３）。
【００４０】この場合、レイアウト設計部が、前記クリ
ティカル度に応じて、当該配線対象ネットに隣接して後
で配線される他ネットの配線許容度を設定し、当該配線
対象ネットの実配線後に前記配線許容度に従って他ネッ
トの実配線を行なうように構成する（請求項３４）。第
７発明の会話型回路設計装置は、前述と同様の表示部，
入力部，レイアウト設計部および表示制御部を有するほ
か、レイアウト設計部による各論理構成要素の配置後に
配置エラーを起こした論理構成要素が存在するか否かを
チェックする配置チェック部をそなえ、この配置チェッ
ク部により配置エラーを起こした論理構成要素が存在す
るものと判断した場合に、表示制御部が、配置エラーを
起こした論理構成要素の一覧リストを表示部に表示させ
るとともに、前記配置エラーを起こした論理構成要素を
表示部における設計対象回路の配置マップ上で強調的に
表示させることを特徴としている（請求項３５）。この
場合、表示制御部が、入力部からの指示により論理構成
要素一覧リスト上で選択した論理構成要素を、配置マッ
プ上で強調的に表示させるように構成してもよい（請求
項３６）。
【００４１】第８発明の会話型回路設計装置は、前述と
同様の表示部，入力部，レイアウト設計部および表示制
御部を有するほか、レイアウト設計部により実行された
実配線結果に基づいて設計対象回路上での配線の混雑度
を算出する混雑度計算部をそなえ、入力部から、既に配
線済のネットに対して指定配線長を加えた再配線を行な
う旨の指示が入力されると、レイアウト設計部が、混雑
度計算部による計算結果に基づいて混雑度の低い領域を
選択し、選択した領域内における当該配線済のネットに
対して前記指定配線長を加えた指定長配線を自動的に行
なうことを特徴としている（請求項３７）。
【００４２】第９発明の会話型回路設計装置は、前述と
同様の表示部，入力部，レイアウト設計部および表示制
御部を有し、入力部から、既に配線済のネットに対して
指定配線長を加えた再配線を当該ネットを含む所定領域
内で行なう旨の指示が入力されると、レイアウト設計部
が、前記所定領域内における当該配線済のネットに対し
て前記指定配線長を加えた指定長配線を前記所定領域内
で自動的に行なうことを特徴としている（請求項３
８）。
【００４３】第１０発明の会話型回路設計装置は、前述
と同様の表示部，入力部，レイアウト設計部および表示
制御部を有し、入力部から、既に配置済の論理構成要素
の配置位置を変更する旨の指示が入力されると、レイア
ウト設計部が、当該論理構成要素に繋がるべきネットが
既に配線済であれば、配置位置変更（再配置）後の当該
論理構成要素と当該ネットとの間の再配線を自動的に行
なうことを特徴としている（請求項３９）。
【００４４】第１１発明の会話型回路設計装置は、前述
と同様の表示部，入力部，レイアウト設計部および表示
制御部を有し、表示制御部が表示部に設計対象回路につ
いての配置マップを複数表示させている際に、レイアウ
ト設計部が入力部からの指示により複数の配置マップの
うちの少なくとも１つの配置マップ上で配置処理もしく
は配線処理を行なった場合、表示制御部が、当該処理対
象の部分を表示する他の配置マップ上でも当該処理によ
る結果を連携して表示させることを特徴としている（請
求項４０）。
【００４５】第１２発明の会話型回路設計装置は、前述
と同様の表示部，入力部，レイアウト設計部および表示
制御部を有するとともに、レイアウト設計部が設計対象
領域を複数のレイアウト階層ブロックに分割して配線設
計を行なう場合に入力部からの指示に応じて仮想ブロッ
ク端子を各レイアウト階層ブロックの境界で配置すべき
配置領域を設定する配置領域設定部をそなえ、レイアウ
ト設計部が、配置領域設定部により設定された配置領域
内に前記仮想ブロック端子を配置しながら配線処理を実
行することを特徴としている（請求項４１）。
【００４６】この場合、入力部からの指示に応じて、複
数の仮想ブロック端子を１つの集合体として登録するグ
ルーピング部をそなえ、配置領域設定部が、入力部から
の指示に応じて、グルーピング部により登録された集合
体毎に、前記配置領域を設定するように構成してもよい
（請求項４２）。第１３発明の会話型回路設計装置は、
前述と同様の表示部，入力部，レイアウト設計部および
表示制御部を有するとともに、レイアウト設計部が設計
対象領域を複数のレイアウト階層ブロックに分割して配
線設計を行なう場合に入力部からの指示に応じて各レイ
アウト階層ブロックの境界で仮想ブロック端子の配置を
禁止する禁止領域を設定する配置禁止領域設定部をそな
え、レイアウト設計部が、配置禁止領域設定部により設
定された禁止領域以外の領域に前記仮想ブロック端子を
配置しながら配線処理を実行することを特徴としている
（請求項４３）。
【００４７】第１４発明の会話型回路設計装置は、前述
と同様の表示部，入力部，レイアウト設計部および表示
制御部を有するとともに、レイアウト設計部が設計対象
領域を複数のレイアウト階層ブロックに分割して配線設
計を行なう場合に仮想ブロック端子を配置すべき各レイ
アウト階層ブロックの境界上での配置位置を決定する配
置位置決定部をそなえ、配置位置決定部が、仮想ブロッ
ク端子の配置位置を決定すべきレイアウト階層ブロック
において仮想ブロック端子に接続されるネットに繋がる
論理構成要素のピン座標の重心を求め、その重心の位置
から仮想ブロック端子に接続すべき他のレイアウト階層
ブロックの方向へ延ばした直線が横切る当該レイアウト
階層ブロックの辺を求めてから、当該辺に最も近い当該
ネットのピンを求め、当該ピンの位置から主配線方向も
しくは従配線方向へ延ばした直線と当該辺との交わる位
置を該仮想ブロック端子の配置位置として決定するとと
もに、レイアウト設計部が、配置位置決定部により決定
された配置位置に前記仮想ブロック端子を配置しながら
複数のレイアウト階層ブロック間の配線処理を実行する
ことを特徴としている（請求項４４）。
【００４８】第１５発明の会話型回路設計装置は、前述
と同様の表示部，入力部，レイアウト設計部および表示
制御部を有するとともに、レイアウト設計部が設計対象
領域を複数のレイアウト階層ブロックに分割して配線設
計を行なう場合に仮想ブロック端子を配置すべき各レイ
アウト階層ブロックの境界上での配置位置を決定する配
置位置決定部をそなえ、配置位置決定部が、相互に接続
される各レイアウト階層ブロックにおいて仮想ブロック
端子に接続されるネットに繋がる論理構成要素のピン座
標の重心を求め、各レイアウト階層ブロック毎に求めら
れた重心間をスタイナー木により接続して配線経路の予
測を行ない、予測された配線経路と各レイアウト階層ブ
ロックの境界との交わる位置を各レイアウト階層ブロッ
クの仮想ブロック端子の配置位置として決定するととも
に、レイアウト設計部が、配置位置決定部により決定さ
れた配置位置に前記仮想ブロック端子を配置しながら複
数のレイアウト階層ブロック間の配線処理を実行するこ
とを特徴としている（請求項４５）。
【００４９】第１６発明の会話型回路設計装置は、前述
と同様の表示部，入力部，レイアウト設計部および表示
制御部を有するとともに、設計対象回路がチップ表面に
入出力端子を有する回路であり且つ入出力端子に配線接
続されるべき論理構成要素としての入出力回路の設計対
象回路上での配置位置が既に決定している場合に入出力
回路のピン位置に最も近い入出力端子配置可能位置を求
める配置可能位置決定部をそなえ、レイアウト設計部
が、配置可能位置決定部により決定された入出力端子配
置可能位置と入出力回路のピンとの間の配線処理を実行
することを特徴としている（請求項４６）。
【００５０】第１７発明の会話型回路設計装置は、前述
と同様の表示部，入力部，レイアウト設計部および表示
制御部を有するとともに、設計対象回路がチップ表面に
入出力端子を有する回路であり且つ入出力端子の設計対
象回路上での配置位置が既に決定している場合に入力部
からの指示に応じて入出力端子と当該入出力端子に接続
されるべき論理構成要素としての入出力回路のピンとの
距離が所定値以下となるように入出力回路の配置位置を
制限する制限領域を設定する制限領域設定部をそなえ、
レイアウト設計部が、制限領域設定部により設定された
制限領域内に入出力回路を配置するとともに、入出力回
路のピンと入出力端子との間の配線処理を実行すること
を特徴としている（請求項４７）。
【００５１】
【作用】上述した第１発明の会話型回路設計装置では、
設計対象回路を成す各論理構成要素についてのディレイ
値がその論理構成要素に入力される信号波形の鈍りに応
じて設定変更されるので、信号波形鈍りを考慮しながら
スピード解析部によるディレイ計算を行なうことができ
る（請求項１）。
【００５２】上述した第２発明の会話型回路設計装置で
は、論理設計部，レイアウト設計部およびスピード解析
部がそれぞれの処理を実行している際、随時、他の処理
に移行してその処理を実行することができるほか、論理
設計後で実装的な配置を行なう前に、スピード解析部に
より、設計対象回路の配線パスについてのディレイ値が
予測・算出され、より早い段階でディレイ計算結果を回
路設計に反映させることができる（請求項２）。
【００５３】また、スピード解析部により、実装的な配
置を行なった後で配線を行なう前には、接続すべきピン
間の最短経路に基づいてディレイ値が見積もられるとと
もに（請求項３）、実配線後には実配線結果に基づいて
ディレイ値が算出され、そのディレイ計算結果を配置設
計や配線設計に反映させることができる（請求項４）。
【００５４】なお、第２発明においても、設計対象回路
を成す各論理構成要素についてのディレイ値をその論理
構成要素に入力される信号波形の鈍りに応じて設定変更
することで、信号波形鈍りを考慮しながらスピード解析
部によるディレイ計算を行なうことができる（請求項
５）。また、パストレース部により配線パスのトレース
処理を行なう同時に、スピード解析部により、その配線
パスに沿って、信号波形の鈍りの変化を考慮しながらデ
ィレイ計算を行なうことができる（請求項６）。
【００５５】このとき、クロック系が設計済である場
合、まず、パストレース部により指定クロックピンから
のパストレースを行なうと同時にスピード解析部により
クロックパスディレイ値が算出されるとともに、指定ク
ロックピンに接続される論理構成要素のピンにフラグが
設定される。そして、パストレース部により、全ての論
理構成要素のクロック入力ピンから配線パスのトレース
処理が行なわれ、フラグを設定されたピンがトレースさ
れる度にタイミングチェック部が起動され、そのピンの
属する論理構成要素についてのクロックタイミングチェ
ックが実行される。従って、クロック系からのクロック
信号を受けて動作する膨大な数の論理構成要素間の全て
の組合せの配線パスに対し、網羅的に且つ自動的にクロ
ックタイミングチェックを行なうことができる（請求項
７）。
【００５６】また、ディレイ値設定部により任意のピン
に対し所定ディレイ値を設定し、スピード解析部による
ディレイ計算時にその所定ディレイ値を加算すること
で、異なる周期（非同期）のクロック信号で動作する配
線パスについて同時にクロックタイミングチェックを行
なうことができるほか、ディレイ値を任意のピンで任意
の値に初期化することが可能になる（請求項８）。
【００５７】一方、クロック系が未設計である場合に
は、サーチ部により、そのクロック系に接続される論理
構成要素が全てサーチされ、サーチされた論理構成要素
のピンにフラグが設定される。そして、パストレース部
により、全ての論理構成要素のクロック入力ピンから配
線パスのトレース処理が行なわれ、フラグを設定された
ピンがトレースされる度にタイミングチェック部が起動
され、そのピンの属する論理構成要素についてのクロッ
クタイミングチェックが実行される。従って、クロック
系が未設計の状態であっても、クロック系からのクロッ
ク信号を受けて動作する膨大な数の論理構成要素間の全
ての組合せの配線パスに対し、網羅的に且つ自動的にク
ロックタイミングチェックを行なうことができ、そのチ
ェック結果をクロック系の配線設計に反映させることが
できる（請求項９）。
【００５８】また、各論理構成要素のピン毎に、パスト
レース部にてトレースされた回数をカウンタにより計数
することで、全てのパストレースを終了した時点でカウ
ンタによるカウント値に基づいて、信号が通過する割合
の高いピンを把握することができる（請求項１０）。そ
のカウント結果に基づく各ピンにおける信号の通過頻度
の大小に関する情報が表示部に表示されることにより、
設計者は、表示部を参照するだけで、信号通過頻度の高
いピンつまりはディレイ改善等に大きな影響を及ぼすピ
ンを判別することができる（請求項１１）。
【００５９】さらに、範囲設定部にてトレース処理およ
びディレイ計算処理の実行範囲を設定することにより、
その実行範囲内のみでトレース処理およびディレイ計算
処理が実行されてその処理結果が表示部に表示されるの
で、設計者が必要とする範囲についてのみ処理の実行お
よび表示を行なうことができる（請求項１２）。また、
トレース制御部により、入力部からの指示に応じてフォ
ワードトレース，バックワードトレースもしくは２点間
トレースのいずれかが選択され、パストレース部の動作
を自動的に切換制御することができる（請求項１３）。
この時、バックワードトレースについてはパストレース
と同時にディレイ計算を行なうことができないため、常
にディレイ計算を実行するものとすると、処理時間が長
くなる場合がある。そこで、バックワードトレースにつ
いてはディレイ計算を行なうか否かのモードを予め設定
することで、設計者が要望する場合のみディレイ計算を
実行させることができる（請求項１４）。
【００６０】さらに、トレース結果およびディレイ計算
結果が、トレース到達ピンのリストとしてソートされて
表示部に表示されるので、設計者は、表示部上の表示か
らトレース到達ピンのピン名やディレイ値の大小を表示
部上の表示から容易に把握することができる（請求項１
５）。この時、トレース到達ピンのリストを階層的に表
示部に表示し、その表示部上で選択された上位階層の情
報に対応する下位階層の情報を表示部に表示すること
で、膨大な数のトレース到達ピンを表示部上でコンパク
トに表示することができるほか（請求項１６）、外部フ
ァイル書込部によりトレース到達ピンのリストを外部フ
ァイルに書き込むことで、そのリストを外部ファイルに
保存したり退避させたりすることができる（請求項１
７）。
【００６１】また、模式的な到達経路図とともに、その
到達経路図の位置に応じてディレイ値および累積ディレ
イ値を示すグラフを表示部に表示することで、設計者
は、配線パスの中で信号通過に要する時間がかかる箇所
を一目で判別することができる（請求項１８）。この
時、模式的な到達経路図やグラフを複数の配線パスにつ
いて同時に表示部に表示することで、設計者は、複数の
配線パスのディレイ状況を表示部上で参照しながら比較
することができる（請求項１９）。
【００６２】また、前述した模式的な到達経路図やグラ
フを印字部により印字出力することで、設計者は印字結
果を参照しながら配線パスのディレイ状況を検討できる
ほか（請求項２０）、外部ファイル書込部により模式的
な到達経路図やグラフに関するデータを外部ファイルに
書き込むことで、そのデータを外部ファイルに保存した
り退避させたりすることができる（請求項２１）。
【００６３】さらに、入力部からの指示に応じて、模式
的な到達経路図に対応する実回路図を表示部に表示させ
ることで、設計者は、模式的な到達経路図の実回路上で
の位置を表示部上で把握することも可能である（請求項
２２）。またさらに、パストレース部によりトレースさ
れた全ての配線パスを、ピン名を付して木構造形式で表
示部に表示するとともに、入力部からの指示により表示
部上で選択したピンについての詳細情報を表示部に表示
することで、設計者は、当該配線パスの全体を把握しな
がら各ピンについての詳細情報を容易に得ることができ
る（請求項２３）。
【００６４】上述した第３発明の会話型回路設計装置で
は、表示制御部により、特徴点の座標が、座標軸毎に昇
順または降順にソートされその順位に比例した座標値に
置換された上で表示部に表示されるので、設計者は、設
計対象回路の詳細部分も全体像も同時に表示部上で把握
することができる（請求項２４）。この時、前記特徴点
として、ピン間を接続するワイヤの両端点と、そのワイ
ヤ上の内分点とを取り出して表示することで、設計対象
回路を表示部上でより見やすく表示することができる
（請求項２５）。
【００６５】また、配線接続状況が多層にわたる場合に
は、表示制御部により、前記置換後の座標値に層順に比
例するオフセットを加算した上で、前記特徴点を表示部
に表示することで、設計者は、層を介して重なった配線
線分を表示部上で容易に把握することができる（請求項
２６）。さらに、前記特徴点毎に、その座標の置換前と
置換後とで共通の識別子を予め設定することで、設計者
は、置換前と置換後とで特徴点間の対応を容易に認識す
ることができる（請求項２７）。
【００６６】上述した第４発明の会話型回路設計装置で
は、実装的な配置を決定した段階で配線経路予測部によ
り各論理構成要素間に仮想的な配線が行なわれ配線経路
が予測され、レイアウト設計部により、配線経路予測部
による予測結果に基づいて決定された配線順序および迂
回率に従って各論理構成要素間の実配線が行なわれるの
で、配線の状態を予測しながら効率のよい実配線を行な
うことが可能になる（請求項２８）。
【００６７】この時、混雑度計算部により、設計対象回
路上の各格子内での混雑度が〔（配線経路予測部による
予測結果に基づく予想使用チャネル数）／（各格子内で
の使用可能チャネル数）〕として算出されるとともに、
その混雑度のランク付けが行なわれ、レイアウト設計部
により、混雑度計算部からのランク付け情報に基づいて
配線が混雑するものと予測される領域から実配線が実行
され、効率のよい実配線を行なうことができる（請求項
２９）。
【００６８】また、配線可能性判定部により、配線経路
予測部の予測結果に基づいて予め指定された迂回率での
配線可能性が判定され、配線不可能と判定された場合に
は、レイアウト設計部により、配線可能な迂回率が決定
されて実配線が行なわれるので、配線不能となる部分を
できる限り少なくできる（請求項３０）。さらに、レイ
アウト設計部による配線が多層にわたる場合には、配線
経路予測部により各配線層毎に配線経路が予測されると
ともに、混雑度計算部によりその各配線層毎の予測結果
に基づいて混雑度が算出され、レイアウト設計部によ
り、混雑度計算部にて算出された各配線層毎の混雑度に
基づき混雑度が高いと予想されるチャネルを使用する必
要度の高いネットの実配線を優先的に行なうことで、効
率のよい実配線を行なうことができる（請求項３１）。
【００６９】上述した第５発明の会話型回路設計装置で
は、レイアウト設計部による配線が多層にわたり且つ主
配線方向の同じ配線層が複数存在する場合、各配線層毎
に異なる配線長さを予め指定し、レイアウト設計部によ
り、配線方向および配線長さに応じて複数の配線層中か
ら選択した配線層に対して実配線が行なわれるので、各
配線層を有効に利用することができる（請求項３２）。
【００７０】上述した第６発明の会話型回路設計装置で
は、レイアウト設計部により、配線対象ネットをディレ
イに対するクリティカル度によって分類し、そのクリテ
ィカル度に応じた配線順序および迂回率に従って各論理
構成要素間の実配線が行なわれるので、クリティカル度
を考慮しながら効率のよい実配線を行なうことができる
（請求項３３）。
【００７１】この時、レイアウト設計部により、前記ク
リティカル度に応じて設定した配線許容度に従って他ネ
ットの実配線を行なうことで、クリティカル度の高いネ
ットに対して配線寄生容量が発生してディレイが増大す
るのを防止することができる（請求項３４）。上述した
第７発明の会話型回路設計装置では、配置チェック部に
より、配置エラーを起こした論理構成要素が存在すると
判断された場合、配置エラーを起こした論理構成要素の
一覧リストが表示部に表示され、且つ、その論理構成要
素が表示部における配置マップ上で強調的に表示される
ので、設計者は、直ちに配置エラーの発生を認識するこ
とができる（請求項３５）。
【００７２】この時、入力部からの指示により論理構成
要素一覧リスト上で特定の論理構成要素を選択すると、
その論理構成要素のみを配置マップ上で強調的に表示す
ることができ、設計者は、配置エラーを起こした論理構
成要素を特定しながら表示部の配置マップ上で確認する
ことができる（請求項３６）。上述した第８発明の会話
型回路設計装置では、既に配線済のネットに対して指定
配線長を加えた再配線を行なう旨の指示が入力部から入
力されると、レイアウト設計部により、混雑度計算部に
よる計算結果に基づいて混雑度の低い領域が選択され、
その領域内における配線済のネットに対して前記指定配
線長を加えた指定長配線が自動的に行なわれるので、再
配線処理を簡易化することができる（請求項３７）。
【００７３】また、上述した第９発明の会話型回路設計
装置では、既に配線済のネットに対して指定配線長を加
えた再配線を当該ネットを含む所定領域内で行なう旨の
指示が入力部から入力されると、レイアウト設計部によ
り、前記所定領域内における当該配線済のネットに対し
て前記指定配線長を加えた指定長配線が前記所定領域内
で自動的に行なわれるので、やはり再配線処理を簡易化
することができる（請求項３８）。
【００７４】上述した第１０発明の会話型回路設計装置
では、既に配置済の論理構成要素の配置位置を変更する
旨の指示が入力部から入力されると、レイアウト設計部
により、当該論理構成要素に繋がるべきネットが既に配
線済であれば、再配置後の当該論理構成要素と当該ネッ
トとの間の再配線が自動的に行なわれるので、設計者が
再配置後の再配線処理を行なう必要がなくなり、再配置
処理を簡易化することができる（請求項３９）。
【００７５】上述した第１１発明の会話型回路設計装置
では、配置マップのマルチウインドウ表示を行なう際
に、１つの配置マップ上で配置処理や配線処理を行なっ
た場合でもその処理を他の配置マップに連携させて表示
することができるほか、複数の配置マップを同時に使用
して配置処理や配線処理を行なうことができる（請求項
４０）。
【００７６】上述した第１２発明の会話型回路設計装置
では、階層レイアウト設計を行なう際に、配置領域設定
部により設定された配置領域内に仮想ブロック端子を配
置しながらレイアウト設計部による配線処理が実行され
るので、設計者の意図を反映しながら仮想ブロック端子
を自動的に配置することができる（請求項４１）。この
時、グルーピング部により登録された集合体単位で、前
記配置領域を設定することができ、同一種別の信号につ
いての複数の仮想ブロック端子を同一の配置領域に配置
させる指示を容易に行なうことができる（請求項４
２）。
【００７７】上述した第１３発明の会話型回路設計装置
では、階層レイアウト設計を行なう際に、配置禁止領域
設定部により設定された禁止領域以外の領域に仮想ブロ
ック端子を配置しながらレイアウト設計部による配線処
理が実行されるので、設計者の意図を反映しながら仮想
ブロック端子を自動的に配置することができる（請求項
４３）。
【００７８】上述した第１４発明の会話型回路設計装置
では、階層レイアウト設計を行なう際に、配置位置決定
部により、あるレイアウト階層ブロック内におけるピン
座標の重心と接続すべき他のレイアウト階層ブロックの
方向とに基づいて、当該レイアウト階層ブロックの仮想
ブロック端子の配置位置が決定され、レイアウト設計部
により、前記配置位置に仮想ブロック端子を配置しなが
ら複数のレイアウト階層ブロック間の配線処理が実行さ
れるので、設計者の意図を反映するとともにレイアウト
階層ブロック内の論理構成要素の配置や配線を考慮しな
がら、仮想ブロック端子を自動的に配置することができ
る（請求項４４）。
【００７９】上述した第１５発明の会話型回路設計装置
では、階層レイアウト設計を行なう際に、配置位置決定
部により、相互に接続される各レイアウト階層ブロック
内におけるピン座標の重心とこれらの重心間を接続する
スタイナー木とに基づいて、各レイアウト階層ブロック
の仮想ブロック端子の配置位置が決定され、レイアウト
設計部により、前記配置位置に仮想ブロック端子を配置
しながら複数のレイアウト階層ブロック間の配線処理が
実行されるので、設計者の意図を反映するとともにレイ
アウト階層ブロック内の論理構成要素の配置や配線を考
慮しながら、仮想ブロック端子を自動的に配置すること
ができる（請求項４５）。
【００８０】上述した第１６発明の会話型回路設計装置
では、チップ表面に入出力端子（バンプ）を有する回路
が設計対象回路である際、その入出力端子に配線接続さ
れるべき入出力回路（論理構成要素）の設計対象回路上
での配置位置が既に決定している場合に、配置可能位置
決定部により、入出力回路のピン位置に最も近い入出力
端子配置可能位置が求められ、レイアウト設計部によ
り、前記入出力端子配置可能位置と入出力回路のピンと
の間の配線処理が実行されるので、バンプをもつ回路の
階層レイアウト設計を行なう場合でも、バンプと入出力
回路のピンとの間を制限値以内の配線長で配線すること
が容易に行なわれる（請求項４６）。
【００８１】上述した第１７発明の会話型回路設計装置
では、チップ表面に入出力端子（バンプ）を有する回路
が設計対象回路である際、そのバンプの設計対象回路上
での配置位置が既に決定している場合に、制限領域設定
部により、入力部からの指示に応じて入出力回路の配置
位置を制限する制限領域が設定され、レイアウト設計部
により、前記制限領域内に入出力回路が配置されるとと
もに、入出力回路のピンとバンプとの間の配線処理が実
行されるので、バンプをもつ回路の階層レイアウト設計
を行なう場合でも、バンプと入出力回路のピンとの間を
制限値以内の配線長で配線することが可能になる（請求
項４７）。
【００８２】
【実施例】以下、図面を参照して本発明の実施例を説明
する。 （ａ）本実施例の装置の基本構成の説明 図１は本発明の一実施例としての会話型回路設計装置の
基本構成を示すブロック図で、この図２において、１０
は論理回路情報，レイアウト情報，ディレイ計算用のデ
ータ（後述）など一切の情報を格納するデータベース
（ＤＢ）、１１は後述する各種回路設計過程を表示する
表示部、１２はこの表示部１１上における表示状態を制
御する表示制御部、１３は表示部１１上の表示データを
参照し設計者がその表示データに対する応答情報を入力
するキーボード，マウス等の入力部である。
【００８３】１４は設計対象回路（本実施例ではＬＳＩ
等の集積回路とする）についての論理設計を行なう論理
設計部、１５はレイアウト設計部で、このレイアウト設
計部１５は、図３にて後述するごとく構成され、論理設
計部１４による論理設計結果に基づいて、設計対象回路
を成す各論理構成要素〔本実施例ではフリップフロップ
等のセルであり、ゲートあるいは素子と呼ぶ場合もあ
る〕の実装的な配置を行なった後、各セル間の配線を行
なうものである。
【００８４】また、１６はスピード解析部で、このスピ
ード解析部１６は、図２にて後述するごとく構成され、
レイアウト設計部１５による設計結果に従う設計対象回
路上の各パス毎に、ディレイ計算に基づくスピード解析
を行なうものである。さらに、１７は本実施例の会話型
回路設計装置を構成する各部を統括的に管理するための
ＣＰＵである。
【００８５】そして、本実施例では、上述した論理設計
部１４，レイアウト設計部１５およびスピード解析部１
６が、同一のシステム（装置）内にそなえられ、ＣＰＵ
１７の管理のもと、随時、相互に連係可能に接続される
ほか、論理設計部１４，レイアウト設計部１５およびス
ピード解析部１６による処理結果は、後述するごとく、
随時、表示制御部１２により表示部１１に表示されるほ
か、データベース１０に格納されるようになっている。
【００８６】１８は外部ファイル書込部で、この外部フ
ァイル書込部１８は、入力部１３からの指示に応じて、
後述するごとく表示制御部１２により表示部１１に表示
されたトレース到達ピンのリストのほか到達経路図やグ
ラフを外部ファイル１８Ａに書き込むものである。ま
た、１９は印字部で、この印字部１９は、入力部１３か
らの指示に応じて、後述するごとく表示制御部１２によ
り表示部１１に表示されたトレース到達ピンのリストの
ほか到達経路図やグラフを所定の記録用紙に印字出力す
るものである。
【００８７】なお、表示制御部１２，論理設計部１４，
レイアウト設計部１５およびスピード解析部１６の機能
は、具体的には、ＣＰＵ１７（もしくはＣＰＵ１７と並
列的にそなえられた他のＣＰＵ）が図示しないＲＯＭに
格納されたプログラム（ソフトウエア）を実行すること
により実現されるものであるが、本実施例の図中では、
各機能を明確すべく、表示制御部１２，論理設計部１
４，レイアウト設計部１５およびスピード解析部１６
や、これらの各部１４〜１６の有する後述する各機能を
ブロック化して示している。従って、本実施例の会話型
回路計算装置は、ＣＰＵ１７，ＲＯＭ（図示せず），デ
ータベース１０，表示部１１，入力部１３，外部ファイ
ル書込部１８，印字部１９等を有する一般的な計算機シ
ステムを用いて実現することが可能である。
【００８８】ところで、スピード解析部１６は、図２に
示すように、ディレイ計算部２１，パストレース部２
２，タイミングチェック部２３，フラグ設定部２４，デ
ィレイ値設定部２５，サーチ部２６，カウンタ２７，範
囲設定部２８，トレース制御部２９およびモード設定部
３０を有して構成されている。ここで、ディレイ計算部
２１は、レイアウト設計部１５による設計結果に従う設
計対象回路上の各配線パス毎にディレイ計算を行なって
スピード解析部１６の本体としての機能を果たすもの
で、本実施例では、図４〜図６にて後述するごとく、設
計対象回路を成すセル（ゲート）についてのパスディレ
イ値を、そのセルに入力される信号波形の鈍り（SLEW R
ATE)に応じて設定変更しながら、ディレイ計算を行なう
ものである。
【００８９】パストレース部２２は、入力部１３からの
指示により指定したセルの所定ピンに接続される配線パ
スをそのピンからトレースするもので、このパストレー
ス部２２が配線パスのトレース処理を行なうと同時に、
本実施例では、ディレイ計算部２１が、トレース処理と
並行して、配線パスに沿って変化する信号波形の鈍りを
算出してその鈍りに応じた配線パス上のセルのディレイ
値を設定変更しながら、その配線パスについてのディレ
イ計算を行なうようになっている。
【００９０】また、トレース制御部２９は、上述したパ
ストレース部２２の動作を切換制御するためのもので、
例えば、入力部１３からの指示によりトレース開始ピン
のみを指定した場合にはそのトレース開始ピンからのフ
ォワードトレース（入力側から出力側へ向かうトレー
ス）を実行し、入力部１３からの指示によりトレース到
達ピンのみを指定した場合にはそのトレース到達ピンか
らのバックワードトレース（出力側から入力側へ向かう
トレース）を実行し、入力部１３からの指示によりトレ
ース開始ピンおよびトレース到達ピンの２点を指定した
場合にはこれらの２点間のトレースを実行するように、
パストレース部２２の動作を切換制御するものである。
【００９１】このようなトレース制御部２９にはモード
設定部３０が付設されている。このモード設定部３０
は、トレース制御部２９によりパストレース部２２にバ
ックワードトレースを実行させる際に、入力部１３から
の指示により、そのバックワードトレース終了後にディ
レイ計算部２１にディレイ計算を実行させるか否かにつ
いてのモードを設定するものである。
【００９２】タイミングチェック部２３は、クロック信
号が各論理構成要素に供給されるタイミングをチェック
するものであり、フラグ設定部２４は、セルがタイミン
グチェック部２３のチェック対象であることを示すフラ
グを設定するためのものである。また、ディレイ値設定
部２５は、入力部１３からの指示に応じてパストレース
部２２によりトレースされた任意のピンに対し所定ディ
レイ値を設定するものであり、サーチ部２６は、各セル
に対してクロック信号を供給するクロック系が未設計で
ある場合に、クロック系に接続されるクロック入力ピン
をもつセルを全てサーチするものである。
【００９３】これらのタイミングチェック部２３，フラ
グ設定部２４，ディレイ値設定部２５およびサーチ部２
６は、後述するごとく、フラグを設定されたピンの属す
るセルについてのクロックタイミングチェックを行なう
ようになっている。また、ディレイ値設定部２５は、後
述するごとく、ディレイ値を任意のピンで任意の値に初
期化するための機能も果たす。
【００９４】さらに、カウンタ２７は、設計対象回路を
成す各セルのピン毎に設けられ、各ピンがパストレース
部２２によってトレースされた回数を計数するものであ
り、範囲設定部２８は、入力部１３からの指示に応じて
パストレース部２２による配線パスのトレース処理およ
びディレイ計算部２１によるディレイ計算処理の実行範
囲を設定するものである。
【００９５】なお、本実施例の表示制御部１２は、スピ
ード解析部１６の処理に応じ、次のような各種機能〜
を果たすようになっている。 カウンタ２７により計数された各ピン毎の計数値に基
づく各ピンにおける信号の通過頻度の大小に関する情報
を、表示部１１に表示させる機能。 範囲設定部２８により設定された実行範囲についての
処理結果のみを表示部１１に表示させる機能。
【００９６】パストレース部２２によるトレース結果
およびディレイ計算部２１によるディレイ計算結果をト
レース到達ピンのリストとして表示部１１に表示させる
機能（図１０〜図２０にて後述）。このの機能に対応
して、表示制御部１２は、そのリストの表示状態を、ト
レース到達ピンのピン名もしくは各トレース到達ピンの
ディレイ値に応じてソートするソート機能（図１１〜図
１３参照）をそなえるほか、そのリストを階層的に表示
部１１に表示させ（図１４参照）、入力部１３からの指
示により表示部１１上の上位階層の情報が選択される
と、選択された上位階層の情報に対応する下位階層の情
報を表示部１１に表示させる機能も有している。
【００９７】パストレース部２２によるトレース結果
を模式的な到達経路図（図１５下段参照）として表示部
１１に表示させるとともに、そのトレース結果に対応す
るディレイ計算部２１によるディレイ計算結果を、その
模式的な到達経路図の位置に応じたディレイ値および累
積ディレイ値を示すグラフ（図１５上段参照）として表
示部１１に表示させる機能。
【００９８】このの機能に対応して、表示制御部１２
は、模式的な到達経路図およびグラフを複数の配線パス
についてマルチウインドウ形式で同時に表示部１１に表
示させる機能や、入力部１３からの指示に応じて、模式
的な到達経路図に対応する実回路図（図１７，図１８参
照）を表示部１１に表示させる機能を有している。さら
に、表示制御部１２は、パストレース部２２によりトレ
ースされたトレース開始ピンからトレース到達ピンまで
の全ての配線パスを、各論理構成要素のピンについての
ピン名を付して木構造形式で表示部１１に表示させる機
能（図１９参照）とともに、入力部１３からの指示によ
り、表示部１１に表示された木構造形式の配線パス表示
の中から任意のピンが選択されると、選択されたピンに
関する、ディレイ値を含む詳細情報を表示部１１に表示
させる機能（図２０参照）も有している。
【００９９】また、本実施例の表示制御部１２は、論理
設計部１４による論理設計結果やレイアウト設計部１５
による配置／配線結果を回路設計過程（ピンやビアなど
の特徴点間の配線接続状況）として表示部１１に表示さ
せる際に、次のような機能を果たすようになっている。
つまり、表示制御部１２は、図２１〜図２９にて後述す
るごとく、セルのピンやビア等の特徴点の座標を、座標
軸毎に昇順または降順にソートしてその順位に比例した
座標値に置換した上で、その特徴点を表示部１１に表示
させる機能を有している。
【０１００】この時、特徴点としては、ピンやビアのほ
か、各セルのピン間を接続するワイヤの両端点と、その
ワイヤ上の内分点（例えば図２８に示すごとく４分の１
内分点，中点，４分の３内分点等）と、ピンを表示する
矩形図形の４頂点（図２６〜図２８参照）とが取り出さ
れる。また、表示部１１に表示される配線接続状況が多
層にわたる場合には、表示制御部１２は、図２９にて後
述するごとく、前述した順序置換を行なった座標値に、
各特徴点の存在する層の層順に比例するオフセットを加
算した上で、その特徴点を表示部１１に表示させる機能
も有している。
【０１０１】なお、前記特徴点毎に、その座標の置換前
と置換後とで共通の識別子を予め設定され、図２１〜図
２５に示すように、その識別子を各特徴点に付した状態
で、表示部１１上での配線接続状況の表示が行なわれる
ようになっている。一方、レイアウト設計部１５は、図
３に示すように、配置部３１，配線部３２，配線経路予
測部３３，混雑度計算部３４，配線可能性判定部３５，
配置チェック部３６，配置領域設定部３７，グルーピン
グ部３８，配置禁止領域設定部３９，配置位置決定部４
０，配置可能位置決定部４１および制限領域設定部４２
を有して構成されている。
【０１０２】ここで、配置部３１は、論理設計部１４に
よる論理設計結果に基づいて、設計対象回路を成す各セ
ルの実装的な配置を行なうものであり、配線部３２は、
配置部３１により設計対象回路上にセルが実装的に配置
された後、各セル間の配線を自動的に行なうものであ
り、これらの配置部３１および配線部３２が、レイアウ
ト設計部１５の本体としての機能を果たしている。
【０１０３】配線経路予測部３３は、配置部３１により
各セルの実装的な配置を決定した段階で、各セル間に仮
想的な配線を行なって配線経路を予測するものであり、
混雑度計算部３４は、設計対象回路を格子状の多数の領
域に分割し、設計対象回路上での配線の混雑度を、各格
子内での使用可能チャネル数に対する、配線経路予測部
３３による予測結果に基づく予想使用チャネル数の割合
として算出し、その混雑度の大小に基づいて各格子のラ
ンク付けを行なって混雑度マップ（図３０参照）作成す
るものである。また、配線可能性判定部３５は、配線経
路予測部３３による予測結果に基づいて予め指定された
迂回率での配線可能性を判定するものである。
【０１０４】そして、配線部３２は、配線経路予測部３
３による予測結果に基づいて配線順序および迂回率を決
定してから、決定された配線順序および迂回率に従って
各セル間の実配線を行なうが、具体的には、図３０，図
３１にて後述するごとく、混雑度計算部３４により作成
された混雑度マップに基づいて各格子のランク付けを行
ない、混雑度の高い領域における実配線を優先的に行な
うとともに、配線可能性判定部３３により配線不可能と
判定された場合には、配線可能な迂回率を決定するよう
になっている。
【０１０５】なお、配線部３２による配線が多層にわた
る場合には、図３２にて後述するごとく、配線経路予測
部３３が各配線層毎に配線経路の予測を行なうととも
に、混雑度計算部３４が配線経路予測部３３による各配
線層毎の予測結果に基づいて混雑度を算出し、配線部３
２が、混雑度計算部３４により算出された各配線層毎の
混雑度の大小に基づいて、混雑度が高いと予想されるチ
ャネルを使用する必要度の高いネットの実配線を優先的
に行なうようになっている。
【０１０６】また、配線部３２による配線が多層にわた
り且つ主配線方向の同じ配線層が複数存在する場合、図
３３にて後述するごとく、前記主配線方向の同じ各配線
層毎に異なる配線長さを予め指定しておき、配線部３２
が、配線方向および配線長さに応じて前記配線層の中か
ら選択した配線層に対して実配線を行なうようになって
いる。
【０１０７】さらに、配線部３２は、配線対象ネットを
ディレイに対するクリティカル度（予め設定されたディ
レイ値に対する配線余裕の程度）によって分類し、分類
された各配線対象ネットに対して配線順序および迂回率
を設定し、その配線順序および迂回率に従って各論理構
成要素間の実配線を行なうこともできる。この場合、配
線部３２は、後述するごとく、クリティカル度に応じ
て、配線対象ネットに隣接して後で配線される他ネット
の配線許容度を設定し、配線対象ネットの実配線後に配
線許容度に従って他ネットの実配線を行なうようになっ
ている。
【０１０８】なお、上述した例では、配線部３２におい
て配線順序を決定するための要素として混雑度，クリテ
ィカル度等を用いているが、いずれの要素を用いるかに
ついては、装置ユーザの要望等により予め設定される
か、入力部１３からの指示により設定される。配置チェ
ック部３６は、配置部３１による各セルの配置後に配置
エラーを起こしたセルが存在するか否かをチェックする
もので、この配置チェック部３６により配置エラーを起
こしたセルが存在するものと判断した場合、本実施例で
は、表示制御部１２が、配置エラーを起こしたセルの一
覧リスト（図３５参照）を表示部１１に表示させるとと
もに、その配置エラーを起こしたセルを表示部１１にお
ける設計対象回路の配置マップ上で強調的に表示させる
機能（図３５参照）を果たすようになっている。この
時、表示制御部１２は、入力部１３からの指示によりセ
ル一覧リスト上で選択した特定のセルのみを、配置マッ
プ上で強調的に表示させる機能も有している。
【０１０９】なお、本実施例のレイアウト設計部１５
は、次のような再配線処理機能，や再配置処理機能
も有している。 入力部１３から、既に配線済のネットに対して指定配
線長を加えた再配線を行なう旨の指示が入力されると、
図３６にて後述するごとく、配線部３２が、混雑度計算
部３４の混雑度マップに基づいて混雑度の低い領域を選
択し、選択した領域内における配線済のネットに対して
指定配線長を加えた指定長配線を自動的に行なう再配線
処理機能。ただし、このとき、混雑度計算部３４は、配
線部３２により実行された実配線結果に基づき、前述し
た予想使用チャネル数に代え、実配線により得られた実
使用チャネル数を用いて混雑度を算出して、混雑度マッ
プを作成する。
【０１１０】入力部１３から、既に配線済のネットに
対して指定配線長を加えた再配線をそのネットを含む所
定領域内で行なう旨の指示が入力されると、図３７にて
後述するごとく、配線部３２が、所定領域内における配
線済のネットに対して指定配線長を加えた指定長配線を
所定領域内で自動的に行なう再配線処理機能。 入力部１３から、既に配置済のセルの配置位置を変更
する旨の指示が入力されると、図３８にて後述するごと
く、そのセルに繋がるべきネットが既に配線済であれ
ば、配置部３１により配置位置変更（再配置）を行なっ
た後に、配線部３３が、当該セルとそのネットとの間の
再配線を自動的に行なう再配置／再配線処理機能。
【０１１１】また、本実施例の表示制御部１２は、レイ
アウト設計部１５によるレイアウト設計処理に連携する
機能として、次のようなマルチウインドウ表示機能（図
３９，図４０にて後述）を有している。つまり、表示制
御部１２が表示部１１に設計対象回路についての配置マ
ップを複数表示させた状態（即ちマルチウインドウ表示
状態）で、レイアウト設計部１５が入力部１３からの指
示により複数の配置マップのうちの少なくとも１つの配
置マップ上で配置処理もしくは配線処理を行なった場合
に、表示制御部１２は、その処理対象の部分を表示する
他の配置マップ上でも当該処理による結果を連携して表
示させる機能を有している。
【０１１２】さらに、配置領域設定部３７，グルーピン
グ部３８，配置禁止領域設定部３９および配置位置決定
部４０は、本実施例のレイアウト設計部１５（配線部３
２）により階層レイアウト設計を行なう際の機能を拡充
するためのものであり、配置可能位置決定部４１および
制限領域設定部４２は、本実施例のレイアウト設計部１
５（配線部３２）により、チップ表面に入出力端子を有
する回路（例えばバンプ付ＬＳＩ；図４７参照）の階層
レイアウト設計を行なう際の機能を拡充するためのもの
である。
【０１１３】ここで、配置領域設定部３７は、図４１，
図４２にて後述するごとく、入力部１３からの指示に応
じて仮想ブロック端子（以下、仮端子という場合もあ
る）を各レイアウト階層ブロック（ＬＳＧ）の境界で配
置すべき配置領域を設定するもので、本実施例の配線部
３２は、配置領域設定部３７により設定された配置領域
内に仮想ブロック端子を配置しながら配線処理を実行す
るようになっている。
【０１１４】この時、図４３にて後述するごとく、入力
部１３からの指示に応じて複数の仮想ブロック端子を１
つの集合体（グループ）として登録するグルーピング部
３８を配置領域設定部３７に付設することで、配置領域
設定部３７は、入力部１３からの指示に応じて、グルー
ピング部３８により登録された集合体毎に、配置領域を
設定できるようになっている。
【０１１５】配置禁止領域設定部３９は、図４４にて後
述するごとく、入力部１３からの指示に応じて各レイア
ウト階層ブロックの境界で仮想ブロック端子の配置を禁
止する禁止領域を設定するもので、本実施例の配線部３
２は、配置禁止領域設定部３９により設定された禁止領
域以外の領域に仮想ブロック端子を配置しながら配線処
理を実行するようになっている。
【０１１６】配置位置決定部４０は、図４５，図４６に
て後述するごとく、仮想ブロック端子を配置すべき各レ
イアウト階層ブロックの境界上での配置位置を決定する
もので、配線部３２は、配置位置決定部４０により決定
された配置位置に仮想ブロック端子を配置しながら複数
のレイアウト階層ブロック間の配線処理を実行するよう
になっている。
【０１１７】また、配置可能位置決定部４１は、入出力
端子（バンプ）に配線接続されるべき入出力回路（セ
ル）の設計対象回路上での配置位置が既に決定している
場合に入出力回路のピン位置に最も近い入出力端子配置
可能位置を求めるもので、この配置可能位置決定部４１
が動作した場合、図４８にて後述するごとく、配線部３
２が、配置可能位置決定部４１により決定された入出力
端子配置可能位置と入出力回路のピンとの間の配線処理
を実行するようになっている。
【０１１８】さらに、制限領域設定部４２は、入出力端
子（バンプ）の設計対象回路上での配置位置が既に決定
している場合に、入力部１３からの指示に応じて入出力
端子とこの入出力端子に接続されるべき入出力回路（セ
ル）のピンとの距離が所定値以下となるように入出力回
路の配置位置を制限する制限領域を設定するもので、こ
の制限領域設定部４２が動作した場合、図４９にて後述
するごとく、配置部３１が、制限領域設定部４２により
設定された制限領域内に入出力回路を配置するととも
に、配線部３２が、入出力回路のピンと入出力端子との
間の配線処理を実行するようになっている。
【０１１９】（ｂ）本実施例のディレイ計算およびパス
トレースの説明〔(b1)〜(b11) 〕 （ｂ１）まず、図４，図５により、本実施例のスピード
解析部１６におけるディレイ計算部２１による、入力波
形鈍りを考慮したディレイ計算について説明する。従
来、ゲート（セル）のパスディレイ値は、ゲートの入力
／出力の負荷容量や負荷駆動能力に応じてスタティック
な値として計算されている。しかし、ゲートのパスディ
レイ値は、前述したように、着目ゲートに入力される信
号の波形鈍り（入力波形鈍り）によっても大きく影響さ
れる。信号の波形鈍りは、配線パスの容量の大きさによ
って大きくなり、特に長い配線パスを通過してきた信号
程、その波形鈍りは大きくなる。
【０１２０】そこで、本実施例では、データベース１０
に、入力波形鈍りに対するパスディレイ値の関数を予め
格納しておき、ディレイ計算部２１が配線パスのディレ
イ値を計算する際には、着目ゲートに入力される信号の
鈍りＴsin に応じた値を、データベース１０の関数に基
づいて算出し着目ゲートのパスディレイ値ＴＯとして設
定する。そして、そのパスディレイ値ＴＯが、ディレイ
計算部２１において配線パスのディレイ値に加算され
る。
【０１２１】このとき、前記関数は例えば１次関数とし
て与えることができる。つまり、ある波形鈍りが入った
場合の仮定ディレイ値とその仮定ディレイ値をベースに
した所定傾きとを、少なくとも１組、データベース１０
に格納しておくことにより、着目ゲートのパスディレイ
値ＴＯをダイナミックに設定することができる。ここ
で、図５に示すような回路の着目ゲートｇ２のパスディ
レイ値を設定する場合について、図４に示すような入力
波形鈍りＴsin とパスディレイ値ＴＯとの関係を参照し
ながら説明する。
【０１２２】なお、入力波形鈍りＴsin とパスディレイ
値ＴＯとの関係として、ある配線容量（負荷容量）につ
いて、図４に示すように、予め３点ａ，ｂ，ｃのデータ
が得られているものとする。また、図５に示す回路で
は、配線パス上に２つのゲートｇ１，ｇ２が設けられ、
ゲートｇ１前段のネット（配線）の負荷容量をＣ１、ゲ
ートｇ１，ｇ２間のネットの負荷容量をＣ２、ゲートｇ
３後段のネットの負荷容量をＣ３とする。信号は、図５
中、左方から右方へ進行するものとする。図５におい
て、ゲートｇ２を着目ゲートとする。従って、ゲートｇ
１はゲートｇ２に対するドライバゲートとなっている。
【０１２３】図４に示すような３点ａ，ｂ，ｃの特性に
より、入力波形鈍りＴsin に対するパスディレイ値ＴＯ
が与えられた場合、着目ゲートｇ２に入力される信号の
入力波形鈍りＸを、図５におけるゲートｇ１に適当な値
（平均的な値）の入力波形鈍りをもつ信号が入力したも
のと仮定して、ネットの負荷容量Ｃ１，Ｃ２およびドラ
イバゲートｇ１の負荷駆動能力により計算する。
【０１２４】このように計算された入力波形鈍りＸに対
応するパスディレイ値ＴＯｘを、既知の２点ａ，ｃに基
づく補間計算により求めるとともに、図４に示すグラフ
の傾きとして、２点ａ，ｂからαを、２点ｂ，ｃからβ
を求め、これらの値（α，β，Ｂ，Ｘ，ＴＯｘ）を着目
ゲートｇ２のパスディレイデータとしてデータベース１
０に保存する。なお、Ｂは既知の点ｂにおける入力波形
鈍りである。
【０１２５】ここで、入力波形鈍りＸを計算する際に、
着目ゲートｇ２の前段ゲート（ドライバゲート）ｇ１に
適当な値を設定して着目ゲートｇ２のディレイ値を仮に
計算したが、この値はある程度の入力波形鈍りを考慮し
ているので、固定ゲートディレイ値を使用してパストレ
ースを行なう時でも、ある程度精度の高いディレイ計算
が可能である。
【０１２６】このように、パストレースによるディレイ
計算を行なうとともに、ゲートの入力波形鈍りも同時に
計算することにより、正確なディレイ計算を高速に行な
うことができる。 （ｂ２）ゲート間ネットのディレイは、回路の実装形態
により大きく３つに区分できる。１つ目はゲート配置前
（論理設計部１４による論理設計後）のディレイであ
り、２つ目はゲート配置後（実配線前）のディレイであ
り、３つ目は実配線が行なわれた後のディレイである。
本実施例の装置は、これら３つの実装形態のそれぞれに
ついてネットリストを作成して、各実装形態で同一のデ
ィレイ計算式によりネットのディレイ値を計算し、その
ディレイ値を回路設計に反映している。
【０１２７】各実装形態でのネットリストを以下に示
す。 ゲート配置前では、ドライバ（Ｄ）−レシーバ（Ｒ）
間の線長，レシーバ（Ｒ）−レシーバ（Ｒ）間の線長，
ＬＳＧ間の線長を指定可能にして、指定された線長を用
い、論理設計結果に基づいてネットの配線長を仮定す
る。例えば、経験的なディレイ値を参考にして、Ｄ−Ｒ
間を１００グリッド（１グリッド＝１．６μｍ）、Ｒ−
Ｒ間を１００グリッド、ＬＳＧ間を１０００グリッドと
して、論理設計結果からネットの配線長を仮想的に算出
する。このときの配線容量としては、単位当たりの実配
線容量に対し、適当な隣接ネットが存在するものとして
（例えば、一方の側全てに隣接ネットが存在するものと
して）、適当に配線寄生容量を割増・加味して設定した
論理配線容量を用いる。
【０１２８】ゲート配置後では、ゲートのピン位置に
より、例えばスタイナー木を用いて最短距離を算出し、
その最短距離を論理配線長として用いる。この時の配線
容量としては、前述した論理配線容量を用いる。また、
配線層が複数存在する場合には各層毎に、使用割合，単
位長さ当たりの論理配線容量および論理配線抵抗を設定
する。
【０１２９】ゲート間実配線後では、実際に各配線層
の配線の実長が得られ、また、配線容量としては、その
実長と、他のネットとの隣接状況とに基づいて算出され
る実配線容量が用いられる。各実装形態毎に、上述した
配線長および配線容量を用いて、ディレイ値が予測・算
出される。
【０１３０】このようにして、本実施例では、ゲート配
置前に、スピード解析部１６により、設計対象回路の配
線パスについてのディレイ値が予測・算出され、より早
い段階でディレイ計算結果を回路設計に反映できるの
で、より微細化し集積度の高い回路を極めて効率よく設
計することができる。また、スピード解析部１６によ
り、ゲート配置後には、接続すべきピン間の最短経路に
基づいてディレイ値が見積もられるとともに、実配線後
には実配線結果に基づいてディレイ値が算出され、その
ディレイ計算結果を配置設計や配線設計に反映でき、デ
ィレイ値を常に考慮しながら回路設計できる。
【０１３１】（ｂ３）本実施例のパストレース部２２に
より設計対象回路の配線パスをトレースする際には、与
えられた１つのピンから全ての到達ピン（ＦＦ，ＲＡＭ
等の入力ピンやＬＳＩ出力ピン等）までのルート（配線
パス）を見つけ出し、その一つ一つについて、入力波形
鈍りとこの入力波形鈍りに応じたディレイ値とをディレ
イ計算部２１により計算し、そのディレイ値を順次伝播
することにより、各ルートのディレイ値がトレースと同
時に算出されるようになっている。なお、このようなト
レース処理およびディレイ計算は、前述した３つの実装
形態それぞれにおいても適用される。
【０１３２】例えば図６に示すように、パスディレイ値
Ｔｘをもつ着目ゲートｇ３と、その前段に配置され３つ
の異なる負荷容量のネットＡ，Ｂ，Ｃからの信号を受け
るドライバゲートｇ４とが配置された配線パスを考え
る。従来、図６に示すような回路では、着目ゲートｇ３
のパスディレイ値Ｔｘは固定値であり、前段ゲートｇ４
に繋がる負荷容量の異なる３つのネットＡ〜Ｃのいずれ
から入力された信号についても、ディレイ計算時の着目
ゲートｇ３のパスディレイ値Ｔｘとしては同じ値を使用
していた。
【０１３３】しかし、前述した通り、実際には、入力波
形鈍りの大きさによって、着目ゲートｇ３のパスディレ
イ値は変化するものであるので、その特性に応じたパス
ディレイ値を設定しなければ正確なディレイ計算を行な
えない。また、一般的には、３つのネットＡ〜Ｃからの
信号のうち、負荷容量の大きなネットＡからの信号の波
形鈍りが最も大きく、負荷容量の最も小さいなネットＣ
からの信号の波形鈍りが最も小さくなる。しかし、波形
鈍りは順次伝播していくので、ネットＡの前段での信号
鈍りは極めて小さいかもしれないし、ネットＣの前段に
は極めて大きな鈍りの信号が入力するかもしれない。
【０１３４】従って、本実施例のごとく、ディレイ計算
（パストレース）のスタート地点から波形鈍りとともに
ディレイ値を計算することで、正確なパスディレイ値を
高速に算出することができる。 （ｂ４）本実施例では、前述したディレイ計算部２１，
パストレース部２２，タイミングチェック部２３，フラ
グ設定部２４の機能により、クロック系およびＦＦ（フ
リップフロップ；情報を記憶する素子）間のディレイ計
算を伴ったパストレースを行ない、クロック位相，スキ
ュー等を考慮した、設計対象回路上の全ＦＦ間のデータ
パスを自動的にチェックすることができる。
【０１３５】各論理構成要素に対してクロック信号を供
給するクロック系が設計済である場合には、最初に、タ
イミングチェック部２３によりチェックを行なうべきク
ロック系のクロックピンとそのクロックピンから入力さ
れるクロック信号の初期値および位相とを入力部１３か
ら指定する。そして、パストレース部２２が、指定され
たクロックピンから配線パスをトレースして、このクロ
ックピンに接続される全てのＦＦ，ＲＡＭ等をサーチし
ながら、ディレイ計算部２１によりクロックパスディレ
イ値を算出し、その値を保存する。この際、クロックの
ルートであることを識別できるフラグを、フラグ設定部
２４によりＦＦ，ＲＡＭの各ピンに付加しておく。
【０１３６】ついで、パストレース部２２が、サーチさ
れた全てのＦＦ，ＲＡＭのクロック入力ピンから一つ一
つ網羅的にパストレースを行ない、各ＦＦ，ＲＡＭのデ
ータピンまでのパスディレイ値をディレイ計算部２１に
より求める。このトレースに際して、フラグ設定部２４
により設定されたフラグがＯＮのピンに合流した場合に
は、そのピンがクロック制御ポイントでありタイミング
チェックの対象の一つであるので、タイミングチェック
部２３が起動される。
【０１３７】タイミングチェック部２３は、ディレイ計
算部２１により算出された当該ピンまでのディレイ値
と、予め保存されているクロックパスディレイ値と、入
力部１３から指定されたクロック信号の初期値および位
相とに基づいて、クロックスキューを考慮しながら、当
該ピンの属するＦＦもしくはＲＡＭについてのクロック
タイミングチェックを行なうことが可能になる。
【０１３８】タイミングチェック部２３では、例えば、
下記のような（１），（２）式を用いて製造上のバラツ
キを考慮したチェックを行ない、その条件を満たさない
パスについてのチェックリストや、そのチェック結果の
パスディレイ分布図等を表示部制御部１２により表示部
１１に表示させ、設計者に通知する。なお、ディレイ値
は、基本的にはティピカルな値で計算されるが、実際に
製造されたＬＳＩには製造上のバラツキ（±４０％程
度）が生じする。
【０１３９】 （Ｔp1＋ＴclMAX ）＋Ｔd MAX −（Ｔp2＋Ｔc2MIN ）＋Ｔsetup ≦τ (1) （Ｔp1＋ＴclMIN ）＋Ｔd MIN −（Ｔp2＋Ｔc2MAX ）＋Ｔhold ≧０ (2) ここで、（１）式はタイミング制約としてオーバディレ
イをチェックするための式であり、（２）式はタイミン
グ制約としてレーシングをチェックするための式であ
り、これらの（１），（２）式における各符号について
は、図７，図８を参照しながら説明する。なお、図７に
示す回路は、タイミングチェック対象の２つのＦＦに対
してそれぞれ異なるクロック端子からクロック信号が供
給されるものであり、図８に示す回路は、タイミングチ
ェック対象の２つのＦＦに対して同一のクロック端子か
らクロック信号が供給されるものである。
【０１４０】そして、（１），（２）式において、τは
クロックサイクルタイム（クロック周期）、Ｔp1，Ｔp2
は入力部１３により指定された各ＦＦに供給されるべき
クロック信号の位相、ＴclMAX ，Ｔc2MAX は前述のごと
く算出され保存されている各ＦＦに対するクロックパス
ディレイ値の最大値、ＴclMIN ，Ｔc2MIN は前述のごと
く算出され保存されている各ＦＦに対するクロックパス
ディレイ値の最小値、Ｔd MAX ，Ｔd MIN はそれぞれパ
ストレースに伴いディレイ計算部２１により算出された
パスディレイ値の最大値および最小値、Ｔsetup ，Ｔho
ldはそれぞれセットアップタイムおよびホールドタイム
でこれらは各ＦＦに対してもつマージン（ＦＦ内部での
ディレイ値）である。
【０１４１】なお、図８に示す回路のように、データ送
り側のＦＦのクロック信号とデータ受け側のＦＦのクロ
ック信号とが同一である場合には、クロックルートが判
っているので、各ＦＦからクロック端子へのバックトレ
ースを行ない、クロック信号ラインの分岐点Ｘをサーチ
することも可能である。上述のように、本実施例では、
クロック系からのクロック信号を受けて動作する膨大な
数のＦＦやＲＡＭ間の全ての組合せの配線パスに対し、
網羅的に且つ自動的にクロックタイミングチェックを行
なうことができる。
【０１４２】（ｂ５）一つのＬＳＩの中にクロックサイ
クルタイムの異なる複数のクロック系が存在する場合に
は、あるクロック系を指定して前述したクロックタイミ
ングチェックを行なうと、指定していない他のクロック
系に接続されるＦＦやＲＡＭは認識されないので、異な
るクロックサイクルで動作するＦＦ間のタイミングチェ
ックについては、クロック系毎に分けて行なえばよい。
【０１４３】しかし、例えば図９に示すように、一つの
ＦＦ−Ｂ（フリップフロップ）が、異なるクロックサイ
クル１τ，ｎτでそれぞれ駆動されるＦＦ−Ａ，ＦＦ−
Ｃからデータを受ける場合には、前述した（１），
（２）式は単一のクロックサイクルで動作させることを
前提としているので、対応できずタイミングチェックを
行なえないという事態が生じる。
【０１４４】そこで、本実施例では、前述したディレイ
値設定部２４の機能を用いることにより、以下のように
して、図９に示すような回路についてもタイミングチェ
ック部２３によるチェックを実行することができる。つ
まり、パストレース部２２による配線パスのトレース中
に現れたピン（例えば図９中のピンＡ）に対して、ディ
レイ値設定部２４により所定ディレイ値を設定し、ディ
レイ計算部２１によるディレイ計算時にその所定ディレ
イ値を自動的にパスディレイ値に加算させるのである。
【０１４５】図９に示す回路について具体的に説明する
と、クロックサイクルｎτで動作しＦＦ−Ｂへのデータ
転送にｎτを要するＦＦ−Ｃと、ＦＦ−Ｂとについての
タイミングチェックを行なう場合には、ＦＦ−ＣからＦ
Ｆ−Ａ，ＦＦ−Ｂ間の点Ｘまでの配線パス上に存在する
任意のピンＡに対し、所定ディレイ値−（ｎ−１）・τ
を設定し、このディレイ値−（ｎ−１）・τをＦＦ−Ｃ
からＦＦ−Ｂへのパストレース時にディレイ値として加
算することにより、タイミングチェック部２３におい
て、上記（１），（２）式による１τのクロックサイク
ルでのタイミングチェックを行なうことが可能になる。
【０１４６】このように、ディレイ値設定部２４の機能
を用いることで、異なる周期（非同期）のクロック信号
で動作する配線パスについて同時にクロックタイミング
チェックを行なうことができ、タイミングチェックを効
率化することもできる。 （ｂ６）設計過程においては、ＦＦやＲＡＭに対してク
ロック信号を供給するクロック系が未設計であっても、
データ系だけを設計した状態でＦＦ間のタイミングチェ
ックを大雑把に行なうことが要望される場合がある。こ
のような場合、前述したようなクロック指定を行なうこ
とができない。
【０１４７】そこで、本実施例では、クロック系が未設
計である場合には、前述したサーチ部２６の機能を用
い、このサーチ部２６によりＬＳＩ内のＦＦおよびＲＡ
Ｍのクロック入力を全て見つけ出すとともに、クロック
のルートであることを識別できるフラグを、フラグ設定
部２４によりＦＦ，ＲＡＭの各ピンに付加しておく。こ
の後、パストレース部２２が、サーチされた全てのクロ
ック入力ピンから一つ一つ網羅的にパストレースを行な
い、各ＦＦ，ＲＡＭのデータピンまでのパスディレイ値
をディレイ計算部２１により求める。
【０１４８】このトレースに際して、フラグ設定部２４
により設定されたフラグがＯＮのピンに合流した場合に
は、そのピンがクロック制御ポイントでありタイミング
チェックの対象の一つであるので、タイミングチェック
部２３が起動される。ただし、前記（１），（２）式を
用いてタイミングチェック部２３がクロックタイミング
チェックを行なう場合、ここではクロック系が未設計で
あるので、前述した値のうちＴp1，Ｔp2，ＴclMAX ，Ｔ
c2MAX ，ＴclMIN ，Ｔc2MIN についてはゼロに設定し、
大雑把なタイミングチェックを行なっている。
【０１４９】このように、本実施例では、クロック系が
未設計であっても、サーチ部２６の機能等を用いて、ク
ロック系からのクロック信号を受けて動作する膨大な数
のＦＦやＲＡＭ間の全ての組合せの配線パスに対し、網
羅的に且つ自動的にクロックタイミングチェックを行な
うことができ、そのチェック結果をクロック系やデータ
系の設計に反映させることができる。
【０１５０】（ｂ７）本実施例では、前述した通り、ゲ
ートの全てのピンに対してカウンタ２７が設けられてお
り、ＬＳＩの入力ピン，ＦＦのクロックピン，ＲＡＭの
クロックピンからパストレースを行なう際には、トレー
スにより１回ピンを通過する度に、そのピンに設けられ
たカウンタ２７を１ずつカウントアップする。これによ
り、パストレース部２２により全てのトレースが終了し
た時点で、設計者は、各ピンにおけるカウンタ２７によ
る計数値を参照すれば、信号の通過する割合が最も高い
ピンを知ることができる。つまり、設計者は、ディレイ
改善等に大きな影響を及ぼすピンを判別することがで
き、その判別結果を配置や配線の改善についての優先順
位決定の目安とすることができる。
【０１５１】このとき、カウンタ２７によるカウント結
果に基づく各ピンにおける信号の通過頻度の大小に関す
る情報を、表示制御部１２により、表示部１１上で、リ
スト表示したり実装画面での高輝度表示を行なったりす
ることによって、設計者は、その情報を容易に参照・把
握することができる。 （ｂ８）また、本実施例では、範囲設定部２８およびデ
ィレイ値設定部２５の機能を用いることで、パスの切断
およびディレイ値の初期化や加算の指定を行なってい
る。なお、ディレイ値設定部２５によるディレイ値の加
算処理については、異なるクロックサイクルのクロック
系のタイミングチェックを行なう場合（図９にて前述）
でも説明している。
【０１５２】つまり、入力部１３からの指示に応じて範
囲設定部２８により設定された実行範囲内のみで、パス
トレース部２２による配線パスのトレース処理およびデ
ィレイ計算部２１によるディレイ計算処理を行なうとと
もに、表示制御部１２により、範囲設定部２８にて設定
された実行範囲についての処理結果のみが表示部１１に
表示される。
【０１５３】このように処理の実行範囲を設定してパス
の切断を行なうことにより、ループ箇所についての処理
や表示を中止したり、論理的には信号は伝播されないが
パスディレイ計算上信号が伝播してしまう回路等のため
にパスディレイ計算を指定のピンで中止したりすること
ができる。また、トレース開始ピンを指定してフォワー
ドトレースを行なったような場合、規模の大きな回路で
あれば、トレース到達ピンは極めて多くなり、全てのパ
スについて表示を行なうと非常に見づらくなるだけでな
く、各パスのトレース処理やディレイ計算に膨大な時間
を要してしまうが、範囲設定部２８により実行範囲を設
定することで、必要な部分についてのみ表示部１１に表
示するとともに、トレース処理およびディレイ計算を行
なうことができ、処理時間を短縮できる。
【０１５４】さらに、極めて長いパスでディレイ計算に
時間を要するような場合、範囲設定部２８によりそのパ
スの途中のピンから処理を行なうように指定するととも
にディレイ値設定部２５によりその途中のピンに適当な
初期値をディレイ値として与えることで、その前段まで
のディレイ値を無いようにして、ピン後段のパスについ
てのみディレイ計算を短時間で行ない、その結果を表示
部１１に表示することができる。
【０１５５】このように、設計者が必要とする範囲につ
いてのみトレース処理およびディレイ計算処理の実行お
よび表示を行なうことで、必要とする部分のデータのみ
が迅速に得られ、回路設計を効率化できるほか、ディレ
イ値を任意のピンで初期化することで、パス計算（ディ
レイ計算）のコントロールを実現できる。 （ｂ９）パストレース部２２によるトレース手法として
は、フォワードトレース，バックワードトレース，２点
間トレースの３つが挙げられるが、本実施例では、トレ
ース制御部２９の機能を用いることにより、パストレー
ス部２２に対して入力部１３から指定されたトレースピ
ンの種類に応じて、上記３つのトレース手法の自動切換
が行なわれる。
【０１５６】つまり、トレース開始ピン（ソースピン）
のみを指定した場合にはそのトレース開始ピンからのフ
ォワードトレースがパストレース部２２により実行さ
れ、トレース到達ピン（ターゲットピン）のみを指定し
た場合にはそのトレース到達ピンからのバックワードト
レースがパストレース部２２により実行され、トレース
開始ピンおよびトレース到達ピンの２点を指定した場合
にはこれらの２点間のトレースがパストレース部２２に
より実行されることになる。
【０１５７】この時、バックワードトレースについては
パストレースと同時にディレイ計算を行なうことができ
ない。従って、ターゲットピンからソースピンへのバッ
クワードトレースを終了した後、再度、パストレース部
２２により、各ソースピンからターゲットピンへのフォ
ワードトレース（バックトレース）を行ないながら、デ
ィレイ計算部２１によるディレイ計算を行なっている。
全てのパスについて上述のような処理を行なっている
と、バックワードトレースによってサーチされたソース
ピンが多くなるほど、膨大な時間を要することになる。
【０１５８】そこで、本実施例では、モード設定部３０
の機能により、バックワードトレースについてはディレ
イ計算を行なうか否かのモードを予め設定することで、
設計者が要望する場合のみディレイ計算を実行させるよ
うにしている。このモード切換部３０による切換は、パ
ストレースに際してディレイ値を付加するか否かを切り
換えることにより実行できる。
【０１５９】従って、バックワードトレースに時間をか
けたくない場合には、モード設定部３０により、ディレ
イ値を付加せず、ディレイ計算を行なわないように設定
する一方、時間がかかってもディレイ計算を行ないたい
場合には、モード設定部３０により、ディレイ値を付加
する。なお、バックワードトレースによってサーチされ
るソースピンが多い場合には、ディレイ計算を行なわず
トレース処理のみを行ない、前述した範囲設定部２８に
より、表示部１１上で所望のパスのみを選択してディレ
イ計算を行なった方が、より早く所望のディレイ値を得
ることができる。
【０１６０】（ｂ１０）表示部１１上にパスを表示する
場合、設計者が、どのパスを選択すべきかを判断しやす
くするために、パストレース部２２によるトレース処理
結果およびディレイ計算部２１によるディレイ計算結果
を、例えば図１０に示すようなリストとして、表示制御
部１２により表示部１１上でウインドウ表示させる。
【０１６１】なお、図１０に示すリストにおいて、“N
o. ”の項目にはパストレースの結果得られたターゲッ
トピンのピン番号が、“UpDelay ”の項目には立ち上が
り信号（アップエッジ）についてのパスディレイ値が、
“DnDelay ”の項目には立ち下がり信号（ダウンエッ
ジ）についてのパスディレイ値が、“Pin Name”の項目
にはターゲットピンのピン名が記入されている。
【０１６２】このように、ピン番号，ディレイ値，ピン
名をリスト表示することで、ディレイ値の大きなパスが
分かりやすくなる。そして、設計者は、そのリスト表示
を参照し、リスト表示上で入力部１３から任意のターゲ
ットピンを選択することにより、そのターゲットピンに
ついての配線パスが、別ウインドウとして表示部１１に
表示させることができる。
【０１６３】なお、本実施例では、図１０に示すような
リストの表示状態を、ターゲットピンのピン名もしくは
各トレース到達ピンのディレイ値に応じてソートするソ
ート機能が表示制御部１２に付与されており、このソー
ト機能を用いることで、例えば図１１〜図１３に示すよ
うにソートした状態のリストを表示部１１に表示させる
ことができる。このようなソートを行なうことで、設計
者は、表示部１１上の表示からターゲットピンのピン名
やディレイ値の大小をより明確に且つ容易に把握するこ
とができる。
【０１６４】ただし、ディレイ値については、線長モー
ド，到達エッジモードによってソート順が変化する。例
えば、線長モード最大かつ到達エッジアップでソートを
行なった場合、ディレイ値は、アップ側ディレイ値の大
きい順にソートされる。つまり、常にワースト順でディ
レイ値はソートされることになる。具体的に、図１１に
示すリストは、図１０に示したリストについてピン名を
英数順でソートしたもの（線長モード最大，到達エッジ
アップ）であり、図１２に示すリストは、図１０に示し
たリストについてディレイ値を線長モード最大かつ到達
エッジアップでソートしたものであり、図１３に示すリ
ストは、図１０に示したリストについてディレイ値を線
長モード最大かつ到達エッジダウンでソートしたもので
ある。
【０１６５】また、本実施例では、上述のようなリスト
表示機能に、さらにピン名検索機能およびファイル出力
機能が付加されている。ピン名検索機能では、通常、パ
ストレースにより得られるターゲットピンの数は極めて
多いので、表示を見やすくするために、例えば図１４に
示すように、リストを階層的に表示する。つまり、図１
４に示す表示状態では、例えば図９〜図１３に示したリ
ストについての上位階層の情報が表示されている。
【０１６６】図１４に示すリストにおいて、“No. ”の
項目にはターゲットピンのピン番号の範囲が、“UpDela
y ”の項目にはアップ側ディレイ値の最大値と最小値と
が、“DnDelay ”の項目にはダウン側ディレイ値の最大
値と最小値が、“Pin Name”の項目には最初の一つのタ
ーゲットピンのピン名が記入されている。このように表
示されたリストから、例えばターゲットピンのピン番号
の上位階層情報である“１〜２０”を入力部１３から選
択すると、ピン番号１〜２０について、図９〜図１３に
て前述したようなリストが下位階層情報として表示部１
１に表示される。また、図１４に示すリスト表示状態
で、例えばピン名として“ADD BUF<8>.CK ”を入力部１
３から指定した場合、表示部１１には、ピン名“ADDBUF
<8>.CK ”の下位階層情報を含む２０個のピンについて
のリストが表示されることになる。
【０１６７】上述のように、ソート表示や階層表示（目
次表示）を行なうことにより、膨大な数のターゲットピ
ンについての情報が表示部１１上でコンパクトかつ明確
に表示されるので、設計者は、トレース結果やディレイ
計算結果を表示部１１上の表示から容易に把握して回路
設計に際しての各種判断を直ちに行なえるようになる。
【０１６８】一方、ファイル出力機能は、前述した外部
ファイル書込部１８を利用したもので、図９〜図１３に
示す形式で表示部１１に表示される全てのターゲットピ
ンについての情報（ピン番号，ピン名，ディレイ計算結
果等）を、外部ファイル１８Ａに出力し書き込むもので
ある。ファイル出力する際のリストのソートモードは、
その時、表示部１１で表示されているリストのソートモ
ードと同じである。即ち、リストが、表示部１１上でピ
ン名でソートされている場合には、外部ファイル１８Ａ
に書き込まれるリストもピン名でソートされている。
【０１６９】このように、外部ファイル書込部１８によ
りターゲットピンのリストを外部ファイル１８Ａに書き
込むことで、そのリストを外部ファイル１８Ａに保存し
たり退避させたりすることができる。 （ｂ１１）設計者が、上述のようなリスト表示を参照
し、リスト表示上で入力部１３から任意のターゲットピ
ンを選択すると、そのターゲットピンについての配線パ
スの到達経路表示が、表示部１１の別ウインドウで行な
われる。
【０１７０】本実施例では、到達経路表示は、選択され
たターゲットピンについてのトレース結果の模式的な到
達経路図（図１５下段参照）と、その配線パスのゲー
ト，ネットそれぞれにおけるディレイ値に関するグラフ
（図１５上段参照）とにより行なわれる。ここで、図１
５の上段に示すグラフでは、トレース結果とともにディ
レイ計算部２１により得られたディレイ計算結果が、図
１５の下段に示す到達経路図の各位置（ゲート，ネッ
ト）でのディレイ値を示す棒グラフと、各位置での累積
ディレイ値を示す折れ線グラフとにより表示されてい
る。
【０１７１】例えば、折れ線グラフは、ターゲットピン
でのディレイ値が１８００ｐｓであれば、ソースピンか
らターゲットピンに到達するまでの間にパス上でどのよ
うにディレイ値が増加していくかを示しており、棒グラ
フは、パス上の各位置での部分的なディレイ値が総ディ
レイ値（図１５では１８００ｐｓ）の何％を占めている
かを示している。
【０１７２】なお、図１５の下段に示す到達経路図で
は、ブロックがゲートを示し、各ブロック間を接続する
線分がネット（ワイヤ，配線）を示しており、図中に記
入されている英数文字は、パスに接続されるピン名に関
する情報である。図１５に示すような到達経路表示を行
なうことにより、設計者は、配線パスの中で信号通過に
要する時間がかかる箇所を一目で判別でき、回路設計に
際しての各種判断、例えば配置や配線の改善箇所の決定
等を直ちに行なえる。
【０１７３】また、図１５に示すような到達経路表示
は、複数の配線パスについて同時に表示部１１上で行な
うことができ、この場合、設計者は、複数の配線パスの
ディレイ状況を表示部１１上で参照しながら比較するこ
とができる。さらに、表示部１１に表示された到達経路
表示（模式的な到達経路図およびグラフ）は、印字部１
９により所定用紙に印字出力したり、外部ファイル書込
部１８により外部ファイル１８Ａに出力して書き込むこ
ともできる。このように、所定用紙に印字することで、
設計者は印字結果を参照しながら配線パスのディレイ状
況を検討できるほか、到達経路表示を外部ファイル１８
Ａに書き込むことで、そのデータを外部ファイル１８Ａ
に保存／退避することができる。
【０１７４】なお、到達経路表示のファイル出力は、例
えば図１６に示すような形式で行なわれる。図１６に示
すデータは、図１５の下段に示す到達経路図に対応する
ものである。なお、図１６に示すデータには、“UpTsi
n”，“DnTsin”としてアップ側波形鈍りおよびダウン
側波形鈍りについてのデータも含まれている。そして、
図１５に示された到達経路図に対応する実回路図を、入
力部１３からの指示に応じて、例えば図１７に示すよう
に表示部１１に表示させることもできる。図１７に示す
例では、表示部１１における設計対象回路の配置マップ
上で、所望の到達経路に対応する実回路部分の全体が、
表示色の変更，高輝度表示等の手法（図１７中では、斜
線部でセルを、太線部でネットを示している）により強
調表示されている。このとき、本実施例では、ファンア
ウトを表示することが可能になり、ファンアウトを表示
することにより、その経路の及ぼす影響のある範囲が明
確化される。
【０１７５】さらに、図１７に示すような経路全体の実
回路図だけでなく、入力部１３から特定のネットやセル
を指定することにより、そのネットやセルのみを、例え
ば図１８に示すように表示部１１の配置マップ上で強調
表示することもできる〔図１８は１つのセル（斜線部）
のみを強調表示した例〕。これにより、図１５に示すよ
うな到達経路表示のディレイ値グラフと比較しながら、
ディレイ値の大きい箇所を、実回路図（配置マップ）上
で特定することができる。
【０１７６】またさらに、本実施例の装置には、ソース
ピンとターゲットピンとの間の全てのパスを表示する機
能もそなえられている。この表示機能は、例えばセル等
の部品を移動させた場合などに、その部品の移動処理が
どこまで影響を及ぼすのかを判断する際に利用されるも
のである。このとき、パス全体は、表示部１１上で明確
に把握できるように、例えば図１９に示すごとく、簡略
的な木構造形式で表示される。つまり、パストレース部
２２によりトレースされたソースピンからターゲットピ
ンまでの全ての配線パスが、各セルのピンについてのピ
ン名を付して木構造形式で表示部１１に表示される。
【０１７７】この木構造表示では、表示状態を見やすく
するため、ピン名のみを表示しているが、入力部１３か
ら任意のピンを選択すると、例えば図２０に示すよう
に、そのピンに関する詳細情報（例えばセル名，ライブ
ラリ名，ディレイ値，ネット名など）のほか、そのピン
の接続元ピンに関する詳細情報や、そのピンの接続先ピ
ンに関する詳細情報も同時に表示部１１にウインドウ表
示されるようになっている。
【０１７８】なお、図１９中、最上段の横一列に並ぶパ
ス（斜線部分）が到達経路で、この部分については表示
画面上で色分け，高輝度化等の処理が施されて表示され
ている。また、図１９中で、網掛け部分で示すピンＡを
入力部１３から選択すると、前述したように、例えば図
２０に示すような詳細情報が表示部１１にウインドウ表
示される。図２０中、上段に、選択されたピンＡの詳細
情報〔ピン名(Pin),セル名(Cell)，マクロ名(Macro),ネ
ット名(Net),ディレイ値（Delay:アップ側，ダウン側),
波形鈍り(Tsin:アップ側，ダウン側）〕が表示され、中
段に、ピンＡの接続元ピンＸに関する詳細情報が表示さ
れ、さらに、下段に、ピンＡの接続先ピンＸに関する詳
細情報が表示される。
【０１７９】これにより、設計者は、配線パスの全体を
把握しながら各ピンについての詳細情報を容易に得るこ
とができる。上述したような各種形式で、パストレース
部２２によるトレース結果やディレイ計算部２１による
計算結果を表示部１１に表示することにより、設計者
は、トレース結果やディレイ計算結果を容易に把握で
き、回路設計の簡易化・効率化に大きく寄与することに
なる。
【０１８０】（ｃ）本実施例の表示手法の説明 ところで、平面上に有限個の点群とそれらを結ぶ線分が
存在する場合、線分が各点間をどのように接続している
かを知りたい場合がある。このような図形をＣＡＤで表
示する時、各点のもつ座標値に比例した位置に各点を配
置しそれらの点間に線分を表示すると、点群の密度に局
所的に大きな差があるような場合、画面や印刷装置，印
刷媒体の大きさや解像度の制限から、図２１に示すよう
に、点群の全体を表示できる倍率で表示すると、細かい
部分（点番号３〜７）を認識しづらくなる。この細かい
部分を分かりやすく表示するべく、その細かい部分を図
２２に示すように拡大して表示すると、今度は、点群の
全体を一望することができなくなってしまう。
【０１８１】このような問題は、点群が会話型回路設計
装置の表示部１１上に表示される回路図（特徴点として
のピン，ビア等と線分としてのネットとからなる図）に
ついても同様に生じるものであり、本実施例では、この
ような問題を解決すべく、表示制御部１２により、セル
のピンやビア等の特徴点の座標が、座標軸（Ｘ，Ｙ）毎
に昇順または降順にソート（整列；ただし同一座標値は
同一順位となる）されその順位に比例した座標値に置換
された上で、その特徴点を表示部１１に表示される。例
えば図２１，図２２に示すような点群については、上述
した表示制御部１２の機能により、例えば図２３に示す
ような状態で表示されることになる。
【０１８２】回路設計過程（ピンやビアなどの特徴点間
の配線接続状況）を表示する際には、図２１〜図２３に
示すように線分は任意の方向に延びるものではなく、直
交する主配線方向および従配線方向に延びるものであ
り、その具体的な例を図２４，図２５に示す。図２４，
図２５において、○印はピン，ビア等の回路上の特徴点
を示し、これらの点を結ぶ線分が回路上のネット（配
線）を示している。
【０１８３】そして、図２４は、特徴点のもつ座標値に
比例した位置に各点を配置しそれらの点間に線分を表示
したものであり、これに対して、図２５は、図２４に示
した特徴点に対し、上述した表示制御部１２の順序置換
を適用し、座標変換を施した結果を示すものである。図
２４に示す状態では認識できなかった、点番号７〜９，
１５〜１９の位置関係が、座標変換によって、図２５に
示すように、点の局所密度が均一化され、部分的な拡大
表示を行なわなくても、全体の接続関係を一望できる図
形が表示される。
【０１８４】このように、図２３もしくは図２５に示す
ような座標変換後の図形を、図２１もしくは図２４に示
すような通常の座標によう表示とは別に表示部１１上で
表示することにより、設計者は、限られた表示領域の中
で、ネットの配線接続状況を一望することができ、表示
部１１上の表示から設計対象回路の配線接続状況を容易
に把握できるので、回路設計の簡易化・効率化に寄与す
ることになる。
【０１８５】上述のような順序置換による座標変換を行
なう際、特徴点(node)としては、ピンやビアのほか、図
２６（ａ）に示すような、各セルのピン間を接続するワ
イヤの両端点、および、そのワイヤ上の内分点（例えば
図２８に示すごとく４分の１内分点，中点，４分の３内
分点等）と、図２６（ｂ）に示すような、ピンを表示す
る矩形図形の４頂点とを取り出し、これらの特徴点につ
いても、順序置換による座標変換を施して表示してもよ
い。
【０１８６】特徴点として、ワイヤの両端点とピンを表
示する矩形図形の４頂点とを取り出し、上述の変換を行
なった例を図２７（ａ）〜（ｃ）に示す。図２７（ａ）
は変換前の表示状態を示し、図２７（ｂ）は、図２７
（ａ）に示す図形から取り出された特徴点(node)を示し
ている。そして、図２７（ｂ）に示すごとく取り出され
た特徴点に対して、上記変換を行なうことにより、図２
７（ａ）に示す図形は、図２７（ｃ）に示すように表示
されることになる。
【０１８７】また、特徴点として、ワイヤの両端点，１
／４内分点，中点，３／４内分点と、ピンを表示する矩
形図形の４頂点とを取り出し、上述の変換を行なった例
を図２８（ａ），（ｂ）に示す。図２８（ａ）は、図２
７（ａ）と同様の図形から取り出した特徴点を示してい
る。そして、図２８（ａ）に示すごとく取り出された特
徴点に対して、上記変換を行なうことにより、図２８
（ａ）に示す図形は、図２８（ｂ）に示すように表示さ
れることになる。
【０１８８】このようにワイヤ上の内分点やピンの４頂
点などを特徴点として取り出して変換表示することによ
り、図２８（ｂ）に示すように、ワイヤの最低長がピン
矩形よりも大きくなり、より認識しやすい図形表示状態
を形成することができ、配線接続状況の把握に役立つ。
また、表示部１１に表示される配線接続状況が多層にわ
たる場合には、表示制御部１２により、前記順序置換後
の座標値に層順に比例するオフセットを加算した上で、
特徴点を表示部１１に表示することで、設計者は、層を
介して重なった配線線分を表示部１１上で容易に把握す
ることができる。図２５に示す図形に、上述のようなオ
フセットを加算して表示した例を図２９に示す。図２９
には、２層にわたる表示が行なわれている場合に、２つ
の配線層のうちの一方に、Ｘ，Ｙ軸に対して４５°の角
度を成してオフセットｚを加算した例が示されている。
【０１８９】なお、図２１〜図２５，図２９において、
各特徴点には、その座標の置換前と置換後とで共通の識
別子としての点番号が予め設定されており、通常、その
識別子を各特徴点に付した状態で、表示部１１上での配
線接続状況等の表示が行なわれる。これにより、設計者
は、置換前と置換後とで特徴点間の対応を容易に認識で
きるようになっている。共通の識別子としては、番号で
なくてもよく、同一の記号が付与表示されていればよ
い。
【０１９０】また、上述のような座標置換による表示手
法は、図形表示用ディスプレイ（表示部１１）での表示
にも、紙面等への印刷（印字部１９による印字）にも適
用され、いずれの場合にも上述と同様の作用効果を得る
ことができる。 （ｄ）本実施例の配線処理の説明 さて、本実施例では、レイアウト設計部１５において、
配置部３１によりセルの実装的な配置を終了した状態か
ら、配線部３２による配線処理に移行する際には、ま
ず、具体的配線を行なうことなく、配線経路予測部３３
により、セル間に仮想的な配線を行なって配線経路を予
測する。この配線経路予測部３３による予測手法として
は、メッシュ上で配線を決定する概略配線を行なった
り、セル間にスタイナー木を作成したりするなど、いく
つかの既存技術を使用することができる。
【０１９１】そして、配線経路予測部３３の予測結果に
基づいて、混雑度計算部３４により設計対象回路上の局
所的混雑度を算出し特定する。混雑度計算部３４におい
ては、設計対象回路を格子状（メッシュ状）の多数の領
域（例えば図３０参照；この図３０では５×６＝３０の
領域に分割）に分割し、その設計対象回路上での配線の
混雑度が、各格子内での使用可能チャネル数Ａｉに対す
る、配線経路予測部３３による予測結果に基づく予想使
用チャネル数Ｐｉの割合Ｐｉ／Ａｉとして各領域毎に算
出される。なお、配線層が複数存在する場合には、各配
線層の割合Ｐｉ／Ａｉうち最大値をその領域の混雑度と
して決定する。
【０１９２】そして、混雑度計算部３４は、上述のよう
に算出された混雑度の大小に基づいて各格子（メッシ
ュ）領域にランク付けを行ない、例えば図３０に示すよ
うに、各領域に混雑度の大きい順に番号１〜３０を付与
した混雑度マップを作成し、配線部３２は、この混雑度
マップの番号に基づいて、次のように配線順序（優先順
位）を自動的に決定してゆく。即ち、付与された番号が
小さい領域（つまりは混雑度の高い領域）にピンが存在
するネットに対して、高い配線優先順位を与える。な
お、同一領域に複数のピンが存在する場合には、多くの
ピン数をもつネットを優先する。
【０１９３】また、迂回率については、例えば図３１
（ａ）に示すように、配線領域が混雑度の高いメッシュ
領域によりブロックされている場合、そのメッシュ領域
を迂回できるだけの迂回率を、配線部３２にて自動的に
決定する。なお、図３１（ａ），（ｂ）中、混雑度の順
位２，３，４，５を付された領域が、前述した混雑度の
高いメッシュ領域（混雑度Ｐｉ／Ａｉが例えば８０％を
超える領域）である。
【０１９４】迂回率としては、通常、予め５％程度の値
が設定されているが、本実施例では、配線可能性判定部
３５により、配線経路予測部３３による予測結果から得
られた図３０に示す混雑度マップに基づいて、予め設定
された迂回率での配線可能性が判定される。この配線可
能性判定部３３により、現状の迂回率では混雑度の高い
メッシュ領域を迂回できず配線不可能であると判定され
た場合には、混雑度マップ等の情報に基づいて、混雑度
の高いメッシュ領域を迂回して配線できる迂回率が配線
部３２により自動的に決定される。
【０１９５】このようにして迂回率を決定することによ
り、例えば図３１（ａ）に示すように、混雑度の高いメ
ッシュ領域を迂回できなかった配線領域が、図３１
（ｂ）に点線で示すように拡大され、混雑度の高いメッ
シュ領域を迂回して配線を行なうことができるようにな
る。なお、図３１（ａ），（ｂ）中、「○」は配線を行
なうべきピン，ビア等の位置を示している。
【０１９６】一方、配線部３２による配線が多層にわた
る場合には、配線経路予測部３３により各配線層毎に配
線経路の予測を行ない、混雑度計算部３４にて、配線経
路予測部３３による各配線層毎の予測結果に基づいて前
述と同様の混雑度マップを作成する。そして、配線部３
２により、混雑度計算部３４からの配線層毎の混雑度マ
ップに基づいて、混雑度が高いと予想されるチャネルを
使用する必要度の高いネットの配線順序の優先度を高く
設定し、その優先度に従って実配線が行なわれる。
【０１９７】例えば、配線層として、図３２（ａ）に示
すように縦方向を主配線方向とする配線層（縦主線配線
層）と、図３２（ｂ）に示すように横方向を主配線方向
とする配線層（横主線配線層）との２層が存在する場合
に、図３２（ａ），（ｂ）に示すように、縦主線配線層
の方が横主線配線層よりも混雑度が厳しい場合、本実施
例の配線部３２の機能によれば、縦方向に長いネット
〔図３２（ａ），（ｂ）の矢印参照〕の配線順序が高く
設定される。つまり、混雑している箇所をどうしても通
過する必要のあるネットの配線優先順位が高くなり、配
線部３２により早めに実配線が行なわれる。なお、図３
２（ａ）中、「●」は、混雑度の高いメッシュ領域を示
している。上述のようにして、本実施例では、実配線を
行なう前に配線の状態を予測しながら効率のよい実配線
を行なえるほか、配線可能な迂回率を自動的に決定して
配線不能となる部分をできる限り少なくできるので、配
線効率を大幅に向上することができる。
【０１９８】ところで、配線部３２による配線が多層に
わたり且つ主配線方向の同じ配線層が複数存在する場
合、本実施例では、主配線方向の同じ各配線層毎に異な
る配線長さを予め指定しておき、配線部３２が、配線方
向および配線長さに応じて配線層の中から選択した配線
層に対して実配線を行なう。例えば、主配線方向の同じ
２つの配線層がある場合、１つの配線層には短いネット
を優先的に配線する一方で、もう１つの配線層には長い
ネットを優先的に配線するというように、配線部３２に
より層割付を行なう。
【０１９９】より具体的な例を図３３に示す。この図３
３に示すように、配線層が合計４層ある時、それぞれを
Ａ層，Ｂ層，Ｃ層，Ｄ層として、Ａ層およびＣ層を横主
線配線層、Ｂ層およびＤ層を縦主線配線層とする。そし
て、例えば、Ａ層，Ｂ層を短区間ネットの配線を優先す
る層、Ｃ層，Ｄ層を長区間ネットの配線を優先する層と
いうルールを予め決めておく。
【０２００】一つの配線層内に細切れの配線が多数散ら
ばっていると、長い配線は、長い１本で配線することが
できず、結局細切れにならざるを得ない。そこで、本実
施例では、配線部３２が上記ルールに従って実配線を行
なうことで、図３３に示すように、細切れの配線はＡ層
およびＢ層で優先的に行なわれ、長い配線はＣ層および
Ｄ層で優先的に行なわれるようになる。従って、各配線
層を有効に利用でき、配線効率が大幅に向上にする。
【０２０１】図３３に示すような配線は、配線コストを
制御することにより、具体的に実現することができる。
各配線層で配線を行なう時の配線コストを“COST（配線
層）”としたとき、もしネットの広がりの小さいものを
配線する場合には、各配線層の配線コストを、COST
（Ａ）＜COST（Ｃ），COST（Ｂ）＜COST（Ｄ）となるよ
うに設定すればよい。例えば、COST（Ａ）＝COST（Ｂ）
＝１０／グリッド，COST（Ｃ）＝COST（Ｄ）＝１００／
グリッド。
【０２０２】また、ネットの広がりの大きいものを配線
する場合には、逆に、各配線層の配線コストを、COST
（Ａ）＞COST（Ｃ），COST（Ｂ）＞COST（Ｄ）となるよ
うに設定すればよい。例えば、COST（Ａ）＝COST（Ｂ）
＝１００／グリッド，COST（Ｃ）＝COST（Ｄ）＝１０／
グリッド。なお、図３０〜図３２により前述した例で
は、配線順序および迂回率を、混雑度マップに基づいて
自動的に決定する例について説明したが、これらの配線
順序および迂回率を、配線部３２により、配線対象ネッ
トのディレイに対するクリティカル度に応じて設定する
こともできる。
【０２０３】ここで、クリティカル度とは、予め設定さ
れたディレイ値に対する配線余裕の程度のことである。
具体的には、あるピンからピンまでの配線設計条件とし
てディレイの制限値１０ｎｓが設定されている場合に、
その条件を満たす配線を行なうことはできたが、ピン間
を最短距離で配線しなければならず、少しでも配線がず
れると、ディレイの制限値である１０ｎｓを超えてしま
うような状態が、高クリティカル度の状態である。逆
に、例えばディレイ値５ｎｓ程度で余裕をもってピン間
を配線でき、制限値１０ｎｓに対して余裕のある状態
が、低クリティカル度の状態である。
【０２０４】そして、配線部３２により、配線対象ネッ
トをディレイに対するクリティカル度によって分類し、
分類した各配線対象ネットに対して配線順序および迂回
率を設定する。配線対象ネットのクリティカル度の分類
は、例えば次のような手法，で行なわれる。 論理情報に基づいて、ネットの信号によって分類す
る。ネットの信号としては、例えばクロック信号，一般
信号（データ系信号），テスト系信号などがあるが、こ
れらの信号のうちでは、クロック信号のクリティカル度
が最も高く、次に一般信号、最後にテスト系信号という
ように分類することができる。
【０２０５】ネット中のクリティカルパスのクリティ
カル度により分類する。上述のような分類を行ない、配
線部３２は、クリティカル度の高いパスを優先的に配線
する。また、配線部３２は、クリティカル度の高いネッ
トに小さな迂回率を設定し、クリティカル度の低いネッ
トに許容度最大の迂回率を与える。これにより、クリテ
ィカル度の高いネットは、できるだけ配線ディレイが小
さくなるように、実配線の優先順位が高められ、しかも
迂回率を小さく抑えながら配線されることになる。
【０２０６】上述のごとく、配線対象ネットをクリティ
カル度の大小に分類した場合、クリティカル度の高いネ
ットはなるべく配線ディレイを小さくしなければならな
い。配線ディレイを小さく抑えるためには、配線長を短
くするだけでなく、そのネットに隣接して配線されるネ
ットをできるだけ少なくして配線寄生容量を小さくする
必要がある。例えば、図３４に示すように、着目ネット
に対して他のネットが隣接して配線されている部分が存
在すると、その部分に配線寄生容量が発生し、その容量
のために配線ディレイが増大してしまう。
【０２０７】そこで、本実施例の配線部３２の機能によ
れば、クリティカル度に応じて、配線対象ネット（着目
ネット）に隣接して後で配線される他ネットの配線許容
度が設定され、着目ネットを実配線した後に、その配線
許容度に従って他ネットの実配線が行なわれ、着目ネッ
トに対する他ネットの隣接度合いを制御することができ
る。
【０２０８】具体的には、クリティカル度の高い着目ネ
ットを配線した後に、隣接許容度に応じて、レシーバ側
から着目ネットの配線の両側の適当な区間に配線禁止デ
ータ（例えば図３４に示すごとくグリッド毎に設定され
るデータ“Ｘ”）を設定し、その後に配線されるネット
が、配線禁止データの設定箇所を通過しないように配線
制御するのである。このようにして、クリティカル度の
高いネットに対して配線寄生容量が発生し、配線ディレ
イが増大するのを確実に防止できる。
【０２０９】（ｅ）本実施例の配置エラー発生時の対処
手法の説明 ところで、前述した通り、従来、セルは全て同じ形状で
同じ大きさであったため、そのセルの配置位置を一旦決
めると、オーバラップ等の配置エラーが生じることはな
かったが、近年、ＬＳＩテクノロジの変化から大きさの
異なるセルが同一回路上に配置され、オーバラップ等の
配置エラーが生じることがある。
【０２１０】そこで、本実施例では、配置部３１による
各セルの配置後に、配置チェック部３６により、配置エ
ラーを起こしたセルが存在するか否かをチェックする。
配置チェック部３６によるチェック項目としては、セル
どうしのオーバラップや、リザーブ領域等の禁止領域へ
のセル配置など様々なものがある。そして、配置チェッ
ク部３６により配置エラーを起こしたセルが存在するも
のと判断された場合には、配置エラーを起こしたセルの
一覧リストが、例えば図３５（ａ）に示すようなエラー
セル一覧リスト５１として、表示部１１に表示される。
【０２１１】また、入力部１３からの指示にてモードを
切り換えることにより、例えば図３５（ｂ）に示すよう
に、自動的に配置マップ５２上にエラーを起こしたセル
〔図３５（ｂ）の斜線部〕の強調表示が行なわれる。こ
の時、チェック項目（オーバラップ，禁止領域配置等）
に応じて、各エラーセルの色分けを行なって表示する。
【０２１２】さらに、エラーセル一覧リスト５１と配置
マップ５２とは、同一の表示部１１の異なるウインドウ
画面で同時に表示されており、エラーセル一覧リスト５
１上の検索したセル名をマウス（入力部５１）でヒット
することにより、特定のエラーセルのみを配置マップ５
２上で強調表示させることもできる。このように、エラ
ーセル一覧リスト５１や配置マップ５２の表示を行なう
ことにより、設計者は、直ちに配置エラーの発生を認識
でき、また、特定のエラーセルやそのエラー内容をも配
置マップ５２上で確認できるので、再配置等の処理によ
って配置エラーを容易かつ確実に回避できるようにな
る。
【０２１３】（ｆ）本実施例の再配線処理および再配置
処理の説明 次に、本実施例のレイアウト設計部１５（配置部３１お
よび配線部３２）による再配線処理および再配置処理に
ついて、図３６〜図３７を参照しながら説明する。本実
施例のレイアウト設計部１５（配線部３２）の機能によ
れば、既に配線されたネットについて指定された配線長
を加味して再配線を行なう手法は２種類あり、一方はネ
ット全体に指定配線長を加えて再配線を行なう広域的な
手法であり、もう一方はネット上で指示された領域に対
して指定配線長を加えて再配線を行なう局所的な手法で
ある。
【０２１４】まず、前者の広域的な手法を、図３６
（ａ），（ｂ）により説明する。図３６（ａ）に示すよ
うな既に配線済のネットＮ１（総配線長＝Ｌ）に対し
て、指定配線長ｒを加えた再配線を行なう旨の指示が入
力されると、実配線結果に基づいて混雑度計算部３４に
より図３０と同様の混雑度マップが作成され、その混雑
度マップを参照することによりネットＮ１の全配線領域
内から混雑度の低い領域〔例えば図３６（ａ）中の一点
鎖線で囲まれた矩形領域〕が選択される。
【０２１５】そして、配線部３２により、選択された領
域内における配線済のネットＮ１に対して指定配線長ｒ
を加えた指定長配線が行なわれる。このとき実行される
再配線プログラムは自動配線プログラムである。これに
より、図３６（ｂ）に二重線で示す部分が、指定配線長
ｒだけ加算されて再配線され、総配線長＝Ｌ＋ｒのネッ
トＮ１′を得ることができる。
【０２１６】また、後者の局所的な手法を図３７
（ａ），（ｂ）により説明する。局所的な手法による再
配線では、図３７（ａ）に示すように、既に配線済のネ
ットＮ２に対して指定配線長ｒを加えた再配線を行なう
際には、その再配線の指示とともに、ネットＮ２を含む
いずれの領域で再配線を行なうかについての情報が、入
力部１３から入力される。図３７（ａ）に示す例では、
例えば点線で囲まれた矩形領域が、再配線のための領域
として指示されたものとする。
【０２１７】そして、配線部３２により、指示された領
域内における配線済のネットＮ２に対して指定配線長ｒ
を加えた指定長配線が行なわれる。このとき実行される
再配線プログラムも自動配線プログラムである。これに
より、図３７（ｂ）に二重線で示す部分が、指定配線長
ｒだけ加算されて再配線され、総配線長＝Ｌ＋ｒのネッ
トＮ２′を得ることができる。
【０２１８】このようにして、いずれの再配線手法によ
っても、既に配線済のネットＮ１，Ｎ２に対して指定配
線長ｒを加えた再配線を、入力部１３からの指示に応じ
て自動的に行なえるので、再配線処理を簡易化でき、設
計者に対する負担を大幅に軽減することができる。一
方、本実施例のレイアウト設計部１５（配置部３１およ
び配線部３２）の機能によれば、既に配置済のセルの配
置位置を変更する再配置処理は、図３８に示すフローチ
ャート（ステップＳ１〜Ｓ８）に従って行なわれる。つ
まり、本実施例では、配置部３２によるセル配置変更後
に、配置変更されたセルに繋がるネットが既に配線され
ていた場合、そのネットと配置変更セルとの間の配線
が、再配線プログラムによって自動的に行なわれる。
【０２１９】その処理動作を図３８のフローチャートに
従って説明する。既に配置済のセルの配置位置が変更さ
れると、図３８に示す処理が開始され、まず、配置変更
後のセルの位置が以前と同じであるか否かが判定される
（ステップＳ１）。同じである場合（ＹＥＳ判定の場
合）には、特に再配線処理等を施す必要もないので、そ
の時点で処理を中断する（ステップＳ２）。
【０２２０】これに対し、ステップＳ１にて配置変更後
のセルの位置が以前と異なると判定された場合（ＮＯ判
定の場合）には、そのセルに繋がる全ネットをサーチし
（ステップＳ３）、各ネットにワイヤやビアが存在する
か否かを判定する（ステップＳ４）。ワイヤやビアが存
在する場合には、ネット情報をテーブルに収集する（ス
テップＳ５）。
【０２２１】そして、配線部３２により、ステップＳ５
により収集されたテーブルを参照して（ステップＳ
６）、以前の配線済の配線（既配線）を削除するととも
に（ステップＳ７）、配置変更後のセルとそのセルに繋
がる全ネットとの間の自動配線を実行する（ステップＳ
８）。なお、本実施例では、図３８により説明した処理
を恒常的に行なわないように指定するモードを設定する
ことが可能で、このモードを入力部１３からの指示で切
り換えることにより、本実施例による再配置処理に伴う
再配線処理を実行／非実行を設定することができる。
【０２２２】このように、再配置を行なったセルに繋が
る配線済ネットが存在する場合、再配置後のセルとその
配線済ネットとの間の再配線が自動的に行なわれるの
で、設計者が再配置後の再配線処理を行なう必要がなく
再配置処理を簡易化でき、設計者に対する負担を大幅に
軽減できる。 （ｇ）本実施例のマルチウインドウ表示の説明 次に、本実施例のマルチウインドウ表示機能を、図３
９，図４０を参照しながら説明する。
【０２２３】一般に、セルの配置や配線等の操作を行な
う会話型のシステムでは、専用の配置マップを表示部に
表示して使用するが、その配置マップは同時に複数表示
させることができる（いわゆるマルチウインドウ表示機
能）。本実施例の表示制御部１２も、このようなマルチ
ウインドウ表示機能を有している。セルの配置情報や配
線情報はシステム内に１つの空間として存在するが、こ
れと同時に、配置情報や配線情報に基づく図形情報を１
つの空間（図形情報空間）として存在させ、複数の配置
マップを図形情報空間にリンクさせることにより、配置
マップのマルチウインドウ表示機能を実現することがで
きる。
【０２２４】本実施例の表示制御部１２の機能によれ
ば、上述のようにして複数の配置マップを表示部１１に
表示させた状態で、レイアウト設計部１５（配置部３１
もしくは配線部３２）が入力部１３からの指示により複
数の配置マップのうちの少なくとも１つの配置マップ上
で配置処理もしくは配線処理を行なうと、表示制御部１
２により、その処理対象の部分を表示する他の配置マッ
プ上でも当該処理による結果が連携して表示される。
【０２２５】より具体的に図３９，図４０を参照して説
明する。例えば図３９に示すように、２つの配置マップ
map1,map2 が重複する部分を有している場合に、配置マ
ップmap1内でセルを移動させると、同時に、移動対象セ
ルが表示されている他の配置マップmap2においても、そ
の移動対象セルが対応する位置に追随して移動されて表
示される。
【０２２６】また、セルをＬＳＩの端から端まで移動さ
せるような場合には、図４０に示すように、セルの移動
元領域とセルの移動先領域とをそれぞれ２つの配置マッ
プmap1,map2 で表示させた状態で、これら２つの配置マ
ップmap1,map2 を連携させ、例えば配置マップmap1内の
セルを配置マップmap2の所定位置まで移動させることが
できる。
【０２２７】このように、本実施例によれば、配置マッ
プのマルチウインドウ表示を行なった状態で、１つの配
置マップ上で配置処理や配線処理を行なった場合でもそ
の処理を他の配置マップに連携させて表示することがで
きるほか、複数の配置マップを同時に使用して配置処理
や配線処理を行なえるので、設計者の混乱を招くことの
ないマルチウインドウ表示を実現できるとともに、マル
チウインドウ表示を利用して効率よい回路設計を行なう
ことができる。
【０２２８】（ｈ）本実施例の階層レイアウト設計時に
おける仮端子位置決定手法の説明 次に、本実施例の階層レイアウト設計時における仮端子
位置決定手法（ｈ１）〜（ｈ５）について、図４１〜図
４６を参照しながら説明する。 （ｈ１）第１の仮端子位置決定手法では、前述した配置
領域設定部３７の機能が用いられる。つまり、階層レイ
アウト設計を行なう際に、配置領域設定部３７により設
定された配置領域内に仮端子を配置しながら配線部３２
による配線処理が実行され、設計者の意図を反映しなが
ら仮端子を自動的に配置することができる。
【０２２９】配置領域設定部３７による配置領域の設定
手順を、図４１に示すフローチャート（ステップＳ１１
〜Ｓ１７）に従って説明する。この図４１に示すフロー
チャートに従う設定処理は、個々の仮端子について配置
を希望する領域があれば、その仮端子毎に、設計者が入
力部１３を操作することによって行なわれる。まず、配
置領域設定処理を開始すると、設計者は、仮端子を選択
し（ステップＳ１１）、例えば図４２に示すように、選
択した仮端子を配置すべき領域（矩形）を表示部１１上
で指示する（ステップＳ１２）。なお、図４２におい
て、ＬＳＧ１，ＬＳＧ２はそれぞれ設計対象回路上で分
割されたレイアウト階層ブロックを示す。
【０２３０】この後、別な領域を追加するか否かを判断
し（ステップＳ１３）、追加する場合には、ステップＳ
１２に戻る一方、追加しない場合には、その仮端子を、
ステップＳ１２で指示した領域内でブロックＬＳＧ１の
境界線上に配置するか領域内のいずれの場所でも構わな
いかを選択する（ステップＳ１４）。そして、配線層が
複数存在する場合には、仮端子を配置すべき使用層を選
択する（ステップＳ１５）。ここでは、仮端子を、ステ
ップＳ１５により選択した特定の層に配置するようにし
ているが、自動的に選択した層に配置するようにしても
よい。
【０２３１】この後、別な層を追加するか否かを判断し
（ステップＳ１６）、追加する場合には、ステップＳ１
５に戻る一方、追加しない場合には、仮端子に、以上の
手順により設定された領域情報を付加して（ステップＳ
１７）、配置領域設定処理を終了する。以上のように、
設計者は、仮端子を選択する処理と、その仮端子を配置
したい領域を選択する処理と、その仮端子を配置したい
層を選択する処理とを行なう。仮端子は、そのブロック
ＬＳＧ１に含まれる仮端子の一群の中から選択される。
また、仮端子を配置したい領域は、一つ以上の矩形で囲
まれた範囲によって指示されるものであり（図４２参
照）、さらに、その中から、ブロックＬＳＧ１の境界線
上のみを用いるか、内部の領域を使用するかを選択する
ことができる。仮端子を配置したい層については、集積
回路を構成する層の中から選択するものであるが、一つ
以上の層を選択することができる。また、複数の層を選
択した時には、選択した順番に優先度が与えられるもの
とする。領域内に仮端子を配置する座標およびその時の
使用層の選択は、後処理で自動的に行なわれる。
【０２３２】（ｈ２）第２の仮端子位置決定手法では、
前述した配置領域設定部３７およびグルーピング部３８
の機能が用いられる。つまり、階層レイアウト設計を行
なう際に、グルーピング部３８によって登録された仮端
子の集合体（グループ）に対して、配置領域設定部３７
により設定された配置領域が設定され、その集合体に属
する仮端子をその配置領域に配置しながら配線部３２に
よる配線処理が実行される。従って、同一種別の信号に
ついての複数の仮端子を同一の配置領域に配置させる指
示を容易に行なうことができる。
【０２３３】配置領域設定部３７およびグルーピング部
３８による配置領域の設定手順を、図４３に示すフロー
チャート（ステップＳ２１〜Ｓ３１）に従って説明す
る。設計者は、ブロック（ＬＳＧ）間を接続するネット
（仮端子）を１つまたは複数のグループにまとめること
ができ、そのグループに対して配置を希望する領域を設
定できる。
【０２３４】まず、配置領域設定処理を開始すると、設
計者は、仮端子のグループ（集合体）を新規作成するか
否かを判断し（ステップＳ２１）、新規作成する場合に
は、新規グループを作成してから（ステップＳ２２）、
そのグループに、グルーピング部３８の機能により仮端
子を登録する（ステップＳ２３）。そして、そのグルー
プに仮端子を追加登録するか否かを判断し（ステップＳ
２４）、追加登録する場合にはステップＳ２３に戻る一
方、追加登録しない場合には、次のステップＳ２６へ移
行する。
【０２３５】また、ステップＳ２１において、グループ
の新規作成を行なわないと判断した場合には、既存グル
ープから所望のグループを選択し（ステップＳ２５）、
そのグループに仮端子を追加登録するか否かを判断し
（ステップＳ２４）、追加登録する場合にはステップＳ
２３へ移行し、追加登録しない場合には、次のステップ
Ｓ２６へ移行する。
【０２３６】ステップＳ２６〜ステップＳ３０の処理
は、配置領域設定部３７の機能によって行なわれるもの
で、図４１におけるステップＳ１２〜Ｓ１６の処理と全
く同じであるので、その説明は省略する。ステップＳ２
６〜Ｓ３０の処理により領域情報が設定されると、その
領域情報を領域設定対象のグループに付加して（ステッ
プＳ３１）、配置領域設定処理を終了する。
【０２３７】以上のように、設計者は、仮端子を選択・
登録してグループを形成する処理と、その仮端子配置を
行なうグループを選択する処理と、そのグループに含ま
れる仮端子を配置したい領域を選択する処理と、グルー
プに含まれる端子を配置する層を選択する処理とを行な
う。グループを形成する時に選択・登録される仮端子
は、そのブロックに含まれる仮端子の一群の中から選択
される。一つの仮端子を複数のグループに同時に含むこ
とはできない。しかし、いずれのグループに含まれない
端子が存在しても構わない。仮端子のグループを配置し
たい領域は、一つ以上の矩形で囲まれた範囲により指示
されるものであり、さらに、その中から、ブロック境界
線上のみを用いるか、内部の領域を使用するかを選択す
ることができる。仮端子のグループを配置したい層につ
いては、集積回路を構成する層の中から選択するもので
あるが、一つ以上の層を選択することができる。また、
複数の層を選択した時には、選択した順番に優先度が与
えられるものとする。領域内に仮端子を配置する座標お
よびその時の使用層の選択は、後処理で自動的に行なわ
れる。
【０２３８】（ｈ３）第３の仮端子位置決定手法では、
前述した配置禁止領域設定部３９の機能が用いられる。
つまり、階層レイアウト設計を行なう際に、配置禁止領
域設定部３９により設定された禁止領域以外の領域に仮
端子を配置しながら配線部３２による配線処理が実行さ
れ、設計者の意図を反映しながら仮端子を自動的に配置
することができる。
【０２３９】配置禁止領域設定部３９による禁止領域の
設定手順を、図４４に示すフローチャート（ステップＳ
１１〜Ｓ１７）に従って説明する。設計者は、仮端子を
配置してはならない領域（層を含む）を指定することに
より、仮端子を配置してはならない場所を明確に設定で
きる。まず、禁止領域設定処理を開始すると、設計者
は、禁止領域（矩形）を表示部１１上で指示し（ステッ
プＳ４１）、別な禁止領域を追加するか否かを判断し
（ステップＳ４２）、追加する場合には、ステップＳ４
１に戻る一方、追加しない場合には、指示した禁止領域
内で仮端子の配置を禁止する層を選択する（ステップＳ
４３）。
【０２４０】この後、別な禁止層を追加するか否かを判
断し（ステップＳ４４）、追加する場合には、ステップ
Ｓ４３に戻る一方、追加しない場合には、以上の手順に
より設定された禁止領域および禁止層を保存して（ステ
ップＳ４５）、禁止領域設定処理を終了する。以上のよ
うに、設計者は、ブロック（ＬＳＧ）の仮端子を配置す
ることを禁止する領域を選択する処理と、その領域内で
仮端子の配置を禁止する層を選択する処理とを行なう。
禁止領域は、一つ以上の矩形で囲まれた範囲により指示
されるものであり、さらに、その中から、ブロック境界
線上のみを禁止するか、内部の領域を禁止するかを選択
することもできる（この選択処理は図４４には図示せ
ず）。禁止層については、集積回路を構成する層の中か
ら選択するものであるが、一つ以上の禁止層を選択する
ことができる。ここで指示された仮端子の配置禁止領域
の情報は、後処理で参照される。
【０２４１】（ｈ４）第４の仮端子位置決定手法では、
前述した配置位置決定部４０の機能が用いられる。そし
て、配線部３２は、配置位置決定部４０により決定され
た配置位置（ブロック境界上）に仮想ブロック端子を配
置しながら複数のレイアウト階層ブロック間の配線処理
を実行するようになっている。配置位置決定部４０によ
る第４の仮端子位置決定手法について、図４５を参照し
ながら説明する。
【０２４２】ここでは、ブロックＬＳＧ１内のセル配置
が完了している時（図４５中の斜線部が配置完了セルを
示す）に、セルの配置座標を考慮してレイアウト階層ブ
ロックＬＳＧ１の仮端子の配置位置を決定する。まず、
仮端子の配置位置を決定すべきブロックＬＳＧ１におい
て、その仮端子に接続されるネットに繋がるセルのピン
座標Ａ，Ｂ，Ｃの重心Ｇを求める。なお、図４５におい
てセルの接続関係が点線で示されている。また、図４５
中、ＤはＬＳＧ２内の接続先セルの位置を示している。
【０２４３】そして、重心Ｇの位置から仮端子に接続す
べき他のレイアウト階層ブロックＬＳＧ２の方向へ延ば
した直線が横切るブロックＬＳＧ１の辺Ｅを求め、その
辺Ｅ上に仮端子を割り付ける。この時、他ブロックＬＳ
Ｇ２の方向へ延ばす直線としては、他ブロックＬＳＧ２
において自ブロックＬＳＧ１の仮端子を接続すべき仮端
子Ｈ２が既に配置されている時には、その仮端子Ｈ２の
位置へ向かう直線Ｌ０を用いるが、他ブロックＬＳＧ２
において仮端子Ｈ２が配置されていない時には、他ブロ
ックＬＳＧ２の中心ＣＴの位置へ向かう直線Ｌ２を用い
る。
【０２４４】なお、当該ネットに３つ以上のブロックが
接続される場合には、他のブロックに対する直線をベク
トルとみなして合成し、その合成ベクトルが横切るブロ
ックＬＳＧ１の辺Ｅ上に仮端子を割り付ける。上述のよ
うにして仮端子を配置すべきブロック辺Ｅが決定した
ら、そのブロック辺Ｅに最も近いセル端子Ａを求め、そ
の端子Ａの座標から垂直方向または水平方向に延ばした
直線Ｌ１がブロック辺Ｅと交わる位置Ｈ１を、仮端子の
配置位置として決定する。
【０２４５】なお、配線における優先配線方向が定めら
れている時には、辺毎に仮端子を配置する配線層を選択
する。また、上述のごとく求められた仮端子の配置位置
Ｈ１が、既に他の端子配置に使用されている場合には、
設計者によって定められた最低端子間距離を保つように
して、同じ辺上の隣接する未使用領域を探して仮端子の
配置位置を決定する。
【０２４６】このようにして、設計者の意図を反映する
とともにレイアウト階層ブロックＬＳＧ１内のセルの配
置や配線を考慮しながら、仮端子を自動的に位置決めし
て配置することができる。 （ｈ５）第５の仮端子位置決定手法も、前述した配置位
置決定部４０の機能を用いている。配置位置決定部４０
による第５の仮端子位置決定手法について、図４６を参
照しながら説明する。ここでは、相互に接続されるブロ
ックＬＳＧ１〜ＬＳＧ３内のセル配置が完了している時
（図４６中の斜線部が配置完了セルを示す）に、これら
ＬＳＧ１〜ＬＳＧ３内のセルの配置座標を考慮してレイ
アウト階層ブロックＬＳＧ１〜ＬＳＧ３の仮端子の配置
位置を決定する。
【０２４７】まず、仮端子の配置位置を決定すべきブロ
ックＬＳＧ１〜ＬＳＧ３において、その仮端子に接続さ
れるネットに繋がるセルのピン座標の重心Ｇ，Ｇ１，Ｇ
２をそれぞれ求める。なお、図４６においてセルの接続
関係が点線で示されている。そして、各ブロックＬＳＧ
１〜ＬＳＧ３で求められた重心Ｇ，Ｇ１，Ｇ２間を、各
ブロックＬＳＧ１〜ＬＳＧ３の境界にかかわらずスタイ
ナー木ＳＴを作成して接続し、配線経路を予測する。
【０２４８】このスタイナー木ＳＴがブロック境界線を
横切る点Ｐ１〜Ｐ３を各ブロックＬＳＧ１〜ＬＳＧ３の
仮端子の配置位置として決定する。スタイナー木ＳＴの
作成時には、各ブロックＬＳＧ１〜ＬＳＧ３の仮端子数
に応じて各ブロックＬＳＧ１〜ＬＳＧ３内での分岐が可
能か否かの条件を加える。ブロック内での分岐が可能な
場合には、そのブロック内でスタイナー木を分岐させ
て、ブロック仮端子を複数の方向に配置することが可能
である。また、ブロックブロック内での分岐が可能でな
い場合には、図４６に示すように、ブロックＬＳＧ１〜
ＬＳＧ３の相互間の領域を用いて分岐するようにスタイ
ナー木ＳＴを作成する。
【０２４９】このようにして、第５の仮端子位置決定手
法によっても、設計者の意図を反映するとともにレイア
ウト階層ブロックＬＳＧ１内のセルの配置や配線を考慮
しながら、仮端子を自動的に位置決めして配置すること
ができる。 （ｉ）本実施例のバンプ付回路の設計時におけるバンプ
および入出力回路の位置決定手法の説明 次に、本実施例のバンプ付回路の設計時におけるバンプ
および入出力回路の位置決定手法（ｉ１），（ｉ２）に
ついて、図４７〜図４９を参照しながら説明する。
【０２５０】まず、図４７（ａ），（ｂ）により、バン
プ付回路の一例について説明する。図４７（ａ），
（ｂ）に示すように、近年、ＬＳＩ本体（チップ）６１
の表面に入出力端子としてのバンプ（球状端子）６２を
並べる方式を採用した、バンプ付ＬＳＩ６０が普及して
きている。以下には、このようなバンプ付ＬＳＩ６０の
回路設計を階層レイアウト設計により行なう際に、バン
プ６２の位置とそのバンプ６２に接続されるチップ６１
上の入出力回路の位置を決定するための手法について説
明する。
【０２５１】（ｉ１）第１の位置決定手法では、前述し
た配置可能位置決定部４１の機能が用いられる。この手
法は、チップ表面に信号端子の配置可能座標が予め定め
られている時に、信号をそれらの座標中から最適な場所
に割り付けるためのもので、個別に実装されたブロック
（ＬＳＧ）内部の入出力回路の座標と、そのブロックが
チップ内で占める座標とから、最も近い信号端子配置可
能座標を選択して入出力端子座標とするものである。
【０２５２】この第１の位置決定手法について、図４８
を参照しながら説明する。図４８において、「○」はチ
ップ入出力端子（バンプ）の位置を示し、一点鎖線で囲
まれた矩形の範囲はレイアウト階層ブロックを示してい
る。図４８に示すように、第１の位置決定手法では、ブ
ロックＬＳＧ１において、チップ入出力端子（バンプ）
に配線接続されるべき入力回路Ｉ１および出力回路Ｏ１
の設計対象回路上での配置位置が既に決定している場
合、この第１の位置決定手法では、配置可能位置決定部
４１により、入力回路Ｉ１および出力回路Ｏ１のピン位
置に最も近い入出力端子配置可能位置が求められる。
【０２５３】つまり、チップ内部領域に配置された入出
力回路Ｉ１，Ｏ１とチップ入出力端子との配線距離が短
くなるように、チップ入出力端子の配置座標が決定され
る。図４８に示す例では、入力回路Ｉ１については位置
Ｂ１が入出力端子配置可能位置として決定され、出力回
路Ｏ１については位置Ｂ２が入出力端子配置可能位置と
して決定されている。
【０２５４】具体的には、設計者により指定された領域
内にある入出力回路を検出し、その入出力回路内でチッ
プ入出力端子に接続される端子の座標を求める。そし
て、その端子座標から、最寄りで且つ未使用のチップ入
出力端子配置可能位置を求める。以上のようにして、配
置可能位置決定部４１によって、指示された領域内の全
ての入出力回路に対してチップ入出力端子の仮割付を終
了すると、入出力回路とチップ入出力端子との間の総配
線長が最短になるように割付を改善する。
【０２５５】このように、バンプ付ＬＳＩ等の回路を階
層レイアウト設計により設計する際に、入出力端子と入
出力回路とがそれぞれ異なるレイアウト階層ブロックに
属していても、入出力端子と入出力回路のピンとの間を
制限値以内の配線長で配線でき、確実に階層レイアウト
設計を行なうことができる。 （ｈ２）第２の位置決定手法では、前述した制限領域設
定部４２の機能が用いられる。この手法は、チップ表面
に信号端子の配置を行なった後で個々のブロック（ＬＳ
Ｇ）内部を実装する時に、入出力回路を端子から一定の
距離以内に配置するもので、信号端子配置座標をブロッ
ク内部の座標に変換して、その座標から求めた配置制限
範囲を入出力回路の配置制限データとするものである。
また、この配置制限データは、会話型配置の際には表示
部１１の画面上に表示され、マニュアル作業時の配置目
安にもなる。
【０２５６】この第２の位置決定手法について、図４９
を参照しながら説明する。図４９において、「○」はチ
ップ入出力端子（バンプ）の位置を示し、一点鎖線で囲
まれた矩形の範囲はレイアウト階層ブロックを示し、実
線で囲まれた矩形Ｆ１の範囲は、後述する制限領域を示
している。図４９に示すように、第２の位置決定手法で
は、チップ入出力端子（バンプ）の設計対象回路上での
配置位置Ｂ０が既に決定され、その端子に対して信号が
割り付けられている場合に、制限領域設定部４２の機能
により、入出力回路の配置を制限する。制限する領域
は、チップ入出力端子と入出力回路の端子（ピン）との
間の距離が、設計者により定められた（入力部１３から
入力された）所定値以下となるように決められる。
【０２５７】また、制限領域設定部４２により設定され
た制限領域は、素子の配置基準点を配置する領域を制限
するものとし、従って、素子配置基準点と端子との位置
関係により制限する領域は異なっている。制限領域は、
図４９に示すように、単純な矩形Ｆ１で表現されるが、
実際の配置制限領域は、その矩形Ｆ１内に作成可能な最
大の菱形Ｆ２になる。
【０２５８】このようにして、第２の位置決定手法によ
っても、入出力端子と入出力回路のピンとの間を制限値
以内の配線長で配線でき、確実に階層レイアウト設計を
行なうことができる。なお、本発明の会話型回路設計装
置は、ＬＳＩ等の集積回路のみならず、プリント基板等
の回路設計を行なう場合にも同様に適用され、上記実施
例と同様の作用効果を得ることができる。
【０２５９】
【発明の効果】以上詳述したように、本発明の会話型回
路設計装置によれば、以下のような効果ないし利点を得
ることができる。 （１）信号波形鈍りを考慮しながらディレイ計算処理や
パストレース処理を行なうことができるので、正確なデ
ィレイ計算を高速に行なえる（請求項１，５，６）。
【０２６０】（２）論理設計後で実装的な配置を行なう
前に設計対象回路の配線パスについてのディレイ値を予
測することで、論理設計の段階でディレイ計算結果が回
路設計に反映されるので、より微細化し集積度の高い回
路の設計を、極めて効率よく行なえる（請求項２）。 （３）実装的な配置を行なった後で配線を行なう前に
は、接続すべきピン間の最短経路に基づいてディレイ値
を見積もり（請求項３）、実配線後には実配線結果に基
づいてディレイ値を算出することで（請求項４）、レイ
アウト設計の各段階でディレイ計算結果を配置設計や配
線設計に反映されるので、ディレイ値を常に考慮しなが
ら回路設計を行なうことができる。
【０２６１】（４）クロック系からのクロック信号を受
けて動作する膨大な数の論理構成要素間の全ての組合せ
の配線パスに対し、網羅的に且つ自動的にクロックタイ
ミングチェックを行なうことができるので、全配線パス
に対するタイミングチェックを容易かつ確実に行なえる
（請求項７，９）。 （５）非同期のクロック信号で動作する配線パスについ
て同時にクロックタイミングチェックすることができる
ほか、ディレイ値を任意のピンで初期化でき、タイミン
グチェックの効率化やパス計算（ディレイ計算）のコン
トロール等を実現できる（請求項８）。
【０２６２】（６）ピン毎にそなえたカウンタによりト
レース回数を計数することで、設計者は、ディレイ改善
等に大きな影響を及ぼすピンを判別でき、その判別結果
を、配置や配線の改善についての優先順位決定の目安と
することができる（請求項１０，１１）。 （７）設計者が必要とする範囲についてのみトレース処
理およびディレイ計算処理の実行および表示を行なうこ
とで、必要とする部分のデータのみが迅速に得られ、回
路設計を効率化できる（請求項１２）。
【０２６３】（８）入力部からのトレース対象ピンの指
定の仕方に応じて３種類のトレース手法のうちの適当な
ものが自動的に選択され、パストレース部の動作が切換
制御される（請求項１３，１４）。 （９）トレース結果およびディレイ計算結果が、表示部
上で、ソートされたリストとして、あるいは階層的に、
あるいはグラフとして表示されるので、設計者は、その
トレース結果やディレイ計算結果を表示部上の表示から
容易に把握して回路設計に際しての各種判断（例えば配
置や配線の改善箇所の決定等）を直ちに行なうことがで
きるので、回路設計の簡易化・効率化に寄与できる（請
求項１５〜２３）。
【０２６４】（10）設計対象回路の詳細部分も全体像も
同時に把握可能な表示を表示部上で実現できるので、設
計者は、表示部上の表示から設計対象回路の配線接続状
況を容易に把握できるので、回路設計の簡易化・効率化
に寄与できる（請求項２４〜２７）。 （11）配線の状態（混雑度）の予測結果もしくは配線対
象ネットのディレイに対するクリティカル度に応じた、
配線順序や迂回率に従って、実配線を行なうことができ
るので、配線効率を大幅に向上できる（請求項２８〜３
１，３３，３４）。
【０２６５】（12）配線方向および配線長さに応じて複
数の配線層中から選択した配線層に対して実配線を行な
うことにより、各配線層を有効に利用でき、配線効率の
向上に寄与できる（請求項３２）。 （13）オーバラップ配置やリザーブ領域への配置等の配
置エラーが生じた場合に、その配置エラーの発生状況が
表示部上で明確化されるので、設計者は、配置エラーの
発生を直ちに認識し、再配置等の処理によって配置エラ
ーを容易かつ確実に回避することができる（請求項３
５，３６）。
【０２６６】（14）既に配線済のネットに対して指定配
線長を加えた再配線を、入力部からの指示に応じて自動
的に行なえるので、再配線処理を簡易化でき、設計者に
対する負担を大幅に軽減することができる（請求項３
７，３８）。 （15）既に配置した論理構成要素の再配置を行なう場
合、その論理構成要素に繋がるべきネットが既に配線済
であれば、再配置後の当該論理構成要素と当該ネットと
の間の再配線が自動的に行なわれるので、設計者が再配
置後の再配線処理を行なう必要がなく再配置処理を簡易
化でき、設計者に対する負担を大幅に軽減することがで
きる（請求項３９）。
【０２６７】（16）１つの配置マップ上で配置処理や配
線処理を行なった場合でもその処理を他の配置マップに
連携させて表示することができるほか、複数の配置マッ
プを同時に使用して配置処理や配線処理を行なえるの
で、設計者の混乱を招くことのないマルチウインドウ表
示を実現できるとともに、マルチウインドウ表示を利用
して効率よい回路設計を行なうことができる（請求項４
０）。
【０２６８】（17）階層レイアウト設計を行なう際に、
設計者の意図を反映するとともにレイアウト階層ブロッ
ク内の論理構成要素の配置や配線を考慮して、仮想ブロ
ック端子を自動的に配置できるので、設計者に対する負
担を大幅に軽減しながら階層レイアウト設計を行なうこ
とができる（請求項４１〜４５）。 （18）チップ表面に入出力端子をもつ回路の階層レイア
ウト設計を行なう場合に、入出力端子と入出力回路とが
それぞれ異なるレイアウト階層ブロックに属していて
も、入出力端子と入出力回路のピンとの間を制限値以内
の配線長で配線でき、確実に階層レイアウト設計を行な
うことができる（請求項４６，４７）。
【０２６９】上述したように、本発明の会話型回路設計
装置によれば、高速で正確なディレイ計算，全配線パス
に対するタイミングチェック，設計対象回路の詳細部分
も全体像も同時に且つ明確に把握可能な表示，配線効率
の向上，配置エラーの発生状況の明確化，再配線処理や
再配線処理の簡易化／自動化，混乱を招くことのないマ
ルチウインドウ表示等が実現されるので、設計者に対す
る負担を大幅に軽減しながら、ＬＳＩ等の集積回路やプ
リント板の回路設計を簡易化かつ高速化することができ
るのである。
【図面の簡単な説明】
【図１】本発明の一実施例としての会話型回路設計装置
の構成を示すブロック図である。
【図２】本実施例のスピード解析部の機能的な構成を示
すブロック図である。
【図３】本実施例のレイアウト設計部の機能的な構成を
示すブロック図である。
【図４】入力波形鈍りとパスディレイ値との関係を示す
グラフである。
【図５】入力波形鈍りを考慮したディレイ計算について
説明するためのブロック図である。
【図６】入力波形鈍りに応じたゲートパスディレイ値の
設定変更例を説明するためのブロック図である。
【図７】本実施例のクロックタイミングチェック手法を
説明するためのブロック図である。
【図８】本実施例のクロックタイミングチェック手法を
説明するためのブロック図である。
【図９】クロックサイクルの異なるクロック系のタイミ
ングチェックを同時に行なう手法を説明するためのブロ
ック図である。
【図１０】本実施例のトレース処理結果およびディレイ
計算結果のリスト表示例を示す図である。
【図１１】トレース処理結果およびディレイ計算結果の
リストをピン名でソートした例を示す図である。
【図１２】トレース処理結果およびディレイ計算結果の
リストをアップ側ディレイ値の大きい順にソートした例
を示す図である。
【図１３】トレース処理結果およびディレイ計算結果の
リストをダウン側ディレイ値の大きい順にソートした例
を示す図である。
【図１４】本実施例のトレース処理結果およびディレイ
計算結果のリストの階層表示例を示す図である。
【図１５】本実施例の配線パスの到達経路表示例を示す
図である。
【図１６】本実施例の配線パスの到達経路表示のファイ
ル出力時の形式を示す図である。
【図１７】本実施例における到達経路に対応する実回路
部分の強調表示例を示す図である。
【図１８】本実施例における到達経路上の特定セルの実
回路上での強調表示例を示す図である。
【図１９】本実施例の配線パスの木構造表示例を示す図
である。
【図２０】本実施例の詳細情報表示例を示す図である。
【図２１】局所的に密度の異なる特徴点の全体表示例を
示す図である。
【図２２】高密度部分の特徴点を拡大表示した例を示す
図である。
【図２３】本実施例の順序置換による座標変換後の特徴
点の全体表示例を示す図である。
【図２４】局所的に密度の異なる回路設計対象の表示例
を示す図である。
【図２５】本実施例の順序置換による座標変換後の回路
設計対象の表示例を示す図である。
【図２６】（ａ），（ｂ）はワイヤおよびピンからの特
徴点の取出例を説明するための図である。
【図２７】（ａ）〜（ｃ）は特徴点としてワイヤの両端
点とピンの４頂点とを取り出して順序置換による座標変
換を行なった場合の表示例を示す図である。
【図２８】（ａ），（ｂ）は特徴点としてワイヤの両端
点および内分点とピンの４頂点とを取り出して順序置換
による座標変換を行なった場合の表示例を示す図であ
る。
【図２９】本実施例の順序置換による座標変換を施した
回路設計対象に、さらに配線層に応じたオフセットを加
算した場合の表示例を示す図である。
【図３０】本実施例の混雑度マップを示す図である。
【図３１】（ａ），（ｂ）は本実施例の迂回率決定例を
示す図である。
【図３２】（ａ），（ｂ）は配線層毎の混雑度に応じた
配線優先順位を説明するための図である。
【図３３】本実施例による配線手法の一例を説明するた
めの図である。
【図３４】本実施例の配線禁止データの設定例を示す図
である。
【図３５】（ａ），（ｂ）は本実施例のエラーセル一覧
リストおよび配置マップ表示例を示す図である。
【図３６】（ａ），（ｂ）は本実施例の広域的再配線処
理を説明するための図である。
【図３７】（ａ），（ｂ）は本実施例の局所的再配線処
理を説明するための図である。
【図３８】本実施例の再配置処理手順を説明するための
フローチャートである。
【図３９】本実施例のマルチウインドウ表示機能を説明
するための図である。
【図４０】本実施例のマルチウインドウ表示機能を説明
するための図である。
【図４１】本実施例における第１の仮端子位置決定手法
の手順を説明するためのフローチャートである。
【図４２】本実施例の配置領域の指示例を示す図であ
る。
【図４３】本実施例における第２の仮端子位置決定手法
の手順を説明するためのフローチャートである。
【図４４】本実施例における第３の仮端子位置決定手法
の手順を説明するためのフローチャートである。
【図４５】本実施例における第４の仮端子位置決定手法
の手順を説明するための図である。
【図４６】本実施例における第５の仮端子位置決定手法
の手順を説明するための図である。
【図４７】（ａ），（ｂ）はそれぞれバンプ付ＬＳＩの
側面図および裏面側からの斜視図である。
【図４８】バンプ付回路設計時の本実施例における第１
の位置決定手法を説明するための図である。
【図４９】バンプ付回路設計時の本実施例における第２
の位置決定手法を説明するための図である。
【符号の説明】
１０ データベース １１ 表示部 １２ 表示制御部 １３ 入力部 １４ 論理設計部 １５ レイアウト設計部 １６ スピード解析部 １７ ＣＰＵ １８ 外部ファイル書込部 １９ 印字部 ２１ ディレイ計算部（スピード解析部本体） ２２ パストレース部 ２３ タイミングチェック部 ２４ フラグ設定部 ２５ ディレイ値設定部 ２６ サーチ部 ２７ カウンタ ２８ 範囲設定部 ２９ トレース制御部 ３０ モード設定部 ３１ 配置部（レイアウト設計部本体） ３２ 配線部（レイアウト設計部本体） ３３ 配線経路予測部 ３４ 混雑度計算部 ３５ 配線可能性判定部 ３６ 配置チェック部 ３７ 配置領域設定部 ３８ グルーピング部 ３９ 配置禁止領域設定部 ４０ 配置位置決定部 ４１ 配置可能位置決定部 ４２ 制限領域設定部 ５１ エラーセル一覧リスト ５２ 配置マップ ６０ バンプ付ＬＳＩ ６１ ＬＳＩ本体（チップ） ６２ バンプ（入出力端子，球状端子）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 則之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 山下 良一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 今野 正 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 阿部 泰典 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 備前 直美 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 丸山 晃靖 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 加藤 嘉之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 磯村 知之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 池田 弘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 高木 美紀 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (47)

    【特許請求の範囲】
  1. 【請求項１】 回路設計を会話形式で行なうべく、回路
    設計過程を表示する表示部と、該表示部上の表示データ
    に対する応答情報や該回路設計に必要な情報を入力する
    入力部とを有してなる会話型回路設計装置において、 設計対象回路上の各配線パス毎にディレイ計算を行なう
    スピード解析部と、 該スピード解析部によるディレイ計算結果を該表示部に
    表示させる表示制御部とをそなえ、 該スピード解析部によりディレイ計算を行なう際に、該
    設計対象回路を成す各論理構成要素についてのディレイ
    値が、当該論理構成要素に入力される信号波形の鈍りに
    応じて設定変更されることを特徴とする、会話型回路設
    計装置。
  2. 【請求項２】 回路設計を会話形式で行なうべく、回路
    設計過程を表示する表示部と、該表示部上の表示データ
    に対する応答情報や該回路設計に必要な情報を入力する
    入力部とを有してなる会話型回路設計装置において、 設計対象回路についての論理設計を行なう論理設計部
    と、 該論理設計部による論理設計結果に基づいて、該設計対
    象回路を成す各論理構成要素の実装的な配置を行なった
    後、各論理構成要素間の配線を行なうレイアウト設計部
    と、 該設計対象回路上の各配線パス毎にディレイ計算を行な
    うスピード解析部と、 該論理設計部による論理設計結果，該レイアウト設計部
    による配置／配線結果および該スピード解析部によるデ
    ィレイ計算結果を該表示部に表示させる表示制御部とを
    そなえ、 該論理設計部，該レイアウト設計部および該スピード解
    析部が、随時、相互に連係可能に接続されるとともに、 該論理設計部による論理設計後で該レイアウト設計部に
    より前記の各論理構成要素の実装的な配置を行なう前
    に、該スピード解析部が、前記の各論理構成要素間のデ
    ィレイ値を予め設定された経験的ディレイ値に基づいて
    見積もりながら、該設計対象回路の配線パスについての
    ディレイ値を予測・算出することを特徴とする、会話型
    回路設計装置。
  3. 【請求項３】 該レイアウト設計部により前記の各論理
    構成要素の実装的な配置を行なった後で前記の各論理構
    成要素間の配線を行なう前に、該スピード解析部が、該
    設計対象回路の配線パスについてのディレイ値を、接続
    すべきピン間の最短経路に基づいて見積もって算出する
    ことを特徴とする、請求項２記載の会話型回路設計装
    置。
  4. 【請求項４】 該スピード解析部が、該レイアウト設計
    部による実配線結果に基づいて、該設計対象回路の配線
    パスについてのディレイ値を算出することを特徴とす
    る、請求項３記載の会話型回路設計装置。
  5. 【請求項５】 該スピード解析部によりディレイ計算を
    行なう際に、前記の各論理構成要素についてのディレイ
    値が、当該論理構成要素に入力される信号波形の鈍りに
    応じて設定変更されることを特徴とする、請求項２〜請
    求項４のいずれかに記載の会話型回路設計装置。
  6. 【請求項６】 該入力部からの指示により指定した所定
    ピンに接続される配線パスを、当該ピンからトレースす
    るパストレース部をそなえ、 該パストレース部により配線パスのトレース処理を行な
    うと同時に、該スピード解析部が、当該配線パスに沿っ
    て変化する信号波形の鈍りを算出して当該鈍りに応じた
    当該配線パス上の論理構成要素のディレイ値を設定しな
    がら、当該配線パスについてのディレイ計算を行なうこ
    とを特徴とする、請求項１または請求項５に記載の会話
    型回路設計装置。
  7. 【請求項７】 クロック信号が前記の各論理構成要素に
    供給されるタイミングをチェックするタイミングチェッ
    ク部をそなえ、 前記の各論理構成要素に対してクロック信号を供給する
    クロック系が設計済である場合、 該タイミングチェック部によりチェックを行なうべき該
    クロック系のクロックピンと、当該クロックピンから入
    力されるクロック信号の初期値および位相とを該入力部
    から指定し、 該パストレース部が、当該クロックピンから配線パスを
    トレースして、当該クロックピンに接続される全ての論
    理構成要素をサーチしながら、 該スピード解析部が、当該クロックピンと当該クロック
    ピンに接続される全ての論理構成要素との間の配線パス
    についてのディレイ計算を行なってそのディレイ計算結
    果をクロックパスディレイ値として保存するとともに、 該パストレース部によりサーチされた論理構成要素のピ
    ンに対して、該論理構成要素が該タイミングチェック部
    のチェック対象であることを示すフラグを設定しておい
    てから、 該パストレース部が、サーチされた全ての論理構成要素
    のクロック入力ピンから配線パスのトレース処理を行な
    い、そのトレース処理に際して前記フラグを設定された
    ピンをトレースすると、該タイミングチェック部を起動
    し、 該タイミングチェック部が、該スピード解析部により算
    出された当該ピンまでのディレイ値と、前記クロックパ
    スディレイ値と、該入力部から指定された前記クロック
    信号の初期値および位相とに基づいて、当該ピンの属す
    る論理構成要素についてのクロックタイミングチェック
    を行なうことを特徴とする、請求項６記載の会話型回路
    設計装置。
  8. 【請求項８】 該入力部からの指示に応じて、該パスト
    レース部によりトレースされた任意のピンに対して所定
    ディレイ値を設定するディレイ値設定部をそなえ、 該スピード解析部が、該ディレイ値設定部により設定さ
    れた所定ディレイ値を、当該ピンを通過する配線パスの
    ディレイ値として加算することを特徴とする、請求項６
    または請求項７に記載の会話型回路設計装置。
  9. 【請求項９】 クロック信号が前記の各論理構成要素に
    供給されるタイミングをチェックするタイミングチェッ
    ク部をそなえ、 前記の各論理構成要素に対してクロック信号を供給する
    クロック系が未設計である場合、 該設計対象回路を成す論理構成要素の中から、前記クロ
    ック系に接続されるクロック入力ピンをもつものを全て
    サーチするサーチ部をそなえるとともに、 該サーチ部によりサーチされた論理構成要素のピンに対
    して、該論理構成要素が該タイミングチェック部のチェ
    ック対象であることを示すフラグを設定しておいてか
    ら、 該パストレース部が、サーチされた全ての論理構成要素
    のクロック入力ピンから配線パスのトレース処理を行な
    い、そのトレース処理に際して前記フラグを設定された
    ピンをトレースすると、該タイミングチェック部を起動
    し、 該タイミングチェック部が、該スピード解析部により算
    出された当該ピンまでのディレイ値に基づいて、当該ピ
    ンの属する論理構成要素についてのクロックタイミング
    チェックを行なうことを特徴とする、請求項６記載の会
    話型回路設計装置。
  10. 【請求項１０】 前記の各論理構成要素のピン毎に、当
    該ピンが該パストレース部によってトレースされた回数
    を計数するカウンタをそなえたことを特徴とする、請求
    項６記載の会話型回路設計装置。
  11. 【請求項１１】 該表示制御部が、該カウンタにより計
    数された各ピン毎の計数値に基づく各ピンにおける信号
    の通過頻度の大小に関する情報を、該表示部に表示させ
    ることを特徴とする、請求項１０記載の会話型回路設計
    装置。
  12. 【請求項１２】 該入力部からの指示に応じて、該パス
    トレース部による配線パスのトレース処理および該スピ
    ード解析部によるディレイ計算処理の実行範囲を設定す
    る範囲設定部をそなえ、 該表示制御部が、該範囲設定部により設定された前記実
    行範囲についての処理結果のみを該表示部に表示させる
    ことを特徴とする、請求項６記載の会話型回路設計装
    置。
  13. 【請求項１３】 該入力部からの指示によりトレース開
    始ピンのみを指定した場合には当該トレース開始ピンか
    らのフォワードトレースを実行し、該入力部からの指示
    によりトレース到達ピンのみを指定した場合には当該ト
    レース到達ピンからのバックワードトレースを実行し、
    該入力部からの指示によりトレース開始ピンおよびトレ
    ース到達ピンの２点を指定した場合には該２点間のトレ
    ースを実行するように、該パストレース部の動作を切換
    制御するトレース制御部をそなえたことを特徴とする、
    請求項６記載の会話型回路設計装置。
  14. 【請求項１４】 該トレース制御部により該パストレー
    ス部にバックワードトレースを実行させる際には、その
    バックワードトレース終了後に該スピード解析部にディ
    レイ計算を実行させるか否かについてのモードが、該入
    力部からの指示により設定されることを特徴とする、請
    求項１３記載の会話型回路設計装置。
  15. 【請求項１５】 該表示制御部が、該パストレース部に
    よるトレース結果および該スピード解析部によるディレ
    イ計算結果をトレース到達ピンのリストとして該表示部
    に表示させるとともに、 該表示制御部に、該リストの表示状態を、トレース到達
    ピンのピン名もしくは各トレース到達ピンのディレイ値
    に応じてソートするソート機能がそなえられていること
    を特徴とする、請求項６記載の会話型回路設計装置。
  16. 【請求項１６】 該表示制御部が、該リストを階層的に
    該表示部に表示させ、 該入力部からの指示により該表示部上の上位階層の情報
    が選択されると、該表示制御部が、選択された当該上位
    階層の情報に対応する下位階層の情報を該表示部に表示
    させることを特徴とする、請求項１５記載の会話型回路
    設計装置。
  17. 【請求項１７】 該表示制御部により該表示部に表示さ
    れた前記トレース到達ピンのリストを外部ファイルに書
    き込む外部ファイル書込部をそなえたことを特徴とす
    る、請求項１５記載の会話型回路設計装置。
  18. 【請求項１８】 該表示制御部が、該パストレース部に
    よるトレース結果を模式的な到達経路図として該表示部
    に表示させるとともに、当該トレース結果に対応する該
    スピード解析部によるディレイ計算結果を、前記模式的
    な到達経路図の位置に応じたディレイ値および累積ディ
    レイ値を示すグラフとして該表示部に表示させることを
    特徴とする、請求項６記載の会話型回路設計装置。
  19. 【請求項１９】 該表示制御部が、前記模式的な到達経
    路図および前記グラフを複数の配線パスについて同時に
    該表示部に表示させることを特徴とする、請求項１８記
    載の会話型回路設計装置。
  20. 【請求項２０】 該表示制御部により該表示部に表示さ
    れた前記模式的な到達経路図および前記グラフを印字出
    力する印字部をそなえたことを特徴とする、請求項１８
    記載の会話型回路設計装置。
  21. 【請求項２１】 該表示制御部により該表示部に表示さ
    れた前記模式的な到達経路図および前記グラフを外部フ
    ァイルに書き込む外部ファイル書込部をそなえたことを
    特徴とする、請求項１８記載の会話型回路設計装置。
  22. 【請求項２２】 該表示制御部が、該入力部からの指示
    に応じて、前記模式的な到達経路図に対応する実回路図
    を該表示部に表示させることを特徴とする、請求項１８
    記載の会話型回路設計装置。
  23. 【請求項２３】 該表示制御部が、該パストレース部に
    よりトレースされたトレース開始ピンからトレース到達
    ピンまでの全ての配線パスを、前記の各論理構成要素の
    ピンについてのピン名を付して木構造形式で該表示部に
    表示させ、 該入力部からの指示により、該表示部に表示された木構
    造形式の配線パス表示の中から任意のピンが選択される
    と、該表示制御部が、選択された当該ピンに関する、デ
    ィレイ値を含む詳細情報を該表示部に表示させることを
    特徴とする、請求項１８記載の会話型回路設計装置。
  24. 【請求項２４】 回路設計を会話形式で行なうべく、回
    路設計過程を表示する表示部と、該表示部上の表示デー
    タに対する応答情報や該回路設計に必要な情報を入力す
    る入力部とを有してなる会話型回路設計装置において、 設計対象回路を成す各論理構成要素のピンを含む特徴点
    間の配線接続状況を該表示部に表示させる表示制御部を
    そなえ、 該表示制御部が、前記特徴点の座標を、座標軸毎に昇順
    または降順にソートしてその順位に比例した座標値に置
    換した上で、前記特徴点を該表示部に表示させることを
    特徴とする、会話型回路設計装置。
  25. 【請求項２５】 前記特徴点として、前記の各論理構成
    要素のピン間を接続するワイヤの両端点と、該ワイヤ上
    の内分点とを取り出すことを特徴とする、請求項２４記
    載の会話型回路設計装置。
  26. 【請求項２６】 該表示部に表示される前記配線接続状
    況が多層にわたる場合、該表示制御部が、前記置換を行
    なった座標値に、各特徴点の存在する層の層順に比例す
    るオフセットを加算した上で、前記特徴点を該表示部に
    表示させることを特徴とする、請求項２４記載の会話型
    回路設計装置。
  27. 【請求項２７】 前記特徴点毎に、その座標の置換前と
    置換後とで共通の識別子を予め設定することを特徴とす
    る、請求項２４記載の会話型回路設計装置。
  28. 【請求項２８】 回路設計を会話形式で行なうべく、回
    路設計過程を表示する表示部と、該表示部上の表示デー
    タに対する応答情報や該回路設計に必要な情報を入力す
    る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構
    成要素の実装的な配置を行なった後、各論理構成要素間
    の配線を行なうレイアウト設計部と、 該レイアウト設計部による配置／配線結果を該表示部に
    表示させる表示制御部と、 該レイアウト設計部により前記の各論理構成要素の実装
    的な配置を決定した段階で、各論理構成要素間に仮想的
    な配線を行なって配線経路を予測する配線経路予測部と
    をそなえ、 該レイアウト設計部が、該配線経路予測部による予測結
    果に基づいて配線順序および迂回率を決定してから、決
    定された前記の配線順序および迂回率に従って前記の各
    論理構成要素間の実配線を行なうことを特徴とする、会
    話型回路設計装置。
  29. 【請求項２９】 該設計対象回路を格子状の多数の領域
    に分割し、該設計対象回路上での配線の混雑度を、各格
    子内での使用可能チャネル数に対する、該配線経路予測
    部による予測結果に基づく予想使用チャネル数の割合と
    して算出し、前記混雑度の大小に基づいて前記の各格子
    のランク付けを行なう混雑度計算部をそなえ、 該レイアウト設計部が、該混雑度計算部からのランク付
    け情報に基づいて、混雑度の高い領域における実配線を
    優先的に行なうことを特徴とする、請求項２８記載の会
    話型回路設計装置。
  30. 【請求項３０】 該配線経路予測部による予測結果に基
    づいて、予め指定された迂回率での配線可能性を判定す
    る配線可能性判定部をそなえ、 該レイアウト設計部が、該配線可能性判定部により配線
    不可能と判定された場合には、配線可能な迂回率を決定
    することを特徴とする、請求項２８記載の会話型回路設
    計装置。
  31. 【請求項３１】 該レイアウト設計部による配線が多層
    にわたる場合には、該配線経路予測部が、各配線層毎に
    配線経路の予測を行なうとともに、該混雑度計算部が、
    該配線経路予測部による各配線層毎の予測結果に基づい
    て前記混雑度を算出し、 該レイアウト設計部が、該混雑度計算部により算出され
    た各配線層毎の混雑度の大小に基づいて、混雑度が高い
    と予想されるチャネルを使用する必要度の高いネットの
    実配線を優先的に行なうことを特徴とする、請求項２９
    記載の会話型回路設計装置。
  32. 【請求項３２】 回路設計を会話形式で行なうべく、回
    路設計過程を表示する表示部と、該表示部上の表示デー
    タに対する応答情報や該回路設計に必要な情報を入力す
    る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構
    成要素の実装的な配置を行なった後、各論理構成要素間
    の配線を行なうレイアウト設計部と、 該レイアウト設計部による配置／配線結果を該表示部に
    表示させる表示制御部とをそなえ、 該レイアウト設計部による配線が多層にわたり且つ主配
    線方向の同じ配線層が複数存在する場合、前記主配線方
    向の同じ各配線層毎に異なる配線長さを予め指定してお
    き、 該レイアウト設計部が、配線方向および配線長さに応じ
    て前記配線層の中から選択した配線層に対して実配線を
    行なうことを特徴とする、会話型回路設計装置。
  33. 【請求項３３】 回路設計を会話形式で行なうべく、回
    路設計過程を表示する表示部と、該表示部上の表示デー
    タに対する応答情報や該回路設計に必要な情報を入力す
    る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構
    成要素の実装的な配置を行なった後、各論理構成要素間
    の配線を行なうレイアウト設計部と、 該レイアウト設計部による配置／配線結果を該表示部に
    表示させる表示制御部とをそなえ、 該レイアウト設計部が、配線対象ネットのディレイに対
    するクリティカル度によって該配線対象ネットを分類
    し、分類された各配線対象ネットに対して配線順序およ
    び迂回率を設定し、その配線順序および迂回率に従って
    前記の各論理構成要素間の実配線を行なうことを特徴と
    する、会話型回路設計装置。
  34. 【請求項３４】 該レイアウト設計部が、前記クリティ
    カル度に応じて、当該配線対象ネットに隣接して後で配
    線される他ネットの配線許容度を設定し、当該配線対象
    ネットの実配線後に前記配線許容度に従って他ネットの
    実配線を行なうことを特徴とする、請求項３３記載の会
    話型回路設計装置。
  35. 【請求項３５】 回路設計を会話形式で行なうべく、回
    路設計過程を表示する表示部と、該表示部上の表示デー
    タに対する応答情報や該回路設計に必要な情報を入力す
    る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構
    成要素の実装的な配置を行なった後、各論理構成要素間
    の配線を行なうレイアウト設計部と、 該レイアウト設計部による配置／配線結果を該表示部に
    表示させる表示制御部と、 該レイアウト設計部による前記の各論理構成要素の配置
    後に、配置エラーを起こした論理構成要素が存在するか
    否かをチェックする配置チェック部とをそなえ、 該配置チェック部により配置エラーを起こした論理構成
    要素が存在するものと判断した場合に、該表示制御部
    が、配置エラーを起こした論理構成要素の一覧リストを
    該表示部に表示させるとともに、前記配置エラーを起こ
    した論理構成要素を該表示部における該設計対象回路の
    配置マップ上で強調的に表示させることを特徴とする、
    会話型回路設計装置。
  36. 【請求項３６】 該表示制御部が、該入力部からの指示
    により該論理構成要素一覧リスト上で選択した論理構成
    要素を、該配置マップ上で強調的に表示させることを特
    徴とする、請求項３５記載の会話型回路設計装置。
  37. 【請求項３７】 回路設計を会話形式で行なうべく、回
    路設計過程を表示する表示部と、該表示部上の表示デー
    タに対する応答情報や該回路設計に必要な情報を入力す
    る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構
    成要素の実装的な配置を行なった後、各論理構成要素間
    の配線を行なうレイアウト設計部と、 該レイアウト設計部による配置／配線結果を該表示部に
    表示させる表示制御部と、 該レイアウト設計部により実行された実配線結果に基づ
    いて、該設計対象回路上での配線の混雑度を算出する混
    雑度計算部とをそなえ、 該入力部から、既に配線済のネットに対して指定配線長
    を加えた再配線を行なう旨の指示が入力されると、該レ
    イアウト設計部が、該混雑度計算部による計算結果に基
    づいて混雑度の低い領域を選択し、選択した領域内にお
    ける当該配線済のネットに対して前記指定配線長を加え
    た指定長配線を自動的に行なうことを特徴とする、会話
    型回路設計装置。
  38. 【請求項３８】 回路設計を会話形式で行なうべく、回
    路設計過程を表示する表示部と、該表示部上の表示デー
    タに対する応答情報や該回路設計に必要な情報を入力す
    る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構
    成要素の実装的な配置を行なった後、各論理構成要素間
    の配線を行なうレイアウト設計部と、 該レイアウト設計部による配置／配線結果を該表示部に
    表示させる表示制御部とをそなえ、 該入力部から、既に配線済のネットに対して指定配線長
    を加えた再配線を当該ネットを含む所定領域内で行なう
    旨の指示が入力されると、該レイアウト設計部が、前記
    所定領域内における当該配線済のネットに対して前記指
    定配線長を加えた指定長配線を前記所定領域内で自動的
    に行なうことを特徴とする、会話型回路設計装置。
  39. 【請求項３９】 回路設計を会話形式で行なうべく、回
    路設計過程を表示する表示部と、該表示部上の表示デー
    タに対する応答情報や該回路設計に必要な情報を入力す
    る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構
    成要素の実装的な配置を行なった後、各論理構成要素間
    の配線を行なうレイアウト設計部と、 該レイアウト設計部による配置／配線結果を該表示部に
    表示させる表示制御部とをそなえ、 該入力部から、既に配置済の論理構成要素の配置位置を
    変更する旨の指示が入力されると、該レイアウト設計部
    が、当該論理構成要素に繋がるべきネットが既に配線済
    であれば、配置位置変更後の当該論理構成要素と当該ネ
    ットとの間の再配線を自動的に行なうことを特徴とす
    る、会話型回路設計装置。
  40. 【請求項４０】 回路設計を会話形式で行なうべく、回
    路設計過程を表示する表示部と、該表示部上の表示デー
    タに対する応答情報や該回路設計に必要な情報を入力す
    る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構
    成要素の実装的な配置を行なった後、各論理構成要素間
    の配線を行なうレイアウト設計部と、 該レイアウト設計部による配置／配線結果を該表示部に
    表示させる表示制御部とをそなえ、 該表示制御部が該表示部に該設計対象回路についての配
    置マップを複数表示させている際に、該レイアウト設計
    部が該入力部からの指示により複数の配置マップのうち
    の少なくとも１つの配置マップ上で配置処理もしくは配
    線処理を行なった場合、該表示制御部が、当該処理対象
    の部分を表示する他の配置マップ上でも当該処理による
    結果を連携して表示させることを特徴とする、会話型回
    路設計装置。
  41. 【請求項４１】 回路設計を会話形式で行なうべく、回
    路設計過程を表示する表示部と、該表示部上の表示デー
    タに対する応答情報や該回路設計に必要な情報を入力す
    る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構
    成要素の実装的な配置を行なった後、各論理構成要素間
    の配線を行なうレイアウト設計部と、 該レイアウト設計部による配置／配線結果を該表示部に
    表示させる表示制御部と、 該レイアウト設計部が設計対象領域を複数のレイアウト
    階層ブロックに分割して配線設計を行なう場合に、該入
    力部からの指示に応じて、仮想ブロック端子を各レイア
    ウト階層ブロックの境界で配置すべき配置領域を設定す
    る配置領域設定部とをそなえ、 該レイアウト設計部が、該配置領域設定部により設定さ
    れた配置領域内に前記仮想ブロック端子を配置しながら
    配線処理を実行することを特徴とする、会話型回路設計
    装置。
  42. 【請求項４２】 該入力部からの指示に応じて、複数の
    仮想ブロック端子を１つの集合体として登録するグルー
    ピング部をそなえ、 該配置領域設定部が、該入力部からの指示に応じて、該
    グルーピング部により登録された集合体毎に、前記配置
    領域を設定することを特徴とする、請求項４１記載の会
    話型回路設計装置。
  43. 【請求項４３】 回路設計を会話形式で行なうべく、回
    路設計過程を表示する表示部と、該表示部上の表示デー
    タに対する応答情報や該回路設計に必要な情報を入力す
    る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構
    成要素の実装的な配置を行なった後、各論理構成要素間
    の配線を行なうレイアウト設計部と、 該レイアウト設計部による配置／配線結果を該表示部に
    表示させる表示制御部と、 該レイアウト設計部が設計対象領域を複数のレイアウト
    階層ブロックに分割して配線設計を行なう場合に、該入
    力部からの指示に応じて、各レイアウト階層ブロックの
    境界で仮想ブロック端子の配置を禁止する禁止領域を設
    定する配置禁止領域設定部とをそなえ、 該レイアウト設計部が、該配置禁止領域設定部により設
    定された禁止領域以外の領域に前記仮想ブロック端子を
    配置しながら配線処理を実行することを特徴とする、会
    話型回路設計装置。
  44. 【請求項４４】 回路設計を会話形式で行なうべく、回
    路設計過程を表示する表示部と、該表示部上の表示デー
    タに対する応答情報や該回路設計に必要な情報を入力す
    る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構
    成要素の実装的な配置を行なった後、各論理構成要素間
    の配線を行なうレイアウト設計部と、 該レイアウト設計部による配置／配線結果を該表示部に
    表示させる表示制御部と、 該レイアウト設計部が設計対象領域を複数のレイアウト
    階層ブロックに分割して配線設計を行なう場合に、仮想
    ブロック端子を配置すべき各レイアウト階層ブロックの
    境界上での配置位置を決定する配置位置決定部とをそな
    え、 該配置位置決定部が、仮想ブロック端子の配置位置を決
    定すべきレイアウト階層ブロックにおいて該仮想ブロッ
    ク端子に接続されるネットに繋がる論理構成要素のピン
    座標の重心を求め、該重心の位置から該仮想ブロック端
    子に接続すべき他のレイアウト階層ブロックの方向へ延
    ばした直線が横切る当該レイアウト階層ブロックの辺を
    求めてから、当該辺に最も近い当該ネットのピンを求
    め、当該ピンの位置から主配線方向もしくは従配線方向
    へ延ばした直線と当該辺との交わる位置を該仮想ブロッ
    ク端子の配置位置として決定するとともに、 該レイアウト設計部が、該配置位置決定部により決定さ
    れた配置位置に前記仮想ブロック端子を配置しながら該
    複数のレイアウト階層ブロック間の配線処理を実行する
    ことを特徴とする、会話型回路設計装置。
  45. 【請求項４５】 回路設計を会話形式で行なうべく、回
    路設計過程を表示する表示部と、該表示部上の表示デー
    タに対する応答情報や該回路設計に必要な情報を入力す
    る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構
    成要素の実装的な配置を行なった後、各論理構成要素間
    の配線を行なうレイアウト設計部と、 該レイアウト設計部による配置／配線結果を該表示部に
    表示させる表示制御部と、 該レイアウト設計部が設計対象領域を複数のレイアウト
    階層ブロックに分割して配線設計を行なう場合に、仮想
    ブロック端子を配置すべき各レイアウト階層ブロックの
    境界上での配置位置を決定する配置位置決定部とをそな
    え、 該配置位置決定部が、相互に接続される各レイアウト階
    層ブロックにおいて該仮想ブロック端子に接続されるネ
    ットに繋がる論理構成要素のピン座標の重心を求め、前
    記の各レイアウト階層ブロック毎に求められた重心間を
    スタイナー木により接続して配線経路の予測を行ない、
    予測された該配線経路と前記の各レイアウト階層ブロッ
    クの境界との交わる位置を前記の各レイアウト階層ブロ
    ックの仮想ブロック端子の配置位置として決定するとと
    もに、 該レイアウト設計部が、該配置位置決定部により決定さ
    れた配置位置に前記仮想ブロック端子を配置しながら該
    複数のレイアウト階層ブロック間の配線処理を実行する
    ことを特徴とする、会話型回路設計装置。
  46. 【請求項４６】 回路設計を会話形式で行なうべく、回
    路設計過程を表示する表示部と、該表示部上の表示デー
    タに対する応答情報や該回路設計に必要な情報を入力す
    る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構
    成要素の実装的な配置を行なった後、各論理構成要素間
    の配線を行なうレイアウト設計部と、 該レイアウト設計部による配置／配線結果を該表示部に
    表示させる表示制御部と、 該設計対象回路がチップ表面に入出力端子を有する回路
    であり且つ該入出力端子に配線接続されるべき論理構成
    要素としての入出力回路の該設計対象回路上での配置位
    置が既に決定している場合に、該入出力回路のピン位置
    に最も近い入出力端子配置可能位置を求める配置可能位
    置決定部とをそなえ、 該レイアウト設計部が、該配置可能位置決定部により決
    定された入出力端子配置可能位置と該入出力回路のピン
    との間の配線処理を実行することを特徴とする、会話型
    回路設計装置。
  47. 【請求項４７】 回路設計を会話形式で行なうべく、回
    路設計過程を表示する表示部と、該表示部上の表示デー
    タに対する応答情報や該回路設計に必要な情報を入力す
    る入力部とを有してなる会話型回路設計装置において、 論理設計結果に基づいて、設計対象回路を成す各論理構
    成要素の実装的な配置を行なった後、各論理構成要素間
    の配線を行なうレイアウト設計部と、 該レイアウト設計部による配置／配線結果を該表示部に
    表示させる表示制御部と、 該設計対象回路がチップ表面に入出力端子を有する回路
    であり且つ該入出力端子の該設計対象回路上での配置位
    置が既に決定している場合に、該入力部からの指示に応
    じて、該入出力端子と当該入出力端子に接続されるべき
    論理構成要素としての入出力回路のピンとの距離が所定
    値以下となるように該入出力回路の配置位置を制限する
    制限領域を設定する制限領域設定部とをそなえ、 該レイアウト設計部が、該制限領域設定部により設定さ
    れた制限領域内に該入出力回路を配置するとともに、該
    入出力回路のピンと該入出力端子との間の配線処理を実
    行することを特徴とする、会話型回路設計装置。
JP08287195A 1995-04-07 1995-04-07 会話型回路設計装置 Expired - Fee Related JP3351651B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP08287195A JP3351651B2 (ja) 1995-04-07 1995-04-07 会話型回路設計装置
US08/574,901 US5889677A (en) 1995-04-07 1995-12-19 Circuit designing apparatus of an interactive type
US09/227,967 US6240541B1 (en) 1995-04-07 1999-01-11 Interactive circuit designing apparatus which displays a result of component placement and wire routing from a layout design unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08287195A JP3351651B2 (ja) 1995-04-07 1995-04-07 会話型回路設計装置

Publications (2)

Publication Number Publication Date
JPH08278998A true JPH08278998A (ja) 1996-10-22
JP3351651B2 JP3351651B2 (ja) 2002-12-03

Family

ID=13786368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08287195A Expired - Fee Related JP3351651B2 (ja) 1995-04-07 1995-04-07 会話型回路設計装置

Country Status (2)

Country Link
US (2) US5889677A (ja)
JP (1) JP3351651B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7240317B2 (en) 2000-10-03 2007-07-03 Fujitsu Limited Placement/net wiring processing system
US7944446B2 (en) 2007-02-13 2011-05-17 Fujitsu Limited Device and method for displaying delay analysis results, and computer product
JP2011243220A (ja) * 2011-07-22 2011-12-01 Nec Corp 電子回路設計システムとプリント基板の設計装置
JP2014170595A (ja) * 2014-06-25 2014-09-18 Fujitsu Ltd レイアウト設計方法及びレイアウト設計支援プログラム
US10635846B2 (en) 2017-08-18 2020-04-28 Fujitsu Limited Timing error analysis method and information processing apparatus

Families Citing this family (152)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6226560B1 (en) * 1996-03-04 2001-05-01 International Business Machines Corporation Method and apparatus for optimizing the path of a physical wire
JP2877071B2 (ja) * 1996-04-12 1999-03-31 日本電気株式会社 遅延エラー改善方式
JPH10207920A (ja) * 1997-01-16 1998-08-07 Fujitsu Ltd 回路設計方法および装置
US6684376B1 (en) * 1997-01-27 2004-01-27 Unisys Corporation Method and apparatus for selecting components within a circuit design database
JP3063828B2 (ja) * 1997-03-27 2000-07-12 日本電気株式会社 集積回路の自動概略配線方法
JP3261079B2 (ja) * 1997-07-28 2002-02-25 富士通株式会社 論理回路設計支援装置，論理回路設計支援システムおよび論理回路設計支援方法
US6230305B1 (en) * 1997-09-08 2001-05-08 Intusoft Methods and apparatus for configuring schematic diagrams
JPH1197545A (ja) * 1997-09-24 1999-04-09 Fujitsu Ltd 配線レイアウトの圧縮方法、自動配線レイアウト装置、記録媒体、半導体集積回路装置の製造方法及び半導体集積回路装置
JPH11110434A (ja) * 1997-10-07 1999-04-23 Fujitsu Ltd プリント板パターン設計装置
JPH11126215A (ja) * 1997-10-22 1999-05-11 Nec Corp 遅延解析結果表示装置
JP4128251B2 (ja) * 1997-10-23 2008-07-30 富士通株式会社 配線密度予測方法およびセル配置装置
JP3933286B2 (ja) * 1998-01-29 2007-06-20 富士通株式会社 プリント配線板改造設計編集方法及びシステム
JP2868009B1 (ja) * 1998-01-30 1999-03-10 日本電気株式会社 遅延算出装置、遅延算出方法および遅延算出用プログラムを記録した記録媒体
JP3206557B2 (ja) * 1998-08-17 2001-09-10 日本電気株式会社 配線容量算出方法
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6553550B1 (en) * 1999-03-05 2003-04-22 Peter Menegay Method and apparatus for computing delay correlation effects in digital circuits
JP3389875B2 (ja) * 1999-03-12 2003-03-24 株式会社トッパンエヌイーシー・サーキットソリューションズ 自動部品配置システム並びに自動部品配置プログラムを記録した記録媒体
JP3391017B2 (ja) * 1999-06-16 2003-03-31 株式会社トッパンエヌイーシー・サーキットソリューションズ 経路決定支援装置、及びそのプログラムを記録した記録媒体
JP2001034572A (ja) * 1999-07-23 2001-02-09 Fujitsu Ltd 装置実装状態表示装置
US7110929B1 (en) 1999-11-12 2006-09-19 Intusoft System and method of providing additional circuit analysis using simulation templates
US6845346B1 (en) * 1999-12-09 2005-01-18 Intel Corporation Iterative method of parasitics estimation for integrated circuit designs
JP2001290863A (ja) * 2000-04-06 2001-10-19 Matsushita Electric Ind Co Ltd 半導体回路の遅延解析方法及び設計支援装置
JP2001306640A (ja) * 2000-04-17 2001-11-02 Mitsubishi Electric Corp 自動配置配線手法、自動配置配線装置、および半導体集積回路
JP4098459B2 (ja) * 2000-05-23 2008-06-11 株式会社日立製作所 電気長を考慮した信号線路の配線方法
JP3988015B2 (ja) * 2000-06-06 2007-10-10 日本電気株式会社 半導体装置の設計方法
US6889372B1 (en) 2000-07-15 2005-05-03 Cadence Design Systems Inc. Method and apparatus for routing
US6898773B1 (en) 2002-01-22 2005-05-24 Cadence Design Systems, Inc. Method and apparatus for producing multi-layer topological routes
US7055120B2 (en) * 2000-12-06 2006-05-30 Cadence Design Systems, Inc. Method and apparatus for placing circuit modules
US6516455B1 (en) * 2000-12-06 2003-02-04 Cadence Design Systems, Inc. Partitioning placement method using diagonal cutlines
US7024650B2 (en) * 2000-12-06 2006-04-04 Cadence Design Systems, Inc. Method and apparatus for considering diagonal wiring in placement
US7080336B2 (en) * 2000-12-06 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for computing placement costs
CN1529864B (zh) * 2000-12-06 2010-05-05 凯登斯设计系统有限公司 在布局中考虑到斜布线的方法和装置
US6957410B2 (en) * 2000-12-07 2005-10-18 Cadence Design Systems, Inc. Method and apparatus for adaptively selecting the wiring model for a design region
US7003754B2 (en) * 2000-12-07 2006-02-21 Cadence Design Systems, Inc. Routing method and apparatus that use of diagonal routes
US6826737B2 (en) 2000-12-06 2004-11-30 Cadence Design Systems, Inc. Recursive partitioning placement method and apparatus
US7073150B2 (en) * 2000-12-07 2006-07-04 Cadence Design Systems, Inc. Hierarchical routing method and apparatus that use diagonal routes
US6536027B1 (en) * 2000-12-13 2003-03-18 Lsi Logic Corporation Cell pin extensions for integrated circuits
US6915501B2 (en) 2001-01-19 2005-07-05 Cadence Design Systems, Inc. LP method and apparatus for identifying routes
US6738960B2 (en) * 2001-01-19 2004-05-18 Cadence Design Systems, Inc. Method and apparatus for producing sub-optimal routes for a net by generating fake configurations
US7082104B2 (en) * 2001-05-18 2006-07-25 Intel Corporation Network device switch
US6957411B1 (en) 2001-06-03 2005-10-18 Cadence Design Systems, Inc. Gridless IC layout and method and apparatus for generating such a layout
US6957408B1 (en) 2002-01-22 2005-10-18 Cadence Design Systems, Inc. Method and apparatus for routing nets in an integrated circuit layout
US7107564B1 (en) 2001-06-03 2006-09-12 Cadence Design Systems, Inc. Method and apparatus for routing a set of nets
US6951005B1 (en) 2001-06-03 2005-09-27 Cadence Design Systems, Inc. Method and apparatus for selecting a route for a net based on the impact on other nets
US6829757B1 (en) 2001-06-03 2004-12-07 Cadence Design Systems, Inc. Method and apparatus for generating multi-layer routes
US7069530B1 (en) 2001-06-03 2006-06-27 Cadence Design Systems, Inc. Method and apparatus for routing groups of paths
US20030069723A1 (en) * 2001-07-03 2003-04-10 Datacube, Inc. System to integrate FPGA functions into a pipeline processing environment
US6877149B2 (en) 2001-08-23 2005-04-05 Cadence Design Systems, Inc. Method and apparatus for pre-computing routes
US6931616B2 (en) * 2001-08-23 2005-08-16 Cadence Design Systems, Inc. Routing method and apparatus
US7143382B2 (en) 2001-08-23 2006-11-28 Cadence Design Systems, Inc. Method and apparatus for storing routes
US6795958B2 (en) 2001-08-23 2004-09-21 Cadence Design Systems, Inc. Method and apparatus for generating routes for groups of related node configurations
US7093224B2 (en) 2001-08-28 2006-08-15 Intel Corporation Model-based logic design
US20030046054A1 (en) * 2001-08-29 2003-03-06 Wheeler William R. Providing modeling instrumentation with an application programming interface to a GUI application
US6983427B2 (en) 2001-08-29 2006-01-03 Intel Corporation Generating a logic design
US20030046051A1 (en) * 2001-08-29 2003-03-06 Wheeler William R. Unified design parameter dependency management method and apparatus
US7107201B2 (en) * 2001-08-29 2006-09-12 Intel Corporation Simulating a logic design
US6721925B2 (en) 2001-08-29 2004-04-13 Intel Corporation Employing intelligent logical models to enable concise logic representations for clarity of design description and for rapid design capture
US6640329B2 (en) 2001-08-29 2003-10-28 Intel Corporation Real-time connection error checking method and process
US6708321B2 (en) 2001-08-29 2004-03-16 Intel Corporation Generating a function within a logic design using a dialog box
US6859913B2 (en) * 2001-08-29 2005-02-22 Intel Corporation Representing a simulation model using a hardware configuration database
US7130784B2 (en) * 2001-08-29 2006-10-31 Intel Corporation Logic simulation
US7073156B2 (en) 2001-08-29 2006-07-04 Intel Corporation Gate estimation process and method
US6643836B2 (en) * 2001-08-29 2003-11-04 Intel Corporation Displaying information relating to a logic design
JP2003076734A (ja) * 2001-09-03 2003-03-14 Fujitsu Ltd 集積回路設計装置及び集積回路設計方法並びにプログラム
US7058913B1 (en) 2001-09-06 2006-06-06 Cadence Design Systems, Inc. Analytical placement method and apparatus
US7197724B2 (en) * 2002-01-17 2007-03-27 Intel Corporation Modeling a logic design
US7096449B1 (en) 2002-01-22 2006-08-22 Cadence Design Systems, Inc. Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts
US7080329B1 (en) 2002-01-22 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for identifying optimized via locations
US6938234B1 (en) 2002-01-22 2005-08-30 Cadence Design Systems, Inc. Method and apparatus for defining vias
US7013451B1 (en) 2002-01-22 2006-03-14 Cadence Design Systems, Inc. Method and apparatus for performing routability checking
US7089524B1 (en) 2002-01-22 2006-08-08 Cadence Design Systems, Inc. Topological vias route wherein the topological via does not have a coordinate within the region
US7117468B1 (en) 2002-01-22 2006-10-03 Cadence Design Systems, Inc. Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts
US7036105B1 (en) 2002-01-22 2006-04-25 Cadence Design Systems, Inc. Integrated circuits with at least one layer that has more than one preferred interconnect direction, and method for manufacturing such IC's
US6944841B1 (en) 2002-01-22 2005-09-13 Cadence Design Systems, Inc. Method and apparatus for proportionate costing of vias
US6892371B1 (en) 2002-01-22 2005-05-10 Cadence Design Systems, Inc. Method and apparatus for performing geometric routing
US20030145311A1 (en) * 2002-01-25 2003-07-31 Wheeler William R. Generating simulation code
US20030188275A1 (en) * 2002-03-27 2003-10-02 Meares Lawrence G. System and method of preventing the simulation of a circuit if a change to the circuit topology is detected
US7051298B1 (en) 2002-06-04 2006-05-23 Cadence Design Systems, Inc. Method and apparatus for specifying a distance between an external state and a set of states in space
US7058917B1 (en) 2002-06-04 2006-06-06 Cadence Design Systems, Inc. Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space
US7047512B1 (en) 2002-06-04 2006-05-16 Cadence Design Systems, Inc. Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space
US7069531B1 (en) 2002-07-15 2006-06-27 Cadence Design Systems, Inc. Method and apparatus for identifying a path between source and target states in a space with more than two dimensions
US6760899B1 (en) * 2002-08-08 2004-07-06 Xilinx, Inc. Dedicated resource placement enhancement
US7171635B2 (en) * 2002-11-18 2007-01-30 Cadence Design Systems, Inc. Method and apparatus for routing
US7080342B2 (en) * 2002-11-18 2006-07-18 Cadence Design Systems, Inc Method and apparatus for computing capacity of a region for non-Manhattan routing
US7003752B2 (en) * 2002-11-18 2006-02-21 Cadence Design Systems, Inc. Method and apparatus for routing
US6892369B2 (en) * 2002-11-18 2005-05-10 Cadence Design Systems, Inc. Method and apparatus for costing routes of nets
US6988257B2 (en) * 2002-11-18 2006-01-17 Cadence Design Systems, Inc. Method and apparatus for routing
US7624367B2 (en) 2002-11-18 2009-11-24 Cadence Design Systems, Inc. Method and system for routing
US7216308B2 (en) * 2002-11-18 2007-05-08 Cadence Design Systems, Inc. Method and apparatus for solving an optimization problem in an integrated circuit layout
US7047513B2 (en) * 2002-11-18 2006-05-16 Cadence Design Systems, Inc. Method and apparatus for searching for a three-dimensional global path
US7010771B2 (en) * 2002-11-18 2006-03-07 Cadence Design Systems, Inc. Method and apparatus for searching for a global path
US7093221B2 (en) * 2002-11-18 2006-08-15 Cadence Design Systems, Inc. Method and apparatus for identifying a group of routes for a set of nets
US7480885B2 (en) * 2002-11-18 2009-01-20 Cadence Design Systems, Inc. Method and apparatus for routing with independent goals on different layers
US6996789B2 (en) * 2002-11-18 2006-02-07 Cadence Design Systems, Inc. Method and apparatus for performing an exponential path search
US7089519B1 (en) 2002-12-31 2006-08-08 Cadence Design System, Inc. Method and system for performing placement on non Manhattan semiconductor integrated circuits
US7506295B1 (en) 2002-12-31 2009-03-17 Cadence Design Systems, Inc. Non manhattan floor plan architecture for integrated circuits
US7013445B1 (en) 2002-12-31 2006-03-14 Cadence Design Systems, Inc. Post processor for optimizing manhattan integrated circuits placements into non manhattan placements
US20050144575A1 (en) * 2003-03-04 2005-06-30 Fujitsu Limited Circuit arrangement design method and circuit arrangement design program
JP4151964B2 (ja) * 2003-09-30 2008-09-17 株式会社東芝 情報表示システムおよび情報表示方法
JP4476831B2 (ja) * 2004-06-08 2010-06-09 株式会社リコー プリント配線板作業関連情報表示システム、プリント配線板作業関連情報表示方法、この表示方法を利用したプリント回路実装品の製造方法、この表示方法を実行させるコンピュータプログラム及びこのコンピュータプログラムを記録可能な記録媒体
US7200829B2 (en) * 2004-06-24 2007-04-03 International Business Machines Corporation I/O circuit power routing system and method
US7536664B2 (en) 2004-08-12 2009-05-19 International Business Machines Corporation Physical design system and method
US7284227B1 (en) * 2004-10-15 2007-10-16 Xilinx, Inc. Method and system for generating implementation files from a high level specification
US7334209B1 (en) 2004-10-15 2008-02-19 Xilinx, Inc. Method and system for generating multiple implementation views of an IC design
US7428721B2 (en) * 2004-12-01 2008-09-23 Tabula, Inc. Operational cycle assignment in a configurable IC
US7236009B1 (en) * 2004-12-01 2007-06-26 Andre Rohe Operational time extension
JP4448466B2 (ja) * 2005-03-17 2010-04-07 富士通株式会社 論理回路設計方法、論理回路設計プログラム及び論理回路設計装置
JP2006323643A (ja) * 2005-05-19 2006-11-30 Nec Electronics Corp 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法
US7492186B2 (en) 2005-07-15 2009-02-17 Tabula, Inc. Runtime loading of configuration data in a configurable IC
WO2007017933A1 (ja) * 2005-08-09 2007-02-15 Fujitsu Limited 遅延時間表示方法、その装置、及びプログラム
JP2007149061A (ja) * 2005-10-31 2007-06-14 Seiko Epson Corp レイアウトシステムおよびレイアウトプログラム、並びにレイアウト方法
US7503020B2 (en) * 2006-06-19 2009-03-10 International Business Machines Corporation IC layout optimization to improve yield
US7516437B1 (en) * 2006-07-20 2009-04-07 Xilinx, Inc. Skew-driven routing for networks
US7577933B1 (en) * 2006-11-17 2009-08-18 Sun Microsystems, Inc. Timing driven pin assignment
US7793243B1 (en) * 2006-12-04 2010-09-07 Clk Design Automation, Inc. Multi-engine static analysis
WO2008084534A1 (ja) * 2007-01-10 2008-07-17 Fujitsu Limited 設計支援システム、方法、及びプログラム
JP4526596B2 (ja) * 2007-03-28 2010-08-18 富士通セミコンダクター株式会社 信号遅延評価プログラム、信号遅延評価方法、および信号遅延評価装置
US8069425B2 (en) 2007-06-27 2011-11-29 Tabula, Inc. Translating a user design in a configurable IC for debugging the user design
WO2009039462A1 (en) * 2007-09-19 2009-03-26 Tabula, Inc. Method and system for reporting on a primary circuit structure of an integrated circuit (ic) using a secondary circuit structure of the ic
JP5056363B2 (ja) * 2007-11-12 2012-10-24 富士通株式会社 配線経路情報生成方法、配線経路情報生成プログラムおよび配線経路情報生成装置
US8863067B1 (en) 2008-02-06 2014-10-14 Tabula, Inc. Sequential delay analysis by placement engines
US8555218B2 (en) 2008-05-24 2013-10-08 Tabula, Inc. Decision modules
US8166435B2 (en) * 2008-06-26 2012-04-24 Tabula, Inc. Timing operations in an IC with configurable circuits
US8525548B2 (en) 2008-08-04 2013-09-03 Tabula, Inc. Trigger circuits and event counters for an IC
EP2190022B1 (en) * 2008-11-20 2013-01-02 Hitachi Ltd. Spin-polarised charge carrier device
US8181139B1 (en) * 2008-12-22 2012-05-15 Lattice Semicondutor Corporation Multi-priority placement for configuring programmable logic devices
US20110119544A1 (en) * 2009-06-09 2011-05-19 William Matthew Hogan User Guided Short Correction And Schematic Fix Visualization
US8438530B2 (en) * 2009-07-22 2013-05-07 Synopsys, Inc. Connection navigation in electronic design automation
US8205183B1 (en) * 2009-09-18 2012-06-19 Altera Corporation Interactive configuration of connectivity in schematic diagram of integrated circuit design
JP5544851B2 (ja) * 2009-12-01 2014-07-09 富士通株式会社 伝送装置および電子回路ボード
US8438524B1 (en) 2009-12-30 2013-05-07 Cadence Design Systems, Inc. Hierarchical editing of printed circuit board pin assignment
JP2011186625A (ja) * 2010-03-05 2011-09-22 Renesas Electronics Corp 半導体集積回路のレイアウト装置及びレイアウト方法
EP2553815A1 (en) 2010-04-02 2013-02-06 Tabula, Inc. System and method for reducing reconfiguration power usage
US8448111B2 (en) 2011-01-07 2013-05-21 Atrenta, Inc. System and method for metastability verification of circuits of an integrated circuit
US8510702B2 (en) * 2011-11-15 2013-08-13 Texas Instruments Incorporated Interactive routing editor with symbolic and geometric views for integrated circuit layout
US8984464B1 (en) 2011-11-21 2015-03-17 Tabula, Inc. Detailed placement with search and repair
US8464196B1 (en) * 2012-03-28 2013-06-11 Cadence Design Systems, Inc. Method and system for routing optimally between terminals through intermediate vias in a circuit design
US8584077B1 (en) * 2012-07-30 2013-11-12 Agilent Technologies, Inc. User-controllable connectivity engine for electronic design automation tools
US8701070B2 (en) * 2012-09-13 2014-04-15 Taiwan Semiconductor Manufacturing Company Limited Group bounding box region-constrained placement for integrated circuit design
US8789001B1 (en) 2013-02-20 2014-07-22 Tabula, Inc. System and method for using fabric-graph flow to determine resource costs
US9436565B2 (en) 2013-07-04 2016-09-06 Altera Corporation Non-intrusive monitoring and control of integrated circuits
US9536030B2 (en) * 2014-06-12 2017-01-03 International Business Machines Corporation Optimization of integrated circuit physical design
US9633163B1 (en) * 2015-01-05 2017-04-25 Cadence Design Systems, Inc. System and method for displaying routing options in an electronic design
KR101896993B1 (ko) * 2016-06-08 2018-09-11 아주대학교산학협력단 이동체의 경로 결정 방법 및 장치
US10078723B1 (en) * 2016-09-30 2018-09-18 Cadence Design Systems, Inc. Method and apparatus for design rules driven interactive violation display
US10642949B2 (en) 2017-06-07 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Cell placement site optimization
US10719642B2 (en) * 2018-10-17 2020-07-21 Caterpillar Inc. Automated generation of electronics schematics with single wire tracing
US11036899B1 (en) * 2020-02-11 2021-06-15 CyberSecure IPS, LLC Method and system for determining optimal pathways for installing cables in an infrastructure
CN111339726B (zh) * 2020-02-26 2022-04-05 福州大学 考虑电压转换速率的X结构Steiner树构造方法
US11301606B1 (en) 2021-05-11 2022-04-12 Windbond Electronics Corp. Counting method for counting the stage number passing through a signal path on a graphical user interface
KR20230122516A (ko) * 2022-02-14 2023-08-22 주식회사 마키나락스 금지 영역 정보를 기반으로 반도체 소자를 배치하는 방법
CN116090396B (zh) * 2022-12-29 2023-09-26 芯行纪科技有限公司 显示芯片设计的数据流的方法及相关设备

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0785250B2 (ja) * 1986-09-30 1995-09-13 株式会社東芝 論理回路図処理装置
US5155836A (en) * 1987-01-27 1992-10-13 Jordan Dale A Block diagram system and method for controlling electronic instruments with simulated graphic display
JPS6426979A (en) * 1987-07-23 1989-01-30 Toshiba Corp Searching device for logic circuit
JP2535976B2 (ja) * 1987-11-17 1996-09-18 株式会社日立製作所 形態接続構成自動作成システム
US4970664A (en) * 1988-06-10 1990-11-13 Kaiser Richard R Critical path analyzer with path context window
US5111413A (en) * 1989-03-24 1992-05-05 Vantage Analysis Systems, Inc. Computer-aided engineering
US5051938A (en) * 1989-06-23 1991-09-24 Hyduke Stanley M Simulation of selected logic circuit designs
JPH03188650A (ja) * 1989-12-18 1991-08-16 Hitachi Ltd 配線経路処理方法、配線経路処理システム、及び半導体集積回路
US5077676A (en) * 1990-03-30 1991-12-31 International Business Machines Corporation Reducing clock skew in large-scale integrated circuits
US5623418A (en) * 1990-04-06 1997-04-22 Lsi Logic Corporation System and method for creating and validating structural description of electronic system
US5870308A (en) * 1990-04-06 1999-02-09 Lsi Logic Corporation Method and system for creating and validating low-level description of electronic design
US5553002A (en) * 1990-04-06 1996-09-03 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface
US5220512A (en) * 1990-04-19 1993-06-15 Lsi Logic Corporation System for simultaneous, interactive presentation of electronic circuit diagrams and simulation data
US5222030A (en) * 1990-04-06 1993-06-22 Lsi Logic Corporation Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from high-level semantic specifications and descriptions thereof
US5541849A (en) * 1990-04-06 1996-07-30 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of timing parameters
US5572436A (en) * 1990-04-06 1996-11-05 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design
US5544067A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation
US5555201A (en) * 1990-04-06 1996-09-10 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information
JP2663680B2 (ja) * 1990-05-24 1997-10-15 松下電器産業株式会社 チャネル配線方法
JP2563663B2 (ja) * 1990-08-20 1996-12-11 松下電器産業株式会社 論理設計処理装置およびタイミング調整方法
US5381524B2 (en) * 1991-11-12 1997-07-08 Chronology Corp Automated development of timing diagrams for electrical circuits
US5483461A (en) * 1993-06-10 1996-01-09 Arcsys, Inc. Routing algorithm method for standard-cell and gate-array integrated circuit design
US5461576A (en) * 1993-09-01 1995-10-24 Arcsys, Inc. Electronic design automation tool for the design of a semiconductor integrated circuit chip
US5572717A (en) * 1994-04-06 1996-11-05 Altera Corporation Method and apparatus for assigning and analyzing timing specifications in a computer aided engineering program
US5587923A (en) * 1994-09-07 1996-12-24 Lsi Logic Corporation Method for estimating routability and congestion in a cell placement for integrated circuit chip
US5638291A (en) * 1994-10-14 1997-06-10 Vlsi Technology, Inc. Method and apparatus for making integrated circuits by inserting buffers into a netlist to control clock skew
JP4000198B2 (ja) * 1994-10-20 2007-10-31 富士通株式会社 会話型回路設計装置
US5828580A (en) * 1994-11-08 1998-10-27 Epic Design Technology, Inc. Connectivity-based approach for extracting parasitic layout in an integrated circuit
US5610832A (en) * 1994-11-22 1997-03-11 Mentor Graphics Corporation Integrated circuit design apparatus with multiple connection modes
US5507029A (en) * 1995-01-11 1996-04-09 International Business Machines Corporation Method for minimizing the time skew of electrical signals in very large scale integrated circuits

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7240317B2 (en) 2000-10-03 2007-07-03 Fujitsu Limited Placement/net wiring processing system
US7240318B2 (en) 2000-10-03 2007-07-03 Fujitsu Limited Placement/net wiring processing system
US7944446B2 (en) 2007-02-13 2011-05-17 Fujitsu Limited Device and method for displaying delay analysis results, and computer product
JP2011243220A (ja) * 2011-07-22 2011-12-01 Nec Corp 電子回路設計システムとプリント基板の設計装置
JP2014170595A (ja) * 2014-06-25 2014-09-18 Fujitsu Ltd レイアウト設計方法及びレイアウト設計支援プログラム
US10635846B2 (en) 2017-08-18 2020-04-28 Fujitsu Limited Timing error analysis method and information processing apparatus

Also Published As

Publication number Publication date
US6240541B1 (en) 2001-05-29
US5889677A (en) 1999-03-30
JP3351651B2 (ja) 2002-12-03

Similar Documents

Publication Publication Date Title
JP3351651B2 (ja) 会話型回路設計装置
US5521837A (en) Timing driven method for laying out a user&#39;s circuit onto a programmable integrated circuit device
JP4128251B2 (ja) 配線密度予測方法およびセル配置装置
JP4000198B2 (ja) 会話型回路設計装置
US6543043B1 (en) Inter-region constraint-based router for use in electronic design automation
US6298468B1 (en) Placement-based pin optimization method and apparatus for computer-aided circuit design
US8166435B2 (en) Timing operations in an IC with configurable circuits
US7870529B2 (en) Operational cycle assignment in a configurable IC
US9041430B2 (en) Operational time extension
US8443333B2 (en) Computer product, apparatus, and method for supporting design
US8510702B2 (en) Interactive routing editor with symbolic and geometric views for integrated circuit layout
US6526561B2 (en) Database for designing integrated circuit device, and method for designing integrated circuit device
US20090300565A1 (en) Method for prioritizing nodes for rerouting and device therefor
JP2001338006A (ja) 論理自動設計支援方法および装置
JP2004102703A (ja) レジスタ転送レベル設計支援装置
JP3848685B2 (ja) 半導体集積回路の配置支援方法
Mo et al. Fishbone: a block-level placement and routing scheme
JP3422645B2 (ja) 回路素子配置装置
He Detailed-routability-driven and timing-driven scalable parallel global routing
JPH10334132A (ja) 回路基板設計方法および回路基板設計方法を実現するコンピュータプログラムを記録した記録媒体並びに回路基板設計装置
JPH11121626A (ja) 概略経路決定方法および概略経路決定方式
JP3111970B2 (ja) 半導体集積回路の自動配線方法
Hadley A system for interactive high-level synthesis
SI A Fast Floor Planning Algorithm for Architectural Evaluation
Mo et al. Circuit Structures

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100920

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100920

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110920

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130920

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees