JP3206557B2 - 配線容量算出方法 - Google Patents
配線容量算出方法Info
- Publication number
- JP3206557B2 JP3206557B2 JP23096798A JP23096798A JP3206557B2 JP 3206557 B2 JP3206557 B2 JP 3206557B2 JP 23096798 A JP23096798 A JP 23096798A JP 23096798 A JP23096798 A JP 23096798A JP 3206557 B2 JP3206557 B2 JP 3206557B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- capacitance
- length
- linear approximation
- wiring length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】本発明は半導体装置のレイア
ウトにおいて、チップにレイアウトする導体パターンで
構成される配線に寄生する配線容量を算出する方法に関
する。
ウトにおいて、チップにレイアウトする導体パターンで
構成される配線に寄生する配線容量を算出する方法に関
する。
【0002】
【従来の技術】近年の半導体装置の高集積化、高密度化
に伴い、半導体装置のチップ上に形成する導電パターン
からなる配線の配線幅寸法や隣接配線間隔の微細化が進
められ、同時に下層と上層の配線間を絶縁する絶縁膜の
膜厚の薄膜化も進められている。このため、平面上で隣
接する配線間、あるいは上下層の配線間に容量が寄生
し、この寄生容量によって配線での配線遅延が生じる要
因となる。したがって、配線を形成する際、特に複数本
の配線をレイアウトする際に、当該レイアウトした個々
の配線に寄生する配線容量を算出し、この算出した配線
容量に基づいて遅延計算を行い、半導体装置の動作をシ
ミュレーションしている。
に伴い、半導体装置のチップ上に形成する導電パターン
からなる配線の配線幅寸法や隣接配線間隔の微細化が進
められ、同時に下層と上層の配線間を絶縁する絶縁膜の
膜厚の薄膜化も進められている。このため、平面上で隣
接する配線間、あるいは上下層の配線間に容量が寄生
し、この寄生容量によって配線での配線遅延が生じる要
因となる。したがって、配線を形成する際、特に複数本
の配線をレイアウトする際に、当該レイアウトした個々
の配線に寄生する配線容量を算出し、この算出した配線
容量に基づいて遅延計算を行い、半導体装置の動作をシ
ミュレーションしている。
【0003】このような導体パターンで形成される配線
の容量を算出する手法として従来から種々の提案がなさ
れており、その一つとして、レイアウトした配線を所要
の長さの単位配線に分割し、分割した各単位配線につい
て、あらかじめ標本化してある単位配線容量データを参
照してそれぞれの容量を求め、しかる上で求められた各
単位配線の容量を加算して当該配線の全長における配線
容量を算出する技術が考えられている。図4はその一例
のフローチャートである。チップに形成された複数の配
線のうち、先ず算出対象となる配線を選択し(S20
1)、その配線を配線格子等を利用して微小寸法毎に分
割する(S202)。そして、分割した部分の1つを取
りだし(S203)、その部分の周囲の状況、例えば、
近接する素子や他の配線の寸法や距離、素材等を解析す
る(S204)。そして、解析された結果に基づいて、
予め設定されている容量パラメータテーブル(S20
5)と容量算出の式(S206)を参照して、当該配線
部分に近似する容量パラメータを選択し、算出式により
その配線部分の容量を算出する(S207 )。この算
出をステップS202で分割した全ての配線部分につい
て行い(S208)、かつ各配線部分で求めた容量を合
計することで(S209 )、選択した配線の全長にお
ける容量を算出する。この処理をチップ上の全ての配線
に対して行うことで(S210)、レイアウトした配線
の容量を算出することが可能となる。この種の技術とし
ては、例えば、特開平6−120343号公報に記載の
技術がある。
の容量を算出する手法として従来から種々の提案がなさ
れており、その一つとして、レイアウトした配線を所要
の長さの単位配線に分割し、分割した各単位配線につい
て、あらかじめ標本化してある単位配線容量データを参
照してそれぞれの容量を求め、しかる上で求められた各
単位配線の容量を加算して当該配線の全長における配線
容量を算出する技術が考えられている。図4はその一例
のフローチャートである。チップに形成された複数の配
線のうち、先ず算出対象となる配線を選択し(S20
1)、その配線を配線格子等を利用して微小寸法毎に分
割する(S202)。そして、分割した部分の1つを取
りだし(S203)、その部分の周囲の状況、例えば、
近接する素子や他の配線の寸法や距離、素材等を解析す
る(S204)。そして、解析された結果に基づいて、
予め設定されている容量パラメータテーブル(S20
5)と容量算出の式(S206)を参照して、当該配線
部分に近似する容量パラメータを選択し、算出式により
その配線部分の容量を算出する(S207 )。この算
出をステップS202で分割した全ての配線部分につい
て行い(S208)、かつ各配線部分で求めた容量を合
計することで(S209 )、選択した配線の全長にお
ける容量を算出する。この処理をチップ上の全ての配線
に対して行うことで(S210)、レイアウトした配線
の容量を算出することが可能となる。この種の技術とし
ては、例えば、特開平6−120343号公報に記載の
技術がある。
【0004】
【発明が解決しようとする課題】このような配線を分割
して算出を行う技術では、配線がチップ上において長く
レイアウトされているような場合には、配線の分割され
た各部における容量をそれぞれ適切に算出できるため、
配線全体の容量をより高精度に算出する上では有利であ
る。しかしながら、この技術では、配線を一定の微小な
単位長さの単位配線に区分しているため、配線長が長い
場合には分割する単位配線の数も多くなり、前記した単
位配線の容量を求めるための処理工数がそれだけ増大す
る。したがって、チップの高集積化、高密度化に伴って
配線本数が増加され、これによりチップの総配線長がま
すます長くされる場合には、チップ全体における配線容
量の算出処理工数が極めて多くなり、算出に長時間を要
することになる。
して算出を行う技術では、配線がチップ上において長く
レイアウトされているような場合には、配線の分割され
た各部における容量をそれぞれ適切に算出できるため、
配線全体の容量をより高精度に算出する上では有利であ
る。しかしながら、この技術では、配線を一定の微小な
単位長さの単位配線に区分しているため、配線長が長い
場合には分割する単位配線の数も多くなり、前記した単
位配線の容量を求めるための処理工数がそれだけ増大す
る。したがって、チップの高集積化、高密度化に伴って
配線本数が増加され、これによりチップの総配線長がま
すます長くされる場合には、チップ全体における配線容
量の算出処理工数が極めて多くなり、算出に長時間を要
することになる。
【0005】本発明の目的は、高集積化されたチップに
おける配線容量の算出を短時間で行うことを可能にした
配線容量の算出方法を提供することにある。
おける配線容量の算出を短時間で行うことを可能にした
配線容量の算出方法を提供することにある。
【0006】
【課題を解決するための手段】本発明の配線容量算出方
法は、レイアウトする配線の配線長をあらかじめ設定し
た線形近似可能限界配線長と比較し、前記配線の配線長
が前記線形近似可能限界配線長よりも長いときには、あ
らかじめ設定した単位配線容量に前記配線長を乗算して
当該配線に寄生する配線容量を算出し、前記配線の配線
長が前記線形近似可能限界配線長よりも短いときには、
前記配線を複数の微小長さの配線部分に分割し、かつ各
配線部分のそれぞれについて求めた配線容量を加算して
前記配線の配線容量を算出することを特徴とする。
法は、レイアウトする配線の配線長をあらかじめ設定し
た線形近似可能限界配線長と比較し、前記配線の配線長
が前記線形近似可能限界配線長よりも長いときには、あ
らかじめ設定した単位配線容量に前記配線長を乗算して
当該配線に寄生する配線容量を算出し、前記配線の配線
長が前記線形近似可能限界配線長よりも短いときには、
前記配線を複数の微小長さの配線部分に分割し、かつ各
配線部分のそれぞれについて求めた配線容量を加算して
前記配線の配線容量を算出することを特徴とする。
【0007】ここで、前記線形近似可能限界配線長は、
選択された複数の配線の配線容量を求め、前記求められ
た配線容量と当該配線の配線長との相関をとり、前記相
関に近似する線形特性を得るとともに、当該線形特性に
対する前記複数の配線の平均配線容量の誤差を求め、前
記誤差の分布があらかじめ設定した誤差以内である配線
長として求める。また、前記配線容量と配線長との相関
から得られる前記線形特性は、算出された複数の配線容
量を配線長の関数として原点を通る一次式で近似する直
線として求める。さらに、前記単位配線容量は、前記線
形特性の配線長変化に対する配線容量の変化率から求め
る。
選択された複数の配線の配線容量を求め、前記求められ
た配線容量と当該配線の配線長との相関をとり、前記相
関に近似する線形特性を得るとともに、当該線形特性に
対する前記複数の配線の平均配線容量の誤差を求め、前
記誤差の分布があらかじめ設定した誤差以内である配線
長として求める。また、前記配線容量と配線長との相関
から得られる前記線形特性は、算出された複数の配線容
量を配線長の関数として原点を通る一次式で近似する直
線として求める。さらに、前記単位配線容量は、前記線
形特性の配線長変化に対する配線容量の変化率から求め
る。
【0008】さらに、本発明の配線容量算出方法を適用
する場合には、例えば、前記線形近似可能限界配線長及
び単位配線容量を、当該配線がレイアウトされるチップ
種類や配線種類等の種類毎に蓄積し、次に配線をレイア
ウトするチップのチップ種類や配線種類等を当該レイア
ウト用のデータから抽出し、抽出したチップ種類や配線
種類等を前記蓄積したデータと比較し、前記チップ種類
及び配線種類等が一致又は近似する場合には前記蓄積し
た線形近似可能限界配線長及び単位配線容量を使用し、
一致又は近似しない場合には前記線形近似可能限界配線
長及び単位配線容量を求め、この求めた線形近似可能限
界配線長及び単位配線容量を使用することが好ましい。
する場合には、例えば、前記線形近似可能限界配線長及
び単位配線容量を、当該配線がレイアウトされるチップ
種類や配線種類等の種類毎に蓄積し、次に配線をレイア
ウトするチップのチップ種類や配線種類等を当該レイア
ウト用のデータから抽出し、抽出したチップ種類や配線
種類等を前記蓄積したデータと比較し、前記チップ種類
及び配線種類等が一致又は近似する場合には前記蓄積し
た線形近似可能限界配線長及び単位配線容量を使用し、
一致又は近似しない場合には前記線形近似可能限界配線
長及び単位配線容量を求め、この求めた線形近似可能限
界配線長及び単位配線容量を使用することが好ましい。
【0009】本発明によれば、容量を算出しようとする
配線の配線長が線形近似可能限界配線長よりも長いとき
には、あらかじめ設定した単位配線容量に当該配線の配
線長を乗算して当該配線に寄生する配線容量を算出して
いるため、これまでのように配線を複数の微小長さの配
線部分に分割し、かつ各配線部分のそれぞれについて求
めた配線容量を加算して前記配線の配線容量を算出する
工程が省略でき、迅速な算出が可能となる。その一方
で、算出する配線容量は、これまでの分割法と同程度の
精度での算出が可能である。
配線の配線長が線形近似可能限界配線長よりも長いとき
には、あらかじめ設定した単位配線容量に当該配線の配
線長を乗算して当該配線に寄生する配線容量を算出して
いるため、これまでのように配線を複数の微小長さの配
線部分に分割し、かつ各配線部分のそれぞれについて求
めた配線容量を加算して前記配線の配線容量を算出する
工程が省略でき、迅速な算出が可能となる。その一方
で、算出する配線容量は、これまでの分割法と同程度の
精度での算出が可能である。
【0010】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図1は本発明の算出方法の全体の処
理工程を示すフローチャートである。先ず、チップに形
成された複数の配線のうち、算出対象となる配線を選択
する(S101)。そして、選択した配線の全長をレイ
アウトデータから算出する(S102)。この算出で
は、配線の曲げ形成部分や分岐部分を含む配線全体の配
線長Lxを算出する。次いで、予め設定している線形近
似可能限界配線長LR(詳細は後述する)を参照し(S
103)、算出した配線長Lxを前記線形近似可能限界
配線長LRと比較する(S104)。そして、算出した
配線長が前記線形近似可能限界配線長LRよりも長い場
合には、同じく予め設定してある単位長さ当たりの配線
容量である単位配線容量CRを参照し(S105)、前
記算出した配線長Lxにこの単位配線容量CRを乗算
し、当該配線S1の配線容量C1を算出する(S10
6)。一方、前記ステップS104の判定において、算
出した配線長Lxが前記線形近似可能限界配線長LRよ
りも短い場合には、後述する分割算出法により配線容量
を算出する(S107)。そして、この配線容量の算出
処理をチップ上の全ての配線に対して行うことで(S1
08)、レイアウトした配線の容量を算出することが可
能となる
参照して説明する。図1は本発明の算出方法の全体の処
理工程を示すフローチャートである。先ず、チップに形
成された複数の配線のうち、算出対象となる配線を選択
する(S101)。そして、選択した配線の全長をレイ
アウトデータから算出する(S102)。この算出で
は、配線の曲げ形成部分や分岐部分を含む配線全体の配
線長Lxを算出する。次いで、予め設定している線形近
似可能限界配線長LR(詳細は後述する)を参照し(S
103)、算出した配線長Lxを前記線形近似可能限界
配線長LRと比較する(S104)。そして、算出した
配線長が前記線形近似可能限界配線長LRよりも長い場
合には、同じく予め設定してある単位長さ当たりの配線
容量である単位配線容量CRを参照し(S105)、前
記算出した配線長Lxにこの単位配線容量CRを乗算
し、当該配線S1の配線容量C1を算出する(S10
6)。一方、前記ステップS104の判定において、算
出した配線長Lxが前記線形近似可能限界配線長LRよ
りも短い場合には、後述する分割算出法により配線容量
を算出する(S107)。そして、この配線容量の算出
処理をチップ上の全ての配線に対して行うことで(S1
08)、レイアウトした配線の容量を算出することが可
能となる
【0011】以上概略説明した本発明の算出方法を詳細
に説明する。図2にチップの一例として多数のMOSト
ランジスタ素子Q1〜Q4を配列し、各MOSトランジ
スタ間を接続する複数のポリシリコン配線、ポリサイド
配線、アルミニウム配線等からなる配線S1,S2を形
成したチップCH1を示している。ここで、図1のステ
ップS101において、前記チップの複数の配線のう
ち、先ず最初に配線S1を選択したものとする。そし
て、前記ステップS102においては、前記配線S1を
レイアウトするレイアウトデータに基づいて、配線S1
の全長LXを求める。この処理は、これまでのレイアウ
ト技術に基づけば容易に実行することが可能であり、こ
こでは特にその説明は省略する。しかる上で、前記ステ
ップS104において、算出した配線長LXを線形近似
可能限界配線長LRと比較する。
に説明する。図2にチップの一例として多数のMOSト
ランジスタ素子Q1〜Q4を配列し、各MOSトランジ
スタ間を接続する複数のポリシリコン配線、ポリサイド
配線、アルミニウム配線等からなる配線S1,S2を形
成したチップCH1を示している。ここで、図1のステ
ップS101において、前記チップの複数の配線のう
ち、先ず最初に配線S1を選択したものとする。そし
て、前記ステップS102においては、前記配線S1を
レイアウトするレイアウトデータに基づいて、配線S1
の全長LXを求める。この処理は、これまでのレイアウ
ト技術に基づけば容易に実行することが可能であり、こ
こでは特にその説明は省略する。しかる上で、前記ステ
ップS104において、算出した配線長LXを線形近似
可能限界配線長LRと比較する。
【0012】ここで、前記線形近似可能限界配線長LR
についての説明に先立って、算出した配線長LXが前記
線形近似可能限界配線長LRよりも短い場合について説
明する。前記ステッブS104において、配線長LXが
線形近似可能限界配線長LRよりも短い場合には、前記
したような分割算出法により配線容量を算出する。この
分割容量算出法は、図4のフローチャートで説明した手
法であるが、図2に示した配線S1の例を用いて説明す
ると、図2のステップS201〜S203において、配
線容量を算出する配線を、レイアウト時に用いる図外の
配線格子によって複数の配線部分に分割する。そして、
まず、分割した各配線部分から1つを取り出し、ステッ
ブS204における周辺状況の解析として、当該配線部
分に対し平面方向、及び厚さ方向のそれぞれにおいて隣
接する素子や配線を検出する。図3は図2のAA線の断
面構造を模式的に示す断面図であり、シリコン基板11
上に形成された素子分離絶縁膜12によって素子領域が
区画されており、素子領域にはゲート絶縁膜13及びゲ
ート電極14により前記MOSトランジスタQ2が形成
されている。そして、層間絶縁膜15上に前記配線S
1,S2が形成され、上層絶縁膜16によって被覆され
ている。そして、この場合には、前記配線部分S1xに
対して、配線S2が平面方向に隣接され、MOSトラン
ジスタQ2のソース・ドレイン領域SDやゲート電極1
4が厚さ方向に近接されている。
についての説明に先立って、算出した配線長LXが前記
線形近似可能限界配線長LRよりも短い場合について説
明する。前記ステッブS104において、配線長LXが
線形近似可能限界配線長LRよりも短い場合には、前記
したような分割算出法により配線容量を算出する。この
分割容量算出法は、図4のフローチャートで説明した手
法であるが、図2に示した配線S1の例を用いて説明す
ると、図2のステップS201〜S203において、配
線容量を算出する配線を、レイアウト時に用いる図外の
配線格子によって複数の配線部分に分割する。そして、
まず、分割した各配線部分から1つを取り出し、ステッ
ブS204における周辺状況の解析として、当該配線部
分に対し平面方向、及び厚さ方向のそれぞれにおいて隣
接する素子や配線を検出する。図3は図2のAA線の断
面構造を模式的に示す断面図であり、シリコン基板11
上に形成された素子分離絶縁膜12によって素子領域が
区画されており、素子領域にはゲート絶縁膜13及びゲ
ート電極14により前記MOSトランジスタQ2が形成
されている。そして、層間絶縁膜15上に前記配線S
1,S2が形成され、上層絶縁膜16によって被覆され
ている。そして、この場合には、前記配線部分S1xに
対して、配線S2が平面方向に隣接され、MOSトラン
ジスタQ2のソース・ドレイン領域SDやゲート電極1
4が厚さ方向に近接されている。
【0013】その上で、ステップS204において、当
該配線部分S1xと、これに近接する前記配線S2、M
OSトランジスタQ2のソース・ドレイン領域SDとゲ
ート電極14対向位置関係、両者間の間隔寸法等を求
め、これをあらかじめ求められている容量パラメータテ
ーブルを参照して一致又は近似する容量パラメータを選
択し(S205)、この容量パラメータを用いて容量算
出の数式(S206)により前記配線部分S1xの各容
量C11,C12,C13を算出する。そして、前記各
容量C11,C12,C13を加算することにより、当
該配線部分の配線容量C1xを算出する(S207)。
以下、同様にして、当該配線の分割した全ての配線部分
のそれぞれについて配線容量を算出し、算出した配線容
量をステップS209において全て加算し、当該配線の
配線容量を算出する。
該配線部分S1xと、これに近接する前記配線S2、M
OSトランジスタQ2のソース・ドレイン領域SDとゲ
ート電極14対向位置関係、両者間の間隔寸法等を求
め、これをあらかじめ求められている容量パラメータテ
ーブルを参照して一致又は近似する容量パラメータを選
択し(S205)、この容量パラメータを用いて容量算
出の数式(S206)により前記配線部分S1xの各容
量C11,C12,C13を算出する。そして、前記各
容量C11,C12,C13を加算することにより、当
該配線部分の配線容量C1xを算出する(S207)。
以下、同様にして、当該配線の分割した全ての配線部分
のそれぞれについて配線容量を算出し、算出した配線容
量をステップS209において全て加算し、当該配線の
配線容量を算出する。
【0014】このように、分割算出法では、分割した配
線部分をそれぞれの部分毎に周辺状況を解析しながら各
配線部分の配線容量を算出するため、配線パターンが複
雑な場合、あるいは複数の配線や素子が高密度に配設さ
れているような場合においても配線容量を高精度に算出
できる。しかしながら、その反面、配線の微小寸法毎に
配線容量を算出するために、配線長が長くなると分割す
る配線部分の数が増大し、配線の全長にわたって配線容
量を算出するための時間が長くなることは前記した通り
である。
線部分をそれぞれの部分毎に周辺状況を解析しながら各
配線部分の配線容量を算出するため、配線パターンが複
雑な場合、あるいは複数の配線や素子が高密度に配設さ
れているような場合においても配線容量を高精度に算出
できる。しかしながら、その反面、配線の微小寸法毎に
配線容量を算出するために、配線長が長くなると分割す
る配線部分の数が増大し、配線の全長にわたって配線容
量を算出するための時間が長くなることは前記した通り
である。
【0015】次に、図1に示した本発明方法のステップ
S104において、算出した配線長LXを線形近似可能
限界配線長LRと比較し、配線長LXが線形近似可能限
界配線長LRよりも長い場合について説明する。ここ
で、前記線形近似可能限界配線長LR、及びこれに関連
する単位配線容量CRについて説明する。図5は、本発
明者が種々のチップの異なる配線長の配線に対して前記
した分割算出法を用いて、すなわち高精度と言える配線
容量算出手法を用いて算出した配線容量CAをプロット
したグラフである。同図において、横軸は個々の配線の
配線長、縦軸は算出した算出配線容量である。そして、
これらの算出配線容量を配線長の関数として原点を通る
一次式で記事した直線を線形特性FAとして求めたもの
である。また、図6は個々の算出配線容量CAに対する
前記近似直線によって求めた前記線形特性FA上の平均
配線容量CCの誤差(誤差=(CA−CC)/CA:
%)(以下、算出誤差と称する)を求めた結果をグラフ
に示したものである。同図では、横軸に対象となる配線
長を、縦軸に誤差を示し、各配線における算出誤差をプ
ロットしたものである。これから、配線長が短い配線で
は、算出誤差のばらつきが大きいが、配線長が長くなる
と算出誤差のばらつきが少なくなり、誤差がほぼ0
(%)、すなわち算出配線容量CAが線形特性FA、す
なわち平均配線容量CCにほぼ一致することが判る。こ
れは、配線長が短い場合には、配線のある部分の状況が
平均的なものからかけ離れていると、その部分での誤差
がそのまま算出結果に影響してくるためである。これに
対し、配線長がある程度長くなると、その配線の各部分
の周囲の状況として様々な状況がまんべんなく出現する
ため、各部分の算出誤差の影響が緩和され、全体として
平均化した配線容量に落ちつくためである。
S104において、算出した配線長LXを線形近似可能
限界配線長LRと比較し、配線長LXが線形近似可能限
界配線長LRよりも長い場合について説明する。ここ
で、前記線形近似可能限界配線長LR、及びこれに関連
する単位配線容量CRについて説明する。図5は、本発
明者が種々のチップの異なる配線長の配線に対して前記
した分割算出法を用いて、すなわち高精度と言える配線
容量算出手法を用いて算出した配線容量CAをプロット
したグラフである。同図において、横軸は個々の配線の
配線長、縦軸は算出した算出配線容量である。そして、
これらの算出配線容量を配線長の関数として原点を通る
一次式で記事した直線を線形特性FAとして求めたもの
である。また、図6は個々の算出配線容量CAに対する
前記近似直線によって求めた前記線形特性FA上の平均
配線容量CCの誤差(誤差=(CA−CC)/CA:
%)(以下、算出誤差と称する)を求めた結果をグラフ
に示したものである。同図では、横軸に対象となる配線
長を、縦軸に誤差を示し、各配線における算出誤差をプ
ロットしたものである。これから、配線長が短い配線で
は、算出誤差のばらつきが大きいが、配線長が長くなる
と算出誤差のばらつきが少なくなり、誤差がほぼ0
(%)、すなわち算出配線容量CAが線形特性FA、す
なわち平均配線容量CCにほぼ一致することが判る。こ
れは、配線長が短い場合には、配線のある部分の状況が
平均的なものからかけ離れていると、その部分での誤差
がそのまま算出結果に影響してくるためである。これに
対し、配線長がある程度長くなると、その配線の各部分
の周囲の状況として様々な状況がまんべんなく出現する
ため、各部分の算出誤差の影響が緩和され、全体として
平均化した配線容量に落ちつくためである。
【0016】この結果に基づけば、配線長がある程度の
長さ以上の場合には、算出誤差をほとんど零とみなすこ
とができ、しかもこのことはチップ種類が同一或いは類
似でかつ配線材料やその配線幅や配線膜厚が同一又は類
似の配線であれば、配線パターンが異なる場合について
も一義的に言えることになる。したがって、図6の特性
において鎖線で示すような包絡線を求め、この包絡線か
ら算出誤差が零に近くなる状態の配線長LRを求め、こ
の求めた配線長LRを前記した「線形近似可能限界配線
長LR」と定義すれば、この線形近似可能限界配線長L
Rよりも長い配線長の配線に対しては、同じ又は類似の
チップ種で同じ又は近似の配線であれば、配線パターン
のいかんにかかわらず、前記算出配線容量CAをそのま
ま利用して配線容量を算出することが可能となる。その
ために、図5に示したように前記平均化により求めた線
形特性FAの傾き、すなわち、配線長の変化量に対する
算出配線容量CAの変化量の比を求め、この値を「単位
配線容量CR」と定義する。これにより、前記線形特性
FAが適用される前記線形近似可能限界配線長LR以上
の配線長の配線に対しては、その配線長に前記単位配線
容量CRを乗算することで、当該配線の配線容量を算出
することが可能となる。
長さ以上の場合には、算出誤差をほとんど零とみなすこ
とができ、しかもこのことはチップ種類が同一或いは類
似でかつ配線材料やその配線幅や配線膜厚が同一又は類
似の配線であれば、配線パターンが異なる場合について
も一義的に言えることになる。したがって、図6の特性
において鎖線で示すような包絡線を求め、この包絡線か
ら算出誤差が零に近くなる状態の配線長LRを求め、こ
の求めた配線長LRを前記した「線形近似可能限界配線
長LR」と定義すれば、この線形近似可能限界配線長L
Rよりも長い配線長の配線に対しては、同じ又は類似の
チップ種で同じ又は近似の配線であれば、配線パターン
のいかんにかかわらず、前記算出配線容量CAをそのま
ま利用して配線容量を算出することが可能となる。その
ために、図5に示したように前記平均化により求めた線
形特性FAの傾き、すなわち、配線長の変化量に対する
算出配線容量CAの変化量の比を求め、この値を「単位
配線容量CR」と定義する。これにより、前記線形特性
FAが適用される前記線形近似可能限界配線長LR以上
の配線長の配線に対しては、その配線長に前記単位配線
容量CRを乗算することで、当該配線の配線容量を算出
することが可能となる。
【0017】図7は前記線形近似可能限界配線長LR
と、単位配線容量CRをあらかじめ求めておく処理のフ
ローチャートである。先ず、レイアウトデータから対象
となるチップの種類、配線種類、及び各配線の配線長を
抽出し、これらを項目としたリストを作成する(S30
1)。次いで、前記各項目について、これまで蓄積され
てきたデータと比較し、同種又は類似のチップで、かつ
同種の配線に対するデータの有無を参照する(S30
2)。過去の蓄積データがある場合には、そのデータの
詳細をチェックし、その実績を判定した上で適用が可能
であれば当該データの線形近似可能限界配線長と単位配
線容量を今回の配線に対する各線形近似可能限界配線長
LRと単位配線容量CRとして援用する(S303)。
と、単位配線容量CRをあらかじめ求めておく処理のフ
ローチャートである。先ず、レイアウトデータから対象
となるチップの種類、配線種類、及び各配線の配線長を
抽出し、これらを項目としたリストを作成する(S30
1)。次いで、前記各項目について、これまで蓄積され
てきたデータと比較し、同種又は類似のチップで、かつ
同種の配線に対するデータの有無を参照する(S30
2)。過去の蓄積データがある場合には、そのデータの
詳細をチェックし、その実績を判定した上で適用が可能
であれば当該データの線形近似可能限界配線長と単位配
線容量を今回の配線に対する各線形近似可能限界配線長
LRと単位配線容量CRとして援用する(S303)。
【0018】一方、ステップS302において過去に同
種のデータが存在しない場合には、ここで改めて当該チ
ップ及び配線の線形近似可能限界配線長LRと単位配線
容量CRを求める。先ず、前記リストから配線長毎に数
本の配線を選択する(S304)。そして、選択した配
線について、図4に示した分割算出法により配線容量の
算出を行い、各配線の配線容量を求める(S305)。
この配線容量を図5に示したグラフにプロットすること
で、当該配線容量の線形特性FAを求め、かつこれから
単位配線長あたりの配線容量である単位配線容量CRを
求める(S306)。また、得られた単位配線容量CR
を各配線の配線長に乗算し、各配線の配線容量を算出す
るとともに、算出された配線容量を、ステップS305
で求めた配線容量と比較し、両者の誤差を算出する(S
307)。しかる上で、算出した誤差を、予め設定して
いる許容誤差設定値(S308)と比較し、その許容誤
差を図6に示したグラフにプロットし、その分布状況か
ら線形近似可能限界配線長LRを求める(S309)。
種のデータが存在しない場合には、ここで改めて当該チ
ップ及び配線の線形近似可能限界配線長LRと単位配線
容量CRを求める。先ず、前記リストから配線長毎に数
本の配線を選択する(S304)。そして、選択した配
線について、図4に示した分割算出法により配線容量の
算出を行い、各配線の配線容量を求める(S305)。
この配線容量を図5に示したグラフにプロットすること
で、当該配線容量の線形特性FAを求め、かつこれから
単位配線長あたりの配線容量である単位配線容量CRを
求める(S306)。また、得られた単位配線容量CR
を各配線の配線長に乗算し、各配線の配線容量を算出す
るとともに、算出された配線容量を、ステップS305
で求めた配線容量と比較し、両者の誤差を算出する(S
307)。しかる上で、算出した誤差を、予め設定して
いる許容誤差設定値(S308)と比較し、その許容誤
差を図6に示したグラフにプロットし、その分布状況か
ら線形近似可能限界配線長LRを求める(S309)。
【0019】このようにして線形近似可能限界配線長L
Rと単位配線容量CRを求めた上で、図1のステップS
104において、配線S1の配線長LXを線形近似可能
限界配線長LRと比較し、配線長LXがこの線形近似可
能限界配線長LRよりも長い場合には、ステップS10
6において、前記したように求めた単位配線容量CRに
当該配線の配線長を乗算し、これにより当該配線の配線
容量を算出することが可能となる。したがって、配線容
量を算出する配線の配線長が、前記線形近似可能限界配
線長LRよりも長い場合には、単位配線容量CRに配線
長LXを乗算した簡易な算出法によっても分割算出法と
同程度の高精度の配線容量を算出することが可能とな
る。これにより、図4に示した分割算出法を用いて配線
を複数の微小長さ部分に分割し、それぞれの部分におい
て配線容量を算出する処理が不要となり、算出処理工数
の削減を図り、処理速度の高速化が実現できる。
Rと単位配線容量CRを求めた上で、図1のステップS
104において、配線S1の配線長LXを線形近似可能
限界配線長LRと比較し、配線長LXがこの線形近似可
能限界配線長LRよりも長い場合には、ステップS10
6において、前記したように求めた単位配線容量CRに
当該配線の配線長を乗算し、これにより当該配線の配線
容量を算出することが可能となる。したがって、配線容
量を算出する配線の配線長が、前記線形近似可能限界配
線長LRよりも長い場合には、単位配線容量CRに配線
長LXを乗算した簡易な算出法によっても分割算出法と
同程度の高精度の配線容量を算出することが可能とな
る。これにより、図4に示した分割算出法を用いて配線
を複数の微小長さ部分に分割し、それぞれの部分におい
て配線容量を算出する処理が不要となり、算出処理工数
の削減を図り、処理速度の高速化が実現できる。
【0020】ここで、本発明者が種々のパターン形状の
配線について実際に本発明方法を用いて配線容量を算出
したところ、図8のチップCH2に例示するように、配
線の主幹部分S11に分岐した部分S12,S13が存
在する場合については、特に各分岐した部分S12,S
13を主幹部分S11から分割して配線容量を算出しな
くとも、分岐した部分S12,S13の配線長を主幹部
分S11の配線長に加算した総配線長を求め、この総配
線長を線形近似可能限界配線長LRと比較して本発明を
適用した場合においても、算出した配線容量の精度が十
分に高いものが得られており、本発明による算出処理速
度の高速化が実現できることが確認されている。
配線について実際に本発明方法を用いて配線容量を算出
したところ、図8のチップCH2に例示するように、配
線の主幹部分S11に分岐した部分S12,S13が存
在する場合については、特に各分岐した部分S12,S
13を主幹部分S11から分割して配線容量を算出しな
くとも、分岐した部分S12,S13の配線長を主幹部
分S11の配線長に加算した総配線長を求め、この総配
線長を線形近似可能限界配線長LRと比較して本発明を
適用した場合においても、算出した配線容量の精度が十
分に高いものが得られており、本発明による算出処理速
度の高速化が実現できることが確認されている。
【0021】なお、前記実施形態では、分割法による個
々の配線部分の配線容量を算出する手法として、前記し
たように個々の配線部分に近接する素子や他の配線との
間の容量を求めてこれらを加算する方法を用いた場合を
例示したが、この方法に限られるものではなく、これま
で考えられている種々の配線容量の算出方法を採用して
もよい。
々の配線部分の配線容量を算出する手法として、前記し
たように個々の配線部分に近接する素子や他の配線との
間の容量を求めてこれらを加算する方法を用いた場合を
例示したが、この方法に限られるものではなく、これま
で考えられている種々の配線容量の算出方法を採用して
もよい。
【0022】
【発明の効果】以上説明したように本発明は、選択され
た複数の配線について配線容量を求め、この求められた
配線容量と配線長との相関をとり、その相関に近似する
線形特性を得るとともに、当該線形特性に対する前記複
数の配線の平均配線容量の誤差を求め、前記誤差の分布
があらかじめ設定した誤差以内である配線長を線形近似
可能限界配線長として求めておき、その上で容量を算出
しようとする配線の配線長を求め、この配線長を線形近
似可能限界配線長と比較し、当該配線長が線形近似可能
限界配線長よりも長いときには、あらかじめ設定した単
位配線容量に当該配線の配線長を乗算して当該配線に寄
生する配線容量を算出しているため、配線長の長い配線
については、これまでのように配線を複数の微小長さの
配線部分に分割し、かつ各配線部分のそれぞれについて
求めた配線容量を加算して配線の配線容量を算出する処
理を省略することができ、またその場合においても、配
線容量の誤差があらかじめ設定した誤差以内の配線長に
ついてのみ配線容量の省略化を行うことになるため、十
分な精度の配線容量を算出することができ、これにより
算出処理工程数を削減し、迅速な算出が実現できる。
た複数の配線について配線容量を求め、この求められた
配線容量と配線長との相関をとり、その相関に近似する
線形特性を得るとともに、当該線形特性に対する前記複
数の配線の平均配線容量の誤差を求め、前記誤差の分布
があらかじめ設定した誤差以内である配線長を線形近似
可能限界配線長として求めておき、その上で容量を算出
しようとする配線の配線長を求め、この配線長を線形近
似可能限界配線長と比較し、当該配線長が線形近似可能
限界配線長よりも長いときには、あらかじめ設定した単
位配線容量に当該配線の配線長を乗算して当該配線に寄
生する配線容量を算出しているため、配線長の長い配線
については、これまでのように配線を複数の微小長さの
配線部分に分割し、かつ各配線部分のそれぞれについて
求めた配線容量を加算して配線の配線容量を算出する処
理を省略することができ、またその場合においても、配
線容量の誤差があらかじめ設定した誤差以内の配線長に
ついてのみ配線容量の省略化を行うことになるため、十
分な精度の配線容量を算出することができ、これにより
算出処理工程数を削減し、迅速な算出が実現できる。
【図1】本発明の配線容量算出方法のフローチャートで
ある。
ある。
【図2】本発明を適用するチップの模式的なレイアウト
図である。
図である。
【図3】図2のAA線に沿う模式的な拡大断面図であ
る。
る。
【図4】分割算出法のフローチャートである。
【図5】配線長と配線容量との相関から線形特性を求め
る方法を説明するための図である。
る方法を説明するための図である。
【図6】配線長に対する配線容量誤差と線形近似可能限
界配線長の相関を示す図である。
界配線長の相関を示す図である。
【図7】線形近似可能限界配線長と単位配線容量を求め
るフローチャートである。
るフローチャートである。
【図8】本発明が適用可能なチップの変形例の模式的な
レイアウト図である。
レイアウト図である。
CH1,CH2 チップ Q1〜Q4 MOSトランジスタ S1,S2,S11〜S13 配線 LX 容量が算出される配線の配線長 LR 線形近似可能限界配線長 CR 単位配線容量 CA 算出配線容量 11 シリコン基板 12 素子分離絶縁膜 13 ゲート絶縁膜 14 ゲート電極 15 層間絶縁膜 16 上層絶縁膜 SD ソース・ドレイン領域
Claims (5)
- 【請求項1】 レイアウトする配線の配線長をあらかじ
め設定した線形近似可能限界配線長と比較し、前記配線
の配線長が前記線形近似可能限界配線長よりも長いとき
には、あらかじめ設定した単位配線容量に前記配線長を
乗算して当該配線に寄生する配線容量を算出し、前記配
線の配線長が前記線形近似可能限界配線長よりも短いと
きには、前記配線を複数の微小長さの配線部分に分割
し、かつ各配線部分のそれぞれについて求めた配線容量
を加算して前記配線の配線容量を算出する方法であっ
て、前記線形近似可能限界配線長は、選択された複数の
配線の配線容量を求め、前記求められた配線容量と当該
配線の配線長との相関をとり、前記相関に近似する線形
特性を得るとともに、当該線形特性に対する前記複数の
配線の平均配線容量の誤差を求め、前記誤差の分布があ
らかじめ設定した誤差以内である配線長として求めるこ
とを特徴とする配線容量算出方法。 - 【請求項2】 前記配線容量と配線長との相関から得ら
れる前記線形特性は、算出された複数の配線容量を配線
長の関数として原点を通る一次式で近似する直線として
求めることを特徴とする請求項1に記載の配線容量算出
方法。 - 【請求項3】 前記単位配線容量は、前記線形特性の配
線長変化に対する配線容量の変化率から求めることを特
徴とする請求項2に記載の配線容量算出方法。 - 【請求項4】 前記各配線部分の配線容量は、前記各配
線部分の近傍に存在する素子、他の配線等とのそれぞれ
の間に生じる寄生容量を加算して求める請求項1ないし
3のいずれかに記載の配線容量算出方法。 - 【請求項5】 前記線形近似可能限界配線長及び単位配
線容量を、当該配線がレイアウトされるチップ種類や配
線種類等の種類毎に蓄積し、次に配線をレイアウトする
チップのチップ種類や配線種類等を当該レイアウト用の
データから抽出し、抽出したチップ種類や配線種類等を
前記蓄積したデータと比較し、前記チップ種類及び配線
種類等が一致又は類似する場合には前記蓄積した線形近
似可能限界配線長及び単位配線容量を使用し、一致又は
類似しない場合には前記線形近似可能限界配線長及び単
位配線容量を求め、この求めた線形近似可能限界配線長
及び単位配線容量を使用することを特徴とする請求項1
ないし4のいずれかに記載の配線容量算出方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23096798A JP3206557B2 (ja) | 1998-08-17 | 1998-08-17 | 配線容量算出方法 |
US09/372,964 US6374391B1 (en) | 1998-08-17 | 1999-08-12 | Method for estimating parasitic capacitance coupled to signal line longer than critical length at high-speed |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23096798A JP3206557B2 (ja) | 1998-08-17 | 1998-08-17 | 配線容量算出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000058662A JP2000058662A (ja) | 2000-02-25 |
JP3206557B2 true JP3206557B2 (ja) | 2001-09-10 |
Family
ID=16916137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23096798A Expired - Fee Related JP3206557B2 (ja) | 1998-08-17 | 1998-08-17 | 配線容量算出方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6374391B1 (ja) |
JP (1) | JP3206557B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001093982A (ja) * | 1999-09-22 | 2001-04-06 | Hitachi Ltd | 配線容量計算方法、クロストークディレイ計算方法、およびそれらのデータを記憶したコンピュータ読み取り可能な記憶媒体 |
US6539526B1 (en) * | 1999-12-22 | 2003-03-25 | Texas Instruments Incorporated | Method and apparatus for determining capacitances for a device within an integrated circuit |
US6467069B2 (en) * | 2000-12-15 | 2002-10-15 | International Business Machines Corporation | Timing closure and noise avoidance in detailed routing |
US6581196B2 (en) * | 2001-10-31 | 2003-06-17 | Intel Corporation | Automated crosstalk identification system |
US7080340B2 (en) * | 2003-11-26 | 2006-07-18 | International Business Machines Corporation | Interconnect-aware integrated circuit design |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0620110B2 (ja) | 1985-10-07 | 1994-03-16 | 日本電気株式会社 | 半導体装置 |
JPH02162759A (ja) | 1988-12-16 | 1990-06-22 | Hitachi Ltd | 半導体集積回路装置 |
JPH05151716A (ja) | 1991-11-28 | 1993-06-18 | Dainippon Printing Co Ltd | 磁気テープのデータバツクアツプ方法 |
JPH06120343A (ja) | 1992-10-08 | 1994-04-28 | Fujitsu Ltd | 配線容量演算装置及び配線容量算出方法 |
JP2638462B2 (ja) | 1993-12-29 | 1997-08-06 | 日本電気株式会社 | 半導体装置 |
US5568395A (en) * | 1994-06-29 | 1996-10-22 | Lsi Logic Corporation | Modeling and estimating crosstalk noise and detecting false logic |
JPH0877243A (ja) | 1994-07-05 | 1996-03-22 | Hitachi Ltd | 負荷容量演算方法、ディレイ演算方法、及び半導体集積回路の設計方法 |
JPH08123848A (ja) * | 1994-10-27 | 1996-05-17 | Sony Corp | シミュレーション方法 |
JP3351651B2 (ja) * | 1995-04-07 | 2002-12-03 | 富士通株式会社 | 会話型回路設計装置 |
US5761080A (en) * | 1995-11-22 | 1998-06-02 | International Business Machines Corporation | Method and apparatus for modeling capacitance in an integrated circuit |
JPH09205149A (ja) * | 1996-01-25 | 1997-08-05 | Nec Corp | 半導体集積回路のレイアウト方法 |
JPH09246391A (ja) * | 1996-03-06 | 1997-09-19 | Sharp Corp | 配線設計方法および配線設計装置 |
US6185722B1 (en) * | 1997-03-20 | 2001-02-06 | International Business Machines Corporation | Three dimensional track-based parasitic extraction |
JPH11340333A (ja) | 1998-05-26 | 1999-12-10 | Hitachi Ltd | 配線容量抽出システム,配線容量抽出方法及び記録媒体 |
US6240542B1 (en) * | 1998-07-14 | 2001-05-29 | Lsi Logic Corporation | Poly routing for chip interconnects with minimal impact on chip performance |
-
1998
- 1998-08-17 JP JP23096798A patent/JP3206557B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-12 US US09/372,964 patent/US6374391B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6374391B1 (en) | 2002-04-16 |
JP2000058662A (ja) | 2000-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9665679B2 (en) | Systems and methods for designing integrated circuits with consideration of horizontal and vertical wiring demand ratios | |
US6408427B1 (en) | Wire width planning and performance optimization for VLSI interconnects | |
KR100396900B1 (ko) | 반도체 집적 회로의 배선 캐패시턴스 추출 방법 및 이를기록한 기록 매체 | |
US20110066991A1 (en) | System and method for extracting parasitic elements | |
JP3206557B2 (ja) | 配線容量算出方法 | |
US7554108B2 (en) | Forming a semiconductor device feature using acquired parameters | |
JP3247600B2 (ja) | パターン発生方法 | |
JP3228272B2 (ja) | 半導体装置のレイアウト設計方法及び装置並びに記録媒体 | |
JPH03225862A (ja) | 電源幹線のレイアウト方法 | |
US6728943B2 (en) | Semiconductor circuit extraction apparatus and method | |
US6763503B1 (en) | Accurate wire load model | |
US20090215254A1 (en) | Design support system,computer readable medium, semiconductor device designing method and semiconductor device manufacturing method | |
US9583406B2 (en) | System and method for dual-region singulation | |
US20070298527A1 (en) | Determining geometrical configuration of interconnect structure | |
Tatsumi | Geometry optimization of sub-100nm node RF CMOS utilizing three dimensional TCAD simulation | |
CN116842887A (zh) | 基于相邻有源区效应的闪烁噪声模型及其提取方法 | |
US8709833B2 (en) | Measuring current and resistance using combined diodes/resistor structure to monitor integrated circuit manufacturing process variations | |
JP3653813B2 (ja) | シミュレーション方法 | |
JPH08123848A (ja) | シミュレーション方法 | |
US6372626B1 (en) | Method of reducing step heights in integrated circuits by using dummy conductive lines, and integrated circuits fabricated thereby | |
US7932103B2 (en) | Integrated circuit system with MOS device | |
JPH0737987A (ja) | 半導体集積回路配線方法 | |
Koren | Layer reassignment for antenna effect minimization in 3-layerchannel routing | |
JPH0355868A (ja) | 電子回路の配線間容量算出方法 | |
JPH0917875A (ja) | 半導体装置の自動レイアウト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |