JPH08172088A - 半導体素子のフィールド酸化膜形成方法 - Google Patents

半導体素子のフィールド酸化膜形成方法

Info

Publication number
JPH08172088A
JPH08172088A JP7167354A JP16735495A JPH08172088A JP H08172088 A JPH08172088 A JP H08172088A JP 7167354 A JP7167354 A JP 7167354A JP 16735495 A JP16735495 A JP 16735495A JP H08172088 A JPH08172088 A JP H08172088A
Authority
JP
Japan
Prior art keywords
oxide film
forming
film
field oxide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7167354A
Other languages
English (en)
Other versions
JP2871535B2 (ja
Inventor
Sang Hoon Park
相 ▲ほん▼ 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019940016088A external-priority patent/KR0125312B1/ko
Priority claimed from KR1019940016110A external-priority patent/KR100187676B1/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH08172088A publication Critical patent/JPH08172088A/ja
Application granted granted Critical
Publication of JP2871535B2 publication Critical patent/JP2871535B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 【目的】本発明はフィールド酸化膜の形成時にバーズ・
ビークを最小化させてフィールド酸化膜によるシリコン
基板との段差を除去することが出来る半導体素子のフィ
ールド酸化膜形成方法を提供することを目的とする。 【構成】フィールド酸化膜の形成時にバーズ・ビークを
最小化するためにシリコン基板の所定の部位を所望の深
さでエッチングして、フィールド酸化膜を形成した後、
次いでエッチングされたシリコン基板上に単結晶シリコ
ン層を形成するものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子のフィー
ルド酸化膜形成方法に関し、特に選択的熱酸化工程によ
って発生するバーズ・ビーク(bird's-beak) を除去する
ことによって、活性領域が増加できるようにした半導体
素子のフィールド酸化膜形成方法に関するものである。
【０００２】
【従来の技術】一般的に、半導体素子間の分離のために
フィールド酸化膜が形成される。従来のフィールド酸化
膜の形成方法について、図１を参照して説明すると、次
のようである。
【０００３】シリコン基板１上にパッド(pad) 酸化膜２
及び窒化膜３を形成し、次にパッド酸化膜２及び窒化膜
３の一部をエッチングしてから熱酸化工程を行うと、熱
酸化膜となったフィールド酸化膜４が形成される。
【０００４】
【発明が解決しようとする課題】こうした従来の技術
は、前記熱酸化膜が前記窒化膜３の下部に浸透されてバ
ーズ・ビークＡが発生するので、活性領域が減少すると
いう短所がある。
【０００５】したがって、本発明はフィールド酸化膜の
形成時にバーズ・ビークを最小化させてフィールド酸化
膜によるシリコン基板との段差を除去することが出来る
半導体素子のフィールド酸化膜形成方法を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】このような目的を達成す
るための本発明の第１実施例による半導体素子のフィー
ルド酸化膜の形成方法は、半導体素子のフィールド酸化
膜形成方法において、シリコン基板上に第１熱酸化膜を
形成し、その上部に感光膜パターンを形成した後、露出
された前記第１熱酸化膜及び前記シリコン基板を所望の
深さで除去する段階と、前記第１熱酸化膜及び感光膜パ
ターンを除去し、全体構造の上部に第２熱酸化膜、ポリ
シリコン膜及び窒化膜を順次的に形成する段階と、前記
窒化膜の一部を除去して前記ポリシリコン膜を露出させ
た後、前記シリコン基板上にチャンネル・ストッパーを
形成する段階と、熱酸化工程を行ってフィールド酸化膜
を形成する段階と、前記窒化膜、ポリシリコン膜及び第
２熱酸化膜を除去した後、露出された前記シリコン基板
上に単結晶シリコン層を形成する段階とからなることを
特徴とする。
【０００７】このような目的を達成するための本発明の
第２実施例による半導体素子のフィールド酸化膜の形成
方法は半導体素子のフィールド酸化膜形成方法におい
て、シリコン基板上に第１熱酸化膜を形成した後、その
上部に感光膜パターンを形成し、露出された前記第１熱
酸化膜及び前記シリコン基板を所定の深さで除去する段
階と、前記感光膜パターン及び第１熱酸化膜を除去し、
第２熱酸化膜、第１窒化膜を順次的に形成する段階と、
前記第１窒化膜の一部を除去して前記第２熱酸化膜を露
出させた後、前記シリコン基板上にチャンネル・ストッ
パーを形成する段階と、前記第１窒化膜の側壁に窒化膜
スペーサー(spacer)を形成した後、前記第２熱酸化膜及
び前記シリコン基板を所望の深さで除去してトレンチを
形成する段階と、熱酸化工程によってフィールド酸化膜
を形成する段階と、前記窒化膜スペーサー、第１窒化膜
及び第２熱酸化膜をエッチングする段階とからなること
を特徴とする。
【０００８】
【発明の実施の形態】以下、添付された図面によって本
発明を詳細に説明すると、次のようである。図２（Ａ）
ないし図２（Ｅ）は、本発明の第１実施例によるフィー
ルド酸化膜の形成方法を説明するための半導体素子の断
面図である。
【０００９】図２（Ａ）において、シリコン基板１上に
第１熱酸化膜５が100 〜300 Å厚さで形成され、次にそ
の上部に感光膜パターン６が形成される。この感光膜パ
ターン６によって露出される第１熱酸化膜５及びシリコ
ン基板１が異方性エッチング工程によって所定の深さに
除去される。前記第１熱酸化膜の除去時にＨＦ又は緩衝
酸化膜エッチング溶液を使用する。
【００１０】図２（Ｂ）において、前記感光膜パターン
６及び第１熱酸化膜５が除去された後、第２熱酸化膜
７、ポリシリコン膜８及び窒化膜９が順次的に形成され
る。
【００１１】図２（Ｃ）において、写真エッチング工程
によって前記窒化膜９の一部が除去され、これによって
前記ポリシリコン膜８の一部が露出される。次いで、Ｂ
Ｆ2イオンを注入することによって、チャンネル・スト
ッパー(channel stopper)10が形成される。
【００１２】図２（Ｄ）は、図２（Ｃ）の状態で熱酸化
工程を行ってバーズ・ビーク無しにフィールド酸化膜11
が形成された状態の断面図である。
【００１３】図２（Ｅ）は、図２（Ｄ）の状態で前記窒
化膜９、ポリシリコン膜８及び第２熱酸化膜７を湿式エ
ッチング工程によって除去した後、エピタキシャル工程
を行って前記シリコン基板１の上部に単結晶シリコン層
12を形成した状態の断面図である。
【００１４】前記窒化膜９の湿式エッチング時には、15
0 ℃の燐酸を使用することが出来、前記ポリシリコン膜
８の湿式エッチング時には、ＨＦとＨＮＯ3 が含まれた
化学溶液を使用することが出来る。
【００１５】一方、上述の図２（Ａ）の工程において前
記第１熱酸化膜５を形成させないで、シリコン基板１上
に所定の感光膜パターン６を形成した後、異方性エッチ
ング工程を行っても同様な効果を得ることが出来る。
【００１６】図３（Ａ）ないし図３（Ｆ）は、本発明の
第２実施例によるフィールド酸化膜の形成方法を説明す
るための半導体素子の断面図である。
【００１７】図３（Ａ）は、シリコン基板13上に第１熱
酸化膜50を100 〜300 Å厚さで形成した後、次にその上
部に感光膜パターン60を形成し、露出される第１熱酸化
膜50及びシリコン基板13を異方性エッチング工程によっ
て所定の深さでエッチングした状態の断面図である。
【００１８】図３（Ｂ）は、前記感光膜パターン60及び
第１熱酸化膜50を除去し、所定の厚さで第２熱酸化膜70
及び第１窒化膜80を順次的に形成した状態の断面図であ
る。
【００１９】図３（Ｃ）において、写真エッチング工程
によって前記第１窒化膜80の一部が除去され、これによ
って前記ポリシリコン膜８の一部が露出される。次いで
前記シリコン基板13上に不純物イオンを注入してチャン
ネル・ストッパー90を形成する。
【００２０】前記チャンネル・ストッパー90を形成する
ための不純物イオンは、前記シリコン基板13の突出部位
に存在するようなのが望ましい。
【００２１】図３（Ｄ）は、図３（Ｃ）の状態で第２窒
化膜を蒸着した後、比等性エッチング工程によって前記
第１窒化膜80の側壁に窒化膜スペーサー100 を形成し、
次に前記第１窒化膜80及び窒化膜スペーサー100 をエッ
チングの停止層にして露出される前記第２熱酸化膜70及
びシリコン基板13を所望の深さで除去してトレンチ110
を形成した状態の断面図である。
【００２２】前記トレンチ110 の深さは前記シリコン基
板13の突出部位の高さよりも低く形成するのが望まし
い。
【００２３】図３（Ｅ）は、図３（Ｄ）の状態で熱酸化
工程を行ってバーズ・ビーク無しにフィールド酸化膜12
0 が形成された状態の断面図である。
【００２４】図３（Ｆ）は、図３（Ｅ）の状態で前記窒
化膜スペーサー100 、第１窒化膜80及び第２熱酸化膜70
を湿式エッチング工程によってシリコン基板13が露出さ
れるように除去して完全なフィールド酸化膜130 が形成
された状態の断面図である。
【００２５】
【発明の効果】以上述べたように、本発明によれば、フ
ィールド酸化膜の形成時にバーズ・ビークを最小化する
ことによって活性領域を増加させることが出来るので、
半導体素子の電気的特性及び信頼性を向上させることが
出来る優れた効果がある。
【図面の簡単な説明】
【図１】従来のフィールド酸化膜の形成方法を説明する
ための半導体素子の断面図である。
【図２】本発明の第１実施例によるフィールド酸化膜の
形成方法を説明するための半導体素子の断面図である。
【図３】本発明の第２実施例によるフィールド酸化膜の
形成方法を説明するための半導体素子の断面図である。
【符号の説明】
１，13…シリコン基板、２…パッド酸化膜、３，９…窒
化膜、５，50…第１熱酸化膜、６…感光膜、７，70…第
２熱酸化膜、８…ポリシリコン膜、10，90…チャンネル
・ストッパー、12…単結晶シリコン層、100 …トレンチ

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】半導体素子のフィールド酸化膜形成方法に
    おいて、 シリコン基板上に第１熱酸化膜を形成し、その上部に感
    光膜パターンを形成した後、露出された前記第１熱酸化
    膜及び前記シリコン基板を所望の深さで除去する段階
    と、 前記第１熱酸化膜及び感光膜パターンを除去し、全体構
    造の上部に第２熱酸化膜、ポリシリコン膜及び窒化膜を
    順次的に形成する段階と、 前記窒化膜の一部を除去して前記ポリシリコン膜を露出
    させた後、前記シリコン基板上にチャンネル・ストッパ
    ーを形成する段階と、 熱酸化工程を行ってフィールド酸化膜を形成する段階
    と、 前記窒化膜、ポリシリコン膜及び第２熱酸化膜を除去し
    た後、露出された前記シリコン基板上に単結晶シリコン
    層を形成する段階とからなることを特徴とする半導体素
    子のフィールド酸化膜形成方法。
  2. 【請求項２】前記第１熱酸化膜の除去時にＨＦ又は緩衝
    酸化膜エッチング溶液（ＢＯＥ）を使用することを特徴
    とする請求項１に記載の半導体素子のフィールド酸化膜
    形成方法。
  3. 【請求項３】前記チャンネル・ストッパーの形成のため
    に、ＢＦ2 イオンが注入されることを特徴とする請求項
    １に記載の半導体素子のフィールド酸化膜形成方法。
  4. 【請求項４】前記窒化膜は、燐酸を使用した湿式エッチ
    ング工程によって除去されることを特徴とする請求項１
    に記載の半導体素子のフィールド酸化膜形成方法。
  5. 【請求項５】前記ポリシリコン膜は、ＨＦとＨＮＯ3 と
    が含まれた化学溶液を使用した湿式エッチング工程によ
    って除去されることを特徴とする請求項１に記載の半導
    体素子のフィールド酸化膜形成方法。
  6. 【請求項６】前記単結晶シリコン層は、エピタキシャル
    工程によって形成することを特徴とする請求項１に記載
    の半導体素子のフィールド酸化膜形成方法。
  7. 【請求項７】半導体素子のフィールド酸化膜形成方法に
    おいて、 シリコン基板上に感光膜パターンを形成した後、露出さ
    れた前記シリコン基板を所望の深さで除去する段階と、 前記感光膜パターンを除去し、全体構造の上部に第２熱
    酸化膜、ポリシリコン膜及び窒化膜を順次的に形成する
    段階と、 前記窒化膜の一部を除去して前記ポリシリコン膜を露出
    させた後、前記シリコン基板上にチャンネル・ストッパ
    ーを形成する段階と、 熱酸化工程を行ってフィールド酸化膜を形成する段階
    と、 前記窒化膜、ポリシリコン膜及び第２熱酸化膜を除去し
    た後、露出された前記シリコン基板上に単結晶シリコン
    層を形成する段階とからなることを特徴とする半導体素
    子のフィールド酸化膜形成方法。
  8. 【請求項８】前記チャンネル・ストッパーの形成のため
    に、ＢＦ2 イオンが注入されることを特徴とする請求項
    ７に記載の半導体素子のフィールド酸化膜形成方法。
  9. 【請求項９】前記窒化膜は、燐酸を使用した湿式エッチ
    ング工程によって除去されることを特徴とする請求項７
    に記載の半導体素子のフィールド酸化膜形成方法。
  10. 【請求項１０】前記ポリシリコン膜は、ＨＦとＨＮＯ3
    とが含まれた化学溶液を使用した湿式エッチング工程に
    よって除去されることを特徴とする請求項７に記載の半
    導体素子のフィールド酸化膜形成方法。
  11. 【請求項１１】半導体素子のフィールド酸化膜形成方法
    において、 シリコン基板上に第１熱酸化膜を形成した後、その上部
    に感光膜パターンを形成し、露出された前記第１熱酸化
    膜及び前記シリコン基板を所定の深さで除去する段階
    と、 前記感光膜パターン及び第１熱酸化膜を除去し、第２熱
    酸化膜、第１窒化膜を順次的に形成する段階と、 前記第１窒化膜の一部を除去して前記第２熱酸化膜を露
    出させた後、前記シリコン基板上にチャンネル・ストッ
    パーを形成する段階と、 前記第１窒化膜の側壁に窒化膜スペーサー(spacer)を形
    成した後、前記第２熱酸化膜及び前記シリコン基板を所
    望の深さで除去してトレンチを形成する段階と、 熱酸化工程によってフィールド酸化膜を形成する段階
    と、 前記窒化膜スペーサー、第１窒化膜及び第２熱酸化膜を
    エッチングする段階とからなることを特徴とする半導体
    素子のフィールド酸化膜形成方法。
  12. 【請求項１２】前記チャンネル・ストッパーの形成時
    に、注入された不純物イオンがシリコン基板の突出部位
    に存在することを特徴とする請求項１１に記載の半導体
    素子のフィールド酸化膜形成方法。
  13. 【請求項１３】前記トレンチを形成する時、シリコン基
    板上の突出部位の高さより、トレンチの深さがもっと低
    く形成されることを特徴とする請求項１１に記載の半導
    体素子のフィールド酸化膜形成方法。
  14. 【請求項１４】前記窒化膜スペーサー、第１窒化膜及び
    第２熱酸化膜は、湿式エッチング工程によって除去され
    ることを特徴とする請求項１１に記載の半導体素子のフ
    ィールド酸化膜形成方法。
JP7167354A 1994-07-06 1995-07-03 半導体素子のフィールド酸化膜形成方法 Expired - Fee Related JP2871535B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR94-16088 1994-07-06
KR1019940016088A KR0125312B1 (ko) 1994-07-06 1994-07-06 반도체 소자의 필드산화막 형성방법
KR94-16110 1994-07-06
KR1019940016110A KR100187676B1 (ko) 1994-07-06 1994-07-06 반도체 소자의 필드산화막 형성방법

Publications (2)

Publication Number Publication Date
JPH08172088A true JPH08172088A (ja) 1996-07-02
JP2871535B2 JP2871535B2 (ja) 1999-03-17

Family

ID=26630472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7167354A Expired - Fee Related JP2871535B2 (ja) 1994-07-06 1995-07-03 半導体素子のフィールド酸化膜形成方法

Country Status (5)

Country Link
US (1) US5541136A (ja)
JP (1) JP2871535B2 (ja)
CN (1) CN1050932C (ja)
DE (1) DE19524202C2 (ja)
GB (2) GB2291261B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209269A (ja) * 1997-01-09 1998-08-07 Texas Instr Inc <Ti> トレンチと選択酸化を組み合わせるための分離方法
CN1942023B (zh) * 2005-09-30 2010-08-25 探微科技股份有限公司 制作微型麦克风装置及其热氧化层与低应力结构层的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776865A (en) * 1980-10-31 1982-05-14 Fujitsu Ltd Manufacture of semiconductor device
US4764625A (en) * 1980-12-12 1988-08-16 Xerox Corporation Process for preparing arylamines
US4566914A (en) * 1983-05-13 1986-01-28 Micro Power Systems, Inc. Method of forming localized epitaxy and devices formed therein
US4580330A (en) * 1984-06-15 1986-04-08 Texas Instruments Incorporated Integrated circuit isolation
US4597164A (en) * 1984-08-31 1986-07-01 Texas Instruments Incorporated Trench isolation process for integrated circuit devices
NL8501720A (nl) * 1985-06-14 1987-01-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaalonderbreker.
JPH0775243B2 (ja) * 1989-02-22 1995-08-09 株式会社東芝 半導体装置の製造方法
JPH043663A (ja) * 1990-04-20 1992-01-08 Fujitsu General Ltd 偏向ひずみ補正回路
KR930011500B1 (ko) * 1991-03-04 1993-12-08 삼성전자 주식회사 반도체장치의 소자분리방법
EP0547908A3 (en) * 1991-12-18 1993-08-04 STMicroelectronics, Inc. Method of forming an improved poly-buffered locos process
US5236863A (en) * 1992-06-01 1993-08-17 National Semiconductor Corporation Isolation process for VLSI

Also Published As

Publication number Publication date
CN1050932C (zh) 2000-03-29
GB2291261B (en) 1999-03-24
GB9816594D0 (en) 1998-09-30
GB9513227D0 (en) 1995-09-06
DE19524202A1 (de) 1996-01-11
US5541136A (en) 1996-07-30
DE19524202C2 (de) 2002-02-14
JP2871535B2 (ja) 1999-03-17
CN1117653A (zh) 1996-02-28
GB2291261A (en) 1996-01-17

Similar Documents

Publication Publication Date Title
JP2802600B2 (ja) 半導体装置の製造方法
JPH09181170A (ja) 素子分離膜形成方法
JP3628362B2 (ja) 半導体装置の隔離構造の製造方法
JPS63299144A (ja) パッド用酸化保護層でシールされたインターフェイス分離方法
JPH10135321A (ja) 半導体素子隔離領域の形成方法
JPH0628282B2 (ja) 半導体装置の製造方法
JP2871535B2 (ja) 半導体素子のフィールド酸化膜形成方法
JP2896072B2 (ja) 半導体素子のフィールド酸化膜の形成方法
JP2955838B2 (ja) 半導体装置の製造方法
JPH1092806A (ja) 半導体素子の分離領域形成方法
JPH08236611A (ja) 半導体装置の素子分離方法
JPH11340315A (ja) 半導体装置の製造方法
JP2788889B2 (ja) 半導体装置における分離形成方法
JPH0555361A (ja) 半導体装置及びその製造方法
KR0125312B1 (ko) 반도체 소자의 필드산화막 형성방법
JP2883242B2 (ja) 半導体装置の製造方法
JPH0521592A (ja) 半導体装置の製造方法及び半導体装置
JPH0661343A (ja) 半導体装置の製造方法
JP3958454B2 (ja) 半導体素子の隔離膜形成方法
KR100328707B1 (ko) 반도체장치의 소자격리 방법
KR100361763B1 (ko) 반도체소자의소자분리막제조방법
KR100519517B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100207531B1 (ko) 질소가 인-사이튜 도핑된 폴리실리콘 스페이서를 이용한 반도체장치의 소자분리방법
KR0147427B1 (ko) 미세 반도체 소자의 소자분리막 형성 방법
KR100204022B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees