CN1117653A - 半导体器件场氧化层的形成方法 - Google Patents

半导体器件场氧化层的形成方法 Download PDF

Info

Publication number
CN1117653A
CN1117653A CN95106984A CN95106984A CN1117653A CN 1117653 A CN1117653 A CN 1117653A CN 95106984 A CN95106984 A CN 95106984A CN 95106984 A CN95106984 A CN 95106984A CN 1117653 A CN1117653 A CN 1117653A
Authority
CN
China
Prior art keywords
oxide layer
thermal oxide
silicon chip
layer
nitration case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95106984A
Other languages
English (en)
Other versions
CN1050932C (zh
Inventor
朴相勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019940016110A external-priority patent/KR100187676B1/ko
Priority claimed from KR1019940016088A external-priority patent/KR0125312B1/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1117653A publication Critical patent/CN1117653A/zh
Application granted granted Critical
Publication of CN1050932C publication Critical patent/CN1050932C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

本发明公开了一种形成半导体器件场氧化层的方法，该方法通过蚀刻预定部分的硅基片、形成场氧化层和在经腐蚀的硅基片上形成单晶硅层可以最大限度地减少鸟嘴。

Description

半导体器件场氧化层的形成方法
本发明涉及半导体器件场氧化层的一种形成方法，特别涉及一种通过消除局部热氧化工序产生的鸟嘴形疵点能增加有源区的半导体器件场氧化层的形成方法。
通常，形成场氧化层的目的是将各半导体器件彼此隔离开来。下面参看图1说明现有技术形成场氧化层的方法。
热氧化层组成的场氧化层4是这样形在的：在硅基片1上依次形成氧化垫层2和氮化层3，再蚀刻氧化垫层2和氮化层3经选定的部分，然后进行热氧化处理。这种现有技术有这样的缺点，即有源区随着氧化层往氮化层3底下的渗入产生的鸟嘴形部分“A”而变小。
因此，本发明的目的是提供一种通过最大限度地减少场氧化层形成时出现的鸟嘴形部分能改善场氧化层与硅基片之间布局的半导体器件场氧层的形成方法。
为达到上述目的，这里提出了按本发明的第一实施例进行的形成场氧化层的方法，该方法包括下列步骤：
在硅基片上形成第一热氧化层，再在第一热氧化层上形成光致抗蚀剂图形，然后除去露出来的第一热氧化层和硅基片；除去第一热氧化层和光致抗蚀剂图形，然后在得出的结构面上依次形成第二热氧化层、多晶硅层和氮化层；除去一部分氮化层，使多晶硅层露出来，再在硅基片上形成沟道截断环；进行热氧化处理，从而形成场氧化层；除去氮化层、多晶硅层和第二热氧化层，再在露出来的硅基片上形成单晶硅层。
此外，这里还提出按本发明的第二实施例形成场氧化层的方法，该方法包括下列步骤：
在硅基片上形成光致抗蚀剂图形，再除去一部分露出来的硅基片；除去光致抗蚀剂图形，除去光致抗蚀剂之后再在得出的结构面上依次形成第二热氧化层、多晶硅层和氮化层；除去一部分氮化层使多晶硅层露出来，然后在硅基片上形成沟道截断环；进行热氧化处理，从而形成场氧化层；除去氮化层、多晶硅层和第二热氧化层，再在露出来的硅基片上形成单晶硅层。
结合附图参阅下面的详细说明，以便更好地理解本发明的本质和目的。
图1是说明现有技术形成场氧化层的方法的半导体器件的剖视图；
图2A至图2E是说明本发明第一实施例形成场氧化层的方法的半导体器件的剖视图；
图3A至图3F是说明本发明第二实施例形成场氧化层的方法的半导体器件的剖视图。
附图各视图中类似的编号表示类似的部分。
图1是说明现有技术上述形成场氧化层的方法的半导体器件的剖视图。
图2A至图2E是说明本发明第一实施例形成场氧化层的方法的半导体器件的剖视图。
参看图2A，在硅基片1上形成100至300埃厚的第一热氧化层5，再在第一热氧化层5上形成光致抗蚀剂图形6。用各向异性蚀刻法将经光致抗蚀剂图形6暴露的第一热氧化层5和硅基片1除去预定的深度。除去第一热氧化层5时可采用HF或氧化层缓冲腐蚀溶液。
参看图2B，除去光致抗蚀剂图形6和第一热氧化层5之后，依次形成第二热氧化层7、多晶硅层8和氮化层9。
参看图2C。用光蚀刻法除去一部分氮化层9，从而使一部分多晶硅层8暴露出来。沟道截断环10是通过连续注入BF2离子形成的。
图2D是场氧化层11在图2C所示的情况下进行热氧化处理形成、因而没有鸟嘴形部分出现时的剖视图。
图2E是在下述情况下的剖视图：用湿式腐蚀法除去氮化层9、多晶硅层8和第二热化层7，再在图2D所示的情况下进行外延处理，在硅基片1上形成单晶硅层12。湿式腐蚀氮化层9时可以采用150℃的磷酸，湿法腐蚀多晶硅层8时可以采用含HF和NHO3的化学溶液。
通过不形成第一热氧化层5而在硅基片1上形成预定的光致抗蚀剂图形6，再进行各向异性腐蚀处理，也可以得出同样的效果。
图3A至图3F是说明本发明第二实施例形成场氧化层的方法的半导体器件的视图。
图3A是在下述情况下的剖视图：在硅基片13上形成100至300埃厚的第一热氧化层50，再在第一热氧化层50上形成光致抗蚀剂图形60，然后用各向异性腐蚀法将经光致抗蚀剂图形暴露的第一热氧化层50和硅基片13刻蚀到预定的深度。
图3B是在下述情况下的剖视图：除去光致抗蚀剂图形60和第一热氧化层50之后，依次形成预定厚度的第二热氧化层70的第一氮化层80。
参看图3C。用光刻法除去一部分氮化层80从而使一部分第二热氧化层70露出来之后，注入杂质离子，从而在硅基片13上形成沟道截断环90。形成沟道截断90的杂质离子最好处在硅基片13的凸出部分。
图3D是在下述情况下的剖视图：在图3C所示的情况下淀积第二氮化层，各向异性蚀刻第二氮化层之后，在第一氮化层80的侧壁上形成氮化隔离层100，然后将利用第一氮化层80和氮化隔离层100作为停蚀层暴露出来的第二热氧化层70和硅基片13除去到所要求的深度，形成沟道110。沟道110的深度最好小于硅基片13凸出部分的高度。
图3E是场氧化层120通过在图3D所示情况下进行热氧化处理形成、因而没有出现鸟嘴形部分的情况下的剖视图。
图3F是下述情况下的剖视图：用湿式腐蚀法除去氮化隔离层100、第一氮化层80和第二热氧化层70，从而使硅基片13在图3E所示的情况下露出来。
综上所述，本发明的优异效果在于：通过最大限度地减少场氧化层形成时的鸟嘴形部分而增加有源区，从而提高半导体器件的电气性能和可靠性。
虽然本发明以其最佳实施例进行说明，是有一定的特殊性，但熟悉本技术领域的人们都知道，上述以最佳实施例的形式所作公开仅仅是举例而已，在不脱离本发明的精神实质和范围的前提下是可以对各部分在结构、组合和配置上的细节进行种种修改的。

Claims (14)

1.半导体器体场氧化层的一种形成方法，其特征在于，它包括下列步骤：
在硅基片上形成第一热氧化层，再在第一热氧化层上形成光致抗蚀剂图形，然后除去一部分暴露出来的所述第一热氧化层和硅基片；
除去所述第一热氧化层和光致抗蚀剂图形，然后在得出的结构面上依次形成第二热氧化层、多晶硅层和氮化层；
通过除去一部分所述氮化层，显露所述多晶硅层，再在所述硅基片上形成沟道截断环；
进行热氧化处理，从而形成场氧化层；和
除去所述氮化层、多晶硅层和第二热氧化层，然后在所述露出来的硅基片上形成单晶硅层。
2.如权利要求1所述的方法，其特征在于，除去所述第一热氧化层时采用HF或氧化层腐蚀缓冲溶液。
3.如权利要求1所述的方法，其特征在于，注入BF2离子束形成所述沟道截断。
4.如权利要求1所述的方法，其特征在于，用采用磷酸的湿式腐蚀法除去所述氮化层。
5.如权利要求1所述的方法，其特征在于，用采用含HF和HNO3的化学溶液的湿式腐蚀法除去多晶硅层。
6.如权利要求1所述的方法，其特征在于，所述单晶硅层的外延法形成。
7.半导体器件场氧化层的一种形成方法，其特征在于，它包括下列步骤：
在硅基片上形成光致抗蚀剂图形，然后除去一部分暴露出来的所述硅基片；
除去所述光致抗蚀剂图形，然后在除去所述光致抗蚀剂之后在得出的结构面上依次形成第二热氧化层、多晶硅层和氮化层；
除去一部分所述氮化层，使所述多晶硅层暴露出来，再在所述硅基片上形成沟道截断环；
进行热氧化处理，从而形成场氧化层；和
除去所述氮化层、多晶硅层和第二热氧化层，然后在所述露出的硅基片上形成单晶硅层。
8.如权利要求7所述的方法，其特征在于，注入BF2离子束形成所述保护环。
9.如权利要求7所述的方法，其特征在于，用采用磷酸的湿式腐蚀法除去所述氮化层。
10.如权利要求7所述的方法，其特征在于，用采用含HF和HNO3的化学溶液的湿式腐蚀法除去所述多晶硅层。
11.半导体器件场氧化层的一种形成方法，其特征在于，它包括下列步骤：
硅基片上形成第一热氧化层，再在第一热氧化层上形成光致抗蚀剂图形，然后除去一部分露出的所述第一热氧化层和硅基片；
除去所述第一热氧化层和光致抗蚀剂图形，然后依次形成第二热氧化层和第一氮化层；
除去一部分所述第一氮化层，使所述第二热氧化层暴露出来，再在所述硅基片上形成沟道截断环；
在所述第一氮化层的侧壁上形成氮化层，并除去一部分所述第二热氧以和硅基片，由此形成一条沟道；
用热氧化法形成场氧化层；
蚀刻所述氮化隔离层、第一氮化层和第二热氧化层。
12.如权利要求11所述的方法，其特征在于，形成所述保护环时注入的杂质离子处在所述硅基片的凸出部分。
13.如权利要求11所述的方法，其特征在于，所述沟道构制得使其深度小于所述硅基片凸出部分的高度。
14.如权利要求11所述的方法，其特征在于，用湿式腐蚀法除去所述氮化隔离层、第一氮化层和第二热氧化层。
CN95106984A 1994-07-06 1995-07-06 半导体器件场氧化层的形成方法 Expired - Fee Related CN1050932C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR16088/1994 1994-07-06
KR16110/1994 1994-07-06
KR1019940016110A KR100187676B1 (ko) 1994-07-06 1994-07-06 반도체 소자의 필드산화막 형성방법
KR16088/94 1994-07-06
KR1019940016088A KR0125312B1 (ko) 1994-07-06 1994-07-06 반도체 소자의 필드산화막 형성방법
KR16110/94 1994-07-06

Publications (2)

Publication Number Publication Date
CN1117653A true CN1117653A (zh) 1996-02-28
CN1050932C CN1050932C (zh) 2000-03-29

Family

ID=26630472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95106984A Expired - Fee Related CN1050932C (zh) 1994-07-06 1995-07-06 半导体器件场氧化层的形成方法

Country Status (5)

Country Link
US (1) US5541136A (zh)
JP (1) JP2871535B2 (zh)
CN (1) CN1050932C (zh)
DE (1) DE19524202C2 (zh)
GB (2) GB2291261B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1942023B (zh) * 2005-09-30 2010-08-25 探微科技股份有限公司 制作微型麦克风装置及其热氧化层与低应力结构层的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209269A (ja) * 1997-01-09 1998-08-07 Texas Instr Inc <Ti> トレンチと選択酸化を組み合わせるための分離方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776865A (en) * 1980-10-31 1982-05-14 Fujitsu Ltd Manufacture of semiconductor device
US4764625A (en) * 1980-12-12 1988-08-16 Xerox Corporation Process for preparing arylamines
US4566914A (en) * 1983-05-13 1986-01-28 Micro Power Systems, Inc. Method of forming localized epitaxy and devices formed therein
US4580330A (en) * 1984-06-15 1986-04-08 Texas Instruments Incorporated Integrated circuit isolation
US4597164A (en) * 1984-08-31 1986-07-01 Texas Instruments Incorporated Trench isolation process for integrated circuit devices
NL8501720A (nl) * 1985-06-14 1987-01-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaalonderbreker.
JPH0775243B2 (ja) * 1989-02-22 1995-08-09 株式会社東芝 半導体装置の製造方法
JPH043663A (ja) * 1990-04-20 1992-01-08 Fujitsu General Ltd 偏向ひずみ補正回路
KR930011500B1 (ko) * 1991-03-04 1993-12-08 삼성전자 주식회사 반도체장치의 소자분리방법
EP0547908A3 (en) * 1991-12-18 1993-08-04 STMicroelectronics, Inc. Method of forming an improved poly-buffered locos process
US5236863A (en) * 1992-06-01 1993-08-17 National Semiconductor Corporation Isolation process for VLSI

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1942023B (zh) * 2005-09-30 2010-08-25 探微科技股份有限公司 制作微型麦克风装置及其热氧化层与低应力结构层的方法

Also Published As

Publication number Publication date
GB9513227D0 (en) 1995-09-06
GB9816594D0 (en) 1998-09-30
GB2291261B (en) 1999-03-24
DE19524202A1 (de) 1996-01-11
US5541136A (en) 1996-07-30
CN1050932C (zh) 2000-03-29
JP2871535B2 (ja) 1999-03-17
JPH08172088A (ja) 1996-07-02
GB2291261A (en) 1996-01-17
DE19524202C2 (de) 2002-02-14

Similar Documents

Publication Publication Date Title
US4355457A (en) Method of forming a mesa in a semiconductor device with subsequent separation into individual devices
EP0044400A2 (en) FET memory cell structure and process
US4446613A (en) Integrated circuit resistor and method of fabrication
EP0139165A2 (en) Method of making a trench isolated integrated circuit device
KR100336543B1 (ko) 반도체장치제조방법
JP2001332462A (ja) 半導体基板及びその半導体基板を用いた半導体装置の製造方法
CN1050932C (zh) 半导体器件场氧化层的形成方法
JPS63299144A (ja) パッド用酸化保護層でシールされたインターフェイス分離方法
EP0293979A2 (en) Zero bird-beak oxide isolation scheme for integrated circuits
CN1020991C (zh) 半导体器件的隔离方法
CN1048821C (zh) 形成半导体器件隔离的方法
KR100681267B1 (ko) 반도체 장치의 제조에서 콘택 형성 방법
KR0179555B1 (ko) 반도체 장치의 소자 분리방법
KR100207531B1 (ko) 질소가 인-사이튜 도핑된 폴리실리콘 스페이서를 이용한 반도체장치의 소자분리방법
JPH08335554A (ja) 半導体素子の製造方法
KR100203906B1 (ko) 반도체 소자의 소자분리막 제조방법
CN1224927A (zh) 形成无孔隙沟槽隔离的方法
KR100249021B1 (ko) 반도체장치의 소자격리방법
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
JP2551028B2 (ja) 半導体装置の製造方法
KR19990010737A (ko) 트렌치 게이트 수평형 모스펫 및 이의 제조 방법
KR100192164B1 (ko) 반도체 장치의 소자 분리방법
JPS595644A (ja) 半導体装置の製造方法
CN1309420A (zh) 沟道式功率金属氧化物半导体场效应晶体管的制造方法
KR0168523B1 (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee