JPH05235074A - 半導体デバイス及びその製造方法 - Google Patents

半導体デバイス及びその製造方法

Info

Publication number
JPH05235074A
JPH05235074A JP4315196A JP31519692A JPH05235074A JP H05235074 A JPH05235074 A JP H05235074A JP 4315196 A JP4315196 A JP 4315196A JP 31519692 A JP31519692 A JP 31519692A JP H05235074 A JPH05235074 A JP H05235074A
Authority
JP
Japan
Prior art keywords
plate
resin
semiconductor device
hole
opposite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4315196A
Other languages
English (en)
Other versions
JP3338490B2 (ja
Inventor
Marcantonio Mangiagli
マンギアグリ マルカントニオ
Rosario Pogliese
ポグリエセ ロサリオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KONSORUTSUIO PERU LA RICHIERUK
KONSORUTSUIO PERU LA RICHIERUKA SUTSURA MIKUROERETSUTORONIKA NERU MEZOJIORUNO
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Original Assignee
KONSORUTSUIO PERU LA RICHIERUK
KONSORUTSUIO PERU LA RICHIERUKA SUTSURA MIKUROERETSUTORONIKA NERU MEZOJIORUNO
CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KONSORUTSUIO PERU LA RICHIERUK, KONSORUTSUIO PERU LA RICHIERUKA SUTSURA MIKUROERETSUTORONIKA NERU MEZOJIORUNO, CORIMME Consorzio per Ricerca Sulla Microelettronica nel Mezzogiorno filed Critical KONSORUTSUIO PERU LA RICHIERUK
Publication of JPH05235074A publication Critical patent/JPH05235074A/ja
Application granted granted Critical
Publication of JP3338490B2 publication Critical patent/JP3338490B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14065—Positioning or centering articles in the mould
    • B29C45/14073—Positioning or centering articles in the mould using means being retractable during injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14065—Positioning or centering articles in the mould
    • B29C2045/14147—Positioning or centering articles in the mould using pins or needles penetrating through the insert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

(57)【要約】 【目的】 既知技術に比して臨界的条件の緩和された製
造プロセスによって製造できかつ製造コストを増すこと
なく既知技術より高いレベルの信頼性をもつ如き、樹脂
中に完全に合体されかつ電気絶縁されたプラスチックデ
バイスを提供する。 【構成】 プレート９の外形がコネクタを導く側面とは
反対の第２の側面に凹所１０を有し、凹所はその最内側
部分にプレート中の孔２４で丸味を付されかつ孔２４の
直径より小さくない延長口部を有し、外形はプレートの
２つの残りの側面にかつチップを溶接するプレート部分
の反対側に追加の凹所１２を有し、この追加の凹所はそ
れらの長さの少なくとも三分の一にわたって延在し、半
導体チップの支持体の面の反対側のプレート面は第２の
側面に段付きの低下部を有する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は改良された絶縁特性をも
つ樹脂内に包み込まれかつ電気絶縁された半導体デバイ
スとその製造方法に関する。
【０００２】
【従来の技術】樹脂内に包み込まれかつ電気絶縁された
半導体デバイスの製造に係わる問題点は下記の欠点に関
してパッケージによって提供される電気絶縁の質と信頼
性を満足なレベルに確実に保つことにある： −順送り注型成形プロセス中に樹脂をダイ内に射出する
圧力が高いこと、−パッケージ内で半導体チップを支持
する金属プレートの下で脱落又は樹脂破断が起こる可能
性があること、−順送り注型成形プロセス中にダイ内に
おけるプレート位置決めを確実ならしめるピンの領域に
おいて樹脂内に欠陥が生じる危険性がかなり大きいこ
と：−順送り注型成形プロセス中にダイ内における金属
プレートの水平位置決めが不十分となる可能性があるこ
と。
【０００３】
【発明が解決しようとする課題】本発明の主目的は既知
技術に比して臨界的条件の緩和された製造プロセスによ
って製造できるような、樹脂中に完全に合体されかつ電
気絶縁されたプラスチックデバイスを提供することにあ
る。
【０００４】他の目的は前記欠点がなくかつ製造コスト
を増すことなく既知技術より信頼性のレベルが高いプラ
スチックデバイスを提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
本発明の半導体デバイスは、樹脂包囲体及び前記包囲体
内に合体された金属プレートを含み、金属プレート上に
半導体チップが溶接され、前記チップの１側面にコネク
タが導かれ、前記プレートと包囲体は貫通孔を備え、前
記孔はデバイスを特定の外部支持体に固定させるように
設計されて成る樹脂内に合体されかつ電気絶縁された半
導体デバイスにおいて、プレートの外形が前記コネクタ
を導く側面とは反対の第２の側面に凹所を有し、前記凹
所はその最内側部分にプレート中の前記孔で丸味を付さ
れかつ前記孔の直径より小さくない延長口部を有し、前
記外形はプレートの２つの残りの側面にかつチップを溶
接するプレート部分の反対側に追加の凹所を有し、この
追加の凹所はそれらの長さの少なくとも三分の一にわた
って延在し、半導体チップの支持体の面の反対側のプレ
ート面は前記第２の側面に段付きの低下部を有すること
を特徴とする。
【０００６】本発明の他の特徴は請求の範囲第２項以下
に記載されている通りである。本発明の原理及び既知技
術と比べたその利点は図示の実施例に基づく以下の説明
から明らかになるであろう。
【０００７】
【実施例】図１、２ａ〜２ｃ、３ａ、３ｂは既知の包み
込み方法と、それで得たデバイスを示す。これらについ
ては米国特許第４、８８８、３０７号に記載されてい
る。前記デバイス（図１、３を参照）は樹脂包囲体３に
合体した金属プレート２を備える。半導体チップ４は例
えば溶接合金によって金属プレート２に固定される。金
属端子５ａ、５ｂは樹脂本体３に部分的に合体され、ワ
イヤ６によってプレート４に電気接続される。もう１つ
の中心端子５はプレート延長部を構成し、トランジスタ
コレクタとして作用する。金属プレートと樹脂本体の両
方の通過孔７はデバイスを適当な外部支持体又はヒート
シンクに固定することを可能にする。デバイスの電気絶
縁は金属プレート２を完全に合体し、薄い絶縁層８をも
つその下面を覆う樹脂３によって与えられる。
【０００８】デバイスは適当なダイ中でエポキシ樹脂の
順送り注型成形プロセスによって包み込みされる。図２
ａ〜２ｃは既知方法の幾つかの段階を示す（図中、金属
プレート、中心端子及び半導体チップは３１、３８、３
３で夫々示す）。前記段階はダイ４１、４２の型穴中に
プレートを位置決めし、後退可能のピン４３、４４によ
ってプレートを垂直方向で正確に位置決めし、ダクト４
７を通して樹脂を送入することを要する（図２ａ）。一
旦、樹脂が型穴を満たすと、ピン４３、４４は後退させ
られ、送入樹脂がピンによって残された型穴を充填し続
ける（図２ｂ）。最後に、得られたパッケージは位置決
めピン４３、４４とノックアウトピン４５、４６を作動
させることによってダイから取り出される。
【０００９】前記パッケージと既知プロセスの問題点、
難点、欠点は下記の考慮事項によって説明することがで
きる。 １．樹脂を順送り注型成形プロセス中に射出する高い圧
力。前記注型成形樹脂で得られる絶縁はパッケージ本体
の樹脂に、特に高絶縁電圧に耐えなければならない金属
プレートの下の薄い樹脂層に低い欠陥レベルを与える。
この要件は、型穴に送入する間樹脂によって及ぼされる
高い流体力学的抵抗と共に、注型成形プロセスにおいて
高樹脂射出圧力をセットすることを必要となす。もし、
一方で高圧の使用が上述の問題点を解消するならば、他
方でそれらは下記の事態を引き起こす。 −結果としてダイ寿命を大きく低下させる有害なダイ型
穴壁の浸食、−半導体チップと外部コネクタ間のワイヤ
の異常な接続移動（ワイヤに当たったとき型穴充填中の
高圧下での樹脂の流れはワイヤをそれらの適切な位置か
ら移動させることがあり得るし、もしワイヤが同じ直径
であれば、それらの移動は短絡又はワイヤ切断すら起こ
し得る）。 ２．位置決めピンの領域の樹脂の欠陥がかなり大きくな
る危険性。包み込みプロセスは下記を必要とする。即
ち、型穴にエポキシ樹脂を充填する第１段階の後、かつ
ピンによって残された型穴を充填するためにピン４３、
４４を後退させた後に、樹脂送入を高い粘度条件の下で
続けなければならない。このことは異常なプレート移動
を起こさないようになすが、前記高い樹脂粘度に起因し
て、前記樹脂の緻密化を不十分となし（厚さの減少、多
孔性等）、後退可能の位置決めピンに対向する箇所の絶
縁を不十分となす。
【００１０】３．プレート下の樹脂の脱離又は破断の可
能性。金属プレートと接触する樹脂の薄層の不十分な接
着はヒートシンク域（図３ｂに示すパッケージの金属プ
レート下の１つの樹脂層８）のパッケージ平坦性を失わ
せるか又は樹脂層８の破断さえも起こし得る。
【００１１】実際、熱サイクル中の金属プレートと樹脂
の異なった熱膨張係数がデバイスの寿命中金属−樹脂接
合箇所に剪断応力を与える。もし接着性が不十分であれ
ば、接触ロスが生じ、更に、もし剪断応力が過剰であれ
ば、材料（樹脂）の最も弱い層は破断するかも知れな
い。両現象は排除されるべきである。というのは、平坦
性は不十分な熱分散を生じ、破断は電気絶縁性を失わせ
る結果となるからである。
【００１２】４．ダイ中における水平の金属プレート位
置決めを不十分となす可能性。既知技術によるダイ型穴
内の金属プレートの位置決めは絶縁樹脂の層８（熱分散
にも関連する層）の均一な厚さを保証するに過ぎない。
【００１３】中心コネクタが導かれて行く端子部分に対
向するプレート端子部分はダイ型穴の側壁に対して重大
な位置決めをされる。適切なプレート位置決めは適切な
位置設定装置によって中心プレートコネクタを阻止する
ダイ部分にのみ保証されるが、しかしこれはプレートの
端子部分の心出しを保証しない（樹脂包囲体の側壁に対
して完全に心出しされたプレートを示す既知デバイスの
図３ａは、ダイ中の前記決定的なプレート位置決めを考
慮した理想的なケースに対するものである）。
【００１４】順送り注型成形プロセス中のこの決定的な
心出しのために、こうして得たパッケージの側壁に電気
絶縁のロスを生じせしめるよう前記プレートはダイ側壁
から不規則に離間するか又はそれらに接触してもよい。
【００１５】図４ａ〜４ｄは本発明デバイスの構造を示
す。これは原則的に既知デバイスの構造、特に下記の特
性を特徴とする。 −金属プレート中の孔２４はダイ型穴中の送入スロット
に対向して開口する（このスロットの位置は図４ａに１
１で示す）。 −２つの凹所１２は半導体チップを溶接する部分に対向
してプレート中に横に存在する。 −半導体デバイスの支持体の面に対向するプレート面
は、中心コネクタを導く部分に対向する部分に、段階的
低下部を有する。図４ｂ、４ｅに夫々示すように前記段
階的低下部は材料の除去（フライス削りによって）か又
はプレートの曲げの何れかによって得られる。 −プレート裏面に、かつ樹脂の薄層１６によって覆われ
る領域に精密に存在するのは凹所１２のある２つのプレ
ート側面と平行な真っ直ぐな溝１４である。
【００１６】上記特性は下記の考慮事項に鑑みて重要で
ある：即ちａ）金属プレート中の開口１０；この開口は
樹脂の型穴内への送入中に樹脂の流体力学的抵抗を大幅
に低下させる。従って、樹脂は障害物に出会うことなく
自由に流れる。ｂ）横のプレート凹所１２；これらの凹
所はプレート９とダイ１３の壁間の距離１５を増大させ
（上記距離は実質上１．０ｍｍ〜２．０ｍｍになる）、
薄い絶縁層１６への樹脂の流れを増大させる；こうし
て、絶縁層１６は２つの方向から来る樹脂から形成され
る：一方はダイ型穴内への樹脂送入の方向と平行であ
り、他方はプレート中にある横の凹所１２を通ってそれ
に直交する；開口１０と凹所１２は低圧でのダイ充填を
より良くする；更に、一旦、樹脂が硬化すると、これら
の横の形状１２はプレートと共に樹脂の横鉤部は１５ａ
の領域を強化する；前記連結部は樹脂が半導体チップ中
に、特にその硬化中に含む応力を最小にするのに役立
つ；ｃ）位置決めピン領域に対向する樹脂の大きな厚さ
１７；順送り注型成形プロセス中に後退可能の位置決め
ピンに対向する領域でプレート裏面を覆う樹脂の厚さの
実質的な倍増はデバイスが電圧下にあるとき既知技術の
電界をこの領域で半分だけ減らす；更に、ピンを除去し
た後それらのピンによって残される空のスペースの充填
が大幅に簡単化される（樹脂は２倍の厚さで進む）；こ
れら２つの現象は（既知技術では除かれるピンに対向す
る）プレートの下の絶縁層の欠陥を排除する；ｄ）金属
プレートの裏面の長手方向チャンネル１４；これらのチ
ャンネルは二重の機能を果たす、即ちそれらは樹脂の移
動を容易にし、層１６の形成段階の臨界的条件を緩和
し、そして樹脂層１６と金属プレート９間の接着性を改
善する。
【００１７】樹脂進行のための好適なチャンネルを作る
ことによって、絶縁層は極めて簡単に作られる一方、欠
陥（樹脂の多孔性、前記層の不均一性等）の発生を防止
する。前記欠陥は電気的絶縁に変化をもたらすものであ
る。
【００１８】更に、これらのチャンネルは接触面を増大
させ、樹脂層１６とプレート９間の掛合領域として役立
ち、これら２つの材料間の接着性を改善する。
【００１９】これは金属プレートからの樹脂の脱離の可
能性を除き、そしてそれに続く絶縁層１６の破断の可能
性さえも除く。
【００２０】上記特性につき詳述すれば、図５ａと図５
ｂは本発明と既知技術の包み込みプロセス中のダイ型穴
内の樹脂の流れラインの上面図と側面図である。これら
の図は充填の動力学の改善について上述した本発明方法
の有用性を示す。というのは、それらはダイ型穴に入る
流れを増大させ、プレートの下側でのダイ型穴の充填を
容易にするからである。
【００２１】このことは順送り注型成形プロセス中の順
送りの圧力を低くセットすることを可能にする。この仕
方では、ダイ寿命を有利にするのみならず、高い順送り
注型成形圧力の使用に関連する問題点のすべてが解消さ
れる。
【００２２】孔２４に隣接する２つの孔１８が金属プレ
ート内に存在すること（図４ａ、４ｂ、４ｅ）及び包囲
体を樹脂で充填することは、ダイ中にチップを正確に垂
直位置決めするため（例えば米国特許第４，８８８，３
０７号に記載された既知の解決法の如く）にではなく、
本発明の包み込みプロセス中にダイ型穴内でプレートを
正確に水平に位置決めするために重要である。
【００２３】図６ａ〜６ｆはダイ型穴内における金属プ
レートの正確な水平位置決めを保証するように設計した
本発明の包み込みプロセスの幾つかの段階を示す。これ
らの図はパッケージ固定用孔（簡明化のために図示せ
ず）も最も近い２つの孔の軸線を通過する平面に沿う型
穴部分を示す。
【００２４】本発明によれば、位置決めピン２０はダイ
中に位置決めする間にプレート９と接触する端部に先細
先端１９を有する。前記先細先端はその基部にピンの直
径より小さい直径をもつ。
【００２５】図示の実施例では先細先端はほぼ７０°の
角度をなし、ダイ頂部のピンにのみ存在する。プレート
中には２つの貫通孔１８があり、これらの孔はピンの先
細先端の基部の直径と等しい直径をもつ。
【００２６】注型成形ダイ中への樹脂射出の前に、もし
金属プレートが図６ａ、７ａに示す如くダイ側壁に対し
て水平に心出しされないならば、想到される心出しシス
テムが型穴内に正確にプレートを位置決めし（図６ｃ、
７ｂ）、前記位置を全注型成形プロセスの間中正確に保
持する。
【００２７】図６ａはプレート９が端子部分と共に包み
込みダイの型穴２２中に置かれた時点を示す。前記端子
部分は中心外れ位置に固定用孔をもつ（簡明化のため図
示せず）。
【００２８】図６ｂはプレートの位置決め段階にあるピ
ンを示す。ピンの先細先端１９は孔１８に作用し、心出
しされていないプレートをダイ型穴内で移動させ、次い
でそれを完全に心出しさせる。
【００２９】図６ｃは充填の初期に正確に位置決めされ
たプレートと共に該システムを示す。ピンの直径より小
さい先細先端の基部の直径は環状面を作り、この環状面
上に水平心出しプレートが載り、プレートの垂直移動を
防止する。
【００３０】図６ｄは正確に心出しされたプレートと共
に樹脂が充填されているダイ型穴を示す。
【００３１】図６ｅはピンが取り出され、ピンと貫通孔
１８によって残された型穴２３を充填するために樹脂が
流れ続ける段階を示す。
【００３２】図６ｆは既に硬化した樹脂を完全に充填さ
れているダイ型穴と、その中で完全に心出しされそして
既知技術の手法によってノックアウトされる準備の完了
している金属プレートをもつ半導体デバイスを示す。
【００３３】上記方法によって保証される正確な位置決
めはパッケージの側壁上でさえも電気絶縁を保証するこ
とが明らかである。
【００３４】本発明は１実施例のみを説明したが、当業
者には上記説明に基づいて多くの変更例が可能であるこ
とは明らかであろう。実際、下記の変更例が想到され
る： −ダイ頂部に備える代わりに先細のピンシステムがダイ
底部に設けられる；−尖ったピンシステムが頂部と底部
の両方に設けられる。
【００３５】更に、プレートの正確な位置決めを保証す
るために、唯１つの位置決め孔と、それに対応する対の
ピンを備えれば十分であり、その内の少なくとも１対は
先細ピンとなし、他方の対のピンは平面先端をもつもの
とする。
【００３６】他の変更例はプレートを含むことができ
る。実際、先細先端のピンが作用するプレートにおい
て、通過孔はピンの先細先端の高さと同じか又はそれよ
り大きい深さをもつ盲孔となすことができる。この場合
も、盲孔は上記の如き心出しの機能を果たす。
【００３７】他の変更例は位置決め孔を必要とし、その
場合それは貫通孔又は盲孔とすることができ、円形とは
異なる形状、例えば楕円形とすることができる。実際、
前記孔はプレートの位置決め中、先細先端のみを貫通さ
せ、残余のピンは貫通させないような形状、寸法、配置
をもつことが重要である。楕円形孔の場合、それらはそ
の長軸を中心コネクタの軸線とほぼ平行になし、その短
軸はピンの先細先端の基部直径と実質上等しい長さとし
なければならない。たとえピンが完全に後退位置（図６
ｄの位置）にあっても、順送り注型成形プロセス中に樹
脂をその中に送入することができるという点で、楕円形
孔は円形孔に比べて利点をもつ。
【００３８】上述の３つの端子をもつデバイスは樹脂中
に完全に合体されそして電気絶縁された他のパッケージ
用に一般化させることができる。他の例としては、本発
明のデバイスは集積回路における如く３つより多い端子
を持つことができる。
【図面の簡単な説明】
【図１】既知技術の電気絶縁されたデバイスの斜視図で
ある。
【図２】（ａ）は既知の包み込みプロセスの１段階を示
す図である。（ｂ）は既知の包み込みプロセスの次の１
段階を示す図である。（ｃ）は既知の包み込みプロセス
の後続の１段階を示す図である。
【図３】（ａ）は図１のデバイスの上面図である。
（ｂ）は図１のデバイスの横断面図である。
【図４】（ａ）は本発明のデバイスの上面図である。
（ｂ）は（ａ）のＡ−Ａ線上の横断面図である。（ｃ）
は（ａ）のＢ−Ｂ線上の横断面図である。（ｄ）は
（ａ）のＣ−Ｃ線上の横断面図である。（ｅ）は（ａ）
のＡ−Ａ線上の他の横断面図である。
【図５】（ａ）は本発明の包み込みプロセス中のダイ型
穴内部の樹脂の流れラインを示す上面図と側面図であ
る。（ｂ）は既知技術の包み込みプロセス中のダイ型穴
内部の樹脂の流れラインを示す上面図と側面図である。
【図６】（ａ）は本発明の金属プレート位置決めシステ
ムのための包み込みプロセスの１段階を示す横断面図で
ある。（ｂ）は本発明の金属プレート位置決めシステム
のための包み込みプロセスの次の１段階を示す横断面図
である。（ｃ）は本発明の金属プレート位置決めシステ
ムのための包み込みプロセスの次の１段階を示す横断面
図である。（ｄ）は本発明の金属プレート位置決めシス
テムのための包み込みプロセスの更に次の１段階を示す
横断面図である。（ｅ）は本発明の金属プレート位置決
めシステムのための包み込みプロセスの更に次の１段階
を示す横断面図である。（ｆ）は本発明の金属プレート
位置決めシステムのための包み込みプロセスの更に次の
１段階を示す横断面図である。
【図７】（ａ）は心出し前の本発明の金属プレートの上
面図である。（ｂ）は心出し後の本発明の金属プレート
の上面図である。
【符号の説明】
２ 金属プレート ３ 樹脂包囲体 ４ 半導体チップ ５ 中心端子 ５ａ、５ｂ 金属端子 ６ ワイヤ ８ 絶縁層 ９ プレート １０ 開口 １２ 凹所 １３ ダイ １４ 長手方向チャンネル １６ 薄い絶縁層 １８ 孔 １９ 先細先端 ２０ 位置決めピン ２２ ダイ型穴 ２４ 孔 ３１、３３、３８ 半導体チップ ４１、４２ ダイ ４３、４４ ピン ４５、４６ ノックアウトピン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｇ 9272−4Ｍ // Ｂ２９Ｌ 31:34 4Ｆ (72)発明者 マルカントニオ マンギアグリ イタリア国 カターニア 95024 アシレ アーレ ヴィア ミラコーリ 47 (72)発明者 ロサリオ ポグリエセ イタリア国 カターニア 95030 グラヴ ィーナ ディ カターニア ヴィアレ デ ル アウトノミーア 72

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 樹脂包囲体及び前記包囲体内に合体され
    た金属プレートを含み、金属プレート上に半導体チップ
    が溶接され、前記チップの１側面にコネクタが導かれ、
    前記プレートと包囲体は貫通孔を備え、前記孔はデバイ
    スを特定の外部支持体に固定させるように設計されて成
    る樹脂内に合体されかつ電気絶縁された半導体デバイス
    において、プレート（９）の外形が前記コネクタを導く
    側面とは反対の第２の側面に凹所（１０）を有し、前記
    凹所はその最内側部分にプレート中の前記孔（２４）で
    丸味を付されかつ前記孔（２４）の直径より小さくない
    延長口部を有し、前記外形はプレートの２つの残りの側
    面にかつチップを溶接するプレート部分の反対側に追加
    の凹所（１２）を有し、この追加の凹所はそれらの長さ
    の少なくとも三分の一にわたって延在し、半導体チップ
    の支持体の面の反対側のプレート面は前記第２の側面に
    段付きの低下部を有することを特徴とする半導体デバイ
    ス。
  2. 【請求項２】 半導体チップの支持体の面の反対側のプ
    レート面は第２の側面から第１の側面に向かう方向に沿
    った一連の溝（１４）を有することを特徴とする請求項
    １に記載の半導体デバイス。
  3. 【請求項３】 前記追加の凹所（１２）は段付きである
    ことを特徴とする請求項１に記載の半導体デバイス。
  4. 【請求項４】 樹脂包囲体と前記包囲体内に合体された
    金属プレートを含み、前記プレート上に半導体チップが
    溶接され、前記プレートにその第１側面上でコネクタが
    導かれ、前記包囲体は順送り注型成形プロセスによって
    ダイ内に樹脂を射出することによって形成されて成る樹
    脂内に合体されかつ電気絶縁された半導体デバイスの製
    造方法において、順送り注型成形プロセス中前記コネク
    タが導かれる部分の反対側のプレート（９）の部分のダ
    イ内における正確な位置決めがダイ内に突入しかつ前記
    部分の反対側にプレート（９）をピン端部で保持する少
    なくとも２対の後退可能のピン（２０）によって確保さ
    れ、前記ピン対（２０）のうちの少なくとも１対の接触
    が前記プレート（９）中にある夫々の孔（１８）の反対
    側で起こり、プレート（９）との接触が各孔（１８）の
    反対側で起こる前記ピン対（２０）のピンのうちの少な
    くとも１つのピンは実質上先細の先端（１８）をもち、
    前記先端の基部は関連するピン（２０）の直径よりかな
    り小さい直径をもち、前記孔（１８）はプレート（９）
    の位置決め中実質上先細の先端（１９）のみを突入させ
    るが、関連するピンの残余のピンは突入させないような
    形状、寸法及び配置を有することを特徴とする半導体デ
    バイスの製造方法。
  5. 【請求項５】 前記孔（１８）は円形の形状と、前記先
    細先端（１９）の基部の直径に実質上等しい直径をもつ
    ことを特徴とする請求項４に記載の樹脂内に合体されか
    つ電気絶縁された半導体デバイスの製造方法。
  6. 【請求項６】 前記孔（１８）は前記コネクタの軸線に
    平行な長軸と、ピン（１９）の先細先端の基部の直径に
    実質上等しい長さの短軸とをもつ楕円形を有することを
    特徴とする請求項４に記載の樹脂内に合体されかつ電気
    絶縁された半導体デバイスの製造方法。
JP31519692A 1991-12-05 1992-11-25 半導体デバイス及びその製造方法 Expired - Fee Related JP3338490B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT91A003266 1991-12-05
ITMI913266A IT1252624B (it) 1991-12-05 1991-12-05 Dispositivo semiconduttore incapsulato in resina e elettricamente isolato di migliorate caratteristiche di isolamento,e relativo processo di fabbricazione

Publications (2)

Publication Number Publication Date
JPH05235074A true JPH05235074A (ja) 1993-09-10
JP3338490B2 JP3338490B2 (ja) 2002-10-28

Family

ID=11361268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31519692A Expired - Fee Related JP3338490B2 (ja) 1991-12-05 1992-11-25 半導体デバイス及びその製造方法

Country Status (5)

Country Link
US (2) US5514913A (ja)
EP (1) EP0545487B1 (ja)
JP (1) JP3338490B2 (ja)
DE (1) DE69221440T2 (ja)
IT (1) IT1252624B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204099A (ja) * 1995-01-31 1996-08-09 Rohm Co Ltd 半導体装置の構造及び形成方法
JP2017188694A (ja) * 2017-06-15 2017-10-12 三菱電機株式会社 半導体装置、半導体装置の製造装置および半導体装置の製造方法、ならびに半導体モジュール
US10008430B2 (en) 2014-05-21 2018-06-26 Mitsubishi Electric Corporation Semiconductor device, manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device, and semiconductor module

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4340862C2 (de) * 1993-12-01 2002-04-11 Vishay Semiconductor Gmbh Vergießvorrichtung zum Herstellen von optoelektronischen Bauelementen
JP3389775B2 (ja) * 1995-05-19 2003-03-24 株式会社デンソー インサート品成形方法およびインサート品成形装置
EP0782184A1 (en) * 1995-12-29 1997-07-02 STMicroelectronics S.r.l. Heat dissipating and supporting structure for a package
US5793613A (en) * 1995-12-29 1998-08-11 Sgs-Thomson Microelectronics S.R.1. Heat-dissipating and supporting structure for a plastic package with a fully insulated heat sink for an electronic device
DE69627643D1 (de) * 1996-06-28 2003-05-28 St Microelectronics Srl Verfahren zur Herstellung einer Plastikpackung für eine elektronische Anordnung mit vollständig isolierter Wärmesenke
JP2781783B2 (ja) * 1996-07-30 1998-07-30 山形日本電気株式会社 半導体装置用パッケージ
DE10023208A1 (de) * 2000-05-12 2001-11-15 Alstom Power Nv Isolierung von Statorwicklungen im Spritzgussverfahren
US6365434B1 (en) 2000-06-28 2002-04-02 Micron Technology, Inc. Method and apparatus for reduced flash encapsulation of microelectronic devices
JP4130628B2 (ja) * 2001-08-10 2008-08-06 ブラック アンド デッカー インク 電気絶縁されたモジュール
FR2844219B1 (fr) * 2002-09-09 2004-10-22 Valeo Electronique Sys Liaison Moule de surmoulage
US7109064B2 (en) * 2003-12-08 2006-09-19 Semiconductor Components Industries, L.L.C. Method of forming a semiconductor package and leadframe therefor
WO2007010315A2 (en) * 2005-07-20 2007-01-25 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
DE112005003614B4 (de) * 2005-07-28 2014-08-21 Infineon Technologies Ag Halbleiterbaugruppe für ein Schaltnetzteil und Verfahren zu dessen Montage
WO2007074352A1 (en) * 2005-12-29 2007-07-05 Infineon Technologies Ag Electronic component and a method of fabricating an electronic component
CA2660286A1 (en) 2006-08-09 2008-02-21 Homestead Clinical Corporation Organ-specific proteins and methods of their use
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
US8067841B2 (en) * 2008-02-25 2011-11-29 Infineon Technologies Ag Semiconductor devices having a resin with warpage compensated surfaces
CN102522375B (zh) * 2008-07-30 2015-04-08 三洋电机株式会社 半导体装置、半导体装置的制造方法及引线框
JP2010103279A (ja) * 2008-10-23 2010-05-06 Shindengen Electric Mfg Co Ltd 半導体装置
DE102008061617A1 (de) * 2008-12-11 2010-06-17 Trw Automotive Gmbh Verfahren und Werkzeug zur Herstellung eines elektronischen Bauteils mit einem kunststoffumspritzten Träger
CN102230991B (zh) * 2009-10-23 2013-01-09 鸿富锦精密工业（深圳）有限公司 光纤耦合连接器
CN102762352B (zh) * 2009-11-11 2015-11-25 巴鲁夫公司 用于注射模制物体外壳的方法、物体以及用于注射模制的设备
JP5549491B2 (ja) * 2010-09-06 2014-07-16 日立金属株式会社 バスバーモジュールの製造方法、及びバスバーモジュール
US20160277017A1 (en) * 2011-09-13 2016-09-22 Fsp Technology Inc. Snubber circuit
US10232531B1 (en) * 2014-07-08 2019-03-19 Verily Life Sciences Llc Methods and apparatus for forming a polymer layer around a structure using a plurality of protrusions
FR3046903B1 (fr) * 2016-01-19 2019-08-16 Valeo Comfort And Driving Assistance Dispositif electronique etanche et son procede d'obtention
JP6745645B2 (ja) * 2016-05-25 2020-08-26 オリンパス株式会社 インサート成形方法
CN106601714A (zh) * 2017-01-25 2017-04-26 长电科技（宿迁）有限公司 一种活动顶针内绝缘封装结构及其工艺方法
JP6888525B2 (ja) * 2017-11-06 2021-06-16 株式会社デンソー 通電部材モジュールの製造方法
EP3916910B1 (en) 2020-05-26 2022-12-14 Premo, S.A. Long range low frequency antenna

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3715423A (en) * 1971-01-25 1973-02-06 Motorola Inc Plastic encapsulation of semiconductor devices
JPS5238885A (en) * 1975-09-22 1977-03-25 Nec Home Electronics Ltd Method for production of semiconductor device
JPS5565450A (en) * 1978-11-10 1980-05-16 Hitachi Ltd Resin-mold type semiconductor device
US4266267A (en) * 1979-11-19 1981-05-05 General Electric Company Mounting arrangement for transistors and the like
JPS58500463A (ja) * 1981-03-23 1983-03-24 モトロ−ラ・インコ−ポレ−テッド めっきのしてないパッケ−ジを含む半導体デバイス
JPS5917273A (ja) * 1982-07-20 1984-01-28 Nec Corp 樹脂封止半導体装置
GB8308751D0 (en) * 1983-03-30 1983-05-11 Era Patents Ltd Mounting of semiconductor devices
JPS6156420A (ja) * 1984-07-31 1986-03-22 Sanken Electric Co Ltd 樹脂封止形半導体装置の製造方法
JPS6180845A (ja) * 1984-09-28 1986-04-24 Hitachi Ltd 半導体装置
JPS61102040A (ja) * 1984-10-25 1986-05-20 Sanken Electric Co Ltd 樹脂封止型半導体装置の製造方法
JPS61219144A (ja) * 1985-03-25 1986-09-29 Sanken Electric Co Ltd 樹脂封止型半導体装置の製造方法
JPS60242649A (ja) * 1985-03-29 1985-12-02 Hitachi Ltd 樹脂封止型半導体装置
JPS6193652A (ja) * 1985-09-06 1986-05-12 Hitachi Ltd 樹脂封止型半導体装置
JPS62154656A (ja) * 1985-12-27 1987-07-09 Toshiba Corp 樹脂封止型半導体装置の製造方法
EP0257681A3 (en) 1986-08-27 1990-02-07 STMicroelectronics S.r.l. Method for manufacturing plastic encapsulated semiconductor devices and devices obtained thereby
JP2507343B2 (ja) * 1986-09-08 1996-06-12 株式会社東芝 樹脂封止型半導体装置
JPS6378558A (ja) * 1986-09-22 1988-04-08 Hitachi Ltd 電子装置
FR2607338A1 (fr) * 1986-11-21 1988-05-27 Eurotechnique Sa Circuit de commutation de tension en technologie mos
JPS63170949A (ja) * 1987-01-09 1988-07-14 Fuji Electric Co Ltd 半導体装置
JPS63208255A (ja) * 1987-02-25 1988-08-29 Hitachi Ltd 電子装置
JPS63213362A (ja) * 1987-02-27 1988-09-06 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPS6442844A (en) * 1987-08-10 1989-02-15 Fuji Electric Co Ltd Lead frame for semiconductor device
JPH01258452A (ja) * 1988-04-08 1989-10-16 Nec Corp 樹脂封止半導体装置
JPH01315147A (ja) * 1989-04-07 1989-12-20 Sanken Electric Co Ltd 樹脂封止形半導体装置の製造方法
JPH02268457A (ja) * 1989-04-10 1990-11-02 Nec Corp 樹脂封止型半導体装置
JPH0353551A (ja) * 1989-07-21 1991-03-07 Nec Corp 絶縁型半導体装置用放熱板
JP2755440B2 (ja) * 1989-07-28 1998-05-20 関西日本電気株式会社 樹脂モールド型半導体装置及び樹脂モールド装置
JPH03108744A (ja) * 1989-09-22 1991-05-08 Toshiba Corp 樹脂封止型半導体装置
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204099A (ja) * 1995-01-31 1996-08-09 Rohm Co Ltd 半導体装置の構造及び形成方法
US10008430B2 (en) 2014-05-21 2018-06-26 Mitsubishi Electric Corporation Semiconductor device, manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device, and semiconductor module
US11417578B2 (en) 2014-05-21 2022-08-16 Mitsubishi Electric Corporation Semiconductor device, manufacturing apparatus for semiconductor device and manufacturing method for semiconductor device, and semiconductor module
JP2017188694A (ja) * 2017-06-15 2017-10-12 三菱電機株式会社 半導体装置、半導体装置の製造装置および半導体装置の製造方法、ならびに半導体モジュール

Also Published As

Publication number Publication date
ITMI913266A1 (it) 1993-06-05
DE69221440D1 (de) 1997-09-11
DE69221440T2 (de) 1998-01-29
EP0545487A2 (en) 1993-06-09
JP3338490B2 (ja) 2002-10-28
US5514913A (en) 1996-05-07
US5766985A (en) 1998-06-16
ITMI913266A0 (it) 1991-12-05
EP0545487A3 (en) 1994-06-08
IT1252624B (it) 1995-06-19
EP0545487B1 (en) 1997-08-06

Similar Documents

Publication Publication Date Title
JPH05235074A (ja) 半導体デバイス及びその製造方法
US6262480B1 (en) Package for electronic device having a fully insulated dissipator
EP0063811B1 (en) A method for manufacturing a plastic encapsulated semiconductor device
US7247521B2 (en) Semiconductor assembly encapsulation mold and method for forming same
US4637130A (en) Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
US7727817B2 (en) Semiconductor integrated circuit package and method of packaging semiconductor integrated circuit
CN102024773B (zh) 树脂密封型半导体装置及其制造方法
EP0577966A1 (en) Reduced stress plastic package
JP3194917B2 (ja) 樹脂封止方法
US4503452A (en) Plastic encapsulated semiconductor device and method for manufacturing the same
US5384286A (en) Process for encapsulating a semiconductor chip, leadframe and heatsink
KR20010001885U (ko) 반도체 패키지 제조용 리드프레임
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
US20010013674A1 (en) Resin-molding method, molding dies and circuit base member
US10804118B2 (en) Resin encapsulating mold and method of manufacturing semiconductor device
US5953593A (en) Method and mold for manufacturing a plastic package for an electronic device having a heat sink
JPH07135230A (ja) 電子装置の樹脂封止方法およびそれに用いるリードフレーム
KR200202053Y1 (ko) 반도체소자 패키지 공정용 몰딩 다이의 컬 블록구조
JP3808746B2 (ja) 樹脂パッケージ型半導体装置の製造方法
JP2000124236A (ja) 半導体装置の製造方法
JP2522304B2 (ja) 半導体素子収納パッケ−ジの製造方法
KR100253314B1 (ko) 스터드 비지에이 패키지 및 그 제조방법
KR0138295Y1 (ko) 하이핀 패키지용 수지기판 몰딩장치
JPH11330116A (ja) 半導体装置の製造方法、それに使用されるリードフレーム及び成型用金型
JPS6362239A (ja) プラスチックカプセル封じ半導体デバイスの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees