JP2017188694A - 半導体装置、半導体装置の製造装置および半導体装置の製造方法、ならびに半導体モジュール - Google Patents
半導体装置、半導体装置の製造装置および半導体装置の製造方法、ならびに半導体モジュール Download PDFInfo
- Publication number
- JP2017188694A JP2017188694A JP2017117637A JP2017117637A JP2017188694A JP 2017188694 A JP2017188694 A JP 2017188694A JP 2017117637 A JP2017117637 A JP 2017117637A JP 2017117637 A JP2017117637 A JP 2017117637A JP 2017188694 A JP2017188694 A JP 2017188694A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- frame
- sealing body
- hole
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 207
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000007789 sealing Methods 0.000 claims abstract description 132
- 239000000463 material Substances 0.000 claims abstract description 43
- 238000010292 electrical insulation Methods 0.000 claims abstract description 8
- 230000002093 peripheral effect Effects 0.000 claims description 30
- 239000013077 target material Substances 0.000 claims description 22
- 239000012530 fluid Substances 0.000 claims description 19
- 238000003825 pressing Methods 0.000 claims description 18
- 230000009969 flowable effect Effects 0.000 claims description 9
- 230000017525 heat dissipation Effects 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 8
- 238000005452 bending Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Abstract
Description
図1および図2を参照して、実施の形態1に係る半導体装置について説明する。実施の形態1に係る半導体装置100は、半導体素子1と、フレーム2と、封止体3とを備える。
次に、図3を参照して、実施の形態2に係る半導体装置100について説明する。実施の形態2に係る半導体装置100は、実施の形態1に係る半導体装置100と基本的に同様の構成を備えるが、貫通孔4が固定部材12を通すための孔であって、貫通孔4の内部に表出している封止体3の内周端面4Eが、貫通孔4の孔軸に対して傾斜している点で異なる。
次に、図4および図5を参照して、実施の形態3に係る半導体装置100について説明する。実施の形態3に係る半導体装置100は、実施の形態2に係る半導体装置100と基本的に同様の構成を備えるが、貫通孔4に隣接するフレーム2の第1面2Aに、封止体3を形成するときに封止体3となるべき流動性材料の流動方向を制限する整流パターン20が形成されている点で異なる。
次に、図6を参照して、実施の形態4に係る半導体装置100について説明する。実施の形態4に係る半導体装置100は、実施の形態2に係る半導体装置100と基本的に同様の構成を備えるが、貫通孔4の内部に表出している封止体3の内周端面4Eと対向配置されているフレーム2の端部2Eが第1面2Aと交差する方向に屈曲している点で異なる。
次に、図7を参照して、実施の形態5に係る半導体装置200について説明する。実施の形態5に係る半導体装置200は、半導体素子1と、フレーム2と、半導体素子1およびフレーム2を封止する封止体3とを備える。フレーム2は、表面上に少なくとも1つの半導体素子1を保持しているダイパッド5と、ダイパッド5と接続されているフレーム本体部6とを含み、半導体素子1と電気的に接続されている。
Claims (7)
- 半導体素子と、
第1面および前記第1面と反対側に位置する第2面を有し、前記第1面上に前記半導体素子を保持するとともに、前記半導体素子と電気的に接続されているフレームと、
電気絶縁性を有し、前記半導体素子と前記フレームとを封止する封止体とを備える半導体装置であって、
前記封止体には貫通孔が形成されており、
前記貫通孔は前記第1面と交差する方向に延びる孔軸を有しており、
前記貫通孔に隣接する前記フレームの前記第1面および前記第2面のうち少なくとも一方の面には、前記封止体を形成するときに前記封止体となるべき流動性材料の流動方向を制限する整流パターンが形成されている、半導体装置。 - 半導体素子と、
第1面および前記第1面と反対側に位置する第2面を有し、前記第1面上に前記半導体素子を保持するとともに、前記半導体素子と電気的に接続されているフレームと、
電気絶縁性を有し、前記半導体素子と前記フレームとを封止する封止体とを備える半導体装置であって、
前記封止体には貫通孔が形成されており、
前記貫通孔は前記第1面と交差する方向に延びる孔軸を有しており、
前記貫通孔の内部に表出している前記封止体の内周端面と対向配置されている前記フレームの端部は、前記第1面と交差する方向に屈曲している、半導体装置。 - 半導体素子と、第1面および前記第1面と反対側に位置する第2面を有し、前記第1面上に前記半導体素子を保持するとともに、前記半導体素子と電気的に接続されているフレームと、電気絶縁性を有し、前記半導体素子と前記フレームとを封止する封止体とを備える半導体装置と、
前記半導体装置の前記封止体と接触して設けられている放熱部材と、
前記半導体装置を前記放熱部材に固定するための固定部材と、
前記放熱部材と反対側に位置し、前記固定部材と接続されており、前記半導体装置の前記封止体と接触して設けられている押圧部材とを備え、
前記封止体には貫通孔が形成されており、
前記貫通孔と前記押圧部材とが重なるように設けられている、半導体モジュール。 - 半導体素子と、
表面上に前記半導体素子を保持しているダイパッドと前記ダイパッドと接続されているフレーム本体部とを含み、前記半導体素子と電気的に接続されているフレームと、
前記半導体素子および前記フレームを封止する封止体とを備え、
前記ダイパッドは、前記フレーム本体部との接続部側に位置する第1端部と、前記第1端部と反対側に位置する第2端部とを有し、
前記第1端部と前記封止体の外周面との最短距離が500μm以上であり、
前記第2端部と前記封止体の前記外周面との最短距離は、前記第1端部と前記封止体の前記外周面との最短距離より100μm短い下限距離以上、かつ前記第1端部と前記封止体の前記外周面との最短距離より50μm長い上限距離以下である、半導体装置。 - 半導体素子と、表面上に前記半導体素子を保持しているダイパッドと前記ダイパッドと接続されているフレーム本体部とを有するフレームとを含む封止対象材が封止体により封止された半導体装置の製造装置であって、
前記封止対象材を配置する空間と、前記空間と外部とを接続するための接続経路とが内部に形成されている金型を備え、
前記金型は、前記空間において、前記フレーム本体部よりも前記ダイパッドが鉛直方向上側に位置した前記封止対象材を保持可能であり、
さらに、前記金型の前記接続経路を経て前記空間に前記封止体となるべき流動性材料を供給する供給部を備える、半導体装置の製造装置。 - 前記接続経路は、前記金型において前記空間に対して鉛直方向上方に設けられている、請求項5に記載の半導体装置の製造装置。
- 半導体素子と、表面上に前記半導体素子を保持しているダイパッドと前記ダイパッドと接続されているフレーム本体部とを有するフレームとを含む封止対象材が封止体により封止された半導体装置の製造方法であって、
金型の内部に前記フレーム本体部よりも前記ダイパッドが鉛直方向上側に位置するように前記封止対象材を配置する工程と、
前記封止対象材が配置されている前記金型の内部に前記封止体となるべき流動性材料を導入した後、前記流動性材料を固化することにより前記封止体によって前記封止対象材を封止する工程とを備える、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017117637A JP6448712B2 (ja) | 2017-06-15 | 2017-06-15 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017117637A JP6448712B2 (ja) | 2017-06-15 | 2017-06-15 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014105223A Division JP6162643B2 (ja) | 2014-05-21 | 2014-05-21 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018227534A Division JP2019054280A (ja) | 2018-12-04 | 2018-12-04 | 半導体装置および半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017188694A true JP2017188694A (ja) | 2017-10-12 |
JP6448712B2 JP6448712B2 (ja) | 2019-01-09 |
Family
ID=60045770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017117637A Active JP6448712B2 (ja) | 2017-06-15 | 2017-06-15 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6448712B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61102040A (ja) * | 1984-10-25 | 1986-05-20 | Sanken Electric Co Ltd | 樹脂封止型半導体装置の製造方法 |
JPS63170949A (ja) * | 1987-01-09 | 1988-07-14 | Fuji Electric Co Ltd | 半導体装置 |
JPH05235074A (ja) * | 1991-12-05 | 1993-09-10 | Consorzio Pel La Ric Sulla Microelectronica Nel Mezzogiorno | 半導体デバイス及びその製造方法 |
-
2017
- 2017-06-15 JP JP2017117637A patent/JP6448712B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61102040A (ja) * | 1984-10-25 | 1986-05-20 | Sanken Electric Co Ltd | 樹脂封止型半導体装置の製造方法 |
JPS63170949A (ja) * | 1987-01-09 | 1988-07-14 | Fuji Electric Co Ltd | 半導体装置 |
JPH05235074A (ja) * | 1991-12-05 | 1993-09-10 | Consorzio Pel La Ric Sulla Microelectronica Nel Mezzogiorno | 半導体デバイス及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6448712B2 (ja) | 2019-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6162643B2 (ja) | 半導体装置 | |
US9887142B2 (en) | Power semiconductor device | |
US7839004B2 (en) | Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame | |
US9240369B2 (en) | Encapsulated semiconductor device and method for manufacturing the same | |
JP2011009410A (ja) | 半導体モジュール | |
JP6208072B2 (ja) | 電子回路装置およびその製造方法 | |
US9123709B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2014022444A (ja) | 半導体装置およびその製造方法 | |
US10121714B2 (en) | Semiconductor device and casing of the semiconductor device | |
US10777476B2 (en) | Semiconductor device | |
CN104218007A (zh) | 小脚印半导体封装 | |
JP6448712B2 (ja) | 半導体装置 | |
JP5161688B2 (ja) | 半導体装置および半導体モジュール | |
JP2019054280A (ja) | 半導体装置および半導体モジュール | |
JP6645134B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6021695B2 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
JP2018182175A (ja) | パワー半導体モジュール | |
US11924960B2 (en) | Circuit board and method for manufacturing circuit board | |
JP2009016380A (ja) | 半導体装置及びその製造方法 | |
JP2006319084A (ja) | 半導体装置 | |
WO2022153501A1 (ja) | 半導体装置とその製造方法、および半導体パッケージ | |
KR20150129269A (ko) | 반도체 패키지를 위한 클립 구조체 및 이를 이용한 반도체 패키지, 제조 방법 | |
JP2015144204A (ja) | 半導体装置 | |
JP2016086134A (ja) | ヒートシンク、ヒートシンク一体型パワーモジュールおよびそれらの製造方法 | |
JP2018113326A (ja) | 電力用半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6448712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |