JPS62154656A - 樹脂封止型半導体装置の製造方法 - Google Patents
樹脂封止型半導体装置の製造方法Info
- Publication number
- JPS62154656A JPS62154656A JP29257885A JP29257885A JPS62154656A JP S62154656 A JPS62154656 A JP S62154656A JP 29257885 A JP29257885 A JP 29257885A JP 29257885 A JP29257885 A JP 29257885A JP S62154656 A JPS62154656 A JP S62154656A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- resin
- thickness
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、樹脂封止型半導体装置の製造方法に１関する
もので、特に厚肉部と薄肉リード部とからなるリードフ
レームを具備する電力用樹脂封止型半導体装置の薄肉リ
ード部形成方法に係るものである。
もので、特に厚肉部と薄肉リード部とからなるリードフ
レームを具備する電力用樹脂封止型半導体装置の薄肉リ
ード部形成方法に係るものである。
［発明の技術的背慎］
消費電力が比較的多い樹脂封止型半導体装置においでは
、例えば電力用トランジスタのように、チップを搭載す
るリードフレームのベッド部を肉厚とし、ベッド部の一
部を外気に露出して放熱効果を良くしたものがある。
この場合、外部回路のソケット等と嵌合する外部リード
のビン部分の寸法は、規格寸法維持等のため薄肉とする
ことが多い。 このような厚肉部と」肉リード部とから
なるリードフレームを具備した従来の樹脂封止型半導体
装置の製造方法について、電力用トランジスタを例にと
り以下説明する。
、例えば電力用トランジスタのように、チップを搭載す
るリードフレームのベッド部を肉厚とし、ベッド部の一
部を外気に露出して放熱効果を良くしたものがある。
この場合、外部回路のソケット等と嵌合する外部リード
のビン部分の寸法は、規格寸法維持等のため薄肉とする
ことが多い。 このような厚肉部と」肉リード部とから
なるリードフレームを具備した従来の樹脂封止型半導体
装置の製造方法について、電力用トランジスタを例にと
り以下説明する。
第７図はこのトランジスタの圧延Ｔ程後のリードフレー
ム用異形材料上の斜視図で、厚さ （θの厚肉部１ａと
、厚さ ＬＬの薄肉リード部１１）とからなる。 第８
図は圧延工程後のトランジスタの製造工程を説明するた
めのもので、同図＜ａ ＞は樹脂封止工程後の透視平面
図、同図（ｂ）は△・Ａ線断面図である。 まず異形材
料上を連続した切断、曲げ等のプレス加工によりリード
フレーム２を形成する。 次にリードフレーム２のベッ
ド部２ａに半導体チップ３をＰｂ−８ｎ系の半田で接着
する。 次に八〇又はＡＩ等の細線を使用してチップ３
とリード部４とを所定の位置で１＆続する。 この細線
による配線工程は、ワイ曳γボンディングと呼ばれ、近
年は超音波加工技術の進歩でＵＳボンダーなるワイヤ圧
着装置が商品化され、比較的低温下でワイＡアの圧着が
可能となっている。
ム用異形材料上の斜視図で、厚さ （θの厚肉部１ａと
、厚さ ＬＬの薄肉リード部１１）とからなる。 第８
図は圧延工程後のトランジスタの製造工程を説明するた
めのもので、同図＜ａ ＞は樹脂封止工程後の透視平面
図、同図（ｂ）は△・Ａ線断面図である。 まず異形材
料上を連続した切断、曲げ等のプレス加工によりリード
フレーム２を形成する。 次にリードフレーム２のベッ
ド部２ａに半導体チップ３をＰｂ−８ｎ系の半田で接着
する。 次に八〇又はＡＩ等の細線を使用してチップ３
とリード部４とを所定の位置で１＆続する。 この細線
による配線工程は、ワイ曳γボンディングと呼ばれ、近
年は超音波加工技術の進歩でＵＳボンダーなるワイヤ圧
着装置が商品化され、比較的低温下でワイＡアの圧着が
可能となっている。
次にチップやワイヤ接続個所を構造的ストレスや化学的
）ち染等から保護する目的でゲル状又はゴム状の樹脂を
塗布することもある。 その後、エポキシ等の樹脂を使
用し、公知のトランスファモールド法で樹脂成形部５を
形成し封止する。 図面では便宜上樹脂成形部５は２点
鎖線でその輪郭のみを示し、内部を透視可能とした（以
下の図面においても同じ）。 成形された樹脂は、その
後充分キュアー（ｃｕｒｅ）され、重合〈又は縮合）反
応が終了し安定な樹脂となる（以上第８図参照）。
）ち染等から保護する目的でゲル状又はゴム状の樹脂を
塗布することもある。 その後、エポキシ等の樹脂を使
用し、公知のトランスファモールド法で樹脂成形部５を
形成し封止する。 図面では便宜上樹脂成形部５は２点
鎖線でその輪郭のみを示し、内部を透視可能とした（以
下の図面においても同じ）。 成形された樹脂は、その
後充分キュアー（ｃｕｒｅ）され、重合〈又は縮合）反
応が終了し安定な樹脂となる（以上第８図参照）。
最後にフレーム接続部及びリード部を切断分離して第４
図に示すトランジスタとほぼ同形の樹脂封止型電力用ト
ランジスタとする。
図に示すトランジスタとほぼ同形の樹脂封止型電力用ト
ランジスタとする。
リードフレーム用異形材料上は帯状の平板から圧延（Ｒ
ｏｌｌｉｎｇ）法で造られる。 厚肉部及び薄肉リード
部が同体で接続されている点が特長である。 これによ
りリードフレーム２を連続したプレス加工により簡単に
製作することが可能で、持にコレクタリード６がフレー
ムのベッド部２ａと同−材料で繋がっていることは、リ
ード部を別Ｈ料にしてノＪシメ及び半田付は等で接続す
るものに比べ、電気的な接続特性の寿命劣化がなく圧倒
的に有利である。 このため材料価格が約２（８（銅系
材）であるにもかかわらず、装６の製造工Ｐが筒中にな
り且つ信頼性が向上する等の理由から前記異形材料が使
われている。
ｏｌｌｉｎｇ）法で造られる。 厚肉部及び薄肉リード
部が同体で接続されている点が特長である。 これによ
りリードフレーム２を連続したプレス加工により簡単に
製作することが可能で、持にコレクタリード６がフレー
ムのベッド部２ａと同−材料で繋がっていることは、リ
ード部を別Ｈ料にしてノＪシメ及び半田付は等で接続す
るものに比べ、電気的な接続特性の寿命劣化がなく圧倒
的に有利である。 このため材料価格が約２（８（銅系
材）であるにもかかわらず、装６の製造工Ｐが筒中にな
り且つ信頼性が向上する等の理由から前記異形材料が使
われている。
［背景技術の問題点］
上述の異形材料は、一般に圧延加工（Ｒｏｌｌｉｎｇ）
により造られるから、入信に使われ且つ規格化された１
Ａ置用リードフレームを造る場合に適している。
により造られるから、入信に使われ且つ規格化された１
Ａ置用リードフレームを造る場合に適している。
しかし特別な形状のリードフレームを必要とする装置、
例えばアレイ、モジュール或いは複合素子等の場合のよ
うに少量多品種のリードフレームを要求される場合がし
ばしｔ４ｆある。 これらを製造するのに一般の圧延加
工法では、圧延に使用されるロール等の設僅費が割り高
となり、製品価格が圧迫される。 前述の圧延加工によ
るリードフレームの有利な点を保持し且つ製品価格が圧
迫されない製造方法が望まれる。
例えばアレイ、モジュール或いは複合素子等の場合のよ
うに少量多品種のリードフレームを要求される場合がし
ばしｔ４ｆある。 これらを製造するのに一般の圧延加
工法では、圧延に使用されるロール等の設僅費が割り高
となり、製品価格が圧迫される。 前述の圧延加工によ
るリードフレームの有利な点を保持し且つ製品価格が圧
迫されない製造方法が望まれる。
［発明の目的］
本発明の目的は、圧延加工法による大畠生産方式に拠ら
ず、比較的簡単に厚肉部とこれと同体の薄肉リード部と
を有するリードフレームを形成する樹脂封止型半導体装
置の製造方法を提供することである。
ず、比較的簡単に厚肉部とこれと同体の薄肉リード部と
を有するリードフレームを形成する樹脂封止型半導体装
置の製造方法を提供することである。
［発明の概要］
本発明は、厚肉部と薄肉リード部とからなるリードフレ
ームを具備する樹脂封止型半導体装置において、該薄肉
リード部を部分的なプレス加工により形成する工程を含
むことを特徴とする樹脂封止型半導体装置の製造方法で
ある。
ームを具備する樹脂封止型半導体装置において、該薄肉
リード部を部分的なプレス加工により形成する工程を含
むことを特徴とする樹脂封止型半導体装置の製造方法で
ある。
本発明の半導体装置の製造方法は、リードフレーム用異
形材料の形成工程を含むものであるが、始めの工程にお
いて部分的なプレス加工により薄肉リード部を形成して
もよいし、又樹脂封止からリードカット（分離）工程の
後、リード部の一部を部分的なプレス加工により薄肉成
形してもよい。
形材料の形成工程を含むものであるが、始めの工程にお
いて部分的なプレス加工により薄肉リード部を形成して
もよいし、又樹脂封止からリードカット（分離）工程の
後、リード部の一部を部分的なプレス加工により薄肉成
形してもよい。
このＷ！！Ｊ造方法により比較的生産量の少ない品種の
半導体装置でも、価格上昇を押さえて容易に製造できる
。 又この方法では、プレス面積を必要な部分の最小寸
法とすることが可能で、これによりパリの発生を少なく
し、寸法精度を向トさせることができる。
半導体装置でも、価格上昇を押さえて容易に製造できる
。 又この方法では、プレス面積を必要な部分の最小寸
法とすることが可能で、これによりパリの発生を少なく
し、寸法精度を向トさせることができる。
し発明の実施例〕
本発明の第１の実施例として、電力用１〜ランジスタの
’ＩＩ Ｎ方法の１例について第１図ないし第４図に基
づき説明する。 なお以下の図面にＪ３いて同一符号は
同一部分をあられず。
’ＩＩ Ｎ方法の１例について第１図ないし第４図に基
づき説明する。 なお以下の図面にＪ３いて同一符号は
同一部分をあられず。
ます幅約３０ｍｍ、厚さ ｔｓ＝１．釦ｍの帯状金属板
を用意する。 材質は一般に電気特性、熱伝導特性等か
ら電気銅とげばれる比較的純度の高い銅材が用いられる
。 次に、この帯状銅板を部分的なプレス加工（プレス
コイニングともいう）により厚肉部１１ａど薄肉リード
部１１ｂを持つリードフレーム用異形材料１１を造る。
を用意する。 材質は一般に電気特性、熱伝導特性等か
ら電気銅とげばれる比較的純度の高い銅材が用いられる
。 次に、この帯状銅板を部分的なプレス加工（プレス
コイニングともいう）により厚肉部１１ａど薄肉リード
部１１ｂを持つリードフレーム用異形材料１１を造る。
第１図（ａ）はこの異形材料二の平面図、同図（ｂ）
はＢ・Ｂ線断面図である。 この実施例では、ベース、
コレクタ及びエミッタの３本のリードが必要であるが、
部分的なプレス加工は第１図＜ａ ＞の破線で示す約２
ｘ １７ｍ１２のそれぞれのリードに対応した３つの部
分に行う。 これはプレス面積が比較的小さく、パリの
発生を少なくすることができる。
はＢ・Ｂ線断面図である。 この実施例では、ベース、
コレクタ及びエミッタの３本のリードが必要であるが、
部分的なプレス加工は第１図＜ａ ＞の破線で示す約２
ｘ １７ｍ１２のそれぞれのリードに対応した３つの部
分に行う。 これはプレス面積が比較的小さく、パリの
発生を少なくすることができる。
又材料の硬度等により部分的なプレス加工は、第２図の
破線で示すようにトランジスタ素子１個のリード部分、
約１０Ｘ １７ｍ１２の面積で行っても良い。
破線で示すようにトランジスタ素子１個のリード部分、
約１０Ｘ １７ｍ１２の面積で行っても良い。
又一度に目的の厚さにせずに２回或いは３回等に分けて
プレスしても良い。 部分的なプレス加工した薄肉リー
ド部１１ｂの残Ｗは、例えば１Ｌ＝０．４ｍｍに制御さ
れる。 この際問題となるパリ（周辺の盛り上り等）は
プレスの打込角（第１図（ｂ ）に示す角θ）に影響さ
れ、θが大ぎな角度程パリは大きく、垂直（θ＝９０°
）に近いほどパリは少なくなることから、リードフレー
ムとして最終製品で不用となる切断部分にパリを発生さ
せ、必要部の寸法精度を上げること等１４ｒｌｉされる
。
プレスしても良い。 部分的なプレス加工した薄肉リー
ド部１１ｂの残Ｗは、例えば１Ｌ＝０．４ｍｍに制御さ
れる。 この際問題となるパリ（周辺の盛り上り等）は
プレスの打込角（第１図（ｂ ）に示す角θ）に影響さ
れ、θが大ぎな角度程パリは大きく、垂直（θ＝９０°
）に近いほどパリは少なくなることから、リードフレー
ムとして最終製品で不用となる切断部分にパリを発生さ
せ、必要部の寸法精度を上げること等１４ｒｌｉされる
。
次にリードフレーム用異形材利１とを公知の方法により
プレス加工してリードフレーム１２を形成し、半導体デ
ツプ３をベッド部１２ａの所定ＩＱ置に接着した俊、Ａ
ｕ又はΔ１等の＠線によりデツプ３とリード部４とを接
続する。 その後ｌ・ランスノア成形により樹脂１１止
する。 ５ ＃ｉ ｌ、ｄ 糎成形部である。 第３図
はこれらの工程後の状態を示すもので、同図（ａ ）は
透視平面図、同図（１））はＢ−Ｂ線断面図である。
最後にリードフレーム接続部及びリード部を切断して第
４図に示づ一電力用樹脂封止型トランジスタとする。
プレス加工してリードフレーム１２を形成し、半導体デ
ツプ３をベッド部１２ａの所定ＩＱ置に接着した俊、Ａ
ｕ又はΔ１等の＠線によりデツプ３とリード部４とを接
続する。 その後ｌ・ランスノア成形により樹脂１１止
する。 ５ ＃ｉ ｌ、ｄ 糎成形部である。 第３図
はこれらの工程後の状態を示すもので、同図（ａ ）は
透視平面図、同図（１））はＢ−Ｂ線断面図である。
最後にリードフレーム接続部及びリード部を切断して第
４図に示づ一電力用樹脂封止型トランジスタとする。
次に本発明の第２の実施例を第５図及び第６図に基づい
て説明する。 この実施例では、樹脂封止し、各リード
の分離を行った後、部分的なプレス加工によりリードを
薄肉化し且つ成形するものである。 まず幅約３０１１
０１．厚さ ｔ８＝ １．２ｍｍの帯状の銅系材料の平
板を用意する。 次に公知の方法によりプレス加工して
肉厚一様のリードフレーム２２を形成する。 次にリー
ドフレーム２２のベッド部２２ａに半導体チップ３を半
田付けし、Ａｕ等の細線によるエミッタ及びベース配線
を行った後トランスファ成形により樹脂封止する。
て説明する。 この実施例では、樹脂封止し、各リード
の分離を行った後、部分的なプレス加工によりリードを
薄肉化し且つ成形するものである。 まず幅約３０１１
０１．厚さ ｔ８＝ １．２ｍｍの帯状の銅系材料の平
板を用意する。 次に公知の方法によりプレス加工して
肉厚一様のリードフレーム２２を形成する。 次にリー
ドフレーム２２のベッド部２２ａに半導体チップ３を半
田付けし、Ａｕ等の細線によるエミッタ及びベース配線
を行った後トランスファ成形により樹脂封止する。
第５図は樹脂封止後の状態を示すもので、同図（ａ）は
透視平面図、同図（ｂ）はＢ−Ｂ線断面図である。 次
に各リードの分離成形を行うが、第１のプレス工程で第
５図（ａ）の破斜線の領域２６を切断除去しリード間分
離を行う。 次に第２の部分的なプレス工程により適当
な幅Ｗρ （第５図参照）にわたる部分についてリード
厚さ を日を１Ｌまで薄くする。 この場合のプレス方
向は第５図（ｂ）のどちら側であってもよい。 このと
ぎパリは同図（ａ ）の平面図で側方向に多く発生する
から第３のプレス工程により最終のリードの分離と形成
を行い第６図のトランジスタ装置が得られる。 第２の
部分的なプレス工程で適当な形状になるようパリ寸法を
設計し、薄肉化と最終のリード分離成形とを１つの工程
で行い第３のプレス工程を省略してもよい。 又材料の
硬度等により第１のプレス工程でリード端連結部を残さ
ない完全な分離を行ってもよい。 第６図（ｂ）に見ら
れるように、本発明の製造方法による装置においては、
リード部２４の形状が従来の装置のそれと異なるが、回
路基板のソケット等と■合するリード先端の形状寸法は
同一であり、実用上本発明による効果が損われることは
ない。
透視平面図、同図（ｂ）はＢ−Ｂ線断面図である。 次
に各リードの分離成形を行うが、第１のプレス工程で第
５図（ａ）の破斜線の領域２６を切断除去しリード間分
離を行う。 次に第２の部分的なプレス工程により適当
な幅Ｗρ （第５図参照）にわたる部分についてリード
厚さ を日を１Ｌまで薄くする。 この場合のプレス方
向は第５図（ｂ）のどちら側であってもよい。 このと
ぎパリは同図（ａ ）の平面図で側方向に多く発生する
から第３のプレス工程により最終のリードの分離と形成
を行い第６図のトランジスタ装置が得られる。 第２の
部分的なプレス工程で適当な形状になるようパリ寸法を
設計し、薄肉化と最終のリード分離成形とを１つの工程
で行い第３のプレス工程を省略してもよい。 又材料の
硬度等により第１のプレス工程でリード端連結部を残さ
ない完全な分離を行ってもよい。 第６図（ｂ）に見ら
れるように、本発明の製造方法による装置においては、
リード部２４の形状が従来の装置のそれと異なるが、回
路基板のソケット等と■合するリード先端の形状寸法は
同一であり、実用上本発明による効果が損われることは
ない。
以上の実施例では電力用トランジスタを例に述べたが、
ダイオード、サイリスタ等のほか、複合素子やパワーＩ
Ｃでも使用できることは云うまでもない。
ダイオード、サイリスタ等のほか、複合素子やパワーＩ
Ｃでも使用できることは云うまでもない。
［発明の効果］
本発明の製造方法は、前述のように大組生産に適した圧
延加工（Ｒｏｌｌｉｎｇ）法に拠らずに、設備費等の比
較的安価な部分的なプレス加工により薄肉リード部を形
成するものである。 従って生産最の少ない品種でも生
産コストの上昇を伴うことなく手軽に使用できるもので
ある。 又部分的なプレス加工をする面積は薄肉化のた
め必要な最小面積にとどめることが容易に可能で、パリ
の発生を押さえ寸法精度の良い装置を製造することがで
きる。
延加工（Ｒｏｌｌｉｎｇ）法に拠らずに、設備費等の比
較的安価な部分的なプレス加工により薄肉リード部を形
成するものである。 従って生産最の少ない品種でも生
産コストの上昇を伴うことなく手軽に使用できるもので
ある。 又部分的なプレス加工をする面積は薄肉化のた
め必要な最小面積にとどめることが容易に可能で、パリ
の発生を押さえ寸法精度の良い装置を製造することがで
きる。
第１図ないし第４図は本発明の製造方法の第１実施例を
説明するためのもので、第１図（ａ ）及び（ｂ）は部
分的なプレス加工工程後のリードフレーム用異形材料の
平面図及び断面図、第２図は部分的なプレス加工の面積
のみ第１図と異なるリードフレーム用異形材料の平面図
、第３図（ａ ＞及び（ｂ）は樹脂封止工程復の半導体
装置の）Ｘ視平面図及び断面図、第４図（ａ ）及び（
ｂ ）は最終リード分離成形工程後の半導体装置の透視
平面図及び断面図、第５図及び第６図は本発明の第２の
実施例を説明するためのもので、第５図（ａ ）及び（
ｂ）は樹脂封止工程後の半導体装置の透視平面図及び断
面図、第６図（ａ ）及び（ｂ ）は最終のリード分離
成形工程後の半導体装置の透視平面図及び断面図、第７
図及び第８図は従来の製造方法を説明するだめのもので
、第７図は圧延工程後のリードフレーム用異形材料の斜
視図、第８図（ａ ）及び（１） ）は樹脂封止工程後
の透視平面図及び断面図である。 １．１１・・・リードフレーム用異形材料、 １ａ。 １１ａ・・・厚肉部、 １ｂ、ｌｌｂ・・・薄肉リード
部、２．１２．２２・・・リードフレーム、 ３・・・
半導体ベレット、 ４・・・リード部、 ５・・・樹脂
成形部 。 第３図 ４−Ｂ 第４図 と０ 第５図 第６図
説明するためのもので、第１図（ａ ）及び（ｂ）は部
分的なプレス加工工程後のリードフレーム用異形材料の
平面図及び断面図、第２図は部分的なプレス加工の面積
のみ第１図と異なるリードフレーム用異形材料の平面図
、第３図（ａ ＞及び（ｂ）は樹脂封止工程復の半導体
装置の）Ｘ視平面図及び断面図、第４図（ａ ）及び（
ｂ ）は最終リード分離成形工程後の半導体装置の透視
平面図及び断面図、第５図及び第６図は本発明の第２の
実施例を説明するためのもので、第５図（ａ ）及び（
ｂ）は樹脂封止工程後の半導体装置の透視平面図及び断
面図、第６図（ａ ）及び（ｂ ）は最終のリード分離
成形工程後の半導体装置の透視平面図及び断面図、第７
図及び第８図は従来の製造方法を説明するだめのもので
、第７図は圧延工程後のリードフレーム用異形材料の斜
視図、第８図（ａ ）及び（１） ）は樹脂封止工程後
の透視平面図及び断面図である。 １．１１・・・リードフレーム用異形材料、 １ａ。 １１ａ・・・厚肉部、 １ｂ、ｌｌｂ・・・薄肉リード
部、２．１２．２２・・・リードフレーム、 ３・・・
半導体ベレット、 ４・・・リード部、 ５・・・樹脂
成形部 。 第３図 ４−Ｂ 第４図 と０ 第５図 第６図
Claims (1)
- １ 厚肉部と薄肉リード部とからなるリードフレームを
具備する樹脂封止型半導体装置の製造方法において、該
薄肉リード部を部分的なプレス加工により形成する工程
を含むことを特徴とする樹脂封止型半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29257885A JPS62154656A (ja) | 1985-12-27 | 1985-12-27 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29257885A JPS62154656A (ja) | 1985-12-27 | 1985-12-27 | 樹脂封止型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62154656A true JPS62154656A (ja) | 1987-07-09 |
Family
ID=17783585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29257885A Pending JPS62154656A (ja) | 1985-12-27 | 1985-12-27 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62154656A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0545487A3 (en) * | 1991-12-05 | 1994-06-08 | Cons Ric Microelettronica | Semiconductor device encapsulated in resin and electrically insulated having improved insulation characteristics and related manufacturing process |
-
1985
- 1985-12-27 JP JP29257885A patent/JPS62154656A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0545487A3 (en) * | 1991-12-05 | 1994-06-08 | Cons Ric Microelettronica | Semiconductor device encapsulated in resin and electrically insulated having improved insulation characteristics and related manufacturing process |
| US5766985A (en) * | 1991-12-05 | 1998-06-16 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Process for encapsulating a semiconductor device having a heat sink |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6114750A (en) | Surface mount TO-220 package and process for the manufacture thereof | |
| US6893898B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP2000208686A (ja) | パワ―モジュ―ルのパッケ―ジ構造 | |
| US20200243428A1 (en) | Packaged multichip module with conductive connectors | |
| JPH1022435A (ja) | 半導体装置及びその製造方法 | |
| JPS62154656A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2001358263A (ja) | 半導体装置およびその回路形成方法 | |
| EP0292059B1 (en) | Modular resin-encapsulated multi-chip circuit package and its manufacturing method | |
| JP2001035985A (ja) | 樹脂封止半導体装置 | |
| US6441472B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| US11515238B2 (en) | Power die package | |
| US20240145355A1 (en) | Method of manufacturing semiconductor devices, corresponding component, semiconductor device and method | |
| EP4365943A1 (en) | Method of manufacturing semiconductor devices, corresponding component, semiconductor device and method | |
| JP2000150725A (ja) | 半導体装置およびその製造方法 | |
| CN217334014U (zh) | 半导体器件 | |
| JPS6329413B2 (ja) | ||
| JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
| KR100243375B1 (ko) | 비지에이 반도체 패키지와 그 제조방법 | |
| JP2000236033A (ja) | 半導体装置並びにその製造方法 | |
| EP1473763A1 (en) | Manufacturing method of a lead frame for power semiconductor electronic devices, separating the leads and downsetting the die pad in one step | |
| JP2000091475A (ja) | 半導体装置 | |
| JPS6350863B2 (ja) | ||
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JPH06268134A (ja) | 電子部品搭載装置 |