JPH04750A - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JPH04750A
JPH04750A JP2102135A JP10213590A JPH04750A JP H04750 A JPH04750 A JP H04750A JP 2102135 A JP2102135 A JP 2102135A JP 10213590 A JP10213590 A JP 10213590A JP H04750 A JPH04750 A JP H04750A
Authority
JP
Japan
Prior art keywords
divers
frame
island
tie
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2102135A
Other languages
English (en)
Other versions
JP2515032B2 (ja
Inventor
Kenji Takahashi
健司 高橋
Junichi Asada
順一 浅田
Kazunori Hayashi
和則 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2102135A priority Critical patent/JP2515032B2/ja
Priority to US07/685,920 priority patent/US5162895A/en
Priority to EP95110184A priority patent/EP0676807B1/en
Priority to KR1019910006127A priority patent/KR950006437B1/ko
Priority to EP91106136A priority patent/EP0452903B1/en
Priority to DE69125200T priority patent/DE69125200T2/de
Priority to DE69514268T priority patent/DE69514268T2/de
Publication of JPH04750A publication Critical patent/JPH04750A/ja
Application granted granted Critical
Publication of JP2515032B2 publication Critical patent/JP2515032B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/411Chip-supporting parts, e.g. die pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/811Multiple chips on leadframes

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体装置用リードフレームに関する。
(従来の技術) 第4図及び第5図は、D I P (dual−in−
1inepackage)タイプやSOJ (small−out 1ine J−Leaded 
package )タイプの半導体装置の構成部品とし
てのリードフレームの一部を示す平面図である。これら
の図においてはインナーリードは図示を省略している。
第4図において、対向する一対の枠部1.1から内側に
ダイバー3,3が延び、それらのダイバー3.3によっ
てアイランド4が支持されている。
このアイランド4上には半導体チップ5かマウントされ
る。その状態においてチップ5とインナーリードとがボ
ンディングされる。この後、チップ5と、アイランド4
と、インナーリード及びダイバー3,3のインナ一端と
がモールド樹脂7によってモールドされる。
第5図は、ダイバーの形状の異種例を示すものである。
ここにおけるダイバー3は、枠部1から2本の支持片3
A、3Aが延び、それらか合わさって1本の支持片3B
となり、この支持片3Bがアイランド4に一体化されて
いる。
前記モールディングは第6図かられかるように、以下の
ようにして行われる。即ち、ボンディング後のチップ5
やアイランド4等を金型で挟む。この金型は樹脂注入口
(ゲート)9とそれに連通ずるキャビティ10を有する
。このゲート9からモールド樹脂7を溶融状態のまま流
入させる。第6図は、樹脂7がキャビティ10の途中ま
で入りかけた状態を示している。この後、樹脂7はキャ
ビティ10内の全域に入り込んで、モールディングが行
われる。
(発明が解決しようとする課題) 樹脂7がゲート9から入り込む途中の第6図の状態にお
いては、樹脂7がアイランド4やチップ5の端面に当り
、それらをダイバー3のまわりに捩ることがある。チッ
プ5やアイランド4の大型化に伴って、流入する樹脂量
が増大しnつ流入速度も大きくなる。このため、チップ
5等の大型化に伴って、上記捩りの問題はより大きくな
る。第7図は、チップ5及びアイランド6がダイバー3
゜3のまわりに角度θだけ捩られた状態でモールディン
グされた半導体装置の一一例を、第6図の■−■線断面
に相当する模式図として表わしたものである。この第7
図かられかるように、チップ5及びアイランド4が捩れ
た状態にあるときには、固化した樹脂7中の応力状態が
不均一となり、最悪の場合にはクラック11が生じる。
(なお、第7図中の12は、リードを示す。) 本発明は、上記に鑑みてなされたもので、その目的は、
半導体装置の製造過程としての特にモールディング時に
、チップをマウントしたアイランドがダイバーのまわり
に捩られるおそれのない半導体装置用リードフレームを
提供することにある。
〔発明の構成〕
(課題を解決するための手段) 本発明の第1のリードフレームは、所定の間隔で対向す
る第1及び第2の枠部と、それらの第1及び第2の枠部
に挟まれた位置に設けられ、半導体チップがマウントさ
れる、アイランドと、前記第1の枠部と、その第1の枠
部と対向する前記アイランドの辺とを一体に連結する一
対のダイバーであって、ダイバーの幅方向に所定間隔を
おいて形成された一対のダイバーと、前記第2の枠部と
、その第2の枠部と対向する前記アイランドの辺とを一
体に連結する一対のダイバーであって、ダイバーの幅方
向に所定間隔をおいて形成された一対のダイバーと、を
鋺えるものとして構成される。
本発明の第2のリードフレームは、前記第1のリードフ
レームにおいて、前記第1及び第2の枠部のそれぞれの
内側辺に溝を形成し、前記溝の底部から前記ダイバーが
前記アイランドに向けて構成されており、前記ダイバー
の両側にそれぞれスリットが形成されているものとして
構成される。
本発明の第3のリードフレームは、前記第1又は第2の
リードフレームにおいて、前記第1及び第2の枠部にそ
れぞれ連結された一対のタイツ<−同士は、それらのダ
イバーの長手方向に対して横向きのブリッジによってそ
れぞれ連結されているものとして構成される。
本発明の第4のリードフレームは、前記第1又は第2の
リードフレームにおいて、前記第1及び第2の枠部にそ
れぞれ連結された一対のタイツ<−同土間にそれぞれ舌
片を有し、各舌片は、前記アイランドに向けて延成され
た突起片を有するものとして構成される。
(作 用) ダイバーとして2本のダイバーを所定の間隔をもって離
して形成したものを用いているので、樹脂モールディン
グ時においても、アイランドはダイバーのまわりに捩ら
れるのが有効に防がれる。
これにより、固化後の樹脂にクラックか生じるのも有効
に抑制される。上記2本のタイツ)−を横向きのブリッ
ジで連結した場合においては、その捩れがさらに有効に
抑制され、口、つり一トフレームの変形もより効果的に
防止される。また、第1及び第2の枠部においてタイツ
1−の両側に隙間(スリット)を設けて、ダイバーを、
フレーム自体の大型化を避けつつ、長尺化てき、これに
よりダイバーの剛性が低下する。これにより、半導体装
置の製造工程中においてダイバー及びアイランドの湾曲
を防いで、より平坦な状態でアイランド及びチップをモ
ールディングすることができる。さらに、一対のダイバ
ー間の舌片に突起を設けたものにおいては、その突起が
モールド樹脂中にモールドされることとなり、製造工程
中における舌片の湾曲を防いで、より信頼性の高い製品
が得られる。
(実施例) 第1図は本発明の一実施例の要部を示す平面図である。
枠部1の内側に案内板20を挟んで2つの溝21.21
を設け、それらの溝21.21の底部からそれぞれダイ
バー22を内側に延成し、それらのダイバー22.22
によってアイランド4の短辺を支持している。上記案内
板20は、その先端面かモールドラインに沿って設けら
れたもので、流入樹脂の洩れを防くものである。タイl
く22.22の位置(間隔Wl)は、内部リードの設計
とも関係するため、−概には決定できない。
しかしながら、アイランド4の捩れ(回転)を防止する
ためには、2本のダイバー22.22の間隔W1は、ダ
イバー22の太さW2の2倍以上とするのが望ましい。
ダイバー22の両側の溝(スリット)21A、21Aの
幅W3は、タイツ(−22の大さW2とほぼ同じ幅とす
るのが望ましい。
舌片板20の幅W4は、ダイバー22の太さW2と同等
乃至3倍程度の幅とするのが望ましい。2本のダイバー
22.22は必ずしも平行である必要はないが、交差し
ないものであればよい。例えば、溝幅W3を0.2〜0
.61とし、溝と溝との距離(ダイバー22の太さ)W
2を0.2〜0.6++nとすればよい。
第2図は、第1図の舌片20の先端にさらに突起24を
延成した第2実施例を示す。この突起24によって、例
えばモールド時等に舌片20か変形するのが有効に防止
される。
第3図は、本発明の第3実施例を示す。ここにおいては
、2本のダイバー22.22間をブリッジ26で連結し
ている。これにより、モールド成形時のアイランドの回
転かより効果的に抑止され、且つフレームの変形がより
効果的に抑えられる。
本発明の実施例によれば、以下の効果かられる。
即ち、ダイバーの両側にスリットを設けてダイバーを、
フレームの大型化を避けつつ、実質上長尺化することが
できる。二〇長尺化により、ダイバーの剛性を低下させ
て、ダイボンディング時のチップの反り、あるいはワイ
ヤボンディング時の枠の保持に伴う枠の変形等をそれぞ
れ防いて、より適正な半導体装置を得ることができる。
さらに、一対のダイバー間に舌片が形成されているが、
その舌片に突起を形成して、その突起がモールド樹脂中
にモールドされるようにしたので、舌片か片持ち梁とし
て作用して成形時やパリ除去工程時にめくれるような変
形をするのを防いで、リードのフォーミング時に搬送ミ
スを起すのを防ぐことができる。
次に、上記した本発明の実施例の効果を確認するために
行った実験結果について説明する。
第1表は、第2図の本発明の実施例と第4図の従来品と
におけるモールド成形時の捩れの角度θ(第7図7照)
を比較して示すものである。
の実施例による製品を20個製造した場合において、ク
ラックの発生したものはなかった。これに対し、従来品
として20個製造した場合において、そのうちの11個
にクラックが発生した。この第2表からも、本発明の実
施例によれば、クラック発生を実質上抑えることができ
るのがわかる。
第1表 第2表 この第1表かられかるように、本発明の実施例によれば
、捩れの角度θを著しく小さなものに抑えることができ
る。
第2表は、上記の2つのものの基板への実装試験時にお
いて、全製品数に対するクラック(第7図の11参照)
発生品数を示す。この試験においては、パッケージを8
5℃/85%RHに曝し、水分量(吸湿量)が飽和する
まで215℃のフロリナート(商品名)中に2分間浸漬
した。本発明〔発明の効果〕 本発明によれば、ダイバーとして2本のダイバーから成
るものを用いたので、モールド成形時にアイランド(チ
ップ)が捩られるのを防止して、固化した樹脂にクラッ
クが発生するのを有効に防止することができる。
【図面の簡単な説明】
第1図〜第3図は本発明のリードフレームの第1〜第3
実施例の部分平面図、第4図及び第5図はそれぞれ異な
る従来例の部分平面図、第6図はモールド成形時の樹脂
注入の様子を示す説明図、第7図はアイランド及びチッ
プの捩れを示す説明図である。 1・・・枠部、4・・・アイランド、21・・・溝、2
1A・・・スリット、22・・・ダイバー、26・・・
ブリッジ。 第5図

Claims (1)

  1. 【特許請求の範囲】 1、所定の間隔で対向する第1及び第2の枠部と、 それらの第1及び第2の枠部に挟まれた位置に設けられ
    、半導体チップがマウントされる、アイランドと、 前記第1の枠部と、その第1の枠部と対向する前記アイ
    ランドの辺とを一体に連結する一対のダイバーであって
    、ダイバーの幅方向に所定間隔をおいて形成された一対
    のダイバーと、 前記第2の枠部と、その第2の枠部と対向する前記アイ
    ランドの辺とを一体に連結する一対のダイバーであって
    、ダイバーの幅方向に所定間隔をおいて形成された一対
    のダイバーと、 を備えることを特徴とする半導体装置用リードフレーム
    。 2、前記第1及び第2の枠部のそれぞれの内側辺に溝を
    形成し、前記溝の底部から前記ダイバーが前記アイラン
    ドに向けて延成されており、前記ダイバーの両側にそれ
    ぞれスリットが形成されていることを特徴とする請求項
    1記載の半導体装置用リードフレーム。 3、前記第1及び第2の枠部にそれぞれ連結された一対
    のダイバー同士は、それらのダイバーの長手方向に対し
    て横向きのブリッジによってそれぞれ連結されているこ
    とを特徴とする請求項1又は2記載の半導体装置用リー
    ドフレーム。 4、前記第1及び第2の枠部にそれぞれ連結された一対
    のダイバー同士間にそれぞれ舌片を有し、各舌片は、前
    記アイランドに向けて延成された突起片を有することを
    特徴とする請求項1又は2記載の半導体装置用リードフ
    レーム。
JP2102135A 1990-04-18 1990-04-18 半導体装置用リ―ドフレ―ム Expired - Fee Related JP2515032B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2102135A JP2515032B2 (ja) 1990-04-18 1990-04-18 半導体装置用リ―ドフレ―ム
US07/685,920 US5162895A (en) 1990-04-18 1991-04-16 Lead frame for semiconductor device that prevents island torsion
KR1019910006127A KR950006437B1 (ko) 1990-04-18 1991-04-17 반도체 장치용 리드 프레임
EP91106136A EP0452903B1 (en) 1990-04-18 1991-04-17 Lead frame for semiconductor device
EP95110184A EP0676807B1 (en) 1990-04-18 1991-04-17 Lead frame for semiconductor device
DE69125200T DE69125200T2 (de) 1990-04-18 1991-04-17 Leiterrahmen für Halbleiteranordnung
DE69514268T DE69514268T2 (de) 1990-04-18 1991-04-17 Leiterrahmen für Halbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2102135A JP2515032B2 (ja) 1990-04-18 1990-04-18 半導体装置用リ―ドフレ―ム

Publications (2)

Publication Number Publication Date
JPH04750A true JPH04750A (ja) 1992-01-06
JP2515032B2 JP2515032B2 (ja) 1996-07-10

Family

ID=14319325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2102135A Expired - Fee Related JP2515032B2 (ja) 1990-04-18 1990-04-18 半導体装置用リ―ドフレ―ム

Country Status (5)

Country Link
US (1) US5162895A (ja)
EP (2) EP0452903B1 (ja)
JP (1) JP2515032B2 (ja)
KR (1) KR950006437B1 (ja)
DE (2) DE69514268T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056358A (ja) * 2016-09-29 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100234351B1 (ko) * 1992-04-17 1999-12-15 윤종용 리드 프레임
JP3205235B2 (ja) * 1995-01-19 2001-09-04 シャープ株式会社 リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US5990544A (en) * 1997-07-07 1999-11-23 Nippon Steel Semiconductor Corp. Lead frame and a semiconductor device having the same
US5889318A (en) * 1997-08-12 1999-03-30 Micron Technology, Inc. Lead frame including angle iron tie bar and method of making the same
US6028350A (en) * 1998-02-09 2000-02-22 Advanced Micro Devices, Inc. Lead frame with strip-shaped die bonding pad
JP2001308247A (ja) * 2000-04-19 2001-11-02 Nec Kansai Ltd リードフレーム及び表面実装型半導体装置
US6373126B1 (en) * 2000-04-26 2002-04-16 Advanced Micro Devices, Inc. Method for reducing IC package delamination by use of internal baffles
SG112799A1 (en) 2000-10-09 2005-07-28 St Assembly Test Services Ltd Leaded semiconductor packages and method of trimming and singulating such packages
US6686258B2 (en) 2000-11-02 2004-02-03 St Assembly Test Services Ltd. Method of trimming and singulating leaded semiconductor packages
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
JP6193622B2 (ja) * 2013-05-28 2017-09-06 日本特殊陶業株式会社 配線基板ユニットおよびリード付き配線基板の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54113370U (ja) * 1978-01-26 1979-08-09
JPS6123351A (ja) * 1984-07-11 1986-01-31 Nec Corp リ−ドフレ−ム
JPS61160956A (ja) * 1985-01-08 1986-07-21 Sanyo Electric Co Ltd 半導体装置
JPS61245556A (ja) * 1985-04-24 1986-10-31 Hitachi Ltd リ−ドフレ−ム
JPS61179756U (ja) * 1985-04-30 1986-11-10
JPS62162837U (ja) * 1986-04-04 1987-10-16
JPS6327057U (ja) * 1986-08-05 1988-02-22
JPH0212955A (ja) * 1988-06-30 1990-01-17 Nec Corp リードフレーム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5455169A (en) * 1977-10-12 1979-05-02 Nec Corp Semiconductor device
JPS5691455A (en) * 1979-12-26 1981-07-24 Fujitsu Ltd Lead frame for manufacturing of semiconductor device
CA1195782A (en) * 1981-07-06 1985-10-22 Mikio Nishikawa Lead frame for plastic encapsulated semiconductor device
US4706105A (en) * 1983-02-02 1987-11-10 Hitachi, Ltd. Semiconductor device and method of producing the same
JPS59147448A (ja) * 1983-02-12 1984-08-23 Fujitsu Ltd 半導体素子搭載用リ−ドフレ−ムおよびこれを用いて製造される半導体装置とその製造方法
JPS62136056A (ja) * 1985-12-09 1987-06-19 Nec Corp リ−ドフレ−ム
JPS63110763A (ja) * 1986-10-29 1988-05-16 Mitsubishi Electric Corp リ−ドフレ−ム
JPS63181362A (ja) * 1987-01-23 1988-07-26 Hitachi Ltd リ−ドフレ−ム
US4942454A (en) * 1987-08-05 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Resin sealed semiconductor device
JPH01150345A (ja) * 1987-12-07 1989-06-13 Mitsubishi Electric Corp リードフレーム
JPH01244654A (ja) * 1988-03-25 1989-09-29 Nec Kyushu Ltd リードフレーム
JPH01304759A (ja) * 1988-06-02 1989-12-08 Mitsubishi Electric Corp 半導体用リードフレーム
JPH0233961A (ja) * 1988-07-23 1990-02-05 Nec Corp リードフレーム
JPH02194641A (ja) * 1989-01-24 1990-08-01 Ibiden Co Ltd リードフレーム
JPH02244750A (ja) * 1989-03-17 1990-09-28 Fujitsu Miyagi Electron:Kk リードフレーム
JPH0395960A (ja) * 1989-09-07 1991-04-22 Hitachi Cable Ltd アウターリードが半田めっきされてなるリードフレームの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54113370U (ja) * 1978-01-26 1979-08-09
JPS6123351A (ja) * 1984-07-11 1986-01-31 Nec Corp リ−ドフレ−ム
JPS61160956A (ja) * 1985-01-08 1986-07-21 Sanyo Electric Co Ltd 半導体装置
JPS61245556A (ja) * 1985-04-24 1986-10-31 Hitachi Ltd リ−ドフレ−ム
JPS61179756U (ja) * 1985-04-30 1986-11-10
JPS62162837U (ja) * 1986-04-04 1987-10-16
JPS6327057U (ja) * 1986-08-05 1988-02-22
JPH0212955A (ja) * 1988-06-30 1990-01-17 Nec Corp リードフレーム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056358A (ja) * 2016-09-29 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
DE69514268T2 (de) 2000-06-08
DE69125200T2 (de) 1997-08-07
DE69514268D1 (de) 2000-02-10
EP0452903A3 (en) 1992-12-23
US5162895A (en) 1992-11-10
EP0452903B1 (en) 1997-03-19
KR910019181A (ko) 1991-11-30
EP0452903A2 (en) 1991-10-23
EP0676807A1 (en) 1995-10-11
EP0676807B1 (en) 2000-01-05
DE69125200D1 (de) 1997-04-24
JP2515032B2 (ja) 1996-07-10
KR950006437B1 (ko) 1995-06-15

Similar Documents

Publication Publication Date Title
JPH04750A (ja) 半導体装置用リードフレーム
JPH04326561A (ja) リードフレーム
JPS618960A (ja) リ−ドフレ−ム
JPH01220463A (ja) 半導体装置
JPS62200749A (ja) リ−ドフレ−ム
CN109119395A (zh) 引线框架及其制造方法
KR100333386B1 (ko) 칩 스캐일 패키지
JP4162758B2 (ja) 半導体装置の製造方法
JP2648353B2 (ja) リードフレームの製造方法
JPH04133453A (ja) 半導体装置用リードフレーム
JP2754236B2 (ja) リードフレームおよびそれを使用する半導体装置の製造方法
KR100255180B1 (ko) 비 장방형 반도체칩을 가진 반도체 장치
JP3289000B2 (ja) 半導体装置の製造方法
TW522496B (en) Quad flat leadless package leadframe
JPS622560A (ja) 樹脂封止型半導体装置
JP2708114B2 (ja) 半導体装置の樹脂封止用金型
KR200156222Y1 (ko) 리드프레임 보관용 매거진 구조
JPS6265445A (ja) リ−ドフレ−ム
KR970007846B1 (ko) 패스트 디바이스용 반도체 패키지
KR20070013727A (ko) 반도체 패키지 제조용 리드프레임 구조
JPH0493057A (ja) 電子部品用リードフレーム及びこれを用いた電子部品の製造方法
JPH0529159U (ja) 電子部品用リードフレームの構造
JPS6245157A (ja) 電子部品の製造方法およびその方法において用いられるリ−ドフレ−ム
JPS59207647A (ja) 半導体装置およびリ−ドフレ−ム
KR20010068510A (ko) 쿼드 플랫 패키지용 리드 프레임

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees