JPH03184018A - 液晶表示装置の駆動回路 - Google Patents

液晶表示装置の駆動回路

Info

Publication number
JPH03184018A
JPH03184018A JP1324639A JP32463989A JPH03184018A JP H03184018 A JPH03184018 A JP H03184018A JP 1324639 A JP1324639 A JP 1324639A JP 32463989 A JP32463989 A JP 32463989A JP H03184018 A JPH03184018 A JP H03184018A
Authority
JP
Japan
Prior art keywords
circuit
line
video signal
bits
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1324639A
Other languages
English (en)
Other versions
JP2642204B2 (ja
Inventor
Shusuke Fukuda
秀典 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1324639A priority Critical patent/JP2642204B2/ja
Priority to US07/619,239 priority patent/US5162786A/en
Priority to AU67712/90A priority patent/AU617258B2/en
Priority to KR1019900019908A priority patent/KR940002295B1/ko
Priority to MYPI90002152A priority patent/MY105389A/en
Priority to DE69021027T priority patent/DE69021027T2/de
Priority to EP90313541A priority patent/EP0433054B1/en
Priority to ES90313541T priority patent/ES2074143T3/es
Priority to BR909006329A priority patent/BR9006329A/pt
Priority to CN90106053A priority patent/CN1021382C/zh
Publication of JPH03184018A publication Critical patent/JPH03184018A/ja
Application granted granted Critical
Publication of JP2642204B2 publication Critical patent/JP2642204B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、薄膜トランジスタマトリックスアレイ（Ｔ
ＦＴアレイ〉を有してなるアクティブマトリックス型液
晶表示装置のソースラインを駆動する駆動回路に間する
。
［従来の技術］ 従来、アクティブマトリックス型液晶表示装置のソース
ラインを駆動する回路として、例えば第５図に示すよう
なものが提案されている。
同図において、２１はタイミング発生回路であり、この
タイミング発生回路２１には、後述するアナログ映像信
号に同期した水平同期信号ＨＤおよび垂直同期信号ｖＯ
が基準タイミング信号として供給される。
タイミング発生回路２１からのサンプリングクロックＣ
ＫおよびスタートパルスＰＳＴはシフトレジスタ回路２
２に供給される。
アナログの映像信号ＳＶａはサンプリングゲート回路２
３に供給される。このゲート回路２３には、映像信号Ｓ
Ｖａをサンプリングして画素信号を得るゲート部が複数
個設けられている。これら複数のゲート部には、各水平
期間において、上述したシフトレジスタ回路２３よりゲ
ートパルスＰＳＧが供給され、１ライン分の画素信号が
サンプリングされる。
ゲート回路２３でサンプリングされ＆１１ラインの画素
信号は、ラッチゲート回路２４に供給される。このゲー
ト回路２４にはタイミング発生回ｇａ２１より水平ブラ
ンキング期間内にラッチパルスＰＬＧが供給され、ゲー
ト回路２３より供給されるｌライン分の画素信号がラッ
チされ、次の１水平期間保持される。
そして、このゲート回路２４より出力される１ライン分
の画素信号は、それぞれ出力回路２５を介してＴＦＴア
レイ１０の対応するソースラインＱｓに同時に供給され
る。
第６ｔｌ！Ｉは、１個の画素信号に対応するゲート回路
２３．２４および出力回路２５の具体構成を示したもの
でる。つまり、このような構成が１ライン分設けられて
いる。ここで、Ｇ２３およびＧ２４はゲート、Ｃ２３お
よびＣ２４はコンデンサ、Ａ２５はバッファである。
第５１１！Ｉに戻って、ゲート駆動回路２６にはタイミ
ング発生回路２１より制御信号が供給され、各水平期間
において出力回路２５よりＴＦＴアレイ１０の複数のソ
ースラインＩｓに供給されるｌライン分の画素信号に対
応した位置のゲートラインＱ８に順次走査パルスが供給
される。
［発明が解決しようとする課題］ ところで、第５図例の駆動回路によれば、アナログの映
像信号ＳＶａを入力する方式であるため、大画面、高画
質のＴＦＴアレイ１０のように１ラインの画素数が増大
すると、１つの画素信号に許されるサンプリング時間が
短くなり、ゲート回路２３のコンデンサＣ２３の充電時
間が不十分になって、映像信号ＳＶａを正確にサンプリ
ングできなくなる。つまり、ＴＦＴアレイ１０を映像信
号ＳＶａに対応して正確に駆動できなくなり、良好な表
示品質を得ることが困難であった。
そこで、この発明では、ｌラインの画素数の多い大画面
、高画質のＴＦＴアレイをも正確に駆動できる液晶表示
装置の駆動回路を提供するものである。
［！！ａを解決するための手段〕 この発明は、薄膜トランジスタマトリックスアレイを有
してなるアクティブマトリックス型液晶表示装置のソー
スラインを駆動する回路であって、一連の所定ビットの
画素データからなるディジタル映像信号を１ライン分ず
つ順次格納するシフトレジスタ回路と、このシフトレジ
スタ回路に順次格納されるｌライン分のディジタル映像
信号を１水平間間保持するラッチ回路と、このラッチ回
路より出力されるｌライン分のディジタル映像信号を構
成する各画素データをそれぞれ上位ビットと下位ビット
に分け、上位ビットにより隣接した２電位の直流電圧を
選択し、かつ下位ビットにより２電位間でパルス幅変調
し、マトリックスアレイの対応するソースラインにアナ
ログ映像信号として供給する変換回路とを備えるもので
ある。
［作　用］ 上述構成においては、ディジタル映像信号Ｓｖｄをシフ
トレジスタ回路２に１ライン分ずつ順次格納し、次いで
シフトレジスタ回路２に順次格納される１ライン分のデ
ィジタル映像信号をラッチ回路３で１水平期間保持して
変換回路４でアナログの映像信号に変換してＴＦＴアレ
イ１０のソースラインに供給するものであり、従来のよ
うにアナログの映像信号ＳＶａより画素信号をサンプリ
ングする等の処理をするものでないため、ｌラインの画
素数が増大してもＴＦＴアレイ１０の駆動が不十分とな
ることはなく、映像信号ＳＶｄに対応してＴＦＴアレイ
を正確に駆動できるようになる。
ところで、＃素データのパルス幅変調は、例えばクロッ
クに同期して量子化ステップ幅でもって順次増加する比
較データと画素データとを比較することで行なわれる。
この場合、画素データのビット数が大きくなるとステッ
プ数が多くなり、１回のパルス幅変調に要する時間が増
大する。また、安定したアナログの映像信号を得るため
、パルス幅変調処理の繰り返し回数は１水平朗間に、例
えばｌＯ回程度必要となる。そのため、ビット数が大き
くなるときには、クロックの周期を短くする必要があり
、クロック発生器として精度がよく高価なものが必要と
なる。さらに、画素データのビット数が大きくなるとき
には、クロック周期の制限から、ｌ水平期間に所定回数
の変調処理を行なうことが困難となり、画素データをア
ナログの映像信号に良好に変換することが困難となる。
しかし、上述構成における変換回路４では、画素データ
を上位ビットと下位ビットに分け、上位ビットにより隣
接した２電位の直流電圧を選択し、かつ下位ビットによ
り２電位間でパルス幅変調するものであるので、画素デ
ータのビット数が太きくても、パルス幅変調に要する時
間がそれ程増大することはなく、クロックの周期が長く
てもよくなる。つまり、画素データのビット数が大きく
なっても、クロック発生器として安価なものを用いて、
画素データをアナログの映像信号に良好に変換すること
が可能となる。
［実　　施　　例］ 以下、第１図を参照しながら、この発明の一実施例につ
いて説明する。
同図において、１はタイミング発生回路であり、このタ
イミング発生回路１には、後述するディジタルの映像信
号ＳＶｄに同期した水平同量信号ＨＤおよび垂直同期信
号ＶＤが基準タイミング信号として供給される。
２はシフトレジスタ回路であり、このシフトレジスタ回
路２には、８ビツトのディジタル映像信号ＳＶｄが供給
される。タイミング発生回路ｌよリシフトレジスタ回路
２にはクロックＣＬＫが供給され、各水平期間において
映像信号ＳＶｄが１ライン分ずつ順次格納される。
各水平期間でシフトレジスタ回路２に格納されるｌライ
ン分の画素データは、ラッチ回路３に供給される。この
ラッチ回路３にはタイミング発生回路ｌより水平ブラン
キング朋間内にラッチパルスＰＬが供給され、シフトレ
ジスタ回路２より供給されるｌライン分の画素データが
ラッチされ、次の１水平期間保持される。
ラッチ回路３より出力される１ライン分の画素データは
変換回路４に供給される。
この変換回路４では、８ビツトの各画素データがそれぞ
れ上位４ビツトのデータＤＨ（Ｄ７〜Ｄ４）および下位
４ビツトのデータＤＬ　　（Ｄ３〜ＤＯ）に分けられる
。
そして、上位４ビツトのデータＤＨによって、ＴＦＴア
レイ１０のソースラインに供給される最大電圧Ｖ　ｗａ
ｘと最小電圧ＶＷｉｎとの間に等間隔に設けられた電圧
ＶＯ（Ｖｇｇｉｎ　）、■１、ｖ２、◆・、ＶＩ６（Ｖ
ｍａｘ）より隣接し７２！２電位の電圧ＶＡおよびＶＢ
が選択される。この場合、データＤＨで示される値がｎ
（ｎ＝ｏ−１５）であるときには、電圧ＶＡ　＝ｖＱ＋
ｌおよびＶＢ　＝Ｖｎとされる。
そして、下位ビットのデータＤＬによって、上述したよ
うに選択された電圧ＶＡおよびＶＢ間でパルス幅変調が
行なわれ、そのパルス暢変調信号が積分されて出力され
る。
第２図は、変換回路４の１画素部分の構成を示すもので
ある。
同図において、スイッチング回路４１には電圧ｖＯ〜Ｖ
１６が供給され、上位４ビツトのデータＤＨによって電
圧ＶＡおよびＶＢが選択されて出力される（第３図Ａに
図示）。
スイッチング回路４１で選択される電圧ＶＡはＮチャネ
ルＦＥＴ４２Ｎのドレインに供給されると共に、電圧Ｖ
８はＰチャネルＦＥＴ４２Ｐのソースに供給される。
４３はパルス幅変調器であり、このパルス幅変調器４３
には下位４ビツトのデータＤＬおよび比較データ発生＠
５（第１図参＠）からの４ビツトの比較データＤＲ（Ｄ
Ｒ３〜ＤＲＯ）が供給される。
第４図は、比較データ発生器５およびパルス幅変１１８
４３の具体構成を示すものである。
比較データ発生Ｗ５は４個のＤフリップフロップ５１〜
５４が直列に接続された４ビツトの１６進カウンタで構
成され、Ｄフリップフロップ５１のクロック端子にはタ
イミング発生回路ｌからのクロックＣＬＫが供給される
。そして、Ｄフリップフロップ６１〜５４の出力端子Ｑ
に得られる信号ＤＲ３〜ＤＲＯが４ビツトの比較データ
ＤＲとなる。
この４ビツトの比較データＤＲは、クロックＣＬＫの１
６クロツク分の周期をもって［００００コ〜［１１１１
Ｆの状態を繰り返すものとなる。
また、パルス幅変ｒＡ器４３は４ビツトコンパレータで
構成され、データＤＬが比較データＤＲと比較される。
このパルス幅変！ＩＩ器４３からは、データＤＬが比較
データＤＲ以下のときには低レベル“０”となり、デー
タＤＬが比較データＤＲより大きいときには高レベル“
１″となる信号ＳＰＷ門が出力される。この場合、比較
データ発生器５にクロックＣＬＫが供給されるたびに比
較データＤＲはインクリメントされ、これがデータ０１
以上となると、それまで高レベル“１″であった信号Ｓ
　ＰＷＭは低レベル“０”となる、これにより、クロッ
クＣＬＫの１６クロツク分の周期に対して、信号Ｓ　Ｐ
ＷＭが高レベル“１″となる期間はデータＤＬに対応し
たものとなる。つまり、パルス幅変調器４３からはデー
タＤＬをパルス幅変調した信号ＳＰυＮが出力される。
第２図に戻って、パルス幅変調器４３より出力される信
号Ｓ　ＰＷＭはＦＥＴ４２Ｎおよび４２Ｐのゲートに供
給される。この場合、信号Ｓ　ＰＷＭが高レベル“１パ
であるときにはＦＥＴ４２Ｎが導通状態となり、低レベ
ル“Ｏ”であるときにはＦＥＴ４２Ｐが導通状態となる
。したがって、信号ＳＰＩｊＭはデータＤＬをパルス幅
変調したものであるから、ＦＥＴ４２Ｎのソースおよび
４２Ｐのドレインの接続点には、データＤＬを電圧ＶＡ
およびＶＢ間でパルス幅変調した信号が出力される（第
３図Ｂ図示〉。
そして、このように電圧ＶＡおよびＶＢ間でパルス幅変
調された信号は積分回路４４に供給される。上述したよ
うに電圧ＶＡおよびＶＢは画素データの上位４ビツトの
データＤＨに基づいて選択され、またパルス幅変調は下
位４ビツトのデータＤＬに基づいて行なわれるでいるの
で、積分回路４４より出力される信号は、８ビツトの画
素データに対応したレヘルを有するアナログの画素信号
となる（第３図Ｃに図示）。
第１図に戻って、変換回路４からは、ラッチ回＃Ｉ３よ
り供給される１ライン分のディジタルの画素データにそ
れぞれに対応したレベルのアナログの画素信号が出力さ
れ、それぞれ出力回路６を介してＴＦＴアレイ１００対
応するソースラインＱＳに同時に供給される。
また、７はゲート駆動回路であり、このゲート駆動回路
７にはタイミング発生回路１より制御信号が供給され、
各水平期間において出力回路６よりＴＦＴアレイ１０の
複数のソースライン２Ｓに供給される１ライン分の画素
信号に対応した位置のゲートライン５１ｇに順次走査パ
ルスが供給されこのように本例においては、ディジタル
映像信号ＳＶｄはシフトレジスタ回路２に１ライン分ず
つ順次格納され、次いでシフトレジスタ回路２に順次格
納されるｌライン分のディジタル映像信号はラッチ回路
３で１水平期間保持されて変換回路４でアナログの映像
信号に変換されてＴＦＴアレイ１０のソースラインＩ２
ｓに供給されると共に、ＴＦＴアレイ１０の複数のソー
スラインＱｓに供給される１ライン分の映像信号に対応
した位置のゲートラインＱ８に順次走査パルスが供給さ
れるものであり、ＴＦＴアレイｌＯの各画素は映像信号
ＳＶｄの各画素データに応じたアナログの画素信号によ
って駆動され、画像が表示される。
本例によれば、従来のようにアナログの映像信号ＳＶａ
より画素信号をサンプリングする等の処理をするもので
ないので、１ラインの画素数が増大してもＴＦＴアレイ
の駆動が不十分となることはなく、映像信号ＳＶｄに対
応してＴＦＴアレイを正確に駆動することができる。
ところで、パルス幅変調は、上述したようにクロックＣ
ＬＫに同期して量子化ステップ幅でもって順次増加する
比較データＤＲとデータＤＬとを比較することで行なわ
れる。また、安定したアナログの映１信号を得るｋめ、
パルス幅変調処理の繰り返し回数は１水平期間に、例え
ば１０回程度必要となる。
本例によれば、下位４ビツトのデーＤＬにより電圧ＶＡ
およびＶＢ間でパルス幅変調をするので、８ビツトの画
素データそのものでパルス幅変調するものに比べて、１
回のパルス幅変調に要する時間を短くすることができる
０例えば、クロックＣＬＫの周期を１０ｎｓｅｃとすれ
ば、１０回のパルス幅変調処理に要する時間は、８ビツ
トの画素データそのものでパルス幅変調するものでは、
１０ｎｓｅｃＸ　２５６ステツプ×１０回＝　２５．　
６　Ｂ　ｓｅｃとなるが、本例のものでは、１０　ｎ５
ｅｃＸ　１６ステツプ×１０回＝１．６μｓｅｃとなる
。したがって、本例のよう、に構成することにより、ク
ロックの周期を長くすることができ、クロック発生器と
して、安価なものを用いて、画素データをアナログの映
像信号に良好に変換することができる。
なお、上述実施例においては、８ビツトの画素データを
上位４ビツトと下位４ビツトに分けて処理するようにし
たものであるが、ビット数の割り振りはこれに限定され
るものではない、つまり、クロックＣＬＫの周期等を身
直して決定されることになる。要は、上位ビットと下位
ビットに分けて処理をし、パルス幅変調に関係するビッ
ト数を少なくすることにある。
また、上述実施例においては、８ビツトの画素データを
取り扱うようにしたものであるが、画素データのビット
数はこれに限定されるものではない。この発明は、特に
ビット数が大きくなる程有効なものとなる。
［発明の効果］ 以上説明したように、この発明によれば、ディジタルの
映像信号を取り扱うものであり、従来のようにアナログ
の映像信号より画素信号をサンプリングする等の処理を
ことがないため、１ラインの画素数が増大してもＴＦＴ
アレイの駆動が不十分となることはなく、映像信号に対
応してＴＦＴアレイを正確に駆動することができる。ま
た、画素データを上位ビットと下位ビットに分け、上位
ビットにより隣接した２電位の直流電圧を選択し、かつ
下位ビットにより２電位間でパルス幅変調するものであ
るので、画素データのビット数が大きくても、パルス幅
変調に要する時間がそれ程増大することはなく、クロッ
クの周期が長くてもよくなる。つまり、画素データのビ
ット数が大きくなっても、クロック発生器として安価な
ものを用いて、画素データをアナログの映像信号に良好
に変換することができる。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す構成図、第２図は変
換回路の構成図、第３図はその動作説明図、第４図は比
較データ発生器およびパルス幅変ｒＡ器の具体構成図、
第５図は従来例の構成図、第６図は従来例の要部の具体
構成図である。 １　・ ２　・ ３　・ ４　・ ５　・ ６　◆ ７　争 ４１　◆ ４３　・ ・タイミング発生回路 ・シフトレジスタ回路 ・ラッチ回路 ・変換回路 ・比較データ発生器 ・出力回路 ・ゲート駆動回路 ・スイッチング回路 ・パルス幅変調器

Claims (1)

    【特許請求の範囲】
  1. （１）薄膜トランジスタマトリックスアレイを有してな
    るアクティブマトリックス型液晶表示装置のソースライ
    ンを駆動する液晶表示装置の駆動回路において、 一連の所定ビットの画素データからなるディジタル映像
    信号を１ライン分ずつ順次格納するシフトレジスタ回路
    と、 上記シフトレジスタ回路に順次格納される１ライン分の
    ディジタル映像信号を１水平期間保持するラッチ回路と
    、 上記ラッチ回路より出力される１ライン分のディジタル
    映像信号を構成する各画素データをそれぞれ上位ビット
    と下位ビットに分け、上記上位ビットにより隣接した２
    電位の直流電圧を選択し、かつ上記下位ビットにより上
    記２電位間でパルス幅変調し、上記マトリックスアレイ
    の対応するソースラインにアナログ映像信号として供給
    する変換回路とを備えることを特徴とする液晶表示装置
    の駆動回路。
JP1324639A 1989-12-14 1989-12-14 液晶表示装置の駆動回路 Expired - Fee Related JP2642204B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP1324639A JP2642204B2 (ja) 1989-12-14 1989-12-14 液晶表示装置の駆動回路
US07/619,239 US5162786A (en) 1989-12-14 1990-11-28 Driving circuit of a liquid crystal display
AU67712/90A AU617258B2 (en) 1989-12-14 1990-12-03 A driving circuit of a liquid crystal display
KR1019900019908A KR940002295B1 (ko) 1989-12-14 1990-12-05 액정표시장치의 구동회로
MYPI90002152A MY105389A (en) 1989-12-14 1990-12-08 A driving circuit of a liquid crystal display.
EP90313541A EP0433054B1 (en) 1989-12-14 1990-12-12 A driving circuit of a liquid crystal display
DE69021027T DE69021027T2 (de) 1989-12-14 1990-12-12 Steuereinrichtung für ein Flüssigkristallanzeigegerät.
ES90313541T ES2074143T3 (es) 1989-12-14 1990-12-12 Circuito de excitacion de un dispositivo de presentacion de cristal liquido.
BR909006329A BR9006329A (pt) 1989-12-14 1990-12-13 Circuito de excitacao de um mostrador de cristal liquido
CN90106053A CN1021382C (zh) 1989-12-14 1990-12-14 液晶显示器的驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1324639A JP2642204B2 (ja) 1989-12-14 1989-12-14 液晶表示装置の駆動回路

Publications (2)

Publication Number Publication Date
JPH03184018A true JPH03184018A (ja) 1991-08-12
JP2642204B2 JP2642204B2 (ja) 1997-08-20

Family

ID=18168077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1324639A Expired - Fee Related JP2642204B2 (ja) 1989-12-14 1989-12-14 液晶表示装置の駆動回路

Country Status (10)

Country Link
US (1) US5162786A (ja)
EP (1) EP0433054B1 (ja)
JP (1) JP2642204B2 (ja)
KR (1) KR940002295B1 (ja)
CN (1) CN1021382C (ja)
AU (1) AU617258B2 (ja)
BR (1) BR9006329A (ja)
DE (1) DE69021027T2 (ja)
ES (1) ES2074143T3 (ja)
MY (1) MY105389A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000310980A (ja) * 1999-02-24 2000-11-07 Semiconductor Energy Lab Co Ltd 表示装置
KR100396160B1 (ko) * 1997-11-01 2003-11-28 엘지.필립스 엘시디 주식회사 액정패널의데이타구동회로

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416496A (en) * 1989-08-22 1995-05-16 Wood; Lawson A. Ferroelectric liquid crystal display apparatus and method
JP2724053B2 (ja) * 1991-03-29 1998-03-09 沖電気工業株式会社 Ｌｃｄ駆動回路
JPH07109544B2 (ja) * 1991-05-15 1995-11-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置並びにその駆動方法及び駆動装置
DE69226723T2 (de) * 1991-05-21 1999-04-15 Sharp Kk Verfahren und Einrichtung zum Steuern einer Anzeigeeinrichtung
JPH05100635A (ja) * 1991-10-07 1993-04-23 Nec Corp アクテイブマトリクス型液晶デイスプレイの駆動用集積回路と駆動方法
JP3212352B2 (ja) * 1992-04-09 2001-09-25 カシオ計算機株式会社 表示駆動装置
JP3324819B2 (ja) * 1993-03-03 2002-09-17 三菱電機株式会社 半導体集積回路装置
JPH06274133A (ja) * 1993-03-24 1994-09-30 Sharp Corp 表示装置の駆動回路及び表示装置
DE69419070T2 (de) * 1993-05-14 1999-11-18 Sharp Kk Steuerungsverfahren für Anzeigevorrichtung
US5673061A (en) * 1993-05-14 1997-09-30 Sharp Kabushiki Kaisha Driving circuit for display apparatus
US5381252A (en) * 1993-06-22 1995-01-10 Chunghawa Picture Tubes, Ltd. Opposed scanning electron beams light source for projection LCD
JPH07129122A (ja) * 1993-10-28 1995-05-19 Sharp Corp 表示駆動装置およびそのデータ伝送方法
TW306998B (ja) * 1993-11-26 1997-06-01 Sharp Kk
JP2759108B2 (ja) * 1993-12-29 1998-05-28 カシオ計算機株式会社 液晶表示装置
US5479187A (en) * 1994-02-23 1995-12-26 Chunghwa Picture Tubes, Ltd. Vertically scanned narrow light beam source for LCD display
US5592193A (en) * 1994-03-10 1997-01-07 Chunghwa Picture Tubes, Ltd. Backlighting arrangement for LCD display panel
JP3209635B2 (ja) * 1994-04-04 2001-09-17 シャープ株式会社 表示装置
JP3059048B2 (ja) * 1994-05-19 2000-07-04 シャープ株式会社 液晶表示装置及びその駆動方法
JP3275991B2 (ja) * 1994-07-27 2002-04-22 シャープ株式会社 アクティブマトリクス型表示装置及びその駆動方法
JPH08115060A (ja) * 1994-10-14 1996-05-07 Sharp Corp 表示装置の駆動回路及び液晶表示装置
KR0149215B1 (ko) * 1994-11-11 1998-10-15 배순훈 픽셀 구동 회로
US5739805A (en) * 1994-12-15 1998-04-14 David Sarnoff Research Center, Inc. Matrix addressed LCD display having LCD age indication, and autocalibrated amplification driver, and a cascaded column driver with capacitor-DAC operating on split groups of data bits
US5677703A (en) * 1995-01-06 1997-10-14 Texas Instruments Incorporated Data loading circuit for digital micro-mirror device
US6107979A (en) * 1995-01-17 2000-08-22 Texas Instruments Incorporated Monolithic programmable format pixel array
CN1146851C (zh) 1995-02-01 2004-04-21 精工爱普生株式会社 液晶装置及液晶装置的检查方法
CN1039429C (zh) * 1995-05-08 1998-08-05 化学工业部北京化工研究院 一种用于冷冻液的缓蚀剂
US6281891B1 (en) * 1995-06-02 2001-08-28 Xerox Corporation Display with array and multiplexer on substrate and with attached digital-to-analog converter integrated circuit having many outputs
US6088014A (en) * 1996-05-11 2000-07-11 Hitachi, Ltd. Liquid crystal display device
JP3713084B2 (ja) * 1995-11-30 2005-11-02 株式会社日立製作所 液晶表示制御装置
CN1037520C (zh) * 1996-04-23 1998-02-25 北京石油化工学院设计所 一种润滑油的添加剂
FR2749431B1 (fr) * 1996-05-31 1998-08-14 Pixtech Sa Reglage de la luminosite d'ensemble d'un ecran matriciel a emission de champ
KR100236333B1 (ko) * 1997-03-05 1999-12-15 구본준, 론 위라하디락사 액정표시장치의 데이터 구동 장치 및 구동 방법
CN1055112C (zh) * 1997-08-07 2000-08-02 西安石油学院 磷酸酯油基压裂液胶凝剂及其制备方法
US7193594B1 (en) 1999-03-18 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US7145536B1 (en) 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6952194B1 (en) 1999-03-31 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP3437489B2 (ja) 1999-05-14 2003-08-18 シャープ株式会社 信号線駆動回路および画像表示装置
US7301520B2 (en) * 2000-02-22 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Image display device and driver circuit therefor
CN1098347C (zh) * 2000-04-26 2003-01-08 青岛立大集团股份有限公司 稀土润滑油添加剂及其制备方法
KR100367014B1 (ko) * 2000-12-29 2003-01-09 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 구동방법
US20020145584A1 (en) * 2001-04-06 2002-10-10 Waterman John Karl Liquid crystal display column capacitance charging with a current source
US6771242B2 (en) * 2001-06-11 2004-08-03 Lg. Philips Lcd Co., Ltd. Method and apparatus for driving liquid crystal display
KR100769168B1 (ko) * 2001-09-04 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 구동방법 및 장치
JP4480944B2 (ja) * 2002-03-25 2010-06-16 シャープ株式会社 シフトレジスタおよびそれを用いる表示装置
US7173639B2 (en) * 2002-04-10 2007-02-06 Intel Corporation Spatial light modulator data refresh without tearing artifacts
GB2397710A (en) * 2003-01-25 2004-07-28 Sharp Kk A shift register for an LCD driver, comprising reset-dominant RS flip-flops
JP4516280B2 (ja) * 2003-03-10 2010-08-04 ルネサスエレクトロニクス株式会社 表示装置の駆動回路
CN1331107C (zh) * 2003-04-02 2007-08-08 统宝光电股份有限公司 电激发光式显示装置的驱动电路和数字模拟电流转换器
JP3991003B2 (ja) * 2003-04-09 2007-10-17 松下電器産業株式会社 表示装置およびソース駆動回路
WO2004097506A2 (en) * 2003-04-24 2004-11-11 Displaytech, Inc. Microdisplay and interface on a single chip
GB0312161D0 (en) * 2003-05-28 2003-07-02 Koninkl Philips Electronics Nv Active matrix display device
CN100405448C (zh) * 2004-08-20 2008-07-23 友达光电股份有限公司 液晶驱动系统中的过度驱动电压产生方法
EP2109859A4 (en) * 2007-01-04 2010-03-31 Displaytech Inc DIGITAL DISPLAY
TWI447691B (zh) * 2011-11-11 2014-08-01 Au Optronics Corp 觸發源極驅動器的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63165860A (ja) * 1986-12-26 1988-07-09 Toshiba Corp 電子写真感光体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54109722A (en) * 1978-02-16 1979-08-28 Sony Corp Flat-type picture display device
JPS60116222A (ja) * 1983-11-28 1985-06-22 Nec Corp セレクタ回路
US4590457A (en) * 1983-12-20 1986-05-20 American Microsystems, Inc. Digital to analog converter utilizing pulse width modulation
JPS6273294A (ja) * 1985-09-27 1987-04-03 カシオ計算機株式会社 画像表示装置
KR910001848B1 (ko) * 1986-02-06 1991-03-28 세이꼬 엡슨 가부시끼가이샤 화상 표시 장치
JPH07104662B2 (ja) * 1987-01-23 1995-11-13 ホシデン株式会社 液晶表示装置
JPS63186295A (ja) * 1987-01-29 1988-08-01 富士電機株式会社 表示パネル用駆動回路
GB2204174B (en) * 1987-04-23 1991-03-13 Seiko Instr Inc Electro-optical modulator
JPH0750389B2 (ja) * 1987-06-04 1995-05-31 セイコーエプソン株式会社 液晶パネルの駆動回路
JPH0654421B2 (ja) * 1987-12-07 1994-07-20 シャープ株式会社 マトリクス型液晶表示装置の列電極駆動回路
EP0391654B1 (en) * 1989-04-04 1994-11-02 Sharp Kabushiki Kaisha A drive circuit for driving an LCD apparatus
EP0391655B1 (en) * 1989-04-04 1995-06-14 Sharp Kabushiki Kaisha A drive device for driving a matrix-type LCD apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63165860A (ja) * 1986-12-26 1988-07-09 Toshiba Corp 電子写真感光体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396160B1 (ko) * 1997-11-01 2003-11-28 엘지.필립스 엘시디 주식회사 액정패널의데이타구동회로
JP2000310980A (ja) * 1999-02-24 2000-11-07 Semiconductor Energy Lab Co Ltd 表示装置

Also Published As

Publication number Publication date
EP0433054A2 (en) 1991-06-19
US5162786A (en) 1992-11-10
AU617258B2 (en) 1991-11-21
KR910013034A (ko) 1991-08-08
MY105389A (en) 1994-09-30
EP0433054B1 (en) 1995-07-19
CN1021382C (zh) 1993-06-23
ES2074143T3 (es) 1995-09-01
JP2642204B2 (ja) 1997-08-20
CN1052565A (zh) 1991-06-26
AU6771290A (en) 1991-08-29
DE69021027T2 (de) 1996-01-25
DE69021027D1 (de) 1995-08-24
BR9006329A (pt) 1991-09-24
KR940002295B1 (ko) 1994-03-21
EP0433054A3 (en) 1992-08-05

Similar Documents

Publication Publication Date Title
JPH03184018A (ja) 液晶表示装置の駆動回路
JP3501939B2 (ja) アクティブマトリクス型画像表示装置
JP4172472B2 (ja) 駆動回路、電気光学装置、電子機器及び駆動方法
JP2002215108A (ja) 液晶ディスプレイの駆動方法、その回路及び携帯用電子機器
US7580018B2 (en) Liquid crystal display apparatus and method of driving LCD panel
US4622590A (en) Method of driving a display device
CN100388330C (zh) 显示装置
US20080198150A1 (en) Display device
JPH1124632A (ja) アクティブマトリクス型画像表示装置及びその駆動方法
JP3045266B2 (ja) 液晶表示装置の駆動回路
KR100256002B1 (ko) 표시장치와 상기 표시장치의 구동회로 및 구동방법
JP2520167B2 (ja) 表示装置のための駆動回路
JPH0446386A (ja) 液晶表示装置の駆動回路
US7126570B2 (en) Liquid crystal device, image processing device, image display apparatus with these devices, signal input method, and image processing method
JP2674307B2 (ja) 液晶表示パネルの駆動方法
JP3416304B2 (ja) 表示装置の駆動回路
JP2747326B2 (ja) 液晶表示装置の駆動回路
JPH07181924A (ja) 表示装置の駆動回路
JP3325767B2 (ja) 表示装置
JP2598474Y2 (ja) アクティブマトリックス型液晶表示装置の階調駆動回路
JPH04358197A (ja) 液晶ディスプレイの階調駆動回路
JP2520168B2 (ja) 表示装置
JP3127537B2 (ja) 液晶駆動装置
JPH0962234A (ja) 液晶表示装置とその駆動方法
JPH0764511A (ja) アクティブマトリクス型液晶表示装置の階調駆動回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080502

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees