JP3127537B2 - 液晶駆動装置 - Google Patents
液晶駆動装置Info
- Publication number
- JP3127537B2 JP3127537B2 JP03338449A JP33844991A JP3127537B2 JP 3127537 B2 JP3127537 B2 JP 3127537B2 JP 03338449 A JP03338449 A JP 03338449A JP 33844991 A JP33844991 A JP 33844991A JP 3127537 B2 JP3127537 B2 JP 3127537B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- circuit
- capacitor
- bit
- display data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は液晶パネルを階調表示す
る液晶駆動装置に関する。
る液晶駆動装置に関する。
【０００２】
【従来の技術】図４は従来の液晶駆動装置を示す構成説
明図であり、図５は階調を１６とした時の図４の各部の
信号のタイミングチャートを示す。即ち、各表示データ
Ｄ1 ′〜Ｄn ′はデータラッチパルスφL により４×ｎ
ビットラッチ１に取り込まれる。今、１６階調表示を例
に説明すると、ラッチ１に取り込まれた４ビットの各表
示データＤ1 ′〜Ｄn ′と４ビットカウンタ２の各ビッ
トを４ビット比較器３で逐次比較する。前記４ビットカ
ウンタ２は階調クロックφC 及びリセットパルスＲＳＴ
が供給されカウンタ出力ＣＴ0 が４ビット比較器３に供
給される。４ビット比較器３において、先ず表示データ
Ｄ1 ′とカウンタ出力ＣＴ0 の各ビットを比較して一致
した時点でアンドゲートＡＮＤに信号を供給することに
より、ストローブ信号ＳＴＢはアンドゲートＡＮＤを通
してレベルシフタ付デュアルサンプルホールド回路４に
入力される。サンプルホールド回路４には１水平走査期
間Ｔの間に図５に示すように電圧が１６段階に変化する
階調レベル入力ＧINが入力され、ストローブ信号ＳＴＢ
が入力された時点における階調レベル入力ＧINの電位レ
ベルをサンプルし、以後ホールドする。図５のサンプル
ホールド電位は、表示データＤ1 ′が「０，１，０，
１」で、４ビットカウンタ２の値が５の時に一致し、そ
の時の階調レベル入力ＧINの５の電位レベルとなってい
る。サンプルホールド回路４の液晶駆動出力Ｓ1 には、
次の１水平走査期間Ｔに階調レベル入力ＧINの５の電位
レベルが出力される。表示データＤ1 ′に対応する電位
がサンプルホールド回路４にホールドされた後は各表示
データＤ2 ′〜Ｄn ′に対応する電位が順次、同様にサ
ンプルホールド回路４にホールドされる。
明図であり、図５は階調を１６とした時の図４の各部の
信号のタイミングチャートを示す。即ち、各表示データ
Ｄ1 ′〜Ｄn ′はデータラッチパルスφL により４×ｎ
ビットラッチ１に取り込まれる。今、１６階調表示を例
に説明すると、ラッチ１に取り込まれた４ビットの各表
示データＤ1 ′〜Ｄn ′と４ビットカウンタ２の各ビッ
トを４ビット比較器３で逐次比較する。前記４ビットカ
ウンタ２は階調クロックφC 及びリセットパルスＲＳＴ
が供給されカウンタ出力ＣＴ0 が４ビット比較器３に供
給される。４ビット比較器３において、先ず表示データ
Ｄ1 ′とカウンタ出力ＣＴ0 の各ビットを比較して一致
した時点でアンドゲートＡＮＤに信号を供給することに
より、ストローブ信号ＳＴＢはアンドゲートＡＮＤを通
してレベルシフタ付デュアルサンプルホールド回路４に
入力される。サンプルホールド回路４には１水平走査期
間Ｔの間に図５に示すように電圧が１６段階に変化する
階調レベル入力ＧINが入力され、ストローブ信号ＳＴＢ
が入力された時点における階調レベル入力ＧINの電位レ
ベルをサンプルし、以後ホールドする。図５のサンプル
ホールド電位は、表示データＤ1 ′が「０，１，０，
１」で、４ビットカウンタ２の値が５の時に一致し、そ
の時の階調レベル入力ＧINの５の電位レベルとなってい
る。サンプルホールド回路４の液晶駆動出力Ｓ1 には、
次の１水平走査期間Ｔに階調レベル入力ＧINの５の電位
レベルが出力される。表示データＤ1 ′に対応する電位
がサンプルホールド回路４にホールドされた後は各表示
データＤ2 ′〜Ｄn ′に対応する電位が順次、同様にサ
ンプルホールド回路４にホールドされる。
【０００３】
【発明が解決しようとする課題】このように、サンプル
ホールド回路４に外部から入力するための階調レベル電
位を発生するための回路が必要であり、また、この回路
は多階調になる程、高精度が要求されるので、回路が複
雑、高価になる。又、サンプルホールド回路４も、多階
調になる程、高精度が必要となり、回路設計が困難とな
る。
ホールド回路４に外部から入力するための階調レベル電
位を発生するための回路が必要であり、また、この回路
は多階調になる程、高精度が要求されるので、回路が複
雑、高価になる。又、サンプルホールド回路４も、多階
調になる程、高精度が必要となり、回路設計が困難とな
る。
【０００４】本発明は上記の実情に鑑みてなされたもの
で、コンデンサの充電、放電を利用することにより、階
調レベル電位を発生するための回路を不要とし、以て多
階調で高精度な電位レベルを簡単且つ安価な回路で生成
し得る液晶駆動装置を提供することを目的とする。
で、コンデンサの充電、放電を利用することにより、階
調レベル電位を発生するための回路を不要とし、以て多
階調で高精度な電位レベルを簡単且つ安価な回路で生成
し得る液晶駆動装置を提供することを目的とする。
【０００５】
【課題を解決するための手段及び作用】本発明は上記課
題を解決するために、コンデンサに蓄積された電荷を表
示データに対応した期間放電して液晶駆動出力を得るこ
とにより、多階調で高精度な電位レベルを簡単且つ安価
な回路で生成するものである。
題を解決するために、コンデンサに蓄積された電荷を表
示データに対応した期間放電して液晶駆動出力を得るこ
とにより、多階調で高精度な電位レベルを簡単且つ安価
な回路で生成するものである。
【０００６】
【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。
説明する。
【０００７】図１は本発明液晶駆動装置の一実施例を示
す構成説明図、図２は図１の階調生成回路の一例を示す
回路図、図３は階調を１６とした時の図１の各部の信号
のタイミングチャートを示す。即ち、今、ｎ＝４とする
１６階調表示を例に説明すると、予め、表示データＤ1
〜Ｄn は従来技術における表示データＤ1 ′〜Ｄn ′に
対しダウンカウンタ等によりＤ1 ＝１６−（Ｄ1 ′＋
１）としておく。例えば、表示データＤ1 ′の値が５す
なわち「０，１，０，１」であれば、データＤ1の値は
Ｄ1 ＝１６−（５＋１）＝１０すなわち「１，０，１，
０」としておく。而して、データＤ1 はデータラッチパ
ルスφL により４ビットのラッチ２１に取り込まれる。
ラッチ２１に取り込まれた４ビットのデータＤ1 と４ビ
ットカウンタ２２の各ビットを４ビット比較器２３で逐
次比較する。前記４ビットカウンタ２２は階調クロック
φC 及びリセットパルスＲＳＴが供給されカウンタ出力
ＣＴ0 が４ビット比較器２３に供給される。４ビット比
較器２３はデータＤ1 とカウンタ出力ＣＴ0 の各ビット
を比較して一致した時点で比較器出力ＣＬm をリセット
−セット・フリップフロップ（Ｒ−Ｓ・Ｆ／Ｆ）２４の
リセット端子Ｒに供給する。このフリップフロップ２４
は、セット端子Ｓに前記リセットパルスＲＳＴが供給さ
れ、１水平走査期間Ｔの初期にリセットパルスＲＳＴに
よりセットされ、比較器出力ＣＬm でリセットされ、出
力信号ＣＬD をレベルシフタ付デュアル階調生成回路２
５に供給する。このレベルシフタ付デュアル階調生成回
路２５はプリチャージ信号φp が供給され、液晶駆動出
力Ｓ1 〜Ｓn を抽出する。
す構成説明図、図２は図１の階調生成回路の一例を示す
回路図、図３は階調を１６とした時の図１の各部の信号
のタイミングチャートを示す。即ち、今、ｎ＝４とする
１６階調表示を例に説明すると、予め、表示データＤ1
〜Ｄn は従来技術における表示データＤ1 ′〜Ｄn ′に
対しダウンカウンタ等によりＤ1 ＝１６−（Ｄ1 ′＋
１）としておく。例えば、表示データＤ1 ′の値が５す
なわち「０，１，０，１」であれば、データＤ1の値は
Ｄ1 ＝１６−（５＋１）＝１０すなわち「１，０，１，
０」としておく。而して、データＤ1 はデータラッチパ
ルスφL により４ビットのラッチ２１に取り込まれる。
ラッチ２１に取り込まれた４ビットのデータＤ1 と４ビ
ットカウンタ２２の各ビットを４ビット比較器２３で逐
次比較する。前記４ビットカウンタ２２は階調クロック
φC 及びリセットパルスＲＳＴが供給されカウンタ出力
ＣＴ0 が４ビット比較器２３に供給される。４ビット比
較器２３はデータＤ1 とカウンタ出力ＣＴ0 の各ビット
を比較して一致した時点で比較器出力ＣＬm をリセット
−セット・フリップフロップ（Ｒ−Ｓ・Ｆ／Ｆ）２４の
リセット端子Ｒに供給する。このフリップフロップ２４
は、セット端子Ｓに前記リセットパルスＲＳＴが供給さ
れ、１水平走査期間Ｔの初期にリセットパルスＲＳＴに
よりセットされ、比較器出力ＣＬm でリセットされ、出
力信号ＣＬD をレベルシフタ付デュアル階調生成回路２
５に供給する。このレベルシフタ付デュアル階調生成回
路２５はプリチャージ信号φp が供給され、液晶駆動出
力Ｓ1 〜Ｓn を抽出する。
【０００８】図２は前記階調生成回路２５の回路図の一
例を示す。即ち、高電圧の電源電圧ＶLCD はＰチャネル
ＭＯＳトランジスタＰＴＲを介してコンデンサＣの一端
に接続され、このコンデンサＣの他端は接地され、前記
トランジスタＰＴＲのゲート端子Ｐにはプリチャージ信
号φp が供給される。前記トランジスタＰＴＲとコンデ
ンサＣの接続点はＮチャネルＭＯＳトランジスタＮＴＲ
を介して接地され、前記トランジスタＮＴＲのゲート端
子Ｄにはフリップフロップ２４の出力信号ＣＬD が供給
される。前記コンデンサＣとトランジスタＮＴＲとの接
続点より液晶駆動出力Ｓ1 が抽出される。
例を示す。即ち、高電圧の電源電圧ＶLCD はＰチャネル
ＭＯＳトランジスタＰＴＲを介してコンデンサＣの一端
に接続され、このコンデンサＣの他端は接地され、前記
トランジスタＰＴＲのゲート端子Ｐにはプリチャージ信
号φp が供給される。前記トランジスタＰＴＲとコンデ
ンサＣの接続点はＮチャネルＭＯＳトランジスタＮＴＲ
を介して接地され、前記トランジスタＮＴＲのゲート端
子Ｄにはフリップフロップ２４の出力信号ＣＬD が供給
される。前記コンデンサＣとトランジスタＮＴＲとの接
続点より液晶駆動出力Ｓ1 が抽出される。
【０００９】即ち、予め１水平走査期間Ｔ毎にプリチャ
ージ信号φp でトランジスタＰＴＲをオンし、コンデン
サＣに電源電圧ＶLCD より高電圧を充電する。その後、
フリップフロップ２４の出力信号ＣＬD でトランジスタ
ＮＴＲをオンして階調５に対応する期間のみコンデンサ
Ｃを放電し、階調５の電位レベルを保持させる。この場
合、コンデンサＣの放電特性はリニアでない為、補正回
路を設けることが望ましい。図３の保持電位レベルは、
表示データＤ1 ′の値が５すなわち「０，１，０，１」
に対応するデータＤ1 の値が１０すなわち「１，０，
１，０」のときで、４ビットカウンタ２２の値が１０の
時に一致し、その時のコンデンサＣの電位レベルが５と
なっている。したがって、階調生成回路２５の液晶駆動
出力Ｓ1 には、次の１水平走査期間ＴにコンデンサＣの
５の電位レベルが出力される。
ージ信号φp でトランジスタＰＴＲをオンし、コンデン
サＣに電源電圧ＶLCD より高電圧を充電する。その後、
フリップフロップ２４の出力信号ＣＬD でトランジスタ
ＮＴＲをオンして階調５に対応する期間のみコンデンサ
Ｃを放電し、階調５の電位レベルを保持させる。この場
合、コンデンサＣの放電特性はリニアでない為、補正回
路を設けることが望ましい。図３の保持電位レベルは、
表示データＤ1 ′の値が５すなわち「０，１，０，１」
に対応するデータＤ1 の値が１０すなわち「１，０，
１，０」のときで、４ビットカウンタ２２の値が１０の
時に一致し、その時のコンデンサＣの電位レベルが５と
なっている。したがって、階調生成回路２５の液晶駆動
出力Ｓ1 には、次の１水平走査期間ＴにコンデンサＣの
５の電位レベルが出力される。
【００１０】表示データＤ1 に対応する電位が階調生成
回路２５に保持された後は、各表示データＤ2 〜Ｄn に
対応する電位が順次、同様に、階調生成回路２５に保持
される。
回路２５に保持された後は、各表示データＤ2 〜Ｄn に
対応する電位が順次、同様に、階調生成回路２５に保持
される。
【００１１】以上のように、コンデンサの電荷の充電、
放電を利用した簡易的な階調電位生成回路とすることに
より、階調レベル電位を発生するための高精度のオペア
ンプ等が不要になり、集積度、コスト、及び多階調化に
おける精度維持の為のトリミングの容易さ等の利点があ
る。
放電を利用した簡易的な階調電位生成回路とすることに
より、階調レベル電位を発生するための高精度のオペア
ンプ等が不要になり、集積度、コスト、及び多階調化に
おける精度維持の為のトリミングの容易さ等の利点があ
る。
【００１２】
【発明の効果】以上述べたように本発明によれば、コン
デンサに蓄積された電荷を表示データに対応した期間放
電して液晶駆動出力を得ることにより、階調レベル電位
を発生するための回路を不要とするので、多階調で高精
度な電位レベルを簡単且つ安価な回路で生成することが
できる。
デンサに蓄積された電荷を表示データに対応した期間放
電して液晶駆動出力を得ることにより、階調レベル電位
を発生するための回路を不要とするので、多階調で高精
度な電位レベルを簡単且つ安価な回路で生成することが
できる。
【図１】本発明の一実施例を示す構成説明図である。
【図２】図１の階調生成回路の一例を示す回路図であ
る。
る。
【図３】図１の各部の信号の一例を示すタイミングチャ
ートである。
ートである。
【図４】従来の液晶駆動装置を示す構成説明図である。
【図５】図４の各部の信号の一例を示すタイミングチャ
ートである。
ートである。
２１…４×ｎビットラッチ、２２…４ビットカウンタ、
２３…４ビット比較器、２４…リセット−セット・フリ
ップフロップ、２５…レベルシフタ付デュアル階調生成
回路、ＰＴＲ…ＰチャネルＭＯＳトランジスタ、ＮＴＲ
…ＮチャネルＭＯＳトランジスタ、Ｃ…コンデンサ。
２３…４ビット比較器、２４…リセット−セット・フリ
ップフロップ、２５…レベルシフタ付デュアル階調生成
回路、ＰＴＲ…ＰチャネルＭＯＳトランジスタ、ＮＴＲ
…ＮチャネルＭＯＳトランジスタ、Ｃ…コンデンサ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 575 G09G 3/36 H04N 5/66 102
Claims (1)
- 【請求項１】 所定の水平走査期間毎に高電位に充電さ
れるコンデンサと、 このコンデンサに蓄積された電荷を表示データに対応し
た期間放電して液晶駆動出力を得る放電回路とを具備す
ることを特徴とする液晶駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03338449A JP3127537B2 (ja) | 1991-12-20 | 1991-12-20 | 液晶駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03338449A JP3127537B2 (ja) | 1991-12-20 | 1991-12-20 | 液晶駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05173109A JPH05173109A (ja) | 1993-07-13 |
| JP3127537B2 true JP3127537B2 (ja) | 2001-01-29 |
Family
ID=18318261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03338449A Expired - Fee Related JP3127537B2 (ja) | 1991-12-20 | 1991-12-20 | 液晶駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3127537B2 (ja) |
-
1991
- 1991-12-20 JP JP03338449A patent/JP3127537B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05173109A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523232A (en) | Video signal analog-to-digital converter for an image display apparatus | |
| JP2642204B2 (ja) | 液晶表示装置の駆動回路 | |
| KR100323117B1 (ko) | 액정표시장치의구동회로및액정표시장치 | |
| US5798746A (en) | Liquid crystal display device | |
| JP3367808B2 (ja) | 表示パネルの駆動方法および装置 | |
| CN1954353A (zh) | 伽马校正电路及具备它的显示装置 | |
| CN100388330C (zh) | 显示装置 | |
| US6466189B1 (en) | Digitally controlled current integrator for reflective liquid crystal displays | |
| JP3045266B2 (ja) | 液晶表示装置の駆動回路 | |
| US20080278431A1 (en) | Liquid crystal display with low flicker and driving method thereof | |
| US6628254B1 (en) | Display device and interface circuit for the display device | |
| JP3127537B2 (ja) | 液晶駆動装置 | |
| JP2003029687A (ja) | Ｄａ変換回路、これを用いた表示装置および当該表示装置を搭載した携帯端末 | |
| JPH064046A (ja) | アクティブマトリクス型液晶パネル用駆動回路 | |
| JP3156522B2 (ja) | 液晶表示装置用駆動回路 | |
| JP3268075B2 (ja) | 液晶表示装置の駆動回路 | |
| JPH04307592A (ja) | アクティブ液晶表示装置 | |
| KR20050000349A (ko) | 표시 장치 | |
| US6518947B1 (en) | LCD column driving apparatus and method | |
| JP2650301B2 (ja) | 液晶表示装置 | |
| JP2002533788A (ja) | 光電表示装置におけるサンプリング誤差の補償 | |
| JPH0362094A (ja) | アクティブマトリクス型液晶表示装置の階調表示駆動回路 | |
| JP3380068B2 (ja) | 液晶画像表示装置 | |
| JPH0446386A (ja) | 液晶表示装置の駆動回路 | |
| KR20040048446A (ko) | 대면적 고해상도 액정표시장치의 구동방법 및 구동회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |