JPH01129445A - 導電レベル層間を相互接続する方法 - Google Patents

導電レベル層間を相互接続する方法

Info

Publication number
JPH01129445A
JPH01129445A JP63256045A JP25604588A JPH01129445A JP H01129445 A JPH01129445 A JP H01129445A JP 63256045 A JP63256045 A JP 63256045A JP 25604588 A JP25604588 A JP 25604588A JP H01129445 A JPH01129445 A JP H01129445A
Authority
JP
Japan
Prior art keywords
layer
conductive
contact area
window
level layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63256045A
Other languages
English (en)
Other versions
JP2578178B2 (ja
Inventor
Wilhelmus F M Gootzen
ウィルヘルムス・フランシスカス・マリー・フーツェン
Kazimierz Osinski
カジミールツ・オシンスキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH01129445A publication Critical patent/JPH01129445A/ja
Application granted granted Critical
Publication of JP2578178B2 publication Critical patent/JP2578178B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は基板本体の表面上に第１導電レベル層を、該レ
ベル層が接点領域を有するように設け、基板本体の表面
上に不活性材料層を設けて前記第１導電レベル層を覆い
、前記不活性材料層に前記接点領域よりも大きい窓をあ
けて１、咳窓の周辺と接点領域を画成する第１導電レベ
ル層の側壁との間にギャップができるように接点領域を
露出させ、かつ前記不活性材料層の頂部に第２導電レベ
ル層を設けて、該第２導電レベル層の一部が前記窓内の
接点領域に接触するようにして導電レベル層間を相互接
続する方法に関するものである。
斯種の方法は米国特許明細書第４５９４６０６号に記載
されている。これに記載されているように、第１導電レ
ベル層を覆う不活性材料にあける窓は反応性イオンエツ
チングを用いて、この場合には二酸化珪素の不活性材料
を異方性的にエツチングすることにより第１の導電性の
レベル層の頂部表面を露出させるようにして形成する。
異方性エツチング法を用いると云うことは、接点領域を
画成する第１導電レベル層の側壁に二酸化珪素のフィレ
ットを残存させると云うことを意味する。前記米国特許
明細書に記載されているように、接点領域の縁部に設け
られるフィレットは、その接点領域の縁部を平滑にし、
その縁部の厚さを徐々に薄くして滑らかにするため、第
１導電レベル層における急峻な段部がな（なり、従って
このような急峻な段部によって第２の導電性レベル層が
弱くなって裂けたりすることがなくなるゆ 前記米国特許に記載されている方法は接点領域を画成す
る第１導電レベル層の側壁部の傾斜を小さくはするが、
窓の周辺部は依然はぼ垂直の段部を成し、この上にも第
２導電レベル層が堆積されるため、この段部の個所にて
第２導電レベル層が前述したように弱々しくなったり、
裂けたりすることがある。さらに、接点領域を画成する
側壁におけるフィレット又は酸化物スペーサは所定の大
きさの窓に対する第１導電レベル層の側壁の峻度を小さ
くするが２．フィレットは窓によって露出された第１導
電レベル層の下側の表面積をも小さくし、従って接点窓
にタングステン層を堆積する通常用いられているも費用
のかかる技法を用いないで接点窓を満たすのが困難とな
る。
本発明は、基板本体の表面Ｊ―に第１導電レベル層を、
該レベル層が接点領域を有するように設け、基板本体の
表面−１−に不活性材料層を設けて前記第１導電レベル
層を覆い、前記不活性材料層に前記接点領域よりも大き
い窓をあけて、該窓の周辺と接点領域を画成する第１導
電レベル層の側壁との間にギャップができるように接点
領域を露出させ、かつ前記不活性材料層の頂部に第２導
電レベル層を設けて、該第２導電レベル層の一部が前記
窓内の接点領域に接触するようにして導電レベル層間を
相互接続する方法において、前記不活性材料層に窓をあ
けた後、前記第２導電レベル層を設ける前に前記窓の周
辺部と前記接点領域との間の表面を平滑化するために前
記ギャップに充填材料を設けたことを特徴とする導電レ
ベル層間を相互接続する方法にある。
さらに、本発明は、半導体本体の表面上に第１導電レベ
ル層を、該レベル層が接点領域を有するように設け、半
導体本体の表面上に不活性材料層を設けて前記第１導電
レベル層を覆い、前記不活性材料層に前記接点領域より
も大きい窓をあけて、該窓の周辺と接点領域を画成する
第１導電レベル層の側壁との間にギャップができるよう
に接点領域を露出させ、かつ前記不活性材料層の頂部に
第２導電レベル層を設けて、該第２導電レベル層の一部
が前記窓内の接点領域に接触するようにして半導体装置
を製造す、る方法において、前記不活性材料層に窓をあ
けた後、前記第２導電レベル層を設ける前に前記窓の周
辺部と前記接点領域との間の表面を平滑化するために前
記ギャップに充填材料を設けたことを特徴とする半導体
装置の製造方法にある。
本発明の好適例では、前記第１導電レベル層を１つ以上
の導電細条として、前記接点領域が該導電細条か、該導
電細条の上に位置すると共に該導電細条の延長側壁部に
よって画成されるように設け、前記窓を該窓が前記導電
細条よりも幅広で、しかも該導電細条を横切って延在し
、かつ導電細条の各延長縁部と窓の周辺部との間にギャ
ップができるようにあけ、第１導電レベル層の導電細条
の上にこれらの導電細条に直交して延在する第２導電レ
ベル層を１つ以上の導電細条として設けるようにする。
従って、本発明による方法によれば表面の段部の高さを
少なくとも低減させることによって平坦化、又はより一
層平滑化させた表面上に第２導電レベル層を堆積し得る
ため、下側表面における急峻な段部のために第２導電レ
ベル層が弱くなったり、又は破砕したりする可能性が低
下し、また下側の接点領域よりも広い接点窓を用いるこ
とができる。
さらに本発明による方法によれば、第２導電レベル層以
外の材料を用いて接点窓を充填させることができるので
、接点窓を充填させることに関しての問題点を克服する
ことができる。
さらに本発明による方法によれば、第２導電レベル層が
比較的平坦となるため、っぎのプラスチックによるカプ
セル封止工程により与えられる圧縮応力が、第２導電レ
ベル層の上に設けられる最終不活性層、例えばプラズマ
窒化物層や、下側の不活性層に亀裂を生ぜしめたりする
パターンのシフトに関する問題が軽減することになる。
その理由は、これらの問題は段付き表面によって生じた
り、又は少なくとも悪化し、段付き表面はカプセル封止
するプラスチック材料としっがり噛合うため、このよう
な段部を除去するか、又は少なくすることは上述したよ
うな問題を軽減することになるからである。
誘電層の如き不活性材料層を第１導電レベル層の形成以
前に基板本体の表面上に設けることがモきる。第１導電
レベル層はアルミニウムとするが、又はドープした多結
晶シリコンの如き他の導電材料とすることができる。第
２導電レベル層はアルミニラｌ、で構成することができ
、これは例えばＡｎＳｆ又はＡｆｆｉＣｕ層とすること
ができる。
窓は接点領域の２つの対向する縁部に不活性材料のフィ
レットが残存するように不活性材料を異方性的にエツチ
ングすることによりあけることができる。不活性材料、
例えば二酸化珪素のフィレット及び第１導電層の１に設
けることのできるエツチング停止層は、第２導電レベル
層を規定するのに必要とされるつぎの処理期間中、例え
ば写真食刻により規定されるマスクを介してのアルミニ
ウム層のエツチング処理中第１導電レベル層を保護して
、別個の導電細条を規定して第２導電レベル層を形成す
るのに仕える。
表面を他の不活性材料で覆い、かつその不活性材料をエ
ツチングして接点領域を露出させ、例えば最初は流動性
で、後に凝固し得る媒質を表面に付与することによって
ギャップを充填させることができる。溶媒中に分散され
る絶縁材料を、前記最初は流動性で、後に凝固し得る媒
質として用いることができる。斯様な媒質としてはスピ
ン−オン−ガラスを用いるのが好適であり、これは液体
として適用するとレベルの低い方へと優先的に流れてギ
ャップを充填させることができ、また接点領域を覆う絶
縁材料層としてのこのスピン−オン−ガラスは比較的薄
くなり、この薄い層は比較的迅速に、しかも容易にエツ
チング除去することができる。スピン−オン−ガラスは
不活性層におけるくぼみ又は裂は目にも入り込むため、
この不活性層における段部の高低を減らし、平滑にし、
この平滑化された表面に第２導電レベル層を設けるため
、はぼ垂直の縁部又は段部での填補状態が良くならない
ために第２導電レベル層が弱くなったり、又は不所望に
断線したりする可能性が低減し、また所望な第２導電レ
ベル層を形成するために堆積導電材料をパターン化した
後に導電材料が不活性層の段部又はくぼみに残存する場
合に生じたりする第２導電レベル部分間の不所望な短絡
の可能性もなくなるか、又は低減する。
以下図面につき本発明を説明する。
なお、各図は実寸図示したものではなく、また相対的な
寸法も図面の明瞭化のために変更しであることは勿論で
ある。
第１、第６ａ及び第６ｂ図は二重レベルの金属化層を有
している半導体本体１、本例では単結晶珪素本体の一部
分を示している。図示してはないが、半導体本体１は（
例えばバイポーラトランジスタ又は絶縁ゲート電界効果
トランジスタの如き）半導体デバイスを形成するための
ドープ領域を有しているのであって、金属化層はそのた
めの接続部を形成する。
図示のように、半導体本体の表面２を二酸化珪素の不活
性層３によって覆い、この層の頂部に第ルベルの導電性
、又は金属化Ｎ（以下単に第１金属化又は導電レベル層
とも称する）４を設ける。
この第１導電レベル層４を本例では平行なアルミニウム
のトラック又は細条５の形態で設ける。なお、図面には
導電細条５を僅か２つしか示してないが、これはもっと
多くすることができる。
第１導電レベル層４の頂部には不活性材料製の別のＮ６
を設け、この不活性Ｎ６の上に図示のように導電細条５
に対して垂直に延在する第２レベルの金属化Ｎ（以後単
に第２導電又は金属化レベル層とも称する）７を本例で
はアルミニウムのトラック又は細条８の形態にて設ける
。なお、この第２金属化レベル７は、不活性Ｎ６に窓又
は接点開口９を形成して第１及び第２金属化レベルＮ４
及び７の接点領域１０を露出させた後に不活性層６の上
に設ける。
特に第１、第３ａ及び第３ｂ図から明らかなように、接
点領域１０（第１図では明瞭化のためにクロスハツチに
て示しである）を本例では矩形状とし、この接点領域の
一方向を細条５の２つの対向する延長側壁５ａによって
画成する。
第１図には僅か２つの導電細条８しか示してないが、こ
れらの導電細条も同様にもっと多くすることができ、第
１と第２金属化レベル層４と７との間の相互接続部は１
つ以上とすることができる。
第１及び第２金属化レベル層４及び７並びに第１金属化
レベル層４の１つの導電細条５と、この導電細条の上に
位置させる第２金属化レベル層７の導電細条８との間の
相互接続部を形成する方法を第２〜６図につき説明する
。
第２ａ及び第２ｂ図に示すように、熱成長させた二酸化
珪素の層３を半導体本体１の表面に形成し、かつ所要に
応じ慣例の写真食刻及びエツチング技法を用いて層３に
開口（図示せず）を形成して、つぎに半導体本体１の接
点デバイス領域に金属化部分を形成し得るようにした後
、層３の上にアルミニウム層４ａを本例で５００ｎｍ　
　（ナノメートル）の厚さに堆積し、ついでこの層４ａ
の上にタングステン−チタンニウム合金Ｊ’Ｗ４ｂを本
例では１１００ｎの厚さに堆積する。
つい・で複合Ｎ４を慣例の写真食刻及びエツチング技法
を用いてパターン化して、第１金属化レベル層４の導電
細条５を形成する。従って、各導電細条５は下側のアル
ミニウム層４ａと上側の合金層４ｂとから成る複合細条
であることは明らかである。
本例における導電細条５の幅は１．８マイクロメートル
とすることができ、またこれら細条の離間距離も１．８
マイクロメートルとすることができる。
ついで第１金属化レベル層４を覆う不活性層６を形成す
るように、低温又はプラズマ堆積技法を用いて二酸化珪
素の形態の不活性材料を堆積する。
本例では不活性Ｎ６の厚さをＮ４ａと４ｂとの厚さと同
じ厚さ、即ち６００ｎｍとする。
慣例の技法を用いて不活性層６の上にホトレジスト層（
図示せず）を形成し、このホトレジスト層をパターン化
して導電細条５の所望接点領域１０の上のホトレジスト
層に窓を形成する。ついで不活性層６を例えば反応性イ
オンエツチングによって異方性的にエツチングして、第
３ａ及び第３ｂ図に示すように接点窓又は開口９を形成
する。
不活性層６に形成すべき接点間口９の寸法はホトレジス
トＮ（図示せず）に形成する窓の選択寸法によって決定
されることは勿論である。ホトレジスト層にあける窓は
接点開口９が導電細条５の各側壁５ａから不活性層６の
厚さＴｏｘよりも多少大きい距離越して延在するような
寸法とし、またホトレジスト層にあけた窓を経ての異方
性エツチングはタングステン−チタン合金５４ｂで停止
するように制御し、従って斯かる合金層４ｂはエツチン
グ停止障壁として作用する。これにより導電細条５の側
壁５ａに不活性材料、本例では二酸化珪素のフィレット
６ｂを残存させる。
接点開口９の正確な幅Ｗは特定の処理条件と公差とによ
って決定されるが、その幅Ｗは上述したように不活性層
６の厚さＴｏｘ　＠０．６マイクロメードルとし、かつ
細条５の幅を１．８マイクロメートルとする場合には４
マイクロメートルとすることができる。接点開口９の長
さｌは下記に説明するように、所望寸法の接点領域１ｏ
によって決定され、この決定には処理条件及び公差を考
慮することは勿論である。
接点領域１０を露出させるために接点窓９をあけること
により、この接点窓９の幅Ｗの方向で、接点領域１００
両側における不活性層６にそれぞれギャップ１１を形成
する。これらの２つの各ギャップは接点窓９の周辺の各
側壁９ｂと導電細条５の側壁５ａに隣接するフィレット
６ｂとの間に規定される。
第２導電レベル層７を形成する前にギャップ１１に充填
材料を入れて平坦化、即ち接点窓９の周辺と接点領域１
０との間の表面を平滑、即ち平坦にする。
本例では上記充填材料を平坦化媒質とし、これは最初は
流動性で、表面に流すと割れ目や、裂は目に入り込み、
従ってギャップ１１を充填し、ついで硬化又は凝固し得
るものである。このような媒質は、表面に付与した後に
加熱してキャリヤー溶媒を蒸発させると、凝固又は硬化
して二酸化珪素のガラス状の層を形成するスピン−オン
−ガラスとするのが好適である。上述したような目的に
好適なスピン−オン−ガラスには多くの種々のタイプの
ものがある。例えば、スピン−オン−ガラスは米国のア
ライドケミカル社により商品名アキューカラス（Ａｃｃ
ｕｇｌａｓｓ）２０４として製造されているスピン−オ
ン−ガラスの場合のように１−プロパツール中にフェニ
ルシロキサンを含有するもの、又はアライドケミカル社
により商品名アキューガラス１０８として製造されてい
るスピン−オン−ガラスの場合のように１−プロパツー
ル中６二メチルーフエニルシロキサンを含有しているも
の、或いは東京所在のオチタ工業社製の商品名Ｐ４８３
４０のスピン−オン−ガラスの場合のようにエタノール
中に燐ドープ−シラノールを含有するものとするが、又
は他の適当なスピン−オン−ガラスと丈ることができる
。
スピン〜オン〜ガラスは半導体本体１の表面に付与して
から半導体本体即ちウェハ１を回転させて、スピン−オ
ン−ガラス溶液を均一に広げるようにする。ウェハの表
面に付着させるスピン−オン−ガラス溶液の量は、例え
ば同じ表面積の平坦な試験用ウェハの上に５０〜１１０
０ｎの厚さの層を形成するのと同じ量に選定する。
従って、スピン−オン−ガラスをウェハの表面上に流す
と、それが裂は目や、くぼみに入り込み、ウェファの表
面を平坦又は平滑にし、ウェハ表面の段部の高さを低く
する。スピン−オン−ガラスはウェハ表面の最低レベル
の個所に優先的に流るためギャップ１１が優先的に充填
され、表面個所が相対的に高くなるにつれてそれらの個
所を覆うスピン−オン−ガラスの層が薄くなる。
表面の平坦化又は平滑化の度合、即ち表面におけるいず
れもの段部を低減させる割合はアルコール溶媒中のシリ
カ媒質、例えばメチル−シロキサンの濃度を調整するこ
とにより制御することができる。
半導体本体１を加熱して、スピン−オン−ガラス中のア
ルコール溶媒を蒸発させて、二酸化珪素のガラス状電気
絶縁層１３を残存させる。上述した所から明らかなよう
に、スピン−オン−ガラスは最初は流動性であるため、
層１３は第４ａ及び第４ｂ図に示すように、不活性層６
における段部の頂上、即ち不活性層の最も高い、又は肉
厚の最も厚い頂部表面６′にて最も薄くなり、また接点
窓９内及び不活性層の段部によって規定されるくぼみ又
は裂は目６゛にて最も肉厚となる。導電細条の接点領域
１０の頂部における層１３の厚さは上記２つの極限値の
中間値とすべきである。
ついでいずれかの適当な慣例の湿式又は乾式エツチング
法を用いて合金層４ｂの頂部表面が露出するまでＪＷ１
３を半導体本体１の表面上にて均一にエツチングする。
第５ａ及び第５ｂ図に示すように、半導体本体の表面に
おけるギャップ１１及び他のいすもの割れ目又は段部は
凝固したスピン−オン−ガラスで形成される絶縁材料１
３ｂで充填されたままとなる。接点窓９の周辺の延長幅
広壁部９ａ、即ち細条５を横切って延在する側壁にも凝
固したスピン−オン−ガラスのフィレット１３ａが残存
する。
従って、細条５を横切る接点領域１０の幅は細条５の側
壁５ａによって決定され、また細条５に沿う接点領域１
０の長さは接点窓９の長さ２とフィレット１３ａとによ
って決定される。
ついで第６ａ及び第６ｂ図に示すように、第２のアルミ
ニウム含有導電層、例えば＾ｊ２Ｓｉ又はＡｌＣｕを平
坦化した不活性層の上に本例では１１０００ｎの厚さで
堆積する。慣例の写真食刻及びエンチング法を用いて第
２導電層をパターン化して第２導電レベル層７を規定す
る。上述したように本例では第２導電レベル層７が図示
のように導電細条又はトラック５に垂直に延在する平行
な細条又はトラック８を構成する。導電細条又はトラッ
ク８の幅は１．８マイクロメートルとし、またこれらの
トラック間も同じ距離だけ離間させることができる。
第２アルミニウム層をパターン化するエツチング処理中
に第１アルミニウム層をさらに不所望にエツチングして
しまう惧れがあるが、本発明ではこような不所望なエツ
チングを防止するか、又は少なくとも低減させることが
できる。その理由は合金層４ｂが接点領域１０の頂部表
面を保護し、またフィレット６ｂがエツチング中に導電
細条５の縁部が浸食されないように保護するからであり
、不活性層６の誘電材料、本例における二酸化珪素は残
存している凝固スピン−オン−ガラスはどにはアルミニ
ウム　エツチング剤によって侵されることはない。
スピン−オン−ガラスは上述したように、不活性層にお
ける他の段部や、割れ目を平滑、又は平坦化する作用も
する。従って、例えば第５ａ〜第６ｂ図に示すように、
不活性層６におけるくぼみ６“は凝固スピン−オン−ガ
ラス１３ｃで満たされるため、表面における段部の高さ
が低くなるか、又は平滑化する。従って、半導体本体の
表面は一層平滑化し、この上に第２導電レベル層を堆積
するため、アルミニウムを堆積する表面に鋭い裂は目や
、垂直の縁部がある場合に生じるような、アルミニウム
トラックが弱々しくなったり、又は裂けたりするような
ことが低減する。また、くぼみ６″の如き裂は目又はく
ぼみから、従ってこのような裂は目や（ぼみがある個所
からエツチング剤により材料を除去することは極めて困
難なことであり、第２導電レベル層のパターン化の後に
そのような個所に不所望なアルミニウムが残存すること
になり、このような不所望なアルミニウムが隣接する導
電細条を短絡させたりすることがあることは明らかであ
る。くぼみ６−を凝固スピン−オン−ガラス１３で満た
すか、又は少なくとも平坦化すると云うことは少なくと
も上述したような問題を低減させることになる。斯くし
て、第６ａ及び第６ｂ図に示すように一方の導電細条５
の上にある細条８は接点窓９を経て下側に位置する導電
細条５の接点領域工０と相互接続、又は接触する。
ギャップ１１を満たすのにはスビンーオンーガフスの如
き流動性で一１凝固性又は硬化性の材料以外の材料を用
いることができ、例えば低温の二酸化珪素をギャップ１
１を充填するように表面上に堆積し、ついでその二酸化
珪素をエツチングして合金］ＴＪ４ｂを露出させるよう
釘することかできるも、この二酸化珪素はスピン−オン
−ガラスのような流動性材料に関連する被覆及び裂は目
を充填する特性を有していない。
上述した例では不活性Ｎ６を異方性的にエツチングして
側壁５ａにフイシン！−６ｂを残存させるようにしたが
、接点窓９をあける際に不活性層を例えば等方性的にエ
ツチングして、フィレットを残存させずに、側壁５ａを
露出させることもできる。しかし、上述したように、フ
ィレット６ｂは第２導電レベル層のパターン化中にエツ
チング剤により側壁５ａが侵されないように保護する作
用をする。フィＬ・ット６ｂは所定の大きさの接点窓９
に対して、スピン−オン−ガラスによって充填させるの
に必要なギャップ１１ア容積を小さ゛くし、またスピン
−オン−ガラスがそのような小さなギャップを太き目の
ギャップよりもずっと均一に、しかも−様に充填するよ
うにも作用する。
同様に、第１及び第２導電レベル層は必ずしも平行な細
条状とする必要はなく、各導電レベル層は任意の所望な
導電性パターンとすることができる。さらに、導電レベ
ル層は他の導電材料又は２つ以上の異なる導電材料製の
積層で形成することができ、例えば第１導電レベル層は
ドープした多結晶シリコンとすることができる。
第１導電レベル層は場合によっては基板本体の表面に直
接設けることもできる。
また、第２導電レベル層を第１導電レベル層の上に設け
るのと同様な方法で１つ以上の他の導電レベル層を第２
導電レベル層の上に設けるのにも本発明方法を適用する
ことができる。
本発明による方法は基板本体を単結晶珪素本体以外のも
のとする場合、例えば基板本体を■−Ｖ族の化合物の如
き１つ以上の異なる半導体材料製とする場合にも用いる
ことができる。さらに本発明は基板本体を半導体本体以
外のものとする場合、例えば液晶技術に用いることもで
きる。
本発明は上述した例のみに限定されるものでなく、幾多
の変更を加え得ること勿論である。
【図面の簡単な説明】
第１図は本発明による方法を用いて形成した導電レベル
層間の相互接続部を示す半導体デバイスの一部の頂面図
； 第２〜第６図は本発明による方法６１丁おける順次の各
製造段における断面図であり、第２ａ、第３ａ、第４ａ
、第５ａ及び第６ａ図は第１図のａ−ａ線上での断面図
であり、第２ｂ、第３ｂ、第４ｂ、第５ｂ及び第６ｂ図
は第１図のｂ−ｂ線上での断面図である。 １・・・半導体本体　　　　２・・・半導体本体の表面
３・・・不活性Ｎ　　　　　４・・・第１導電レベル層
４ａ・・・アルミニウム層 ４ｂ・・・タングステン−チタン合金層５・・・第ルベ
ルの導電細条 ６・・・不活性層　　　　　６ｂ・・・フィレット６″
・・・くぼみ個所　　　７・・・第２導電レベル層８・
・・第２レベルの導電細条 ９・・・接点開口　　　　　１０・・・接点領域１１・
・・ギャップ １３・・・絶縁層（スピン−オン−ガラス）１３ａ・・
・フィレット １３ｂ・・・スピン−オン−ガラス充填部ＦＩＧ、３ａ ＦＩＧ、５ａ ＦＩＧ、５ａ ＦＩＧ、６ｂ

Claims (1)

  1. 【特許請求の範囲】 １、基板本体の表面上に第１導電レベル層を、該レベル
    層が接点領域を有するように設け、基板本体の表面上に
    不活性材料層を設けて前記第１導電レベル層を覆い、前
    記不活性材料層に前記接点領域よりも大きい窓をあけて
    、該窓の周辺と接点領域を画成する第１導電レベル層の
    側壁との間にギャップができるように接点領域を露出さ
    せ、かつ前記不活性材料層の頂部に第２導電レベル層を
    設けて、該第２導電レベル層の一部が前記窓内の接点領
    域に接触するようにして導電レベル層間を相互接続する
    方法において、前記不活性材料層に窓をあけた後、前記
    第２導電レベル層を設ける前に前記窓の周辺部と前記接
    点領域との間の表面を平滑化するために前記ギャップに
    充填材料を設けたことを特徴とする導電レベル層間を相
    互接続する方法。 ２、半導体本体の表面上に第１導電レベル層を、該レベ
    ル層が接点領域を有するように設け、半導体本体の表面
    上に不活性材料層を設けて前記第１導電レベル層を覆い
    、前記不活性材料層に前記接点領域よりも大きい窓をあ
    けて、該窓の周辺と接点領域を画成する第１導電レベル
    層の側壁との間にギャップができるように接点領域を露
    出させ、かつ前記不活性材料層の頂部に第２導電レベル
    層を設けて、該第２導電レベル層の一部が前記窓内の接
    点領域　に接触するようにして半導体装置を製造する方
    法において、前記不活性材料層に窓をあけ　た後、前記
    第２導電レベル層を設ける前に前　記窓の周辺部と前記
    接点領域との間の表面を平滑化するために前記ギャップ
    に充填材料を　設けたことを特徴とする半導体装置の製
    造方法。 ３、前記第１導電レベル層を１つ以上の導電細 条として、前記接点領域が該導電細条か、該導電細条の
    上に位置すると共に該導電細条の延長側壁部によって画
    成されるように設け、前記窓を該窓が前記導電細条より
    も幅広で、しかも該導電細条を横切って延在し、かつ導
    電細条の各延長縁部と窓の周辺部との間にギャップがで
    きるようにあけ、第１導電レベル層の導電細条の上にこ
    れらの導電細条に直交して延在する第２導電レベル層を
    １つ以上の導電細条として設けることを特徴とする請求
    項１又は２に記載の方法。 ４、前記表面を他の不活性材料で覆うことによって前記
    ギャップに充填材料を設け、該不活性材料の充填材料を
    エッチングして前記接点領域を露出させることを特徴と
    する請求項１、２又は３のいずれかに記載の方法。 ５、前記ギャップの充填材料を、最初は流動性で、つい
    で凝固し得る媒質を前記表面に付与することにより設け
    ることを特徴とする請求項４に記載の方法。 ６、最初は流動性で、ついで凝固し得る媒質として溶媒
    中に分散させた絶縁物質を用い、溶媒を蒸発させること
    によって前記媒質を凝固させることを特徴とする請求項
    ５に記載の方法。 ７、最初は流動性で、つぎに凝固し得る媒質としてスピ
    ン−オン−ガラスを用いることを特徴とする請求項６に
    記載の方法。 ８、第１導電レベル層の上にエッチング停止層を設ける
    ことを特徴とする請求項１〜７のいずれかに記載の方法
    。 ９、エッチング停止層としてタングステン−チタン合金
    を用いることを特徴とする請求項７に記載の方法。
JP63256045A 1987-10-16 1988-10-13 導電レベル層間を相互接続する方法 Expired - Fee Related JP2578178B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8724319A GB2211348A (en) 1987-10-16 1987-10-16 A method of forming an interconnection between conductive levels
GB8724319 1987-10-16

Publications (2)

Publication Number Publication Date
JPH01129445A true JPH01129445A (ja) 1989-05-22
JP2578178B2 JP2578178B2 (ja) 1997-02-05

Family

ID=10625442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63256045A Expired - Fee Related JP2578178B2 (ja) 1987-10-16 1988-10-13 導電レベル層間を相互接続する方法

Country Status (6)

Country Link
US (1) US4965226A (ja)
EP (1) EP0312154B1 (ja)
JP (1) JP2578178B2 (ja)
KR (1) KR0134783B1 (ja)
DE (1) DE3886882T2 (ja)
GB (1) GB2211348A (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE58908781D1 (de) * 1989-09-08 1995-01-26 Siemens Ag Verfahren zur globalen Planarisierung von Oberflächen für integrierte Halbleiterschaltungen.
US5166771A (en) * 1990-01-12 1992-11-24 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
US5483104A (en) * 1990-01-12 1996-01-09 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
JP2518435B2 (ja) * 1990-01-29 1996-07-24 ヤマハ株式会社 多層配線形成法
JPH0482263A (ja) * 1990-07-25 1992-03-16 Sharp Corp 半導体記憶装置
JP2640174B2 (ja) * 1990-10-30 1997-08-13 三菱電機株式会社 半導体装置およびその製造方法
JPH0645327A (ja) * 1991-01-09 1994-02-18 Nec Corp 半導体装置の製造方法
US5086017A (en) * 1991-03-21 1992-02-04 Industrial Technology Research Institute Self aligned silicide process for gate/runner without extra masking
JP2921773B2 (ja) * 1991-04-05 1999-07-19 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
CA2056456C (en) * 1991-08-14 2001-05-08 Luc Ouellet High performance passivation for semiconductor devices
US5245213A (en) * 1991-10-10 1993-09-14 Sgs-Thomson Microelectronics, Inc. Planarized semiconductor product
JP2771057B2 (ja) * 1991-10-21 1998-07-02 シャープ株式会社 半導体装置の製造方法
KR100220297B1 (ko) * 1991-12-02 1999-09-15 김영환 다층금속 배선구조의 콘택제조방법
JP2773530B2 (ja) * 1992-04-15 1998-07-09 日本電気株式会社 半導体装置の製造方法
DE4239075C1 (de) * 1992-11-20 1994-04-07 Itt Ind Gmbh Deutsche Verfahren zur globalen Planarisierung von Oberflächen integrierter Halbleiterschaltungen
JP2705513B2 (ja) * 1993-06-08 1998-01-28 日本電気株式会社 半導体集積回路装置の製造方法
US5438022A (en) 1993-12-14 1995-08-01 At&T Global Information Solutions Company Method for using low dielectric constant material in integrated circuit fabrication
US5451543A (en) * 1994-04-25 1995-09-19 Motorola, Inc. Straight sidewall profile contact opening to underlying interconnect and method for making the same
US5482897A (en) * 1994-07-19 1996-01-09 Lsi Logic Corporation Integrated circuit with on-chip ground plane
US5728453A (en) * 1995-12-28 1998-03-17 Advanced Micro Devices, Inc. Method of fabricating topside structure of a semiconductor device
US5663108A (en) * 1996-06-13 1997-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Optimized metal pillar via process
TW347576B (en) * 1996-12-18 1998-12-11 Siemens Ag Method to produce an integrated circuit arrangement
US5863707A (en) * 1997-02-11 1999-01-26 Advanced Micro Devices, Inc. Method for producing ultra-fine interconnection features
US6323046B1 (en) * 1998-08-25 2001-11-27 Micron Technology, Inc. Method and apparatus for endpointing a chemical-mechanical planarization process
DE10145724A1 (de) * 2001-09-17 2003-04-10 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur unter Verwendung einer Schutzschicht und Halbleiterstruktur
JP2008031872A (ja) * 2006-07-26 2008-02-14 Yamaha Marine Co Ltd メタルガスケットによるシール構造

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1308496A (en) * 1970-09-18 1973-02-21 Plessey Co Ltd Semiconductor devices
US4185294A (en) * 1975-12-10 1980-01-22 Tokyo Shibaura Electric Co., Ltd. Semiconductor device and a method for manufacturing the same
JPS5836497B2 (ja) * 1975-12-23 1983-08-09 富士通株式会社 ハンドウタイソウチノセイゾウホウホウ
US4172004A (en) * 1977-10-20 1979-10-23 International Business Machines Corporation Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
JPS56137656A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Multilayer wiring structure and its manufacture
JPS57170550A (en) * 1981-04-15 1982-10-20 Toshiba Corp Manufacture of semiconductor device
JPS57208160A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Semiconductor device
JPS582031A (ja) * 1981-06-29 1983-01-07 Toshiba Corp 半導体装置の製造方法
JPS5833865A (ja) * 1981-08-24 1983-02-28 Toshiba Corp 半導体記憶装置及びその製造方法
JPS58216445A (ja) * 1982-06-10 1983-12-16 Nec Corp 半導体装置およびその製造方法
JPS59112239A (ja) * 1982-11-18 1984-06-28 Kyowa Dengiyou:Kk 荷重変換器
JPS60245254A (ja) * 1984-05-21 1985-12-05 Hitachi Ltd 層間絶縁膜の形成方法
DE3421127A1 (de) * 1984-06-07 1985-12-12 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen einer halbleiteranordnung
US4619839A (en) * 1984-12-12 1986-10-28 Fairchild Camera & Instrument Corp. Method of forming a dielectric layer on a semiconductor device
JPS61164242A (ja) * 1985-01-17 1986-07-24 Seiko Epson Corp 半導体装置の製造方法
JPS61174650A (ja) * 1985-01-28 1986-08-06 Mitsubishi Electric Corp 半導体装置
FR2588417B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
US4719125A (en) * 1985-10-11 1988-01-12 Allied Corporation Cyclosilazane polymers as dielectric films in integrated circuit fabrication technology
DE8613511U1 (ja) * 1986-05-17 1987-10-15 Philips Patentverwaltung Gmbh, 2000 Hamburg, De
US4824521A (en) * 1987-04-01 1989-04-25 Fairchild Semiconductor Corporation Planarization of metal pillars on uneven substrates

Also Published As

Publication number Publication date
US4965226A (en) 1990-10-23
GB8724319D0 (en) 1987-11-18
GB2211348A (en) 1989-06-28
EP0312154A1 (en) 1989-04-19
KR890007387A (ko) 1989-06-19
KR0134783B1 (ko) 1998-04-20
DE3886882D1 (de) 1994-02-17
DE3886882T2 (de) 1994-06-30
EP0312154B1 (en) 1994-01-05
JP2578178B2 (ja) 1997-02-05

Similar Documents

Publication Publication Date Title
JPH01129445A (ja) 導電レベル層間を相互接続する方法
JP2955459B2 (ja) 半導体装置の製造方法
JP2940432B2 (ja) 半導体装置とその製造方法
JP4046436B2 (ja) 半導体装置のコンタクト形成方法
JPH0770590B2 (ja) 集積回路製造方法
JPH08236526A (ja) 集積回路デバイス用ウェファーの全表面を大域的平面化または平面化する方法
JPH0779132B2 (ja) トレンチ素子分離膜製造方法
JPS62291150A (ja) 半導体本体上に複数の層を形成する方法
JP3262496B2 (ja) 埋込導体を有する集積回路の製造方法
JPH1084042A (ja) 半導体装置およびその製造方法並びに半導体中にピッチが密接したポリシリコン・ヒューズを形成する方法
JPH10223762A (ja) 半導体装置及びその製造方法
JPH0758090A (ja) 表面の平坦な半導体層構造物の製造方法
JP2001210645A (ja) 半導体装置及び半導体装置の製造方法
JP3317399B2 (ja) 半導体装置の製造方法
JPH0691086B2 (ja) 半導体装置の製造方法
JPH0846024A (ja) 半導体装置の製造方法
JP3095866B2 (ja) 半導体装置及びその製造方法
EP0797251A2 (en) Semiconductor device planarization method
JPH0878637A (ja) 半導体装置およびその製造方法
JPH0346977B2 (ja)
KR100807596B1 (ko) 반도체 소자 제조방법
JPH0249017B2 (ja)
JPS6343891B2 (ja)
JP3447896B2 (ja) Ｓｏｇ塗布膜の形成方法およびこれを用いた配線構造の形成方法
JPH05206303A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees