JP2578178B2 - 導電レベル層間を相互接続する方法 - Google Patents

導電レベル層間を相互接続する方法

Info

Publication number
JP2578178B2
JP2578178B2 JP63256045A JP25604588A JP2578178B2 JP 2578178 B2 JP2578178 B2 JP 2578178B2 JP 63256045 A JP63256045 A JP 63256045A JP 25604588 A JP25604588 A JP 25604588A JP 2578178 B2 JP2578178 B2 JP 2578178B2
Authority
JP
Japan
Prior art keywords
layer
conductive
window
level layer
conductive level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63256045A
Other languages
English (en)
Other versions
JPH01129445A (ja
Inventor
ウィルヘルムス・フランシスカス・マリー・フーツェン
カジミールツ・オシンスキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH01129445A publication Critical patent/JPH01129445A/ja
Application granted granted Critical
Publication of JP2578178B2 publication Critical patent/JP2578178B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は基板本体の表面上に第１導電レベル層を、該
レベル層が接点領域を有するように設け、基板本体の表
面上に不活性材料層を設けて前記第１導電レベル層を覆
い、前記不活性材料層に前記接点領域よりも大きい窓を
あけて、該窓の周辺と接点領域を画成する第１導電レベ
ル層の側壁との間にギャップができるように接点領域を
露出させ、かつ前記不活性材料層の頂部に第２導電レベ
ル層を設けて、該第２導電レベル層の一部が前記窓内の
接点領域に接触するようにして導電レベル層間を相互接
続する方法に関するものである。
斯種の方法は米国特許明細書第4594606号に記載され
ている。これに記載されているように、第１導電レベル
層を覆う不活性材料にあける窓は反応性イオンエッチン
グを用いて、この場合には二酸化珪素の不活性材料を異
方性的にエッチングすることにより第１の導電性のレベ
ル層の頂部表面を露出させるようにして形成する。異方
性エッチング法を用いると云うことは、接点領域を画成
する第１導電レベル層の側壁に二酸化珪素のフィレット
を残存させると云うことを意味する。前記米国特許明細
書に記載されているように、接点領域の縁部に設けられ
るフィレットは、その接点領域の縁部を平滑にし、その
縁部の厚さを徐々に薄くして滑らかにするため、第１導
電レベル層における急峻な段部がなくなり、従ってこの
ような急峻な段部によって第２の導電性レベル層が弱く
なって裂けたりすることがなくなる。
前記米国特許に記載されている方法は接点領域を画成
する第１導電レベル層の側壁部の傾斜を小さくはする
が、窓の周辺部は依然ほぼ垂直の段部を成し、この上に
も第２導電レベル層が堆積されるため、この段部の個所
にて第２導電レベル層が前述したように弱々しくなった
り、裂けたりすることがある。さらに、接点領域を画成
する側壁におけるフィレット又は酸化物スペーサは所定
の大きさの窓に対する第１導電レベル層の側壁の峻度を
小さくするが、フィレットは窓によって露出された第１
導電レベル層の下側の表面積をも小さくし、従って接点
窓にタングステン層を堆積する通常用いられているも費
用のかかる技法を用いないで接点窓を満たすのが困難と
なる。
本発明は、基板本体の表面上に第１導電レベル層を、
該レベル層が接点領域を有するように設け、基板本体の
表面上に不活性材料層を設けて前記第１導電レベル層を
覆い、前記不活性材料層に前記接点領域よりも大きい窓
をあけて、該窓の周辺と接点領域を画成する第１導電レ
ベル層の側壁との間にギャップができるように接点領域
を露出させ、かつ前記不活性材料層の頂部に第２導電レ
ベル層を設けて、該第２導電レベル層の一部が前記窓内
の接点領域に接触するようにして導電レベル層間を相互
接続する方法において、前記不活性材料層に窓をあけた
後、前記第２導電レベル層を設ける前に前記窓の周辺部
と前記接点領域との間の表面を平滑化するために前記ギ
ャップに充填材料を設けたことを特徴とする導電レベル
層間を相互接続する方法にある。
さらに、本発明は、半導体本体の表面上に第１導電レ
ベル層を、該レベル層が接点領域を有するように設け、
半導体本体の表面上に不活性材料層を設けて前記第１導
電レベル層を覆い、前記不活性材料層に前記接点領域よ
りも大きい窓をあけて、該窓の周辺と接点領域を画成す
る第１導電レベル層の側壁との間にギャップができるよ
うに接点領域を露出させ、かつ前記不活性材料層の頂部
に第２導電レベル層を設けて、該第２導電レベル層の一
部が前記窓内の接点領域に接触するようにして半導体装
置を製造する方法において、前記不活性材料層に窓をあ
けた後、前記第２導電レベル層を設ける前に前記窓の周
辺部と前記接点領域との間の表面を平滑化するために前
記ギャップに充填材料を設けたことを特徴とする半導体
装置の製造方法にある。
本発明の好適例では、前記第１導電レベル層を１つ以
上の導電細条として、前記接点領域が該導電細条か、該
導電細条の上に位置すると共に該導電細条の延長側壁部
によって画成されるように設け、前記窓を該窓が前記導
電細条よりも幅広で、しかも該導電細条を横切って延在
し、かつ導電細条の各延長縁部と窓の周辺部との間にギ
ャップができるようにあけ、第１導電レベル層の導電細
条の上にこれらの導電細条に直交して延在する第２導電
レベル層を１つ以上の導電細条として設けるようにす
る。
従って、本発明による方法によれば表面の段部の高さ
を少なくとも低減させることによって平坦化、又はより
一層平滑化させた表面上に第２導電レベル層を堆積し得
るため、下側表面における急峻な段部のために第２導電
レベル層が弱くなったり、又は破砕したりする可能性が
低下し、また下側の接点領域よりも広い接点窓を用いる
ことができる。
さらに本発明による方法によれば、第２導電レベル層
以外の材料を用いて接点窓を充填させることができるの
で、接点窓を充填させることに関しての問題点を克服す
ることができる。
さらに本発明による方法によれば、第２導電レベル層
が比較的平坦となるため、つぎのプラスチックによるカ
プセル封止工程により与えられる圧縮応力が、第２導電
レベル層の上に設けられる最終不活性層、例えばプラズ
マ窒化物層や、下側の不活性層に亀裂を生ぜしめたりす
るパターンのシフトに関する問題が軽減することにな
る。その理由は、これらの問題は段付き表面によって生
じたり、又は少なくとも悪化し、段付き表面はカプセル
封止するプラスチック材料としっかり噛合うため、この
ような段部を除去するか、又は少なくすることは上述し
たような問題を軽減することになるからである。
誘電層の如き不活性材料層を第１導電レベル層の形成
以前に基板本体の表面上に設けることができる。第１導
電レベル層はアルミニウムとするか、又はドープした多
結晶シリコンの如き他の導電材料とすることができる。
第２導電レベル層はアルミニウムで構成することがで
き、これは例えばAlSi又はAlCu層とすることができる。
窓は接点領域の２つの対向する縁部に不活性材料のフ
ィレットが残存するように不活性材料を異方性的にエッ
チングすることによりあけることができる。不活性材
料、例えば二酸化珪素のフィレット及び第１導電層の上
に設けることのできるエッチング停止層は、第２導電レ
ベル層を規定するのに必要とされるつぎの処理期間中、
例えば写真食刻により規定されるマスクを介してのアル
ミニウム層のエッチング処理中第１導電レベル層を保護
して、別個の導電細条を規定して第２導電レベル層を形
成するのに仕える。
表面を他の不活性材料で覆い、かつその不活性材料を
エッチングして接点領域を露出させ、例えば最初は流動
性で、後に凝固し得る媒質を表面に付与することによっ
てギャップを充填させることができる。溶媒中に分散さ
れる絶縁材料を、前記最初は流動性で、後に凝固し得る
媒質として用いることができる。斯様な媒質としてはス
ピン−オン−ガラスを用いるのが好適であり、これは液
体として適用するとレベルの低い方へと優先的に流れて
ギャップを充填させることができ、また接点領域を覆う
絶縁材料層としてのこのスピン−オン−ガラスは比較的
薄くなり、この薄い層は比較的迅速に、しかも容易にエ
ッチング除去することができる。スピン−オン−ガラス
は不活性層におけるくぼみ又は裂け目にも入り込むた
め、この不活性層における段部の高低を減らし、平滑に
し、この平滑化された表面に第２導電レベル層を設ける
ため、ほぼ垂直の縁部又は段部での填補状態が良くなら
ないために第２導電レベル層が弱くなったり、又は不所
望に断線したりする可能性が低減し、また所望な第２導
電レベル層を形成するために堆積導電材料をパターン化
した後に導電材料が不活性層の段部又はくぼみに残存す
る場合に生じたりする第２導電レベル部分間の不所望の
短絡の可能性もなくなるか、又は低減する。
以下図面につき本発明を説明する。
なお、各図は実寸図示したものではなく、また相対的
な寸法も図面の明瞭化のために変更してあることは勿論
である。
第１、第6a及び第6b図は二重レベルの金属化層を有し
ている半導体本体１、本例では単結晶珪素本体の一部分
を示している。図示してはないが、半導体本体１は（例
えばバイポーラトランジスタ又は絶縁ゲート電界効果ト
ランジスタの如き）半導体デバイスを形成するためのド
ープ領域を有しているのであって、金属化層はそのため
の接続部を形成する。
図示のように、半導体本体の表面２を二酸化珪素の不
活性層３によって覆い、この層の頂部に第１レベルの導
電性、又は金属化層（以下単に第１金属化又は導電レベ
ル層とも称する）４を設ける。この第１導電レベル層４
を本例では平行なアルミニウムのトラック又は細条５の
形態で設ける。なお、図面には導電細条５を僅か２つし
か示してないが、これはもっと多くすることができる。
第１導電レベル層４の頂部には不活性材料製の別の層
６を設け、この不活性層６の上に図示のように導電細条
５に対して垂直に延在する第２レベルの金属化層（以後
単に第２導電又は金属化レベル層とも称する）７を本例
ではアルミニウムのトラック又は細条８の形態にて設け
る。なお、この第２金属化レベル７は、不活性層６に窓
又は接点開口９を形成して第１及び第２金属化レベル層
４及び７の接点領域10を露出させた後に不活性層６の上
に設ける。
特に第１、第3a及び第3b図から明らかなように、接点
領域10（第１図では明瞭化のためにクロスハッチにて示
してある）を本例では矩形状とし、この接点領域の一方
向を細条５の２つの対向する延長側壁5aによって画成す
る。
第１図には僅か２つの導電細条８しか示してないが、
これらの導電細条も同様にもっと多くすることができ、
第１と第２金属化レベル層４と７との間の相互接続部は
１つ以上とすることができる。
第１及び第２金属化レベル層４及び７並びに第１金属
化レベル層４の１つの導電細条５と、この導電細条の上
に位置させる第２金属化レベル層７の導電細条８との間
の相互接続部を形成する方法を第２〜６図につき説明す
る。
第2a及び第2b図に示すように、熱成長させた二酸化珪
素の層３を半導体本体１の表面に形成し、かつ所要に応
じ慣例の写真食刻及びエッチング技法を用いて層３に開
口（図示せず）を形成して、つぎに半導体本体１の接点
デバイス領域に金属化部分を形成し得るようにした後、
層３の上にアルミニウム層4aを本例で500nm（ナノメー
トル）の厚さに堆積し、ついでこの層4aの上にタングス
テン−チタンニウム合金層4bを本例では100nmの厚さに
堆積する。
ついで複合層４を慣例の写真食刻及びエッチング技法
を用いてパターン化して、第１金属化レベル層４の導電
細条５を形成する。従って、各導電細条５は下側のアル
ミニウム層4aと上側の合金層4bとから成る複合細条であ
ることは明らかである。本例における導電細条５の幅は
1.8マイクロメートルとすることができ、またこれら細
条の離間距離も1.8マイクロメートルとすることができ
る。ついで第１金属化レベル層４を覆う不活性層６を形
成するように、低温又はプラズマ堆積技法を用いて二酸
化珪素の形態の不活性材料を堆積する。本例では不活性
層６の厚さを層4aと4bとの厚さと同じ厚さ、即ち600nm
とする。
慣例の技法を用いて不活性層６の上にホトレジスト層
（図示せず）を形成し、このホトレジスト層をパターン
化して導電細条５の所望接点領域10の上のホトレジスト
層に窓を形成する。ついで不活性層６を例えば反応性イ
オンエッチングによって異方性的にエッチングして、第
3a及び第3b図に示すように接点窓又は開口９を形成す
る。
不活性層６に形成すべき接点開口９の寸法はホトレジ
スト層（図示せず）に形成する窓の選択寸法によって決
定されることは勿論である。ホトレジスト層にあける窓
は接点開口９が導電細条５の各側壁5aから不活性層６の
厚さToxよりも多少大きい距離越して延在するような寸
法とし、またホトレジスト層にあけた窓を経ての異方性
エッチングはタングステン−チタン合金層4bで停止する
ように制御し、従って斯かる合金層4bはエッチング停止
障壁として作用する。これにより導電細条５の側壁5aに
不活性材料、本例では二酸化珪素のフィレット6bを残存
させる。
接点開口９の正確な幅ｗは特定の処理条件と公差とに
よって決定されるが、その幅ｗは上述したように不活性
層６の厚さToxを0.6マイクロメートルとし、かつ細条５
の幅を1.8マイクロメートルとする場合には４マイクロ
メートルとすることができる。接点開口９の長さｌは下
記に説明するように、所望寸法の接点領域10によって決
定され、この決定には処理条件及び公差を考慮すること
は勿論である。
接点領域10を露出させるために接点窓９をあけること
により、この接点窓９の幅ｗの方向で、接点領域10の両
側における不活性層６にそれぞれギャップ11を形成す
る。これらの２つの各ギャップは接点窓９の周辺の各側
壁9bと導電細条５の側壁5aに隣接するフィレット6bとの
間に規定される。
第２導電レベル層７を形成する前にギャップ11に充填
材料を入れて平坦化、即ち接点窓９の周辺と接点領域10
との間の表面を平滑、即ち平坦にする。
本例では上記充填材料を平坦化媒質とし、これは最初
は流動性で、表面に流すと割れ目や、裂け目に入り込
み、従ってギャップ11を充填し、ついで硬化又は凝固し
得るものである。このような媒質は、表面に付与した後
に加熱してキャリヤー溶媒を蒸発させると、凝固又は硬
化して二酸化珪素のガラス状の層を形成するスピン−オ
ン−ガラスとするのが好適である。上述したような目的
に好適なスピン−オン−ガラスには多くの種々のタイプ
のものがある。例えば、スピン−オン−ガラスは米国の
アライドケミカル社により商品名アキューガラス（Accu
glass）204として製造されているスピン−オン−ガラス
の場合のように１−プロパノール中にフェニルシロキサ
ンを含有するもの、又はアライドケミカル社により商品
名アキューガラス108として製造されているスピン−オ
ン−ガラスの場合のように１−プロパノール中にメチル
−フェニルシロキサンを含有しているもの、或いは東京
所在のオチタ工業社製の商品名P48340のスピン−オン−
ガラスの場合のようにエタノール中に燐ドープ−シラノ
ールを含有するものとするか、又は他の適当なスピン−
オン−ガラスとすることができる。
スピン−オン−ガラスは半導体本体１の表面に付与し
てから半導体本体即ちウェハ１を回転させて、スピン−
オン−ガラス溶液を均一に広げるようにする。ウェハの
表面に付着させるスピン−オン−ガラス溶液の量は、例
えば同じ表面積の平坦な試験用ウェハの上に50〜100nm
の厚さの層を形成するのと同じ量に選定する。
従って、スピン−オン−ガラスをウェハの表面上に流
すと、それが裂け目や、くぼみに入り込み、ウェファの
表面を平坦又は平滑にし、ウェハ表面の段部の高さを低
くする。スピン−オン−ガラスはウェハ表面の最低レベ
ルの個所に優先的に流るためギャップ11が優先的に充填
され、表面個所が相対的に高くなるにつれてそれらの個
所を覆うスピン−オン−ガラスの層が薄くなる。
表面の平坦化又は平滑化の度合、即ち表面におけるい
ずれもの段部を低減させる割合はアルコール溶媒中のシ
リカ媒質、例えばメチル−シロキサンの濃度を調整する
ことにより制御することができる。
半導体本体１を加熱して、スピン−オン−ガラス中の
アルコール溶媒を蒸発させて、二酸化珪素のガラス状電
気絶縁層13を残存させる。上述した所から明らかなよう
に、スピン−オン−ガラスは最初は流動性であるため、
層13は第4a及び第4b図に示すように、不活性層６におけ
る段部の頂上、即ち不活性層の最も高い、又は肉厚の最
も厚い頂部表面６′にて最も薄くなり、また接点窓９内
及び不活性層の段部によって規定されるくぼみ又は裂け
目６″にて最も肉厚となる。導電細条の接点領域10の頂
部における層13の厚さは上記２つの極限値の中間値とす
べきである。
ついでいずれかの適当な慣例の湿式又は乾式エッチン
グ法を用いて合金層4bの頂部表面が露出するまで層13を
半導体本体１の表面上にて均一にエッチングする。第5a
及び第5b図に示すように、半導体本体の表面におけるギ
ャップ11及び他のいずれの割れ目又は段部は凝固したス
ピン−オン−ガラスで形成される絶縁材料13bで充填さ
れたままとなる。接点窓９の周辺の延長幅広壁部9a、即
ち細条５を横切って延在する側壁にも凝固したスピン−
オン−ガラスのフィレット13aが残存する。従って、細
条５を横切る接点領域10の幅は細条５の側壁5aによって
決定され、また細条５に沿う接点領域10の長さは接点窓
９の長さｌとフィレット13aとによって決定される。
ついで第6a及び第6b図に示すように、第２のアルミニ
ウム含有導電層、例えばAlSi又はAlCuを平坦化した不活
性層の上に本例では1000nmの厚さで堆積する。慣例の写
真食刻及びエッチング法を用いて第２導電層をパターン
化して第２導電レベル層７を規定する。上述したように
本例では第２導電レベル層７が図示のように導電細条又
はトラック５に垂直に延在する平坦な細条又はトラック
８を構成する。導電細条又はトラック８の幅は1.8マイ
クロメートルとし、またこれらのトラック間も同じ距離
だけ離間させることができる。
第２アルミニウム層をパターン化するエッチング処理
中に第１アルミニウム層をさらに不所望にエッチングし
てしまう惧れがあるが、本発明ではこような不所望なエ
ッチングを防止するか、又は少なくとも低減させること
ができる。その理由は合金層4bが接点領域10の頂部表面
を保護し、またフィレット6bがエッチング中に導電細条
５の縁部が浸食されないように保護するからであり、不
活性層６の誘電材料、本例における二酸化珪素は残存し
ている凝固スピン−オン−ガラスほどにはアルミニウム
エッチング剤によって侵されることはない。
スピン−オン−ガラスは上述したように、不活性層に
おける他の段部や、割れ目を平滑、又は平坦化する作用
もする。従って、例えば第5a〜第6b図に示すように、不
活性層６におけるくぼみ６″は凝固スピン−オン−ガラ
ス13cで満たされるため、表面における段部の高さが低
くなるか、又は平滑化する。従って、半導体本体の表面
は一層平滑化し、この上に第２導電レベル層を堆積する
ため、アルミニウムを堆積する表面に鋭い裂け目や、垂
直の縁部がある場合に生じるような、アルミニウムトラ
ックが弱々しくなったり、又は裂けたりするようなこと
が低減する。また、くぼみ６″の如き裂け目又はくぼみ
から、従ってこのような裂け目やくぼみがある個所から
エッチング剤により材料を除去することは極めて困難な
ことであり、第２導電レベル層のパターン化の後にその
ような個所に不所望なアルミニウムが残存することにな
り、このような不所望なアルミニウムが隣接する導電細
条を短絡させたりすることがあることは明らかである。
くぼみ６″を凝固スピン−オン−ガラス13で満たすか、
又は少なくとも平坦化すると云うことは少なくとも上述
したような問題を低減させることになる。斯くして、第
6a及び第6b図に示すように一方の導電細条５の上にある
細条８は接点窓９を経て下側に位置する導電細条５の接
点領域10と相互接続、又は接触する。
ギャップ11を満たすのにはスピン−オン−ガラスの如
き流動性で、凝固性又は硬化性の材料以外の材料を用い
ることができ、例えば低温の二酸化珪素をギャップ11を
充填するように表面上に堆積し、ついでその二酸化珪素
をエッチングして合金層4bを露出させるようにすること
ができるも、この二酸化珪素はスピン−オン−ガラスの
ような流動性材料に関連する被覆及び裂け目を充填する
特性を有していない。
上述した例では不活性層６を異方性的にエッチングし
て側壁5aにフィレット6bを残存させるようにしたが、接
点窓９をあける際に不活性層を例えば等方性的にエッチ
ングして、フィレットを残存させずに、側壁5aを露出さ
せることもできる。しかし、上述したように、フィレッ
ト6bは第２導電レベル層のパターン化中にエッチング剤
により側壁5aが侵されないように保護する作用をする。
フィレット6bは所定の大きさの接点窓９に対して、スピ
ン−オン−ガラスによって充填させるのに必要なギャッ
プ11の容積を小さくし、またスピン−オン−ガラスがそ
のような小さなギャップを大き目のギャップよりもずっ
と均一に、しかも一様に充填するようにも作用する。
同様に、第１及び第２導電レベル層は必ずしも平行な
細条状とする必要はなく、各導電レベル層は任意の所望
な導電性パターンとすることができる。さらに、導電レ
ベル層は他の導電材料又は２つ以上の異なる導電材料製
の積層で形成することができ、例えば第１導電レベル層
はドープした多結晶シリコンとすることができる。
第１導電レベル層は場合によっては基板本体の表面に
直接設けることもできる。
また、第２導電レベル層を第１導電レベル層の上に設
けるのと同様な方法で１つ以上の他の導電レベル層を第
２導電レベル層の上に設けるのにも本発明方法を適用す
ることができる。
本発明による方法は基板本体を単結晶珪素本体以外の
ものとする場合、例えば基板本体をIII−Ｖ族の化合物
の如き１つ以上の異なる半導体材料製とする場合にも用
いることができる。さらに本発明は基板本体を半導体本
体以外のものとする場合、例えば液晶技術に用いること
もできる。
本発明は上述した例のみに限定されるものでなく、幾
多の変更を加え得ること勿論である。
【図面の簡単な説明】
第１図は本発明による方法を用いて形成した導電レベル
層間の相互接続部を示す半導体デバイスの一部の頂面
図； 第２〜第６図は本発明による方法における順次の各製造
段における断面図であり、第2a、第3a、第4a、第5a及び
第6a図は第１図のａ−ａ線上での断面図であり、第2b、
第3b、第4b、第5b及び第6b図は第１図のｂ−ｂ線上での
断面図である。 １……半導体本体、２……半導体本体の表面 ３……不活性層、４……第１導電レベル層 4a……アルミニウム層 4b……タングステン−チタン合金層 ５……第１レベルの導電細条 ６……不活性層、6b……フィレット ６″……くぼみ個所、７……第２導電レベル層 ８……第２レベルの導電細条 ９……接点開口、10……接点領域 11……ギャップ 13……絶縁層（スピン−オン−ガラス） 13a……フィレット 13b……スピン−オン−ガラス充填部

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】基板本体の表面上に第１導電レベル層を、
    該レベル層が接点領域を有するように設け、基板本体の
    表面上に不活性材料層を設けて前記第１導電レベル層を
    覆い、前記不活性材料層に前記接点領域よりも大きい窓
    をあけて、該窓の周辺と接点領域を画成する第１導電レ
    ベル層の側壁との間にギャップができるように接点領域
    を露出させ、かつ前記不活性材料層の頂部に第２導電レ
    ベル層を設けて、該第２導電レベル層の一部が前記窓内
    の接点領域に接触するようにして導電レベル層間を相互
    接続する方法において、前記不活性材料層に窓をあけた
    後、前記第２導電レベル層を設ける前に前記窓の周辺部
    と前記接点領域との間の表面を平滑化するために前記ギ
    ャップに充填材料を設けたことを特徴とする導電レベル
    層間を相互接続する方法。
  2. 【請求項２】半導体本体の表面上に第１導電レベル層
    を、該レベル層が接点領域を有するように設け、半導体
    本体の表面上に不活性材料層を設けて前記第１導電レベ
    ル層を覆い、前記不活性材料層に前記接点領域よりも大
    きい窓をあけて、該窓の周辺と接点領域を画成する第１
    導電レベル層の側壁との間にギャップができるように接
    点領域を露出させ、かつ前記不活性材料層の頂部に第２
    導電レベル層を設けて、該第２導電レベル層の一部が前
    記窓内の接点領域に接触するようにして半導体装置を製
    造する方法において、前記不活性材料層に窓をあけた
    後、前記第２導電レベル層を設ける前に前記窓の周辺部
    と前記接点領域との間の表面を平滑化するために前記ギ
    ャップに充填材料を設けたことを特徴とする半導体装置
    の製造方法。
  3. 【請求項３】前記第１導電レベル層を１つ以上の導電細
    条として、前記接点領域が該導電細条か、該導電細条の
    上に位置すると共に該導電細条の延長側壁部によって画
    成されるように設け、前記窓を該窓が前記導電細条より
    も幅広で、しかも該導電細条を横切って延在し、かつ導
    電細条の各延長縁部と窓の周辺部との間にギャップがで
    きるようにあけ、第１導電レベル層の導電細条の上にこ
    れらの導電細条に直交して延在する第２導電レベル層を
    １つ以上の導電細条として設けることを特徴とする請求
    項１又は２に記載の方法。
  4. 【請求項４】前記表面を他の不活性材料で覆うことによ
    って前記ギャップに充填材料を設け、該不活性材料の充
    填材料をエッチングして前記接点領域を露出させること
    を特徴とする請求項1,2又は３のいずれかに記載の方
    法。
  5. 【請求項５】前記ギャップの充填材料を、最初は流動性
    で、ついで凝固し得る媒質を前記表面に付与することに
    より設けることを特徴とする請求項４に記載の方法。
  6. 【請求項６】最初は流動性で、ついで凝固し得る媒質と
    して溶媒中に分散させた絶縁物質を用い、溶媒を蒸発さ
    せることによって前記媒質を凝固させることを特徴とす
    る請求項５に記載の方法。
  7. 【請求項７】最初は流動性で、つぎに凝固し得る媒質と
    してスピン−オン−ガラスを用いることを特徴とする請
    求項６に記載の方法。
  8. 【請求項８】第１導電レベル層の上にエッチング停止層
    を設けることを特徴とする請求項１〜７のいずれかに記
    載の方法。
  9. 【請求項９】エッチング停止層としてタングステン−チ
    タン合金を用いることを特徴とする請求項７に記載の方
    法。
JP63256045A 1987-10-16 1988-10-13 導電レベル層間を相互接続する方法 Expired - Fee Related JP2578178B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8724319A GB2211348A (en) 1987-10-16 1987-10-16 A method of forming an interconnection between conductive levels
GB8724319 1987-10-16

Publications (2)

Publication Number Publication Date
JPH01129445A JPH01129445A (ja) 1989-05-22
JP2578178B2 true JP2578178B2 (ja) 1997-02-05

Family

ID=10625442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63256045A Expired - Fee Related JP2578178B2 (ja) 1987-10-16 1988-10-13 導電レベル層間を相互接続する方法

Country Status (6)

Country Link
US (1) US4965226A (ja)
EP (1) EP0312154B1 (ja)
JP (1) JP2578178B2 (ja)
KR (1) KR0134783B1 (ja)
DE (1) DE3886882T2 (ja)
GB (1) GB2211348A (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE58908781D1 (de) * 1989-09-08 1995-01-26 Siemens Ag Verfahren zur globalen Planarisierung von Oberflächen für integrierte Halbleiterschaltungen.
US5166771A (en) * 1990-01-12 1992-11-24 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
US5483104A (en) * 1990-01-12 1996-01-09 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
JP2518435B2 (ja) * 1990-01-29 1996-07-24 ヤマハ株式会社 多層配線形成法
JPH0482263A (ja) * 1990-07-25 1992-03-16 Sharp Corp 半導体記憶装置
JP2640174B2 (ja) * 1990-10-30 1997-08-13 三菱電機株式会社 半導体装置およびその製造方法
JPH0645327A (ja) * 1991-01-09 1994-02-18 Nec Corp 半導体装置の製造方法
US5086017A (en) * 1991-03-21 1992-02-04 Industrial Technology Research Institute Self aligned silicide process for gate/runner without extra masking
JP2921773B2 (ja) * 1991-04-05 1999-07-19 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
CA2056456C (en) * 1991-08-14 2001-05-08 Luc Ouellet High performance passivation for semiconductor devices
US5245213A (en) * 1991-10-10 1993-09-14 Sgs-Thomson Microelectronics, Inc. Planarized semiconductor product
JP2771057B2 (ja) * 1991-10-21 1998-07-02 シャープ株式会社 半導体装置の製造方法
KR100220297B1 (ko) * 1991-12-02 1999-09-15 김영환 다층금속 배선구조의 콘택제조방법
JP2773530B2 (ja) * 1992-04-15 1998-07-09 日本電気株式会社 半導体装置の製造方法
DE4239075C1 (de) * 1992-11-20 1994-04-07 Itt Ind Gmbh Deutsche Verfahren zur globalen Planarisierung von Oberflächen integrierter Halbleiterschaltungen
JP2705513B2 (ja) * 1993-06-08 1998-01-28 日本電気株式会社 半導体集積回路装置の製造方法
US5438022A (en) 1993-12-14 1995-08-01 At&T Global Information Solutions Company Method for using low dielectric constant material in integrated circuit fabrication
US5451543A (en) * 1994-04-25 1995-09-19 Motorola, Inc. Straight sidewall profile contact opening to underlying interconnect and method for making the same
US5482897A (en) * 1994-07-19 1996-01-09 Lsi Logic Corporation Integrated circuit with on-chip ground plane
US5728453A (en) * 1995-12-28 1998-03-17 Advanced Micro Devices, Inc. Method of fabricating topside structure of a semiconductor device
US5663108A (en) * 1996-06-13 1997-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Optimized metal pillar via process
TW347576B (en) * 1996-12-18 1998-12-11 Siemens Ag Method to produce an integrated circuit arrangement
US5863707A (en) * 1997-02-11 1999-01-26 Advanced Micro Devices, Inc. Method for producing ultra-fine interconnection features
US6323046B1 (en) * 1998-08-25 2001-11-27 Micron Technology, Inc. Method and apparatus for endpointing a chemical-mechanical planarization process
DE10145724A1 (de) * 2001-09-17 2003-04-10 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur unter Verwendung einer Schutzschicht und Halbleiterstruktur
JP2008031872A (ja) * 2006-07-26 2008-02-14 Yamaha Marine Co Ltd メタルガスケットによるシール構造

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1308496A (en) * 1970-09-18 1973-02-21 Plessey Co Ltd Semiconductor devices
US4185294A (en) * 1975-12-10 1980-01-22 Tokyo Shibaura Electric Co., Ltd. Semiconductor device and a method for manufacturing the same
JPS5836497B2 (ja) * 1975-12-23 1983-08-09 富士通株式会社 ハンドウタイソウチノセイゾウホウホウ
US4172004A (en) * 1977-10-20 1979-10-23 International Business Machines Corporation Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
JPS56137656A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Multilayer wiring structure and its manufacture
JPS57170550A (en) * 1981-04-15 1982-10-20 Toshiba Corp Manufacture of semiconductor device
JPS57208160A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Semiconductor device
JPS582031A (ja) * 1981-06-29 1983-01-07 Toshiba Corp 半導体装置の製造方法
JPS5833865A (ja) * 1981-08-24 1983-02-28 Toshiba Corp 半導体記憶装置及びその製造方法
JPS58216445A (ja) * 1982-06-10 1983-12-16 Nec Corp 半導体装置およびその製造方法
JPS59112239A (ja) * 1982-11-18 1984-06-28 Kyowa Dengiyou:Kk 荷重変換器
JPS60245254A (ja) * 1984-05-21 1985-12-05 Hitachi Ltd 層間絶縁膜の形成方法
DE3421127A1 (de) * 1984-06-07 1985-12-12 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen einer halbleiteranordnung
US4619839A (en) * 1984-12-12 1986-10-28 Fairchild Camera & Instrument Corp. Method of forming a dielectric layer on a semiconductor device
JPS61164242A (ja) * 1985-01-17 1986-07-24 Seiko Epson Corp 半導体装置の製造方法
JPS61174650A (ja) * 1985-01-28 1986-08-06 Mitsubishi Electric Corp 半導体装置
FR2588417B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
US4719125A (en) * 1985-10-11 1988-01-12 Allied Corporation Cyclosilazane polymers as dielectric films in integrated circuit fabrication technology
DE8613511U1 (ja) * 1986-05-17 1987-10-15 Philips Patentverwaltung Gmbh, 2000 Hamburg, De
US4824521A (en) * 1987-04-01 1989-04-25 Fairchild Semiconductor Corporation Planarization of metal pillars on uneven substrates

Also Published As

Publication number Publication date
US4965226A (en) 1990-10-23
GB8724319D0 (en) 1987-11-18
JPH01129445A (ja) 1989-05-22
GB2211348A (en) 1989-06-28
EP0312154A1 (en) 1989-04-19
KR890007387A (ko) 1989-06-19
KR0134783B1 (ko) 1998-04-20
DE3886882D1 (de) 1994-02-17
DE3886882T2 (de) 1994-06-30
EP0312154B1 (en) 1994-01-05

Similar Documents

Publication Publication Date Title
JP2578178B2 (ja) 導電レベル層間を相互接続する方法
JP2604631B2 (ja) 半導体装置の製造方法
US5470793A (en) Method of via formation for the multilevel interconnect integrated circuits
US6165889A (en) Process for forming trenches and contacts during the formation of a semiconductor memory device
JP2955459B2 (ja) 半導体装置の製造方法
US5534462A (en) Method for forming a plug and semiconductor device having the same
US4946550A (en) Forming electrical connections for electronic devices
JP4113263B2 (ja) 包囲条件を除去するためのプラグの拡大頭部を形成する構成体及び方法
JPH079934B2 (ja) 半導体デバイスの製造方法
JPH0779132B2 (ja) トレンチ素子分離膜製造方法
JPH08330305A (ja) 半導体装置の絶縁膜形成方法
JPH08236526A (ja) 集積回路デバイス用ウェファーの全表面を大域的平面化または平面化する方法
JP3262496B2 (ja) 埋込導体を有する集積回路の製造方法
JP2838992B2 (ja) 半導体装置の製造方法
JP3507271B2 (ja) 半導体素子の開口部の形成方法と半導体素子の製造方法
JPH0758090A (ja) 表面の平坦な半導体層構造物の製造方法
JP2001210645A (ja) 半導体装置及び半導体装置の製造方法
JP3932345B2 (ja) 象嵌技法を利用した微細金属パターン形成方法
JPH0691086B2 (ja) 半導体装置の製造方法
JP3311486B2 (ja) 集積回路平坦化方法
JP2544750B2 (ja) 半導体装置の製造方法
JP2597424B2 (ja) 半導体装置の製造方法
JPH0645456A (ja) コンタクト形成方法
JPS6312381B2 (ja)
JP3447896B2 (ja) Ｓｏｇ塗布膜の形成方法およびこれを用いた配線構造の形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees