JP7458478B2 - 表示パネルのテスト回路、方法及び表示パネル - Google Patents

Description

本願は、２０２０年１月２０日に提出された「表示パネルのテスト回路、方法及び表示パネル」の発明の名称の中国特許出願２０２０１００６７３０７．９の優先権を主張し、当該出願の全ての内容は本文に援用される。

本願は、表示技術分野に属し、特に、表示パネルのテスト回路、方法及び表示パネルに関する。

表示技術の急速な発展に伴い、表示パネルの適用がますます広くなる。そのうち、表示パネルの安全性に対する要求もますます高くなる。

図１は、表示パネルの概略図である。図１に示すように、表示パネルは、表示領域及び非表示領域を含む。非表示領域には、複数の配線が集中的に配置され、配線はデータ線を含む。配線が密集された領域において、隣接するデータ線の間に短絡が発生される可能性が高い。データ線の間に短絡が発生されると、表示パネルの表示効果に悪影響を与え、これにより表示パネルの歩留まり損失が引き起こされる。

本願の実施例は、表示パネルのテスト回路、方法及び表示パネルを提供し、表示パネルの歩留まり損失を回避することができる。

第１の態様において、本願の実施例は、表示パネルのテスト回路を提供し、当該テスト回路は、パネルテストスイッチユニットを含むパネルテストサブ回路であって、パネルテストスイッチユニットは表示パネルのデータ線に接続されるように構成され、パネルテストサブ回路は、受信された複数のパネルテスト制御信号に基づいて、パネルテストスイッチユニットの導通又は遮断を制御して、複数のパネルテスト信号を伝送するために用いられるパネルテストサブ回路と、アレイテストスイッチユニット及びテスト端を含むアレイテストサブ回路であって、アレイテストスイッチユニットは、パネルテストサブ回路及びデータ線に接続されるように構成され、アレイテストサブ回路は、受信される複数のアレイテスト制御信号に基づいて、アレイテストスイッチユニットの導通又は遮断を制御することにより、パネルテストサブ回路により伝送される複数のパネルテスト信号に基づいて、テスト端により短絡判断信号を出力するために用いられ、短絡判断信号は、表示パネル内に短絡が発生したデータ線が存在するか否かを判断するために用いられるアレイテストサブ回路と、を含み、ここで、一つのテストサブ周期において、少なくとも一組のアレイテストスイッチユニットが導通され、少なくとも一組のアレイテストスイッチが導通された場合、表示パネルにおける異なる種類のサブ画素に対応するパネルテスト信号は、有効レベルに交互に変更される。

本願の実施例は、第１の態様の技術的解決手段に記載の表示パネルのテスト回路を含む表示パネルを提供する。

本願の実施例は、表示パネルのテスト回路、方法及び表示パネルを提供し、複数のパネルテスト制御信号、複数のパネルテスト信号及び複数のアレイテスト制御信号によって、パネルテストサブ回路におけるパネルテストスイッチユニットの導通及び遮断を制御し、且つ、アレイテストサブ回路におけるアレイテストスイッチユニットの導通及び遮断を制御することにより、パネルテスト信号をアレイテストサブ回路におけるテスト端に伝送する。少なくとも一組のアレイテストスイッチが導通された場合、複数のパネルテスト信号が有効レベルに交互に変更されることにより、各データ線に対して短絡テストを行う。テスト端により出力される短絡判断信号に基づいて、表示パネルにおけるデータ線に短絡が発生されるか否かのテストを実現することができ、これにより、関連措置をタイムリーに採用することができ、表示パネルの歩留まり損失を回避することができる。

以下、本願をより良好に理解させるために、図面と組み合わせて本願の具体的な実施形態を説明する。ここで、同一又は類似の符号は同一又は類似の特徴を示す。

表示パネルの概略図である。 本願の一実施例により提供される表示パネルのテスト回路の構造概略図である。 本願の別の一実施例により提供される表示パネルのテスト回路の構造概略図である。 本願の一実施例により提供される図２に示す表示パネルのテスト回路に対応する信号シーケンス図である。 本願の一実施例により提供される図２に示す表示パネルのテスト回路に対応する別の信号シーケンス図である。 本願の一実施例により提供される図３に示す表示パネルのテスト回路に対応する信号シーケンス図である。 本願の一実施例により提供される表示パネルのテスト方法のフローチャートである。

本願の実施例は、表示パネルのテスト回路、方法及び表示パネルを提供し、表示パネルにおけるデータ線に対して短絡テストを行う場面に適用することができる。例えば，デマルチプレクサ方式即ちｄｅｍｕｘ方式を採用するパネルテストサブ回路であるＡＴテストサブ回路を含む表示パネルに適用することができる。本願の実施例におけるテスト回路、方法及び表示パネルは、表示パネルにおけるデータ線に対して短絡テストを行うことを可能とし、表示パネルに短絡が発生したデータ線が存在するか否かを判定することを可能とし、これによりデータ線の短絡故障を予め発見し、関連措置をタイムリーに採用して、表示パネルの歩留まり損失を回避することを可能とする。

図２は、本願の一実施例により提供される表示パネルのテスト回路の構造概略図である。図３は、本願の別の一実施例により提供される表示パネルのテスト回路の構造概略図である。図２及び図３に示すように、当該表示パネルのテスト回路は、パネルテストサブ回路Ｐ１即ちＣＴテストサブ回路Ｐ１とアレイテストサブ回路Ｐ２即ちＡＴテストサブ回路Ｐ２とを含むことができる。

パネルテストサブ回路Ｐ１は、複数のパネルテストスイッチユニットを含む。パネルテストスイッチユニットは、表示パネルのデータ線に接続されるように構成される。パネルテストスイッチユニットは、具体的には、スイッチデバイスであってもよいが、例えば薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）等であってもよく、ここでは限定されない。パネルテストサブ回路Ｐ１は、受信される複数のパネルテスト制御信号に基づいて、パネルテストスイッチユニットの導通又は遮断を制御して、複数のパネルテスト信号を伝送するために用いられる。

パネルテスト制御信号は、パネルテスト制御信号端により生成され、パネルテスト制御信号線により伝送されることができる。パネルテスト信号は、パネルテスト信号端により生成され、パネルテスト信号線により伝送されることができる。パネルテスト制御信号の個数は複数であってもよい。それに対応して、パネルテスト制御信号端の個数も複数であってもよく、パネルテスト信号制御線の個数も複数であってもよい。パネルテスト信号の個数は複数であってもよい。それに対応して、パネルテスト信号端の個数も複数であってもよく、パネルテスト信号線の個数も複数であってもよい。ここで、パネルテスト制御信号及びパネルテスト信号の個数は限定されない。

アレイテストサブ回路Ｐ２は、複数のアレイテストスイッチユニット及び複数のテスト端を含むことができる。アレイテストスイッチユニットは、パネルテストサブ回路Ｐ１とデータ線によって接続されるように構成される。アレイテストスイッチユニットは具体的にスイッチデバイス、例えばＴＦＴ等であってもよく、ここでは限定されない。アレイテストサブ回路Ｐ２は、受信される複数のアレイテスト制御信号に基づいて、アレイテストスイッチユニットの導通又は遮断を制御することにより、パネルテストサブ回路Ｐ１により伝送される複数のパネルテスト信号に基づいて、テスト端により短絡判断信号を出力するために用いられる。当該短絡判断信号は、表示パネル内に短絡が発生したデータ線が存在するか否かを判断するために用いられる。

アレイテスト制御信号は、アレイテスト制御信号端により生成され、アレイテスト制御信号線により伝送されることができる。データ線の個数が多く、配列が密集し、製品の設計において、各データ線が一つのテスト端に対応することを満たすことができないため、ｄｅｍｕｘ方式のアレイテストサブ回路Ｐ２を導入する。本願の実施例におけるアレイテストサブ回路Ｐ２は、ｄｅｍｕｘ方式を採用するアレイテストサブ回路である。アレイテストサブ回路Ｐ２における一つのテスト端は、二本以上のデータ線に対応させることができる。例えば、図２に示すテスト回路におけるアレイテストサブ回路Ｐ２には、テスト端Ｐａｄ１、Ｐａｄ２及びＰａｄ３を示されている。テスト端は、Ｐａｄ１、Ｐａｄ２及びＰａｄ３に限定されず、さらにより多くのテスト端を含むことができるが、図２には一つずつしか示していない。ここで、各テスト端は、四本のデータ線に対応する。また、例えば、図３に示すテスト回路におけるアレイテストサブ回路Ｐ２には、テスト端Ｐａｄ１、Ｐａｄ２及びＰａｄ３が示されている。テスト端は、Ｐａｄ１、Ｐａｄ２及びＰａｄ３に限定されず、さらにより多くのテスト端を含むことができるが、図３には一つずつしか示していない。ここで、各テスト端は、二本のデータ線に対応している。

一つのテストサブ周期において、少なくとも一組のアレイテストスイッチユニットが導通される。少なくとも一組のアレイテストスイッチが導通される場合、表示パネルにおける異なる種類のサブ画素に対応するパネルテスト信号は、有効レベルに交互に変更される。

一つのアレイテスト制御信号は、一組のアレイテストスイッチユニットの導通及び遮断を制御することができる。複数のアレイテスト制御信号によって、複数組のアレイテストスイッチユニットの導通及び遮断を制御することができる。アレイテスト制御信号が有効レベルである場合、当該アレイテスト制御信号により制御される一組のアレイテストスイッチユニットは導通される。アレイテスト制御信号が無効レベルである場合、当該アレイテスト制御信号により制御される一組のアレイテストスイッチユニットは遮断される。

表示パネルは複数種類のサブ画素を含むことができ、各種類のサブ画素はいずれも一つのパネルテスト信号に対応することができ、即ち一つのパネルテスト信号を利用して一種類のサブ画素を検出することができる。例えば、サブ画素は、赤色サブ画素、緑色サブ画素及び青色サブ画素の三種類のサブ画素を含むことができ、赤色サブ画素は、一つのパネルテスト信号に対応し、緑色サブ画素は別の一つのパネルテスト信号に対応し、青色サブ画素はまた別のパネルテスト信号に対応することができる。

少なくとも一組のアレイテストスイッチが導通される場合、表示パネルにおける異なる種類のサブ画素に対応するパネルテスト信号は、有効レベルに交互に変更される。同じ時点で、異なるパネルテスト信号において多くても一つのパネルテスト信号が有効レベルである。

当該表示パネルにおけるデータ線に短絡が発生していない場合、パネルテスト信号は、導通されたパネルテストスイッチユニット及び導通されたアレイテストスイッチユニットによって、テスト端に伝送されて出力され、テスト端により出力される短絡判断信号は、パネルテスト信号である。当該表示パネルにおけるデータ線に短絡が発生した場合、パネルテスト信号は、導通されたパネルテストスイッチユニット及び導通されたアレイテストスイッチユニットを通過する過程で短絡されたデータ線の影響を受けて、テスト端に伝送され、且つ、テスト端を経て出力される短絡判断信号は、パネルテスト信号と異なる。そのため、短絡判断信号に基づいて、表示パネル内に短絡が発生したデータ線が存在するか否かを判断することができる。

本願の実施例において、複数のパネルテスト制御信号、複数のパネルテスト信号及び複数のアレイテスト制御信号に基づいて、パネルテストサブ回路Ｐ１におけるパネルテストスイッチユニットの導通及び遮断を制御し、且つアレイテストサブ回路Ｐ２におけるアレイテストスイッチユニットの導通及び遮断を制御することにより、パネルテスト信号をアレイテストサブ回路Ｐ２におけるテスト端に伝送する。少なくとも一組のアレイテストスイッチが導通される場合、複数のパネルテスト信号は、有効レベルに交互に変更されて、各データ線に対する短絡テストを行う。テスト端により出力される短絡判断信号によって、表示パネルにおけるデータ線に短絡が発生した否かのテストを実現することができ、これにより、関連措置をタイムリーに採用することができ、表示パネルの歩留まり損失を回避することができる。

具体的に、上記実施例において、パネルテストスイッチユニットの制御端は、パネルテスト制御信号を伝送するために用いられるパネルテスト制御信号線に接続されるように構成される。パネルテストスイッチユニットの第１端及び第２端のうちの一つは、パネルテスト信号を伝送するために用いられるパネルテスト信号線に接続されるように構成される。パネルテストスイッチユニットの第１端及び第２端のうちの別の一つは、データ線に接続されるように構成される。

アレイテストスイッチユニットの制御端は、アレイテスト制御信号を提供するために用いられるアレイテスト制御信号線に接続されるように構成される。アレイテストスイッチユニットの第１端及び第２端のうちの一つは、データ線に接続されるように構成される。アレイテストスイッチユニットの第１端及び第２端のうちの別の一つは、テスト端に接続されるように構成される。

以下、説明を容易にするために、図２及び図３に示すテスト回路を例として、パネルテスト制御信号、パネルテスト信号及びアレイテスト制御信号のタイミングをそれぞれ説明する。サブ画素は、第１のサブ画素、第２のサブ画素及び第３のサブ画素を含む。第１のサブ画素、第２のサブ画素及び第３のサブ画素は、具体的にそれぞれ赤色サブ画素、青色サブ画素及び緑色サブ画素であってもよい。図２及び図３に示すサブ画素は、赤色サブ画素Ｒ、青色サブ画素Ｂ及び緑色サブ画素Ｇを含む。

図２に示すように、パネルテスト制御信号線は三本であり、それぞれＤ＿ＳＷ１、Ｄ＿ＳＷ２及びＤ＿ＳＷ３である。パネルテスト信号線は三本であり、それぞれＤ＿Ｒ、Ｄ＿Ｂ及びＤ＿Ｇである。アレイテスト制御信号線は四本であり、それぞれＡＴ＿Ｄ１、ＡＴ＿Ｄ２、ＡＴ＿Ｄ３及びＡＴ＿Ｄ４である。パネルテストスイッチユニットは、具体的にＴＦＴ Ｋ１乃至Ｋ２０を含む。アレイテストスイッチユニットは、ＴＦＴ Ｔ１乃至Ｔ１２を含む。

ここで、信号線と当該信号線により生成された信号とを同一符号で示しており、例えばパネルテスト制御信号線Ｄ＿ＳＷ１により生成されたパネルテスト制御信号もＤ＿ＳＷ１で示す。

いくつかの実施例で、一つのテストサブ周期において、一組のアレイテストスイッチユニットが導通される。一つのテスト周期において、複数組のアレイテストスイッチユニットは順次導通される。一つのテスト周期は、二つ以上のテストサブ周期を含む。一組のアレイテストスイッチユニットが導通される場合、第１のサブ画素に対応するパネルテスト信号、第２のサブ画素に対応するパネルテスト信号、及び第３のサブ画素に対応するパネルテスト信号は、有効レベルに交互に変更される。

有効レベルはハイレベル（ｈｉｇｈ ｌｅｖｅｌ）であり、それに対応して、無効レベルはローレベル（ｌｏｗ ｌｅｖｅｌ）である。又は、有効レベルはローレベルであり、それに対応して、無効レベルはハイレベルである。有効レベルは具体的に動作場面及び動作需要に応じて設定することができるが、ここでは限定されない。

図２に示すように、パネルテストスイッチユニットＫ１、Ｋ４、Ｋ６、Ｋ９、Ｋ１１、Ｋ１４、Ｋ１６及びＫ１９の制御端は、パネルテスト制御信号線Ｄ＿ＳＷ１に接続される。パネルテストスイッチユニットＫ２、Ｋ５、Ｋ７、Ｋ１０、Ｋ１２、Ｋ１５、Ｋ１７及びＫ２０の制御端は、パネルテスト制御信号線Ｄ＿ＳＷ２に接続される。パネルテストスイッチユニットＫ３、Ｋ８、Ｋ１３及びＫ１８の制御端は、パネルテスト制御信号線Ｄ＿ＳＷ３に接続される。

図４は、本願の一実施例により提供される図２に示す表示パネルのテスト回路に対応する信号シーケンス図である。図４に示すように、一つのテスト周期は、四つのテストサブ周期を含み、四つのテストサブ周期はそれぞれｔ１、ｔ２、ｔ３及びｔ４である。パネルテスト制御信号の有効レベルはハイレベルであり、パネルテスト信号の有効レベルはローレベルであり、アレイテスト制御信号の有効レベルはローレベルである。

一つのテスト周期において、パネルテスト制御信号Ｄ＿ＳＷ１は継続的に無効レベルであり、パネルテスト制御信号Ｄ＿ＳＷ２及びＤ＿ＳＷ３は継続的に有効レベルである。それに対応して、当該一つのテスト周期において、パネルテストスイッチユニットＫ１、Ｋ４、Ｋ６、Ｋ９、Ｋ１１、Ｋ１４、Ｋ１６及びＫ１９は遮断され、パネルテストスイッチユニットＫ２、Ｋ３、Ｋ５、Ｋ７、Ｋ８、Ｋ１０、Ｋ１２、Ｋ１３、Ｋ１５、Ｋ１７、Ｋ１８及びＫ２０は導通される。

テストサブ周期ｔ１において、アレイテスト制御信号ＡＴ＿Ｄ１は有効レベルであり、アレイテスト制御信号ＡＴ＿Ｄ２、ＡＴ＿Ｄ３及びＡＴ＿Ｄ４は無効レベルである。それに対応して、アレイテストスイッチユニットＴ１、Ｔ５及びＴ９は導通され、別のアレイテストスイッチユニットは遮断される。パネルテスト信号Ｄ＿Ｒ、Ｄ＿Ｂ及びＤ＿Ｇは、有効レベルに交互に変更される。

テストサブ周期ｔ２において、アレイテスト制御信号ＡＴ＿Ｄ２は有効レベルであり、アレイテスト制御信号ＡＴ＿Ｄ１、ＡＴ＿Ｄ３及びＡＴ＿Ｄ４は無効レベルである。それに対応して、アレイテストスイッチユニットＴ２、Ｔ６及びＴ１０は導通され、別のアレイテストスイッチユニットは遮断される。パネルテスト信号Ｄ＿Ｒ、Ｄ＿Ｂ及びＤ＿Ｇは、有効レベルに交互に変更される。

テストサブ周期ｔ３において、アレイテスト制御信号ＡＴ＿Ｄ３は有効レベルであり、アレイテスト制御信号ＡＴ＿Ｄ１、ＡＴ＿Ｄ２及びＡＴ＿Ｄ４は無効レベルである。それに対応して、アレイテストスイッチユニットＴ３、Ｔ７及びＴ１１は導通され、別のアレイテストスイッチユニットは遮断される。パネルテスト信号Ｄ＿Ｒ、Ｄ＿Ｂ及びＤ＿Ｇは、有効レベルに交互に変更される。

テストサブ周期ｔ４において、アレイテスト制御信号ＡＴ＿Ｄ４は有効レベルであり、アレイテスト制御信号ＡＴ＿Ｄ１、ＡＴ＿Ｄ２及びＡＴ＿Ｄ３は無効レベルである。それに対応して、アレイテストスイッチユニットＴ４、Ｔ８及びＴ１２は導通され、別のアレイテストスイッチユニットは遮断される。パネルテスト信号Ｄ＿Ｒ、Ｄ＿Ｂ及びＤ＿Ｇは、有効レベルに交互に変更される。

いくつかの例において、テスト回路は信号分析モジュール（明細書の図面に示されていない）をさらに含むことができ、当該信号分析モジュールは各テスト端に接続されてもよい。当該信号分析モジュールは、短絡判断信号の振幅値が現在の信号標準振幅値範囲を超えると、短絡が発生したデータ線が存在すると判定するために用いられることができる。ここで、現在の信号標準振幅値範囲は、現在のパネルテスト制御信号、パネルテスト信号及びアレイテスト制御信号に基づいて決定される。

例えば、表示パネルのデータ線に短絡が発生していない場合、テスト端Ｐａｄ１、Ｐａｄ２及びＰａｄ３により出力される短絡判断信号Ｄ１、Ｄ２及びＤ３は図４に示す通りである。図４に示す短絡判断信号Ｄ１、Ｄ２及びＤ３の振幅値の正常変動範囲が現在の信号標準振幅値範囲である。正常変動範囲は、動作場面及び動作需要に応じて設定することができるが、ここでは限定されない。表示パネルのデータ線に短絡が発生した場合、応じる短絡判断信号Ｄ１、Ｄ２又はＤ３の振幅値がパネルテスト信号の有効レベルの正常変動範囲内にあるべき時点で、短絡判断信号Ｄ１、Ｄ２又はＤ３は、短絡されたデータ線が、隣接する伝送信号が無効レベルであるデータ線の無効レベルの影響を受けるため、出力される短絡判断信号Ｄ１、Ｄ２又はＤ３の振幅値が現在の信号標準振幅値範囲を超えてしまう。図４における短絡判断信号が電圧信号である場合、パネルテスト信号の有効レベルは－５Ｖである。図４におけるｔ１１時間帯に対応する短絡判断信号Ｄ１の電圧が０Ｖまで上昇すると、表示パネルに短絡が発生したデータ線が存在すると判断することができる。

別の例において、表示パネルのテスト回路における信号分析モジュールは、隣接する三つのテスト端により出力される短絡判断信号の振幅値の合計が第１の予め設定された信号標準振幅値範囲を超える場合、短絡が発生したデータ線が存在すると判定するために用いられる。ここで、第１の予め設定された信号標準振幅値範囲は、パネルテスト信号の有効レベルに基づいて決定することができる。第１の予め設定された信号標準振幅値範囲は、具体的にパネルテスト信号の有効レベルの正常変動範囲であってもよい。

例えば、表示パネルのデータ線に短絡が発生していない場合、テスト端Ｐａｄ１、Ｐａｄ２及びＰａｄ３により出力される短絡判断信号Ｄ１、Ｄ２及びＤ３は図４に示す通りである。各時点の短絡判断信号Ｄ１、Ｄ２及びＤ３の振幅値の合計はいずれもパネルテスト信号の正常変動範囲内にある。図４における短絡判断信号が電圧信号であり、パネルテスト信号の有効レベルが－５Ｖであると、表示パネルのデータ線に短絡が発生していない場合、テスト端Ｐａｄ１、Ｐａｄ２及びＰａｄ３により出力される短絡判断信号Ｄ１、Ｄ２及びＤ３の振幅値の合計はいずれも－５Ｖの正常変動範囲内にある。テスト端Ｐａｄ１、Ｐａｄ２及びＰａｄ３により出力される短絡判断信号Ｄ１、Ｄ２及びＤ３の振幅値の合計が－５Ｖの正常変動範囲内を超える場合、表示パネルに短絡が発生したデータ線が存在すると判定することができる。

別のいくつかの実施例において、一つのテストサブ周期において、少なくとも二組のアレイテストスイッチユニットが順次導通される。一組のアレイテストスイッチユニットが導通される場合、第１のサブ画素に対応するパネルテスト信号、第２のサブ画素に対応するパネルテスト信号、又は第３のサブ画素に対応するパネルテスト信号は、有効レベルに変更される。且つ一つのテスト周期において、第１のサブ画素に対応するパネルテスト信号、第２のサブ画素に対応するパネルテスト信号、及び第３のサブ画素に対応するパネルテスト信号は、有効レベルに交互に変更される。

図５は、本願の一実施例により提供される図２に示す表示パネルのテスト回路に対応する別の信号シーケンス図である。図５に示すように、一つのテスト周期は三つのテストサブ周期を含み、三つのテストサブ周期はそれぞれｔ１、ｔ２及びｔ３である。パネルテスト制御信号の有効レベルはハイレベルであり、パネルテスト信号の有効レベルはハイレベルであり、アレイテスト制御信号の有効レベルはローレベルである。短絡判断信号は電流信号又は電圧信号であってもよいが、ここでは限定されない。

一つのテスト周期において、パネルテスト制御信号Ｄ＿ＳＷ１は継続的に無効レベルであり、パネルテスト制御信号Ｄ＿ＳＷ２及びＤ＿ＳＷ３は継続的に有効レベルである。それに対応して、当該一つのテスト周期において、パネルテストスイッチユニットＫ１、Ｋ４、Ｋ６、Ｋ９、Ｋ１１、Ｋ１４、Ｋ１６及びＫ１９は遮断され、パネルテストスイッチユニットＫ２、Ｋ３、Ｋ５、Ｋ７、Ｋ８、Ｋ１０、Ｋ１２、Ｋ１３、Ｋ１５、Ｋ１７、Ｋ１８及びＫ２０は導通される。

各テストサブ周期において、アレイテスト制御信号ＡＴ＿Ｄ１、ＡＴ＿Ｄ２、ＡＴ＿Ｄ３及びＡＴ＿Ｄ４は、有効レベルに順次交互に変更される。同じ時点で、アレイテスト制御信号ＡＴ＿Ｄ１、ＡＴ＿Ｄ２、ＡＴ＿Ｄ３及びＡＴ＿Ｄ４において多くても一つの信号が有効レベルに変更される。各アレイテスト制御信号が有効レベルに変更される場合、対応する一つのパネルテスト信号が有効レベルに変更される。同じ時点で、パネルテスト信号Ｄ＿Ｒ、Ｄ＿Ｂ及びＤ＿Ｇにおいて多くても一つの信号が有効レベルに変更される。

各テストサブ周期において、アレイテスト制御信号ＡＴ＿Ｄ１が有効レベルに変更され、それに対応して、パネルテスト信号Ｄ＿Ｒが有効レベルに変更される。アレイテスト制御信号ＡＴ＿Ｄ２が有効レベルに変更され、それに対応して、パネルテスト信号Ｄ＿Ｇが有効レベルに変更される。アレイテスト制御信号ＡＴ＿Ｄ３が有効レベルに変更され、それに対応して、パネルテスト信号Ｄ＿Ｂが有効レベルに変更される。アレイテスト制御信号ＡＴ＿Ｄ４が有効レベルに変更され、それに対応して、パネルテスト信号Ｄ＿Ｒが有効レベルに変更される。

各テスト端はデータ線信号に接続され、データ線信号の振幅値は一定である。図５におけるデータ線信号はＶｄａｔａである。表示パネルのデータ線に短絡が発生していない場合、パネルテスト信号Ｄ＿Ｒ、Ｄ＿Ｂ及びＤ＿Ｇの有効レベルとデータ線信号Ｖｄａｔａとの振幅値の差値が一定の値であるため、各テスト端により出力される短絡判断信号はいずれも第２の予め設定された信号標準振幅値範囲内にある。第２の予め設定された信号標準振幅値範囲は、パネルテスト信号の有効レベル及びデータ線信号の振幅値に基づいて決定することができる。

表示パネルのテスト回路における信号分析モジュールは、生成された目標短絡判断信号に対応するデータ線を、短絡が発生したデータ線として判定するために用いられることができる。ここで、目標短絡判断信号は、振幅値が第２の予め設定された信号標準振幅値範囲を超える短絡判断信号である。

言い換えると、第２の予め設定された信号標準振幅値範囲を超える振幅値を有する短絡判断信号が現れると、当該短絡判断信号及びテスト回路の構成に基づいて、短絡が発生したデータ線まで遡ることができ、これにより短絡が発生したデータ線を正確に位置決めし、後続の関連措置を容易にすることができる。

例えば，表１は、パネルテスト制御信号、パネルテスト信号、アレイテスト制御信号及び短絡判断信号のテストデータを示す。パネルテスト制御信号の有効レベルはハイレベルであり、パネルテスト信号の有効レベルはハイレベルであり、アレイテスト制御信号の有効レベルはローレベルである。表１における短絡判断信号は電流信号である。ここで、「高」はハイレベルを指し、「低」はローレベルを指す。１～１２は、１本目のデータ線から１２本目のデータ線を指し、１３～２４は、１３本目のデータ線から２４本目のデータ線を指し、このように類推する。１～１２に対応する一行のデータは、テスト端により出力される短絡判断信号の電流値であり、このように類推する。

表１から分かるように、第２の予め設定された信号標準振幅値範囲は、［０．０３２，０．０３８］である。ここで、表１における１０本目のデータ線に対応する短絡判断信号の電流値が第２の予め設定された信号標準振幅値範囲を超えており、１７本目のデータ線に対応する短絡判断信号の電流値が第２の予め設定された信号標準振幅値範囲を超えている。１０本目のデータ線と１７本目のデータ線とが短絡していると判定することができる。

図３に示すように、パネルテスト制御信号線は三本であり、それぞれＤ＿ＳＷ１、Ｄ＿ＳＷ２及びＤ＿ＳＷ３である。パネルテスト信号線は三本であり、それぞれＤ＿Ｒ、Ｄ＿Ｂ及びＤ＿Ｇである。アレイテスト制御信号線は二本であり、それぞれＡＴ＿Ｄ１及びＡＴ＿Ｄ２である。パネルテストスイッチユニットは、具体的にＫ１乃至Ｋ１０を含む。アレイテストスイッチユニットは、Ｔ１乃至Ｔ６を含む。

ここで、信号線と当該信号線により生成される信号とを同一符号で示しており、例えばパネルテスト制御信号線Ｄ＿ＳＷ１により生成されるパネルテスト制御信号もＤ＿ＳＷ１で示す。

図２に示すように、パネルテストスイッチユニットＫ１、Ｋ４、Ｋ６及びＫ９の制御端は、パネルテスト制御信号線Ｄ＿ＳＷ１に接続される。パネルテストスイッチユニットＫ２、Ｋ５、Ｋ７及びＫ１０の制御端は、パネルテスト制御信号線Ｄ＿ＳＷ２に接続される。パネルテストスイッチユニットＫ３及びＫ８の制御端は、パネルテスト制御信号線Ｄ＿ＳＷ３に接続される。

図６は、本願の一実施例により提供される図３に示す表示パネルのテスト回路に対応する信号シーケンス図である。図６に示すように、一つのテスト周期は二つのテストサブ周期を含み、二つのテストサブ周期はそれぞれｔ１及びｔ２である。パネルテスト制御信号の有効レベルはハイレベルであり、パネルテスト信号の有効レベルはローレベルであり、アレイテスト制御信号の有効レベルはローレベルである。

一つのテスト周期において、パネルテスト制御信号Ｄ＿ＳＷ１は継続的に無効レベルであり、パネルテスト制御信号Ｄ＿ＳＷ２及びＤ＿ＳＷ３は継続的に有効レベルである。それに対応して、当該一つのテスト周期において、パネルテストスイッチユニットＫ１、Ｋ４、Ｋ６及びＫ９は遮断され、パネルテストスイッチユニットＫ２、Ｋ３、Ｋ５、Ｋ７、Ｋ８及びＫ１０は導通される。

テストサブ周期ｔ１において、アレイテスト制御信号ＡＴ＿Ｄ１は有効レベルであり、アレイテスト制御信号ＡＴ＿Ｄ２は無効レベルである。それに対応して、アレイテストスイッチユニットＴ１、Ｔ３及びＴ５は導通され、その他のアレイテストスイッチユニットは遮断される。パネルテスト信号Ｄ＿Ｒ、Ｄ＿Ｂ及びＤ＿Ｇは有効レベルに交互に変更される。

テストサブ周期ｔ２において、アレイテスト制御信号ＡＴ＿Ｄ２は有効レベルであり、アレイテスト制御信号ＡＴ＿Ｄ１は無効レベルである。それに対応して、アレイテストスイッチユニットＴ２、Ｔ４及びＴ６は導通され、その他のアレイテストスイッチユニットは遮断される。パネルテスト信号Ｄ＿Ｒ、Ｄ＿Ｂ及びＤ＿Ｇは有効レベルに交互に変更される。

いくつかの例において、テスト回路は信号分析モジュール（明細書の図面に示されていない）をさらに含むことができ、当該信号分析モジュールは各テスト端に接続されてもよい。当該信号分析モジュールは、短絡判断信号の振幅値が現在の信号標準振幅値範囲を超えると、短絡が発生したデータ線が存在すると判定するために用いられることができる。ここで、現在の信号標準振幅値範囲は、現在のパネルテスト制御信号、パネルテスト信号及びアレイテスト制御信号に基づいて決定される。

例えば、表示パネルのデータ線が短絡していない場合、テスト端Ｐａｄ１、Ｐａｄ２及びＰａｄ３により出力される短絡判断信号Ｄ１、Ｄ２及びＤ３は図６に示す通りである。図６に示す短絡判断信号Ｄ１、Ｄ２及びＤ３の振幅値の正常変動範囲は、現在の信号標準振幅値範囲である。正常変動範囲は、動作場面及び動作需要に応じて設定することができるが、ここでは限定されない。表示パネルのデータ線に短絡が発生した場合、対応する短絡判断信号Ｄ１、Ｄ２又はＤ３の振幅値がパネルテスト信号の有効レベルの正常変動範囲内にあるべき時点で、短絡されたデータ線が隣接する伝送信号が無効レベルであるデータ線の無効レベルの影響を受けるため、短絡判断信号Ｄ１、Ｄ２又はＤ３は出力される短絡判断信号Ｄ１、Ｄ２又はＤ３の振幅値が現在の信号標準振幅値範囲を超えてしまう。図６における短絡判断信号が電圧信号である場合、パネルテスト信号の有効レベルは－５Ｖであり、図６におけるｔ１１時間帯に対応する短絡判断信号Ｄ１の電圧が０Ｖまで上昇すると、表示パネルに短絡が発生したデータ線が存在すると判断することができる。

別のいくつかの例において、表示パネルのテスト回路における信号分析モジュールは、隣接する三つのテスト端により出力される短絡判断信号の振幅値の合計が第１の予め設定された信号標準振幅値範囲を超える場合、短絡が発生したデータ線が存在すると判定するために用いられる。ここで、第１の予め設定された信号標準振幅値範囲は、パネルテスト信号の有効レベルに基づいて決定することができる。第１の予め設定された信号標準振幅値範囲は、具体的にパネルテスト信号の有効レベルの正常変動範囲であってもよい。

例えば，表示パネルのデータ線に短絡が発生していない場合、テスト端Ｐａｄ１、Ｐａｄ２及びＰａｄ３により出力される短絡判断信号Ｄ１、Ｄ２及びＤ３は図６に示す通りである。各時点の短絡判断信号Ｄ１、Ｄ２及びＤ３の振幅値の合計はいずれもパネルテスト信号の正常変動範囲内にある。図６における短絡判断信号が電圧信号であり、パネルテスト信号の有効レベルが－５Ｖであり、表示パネルのデータ線に短絡が発生していない場合、テスト端Ｐａｄ１、Ｐａｄ２及びＰａｄ３により出力される短絡判断信号Ｄ１、Ｄ２及びＤ３の振幅値の合計はいずれも－５Ｖの正常変動範囲内にある。テスト端Ｐａｄ１、Ｐａｄ２及びＰａｄ３により出力される短絡判断信号Ｄ１、Ｄ２及びＤ３の振幅値の合計が－５Ｖの正常変動範囲内を超える場合、表示パネルに短絡が発生したデータ線が存在すると判定することができる。

本願の実施例は、さらに、上記実施例における表示パネルのテスト回路に適用することができる表示パネルのテスト方法を提供する。図７は、本願の一実施例により提供される表示パネルのテスト方法のフローチャートである。図７に示すように、当該テスト方法は、ステップＳ７０１乃至ステップＳ７０３を含むことができる。

ステップＳ７０１において、一つのテストサブ周期において、複数のアレイテスト制御信号を受信して利用し、アレイテストサブ回路における少なくとも一組のアレイテストスイッチが導通されるように制御する。

ステップＳ７０２において、複数のパネルテスト制御信号を受信して利用し、パネルテストサブ回路における一部のパネルテストスイッチユニットが導通されるように制御し、複数のパネルテスト信号における一部のパネルテスト信号をアレイテストサブ回路のテスト端に伝送する。

ステップＳ７０３において、テスト端により出力される短絡判断信号に基づいて、短絡が発生した前記データ線が存在するか否かを判定する。

本願の実施例において、複数のパネルテスト制御信号、複数のパネルテスト信号及び複数のアレイテスト制御信号により、パネルテストサブ回路におけるパネルテストスイッチユニットの導通及び遮断を制御し、且つアレイテストサブ回路におけるアレイテストスイッチユニットの導通及び遮断を制御することにより、パネルテスト信号をアレイテストサブ回路におけるテスト端に伝送する。少なくとも一組のアレイテストスイッチが導通される場合、複数のパネルテスト信号は有効レベルに交互に変更されることにより、各データ線に対して短絡テストを行う。テスト端により出力される短絡判断信号によって、表示パネルにおけるデータ線に短絡が発生した否かのテストを実現することができ、これにより、関連措置をタイムリーに採用することができ、表示パネルの歩留まり損失を回避することができる。

いくつかの例において、上記ステップＳ７０３は、具体的に、短絡判断信号の振幅値が現在の信号標準振幅値範囲を超える場合、短絡が発生したデータ線が存在すると判定することで実現することができる。ここで、現在の信号標準振幅値範囲は、現在のパネルテスト制御信号、パネルテスト信号及びアレイテスト制御信号に基づいて決定される。

別のいくつかの例において、上記ステップＳ７０３は、具体的に、隣接する三つのテスト端により出力される短絡判断信号の振幅値の合計が第１の予め設定された信号標準振幅値範囲を超える場合、短絡されたデータ線が存在すると判定することで実現することができる。ここで、第１の予め設定された信号標準振幅値範囲は、パネルテスト信号の有効レベルに基づいて決定される。

いくつかの例において、テスト回路におけるテスト端はデータ線信号に接続することができ、当該データ線信号の振幅値は一定である。生成された目標短絡判断信号に対応するデータ線を短絡が発生したデータ線として判定することにより、短絡が発生したデータ線を正確に位置決めする。ここで、目標短絡判断信号は、振幅値が第２の予め設定された信号標準振幅値範囲を超える短絡判断信号である。

本願の実施例は、さらに、上記実施例における表示パネルのテスト回路を含む表示パネルを提供する。具体的に、当該テスト回路は、表示パネルの非表示領域に配置されることができる。上記表示パネルは、携帯電話、タブレット、パーソナルデジタルアシスタント、ＩＰＡＤ（登録商標）等の装置のディスプレイ等であってもよいが、ここでは限定されない。

明らかなように、本明細書における各実施例はいずれも漸進の方式を採用して説明しており、各実施例の間の同一又は類似の部分は互いに参照すればよく、各実施例で重点的に説明したのはいずれも他の実施例と異なる点である。テスト方法の実施例、表示パネルの実施例に対して、関連する箇所はテスト回路の実施例の説明部分を参照することができる。

当業者であれば理解することができるように、上記実施例はいずれも例示的なものであり、限定的なものではない。異なる実施例に現れた異なる技術的特徴を組み合わせて、有益な効果を得ることができる。

Claims (10)

1. 表示パネルのテスト回路であって、
   パネルテストスイッチユニットを含むパネルテストサブ回路であって、前記パネルテストスイッチユニットは前記表示パネルのデータ線に接続されるように構成され、前記パネルテストサブ回路は、受信された複数のパネルテスト制御信号に基づいて、前記パネルテストスイッチユニットの導通又は遮断を制御して、複数のパネルテスト信号を伝送するために用いられるパネルテストサブ回路と、
   アレイテストスイッチユニット及びテスト端を含むアレイテストサブ回路であって、前記アレイテストスイッチユニットは、前記パネルテストサブ回路及び前記データ線に接続されるように構成され、前記アレイテストサブ回路は、受信された複数のアレイテスト制御信号に基づいて、前記アレイテストスイッチユニットの導通又は遮断を制御することにより、前記パネルテストサブ回路により伝送される前記複数のパネルテスト信号に基づいて、前記テスト端により短絡判断信号を出力するために用いられ、前記短絡判断信号は、前記表示パネル内に短絡が発生した前記データ線が存在するか否かを判断するために用いられ、
   を含み、
   ここで、一つのテストサブ周期において、少なくとも一組の前記アレイテストスイッチユニットが導通されており、少なくとも一組のアレイテストスイッチが導通された場合、前記表示パネルにおける異なる種類のサブ画素に対応する前記パネルテスト信号は、前記データ線の短絡を判定するための有効レベルに変更される、テスト回路。
2. 前記パネルテストスイッチユニットの制御端は、前記パネルテスト制御信号を伝送するために用いられるパネルテスト制御信号線に接続されるように構成され、前記パネルテストスイッチユニットの第１端及び第２端のうちの一つは、前記パネルテスト信号を伝送するために用いられるパネルテスト信号線に接続されるように構成され、前記パネルテストスイッチユニットの第１端及び第２端のうちの他の一つは、前記データ線に接続されるように構成され、
   前記アレイテストスイッチユニットの制御端は、前記アレイテスト制御信号を提供するために用いられるアレイテスト制御信号線に接続されるように構成され、前記アレイテストスイッチユニットの第１端及び第２端のうちの一つは、前記データ線に接続されるように構成され、前記アレイテストスイッチユニットの第１端及び第２端のうちの他の一つは、前記テスト端に接続されるように構成され、
   一つの前記テスト端は、二本以上の前記データ線に対応する、請求項１に記載のテスト回路。
3. 前記サブ画素は、第１のサブ画素、第２のサブ画素及び第３のサブ画素を含み、
   一つの前記テストサブ周期において、一組の前記アレイテストスイッチユニットが導通され、
   一つのテスト周期において、複数組の前記アレイテストスイッチユニットが順次導通され、一つの前記テスト周期は二つ以上の前記テストサブ周期を含み、
   前記一組の前記アレイテストスイッチユニットが導通された場合、前記第１のサブ画素に対応する前記パネルテスト信号、前記第２のサブ画素に対応する前記パネルテスト信号、及び前記第３のサブ画素に対応する前記パネルテスト信号は、前記有効レベルに変更される、請求項１に記載のテスト回路。
4. 信号分析モジュールをさらに含み、
   前記信号分析モジュールは、前記短絡判断信号の振幅値が現在の信号標準振幅値範囲を超えると、短絡が発生した前記データ線が存在すると判定するために用いられ、
   前記現在の信号標準振幅値範囲は、現在の前記パネルテスト制御信号、前記パネルテスト信号及び前記アレイテスト制御信号に基づいて決定されるか、
   或いは、
   前記信号分析モジュールは、隣接する三つの前記テスト端により出力される前記短絡判断信号の振幅値の合計が第１の予め設定された信号標準振幅値範囲を超えると、短絡が発生した前記データ線が存在すると判定するために用いられ、
   前記第１の予め設定された信号標準振幅値範囲は、前記パネルテスト信号の前記有効レベルに基づいて決定される、請求項３に記載のテスト回路。
5. 前記サブ画素は、第１のサブ画素、第２のサブ画素及び第３のサブ画素を含み、
   一つの前記テストサブ周期において、少なくとも二組の前記アレイテストスイッチユニットが順次導通され、
   一組の前記アレイテストスイッチユニットが導通された場合、前記第１のサブ画素に対応する前記パネルテスト信号、前記第２のサブ画素に対応する前記パネルテスト信号、又は、前記第３のサブ画素に対応する前記パネルテスト信号は、前記有効レベルに変更され、
   且つ、一つのテスト周期において、前記第１のサブ画素に対応する前記パネルテスト信号、前記第２のサブ画素に対応する前記パネルテスト信号、及び前記第３のサブ画素に対応する前記パネルテスト信号は、前記有効レベルに変更され、
   前記テスト端はデータ線信号に接続され、前記データ線信号の振幅値は一定であり、
   前記テスト回路は、信号分析モジュールをさらに含み、
   前記信号分析モジュールは、生成された目標短絡判断信号に対応する前記データ線を、短絡が発生した前記データ線として判定するために用いられ、前記目標短絡判断信号は、振幅値が第２の予め設定された信号標準振幅値範囲を超える前記短絡判断信号である、請求項１に記載のテスト回路。
6. 請求項１乃至５に記載の表示パネルのテスト回路に適用される表示パネルのテスト方法であって、
   一つのテストサブ周期において、複数の前記アレイテスト制御信号を受信して利用し、前記アレイテストサブ回路における少なくとも一組の前記アレイテストスイッチが導通されるように制御することと、
   複数の前記パネルテスト制御信号を受信して利用し、パネルテストサブ回路における一部の前記パネルテストスイッチユニットが導通されるように制御し、複数の前記パネルテスト信号における一部の前記パネルテスト信号を前記アレイテストサブ回路のテスト端に伝送することと、
   テスト端により出力される短絡判断信号に基づいて、短絡が発生した前記データ線が存在するか否かを判定することと、を含むテスト方法。
7. 前記表示パネルにおけるサブ画素は、第１のサブ画素、第２のサブ画素及び第３のサブ画素を含み、
   一つの前記テストサブ周期において、一組の前記アレイテストスイッチユニットが導通され、
   一つのテスト周期において、複数組の前記アレイテストスイッチユニットが順次導通され、一つの前記テスト周期は二つ以上の前記テストサブ周期を含み、
   一組の前記アレイテストスイッチユニットが導通された場合、前記第１のサブ画素に対応する前記パネルテスト信号、前記第２のサブ画素に対応する前記パネルテスト信号、及び前記第３のサブ画素に対応する前記パネルテスト信号は、前記有効レベルに変更される、請求項６に記載のテスト方法。
8. テスト端により出力される短絡判断信号に基づいて、短絡が発生した前記データ線が存在するか否かを判定することは、
   前記短絡判断信号の振幅値が現在の信号標準振幅値範囲を超えると、短絡が発生した前記データ線が存在すると判定することを含み、
   ここで、前記現在の信号標準振幅値範囲は、現在の前記パネルテスト制御信号、前記パネルテスト信号及び前記アレイテスト制御信号に基づいて決定されるか、
   或いは、隣接する三つの前記テスト端により出力される前記短絡判断信号の振幅値の合計が第１の予め設定された信号標準振幅値範囲を超えると、短絡が発生した前記データ線が存在すると判定することを含み、
   ここで、前記第１の予め設定された信号標準振幅値範囲は、前記パネルテスト信号の前記有効レベルに基づいて決定される、請求項７に記載のテスト方法。
9. 前記表示パネルにおけるサブ画素は、第１のサブ画素、第２のサブ画素及び第３のサブ画素を含み、
   一つの前記テストサブ周期において、少なくとも二組の前記アレイテストスイッチユニットが順次導通され、
   一組の前記アレイテストスイッチユニットが導通された場合、前記第１のサブ画素に対応する前記パネルテスト信号、前記第２のサブ画素に対応する前記パネルテスト信号、又は、前記第３のサブ画素に対応する前記パネルテスト信号は、前記有効レベルに変更され、
   且つ、一つのテスト周期において、前記第１のサブ画素に対応する前記パネルテスト信号、前記第２のサブ画素に対応する前記パネルテスト信号、及び前記第３のサブ画素に対応する前記パネルテスト信号は、前記有効レベルに変更され、
   前記テスト端はデータ線信号に接続され、前記データ線信号の振幅値は一定であり、
   前記テスト方法は、
   生成された目標短絡判断信号に対応する前記データ線を、短絡が発生した前記データ線として判定することをさらに含み、前記目標短絡判断信号は、振幅値が第２の予め設定された信号標準振幅値範囲を超える前記短絡判断信号である、請求項６に記載のテスト方法。
10. 表示パネルであって、請求項１乃至５のいずれか一項に記載の表示パネルのテスト回路を含む表示パネル。

Images