JP7183370B2 - 表示装置、電子機器 - Google Patents

表示装置、電子機器 Download PDF

Info

Publication number
JP7183370B2
JP7183370B2 JP2021179946A JP2021179946A JP7183370B2 JP 7183370 B2 JP7183370 B2 JP 7183370B2 JP 2021179946 A JP2021179946 A JP 2021179946A JP 2021179946 A JP2021179946 A JP 2021179946A JP 7183370 B2 JP7183370 B2 JP 7183370B2
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
silicon
semiconductor layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021179946A
Other languages
English (en)
Other versions
JP2022028717A (ja
Inventor
淳一郎 坂田
宏充 郷戸
貴志 島津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022028717A publication Critical patent/JP2022028717A/ja
Priority to JP2022186251A priority Critical patent/JP7427755B2/ja
Application granted granted Critical
Publication of JP7183370B2 publication Critical patent/JP7183370B2/ja
Priority to JP2024008435A priority patent/JP2024050664A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

本発明は、酸化物半導体層を用いたトランジスタ、当該トランジスタを具備する半導体装
置及びそれらの作製方法に関する。
金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知ら
れた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられてい
る。
金属酸化物の中には半導体特性を示すものがある。一般的に、金属酸化物は絶縁体となる
。しかし、金属酸化物を構成する元素の組み合わせによっては、半導体となることが知ら
れている。
例えば、半導体特性を示す金属酸化物としては、酸化タングステン、酸化錫、酸化インジ
ウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域
とする薄膜トランジスタが既に知られている（特許文献１乃至４、非特許文献１）。
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、
ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）はＩｎ、Ｇａ、Ｚｎを有
する多元系酸化物半導体として知られている（非特許文献２乃至４）。
そして、上記のようなＩｎ－Ｇａ－Ｚｎ系酸化物で構成される酸化物半導体を薄膜トラン
ジスタ（ＴＦＴとも呼ぶ）のチャネル層として適用可能であることが確認されている（特
許文献５、非特許文献５及び６）。
しかし、酸化物半導体は、素子の作製工程におけるエッチング剤やプラズマによるダメー
ジや、水素等の元素が混入することにより半導体特性が変動しやすく、これにより素子の
電気特性のばらつきや劣化が問題となる。
特開昭６０－１９８８６１号公報 特開平８－２６４７９４号公報 特表平１１－５０５３７７号公報 特開２０００－１５０９００号公報 特開２００４－１０３９５７号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ－Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０－３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３－Ｇａ２ＺｎＯ４－ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８－３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ－Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３－ＺｎＧａ２Ｏ４－ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０－１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７－３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ－ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９－１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ－ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８－４９２
上記問題に鑑み、本発明の一態様は、酸化物半導体層を有するトランジスタ又は当該トラ
ンジスタを具備する半導体装置において、電気的特性のばらつきや劣化を抑制することを
課題の一とする。
上記課題を解決するために、本発明の一態様は、酸化物半導体をチャネル層として用いる
トランジスタにおいて、酸化物半導体層の表面上に接してシリコン層を設けた構成とする
。この場合、シリコン層が酸化物半導体層に水素等が混入することを低減する保護膜とし
て機能すると共に、作製工程において酸化物半導体層の保護膜として機能し、トランジス
タの電気的特性のばらつきや劣化を抑制することができる。
また、本発明の一態様は、シリコン層を、少なくとも酸化物半導体層においてチャネルが
形成される領域に接して設けると共に、酸化物半導体層において、シリコン層が接してい
ない部分の少なくとも一部にソース電極層及びドレイン電極層を接して設けた構成とする
ことができる。
また、本発明の一態様は、酸化物半導体層において、シリコン層が設けられていない領域
の少なくとも一部にソース領域又はドレイン領域として機能する低抵抗領域を設け、当該
低抵抗領域にソース電極層とドレイン電極層を接して設けた構成とすることができる。
また、本発明の一態様は、ゲート電極と、ゲート電極上に設けられたゲート絶縁層と、ゲ
ート絶縁層上に設けられ且つゲート電極と重なる酸化物半導体層と、酸化物半導体層の表
面上に接して設けられたシリコン層と、酸化物半導体層と電気的に接続されたソース電極
層及びドレイン電極層とを有するトランジスタを提供する。また、シリコン層が設けられ
ていない酸化物半導層の表面上の少なくとも一部にソース電極層及びドレイン電極層を接
して設けることができる。また、ソース電極層と接する酸化物半導体層の領域にソース領
域として機能する第１の低抵抗領域を設け、ドレイン電極層と接する酸化物半導体層の領
域にドレイン領域として機能する第２の低抵抗領域を設けることができる。
また、本発明の一態様は、ゲート電極と、ゲート電極上に設けられたゲート絶縁層と、ゲ
ート絶縁層上に設けられ、且つゲート電極と重なる酸化物半導体層と、酸化物半導体層の
表面上の一部に接して設けられたシリコン層と、シリコン層が設けられていない酸化物半
導体層の表面上の少なくとも一部に接して設けられた第１の金属酸化物層及び第２の金属
酸化物層と、第１の金属酸化物層と電気的に接続されたソース電極層と、第２の金属酸化
物層と電気的に接続されたドレイン電極層とを有するトランジスタを提供する。
また、本発明の一態様は、ゲート電極と、ゲート電極上に設けられたゲート絶縁層と、ゲ
ート絶縁層上に設けられたソース電極層及びドレイン電極層と、ソース電極層及びドレイ
ン電極層上に設けられ且つゲート絶縁層を介してゲート電極上に設けられた酸化物半導体
層と、酸化物半導体層の表面上に接して設けられたシリコン層とを有するトランジスタを
提供する。
また、本発明の一態様は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁層を
形成し、ゲート電極と重なるように、ゲート絶縁層上に酸化物半導体層を形成し、酸化物
半導体層を覆うようにシリコン層を形成し、シリコン層をエッチングして、酸化物半導体
層の一部を露出させ、シリコン層及び酸化物半導体層上に導電膜を形成し、導電膜をエッ
チングして、ソース電極層及びドレイン電極層を形成するトランジスタの作製方法を提供
する。
また、本発明の一態様は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁層を
形成し、ゲート電極と重なるように、ゲート絶縁層上に酸化物半導体層を形成し、酸化物
半導体層を覆うようにシリコン層を形成し、シリコン層をエッチングして、酸化物半導体
層の一部を露出させ、酸化物半導体層の露出した部分にプラズマ処理を行うことにより低
抵抗領域を形成し、シリコン層及び酸化物半導体層上に導電膜を形成し、導電膜をエッチ
ングして、ソース電極層及びドレイン電極層を形成するトランジスタの作製方法を提供す
る。
本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量
が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏ
ｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法
（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定し
た場合に、濃度範囲として酸素が５０～７０原子％、窒素が０．５～１５原子％、シリコ
ンが２５～３５原子％、水素が０．１～１０原子％の範囲で含まれるものをいう。また、
窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、
好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５～３０
原子％、窒素が２０～５５原子％、シリコンが２５～３５原子％、水素が１０～３０原子
％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成
する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が
上記の範囲内に含まれるものとする。
本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を
指し、表示装置、半導体回路および電子機器は全て半導体装置に含まれる。また、本明細
書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み
、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御され
る素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓ
ｃｅｎｃｅ）素子、有機ＥＬ素子、ＬＥＤ素子等が含まれる。
本明細書において、Ａの上にＢが形成されている、あるいは、Ａ上にＢが形成されている
、と明示的に記載する場合は、Ａの上にＢが直接接して形成されていることに限定されな
い。直接接してはいない場合、つまり、ＡとＢと間に別の対象物が介在する場合も含むも
のとする。
本発明の一態様によれば、チャネル層を酸化物半導体で設けるトランジスタにおいて、酸
化物半導体層の表面上に接してシリコン層を設けることにより、トランジスタの電気的特
性の劣化を抑制することができる。
実施の形態１に係るトランジスタの構成を説明する図。 実施の形態１に係るトランジスタの作製方法の一例を説明する図。 実施の形態１に係るトランジスタの構成を説明する図。 実施の形態１に係るトランジスタの構成を説明する図。 実施の形態２に係るトランジスタの作製方法の一例を説明する図。 実施の形態２に係るトランジスタの構成を説明する図。 実施の形態３に係るトランジスタの構成を説明する図。 実施の形態３に係るトランジスタの作製方法の一例を説明する図。 実施の形態３に係るトランジスタの構成を説明する図。 実施の形態４に係るトランジスタの構成を説明する図。 実施の形態４に係るトランジスタの作製方法の一例を説明する図。 実施の形態４に係るトランジスタの構成を説明する図。 実施の形態５に係る半導体装置の作製方法の一例を説明する図。 実施の形態５に係る半導体装置の作製方法の一例を説明する図。 実施の形態５に係る半導体装置の作製方法の一例を説明する図。 実施の形態５に係る半導体装置の作製方法の一例を説明する図。 実施の形態５に係る半導体装置の作製方法の一例を説明する図。 実施の形態５に係る半導体装置の作製方法の一例を説明する図。 実施の形態５に係る半導体装置の作製方法の一例を説明する図。 実施の形態６に係る半導体装置の一例を説明する図。 実施の形態７に係る半導体装置の一例を説明する図。 実施の形態８に係る半導体装置の一例を説明する図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 実施の形態１に係るトランジスタの作製方法の一例を説明する図。 実施の形態１に係るトランジスタの構成を説明する図。 シミュレーションに用いたモデルを説明する図。 シミュレーションにより求めた水素の拡散係数を説明する図。
以下に、本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は
以下に示す実施の形態の記載内容に限定されず、発明の趣旨から逸脱することなくその形
態及び詳細を様々に変更し得ることは当業者にとって自明である。したがって、本発明は
以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、異なる実施
の形態に係る構成は、適宜組み合わせて実施することができる。また、以下に説明する発
明の構成において、同一部分又は同様な機能を有する部分には同一の符号を用い、その繰
り返しの説明は省略する。
（実施の形態１）
本実施の形態では、半導体装置を構成するトランジスタの構造の一例について、図面を参
照して説明する。
図１に示すトランジスタ１２０は、基板１００上に設けられたゲート（ゲート配線及びゲ
ート電極を含む（以下、「ゲート電極１０２」と記す））と、ゲート電極１０２上に設け
られたゲート絶縁層１０４と、ゲート絶縁層１０４上に設けられた酸化物半導体層１０８
と、酸化物半導体層１０８の表面上に接するように設けられたシリコン層１１２と、酸化
物半導体層１０８と電気的に接続されたソース（ソース配線及びソース電極を含む（以下
、「ソース電極層１１６ａ」と記す））及びドレイン（ドレイン配線及びドレイン電極を
含む（以下、「ドレイン電極層１１６ｂ」と記す））とを有している（図１参照）。
図１において、図１（Ａ）は上面図を示しており、図１（Ｂ）は図１（Ａ）におけるＡ１
－Ｂ１間の断面図を示しており、図１（Ｃ）は図１（Ａ）におけるＡ２－Ｂ２間の断面図
を示している。
酸化物半導体層１０８は、少なくとも一部がゲート絶縁層１０４を介してゲート電極１０
２と重なるように設けられており、トランジスタ１２０のチャネル領域を形成する層（チ
ャネル層）として機能する。
酸化物半導体層１０８としては、半導体特性を有する酸化物材料を用いればよい。例えば
、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体を用いることがで
き、特に、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体を用いるのが好ましい。なお、Ｍは、ガ
リウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ
）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの場合が
あることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合
がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元
素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているもの
がある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸
化物半導体のうち、Ｍとして少なくともＧａを含む構造の酸化物半導体をＩｎ－Ｇａ－Ｚ
ｎ－Ｏ系酸化物半導体と呼び、該薄膜をＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜とも呼ぶ。
また、酸化物半導体層１０８に適用する酸化物半導体として上記の他にも、Ｉｎ－Ｓｎ－
Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ
系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系
、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の酸化物半導体を適用することができる。
シリコン層１１２は、少なくともゲート電極１０２と重なる領域において、酸化物半導体
層１０８の表面上と接するように設けられている。また、シリコン層１１２は、酸化物半
導体層１０８の一部の表面上に接するように設けられ、酸化物半導体層１０８においてシ
リコン層１１２が設けられていない領域にソース電極層１１６ａ及びドレイン電極層１１
６ｂが接して設けられた構造とすることができる。ここでは、酸化物半導体層１０８にシ
リコン層１１２が設けられていない領域を互いに離間して設け、当該領域にそれぞれソー
ス電極層１１６ａ及びドレイン電極層１１６ｂを接して設ける場合を示している。
また、シリコン層１１２は、ｉ型（真性）シリコンで設けることが好ましい。なお、ここ
でいう「ｉ型シリコン」とは、シリコンに含まれるｐ型もしくはｎ型を付与する不純物が
それぞれ１×１０１７ａｔｏｍｓ／ｃｍ３未満の濃度であり、酸素及び窒素がそれぞれ１
×１０２０ａｔｏｍｓ／ｃｍ３以下の濃度であるシリコンを指す。したがって、このシリ
コンには、リン（Ｐ）あるいはホウ素（Ｂ）等の不純物元素が上述した範囲内で添加され
ていてもよい。なお、シリコン層１１２中に含まれるこれらの不純物の濃度は、二次イオ
ン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃ
ｏｐｙ）を用いて測定を行うことができる。
また、シリコン層１１２の結晶状態としては、非晶質（アモルファス）シリコン、微結晶
シリコン又は多結晶（ポリ）シリコンとすることができる。なお、シリコン層１１２は、
これらの結晶構造のうち、２つ以上の結晶構造（例えば、非晶質構造と微結晶構造（又は
多結晶構造））を含んでいてもよい。
また、シリコン層１１２の形成方法としては、ＣＶＤ法、スパッタ法、蒸着法、塗布法等
を用いることができる。また、シリコン層１１２の膜厚は、１ｎｍ以上５００ｎｍ以下、
好ましくは１０ｎｍ以上１００ｎｍ以下とすることができる。
例えば、アルゴン雰囲気等の水素が含まれない雰囲気又は水素の含有量が少ない雰囲気下
において、スパッタ法でシリコン層１１２を成膜することにより、シリコン層１１２の膜
中に含まれる水素濃度を低減し、当該シリコン層１１２に含まれる水素に起因して酸化物
半導体層１０８の半導体特性が変動することを低減することができる。
また、スパッタ法を用いてシリコン層１１２を成膜する場合、直流（ＤＣ）スパッタ装置
（パルス的にバイアスを与えるパルスＤＣスパッタ装置も含む）を用いることが好ましい
。ＤＣスパッタ装置を用いることにより、ＲＦスパッタ装置を用いる場合と比較して大型
基板にも対応することが可能となる。これは、保護層として酸化シリコン層や窒化シリコ
ン層等の絶縁層を用いる場合と比較すると大きな利点となる。なぜなら、酸化シリコン層
や窒化シリコン層等の絶縁層をスパッタ法により形成する場合（ターゲットとして絶縁体
を用いる場合）には、大型化が困難であるＲＦスパッタを用いる必要があるためである。
ＤＣスパッタ装置を用いてシリコン層１１２を成膜する場合には、シリコンターゲット、
又はホウ素等の不純物が添加されたシリコンターゲットを用いることができる。
図１に示すように、酸化物半導体層１０８のバックチャネル側（ゲート電極１０２と反対
側の表面）に接するようにシリコン層１１２を設けることにより、シリコン層１１２が保
護膜として機能し、水素等が酸化物半導体層１０８に混入することを抑制することができ
る。その結果、水素等の元素の混入に起因する酸化物半導体層１０８の半導体特性の変動
を抑制し、結果的には酸化物半導体層１０８をチャネル層とするトランジスタの電気的特
性のばらつきや劣化を抑制することが可能となる。
また、酸化物半導体層１０８上にソース電極層１１６ａ及びドレイン電極層１１６ｂを設
ける場合、シリコン層１１２はチャネル保護層（チャネルストップ層）として機能させる
ことができる。そのため、酸化物半導体層１０８に接してシリコン層１１２を設けない場
合（チャネルエッチ型）と比較して、酸化物半導体層１０８が露出することによる特性変
化を抑制することができる。シリコン層１１２をチャネル保護層として積極的に機能させ
たい場合には、シリコン層１１２を緻密な膜とすることが好ましい。例えば、ＣＶＤ法を
用いてシリコン層１１２を形成することにより、緻密な膜とすることができる。
シリコン層１１２は、少なくとも酸化物半導体層１０８においてチャネルが形成される領
域の表面と接するように設ければよい。また、シリコン層１１２上に、酸化シリコン膜、
酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜を形成してもよい。シリコン
層１１２上に設ける絶縁膜は、スパッタ法やＣＶＤ法を用いて成膜することにより形成し
てもよいし、シリコン層１１２の表面を酸化（自然酸化も含む）又は窒化させることによ
り設けてもよい。シリコン層１１２の表面を酸化又は窒化するには、酸素雰囲気下又は窒
素雰囲気下でプラズマ処理を行えばよい。
また、図１において、ソース電極層１１６ａはトランジスタ１２０のソースとして機能し
、ドレイン電極層１１６ｂはトランジスタ１２０のドレインとして機能する。なお、トラ
ンジスタ１２０の駆動方法によっては、ソース電極層１１６ａがドレインとして機能し、
ドレイン電極層１１６ｂがソースとして機能する場合もあり得る。
また、図１に示す構成において、酸化物半導体層１０８の表面上に接して設ける材料とし
て、シリコンの他にも、ゲルマニウム、シリコンに対しゲルマニウムが添加されたシリコ
ンゲルマニウム、又は炭化シリコン（ＳｉＣ）を用いてもよい。
次に、シリコン層を酸化物半導体層に接して設けた場合の効果について、計算機シミュレ
ーションに基づいて説明する。なお、ここでは、アモルファスシリコン（ａ－Ｓｉ）とア
モルファス酸化シリコン（ａ－ＳｉＯ２）の水素ブロッキングの効果について検証を行っ
た。
＜計算方法＞
まず、古典分子動力学シミュレーションにより、温度Ｔ＝２７℃、圧力Ｐ＝１ａｔｍにお
いて、各原子の運動方程式を数値的に解くことにより、原子の運動を追跡した。そして、
計算結果から得られるＨの平均自乗変位から、アインシュタインの公式（数式（１））よ
り、Ｈの拡散係数Ｄを求める。この拡散係数Ｄが大きいほど、拡散しやすいことを意味す
る。
Figure 0007183370000001
＜計算モデルと計算条件＞
５４０原子のａ－Ｓｉ中にＨを６０原子（１０ａｔｏｍ％）入れたａ－Ｓｉ：Ｈモデル（
図２７（Ａ）参照）と、５４０原子のａ－ＳｉＯ２中にＨを６０原子（１０ａｔｏｍ％）
入れたａ－ＳｉＯ２：Ｈモデル（図２７（Ｂ）参照）を用意した。ここで、３次元周期境
界条件を課すことで、バルクを計算するモデルとなっている。
本計算で用いた古典分子動力学法では、原子間相互作用を特徴づける経験的ポテンシャル
を定義することで、各原子に働く力を評価する。ａ－Ｓｉ：ＨモデルではＴｅｒｓｏｆｆ
ポテンシャルを用いた。ａ－ＳｉＯ２：Ｈモデルのａ－ＳｉＯ２ではＢｏｒｎ－Ｍａｙｅ
ｒ－ＨｕｇｇｉｎｓポテンシャルとＭｏｒｓｅポテンシャルを用い、ａ－ＳｉＯ２と水素
原子間（シリコン原子と水素原子間、酸素原子と水素原子間）の相互作用では、Ｌｅｎｎ
ａｒｄ－Ｊｏｎｅｓポテンシャルを用いた。計算プログラムとしては、富士通株式会社製
のシミュレーションソフト「Ｍａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ ５．０」を用いた
。
各計算モデルにおいて、温度Ｔ＝２７℃、圧力Ｐ＝１ａｔｍで、１ｎｓｅｃ間（時間刻み
幅０．２ｆｓｅｃ×５００万ステップ）の古典分子動力学シミュレーションを行った。
＜計算結果と考察＞
計算から求まったａ－Ｓｉ中のＨ原子の平均自乗変位と、ａ－ＳｉＯ２中のＨ原子の平均
自乗変位をそれぞれ図２８（Ａ）に示す。図２８（Ａ）において、グラフの傾きがほぼ一
定となっている領域（７０ｐｓｅｃ～１００ｐｓｅｃ）から求めた各計算モデルのＨ原子
の拡散係数Ｄを図２８（Ｂ）に示す。図２８（Ｂ）より、ａ－Ｓｉ中のＨ原子のほうが、
ａ－ＳｉＯ２中のＨ原子よりも拡散係数が小さくなっており、ａ－Ｓｉ中のＨ原子のほう
が、ａ－ＳｉＯ２中のＨ原子よりも拡散しにくいことがわかった。すなわち、ａ－Ｓｉ膜
はａ－ＳｉＯ２膜と比較して水素の混入を防ぐ効果が高いと考えられる。
次に、図１に示す構成において、酸化物半導体層１０８とシリコン層１１２の形状につい
て説明する。なお、以下の説明において、シリコン層１１２の幅（Ｗｂ）、酸化物半導体
層１０８の幅（Ｗｃ）とは、それぞれチャネル幅方向におけるシリコン層１１２の長さ、
酸化物半導体層１０８の長さを指す。また、シリコン層１１２の長さ（Ｌｂ）、酸化物半
導体層１０８の長さ（Ｌｃ）とは、それぞれチャネル長方向におけるシリコン層１１２の
長さ、酸化物半導体層１０８の長さを指す。また、チャネル長方向とは、トランジスタ１
２０においてキャリアが移動する方向と概略平行な方向（ソース電極層１１６ａとドレイ
ン電極層１１６ｂを結ぶ方向）を指し、チャネル幅方向とは、チャネル長方向と概略垂直
な方向を指す。
図１に示すトランジスタは、シリコン層１１２の幅（Ｗｂ）を酸化物半導体層１０８の幅
（Ｗｃ）より大きくすると共に、チャネル幅方向においてシリコン層１１２が酸化物半導
体層１０８の両端部を乗り越える（横断する）ように設ける場合を示している。また、シ
リコン層１１２の長さ（Ｌｂ）を酸化物半導体層１０８の長さ（Ｌｃ）より小さくし、チ
ャネル長方向においてシリコン層１１２に覆われていない領域を２つ設け、当該離間して
設けられた領域にソース電極層１１６ａ及びドレイン電極層１１６ｂが電気的に接続され
るように設ける場合を示している。このように設けることにより、酸化物半導体層１０８
表面の半導体特性の変化に起因して生じるリーク電流を低減することができる。
なお、本実施の形態で示すトランジスタの構成は図１に示したものに限られない。
図１では、酸化物半導体層１０８の長さ（Ｌｃ）を大きくして、チャネル長方向において
ゲート電極１０２の端部を乗り越えるように設ける構成のトランジスタ１２０を示したが
、図３に示すトランジスタ１２１のように、酸化物半導体層１０８の長さ（Ｌｃ）を小さ
くして、酸化物半導体層１０８の全てがゲート電極１０２上に配置される構成としてもよ
い。なお、図３において、図３（Ａ）は上面図を示しており、図３（Ｂ）は図３（Ａ）に
おけるＡ１－Ｂ１の断面図を示している。
また、図１及び図３の構成において、酸化物半導体層１０８と重なる領域において、ソー
ス電極層１１６ａ及びドレイン電極層１１６ｂの幅（Ｗｄ）を酸化物半導体層１０８の幅
（Ｗｃ）より大きくなるように形成してもよい（図４（Ａ）、（Ｂ）参照）。図４（Ａ）
、（Ｂ）にそれぞれ示したトランジスタ１２２及びトランジスタ１２３は、シリコン層１
１２が接していない酸化物半導体層１０８の領域をソース電極層１１６ａ及びドレイン電
極層１１６ｂにより覆うことができるため、酸化物半導体層１０８を保護して信頼性を向
上することができるという利点がある。また、酸化物半導体層１０８と、ソース電極層１
１６ａ及びドレイン電極層１１６ｂとの接触面積を増加し、酸化物半導体層１０８とソー
ス電極層１１６ａ及びドレイン電極層１１６ｂとのコンタクト抵抗を低減することができ
る。
なお、ソース電極層１１６ａ及びドレイン電極層１１６ｂの幅（Ｗｄ）とは、チャネル幅
方向におけるソース電極層１１６ａ及びドレイン電極層１１６ｂの長さを指す。
また、ソース電極層１１６ａ及びドレイン電極層１１６ｂの幅（Ｗｄ）をシリコン層１１
２の幅（Ｗｂ）より大きくなるように形成してもよいし、ソース電極層１１６ａとドレイ
ン電極層１１６ｂのうち一方の幅（Ｗｄ）のみを酸化物半導体層１０８の幅（Ｗｃ）（及
びシリコン層１１２の幅（Ｗｂ））より大きくなるように形成してもよい。
また、本実施の形態で示す構成において、シリコン層１１２の上方及び／又は下方にブラ
ックマトリクス等の遮光部を設け、シリコン層１１２を遮光する構成とすることができる
。シリコン層１１２を遮光する構成とすることにより、シリコン層１１２に光が照射され
ることに起因するトランジスタの電気特性のばらつきを抑制することができる。なお、ゲ
ート電極１０２に遮光性の材料を用いる場合には、シリコン層１１２の上方（ゲート電極
１０２と反対側）にブラックマトリクス等の遮光部を設ければよい。
次に、図１に示すトランジスタの作製方法の一例に関して図２を参照して説明する。
まず、基板１００上にゲート電極１０２を形成し、続いて当該ゲート電極１０２上にゲー
ト絶縁層１０４を形成し、その後、ゲート絶縁層１０４上に酸化物半導体層１０６を形成
する（図２（Ａ）参照）。
基板１００は、絶縁表面を有する基板であればよく、例えば、ガラス基板を用いることが
できる。他にも、基板１００として、セラミック基板、石英基板やサファイア基板等の絶
縁体でなる絶縁性基板、シリコン等の半導体材料でなる半導体基板の表面を絶縁材料で被
覆したもの、金属やステンレス等の導電体でなる導電性基板の表面を絶縁材料で被覆した
ものを用いることができる。また、作製工程の熱処理に耐えられるのであれば、プラスチ
ック基板を用いることもできる。
ゲート電極１０２は、導電膜を基板１００全面に形成した後、フォトリソグラフィ法を用
いて、導電膜をエッチングすることにより形成することができる。
ゲート電極１０２は、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タング
ステン（Ｗ）、チタン（Ｔｉ）等の導電性材料で形成することができる。なお、配線及び
電極としてアルミニウムを用いる場合、アルミニウム単体では耐熱性が低く、腐蝕しやす
い等の問題点があるため、耐熱性導電性材料と組み合わせて形成することが好ましい。
耐熱性導電性材料は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた
元素、上述した元素を成分とする合金、上述した元素を組み合わせた合金、又は上述した
元素を成分とする窒化物で形成することができる。これらの耐熱性導電性材料からなる膜
とアルミニウム（又は銅）を積層させて、配線や電極を形成すればよい。
また、ゲート電極１０２として、可視光に対する透光性を有し且つ導電性が高い材料を用
いて形成してもよい。このような材料として、例えば、インジウム錫酸化物（Ｉｎｄｉｕ
ｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、
有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）等を用いることができる。
ゲート絶縁層１０４は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸
化シリコン膜、酸化アルミニウム膜又は酸化タンタル膜等で形成することができる。また
、これらの膜を積層させて設けてもよい。これらの膜は、例えば、スパッタ法等を用いて
膜厚を１０ｎｍ以上５００ｎｍ以下で形成することができる。
酸化物半導体層１０６は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体を用いて形成することが
できる。この場合、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（例えば、Ｉｎ
２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法で非晶質構造を有する酸
化物半導体層１０６を形成することができる。
スパッタ法の条件としては、例えば、基板１００とターゲットとの距離を３０ｍｍ以上５
００ｍｍ以下、圧力を０．０１Ｐａ以上２．０Ｐａ以下、直流（ＤＣ）電源を０．２５ｋ
Ｗ以上５．０ｋＷ以下、温度を２０℃以上２００℃以下、雰囲気をアルゴン雰囲気、酸素
雰囲気、又はアルゴンと酸素との混合雰囲気とすることができる。
なお、スパッタ法において、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚
分布も均一となるため好ましい。また、酸化物半導体層１０６の膜厚は、５ｎｍ以上２０
０ｎｍ以下程度とすることができる。
酸化物半導体層１０６として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜を形成する場合におい
て、Ｉｎ、Ｇａ及びＺｎを含む酸化物半導体ターゲットに、絶縁性の不純物を含ませてお
いても良い。当該不純物として、酸化シリコン、酸化ゲルマニウム、酸化アルミニウムな
どに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性
窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物が適用され
る。これらの絶縁性酸化物若しくは絶縁性窒化物は、酸化物半導体の電気伝導性を損なわ
ない濃度で添加される。
酸化物半導体層１０６に絶縁性の不純物を含ませることにより、該酸化物半導体層１０６
の結晶化を抑制することができる。酸化物半導体層１０６の結晶化を抑制することにより
、薄膜トランジスタの特性を安定化することが可能となる。また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ
系酸化物半導体に酸化シリコンなどの不純物を含ませておくことで、２００℃以上６００
℃以下の熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことがで
きる。
酸化物半導体層１０６に適用する酸化物半導体として上記の他にも、Ｉｎ－Ｓｎ－Ｚｎ－
Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓ
ｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ
－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の酸化物半導体を適用することができる。また、これら
の酸化物半導体に結晶化を抑制し非晶質状態を保持させる不純物を加えることによって、
薄膜トランジスタの特性を安定化させることができる。当該不純物は、酸化シリコン、酸
化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化
アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニ
ウムなどの絶縁性酸窒化物等である。
次に、酸化物半導体層１０６をエッチングして島状の酸化物半導体層１０８を形成する（
図２（Ｂ）参照）。この際、島状の酸化物半導体層１０８を、少なくともゲート電極１０
２の上方に残存させるように酸化物半導体層１０６をエッチングする。
次に、酸化物半導体層１０８を覆うようにシリコン層１１０を形成する（図２（Ｃ）参照
）。
シリコン層１１０は、スパッタ法により形成することができる。この場合、アルゴン雰囲
気下で、シリコンターゲット、又はホウ素が添加されたシリコンターゲットを用いたＤＣ
スパッタ法でシリコン層１１０を形成することができる。但し、これに限られず、シリコ
ン層１１０をＣＶＤ法等を用いて形成してもよい。なお、成膜条件によっては、酸化物半
導体層１０８とシリコン層１１０との界面に、酸化物半導体層１０８とシリコン層１１０
の混合層（例えば、シリコンの酸化物等）が薄く形成される場合がある。
次に、シリコン層１１０をエッチングして島状のシリコン層１１２を形成する（図２（Ｄ
）参照）。この際、島状のシリコン層１１２を、少なくともゲート電極１０２と重なる領
域に残存させるようにシリコン層１１０をエッチングする。また、酸化物半導体層１０８
の少なくとも一部を露出させるようにシリコン層１１０をエッチングする。
エッチングとしては、例えば、ＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ
Ｈｙｄｒｏｘｉｄｅ、テトラメチルアンモニウムヒドロキシド）を用いたウエットエッ
チングを適用することができる。この場合、酸化物半導体層１０８とシリコン層１１０の
エッチング選択比を大きくとることができ、酸化物半導体層１０８をほとんどエッチング
することなく、シリコン層１１０のエッチングを良好に行うことができる。また、酸化物
半導体層１０８へのダメージを低減することができる。
なお、エッチング選択比とは、例えば、Ａ層とＢ層をエッチングする場合における、Ａ層
のエッチングレートとＢ層のエッチングレートの差を意味する。すなわち、エッチング選
択比が大きいということは、エッチングレートに十分な差を有することを意味する。
次に、ゲート絶縁層１０４、酸化物半導体層１０８及びシリコン層１１２上に導電膜１１
４を形成する（図２（Ｅ）参照）。
導電膜１１４は、スパッタ法や真空蒸着法等を用いて、アルミニウム（Ａｌ）、銅（Ｃｕ
）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ク
ロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、
上述の元素を成分とする合金、または、上述の元素を成分とする窒化物等からなる材料で
形成することができる。
例えば、導電膜１１４を、モリブデン膜やチタン膜の単層構造で形成することができる。
また、導電膜１１４を積層構造で形成してもよく、例えば、アルミニウム膜とチタン膜と
の積層構造とすることができる。また、チタン膜と、アルミニウム膜と、チタン膜とを順
に積層した３層構造としてもよい。また、モリブデン膜とアルミニウム膜とモリブデン膜
とを順に積層した３層構造としてもよい。また、これらの積層構造に用いるアルミニウム
膜として、ネオジムを含むアルミニウム（Ａｌ－Ｎｄ）膜を用いてもよい。さらに、導電
膜１１４を、シリコンを含むアルミニウム膜の単層構造としてもよい。
また、導電膜１１４として、可視光に対する透光性を有し且つ導電性が高い材料を用いて
形成してもよい。このような材料として、例えば、インジウム錫酸化物（Ｉｎｄｉｕｍ
Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機
インジウム、有機スズ、酸化亜鉛（ＺｎＯ）等を用いることができる。
次に、導電膜１１４をエッチングして、ソース電極層１１６ａ、ドレイン電極層１１６ｂ
を形成する（図２（Ｆ）参照）。この際、エッチング条件により導電膜１１４のエッチン
グと同時に、シリコン層１１２もエッチングされ膜減りする場合がある。ここでは、導電
膜１１４のエッチング時に、シリコン層１１２もエッチングされ膜減りする場合を示して
いる。
上記工程において、シリコン層１１２は、導電膜１１４のエッチングの際に酸化物半導体
層１０８のエッチングを抑制するチャネル保護層（チャネルストップ層）として機能する
。なお、酸化物半導体層１０８において、シリコン層１１２が設けられていない領域では
、導電膜１１４のエッチングと同時に酸化物半導体層１０８が膜減りする場合がある。
このように、酸化物半導体層１０８と接するようにシリコン層１１２を設けることにより
、外部から酸化物半導体層１０８に水素等の意図しない元素が混入することを抑制するこ
とができる。
以上の工程により、トランジスタ１２０を作製することができる。
また、トランジスタ１２０を覆うように、保護絶縁層を形成してもよい。保護絶縁層とし
ては、例えば、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン膜、窒化シリコン膜、酸
化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸
化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい
。また、ソース電極層１１６ａ、ドレイン電極層１１６ｂを形成した後、シリコン層１１
２の露出部分を酸化（自然酸化も含む）又は窒化することにより、ソース電極層１１６ａ
とドレイン電極層１１６ｂの間の領域に位置するシリコン層１１２上に酸化シリコン膜、
窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜を形成してもよい。
また、図２の工程において、酸化物半導体層１０８を形成した後、窒素雰囲気下又は大気
雰囲気下において、１００℃以上６００℃以下、代表的には２００℃以上４００℃以下の
熱処理を行うことが好ましい。例えば、窒素雰囲気下で３５０℃、１時間の熱処理を行う
ことができる。この熱処理により島状の酸化物半導体層１０８の原子レベルの再配列が行
われ、酸化物半導体層１０８中におけるキャリアの移動を阻害する歪みを解放できる点で
重要である。
また、熱処理を行うタイミングは、酸化物半導体層１０６の形成後であれば特に限定され
ず、シリコン層１１０を形成した後、島状のシリコン層１１２を形成した後、導電膜１１
４を形成した後、ソース電極層１１６ａ及びドレイン電極層１１６ｂを形成した後又は保
護絶縁層を形成した後に行ってもよい。なお、熱処理の条件等によっては、酸化物半導体
層１０８とシリコン層１１２との界面に酸化物半導体層１０８とシリコン層１１２の混合
層（例えば、シリコンの酸化物等）が薄く形成される場合がある。
その後、各種電極や配線を形成することでトランジスタ１２０を具備する半導体装置が完
成する。
なお、上記図２では、酸化物半導体層１０８を形成した後にシリコン層１１０を形成する
場合を示したが、酸化物半導体層１０６とシリコン層１１０を連続して積層させて形成し
た後、複数のマスクを用いてそれぞれシリコン層１１２と酸化物半導体層１０８にパター
ニングしてもよい。この場合の作製方法に関して図２５を参照して説明する。
まず、基板１００上にゲート電極１０２を形成し、続いて当該ゲート電極１０２上にゲー
ト絶縁層１０４を形成する。続いて、ゲート絶縁層１０４上に酸化物半導体層１０６とシ
リコン層１１０を順に積層して形成した後、レジストマスク１７５を選択的に形成する（
図２５（Ａ）参照）。ゲート絶縁層１０４からシリコン層１１０まで、又は酸化物半導体
層１０６からシリコン層１１０までは連続して成膜することが好ましい。
次に、レジストマスク１７５を用いて、シリコン層１１０及び酸化物半導体層１０６の不
要な部分をエッチングし、島状の酸化物半導体層１０８及びシリコン層１１１を形成する
（図２５（Ｂ）参照）。その後、レジストマスク１７５を除去する。
次に、シリコン層１１１上にレジストマスク１７６を形成し、当該レジストマスク１７６
を用いて、露出したシリコン層１１１をエッチングすることにより、島状のシリコン層１
１２を形成する（図２５（Ｃ）参照）。
次に、ゲート絶縁層１０４、酸化物半導体層１０８及びシリコン層１１２上に導電膜１１
４を形成した後（図２５（Ｄ）参照）、当該導電膜１１４をエッチングして、ソース電極
層１１６ａ、ドレイン電極層１１６ｂを形成する（図２５（Ｅ）参照）。
以上の工程により、図２６に示すようなトランジスタ１２４を作製することができる。図
２６で示すトランジスタ１２４は、シリコン層１１２の幅（Ｗｂ）と酸化物半導体層１０
８の幅（Ｗｃ）が等しくなるように設ける場合を示している。なお、図２６において、図
２６（Ａ）は上面図を示しており、図２６（Ｂ）は図２６（Ａ）におけるＡ１－Ｂ１間の
断面図を示しており、図２６（Ｃ）は図２６（Ａ）におけるＡ２－Ｂ２間の断面図を示し
ている。
このように、酸化物半導体層１０６とシリコン層１１０を連続して形成することにより、
酸化物半導体層１０６の表面にエッチング剤やプラズマ等に起因するダメージが加わるこ
とを低減することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、上記実施の形態１と異なるトランジスタの作製方法及び構成について
、図面を参照して説明する。
はじめに、トランジスタの作製方法について図５を参照して説明する。なお、本実施の形
態で示す作製工程（適用できる材料等）は多くの部分で上記実施の形態１と共通している
。したがって、以下においては、重複する部分の説明は省略し、異なる点について詳細に
説明する。
まず、基板１００上にゲート電極１０２を形成し、続いて当該ゲート電極１０２上にゲー
ト絶縁層１０４を形成する。続いて、ゲート絶縁層１０４上に酸化物半導体層１０６とシ
リコン層１１０を順に積層して形成した後、レジストマスク１７１を選択的に形成する（
図５（Ａ）参照）。ゲート絶縁層１０４からシリコン層１１０まで、又は酸化物半導体層
１０６からシリコン層１１０までは連続して成膜することが好ましい。
次に、レジストマスク１７１を用いて、シリコン層１１０をエッチングし、島状のシリコ
ン層１１１を形成する（図５（Ｂ）参照）。ここでは、アルカリ系のエッチング液を用い
たウエットエッチングを行う。アルカリ系のエッチング液を用いることにより、酸化物半
導体層１０６とシリコン層１１０のエッチング選択比を大きくとることができ、シリコン
層１１０を選択的にエッチングすることができる。なお、アルカリ系のエッチング液とし
ては、例えば、ＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘ
ｉｄｅ、テトラメチルアンモニウムヒドロキシド）を用いることができる。
次に、レジストマスク１７１を用いて、酸化物半導体層１０６をエッチングし、島状の酸
化物半導体層１０８を形成する（図５（Ｃ）参照）。ここでは、酸系のエッチング液を用
いたウエットエッチングを行う。酸系のエッチング液を用いることにより、酸化物半導体
層１０６とシリコン層１１１のエッチング選択比を大きくとることができ、酸化物半導体
層１０６を選択的にエッチングすることができる。なお、酸系のエッチング液としては、
例えば、リン酸、酢酸、硝酸及び水の混合液（混酸アルミともいう）を用いることができ
る。
次に、レジストマスク１７１を用いて、シリコン層１１１をエッチングし、島状のシリコ
ン層１１２を形成する（図５（Ｄ）参照）。ここでは、再度アルカリ系のエッチング液を
用いたウエットエッチングを行う。アルカリ系のエッチング液を用いることにより、酸化
物半導体層１０８とシリコン層１１１のエッチング選択比を大きくとることができ、シリ
コン層１１１を選択的にエッチングすることができる。ここでは、エッチングが等方的に
進行し、シリコン層１１１の側面がエッチング（サイドエッチング）される。なお、アル
カリ系のエッチング液としては、例えば、ＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍ
ｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ、テトラメチルアンモニウムヒドロキシド）を用いるこ
とができる。
このように、酸化物半導体層のエッチング後に続けてシリコン層をエッチングすることで
、マスクを追加することなく酸化物半導体層とシリコン層のエッチングを行うことができ
るため、工程を簡略化することができる。
次に、ゲート絶縁層１０４、酸化物半導体層１０８及びシリコン層１１２上に導電膜を形
成した後、当該導電膜をエッチングして、ソース電極層１１６ａ、ドレイン電極層１１６
ｂを形成する（図５（Ｅ）参照）。
以上の工程により、図６に示すようなトランジスタ１３０を作製することができる。なお
、図６において、図６（Ａ）は上面図を示しており、図６（Ｂ）は図６（Ａ）におけるＡ
１－Ｂ１間の断面図を示しており、図６（Ｃ）は図６（Ａ）におけるＡ２－Ｂ２間の断面
図を示している。
図５に示す作製方法を用いた場合には、図６に示すように、シリコン層１１２の幅（Ｗｂ
）が酸化物半導体層１０８の幅（Ｗｃ）より小さくなると共に、シリコン層１１２の長さ
（Ｌｂ）が酸化物半導体層１０８の長さ（Ｌｃ）より小さくなる。
図５の作製工程において、酸化物半導体層１０６とシリコン層１１０を連続して形成する
ことにより、酸化物半導体層１０６の表面にエッチング剤やプラズマ等に起因するダメー
ジが加わることを低減することができる。酸化物半導体層上に当該酸化物半導体層とエッ
チング選択比がとれるシリコン層を設けることにより、酸化物半導体層とシリコン層のエ
ッチングを行う場合であっても、マスクを追加することなく、工程を簡略化することがで
きる。
なお、トランジスタ１３０を形成後、当該トランジスタ１３０を覆うように保護絶縁層を
形成してもよい。また、図５の工程において、酸化物半導体層１０８を形成した後、窒素
雰囲気下又は大気雰囲気下において、熱処理を行ってもよい。
なお、図６に示すトランジスタ１３０の作製方法は、図５に示した方法に限られない。例
えば、図５（Ｃ）まで行った後、レジストマスク１７１に対して、酸素プラズマによるア
ッシングを行うことにより、レジストマスク１７１を等方的に縮小させてシリコン層１１
１の一部を露出させた後、シリコン層１１１の露出した部分をエッチングすることによっ
て、シリコン層１１２を形成してもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
本実施の形態では、上記実施の形態１、２と異なるトランジスタ及びその作製方法につい
て、図面を参照して説明する。なお、本実施の形態で示す作製工程（適用できる材料等）
は多くの部分で上記実施の形態１と共通している。したがって、以下においては、重複す
る部分の説明は省略し、異なる点について詳細に説明する。
図７に示すトランジスタ１４０は、基板１００上に設けられたゲート電極１０２と、ゲー
ト電極１０２上に設けられたゲート絶縁層１０４と、ゲート絶縁層１０４上に設けられた
酸化物半導体層１０８と、酸化物半導体層１０８の表面上に接するように設けられたシリ
コン層１１２と、酸化物半導体層１０８の表面上に接するように設けられたソース電極層
１１６ａ及びドレイン電極層１１６ｂとを有し、酸化物半導体層１０８においてソース電
極層１１６ａ及びドレイン電極層１１６ｂと接する領域に低抵抗領域１０９ａ、１０９ｂ
が設けられている。
つまり、本実施の形態で示すトランジスタ１４０は、上記実施の形態で示した構成におい
て、酸化物半導体層１０８のうちシリコン層１１２が設けられていない領域に低抵抗領域
１０９ａ、１０９ｂを追加した構成となっている。なお、図７において、図７（Ａ）は上
面図を示しており、図７（Ｂ）は図７（Ａ）におけるＡ１－Ｂ１の断面図を示している。
低抵抗領域１０９ａ、１０９ｂは、酸化物半導体層１０８において、酸素欠損させる（シ
リコン層１１２が接する領域と比較して酸素欠損状態とする）ことにより設けることがで
きる。酸素欠損は、酸化物半導体層１０８におけるシリコン層１１２が設けられていない
領域に選択的に水素、アルゴン等の還元性のガスでプラズマ処理することにより設ければ
よい。
他にも、酸化物半導体層１０８に選択的に水素を添加することにより、低抵抗領域１０９
ａ、１０９ｂを設けてもよい。
低抵抗領域１０９ａ、１０９ｂは、トランジスタ１４０においてソース領域又はドレイン
領域として機能し、低抵抗領域１０９ａにソース電極層１１６ａを接して設け、低抵抗領
域１０９ｂにドレイン電極層１１６ｂを接して設けることによって、酸化物半導体層１０
８とソース電極層１１６ａ及びドレイン電極層１１６ｂとのコンタクト抵抗を低減するこ
とができる。
次に、図７に示すトランジスタの作製方法の一例に関して図８を参照して説明する。
まず、上記図２（Ａ）～図２（Ｄ）で示した工程を行い、シリコン層１１２のエッチング
に使用したレジストマスク１７２を残存させる（図８（Ａ）参照）。
次に、レジストマスク１７２を用いて、酸化物半導体層１０８に水素、アルゴン等の還元
性のガスでプラズマ処理し、当該酸化物半導体層１０８に低抵抗領域１０９ａ、１０９ｂ
を形成する（図８（Ｂ）参照）。
次に、ゲート絶縁層１０４、酸化物半導体層１０８及びシリコン層１１２上に導電膜１１
４を形成する（図８（Ｃ）参照）。なお、導電膜１１４が酸化物半導体層１０８の低抵抗
領域１０９ａ、１０９ｂに接するように形成する。
次に、導電膜１１４をエッチングして、ソース電極層１１６ａ、ドレイン電極層１１６ｂ
を形成する（図８（Ｄ）参照）。
以上の工程により、トランジスタ１４０を作製することができる。
なお、トランジスタ１４０を形成後、当該トランジスタ１４０を覆うように保護絶縁層を
形成してもよい。また、図８の工程において、酸化物半導体層１０８を形成した後、窒素
雰囲気下又は大気雰囲気下において、熱処理を行ってもよい。
なお、図７、図８では、酸化物半導体層１０８に低抵抗領域１０９ａ、１０９ｂを設ける
ことにより、酸化物半導体層１０８とソース電極層１１６ａ及びドレイン電極層１１６ｂ
とのコンタクト抵抗を低減する場合を示したが、これに限られない。
図９（Ａ）、（Ｂ）に示すトランジスタ１４１のように、酸化物半導体層１０８とソース
電極層１１６ａ及びドレイン電極層１１６ｂとの間に、それぞれ第１の金属酸化物層１１
５ａ、第２の金属酸化物層１１５ｂを設けた構成としてもよい。なお、図９において、図
９（Ａ）は上面図を示しており、図９（Ｂ）は図９（Ａ）におけるＡ１－Ｂ１の断面図を
示している。
第１の金属酸化物層１１５ａ、第２の金属酸化物層１１５ｂは、少なくとも酸化物半導体
層１０８より抵抗が小さい金属酸化物で設ければよい。
また、第１の金属酸化物層１１５ａ、第２の金属酸化物層１１５ｂは、酸化物半導体層１
０８と同じ材料を用い、且つ、異なる成膜条件で設けることができる。例えば、酸化物半
導体層１０８、第１の金属酸化物層１１５ａ、第２の金属酸化物層１１５ｂとしてＩｎ－
Ｇａ－Ｚｎ－Ｏ系非単結晶膜を用いる場合、第１の金属酸化物層１１５ａ、第２の金属酸
化物層１１５ｂのＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜の成膜条件における酸素ガス流量と
アルゴンガス流量の比よりも酸化物半導体層１０８のＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜
の成膜条件における酸素ガス流量の占める比率が多い条件とする。具体的には、第１の金
属酸化物層１１５ａ、第２の金属酸化物層１１５ｂのＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜
の成膜条件を、希ガス（アルゴン、又はヘリウムなど）雰囲気下（または酸素ガス１０％
以下、アルゴンガス９０％以上）とし、酸化物半導体層１０８のＩｎ－Ｇａ－Ｚｎ－Ｏ系
非単結晶膜の成膜条件を、酸素混合雰囲気下（酸素ガス流量は希ガス流量より多い）とす
ることができる。
このように、酸化物半導体層１０８とソース電極層１１６ａ及びドレイン電極層１１６ｂ
との間に第１の金属酸化物層１１５ａ、第２の金属酸化物層１１５ｂをそれぞれ設けるこ
とによって、ソース電極層１１６ａ及びドレイン電極層１１６ｂからのキャリアの注入障
壁が低減できるため、酸化物半導体層１０８とソース電極層１１６ａ及びドレイン電極層
１１６ｂとのコンタクト抵抗を低減することができる。
なお、第１の金属酸化物層１１５ａ、第２の金属酸化物層１１５ｂは、上記図２（Ａ）～
（Ｄ）までの工程を行った後、シリコン層１１２及び酸化物半導体層１０８上に金属酸化
物層と導電膜１１４を順に積層して形成し、導電膜１１４と同様にエッチングすることに
より形成することができる。この際、エッチング条件と選択する材料により、導電膜１１
４と金属酸化物層、又は導電膜１１４と金属酸化物層と酸化物半導体層１０８が同時にエ
ッチングされる場合がある。
また、図９（Ｃ）に示すトランジスタ１４２のように、酸化物半導体層１０８に低抵抗領
域１０９ａ、１０９ｂを設けると共に、第１の金属酸化物層１１５ａ、第２の金属酸化物
層１１５ｂを設けた構成としてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本実施の形態では、上記実施の形態１～３と異なるトランジスタ及びその作製方法につい
て、図面を参照して説明する。なお、本実施の形態で示す作製工程（適用できる材料等）
は多くの部分で上記実施の形態１と共通している。したがって、以下においては、重複す
る部分の説明は省略し、異なる点について詳細に説明する。
図１０（Ａ）、（Ｂ）に示すトランジスタ１５０は、基板１００上に設けられたゲート電
極１０２と、ゲート電極１０２上に設けられたゲート絶縁層１０４と、ゲート絶縁層１０
４上に設けられたソース電極層１１６ａ及びドレイン電極層１１６ｂと、ソース電極層１
１６ａ及びドレイン電極層１１６ｂ上に設けられると共にゲート電極１０２の上方であっ
てソース電極層１１６ａとドレイン電極層１１６ｂの間の領域に位置するゲート絶縁層１
０４上に設けられた酸化物半導体層１０８と、酸化物半導体層１０８を覆って設けられた
シリコン層１１２を有している。
つまり、本実施の形態で示すトランジスタ１５０、トランジスタ１５１は、上記実施の形
態で示した構成において、ソース電極層１１６ａ及びドレイン電極層１１６ｂと酸化物半
導体層１０８の上下（積層順）を入れ替えた構成となっている。図１０に示した構造をボ
トムゲート・ボトムコンタクト型とも呼ぶ。なお、図１０において、図１０（Ａ）は上面
図を示しており、図１０（Ｂ）は図１０（Ａ）におけるＡ１－Ｂ１の断面図を示している
。
図１０（Ａ）、（Ｂ）に示すように、酸化物半導体層１０８のバックチャネル側（ゲート
電極１０２と反対側の表面）に接するようにシリコン層１１２を設けることにより、水素
が酸化物半導体層１０８に混入することを抑制することができる。その結果、水素の混入
に起因する酸化物半導体層１０８の半導体特性の変動を抑制し、ひいては酸化物半導体層
１０８をチャネル層とするトランジスタの特性の変動を抑制することが可能となる。
また、図１０（Ｃ）に示すトランジスタ１５１のように、ソース電極層１１６ａ及びドレ
イン電極層１１６ｂと酸化物半導体層１０８との間に、金属酸化物層１１５ａ、１１５ｂ
を設けた構成としてもよい。金属酸化物層１１５ａ、１１５ｂを設けることにより、酸化
物半導体層１０８とソース電極層１１６ａ及びドレイン電極層１１６ｂとのコンタクト抵
抗を低減することができる。
次に、図１０（Ａ）、（Ｂ）に示すトランジスタの作製方法の一例に関して図１１を参照
して説明する。
まず、基板１００上にゲート電極１０２を形成し、続いて当該ゲート電極１０２上にゲー
ト絶縁層１０４を形成し、その後、ゲート絶縁層１０４上にソース電極層１１６ａ及びド
レイン電極層１１６ｂを形成する（図１１（Ａ）参照）。
次に、ソース電極層１１６ａ及びドレイン電極層１１６ｂを覆うように酸化物半導体層１
０６を形成する（図１１（Ｂ）参照）。
次に、酸化物半導体層１０６をエッチングして島状の酸化物半導体層１０８を形成する（
図１１（Ｃ）参照）。この際、島状の酸化物半導体層１０８を、少なくともゲート電極１
０２の上方に残存させるように酸化物半導体層１０６をエッチングする。
次に、酸化物半導体層１０８を覆うようにシリコン層１１０を形成する（図１１（Ｄ）参
照）。
次に、シリコン層１１０をエッチングして島状のシリコン層１１２を形成する（図１１（
Ｅ）参照）。
以上の工程により、トランジスタ１５０を作製することができる。
なお、トランジスタ１５０を形成後、当該トランジスタ１５０を覆うように保護絶縁層を
形成してもよい。また、図１１の工程において、酸化物半導体層１０８を形成した後、窒
素雰囲気下又は大気雰囲気下において、熱処理を行ってもよい。
また、図１０（Ｃ）に示すトランジスタを作製する場合には、図１１（Ａ）において、ゲ
ート絶縁層１０４上にソース電極層１１６ａ及びドレイン電極層１１６ｂを構成する導電
膜と、金属酸化物層１１５ａ、１１５ｂを構成する金属酸化物層を順に積層して形成した
後、エッチングすればよい。また、図１０（Ｃ）に示す構造は、酸化物半導体層１０６を
エッチングして島状の酸化物半導体層１０８を形成する際に、金属酸化物層１１５ａ、１
１５ｂも同時にエッチングされる場合を示している。
なお、図１１では、酸化物半導体層１０８を完全に覆うように島状のシリコン層１１２を
形成する場合を示しているが、これに限られない。シリコン層１１２は、少なくとも酸化
物半導体層１０８においてチャネルが形成される領域に接するように設ければよく、例え
ば、図１２に示すトランジスタ１５２のように、酸化物半導体層１０８の一部に接するよ
うにシリコン層１１２を設けることができる。図１２では、シリコン層１１２を酸化物半
導体層１０８の一部に接するように形成し（ソース電極層１１６ａ及びドレイン電極層１
１６ｂとは接しないように形成し）、シリコン層１１２、酸化物半導体層１０８、ソース
電極層１１６ａ及びドレイン電極層１１６ｂ上に保護絶縁層１１９を設ける場合を示して
いる。
保護絶縁層１１９としては、例えば、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン膜
、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒
化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は
積層で形成すればよい。
なお、図１２において、図１２（Ａ）は上面図を示しており、図１２（Ｂ）は図１２（Ａ
）におけるＡ１－Ｂ１の断面図を示している。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
本実施の形態では、上記実施の形態１～４で示したトランジスタを具備する半導体装置の
使用形態の一例である表示装置の作製工程について、図面を用いて説明する。なお、本実
施の形態で示す作製工程（適用できる材料等）の一部は多くの部分で上記実施の形態１と
共通している。したがって、以下においては、重複する部分の説明は省略し、異なる点に
ついて詳細に説明する。なお、以下の説明において、図１５～図１９は上面図を示してお
り、図１３、図１４は図１５～図１９におけるＡ３－Ｂ３、Ａ４－Ｂ４間の断面図を示し
ている。
まず、絶縁表面を有する基板１００上に配線及び電極（ゲート電極１０２を含むゲート配
線、容量配線３０８、第１の端子３２１）を形成し、その後、ゲート絶縁層１０４と酸化
物半導体層１０６を続けて形成する（図１３（Ａ）、図１５参照）。
容量配線３０８、第１の端子３２１はゲート電極１０２と同一の材料を用いて同時に形成
することができる。
次に、酸化物半導体層１０６をエッチングして島状の酸化物半導体層１０８を形成した後
（図１６参照）、酸化物半導体層１０８を覆うようにシリコン層１１０を形成する（図１
３（Ｂ）参照）。この際、島状の酸化物半導体層１０８を、少なくともゲート電極１０２
の上方に残存させるように酸化物半導体層１０６をエッチングする。
次に、シリコン層１１０をエッチングして島状のシリコン層１１２を形成する（図１３（
Ｃ）、図１７参照）。この際、島状のシリコン層１１２を、少なくともゲート電極１０２
と重なる領域に残存させるようにシリコン層１１０をエッチングする。また、酸化物半導
体層１０８の少なくとも一部を露出させるようにシリコン層１１０をエッチングする。
次に、第１の端子３２１を露出させるようにゲート絶縁層１０４にコンタクトホール３１
３を形成した後、ゲート絶縁層１０４、酸化物半導体層１０８及びシリコン層１１２を覆
うように導電膜１１４を形成する（図１３（Ｄ）参照）。これにより、導電膜１１４と第
１の端子３２１がコンタクトホール３１３を介して電気的に接続される。
次に、導電膜１１４をエッチングして、ソース電極層１１６ａ、ドレイン電極層１１６ｂ
、接続電極３２０、第２の端子３２２を形成する（図１４（Ａ）、図１８参照）。この際
、シリコン層１１２は酸化物半導体層１０８のチャネル保護層として機能する。
第２の端子３２２は、ソース配線（ソース電極層１１６ａを含むソース配線）と電気的に
接続する構成とすることができる。また、接続電極３２０は、第１の端子３２１と直接接
続する構成とすることができる。
以上の工程により、トランジスタ１６０を作製することができる。
次に、２００℃以上６００℃以下、代表的には３００℃以上５００℃以下の熱処理を行う
ことが好ましい。例えば、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理
により酸化物半導体層１０８を構成するＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜の原子レベル
の再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、
ここでの熱処理（光アニールも含む）は効果的である。なお、熱処理を行うタイミングは
、酸化物半導体層１０６の成膜後であれば特に限定されず、例えば、後に形成する画素電
極の形成後に行ってもよい。
次に、トランジスタ１６０を覆うように保護絶縁層３４０を形成し、当該保護絶縁層３４
０を選択的にエッチングしてドレイン電極層１１６ｂに達するコンタクトホール３２５、
接続電極３２０に達するコンタクトホール３２６及び第２の端子３２２に達するコンタク
トホール３２７を形成する（図１４（Ｂ）参照）。
次に、ドレイン電極層１１６ｂと電気的に接続する透明導電層３１０、接続電極３２０に
電気的に接続する透明導電層３２８及び第２の端子３２２に電気的に接続する透明導電層
３２９を形成する（図１４（Ｃ）、図１９参照）。
透明導電層３１０は画素電極として機能し、透明導電層３２８、３２９はＦＰＣとの接続
に用いられる電極または配線となる。より具体的には、接続電極３２０上に形成された透
明導電層３２８をゲート配線の入力端子として機能する接続用の端子電極として用い、第
２の端子３２２上に形成された透明導電層３２９をソース配線の入力端子として機能する
接続用の端子電極として用いることができる。
また、容量配線３０８、ゲート絶縁層１０４、保護絶縁層３４０及び透明導電層３１０に
より保持容量を形成することができる。この場合、容量配線３０８と透明導電層３１０が
電極となり、ゲート絶縁層１０４と保護絶縁層３４０が誘電体となる。
透明導電層３１０、３２８、３２９は、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウム
酸化スズ合金（Ｉｎ２Ｏ３－ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合
金（Ｉｎ２Ｏ３－ＺｎＯ）等をスパッタ法や真空蒸着法等を用いて形成することができる
。例えば、透明導電膜を成膜した後、当該透明導電膜上にレジストマスクを形成し、エッ
チングにより不要な部分を除去することにより透明導電層３１０、３２８、３２９を形成
することができる。
以上の工程により、ボトムゲート型のｎチャネル型薄膜トランジスタや保持容量等の素子
を完成させることができる。そして、これらの素子を個々の画素に対応してマトリクス状
に配置することにより、アクティブマトリクス型の表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本実施の形態では、薄膜トランジスタを具備する半導体装置として液晶表示装置の例を示
す。まず、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図２
０を用いて説明する。図２０（Ａ１）（Ａ２）は、第１の基板４００１上に形成された酸
化物半導体層を有する薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、
第２の基板４００６との間にシール材４００５によって封止したパネルの上面図であり、
図２０（Ｂ）は、図２０（Ａ１）（Ａ２）のＭ－Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２０（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２０（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は
、薄膜トランジスタを複数有しており、図２０（Ｂ）では、画素部４００２に含まれる薄
膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１
１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０
２１が設けられている。
薄膜トランジスタ４０１０、４０１１は、上記実施の形態で示した構造を適用することが
できる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄
膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレ
ス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲ
Ｐ（Ｆｉｂｅｒｇｌａｓｓ－Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポ
リビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを
用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィル
ムで挟んだ構造のシートを用いることもできる。
また、４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり
、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するた
めに設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３
１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続さ
れる。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４
０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４
００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ～
１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。
なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置の例であるが、液晶表示装
置は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内
側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側
に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板
及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリク
スとして機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トラン
ジスタの信頼性を向上させるため、薄膜トランジスタを保護膜や平坦化絶縁膜として機能
する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜
は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのもの
であり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化シリコン膜、窒化シ
リコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミ
ニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形
成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定さ
れず種々の方法で形成すればよい。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化シリコン膜を形成する。保護膜として酸化シ
リコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒ
ロック防止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目とし
て、スパッタ法を用いて窒化シリコン膜を形成する。保護膜として窒化シリコン膜を用い
ると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化さ
せることを抑制することができる。
また、保護膜を形成した後に、半導体層のアニール（２００℃以上４００℃以下）を行っ
てもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ－Ｏ－Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、半導体層のアニール（２００℃以上４００℃以下）を行ってもよ
い。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置
を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す）、イ
ンジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導
電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。
また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが
好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０
１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図２０においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
本実施の形態では、トランジスタを具備する半導体装置の一例として電子ペーパーを示す
。
図２１は、半導体装置の一例としてアクティブマトリクス型の電子ペーパーを示す。半導
体装置に用いられる薄膜トランジスタ５８１としては、上記実施の形態１～５で示す薄膜
トランジスタと同様に作製できる。
図２１の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせることによって、球形粒子の向きを制御し、表示を行う方法である。
基板５８０上に設けられた薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジス
タであり、ソース電極層又はドレイン電極層が第１の電極層５８７と、絶縁層５８３、５
８４、５８５に形成されたコンタクトホールを介して電気的に接続している。第１の電極
層５８７と第２の電極層５８８との間には、黒色領域５９０ａ及び白色領域５９０ｂを有
し、周りが液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられてお
り、球形粒子５８９の周囲は樹脂等の充填材５９５が設けられている（図２１参照）。図
２１においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電
極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられ
る共通電位線と電気的に接続される。上記実施の形態に示す共通接続部を用いて、一対の
基板間に配置される導電性粒子を介して、基板５９６に設けられた第２の電極層５８８と
共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。その場合、
透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０
μｍ～２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間
に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えら
れると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することがで
きる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーと
よばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライ
トは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能で
ある。また、表示部に電源が供給されない場合であっても、一度表示した像を保持するこ
とが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示
装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存し
ておくことが可能となる。
以上のように、半導体装置として信頼性の高い電子ペーパーを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
本実施の形態では、トランジスタを具備する半導体装置として発光表示装置の例を示す。
表示装置が有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光
素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化
合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、
後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図２２を用いて説明する。図２２（Ａ）は、第１の基板４５０１上に形成
された薄膜トランジスタ４５０９、４５１０及び発光素子４５１１を、第２の基板４５０
６との間にシール材４５０５によって封止した、パネルの上面図であり、図２２（Ｂ）は
、図２２（Ａ）のＨ－Ｉにおける断面図に相当する。なお、ここでは、発光素子として有
機ＥＬ素子を用いて説明する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図２２（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、上記実施の形態で示した構造を適用することが
できる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄
膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の
構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４
５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなけ
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２２の構成に
限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
上記実施の形態で示したトランジスタを具備する半導体装置は、さまざまな電子機器（遊
技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（
テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタル
カメラ、デジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機（携
帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチ
ンコ機などの大型ゲーム機などが挙げられる。
図２３（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２３（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２４（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２４（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも半導体装
置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる
。図２４（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータ
を読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有
する機能を有する。なお、図２４（Ａ）に示す携帯型遊技機が有する機能はこれに限定さ
れず、様々な機能を有することができる。
図２４（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも半導体装置を備えた構成であればよく、その他付属設備が
適宜設けられた構成とすることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
１００ 基板
１０２ ゲート電極
１０４ ゲート絶縁層
１０６ 酸化物半導体層
１０８ 酸化物半導体層
１０９ａ 低抵抗領域
１０９ｂ 低抵抗領域
１１０ シリコン層
１１１ シリコン層
１１２ シリコン層
１１４ 導電膜
１１５ａ 金属酸化物層
１１５ｂ 金属酸化物層
１１６ａ ソース電極層
１１６ｂ ドレイン電極層
１１９ 保護絶縁層
１２０ トランジスタ
１２１ トランジスタ
１２２ トランジスタ
１２３ トランジスタ
１２４ トランジスタ
１３０ トランジスタ
１４０ トランジスタ
１４１ トランジスタ
１４２ トランジスタ
１５０ トランジスタ
１５１ トランジスタ
１５２ トランジスタ
１６０ トランジスタ
１７１ レジストマスク
１７２ レジストマスク
１７５ レジストマスク
１７６ レジストマスク
３０８ 容量配線
３１０ 透明導電層
３１３ コンタクトホール
３２０ 接続電極
３２１ 第１の端子
３２２ 第２の端子
３２５ コンタクトホール
３２６ コンタクトホール
３２７ コンタクトホール
３２８ 透明導電層
３２９ 透明導電層
３４０ 保護絶縁層
５８０ 基板
５８１ 薄膜トランジスタ
５８３ 絶縁層
５８７ 第１の電極層
５８８ 第２の電極層
５８９ 球形粒子
５９４ キャビティ
５９５ 充填材
５９６ 基板
４００１ 第１の基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 第２の基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４５０１ 第１の基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 第２の基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 第２の電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 第１の電極層
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
５９０ａ 黒色領域
５９０ｂ 白色領域
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部

Claims (2)

  1. 第１の基板上の画素部に配置されたトランジスタを有し、
    前記トランジスタのゲート電極として機能する領域を有する第１の導電層を有し、
    前記第１の導電層上の第１の絶縁層を有し、
    前記第１の絶縁層上に位置し、インジウム（Ｉｎ）、ガリウム（Ｇａ）および亜鉛（Ｚｎ）を有する酸化物半導体層を有し、
    前記酸化物半導体層上に位置し、前記酸化物半導体層の第１の領域と接するシリコン酸化物層を有し、
    前記シリコン酸化物層上にシリコンを含む層を有し、
    前記酸化物半導体層は、前記第１の領域を挟むように第２の領域及び第３の領域を有し、
    前記第２の領域及び前記第３の領域は、前記シリコン酸化物層と接さず、
    前記第２の領域と電気的に接続され、前記トランジスタのソース電極又はドレイン電極の一方として機能する領域を有する第２の導電層を有し、
    前記第３の領域と電気的に接続され、前記トランジスタのソース電極又はドレイン電極の他方として機能する領域を有する第３の導電層を有し、
    前記シリコンを含む層上に平坦化絶縁膜を有し、
    前記平坦化絶縁膜上に、前記第２の導電層又は前記第３の導電層と電気的に接続する画素電極を有し、
    前記画素電極上にＥＬ層を有し、
    前記ＥＬ層上に対向電極を有し、
    前記対向電極上に充填材を有し、
    前記充填材上に第２の基板を有し、
    前記第１の導電層は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を有する膜と、アルミニウム又は銅とを積層されたものであり、
    前記第２の導電層および前記第３の導電層は、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属を有し、
    前記シリコン酸化物層は、前記酸化物半導体層の側面と接する領域を有し、
    前記トランジスタのチャネル幅方向において、前記シリコンを含む層は、前記酸化物半導体層の両端部を越えて設けられ、
    前記シリコンを含む層は、前記第１の絶縁層と接する領域を有する、表示装置。
  2. 請求項１に記載の表示装置を有する電子機器。
JP2021179946A 2009-02-13 2021-11-04 表示装置、電子機器 Active JP7183370B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022186251A JP7427755B2 (ja) 2009-02-13 2022-11-22 表示装置、電子機器
JP2024008435A JP2024050664A (ja) 2009-02-13 2024-01-24 表示装置、電子機器

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009030969 2009-02-13
JP2009030969 2009-02-13
JP2019201215A JP6876772B2 (ja) 2009-02-13 2019-11-06 トランジスタ
JP2021073860A JP6944608B2 (ja) 2009-02-13 2021-04-26 表示装置
JP2021147280A JP6974650B1 (ja) 2009-02-13 2021-09-10 表示装置、電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021147280A Division JP6974650B1 (ja) 2009-02-13 2021-09-10 表示装置、電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022186251A Division JP7427755B2 (ja) 2009-02-13 2022-11-22 表示装置、電子機器

Publications (2)

Publication Number Publication Date
JP2022028717A JP2022028717A (ja) 2022-02-16
JP7183370B2 true JP7183370B2 (ja) 2022-12-05

Family

ID=42559108

Family Applications (11)

Application Number Title Priority Date Filing Date
JP2010027583A Active JP5656322B2 (ja) 2009-02-13 2010-02-10 半導体装置
JP2014235401A Active JP5961242B2 (ja) 2009-02-13 2014-11-20 半導体装置
JP2015088059A Withdrawn JP2015181171A (ja) 2009-02-13 2015-04-23 半導体装置
JP2017001700A Active JP6334011B2 (ja) 2009-02-13 2017-01-10 半導体装置
JP2018083537A Active JP6615934B2 (ja) 2009-02-13 2018-04-25 表示装置
JP2019201215A Active JP6876772B2 (ja) 2009-02-13 2019-11-06 トランジスタ
JP2021073860A Active JP6944608B2 (ja) 2009-02-13 2021-04-26 表示装置
JP2021147280A Active JP6974650B1 (ja) 2009-02-13 2021-09-10 表示装置、電子機器
JP2021179946A Active JP7183370B2 (ja) 2009-02-13 2021-11-04 表示装置、電子機器
JP2022186251A Active JP7427755B2 (ja) 2009-02-13 2022-11-22 表示装置、電子機器
JP2024008435A Pending JP2024050664A (ja) 2009-02-13 2024-01-24 表示装置、電子機器

Family Applications Before (8)

Application Number Title Priority Date Filing Date
JP2010027583A Active JP5656322B2 (ja) 2009-02-13 2010-02-10 半導体装置
JP2014235401A Active JP5961242B2 (ja) 2009-02-13 2014-11-20 半導体装置
JP2015088059A Withdrawn JP2015181171A (ja) 2009-02-13 2015-04-23 半導体装置
JP2017001700A Active JP6334011B2 (ja) 2009-02-13 2017-01-10 半導体装置
JP2018083537A Active JP6615934B2 (ja) 2009-02-13 2018-04-25 表示装置
JP2019201215A Active JP6876772B2 (ja) 2009-02-13 2019-11-06 トランジスタ
JP2021073860A Active JP6944608B2 (ja) 2009-02-13 2021-04-26 表示装置
JP2021147280A Active JP6974650B1 (ja) 2009-02-13 2021-09-10 表示装置、電子機器

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022186251A Active JP7427755B2 (ja) 2009-02-13 2022-11-22 表示装置、電子機器
JP2024008435A Pending JP2024050664A (ja) 2009-02-13 2024-01-24 表示装置、電子機器

Country Status (5)

Country Link
US (2) US8278657B2 (ja)
JP (11) JP5656322B2 (ja)
KR (1) KR101733758B1 (ja)
CN (1) CN101807600B (ja)
TW (1) TWI503976B (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
WO2011027649A1 (en) * 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
CN102484135B (zh) * 2009-09-04 2016-01-20 株式会社东芝 薄膜晶体管及其制造方法
EP2494601A4 (en) * 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
WO2011158704A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103053014B (zh) * 2010-08-07 2016-03-16 夏普株式会社 薄膜晶体管基板和具备它的液晶显示装置
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
US8519397B2 (en) 2010-12-10 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element, photoelectric conversion circuit, and display device
CN102157563B (zh) * 2011-01-18 2012-09-19 上海交通大学 金属氧化物薄膜晶体管制备方法
US8841664B2 (en) * 2011-03-04 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI602249B (zh) * 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101425064B1 (ko) * 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US20130087784A1 (en) 2011-10-05 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8796682B2 (en) * 2011-11-11 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TWI489560B (zh) * 2011-11-24 2015-06-21 Au Optronics Corp 畫素結構及其製作方法
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013201201A (ja) * 2012-03-23 2013-10-03 Toppan Printing Co Ltd 薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
CN103811417B (zh) 2012-11-08 2016-07-27 瀚宇彩晶股份有限公司 像素结构的制作方法
CN104022063B (zh) * 2013-03-01 2017-09-29 中芯国际集成电路制造(上海)有限公司 浅槽的形成方法
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
KR102233038B1 (ko) * 2014-07-30 2021-03-30 엘지이노텍 주식회사 광원 모듈
JP6357664B2 (ja) * 2014-09-22 2018-07-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
KR20160082173A (ko) * 2014-12-31 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
JP6279106B2 (ja) 2015-01-08 2018-02-14 三菱電機株式会社 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置
JP6366828B2 (ja) 2015-04-28 2018-08-01 三菱電機株式会社 トランジスタ、薄膜トランジスタ基板および液晶表示装置
CN107077639A (zh) 2015-10-23 2017-08-18 株式会社半导体能源研究所 半导体装置及电子设备
WO2017094548A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 アクティブマトリクス基板およびそれを備える液晶表示パネル
US20180356660A1 (en) * 2015-12-09 2018-12-13 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel provided with same
KR102294518B1 (ko) * 2016-09-30 2021-08-27 후지필름 가부시키가이샤 금속 질화물 함유 입자, 분산 조성물, 경화성 조성물, 경화막, 및 그들의 제조 방법과 컬러 필터, 고체 촬상 소자, 고체 촬상 장치, 적외선 센서
KR102588958B1 (ko) * 2018-01-19 2023-10-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP7300442B2 (ja) * 2018-03-01 2023-06-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN110828578B (zh) * 2019-10-16 2022-11-08 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法与显示装置
KR102259754B1 (ko) * 2020-01-23 2021-06-01 청주대학교 산학협력단 반도체 소자 및 그의 제조방법
KR102276687B1 (ko) * 2020-01-23 2021-07-12 청주대학교 산학협력단 반도체 소자
CN113555441B (zh) * 2021-06-09 2023-06-27 浙江芯科半导体有限公司 一种SiC基MIS器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205469A (ja) 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
US20080299702A1 (en) 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862234A (en) * 1986-11-29 1989-08-29 Sharp Kabushiki Kaisha Thin-film transistor
GB2220792B (en) * 1988-07-13 1991-12-18 Seikosha Kk Silicon thin film transistor and method for producing the same
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH05315616A (ja) * 1992-05-08 1993-11-26 Hitachi Ltd 半導体装置及び薄膜トランジスタ
JPH0943637A (ja) * 1995-07-28 1997-02-14 Sony Corp 表示装置
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW494266B (en) * 1996-05-13 2002-07-11 Nanya Technology Corp Manufacturing method of thin film transistor liquid crystal display
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002373867A (ja) * 2001-06-14 2002-12-26 Idemitsu Kosan Co Ltd 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP4604440B2 (ja) * 2002-02-22 2011-01-05 日本電気株式会社 チャネルエッチ型薄膜トランジスタ
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
BRPI0517560B8 (pt) * 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP4848633B2 (ja) * 2004-12-14 2011-12-28 ソニー株式会社 記憶素子及び記憶装置
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250804A (ja) 2006-03-15 2007-09-27 Samsung Electronics Co Ltd 薄膜トランジスタ基板及びその製造方法
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5172178B2 (ja) * 2007-03-15 2013-03-27 三菱電機株式会社 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5408842B2 (ja) * 2007-04-27 2014-02-05 キヤノン株式会社 発光装置およびその製造方法
JP2008310312A (ja) 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101092483B1 (ko) * 2007-05-31 2011-12-13 캐논 가부시끼가이샤 산화물 반도체를 사용한 박막트랜지스터의 제조 방법
JP5339772B2 (ja) * 2007-06-11 2013-11-13 富士フイルム株式会社 電子ディスプレイ
JP5331389B2 (ja) 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
WO2009020168A1 (en) * 2007-08-07 2009-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device having the display device, and method for manufacturing thereof
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205469A (ja) 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
US20080299702A1 (en) 2007-05-28 2008-12-04 Samsung Electronics Co., Ltd. METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR

Also Published As

Publication number Publication date
KR20100092884A (ko) 2010-08-23
KR101733758B1 (ko) 2017-05-08
JP5961242B2 (ja) 2016-08-02
JP2018128696A (ja) 2018-08-16
JP2022008364A (ja) 2022-01-13
JP2015053520A (ja) 2015-03-19
JP6615934B2 (ja) 2019-12-04
JP6974650B1 (ja) 2021-12-01
JP2020036036A (ja) 2020-03-05
JP2022028717A (ja) 2022-02-16
CN101807600B (zh) 2016-08-03
US20120319108A1 (en) 2012-12-20
JP6944608B2 (ja) 2021-10-06
JP7427755B2 (ja) 2024-02-05
JP2010212672A (ja) 2010-09-24
JP2023029874A (ja) 2023-03-07
TWI503976B (zh) 2015-10-11
US20100207118A1 (en) 2010-08-19
TW201101489A (en) 2011-01-01
JP2024050664A (ja) 2024-04-10
JP2021141331A (ja) 2021-09-16
US8643009B2 (en) 2014-02-04
US8278657B2 (en) 2012-10-02
CN101807600A (zh) 2010-08-18
JP5656322B2 (ja) 2015-01-21
JP2017085152A (ja) 2017-05-18
JP2015181171A (ja) 2015-10-15
JP6876772B2 (ja) 2021-05-26
JP6334011B2 (ja) 2018-05-30

Similar Documents

Publication Publication Date Title
JP7183370B2 (ja) 表示装置、電子機器
JP6110974B2 (ja) 半導体装置
JP6109367B2 (ja) 半導体装置、及び、半導体装置の作製方法
US8822991B2 (en) Transistor and method for manufacturing the transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211108

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221031

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221122

R150 Certificate of patent or registration of utility model

Ref document number: 7183370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150