JP6985212B2 - 半導体メモリ素子及びその製造方法 - Google Patents

半導体メモリ素子及びその製造方法 Download PDF

Info

Publication number
JP6985212B2
JP6985212B2 JP2018111100A JP2018111100A JP6985212B2 JP 6985212 B2 JP6985212 B2 JP 6985212B2 JP 2018111100 A JP2018111100 A JP 2018111100A JP 2018111100 A JP2018111100 A JP 2018111100A JP 6985212 B2 JP6985212 B2 JP 6985212B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor memory
memory element
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018111100A
Other languages
English (en)
Other versions
JP2019004147A (ja
Inventor
盛 ▲みん▼ 黄
峻 成 任
智 慧 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170073390A external-priority patent/KR20180135526A/ko
Priority claimed from KR1020170166233A external-priority patent/KR102533149B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2019004147A publication Critical patent/JP2019004147A/ja
Application granted granted Critical
Publication of JP6985212B2 publication Critical patent/JP6985212B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体素子及びその製造方法に係り、さらに詳細には３次元不揮発性メモリ素子に係る。
優れた性能及び低廉な価額を充足させるために半導体素子の集積度を増加させることが要求される。特に、メモリ素子の集積度は製品の価額を決定する重要な要因である。従来の２次元メモリ素子の集積度は単位メモリセルが占有する面積によって主に決定されるので、微細パターン形成技術の水準に大きく影響を受ける。しかし、パターンの微細化のためには超高価の装備を必要とするので、２次元半導体装置の集積度は増加しているが、相変わらず制限的である。
米国特許第８，６５４，５８４号公報 米国特許第９，１３０，０５２号公報 米国特許第９，１９０，４７２号公報 米国特許第９，２３６，４２６号公報 米国特許第９，２５７，５０８号公報 米国特許第９，２９３，１７２号公報 米国特許第９，３３７，１９号公報 米国特許第９，４６１，０１９号公報 米国特許第９，５０２，４３２号公報 米国特許第９，６９１，７８１号公報 米国特許出願公開第２０１３／０３２０４２４号明細書 米国特許出願公開第２０１５／００７９７４８号明細書 韓国特許出願公開第１０−２０１２−０００３３５１号明細書
本発明が達成しようとする一技術的課題は電気的特性が改善された半導体メモリ素子を提供することにある。
本発明が達成しようとする他の技術的課題は厚さを減少させることができる半導体メモリ素子を提供することにある。
本発明の実施形態に係る半導体メモリ素子はセルアレイ領域及び周辺回路領域を含み、前記セルアレイ領域は、ボディー導電層上に順に積層された複数の電極を含む電極構造体と、前記電極構造体を貫通して前記ボディー導電層に連結される垂直構造体と、を含み、前記周辺回路領域は前記ボディー導電層上の残留基板及び前記残留基板を貫通して前記ボディー導電層に連結される連結導電パターンを含むことができる。
本発明の実施形態に係る半導体メモリ素子はセルアレイ領域及び周辺回路領域を含み、前記セルアレイ領域は、ボディー導電層上に順に積層された複数の電極を含む電極構造体と、前記電極構造体を貫通して前記ボディー導電層に連結される垂直構造体と、を含み、前記周辺回路領域は前記ボディー導電層上の残留基板及び前記残留基板を貫通して前記ボディー導電層に連結される連結導電パターンを含み、前記連結導電パターンの下面は前記垂直構造体の下面と実質的に同一レベルである。
本発明の実施形態に係る半導体メモリ素子の製造方法は基板を準備することと、前記基板はセルアレイ領域及び周辺回路領域を含み、前記周辺回路領域の基板の上部に埋め込まれる連結導電パターンを形成することと、前記セルアレイ領域の基板上部を除去することと、前記基板と連結される垂直構造体を形成することと、前記基板の下部を除去して前記垂直構造体の下部及び前記連結導電パターンの下部を露出することと、前記垂直構造体の下部及び前記連結導電パターンの下部と共通的に連結されるボディー導電層を形成することと、を含むことができる。
本発明の実施形態によれば、電気的特性が改善された半導体メモリ素子が提供されることができる。本発明の実施形態によれば、半導体メモリ素子の厚さを減少させることができる。本発明の実施形態によれば、ボディー導電層に連結される連結導電パターンを形成することができる。
本発明の実施形態に係る半導体メモリ素子のセルアレイを示す簡略回路図である。 本発明の実施形態に係る半導体メモリ素子の平面図である。 図２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る図２ＢのＡ領域の拡大図である。 本発明の実施形態に係る図２ＢのＡ領域の拡大図である。 本発明の実施形態に係る図２ＢのＢ領域の拡大図である。 本発明の実施形態に係る半導体メモリ素子の断面図であって、図２ＢのＢ領域の拡大図である。 本発明の実施形態に係る半導体メモリ素子の断面図であって、図２ＢのＢ領域の拡大図である。 本発明の実施形態に係る半導体メモリ素子の断面図であって、図２ＢのＢ領域の拡大図である。 本発明の実施形態に係る半導体メモリ素子の断面図であって、図２ＢのＢ領域の拡大図である。 本発明の実施形態に係る半導体メモリ素子の断面図であって、図２ＢのＢ領域の拡大図である。 本発明の実施形態に係る半導体メモリ素子の平面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の断面図である。 本発明の実施形態に係る半導体メモリ素子の平面図である。 図２２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図２ＡのＩ−Ｉ’線に沿う断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための断面図である。 本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための断面図である。 本発明の実施形態に係る半導体パッケージ断面図である。
以下、図面を参照して、本発明の概念に係る実施形態に関して詳細に説明する。
図１は本発明の実施形態に係る半導体メモリ素子のセルアレイを示す簡略回路図である。図１を参照すれば、一実施形態に係る半導体メモリ素子のセルアレイは共通ソースラインＣＳＬ、複数のビットラインＢＬ、及び共通ソースラインＣＳＬとビットラインＢＬとの間に配置される複数のセルストリングＣＳＴＲを含む。
共通ソースラインＣＳＬは基板上に配置される導電性薄膜又は基板内に形成される不純物領域である。ビットラインＢＬは基板から離隔されて、基板上に配置される導電性パターン（例えば、金属ライン）である。ビットラインＢＬは２次元的に配列され、その各々に複数のセルストリングＣＳＴＲが並列に連結される。セルストリングＣＳＴＲは共通ソースラインＣＳＬに共通に連結される。即ち、複数のビットラインＢＬと共通ソースラインＣＳＬとの間に複数のセルストリングＣＳＴＲが配置される。一部の実施形態によれば、共通ソースラインＣＳＬは複数に提供される。ここで、共通ソースラインＣＳＬには電気的に同一電圧が印加されるか、又は共通ソースラインＣＳＬの各々が電気的に制御されてもよい。
セルストリングＣＳＴＲの各々は、共通ソースラインＣＳＬに接続する接地選択トランジスタＧＳＴ、ビットラインＢＬに接続するストリング選択トランジスタＳＳＴ、及び接地及びストリング選択トランジスタＧＳＴ、ＳＳＴの間に配置される複数のメモリセルトランジスタＭＣＴから構成される。接地選択トランジスタＧＳＴ、ストリング選択トランジスタＳＳＴ、及びメモリセルトランジスタＭＣＴは直列に連結される。
共通ソースラインＣＳＬは接地選択トランジスタＧＳＴのソースに共通に連結される。これに加えて、共通ソースラインＣＳＬとビットラインＢＬとの間に配置される、接地選択ラインＧＳＬ、複数のワードラインＷＬ１−ＷＬｎ及び複数のストリング選択ラインＳＳＬが接地選択トランジスタＧＳＴ、メモリセルトランジスタＭＣＴ、及びストリング選択トランジスタＳＳＴのゲート電極として各々使用される。また、メモリセルトランジスタＭＣＴの各々はデータ格納要素（ｄａｔａ ｓｔｏｒａｇｅ ｅｌｅｍｅｎｔ）を含む。
図２Ａは本発明の実施形態に係る半導体メモリ素子の平面図である。図２Ｂは図２ＡのＩ−Ｉ’線に沿う断面図である。図３Ａ及び図３Ｂは本発明の実施形態に係る図２ＢのＡ領域の拡大図である。図４Ａは図２ＢのＢ領域の拡大図である。
図２Ａ及び図２Ｂ、図３Ａ及び図３Ｂ、及び図４Ａを参照して、セルアレイ領域ＣＲ、連結領域ＥＲ、及び周辺回路領域ＰＲを含む半導体メモリ素子が提供される。一例として、半導体メモリ素子はフラッシュメモリ素子である。セルアレイ領域ＣＲは複数のメモリセルが提供される領域として、本発明の実施形態によれば、図１のセルアレイが提供される領域である。
周辺回路領域ＰＲはワードラインドライバー（ｄｒｉｖｅｒ）、センスアンプ（ｓｅｎｓｅ ａｍｐｌｉｆｉｅｒ）、ロー（ｒｏｗ）及びコラム（ｃｏｌｕｍｎ）デコーダー、及び制御回路が配置される領域である。説明を簡易化するためにセルアレイ領域ＣＲの一側に周辺回路領域ＰＲが配置されたことと図示したが、これとは異なり周辺回路領域ＰＲはセルアレイ領域ＣＲの他側の少なくとも一部に追加に配置されることができる。一例として、周辺回路領域ＰＲはセルアレイ領域ＣＲを囲む。
連結領域ＥＲは以下で説明されるゲート電極を電気的連結するための接続パッドが提供される領域である。接続パッドはゲート電極の端部に、階段形状を有する。
周辺回路領域ＰＲに残留基板１０３が提供され、残留基板１０３上に周辺トランジスタＰＴが提供される。周辺トランジスタＰＴはゲート電極ＰＧ及びゲート絶縁層を含む。周辺トランジスタＰＴはＰＭＯＳトランジスタ及び／又はＮＭＯＳトランジスタを含む。
残留基板１０３は埋め込み絶縁層ＢＸ及び埋め込み絶縁層ＢＸ上の周辺活性層ＵＴを含む。残留基板１０３は半導体・オン・インシュレータ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板の一部である。一例として、残留基板１０３はＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板から下部半導体層が除去された構造である。残留基板１０３は埋め込み絶縁層ＢＸ及び周辺活性層ＵＴを貫通する素子分離膜１０２を含む。素子分離膜１０２はシリコン酸化物を含む。埋め込み絶縁層ＢＸの側壁は以下で説明されるゲート電極のうちの少なくとも１つの側壁と対向する。
残留基板１０３はゲート電極が形成される上面１０３ａ及び上面１０３ａの反対面である下面１０３ｂを含む。一例として、残留基板の上面１０３ａと残留基板の下面１０３ｂとの間の距離、即ち残留基板１０３の厚さは約５０ｎｍ乃至１０００μｍである。
周辺活性層ＵＴは実質的に単結晶シリコン層である。本明細書で、実質的に単結晶とは該当層内に結晶粒界が存在せず、結晶の配向（ｏｒｉｅｎｔａｔｉｏｎ）が同一であることを意味する。実質的に単結晶は、たとえ局所的に（ｌｏｃａｌｌｙ）結晶粒界が存在するか、或いは配向が異なる部分が存在するにも拘らず仮想的に（ｖｉｒｔｕａｌｌｙ）該当層又は部分が単結晶であることを意味する。一例として、実質的に単結晶である層は多数の低角粒界（ｌｏｗ ａｎｇｌｅ ｇｒａｉｎ ｂｏｕｎｄａｒｙ）を含む。
周辺活性層ＵＴは周辺トランジスタＰＴのソース領域、ドレイン領域、及びチャネル領域が形成される領域である。一例として、周辺活性層ＵＴは周辺トランジスタＰＴの種類に応じるＰ型又はＮ型でドーピングされたソース領域及びドレイン領域を含む。
本発明の実施形態によれば、周辺回路領域ＰＲは残留基板１０３の下にボディー導電層１０を含む。ボディー導電層１０は残留基板の下面１０３ｂと接するが、これに限定されない。ボディー導電層１０は半導体物質及び／又は金属物質を含む。一例として、ボディー導電層１０はポリシリコン層のような多結晶半導体層を含む。ボディー導電層１０はシリコン層に限定されず、ゲルマニウム層、シリコン−ゲルマニウム層等であってもよい。ボディー導電層１０は周辺回路領域ＰＲのみならず、セルアレイ領域ＣＲにも提供される。ボディー導電層１０は第１導電型を有する。一例として、第１導電型はｐ型である。
周辺トランジスタＰＴを覆う層間絶縁膜ＩＬ１、ＩＬ２が提供される。一例として、層間絶縁膜ＩＬ１、ＩＬ２はシリコン酸化膜及び／又はシリコン酸窒化膜を含む。層間絶縁膜ＩＬ１、ＩＬ２を貫通して周辺トランジスタＰＴに連結される周辺コンタクト１６５が提供される。上部層間絶縁膜ＩＬ２内に提供され、周辺コンタクト１６５と連結される周辺配線ＰＬが提供される。周辺コンタクト１６５及び周辺配線ＰＬはドーピングされたシリコン、金属、及び導電性金属窒化膜のような導電物質を含む。
セルアレイ領域ＣＲはボディー導電層１０上に順に積層されたゲート電極ＧＰを含む電極構造体ＳＴを含む。ゲート電極ＧＰの間に絶縁層１２０が提供される。即ち、ボディー導電層１０上にゲート電極ＧＰ及び絶縁層１２０が交互に繰り返して配置される。最下層ゲート電極ＧＰとボディー導電層１０との間にバッファ層１１１が提供される。一例として、絶縁層１２０及びバッファ層１１１はシリコン酸化膜及び／又はシリコン酸窒化膜を含む。バッファ層１１１は絶縁層１２０より薄い。
一例として、最下層ゲート電極は接地選択トランジスタのゲート電極、即ち図１の接地選択ラインＧＳＬの一部であり、最上層ゲート電極はストリング選択トランジスタのゲート電極、即ち図１のストリング選択ラインＳＳＬの一部である。最下層ゲート電極と最上層ゲート電極との間のゲート電極はセルゲート電極、即ち図１のワードラインＷＬ１〜ＷＬｎの一部である。図面にはゲート電極が６つであることを図示したが、これに限定されず、それ以上又はそれ以下であってもよい。
電極構造体ＳＴ内のゲート電極ＧＰの各々は第１方向Ｄ１に延在される。電極構造体ＳＴは分離パターン１４５を介して第２方向Ｄ２に相互に離隔される。即ち、電極構造体ＳＴの間に分離トレンチ１４１が提供され、分離トレンチ１４１内に分離パターン１４５が提供される。分離パターン１４５の各々は第１方向Ｄ１に延在される。一例として、分離パターン１４５はシリコン酸化膜、シリコン窒化膜、及びシリコン酸窒化膜のうちの少なくとも１つを含む。
分離パターン１４５を貫通してボディー導電層１０に連結される共通ソースライン１４０が提供される。一例として、共通ソースライン１４０の各々は第１方向Ｄ１に沿って延在する板（ｐｌａｔｅ）形状を有する。これとは異なり、共通ソースライン１４０は１つの分離パターン１４５を貫通する複数のコンタクトを含んでもよい。
共通ソースライン１４０はドーピングされたシリコン、金属、及び導電性金属窒化膜のうちの少なくとも１つを含む。一例として、共通ソースライン１４０がドーピングされたシリコンを含む場合、共通ソースライン１４０の導電型はボディー導電層１０の導電型と異なる第２導電型である。一例として、第２導電型はｎ型である。他の例として、共通ソースライン１４０はタングステン、チタニウム、タンタル、及びこれらの窒化物のような金属物質を含む場合、共通ソースライン１４０とボディー導電層１０との間にタングステンシリサイド等を含む金属シリサイド層が追加に提供されることができる。
電極構造体ＳＴを貫通してボディー導電層１０に連結される垂直構造体ＶＳが提供される。垂直構造体ＶＳの各々は上から下に行くほど、幅が狭くなる円柱形状である。垂直構造体ＶＳはボディー導電層１０上に２次元的に配列される。本明細書で、２次元的な配列というのは平面視で、互いに垂直になる第１方向Ｄ１及び第２方向Ｄ２に沿って各々複数の行及び列を構成し、配置されることを称する。一例として、第１方向Ｄ１に沿って配置された複数の垂直構造体ＶＳは１つの列を構成し、垂直構造体ＶＳの複数の列が１つの電極構造体ＳＴ内に配置される。一例として、図２Ａに図示されたように４列の垂直構造体ＶＳが１つの電極構造体ＳＴ内に配置されるが、これは例示的なものであり、４列より小さい数の列又は４列より大きい数の列が１つの電極構造体ＳＴ内に配置されることができる。実施形態によれば、奇数番目の列を構成する垂直構造体ＶＳは偶数番目の列を構成する垂直構造体ＶＳと第１方向Ｄ１にオフセットされて配置されることができる。
図３Ａ及び図３Ｂに図示されたように、垂直構造体ＶＳの各々は埋め込み絶縁層１３９、チャネル半導体層ＣＰ、及び情報格納層ＤＳを含む。一例として、埋め込み絶縁層１３９は円柱と類似な形状を有し、チャネル半導体層ＣＰ及び情報格納層ＤＳが順に埋め込み絶縁層１３９上に提供される。これとは異なり、埋め込み絶縁層１３９が提供されなくともよい。一例として、埋め込み絶縁層１３９はシリコン酸化膜を含む。チャネル半導体層ＣＰは多結晶半導体物質を含む。チャネル半導体層ＣＰはドーピングされない真性（ｉｎｔｒｉｎｓｉｃ）状態であるか、又は第１又は第２導電型不純物で低濃度にドーピングされる。一例として、チャネル半導体層ＣＰは多結晶シリコン層を含む。これとは異なり、チャネル半導体層ＣＰはゲルマニウム又はシリコン−ゲルマニウムを含んでもよい。他の実施形態で、チャネル半導体層ＣＰの代わりに金属、導電性金属窒化膜、シリサイドのような導電層、又は（カーボンナノチューブ又はグラフェン等のような）ナノ構造体が提供されることができる。チャネル半導体層ＣＰはその下部がオープンされたパイプ形状である。
情報格納層ＤＳはゲート電極ＧＰに隣接するブロッキング絶縁膜、チャネル半導体層ＣＰに隣接するトンネル絶縁膜、及びこれらの間の電荷格納膜を含む。ブロッキング絶縁膜は高誘電膜（例えば、アルミニウム酸化膜又はハフニウム酸化膜）を含む。ブロッキング絶縁膜は複数の薄膜で構成される多層膜である。一例として、ブロッキング絶縁膜は第１ブロッキング絶縁膜及び第２ブロッキング絶縁膜を含み、第１及び第２ブロッキング絶縁膜の各々はアルミニウム酸化膜及び／又はハフニウム酸化膜である。第１及び第２ブロッキング絶縁膜の両方がチャネル半導体層ＣＰに沿って垂直に延在されるが、これとは異なり、第１ブロッキング絶縁膜の一部はゲート電極ＧＰと絶縁層１２０との間に延在されることができる。
電荷格納膜は電荷トラップ膜又は導電性ナノ粒子を含む絶縁膜である。電荷トラップ膜は、例えばシリコン窒化膜を含む。トンネル絶縁膜はシリコン酸化膜及び／又は高誘電膜（例えば、ハフニウム酸化膜又はアルミニウム酸化膜）を含む。電荷格納膜及びトンネル絶縁膜はチャネル半導体層ＣＰに沿って垂直に延在される。
図３Ａ及び図３Ｂに図示されたように、情報格納層ＤＳの下面ＤＳｂ、チャネル半導体層ＣＰの下面ＣＰｂ、及び埋め込み絶縁層１３９の下面１３９ｂは実質的に同一レベルに配置及び／又は実質的に同一平面上に配置される。一例として、情報格納層の下面ＤＳｂ、チャネル半導体層の下面ＣＰｂ、及び埋め込み絶縁層の下面１３９ｂはボディー導電層１０の上面１０ａと接する。他の実施形態によれば、情報格納層ＤＳの下面ＤＳｂ、チャネル半導体層ＣＰの下面ＣＰｂ、及び埋め込み絶縁層１３９の下面１３９ｂは以下に説明される平坦化工程の種類によって相互間にレベル差が存在することができる。
チャネル半導体層の下面ＣＰｂとボディー導電層の上面１０ａとは実質的に同一面である。チャネル半導体層ＣＰとボディー導電層１０との間に界面が観察されるが、これに限定されない。図３Ａに図示されたように、バッファ層１１１の下面はボディー導電層の上面１０ａと接し、情報格納層の下面ＤＳｂ、チャネル半導体層の下面ＣＰｂ、及び埋め込み絶縁層の下面１３９ｂと同一レベルに配置される。これとは異なり、図３Ｂに図示されたように、バッファ層１１１とボディー導電層１０との間にエッチング停止膜１１３が提供されることができる。エッチング停止膜１１３の下面はボディー導電層の上面１０ａと接し、情報格納層の下面ＤＳｂ、チャネル半導体層の下面ＣＰｂ、及び埋め込み絶縁層の下面１３９ｂと同一レベルに配置される。一例として、エッチング停止膜１１３はアルミニウム酸化膜のような金属酸化膜を含む。
垂直構造体ＶＳはその上部にパッドパターン１２８を含む。パッドパターン１２８はドーピングされたポリシリコン又は金属を含む。パッドパターン１２８の側壁は情報格納層ＤＳの内側面と接する。
垂直構造体ＶＳ上にビットラインＢＬが提供される。ビットラインＢＬは複数の垂直構造体ＶＳと共通的に連結される。説明を簡易化するために図２ＡはビットラインＢＬの一部のみを図示した。ビットラインＢＬはビットラインコンタクト１６４を通じて垂直構造体ＶＳと電気的に連結される。ビットラインＢＬと垂直構造体ＶＳとの連結方法は図２Ａに図示されたことに限定されず、多様な変形が可能である。一例として、ビットラインＢＬとビットラインコンタクト１６４との間にサブビットラインが提供されることができる。ビットラインＢＬとビットラインコンタクト１６４は金属（例えば、タングステン、銅又はアルミニウム）、導電性金属窒化膜（例えば、窒化チタニウム又は窒化タンタル）又は遷移金属（例えば、チタニウム又はタンタル）の中から選択された少なくとも１つを含む。
図４Ａに図示されたように、ボディー導電層１０の厚さＴ３は残留基板１０３の厚さより小さい。一例として、埋め込み絶縁層ＢＸの厚さＴ２はボディー導電層１０の厚さＴ３より大きい。一例として、埋め込み絶縁層ＢＸの厚さＴ２はボディー導電層１０の厚さＴ３より約１．５倍乃至約５倍である。埋め込み絶縁層ＢＸの厚さＴ２は周辺活性層ＵＴの厚さＴ１より大きい。一例として、埋め込み絶縁層ＢＸの厚さＴ２は周辺活性層ＵＴの厚さＴ１より約１．５倍乃至約５倍である。ボディー導電層１０の厚さＴ３は周辺活性層ＵＴの厚さＴ１より大きい。一例として、ボディー導電層１０の厚さＴ３は周辺活性層ＵＴの厚さＴ１の約１．１倍乃至約３倍である。
残留基板１０３の上面は電極ＧＰの最下層より高く、電極ＧＰの最上層より低い。一例として、周辺活性層ＵＴの上面の高さはゲート電極ＧＰの中でボディー導電層１０と最も近い第１ゲート電極ＧＰ＿Ｌ１の上面の高さより高い。一例として、第１ゲート電極ＧＰ＿Ｌ１は下部選択ゲート電極である。一例として、周辺活性層ＵＴの上面の高さはゲート電極ＧＰの中でボディー導電層１０とその次に近い第２ゲート電極ＧＰ＿Ｌ２の上面の高さより高い。これとは異なり、周辺活性層ＵＴの上面の高さは第２ゲート電極ＧＰ＿Ｌ２の上面の高さより低くてもよい。
残留基板１０３を貫通してボディー導電層１０に連結される連結導電パターンＳＫが提供される。一例として、連結導電パターンＳＫは周辺活性層ＵＴ及び埋め込み絶縁層ＢＸを貫通する。連結導電パターンＳＫは周辺回路領域ＰＲに提供される。連結導電パターンＳＫはドーピングされた半導体、金属、又は導電性金属窒化膜のうちの少なくとも１つを含む。一例として、連結導電パターンＳＫはボディー導電層１０と同一である第１導電型を有する。一例として、連結導電パターンＳＫはｐ型不純物でドーピングされた多結晶シリコンを含む。連結導電パターンＳＫの下部幅は連結導電パターンＳＫの上部幅より小さい。一例として、連結導電パターンＳＫの上面ＳＫａの幅は連結導電パターンＳＫの下面ＳＫｂの幅より大きい。このような連結導電パターンＳＫの形状は連結導電パターンＳＫが提供されるホール領域のエッチングプロフィールに沿って決定される。
連結導電パターンＳＫの下面ＳＫｂはボディー導電層１０の上面と接する。一例として、連結導電パターンＳＫの下面ＳＫｂの高さはボディー導電層１０の上面の高さと実質的に同一である。連結導電パターンＳＫの下面ＳＫｂは垂直構造体ＶＳの下面と実質的に同一なレベルである。一例として、連結導電パターンＳＫの下面ＳＫｂは情報格納層ＤＳの下面ＤＳｂ、チャネル半導体層ＣＰの下面ＣＰｂ、及び埋め込み絶縁層１３９の下面１３９ｂと実質的に同一なレベルである。
連結導電パターンＳＫの上面ＳＫａは残留基板１０３の上面と実質的に同一なレベルである。一例として、連結導電パターンＳＫの長さｈ１は残留基板１０３の厚さと実質的に同一である。
連結導電パターンＳＫは周辺コンタクト１６５のうちの少なくとも１つと連結される。一例として、半導体メモリ素子の動作の時、周辺コンタクト１６５及び連結導電パターンＳＫを通じてボディー導電層１０に所定の電圧が供給される。一例として、所定の電圧は消去電圧である。
ビットラインＢＬ及び周辺配線ＰＬ上に上部配線ＭＬが提供される。上部配線ＭＬは上部コンタクト１９１を通じてビットラインＢＬ又は周辺配線ＰＬと連結される。上部配線ＭＬと上部コンタクト１９１は金属又は導電性金属窒化物を含む。
上部配線ＭＬ上に保護層１９３が提供される。保護層１９３は上部層間絶縁膜ＩＬ２を覆う。一例として、保護層１９３はシリコン窒化物又はシリコン酸窒化物を含む。保護層１９３を貫通して上部配線ＭＬを露出する開口が提供されるが、説明を簡易化するために図示を省略した。
本発明の実施形態に係る半導体メモリ素子はボディー導電層１０と連結される連結導電パターンＳＫを含む。連結導電パターンＳＫを通じてボディー導電層１０に所定の電圧が印加される。また、本発明の実施形態に係る半導体メモリ素子は、セルアレイ領域ＣＲ及び連結領域ＥＲに残留基板１０３が提供されないとし得る。垂直構造体ＶＳは相対的に厚さが薄いボディー導電層１０を通じて共通ソースライン１４０に連結される。その結果、本発明の実施形態によれば、半導体メモリ素子の厚さを減少させることができる。したがって、半導体メモリ素子内に積層されたゲート電極の数及び／又は複数のゲート電極を含むゲートスタックの数を増加させて半導体メモリ素子の集積度を増加させることができる。
図４Ｂ乃至図４Ｆは本発明の実施形態に係る半導体メモリ素子の断面図であって、図２ＢのＢ領域の拡大図である。説明を簡易化するために重複される構成に対する説明は省略される。
図４Ｂを参照して、本実施形態に係る半導体メモリ素子の残留基板１０３は図４Ａとは異なり埋め込み絶縁層を含まない。一例として、残留基板１０３は埋め込み絶縁層を含まないシリコン単結晶層である。本発明の実施形態に係る半導体メモリ素子は連結導電パターンＳＫと残留基板１０３との間に絶縁スペーサーＳＫｓを含む。絶縁スペーサーＳＫｓはシリコン酸化物、シリコン酸窒化物、及びシリコン窒化物のうちの少なくとも１つを含む。連結導電パターンＳＫは絶縁スペーサーＳＫｓによって残留基板１０３から電気的に分離される。
図４Ｃを参照して、本実施形態に係る半導体メモリ素子はボディー導電層１０を貫通して連結導電パターンＳＫと連結される貫通電極ＶＩを含む。貫通電極ＶＩは金属、導電性金属窒化膜、及びドーピングされた半導体のうちの少なくとも１つで形成される。連結導電パターンＳＫは貫通電極ＶＩ及び周辺コンタクト１６５と連結されることと図示されたが、これとは異なり、連結導電パターンＳＫは周辺コンタクト１６５と連結されなくともよい。貫通電極ＶＩはボディー導電層１０を貫通するコンタクトホールＨＣ内に提供される。貫通電極ＶＩはその下部の幅が上部の幅より大きい。周辺活性層ＵＴの一部領域は貫通電極ＶＩ及び連結導電パターンＳＫを通じて所定の電圧が印加される。
図４Ｄ、図４Ｅ、及び図４Ｆを参照するに、連結導電パターンＳＫの上面ＳＫａは残留基板１０３の上面より高い。一例として、図４Ｄに図示されたように、連結導電パターンＳＫの上面ＳＫａは周辺トランジスタＰＴのゲート電極ＰＧの上面ＰＧａより低い。連結導電パターンＳＫの長さｈ２は残留基板１０３の厚さより大きい。一例として、図４Ｅに図示されたように、連結導電パターンＳＫの上面ＳＫａは周辺トランジスタＰＴのゲート電極ＰＧの上面ＰＧａと実質的に同一レベルである。連結導電パターンＳＫの長さｈ３は残留基板１０３の厚さより大きい。一例として、図４Ｆに図示されたように、連結導電パターンＳＫの上面ＳＫａは周辺トランジスタＰＴのゲート電極ＰＧの上面ＰＧａより高い。連結導電パターンＳＫの長さｈ４は残留基板１０３の厚さより大きい。連結導電パターンＳＫの上面ＳＫａの高さ及び連結導電パターンＳＫの長さは連結導電パターンＳＫの形成時間と連関され、これに対しては以下製造方法に対する説明でより詳細に説明される。
図５は本発明の実施形態に係る半導体メモリ素子の平面図である。図６乃至図１４は本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。
図５及び図６を参照して、セルアレイ領域ＣＲ及び周辺回路領域ＰＲを含む半導体基板１００が提供される。説明を簡易化するために図２Ａ及び図２Ｂの連結領域は図示を省略した。基板１００は半導体・オン・インシュレータ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板である。一例として、基板１００はＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板である。基板１００は下部半導体層ＬＳ、上部半導体層ＵＳ、及びこれらの間の埋め込み絶縁層ＢＸを含む。下部半導体層ＬＳは埋め込み絶縁層ＢＸより厚い。下部半導体層ＬＳ及び上部半導体層ＵＳは実質的に単結晶である。下部半導体層ＬＳ及び上部半導体層ＵＳは第１導電型不純物でドーピングされた半導体層である。第１導電型はｐ型である。
周辺回路領域ＰＲにホール領域ＨＢが形成される。ホール領域ＨＢの平面の形状は円形であるが、これとは異なり一方向に長いライン形状であってもよい。ホール領域ＨＢは上部半導体層ＵＳ及び埋め込み絶縁層ＢＸを貫通する。ホール領域ＨＢを形成する時、下部半導体層ＬＳの上部が共にエッチングされる。即ち、ホール領域ＨＢは下部半導体層ＬＳの上部内まで延在される。
ホール領域ＨＢ内に連結導電パターンＳＫが形成される。一例として、連結導電パターンＳＫの形成はホール領域ＨＢを満たす導電層を形成した後、上部半導体層ＵＳの上面が露出される時まで平坦化工程を遂行することを含む。連結導電パターンＳＫの下部ＳＫｃは下部半導体層ＬＳの内部に形成される。
連結導電パターンＳＫはドーピングされた半導体、金属、又は導電性金属窒化物で形成される。一例として、連結導電パターンＳＫがｐ型半導体物質で形成される場合、不純物ドーピング工程が追加に又は共に遂行されることができる。
図５及び図７を参照して、周辺回路領域ＰＲに素子分離膜１０２及び周辺トランジスタＰＴが形成される。素子分離膜１０２は上部半導体層ＵＳ及び埋め込み絶縁層ＢＸを貫通する。素子分離膜１０２の下面が下部半導体層ＬＳの上面と一致するように図示されたが、これとは異なり素子分離膜１０２の下面は下部半導体層ＬＳの上面と離隔されてもよい。上部半導体層ＵＳに周辺不純物領域１７１（図５）が形成される。周辺不純物領域１７１の導電型は周辺トランジスタＰＴの種類に応じて決定される。周辺不純物領域１７１の下面は上部半導体層ＵＳの下面に相応する。周辺トランジスタＰＴの形成は周辺不純物領域１７１上のゲート電極ＰＧの形成を含む。ゲート電極ＰＧの上面は連結導電パターンＳＫの上面より高い。
周辺トランジスタＰＴを形成した後、基板１００を覆う第１層間絶縁膜１３１が形成される。一例として、第１層間絶縁膜１３１はシリコン酸化膜で形成される。セルアレイ領域ＣＲ内の基板１００の上部１００ｕが除去されてリセス領域ＲＲが形成される。一例として、セルアレイ領域ＣＲで上部半導体層ＵＳ及び埋め込み絶縁層ＢＸが除去される。その結果、セルアレイ領域ＣＲの下部半導体層ＬＳの上面１００ｂが露出される。以下、周辺回路領域ＰＲに残留された上部半導体層ＵＳの一部は周辺活性層ＵＴと称される。リセス領域ＲＲの形成はセルアレイ領域ＣＲを露出するマスクパターンを基板１００上に形成すること及び該マスクパターンをエッチングマスクとして第１層間絶縁膜１３１及び基板１００をエッチングすることを含む。このエッチング工程は複数の乾式及び／又は湿式エッチング工程を含む。
本発明の実施形態によれば、図３Ｂを参照して説明したエッチング停止膜１１３が基板１００上に形成される。エッチング停止膜１１３はセルアレイ領域ＣＲに限定されて形成される。エッチング停止膜１１３は以下で説明される絶縁層１２０及び犠牲層１２５の両方とエッチング選択性がある物質の中から選択される。一例として、エッチング停止膜１１３はアルミニウム酸化膜のような金属酸化膜を含む。これとは異なり、エッチング停止膜１１３は省略されてもよい。エッチング停止膜１１３は本段階で形成されるが、以下に説明されるバッファ層１１１を形成した後、形成されてもよい。
図５及び図８を参照して、セルアレイ領域ＣＲにバッファ層１１１を形成した後、バッファ層１１１上に犠牲層１２５及び絶縁層１２０が交互に繰り返して形成される。バッファ層１１１はシリコン酸化層である。一例として、バッファ層１１１は熱酸化工程によって形成される。犠牲層１２５と絶縁層１２０は相互エッチング選択性がある物質から選択される。即ち、所定のエッチングレシピを使用して犠牲層１２５をエッチングする工程で、犠牲層１２５は絶縁層１２０のエッチングを最少化しながら、エッチングされる物質で形成される。
このようなエッチング選択性（ｅｔｃｈ ｓｅｌｅｃｔｉｖｉｔｙ）は絶縁層１２０のエッチング速度に対する犠牲層１２５のエッチング速度の比率を通じて定量的に表現される。一実施形態によれば、犠牲層１２５は絶縁層１２０に対して１：１０乃至１：２００（さらに限定的には、１：３０乃至１：１００）のエッチング選択比を提供する物質のうちの１つである。一例として、犠牲層１２５はシリコン窒化膜、シリコン酸窒化膜、又はポリシリコン膜であり、絶縁層１２０はシリコン酸化膜である。犠牲層１２５及び絶縁層１２０は化学気相成長（ＣＶＤ）によって形成される。犠牲層１２５及び絶縁層１２０は周辺回路領域ＰＲ上に形成された後、除去される。以後、周辺回路領域ＰＲを覆う第２層間絶縁膜１３２が形成される。一例として、第２層間絶縁膜１３２はシリコン酸化膜を含む。
図５及び図９を参照して、犠牲層１２５及び絶縁層１２０を貫通して下部半導体層ＬＳに連結される垂直構造体ＶＳが形成される。垂直構造体ＶＳは異方性エッチング工程によって犠牲層１２５及び絶縁層１２０を貫通して半導体基板１００を露出する垂直ホールＣＨを形成した後、垂直ホールＣＨ内に情報格納層ＤＳ、チャネル半導体層ＣＰ、埋め込み絶縁層１３９を順に堆積して形成される。情報格納層ＤＳ、チャネル半導体層ＣＰ、及び埋め込み絶縁層１３９の具体的な構成は図３Ａ及び図３Ｂを参照して説明したことと同一であり、情報格納層ＤＳ、チャネル半導体層ＣＰ、及び埋め込み絶縁層１３９は化学気相成長、原子層成長、及びスパッタリングのうちの少なくとも１つの方法で形成されることができる。情報格納層ＤＳ及びチャネル半導体層ＣＰは垂直ホールＣＨの側壁及び下面に沿ってコンフォーマルに形成される。埋め込み絶縁層１３９は垂直ホールＣＨを完全に満たす。埋め込み絶縁層１３９及びチャネル半導体層ＣＰの上部を除去した後、これを満たすパッドパターン１２８が形成される。パッドパターン１２８はドーピングされたポリシリコン又は金属で形成される。
垂直構造体の下部ＶＳ＿Ｂは基板１００、より詳細には下部半導体層ＬＳの上部内へ挿入される。即ち、垂直ホールＣＨの形成工程の時に垂直ホールＣＨの下面が下部半導体層ＬＳの上面１００ｂより低いようにオーバーエッチングされ、その結果、垂直構造体の下部ＶＳ＿Ｂは下部半導体層ＬＳに埋め込まれる。垂直構造体の下部ＶＳ＿Ｂで情報格納層ＤＳはチャネル半導体層ＣＰの下部を囲む。チャネル半導体層ＣＰは情報格納層ＤＳによって下部半導体層ＬＳと離隔される。
図５及び図１０を参照して、犠牲層１２５及び絶縁層１２０を貫通する分離トレンチ１４１が形成される。分離トレンチ１４１は半導体層ＬＳの上面を露出するが、これに限定されず、バッファ層１１１又は図３Ｂを参照して説明されたエッチング停止膜１１３が分離トレンチ１４１内に残留することができる。分離トレンチ１４１は異方性エッチング工程で形成される。
図５及び図１１を参照して、犠牲層１２５がゲート電極ＧＰに置換され得る。即ち、分離トレンチ１４１によって露出された犠牲層１２５が除去された後、犠牲層１２５が除去されて形成された領域にゲート電極ＧＰが形成される。一例として、犠牲層１２５の除去は燐酸を含むエッチング液を利用して遂行されることができる。実施形態によれば、ゲート電極ＧＰを形成する前に、犠牲層１２５が除去された領域内にコンフォーマルにブロッキング絶縁膜を形成する。
分離トレンチ１４１内に、分離パターン１４５と、該分離パターン１４５を貫通して基板１００に連結される共通ソースライン１４０とが形成される。共通ソースライン１４０は第１方向Ｄ１に沿って延在する板形状に形成される。一例として、分離パターン１４５は分離トレンチ１４１の側壁を覆うようにスペーサー形状に形成され、共通ソースライン１４０は分離トレンチ１４１を満たすように形成される。これとは異なり、共通ソースライン１４０は分離パターン１４５を貫通するコンタクトホールを形成した後、これを満たして形成されてもよい。分離パターン１４５はシリコン酸化膜、シリコン窒化膜、及びシリコン酸窒化膜のうちの少なくとも１つを含むように形成される。共通ソースライン１４０はドーピングされたシリコン、金属、及び導電性金属窒化膜のうちの少なくとも１つを含むように形成される。
一例として、共通ソースライン１４０がドーピングされたシリコンを含む場合、共通ソースライン１４０の導電型は下部半導体層ＬＳの導電型と異なる第２導電型不純物でインサイチュ（ｉｎ−ｓｉｔｕ）ドーピングされる。一例として、第２導電型はｎ型である。
セルアレイ領域ＣＲ及び周辺回路領域ＰＲを覆う第３層間絶縁膜１３５及び第４層間絶縁膜１３６が形成される。第３層間絶縁膜１３５を貫通して垂直構造体ＶＳと連結されるビットラインコンタクト１６４が形成され、第１乃至第３層間絶縁膜１３１、１３２、１３５を貫通して周辺トランジスタＰＴと連結される周辺コンタクト１６５が形成される。第４層間絶縁膜１３６内にビットラインＢＬ及び周辺配線ＰＬが形成される。ビットラインＢＬ及び周辺配線ＰＬを覆う第５層間絶縁膜１３７が形成される。第３乃至第５層間絶縁膜１３５、１３６、１３７はシリコン酸化膜で形成される。ビットラインＢＬ、周辺配線ＰＬ、及びコンタクト１６４、１６５は金属（例えば、タングステン、銅又はアルミニウム）、導電性金属窒化膜（例えば、窒化チタニウム又は窒化タンタル）又は遷移金属（例えば、チタニウム又はタンタル）で形成される。
図５及び図１２を参照して、下部半導体層ＬＳの除去工程が遂行される。下部半導体層ＬＳの除去工程は第５層間絶縁膜１３７上にキャリヤー基板ＣＳを提供した後、基板１００の下面が上に向かうように覆して進行される。キャリヤー基板ＣＳはガラス基板のような絶縁性基板であるか、或いは金属基板のような導電性基板である。一例として、キャリヤー基板ＣＳは接着テープ及び／又は接着層を介して第５層間絶縁膜１３７上に付着される。
下部半導体基板ＬＳの除去工程は化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程を含む。下部半導体層ＬＳの除去工程によってチャネル半導体層ＣＰが露出される。即ち、下部半導体基板ＬＳの除去工程の間に、チャネル半導体層ＣＰを囲む情報格納層ＤＳの一部が除去されてチャネル半導体層ＣＰの端部が露出される。実施形態によれば、基板１００の除去工程は図１１に図示された垂直構造体の下部ＶＳ＿Ｂが除去される時まで遂行される。
下部半導体層ＬＳの除去工程によってセルアレイ領域ＣＲから基板１００が除去される。したがって、セルアレイ領域ＣＲにはバッファ層１１１が露出されるか、或いは図３Ｂを参照して説明されたエッチング停止膜１１３が露出される。図７を参照して説明したリセス領域ＲＲの形成工程によって、周辺回路領域ＰＲには基板１００の一部が残留する（以下、残留基板１０３）。残留基板１０３は露出された下面１０３ｂ及びその反対面である上面１０３ａを含む。残留基板１０３の下面１０３ｂは埋め込み絶縁層ＢＸの下面である。残留基板１０３の上面１０３ａは周辺活性層ＵＴの上面である。
下部半導体層ＬＳの除去工程の間に、連結導電パターンＳＫの下部ＳＫｃが共に除去される。その結果、連結導電パターンＳＫの下面ＳＫｂは残留基板１０３の下面１０３ｂと実質的に同一なレベルである。一例として、連結導電パターンＳＫの下面ＳＫｂはチャネル半導体層ＣＰの下面（即ち、露出された表面）と同一なレベルである。
図５及び図１３を参照して、セルアレイ領域ＣＲ及び周辺回路領域ＰＲを覆うボディー導電層１０が形成される。ボディー導電層１０は半導体物質及び／又は金属物質を含む。一例として、ボディー導電層１０はポリシリコンで形成される。ボディー導電層１０は第１導電型を有するようにインサイチュ（ｉｎ−ｓｉｔｕ）ドーピングされる。ボディー導電層１０は化学気相成長又は原子層成長で形成される。一例として、ボディー導電層１０の形成は非晶質シリコン層の形成及びその熱処理工程を含む。熱処理工程は約７００乃至約１０００℃で遂行される。一例として、ボディー導電層１０の厚さは約５ｎｍ乃至１００μｍである。
周辺回路領域ＰＲで、ボディー導電層１０は残留基板の下面１０３ｂ上に形成される。ボディー導電層１０は連結導電パターンＳＫの下面ＳＫｂと連結される。セルアレイ領域ＣＲで、ボディー導電層１０はチャネル半導体層ＣＰと連結される。一例として、ボディー導電層１０はチャネル半導体層ＣＰと直接接する。導電層１０を形成した後、化学機械研磨のような平坦化工程が遂行されるが、これとは異なり平坦化工程が遂行されなくともよい。
図５及び図１４を参照して、キャリヤー基板ＣＳの除去工程が遂行される。以後、追加的な工程を遂行して半導体メモリ素子の製造工程が完了される。
本発明の実施形態によれば、セルアレイ領域ＣＲで基板１００を除去することと同時にチャネル半導体層ＣＰが露出され、これにしたがって別のエッチング工程無しでボディー導電層１０とチャネル半導体層ＣＰとを連結することができるので、工程単純化が可能である。
本発明の実施形態によれば、周辺回路領域ＰＲで基板１００の一部を除去することと同時に連結導電パターンＳＫが露出され、これにしたがって連結導電パターンＳＫとボディー導電層１０が連結される。
図１５乃至図１７は本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。
図５及び図１５を参照すれば、周辺回路領域ＰＲにホール領域ＨＢが形成された後、これを満たす導電層１９４が形成される。導電層１９４はドーピングされた半導体、金属、又は導電性金属窒化物で形成される。一例として、導電層１９４はｐ型ポリシリコンで形成される。一例として、導電層１９４は化学気相成長で形成される。
図５、図１６、及び図１７を参照すれば、導電層１９４がパターニングされてホール領域ＨＢを満たす連結導電パターンＳＫ及び周辺ゲート電極ＰＧが形成される。即ち、連結導電パターンＳＫ及び周辺ゲート電極ＰＧは同一な層から形成される。パターニング工程は少なくとも１回のエッチング工程を含む。連結導電パターンＳＫは残留基板１０３の上面の上に突出された突出部ＳＫｄを含む。一例として、連結導電パターンＳＫの上面ＳＫａは周辺ゲート電極ＰＧの上面ＰＧａと実質的に同一レベルに形成される。以後、図８乃至図１４を参照して説明された工程が遂行されて図１７に示された半導体メモリ素子が形成される。
図１８乃至図２０は本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図５のＩ−Ｉ’線に沿う断面図である。
図５及び図１８を参照すれば、周辺回路領域ＰＲに素子分離膜１０２及び周辺トランジスタＰＴが形成される。周辺トランジスタＰＴは周辺ゲート電極ＰＧを含む。以後、周辺ゲート電極ＰＧの上面ＰＧａを覆う第１層間絶縁膜１３１が形成される。
図５、図１９、及び図２０を参照して、第１層間絶縁膜１３１、上部半導体層ＵＳ、及び埋め込み絶縁層ＢＸを貫通する連結導電パターンＳＫが形成される。連結導電パターンＳＫはホール領域ＨＢ内に形成される。連結導電パターンＳＫは残留基板１０３の上面の上に突出された突出部ＳＫｄを含む。一例として、連結導電パターンＳＫの上面ＳＫａは周辺ゲート電極ＰＧの上面ＰＧａより高い。セルアレイ領域ＣＲ内の基板１００の上部１００ｕが除去されてリセス領域ＲＲが形成される。以後、図８乃至図１４を参照して説明された工程が遂行されて図２０に示された半導体メモリ素子が形成される。
図２１は本発明の実施形態に係る半導体メモリ素子の断面図である。
本発明の実施形態に係る半導体メモリ素子は第１半導体チップＣ１及び第２半導体チップＣ２を含む。第１半導体チップＣ１は第２半導体チップＣ２と実質的に同一であるか、或いは類似なメモリチップである。
第１半導体チップＣ１のボディー導電層１０Ｆ（以下、第１ボディー導電層）の下面と第２半導体チップＣ２のボディー導電層１０Ｓ（以下、第２ボディー導電層）の下面は対向する。即ち、半導体メモリ素子は第１半導体チップＣ１と第２半導体チップＣ２のボディー導電層１０Ｆ、１０Ｓとが隣接するように連結される。第１ボディー導電層１０Ｆと第２ボディー導電層１０Ｓとは電気的に連結される。一例として、第１ボディー導電層１０Ｆの下面と第２ボディー導電層１０Ｓの下面が直接接するが、これとは異なり、第１ボディー導電層１０Ｆと第２ボディー導電層１０Ｓとの間に追加的な導電層が提供されてもよい。
第１ボディー導電層１０Ｆを貫通するコンタクトホールＨＣが提供され、コンタクトホールＨＣ内に貫通電極ＶＩが提供される。また、第２ボディー導電層１０Ｓを貫通するコンタクトホールＨＣが提供され、コンタクトホールＨＣ内に貫通電極ＶＩが提供される。貫通電極ＶＩは連結導電パターンＳＫと連結される。第１半導体チップＣ１の貫通電極ＶＩと第２半導体チップＣ２の貫通電極ＶＩとは直接連結させるか、或いはそれらの間の追加的な導電層を通じて連結される。
図２２Ａは本発明の実施形態に係る半導体メモリ素子の平面図である。図２２Ｂは図２２ＡのＩ−Ｉ’線に沿う断面図である。
図２２Ａ及び図２２Ｂを参照して、セルアレイ領域ＣＲ及び周辺回路領域ＰＲを含む半導体メモリ素子が提供される。一例として、半導体メモリ素子はフラッシュメモリ素子である。セルアレイ領域ＣＲは複数のメモリセルが提供される領域として、本発明の実施形態によれば、図１のセルアレイが提供される領域である。周辺回路領域ＰＲはワードラインドライバー（ｄｒｉｖｅｒ）、センスアンプ（ｓｅｎｓｅ ａｍｐｌｉｆｉｅｒ）、ロー（ｒｏｗ）及びコラム（ｃｏｌｕｍｎ）デコーダー、及び制御回路が配置される領域である。説明を簡易化するためにセルアレイ領域ＣＲの一側に周辺回路領域ＰＲが配置されたことと図示したが、これとは異なり周辺回路領域ＰＲはセルアレイ領域ＣＲの他側の少なくとも一部に追加に配置されることができる。一例として、周辺回路領域ＰＲはセルアレイ領域ＣＲを囲む。
周辺回路領域ＰＲは残留基板１０３上の周辺トランジスタＰＴを含む。周辺トランジスタＰＴは周辺不純物領域１７１及び周辺不純物領域１７１上のゲート電極を含む。周辺トランジスタＰＴはＰＭＯＳトランジスタ及び／又はＮＭＯＳトランジスタを含み、トランジスタの種類に応じて周辺不純物領域１７１の導電型が決定される。周辺不純物領域１７１の導電型は以下の図４２及び図４３を参照してより詳細に説明される。
残留基板１０３はゲート電極が形成される上面１０３ａ及び上面１０３ａの反対面である下面１０３ｂを含む。一例として、残留基板の上面１０３ａと残留基板の下面１０３ｂとの間の距離、即ち残留基板１０３の厚さＴ２は約５０ｎｍ乃至１０００μｍである。周辺不純物領域１７１の下面は残留基板の下面１０３ｂと離隔される。
残留基板１０３は半導体基板、即ち半導体ウエハーから形成された部分である。一例として、残留基板１０３は実質的に単結晶シリコン層である。本明細書で、実質的に単結晶とは該当層内に結晶粒界が存在せず、結晶の配向（ｏｒｉｅｎｔａｔｉｏｎ）が同一であることを意味する。実質的に単結晶は、たとえ局所的に（ｌｏｃａｌｌｙ）結晶粒界が存在するか、或いは配向が異なる部分が存在するにも拘らず、仮想的に（ｖｉｒｔｕａｌｌｙ）該当層又は部分が単結晶であることを意味する。一例として、実質的に単結晶である層は多数の低角粒界（ｌｏｗ ａｎｇｌｅ ｇｒａｉｎ ｂｏｕｎｄａｒｙ）を含む。
本発明の実施形態によれば、周辺回路領域ＰＲは残留基板１０３下にボディー導電層１０を含む。ボディー導電層１０は残留基板の下面１０３ｂと接するが、これに限定されない。ボディー導電層１０は半導体物質及び／又は金属物質を含む。一例として、ボディー導電層１０はポリシリコン層のような多結晶半導体層を含む。ボディー導電層１０はシリコン層に限定されず、ゲルマニウム層、シリコン−ゲルマニウム層等であってもよい。ボディー導電層１０は周辺回路領域ＰＲのみならず、セルアレイ領域ＣＲにも提供される。ボディー導電層１０の厚さＴ１は残留基板１０３の厚さＴ２より薄い。一例として、ボディー導電層１０の厚さＴ１は約５ｎｍ乃至１００μｍである。ボディー導電層１０は第１導電型を有する。一例として、第１導電型はｐ型である。
周辺トランジスタＰＴを覆う層間絶縁膜１３１、１３２、１３５、１３６、１３７が提供される。一例として、層間絶縁膜１３１、１３２、１３５、１３６、１３７はシリコン酸化膜及び／又はシリコン酸窒化膜を含む。第１乃至第３層間絶縁膜１３１、１３２、１３５を貫通して周辺トランジスタＰＴに連結される周辺コンタクト１６５が提供される。第４層間絶縁膜１３６内に提供され、周辺コンタクト１６５と連結される周辺配線ＰＬが提供される。周辺コンタクト１６５及び周辺配線ＰＬはドーピングされたシリコン、金属、及び導電性金属窒化膜のような導電物質を含む。
セルアレイ領域ＣＲはボディー導電層１０上に順に積層されたゲート電極ＧＰを含む電極構造体ＳＴを含む。ゲート電極ＧＰの間に絶縁層１２０が提供される。即ち、ボディー導電層１０上にゲート電極ＧＰ及び絶縁層１２０が交互に繰り返して配置される。最下層ゲート電極ＧＰとボディー導電層１０との間にバッファ層１１１が提供される。一例として、絶縁層１２０及びバッファ層１１１はシリコン酸化膜及び／又はシリコン酸窒化膜を含む。バッファ層１１１は絶縁層１２０より薄い。
一例として、最下層ゲート電極は接地選択トランジスタのゲート電極、即ち図１の接地選択ラインＧＳＬの一部であり、最上層ゲート電極はストリング選択トランジスタのゲート電極、即ち図１のストリング選択ラインＳＳＬの一部である。最下層ゲート電極と最上層ゲート電極との間のゲート電極はセルゲート電極、即ち図１のワードラインＷＬ１〜ＷＬｎの一部である。図面にはゲート電極が６つであることを図示したが、これに限定されず、それ以上又はそれ以下であってもよい。
電極構造体ＳＴ内のゲート電極ＧＰの各々は第１方向Ｄ１に延在される。電極構造体ＳＴは分離パターン１４５を介して第２方向Ｄ２に相互に離隔される。即ち、電極構造体ＳＴの間に分離トレンチ１４１が提供され、分離トレンチ１４１内に分離パターン１４５が提供される。分離パターン１４５の各々は第１方向Ｄ１に延在される。一例として、分離パターン１４５はシリコン酸化膜、シリコン窒化膜、及びシリコン酸窒化膜のうちの少なくとも１つを含む。
分離パターン１４５を貫通してボディー導電層１０に連結される共通ソースライン１４０が提供される。一例として、共通ソースライン１４０の各々は第１方向Ｄ１に沿って延在する板（ｐｌａｔｅ）形状を有する。これとは異なり、共通ソースライン１４０は１つの分離パターン１４５を貫通する複数のコンタクトを含んでもよい。
共通ソースライン１４０はドーピングされたシリコン、金属、及び導電性金属窒化膜のうちの少なくとも１つを含む。一例として、共通ソースライン１４０がドーピングされたシリコンを含む場合、共通ソースライン１４０の導電型はボディー導電層１０の導電型と異なる第２導電型である。一例として、第２導電型はｎ型である。他の例として、共通ソースライン１４０はタングステン、チタニウム、タンタル、及びこれらの窒化物のような金属物質を含む場合、共通ソースライン１４０とボディー導電層１０との間にタングステンシリサイド等を含む金属シリサイド層が追加に提供されることができる。
電極構造体ＳＴを貫通してボディー導電層１０に連結される垂直構造体ＶＳが提供される。垂直構造体ＶＳの各々は上から下に行くほど、幅が狭くなる円柱形状である。垂直構造体ＶＳはボディー導電層１０上に２次元的に配列される。本明細書で、２次元的な配列というのは平面視で、互いに垂直になる第１方向Ｄ１及び第２方向Ｄ２に沿って各々複数の行及び列を構成し、配置されることを称する。一例として、第１方向Ｄ１に沿って配置された複数の垂直構造体ＶＳは１つの列を構成し、垂直構造体ＶＳの複数の列が１つの電極構造体ＳＴ内に配置される。一例として、図２Ａに図示されたように４列の垂直構造体ＶＳが１つの電極構造体ＳＴ内に配置されるが、これは例示的なことであり、４列より小さい数の列又は４列より大きい数の列が１つの電極構造体ＳＴ内に配置されることができる。実施形態によれば、奇数番目の列を構成する垂直構造体ＶＳは偶数番目の列を構成する垂直構造体ＶＳと第１方向Ｄ１にオフセットされて配置されることができる。
垂直構造体ＶＳはその上部にパッドパターン１２８を含む。パッドパターン１２８はドーピングされたポリシリコン又は金属を含む。パッドパターン１２８の側壁は情報格納層ＤＳの内側面と接する。
垂直構造体ＶＳ上にビットラインＢＬが提供される。ビットラインＢＬは複数の垂直構造体ＶＳと共通的に連結される。説明を簡易化するために図２２ＡはビットラインＢＬの一部のみを図示した。ビットラインＢＬはビットラインコンタクト１６４を通じて垂直構造体ＶＳと電気的に連結される。ビットラインＢＬと垂直構造体ＶＳとの連結方法は図２２Ａに図示されたことに限定されず、多様な変形が可能である。一例として、ビットラインＢＬとビットラインコンタクト１６４との間にサブビットラインが提供されることができる。ビットラインＢＬとビットラインコンタクト１６４は金属（例えば、タングステン、銅又はアルミニウム）、導電性金属窒化膜（例えば、窒化チタニウム又は窒化タンタル）又は遷移金属（例えば、チタニウム又はタンタル）の中から選択された少なくとも１つを含む。
本発明の実施形態に係る半導体メモリ素子は、セルアレイ領域ＣＲに残留基板１０３が提供されないとし得る。垂直構造体ＶＳは相対的に厚さが薄いボディー導電層１０を通じて共通ソースライン１４０に連結される。その結果、本発明の実施形態によれば、半導体メモリ素子の厚さを減少させることができる。したがって、半導体メモリ素子内に積層されたゲート電極の数及び／又は複数のゲート電極を含むゲートスタックの数を増加させて半導体メモリ素子の集積度を増加させることができる。
図２３乃至図３０は本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。
図２２Ａ及び図２３を参照して、セルアレイ領域ＣＲ及び周辺回路領域ＰＲを含む半導体基板１００が提供される。一例として、半導体基板１００は単結晶シリコン基板である。一例として、半導体基板１００は第１導電型不純物でドーピングされた基板である。第１導電型はｐ型である。周辺回路領域ＰＲに周辺トランジスタＰＴが形成される。周辺トランジスタＰＴの形成は周辺不純物領域１７１及び該周辺不純物領域１７１上のゲート電極の形成を含む。周辺不純物領域１７１の導電型は周辺トランジスタＰＴの種類に応じて決定される。周辺トランジスタＰＴを形成した後、半導体基板１００を覆う第１層間絶縁膜１３１が形成される。一例として、第１層間絶縁膜１３１はシリコン酸化膜で形成される。
図２２Ａ及び図２４を参照して、セルアレイ領域ＣＲ内の半導体基板１００の上部１００ｕが除去されてリセス領域ＲＲが形成される。リセス領域ＲＲの形成によってセルアレイ領域ＣＲの半導体基板の上面１００ｂと周辺回路領域ＰＲの半導体基板の上面１００ａとの間に段差が形成される。一例として、半導体基板１００の上部は約５０ｎｍ乃至１０００μｍが除去される。リセス領域ＲＲの形成はセルアレイ領域ＣＲを露出するマスクパターンを半導体基板１００上に形成すること及び該マスクパターンをエッチングマスクとして第１層間絶縁膜１３１及び半導体基板１００をエッチングすることを含む。このエッチング工程は複数の乾式及び／又は湿式エッチング工程を含む。
本発明の実施形態によれば、図３Ｂを参照して説明したエッチング停止膜１１３が半導体基板１００上に形成される。エッチング停止膜１１３はセルアレイ領域ＣＲに限定されて形成される。エッチング停止膜１１３は絶縁層１２０及び犠牲層１２５の両方とエッチング選択性がある物質の中から選択される。一例として、エッチング停止膜１１３はアルミニウム酸化膜のような金属酸化膜を含む。これとは異なり、エッチング停止膜１１３は省略されてもよい。エッチング停止膜１１３は本段階で形成されるが、以下に説明されるバッファ層１１１を形成した後、形成されてもよい。
図２２Ａ及び図２５を参照して、セルアレイ領域ＣＲにバッファ層１１１を形成した後、バッファ層１１１上に犠牲層１２５及び絶縁層１２０が交互に繰り返して形成される。バッファ層１１１はシリコン酸化層である。一例として、バッファ層１１１は熱酸化工程によって形成される。犠牲層１２５と絶縁層１２０は相互エッチング選択性がある物質から選択される。即ち、所定のエッチングレシピを使用して犠牲層１２５をエッチングする工程で、犠牲層１２５は絶縁層１２０のエッチングを最少化しながら、エッチングされる物質で形成される。
このようなエッチング選択性（ｅｔｃｈ ｓｅｌｅｃｔｉｖｉｔｙ）は絶縁層１２０のエッチング速度に対する犠牲層１２５のエッチング速度の比率を通じて定量的に表現される。一実施形態によれば、犠牲層１２５は絶縁層１２０に対して１：１０乃至１：２００（さらに限定的には、１：３０乃至１：１００）のエッチング選択比を提供する物質のうちの１つである。一例として、犠牲層１２５はシリコン窒化膜、シリコン酸窒化膜、又はポリシリコン膜であり、絶縁層１２０はシリコン酸化膜である。犠牲層１２５及び絶縁層１２０は化学気相成長（ＣＶＤ）によって形成される。犠牲層１２５及び絶縁層１２０は周辺回路領域ＰＲ上に形成された後、除去される。以後、周辺回路領域ＰＲを覆う第２層間絶縁膜１３２が形成される。一例として、第２層間絶縁膜１３２はシリコン酸化膜を含む。
図２２Ａ及び図２６を参照して、犠牲層１２５及び絶縁層１２０を貫通して半導体基板１００に連結される垂直構造体ＶＳが形成される。垂直構造体ＶＳは異方性エッチング工程によって犠牲層１２５及び絶縁層１２０を貫通して半導体基板１００を露出する垂直ホールＣＨを形成した後、垂直ホールＣＨ内に情報格納層ＤＳ、チャネル半導体層ＣＰ、埋め込み絶縁層１３９を順に堆積して形成される。情報格納層ＤＳ、チャネル半導体層ＣＰ、及び埋め込み絶縁層１３９の具体的な構成は図３Ａ及び図３Ｂを参照して説明したことと同一であり、情報格納層ＤＳ、チャネル半導体層ＣＰ、及び埋め込み絶縁層１３９は化学気相成長、原子層成長、及びスパッタリングのうちの少なくとも１つの方法で形成されることができる。情報格納層ＤＳ及びチャネル半導体層ＣＰは垂直ホールＣＨの側壁及び下面に沿ってコンフォーマルに形成される。埋め込み絶縁層１３９は垂直ホールＣＨを完全に満たす。埋め込み絶縁層１３９及びチャネル半導体層ＣＰの上部を除去した後、これを満たすパッドパターン１２８が形成される。パッドパターン１２８はドーピングされたポリシリコン又は金属で形成される。
垂直構造体の下部ＶＳ＿Ｂは半導体基板１００の上部内に挿入される。即ち、垂直ホールＣＨの形成工程の時に垂直ホールＣＨの下面が半導体基板１００の上面１００ｂより低いようにオーバーエッチングされ、その結果、垂直構造体の下部ＶＳ＿Ｂは半導体基板１００の上部に埋め込まれる。垂直構造体の下部ＶＳ＿Ｂで情報格納層ＤＳはチャネル半導体層ＣＰの下部を囲む。チャネル半導体層ＣＰは情報格納層ＤＳによって半導体基板１００と離隔される。
図２２Ａ及び図２７を参照して、犠牲層１２５及び絶縁層１２０を貫通する分離トレンチ１４１が形成される。分離トレンチ１４１は半導体基板１００の上面を露出するが、これに限定されず、バッファ層１１１又は図３Ｂを参照して説明されたエッチング停止膜１１３が分離トレンチ１４１内に残留することができる。分離トレンチ１４１は異方性エッチング工程で形成される。
図２２Ａ及び図２８を参照して、犠牲層１２５がゲート電極ＧＰに置換されることができる。即ち、分離トレンチ１４１によって露出された犠牲層１２５が除去された後、犠牲層１２５が除去されて形成された領域にゲート電極ＧＰが形成される。一例として、犠牲層１２５の除去は燐酸を含むエッチング液を利用して遂行されることができる。実施形態によれば、ゲート電極ＧＰを形成する前に、犠牲層１２５が除去された領域内にコンフォーマルにブロッキング絶縁膜を形成する。
分離トレンチ１４１内に、分離パターン１４５と、該分離パターン１４５を貫通して半導体基板１００に連結される共通ソースライン１４０とが形成される。共通ソースライン１４０は第１方向Ｄ１に沿って延在する板形状に形成される。一例として、分離パターン１４５は分離トレンチ１４１の側壁を覆うようにスペーサー形態に形成され、共通ソースライン１４０は分離トレンチ１４１を満たすように形成される。これとは異なり、共通ソースライン１４０は分離パターン１４５を貫通するコンタクトホールを形成した後、これを満たして形成されてもよい。分離パターン１４５はシリコン酸化膜、シリコン窒化膜、及びシリコン酸窒化膜のうちの少なくとも１つを含むように形成される。共通ソースライン１４０はドーピングされたシリコン、金属、及び導電性金属窒化膜のうちの少なくとも１つを含むように形成される。
一例として、共通ソースライン１４０がドーピングされたシリコンを含む場合、共通ソースライン１４０の導電型は半導体基板１００の導電型と異なる第２導電型不純物でインサイチュ（ｉｎ−ｓｉｔｕ）ドーピングされる。一例として、第２導電型はｎ型である。
セルアレイ領域ＣＲ及び周辺回路領域ＰＲを覆う第３層間絶縁膜１３５及び第４層間絶縁膜１３６が形成される。第３層間絶縁膜１３５を貫通して垂直構造体ＶＳと連結されるビットラインコンタクト１６４が形成され、第１乃至第３層間絶縁膜１３１、１３２、１３５を貫通して周辺トランジスタＰＴと連結される周辺コンタクト１６５が形成される。第４層間絶縁膜１３６内にビットラインＢＬ及び周辺配線ＰＬが形成される。ビットラインＢＬ及び周辺配線ＰＬを覆う第５層間絶縁膜１３７が形成される。第３乃至第５層間絶縁膜１３５、１３６、１３７はシリコン酸化膜で形成される。ビットラインＢＬ、周辺配線ＰＬ、及びコンタクト１６４、１６５は金属（例えば、タングステン、銅又はアルミニウム）、導電性金属窒化膜（例えば、窒化チタニウム又は窒化タンタル）又は遷移金属（例えば、チタニウム又はタンタル）で形成される。
図２２Ａ及び図２９を参照して、半導体基板１００の除去工程が遂行される。半導体基板１００の除去工程は第５層間絶縁膜１３７上にキャリヤー基板ＣＳを提供した後、半導体基板１００の下面が上に向かうように覆して進行される。キャリヤー基板ＣＳはガラス基板のような絶縁性基板であるか、或いは金属基板のような導電性基板である。一例として、キャリヤー基板ＣＳは接着テープ及び／又は接着層を介して第５層間絶縁膜１３７上に付着される。
半導体基板１００の除去工程は化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程を含む。半導体基板１００の除去工程によってチャネル半導体層ＣＰが露出される。即ち、半導体基板１００の除去工程の間に、チャネル半導体層ＣＰを囲む情報格納層ＤＳの一部が除去されてチャネル半導体層ＣＰの端部が露出される。実施形態によれば、半導体基板１００の除去工程は図２８に図示された垂直構造体の下部ＶＳ＿Ｂが除去される時まで遂行される。
半導体基板１００の除去工程によってセルアレイ領域ＣＲから半導体基板１００が除去される。したがって、セルアレイ領域ＣＲにはバッファ層１１１が露出されるか、或いは図３Ｂを参照して説明されたエッチング停止膜１１３が露出される。図２４を参照して説明したリセス領域ＲＲの形成工程によって、周辺回路領域ＰＲには半導体基板１００の一部が残留する（以下、残留基板１０３）。残留基板１０３は露出された下面１０３ｂ及びその反対面である上面１０３ａを含む。
図２２Ａ及び図３０を参照して、セルアレイ領域ＣＲ及び周辺回路領域ＰＲを覆うボディー導電層１０が形成される。ボディー導電層１０は半導体物質及び／又は金属物質を含む。一例として、ボディー導電層１０はポリシリコンで形成されることができる。ボディー導電層１０は第１導電型を有するようにインサイチュ（ｉｎ−ｓｉｔｕ）ドーピングされる。ボディー導電層１０は化学気相成長又は原子層成長で形成される。一例として、ボディー導電層１０の形成は非晶質シリコン層の形成及びその熱処理工程を含む。熱処理工程は約７００乃至約１０００℃で遂行される。一例として、ボディー導電層１０の厚さは約５ｎｍ乃至１００μｍである。以後、キャリヤー基板ＣＳを除去して図２２Ａ及び図２２Ｂを参照して説明したような半導体メモリ素子が形成される。
周辺回路領域ＰＲで、ボディー導電層１０は残留基板の下面１０３ｂ上に形成される。セルアレイ領域ＣＲで、ボディー導電層１０はチャネル半導体層ＣＰと連結される。一例として、ボディー導電層１０はチャネル半導体層ＣＰと直接接する。
垂直形半導体メモリ素子の高さが増加されることによって、チャネル半導体層と半導体基板とを電気的に連結するための工程の難易度が増加され得る。一例として、チャネル半導体層と半導体基板を電気的に連結するために情報格納層の下部の少なくとも一部を除去する工程が要求され得る。本発明の実施形態によれば、セルアレイ領域ＣＲで半導体基板１００を除去することと同時にチャネル半導体層ＣＰが露出され、これにしたがって別のエッチング工程無しでボディー導電層１０とチャネル半導体層ＣＰとを連結することができるので、工程単純化が可能である。
図３１乃至図３８は本発明の実施形態に係る半導体メモリ素子の図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。説明を簡易化するために重複される構成に対する説明は省略される。
図３１を参照すれば、本実施形態に係る半導体メモリ素子のボディー導電層１０は多結晶半導体層１１及び金属層１２を含む。金属層１２は多結晶半導体層１１を介して垂直構造体ＶＳと離隔される。多結晶半導体層１１は図２２Ｂを参照して説明された多結晶半導体層と実質的に同一である。一例として、多結晶半導体層１１は多結晶シリコン層である。金属層１２はタングステン、チタニウム、タンタル、及びこれらの導電性窒化物のうちの少なくとも１つを含む。金属層１２は多結晶半導体層１１より薄く形成される。一例として、金属層１２はスパッタリング工程で形成されることができる。本実施形態において、垂直構造体ＶＳを形成するための垂直ホールの形成が複数のエッチング工程を通じて遂行され、その結果、垂直構造体ＶＳの幅が不連続的に増加又は減少する領域が存在することができる。
図３２を参照すれば、本実施形態に係る半導体メモリ素子はボディー導電層１０内に絶縁パターン１４を含む。一例として、絶縁パターン１４はボディー導電層１０を貫通する。絶縁パターン１４は図２２Ａの第１方向Ｄ１に沿って延在されるライン形状であるが、これに限定されない。絶縁パターン１４はシリコン酸化物、シリコン窒化物、及びシリコン酸窒化物のうちの少なくとも１つを含む。絶縁パターン１４はボディー導電層１０を形成した後、これをエッチングしてトレンチを形成した後、トレンチを満たすように形成される。
図３３を参照して、周辺回路領域ＰＲ内にはボディー導電層１０と異なる種類の層が提供される。一例として、残留基板の下面１０３ｂと接する絶縁パターン１５が提供される。絶縁パターン１５はシリコン酸化物、シリコン窒化物、及びシリコン酸窒化物のうちの少なくとも１つを含む。絶縁パターン１５は周辺回路領域ＰＲ内のボディー導電層１０を除去した後、除去された領域を満たすように形成される。
図３４を参照して、残留基板１０３は、周辺回路領域ＰＲからセルアレイ領域ＣＲに延長される。即ち、セルアレイ領域ＣＲにも残留基板１０３が残留される。周辺回路領域内の残留基板１０３の厚さはセルアレイ領域ＣＲに残留された残留基板の一部１０３Ｅより厚い。このような構造は化学機械研磨を調節して達成されることができる。
図３５を参照して、残留基板１０３は周辺回路領域ＰＲからセルアレイ領域ＣＲに延長される。セルアレイ領域ＣＲと周辺回路領域ＰＲには実質的に同一な厚さの半導体基板が残留する。このような構造はリセス領域ＲＲの形成工程を省略して達成されることができる。
図３６を参照すれば、本実施形態に係るボディー導電層１０の不純物濃度はセルアレイ領域ＣＲと周辺回路領域ＰＲとの各々で互いに異なる。一例として、セルアレイ領域ＣＲ内のボディー導電層１０ｆの不純物濃度は周辺回路領域ＰＲ内のボディー導電層１０ｂの不純物濃度より高い。一例として、セルアレイ領域ＣＲ内のボディー導電層１０ｆの不純物濃度は周辺回路領域ＰＲ内のボディー導電層１０ｂの不純物濃度より約５倍乃至１００倍高い。周辺回路領域ＰＲ内のボディー導電層１０ｂはボディー導電層１０ｆを形成した後、その一部を除去した後、形成される。
図３７を参照すれば、本実施形態に係るボディー導電層１０は不純物濃度が互いに異なる第１半導体層１０ｃ及び第２半導体層１０ｄを含む。第２半導体層１０ｄは第１半導体層１０ｃを介して垂直構造体ＶＳと離隔される。第１半導体層１０ｃの濃度は第２半導体層１０ｄの濃度より高い。一例として、第１半導体層１０ｃの不純物濃度は第２半導体層１０ｄの不純物濃度より約５倍乃至約１００倍高い。第１及び第２半導体層１０ｃ、１０ｄはインサイチュ工程の時に、ドーピング濃度調節を通じて互いに異なる不純物濃度を有するように形成される。
図３８を参照すれば、本実施形態に係るボディー導電層１０はその内部に局部的に形成された不純物領域１０ｅを含む。一例として、不純物領域１０ｅは垂直構造体ＶＳ下に形成される。不純物領域１０ｅはボディー導電層１０を形成した後、イオン注入工程で形成される。不純物領域１０ｅはボディー導電層１０より不純物濃度が高い領域である。一例として、不純物領域１０ｅの不純物濃度はボディー導電層１０の不純物濃度より約５倍乃至約１００倍高い。
図３９乃至図４１は本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための図面であって、図２２ＡのＩ−Ｉ’線に沿う断面図である。説明を簡易化するために重複される構成に対する説明は省略される。
図２２Ａ及び図３９を参照すれば、半導体基板１０１が提供される。半導体基板１０１はその内部に絶縁層を含む基板である。一例として、半導体基板１０１はＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板又はＧＯＩ（Ｇｅｒｍａｎｉｕｍ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板である。半導体基板１０１は下部半導体層１、上部半導体層３、及び下部半導体層１と上部半導体層３との間の中間絶縁層２を含む。周辺回路領域ＰＲに周辺トランジスタＰＴ及びこれを覆う第１層間絶縁膜１３１を形成した後、セルアレイ領域ＣＲ内の上部半導体層３が除去される。その結果、セルアレイ領域ＣＲでは中間絶縁層２が露出される。
図２２Ａ及び図４０を参照すれば、セルアレイ領域ＣＲの露出された中間絶縁層２上にバッファ層１１１を形成した後、バッファ層１１１上に犠牲層１２５及び絶縁層１２０が交互に繰り返して形成される。以後、周辺回路領域ＰＲを覆う第２層間絶縁膜１３２が形成される。
図２２Ａ及び図４１を参照すれば、図２７乃至図３０と実質的に同一な工程が遂行されて半導体メモリ素子が形成される。この半導体メモリ素子は半導体基板１０１の少なくとも一部が残留された残留基板１０３を含む。即ち、セルアレイ領域ＣＲにはボディー導電層１０とバッファ層１１１との間に中間絶縁層２の少なくとも一部が残留し、周辺回路領域ＰＲには中間絶縁層２上に上部半導体層３が残留する。中間絶縁層２は下部半導体層１を除去する時に、エッチング停止膜の役割をする。一例として、残留された上部半導体層３の厚さは５ｎｍ乃至１０００μｍである。
図４２及び図４３は本発明の実施形態に係る半導体メモリ素子の製造方法を説明するための断面図である。説明を簡易化するために重複される構成に対する説明は省略される。
図４２を参照して、セルアレイ領域ＣＲ及び周辺回路領域ＰＲを含む半導体基板１００が提供される。半導体基板１００の上部に素子分離膜１８１が形成される。セルアレイ領域ＣＲには第１不純物領域１７４が形成され、周辺回路領域ＰＲには第２不純物領域１７２及び第３不純物領域１７３が形成される。一例として、第１不純物領域１７４と第２不純物領域１７２は同一な導電型の不純物領域であり、第３不純物領域１７３は第１及び第２不純物領域１７４、１７２と異なる導電型の不純物領域である。第２不純物領域１７２上に第１周辺トランジスタＰＴ１が形成され、第３不純物領域１７３上に第２周辺トランジスタＰＴ２が形成される。一例として、第１周辺トランジスタＰＴ１はＮＭＯＳトランジスタであり、第２周辺トランジスタＰＴ２はＰＭＯＳトランジスタである。素子分離膜１８１はセルアレイ領域ＣＲと周辺回路領域ＰＲとの間及び第１周辺トランジスタＰＴ１と第２周辺トランジスタＰＴ２との間に形成される。
図４３を参照して、半導体基板１００の上部にリセス領域ＲＲを形成した後、図２５乃至図３０を参照して説明された工程と実質的に同一な工程が遂行される。その結果、セルアレイ領域ＣＲにはボディー導電層１０と電極構造体ＳＴが形成される。図２９を参照して説明された半導体基板１００の除去工程の間に、リセス領域ＲＲが露出されてセルアレイ領域ＣＲに貫通領域が形成される。リセス領域ＲＲを形成した後、セルアレイ領域ＣＲ内に第１不純物領域１７４の一部が残留してピックアップ不純物領域ＰＫになる。ピックアップ不純物領域ＰＫは、ボディー導電層１０の不純物濃度と同じ又はそれよりも高い不純物濃度を有し得る。ピックアップ不純物領域ＰＫは導電層１０に電圧を印加するための領域である。一例として、セルアレイ領域ＣＲ及び周辺回路領域ＰＲを覆う層間絶縁膜１３０内に、ピックアップ不純物領域ＰＫに連結されるコンタクト１６７及び配線１６８が配置される。
本実施形態において、半導体基板１００の除去の後、ボディー導電層１０を形成する前に、周辺回路領域ＰＲで残留基板１０３の下面を覆う絶縁パターン１６が形成される。絶縁パターン１６は素子分離膜１８１と連結される。絶縁パターン１６は第２及び第３不純物領域１７２、１７３とその下のボディー導電層１０とを分離する。一例として、絶縁パターン１６はシリコン酸化物、シリコン窒化物、及びシリコン酸窒化物のうちの少なくとも１つを含む。
絶縁パターン１６の形成によってボディー導電層１０はセルアレイ領域ＣＲと周辺回路領域ＰＲとの間に段差構造（ｓｔｅｐｗｉｓｅ ｓｔｒｕｃｔｕｒｅ）Ｂを含む。ボディー導電層１０は図３１を参照して説明したように多結晶半導体層１１及び金属層１２を含むが、これに限定されない。
図４４は本発明の実施形態に係る半導体パッケージ断面図である。説明を簡易化するために重複された構成に対する説明は省略される。図４４を参照すれば、本発明の実施形態に係る半導体パッケージは複数の半導体パッケージを含む。一例として、本発明の実施形態に係る半導体メモリ素子は順に積層された第１パッケージ１０００及び第２パッケージ２０００を含む。第１パッケージ１０００は第１パッケージ基板１００１上に実装された第１半導体チップ１１００を含む。第２パッケージ２０００は第２パッケージ基板２００１上に実装された第２半導体チップ２１００を含む。第１半導体チップ１１００及び第２半導体チップ２１００はエポキシ樹脂のようなモールディング膜５００によって覆われる。第１及び第２パッケージ基板１００１、２００１は印刷回路基板である。
第１半導体チップ１１００及び第２半導体チップ２１００のうち少なくとも１つは本発明の実施形態に係る半導体メモリ素子である。一例として、第１及び第２半導体チップ１１００、２１００は図２２Ａ及び図２２Ｂに係る半導体メモリ素子である。
第１半導体チップ１１００はバンプ１０１０を通じてフリップチップ方式にて第１パッケージ基板１００１上に実装される。一例として、第１半導体チップ１１００は第１面１１０１及び第２面１１０２を含み、本発明の実施形態に係るボディー導電層は第１面１１０１に隣接するように提供される。第２半導体チップ２１００はワイヤ２０１０を通じて第２パッケージ基板２００１と連結される。一例として、第２半導体チップ２１００は第１面２１０１及び第２面２１０２を含み、本発明の実施形態に係るボディー導電層は第２面２１０２に隣接するように提供される。このような第１及び第２半導体チップ１１００、２１００の実装方式は例示であり、２つ以上の半導体チップがこれとは異なる方式によって実装されることができる。
以上、添付された図面を参照して本発明の実施形態を説明したが、本発明はその技術的思想や必須的な特徴を変形することなく、他の具体的な形態に実施されることもあり得る。また、各実施形態の構成要素は互いに組み合わされるか、或いは置換された形態に実施されることができる。
１０ ボディー導電層
１０２ 素子分離膜
１０３ 残留基板
１１１ バッファ層
１１３ エッチング停止膜
１２０ 絶縁層
１２８ パッドパターン
１３９ 埋め込み絶縁層
１４０ 共通ソースライン
１４１ 分離トレンチ
１４５ 分離パターン
１６４ ビットラインコンタクト
１６５ 周辺コンタクト
１９１ 上部コンタクト
１９３ 保護層
ＢＬ ビットライン
ＢＸ 埋め込み絶縁層
ＣＰ チャネル半導体層
ＣＲ セルアレイ領域
ＤＳ 情報格納層
ＥＲ 連結領域
ＧＰ ゲート電極
ＩＬ１、ＩＬ２ 層間絶縁膜
ＭＬ 上部配線
ＰＧ ゲート電極
ＰＬ 周辺配線
ＰＲ 周辺回路領域
ＰＴ 周辺トランジスタ
ＳＫ 連結導電パターン
ＳＴ 電極構造体
ＵＴ 周辺活性層
ＶＳ 垂直構造体

Claims (25)

  1. セルアレイ領域及び周辺回路領域を含む半導体メモリ素子において、
    前記セルアレイ領域は、
    ボディー導電層上に順に積層された複数の電極を含む電極構造体と、
    前記電極構造体を貫通して前記ボディー導電層に連結される垂直構造体と、を含み、
    前記周辺回路領域は、前記ボディー導電層上の残留基板及び前記残留基板を貫通して前記ボディー導電層に連結される連結導電パターンを含み、
    前記ボディー導電層は、多結晶半導体層を含む、半導体メモリ素子。
  2. 前記連結導電パターンは、前記ボディー導電層の上面と接し、
    前記ボディー導電層の上面と接する前記連結導電パターンの下部幅は、前記連結導電パターンの上部幅より小さい、請求項１に記載の半導体メモリ素子。
  3. 前記連結導電パターンの下面は、前記ボディー導電層の上面と実質的に同一なレベルである請求項１又は２に記載の半導体メモリ素子。
  4. 前記残留基板は、埋め込み絶縁層及び前記埋め込み絶縁層上の周辺活性層を含み、
    前記連結導電パターンは、前記埋め込み絶縁層及び前記周辺活性層を貫通する、請求項１乃至３のいずれか一項に記載の半導体メモリ素子。
  5. 前記周辺活性層は、実質的に単結晶である、請求項４に記載の半導体メモリ素子。
  6. 前記連結導電パターンの上面は、前記残留基板の上面より高いレベルである、請求項１乃至５のいずれか一項に記載の半導体メモリ素子。
  7. 前記周辺回路領域は、その上に形成される周辺ゲート電極をさらに含み、
    前記連結導電パターンの上面は、前記周辺ゲート電極の上面より高いレベルである、請求項６に記載の半導体メモリ素子。
  8. 前記連結導電パターンの側壁と前記残留基板との間に絶縁スペーサーをさらに含む請求項１乃至７のいずれか一項に記載の半導体メモリ素子。
  9. 前記ボディー導電層を貫通して前記連結導電パターンに連結される貫通電極をさらに含む請求項１乃至８のいずれか一項に記載の半導体メモリ素子。
  10. 前記連結導電パターンは、前記ボディー導電層と同一な導電型の不純物を含む、請求項１乃至９のいずれか一項に記載の半導体メモリ素子。
  11. 前記ボディー導電層の厚さは、前記残留基板の厚さより薄い、請求項１乃至１０のいずれか一項に記載の半導体メモリ素子。
  12. 前記ボディー導電層は、ポリシリコンを含む、請求項１乃至１１のいずれか一項に記載の半導体メモリ素子。
  13. 前記垂直構造体の各々は、チャネル半導体層及び情報格納層を含み、
    前記ボディー導電層は、前記チャネル半導体層と連結される、請求項１乃至１２のいずれか一項に記載の半導体メモリ素子。
  14. 前記チャネル半導体層の下面及び前記情報格納層の下面は、実質的に同一レベルに配置される、請求項１３に記載の半導体メモリ素子。
  15. 前記連結導電パターンの下面は、前記チャネル半導体層の下面と実質的に同一レベルに配置される、請求項１４に記載の半導体メモリ素子。
  16. セルアレイ領域及び周辺回路領域を含む半導体メモリ素子において、
    前記セルアレイ領域は、
    ボディー導電層上に順に積層された複数の電極を含む電極構造体と、
    前記電極構造体を貫通して前記ボディー導電層に連結される垂直構造体と、を含み、
    前記周辺回路領域は、前記ボディー導電層上の残留基板及び前記残留基板を貫通して前記ボディー導電層に連結される連結導電パターンを含み、
    前記ボディー導電層は、多結晶半導体層を含み、
    前記連結導電パターンの下面は、前記垂直構造体の下面と実質的に同一レベルである、半導体メモリ素子。
  17. 前記残留基板は、埋め込み絶縁層及び前記埋め込み絶縁層上に提供される周辺活性層を含み、
    前記連結導電パターンは、前記周辺活性層を貫通する、請求項１６に記載の半導体メモリ素子。
  18. 前記連結導電パターンの側壁は、前記周辺活性層と連結される、請求項１７に記載の半導体メモリ素子。
  19. 前記連結導電パターンの下面は、前記ボディー導電層の上面と電気的及び物理的に連結される、請求項１６に記載の半導体メモリ素子。
  20. 前記連結導電パターンは、前記ボディー導電層と同一な導電型の不純物を含む、請求項１６乃至１９のいずれか一項に記載の半導体メモリ素子。
  21. 基板を準備することと、前記基板は、セルアレイ領域及び周辺回路領域を含み、
    前記周辺回路領域の基板の上部に埋め込まれる連結導電パターンを形成することと、
    前記セルアレイ領域の基板上部を除去することと、
    前記基板と連結される垂直構造体を形成することと、
    前記基板の下部を除去して前記垂直構造体の下部及び前記連結導電パターンの下部を露出することと、
    前記垂直構造体の下部及び前記連結導電パターンの下部と共通的に連結されるボディー導電層を形成することと、を含む半導体メモリ素子の製造方法。
  22. 前記連結導電パターンは、前記基板の下部を除去する前に形成される、請求項２１に記載の半導体メモリ素子の製造方法。
  23. 前記基板の下部を除去することは、化学機械研磨を含む、請求項２１又は２２に記載の半導体メモリ素子の製造方法。
  24. 前記基板の下部を除去する間に前記連結導電パターンの下部が共に除去される請求項２１乃至２３のいずれか一項に記載の半導体メモリ素子の製造方法。
  25. 前記垂直構造体の各々は、情報格納層及びチャネル半導体層を含み、
    前記基板の下部を除去する間に前記情報格納層の一部が共に除去されて前記チャネル半導体層が露出される、請求項２１乃至２４のいずれか一項に記載の半導体メモリ素子の製造方法。
JP2018111100A 2017-06-12 2018-06-11 半導体メモリ素子及びその製造方法 Active JP6985212B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0073390 2017-06-12
KR1020170073390A KR20180135526A (ko) 2017-06-12 2017-06-12 반도체 메모리 소자 및 그 제조 방법
KR10-2017-0166233 2017-12-05
KR1020170166233A KR102533149B1 (ko) 2017-12-05 2017-12-05 반도체 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2019004147A JP2019004147A (ja) 2019-01-10
JP6985212B2 true JP6985212B2 (ja) 2021-12-22

Family

ID=64334302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018111100A Active JP6985212B2 (ja) 2017-06-12 2018-06-11 半導体メモリ素子及びその製造方法

Country Status (5)

Country Link
US (2) US10692881B2 (ja)
JP (1) JP6985212B2 (ja)
CN (1) CN109037210B (ja)
DE (1) DE102018110017B4 (ja)
SG (1) SG10201803464XA (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637122B2 (en) * 2018-05-10 2023-04-25 SK Hynix Inc. Semiconductor device and manufacturing method of semiconductor device
US10651153B2 (en) * 2018-06-18 2020-05-12 Intel Corporation Three-dimensional (3D) memory with shared control circuitry using wafer-to-wafer bonding
JP2020126943A (ja) * 2019-02-05 2020-08-20 キオクシア株式会社 半導体記憶装置
JP2020155485A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体装置およびその製造方法
KR102649568B1 (ko) * 2019-05-03 2024-03-21 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 포함하는 메모리 장치 및 시스템
US11018139B2 (en) * 2019-08-13 2021-05-25 Micron Technology, Inc. Integrated transistors and methods of forming integrated transistors
KR102650433B1 (ko) * 2019-12-06 2024-03-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
KR102671791B1 (ko) * 2020-01-13 2024-06-04 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법
KR20220125884A (ko) 2021-03-05 2022-09-15 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20220153871A (ko) * 2021-05-12 2022-11-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법
KR20230016411A (ko) * 2021-07-26 2023-02-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 제조방법

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3199717B2 (ja) 1989-09-08 2001-08-20 株式会社東芝 半導体装置およびその製造方法
JPH10242410A (ja) 1996-12-26 1998-09-11 Sony Corp 半導体メモリセル及びその作製方法
TW449869B (en) 1998-06-04 2001-08-11 United Microelectronics Corp Manufacturing method for stacked integrated circuit
JP3614723B2 (ja) 1999-08-10 2005-01-26 Ｎｅｃエレクトロニクス株式会社 フラッシュメモリの製造方法
TW501227B (en) * 2000-08-11 2002-09-01 Samsung Electronics Co Ltd SOI MOSFET having body contact for preventing floating body effect and method of fabricating the same
JP2004221500A (ja) * 2003-01-17 2004-08-05 Toshiba Microelectronics Corp 半導体装置および半導体装置の製造方法
JP2004273590A (ja) * 2003-03-06 2004-09-30 Seiko Epson Corp 半導体装置及びその製造方法
KR100604871B1 (ko) 2004-06-17 2006-07-31 삼성전자주식회사 상보형 불휘발성 메모리 소자와 그 동작 방법과 그 제조 방법과 그를 포함하는 논리소자 및 반도체 장치
US7462521B2 (en) 2004-11-29 2008-12-09 Walker Andrew J Dual-gate device and method
KR100702012B1 (ko) 2005-03-22 2007-03-30 삼성전자주식회사 매립막 패턴들을 갖는 에스. 램들 및 그 형성방법들
US7605429B2 (en) 2005-04-15 2009-10-20 International Business Machines Corporation Hybrid crystal orientation CMOS structure for adaptive well biasing and for power and performance enhancement
KR100895853B1 (ko) 2006-09-14 2009-05-06 삼성전자주식회사 적층 메모리 소자 및 그 형성 방법
JP2008078404A (ja) 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
JP2008140912A (ja) 2006-11-30 2008-06-19 Toshiba Corp 不揮発性半導体記憶装置
US7791172B2 (en) 2007-03-19 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US9136329B2 (en) 2007-04-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with dielectric-sealed doped region
US7910973B2 (en) 2008-03-17 2011-03-22 Kabushiki Kaisha Toshiba Semiconductor storage device
US8012814B2 (en) * 2008-08-08 2011-09-06 International Business Machines Corporation Method of forming a high performance fet and a high voltage fet on a SOI substrate
CN101685797A (zh) * 2008-09-23 2010-03-31 中芯国际集成电路制造(上海)有限公司 牺牲氧化层的去除方法及相应的半导体存储器的制造方法
JP5364336B2 (ja) 2008-11-04 2013-12-11 株式会社東芝 半導体記憶装置
US8299583B2 (en) 2009-03-05 2012-10-30 International Business Machines Corporation Two-sided semiconductor structure
US8178396B2 (en) 2009-03-11 2012-05-15 Micron Technology, Inc. Methods for forming three-dimensional memory devices, and related structures
WO2010109746A1 (ja) * 2009-03-27 2010-09-30 パナソニック株式会社 半導体装置及びその製造方法
KR101579587B1 (ko) 2009-04-01 2015-12-22 삼성전자주식회사 반도체 장치 및 그 형성 방법
US8284601B2 (en) 2009-04-01 2012-10-09 Samsung Electronics Co., Ltd. Semiconductor memory device comprising three-dimensional memory cell array
KR101205173B1 (ko) * 2009-07-28 2012-11-27 에스케이하이닉스 주식회사 반도체 소자의 형성 방법
KR101040154B1 (ko) 2009-11-04 2011-06-09 한양대학교 산학협력단 3차원 플래시 메모리 소자
US8232599B2 (en) 2010-01-07 2012-07-31 International Business Machines Corporation Bulk substrate FET integrated on CMOS SOI
JP2011204829A (ja) 2010-03-25 2011-10-13 Toshiba Corp 半導体記憶装置
JP5025754B2 (ja) 2010-03-31 2012-09-12 株式会社東芝 半導体記憶素子、及び半導体記憶装置
KR101688598B1 (ko) 2010-05-25 2017-01-02 삼성전자주식회사 3차원 반도체 메모리 장치
KR20120003351A (ko) 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
KR20120047325A (ko) 2010-11-01 2012-05-11 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR101744127B1 (ko) 2010-11-17 2017-06-08 삼성전자주식회사 반도체 소자 및 그 제조방법
KR101190743B1 (ko) 2010-12-30 2012-10-12 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US20120168858A1 (en) 2010-12-30 2012-07-05 Hynix Semiconductor Inc. Non-volatile memory device and method of fabricating the same
JP2012244071A (ja) * 2011-05-23 2012-12-10 Semiconductor Components Industries Llc 絶縁ゲート型半導体装置
US8742481B2 (en) 2011-08-16 2014-06-03 Micron Technology, Inc. Apparatuses and methods comprising a channel region having different minority carrier lifetimes
KR101865566B1 (ko) 2011-09-08 2018-06-11 삼성전자주식회사 수직형 메모리 장치의 제조 방법
JP2013069953A (ja) * 2011-09-26 2013-04-18 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
KR101878741B1 (ko) 2012-01-26 2018-07-16 삼성전자주식회사 트랜지스터 및 그 제조방법
TWI529939B (zh) * 2012-02-08 2016-04-11 Sony Corp High frequency semiconductor device and its manufacturing method
KR20130095499A (ko) * 2012-02-20 2013-08-28 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 그 동작 방법 및 그 제조 방법
KR20130136249A (ko) 2012-06-04 2013-12-12 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR101990904B1 (ko) 2012-07-17 2019-06-19 삼성전자주식회사 수직형 반도체 소자
KR20140025631A (ko) 2012-08-21 2014-03-05 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20140025054A (ko) 2012-08-21 2014-03-04 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US8952482B2 (en) 2012-08-30 2015-02-10 Micron Technology, Inc. Three-dimensional devices having reduced contact length
KR20140028968A (ko) 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20140028969A (ko) 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102027133B1 (ko) 2012-12-13 2019-10-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR101979299B1 (ko) * 2012-12-26 2019-09-03 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조방법
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US8759899B1 (en) 2013-01-11 2014-06-24 Macronix International Co., Ltd. Integration of 3D stacked IC device with peripheral circuits
US9184096B2 (en) 2013-03-13 2015-11-10 Macronix International Co., Ltd. Semiconductor structure and manufacturing method for the same
JP5842866B2 (ja) * 2013-05-29 2016-01-13 三菱電機株式会社 半導体装置及びその製造方法
JPWO2014196105A1 (ja) 2013-06-03 2017-02-23 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9449983B2 (en) 2013-12-19 2016-09-20 Sandisk Technologies Llc Three dimensional NAND device with channel located on three sides of lower select gate and method of making thereof
JP2015149413A (ja) 2014-02-06 2015-08-20 株式会社東芝 半導体記憶装置及びその製造方法
US9425208B2 (en) 2014-04-17 2016-08-23 Samsung Electronics Co., Ltd. Vertical memory devices
KR102307487B1 (ko) * 2014-06-23 2021-10-05 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US20160064041A1 (en) 2014-09-02 2016-03-03 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
JP6203152B2 (ja) 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
US9305934B1 (en) 2014-10-17 2016-04-05 Sandisk Technologies Inc. Vertical NAND device containing peripheral devices on epitaxial semiconductor pedestal
KR102217241B1 (ko) 2014-11-06 2021-02-18 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
US9634097B2 (en) 2014-11-25 2017-04-25 Sandisk Technologies Llc 3D NAND with oxide semiconductor channel
KR20160124294A (ko) 2015-04-16 2016-10-27 삼성전자주식회사 주변 영역 상에 적층된 셀 영역을 갖는 반도체 소자 및 그의 제조방법
US9666281B2 (en) 2015-05-08 2017-05-30 Sandisk Technologies Llc Three-dimensional P-I-N memory device and method reading thereof using hole current detection
US9472645B1 (en) * 2015-06-08 2016-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dual control gate spacer structure for embedded flash memory
US9356043B1 (en) 2015-06-22 2016-05-31 Sandisk Technologies Inc. Three-dimensional memory devices containing memory stack structures with position-independent threshold voltage
JP2017037957A (ja) 2015-08-10 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20170022481A (ko) 2015-08-20 2017-03-02 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9543318B1 (en) 2015-08-21 2017-01-10 Sandisk Technologies Llc Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors
US9502471B1 (en) 2015-08-25 2016-11-22 Sandisk Technologies Llc Multi tier three-dimensional memory devices including vertically shared bit lines
US9666596B2 (en) 2015-08-25 2017-05-30 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
CN106558471B (zh) * 2015-09-25 2021-02-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9601577B1 (en) 2015-10-08 2017-03-21 Samsung Electronics Co., Ltd. Three-dimensionally integrated circuit devices including oxidation suppression layers
KR102520042B1 (ko) * 2015-11-25 2023-04-12 삼성전자주식회사 3차원 반도체 장치
US9691781B1 (en) * 2015-12-04 2017-06-27 Sandisk Technologies Llc Vertical resistor in 3D memory device with two-tier stack
KR102432483B1 (ko) 2015-12-31 2022-08-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
US10692881B2 (en) 2020-06-23
DE102018110017B4 (de) 2023-09-14
DE102018110017A1 (de) 2018-12-13
CN109037210B (zh) 2023-09-05
US10886299B2 (en) 2021-01-05
US20200312877A1 (en) 2020-10-01
US20180358376A1 (en) 2018-12-13
JP2019004147A (ja) 2019-01-10
CN109037210A (zh) 2018-12-18
SG10201803464XA (en) 2019-01-30

Similar Documents

Publication Publication Date Title
JP6985212B2 (ja) 半導体メモリ素子及びその製造方法
US11107828B2 (en) Semiconductor memory devices and methods of fabricating the same
US11721684B2 (en) Semiconductor device
US10672781B2 (en) Semiconductor device
US11211372B2 (en) Semiconductor device
US11664362B2 (en) Semiconductor devices
JP2019004146A (ja) 半導体メモリ素子及びその製造方法
CN109378315B (zh) 半导体存储器件及其制造的方法
CN110970439A (zh) 半导体器件及其制造方法
US11398495B2 (en) Semiconductor devices
KR102572154B1 (ko) 반도체 메모리 소자 및 그 제조 방법
CN109449161B (zh) 3d存储器件的制造方法
KR102533149B1 (ko) 반도체 메모리 소자 및 그 제조 방법
KR102333165B1 (ko) 반도체 메모리 소자 및 그 제조 방법
TWI789295B (zh) 記憶裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211125

R150 Certificate of patent or registration of utility model

Ref document number: 6985212

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250