JP6875577B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6875577B2
JP6875577B2 JP2020052391A JP2020052391A JP6875577B2 JP 6875577 B2 JP6875577 B2 JP 6875577B2 JP 2020052391 A JP2020052391 A JP 2020052391A JP 2020052391 A JP2020052391 A JP 2020052391A JP 6875577 B2 JP6875577 B2 JP 6875577B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
electrode layer
oxide
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020052391A
Other languages
English (en)
Other versions
JP2020109867A (ja
Inventor
純一 肥塚
純一 肥塚
普司 大野
普司 大野
優一 佐藤
優一 佐藤
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020109867A publication Critical patent/JP2020109867A/ja
Application granted granted Critical
Publication of JP6875577B2 publication Critical patent/JP6875577B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジス
タ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（
ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トラン
ジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その
他の材料として酸化物半導体が注目されている。
酸化物半導体を用いたトランジスタとしては、より高機能な半導体装置への応用のために
、より高い電気特性が求められている。酸化物半導体を用いたトランジスタにおいて、高
い電気特性を目的として、アルミニウム反応法を用いて低抵抗なソース領域及びドレイン
領域を形成する技術などが報告がされている（例えば、非特許文献１参照。）。
Ｎ．Ｍｏｒｏｓａｗａら．ＳＩＤ １１ ＤＩＧＥＳＴ ｐｐ．４７９−４８２
酸化物半導体を用いたトランジスタのオン特性（例えば、オン電流や電界効果移動度）が
向上すると、半導体装置において高速応答、高速駆動が可能になり、より高性能な半導体
装置が実現できる。
そこで、本発明の一形態は、高いオン特性を有する酸化物半導体を用いたトランジスタを
提供することを課題の一とする。
また、本発明の一形態は、高速応答及び高速駆動の可能なトランジスタを有する高性能の
半導体装置を提供することを課題の一とする。
チャネル形成領域を含む酸化物半導体膜を有するトランジスタの作製工程において、該酸
化物半導体膜に、金属元素を含む膜と接した状態で加熱処理することにより導入された金
属元素と、注入法により該金属元素を含む膜を通過して導入されたドーパントとを含む低
抵抗領域を形成する。低抵抗領域はチャネル長方向においてチャネル形成領域を挟んで形
成する。
金属元素を含む膜としては、金属膜、金属酸化物膜、金属窒化物膜等が挙げられる。
金属元素を含む膜中の金属元素としては、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリ
ブデン（Ｍｏ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ランタ
ン（Ｌａ）、バリウム（Ｂａ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びニ
ッケル（Ｎｉ）のいずれかから選択される一以上を用いることができる。金属元素を含む
膜として、上記金属元素のいずれかから選択される一以上を含む金属膜、金属酸化物膜、
又は金属窒化物膜（例えば、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を
用いることができる。また、金属元素を含む膜にリン（Ｐ）、ホウ素（Ｂ）などのドーパ
ントを含ませてもよい。
金属元素を含む膜を酸化物半導体膜と接して形成し、金属元素を含む膜及び酸化物半導体
膜とが接した状態で加熱処理を行うことによって、金属元素を含む膜から酸化物半導体膜
へ金属元素を導入することができる。加熱処理は酸素雰囲気下で行うことが好ましい。加
熱処理は減圧下、窒素雰囲気下でも行うことできる。また、加熱温度は１００℃以上７０
０℃以下、好ましくは２００℃以上４００℃以下とすればよい。なお、金属元素を含む膜
から酸化物半導体膜へ金属元素を導入するための加熱処理により、導電性を有する金属元
素を含む膜は、絶縁性を有する金属元素を含む膜となる。例えば、金属膜から酸化物半導
体膜へ金属元素を導入するための加熱処理により、金属膜は金属酸化物膜、又は金属窒化
物膜となり、金属酸化物膜、又は金属窒化物膜が絶縁性を有する場合、絶縁膜として用い
ることができる。
ドーパントは、酸化物半導体膜の導電率を変化させる不純物である。ドーパントとしては
、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホ
ウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）
、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）
、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。
上記ドーパントは金属元素を含む膜に含ませてもよい。
ドーパントは、注入法により、金属元素を含む膜（金属膜、金属酸化物膜、又は金属窒化
物膜）を通過して、酸化物半導体膜に導入する。ドーパントの導入方法としては、イオン
注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法など
を用いることができる。その際には、ドーパントの単体のイオンあるいは水素化物やフッ
化物、塩化物のイオンを用いると好ましい。
低抵抗領域におけるドーパントの濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０
２２ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
また、ドーパントの導入処理後、加熱処理を行ってもよい。該加熱処理は金属元素を含む
膜からの金属元素の導入工程における加熱処理とかねてもよい。
なお、作製工程において、加熱処理による金属元素を含む膜からの金属元素の導入工程、
及び注入法によるドーパントの導入工程の工程順序は限定されず、どちらが先でも後でも
よい。また複数回行ってもよい。
例えば、金属元素を含む膜として金属膜を用い、酸素雰囲気下で加熱処理を行って、酸化
物半導体膜へ金属元素を導入する場合、加熱処理前にドーパントを導入するとドーパント
は金属膜を通過することとなり、加熱処理後にドーパントを導入するとドーパントは金属
酸化物膜を通過することになる。
チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導体膜を有するこ
とにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く、
高速動作、高速応答が可能となる。
よって、電気特性の高い該トランジスタを用いることで高性能及び高信頼性の半導体装置
を提供することができる。
本明細書で開示する発明の構成の一形態は、チャネル形成領域を含む酸化物半導体膜を形
成し、酸化物半導体膜において、チャネル形成領域を挟んでチャネル形成領域より抵抗が
低く、金属元素及びドーパントを含む低抵抗領域を形成し、低抵抗領域は、酸化物半導体
膜と接して金属元素を含む膜を形成し、酸化物半導体膜と金属元素を含む膜とを接した状
態で加熱処理を行って金属元素を含む膜から酸化物半導体膜に金属元素を導入する工程、
及び金属元素を含む膜を通過して酸化物半導体膜にドーパントを導入する工程によって形
成する半導体装置の作製方法である。
本明細書で開示する発明の構成の一形態は、チャネル形成領域を含む酸化物半導体膜を形
成し、チャネル形成領域と重畳して酸化物半導体膜上にゲート絶縁膜及びゲート電極層の
積層を選択的に形成し、酸化物半導体膜、ゲート絶縁膜、及びゲート電極層上に酸化物半
導体膜の一部と接して金属元素を含む膜を形成し、ゲート絶縁膜及びゲート電極層をマス
クとして、酸化物半導体膜に金属元素を含む膜を通過してドーパントを選択的に導入し、
ドーパントを導入した酸化物半導体膜、及び金属元素を含む膜を加熱しドーパントを導入
した酸化物半導体膜に金属元素を含む膜から金属元素を導入し、酸化物半導体膜において
チャネル形成領域を挟んでチャネル形成領域より抵抗が低く、金属元素及びドーパントを
含む低抵抗領域を形成する半導体装置の作製方法である。
本明細書で開示する発明の構成の一形態は、チャネル形成領域を含む酸化物半導体膜を形
成し、チャネル形成領域と重畳して酸化物半導体膜上にゲート絶縁膜及びゲート電極層の
積層を選択的に形成し、酸化物半導体膜、ゲート絶縁膜、及びゲート電極層上に酸化物半
導体膜の一部と接して金属元素を含む膜を形成し、酸化物半導体膜、及び金属元素を含む
膜を加熱し酸化物半導体膜に金属元素を含む膜から金属元素を導入し、ゲート絶縁膜及び
ゲート電極層をマスクとして、金属元素を導入した酸化物半導体膜に金属元素を含む膜を
通過してドーパントを選択的に導入し、酸化物半導体膜においてチャネル形成領域を挟ん
でチャネル形成領域より抵抗が低く、金属元素及びドーパントを含む低抵抗領域を形成す
る半導体装置の作製方法である。
また、上記構成において、金属元素を含む膜の形成工程前の酸化物半導体膜に水素若しく
は水分を放出させる加熱処理（脱水化又は脱水素化処理）を行ってもよい。
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素
が同時に脱離して減少してしまうおそれがある。酸化物半導体膜において、酸素が脱離し
た箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招
くドナー準位が生じてしまう。
よって、脱水化又は脱水素化処理を行った酸化物半導体膜に、酸素を供給することが好ま
しい。酸化物半導体膜へ酸素を供給することにより、膜中の酸素欠損を補填することがで
きる。
例えば、酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁膜を酸化物半導体膜と
接して設けることによって、該酸化物絶縁膜から酸化物半導体膜へ酸素を供給することが
できる。上記構成において、加熱工程を行った酸化物半導体膜及び酸化物絶縁膜を少なく
とも一部が接した状態で加熱工程を行うことによって酸化物半導体膜への酸素の供給を行
ってもよい。
また、脱水化又は脱水素化処理を行った酸化物半導体膜に、酸素（少なくとも、酸素ラジ
カル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよ
い。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョ
ンイオンインプランテーション法、プラズマ処理などを用いることができる。
さらに、好ましくはトランジスタに設けられる酸化物半導体膜は、酸化物半導体が結晶状
態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている膜の状態
とするとよい。この場合、酸素の含有量は、酸化物半導体の化学量論的組成比を超える程
度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸
化物半導体の格子間に酸素が存在する場合もある。
水素若しくは水分を酸化物半導体から除去し、不純物が極力含まれないように高純度化し
、酸素を供給して酸素欠損を補填することによりＩ型（真性）の酸化物半導体、又はＩ型
（真性）に限りなく近い酸化物半導体とすることができる。そうすることにより、酸化物
半導体のフェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまですること
ができる。よって、該酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因す
るトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減
することができる。
酸化物半導体接して形成された金属元素を含む膜からの金属元素の導入、及び注入法によ
るドーパントの導入によって、酸化物半導体膜に金属元素及びドーパントを含む低抵抗領
域を形成する。チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導
体膜を有することにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移
動度）が高く、高速動作、高速応答が可能となる。
よって、電気特性の高い該トランジスタを用いることで高性能及び高信頼性の半導体装置
を提供することができる。
半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。
ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々
に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明
は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第
２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではな
い。また、本明細書において発明を特定するための事項として固有の名称を示すものでは
ない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１を用いて説明
する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタ
を示す。
トランジスタの構造は特に限定されず、例えばトップゲート構造、又はボトムゲート構造
のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形
成領域が一つ形成されるシングルゲート構造でも、２つ形成されるダブルゲート構造もし
くは３つ形成されるトリプルゲート構造であってもよい。また、チャネル形成領域の上下
にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート型でも
よい。
図１（Ａ）乃至（Ｆ）に示すトランジスタ４４０は、トップゲート構造のトランジスタの
例である。
図１（Ｆ）に示すように、トランジスタ４４０は、絶縁膜４３６が設けられた絶縁表面を
有する基板４００上に、チャネル形成領域４０９、低抵抗領域４０４ａ、４０４ｂ、低抵
抗領域４０６ａ、４０６ｂを含む酸化物半導体膜４０３、ソース電極層４０５ａ、ドレイ
ン電極層４０５ｂ、ゲート絶縁膜４０２、ゲート電極層４０１を有する。トランジスタ４
４０上には、金属元素を含む膜４０７が形成されている。
図１（Ａ）乃至（Ｆ）にトランジスタ４４０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に絶縁膜４３６を形成する。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、
石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンな
どの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基
板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたも
のを、基板４００として用いてもよい。
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有
する半導体装置を作製するには、可撓性基板上に酸化物半導体膜４０３を含むトランジス
タ４４０を直接作製してもよいし、他の作製基板に酸化物半導体膜４０３を含むトランジ
スタ４４０を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可
撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタとの間
に剥離層を設けるとよい。
絶縁膜４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン
、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化
ガリウム、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム
、又はこれらの混合材料を用いて形成することができる。
絶縁膜４３６は、単層でも積層でもよいが、酸化物半導体膜４０３に接する膜には酸化物
絶縁膜を用いることが好ましい。本実施の形態では絶縁膜４３６としてスパッタリング法
を用いて形成する酸化シリコン膜を用いる。
次に、絶縁膜４３６上に酸化物半導体膜４０３を形成する。
絶縁膜４３６は、酸化物半導体膜４０３と接するため、膜中（バルク中）に少なくとも化
学量論的組成比を超える量の酸素が存在することが好ましい。例えば、絶縁膜４３６とし
て、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。このよ
うな絶縁膜４３６を用いることで、酸化物半導体膜４０３に酸素を供給することができ、
特性を良好にすることができる。酸化物半導体膜４０３へ酸素を供給することにより、膜
中の酸素欠損を補填することができる。
例えば、酸素の供給源となる酸素を多く（過剰に）含む絶縁膜４３６を酸化物半導体膜４
０３と接して設けることによって、該絶縁膜４３６から酸化物半導体膜４０３へ酸素を供
給することができる。酸化物半導体膜４０３及び絶縁膜４３６を少なくとも一部が接した
状態で加熱処理を行うことによって酸化物半導体膜４０３への酸素の供給を行ってもよい
。
酸化物半導体膜４０３の形成工程において、酸化物半導体膜４０３に水素、又は水がなる
べく含まれないようにするために、酸化物半導体膜４０３の成膜の前処理として、スパッ
タリング装置の予備加熱室で絶縁膜４３６が形成された基板を予備加熱し、基板及び絶縁
膜４３６に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予
備加熱室に設ける排気手段はクライオポンプが好ましい。
酸化物半導体膜４０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あ
るいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また
、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーと
して、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザー
としてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（
Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有
することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物
、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、
Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉ
ｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ
−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用
いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上
げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋
（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。
他の酸化物でも同様である。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、
これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高
い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面
の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。
表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく
、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ま
しくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている算術平均粗さを面に対して適用でき
るよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した
値」と表現でき、以下の式にて定義される。
Figure 0006875577
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１
）（ｘ２，ｙ２）の４点で表される四角形の領域）の面積を指し、Ｚ０は測定面の平均高
さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃ
ｏｐｅ）にて評価可能である。
よって、絶縁膜４３６において酸化物半導体膜４０３が接して形成される領域に、平坦化
処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化
学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ
）法）、ドライエッチング処理、プラズマ処理を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッ
タリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリ
ングを行うと、絶縁膜４３６の表面に付着している粉状物質（パーティクル、ごみともい
う）を除去することができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよ
く、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限
定されず、絶縁膜４３６表面の凹凸状態に合わせて適宜設定すればよい。
酸化物半導体膜４０３として、結晶を含み、結晶性を有する酸化物半導体膜（結晶性酸化
物半導体膜）を用いることができる。結晶性酸化物半導体膜における結晶状態は、結晶軸
の方向が無秩序な状態でも、一定の配向性を有する状態であってもよい。
例えば、結晶性酸化物半導体膜として、表面に概略垂直なｃ軸を有している結晶を含む酸
化物半導体膜を用いることができる。
表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体層（以下、結晶性酸化物半導
体層ともいう）は、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配向を有
した結晶（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ； ＣＡＡＣとも呼ぶ）を含
む酸化物を有する。
ＣＡＡＣ−ＯＳとは、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状
または六角形状の原子配列を有し、ｃ軸においては、金属原子が層状または金属原子と酸
素原子とが層状に配列しており、ａｂ面（あるいは表面または界面）においては、ａ軸ま
たはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸化物半導体のことである
。
広義に、ＣＡＡＣ−ＯＳとは、非単結晶であって、そのａｂ面に垂直な方向から見て、三
角形もしくは六角形、または正三角形もしくは正六角形の原子配列を有し、かつｃ軸方向
に垂直な方向から見て金属原子が層状または金属原子と酸素原子が層状に配列した相を含
む材料をいう。
ＣＡＡＣ−ＯＳは単結晶ではないが、非晶質のみから形成されているものでもない。また
、ＣＡＡＣ−ＯＳは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部
分の境界を明確に判別できないこともある。
ＣＡＡＣ−ＯＳを構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ−ＯＳ
を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ−ＯＳが形成される基
板面やＣＡＡＣ−ＯＳの表面や膜面、界面等に垂直な方向）に揃っていてもよい。あるい
は、ＣＡＡＣ−ＯＳを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、基
板面、表面、膜面、界面等に垂直な方向）を向いていてもよい。
該結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタの電気
的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
ｃ軸配向を有した結晶性酸化物半導体膜を得る方法としては、３つ挙げられる。１つ目は
、成膜温度を２００℃以上５００℃以下として酸化物半導体膜の成膜を行い、表面に概略
垂直にｃ軸配向させる方法である。２つ目は、膜厚を薄く成膜した後、２００℃以上７０
０℃以下の加熱処理を行い、表面に概略垂直にｃ軸配向させる方法である。３つ目は、一
層目の膜厚を薄く成膜した後、２００℃以上７００℃以下の加熱処理を行い、２層目の成
膜を行い、表面に概略垂直にｃ軸配向させる方法である。
酸化物半導体膜４０３の膜厚は、１ｎｍ以上２００ｎｍ以下（好ましくは５ｎｍ以上３０
ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔ
ａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅ
ｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜４０３は、ス
パッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成
膜を行うスパッタ装置、所謂ＣＰスパッタ装置（Ｃｏｌｕｍｎａｒ Ｐｌａｓｍａ Ｓｐ
ｕｔｔｅｒｉｎｇ ｓｙｓｔｅｍ）を用いて成膜してもよい。
なお、酸化物半導体膜４０３は、成膜時に酸素が多く含まれるような条件（例えば、酸素
１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く
含む（好ましくは酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有
量が過剰な領域が含まれている）膜とすることが好ましい。
酸化物半導体膜４０３をスパッタリング法で作製するためのターゲットとしては、例えば
、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の酸化物タ
ーゲットを用い、Ｉｎ−Ｇａ−Ｚｎ膜を成膜する。また、このターゲットの材料及び組成
に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金
属酸化物ターゲットを用いてもよい。
また、金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上
９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜し
た酸化物半導体膜は緻密な膜とすることができる。
酸化物半導体膜を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素
化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去し
つつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４０
０上に酸化物半導体膜４０３を成膜する。成膜室内の残留水分を除去するためには、吸着
型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポン
プを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラ
ップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、
水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合
物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜４０３に含まれる不純
物の濃度を低減できる。
また、絶縁膜４３６と酸化物半導体膜４０３とを大気に解放せずに連続的に形成すること
が好ましい。絶縁膜４３６と酸化物半導体膜４０３とを大気に曝露せずに連続して形成す
ると、絶縁膜４３６表面に水素や水分などの不純物が吸着することを防止することができ
る。
また、酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または
脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００
℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行う
ことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体
膜に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、脱水化又は脱水素化のための加熱処理は、酸化物半導体膜４０３の形成後、金属元
素を含む膜の形成前、及び酸化物半導体膜４０３への酸素の導入工程前であれば、トラン
ジスタ４４０の作製工程においてどのタイミングで行ってもよい。
脱水化又は脱水素化のための加熱処理を、酸化物半導体膜が島状に加工される前に行うと
、絶縁膜４３６に含まれる酸素が加熱処理によって放出されるのを防止することができる
ため好ましい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘ
リウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましく
は７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）とすることが好ましい。
また、加熱処理で酸化物半導体膜４０３を加熱した後、同じ炉に高純度の酸素ガス、高純
度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分
光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）
以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよ
い。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。ま
たは、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好まし
くは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの
作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少して
しまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物
半導体膜４０３を高純度化及び電気的にＩ型（真性）化することができる。
なお、酸化物半導体膜は、島状に加工してもよいし、形状を加工せず、膜状のままでもよ
い。また、酸化物半導体膜を素子ごとに分離する絶縁膜からなる素子分離領域を設けても
よい。
本実施の形態では、成膜された酸化物半導体膜をフォトリソグラフィ工程により島状の酸
化物半導体膜４０３に加工する。また、島状の酸化物半導体膜４０３を形成するためのレ
ジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法
で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよ
く、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチ
ング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴ
Ｏ０７Ｎ（関東化学社製）を用いてもよい。
次いで、酸化物半導体膜４０３上に、ソース電極層及びドレイン電極層（これと同じ層で
形成される配線を含む）となる導電膜を形成する。該導電膜は後の加熱処理に耐えられる
材料を用いる。ソース電極層、及びドレイン電極層に用いる導電膜としては、例えば、Ａ
ｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した
元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜
）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または
双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、
窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース
電極層、及びドレイン電極層に用いる導電膜としては、導電性の金属酸化物で形成しても
良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２
）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２）、酸化イン
ジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを
含ませたものを用いることができる。
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチング
を行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスク
を除去する。本実施の形態では、ソース電極層４０５ａ、ドレイン電極層４０５ｂとして
膜厚１０ｎｍのタングステン膜を形成する。このようにソース電極層４０５ａ、ドレイン
電極層４０５ｂの膜厚が薄いと、上に形成されるゲート絶縁膜４４２の被覆性が良好とな
る他、ソース電極層４０５ａ、ドレイン電極層４０５ｂを通過してソース電極層４０５ａ
、ドレイン電極層４０５ｂ下の酸化物半導体膜４０３にもドーパントを導入することがで
きる。
次いで、酸化物半導体膜４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを
覆うゲート絶縁膜４４２を形成する（図１（Ａ）参照）。
なお、ゲート絶縁膜４４２の被覆性を向上させるために、酸化物半導体膜４０３、ソース
電極層４０５ａ、及びドレイン電極層４０５ｂ表面にも上記平坦化処理を行ってもよい。
特にゲート絶縁膜４４２として膜厚の薄い絶縁膜を用いる場合、酸化物半導体膜４０３、
ソース電極層４０５ａ、及びドレイン電極層４０５ｂ表面の平坦性が良好であることが好
ましい。
ゲート絶縁膜４４２の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢ
Ｅ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲ
ート絶縁膜４４２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面
がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置を用いて成膜して
もよい。
ゲート絶縁膜４４２の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウ
ム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化
シリコン膜を用いて形成することができる。ゲート絶縁膜４４２は、酸化物半導体膜４０
３と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜４４２は、膜中
（バルク中）に少なくとも化学量論的組成比を超える量の酸素が存在することが好ましく
、例えば、ゲート絶縁膜４４２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α
（ただし、α＞０）とする。本実施の形態では、ゲート絶縁膜４４２として、ＳｉＯ２＋
α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁
膜４４２として用いることで、酸化物半導体膜４０３に酸素を供給することができ、特性
を良好にすることができる。さらに、ゲート絶縁膜４４２は、作製するトランジスタのサ
イズやゲート絶縁膜４４２の段差被覆性を考慮して形成することが好ましい。
また、ゲート絶縁膜４４２の材料として酸化ハフニウム、酸化イットリウム、ハフニウム
シリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケ
ート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯ
ｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリ
ーク電流を低減できる。さらに、ゲート絶縁膜４４２は、単層構造としても良いし、積層
構造としても良い。
そして、ゲート電極層４０１をプラズマＣＶＤ法又はスパッタリング法等により、ゲート
絶縁膜４４２上に形成する。ゲート電極層４０１の材料は、モリブデン、チタン、タンタ
ル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料ま
たはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層
４０１としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体
膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層４０１は、単
層構造としてもよいし、積層構造としてもよい。
また、ゲート電極層４０１の材料は、インジウム錫酸化物、酸化タングステンを含むイン
ジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジ
ウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素
を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導
電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート絶縁膜４４２と接するゲート電極層４０１の一層として、窒素を含む金属酸
化物膜、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ
膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ
−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることが
できる。これらの膜は５電子ボルト、好ましくは５．５電子ボルト以上の仕事関数を有し
、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにす
ることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
次に、ゲート電極層４０１をマスクとしてゲート絶縁膜４４２をエッチングして、酸化物
半導体膜４０３の一部を露出させ、ゲート絶縁膜４０２を形成する（図１（Ｂ）参照）。
次いで、酸化物半導体膜４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ゲー
ト絶縁膜４０２、ゲート電極層４０１上に、酸化物半導体膜４０３の一部と接して、金属
元素を含む膜４１７を形成する（図１（Ｃ）参照）。
金属元素を含む膜４１７としては、金属膜、金属酸化物膜、金属窒化物膜等が挙げられる
。
金属元素を含む膜中の金属元素としては、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリ
ブデン（Ｍｏ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ランタ
ン（Ｌａ）、バリウム（Ｂａ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、及びニ
ッケル（Ｎｉ）のいずれかから選択される一以上を用いることができる。金属元素を含む
膜として、上記金属元素のいずれかから選択される一以上を含む金属膜、金属酸化物膜、
又は金属窒化物膜（例えば、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を
用いることができる。また、金属元素を含む膜にリン（Ｐ）、ホウ素（Ｂ）などのドーパ
ントを含ませてもよい。本実施の形態において金属元素を含む膜４１７は導電性を有する
。
金属元素を含む膜４１７は、プラズマＣＶＤ法、スパッタリング法、又は蒸着法等により
成膜することができる。金属元素を含む膜４１７の膜厚は５ｎｍ以上３０ｎｍ以下とすれ
ばよい。
本実施の形態では、金属元素を含む膜４１７として膜厚１０ｎｍのアルミニウム膜をスパ
ッタリング法によって形成する。
次に、ゲート絶縁膜４０２及びゲート電極層４０１をマスクとして、酸化物半導体膜４０
３に金属元素を含む膜４１７、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを通
過してドーパント４２１を選択的に導入し、低抵抗領域４１４ａ、４１４ｂを形成する（
図１（Ｄ）参照）。
本実施の形態では、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを薄膜とするた
め、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ下の酸化物半導体膜にもドーパ
ント４２１が導入され、低抵抗領域４１４ａ、４１４ｂが形成される例を示す。ソース電
極層４０５ａ、及びドレイン電極層４０５ｂの膜厚や、ドーパント４２１の導入条件によ
ってはソース電極層４０５ａ、及びドレイン電極層４０５ｂ下の酸化物半導体膜４０３に
はドーパント４２１が導入されない場合、導入されても濃度が低くソース電極層４０５ａ
、又はドレイン電極層４０５ｂ下以外の低抵抗領域と比べて抵抗が高い領域となる場合も
ある。
ドーパント４２１は、酸化物半導体膜４０３の導電率を変化させる不純物である。ドーパ
ント４２１としては、１５族元素（代表的にはリン（Ｐ）、砒素（Ａｓ）、およびアンチ
モン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、窒素（Ｎ）、アルゴン（Ａｒ）
、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ
）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることが
できる。
上記ドーパントは金属元素を含む膜４１７に含ませてもよい。
ドーパント４２１は、注入法により、金属元素を含む膜４１７、ソース電極層４０５ａ、
及びドレイン電極層４０５ｂを通過して、酸化物半導体膜４０３に導入する。ドーパント
４２１の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョン
イオンインプランテーション法などを用いることができる。その際には、ドーパント４２
１の単体のイオンあるいは水素化物やフッ化物、塩化物のイオンを用いると好ましい。
ドーパント４２１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる金
属元素を含む膜４１７の膜厚を適宜設定して制御すればよい。例えば、ホウ素を用いて、
イオン注入法でホウ素イオンの注入を行う場合、加速電圧１５ｋＶ、ドーズ量を１×１０
１５ｉｏｎｓ／ｃｍ２とすればよい。好ましくはドーズ量を１×１０１３ｉｏｎｓ／ｃｍ
２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
低抵抗領域におけるドーパント４２１の濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以上１
×１０２２ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
ドーパントを導入する際に、基板４００を加熱しながら行ってもよい。
なお、酸化物半導体膜４０３にドーパント４２１を導入する処理は、複数回行ってもよく
、ドーパントの種類も複数種用いてもよい。
また、ドーパント４２１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温
度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲
気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱
処理を行ってもよい。
酸化物半導体膜４０３を結晶性酸化物半導体膜とした場合、ドーパント４２１の導入によ
り、一部非晶質化する場合がある。この場合、ドーパント４２１の導入後に加熱処理を行
うことによって、酸化物半導体膜４０３の結晶性を回復することができる。
次に、金属元素を含む膜４１７及び酸化物半導体膜４０３の一部が接した状態で加熱処理
を行う。加熱処理は酸素雰囲気下で行うことが好ましい。加熱処理は減圧下、窒素雰囲気
下でも行うことできる。また、加熱温度は１００℃以上７００℃以下、好ましくは２００
℃以上４００℃以下とすればよい。
例えば、加熱処理装置の一つである電気炉に基板を導入し、金属元素を含む膜４１７及び
酸化物半導体膜４０３に対して酸素雰囲気下３００℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐ
ｍ以下、より好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムな
ど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気
に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素
、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９
９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とするこ
とが好ましい。
加熱処理により、金属元素を含む膜４１７から酸化物半導体膜４０３へ金属元素が導入さ
れ、低抵抗領域４０４ａ、４０４ｂが形成される。よって酸化物半導体膜４０３において
、チャネル形成領域４０９を挟んで、ドーパント及び金属元素を含む低抵抗領域４０４ａ
、４０４ｂ、ドーパントを含む低抵抗領域４０６ａ、４０６ｂが形成される。なお、ドー
パント及び金属元素を含む低抵抗領域４０４ａ、４０４ｂの方が、ドーパントを含む低抵
抗領域４０６ａ、４０６ｂより、低抵抗とすることができる。
本実施の形態では、ドーパントとしてホウ素、金属元素としてアルミニウムを用いたため
、低抵抗領域４０４ａ、４０４ｂはホウ素及びアルミニウムを含み、低抵抗領域４０６ａ
、４０６ｂにはホウ素が含まれる。
また、金属元素を含む膜４１７から酸化物半導体膜４０３へ金属元素を導入するための加
熱処理により、金属元素を含む膜４１７は、金属元素を含む膜４０７となる。例えば金属
元素を含む膜４１７として用いた金属膜は、金属元素を含む膜４０７として金属酸化物絶
縁膜となる。このような金属酸化物膜は絶縁膜として用いることができる。本実施の形態
では金属元素を含む膜４１７としてアルミニウム膜を用いたため、加熱処理により酸化ア
ルミニウム膜となる。酸化アルミニウム膜は金属酸化物絶縁膜なので、絶縁膜として用い
ることができる。
以上の工程で、本実施の形態のトランジスタ４４０が作製される（図１（Ｅ）参照）。チ
ャネル長方向にチャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂ、低抵抗
領域４０６ａ、４０６ｂを含む酸化物半導体膜４０３を有することにより、該トランジス
タ４４０はオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応
答が可能となる。
低抵抗領域４０４ａ、４０４ｂ、低抵抗領域４０６ａ、４０６ｂはソース領域、又はドレ
イン領域として機能させることができる。低抵抗領域４０４ａ、４０４ｂを設けることに
よって、低抵抗領域４０４ａ、４０４ｂの間に形成されるチャネル形成領域４０９に加わ
る電界を緩和させることができる。また、低抵抗領域４０６ａ、４０６ｂにおいて酸化物
半導体膜４０３とソース電極層４０５ａ及びドレイン電極層４０５ｂとを電気的に接続さ
せることによって、酸化物半導体膜４０３とソース電極層４０５ａ及びドレイン電極層４
０５ｂとの接触抵抗を低減することができる。
金属酸化物絶縁膜である金属元素を含む膜４０７上に他の絶縁膜を積層してもよい。
また、金属元素を含む膜４０７は除去してもよい。例えば金属元素を含む膜４０７が導電
性を有する場合、図６のように、金属元素を含む膜４０７を除去し、別の絶縁膜４１６を
形成することができる。
図６（Ａ）は、図１（Ｅ）と対応しており、トランジスタ４４０を覆うように金属元素を
含む膜４０７が形成されている。金属元素を含む膜４０７が絶縁性の場合、このまま絶縁
膜として用いることができるが、導電性を有する場合や、他の絶縁膜を設けたい場合、金
属元素を含む膜４０７を除去する（図６（Ｂ）参照）。
そして、トランジスタ４４０を覆うように絶縁膜４１６を形成する（図６（Ｃ）参照）。
絶縁膜４１６は、スパッタリング法など、絶縁膜４１６に水、水素等の不純物を混入させ
ない方法を適宜用いて形成することが好ましい。また、絶縁膜４１６としては酸素を過剰
に含む膜とすると、酸化物半導体膜４０３への酸素の供給源となるために好ましい。
本実施の形態では、絶縁膜４１６として膜厚１００ｎｍの酸化シリコン膜を、スパッタリ
ング法を用いて成膜する。酸化シリコン膜のスパッタリング法による成膜は、希ガス（代
表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下におい
て行うことができる。
酸化物半導体膜の成膜時と同様に、絶縁膜４１６の成膜室内の残留水分を除去するために
は、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポン
プを用いて排気した成膜室で成膜した絶縁膜４１６に含まれる不純物の濃度を低減できる
。また、絶縁膜４１６の成膜室内の残留水分を除去するための排気手段としては、ターボ
分子ポンプにコールドトラップを加えたものであってもよい。
絶縁膜４１６を、成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は水素
化物などの不純物が除去された高純度ガスを用いることが好ましい。
絶縁膜４１６を積層する場合、酸化シリコン膜の他に、代表的に酸化アルミニウム膜、酸
化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜を用
いることができる。例えば、絶縁膜４１６として酸化シリコン膜と酸化アルミニウム膜と
の積層を用いることができる。
酸化物半導体膜４０３上に設けられる金属元素を含む膜４０７、又は絶縁膜４１６として
用いることのできる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に
対して膜を通過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜４０３への混入、及び酸化物半導体を構成する主成分
材料である酸素の酸化物半導体膜４０３からの放出を防止する保護膜として機能する。
また、トランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平
坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン系樹脂、等の有機材料
を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を
用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、
平坦化絶縁膜を形成してもよい。
本実施の形態では、金属元素を含む膜４０７又は絶縁膜４１６上に平坦化絶縁膜４１５を
形成する。また、金属元素を含む膜４０７又は絶縁膜４１６、及び平坦化絶縁膜４１５に
ソース電極層４０５ａ、ドレイン電極層４０５ｂに達する開口を形成し、開口にソース電
極層４０５ａ、ドレイン電極層４０５ｂと電気的に接続する配線層４６５ａ、配線層４６
５ｂを形成する（図１（Ｆ）、図６（Ｄ）参照）。
また、図３（Ａ）乃至（Ｆ）で示すように、ソース電極層４０５ａ、ドレイン電極層４０
５ｂを配線層４６５ａ、配線層４６５ｂのように、金属元素を含む膜４０７、絶縁膜４１
６上に設けてもよい。
図３の場合、図１のように酸化物半導体膜４０３の一部を覆ってソース電極層４０５ａ、
ドレイン電極層４０５ｂが形成されていないので、ゲート電極層４０１と重畳するチャネ
ル形成領域４０９以外の領域には、金属元素及びドーパントが導入される。よって酸化物
半導体膜４０３において、チャネル形成領域４０９を挟んで形成される低抵抗領域は、す
べて金属元素及びドーパントを含む低抵抗領域４０４ａ、４０４ｂであるトランジスタ４
４５となる。
なお、図３（Ｆ）に示す半導体装置の一例は、トランジスタ４４５上には金属酸化物絶縁
膜となった金属元素を含む膜４０７と絶縁膜４１６とが積層されており、金属元素を含む
膜４０７と絶縁膜４１６とに形成された低抵抗領域４０４ａ、４０４ｂに達する開口にソ
ース電極層４０５ａ、ドレイン電極層４０５ｂが形成されている。
また、図７（Ａ）（Ｂ）に示すように、ゲート電極層４０１の側面にサイドウォール構造
の側壁絶縁層４１２ａ、４１２ｂを設けてもよい。側壁絶縁層４１２ａ、４１２ｂは、ゲ
ート電極層４０１を覆う絶縁膜を形成した後、これをＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ
ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって加工
し、ゲート電極層４０１の側壁に自己整合的にサイドウォール構造の側壁絶縁層４１２ａ
、４１２ｂを形成すればよい。ここで、絶縁膜について特に限定はないが、例えば、ＴＥ
ＯＳ（Ｔｅｔｒａｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸
素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化シリコンを用いる
ことができる。絶縁膜は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ
、スパッタリング等の方法によって形成することができる。また、低温酸化（ＬＴＯ：Ｌ
ｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄａｔｉｏｎ）法により形成する酸化シリコンを
用いてもよい。
図７（Ａ）（Ｂ）の場合、ゲート絶縁膜４０２はゲート電極層４０１、及び側壁絶縁層４
１２ａ、４１２ｂをマスクとしてゲート絶縁膜をエッチングして形成することができる。
また、図７（Ａ）（Ｂ）では、絶縁膜をエッチングする際、ゲート電極層４０１上の絶縁
膜を除去し、ゲート電極層４０１を露出させるが、絶縁膜をゲート電極層４０１上に残す
ような形状に側壁絶縁層４１２ａ、４１２ｂを形成してもよい。また、後工程でゲート電
極層４０１上に保護膜を形成してもよい。このようにゲート電極層４０１を保護すること
によって、エッチング加工する際、ゲート電極層の膜減りを防ぐことができる。なお、エ
ッチング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチ
ング方法を用いることができる。
側壁絶縁層４１２ａ、４１２ｂの形成工程を、ドーパントの導入工程より先に行う場合は
、図７（Ａ）で示すように、ドーパントの導入工程時に側壁絶縁層４１２ａ、４１２ｂも
マスクとなるため、側壁絶縁層４１２ａ、４１２ｂ下の酸化物半導体膜４０３にはドーパ
ントが導入されない構造のトランジスタ４２０ａとなる。
一方、側壁絶縁層４１２ａ、４１２ｂの形成工程を、ドーパントの導入工程より後に行う
場合は、図７（Ｂ）で示すように、ドーパントの導入工程時に側壁絶縁層４１２ａ、４１
２ｂはマスクとならないため、側壁絶縁層４１２ａ、４１２ｂ下の酸化物半導体膜４０３
にはドーパントが導入されドーパントを含む低抵抗領域４０６ｃ、４０６ｄを含む構造の
トランジスタ４２０ｂとなる。
高純度化され、酸素欠損が補填された酸化物半導体膜４０３は、水素、水などの不純物が
十分に除去されており、酸化物半導体膜４０３中の水素濃度は５×１０１９ａｔｏｍｓ／
ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下である。なお、酸化物半導
体膜４０３中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉ
ｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
このような酸化物半導体膜４０３中にはキャリアが極めて少なく（ゼロに近い）、キャリ
ア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ま
しくは１×１０１１／ｃｍ３未満である。
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む酸化
物半導体膜４０３を用いたトランジスタ４４０は、オフ状態における電流値（オフ電流値
）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は
１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ／μｍ
以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる。
以上のように、電気特性の高い該トランジスタを用いることで高性能及び高信頼性の半導
体装置を提供することができる。
（実施の形態２）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図２を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
本実施の形態では、開示する発明に係る半導体装置の作製方法において、酸化物半導体膜
への金属元素の導入工程を、ドーパントの導入工程より先に行う例を示す。
図２（Ａ）乃至（Ｄ）に本実施の形態のトランジスタ４４０の作製方法の一例を示す。
図２（Ａ）は、図１（Ｃ）と対応しており、絶縁膜４３６が設けられた絶縁表面を有する
基板４００上に、酸化物半導体膜４０３、ソース電極層４０５ａ、ドレイン電極層４０５
ｂ、ゲート絶縁膜４０２、ゲート電極層４０１、金属元素を含む膜４１７が形成されてい
る。
本実施の形態では、金属元素を含む膜４１７として膜厚１０ｎｍのアルミニウム膜をスパ
ッタリング法によって形成する。
次に、金属元素を含む膜４１７及び酸化物半導体膜４０３の一部が接した状態で加熱処理
を行う。加熱処理は酸素雰囲気下で行うことが好ましい。加熱処理は減圧下、窒素雰囲気
下でも行うことができる。また、加熱温度は１００℃以上７００℃以下、好ましくは２０
０℃以上４００℃以下とすればよい。
例えば、加熱処理装置の一つである電気炉に基板を導入し、金属元素を含む膜４１７及び
酸化物半導体膜４０３に対して酸素雰囲気下３００℃において１時間の加熱処理を行う。
加熱処理により、金属元素を含む膜４１７から酸化物半導体膜４０３へ金属元素が導入さ
れ、低抵抗領域４２６ａ、４２６ｂが形成される（図２（Ｂ）参照）。低抵抗領域４２６
ａ、４２６ｂは金属元素を含む。
また、金属元素を含む膜４１７から酸化物半導体膜４０３へ金属元素を導入するための加
熱処理により、金属元素を含む膜４１７は、金属元素を含む膜４０７となる。例えば金属
元素を含む膜４１７として用いた金属膜は、金属元素を含む膜４０７として金属酸化物絶
縁膜となる。このような金属酸化物膜は絶縁膜として用いることができる。本実施の形態
では金属元素を含む膜４１７としてアルミニウム膜を用いたため、加熱処理により酸化ア
ルミニウム膜となる。酸化アルミニウム膜は金属酸化物絶縁膜なので、絶縁膜として用い
ることができる。
次に、ゲート絶縁膜４０２及びゲート電極層４０１をマスクとして、酸化物半導体膜４０
３に金属元素を含む膜４０７、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを通
過してドーパント４２１を選択的に導入し、低抵抗領域４０４ａ、４０４ｂを形成する。
本実施の形態では、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを薄膜とするた
め、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ下の酸化物半導体膜にもドーパ
ント４２１が導入され、低抵抗領域４０６ａ、４０６ｂが形成される例を示す。ソース電
極層４０５ａ、及びドレイン電極層４０５ｂの膜厚や、ドーパント４２１の導入条件によ
ってはソース電極層４０５ａ、及びドレイン電極層４０５ｂ下の酸化物半導体膜４０３に
はドーパント４２１が導入されない場合もある。
本実施の形態では、ドーパント４２１としてホウ素を用いて、イオン注入法でホウ素イオ
ンの注入を行う。
よって酸化物半導体膜４０３において、チャネル形成領域４０９を挟んで、ドーパント及
び金属元素を含む低抵抗領域４０４ａ、４０４ｂ、ドーパントを含む低抵抗領域４０６ａ
、４０６ｂが形成される。なお、ドーパント及び金属元素を含む低抵抗領域４０４ａ、４
０４ｂの方が、ドーパントを含む低抵抗領域４０６ａ、４０６ｂより、低抵抗とすること
ができる。
以上の工程で、本実施の形態のトランジスタ４４０が作製される（図２（Ｃ）参照）。チ
ャネル長方向にチャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂ、低抵抗
領域４０６ａ、４０６ｂを含む酸化物半導体膜４０３を有することにより、該トランジス
タ４４０はオン特性（例えば、オン電流及び電界効果移動度）が高く、高速動作、高速応
答が可能となる。
低抵抗領域４０４ａ、４０４ｂ、低抵抗領域４０６ａ、４０６ｂはソース領域、又はドレ
イン領域として機能させることができる。低抵抗領域４０４ａ、４０４ｂを設けることに
よって、低抵抗領域４０４ａ、４０４ｂの間に形成されるチャネル形成領域４０９に加わ
る電界を緩和させることができる。また、低抵抗領域４０６ａ、４０６ｂにおいて酸化物
半導体膜４０３とソース電極層４０５ａ及びドレイン電極層４０５ｂとを電気的に接続さ
せることによって、酸化物半導体膜４０３とソース電極層４０５ａ及びドレイン電極層４
０５ｂとの接触抵抗を低減することができる。
本実施の形態では、金属元素を含む膜４０７上に平坦化絶縁膜４１５を形成する。また、
金属元素を含む膜４０７、及び平坦化絶縁膜４１５にソース電極層４０５ａ、ドレイン電
極層４０５ｂに達する開口を形成し、開口にソース電極層４０５ａ、ドレイン電極層４０
５ｂと電気的に接続する配線層４６５ａ、配線層４６５ｂを形成する（図２（Ｄ）参照）
。
以上のように、電気特性の高い該トランジスタを用いることで高性能及び高信頼性の半導
体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図４を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
本実施の形態では、上記実施の形態１及び実施の形態２とソース電極層及びドレイン電極
層と酸化物半導体膜との接続構造が異なるトランジスタの作製方法の例を示す。
図４（Ａ）乃至（Ｆ）に本実施の形態におけるトランジスタ４５０の作製方法の一例を示
す。
まず、基板４００上に絶縁膜４３６を形成する。
次いで、絶縁膜４３６上に、ソース電極層及びドレイン電極層（これと同じ層で形成され
る配線を含む）となる導電膜を形成する。
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチング
を行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスク
を除去する。
そして絶縁膜４３６、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ上に酸化物半
導体膜４０３を形成する。酸化物半導体膜４０３を覆うようにゲート絶縁膜４４２を形成
する（図４（Ａ）参照）。
ゲート電極層４０１をゲート絶縁膜４４２上に形成する。
次に、ゲート電極層４０１をマスクとしてゲート絶縁膜４４２をエッチングして、酸化物
半導体膜４０３の一部を露出させ、ゲート絶縁膜４０２を形成する（図４（Ｂ）参照）。
次いで、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、酸化物半導体膜４０３、ゲー
ト絶縁膜４０２、ゲート電極層４０１上に、酸化物半導体膜４０３の一部と接して、金属
元素を含む膜４１７を形成する（図４（Ｃ）参照）。
本実施の形態では、金属元素を含む膜４１７として膜厚１０ｎｍのアルミニウム膜をスパ
ッタリング法によって形成する。
次に、ゲート絶縁膜４０２及びゲート電極層４０１をマスクとして、酸化物半導体膜４０
３に金属元素を含む膜４１７を通過してドーパント４２１を選択的に導入し、低抵抗領域
４１４ａ、４１４ｂを形成する（図４（Ｄ）参照）。
本実施の形態ではドーパント４２１としてリンを用いて、イオン注入法で、酸化物半導体
膜４０３にリンイオンの注入を行う。
低抵抗領域におけるドーパント４２１の濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以上１
×１０２２ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
また、ドーパント４２１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温
度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲
気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱
処理を行ってもよい。
次に、金属元素を含む膜４１７及び酸化物半導体膜４０３の一部が接した状態で加熱処理
を行う。加熱処理は酸素雰囲気下で行うことが好ましい。加熱処理は減圧下、窒素雰囲気
下でも行うことができる。また、加熱温度は１００℃以上７００℃以下、好ましくは２０
０℃以上４００℃以下とすればよい。
例えば、加熱処理装置の一つである電気炉に基板を導入し、金属元素を含む膜４１７及び
酸化物半導体膜４０３に対して酸素雰囲気下３００℃において１時間の加熱処理を行う。
加熱処理により、金属元素を含む膜４１７から酸化物半導体膜４０３へ金属元素が導入さ
れ、低抵抗領域４０４ａ、４０４ｂが形成される。よって酸化物半導体膜４０３において
、チャネル形成領域４０９を挟んで、ドーパント及び金属元素を含む低抵抗領域４０４ａ
、４０４ｂが形成される。なお、ドーパント及び金属元素を含む低抵抗領域４０４ａ、４
０４ｂは、低抵抗とすることができる。
本実施の形態では、ドーパントとしてリン、金属元素としてアルミニウムを用いたため、
低抵抗領域４０４ａ、４０４ｂはリン及びアルミニウムが含まれる。
また、金属元素を含む膜４１７から酸化物半導体膜４０３へ金属元素を導入するための加
熱処理により、金属元素を含む膜４１７は、金属元素を含む膜４０７となる。例えば金属
元素を含む膜４１７として用いた金属膜は、金属元素を含む膜４０７として金属酸化物絶
縁膜となる。このような金属酸化物膜は絶縁膜として用いることができる。本実施の形態
では金属元素を含む膜４１７としてアルミニウム膜を用いたため、加熱処理により酸化ア
ルミニウム膜となる。酸化アルミニウム膜は金属酸化物絶縁膜なので、絶縁膜として用い
ることができる。
以上の工程で、本実施の形態のトランジスタ４５０が作製される（図４（Ｅ）参照）。チ
ャネル長方向にチャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂを含む酸
化物半導体膜４０３を有することにより、該トランジスタ４５０はオン特性（例えば、オ
ン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
低抵抗領域４０４ａ、４０４ｂはソース領域、又はドレイン領域として機能させることが
できる。低抵抗領域４０４ａ、４０４ｂを設けることによって、低抵抗領域４０４ａ、４
０４ｂの間に形成されるチャネル形成領域４０９に加わる電界を緩和させることができる
。また、低抵抗領域４０４ａ、４０４ｂにおいて酸化物半導体膜４０３とソース電極層４
０５ａ及びドレイン電極層４０５ｂとを電気的に接続させることによって、酸化物半導体
膜４０３とソース電極層４０５ａ及びドレイン電極層４０５ｂとの接触抵抗を低減するこ
とができる。
本実施の形態では、金属元素を含む膜４０７上に平坦化絶縁膜４１５を形成する。また、
金属元素を含む膜４０７、及び平坦化絶縁膜４１５にソース電極層４０５ａ、ドレイン電
極層４０５ｂに達する開口を形成し、開口にソース電極層４０５ａ、ドレイン電極層４０
５ｂと電気的に接続する配線層４６５ａ、配線層４６５ｂを形成する（図４（Ｆ）参照）
。
以上のように、電気特性の高い該トランジスタを用いることで高性能及び高信頼性の半導
体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図５を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
本実施の形態では、開示する発明に係る半導体装置の作製方法において、酸化物半導体膜
への金属元素の導入工程を、ドーパントの導入工程より先に行う例を示す。
図５（Ａ）乃至（Ｄ）に本実施の形態のトランジスタ４５０の作製方法の一例を示す。
図５（Ａ）は、図４（Ｃ）と対応しており、絶縁膜４３６が設けられた絶縁表面を有する
基板４００上に、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、酸化物半導体膜４０
３、ゲート絶縁膜４０２、ゲート電極層４０１、金属元素を含む膜４１７が形成されてい
る。
本実施の形態では、金属元素を含む膜４１７として膜厚１０ｎｍのアルミニウム膜をスパ
ッタリング法によって形成する。
次に、金属元素を含む膜４１７及び酸化物半導体膜４０３の一部が接した状態で加熱処理
を行う。加熱処理は酸素雰囲気中で行えばよい。
例えば、加熱処理装置の一つである電気炉に基板を導入し、金属元素を含む膜４１７及び
酸化物半導体膜４０３に対して酸素雰囲気下３００℃において１時間の加熱処理を行う。
加熱処理により、金属元素を含む膜４１７から酸化物半導体膜４０３へ金属元素が導入さ
れ、低抵抗領域４２６ａ、４２６ｂが形成される（図５（Ｂ）参照）。低抵抗領域４２６
ａ、４２６ｂは金属元素を含む。
また、金属元素を含む膜４１７から酸化物半導体膜４０３へ金属元素を導入するための加
熱処理により、金属元素を含む膜４１７は、金属元素を含む膜４０７となる。例えば金属
元素を含む膜４１７として用いた金属膜は、金属元素を含む膜４０７として金属酸化物絶
縁膜となる。このような金属酸化物膜は絶縁膜として用いることができる。本実施の形態
では金属元素を含む膜４１７としてアルミニウム膜を用いたため、加熱処理により酸化ア
ルミニウム膜となる。酸化アルミニウム膜は金属酸化物絶縁膜なので、絶縁膜として用い
ることができる。
次に、ゲート絶縁膜４０２及びゲート電極層４０１をマスクとして、酸化物半導体膜４０
３に金属元素を含む膜４０７、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを通
過してドーパント４２１を選択的に導入し、低抵抗領域４０４ａ、４０４ｂを形成する。
本実施の形態では、ドーパント４２１としてリンを用いて、イオン注入法でリンイオンの
注入を行う。
よって酸化物半導体膜４０３において、チャネル形成領域４０９を挟んで、ドーパント及
び金属元素を含む低抵抗領域４０４ａ、４０４ｂが形成される。ドーパント及び金属元素
を含む低抵抗領域４０４ａ、４０４ｂは、低抵抗とすることができる。
以上の工程で、本実施の形態のトランジスタ４５０が作製される（図５（Ｃ）参照）。チ
ャネル長方向にチャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂを含む酸
化物半導体膜４０３を有することにより、該トランジスタ４５０はオン特性（例えば、オ
ン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
低抵抗領域４０４ａ、４０４ｂはソース領域、又はドレイン領域として機能させることが
できる。低抵抗領域４０４ａ、４０４ｂを設けることによって、低抵抗領域４０４ａ、４
０４ｂの間に形成されるチャネル形成領域４０９に加わる電界を緩和させることができる
。また、低抵抗領域４０４ａ、４０４ｂにおいて酸化物半導体膜４０３とソース電極層４
０５ａ及びドレイン電極層４０５ｂとを電気的に接続させることによって、酸化物半導体
膜４０３とソース電極層４０５ａ及びドレイン電極層４０５ｂとの接触抵抗を低減するこ
とができる。
本実施の形態では、金属元素を含む膜４０７上に平坦化絶縁膜４１５を形成する。また、
金属元素を含む膜４０７、及び平坦化絶縁膜４１５にソース電極層４０５ａ、ドレイン電
極層４０５ｂに達する開口を形成し、開口にソース電極層４０５ａ、ドレイン電極層４０
５ｂと電気的に接続する配線層４６５ａ、配線層４６５ｂを形成する（図５（Ｄ）参照）
。
以上のように、電気特性の高い該トランジスタを用いることで高性能及び高信頼性の半導
体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図８を用いて
説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実
施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説
明は省略する。
本実施の形態では、ボトムゲート構造のトランジスタの例を示す。図８（Ａ）乃至（Ｆ）
に示すトランジスタ４１０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれ
るボトムゲート構造の一つであり逆スタガ型トランジスタともいう。
図８（Ａ）乃至（Ｆ）にトランジスタ４１０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層４０１を形成する。
ゲート電極層４０１上にゲート絶縁膜４０２を形成する。そしてゲート電極層４０１、及
びゲート絶縁膜４０２上に酸化物半導体膜４０３を形成する。
ゲート電極層４０１と重畳する酸化物半導体膜４０３上にチャネル保護膜として機能する
絶縁膜４２７を形成する（図８（Ａ）参照）。
絶縁膜４２７は絶縁膜４１６と同様な材料及び方法で形成すればよく、代表的には酸化シ
リコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハ
フニウム膜、又は酸化ガリウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリ
コン膜、窒化酸化アルミニウム膜などの無機絶縁膜の単層又は積層を用いることができる
。
酸化物半導体膜４０３と接する絶縁膜４２７（絶縁膜４２７が積層構造であった場合、酸
化物半導体膜４０３と接する膜）を、酸素を多く含む状態とすると、酸化物半導体膜４０
３へ酸素を供給する供給源として好適に機能させることができる。
次いで、ゲート電極層４０１、ゲート絶縁膜４０２、酸化物半導体膜４０３、絶縁膜４２
７上に、酸化物半導体膜４０３の一部と接して、金属元素を含む膜４１７を形成する（図
８（Ｂ）参照）。
本実施の形態では、金属元素を含む膜４１７として膜厚１０ｎｍのアルミニウム膜をスパ
ッタリング法によって形成する。
次に、ゲート絶縁膜４０２及びゲート電極層４０１をマスクとして、酸化物半導体膜４０
３に金属元素を含む膜４１７を通過してドーパント４２１を選択的に導入し、低抵抗領域
４１４ａ、４１４ｂを形成する（図８（Ｃ）参照）。
本実施の形態では、チャネル保護膜として機能する絶縁膜４２７をドーパント４２１導入
工程におけるマスクとして用いるが、別途レジストマスクを形成して、ドーパント４２１
を選択的に導入してもよい。また、チャネル保護膜を設けないチャネルエッチ型のトラン
ジスタなどの場合は、別途レジストマスクを形成してドーパントを選択的に導入すればよ
い。
本実施の形態ではドーパント４２１としてボロンを用いて、イオン注入法で、酸化物半導
体膜４０３にボロンイオンの注入を行う。
低抵抗領域におけるドーパント４２１の濃度は、５×１０１８／ｃｍ３以上１×１０２２
／ｃｍ３以下であることが好ましい。
また、ドーパント４２１の導入処理後、加熱処理を行ってもよい。
次に、金属元素を含む膜４１７及び酸化物半導体膜４０３の一部が接した状態で加熱処理
を行う。加熱処理は酸素雰囲気中で行えばよい。
例えば、加熱処理装置の一つである電気炉に基板を導入し、金属元素を含む膜４１７及び
酸化物半導体膜４０３に対して酸素雰囲気下３００℃において１時間の加熱処理を行う。
加熱処理により、金属元素を含む膜４１７から酸化物半導体膜４０３へ金属元素が導入さ
れ、低抵抗領域４０４ａ、４０４ｂが形成される。よって酸化物半導体膜４０３において
、チャネル形成領域４０９を挟んで、ドーパント及び金属元素を含む低抵抗領域４０４ａ
、４０４ｂが形成される。なお、ドーパント及び金属元素を含む低抵抗領域４０４ａ、４
０４ｂは、低抵抗とすることができる。
本実施の形態では、ドーパントとしてボロン、金属元素としてアルミニウムを用いたため
、低抵抗領域４０４ａ、４０４ｂはボロン及びアルミニウムが含まれる。
また、金属元素を含む膜４１７から酸化物半導体膜４０３へ金属元素を導入するための加
熱処理により、金属元素を含む膜４１７は、金属元素を含む膜４０７となる（図８（Ｄ）
参照）。
次に、金属元素を含む膜４０７を除去し、低抵抗領域４０４ａ、４０４ｂと接してソース
電極層４０５ａ、ドレイン電極層４０５ｂを形成する。なお、金属元素を含む膜４０７が
導電性を有する場合は、除去せず、ソース電極層４０５ａ、ドレイン電極層４０５ｂをマ
スクとしてエッチング加工することによって、ソース電極層４０５ａ、ドレイン電極層４
０５ｂの一部として用いてもよい。
以上の工程で、本実施の形態のトランジスタ４１０が作製される（図８（Ｅ）参照）。チ
ャネル長方向にチャネル形成領域４０９を挟んで低抵抗領域４０４ａ、４０４ｂを含む酸
化物半導体膜４０３を有することにより、該トランジスタ４１０はオン特性（例えば、オ
ン電流及び電界効果移動度）が高く、高速動作、高速応答が可能となる。
低抵抗領域４０４ａ、４０４ｂはソース領域、又はドレイン領域として機能させることが
できる。低抵抗領域４０４ａ、４０４ｂを設けることによって、低抵抗領域４０４ａ、４
０４ｂの間に形成されるチャネル形成領域４０９に加わる電界を緩和させることができる
。また、低抵抗領域４０４ａ、４０４ｂにおいて酸化物半導体膜４０３とソース電極層４
０５ａ及びドレイン電極層４０５ｂとを電気的に接続させることによって、酸化物半導体
膜４０３とソース電極層４０５ａ及びドレイン電極層４０５ｂとの接触抵抗を低減するこ
とができる。
本実施の形態では、トランジスタ４１０上に保護膜として絶縁膜４１６を形成する（図８
（Ｆ）参照）。
以上のように、電気特性の高い該トランジスタを用いることで高性能及び高信頼性の半導
体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、半導体装置の作製方法の他の一形態を説明する。上記実施の形態と同
一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことがで
き、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
なお、本実施の形態は、実施の形態１乃至５のいずれかで示したトランジスタ４４０、４
４５、４２０ａ、４２０ｂ、４５０、４１０に適用できる。
本実施の形態では、開示する発明に係る半導体装置の作製方法において、脱水化又は脱水
素化処理を行った酸化物半導体膜４０３に、酸素（少なくとも、酸素ラジカル、酸素原子
、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給する例を示す。
脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素が同時
に脱離して減少してしまうおそれがある。酸化物半導体膜４０３において、酸素が脱離し
た箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招
くドナー準位が生じてしまう。
よって、脱水化又は脱水素化処理を行った酸化物半導体膜４０３に、酸素を供給すること
が好ましい。酸化物半導体膜４０３へ酸素を供給することにより、膜中の酸素欠損を補填
することができる。該酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因す
るトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減
することができる。また、しきい値電圧をプラスシフトさせ、トランジスタをノーマリー
オフ化することもできる。
また、本実施の形態では酸化物半導体膜４０３への酸素導入を例として説明するが、酸素
の導入は酸化物半導体膜４０３と接するゲート絶縁膜４０２、ゲート絶縁膜４４２、絶縁
膜４３６、金属元素を含む膜４０７、絶縁膜４１６、絶縁膜４２７などに行ってもよい。
酸化物半導体膜４０３と接するゲート絶縁膜４０２、ゲート絶縁膜４４２、絶縁膜４３６
、金属元素を含む膜４０７、絶縁膜４１６、絶縁膜４２７に酸素を導入し、酸素過剰とす
ることによって、酸化物半導体膜４０３への酸素の供給を行うことができる。
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイ
オンインプランテーション法、プラズマ処理などを用いることができる。
酸素の導入工程は、酸化物半導体膜４０３に酸素導入する場合、酸化物半導体膜４０３に
直接導入してもよいし、ゲート絶縁膜や絶縁膜などの他の膜を通過して酸化物半導体膜へ
導入してもよい。酸素を他の膜を通過して導入する場合は、イオン注入法、イオンドーピ
ング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが、酸
素を露出された酸化物半導体膜へ直接導入する場合は、プラズマ処理なども用いることが
できる。
酸化物半導体膜４０３への酸素の導入は、トランジスタ４４０、４４５、４２０ａ、４２
０ｂ、４５０においては、露出した酸化物半導体膜４０３に対して、ソース電極層４０５
ａ、ドレイン電極層４０５ｂ形成後、ゲート絶縁膜４４２、又はゲート絶縁膜４０２形成
後、ゲート電極層４０１形成後、金属元素を含む膜４１７形成後、金属元素を含む膜４０
７形成後、絶縁膜４１６形成後、又は平坦化絶縁膜４１５形成後に行うことができる。
また、酸化物半導体膜４０３への酸素の導入は、トランジスタ４１０においては、露出し
た酸化物半導体膜４０３に対して、絶縁膜４２７形成後、金属元素を含む膜４１７形成後
、金属元素を含む膜４０７形成後、ソース電極層４０５ａ、ドレイン電極層４０５ｂ形成
後、又は絶縁膜４１６形成後に行うことができる。
このように、酸化物半導体膜への酸素の導入は、脱水化又は脱水素化処理を行った後であ
ればよく、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体
膜への酸素の導入は複数回行ってもよい。
例えば、酸素の導入工程によって導入された酸化物半導体膜４０３における酸素濃度を１
×１０１８ａｔｏｍｓ／ｃｍ３以上５×１０２１ａｔｏｍｓ／ｃｍ３以下とするのが好ま
しい。
なお、酸化物半導体において、酸素は主たる成分材料の一つである。このため、酸化物半
導体膜中の酸素濃度を、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔ
ｒｏｍｅｔｒｙ）などの方法を用いて、正確に見積もることは難しい。つまり、酸化物半
導体膜に酸素が意図的に添加されたか否かを判別することは困難であるといえる。
ところで、酸素には１７Ｏや１８Ｏといった同位体が存在し、自然界におけるこれらの存
在比率はそれぞれ酸素原子全体の０．０３７％、０．２０４％程度であることが知られて
いる。つまり、酸化物半導体膜中におけるこれら同位体の濃度は、ＳＩＭＳなどの方法に
よって見積もることができる程度になるから、これらの濃度を測定することで、酸化物半
導体膜中の酸素濃度をより正確に見積もることが可能な場合がある。よって、これらの濃
度を測定することで、酸化物半導体膜に意図的に酸素が添加されたか否かを判別しても良
い。
また、本実施の形態のように、酸素を直接酸化物半導体膜へ導入する場合は、酸化物半導
体膜と接する絶縁膜を、必ずしも酸素を多くに含む膜とする必要はない。もちろん、酸化
物半導体膜と接する絶縁膜を、酸素を多く含む膜とし、さらに酸素を直接酸化物半導体膜
に導入し、複数の酸素供給方法を行ってもよい。
導入した酸素が再度酸化物半導体膜から脱離しないように、また、水素、水などの水素を
含む不純物が酸化物半導体膜へ再度混入しないように、酸素、水素、水などの水素を含む
不純物に対して遮断効果（ブロック効果）が高い膜を酸化物半導体膜を覆う絶縁膜として
設けることが好ましい。例えば、水素、水分などの不純物、及び酸素の両方に対して遮断
効果（ブロック効果）が高い酸化アルミニウム膜などを用いるとよい。
また、酸化物半導体膜へ酸素を導入した後、加熱工程を行うことが好ましい。
脱水化又は脱水素化処理を行った酸化物半導体膜に、酸素を導入して膜中に酸素を供給す
ることによって、酸化物半導体膜を高純度化、及び電気的にＩ型（真性）化することがで
きる。
高純度化し、電気的にＩ型（真性）化した酸化物半導体膜を有するトランジスタは、電気
的特性変動が抑制されており、電気的に安定である。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態７）
実施の形態１乃至６のいずれかで一例を示したトランジスタを用いて表示機能を有する半
導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動
回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成
することができる。
図９（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図９（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）４０１８ａ、４０１８ｂから供給されている。
図９（Ｂ）（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査
線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素
部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よ
って画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４
００５と第２の基板４００６とによって、表示素子と共に封止されている。図９（Ｂ）（
Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た信号線駆動回路４００３が実装されている。図９（Ｂ）（Ｃ）においては、別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図９（Ｂ）（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４
００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別
途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部のみを
別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図９（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図９（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図９（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態１乃至６のいずれかで一例を示したトランジスタを適用することができ
る。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図９及び図１０を用いて説明する。図１０は、図９（Ａ）
のＭ−Ｎにおける断面図に相当する。
図９及び図１０で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６
を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端
子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導
電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図９及び図１０では、画素部４００２に含まれるトラン
ジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示し
ている。図１０（Ａ）では、トランジスタ４０１０、４０１１上には絶縁膜４０２０が設
けられ、図１０（Ｂ）ではさらに、絶縁膜４０２１が設けられている。なお、絶縁膜４０
２３は下地膜として機能する絶縁膜である。
トランジスタ４０１０、トランジスタ４０１１としては、実施の形態１乃至６のいずれか
で示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示し
たトランジスタ４４０と同様な構造を有するトランジスタを適用する例を示す。
トランジスタ４０１０及びトランジスタ４０１１はチャネル長方向にチャネル形成領域を
挟んで低抵抗領域を含む酸化物半導体膜を有するトランジスタである。よって、トランジ
スタ４０１０及びトランジスタ４０１１は、オン特性（例えば、オン電流及び電界効果移
動度）が高く、高速動作、高速応答が可能である。また、微細化も達成できる。
よって、図９及び図１０で示す本実施の形態の半導体装置として高性能及び高信頼性の半
導体装置を提供することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
図１０（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図１０（Ａ）
において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４
０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜とし
て機能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の
基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４
００８を介して積層する構成となっている。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のス
ペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュー
ビック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤
を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温
度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤
などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー
相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要で
あり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要と
なるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工
程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性
を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響
によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よ
って酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相を発現する液
晶組成物を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化
物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して
１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であ
る。
本明細書に開示する酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（
オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長く
することができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシ
ュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する酸化物半導体膜を用いたトランジスタは、高い電界効果移動度
が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジ
スタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部
に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別
途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないた
め、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動
が可能なトランジスタを用いることで、高画質な画像を提供することができる。よって、
半導体装置として高信頼化も達成できる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる
。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、
液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は
、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である
。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向
に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれ
る方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明
はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用する
こともできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
図１０（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発
光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続し
ている。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、
第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１
３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることがで
きる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでもよい。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００
１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５
１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガ
スの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材
でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エ
チレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよ
い。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法で
ある。
なお、図９及び図１０において、第１の基板４００１、第２の基板４００６としては、ガ
ラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチ
ック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａ
ｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド
）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。
また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィル
ム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィ
ルムで挟んだ構造のシートを用いることもできる。
本実施の形態では、絶縁膜４０２０として金属元素を含む膜が加熱処理により金属酸化物
絶縁膜となった酸化アルミニウム膜を用いる。
酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分
などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高
い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
また、平坦化絶縁膜として機能する絶縁膜４０２１は、アクリル、ポリイミド、ベンゾシ
クロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることが
できる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂
、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお
、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
絶縁膜４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、Ｓ
ＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、
印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カー
テンコーター、ナイフコーター等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材
料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することがで
きる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘
導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１乃至６のいずれかで示したトランジスタを適用することで、様
々な機能を有する半導体装置を提供することができる。
（実施の形態８）
実施の形態１乃至６のいずれかで一例を示したトランジスタを用いて、対象物の情報を読
み取るイメージセンサ機能を有する半導体装置を作製することができる。
図１１（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１１（Ａ）は
フォトセンサの等価回路であり、図１１（Ｂ）はフォトセンサの一部を示す断面図である
。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に
判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載して
いる。図１１（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１
乃至６に示したトランジスタが適用でき、酸化物半導体膜を用いるトランジスタである。
本実施の形態では、実施の形態１で示したトランジスタ４４０と同様な構造を有するトラ
ンジスタを適用する例を示す。
図１１（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０
に示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機
能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオ
ード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられて
いる。
トランジスタ６４０上には絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４が設けら
れている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、層間絶縁膜６３
３上に形成した電極層６４１と、層間絶縁膜６３４上に設けられた電極層６４２との間に
、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３
半導体膜６０６ｃを積層した構造を有している。
電極層６４１は、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層
６４２は電極層６４１を介して導電層６４５と電気的に接続している。導電層６４５は、
トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２は
トランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜
６０６ｂとして高抵抗な半導体膜（Ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の
導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の
不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法に
より形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓ
ｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、
又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５
０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、Ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン
膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン
（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、
気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２
００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元
素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成す
る。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、
ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッ
タリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以
下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモ
ルファス半導体（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ
））を用いて形成してもよい。
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定
状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対し
て法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマン
スペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。
即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−
１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリ
ングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含
ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ま
せて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる
。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、ま
たは周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる
。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、Ｓ
ｉＦ４などの珪素を含む化合物を水素で希釈して形成することができる。また、珪素を含
む化合物（例えば水素化珪素）及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオ
ンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成すること
ができる。これらのときの珪素を含む化合物（例えば水素化珪素）に対して水素の流量比
を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍
とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６等の炭化物気体、ＧｅＨ
４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２
が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電
型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用
いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、その材料に応じて
、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレー
塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等
）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いて形
成することができる。
本実施の形態では、絶縁膜６３１として金属元素を含む膜が加熱処理によって金属酸化物
絶縁膜となった酸化アルミニウム膜を用いる。絶縁膜６３１はスパッタリング法やプラズ
マＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分な
どの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い
。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能す
る絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド、アクリル
樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機
絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−
ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等
の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光６２２を検出することによって、被検出物の情報を
読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を
用いることができる。
以上のように、チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導
体膜を有するトランジスタは、オン特性（例えば、オン電流及び電界効果移動度）が高く
、高速動作、高速応答が可能である。また、微細化も達成できる。よって、該トランジス
タを用いることで高性能及び高信頼性の半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
実施の形態１乃至６のいずれかで一例を示したトランジスタは、複数のトランジスタを積
層する集積回路を有する半導体装置に好適に用いることができる。本実施の形態では、半
導体装置の一例として、記憶媒体（メモリ素子）の例を示す。
本実施の形態では、単結晶半導体基板に作製された第１のトランジスタであるトランジス
タ１４０と絶縁膜を介してトランジスタ１４０の上方に半導体膜を用いて作製された第２
のトランジスタであるトランジスタ１６２を含む半導体装置を作製する。実施の形態１乃
至６のいずれかで一例を示したトランジスタは、トランジスタ１６２に好適に用いること
ができる。本実施の形態では、トランジスタ１６２として実施の形態１で示したトランジ
スタ４４０と同様な構造を有するトランジスタを用いる例を示す。
積層するトランジスタ１４０、トランジスタ１６２の半導体材料、及び構造は、同一でも
よいし異なっていてもよい。本実施の形態では、記憶媒体（メモリ素子）の回路に好適な
材料及び構造のトランジスタをそれぞれ用いる例である。
図１２は、半導体装置の構成の一例である。図１２（Ａ）には、半導体装置の断面を、図
１２（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図１２（Ａ）は、図１２
（Ｂ）のＣ１−Ｃ２およびＤ１−Ｄ２における断面に相当する。また、図１２（Ｃ）には
、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図１２（Ａ）お
よび図１２（Ｂ）に示される半導体装置は、下部に第１の半導体材料を用いたトランジス
タ１４０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有する。本実施
の形態では、第１の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料
を酸化物半導体とする。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲ
ルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いること
ができ、単結晶半導体を用いるのが好ましい。他に、有機半導体材料などを用いてもよい
。このような半導体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化
物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
図１２における半導体装置の作製方法を図１２（Ａ）乃至（Ｃ）を用いて説明する。
トランジスタ１４０は、半導体材料（例えば、シリコンなど）を含む基板１８５に設けら
れたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物
領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１
１６上に設けられたゲート絶縁膜１０８と、ゲート絶縁膜１０８上に設けられたゲート電
極１１０とを有する。
半導体材料を含む基板１８５は、シリコンや炭化シリコンなどの単結晶半導体基板、多結
晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用す
ることができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体膜が設け
られた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料か
らなる半導体膜が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体
膜は、シリコン半導体膜に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁
基板上に絶縁膜を介して半導体膜が設けられた構成のものが含まれるものとする。
ＳＯＩ基板の作製方法としては、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱
することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠
陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による成
長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体膜
を形成する方法等を用いることができる。
例えば、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの
面から一定の深さに脆弱化層を形成し、単結晶半導体基板の一つの面上、又は素子基板上
のどちらか一方に絶縁膜を形成する。単結晶半導体基板と素子基板を、絶縁膜を挟んで重
ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する
熱処理を行い、単結晶半導体基板より半導体膜として単結晶半導体膜を素子基板上に形成
する。上記方法を用いて作製されたＳＯＩ基板も好適に用いることができる。
基板１８５上にはトランジスタ１４０を囲むように素子分離絶縁層１０６が設けられてい
る。なお、高集積化を実現するためには、図１２に示すようにトランジスタ１４０がサイ
ドウォールとなる側壁絶縁層を有しない構成とすることが望ましい。一方で、トランジス
タ１４０の特性を重視する場合には、ゲート電極１１０の側面にサイドウォールとなる側
壁絶縁層を設け、不純物濃度が異なる領域を含む不純物領域１２０を設けてもよい。
単結晶半導体基板を用いたトランジスタ１４０は、高速動作が可能である。このため、当
該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速
に行うことができる。トランジスタ１４０を覆うように絶縁膜を２層形成する。トランジ
スタ１６２および容量素子１６４の形成前の処理として、該絶縁膜２層にＣＭＰ処理を施
して、平坦化した絶縁膜１２８、絶縁膜１３０を形成し、同時にゲート電極１１０の上面
を露出させる。
絶縁膜１２８、絶縁膜１３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化
アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化
酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁
膜１２８、絶縁膜１３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成する
ことができる。
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いるこ
とができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いること
ができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁膜
１２８、絶縁膜１３０を形成してもよい。
なお、絶縁膜１３０において、半導体膜と接する膜は酸化シリコン膜を用いる。
本実施の形態では、絶縁膜１２８としてスパッタリング法により膜厚５０ｎｍの酸化窒化
シリコン膜を形成し、絶縁膜１３０としてスパッタリング法により膜厚５５０ｎｍの酸化
シリコン膜を形成する。
ＣＭＰ処理により十分に平坦化した絶縁膜１３０上に半導体膜を形成する。本実施の形態
では、半導体膜としてＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いてスパッタリング法に
より酸化物半導体膜を形成する。
次に酸化物半導体膜を選択的にエッチングして島状の酸化物半導体膜１４４を形成する。
酸化物半導体膜１４４上にソース電極またはドレイン電極１４２ａ、ソース電極またはド
レイン電極１４２ｂを形成する。
酸化物半導体膜上にゲート絶縁膜１４６、ゲート電極層１４８を形成する。ゲート電極層
１４８は、導電層を形成した後に、当該導電層を選択的にエッチングすることによって形
成することができる。ゲート絶縁膜１４６はゲート電極層１４８をマスクとして絶縁膜を
エッチングして形成する。
ゲート絶縁膜１４６として、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シ
リコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウ
ム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハ
フニウム膜、又は酸化ガリウム膜を形成することができる。
ゲート電極１１０、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン
電極１４２ｂに用いることのできる導電層は、スパッタリング法をはじめとするＰＶＤ法
や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。また、導電層の材
料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元
素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのい
ずれか、またはこれらを複数組み合わせた材料を用いてもよい。
導電層は、単層構造であってもよいし、２層以上の積層構造としてもよい。例えば、チタ
ン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。な
お、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有す
るソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２
ｂへの加工が容易であるというメリットがある。
次に、酸化物半導体膜１４４、ゲート絶縁膜１４６、ゲート電極層１４８上に、酸化物半
導体膜１４４の一部と接して、金属元素を含む膜を形成する。本実施の形態では、金属元
素を含む膜としてアルミニウム膜を形成する。
金属元素を含む膜を通過して、酸化物半導体膜１４４にドーパント（本実施の形態ではボ
ロン）を導入し、ドーパントを含む酸化物半導体膜１４４と金属元素を含む膜を接した状
態で加熱処理を行う。加熱処理により、金属元素を含む膜から酸化物半導体膜１４４へ金
属元素が導入され、酸化物半導体膜１４４にドーパント及び金属元素を含む低抵抗領域が
形成される。よって、チャネル形成領域を挟んでドーパント及び金属元素を含む低抵抗領
域を含む酸化物半導体膜１４４を有するトランジスタ１６２を作製することができる。
チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導体膜１４４を有
することにより、該トランジスタ１６２はオン特性（例えば、オン電流及び電界効果移動
度）が高く、高速動作、高速応答が可能となる。
低抵抗領域はソース領域、又はドレイン領域として機能させることができる。低抵抗領域
を設けることによって、低抵抗領域の間に形成されるチャネル形成領域に加わる電界を緩
和させることができる。また、低抵抗領域において酸化物半導体膜１４４とソース電極ま
たはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂとを電気的に
接続させることによって、酸化物半導体膜１４４とソース電極またはドレイン電極１４２
ａ、およびソース電極またはドレイン電極１４２ｂとの接触抵抗を低減することができる
。
また、金属元素を含む膜からの金属元素を導入するための加熱処理により、金属元素を含
む膜は、金属元素を含む膜１５０となる。例えば金属元素を含む膜として用いた金属膜は
、金属元素を含む膜１５０として金属酸化物絶縁膜となる。このような金属酸化物膜は絶
縁膜として用いることができる。本実施の形態では金属元素を含む膜としてアルミニウム
膜を用いたため、加熱処理により酸化アルミニウム膜となる。酸化アルミニウム膜は金属
酸化物絶縁膜なので、絶縁膜として用いることができる。
酸化物半導体膜１４４上に金属元素を含む膜１５０として設けられた酸化アルミニウム膜
は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロ
ック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体膜１４４への混入、及び酸化物半導体を構成する主成分
材料である酸素の酸化物半導体膜１４４からの放出を防止する保護膜として機能する。
また、金属元素を含む膜１５０を除去、または金属元素を含む膜１５０上に積層して別途
絶縁膜を形成してもよい。
絶縁膜としては、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン膜、
窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、酸化
アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜
、又は酸化ガリウム膜を用いることができる。
金属元素を含む膜１５０上において、ソース電極またはドレイン電極１４２ａと重畳する
領域に電極層１５３を形成する。
次にトランジスタ１６２、及び金属元素を含む膜１５０上に、絶縁膜１５２を形成する。
絶縁膜１５２は、スパッタリング法やＣＶＤ法などを用いて形成することができる。また
、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム
等の無機絶縁材料を含む材料を用いて形成することができる。
次に、ゲート絶縁膜１４６、金属元素を含む膜１５０、及び絶縁膜１５２に、ソース電極
またはドレイン電極１４２ｂにまで達する開口を形成する。当該開口の形成は、マスクな
どを用いた選択的なエッチングにより行われる。
その後、上記開口にソース電極またはドレイン電極１４２ｂに接する配線１５６を形成す
る。なお、図１２にはソース電極またはドレイン電極１４２ｂと配線１５６との接続箇所
は図示していない。
配線１５６は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣ
ＶＤ法を用いて導電層を形成した後、当該導電層をエッチング加工することによって形成
される。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選
ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚ
ｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい
。詳細は、ソース電極またはドレイン電極１４２ａなどと同様である。
以上の工程でトランジスタ１６２及び容量素子１６４が完成する。トランジスタ１６２は
、高純度化し、酸素欠損を補填する酸素を過剰に含む酸化物半導体膜１４４を有するトラ
ンジスタである。よって、トランジスタ１６２は、電気的特性変動が抑制されており、電
気的に安定である。容量素子１６４は、ソース電極またはドレイン電極１４２ａ、および
電極層１５３、で構成される。
容量が不要の場合は、容量素子１６４を設けない構成とすることも可能である。
図１２（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す
。図１２（Ｃ）において、トランジスタ１６２のソース電極またはドレイン電極の一方と
、容量素子１６４の電極の一方と、トランジスタ１４０のゲート電極と、は電気的に接続
されている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ
１４０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線
とも呼ぶ）とトランジスタ１４０のドレイン電極とは、電気的に接続されている。また、
第３の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１６２のソース
電極またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ
：第２の信号線とも呼ぶ）と、トランジスタ１６２のゲート電極とは、電気的に接続され
ている。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６
４の電極の他方は電気的に接続されている。
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有し
ているため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６２のソース
電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ１４０
のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間
にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノ
ードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易
になる。
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トラン
ジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これ
により、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積
される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル
電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後
、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ
１６２をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには
所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を
蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
トランジスタ１６２のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長時
間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフ
レッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減すること
ができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持する
ことが可能である。
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を与
えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持さ
れた電荷量に応じて、トランジスタ１４０は異なる状態をとる。一般に、トランジスタ１
４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合の
トランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が
保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｌより低くなるた
めである。ここで、見かけのしきい値とは、トランジスタ１４０を「オン状態」とするた
めに必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ
＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判別
できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第
５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１４０は「オン状態」と
なる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ
＿Ｌ）となっても、トランジスタ１４０は「オフ状態」のままである。このため、第５の
配線の電位を制御して、トランジスタ１４０のオン状態またはオフ状態を読み出す（第２
の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電
荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係
る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１６２がオン状態
となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電
位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄
積される。その後、第４の配線の電位をトランジスタ１６２がオフ状態となる電位にして
、トランジスタ１６２をオフ状態とすることにより、ノードＦＧには、新たな情報に係る
電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の
電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで
、記憶させた情報を上書きすることが可能である。
本実施の形態で示すトランジスタ１６２は、本明細書に開示する、高純度化され、酸素を
過剰に含む酸化物半導体膜を酸化物半導体膜１４４に用いることで、トランジスタ１６２
のオフ電流を十分に低減することができる。そして、このようなトランジスタを用いるこ
とで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
以上のように、チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導
体膜を有するトランジスタは、オフ電流が低く、オン特性（例えば、オン電流及び電界効
果移動度）が高く、高速動作、高速応答が可能である。また、微細化も達成できる。よっ
て、該トランジスタを用いることで高性能及び高信頼性の半導体装置を提供することがで
きる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態１０）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説
明する。
図１３（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００
２、表示部３００３、キーボード３００４などによって構成されている。実施の形態１乃
至９のいずれかで示した半導体装置を表示部３００３に適用することにより、高性能及び
高信頼性なノート型のパーソナルコンピュータとすることができる。
図１３（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、
外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用
の付属品としてスタイラス３０２２がある。実施の形態１乃至９のいずれかで示した半導
体装置を表示部３０２３に適用することにより、より高性能及び高信頼性な携帯情報端末
（ＰＤＡ）とすることができる。
図１３（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍は、筐体２７０１およ
び筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸
部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことがで
きる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１３（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図１３（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態
１乃至９のいずれかで示した半導体装置を表示部２７０５、表示部２７０７に適用するこ
とにより、高性能及び高信頼性な電子書籍とすることができる。表示部２７０５として半
透過型、又は反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想さ
れるため、太陽電池を設け、太陽電池による発電、及びバッテリーでの充電を行えるよう
にしてもよい。なおバッテリーとしては、リチウムイオン電池を用いると、小型化を図れ
る等の利点がある。
また、図１３（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを
備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成と
してもよい。
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍
サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能で
ある。
図１３（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成さ
れている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォ
ン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子
２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セ
ル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８
０１内部に内蔵されている。実施の形態１乃至９のいずれかで示した半導体装置を表示パ
ネル２８０２に適用することにより、高性能及び高信頼性な携帯電話とすることができる
。
また、表示パネル２８０２はタッチパネルを備えており、図１３（Ｄ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
１３（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図１３（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、
接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６な
どによって構成されている。実施の形態１乃至９のいずれかで示した半導体装置を表示部
（Ａ）３０５７、表示部（Ｂ）３０５５に適用することにより、高性能及び高信頼性なデ
ジタルビデオカメラとすることができる。
図１３（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体９６
０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示すること
が可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を
示している。実施の形態１乃至９のいずれかで示した半導体装置を表示部９６０３に適用
することにより、高性能及び高信頼性なテレビジョン装置とすることができる。
テレビジョン装置の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作
機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する
情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般
のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信
ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者
と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。

Claims (1)

  1. 酸化物半導体層と、ゲート電極層と、絶縁層と、を有し、
    前記ゲート電極層は、前記酸化物半導体層の上方に設けられ、
    前記絶縁層は、前記ゲート電極層の上方に設けられ、
    前記酸化物半導体層は、第１乃至第３の領域を有し、
    前記第２の領域は、前記第１の領域と、前記第３の領域との間に設けられ、
    前記第１の領域は、チャネル形成領域を有し、
    前記チャネル形成領域は、前記ゲート電極層と重なり、
    前記第２の領域は、前記絶縁層と接し、
    前記第３の領域は、導電層と接し、
    前記絶縁層は、Ａｒを含み、
    前記第２の領域は、Ａｒを含む半導体装置。
JP2020052391A 2011-06-10 2020-03-24 半導体装置 Active JP6875577B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011129976 2011-06-10
JP2011129976 2011-06-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018240815A Division JP6681969B2 (ja) 2011-06-10 2018-12-25 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021072437A Division JP6999848B2 (ja) 2011-06-10 2021-04-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2020109867A JP2020109867A (ja) 2020-07-16
JP6875577B2 true JP6875577B2 (ja) 2021-05-26

Family

ID=47293530

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2012121639A Expired - Fee Related JP6005401B2 (ja) 2011-06-10 2012-05-29 半導体装置の作製方法
JP2015136608A Expired - Fee Related JP6025928B2 (ja) 2011-06-10 2015-07-08 半導体装置の作製方法
JP2016199903A Active JP6291552B2 (ja) 2011-06-10 2016-10-11 半導体装置の作製方法
JP2018021838A Expired - Fee Related JP6461392B2 (ja) 2011-06-10 2018-02-09 半導体装置
JP2018240815A Active JP6681969B2 (ja) 2011-06-10 2018-12-25 半導体装置
JP2020052391A Active JP6875577B2 (ja) 2011-06-10 2020-03-24 半導体装置
JP2021072437A Active JP6999848B2 (ja) 2011-06-10 2021-04-22 半導体装置
JP2021207907A Active JP7354220B2 (ja) 2011-06-10 2021-12-22 半導体装置
JP2023152067A Pending JP2023165801A (ja) 2011-06-10 2023-09-20 半導体装置の作製方法

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2012121639A Expired - Fee Related JP6005401B2 (ja) 2011-06-10 2012-05-29 半導体装置の作製方法
JP2015136608A Expired - Fee Related JP6025928B2 (ja) 2011-06-10 2015-07-08 半導体装置の作製方法
JP2016199903A Active JP6291552B2 (ja) 2011-06-10 2016-10-11 半導体装置の作製方法
JP2018021838A Expired - Fee Related JP6461392B2 (ja) 2011-06-10 2018-02-09 半導体装置
JP2018240815A Active JP6681969B2 (ja) 2011-06-10 2018-12-25 半導体装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2021072437A Active JP6999848B2 (ja) 2011-06-10 2021-04-22 半導体装置
JP2021207907A Active JP7354220B2 (ja) 2011-06-10 2021-12-22 半導体装置
JP2023152067A Pending JP2023165801A (ja) 2011-06-10 2023-09-20 半導体装置の作製方法

Country Status (4)

Country Link
US (3) US9287407B2 (ja)
JP (9) JP6005401B2 (ja)
KR (3) KR102069385B1 (ja)
TW (7) TWI828047B (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6009226B2 (ja) 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
US8994019B2 (en) 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
WO2013061895A1 (en) * 2011-10-28 2013-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9419146B2 (en) 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6019331B2 (ja) * 2012-03-05 2016-11-02 株式会社Ｊｏｌｅｄ トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US9488315B2 (en) 2013-03-15 2016-11-08 Applied Materials, Inc. Gas distribution apparatus for directional and proportional delivery of process gas to a process chamber
KR102089314B1 (ko) * 2013-05-14 2020-04-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR102044667B1 (ko) * 2013-05-28 2019-11-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
JP6374221B2 (ja) 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
US9773915B2 (en) * 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9590109B2 (en) * 2013-08-30 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
US9455349B2 (en) * 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
JP2016027597A (ja) 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
US9960280B2 (en) 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9577110B2 (en) * 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
KR102309629B1 (ko) 2013-12-27 2021-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
KR102306200B1 (ko) * 2014-01-24 2021-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP6585354B2 (ja) * 2014-03-07 2019-10-02 株式会社半導体エネルギー研究所 半導体装置
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9515661B2 (en) * 2014-05-09 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Circuit, semiconductor device, and clock tree
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
US10115830B2 (en) * 2014-07-29 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
JP6519073B2 (ja) 2014-12-03 2019-05-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
JP2016111105A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
JP6744108B2 (ja) 2015-03-02 2020-08-19 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
US10147823B2 (en) 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
KR20160137129A (ko) * 2015-05-22 2016-11-30 엘지디스플레이 주식회사 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법
JP2016225505A (ja) * 2015-06-01 2016-12-28 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
US11024725B2 (en) * 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
US9768254B2 (en) * 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
JP6725357B2 (ja) * 2015-08-03 2020-07-15 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法
TWI649875B (zh) * 2015-08-28 2019-02-01 聯華電子股份有限公司 半導體元件及其製造方法
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102558900B1 (ko) * 2015-10-23 2023-07-25 엘지디스플레이 주식회사 표시장치와 이의 제조방법
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP6894726B2 (ja) * 2017-03-10 2021-06-30 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
TWI622844B (zh) 2017-03-29 2018-05-01 友達光電股份有限公司 畫素單元與其製造方法
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
WO2018211351A1 (en) 2017-05-19 2018-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102621455B1 (ko) 2017-06-27 2024-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20200044851A (ko) 2017-09-05 2020-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US11195758B2 (en) 2017-09-05 2021-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device having plurality of insulator
JP7198214B2 (ja) 2017-10-20 2022-12-28 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11545580B2 (en) * 2017-11-15 2023-01-03 South China University Of Technology Metal oxide (MO semiconductor and thin-film transistor and application thereof
US20190267402A1 (en) * 2018-02-26 2019-08-29 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method for the same
US11610998B2 (en) 2018-07-09 2023-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20220238719A1 (en) * 2019-06-14 2022-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
DE102021101243A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherblock-kanalregionen
US11695073B2 (en) 2020-05-29 2023-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array gate structures
US11710790B2 (en) 2020-05-29 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array channel regions
US11729987B2 (en) 2020-06-30 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array source/drain electrode structures
US11640974B2 (en) 2020-06-30 2023-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array isolation structures
CN116868350A (zh) * 2021-02-18 2023-10-10 株式会社日本显示器 半导体器件和半导体器件的制作方法
WO2024004128A1 (ja) * 2022-06-30 2024-01-04 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06112222A (ja) * 1992-09-28 1994-04-22 Seiko Epson Corp 薄膜半導体装置及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6197624B1 (en) * 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US6949473B2 (en) * 2002-05-24 2005-09-27 Finisar Corporation Methods for identifying and removing an oxide-induced dead zone in a semiconductor device structure
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
EP1565934A1 (en) 2002-11-29 2005-08-24 Advanced Micro Devices, Inc. Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
DE10255849B4 (de) 2002-11-29 2006-06-14 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060205129A1 (en) * 2005-02-25 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP2006245260A (ja) * 2005-03-03 2006-09-14 Seiko Epson Corp 半導体装置の製造方法、電気光学装置の製造方法、半導体装置、及び電気光学装置、並びに電子機器
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2009528670A (ja) * 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5337380B2 (ja) * 2007-01-26 2013-11-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101453829B1 (ko) 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US7678668B2 (en) * 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US7799658B2 (en) 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
TWI362755B (en) * 2007-11-12 2012-04-21 Chunghwa Picture Tubes Ltd Manufacturing method of thin film transistor
JP5430846B2 (ja) * 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5213421B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
CN102037556B (zh) 2008-05-23 2016-02-10 株式会社半导体能源研究所 半导体器件
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032602A1 (en) * 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP2010205987A (ja) 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR20110003775A (ko) * 2009-07-06 2011-01-13 주성엔지니어링(주) 금속 산화물 반도체 박막 트랜지스터 및 이의 제조 방법
KR101291434B1 (ko) 2009-07-31 2013-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2491586B1 (en) 2009-10-21 2019-11-20 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
SG10201406869QA (en) * 2009-10-29 2014-12-30 Semiconductor Energy Lab Semiconductor device
KR102334468B1 (ko) * 2009-10-30 2021-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101824854B1 (ko) * 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20180133548A (ko) 2009-11-20 2018-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
JP6019329B2 (ja) 2011-03-31 2016-11-02 株式会社Ｊｏｌｅｄ 表示装置および電子機器

Also Published As

Publication number Publication date
TW201301407A (zh) 2013-01-01
JP6005401B2 (ja) 2016-10-12
TWI754830B (zh) 2022-02-11
TWI559407B (zh) 2016-11-21
US20120315730A1 (en) 2012-12-13
JP6999848B2 (ja) 2022-01-19
JP2015216393A (ja) 2015-12-03
JP2022033213A (ja) 2022-02-28
TW201730980A (zh) 2017-09-01
TW201832293A (zh) 2018-09-01
TWI631628B (zh) 2018-08-01
JP2017017352A (ja) 2017-01-19
JP6681969B2 (ja) 2020-04-15
TW201628096A (zh) 2016-08-01
US10833202B2 (en) 2020-11-10
JP6291552B2 (ja) 2018-03-14
US20180145180A1 (en) 2018-05-24
JP2021114625A (ja) 2021-08-05
KR20160022334A (ko) 2016-02-29
JP2018098519A (ja) 2018-06-21
US9837545B2 (en) 2017-12-05
TW202341290A (zh) 2023-10-16
TW201942980A (zh) 2019-11-01
TW202221798A (zh) 2022-06-01
TWI581339B (zh) 2017-05-01
KR20200054931A (ko) 2020-05-20
TWI828047B (zh) 2024-01-01
KR20120137462A (ko) 2012-12-21
JP7354220B2 (ja) 2023-10-02
JP6461392B2 (ja) 2019-01-30
JP2023165801A (ja) 2023-11-17
JP2020109867A (ja) 2020-07-16
TWI754751B (zh) 2022-02-11
US20160163873A1 (en) 2016-06-09
JP2013016782A (ja) 2013-01-24
JP6025928B2 (ja) 2016-11-16
KR102112302B1 (ko) 2020-05-18
JP2019071451A (ja) 2019-05-09
US9287407B2 (en) 2016-03-15
KR102188546B1 (ko) 2020-12-08
KR102069385B1 (ko) 2020-01-22

Similar Documents

Publication Publication Date Title
JP6875577B2 (ja) 半導体装置
JP6867471B2 (ja) 半導体装置
JP6276819B2 (ja) 半導体装置の作製方法
JP6310978B2 (ja) 半導体装置の作製方法
JP6457573B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210422

R150 Certificate of patent or registration of utility model

Ref document number: 6875577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE

Ref document number: 6875577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250