JP6257813B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6257813B2
JP6257813B2 JP2017000555A JP2017000555A JP6257813B2 JP 6257813 B2 JP6257813 B2 JP 6257813B2 JP 2017000555 A JP2017000555 A JP 2017000555A JP 2017000555 A JP2017000555 A JP 2017000555A JP 6257813 B2 JP6257813 B2 JP 6257813B2
Authority
JP
Japan
Prior art keywords
transistor
insulating layer
electrode
oxide semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017000555A
Other languages
English (en)
Other versions
JP2017098570A (ja
Inventor
齋藤　利彦
利彦 齋藤
加藤　清
清 加藤
磯部　敦生
敦生 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017098570A publication Critical patent/JP2017098570A/ja
Application granted granted Critical
Publication of JP6257813B2 publication Critical patent/JP6257813B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Description

開示する発明は、半導体素子を利用した半導体装置およびその作製方法に関するもので
ある。
半導体素子を利用した記憶装置は、電力の供給がなくなると記憶内容が失われる揮発性
のものと、電力の供給がなくなっても記憶内容は保持される不揮発性のものとに大別され
る。
揮発性記憶装置の代表的な例としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａ
ｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。ＤＲＡＭは、記憶素子を構成するトランジスタを選
択してキャパシタに電荷を蓄積することで、情報を記憶する。
上述の原理から、ＤＲＡＭでは、情報を読み出すとキャパシタの電荷は失われるため、
情報の読み出しの度に、再度の書き込み動作が必要となる。また、記憶素子を構成するト
ランジスタにおいてはオフ状態でのソースとドレイン間のリーク電流（オフ電流）等によ
って、トランジスタが選択されていない状況でも電荷が流出、または流入するため、デー
タの保持期間が短い。このため、所定の周期で再度の書き込み動作（リフレッシュ動作）
が必要であり、消費電力を十分に低減することは困難である。また、電力の供給がなくな
ると記憶内容が失われるため、長期間の記憶の保持には、磁性材料や光学材料を利用した
別の記憶装置が必要となる。
揮発性記憶装置の別の例としてはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓ
ｓ Ｍｅｍｏｒｙ）がある。ＳＲＡＭは、フリップフロップなどの回路を用いて記憶内容
を保持するため、リフレッシュ動作が不要であり、この点においてはＤＲＡＭより有利で
ある。しかし、フリップフロップなどの回路を用いているため、記憶容量あたりの単価が
高くなるという問題がある。また、電力の供給がなくなると記憶内容が失われるという点
については、ＤＲＡＭと変わるところはない。
不揮発性記憶装置の代表例としては、フラッシュメモリがある。フラッシュメモリは、
トランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当
該フローティングゲートに電荷を保持させることで記憶を行うため、データの保持期間は
極めて長く（半永久的）、揮発性記憶装置で必要なリフレッシュ動作が不要であるという
利点を有している（例えば、特許文献１参照）。
しかし、書き込みの際に生じるトンネル電流によって記憶素子を構成するゲート絶縁層
が劣化するため、所定回数の書き込みによって記憶素子が機能しなくなるという問題が生
じる。この問題の影響を緩和するために、例えば、各記憶素子の書き込み回数を均一化す
る手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。
そして、このような手法を採用しても、根本的な寿命の問題が解消するわけではない。つ
まり、フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。
また、フローティングゲートに電荷を注入させるため、または、その電荷を除去するた
めには、高い電圧が必要であり、また、そのための回路も必要である。さらに、電荷の注
入、または除去のためには比較的長い時間を要し、書き込み、消去の高速化が容易ではな
いという問題もある。
特開昭５７−１０５８８９号公報
上述の問題に鑑み、開示する発明の一態様では、電力が供給されない状況でも記憶内容
の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供す
ることを目的の一とする。
さらに、開示する発明の一態様では、新たな構造の半導体装置の高集積化を図り、単位
面積あたりの記憶容量を増加させることを目的の一つとする。
また、高集積化を図った、新たな構造の半導体装置において、短チャネル効果の発現を
抑制することを目的の一とする。
開示する発明の一態様は、半導体材料を含む基板に設けられた第１のチャネル形成領域
と、第１のチャネル形成領域上に設けられた第１のゲート絶縁層と、第１のチャネル形成
領域と重畳して、第１のゲート絶縁層上に設けられた第１のゲート電極と、第１のチャネ
ル形成領域を挟むように、半導体材料を含む基板に設けられた第１のソース領域および第
１のドレイン領域と、を有する第１のトランジスタと、第１のゲート電極上に接して設け
られた第１の接続電極と、第１のソース領域または第１のドレイン領域の一方の上に接し
て設けられた第２の接続電極と、第２の接続電極上に接して設けられた第３の接続電極と
、第１の接続電極の上面および第３の接続電極の上面が露出するように、第１のトランジ
スタ上に設けられた絶縁層と、少なくとも第１のソース領域または第１のドレイン領域の
一部と重畳するように、絶縁層上に設けられた酸化物半導体層と、酸化物半導体層と電気
的に接続し、第１の接続電極の上面に接して設けられた第２のソース電極または第２のド
レイン電極の一方と、酸化物半導体層と電気的に接続し、第３の接続電極の上面に接して
設けられた第２のソース電極または第２のドレイン電極の他方と、酸化物半導体層と重畳
する第２のゲート電極と、酸化物半導体層と第２のゲート電極との間に設けられた第２の
ゲート絶縁層と、を有する第２のトランジスタと、を有し、第１の接続電極の第１のトラ
ンジスタのチャネル幅方向の長さは、第１のゲート電極の第１のトランジスタのチャネル
幅方向の長さより短い半導体装置である。
また、開示する発明の他の一態様は、半導体材料を含む基板に設けられた第１のチャネ
ル形成領域と、第１のチャネル形成領域上に設けられた第１のゲート絶縁層と、第１のチ
ャネル形成領域と重畳して、第１のゲート絶縁層上に設けられた第１のゲート電極と、第
１のチャネル形成領域を挟むように、半導体材料を含む基板に設けられた第１のソース領
域および第１のドレイン領域と、を有する第１のトランジスタと、第１のゲート電極上に
接して設けられた第１の接続電極と、第１のソース領域または第１のドレイン領域の一方
の上に接して設けられた第２の接続電極と、第２の接続電極上に接して設けられた第３の
接続電極と、第１の接続電極の上面および第３の接続電極の上面が露出するように、第１
のトランジスタ上に設けられた絶縁層と、少なくとも第１のソース領域または第１のドレ
イン領域の一部と重畳するように、絶縁層上に設けられた酸化物半導体層と、酸化物半導
体層と電気的に接続し、第１の接続電極の上面に接して設けられた第２のソース電極また
は第２のドレイン電極の一方と、酸化物半導体層と電気的に接続し、第３の接続電極の上
面に接して設けられた第２のソース電極または第２のドレイン電極の他方と、酸化物半導
体層と重畳する第２のゲート電極と、酸化物半導体層と第２のゲート電極との間に設けら
れた第２のゲート絶縁層と、を有する第２のトランジスタと、を有し、第３の接続電極の
第１のトランジスタのチャネル長方向の長さは、第２の接続電極の第１のトランジスタの
チャネル長方向の長さより短い半導体装置である。
また、開示する発明の他の一態様は、半導体材料を含む基板に設けられた第１のチャネ
ル形成領域と、第１のチャネル形成領域上に設けられた第１のゲート絶縁層と、第１のチ
ャネル形成領域と重畳して、第１のゲート絶縁層上に設けられた第１のゲート電極と、第
１のチャネル形成領域を挟むように、半導体材料を含む基板に設けられた第１のソース領
域および第１のドレイン領域と、を有する第１のトランジスタと、第１のゲート電極上に
接して設けられた第１の接続電極と、第１のソース領域または第１のドレイン領域の一方
の上に接して設けられた第２の接続電極と、第２の接続電極上に接して設けられた第３の
接続電極と、第１の接続電極の上面および第３の接続電極の上面が露出するように、第１
のトランジスタ上に設けられた絶縁層と、絶縁層上に設けられた第１のトレンチと、少な
くとも第１のソース領域または第１のドレイン領域の一部と重畳し、且つ第１のトレンチ
の底面および内壁面に接するように設けられた酸化物半導体層と、酸化物半導体層と電気
的に接続し、第１の接続電極と電気的に接続して設けられた第２のソース電極または第２
のドレイン電極の一方と、酸化物半導体層と電気的に接続し、第３の接続電極と電気的に
接続して設けられた第２のソース電極または第２のドレイン電極の他方と、酸化物半導体
層上に重畳し、第１のトレンチを充填するように設けられた第２のゲート電極と、酸化物
半導体層と第２のゲート電極との間に設けられた第２のゲート絶縁層と、を有する第２の
トランジスタと、第２のトランジスタを囲むように絶縁層上に設けられ、且つ第１のトレ
ンチより深い第２のトレンチと、第２のトレンチを充填するように設けられた埋め込み絶
縁層と、を有し、第１の接続電極の第１のトランジスタのチャネル幅方向の長さは、第１
のゲート電極の第１のトランジスタのチャネル幅方向の長さより短い半導体装置である。
また、開示する発明の他の一態様は、半導体材料を含む基板に設けられた第１のチャネ
ル形成領域と、第１のチャネル形成領域上に設けられた第１のゲート絶縁層と、第１のチ
ャネル形成領域と重畳して、第１のゲート絶縁層上に設けられた第１のゲート電極と、第
１のチャネル形成領域を挟むように、半導体材料を含む基板に設けられた第１のソース領
域および第１のドレイン領域と、を有する第１のトランジスタと、第１のゲート電極上に
接して設けられた第１の接続電極と、第１のソース領域または第１のドレイン領域の一方
の上に接して設けられた第２の接続電極と、第２の接続電極上に接して設けられた第３の
接続電極と、第１の接続電極の上面および第３の接続電極の上面が露出するように、第１
のトランジスタ上に設けられた絶縁層と、絶縁層上に設けられた第１のトレンチと、少な
くとも第１のソース領域または第１のドレイン領域の一部と重畳し、且つ第１のトレンチ
の底面および内壁面に接するように設けられた酸化物半導体層と、酸化物半導体層と電気
的に接続し、第１の接続電極と電気的に接続して設けられた第２のソース電極または第２
のドレイン電極の一方と、酸化物半導体層と電気的に接続し、第３の接続電極と電気的に
接続して設けられた第２のソース電極または第２のドレイン電極の他方と、酸化物半導体
層上に重畳し、第１のトレンチを充填するように設けられた第２のゲート電極と、酸化物
半導体層と第２のゲート電極との間に設けられた第２のゲート絶縁層と、を有する第２の
トランジスタと、第２のトランジスタを囲むように絶縁層上に設けられ、且つ第１のトレ
ンチより深い第２のトレンチと、第２のトレンチを充填するように設けられた埋め込み絶
縁層と、を有し、第３の接続電極の第１のトランジスタのチャネル長方向の長さは、第２
の接続電極の第１のトランジスタのチャネル長方向の長さより短い半導体装置である。
なお、上記において、酸化物半導体層の一部が第２の接続電極に重畳して設けられるこ
とが好ましい。また、第３の接続電極の第１のトランジスタのチャネル幅方向の長さは、
第１の接続電極の第１のトランジスタのチャネル幅方向の長さと概略一致することが好ま
しい。
また、絶縁層は、第１の絶縁層と第２の絶縁層の積層であり、第１の絶縁層は、第１の
ゲート電極および第２の接続電極と同じ層に形成され、第２の絶縁層は、第１の接続電極
および第３の接続電極と同じ層に形成され、第２の絶縁層における酸素の組成比は、第１
の絶縁層における酸素の組成比より大きいことが好ましい。
また、第２のソース電極または第２のドレイン電極の一方と、第２のゲート絶縁層と、
導電層とにより、容量素子が構成されることが好ましい。
また、開示する発明の他の一態様は、上記の半導体装置を複数有し、当該複数の半導体
装置が、第２のソース電極または第２のドレイン電極の他方において、第２のトランジス
タ上に設けられた配線と並列に電気的に接続される半導体装置である。
また、第１のチャネル形成領域は、シリコンを含んで構成されることが好ましい。また
、酸化物半導体層は、Ｉｎ、ＧａおよびＺｎを含んでなる酸化物半導体材料を有すること
が好ましい。
なお、上記において、酸化物半導体を用いてトランジスタを構成することがあるが、開
示する発明はこれに限定されない。酸化物半導体と同等のオフ電流特性が実現できる材料
、例えば、炭化シリコンをはじめとするワイドギャップ材料（より具体的には、例えば、
エネルギーギャップＥｇが３ｅＶより大きい半導体材料）などを適用しても良い。
また、本明細書等において、「概略一致」の用語は、厳密な一致を要しない意味で用い
る。例えば、「概略一致」の表現は、複数の層を同一のマスクを用いてエッチングして得
られた形状における一致の程度を包含する。
また、本明細書等において、「チャネル長方向」とは、ソース領域（またはソース電極
）からドレイン領域（またはドレイン電極）へと向かう方向、または、その反対の方向で
あって、ソース領域とドレイン領域との間隔が最小となる経路を通るものをいう。また、
本明細書等において、「チャネル幅方向」とは、チャネル長方向に概略垂直な方向を指す
ものとする。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」ま
たは「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電
極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外
しない。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「
配線」が一体となって形成されている場合なども含む。
なお、「ソース電極」、「ドレイン電極」及び「ゲート電極」は単に「ソース」、「ド
レイン」及び「ゲート」と呼んでもよい。また、「ソース」や「ドレイン」の機能は、異
なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合
などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイ
ン」の用語は、入れ替えて用いることができるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
開示する発明の一態様では、トランジスタのオフ電流を十分に小さくすることができる
材料、例えば、ワイドギャップ半導体である酸化物半導体材料を用いて半導体装置を構成
する。トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いること
で、長期間にわたって情報を保持することができる。
また、開示する発明の一態様では、酸化物半導体材料を用いたトランジスタのオン状態
、オフ状態の切り替えによって情報の書き込みが行われる。これにより、情報の書き込み
に高い電圧を必要とせず、素子の劣化の問題もないので、書き込み回数の制限をなくすこ
とができる。
また、開示する発明の一態様では、酸化物半導体材料を用いたトランジスタとともに、
酸化物半導体以外の半導体材料を用いたトランジスタを組み合わせて用いる。これにより
、これまでにない特徴を有する半導体装置を実現することができる。
また、開示する発明の一態様では、酸化物半導体以外の半導体材料を用いたトランジス
タと酸化物半導体材料を用いたトランジスタとを接続する接続電極を、当該接続電極と接
続する酸化物半導体以外の半導体材料を用いたトランジスタの電極より小さくする。これ
により、当該接続電極と接続する酸化物半導体材料を用いたトランジスタの占有面積を低
減することができるので、新たな構造の半導体装置の高集積化を図り、単位面積あたりの
記憶容量を増加させることができる。
また、開示する発明の一態様では、酸化物半導体材料を用いたトランジスタの酸化物半
導体層を絶縁層に形成されたトレンチの底面および内壁面に接するように設ける。これに
より、平面上に酸化物半導体層を成膜するときと比較して当該トランジスタのチャネル長
を長くすることができるので、短チャネル効果の発現を抑制することができる。
半導体装置の断面図および平面図。 半導体装置の回路図。 半導体装置の作製工程に係る断面図。 半導体装置の作製工程に係る断面図。 半導体装置の作製工程に係る断面図。 半導体装置の作製工程に係る断面図。 半導体装置の作製工程に係る断面図。 半導体装置の作製工程に係る断面図。 半導体装置の断面図および平面図。 半導体装置の回路図。 半導体装置を用いた電子機器を説明するための図。
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以
下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態およ
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以
下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、
実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、
必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の
混同を避けるために付すものであり、数的に限定するものではないことを付記する。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置の構成について、図１および図２
を参照して説明する。
〈半導体装置の断面構成および平面図〉
図１は、半導体装置の構成の一例である。図１（Ａ）には半導体装置の断面を、図１（
Ｂ）には半導体装置の平面を、それぞれ示す。図１（Ａ）に示すＡ１−Ａ２は、図１（Ｂ
）に示すＡ１−Ａ２に対応しており、トランジスタのチャネル長方向に平行な断面図であ
る。また、図１（Ａ）に示すＢ１−Ｂ２は、図１（Ｂ）に示すＢ１−Ｂ２に対応しており
、トランジスタのチャネル長方向に垂直な断面図である。図１（Ａ）および図１（Ｂ）に
示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ１６０を有し、上部に
第２の半導体材料を用いたトランジスタ１６２を有する。また、図１（Ａ）および図１（
Ｂ）に示す半導体装置は、トランジスタ１６０とトランジスタ１６２と容量素子１６４と
を、一つずつ有する構成として示しているが、それぞれ複数有する構成も含む。
ここで、第１の半導体材料と第２の半導体材料とは異なる材料とすることが望ましい。
例えば、第１の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料を酸
化物半導体とすることができる。酸化物半導体以外の半導体材料としては、例えば、シリ
コン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用
いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用
いてもよい。このような半導体材料を用いたトランジスタは、高速動作が容易である。一
方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能と
する。
なお、トランジスタ１６０およびトランジスタ１６２は、ｎチャネル型トランジスタ、
ｐチャネル型トランジスタのいずれも用いることができる。ここでは、トランジスタ１６
２はｎチャネル型トランジスタとして説明する。
トランジスタ１６０は、半導体基板１００に設けられたチャネル形成領域１３４と、チ
ャネル形成領域１３４を挟むように半導体基板１００に設けられた不純物領域１２４ａお
よび不純物領域１２４ｂ（ソース領域またはドレイン領域とも記す）と、不純物領域１２
４ａおよび不純物領域１２４ｂに接する金属化合物領域１２６ａおよび金属化合物領域１
２６ｂと、チャネル形成領域１３４上に設けられたゲート絶縁層１２２と、チャネル形成
領域１３４と重畳してゲート絶縁層１２２上に設けられたゲート電極１２８と、を有する
。なお、金属化合物領域１２６ａはトランジスタ１６０のソース領域（またはドレイン領
域）として機能しうるので、不純物領域１２４ａと金属化合物領域１２６ａをまとめてド
レイン領域（またはソース領域）と記す場合がある。また、金属化合物領域１２６ｂはト
ランジスタ１６０のソース領域またはドレイン領域として機能しうるので、不純物領域１
２４ｂと金属化合物領域１２６ｂをまとめてソース領域またはドレイン領域と記す場合が
ある。また、図において、明示的にはソース電極やドレイン電極を有しない場合があるが
、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、ト
ランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極
やドレイン電極と表現することがある。つまり、本明細書において、ソース電極との記載
にはソース領域が含まれ、ドレイン電極との記載にはドレイン領域が含まれうる。
さらに、ゲート電極１２８上に接して接続電極１３０ａが設けられている。ここで、接
続電極１３０ａは、トランジスタ１６０のゲート電極としても機能する。また、半導体基
板１００に設けられた金属化合物領域１２６ｂ（トランジスタ１６０のドレイン領域（ま
たはソース領域））の上に接して接続電極１２９が設けられている。さらに、接続電極１
２９上に接して接続電極１３０ｂが設けられている。ここで、接続電極１２９および接続
電極１３０ｂは、トランジスタ１６０のソース電極またはドレイン電極としても機能する
。
また、半導体基板１００上にはトランジスタ１６０を囲むように素子分離絶縁層１０６
が設けられている。また、トランジスタ１６０上に、接続電極１３０ａおよび接続電極１
３０ｂの上面が露出するように、絶縁層１３６および絶縁層１４０が積層して設けられて
いる。ここで、絶縁層１３６は、ゲート電極１２８および接続電極１２９と同じ層に形成
され、絶縁層１４０は、接続電極１３０ａおよび接続電極１３０ｂと同じ層に形成される
ことが好ましい。ただし、トランジスタ１６０を覆う絶縁層は必ずしも積層する必要はな
く、単層構造としても良い。また、トランジスタ１６０を覆う絶縁層を、２層以上の積層
構造としても良い。
なお、高集積化を実現するためには、図１（Ａ）および図１（Ｂ）に示すように、トラ
ンジスタ１６０がサイドウォール絶縁層を有しない構成とすることが望ましい。一方で、
トランジスタ１６０の特性を重視する場合には、ゲート電極１２８の側面にサイドウォー
ル絶縁層を設け、当該サイドウォール絶縁層と重畳する領域に形成された、不純物濃度が
異なる領域を含めて不純物領域１２４ａおよび不純物領域１２４ｂを設けても良い。
トランジスタ１６２は、絶縁層１４０上に設けられた酸化物半導体層１４４と、酸化物
半導体層１４４と電気的に接続されているソース電極（またはドレイン電極）１４２ａ、
およびドレイン電極（またはソース電極）１４２ｂと、酸化物半導体層１４４、ソース電
極１４２ａ、およびドレイン電極１４２ｂ、を覆うゲート絶縁層１４６と、ゲート絶縁層
１４６上に酸化物半導体層１４４と重畳するように設けられたゲート電極１４８ａと、を
有する。ここで、トランジスタ１６２のドレイン電極１４２ｂはトランジスタ１６０の接
続電極１３０ａ上に接して設けられる。つまり、トランジスタ１６２の電荷保持特性を活
かし、トランジスタ１６０のゲート電極１２８の電位を極めて長時間に渡って保持するこ
とができる。また、トランジスタ１６２のソース電極１４２ａは接続電極１３０ｂ上に接
して設けられる。また、酸化物半導体層１４４は、トランジスタ１６２のチャネル形成領
域として機能し、少なくともトランジスタ１６０のソース領域またはドレイン領域の一部
と重畳するように設けられる。また、ドレイン電極１４２ｂは酸化物半導体層１４４を介
して接続電極１３０ａと電気的に接続されるように設けても良く、同様にソース電極１４
２ａは酸化物半導体層１４４を介して接続電極１３０ｂと電気的に接続されるように設け
ても良い。
ここで、トランジスタ１６２に用いられる酸化物半導体層１４４は水素などの不純物が
十分に除去されることにより、または、十分な酸素が供給されることにより、高純度化さ
れたものであることが望ましい。具体的には、例えば、酸化物半導体層１４４の水素濃度
は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以
下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半
導体層１４４中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ
Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。このように、
水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因する
エネルギーギャップ中の欠陥準位が低減された酸化物半導体層１４４では、キャリア濃度
が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３未満、より望ましくは
１．４５×１０１０／ｃｍ３未満となる。例えば、室温（２５℃）でのオフ電流（ここで
は、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は
１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下となる。このように、ｉ型化（真性化
）または実質的にｉ型化された酸化物半導体層１４４を用いることで、極めて優れたオフ
電流特性のトランジスタ１６２を得ることができる。
また、酸化物半導体層１４４のナトリウム濃度は５×１０１６ａｔｏｍｓ／ｃｍ３以下
、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔ
ｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層１４４のリチウム濃度は５×１０１５
ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とする。また
、酸化物半導体層１４４のカリウム濃度は５×１０１５ａｔｏｍｓ／ｃｍ３以下、好まし
くは１×１０１５ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層１４４中
のナトリウム濃度、リチウム濃度およびカリウム濃度は、二次イオン質量分析法で測定さ
れるものである。アルカリ金属、およびアルカリ土類金属は酸化物半導体にとっては悪性
の不純物であり、少ない方がよい。特にアルカリ金属のうち、ナトリウムは酸化物半導体
に接する絶縁膜が酸化物であった場合、その中に拡散し、Ｎａ＋となる。また、酸化物半
導体内において、金属と酸素の結合を分断し、あるいは結合中に割り込む。その結果、ト
ランジスタ特性の劣化（例えば、ノーマリオン化（しきい値電圧の負へのシフト）、移動
度の低下等）をもたらす。加えて、特性のばらつきの原因ともなる。このような問題は、
特に酸化物半導体中の水素の濃度が十分に低い場合において顕著となる。したがって、酸
化物半導体中の水素の濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下、特に５×１０１８ａ
ｔｏｍｓ／ｃｍ３以下である場合には、アルカリ金属の濃度を上記の値にすることが強く
求められる。
なお、酸化物半導体層１４４は非晶質であっても良いが、結晶性を有していても良い。
結晶性を有する酸化物半導体層として、ｃ軸配向を有した結晶性酸化物半導体膜（Ｃ Ａ
ｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ：ＣＡＡＣ−ＯＳ膜とも呼ぶ）を用いることにより、トランジスタの信頼性を向上
させることができるので、好ましい。
具体的に、ＣＡＡＣ−ＯＳ膜は、非単結晶であって、そのａｂ面に垂直な方向から見て
、三角形、六角形、正三角形、または正六角形の原子配列を有する。なおかつ、ＣＡＡＣ
−ＯＳ膜は、ｃ軸方向に金属原子が層状に配列した相、または、金属原子と酸素原子が層
状に配列した相を、含む。
ＣＡＡＣ−ＯＳ膜は単結晶ではないが、非晶質のみから形成されているものでもない。
また、ＣＡＡＣ−ＯＳ膜は結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の
結晶部分の境界を明確に判別できないこともある。
ＣＡＡＣ−ＯＳ膜を構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ−
ＯＳ膜を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ−ＯＳ膜が形成
される基板面やＣＡＡＣ−ＯＳ膜の表面や界面等に垂直な方向）に揃っていてもよい。あ
るいは、ＣＡＡＣ−ＯＳ膜を構成する個々の結晶部分のａｂ面の法線は一定の方向（例え
ば、基板面、表面、界面等に垂直な方向）を向いていてもよい。
ＣＡＡＣ−ＯＳ膜は、非晶質の酸化物半導体膜と比較して、金属と酸素の結合が秩序化
している。すなわち、酸化物半導体膜が非晶質の場合は、個々の金属原子によって金属原
子における酸素原子の配位数が異なることも有り得るが、ＣＡＡＣ−ＯＳ膜では金属原子
における酸素原子の配位数はほぼ一定となる。そのため、微視的な酸素の欠損が減少し、
水素原子（水素イオンを含む）やアルカリ金属原子の脱着による電荷の移動や不安定性を
減少させる効果がある。
従って、ＣＡＡＣ−ＯＳ膜を用いてトランジスタを作製することで、トランジスタへの
光照射またはバイアス−熱ストレス（ＢＴ）の付加を行った後に生じる、トランジスタの
閾値電圧の変化量を、低減することができる。よって、安定した電気的特性を有するトラ
ンジスタを作製することができる。
なお、トランジスタ１６２では、微細化に起因して素子間に生じるリークを抑制するた
めに、島状に加工された酸化物半導体層１４４を用いているが、酸化物半導体層１４４が
島状に加工されていない構成を採用しても良い。酸化物半導体層１４４を島状に加工しな
い場合には、加工の際のエッチングによる酸化物半導体層１４４の汚染を防止できる。
容量素子１６４は、ドレイン電極１４２ｂ、ゲート絶縁層１４６、および導電層１４８
ｂ、とで構成される。すなわち、ドレイン電極１４２ｂは、容量素子１６４の一方の電極
として機能し、導電層１４８ｂは、容量素子１６４の他方の電極として機能することにな
る。このような構成とすることにより、十分な容量を確保することができる。また、酸化
物半導体層１４４とゲート絶縁層１４６とを積層させる場合には、ドレイン電極１４２ｂ
と、導電層１４８ｂとの絶縁性を十分に確保することができる。さらに、容量が不要の場
合は、容量素子１６４を設けない構成とすることもできる。
トランジスタ１６２および容量素子１６４の上には絶縁層１５０および絶縁層１５２が
設けられている。そして、絶縁層１５０および絶縁層１５２上には配線１５４が設けられ
、当該配線１５４はゲート絶縁層１４６、絶縁層１５０および絶縁層１５２などに形成さ
れた開口を介してソース電極１４２ａと接続されている。ここで、配線１５４は、少なく
ともトランジスタ１６２の酸化物半導体層１４４の一部と重畳するように設けられること
が好ましい。また、配線１５４上にさらに絶縁層を設けても良い。
ここで、図１（Ａ）および図１（Ｂ）において、トランジスタ１６０と、トランジスタ
１６２とは、少なくとも一部が重畳するように設けられており、トランジスタ１６０のソ
ース領域またはドレイン領域と酸化物半導体層１４４の一部が重畳するように設けられて
いる。また、配線１５４は、少なくとも酸化物半導体層１４４の一部と重畳するように設
けられている。また、トランジスタ１６２や容量素子１６４が、トランジスタ１６０と重
畳するように設けられている。例えば、容量素子１６４の導電層１４８ｂは、トランジス
タ１６０のゲート電極１２８と少なくとも一部が重畳して設けられている。このような平
面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができる。
しかしながら、このようにトランジスタ１６０とトランジスタ１６２を重畳しただけで
は、十分に占有面積の低減が図られているとは言えない。なぜならば、トランジスタ１６
２はトランジスタ１６０とのコンタクト部（ソース電極１４２ａおよびドレイン電極１４
２ｂ）において、トランジスタ１６０のトランジスタ１６２とのコンタクト部に対してマ
ージンをとる必要があるからである。言い換えると、十分に半導体装置の占有面積を低減
するためには、トランジスタ１６２のトランジスタ１６０とのコンタクト部の占有面積を
十分に低減する必要がある。
ここで、トランジスタ１６０のゲート電極１２８は、半導体基板１００の素子分離絶縁
層１０６から露出している領域と確実に重畳するように、当該露出領域より面積を大きく
する必要がある。また、トランジスタ１６０の接続電極１２９は、金属化合物領域１２６
ｂとの接触抵抗を低減するために面積を大きくすることが好ましい。よって、トランジス
タ１６０のゲート電極１２８と接続電極１２９を、トランジスタ１６２のソース電極１４
２ａおよびドレイン電極１４２ｂと直接接続する場合、それらの面積に対してさらにマー
ジンをとってソース電極１４２ａおよびドレイン電極１４２ｂを設ける必要がある。これ
により、トランジスタ１６２のトランジスタ１６０とのコンタクト部の占有面積が増大す
るので、半導体装置の占有面積の低減を妨げることになる。
よって、本実施の形態においては、半導体装置の占有面積のさらなる低減を図るため、
トランジスタ１６０とトランジスタ１６２を電気的に接続する、接続電極１３０ａおよび
接続電極１３０ｂの面積を、それぞれゲート電極１２８および接続電極１２９より小さく
する。具体的には、接続電極１３０ａのトランジスタ１６０のチャネル幅方向の長さ（以
下Ｌ１と記載する）をゲート電極１２８のトランジスタ１６０のチャネル幅方向の長さ（
以下Ｌ０と記載する）より短くし、接続電極１３０ｂのトランジスタ１６０のチャネル長
方向の長さ（以下Ｌ３と記載する）を接続電極１２９のトランジスタ１６０のチャネル長
方向の長さ（以下Ｌ２と記載する）より短くする。ここで、トランジスタ１６０のチャネ
ル幅方向の長さとは、図１（Ｂ）に示すＡ１−Ａ２方向の長さを指し、トランジスタ１６
０のチャネル長方向の長さとは、図１（Ｂ）に示すＢ１−Ｂ２方向の長さを指す。
ここで、接続電極１３０ａの長さＬ１は、ゲート電極１２８の長さＬ０の０．５倍以上
１倍未満とすることが好ましく、最小加工寸法をＦとして１Ｆ以上２Ｆ未満とすることが
好ましく、１Ｆ程度とすることがより好ましい。また、接続電極１３０ｂの長さＬ３は、
接続電極１２９の長さＬ２の０．５倍以上１倍未満とすることが好ましく、最小加工寸法
をＦとして１Ｆ以上２Ｆ未満とすることが好ましく、１Ｆ程度とすることがより好ましい
。
以上のような構成とすることにより、トランジスタ１６０のゲート電極１２８および接
続電極１２９を、トランジスタ１６２のソース電極１４２ａおよびドレイン電極１４２ｂ
と直接接続する場合と比較すると、トランジスタ１６２のトランジスタ１６０とのコンタ
クト部の平面形状は、Ａ１−Ａ２方向の長さがＬ２とＬ３の差に対応して縮小され、Ｂ１
−Ｂ２方向の長さがＬ０とＬ１の差に対応して縮小される。よって、半導体装置の占有面
積のさらなる低減を図ることができる。さらに本実施の形態に示す半導体装置をメモリセ
ルとしてアレイ状に配置した記憶装置を作製することで、メモリセルの個数に応じて上記
の占有面積低減の効果が得られるので、効果的に当該記憶装置の高集積化を図り、単位面
積あたりの記憶容量を増加させることができる。
また図１（Ａ）および図１（Ｂ）に示すように、接続電極１２９は、酸化物半導体層１
４４の一部と重畳するように設けることが好ましく、Ａ１−Ａ２方向に伸長して設けるこ
とがより好ましい。このように接続電極１２９を設けることにより、半導体装置の占有面
積を増加させることなく、接続電極１２９と金属化合物領域１２６ｂの接触抵抗を低減す
ることができる。
また図１（Ｂ）に示すように、接続電極１３０ｂのトランジスタ１６０のチャネル幅方
向の長さは、接続電極１３０ａの長さＬ１と概略一致することが好ましい。これにより、
ソース電極１４２ａの当該方向の長さをドレイン電極１４２ｂの当該方向の長さと同程度
にすることができる。
なお、図１（Ａ）および図１（Ｂ）に示す半導体装置においては、接続電極１３０ａの
長さＬ１をゲート電極１２８の長さＬ０より短くし、且つ接続電極１３０ｂの長さＬ３を
接続電極１２９の長さＬ２より短くしたが、本実施の形態の一態様に係る半導体装置はこ
れに限られるものではなく、接続電極１３０ａまたは接続電極１３０ｂのうち少なくとも
一方が上記の条件を満たせばよい。また、接続電極１２９および接続電極１３０ｂを設け
ないような構成としても良い。
また、図１（Ａ）および図１（Ｂ）に示す半導体装置においては、トランジスタ１６２
としてトップゲート構造のトランジスタを用いたが、本実施の形態の一態様に係る半導体
装置はこれに限られるものではない。例えば、トランジスタ１６２としてボトムゲート構
造のトランジスタを用いることができる。
また、図１（Ａ）および図１（Ｂ）に示す半導体装置においては、トランジスタ１６２
としてソース電極１４２ａおよびドレイン電極１４２ｂが少なくとも酸化物半導体層１４
４の上面において接するようなトランジスタを用いたが、これに限られるものではない。
例えば、トランジスタ１６２として、酸化物半導体層１４４が少なくともソース電極１４
２ａおよびドレイン電極１４２ｂの上面において接するようなトランジスタを用いても良
い。
〈半導体装置の回路構成〉
次に、図１（Ａ）および図１（Ｂ）に示す半導体装置の回路構成およびその動作につい
て、図２を参照して説明する。なお、回路図においては、酸化物半導体を用いたトランジ
スタであることを示すために、ＯＳの符号を併せて付す。
〈基本構成〉
図２（Ａ）に示す半導体装置において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジス
タ１６０のソース電極（またはドレイン電極）とは、電気的に接続され、第２の配線（２
ｎｄ Ｌｉｎｅ）とトランジスタ１６０のドレイン電極（またはソース電極）とは、電気
的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ１６２のソ
ース電極（またはドレイン電極）とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎ
ｅ）と、トランジスタ１６２のゲート電極とは、電気的に接続されている。そして、トラ
ンジスタ１６０のゲート電極と、トランジスタ１６２のドレイン電極（またはソース電極
）は、容量素子１６４の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ
）と、容量素子１６４の電極の他方は電気的に接続されている。また、図２（Ｂ）に示す
ように第２の配線と第３の配線が接続されていてもよい。
なお、図２（Ａ）および図２（Ｂ）に示す回路構成は、図１（Ａ）および図１（Ｂ）に
示す半導体装置に含まれる回路構成に相当する。つまり、図１（Ａ）および図１（Ｂ）に
示す、トランジスタ１６０のソース領域（不純物領域１２４ａおよび金属化合物領域１２
６ａ）に電気的に接続される配線が第１の配線に相当し、トランジスタ１６０のドレイン
領域（不純物領域１２４ｂおよび金属化合物領域１２６ｂ）に電気的に接続される配線が
第２の配線に相当し、トランジスタ１６２のソース電極１４２ａに電気的に接続される配
線（配線１５４）が第３の配線に相当し、トランジスタ１６２のゲート電極１４８ａに電
気的に接続する配線が第４の配線に相当し、導電層１４８ｂに電気的に接続される配線が
第５の配線に相当する。なお、第１の配線と第２の配線は逆にしてもよい。つまり、トラ
ンジスタ１６０のソース領域（不純物領域１２４ａおよび金属化合物領域１２６ａ）に電
気的に接続される配線が第２の配線に相当し、トランジスタ１６０のドレイン領域（不純
物領域１２４ｂおよび金属化合物領域１２６ｂ）に電気的に接続される配線が第１の配線
に相当するとしてもよい。ここで、図１（Ａ）および図１（Ｂ）に示す半導体装置におい
て、接続電極１２９および接続電極１３０ｂを設けずにトランジスタ１６０のソース領域
（不純物領域１２４ａおよび金属化合物領域１２６ａ）とトランジスタ１６２のソース電
極１４２ａが電気的に接続されない構成とした場合の回路構成が図２（Ａ）に示す回路構
成に相当する。また、接続電極１２９および接続電極１３０ｂを設けてトランジスタ１６
０のソース領域（不純物領域１２４ａおよび金属化合物領域１２６ａ）とトランジスタ１
６２のソース電極１４２ａが電気的に接続される構成とした場合の回路構成が図２（Ｂ）
に示す回路構成に相当する。
ここで、トランジスタ１６２には、例えば、上述の酸化物半導体を用いたトランジスタ
が適用される。酸化物半導体を用いたトランジスタは、オフ電流が極めて小さいという特
徴を有している。このため、トランジスタ１６２をオフ状態とすることで、トランジスタ
１６０のゲート電極の電位を極めて長時間にわたって保持することが可能である。そして
、容量素子１６４を有することにより、トランジスタ１６０のゲート電極に与えられた電
荷の保持が容易になり、また、保持された情報の読み出しが容易になる。
なお、トランジスタ１６０の半導体材料については特に限定されないが、例えば、酸化
物半導体以外の半導体材料を用いたトランジスタが適用される。情報の読み出し速度を向
上させるという観点からは、例えば、単結晶シリコンを用いたトランジスタなど、スイッ
チング速度の高いトランジスタを適用するのが好適である。
また、図２（Ｃ）に示すように、図２（Ａ）において容量素子１６４を設けない構成と
することも可能である。もちろん、図２（Ｂ）において、容量素子１６４を設けない構成
とすることも可能である。
図２（Ａ）に示す半導体装置では、トランジスタ１６０のゲート電極の電位が保持可能
という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である
。
はじめに、情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、
トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする
。これにより、第３の配線の電位が、トランジスタ１６２のドレイン電極（またはソース
電極）と、トランジスタ１６０のゲート電極と、容量素子１６４の一方の電極が電気的に
接続されたノード（ノードＦＧとも表記する）に与えられる。すなわち、トランジスタ１
６０のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの
電位を与える電荷（以下、低電位を与える電荷を電荷ＱＬ、高電位を与える電荷を電荷Ｑ
Ｈという）のいずれかが与えられるものとする。なお、異なる三つまたはそれ以上の電位
を与える電荷を適用して、記憶容量を向上させても良い。その後、第４の配線の電位を、
トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とする
ことにより、トランジスタ１６０のゲート電極に与えられた電荷が保持される（保持）。
トランジスタ１６２のオフ電流は極めて小さいので、トランジスタ１６０のゲート電極
の電荷は長時間にわたって保持される。
次に、情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた
状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲ
ート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。すなわち、トラ
ンジスタ１６０のコンダクタンスは、トランジスタ１６０のゲート電極（ノードＦＧ）に
保持される電荷によって制御される。一般に、トランジスタ１６０のゲート電極に電荷Ｑ
Ｈが与えられている場合の見かけのしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ１６０のゲ
ート電極に電荷ＱＬが与えられている場合の見かけのしきい値電圧Ｖｔｈ＿Ｌより低くな
るためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オフ状態」
から「オン状態」または「オン状態」から「オフ状態」とする際に必要な第５の配線の電
位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの中間の
電位Ｖ０とすることにより、トランジスタ１６０のゲート電極に与えられた電荷を判別で
きる。例えば、トランジスタ１６０をｎチャネル型とすると、書き込みにおいて、電荷Ｑ
Ｈが与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トラ
ンジスタ１６０は「オン状態」となる。電荷ＱＬが与えられていた場合には、第５の配線
の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態」のままで
ある。なお、トランジスタ１６０がｐチャネル型の場合には、電荷ＱＬが与えられている
場合は「オン状態」となり、電荷ＱＨが与えられている場合は「オフ状態」のままとなる
。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができ
る。
なお、メモリセルをアレイ状に配置して用いる場合には、所望のメモリセルの情報のみ
を読み出せることが必要になる。このように、所定のメモリセルの情報を読み出し、それ
以外のメモリセルの情報を読み出さないようにするには、各メモリセル間でトランジスタ
１６０がそれぞれ並列に接続されている場合には、読み出しの対象ではないメモリセルの
第５の配線に対して、ゲート電極の状態にかかわらずトランジスタ１６０が「オフ状態」
となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を与えればよい。また、各メモリ
セル間でトランジスタ１６０がそれぞれ直列に接続されている場合には、読み出しの対象
ではないメモリセルの第５の配線に対して、ゲート電極の状態にかかわらずトランジスタ
１６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配
線に与えればよい。
次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込みおよ
び保持と同様に行われる。つまり、第４の配線の電位を、トランジスタ１６２がオン状態
となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電
位（新たな情報に係る電位）が、トランジスタ１６０のゲート電極および容量素子１６４
に与えられる。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位
にして、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート
電極は、新たな情報に係る電荷が与えられた状態となる。
このように、開示する発明の一態様に係る半導体装置は、再度の情報の書き込みによっ
て直接的に情報を書き換えることが可能である。このため、フラッシュメモリなどにおい
て必要とされる高電圧を用いてのフローティングゲートからの電荷の引き抜きが不要であ
り、消去動作に起因する動作速度の低下を抑制することができる。つまり、半導体装置の
高速動作が実現される。
なお、トランジスタ１６２のドレイン電極（またはソース電極）と、トランジスタ１６
０のゲート電極と、容量素子１６４の一方の電極が電気的に接続されたノード（ノードＦ
Ｇ）は、不揮発性メモリ素子として用いられるフローティングゲート型トランジスタのフ
ローティングゲートと同等の作用を奏する。トランジスタ１６２がオフの場合、当該ノー
ドＦＧは絶縁体中に埋設されたと見ることができ、ノードＦＧには電荷が保持される。酸
化物半導体を用いたトランジスタ１６２のオフ電流は、シリコン半導体などで形成される
トランジスタの１０万分の１以下であるため、トランジスタ１６２のリークによる、ノー
ドＦＧに蓄積された電荷の消失を無視することが可能である。つまり、酸化物半導体を用
いたトランジスタ１６２により、電力の供給が無くても情報の保持が可能な不揮発性の記
憶装置を実現することが可能である。
例えば、トランジスタ１６２の室温（２５℃）でのオフ電流が１０ｚＡ（１ｚＡ（ゼプ
トアンペア）は１×１０−２１Ａ）以下であり、容量素子１６４の容量値が１０ｆＦ程度
である場合には、少なくとも１０４秒以上のデータ保持が可能である。なお、当該保持時
間が、トランジスタ特性や容量値によって変動することはいうまでもない。
また、開示する発明の一態様に係る半導体装置においては、従来のフローティングゲー
ト型トランジスタにおいて指摘されているゲート絶縁膜（トンネル絶縁膜）の劣化という
問題が存在しない。つまり、従来問題とされていた、電子をフローティングゲートに注入
する際のゲート絶縁膜の劣化という問題を解消することができる。これは、原理的な書き
込み回数の制限が存在しないことを意味するものである。また、従来のフローティングゲ
ート型トランジスタにおいて書き込みや消去の際に必要であった高電圧も不要である。
図２（Ａ）に示す半導体装置は、当該半導体装置を構成するトランジスタなどの要素が
抵抗および容量を含むものとして、図２（Ｄ）のように考えることが可能である。つまり
、図２（Ｄ）では、トランジスタ１６０および容量素子１６４が、それぞれ、抵抗および
容量を含んで構成されると考えていることになる。Ｒ１およびＣ１は、それぞれ、容量素
子１６４の抵抗値および容量値であり、抵抗値Ｒ１は、容量素子１６４を構成する絶縁層
による抵抗値に相当する。また、Ｒ２およびＣ２は、それぞれ、トランジスタ１６０の抵
抗値および容量値であり、抵抗値Ｒ２はトランジスタ１６０がオン状態の時のゲート絶縁
層による抵抗値に相当し、容量値Ｃ２はいわゆるゲート容量（ゲート電極と、ソース電極
またはドレイン電極との間に形成される容量、および、ゲート電極とチャネル形成領域と
の間に形成される容量）の容量値に相当する。
トランジスタ１６２がオフ状態にある場合のソース電極とドレイン電極の間の抵抗値（
実効抵抗とも呼ぶ）をＲＯＳとすると、トランジスタ１６２のゲートリーク電流が十分に
小さい条件において、Ｒ１およびＲ２が、Ｒ１≧ＲＯＳ、Ｒ２≧ＲＯＳを満たす場合には
、電荷の保持期間（情報の保持期間ということもできる）は、主としてトランジスタ１６
２のオフ電流によって決定されることになる。
逆に、当該条件を満たさない場合には、トランジスタ１６２のオフ電流が十分に小さく
とも、保持期間を十分に確保することが困難になる。トランジスタ１６２のオフ電流以外
のリーク電流（例えば、ソース電極とゲート電極の間において生じるリーク電流等）が大
きいためである。このことから、本実施の形態において開示する半導体装置は、上述の関
係を満たすものであることが望ましいといえる。
一方で、Ｃ１とＣ２は、Ｃ１≧Ｃ２の関係を満たすことが望ましい。Ｃ１を大きくする
ことで、第５の配線によってノードＦＧの電位を制御する際に、第５の配線の電位を効率
よくノードＦＧに与えることができるようになり、第５の配線に与える電位間（例えば、
読み出しの電位と、非読み出しの電位）の電位差を低く抑えることができるためである。
上述の関係を満たすことで、より好適な半導体装置を実現することが可能である。なお
、Ｒ１およびＲ２は、トランジスタ１６０のゲート絶縁層や容量素子１６４の絶縁層によ
って制御される。Ｃ１およびＣ２についても同様である。よって、ゲート絶縁層の材料や
厚さなどを適宜設定し、上述の関係を満たすようにすることが望ましい。
本実施の形態で示す半導体装置においては、ノードＦＧが、フラッシュメモリ等のフロ
ーティングゲート型トランジスタのフローティングゲートと同等の作用をするが、本実施
の形態のノードＦＧは、フラッシュメモリ等のフローティングゲートと本質的に異なる特
徴を有する。フラッシュメモリでは、コントロールゲートに印加される電位が高いため、
その電位の影響が、隣接するセルのフローティングゲートにおよぶことを防ぐために、セ
ルとセルとの間隔をある程度保つ必要が生じる。このことは、半導体装置の高集積化を阻
害する要因の一つである。そして、当該要因は、高電界をかけてトンネル電流を発生させ
るというフラッシュメモリの根本的な原理に起因するものである。
一方、本実施の形態に係る半導体装置は、酸化物半導体を用いたトランジスタのスイッ
チングによって動作し、上述のようなトンネル電流による電荷注入の原理を用いない。す
なわち、フラッシュメモリのような、電荷を注入するための高電界が不要である。これに
より、隣接セルに対する、コントロールゲートによる高電界の影響を考慮する必要がない
ため、高集積化が容易になる。
また、高電界が不要であり、大型の周辺回路（昇圧回路など）が不要である点も、フラ
ッシュメモリに対する優位点である。例えば、本実施の形態に係るメモリセルに印加され
る電圧（メモリセルの各端子に同時に印加される電位の最大のものと最小のものの差）の
最大値は、２段階（１ビット）の情報を書き込む場合、一つのメモリセルにおいて、５Ｖ
以下、好ましくは３Ｖ以下とすることができる。
容量素子１６４を構成する絶縁層の比誘電率εｒ１と、トランジスタ１６０を構成する
絶縁層の比誘電率εｒ２とを異ならせる場合には、容量素子１６４を構成する絶縁層の面
積Ｓ１と、トランジスタ１６０においてゲート容量を構成する絶縁層の面積Ｓ２とが、２
・Ｓ２≧Ｓ１（望ましくはＳ２≧Ｓ１）を満たしつつ、Ｃ１≧Ｃ２を実現することが容易
である。すなわち、容量素子１６４を構成する絶縁層の面積を小さくしつつ、Ｃ１≧Ｃ２
を実現することが容易である。具体的には、例えば、容量素子１６４を構成する絶縁層に
おいては、酸化ハフニウムなどのｈｉｇｈ−ｋ材料でなる膜、または酸化ハフニウムなど
のｈｉｇｈ−ｋ材料でなる膜と酸化物半導体でなる膜との積層構造を採用してεｒ１を１
０以上、好ましくは１５以上とし、ゲート容量を構成する絶縁層においては、酸化シリコ
ンを採用して、εｒ２＝３〜４とすることができる。
このような構成を併せて用いることで、開示する発明の一態様に係る半導体装置の、よ
り一層の高集積化が可能である。
なお、多値化の手法を採ることにより、さらに半導体装置の記憶容量を大きくすること
ができる。例えば、メモリセルの一に３段階以上の情報を書き込む構成とすることで、２
段階の情報を書き込む場合と比較して記憶容量を増大させることができる。例えば、上述
のような、低電位を与える電荷ＱＬ、高電位を与える電荷ＱＨに加え、他の電位を与える
電荷Ｑを第１のトランジスタのゲート電極に与えることで、多値化を実現することができ
る。
なお、上記説明は、電子をキャリアとするｎ型トランジスタ（ｎチャネル型トランジス
タ）を用いる場合についてのものであるが、ｎ型トランジスタに代えて、正孔をキャリア
とするｐ型トランジスタを用いることができるのはいうまでもない。
以上のように、本実施の形態に示す半導体装置では、酸化物半導体を用いたトランジス
タはオフ電流が極めて小さいため、これを用いることにより極めて長期にわたり記憶内容
を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフ
レッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減する
ことができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ま
しい）であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、
素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲー
トへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため
、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、本実施の形態に示す半導
体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、
信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報
の書き込みが行われるため、高速な動作も容易に実現しうる。
また、酸化物半導体以外の材料を用いたトランジスタは、十分な高速動作が可能である
ため、これを、酸化物半導体を用いたトランジスタと組み合わせて用いることにより、半
導体装置の動作（例えば、情報の読み出し動作）の高速性を十分に確保することができる
。また、酸化物半導体以外の材料を用いたトランジスタにより、高速動作が要求される各
種回路（論理回路、駆動回路など）を好適に実現することが可能である。
このように、酸化物半導体以外の材料を用いたトランジスタ（より広義には、十分な高
速動作が可能なトランジスタ）と、酸化物半導体を用いたトランジスタ（より広義には、
十分にオフ電流が小さいトランジスタ）とを一体に備えることで、これまでにない特徴を
有する半導体装置を実現することができる。
さらに、本実施の形態に示す半導体装置では、酸化物半導体以外の半導体材料を用いた
トランジスタと酸化物半導体材料を用いたトランジスタとを接続する接続電極を、当該接
続電極と接続する酸化物半導体以外の半導体材料を用いたトランジスタの電極より小さく
する。これにより、当該接続電極と接続する酸化物半導体材料を用いたトランジスタの占
有面積を低減することができるので、新たな構造の半導体装置の高集積化を図り、単位面
積あたりの記憶容量を増加させることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態においては、先の実施の形態において、図１（Ａ）および図１（Ｂ）に示
す半導体装置の作製方法について図３乃至図８を参照して説明する。
〈下部のトランジスタの作製方法〉
まず、下部のトランジスタ１６０の作製方法について、図３乃至図５を参照して説明す
る。
まず、半導体基板１００を用意する（図３（Ａ）参照）。半導体基板１００としては、
シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニ
ウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができる。ここでは、半導
体基板１００として、単結晶シリコン基板を用いる場合の一例について示すものとする。
なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基板
をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が
設けられた構成の基板も含む概念として用いる。つまり、「ＳＯＩ基板」が有する半導体
層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁
基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
半導体基板１００として、特に、シリコンなどの単結晶半導体基板を用いる場合には、
半導体装置の読み出し動作を高速化することができるため好適である。
半導体基板１００上には、素子分離絶縁層を形成するためのマスクとなる保護層１０２
を形成する（図３（Ａ）参照）。保護層１０２としては、例えば、酸化シリコン、窒化シ
リコン、酸化窒化シリコン、窒化酸化シリコンなどを材料とする絶縁層を用いることがで
きる。なお、酸化窒化シリコンとは、その組成として窒素より酸素の含有量が多いものを
指し、窒化酸化シリコンとは、その組成として酸素より窒素の含有量が多いものを指す。
なお、この工程の前後において、トランジスタのしきい値電圧を制御するために、ｎ型
の導電性を付与する不純物元素やｐ型の導電性を付与する不純物元素を半導体基板１００
に添加してもよい。半導体がシリコンの場合、ｎ型の導電性を付与する不純物元素として
は、例えば、リンや砒素などを用いることができる。また、ｐ型の導電性を付与する不純
物元素としては、例えば、硼素、アルミニウム、ガリウムなどを用いることができる。
次に、上記の保護層１０２をマスクとしてエッチングを行い、保護層１０２に覆われて
いない領域（露出している領域）の、半導体基板１００の一部を除去する。これにより他
の半導体領域と分離された半導体領域１０４が形成される（図３（Ｂ）参照）。当該エッ
チングには、ドライエッチングを用いるのが好適であるが、ウェットエッチングを用いて
も良い。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択す
ることができる。
次に、半導体領域１０４を覆うように絶縁層を形成し、半導体領域１０４に重畳する領
域の絶縁層を選択的に除去することで、素子分離絶縁層１０６を形成する（図３（Ｃ）参
照）。当該絶縁層は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコ
ンなどを用いて形成される。絶縁層の除去方法としては、化学的機械的研磨（Ｃｈｅｍｉ
ｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理などの研磨処理やエ
ッチング処理などがあるが、そのいずれを用いても良い。なお、半導体領域１０４の形成
後、または、素子分離絶縁層１０６の形成後には、上記保護層１０２を除去する。
次に、半導体領域１０４の表面に絶縁層を形成し、当該絶縁層上に導電材料を含む層を
形成する。
絶縁層は後のゲート絶縁層となるものであり、例えば、半導体領域１０４表面の熱処理
（熱酸化処理や熱窒化処理など）によって形成することができる。熱処理に代えて、高密
度プラズマ処理を適用しても良い。高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ、Ｋｒ、
Ｘｅなどの希ガス、酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスを用いて行
うことができる。もちろん、ＣＶＤ法やスパッタリング法等を用いて絶縁層を形成しても
良い。当該絶縁層は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコ
ン、酸化ハフニウム、酸化アルミニウム、酸化タンタル、酸化イットリウム、ハフニウム
シリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケ
ート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムアルミネート
（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））等を含む単層構造または積層構造とすることが望
ましい。また、絶縁層の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎ
ｍ以上５０ｎｍ以下とすることができる。
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材
料を用いて形成することができる。また、多結晶シリコンなどの半導体材料を用いて、導
電材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパ
ッタリング法、スピンコート法などの各種成膜方法を用いることができる。なお、本実施
の形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例について示すも
のとする。
その後、絶縁層および導電材料を含む層を選択的にエッチングして、ゲート絶縁層１２
２およびゲート電極１２８を形成する（図３（Ｃ）参照）。このとき、ゲート電極１２８
が半導体基板１００の素子分離絶縁層１０６から露出している領域と確実に重畳するよう
に、ゲート電極１２８のＢ１−Ｂ２方向の長さにはマージンを設けて当該領域より長くす
る必要がある。
次に、半導体領域１０４にリン（Ｐ）やヒ素（Ａｓ）などを添加して、チャネル形成領
域１３４、不純物領域１２４ａおよび不純物領域１２４ｂを形成する（図３（Ｄ）参照）
。なお、ここではｎ型トランジスタを形成するためにリンやヒ素を添加しているが、ｐ型
トランジスタを形成する場合には、硼素（Ｂ）やアルミニウム（Ａｌ）などの不純物元素
を添加すればよい。ここで、添加する不純物の濃度は適宜設定することができるが、半導
体素子が高度に微細化される場合には、その濃度を高くすることが望ましい。なお、この
ようにチャネル形成領域１３４、不純物領域１２４ａおよび不純物領域１２４ｂは、ゲー
ト電極１２８に対して自己整合的に形成されるので、ゲート電極１２８のＡ１−Ａ２方向
の長さにはマージンを設ける必要がないので適宜設定することができる。
なお、ゲート電極１２８の周囲にサイドウォール絶縁層を形成して、不純物元素が異な
る濃度で添加された不純物領域を形成しても良い。
次に、ゲート電極１２８、不純物領域１２４ａおよび不純物領域１２４ｂ等を覆うよう
に金属層１２５を形成する（図４（Ａ）参照）。当該金属層１２５は、真空蒸着法やスパ
ッタリング法、スピンコート法などの各種成膜方法を用いて形成することができる。金属
層１２５は、半導体領域１０４を構成する半導体材料と反応することによって低抵抗な金
属化合物となる金属材料を用いて形成することが望ましい。このような金属材料としては
、例えば、チタン、タンタル、タングステン、ニッケル、コバルト、白金等がある。
次に、熱処理を施して、上記金属層１２５と半導体材料とを反応させる。これにより、
不純物領域１２４ａおよび不純物領域１２４ｂに接する金属化合物領域１２６ａおよび金
属化合物領域１２６ｂが形成される（図４（Ａ）参照）。なお、ゲート電極１２８として
多結晶シリコンなどを用いる場合には、ゲート電極１２８の金属層１２５と接触する部分
にも、金属化合物領域が形成されることになる。
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることがで
きる。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反
応の制御性を向上させるためには、ごく短時間の熱処理を実現できる方法を用いることが
望ましい。なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成さ
れるものであり、十分に導電性が高められた領域である。当該金属化合物領域を形成する
ことで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお、金属化合
物領域１２６ａおよび金属化合物領域１２６ｂを形成した後には、金属層１２５は除去す
る。
次に、上述の工程により形成された各構成を覆うように、絶縁層１３６を形成する（図
４（Ｂ）参照）。絶縁層１３６は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン
、窒化シリコン、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することが
できる。特に、絶縁層１３６に誘電率の低い（ｌｏｗ−ｋ）材料を用いることで、各種電
極や配線の重なりに起因する容量を十分に低減することが可能になるため好ましい。なお
、絶縁層１３６には、これらの材料を用いた多孔性の絶縁層を適用しても良い。多孔性の
絶縁層では、密度の高い絶縁層と比較して誘電率が低下するため、電極や配線の重なりに
起因する容量をさらに低減することが可能である。また、絶縁層１３６は、ポリイミド、
アクリル等の有機絶縁材料を用いて形成することも可能である。形成方法も特に限定され
ず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いる
ことができ、成膜速度の速いＣＶＤ法等を用いることで半導体装置作製の効率化を図るこ
とができる。本実施の形態では、絶縁層１３６としてＣＶＤ法で形成した酸化シリコンを
用いる場合について説明する。なお、絶縁層１３６は単層の構造としても良いし、２層以
上の積層構造としても良い。
次に、絶縁層１３６にＣＭＰ処理やエッチング処理を施して、ゲート電極１２８の上面
を露出させる（図４（Ｃ）参照）。このとき、ともに絶縁層１３６の平坦化も図り、絶縁
層１３６の上面とゲート電極１２８の上面が概略同一平面を形成することが好ましい。こ
のように、絶縁層１３６およびゲート電極１２８の表面を平坦化することにより、後の工
程において、良好な電極、配線、絶縁層、半導体層などを形成することが可能となる。
ここで、ＣＭＰ処理とは、被加工物の表面を基準にし、それにならって表面を化学的・
機械的な複合作用により、平坦化する手法である。一般的に研磨ステージの上に研磨布を
貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと
被加工物とを各々回転または揺動させて被加工磨物の表面を、スラリーと被加工物表面と
の間での化学反応、および研磨布と被加工物との機械的研磨の作用により、被加工物の表
面を研磨する方法である。
ＣＭＰ処理は、１回行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理
を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行
うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、絶縁
層１３６の表面の平坦性をさらに向上させることができる。
次に、絶縁層１３６に対して金属化合物領域１２６ｂまで達する開口を形成し、当該開
口を埋め込むように、導電層１２７を成膜する（図５（Ａ）参照）。上記開口中に接続電
極１２９が形成されるので、当該開口を後に形成する酸化物半導体層１４４と重畳するよ
うに、Ａ１−Ａ２方向に伸長して形成することにより、半導体装置の占有面積を増加させ
ることなく、接続電極１２９と金属化合物領域１２６ｂの接触抵抗を低減することができ
る。
上記開口はマスクを用いたエッチングなどの方法で形成することができる。当該マスク
は、フォトマスクを用いた露光などの方法によって形成することが可能である。エッチン
グとしてはウェットエッチング、ドライエッチングのいずれを用いても良いが、微細加工
の観点からは、ドライエッチングを用いることが好適である。導電層１２７は、ゲート電
極１２８に用いた導電材料を含む層と同様の材料および方法を用いて形成することができ
る。
具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＣＶＤ
法により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形成
する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、界面
の酸化膜を還元し、金属化合物領域１２６ｂとの接触抵抗を低減させる機能を有する。ま
た、その後に形成される窒化チタン膜は、導電性材料の拡散を抑制するバリア機能を備え
る。
導電層１２７を形成した後には、エッチングやＣＭＰといった方法を用いて導電層１２
７の一部を除去し、絶縁層１３６を露出させて、接続電極１２９を形成する（図５（Ｂ）
参照）。なお、導電層１２７の一部を除去して接続電極１２９を形成する際には、表面が
平坦になるように加工することが望ましい。このように、絶縁層１３６および接続電極１
２９の表面を平坦化することにより、後の工程において、良好な電極、配線、絶縁層、半
導体層などを形成することが可能となる。
次に、上述の工程により形成された各構成を覆うように、絶縁層１４０を形成する（図
５（Ｃ）参照）。絶縁層１４０は、絶縁層１３６に用いた材料および方法を用いて形成す
ることができるが、後の工程で酸化物半導体層１４４と接するので、絶縁層１４０は、酸
素を十分に含んでいることが好ましく、膜中（バルク中）に少なくとも化学量論比を超え
る量の酸素が存在することが好ましい。例えば、絶縁層１４０として、酸化シリコン膜を
用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。このような絶縁層１４０を用
いることで、酸化物半導体層１４４に酸素を供給することができ、トランジスタ１６２の
特性を良好にすることができる。また、絶縁層１４０の酸素の組成比は、絶縁層１３６に
おける酸素の組成比より大きくなることが好ましい。
また、絶縁層１４０は、水素などの不純物が十分に除去されていることが好ましく、絶
縁層１４０の水素の濃度は、絶縁層１３６における水素の濃度より小さくなることが好ま
しい。よって、絶縁層１４０は、水素等の不純物が含まれにくいスパッタ法を用いて形成
することがより好ましい。本実施の形態では、絶縁層１４０としてスパッタ法で形成した
酸化シリコンを用いる場合について説明する。なお、絶縁層１４０は単層の構造としても
良いし、２層以上の積層構造としても良い。
また、本実施の形態では、トランジスタ１６０を覆う絶縁層を絶縁層１３６と絶縁層１
４０の積層構造としたが、これに限られることなく、単層構造としても良いし、２層以上
の積層構造としても良い。
次に、絶縁層１４０に対してゲート電極１２８まで達する開口と、接続電極１２９まで
達する開口を形成し、当該開口を埋め込むように導電層を成膜し、当該導電層の一部を除
去し、絶縁層１４０を露出させて、接続電極１３０ａおよび接続電極１３０ｂを形成する
（図５（Ｄ）参照）。
絶縁層に対する開口の形成と、導電層の成膜と、接続電極１３０ａおよび接続電極１３
０ｂを形成は、上述の図５（Ａ）および図５（Ｂ）に示す接続電極１２９の作製方法と同
様の方法で行うことができる。ただし、先の実施の形態で示したように、接続電極１３０
ａの長さＬ１をゲート電極１２８の長さＬ０より短くし、接続電極１３０ｂの長さＬ３を
接続電極１２９の長さＬ２より短くするので、接続電極１３０ａおよび接続電極１３０ｂ
を設ける絶縁層１４０の開口部はそれに合わせて設ける必要がある。
ここで、接続電極１３０ａの長さＬ１は、ゲート電極１２８の長さＬ０の０．５倍以上
１倍未満とすることが好ましく、最小加工寸法をＦとして１Ｆ以上２Ｆ未満とすることが
好ましく、１Ｆ程度とすることがより好ましい。また、接続電極１３０ｂの長さＬ３は、
接続電極１２９の長さＬ２の０．５倍以上１倍未満とすることが好ましく、最小加工寸法
をＦとして１Ｆ以上２Ｆ未満とすることが好ましく、１Ｆ程度とすることがより好ましい
。
このように、接続電極１３０ａおよび接続電極１３０ｂを形成することにより、接続電
極１３０ａと接するドレイン電極１４２ｂと、接続電極１３０ｂと接するソース電極１４
２ａの占有面積を低減し、半導体装置の占有面積の低減を図ることができる。さらに本実
施の形態に示す半導体装置をメモリセルとしてアレイ状に配置した記憶装置を作製するこ
とで、メモリセルの個数に応じて上記の占有面積低減の効果が得られるので、効果的に当
該記憶装置の高集積化を図り、単位面積あたりの記憶容量を増加させることができる。
なお、導電層の一部を除去して接続電極１３０ａおよび接続電極１３０ｂを形成する際
には、表面が平坦になるように加工することが望ましい。このように、絶縁層１４０、接
続電極１３０ａおよび接続電極１３０ｂの表面を平坦化することにより、後の工程におい
て、良好な電極、配線、絶縁層、半導体層などを形成することが可能となる。
以上により、半導体基板１００を用いたトランジスタ１６０が形成される（図５（Ｄ）
参照）。このようなトランジスタ１６０は、高速動作が可能であるという特徴を有する。
このため、当該トランジスタを読み出し用のトランジスタおよび読み出し時のメモリセル
選択用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。
なお、上記の各工程の前後には、さらに電極や配線、半導体層、絶縁層などを形成する
工程を含んでいても良い。例えば、配線の構造として、絶縁層および導電層の積層構造で
なる多層配線構造を採用して、高度に集積化した半導体装置を実現することも可能である
。
〈上部のトランジスタの作製方法〉
次に、上部のトランジスタ１６２の作製方法について、図６乃至図８を参照して説明す
る。
まず、接続電極１３０ａ、接続電極１３０ｂおよび絶縁層１４０の上に酸化物半導体層
を成膜し、当該酸化物半導体層を加工して、島状の酸化物半導体層１４４を形成する（図
６（Ａ）参照）。なお、酸化物半導体層を成膜する前に、絶縁層１４０の上に、下地とし
て機能する絶縁層を設けても良い。当該絶縁層は、スパッタリング法をはじめとするＰＶ
Ｄ法やプラズマＣＶＤ法などのＣＶＤ法などを用いて形成することができる。
酸化物半導体層に用いる材料は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）または
スズ（Ｓｎ）のいずれかを含む。特にＩｎと亜鉛（Ｚｎ）を含むことが好ましい。また、
該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとし
て、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーと
してスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈ
ｆ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有す
ることが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム
（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウ
ム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホ
ルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、
ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸
化物であるＩｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属
の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ｓｎ−Ｚｎ
系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系
酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸
化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化
物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物
、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、
四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物を用いることができる。
ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、インジウム（Ｉｎ）、ガリウム（Ｇ
ａ）、亜鉛（Ｚｎ）を主成分として有する酸化物、という意味であり、ＩｎとＧａとＺｎ
の比率は問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。
また、酸化物半導体層は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料
を用いた薄膜とすることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ば
れた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、Ｇａお
よびＭｎ、またはＧａおよびＣｏなどを用いることができる。
また、酸化物半導体層の厚さは、１ｎｍ以上１００ｎｍ以下とし、３ｎｍ以上３０ｎｍ
以下とするのが望ましい。
また、酸化物半導体層１４４の成膜は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａ
ｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍ
ｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、塗布法、印刷法等を適宜用いることがで
きる。また、酸化物半導体層１４４は、スパッタリングターゲット表面に対し、概略垂直
に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置
（Ｃｏｌｕｍｎａｒ Ｐｌａｓｍａ Ｓｐｕｔｔｅｒｉｎｇ ｓｙｓｔｅｍ）を用いて成
膜してもよい。
なお、酸化物半導体層は、水素、水、水酸基又は水素化物などの不純物が混入しにくい
方法で作製するのが望ましく、スパッタリング法などを用いて作製することが好ましい。
本実施の形態では、酸化物半導体層を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットを
用いたスパッタリング法により形成する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物ターゲットとしては、例えば、組成比として、Ｉｎ２
Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いること
ができる。なお、ターゲットの材料および組成を上述に限定する必要はない。例えば、Ｉ
ｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比の酸化物ターゲット
や、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝３：１：４［ｍｏｌ数比］の組成比の酸化物ター
ゲットを用いることもできる。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの
組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ
３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比
に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝
１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）
とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比
がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
酸化物ターゲットの充填率は、９０％以上１００％以下、好ましくは９５％以上９９．
９％以下とする。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化
物半導体層を緻密な膜とすることができるためである。
成膜の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希
ガスと酸素の混合雰囲気下などとすればよい。また、酸化物半導体層への水素、水、水酸
基、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分
に除去された高純度ガスを用いた雰囲気とすることが望ましい。
例えば、酸化物半導体層は、次のように形成することができる。
まず、減圧状態に保持された成膜室内に基板を保持し、基板温度が、２００℃を超えて
５００℃以下、好ましくは３００℃を超えて５００℃以下、より好ましくは３５０℃以上
４５０℃以下となるように加熱する。
次に、成膜室内の残留水分を除去しつつ、水素、水、水酸基、水素化物などの不純物が
十分に除去された高純度ガスを導入し、上記ターゲットを用いて基板上に酸化物半導体層
を成膜する。成膜室内の残留水分を除去するためには、排気手段として、クライオポンプ
、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプを用いること
が望ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであって
もよい。クライオポンプを用いて排気した成膜室は、例えば、水素、水、水酸基または水
素化物などの不純物（より好ましくは炭素原子を含む化合物も）などが除去されているた
め、当該成膜室で成膜した酸化物半導体層に含まれる水素、水、水酸基または水素化物な
どの不純物の濃度を低減することができる。
成膜中の基板温度が低温（例えば、１００℃以下）の場合、酸化物半導体に水素原子を
含む物質が混入するおそれがあるため、基板を上述の温度で加熱することが好ましい。基
板を上述の温度で加熱して、酸化物半導体層の成膜を行うことにより、基板温度は高温と
なるため、水素結合は熱により切断され、水素原子を含む物質が酸化物半導体層に取り込
まれにくい。したがって、基板が上述の温度で加熱された状態で、酸化物半導体層の成膜
を行うことにより、酸化物半導体層に含まれる水素、水、水酸基または水素化物などの不
純物の濃度を十分に低減することができる。また、スパッタリングによる損傷を軽減する
ことができる。
成膜条件の一例として、基板とターゲットの間との距離を６０ｍｍ、圧力を０．４Ｐａ
、直流（ＤＣ）電源を０．５ｋＷ、基板温度を４００℃、成膜雰囲気を酸素（酸素流量比
率１００％）雰囲気とする。なお、パルス直流電源を用いると、成膜時に発生する粉状物
質（パーティクル、ごみともいう）が軽減でき、膜厚分布も均一となるため好ましい。
なお、酸化物半導体層をスパッタリング法により形成する前に、アルゴンガスを導入し
てプラズマを発生させる逆スパッタを行い、酸化物半導体層の被形成表面に付着している
粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、
基板に電圧を印加し、基板近傍にプラズマを形成して、基板側の表面を改質する方法であ
る。なお、アルゴンに代えて、窒素、ヘリウム、酸素などのガスを用いてもよい。
酸化物半導体層の加工は、所望の形状のマスクを酸化物半導体層上に形成した後、当該
酸化物半導体層をエッチングすることによって行うことができる。上述のマスクは、フォ
トリソグラフィなどの方法を用いて形成することができる。または、インクジェット法な
どの方法を用いてマスクを形成しても良い。なお、酸化物半導体層のエッチングは、ドラ
イエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いて
もよい。ここで、加工された酸化物半導体層１４４は、少なくともトランジスタ１６０の
ソース領域またはドレイン領域の一部と重畳するように設けられる。このように酸化物半
導体層１４４を設けることにより、半導体装置の高集積化を図ることができる。
その後、酸化物半導体層１４４に対して、熱処理（第１の熱処理）を行ってもよい。熱
処理を行うことによって、酸化物半導体層１４４中に含まれる水素原子を含む物質をさら
に除去し、酸化物半導体層１４４の構造を整え、エネルギーギャップ中の欠陥準位を低減
することができる。熱処理の温度は、不活性ガス雰囲気下、２５０℃以上７００℃以下、
好ましくは４５０℃以上６００℃以下、または基板の歪み点未満とする。不活性ガス雰囲
気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲
気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理
装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．
９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度
が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下
、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層１４４は大気に
触れさせず、水や水素の混入が生じないようにする。
熱処理を行うことによって不純物を低減し、ｉ型（真性）半導体またはｉ型に限りなく
近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実現すること
ができる。
ところで、上述の熱処理には水素や水などを除去する効果があるため、当該熱処理を、
脱水化処理や、脱水素化処理などと呼ぶこともできる。当該熱処理は、例えば、酸化物半
導体層を島状に加工する前、ゲート絶縁膜の形成後などのタイミングにおいて行うことも
可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行って
も良い。
また、酸化物半導体層１４４をＣＡＡＣとする場合、スパッタリング法を用いて形成す
ることが好ましい。スパッタリング法によってＣＡＡＣを得るには酸化物半導体膜の堆積
初期段階において六方晶の結晶が形成されるようにすることと、当該結晶を種として結晶
が成長するようにすることが肝要である。そのためには、ターゲットと基板の距離を広く
とり（例えば、１５０ｍｍ〜２００ｍｍ程度）、基板加熱温度を１００℃〜５００℃、好
適には２００℃〜４００℃、さらに好適には２５０℃〜３００℃にすると好ましい。また
、これに加えて、成膜時の基板加熱温度よりも高い温度で、堆積された酸化物半導体膜を
熱処理することで膜中に含まれるミクロな欠陥や、積層界面の欠陥を修復することができ
る。
次に、酸化物半導体層１４４などの上に、ソース電極およびドレイン電極（これと同じ
層で形成される配線を含む）を形成するための導電層を形成し、当該導電層を加工して、
ソース電極１４２ａ、ドレイン電極１４２ｂを形成する（図６（Ｂ）参照）。ここで、ソ
ース電極１４２ａは接続電極１３０ｂと、ドレイン電極１４２ｂは接続電極１３０ａと電
気的に接続されるように形成する。
導電層は、ＰＶＤ法や、ＣＶＤ法を用いて形成することができる。また、導電層の材料
としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンか
ら選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、
マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、または
これらを複数組み合わせた材料を用いてもよい。
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チ
タン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニ
ウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層
構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。
また、導電層は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物と
しては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、イ
ンジウムスズ酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、インジウ
ム亜鉛酸化物（Ｉｎ２Ｏ３―ＺｎＯ）、または、これらの金属酸化物材料にシリコン若し
くは酸化シリコンを含有させたものを用いることができる。
上部のトランジスタのチャネル長（Ｌ）は、ソース電極１４２ａ、およびドレイン電極
１４２ｂの下端部の間隔によって決定される。なお、チャネル長（Ｌ）が２５ｎｍ未満の
トランジスタを形成する場合に用いるマスク形成の露光を行う際には、数ｎｍ〜数１０ｎ
ｍと波長の短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いるのが望ま
しい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される
トランジスタのチャネル長（Ｌ）を、１０ｎｍ以上１０００ｎｍ（１μｍ）以下とするこ
とも可能であり、回路の動作速度を高めることが可能である。また、微細化によって、半
導体装置の消費電力を低減することも可能である。
次に、ソース電極１４２ａ、ドレイン電極１４２ｂを覆い、かつ、酸化物半導体層１４
４の一部と接するように、ゲート絶縁層１４６を形成する（図６（Ｃ）参照）。
ゲート絶縁層１４６は、ＣＶＤ法やスパッタリング法等を用いて形成することができる
。また、ゲート絶縁層１４６は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化
酸化シリコン、酸化ガリウム、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化
イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添
加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加され
たハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、などを含むように形
成するのが好適である。ゲート絶縁層１４６は、単層構造としても良いし、上記の材料を
組み合わせて積層構造としても良い。また、その厚さは特に限定されないが、半導体装置
を微細化する場合には、トランジスタの動作を確保するために薄くするのが望ましい。例
えば、酸化シリコンを用いる場合には、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ
以上５０ｎｍ以下とすることができる。
上述のように、ゲート絶縁層１４６を薄くすると、トンネル効果などに起因するゲート
リークが問題となる。ゲートリークの問題を解消するには、ゲート絶縁層１４６に、酸化
ハフニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ
（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞
０、ｙ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、
ｙ＞０））、などの高誘電率（ｈｉｇｈ−ｋ）材料を用いると良い。ｈｉｇｈ−ｋ材料を
ゲート絶縁層１４６に用いることで、電気的特性を確保しつつ、ゲートリークを抑制する
ために膜厚を大きくすることが可能になる。なお、ｈｉｇｈ−ｋ材料を含む膜と、酸化シ
リコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウムなどの
いずれかを含む膜との積層構造としてもよい。
また、酸化物半導体層１４４に接する絶縁層（本実施の形態においては、ゲート絶縁層
１４６）は、第１３族元素および酸素を含む絶縁材料としてもよい。酸化物半導体材料に
は第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性
が良く、これを酸化物半導体層に接する絶縁層に用いることで、酸化物半導体層との界面
の状態を良好に保つことができる。
ここで、第１３族元素を含む絶縁材料とは、絶縁材料に一または複数の第１３族元素を
含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸
化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。こ
こで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの
含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量
（原子％）がアルミニウムの含有量（原子％）以上のものを示す。
例えば、ガリウムを含有する酸化物半導体層に接してゲート絶縁層を形成する場合に、
ゲート絶縁層に酸化ガリウムを含む材料を用いることで酸化物半導体層とゲート絶縁層の
界面特性を良好に保つことができる。また、酸化物半導体層と酸化ガリウムを含む絶縁層
とを接して設けることにより、酸化物半導体層と絶縁層の界面における水素のパイルアッ
プを低減することができる。なお、絶縁層に酸化物半導体の成分元素と同じ族の元素を用
いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材
料を用いて絶縁層を形成することも有効である。なお、酸化アルミニウムは、水を透過さ
せにくいという特性を有しているため、当該材料を用いることは、酸化物半導体層への水
の侵入防止という点においても好ましい。
また、酸化物半導体層１４４に接する絶縁層は、酸素雰囲気下による熱処理や、酸素ド
ープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい
。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸
素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、
酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる
。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。
例えば、ゲート絶縁層１４６として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α
（ただし、α＞０）とする。本実施の形態では、ゲート絶縁層１４６として、ＳｉＯ２＋
α（ただし、α＞０）である酸化シリコン膜を用いる。
また、例えば、酸化物半導体層１４４に接する絶縁層として酸化ガリウムを用いた場合
、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧ
ａ２Ｏｘ（Ｘ＝３＋α、０＜α＜１）とすることができる。また、酸化物半導体層１４４
に接する絶縁層として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸
素ドープを行うことにより、酸化アルミニウムの組成をＡｌ２ＯＸ（Ｘ＝３＋α、０＜α
＜１）とすることができる。または、酸化物半導体層１４４に接する絶縁層として酸化ガ
リウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱
処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガ
リウム）の組成をＧａＸＡｌ２−ＸＯ３＋α（０＜Ｘ＜２、０＜α＜１）とすることがで
きる。
酸素ドープ処理等を行うことにより、化学量論的組成比より酸素が多い領域を有する絶
縁層を形成することができる。このような領域を備える絶縁層と酸化物半導体層が接する
ことにより、絶縁層中の過剰な酸素が酸化物半導体層に供給され、酸化物半導体層中、ま
たは酸化物半導体層と絶縁層の界面における酸素不足欠陥を低減し、酸化物半導体層をＩ
型化またはＩ型に限りなく近い酸化物半導体とすることができる。
なお、化学量論的組成比より酸素が多い領域を有する絶縁層は、ゲート絶縁層１４６に
代えて、酸化物半導体層１４４の下地膜として形成する絶縁層に適用しても良く、ゲート
絶縁層１４６および下地絶縁層の双方に適用しても良い。
ゲート絶縁層１４６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の
熱処理を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２
５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行
えばよい。第２の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽
減することができる。また、ゲート絶縁層１４６が酸素を含む場合、酸化物半導体層１４
４に酸素を供給し、該酸化物半導体層１４４の酸素欠損を補填して、ｉ型（真性半導体）
またはｉ型に限りなく近い酸化物半導体層を形成することもできる。
なお、本実施の形態では、ゲート絶縁層１４６の形成後に第２の熱処理を行っているが
、第２の熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後に第２
の熱処理を行っても良い。また、第１の熱処理に続けて第２の熱処理を行っても良いし、
第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処理に第１の熱処理を兼ね
させても良い。
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化
物半導体層１４４を、その水素原子を含む物質が極力含まれないように高純度化すること
ができる。
次に、ゲート電極（これと同じ層で形成される配線を含む）を形成するための導電層を
形成し、当該導電層を加工して、ゲート電極１４８ａおよび導電層１４８ｂを形成する（
図７（Ａ）参照）。
ゲート電極１４８ａおよび導電層１４８ｂは、モリブデン、チタン、タンタル、タング
ステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分
とする合金材料を用いて形成することができる。なお、ゲート電極１４８ａおよび導電層
１４８ｂは、単層構造としても良いし、積層構造としても良い。
また、ゲート絶縁層１４６と接するゲート電極１４８ａの一層として、窒素を含む金属
酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ
膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ
−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることが
好ましい。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、ゲート電
極として用いた場合、トランジスタ１６２のしきい値電圧をプラスにすることができ、所
謂ノーマリーオフのスイッチング素子を実現できる。
次に、ゲート絶縁層１４６、ゲート電極１４８ａ、および導電層１４８ｂ上に、絶縁層
１５０を形成する（図７（Ｂ）参照）。絶縁層１５０は、ＰＶＤ法やＣＶＤ法などを用い
て形成することができる。また、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、
窒化シリコン、酸化ハフニウム、酸化ガリウム、酸化アルミニウム等の無機絶縁材料を含
む材料を用いて形成することができる。なお、絶縁層１５０には、誘電率の低い材料や、
誘電率の低い構造（多孔性の構造など）を用いることが望ましい。絶縁層１５０の誘電率
を低くすることにより、配線や電極などの間に生じる容量を低減し、動作の高速化を図る
ことができるためである。
次に、絶縁層１５０上に平坦化膜として機能する絶縁層１５２を形成する（図８（Ａ）
参照）。絶縁層１５２は、平坦化膜として機能する絶縁膜ならばよく、例えば、ポリイミ
ド、アクリル等の有機絶縁材料を用いることができる。このように、絶縁層１５２の表面
を平坦化することにより、後の工程において、さらに電極や配線、半導体層、絶縁層など
を形成する工程を含む場合に、良好な電極、配線、絶縁層、半導体層などを形成すること
が可能となる。
なお、本実施の形態では、絶縁層１５０と絶縁層１５２の積層構造としているが、開示
する発明の一態様はこれに限定されず、単層構造としても良いし、２層以上の積層構造と
しても良い。
次に、ゲート絶縁層１４６、絶縁層１５０および絶縁層１５２に、ソース電極１４２ａ
まで達する開口を形成する。その後、絶縁層１５２上にソース電極１４２ａと接続される
配線１５４を形成する（図８（Ｂ）参照）。なお、当該開口の形成は、マスクなどを用い
た選択的なエッチングにより行われる。
配線１５４は、ＰＶＤ法や、ＣＶＤ法を用いて導電層を形成した後、当該導電層をパタ
ーニングすることによって形成される。また、導電層の材料としては、アルミニウム、ク
ロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した
元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム
、ベリリウム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材
料を用いてもよい。ここで、配線１５４は、少なくとも酸化物半導体層１４４の一部と重
畳するように設けられる。このように配線１５４を設けることにより、半導体装置の高集
積化を図ることができる。
より具体的には、例えば、絶縁層１５０および絶縁層１５２の開口を含む領域にＰＶＤ
法によりチタン膜を薄く形成し、ＰＶＤ法によりチタン膜を薄く（５ｎｍ程度）形成した
後に、開口に埋め込むようにアルミニウム膜を形成する方法を適用することができる。こ
こで、ＰＶＤ法により形成されるチタン膜は、被形成面の酸化膜（自然酸化膜など）を還
元し、下部電極など（ここではソース電極１４２ａ）との接触抵抗を低減させる機能を有
する。また、アルミニウム膜のヒロックを防止することができる。また、チタンや窒化チ
タンなどによるバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。
絶縁層１５０および絶縁層１５２に形成する開口は、接続電極１３０ｂと重畳する領域
に形成することが望ましい。このような領域に開口を形成することで、コンタクト領域に
起因する素子面積の増大を抑制することができる。
本実施の形態に示すように、接続電極１３０ｂを用いることにより、ソース電極１４２
ａを断線させることなく、上部のコンタクトの形成が可能となる。これにより、下部のコ
ンタクトと上部のコンタクトを重畳させて設けることができるため、コンタクト領域に起
因する素子面積の増大を抑制することができる。つまり、半導体装置の集積度を高めるこ
とができる。
以上により、高純度化された酸化物半導体層１４４を用いたトランジスタ１６２、およ
び容量素子１６４が完成する（図８（Ｂ）参照）。
本実施の形態において示すトランジスタ１６２では、酸化物半導体層１４４が高純度化
されているため、その水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５
×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以
下である。また、酸化物半導体層１４４のキャリア濃度は、一般的なシリコンウェハにお
けるキャリア濃度（１×１０１４／ｃｍ３程度）と比較して、十分に小さい値（例えば、
１×１０１２／ｃｍ３未満、より好ましくは、１．４５×１０１０／ｃｍ３未満）をとる
。そして、オフ電流も十分に小さくなる。例えば、トランジスタ１６２の室温（２５℃）
でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ（１ｚＡ
（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下となる。
このように高純度化され、真性化された酸化物半導体層１４４を用いることで、トラン
ジスタのオフ電流を十分に低減することが容易になる。そして、このようなトランジスタ
を用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得ら
れる。
また、本実施の形態に示す半導体装置では、酸化物半導体以外の半導体材料を用いたト
ランジスタと酸化物半導体材料を用いたトランジスタとを接続する接続電極を、当該接続
電極と接続する酸化物半導体以外の半導体材料を用いたトランジスタの電極より小さくす
る。これにより、当該接続電極と接続する酸化物半導体材料を用いたトランジスタの占有
面積を低減することができるので、新たな構造の半導体装置の高集積化を図り、単位面積
あたりの記憶容量を増加させることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様に係る半導体装置の構成について、先の実施の形態
で示した半導体装置とは異なる構造の半導体装置について、図９を参照して説明する。
〈半導体装置の断面構成および平面図〉
図９は、半導体装置の構成の一例である。図９（Ａ）には半導体装置の断面を、図９（
Ｂ）には半導体装置の平面を、それぞれ示す。図９（Ａ）に示すＡ１−Ａ２は、図９（Ｂ
）に示すＡ１−Ａ２に対応しており、トランジスタのチャネル長方向に平行な断面図であ
る。また、図９（Ａ）に示すＢ１−Ｂ２は、図９（Ｂ）に示すＢ１−Ｂ２に対応しており
、トランジスタのチャネル長方向に垂直な断面図である。
トランジスタ２６０は、半導体基板２００に設けられたチャネル形成領域２３４と、チ
ャネル形成領域２３４を挟むように半導体基板２００に設けられた不純物領域２２４ａお
よび不純物領域２２４ｂ（ソース領域またはドレイン領域とも記す）と、不純物領域２２
４ａおよび不純物領域２２４ｂに接する金属化合物領域２２６ａおよび金属化合物領域２
２６ｂと、チャネル形成領域２３４上に設けられたゲート絶縁層２２２と、チャネル形成
領域２３４と重畳してゲート絶縁層２２２上に設けられたゲート電極２２８と、を有する
。さらに、ゲート電極２２８上に接して接続電極２３０ａが設けられている。また、半導
体基板２００に設けられた金属化合物領域２２６ｂの上に接して接続電極２２９が設けら
れている。さらに、接続電極２２９上に接して接続電極２３０ｂが設けられている。また
、半導体基板２００上にはトランジスタ２６０を囲むように素子分離絶縁層２０６が設け
られている。また、トランジスタ２６０上に、接続電極２３０ａおよび接続電極２３０ｂ
の上面が露出するように、絶縁層２３６および絶縁層２４０が積層して設けられている。
これらの構成については、絶縁層２４０に第１のトレンチ２８０と第２のトレンチ２８２
が形成されていることを除いて、先の実施の形態において図１（Ａ）および図１（Ｂ）で
示した半導体装置の対応する構成と同様なので、詳細については先の実施の形態を参酌す
ることができる。
ここで、絶縁層２４０には、第１のトレンチ２８０（溝とも呼ぶ）と、第１のトレンチ
２８０より深い第２のトレンチ２８２が形成されている。第１のトレンチ２８０は後述す
る酸化物半導体層２４４のチャネル形成領域と重畳してＢ１−Ｂ２方向に延伸して設けら
れており、第２のトレンチ２８２は、後述する酸化物半導体層２４４を囲むように設けら
れている。第１のトレンチ２８０および第２のトレンチ２８２は公知の方法を用いて形成
することができる。
トランジスタ２６２は、絶縁層２４０の第１のトレンチ２８０の底面および内壁面に接
するように設けられた酸化物半導体層２４４と、酸化物半導体層２４４と電気的に接続さ
れているソース電極２４２ａおよびドレイン電極２４２ｂと、酸化物半導体層２４４、ソ
ース電極２４２ａおよびドレイン電極２４２ｂを覆うゲート絶縁層２４６と、ゲート絶縁
層２４６上に酸化物半導体層２４４と重畳し、第１のトレンチ２８０を充填するように設
けられたゲート電極２４８ａと、を有する。ここで、ドレイン電極２４２ｂは酸化物半導
体層２４４を介して接続電極２３０ａと電気的に接続するように設けられる。つまり、ト
ランジスタ２６２の電荷保持特性を活かし、トランジスタ２６０のゲート電極２２８の電
位を極めて長時間に渡って保持することができる。また、ソース電極２４２ａは酸化物半
導体層２４４を介して接続電極２３０ｂと電気的に接続するように設けられる。また、酸
化物半導体層２４４は、トランジスタ２６２のチャネル形成領域として機能し、少なくと
もトランジスタ２６０のソース領域またはドレイン領域の一部と重畳するように設けられ
る。これらの構成についても、酸化物半導体層２４４、ゲート絶縁層２４６およびゲート
電極２４８ａの形状が異なり、酸化物半導体層２４４と接続電極２３０ａおよび接続電極
２３０ｂが接することを除いて、先の実施の形態において図１（Ａ）および図１（Ｂ）で
示した半導体装置の対応する構成と同様なので、詳細については先の実施の形態を参酌す
ることができる。
このような構造にすることにより、平面上に酸化物半導体層を成膜するときと比較して
トランジスタのチャネル長を長くすることができるので、短チャネル効果の発現を抑制す
ることができる。よって、先の実施の形態に示すように半導体装置の占有面積を低減して
高集積化を図っても、酸化物半導体層を用いたトランジスタにおいて短チャネル効果が生
じることを抑制することができるので、トランジスタ特性を良好にすることができる。
ここで、酸化物半導体層２４４は、第２のトレンチ２８２によって島状にパターン形成
されている。酸化物半導体層２４４の側面と、第２のトレンチ２８２の底面および内壁面
に接して絶縁層２７４が設けられており、さらに絶縁層２７４の底面および内壁面に接し
て絶縁層２７２が設けられている。そしてさらに、絶縁層２７２の底面および内壁面に接
して、第２のトレンチ２８２を充填するように絶縁層２７０が設けられている。つまり、
絶縁層２７０、絶縁層２７２および絶縁層２７４を有する第２のトレンチ２８２は酸化物
半導体層２４４の素子分離絶縁層として機能する。よって、絶縁層２７０、絶縁層２７２
および絶縁層２７４を有する第２のトレンチ２８２をＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎ
ｃｈ Ｉｓｏｌａｔｉｏｎ）領域と呼ぶことができる。さらに上述したように、第２のト
レンチ２８２を第１のトレンチ２８０より深く形成することにより、酸化物半導体層２４
４を確実に素子分離することができる。ただし、酸化物半導体層２４４は、必ずしも第２
のトレンチ２８２で素子分離する必要はなく、酸化物半導体層２４４を直接島状にパター
ニングすることもできる。この場合、ドレイン電極２４２ｂが接続電極２３０ａ上に接し
て設けられ、ソース電極２４２ａが接続電極２３０ｂ上に接して設けられるようにしても
良い。
ここで、絶縁層２７２および絶縁層２７４は、段差被覆性の良好な絶縁膜を用いること
が好ましい。絶縁層２７２および絶縁層２７４としては、先の実施の形態においてゲート
絶縁層１４６に用いた材料と同様のものを用いることができ、同様の方法で形成すること
ができる。
本実施の形態においては、絶縁層２７４としてＳｉＯ２＋α（ただし、α＞０）である
酸化シリコン膜を用いる。この酸化シリコン膜を絶縁層２７４として用いることで、酸化
物半導体層２４４に酸素を供給することができ、特性を良好にすることができる。また、
本実施の形態においては、絶縁層２７２として酸化アルミニウム膜を用いる。よって、Ｓ
ｉＯ２＋α（ただし、α＞０）である酸化シリコン膜で酸化物半導体層２４４の側面を覆
い、さらに酸化アルミニウム膜が酸化シリコン膜を覆うことで、酸化シリコン膜中の酸素
が拡散して絶縁層２７２を通過しないようにブロックすることができる。
また、絶縁層２７０は、先の実施の形態に示す絶縁層１３６と同様の材料および方法で
形成することができる。特に絶縁層２７０の充填を効率的に行うためにＣＶＤ法等を用い
て形成することが好ましい。また、第２のトレンチ２８２中に絶縁層２７４および絶縁層
２７２を積層させておくことにより、絶縁層２７０の充填を効率的に行うことができる。
また、絶縁層を充填させた後でＣＭＰ処理などを用いて平坦化処理を行って絶縁層２７０
を形成することが好ましい。
また、図９に示す半導体装置をメモリセルとして複数の当該メモリセルをアレイ状に配
置した記憶装置を形成する場合、第２のトレンチ２８２の平面形状は、複数のメモリセル
で繋がった格子状のパターン形状としてもよいし、それぞれが独立した四角形状のパター
ン形状としてもよい。また、複数のメモリセルで酸化物半導体層２４４を共有する場合、
まとめて第２のトレンチ２８２で囲むようにしても良い。
また、容量素子２６４は、ドレイン電極２４２ｂ、ゲート絶縁層２４６、および導電層
２４８ｂ、とで構成される。また、トランジスタ２６２および容量素子２６４の上には絶
縁層２５０および絶縁層２５２が設けられている。そして、絶縁層２５０および絶縁層２
５２上には配線２５４が設けられ、当該配線２５４はゲート絶縁層２４６、絶縁層２５０
および絶縁層２５２などに形成された開口を介してソース電極２４２ａと接続されている
。これらの構成については、先の実施の形態において図１（Ａ）および図１（Ｂ）で示し
た半導体装置の対応する構成と同様なので、詳細については先の実施の形態を参酌するこ
とができる。
また、本実施の形態に示す半導体装置においても先の実施の形態と同様に、酸化物半導
体以外の半導体材料を用いたトランジスタと酸化物半導体材料を用いたトランジスタとを
接続する接続電極を、当該接続電極と接続する酸化物半導体以外の半導体材料を用いたト
ランジスタの電極より小さくする。これにより、当該接続電極と接続する酸化物半導体材
料を用いたトランジスタの占有面積を低減することができるので、新たな構造の半導体装
置の高集積化を図り、単位面積あたりの記憶容量を増加させることができる。
さらに、本実施の形態に示す半導体装置においては、酸化物半導体材料を用いたトラン
ジスタの酸化物半導体層を絶縁層に形成されたトレンチの底面および内壁面に接するよう
に設ける。これにより、平面上に酸化物半導体層を成膜するときと比較して当該トランジ
スタのチャネル長を長くすることができるので、半導体装置の高集積化を図った上でさら
にトランジスタの短チャネル効果の発現を抑制することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図１０
を用いて説明する。
図１０（Ａ）および図１０（Ｂ）は、先の実施の形態に示す半導体装置（以下、メモリ
セル３５０とも記載する。）を複数用いて形成される半導体装置の回路図である。図１０
（Ａ）は、メモリセル３５０が直列に接続された、いわゆるＮＡＮＤ型の半導体装置の回
路図であり、図１０（Ｂ）は、メモリセル３５０が並列に接続された、いわゆるＮＯＲ型
の半導体装置の回路図である。
図１０（Ａ）に示す半導体装置は、ソース線ＳＬ、ビット線ＢＬ、第１信号線Ｓ１、複
数本の第２信号線Ｓ２、複数本のワード線ＷＬ、複数のメモリセル３５０を有する。つま
り、図１０（Ａ）に示す各メモリセル３５０は、図２（Ａ）に示す回路図に対応しており
、ソース線ＳＬは第１の配線に、ビット線ＢＬは第２の配線に、第１信号線Ｓ１は第３の
配線に、第２信号線Ｓ２は第４の配線に、ワード線ＷＬは第５の配線に対応する。また、
各メモリセル３５０はトランジスタ３６０、トランジスタ３６２および容量素子３６４を
有しており、トランジスタ３６０は先の実施の形態に示すトランジスタ１６０またはトラ
ンジスタ２６０に対応し、トランジスタ３６２は先の実施の形態に示すトランジスタ１６
２またはトランジスタ２６２に対応し、容量素子３６４は先の実施の形態に示す容量素子
１６４または容量素子２６４に対応する。
図１０（Ａ）では、ソース線ＳＬおよびビット線ＢＬを１本ずつ有する構成となってい
るが、これに限られることなく、ソース線ＳＬおよびビット線ＢＬを複数本有する構成と
してもよい。
各メモリセル３５０において、トランジスタ３６０のゲート電極と、トランジスタ３６
２のソース電極またはドレイン電極の一方と、容量素子３６４の電極の一方とは、電気的
に接続されている。また、第１信号線Ｓ１とトランジスタ３６２のソース電極またはドレ
イン電極の他方とは、電気的に接続され、第２信号線Ｓ２と、トランジスタ３６２のゲー
ト電極とは、電気的に接続されている。そして、ワード線ＷＬと、容量素子３６４の電極
の他方は電気的に接続されている。
また、メモリセル３５０が有するトランジスタ３６０のソース電極は、隣接するメモリ
セル３５０のトランジスタ３６０のドレイン電極と電気的に接続され、メモリセル３５０
が有するトランジスタ３６０のドレイン電極は、隣接するメモリセル３５０のトランジス
タ３６０のソース電極と電気的に接続される。ただし、直列に接続された複数のメモリセ
ルのうち、一方の端に設けられたメモリセル３５０が有するトランジスタ３６０のドレイ
ン電極は、ビット線ＢＬと電気的に接続される。また、直列に接続された複数のメモリセ
ルのうち、他方の端に設けられたメモリセル３５０が有するトランジスタ３６０のソース
電極は、ソース線ＳＬと電気的に接続される。
図１０（Ａ）に示す半導体装置では、行ごとの書き込み動作および読み出し動作を行う
。書き込み動作は次のように行われる。書き込みを行う行の第２信号線Ｓ２にトランジス
タ３６２がオン状態となる電位を与え、書き込みを行う行のトランジスタ３６２をオン状
態にする。これにより、指定した行のトランジスタ３６０のゲート電極に第１信号線Ｓ１
の電位が与えられ、該ゲート電極に所定の電荷が与えられる。このようにして、指定した
行のメモリセルにデータを書き込むことができる。
また、読み出し動作は次のように行われる。まず、読み出しを行う行以外のワード線Ｗ
Ｌに、トランジスタ３６０のゲート電極に与えられた電荷によらず、トランジスタ３６０
がオン状態となるような電位を与え、読み出しを行う行以外のトランジスタ３６０をオン
状態とする。それから、読み出しを行う行のワード線ＷＬに、トランジスタ３６０のゲー
ト電極が有する電荷によって、トランジスタ３６０のオン状態またはオフ状態が選択され
るような電位（読み出し電位）を与える。そして、ソース線ＳＬに定電位を与え、ビット
線ＢＬに接続されている読み出し回路（図示しない）を動作状態とする。ここで、ソース
線ＳＬ−ビット線ＢＬ間の複数のトランジスタ３６０は、読み出しを行う行を除いてオン
状態となっているため、ソース線ＳＬ−ビット線ＢＬ間のコンダクタンスは、読み出しを
行う行のトランジスタ３６０の状態（オン状態またはオフ状態）によって決定される。読
み出しを行う行のトランジスタ３６０のゲート電極が有する電荷によって、トランジスタ
のコンダクタンスは異なるから、それに応じて、ビット線ＢＬの電位は異なる値をとるこ
とになる。ビット線ＢＬの電位を読み出し回路によって読み出すことで、指定した行のメ
モリセルから情報を読み出すことができる。
図１０（Ｂ）に示す半導体装置は、ソース線ＳＬ、ビット線ＢＬ、第２信号線Ｓ２、お
よびワード線ＷＬをそれぞれ複数本有し、複数のメモリセル３５０を有する。ここで、図
１０（Ｂ）に示すビット線ＢＬは、図１０（Ａ）に示すビット線ＢＬと信号線Ｓ１の両方
の機能を兼ねるものとする。もちろんこれに限られることなく、ビット線ＢＬと第１の信
号線Ｓ１を個々に設けても良い。つまり、図１０（Ｂ）に示す各メモリセル３５０は、図
２（Ｂ）に示す回路図に対応しており、ソース線ＳＬは第１の配線に、ビット線ＢＬは第
２の配線と第３の配線を接続した配線に、第２信号線Ｓ２は第４の配線に、ワード線ＷＬ
は第５の配線に対応する。また、各メモリセル３５０はトランジスタ３６０、トランジス
タ３６２および容量素子３６４を有しており、トランジスタ３６０は先の実施の形態に示
すトランジスタ１６０またはトランジスタ２６０に対応し、トランジスタ３６２は先の実
施の形態に示すトランジスタ１６２またはトランジスタ２６２に対応し、容量素子３６４
は先の実施の形態に示す容量素子１６４または容量素子２６４に対応する。また、ビット
線ＢＬは、図１（Ａ）に示す配線１５４（図９（Ａ）に示す配線２５４）に対応する。
各トランジスタ３６０のゲート電極と、トランジスタ３６２のソース電極またはドレイ
ン電極の一方と、容量素子３６４の電極の一方とは、電気的に接続されている。また、ソ
ース線ＳＬとトランジスタ３６０のソース電極とは、電気的に接続され、ビット線ＢＬと
トランジスタ３６０のドレイン電極とは、電気的に接続されている。また、ビット線ＢＬ
とトランジスタ３６２のソース電極またはドレイン電極の他方とは、電気的に接続され、
第２信号線Ｓ２と、トランジスタ３６２のゲート電極とは、電気的に接続されている。そ
して、ワード線ＷＬと、容量素子３６４の電極の他方は電気的に接続されている。つまり
、図１０（Ｂ）に示す各メモリセル３５０は、トランジスタ３６２のソース電極またはド
レイン電極の他方において、ビット線ＢＬに並列に接続されている。
図１０（Ｂ）に示す半導体装置では、行ごとの書き込み動作および読み出し動作を行う
。書き込み動作は、上述の図１０（Ａ）に示す半導体装置と同様の方法で行われる。読み
出し動作は次のように行われる。まず、読み出しを行う行以外のワード線ＷＬに、トラン
ジスタ３６０のゲート電極に与えられた電荷によらず、トランジスタ３６０がオフ状態と
なるような電位を与え、読み出しを行う行以外のトランジスタ３６０をオフ状態とする。
それから、読み出しを行う行のワード線ＷＬに、トランジスタ３６０のゲート電極が有す
る電荷によって、トランジスタ３６０のオン状態またはオフ状態が選択されるような電位
（読み出し電位）を与える。そして、ソース線ＳＬに定電位を与え、ビット線ＢＬに接続
されている読み出し回路（図示しない）を動作状態とする。ここで、ソース線ＳＬ−ビッ
ト線ＢＬ間のコンダクタンスは、読み出しを行う行のトランジスタ３６０の状態（オン状
態またはオフ状態）によって決定される。つまり、読み出しを行う行のトランジスタ３６
０のゲート電極が有する電荷によって、ビット線ＢＬの電位は異なる値をとることになる
。ビット線ＢＬの電位を読み出し回路によって読み出すことで、指定した行のメモリセル
から情報を読み出すことができる。
なお、上記においては、各メモリセル３５０に保持させる情報量を１ビットとしたが、
本実施の形態に示す記憶装置の構成はこれに限られない。トランジスタ３６０のゲート電
極に与える電位を３以上用意して、各メモリセル３５０が保持する情報量を増加させても
良い。例えば、トランジスタ３６０のゲート電極にあたえる電位を４種類とする場合には
、各メモリセルに２ビットの情報を保持させることができる。
先の実施の形態に示したように、酸化物半導体以外の半導体材料を用いたトランジスタ
と酸化物半導体材料を用いたトランジスタとを接続する接続電極を、当該接続電極と接続
する酸化物半導体以外の半導体材料を用いたトランジスタの電極より小さくすることによ
り、当該接続電極と接続する酸化物半導体材料を用いたトランジスタの占有面積を低減す
ることができる。つまり図１０（Ａ）および図１０（Ｂ）に示す各メモリセル３５０の占
有面積を低減することができる。よって、このように複数のメモリセルを用いた半導体装
置ではメモリセルの個数に応じて占有面積低減の効果が得られるので大変効果的である。
特に図１０（Ｂ）に示す構造の半導体装置においては、各メモリセル３５０のトランジ
スタ３６０のゲート電極とトランジスタ３６２のソース電極またはドレイン電極の一方と
のコンタクト部と、トランジスタ３６０のドレイン電極とトランジスタ３６２のソース電
極またはドレイン電極の他方とのコンタクト部の２箇所において占有面積低減の効果が得
られる。
このように各メモリセルの占有面積を低減することにより、新たな構造の半導体装置の
高集積化を図り、単位面積あたりの記憶容量を増加させることができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組
み合わせて用いることができる。
（実施の形態５）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合
について、図１１を用いて説明する。本実施の形態では、コンピュータ、携帯電話機（携
帯電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども
含む）、デジタルカメラ、デジタルビデオカメラなどのカメラ、電子ペーパー、テレビジ
ョン装置（テレビ、またはテレビジョン受信機ともいう）などの電子機器に、上述の半導
体装置を適用する場合について説明する。
図１１（Ａ）は、ノート型のパーソナルコンピュータであり、筐体７０１、筐体７０２
、表示部７０３、キーボード７０４などによって構成されている。筐体７０１と筐体７０
２の少なくとも一には、先の実施の形態に示す半導体装置が設けられている。そのため、
情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十
分に低減されたノート型のパーソナルコンピュータが実現される。
図１１（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体７１１には、表示部７１３と、
外部インターフェイス７１５と、操作ボタン７１４等が設けられている。また、携帯情報
端末を操作するスタイラス７１２などを備えている。本体７１１内には、先の実施の形態
に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で
、長期間の記憶保持が可能で、且つ消費電力が十分に低減された携帯情報端末が実現され
る。
図１１（Ｃ）は、電子ペーパーを実装した電子書籍であり、電子書籍７２０は、筐体７
２１と筐体７２３の２つの筐体で構成されている。筐体７２１および筐体７２３には、そ
れぞれ表示部７２５および表示部７２７が設けられている。筐体７２１と筐体７２３は、
軸部７３７により接続されており、該軸部７３７を軸として開閉動作を行うことができる
。また、筐体７２１は、電源７３１、操作キー７３３、スピーカー７３５などを備えてい
る。筐体７２１、筐体７２３の少なくとも一には、先の実施の形態に示す半導体装置が設
けられている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が
可能で、且つ消費電力が十分に低減された電子書籍が実現される。
図１１（Ｄ）は、携帯電話機であり、筐体７４０と筐体７４１の２つの筐体で構成され
ている。さらに、筐体７４０と筐体７４１は、スライドし、図１１（Ｄ）のように展開し
ている状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
また、筐体７４１は、表示パネル７４２、スピーカー７４３、マイクロフォン７４４、ポ
インティングデバイス７４６、カメラ用レンズ７４７、外部接続端子７４８などを備えて
いる。また、筐体７４０は、携帯電話機の充電を行う太陽電池セル７４９、外部メモリス
ロット７５０などを備えている。また、アンテナは、筐体７４１に内蔵されている。また
、表示パネル７４２は、タッチパネルを備えており、図１１（Ｄ）には映像表示される操
作キー７４５を点線で示している。筐体７４０と筐体７４１の少なくとも一には、先の実
施の形態に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出し
が高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減された携帯電話機が実
現される。
図１１（Ｅ）は、デジタルカメラであり、本体７６１、表示部７６７、接眼部７６３、
操作スイッチ７６４、表示部７６５、バッテリー７６６などによって構成されている。本
体７６１内には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の
書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低
減されたデジタルカメラが実現される。
図１１（Ｆ）は、テレビジョン装置であり、テレビジョン装置７７０は、筐体７７１、
表示部７７３、スタンド７７５などで構成されている。テレビジョン装置７７０の操作は
、筐体７７１が備えるスイッチや、リモコン操作機７８０により行うことができる。筐体
７７１およびリモコン操作機７８０には、先の実施の形態に示す半導体装置が搭載されて
いる。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、
且つ消費電力が十分に低減されたテレビジョン装置が実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が
搭載されている。このため、消費電力を低減した電子機器が実現される。
１００ 半導体基板
１０２ 保護層
１０４ 半導体領域
１０６ 素子分離絶縁層
１２２ ゲート絶縁層
１２５ 金属層
１２６ 金属化合物領域
１２７ 導電層
１２８ ゲート電極
１２９ 接続電極
１３４ チャネル形成領域
１３６ 絶縁層
１４０ 絶縁層
１４４ 酸化物半導体層
１４６ ゲート絶縁層
１５０ 絶縁層
１５２ 絶縁層
１５４ 配線
１６０ トランジスタ
１６２ トランジスタ
１６４ 容量素子
２００ 半導体基板
２０６ 素子分離絶縁層
２２２ ゲート絶縁層
２２８ ゲート電極
２２９ 接続電極
２３４ チャネル形成領域
２３６ 絶縁層
２４０ 絶縁層
２４４ 酸化物半導体層
２４６ ゲート絶縁層
２５０ 絶縁層
２５２ 絶縁層
２５４ 配線
２６０ トランジスタ
２６２ トランジスタ
２６４ 容量素子
２７０ 絶縁層
２７２ 絶縁層
２７４ 絶縁層
２８０ 第１のトレンチ
２８２ 第２のトレンチ
３５０ メモリセル
３６０ トランジスタ
３６２ トランジスタ
３６４ 容量素子
７０１ 筐体
７０２ 筐体
７０３ 表示部
７０４ キーボード
７１１ 本体
７１２ スタイラス
７１３ 表示部
７１４ 操作ボタン
７１５ 外部インターフェイス
７２０ 電子書籍
７２１ 筐体
７２３ 筐体
７２５ 表示部
７２７ 表示部
７３１ 電源
７３３ 操作キー
７３５ スピーカー
７３７ 軸部
７４０ 筐体
７４１ 筐体
７４２ 表示パネル
７４３ スピーカー
７４４ マイクロフォン
７４５ 操作キー
７４６ ポインティングデバイス
７４７ カメラ用レンズ
７４８ 外部接続端子
７４９ 太陽電池セル
７５０ 外部メモリスロット
７６１ 本体
７６３ 接眼部
７６４ 操作スイッチ
７６５ 表示部
７６６ バッテリー
７６７ 表示部
７７０ テレビジョン装置
７７１ 筐体
７７３ 表示部
７７５ スタンド
７８０ リモコン操作機
１２４ａ 不純物領域
１２４ｂ 不純物領域
１２６ａ 金属化合物領域
１２６ｂ 金属化合物領域
１２８ｂ 導電層
１３０ａ 接続電極
１３０ｂ 接続電極
１４２ａ ソース電極
１４２ｂ ドレイン電極
１４８ａ ゲート電極
１４８ｂ 導電層
２２４ａ 不純物領域
２２４ｂ 不純物領域
２２６ａ 金属化合物領域
２２６ｂ 金属化合物領域
２３０ａ 接続電極
２３０ｂ 接続電極
２４２ａ ソース電極
２４２ｂ ドレイン電極
２４８ａ ゲート電極
２４８ｂ 導電層

Claims (2)

  1. 第１のトランジスタのチャネル形成領域と、
    前記第１のトランジスタのチャネル形成領域の上方に設けられた、前記第１のトランジスタのゲート電極と、第１の絶縁層と、第２の接続電極と、
    前記第１の絶縁層の上方、前記第１のトランジスタのゲート電極の上方又は前記第２の接続電極の上方に設けられた、第２の絶縁層と、第１の接続電極と、第３の接続電極と、
    前記第２の絶縁層の上方に設けられた、第２のトランジスタのチャネル形成領域を有する酸化物半導体層と、前記第２のトランジスタのソース電極及びドレイン電極と、を有し、
    前記第１の接続電極は、前記第１のトランジスタのゲート電極と前記第２のトランジスタのソース電極及びドレイン電極の一方とを電気的に接続する機能を有し、
    前記第２の接続電極及び前記第３の接続電極は、前記第１のトランジスタのソース及びドレインの一方と、前記第２のトランジスタのソース電極及びドレイン電極の他方とを電気的に接続する機能を有し、
    前記第１の接続電極の前記第１のトランジスタのチャネル幅方向の長さは、前記ゲート電極の前記第１のトランジスタのチャネル幅方向の長さより短いことを特徴とする半導体装置。
  2. 第１のトランジスタのチャネル形成領域と、
    前記第１のトランジスタのチャネル形成領域の上方に設けられた、前記第１のトランジスタのゲート電極と、第１の絶縁層と、第２の接続電極と、
    前記第１の絶縁層の上方、前記第１のトランジスタのゲート電極の上方又は前記第２の接続電極の上方に設けられた、第２の絶縁層と、第１の接続電極と、第３の接続電極と、
    前記第２の絶縁層の上方に設けられた、第２のトランジスタのチャネル形成領域を有する酸化物半導体層と、前記第２のトランジスタのソース電極及びドレイン電極と、を有し、
    前記第１の接続電極は、前記第１のトランジスタのゲート電極と前記第２のトランジスタのソース電極及びドレイン電極の一方とを電気的に接続する機能を有し、
    前記第２の接続電極及び前記第３の接続電極は、前記第１のトランジスタのソース及びドレインの一方と、前記第２のトランジスタのソース電極及びドレイン電極の他方とを電気的に接続する機能を有し、
    前記第１の接続電極の前記第１のトランジスタのチャネル幅方向の長さは、前記ゲート電極の前記第１のトランジスタのチャネル幅方向の長さより短く、
    前記第３の接続電極の前記第１のトランジスタのチャネル長方向の長さは、前記第２の接続電極の前記第１のトランジスタのチャネル長方向の長さより短いことを特徴とする半導体装置。
JP2017000555A 2011-03-04 2017-01-05 半導体装置 Expired - Fee Related JP6257813B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011048103 2011-03-04
JP2011048103 2011-03-04

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016039610A Division JP6074085B2 (ja) 2011-03-04 2016-03-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2017098570A JP2017098570A (ja) 2017-06-01
JP6257813B2 true JP6257813B2 (ja) 2018-01-10

Family

ID=46752766

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012043486A Expired - Fee Related JP5898527B2 (ja) 2011-03-04 2012-02-29 半導体装置
JP2016039610A Active JP6074085B2 (ja) 2011-03-04 2016-03-02 半導体装置
JP2017000555A Expired - Fee Related JP6257813B2 (ja) 2011-03-04 2017-01-05 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2012043486A Expired - Fee Related JP5898527B2 (ja) 2011-03-04 2012-02-29 半導体装置
JP2016039610A Active JP6074085B2 (ja) 2011-03-04 2016-03-02 半導体装置

Country Status (2)

Country Link
US (2) US8809853B2 (ja)
JP (3) JP5898527B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011129233A1 (en) * 2010-04-16 2011-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8634228B2 (en) 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
WO2012102182A1 (en) 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI602303B (zh) 2011-01-26 2017-10-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103348464B (zh) * 2011-01-26 2016-01-13 株式会社半导体能源研究所 半导体装置及其制造方法
US9691772B2 (en) 2011-03-03 2017-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including memory cell which includes transistor and capacitor
US9099437B2 (en) 2011-03-08 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103022012B (zh) 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5960000B2 (ja) * 2012-09-05 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
CN108493253B (zh) * 2012-11-30 2023-04-25 株式会社半导体能源研究所 半导体装置
TWI618058B (zh) 2013-05-16 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9647125B2 (en) 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6607681B2 (ja) 2014-03-07 2019-11-20 株式会社半導体エネルギー研究所 半導体装置
KR102367921B1 (ko) 2014-03-14 2022-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 시스템
SG11201606536XA (en) 2014-03-18 2016-09-29 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
KR102332469B1 (ko) 2014-03-28 2021-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
TWI735206B (zh) 2014-04-10 2021-08-01 日商半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
WO2015170220A1 (en) 2014-05-09 2015-11-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI711165B (zh) 2014-11-21 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
KR102435475B1 (ko) 2015-01-22 2022-08-24 삼성디스플레이 주식회사 유기 발광 표시 장치
US9812587B2 (en) 2015-01-26 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2016154225A (ja) 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9905700B2 (en) 2015-03-13 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device and driving method thereof
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6736321B2 (ja) 2015-03-27 2020-08-05 株式会社半導体エネルギー研究所 半導体装置の製造方法
TWI777164B (zh) 2015-03-30 2022-09-11 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6901831B2 (ja) 2015-05-26 2021-07-14 株式会社半導体エネルギー研究所 メモリシステム、及び情報処理システム
WO2017068478A1 (en) 2015-10-22 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device including the semiconductor device
US9741400B2 (en) 2015-11-05 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, and method for operating the semiconductor device
JP6822853B2 (ja) 2016-01-21 2021-01-27 株式会社半導体エネルギー研究所 記憶装置及び記憶装置の駆動方法
US11101270B2 (en) 2017-06-29 2021-08-24 Intel Corporation Techniques and mechanisms for operation of stacked transistors
KR20230052647A (ko) 2021-10-13 2023-04-20 삼성전자주식회사 메모리 소자

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
DE3171836D1 (en) 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS62128091A (ja) 1985-11-28 1987-06-10 Nec Corp 半導体メモリセル
JPS62274773A (ja) * 1986-05-23 1987-11-28 Hitachi Ltd 半導体記憶装置
JPS6354763A (ja) 1986-08-25 1988-03-09 Mitsubishi Electric Corp 半導体装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63268184A (ja) * 1987-04-24 1988-11-04 Sony Corp 半導体メモリ装置
JPH0496336A (ja) 1990-08-11 1992-03-27 Nec Corp Ｍｏｓ型半導体装置
US5612563A (en) 1992-03-02 1997-03-18 Motorola Inc. Vertically stacked vertical transistors used to form vertical logic gate structures
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
KR950007358B1 (ko) * 1992-07-01 1995-07-10 현대전자산업주식회사 박막트랜지스터의 제조방법
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP2814972B2 (ja) 1995-12-18 1998-10-27 日本電気株式会社 半導体装置の製造方法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
KR100219519B1 (ko) 1997-01-10 1999-09-01 윤종용 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법
JPH1140772A (ja) 1997-07-22 1999-02-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053166A (ja) 1999-08-09 2001-02-23 Sony Corp 半導体装置およびその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002094027A (ja) 2000-09-11 2002-03-29 Toshiba Corp 半導体記憶装置とその製造方法
JP3749101B2 (ja) 2000-09-14 2006-02-22 株式会社ルネサステクノロジ 半導体装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2002319682A (ja) * 2002-01-04 2002-10-31 Japan Science & Technology Corp トランジスタ及び半導体装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6882010B2 (en) * 2002-10-03 2005-04-19 Micron Technology, Inc. High performance three-dimensional TFT-based CMOS inverters, and computer systems utilizing such novel CMOS inverters
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI223380B (en) * 2003-07-14 2004-11-01 Nanya Technology Corp Semiconductor device and method of fabricating the same
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100604871B1 (ko) 2004-06-17 2006-07-31 삼성전자주식회사 상보형 불휘발성 메모리 소자와 그 동작 방법과 그 제조 방법과 그를 포함하는 논리소자 및 반도체 장치
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4143589B2 (ja) 2004-10-15 2008-09-03 エルピーダメモリ株式会社 半導体装置の製造方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009253249A (ja) 2008-04-11 2009-10-29 Elpida Memory Inc 半導体装置、その製造方法、及び、データ処理システム
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN104282691B (zh) * 2009-10-30 2018-05-18 株式会社半导体能源研究所 半导体装置
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
KR101720072B1 (ko) * 2009-12-11 2017-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
US8415731B2 (en) * 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
KR101822962B1 (ko) * 2010-02-05 2018-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101674057B1 (ko) * 2010-04-01 2016-11-08 삼성전자 주식회사 강화된 복합 절연막을 포함하는 반도체 칩 구조 및 그 제조 방법

Also Published As

Publication number Publication date
JP5898527B2 (ja) 2016-04-06
US20140332809A1 (en) 2014-11-13
US9905557B2 (en) 2018-02-27
JP2017098570A (ja) 2017-06-01
US8809853B2 (en) 2014-08-19
JP2016157947A (ja) 2016-09-01
US20120223306A1 (en) 2012-09-06
JP2012199528A (ja) 2012-10-18
JP6074085B2 (ja) 2017-02-01

Similar Documents

Publication Publication Date Title
JP6257813B2 (ja) 半導体装置
JP6268255B2 (ja) 半導体装置
JP6116737B2 (ja) 半導体装置及び半導体装置の作製方法
JP5779396B2 (ja) 半導体装置
JP5651458B2 (ja) 半導体装置
JP6329232B2 (ja) 半導体装置
JP5694045B2 (ja) 半導体装置
JP5690675B2 (ja) 半導体装置
TW201220434A (en) Semiconductor device
JP5808580B2 (ja) 半導体装置
JP2017174491A (ja) 記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171205

R150 Certificate of patent or registration of utility model

Ref document number: 6257813

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees