JP6244146B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP6244146B2
JP6244146B2 JP2013192770A JP2013192770A JP6244146B2 JP 6244146 B2 JP6244146 B2 JP 6244146B2 JP 2013192770 A JP2013192770 A JP 2013192770A JP 2013192770 A JP2013192770 A JP 2013192770A JP 6244146 B2 JP6244146 B2 JP 6244146B2
Authority
JP
Japan
Prior art keywords
conductive layer
layer
oxide semiconductor
region
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013192770A
Other languages
English (en)
Other versions
JP2014078001A5 (ja
JP2014078001A (ja
Inventor
英樹 松倉
英樹 松倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013192770A priority Critical patent/JP6244146B2/ja
Publication of JP2014078001A publication Critical patent/JP2014078001A/ja
Publication of JP2014078001A5 publication Critical patent/JP2014078001A5/ja
Application granted granted Critical
Publication of JP6244146B2 publication Critical patent/JP6244146B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

技術分野は半導体装置に関する。
特許文献１及び特許文献２には酸化物半導体層を有する活性層を有するトランジスタを有する半導体装置が記載されている。
活性層は、少なくともチャネル形成領域を有する半導体層である。
チャネル形成領域は、チャネルを形成することができる領域である。
特許文献１の段落００１０には「成膜された酸化物半導体膜に含まれるＨ２Ｏに代表される水素原子を含有する化合物や、アルカリ金属を含有する化合物、もしくはアルカリ土類金属を含有する化合物等の不純物は、酸化物半導体膜のキャリア密度を高める。」と記載されている。
特許文献２の段落００１０には「水素元素は酸化物半導体層中においてキャリア（ドナー）となる。」と記載されている。
特開２０１２−０７２４９３号公報 特開２０１１−１４２３１１号公報
活性層が形成されていない領域を有効利用することを目的とする。
活性層が形成されていない領域に、半導体層を有する電極を形成すると好ましい。
電極は、例えば、容量素子の電極、表示素子の電極、記憶素子の電極、光電変換素子の電極等があるが限定されない。
活性層が酸化物半導体層を有する場合、酸化物半導体層を有する活性層と同一工程で酸化物半導体層を有する電極を形成することによって、工程数が削減できるので好ましい。
酸化物半導体層は透光性を有するので、酸化物半導体層を有する電極を形成することによって、透光性を有する電極を形成することができるので好ましい。
酸化物半導体層を有する電極は抵抗値が大きいので、酸化物半導体層を有する電極の面積を大きくすることが好ましい。
酸化物半導体層を有する電極は抵抗値が大きいので、補助配線を設けることが好ましい。
酸化物半導体層を有する電極は抵抗値が大きいので、酸化物半導体層を有する電極にアルカリ金属、アルカリ土類金属、水素等を含有させることが好ましい。
アルカリ金属、アルカリ土類金属、水素等は、酸化物半導体層中においてキャリアになることができる。
例えば、絶縁表面上に第１の導電層を有し、前記絶縁表面上に第２の導電層を有し、前記第１の導電層上及び前記第２の導電層上に第１の絶縁層を有し、前記第１の絶縁層上に第１の酸化物半導体層を有し、前記第１の絶縁層上に第２の酸化物半導体層を有し、前記第１の酸化物半導体層上に第３の導電層を有し、前記第１の酸化物半導体層上に第４の導電層を有し、前記第３の導電層上及び前記第４の導電層上に第２の絶縁層を有し、前記第２の絶縁層上に第５の導電層を有し、前記第３の導電層は、前記第２の導電層と電気的に接続されており、前記第５の導電層は、前記第４の導電層と電気的に接続されており、前記第１の導電層の少なくとも一部は、トランジスタのゲート電極としての機能を有し、前記第３の導電層の少なくとも一部は、前記トランジスタのソース電極又はドレイン電極の一方としての機能を有し、前記第４の導電層の少なくとも一部は、前記トランジスタの前記ソース電極又は前記ドレイン電極の他方としての機能を有し、前記第１の酸化物半導体層は、前記第１の導電層と重なる領域を有し、前記第２の酸化物半導体層は、前記第５の導電層と重なる領域を有し、前記第２の酸化物半導体層は、前記第２の導電層と交差する領域を有することを特徴とする半導体装置を提供することができる。
例えば、絶縁表面上に第１の導電層を有し、前記絶縁表面上に第２の導電層を有し、前記第１の導電層上及び前記第２の導電層上に第１の絶縁層を有し、前記第１の絶縁層上に第１の酸化物半導体層を有し、前記第１の絶縁層上に第２の酸化物半導体層を有し、前記第１の酸化物半導体層上に第３の導電層を有し、前記第１の酸化物半導体層上に第４の導電層を有し、前記第２の酸化物半導体層上に第６の導電層を有し、前記第３の導電層上、前記第４の導電層上、及び前記第６の導電層上に第２の絶縁層を有し、前記第２の絶縁層上に第５の導電層を有し、前記第３の導電層は、前記第２の導電層と電気的に接続されており、前記第５の導電層は、前記第４の導電層と電気的に接続されており、前記第１の導電層の少なくとも一部は、トランジスタのゲート電極としての機能を有し、前記第３の導電層の少なくとも一部は、前記トランジスタのソース電極又はドレイン電極の一方としての機能を有し、前記第４の導電層の少なくとも一部は、前記トランジスタの前記ソース電極又は前記ドレイン電極の他方としての機能を有し、前記第６の導電層の少なくとも一部は、補助配線としての機能を有し、前記第１の酸化物半導体層は、前記第１の導電層と重なる領域を有し、前記第２の酸化物半導体層は、前記第５の導電層と重なる領域を有し、前記第２の酸化物半導体層は、前記第２の導電層と交差する領域を有することを特徴とする半導体装置を提供することができる。
前記第１の酸化物半導体層は、第１のアルカリ金属濃度を有し、前記第２の酸化物半導体層は、第２のアルカリ金属濃度を有し、前記第２のアルカリ金属濃度は、前記第１のアルカリ金属濃度よりも高いことが好ましい。
前記第１の酸化物半導体層は、第１のアルカリ土類金属濃度を有し、前記第２の酸化物半導体層は、第２のアルカリ土類金属濃度を有し、前記第２のアルカリ土類金属濃度は、前記第１のアルカリ土類金属濃度よりも高いことが好ましい。
前記第１の酸化物半導体層は、第１の水素濃度を有し、前記第２の酸化物半導体層は、第２の水素濃度を有し、前記第２の水素濃度は、前記第１の水素濃度よりも高いことが好ましい。
前記第５の導電層の少なくとも一部は、表示素子の一方の電極としての機能を有し、前記第５の導電層の少なくとも一部は、容量素子の一方の電極としての機能を有し、前記第２の酸化物半導体層の少なくとも一部は、前記表示素子の他方の電極としての機能を有し、前記第２の酸化物半導体層の少なくとも一部は、前記容量素子の他方の電極としての機能を有することが好ましい。
活性層が形成されていない領域を有効利用することができる。
半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。 半導体装置の一例。
実施の形態について、図面を用いて詳細に説明する。
但し、発明の趣旨から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。
従って、発明の範囲は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
以下に説明する構成において、同一部分、同様な機能、又は同一材料を有する部分には同一の符号又は同一のハッチングを異なる図面間で共通して用い、その繰り返しの説明は省略する。
以下の実施の形態は、一部又は全部を適宜組み合わせて実施することができる。
（実施の形態１）
図１〜図３を用いて、半導体装置の一例について説明する。
図２は、図１のＡ−Ｂ断面の断面図の一例である。
図３は、図１のＣ−Ｄ断面の断面図の一例である。
第１の方向８００１は第２の方向８００２と交差する方向である。
基板１０１は絶縁表面を有する。
絶縁表面上に導電層２０１を有する。
絶縁表面上に導電層２１１を有する。
絶縁表面上に導電層２１２を有する。
絶縁表面上に導電層２１３を有する。
導電層２１１上、導電層２１２上、及び導電層２１３上に絶縁層３００を有する。
絶縁層３００は、複数の開口部（コンタクトホール）を有する。
絶縁層３００上に酸化物半導体層３０１を有する。
絶縁層３００上に酸化物半導体層３１０を有する。
酸化物半導体層３０１上に導電層５０１を有する。
酸化物半導体層３０１上に導電層５０２を有する。
導電層５０１及び導電層５０２と同一工程で形成された導電層５０３を有する。
導電層５０１は、絶縁層３００の有する開口部の一を介して、導電層２１１と電気的に接続されている。
導電層５０１は、絶縁層３００の有する開口部の一を介して、導電層２１２と電気的に接続されている。
導電層５０３は、絶縁層３００の有する開口部の一を介して、導電層２１２と電気的に接続されている。
導電層５０３は、絶縁層３００の有する開口部の一を介して、導電層２１３と電気的に接続されている。
導電層５０１の一端が導電層２１１と電気的に接続されている。
導電層５０１の他端が導電層２１２と電気的に接続されている。
導電層５０３の一端が導電層２１２と電気的に接続されている。
導電層５０３の他端が導電層２１３と電気的に接続されている。
導電層５０１上、導電層５０２上、及び導電層５０３上に絶縁層５００を有する。
絶縁層５００は、複数の開口部（コンタクトホール）を有する。
絶縁層５００上に導電層７０１を有する。
導電層７０１は、絶縁層５００の有する開口部の一を介して、導電層５０２と電気的に接続されている。
導電層７０１上に液晶層８００を有する。
液晶層８００上に導電層９００を有する。
導電層９００上に基板１０２を有する。
導電層９００は基板１０２表面に形成されている。
液晶層８００は導電層７０１と導電層９００との間に挟まれている。
導電層７０１と液晶層８００との間に配向膜を有すると好ましい。
導電層９００と液晶層８００との間に配向膜を有すると好ましい。
酸化物半導体層３０１は、導電層２０１と重なる領域を有する。
酸化物半導体層３１０は、導電層２０１と重なる領域を有する。
酸化物半導体層３１０は、導電層２１１と重なる領域を有する。
酸化物半導体層３１０は、導電層２１２と重なる領域を有する。
酸化物半導体層３１０は、導電層２１３と重なる領域を有する。
酸化物半導体層３１０は、導電層２０１と交差する領域を有する。
酸化物半導体層３１０は、導電層２１１と交差する領域を有する。
酸化物半導体層３１０は、導電層２１２と交差する領域を有する。
酸化物半導体層３１０は、導電層２１３と交差する領域を有する。
酸化物半導体層３１０は、導電層７０１と重なる領域を有する。
導電層５０１は、導電層２０１と重なる領域を有する。
導電層５０１は、導電層２０１と交差する領域を有する。
導電層２０１は、長手方向が第１の方向８００１と平行になるように配置されている。
導電層２１１は、長手方向が第２の方向８００２と平行になるように配置されている。
導電層２１２は、長手方向が第２の方向８００２と平行になるように配置されている。
導電層２１３は、長手方向が第２の方向８００２と平行になるように配置されている。
導電層５０１は、長手方向が第２の方向８００２と平行になるように配置されている。
導電層５０２は、長手方向が第１の方向８００１と平行になるように配置されている。
導電層５０３は、長手方向が第２の方向８００２と平行になるように配置されている。
第１の方向８００１は第２の方向８００２と交差する方向である。
図１〜図３は半導体装置の一つである液晶表示装置の一例である。
図４に液晶表示装置の画素回路の一例を示す。
配線Ｌ１は、トランジスタＴｒのゲートと電気的に接続されている。
配線Ｌ２は、トランジスタＴｒのソース又はドレインの一方と電気的に接続されている。
トランジスタＴｒのソース又はドレインの他方は、液晶素子ＬＣの一方の電極と電気的に接続されている。
トランジスタＴｒのソース又はドレインの他方は、容量素子Ｃの一方の電極と電気的に接続されている。
配線Ｌ３は、液晶素子ＬＣの他方の電極と電気的に接続されている。
配線Ｌ４は、容量素子Ｃの他方の電極と電気的に接続されている。
配線Ｌ１、配線Ｌ２、配線Ｌ３、及び配線Ｌ４は、信号、電圧、又は電流を伝達することができる機能を有する。
配線Ｌ１、配線Ｌ２、配線Ｌ３、及び配線Ｌ４は、所定の電位になることができる機能を有する。
配線Ｌ１の電気的状態（信号、電圧、電流、又は電位）を変化又は固定させることによって、トランジスタＴｒのオン、オフを制御することができる。
配線Ｌ１は、ゲート配線、走査線等と呼ばれる。
配線Ｌ２の電気的状態（信号、電圧、電流、又は電位）を変化又は固定させることによって、液晶素子ＬＣの駆動を制御することができる。
配線Ｌ２の電気的状態（信号、電圧、電流、又は電位）を変化又は固定させることによって、容量素子Ｃに電荷を蓄積することができる。
配線Ｌ２は、ソース配線、ドレイン配線、信号線等と呼ばれる。
配線Ｌ３の電気的状態（信号、電圧、電流、又は電位）を変化又は固定させることによって、液晶素子ＬＣの駆動を制御することができる。
配線Ｌ３は、コモン配線、コモン電極等と呼ばれる。
配線Ｌ４の電気的状態（信号、電圧、電流、又は電位）を変化又は固定させることによって、容量素子Ｃに電荷を蓄積することができる。
配線Ｌ４は、容量配線等と呼ばれる。
配線Ｌ３と配線Ｌ４とを電気的に接続しても良い。
以下に、図１〜図３と、図４との関係について説明する。
導電層２０１の少なくとも一部は、トランジスタＴｒのゲート電極として機能することができる。
導電層２０１の少なくとも一部は、配線Ｌ１として機能することができる。
導電層２１１の少なくとも一部は、配線Ｌ２として機能することができる。
導電層２１２の少なくとも一部は、配線Ｌ２として機能することができる。
導電層２１３の少なくとも一部は、配線Ｌ２として機能することができる。
導電層２０１と導電層２１１と導電層２１２と導電層２１３とは同一工程で形成することが好ましい。
即ち、導電層２０１と導電層２１１と導電層２１２と導電層２１３とは同一材料を有すると好ましい。
絶縁層３００の少なくとも一部は、トランジスタＴｒのゲート絶縁膜として機能することができる。
酸化物半導体層３０１の少なくとも一部は、トランジスタＴｒの活性層として機能することができる。
即ち、酸化物半導体層３０１は少なくともチャネル形成領域を有する。
酸化物半導体層３１０の少なくとも一部は、容量素子Ｃの他方の電極として機能することができる。
酸化物半導体層３１０の少なくとも一部は、配線Ｌ４として機能することができる。
酸化物半導体層３０１と酸化物半導体層３１０とは同一工程で形成することが好ましい。
即ち、酸化物半導体層３０１と酸化物半導体層３１０とは同一材料を有することが好ましい。
導電層５０１の少なくとも一部は、トランジスタＴｒのソース電極又はドレイン電極の一方として機能することができる。
導電層５０１の少なくとも一部は、配線Ｌ２として機能することができる。
導電層５０２の少なくとも一部は、トランジスタＴｒのソース電極又はドレイン電極の他方として機能することができる。
導電層５０３の少なくとも一部は、配線Ｌ２として機能することができる。
導電層５０３の少なくとも一部は、トランジスタＴｒの隣の画素のトランジスタのソース電極又はドレイン電極の一方として機能することができる。
導電層５０１と導電層５０２と導電層５０３とは同一工程で形成することが好ましい。
即ち、導電層５０１と導電層５０２と導電層５０３とは同一材料を有することが好ましい。
絶縁層５００の少なくとも一部は、層間絶縁膜として機能することができる。
絶縁層５００の少なくとも一部は、容量素子Ｃの誘電体膜として機能することができる。
導電層７０１の少なくとも一部は、液晶素子ＬＣの一方の電極として機能することができる。
導電層７０１の少なくとも一部は、容量素子Ｃの一方の電極として機能することができる。導電層７０１の面積を大きくすることで、容量素子Ｃの容量値を大きくすることができる。例えば、導電層７０１を導電層２１２と重なる程度まで大きくしても良い。具体的には、第１の方向８００１において、導電層７０１の端部が導電層２１２に重なるように設ければよい。また、後述する図１１のように導電層５２６、導電層５２７を有する場合、導電層７０１を導電層５２６、導電層５２７と重なるように設けても良い。
液晶層８００の少なくとも一部は、液晶素子ＬＣの液晶層として機能することができる。
導電層９００の少なくとも一部は、液晶素子ＬＣの他方の電極として機能することができる。
導電層９００の少なくとも一部は、配線Ｌ３として機能することができる。
配線Ｌ２の一部として、導電層２１１、導電層２１２、導電層２１３等を用いることによって、配線Ｌ２の一部（導電層２１１、導電層２１２、導電層２１３等）と配線Ｌ４（酸化物半導体層３１０）の一部とを重ねることができる。
配線Ｌ２の一部（導電層２１１、導電層２１２、導電層２１３等）と配線Ｌ４（酸化物半導体層３１０）の一部とを重ねることによって、配線Ｌ４（酸化物半導体層３１０）を全ての画素の液晶素子ＬＣの一方の電極（画素電極）と重ねることができる。
即ち、配線Ｌ４を全ての画素に共通の配線とすることができる。
全ての画素に共通の配線は、全ての画素に所定の電気的状態を供給することができる機能を有する。
酸化物半導体層３１０は、格子状の形状をしているといえる。
酸化物半導体層３１０は、複数の開口部を有し、複数の開口部内にそれぞれ各画素のトランジスタが配置されているといえる。
酸化物半導体層３１０は、第１の方向８００１に沿って延びる複数の第１の領域と、複数の第１の領域同士を接続する複数の第２の領域を有しているといえる。
酸化物半導体層３１０は、第２の方向８００２に沿って延びる複数の第１の領域と、複数の第１の領域同士を接続する複数の第２の領域を有しているといえる。
以上のように、配線Ｌ２の一部として、トランジスタのゲート電極と同じ層の配線を用いることによって、配線Ｌ２の一部を配線Ｌ４の一部とを重ねることができる。
配線Ｌ２の一部と配線Ｌ４の一部とを重ねることができるので、配線Ｌ２の一部と配線Ｌ４の一部とを交差させることができる。
配線Ｌ２の一部と配線Ｌ４の一部とを交差させることによって、配線Ｌ４を全ての画素に共通の配線とすることができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２）
ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）駆動の液晶表示装置（半導体装置の一種）の一例について述べる。
図５〜図６は、図１〜図３において、液晶素子ＬＣの一方の電極（画素電極（例えば、導電層７０１））に開口部を設けた例である。
図５〜図６において、酸化物半導体層３１０の少なくとも一部を、液晶素子ＬＣの他方の電極として機能させることができる。
酸化物半導体層３１０の少なくとも一部を、液晶素子ＬＣの他方の電極として機能させることができるので、導電層９００は不要になる。
図５及び図６において導電層９００を設けていても良い。
図５及び図６において導電層９００を設けた場合、導電層９００を液晶素子ＬＣの他方の電極以外の用途で用いることができる。
液晶素子ＬＣの他方の電極以外の用途としては、例えば、電界遮蔽膜としての用途、タッチパネルの電極としての用途等があるが限定されない。
電界遮蔽膜は、外部からの電界の影響を液晶素子に与えないようにすることができる機能を有する。
図７に液晶表示装置の図５〜図６に対応する画素回路の一例を示す。
配線Ｌ１は、トランジスタＴｒのゲートと電気的に接続されている。
配線Ｌ２は、トランジスタＴｒのソース又はドレインの一方と電気的に接続されている。
トランジスタＴｒのソース又はドレインの他方は、液晶素子ＬＣの一方の電極と電気的に接続されている。
トランジスタＴｒのソース又はドレインの他方は、容量素子Ｃの一方の電極と電気的に接続されている。
配線Ｌ３は、液晶素子ＬＣの他方の電極と電気的に接続されている。
配線Ｌ３は、容量素子Ｃの他方の電極と電気的に接続されている。
配線Ｌ１、配線Ｌ２、配線Ｌ３は、信号、電圧、又は電流を伝達することができる機能を有する。
配線Ｌ１、配線Ｌ２、配線Ｌ３は、所定の電位になることができる機能を有する。
配線Ｌ１の電気的状態（信号、電圧、電流、又は電位）を変化又は固定させることによって、トランジスタＴｒのオン、オフを制御することができる。
配線Ｌ１は、ゲート配線、走査線等と呼ばれる。
配線Ｌ２の電気的状態（信号、電圧、電流、又は電位）を変化又は固定させることによって、液晶素子ＬＣの駆動を制御することができる。
配線Ｌ２の電気的状態（信号、電圧、電流、又は電位）を変化又は固定させることによって、容量素子Ｃに電荷を蓄積することができる。
配線Ｌ２は、ソース配線、ドレイン配線、信号線等と呼ばれる。
配線Ｌ３の電気的状態（信号、電圧、電流、又は電位）を変化又は固定させることによって、液晶素子ＬＣの駆動を制御することができる。
配線Ｌ３の電気的状態（信号、電圧、電流、又は電位）を変化又は固定させることによって、容量素子Ｃに電荷を蓄積することができる。
配線Ｌ３は、コモン配線、コモン電極等と呼ばれる。
配線Ｌ３は、容量配線等としての第１の機能と、コモン配線、コモン電極等としての第２の機能と、を有する配線であるといえる。
以上のような構成によって、ＦＦＳ駆動の液晶表示装置を提供することができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態３）
酸化物半導体層３１０の抵抗値が高い場合がある。
そこで、補助配線として機能することができる導電層を設けることが好ましい。
例えば、図８は図１〜図４において導電層５２１、導電層５２２等を追加した例である。
例えば、図９は図１〜図４において導電層５２３、導電層５２４等を追加した例である。
例えば、図１０は図１〜図４において導電層５２５等を追加した例である。
例えば、図１１は図１〜図４において導電層５２６、導電層５２７、導電層５２８、導電層５２９等を追加した例である。
図８〜図１１において、導電層２０３は導電層２０１と同一工程で形成された導電層である。
即ち、導電層２０３は導電層２０１と同一材料を有する。
図８〜図１１において、導電層２１４は導電層２０１と同一工程で形成された導電層である。
即ち、導電層２１４は導電層２０１と同一材料を有する。
図１〜図４において補助配線として機能することができる導電層（導電層５２１〜導電層５２９等）を示したが、図５〜図７において補助配線として機能することができる導電層（導電層５２１〜導電層５２９等）を設けても良い。
補助配線として機能することができる導電層（導電層５２１〜導電層５２９等）は、導電層５０１と同一工程で形成することができる。
即ち、補助配線として機能することができる導電層（導電層５２１〜導電層５２９等）は、導電層５０１と同一材料を用いて形成することができる。
補助配線として機能することができる導電層（導電層５２１〜導電層５２９等）は、酸化物半導体層３１０と接する領域を有する。
例えば、図８では、第１の方向８００１に沿うように導電層５２１及び導電層５２２が連続的に設けられている。
例えば、図９では、第２の方向８００２に沿うように導電層５２３及び導電層５２４が連続的に設けられている。
例えば、図１０では、第１の方向８００１に沿うように導電層５２５が連続的に設けられており、且つ、第２の方向８００２に沿うように導電層５２５が連続的に設けられている。
図１０では、格子状の導電層５２５が設けられているといえる。
図１０では、複数の開口部を有する導電層５２５が設けられているといえる。
図１０では、導電層５２５の有する複数の開口部の内側にそれぞれ複数の画素（トランジスタ、画素電極等）が設けられているといえる。
例えば、図１１では、第１の方向８００１に沿うように導電層５２８及び導電層５２９等が断続的に設けられている。
例えば、図１１では、第２の方向８００２に沿うように導電層５２６及び導電層５２７等が断続的に設けられている。
例えば、図４の回路の場合、補助配線として機能することができる導電層（導電層５２１〜導電層５２９等）の少なくとも一部は、配線Ｌ４として機能することができる。
例えば、図７の回路の場合、補助配線として機能することができる導電層（導電層５２１〜導電層５２９等）の少なくとも一部は、配線Ｌ３として機能することができる。
即ち、補助配線として機能することができる導電層（導電層５２１〜導電層５２９等）を有することによって、配線Ｌ３又は配線Ｌ４の抵抗値を下げることができる。
導電層５２１は、導電層２１１と重なる領域を有する。
導電層５２１は、導電層２１１と交差する領域を有する。
導電層５２２は、導電層２１２と重なる領域を有する。
導電層５２２は、導電層２１２と交差する領域を有する。
導電層５２２は、導電層２１４と重なる領域を有する。
導電層５２２は、導電層２１４と交差する領域を有する。
導電層５２３は、導電層２０１と重なる領域を有する。
導電層５２３は、導電層２０１と交差する領域を有する。
導電層５２３は、導電層２０３と重なる領域を有する。
導電層５２３は、導電層２０３と交差する領域を有する。
導電層５２４は、導電層２０１と重なる領域を有する。
導電層５２４は、導電層２０１と交差する領域を有する。
導電層５２４は、導電層２０３と重なる領域を有する。
導電層５２４は、導電層２０３と交差する領域を有する。
導電層５２５は、導電層２０１と重なる領域を有する。
導電層５２５は、導電層２０１と交差する領域を有する。
導電層５２５は、導電層２０３と重なる領域を有する。
導電層５２５は、導電層２０３と交差する領域を有する。
導電層５２５は、導電層２１１と重なる領域を有する。
導電層５２５は、導電層２１１と交差する領域を有する。
導電層５２５は、導電層２１２と重なる領域を有する。
導電層５２５は、導電層２１２と交差する領域を有する。
導電層５２５は、導電層２１４と重なる領域を有する。
導電層５２５は、導電層２１４と交差する領域を有する。
導電層５２６は、導電層２１２と重なる領域を有する。
導電層５２６は、導電層２１２と交差する領域を有する。
導電層５２７は、導電層２１４と重なる領域を有する。
導電層５２７は、導電層２１４と交差する領域を有する。
導電層５２８は、導電層２０１と重なる領域を有する。
導電層５２８は、導電層２０１と交差する領域を有する。
導電層５２９は、導電層２０３と重なる領域を有する。
導電層５２９は、導電層２０３と交差する領域を有する。
以上のように、補助配線として機能することができる導電層が、トランジスタのゲート電極と同一工程で形成した導電層と交差することによって、補助配線として機能することができる導電層を複数の画素に跨って設けることができる。
図１１のように補助配線として機能することができる導電層を断続的に設けることは、画素の開口率を大きくするという観点からすると好ましい。
例えば、導電層５２６は、導電層２１２と重なる第１の領域と、導電層２１２と重ならない第２の領域と、導電層２１２と重ならない第３の領域と、を有する。
例えば、導電層５２７は、導電層２１４と重なる第１の領域と、導電層２１４と重ならない第２の領域と、導電層２１４と重ならない第３の領域と、を有する。
例えば、導電層５２８は、導電層２０１と重なる第１の領域と、導電層２０１と重ならない第２の領域と、導電層２０１と重ならない第３の領域と、を有する。
例えば、導電層５２９は、導電層２０３と重なる第１の領域と、導電層２０３と重ならない第２の領域と、導電層２０３と重ならない第３の領域と、を有する。
第２の領域又は第３の領域の一方は隣接する２つの画素の一方に配置されており、第２の領域又は第３の領域の他方は隣接する２つの画素の他方に配置されている。
第１の領域は第２の領域と第３の領域の間に配置されている。
画素の開口率を大きくするという観点からすると、第２の領域及び第３の領域の面積は小さい方が好ましい。
例えば、第２の領域の面積を第１の領域の面積よりも小さくすると、画素の開口率を大きくすることができるので好ましい。
例えば、第３の領域の面積を第１の領域の面積よりも小さくすると、画素の開口率を大きくすることができるので好ましい。
例えば、第２の領域の面積と第３の領域の面積の和を第１の領域の面積よりも小さくすると、画素の開口率をかなり大きくすることができるので好ましい。
例えば、第２の領域の面積又は第３の領域の面積の一方を０としても良い。
例えば、第２の領域の面積及び第３の領域の面積の双方を０としても良い。
第２の領域の面積及び第３の領域の面積の双方を０とすると、補助配線として機能することができる導電層全体が下層の導電層と重なる構成になる。
補助配線として機能することができる導電層全体を下層の導電層と重ねると、画素の開口率を最も大きくすることができるので好ましい。
例えば、導電層５２６全体を導電層２１２と重ねても良い。
例えば、導電層５２７全体を導電層２１４と重ねても良い。
例えば、導電層５２８全体を導電層２０１と重ねても良い。
例えば、導電層５２９全体を導電層２０３と重ねても良い。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態４）
他の実施の形態では酸化物半導体層３１０を全ての画素に跨るように設けた例を示した。
例えば、図１２のように、酸化物半導体層３１０を、第１の方向８００１に沿って配置された複数の画素に跨るように設けても良い。
例えば、図１３のように、酸化物半導体層３１０を、第２の方向８００２に沿って配置された複数の画素に跨るように設けても良い。
第１の方向８００１に沿って並ぶ複数の画素を「行」とする。
第２の方向８００２に沿って並ぶ複数の画素を「列」とする。
図１２では、各行毎に酸化物半導体層を設けている。
図１３では、各列毎に酸化物半導体層を設けている。
図１２において、配線Ｌ１に対応する導電層（導電層２０１等）と、配線Ｌ３又は配線Ｌ４に対応する酸化物半導体層（酸化物半導体層３１０等）とを重ねることが好ましい。
図１２において、配線Ｌ３又は配線Ｌ４に対応する酸化物半導体層（酸化物半導体層３１０等）の一部の領域において、第２の方向８００２の長さを長くすることができるので、配線Ｌ３又は配線Ｌ４の抵抗値を低くすることができる。
配線Ｌ３又は配線Ｌ４に対応する酸化物半導体層（酸化物半導体層３１０等）の一部の領域とは、例えば、図１２の点線で囲った領域である。
図１２において、配線Ｌ３又は配線Ｌ４に対応する酸化物半導体層を、隣接する２つの配線Ｌ１の双方と重なるようにしたが、隣接する２つの配線Ｌ１のうち一方のみと重ねても良い。
配線Ｌ３又は配線Ｌ４に対応する酸化物半導体層を、隣接する２つの配線Ｌ１のうち一方のみと重ねても、配線Ｌ３又は配線Ｌ４の抵抗値を低くすることができる。
図１３において、配線Ｌ２に対応する導電層（導電層２１２等）と、配線Ｌ３又は配線Ｌ４に対応する酸化物半導体層（酸化物半導体層３１０等）とを重ねることが好ましい。
図１３において、配線Ｌ３又は配線Ｌ４に対応する酸化物半導体層（酸化物半導体層３１０等）の一部の領域において、第１の方向８００１の長さを長くすることができるので、配線Ｌ３又は配線Ｌ４の抵抗値を低くすることができる。
配線Ｌ３又は配線Ｌ４に対応する酸化物半導体層（酸化物半導体層３１０等）の一部の領域とは、例えば、図１３の点線で囲った領域である。
図１３において、配線Ｌ３又は配線Ｌ４に対応する酸化物半導体層を、隣接する２つの配線Ｌ２の双方と重なるようにしたが、隣接する２つの配線Ｌ２のうち一方のみと重ねても良い。
配線Ｌ３又は配線Ｌ４に対応する酸化物半導体層を、隣接する２つの配線Ｌ２のうち一方のみと重ねても配線Ｌ３又は配線Ｌ４の抵抗値を低くすることができる。
図１２、図１３において、補助配線として機能することができる導電層（導電層５２１〜導電層５２９等）を設けても良い。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態５）
配線Ｌ３又は配線Ｌ４に対応する酸化物半導体層（酸化物半導体層３１０等）の抵抗値を下げるために、配線Ｌ３又は配線Ｌ４に対応する酸化物半導体層にアルカリ金属、アルカリ土類金属、水素等を含有させると好ましい。
例えば、配線Ｌ３又は配線Ｌ４に対応する酸化物半導体層に選択的にアルカリ金属を含有する物質、アルカリ土類金属を含有する物質、水素を含有する物質等を添加すると好ましい。
トランジスタＴｒの活性層となる酸化物半導体層にアルカリ金属、アルカリ土類金属、水素等が含有されると、トランジスタＴｒの電気的特性に悪影響を及ぼす。
アルカリ金属を含有する物質、アルカリ土類金属を含有する物質、水素を含有する物質等が、トランジスタＴｒの活性層となる酸化物半導体層に極力添加されないようにすることが好ましい。
トランジスタＴｒの活性層となる酸化物半導体層中から、アルカリ金属、アルカリ土類金属、水素等を徹底的に排除することが好ましい。
例えば、トランジスタＴｒの活性層となる酸化物半導体層をマスクで覆った状態で、イオンドーピング法、イオン注入法等により、アルカリ金属を含有する物質、アルカリ土類金属を含有する物質、水素を含有する物質等を添加することができる。
アルカリ金属を含有する物質を添加する場合は、配線Ｌ３又は配線Ｌ４に対応する酸化物半導体層中のアルカリ金属濃度が、トランジスタＴｒの活性層となる酸化物半導体層中のアルカリ金属濃度よりも高くなる。
アルカリ土類金属を含有する物質を添加する場合は、配線Ｌ３又は配線Ｌ４に対応する酸化物半導体層中のアルカリ土類金属濃度が、トランジスタＴｒの活性層となる酸化物半導体層中のアルカリ土類金属濃度よりも高くなる。
水素を含有する物質を添加する場合は、配線Ｌ３又は配線Ｌ４に対応する酸化物半導体層中の水素濃度が、トランジスタＴｒの活性層となる酸化物半導体層中の水素濃度よりも高くなる。
アルカリ金属を含有する物質を２種類以上添加しても良い。
アルカリ土類金属を含有する物質を２種類以上添加しても良い。
水素を含有する物質を２種類以上添加しても良い。
１種類以上の「アルカリ金属を含有する物質」と１種類以上の「アルカリ土類金属を含有する物質」とを添加しても良い。
１種類以上の「アルカリ金属を含有する物質」と１種類以上の「水素を含有する物質」とを添加しても良い。
１種類以上の「アルカリ土類金属を含有する物質」と１種類以上の「水素を含有する物質」とを添加しても良い。
１種類以上の「アルカリ金属を含有する物質」と１種類以上の「アルカリ土類金属を含有する物質」と１種類以上の「水素を含有する物質」とを添加しても良い。
アルカリ金属を含有する物質は、アルカリ金属、アルカリ金属化合物等がある。
アルカリ金属としては、例えば、Ｌｉ（リチウム）、Ｎａ（ナトリウム）、Ｋ（カリウム）、Ｒｂ（ルビジウム）、Ｃｓ（セシウム）、Ｆｒ（フランシウム）等がある。
アルカリ金属化合物は、例えば、アルカリ金属の酸化物、アルカリ金属の窒化物、アルカリ金属のフッ化物、アルカリ金属の塩化物等がある。
アルカリ土類金属を含有する物質は、アルカリ土類金属、アルカリ土類金属化合物等がある。
アルカリ土類金属としては、例えば、Ｂｅ（ベリリウム）、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｒａ（ラジウム）等がある。
アルカリ土類金属化合物は、例えば、アルカリ土類金属の酸化物、アルカリ土類金属の窒化物、アルカリ土類金属のフッ化物、アルカリ土類金属の塩化物等がある。
水素を含有する物質としては、例えば、Ｈ（水素）、Ｈ２Ｏ（水）、ＳｉＨ４（シラン）、ＰＨ３（ホスフィン）、Ｂ２Ｈ６（ジボラン）等がある。
アルカリ金属濃度、アルカリ土類金属濃度、水素濃度等は例えばＳＩＭＳ（二次イオン質量分析法）、ＲＢＳ（ラザフォード後方散乱分光法）等で測定することができるが、各濃度の分析手法はこれらに限定されない。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態６）
図１４〜図１８は、酸化物半導体層３１０にアルカリ金属、アルカリ土類金属、水素等を含有させるための構造の一例である。
図１４は、図１において絶縁層３００又は絶縁層５００に開口部を設けた例である。
図１４の破線で囲まれた領域が開口部に対応する。
図１４において、酸化物半導体層３１０は、開口部と重なる領域を有する。
図１４において、導電層７０１は、開口部と重なる領域を有する。
図１５は、図１４のＡ−Ｂ断面の断面図の一例である。
図１５は、絶縁層３００に開口部を設けた例である。
図１６は、図１４のＡ−Ｂ断面の断面図の一例である。
図１６は、絶縁層３００に開口部を設けた例である。
図１６において、基板１０１と導電層２０１との間に絶縁層１５０を有する。
図１６において、絶縁層１５０の少なくとも一部は、下地膜として機能することができる。
図１７は、図１４のＡ−Ｂ断面の断面図の一例である。
図１７は、絶縁層３００に開口部を設けた例である。
図１７において、導電層２０１と絶縁層３００との間に絶縁層１５０を有する。
図１７において、絶縁層１５０の少なくとも一部は、トランジスタのゲート絶縁膜として機能することができる。
図１８は、図１４のＡ−Ｂ断面の断面図の一例である。
図１８は、絶縁層５００に開口部を設けた例である。
図１８において、絶縁層５００と導電層７０１との間に絶縁層１５０を有する。
図１８において、絶縁層１５０の少なくとも一部は、層間絶縁膜として機能することができる。
図１５において、基板１０１は例えばＮａ（ナトリウム）を含有するガラス基板である。
廉価なガラス基板にはＮａ（ナトリウム）が大量に含まれていることが知られている。
図１５において、酸化物半導体層３１０は基板１０１と接する領域を有する。
酸化物半導体層３１０が基板１０１と接することによって、基板１０１からＮａ（ナトリウム）が酸化物半導体層３１０に拡散する。
基板１０１からＮａ（ナトリウム）が酸化物半導体層３１０に拡散することによって、酸化物半導体層３１０中にキャリアが発生するので、酸化物半導体層３１０の抵抗を下げることができる。
酸化物半導体層３１０と基板１０１との界面付近（酸化物半導体層３１０の下層）のＮａ（ナトリウム）の濃度が特に高くなる。
即ち、酸化物半導体層３１０の所定の領域中のナトリウム濃度が、酸化物半導体層３０１の所定の領域中のナトリウム濃度よりも高くなる。
図１６〜図１８において、絶縁層１５０は、アルカリ金属を含有する物質、アルカリ土類金属を含有する物質、又は水素を含有する物質を含有している。
絶縁層１５０は、アルカリ金属を含有する物質を２種類以上含有していても良い。
絶縁層１５０は、アルカリ土類金属を含有する物質を２種類以上含有していても良い。
絶縁層１５０は、水素を含有する物質を２種類以上含有していても良い。
絶縁層１５０は、１種類以上の「アルカリ金属を含有する物質」と１種類以上の「アルカリ土類金属を含有する物質」とを含有していても良い。
絶縁層１５０は、１種類以上の「アルカリ金属を含有する物質」と１種類以上の「水素を含有する物質」とを含有していても良い。
絶縁層１５０は、１種類以上の「アルカリ土類金属を含有する物質」と１種類以上の「水素を含有する物質」とを含有していても良い。
絶縁層１５０は、１種類以上の「アルカリ金属を含有する物質」と１種類以上の「アルカリ土類金属を含有する物質」と１種類以上の「水素を含有する物質」とを含有していても良い。
例えば、プラズマＣＶＤ法を用いて膜を形成する場合、成膜ガス中にアルカリ金属を含有する物質、アルカリ土類金属を含有する物質、又は水素を含有する物質を含ませることによって、絶縁層１５０を形成することができる。
例えば、スパッタリング法を用いて膜を形成する場合、スパッタリングターゲット中又はスパッタリングガス中に、アルカリ金属を含有する物質、アルカリ土類金属を含有する物質、又は水素を含有する物質を含ませることによって、絶縁層１５０を形成することができる。
例えば、樹脂膜はＨ２Ｏを多量に含んでいるので、絶縁層１５０を樹脂膜とすることができる。
樹脂膜にアルカリ金属を含有する物質、アルカリ土類金属を含有する物質を含有させると効果が高い。
図１６〜図１８において、酸化物半導体層３１０は、絶縁層１５０と接する領域を有する。
酸化物半導体層３１０が絶縁層１５０と接することによって、絶縁層１５０から、アルカリ金属を含有する物質、アルカリ土類金属を含有する物質、又は水素を含有する物質が酸化物半導体層３１０に拡散する。
絶縁層１５０から、アルカリ金属を含有する物質、アルカリ土類金属を含有する物質、又は水素を含有する物質が酸化物半導体層３１０に拡散することによって、酸化物半導体層３１０にキャリアが発生するので、酸化物半導体層３１０の抵抗を下げることができる。
酸化物半導体層３１０と絶縁層１５０との界面付近（酸化物半導体層３１０の下層又は上層）のアルカリ金属濃度、アルカリ土類金属濃度、又は水素濃度が特に高くなる。
即ち、酸化物半導体層３１０の所定の領域中のアルカリ金属濃度が、酸化物半導体層３０１の所定の領域中のアルカリ金属濃度よりも高くなる。
または、酸化物半導体層３１０の所定の領域中のアルカリ土類金属濃度が、酸化物半導体層３０１の所定の領域中のアルカリ土類金属濃度よりも高くなる。
または、酸化物半導体層３１０の所定の領域中の水素濃度が、酸化物半導体層３０１の所定の領域中の水素濃度よりも高くなる。
図１５〜図１８において、絶縁層３００及び絶縁層５００はそれぞれ、酸化物半導体層３０１と接する領域を有する。
酸化物半導体層３０１はトランジスタＴｒの活性層であるので、アルカリ金属を含有する物質、アルカリ土類金属を含有する物質、及び水素を含有する物質等の侵入を防止することが好ましい。
即ち、絶縁層３００中及び絶縁層５００中のアルカリ金属濃度、アルカリ土類金属濃度、及び水素濃度が低い方が好ましい。
例えば、絶縁層３００中のナトリウム濃度が、基板１０１中のナトリウム濃度よりも低いことが好ましい。
例えば、絶縁層５００中のナトリウム濃度が、基板１０１中のナトリウム濃度よりも低いことが好ましい。
例えば、絶縁層３００中のアルカリ金属濃度が、絶縁層１５０中のアルカリ金属濃度よりも低いことが好ましい。
例えば、絶縁層５００中のアルカリ金属濃度が、絶縁層１５０中のアルカリ金属濃度よりも低いことが好ましい。
例えば、絶縁層３００中のアルカリ土類金属濃度が、絶縁層１５０中のアルカリ土類金属濃度よりも低いことが好ましい。
例えば、絶縁層５００中のアルカリ土類金属濃度が、絶縁層１５０中のアルカリ土類金属濃度よりも低いことが好ましい。
例えば、絶縁層３００中の水素濃度が、絶縁層１５０中の水素濃度よりも低いことが好ましい。
例えば、絶縁層５００中の水素濃度が、絶縁層１５０中の水素濃度よりも小さいことが好ましい。
酸化物半導体層３０１中の酸素欠損を減少させるために、絶縁層３００又は絶縁層５００に酸素が含有されていることが好ましい。
例えば、絶縁層３００中の酸素濃度が、絶縁層１５０中の酸素濃度よりも高いことが好ましい。
例えば、絶縁層５００中の酸素濃度が、絶縁層１５０中の酸素濃度よりも高いことが好ましい。
図１８の構成を、図１５〜図１７の構成のいずれかと組み合わせても良い。
例えば、酸化物半導体層３１０の上下を一対の絶縁層１５０で挟む構造とすることによって、酸化物半導体層３１０の抵抗値をとても下げることができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態７）
図１５及び図１６の場合において、絶縁層３００の開口部を導電層２０１、導電層２１１、導電層２１２、導電層２１３等と重ねると、導電層同士がショートしてしまう。
一方、図１７の場合において、絶縁層３００の開口部を導電層２０１、導電層２１１、導電層２１２、導電層２１３等と重ねても、導電層同士はショートしない。
図１８の場合において、絶縁層５００の開口部を導電層２０１、導電層２１１、導電層２１２、導電層２１３等と重ねても、導電層同士はショートしない。
例えば、図１７の場合、絶縁層３００の開口部の形状を図１９〜図２１のようにすることができる。
例えば、図１８の場合、絶縁層５００の開口部の形状を図１９〜図２１のようにすることができる。
図１９は、開口部の形状を第１の方向８００１に沿って配置された複数の画素に跨る形状とした例である。
図１９において、開口部は、導電層２１２等と重なる領域を有する。
図１９において、開口部は、導電層２１２等と交差する領域を有する。
図２０は、開口部の形状を第２の方向８００２に沿って配置された複数の画素に跨る形状とした例である。
図２０において、開口部は、導電層２０１等と重なる領域を有する。
図２０において、開口部は、導電層２０１等と交差する領域を有する。
図２１は、開口部の形状を全ての画素に跨る形状とした例である。
図２１において、開口部は、導電層２０１、導電層２１１、導電層２１２、導電層２１３等と重なる領域を有する。
図２１において、開口部は、導電層２０１、導電層２１１、導電層２１２、導電層２１３等と交差する領域を有する。
図１９〜図２１のような構造とすることによって、絶縁層１５０と酸化物半導体層３１０との接触面積を増加することができる。
絶縁層１５０と酸化物半導体層３１０との接触面積を増加することによって、酸化物半導体層３１０の抵抗値をより低くすることができる。
開口部とは孔又は溝のことである。
孔の形状は閉じた形状である。
溝の形状は閉じていない形状である。
図１９〜図２１の開口部は孔でも溝でも良い。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態８）
図２２は、図１５において、導電層５５０等を追加した例である。
図２３は、図１６において、導電層５５０等を追加した例である。
図２４は、図１７において、導電層５５０等を追加した例である。
導電層５５０の少なくとも一部は、補助配線として機能することができる。
導電層５５０の作製方法について説明する。
導電層５０１、導電層５０２等は、導電膜を基板全面に形成した後、導電層５０１、導電層５０２等が形成される位置にマスクを配置した状態で導電膜をエッチング加工することによって形成することができる。
ここで、通常は、導電層５０１、導電層５０２等が形成される位置以外の場所には導電層が残らないようにエッチング時間を調整する。
しかし、エッチング時間をあえて短くすることによって、開口部の端部（段差部分）に導電層５５０を残存させることができる。
即ち、開口部の端部（段差部分）に残渣が生じやすい性質を利用することによって、導電層５５０を形成することができる。
導電層５５０を、導電性を有するサイドウォールと呼んでも良い。
図２２〜図２４において、酸化物半導体層３１０は開口部と重なる位置に凹部を有している。
導電層５５０は、凹部の内側において、酸化物半導体層３１０の側面に接する領域を有している。
導電層５５０は、凹部の内側において、酸化物半導体層３１０の上面に接する領域を有している。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態９）
図２５は、図１中の１つの画素の少なくとも一部を示した例である。
図２６は、図１２中の１つの画素の少なくとも一部を示した例である。
図２７は、図１３中の１つの画素の少なくとも一部を示した例である。
図２５において、酸化物半導体層３１０は、導電層２１２と重なる領域を有している。
図２５において、酸化物半導体層３１０は、導電層２１２と交差する領域を有している。
図２５において、酸化物半導体層３１０は、導電層２０１と重なる領域を有している。
図２５において、酸化物半導体層３１０は、導電層２０１と交差する領域を有している。
図２６において、酸化物半導体層３１０は、導電層２１２と重なる領域を有している。
図２６において、酸化物半導体層３１０は、導電層２１２と交差する領域を有している。
図２６において、酸化物半導体層３１０は、導電層２０１と重なる領域を有している。
図２６において、酸化物半導体層３１０は、導電層２０１と交差していない。
図２７において、酸化物半導体層３１０は、導電層２１２と重なる領域を有している。
図２７において、酸化物半導体層３１０は、導電層２１２と交差していない。
図２７において、酸化物半導体層３１０は、導電層２０１と重なる領域を有している。
図２７において、酸化物半導体層３１０は、導電層２０１と交差する領域を有している。
酸化物半導体層３１０を導電層２１２又は導電層２０１と交差させることによって、複数の画素に跨るように酸化物半導体層３１０を配置することができる。
酸化物半導体層３１０を導電層２１２又は導電層２０１と重ねることによって、酸化物半導体層３１０の面積を大きくすることができるので、酸化物半導体層３１０の抵抗値を下げることができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１０）
図２８は、図１中の２つの画素の少なくとも一部を示した例である。
図２９は、図１２中の２つの画素の少なくとも一部を示した例である。
導電層２２２は、導電層２０１と同一工程で形成することが好ましい。
酸化物半導体層３０２は、酸化物半導体層３０１と同一工程で形成することが好ましい。
導電層５１１は、導電層５０１と同一工程で形成することが好ましい。
導電層５１２は、導電層５０１と同一工程で形成することが好ましい。
導電層７１１は、導電層７０１と同一工程で形成することが好ましい。
図２８及び図２９において、酸化物半導体層３１０は、導電層７０１と重なる領域を有する。
図２８及び図２９において、酸化物半導体層３１０は、導電層７１１と重なる領域を有する。
図２８及び図２９において、酸化物半導体層３１０は、導電層２１２と重なる領域を有する。
図２８及び図２９において、酸化物半導体層３１０は、導電層２１２と交差する領域を有する。
図２８及び図２９において、酸化物半導体層３１０は、導電層２２２と重なる領域を有する。
図２８及び図２９において、酸化物半導体層３１０は、導電層２２２と交差する領域を有する。
図２８及び図２９において、酸化物半導体層３１０は、導電層２０１と重なる領域を有する。
図２８において、酸化物半導体層３１０は、導電層２０１と交差する領域を有する。
図２９において、酸化物半導体層３１０は、導電層２０１と交差しない。
図２８及び図２９のような構成とすることによって、複数の画素に跨るように酸化物半導体層３１０を配置することができる。
図２８及び図２９のような構成とすることによって、酸化物半導体層３１０の抵抗値を下げることができる。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１１）
図３０は、図１中の２つの画素の少なくとも一部を示した例である。
図３１は、図１３中の２つの画素の少なくとも一部を示した例である。
導電層２０２は、導電層２０１と同一工程で形成した導電層である。
酸化物半導体層３０３は、酸化物半導体層３０１と同一工程で形成することが好ましい。
導電層５１３は、導電層５０１と同一工程で形成した導電層である。
導電層５１４は、導電層５０１と同一工程で形成した導電層である。
導電層７１２は、導電層７０１と同一工程で形成した導電層である。
図３０及び図３１において、酸化物半導体層３１０は、導電層７０１と重なる領域を有する。
図３０及び図３１において、酸化物半導体層３１０は、導電層７１２と重なる領域を有する。
図３０及び図３１において、酸化物半導体層３１０は、導電層２０１と重なる領域を有する。
図３０及び図３１において、酸化物半導体層３１０は、導電層２０１と交差する領域を有する。
図３０及び図３１において、酸化物半導体層３１０は、導電層２０２と重なる領域を有する。
図３０及び図３１において、酸化物半導体層３１０は、導電層２０２と交差する領域を有する。
図３０及び図３１において、酸化物半導体層３１０は、導電層２１１と重なる領域を有する。
図３０において、酸化物半導体層３１０は、導電層２１１と交差する領域を有する。
図３１において、酸化物半導体層３１０は、導電層２１１と交差しない。
図３０及び図３１において、酸化物半導体層３１０は、導電層２１２と重なる領域を有する。
図３０において、酸化物半導体層３１０は、導電層２１２と交差する領域を有する。
図３１において、酸化物半導体層３１０は、導電層２１２と交差しない。
図３０及び図３１のような構成とすることによって、複数の画素に跨るように酸化物半導体層３１０を配置することができる。
図３０及び図３１のような構成とすることによって、酸化物半導体層３１０の抵抗値を下げることができる。
図３１の配線Ｌ２に対応する導電層（導電層２１１、導電層２１２、導電層５０１、導電層５１３等）を、図３２の導電層５９９のようにしても良い。
導電層５９９は、導電層５０１、導電層５０２等と同一工程で形成することができる。
図３２の場合、酸化物半導体層３１０を導電層５９９と重ねると、酸化物半導体層３１０と導電層５９９とがショートしてしまうので、酸化物半導体層３１０が導電層５９９とを重ねないようにすることが好ましい。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１２）
基板、絶縁層、導電層、及び酸化物半導体層の材料について説明する。
基板は、ガラス基板、石英基板、金属基板、半導体基板、樹脂基板（プラスチック基板）等を用いることができるがこれらに限定されない。
酸化物半導体層３１０と基板とを接触させる場合は、ナトリウムを含有するガラス基板が好ましい。
樹脂基板（プラスチック基板）は、Ｈ２Ｏを多く含むので、酸化物半導体層３１０と基板とを接触させる場合、樹脂基板（プラスチック基板）を用いることも好ましい。
酸化物半導体層３１０と基板とを接触させる場合、アルカリ金属又はアルカリ土類金属を含有する樹脂基板（プラスチック基板）を用いるとより好ましい。
基板が可撓性を有していても良い。
ガラス基板を薄くすると可撓性を有するようになる。
樹脂基板は可撓性を有する。
絶縁層は絶縁性を有していればどのような材料でも用いることができる。
絶縁層は単層構造であっても積層構造であっても良い。
絶縁層として、例えば、無機物質を含有する絶縁層、有機物質を含有する絶縁層等があるが限定されない。
無機物質を含有する絶縁層は、例えば、酸化シリコンを含有する膜（代表的には酸化シリコン膜、窒素を含有する酸化シリコン膜等）、窒化シリコンを含有する膜（代表的には窒化シリコン膜、酸素を含有する窒化シリコン膜等）、窒化アルミニウムを含有する膜（代表的には窒化アルミニウム膜、酸素を含有する窒化アルミニウム膜等）、酸化アルミニウムを含有する膜（代表的には酸化アルミニウム膜、窒素を含有する酸化アルミニウム膜等）、酸化ハフニウムを含有する膜（代表的には酸化ハフニウム膜等）等があるが限定されない。
有機物質を含有する絶縁層として、例えば、樹脂膜がある。
樹脂膜としては、例えば、ポリイミドを含有する膜（代表的にはポリイミド膜等）、アクリルを含有する膜（代表的にはアクリル膜等）、シロキサンを含有する膜（代表的にはシロキサン膜等）、エポキシを含有する膜（代表的にはエポキシ膜等）等があるが限定されない。
ゲート絶縁膜として機能することができる絶縁層は無機物質を含有する絶縁層であることが好ましい。
導電層は、導電性を有していればどのような材料でも用いることができる。
導電層は単層構造であっても積層構造であっても良い。
導電層は、金属を含有する膜（代表的には金属膜、合金膜等）、透明導電体を含有する膜（代表的には透明導電膜等）等があるが限定されない。
金属としては、例えば、アルミニウム、チタン、モリブデン、タングステン、クロム、金、銀、銅、アルカリ金属、アルカリ土類金属等があるが限定されない。
透明導電体としては、例えば、インジウム錫酸化物、インジウム亜鉛酸化物等があるが限定されない。
金属は遮光性又は反射性を有する。
透明導電体は透光性を有する。
導電層７０１のように、表示素子の電極として機能することができる導電層が透光性を有していると透過型の表示装置を作製することができる。
例えば、導電層７０１は透明導電体を含有する膜を用いることが好ましい。
導電層７０１として金属を含有する膜を用いると反射型の表示装置を作製することができる。
酸化物半導体層は、半導体特性を有していればどのような材料でも用いることができる。
酸化物半導体層は単層構造であっても積層構造であっても良い。
酸化物半導体層以外の半導体層を用いても良い。
酸化物半導体層以外の半導体層としては、シリコンを含有する半導体層、有機半導体層等があるが限定されない。
シリコンを含有する半導体層は、シリコン膜、シリコンゲルマニウム膜、炭化シリコン膜等があるが限定されない。
酸化物半導体層以外の半導体層は単層構造であっても積層構造であっても良い。
酸化物半導体層は、酸化物半導体材料を含有する膜である。
酸化物半導体層は、金属と酸素とを含有する膜であれば限定されない。
例えば、インジウムと酸素とを含有する膜、亜鉛と酸素とを含有する膜、錫と酸素とを含有する膜等は酸化物半導体層として機能することができる。
例えば、酸化物半導体層として、酸化インジウム膜、酸化スズ膜、酸化亜鉛膜等があるが限定されない。
例えば、酸化物半導体層として、Ｉｎ−Ｚｎ系酸化物膜、Ｓｎ−Ｚｎ系酸化物膜、Ａｌ−Ｚｎ系酸化物膜、Ｚｎ−Ｍｇ系酸化物膜、Ｓｎ−Ｍｇ系酸化物膜、Ｉｎ−Ｍｇ系酸化物膜、Ｉｎ−Ｇａ系酸化物膜等があるが限定されない。
Ａ−Ｂ系酸化物膜（Ａ、Ｂは元素）とは、ＡとＢと酸素とを含有する膜を意味する。
例えば、酸化物半導体層として、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜、Ｉｎ−Ｓｎ−Ｚｎ系酸化物膜、Ｓｎ−Ｇａ−Ｚｎ系酸化物膜、Ｉｎ−Ａｌ−Ｚｎ系酸化物膜、Ｉｎ−Ｈｆ−Ｚｎ系酸化物膜、Ｉｎ−Ｌａ−Ｚｎ系酸化物膜、Ｉｎ−Ｃｅ−Ｚｎ系酸化物膜、Ｉｎ−Ｐｒ−Ｚｎ系酸化物膜、Ｉｎ−Ｎｄ−Ｚｎ系酸化物膜、Ｉｎ−Ｓｍ−Ｚｎ系酸化物膜、Ｉｎ−Ｅｕ−Ｚｎ系酸化物膜、Ｉｎ−Ｇｄ−Ｚｎ系酸化物膜、Ｉｎ−Ｔｂ−Ｚｎ系酸化物膜、Ｉｎ−Ｄｙ−Ｚｎ系酸化物膜、Ｉｎ−Ｈｏ−Ｚｎ系酸化物膜、Ｉｎ−Ｅｒ−Ｚｎ系酸化物膜、Ｉｎ−Ｔｍ−Ｚｎ系酸化物膜、Ｉｎ−Ｙｂ−Ｚｎ系酸化物膜、Ｉｎ−Ｌｕ−Ｚｎ系酸化物膜、Ａｌ−Ｇａ−Ｚｎ系酸化物膜、Ｓｎ−Ａｌ−Ｚｎ系酸化物膜等があるが限定されない。
Ａ−Ｂ−Ｃ系酸化物膜（Ａ、Ｂ、Ｃは元素）とは、ＡとＢとＣと酸素とを含有する膜を意味する。
例えば、酸化物半導体層として、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物膜、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物膜、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物膜、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物膜、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物膜、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物膜等があるが限定されない。
Ａ−Ｂ−Ｃ−Ｄ系酸化物膜（Ａ、Ｂ、Ｃ、Ｄは元素）とは、ＡとＢとＣとＤと酸素とを含有する膜を意味する。
酸化物半導体層としては、インジウムとガリウムと亜鉛と酸素とを含有する膜が特に好ましい。
酸化物半導体層を用いてＮ型トランジスタ及びＰ型トランジスタの双方を作製することが可能であるが、Ｎ型トランジスタの方がＰ型トランジスタよりも実用的なので好ましい。
酸化物半導体層は結晶を有していると好ましい。
結晶はＣ軸方向が酸化物半導体層又は基板の表面と垂直になるように配向されていると好ましい。
酸化物半導体層又は基板の表面と垂直になるようにＣ軸配向された結晶をＣＡＡＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）と呼ぶ。
結晶のＣ軸と酸化物半導体層又は基板の表面とのなす角度は９０度が好ましいが、８０度以上１００度以下であっても良い。
ＣＡＡＣの作製方法の一例として、スパッタリング法を用いて酸化物半導体層を形成するに際して、成膜時の基板温度を２００℃以上４５０℃以下とする第１の方法がある。
第１の方法では、酸化物半導体層の下層及び上層にＣＡＡＣが形成される。
ＣＡＡＣの作製方法の一例として、酸化物半導体層を形成後に、酸化物半導体層に６５０℃以上３分以上の加熱処理を施す第２の方法がある。
第２の方法では、酸化物半導体層の少なくとも上層にＣＡＡＣが形成される（第２の方法のパターンＡ）。
第２の方法において、酸化物半導体層の厚さを小さくすることにより、下層及び上層にＣＡＡＣを形成することができる（第２の方法のパターンＢ）。
ＣＡＡＣの作製方法の一例として、第２の方法のパターンＢにより形成した第１の酸化物半導体層上に第２の酸化物半導体層を形成する第３の方法がある。
第２の方法及び第３の方法における酸化物半導体層の形成方法はスパッタリング法に限定されない。
第１乃至第３の方法により、Ｃ軸と酸化物半導体層又は基板の表面とのなす角度８０度以上１００度以下である結晶を形成することができる。
第１乃至第３の方法では少なくとも上層（表面）にＣＡＡＣを有する酸化物半導体層を形成することができる。
ＣＡＡＣを有する酸化物半導体層は緻密なためＨ２Ｏ、Ｈ等をブロックすることができる。
絶縁層１５０と接触する酸化物半導体層は非晶質部を有することが好ましい。
酸化物半導体層をＣＡＡＣで形成した場合、樹脂層と接触する酸化物半導体層にプラズマ処理を施すことによって、樹脂層と接触する酸化物半導体層の少なくとも一部を非晶質化することができる。
絶縁層１５０と接触しない酸化物半導体層はＨ２Ｏを含ませないようにするため、絶縁層１５０と接触しない酸化物半導体層にはプラズマ処理を施さない方が好ましい。
プラズマ処理としては、水素プラズマ処理、希ガスプラズマ処理、ハロゲンプラズマ処理等があるが限定されない。
絶縁層１５０と接触しない酸化物半導体層の結晶状態と、絶縁層１５０と接触する酸化物半導体層の結晶状態と、が異なることが好ましい。
例えば、絶縁層１５０と接触する酸化物半導体層の結晶状態を絶縁層１５０と接触しない酸化物半導体層よりもＨ２Ｏ、Ｈが侵入しやすい結晶状態とすることによって、絶縁層１５０と接触する酸化物半導体層の抵抗率を絶縁層１５０と接触しない酸化物半導体層の抵抗率よりも下げることができる。
例えば、絶縁層１５０と接触しない酸化物半導体層をＣＡＡＣを有する酸化物半導体層とする。例えば、絶縁層１５０と接触する酸化物半導体層を、非晶質酸化物半導体層、微結晶酸化物半導体層、又は多結晶酸化物半導体層等の非単結晶酸化物半導体層とする。
なお、微結晶として、例えば、ナノクリスタル、マイクロクリスタル等がある。
例えば、絶縁層１５０と接触する酸化物半導体層の結晶性を、絶縁層１５０と接触しない酸化物半導体層の結晶性よりも高くすることによって、絶縁層１５０と接触する酸化物半導体層の抵抗率を絶縁層１５０と接触しない酸化物半導体層の抵抗率よりも下げることができる。
特に、絶縁層１５０と接触しない酸化物半導体層をＣＡＡＣを有する酸化物半導体層とするような場合は、絶縁層１５０と接触する酸化物半導体層を単結晶酸化物半導体層とすることができる。
結晶状態が異なることは、例えば、電子線回折等で確認することができる。
例えば、電子線回折のパターンが異なれば、結晶状態が異なるといえる。
絶縁層１５０と接触しない酸化物半導体層の結晶状態と絶縁層１５０と接触する酸化物半導体層の結晶状態とを異ならせるための手法は限定されない。
例えば、絶縁層１５０と接触しない酸化物半導体層と絶縁層１５０と接触する酸化物半導体層とを同時に形成した後に、絶縁層１５０と接触しない酸化物半導体層又は絶縁層１５０と接触する酸化物半導体層の一方の結晶を破壊することにより、絶縁層１５０と接触しない酸化物半導体層の結晶状態と絶縁層１５０と接触する酸化物半導体層の結晶状態とを異なるものにすることができる。
結晶を破壊する手法として、プラズマ処理、イオンドーピング法、イオン注入法等があるが限定されない。
例えば、絶縁層１５０と接触しない酸化物半導体層の形成方法と絶縁層１５０と接触する酸化物半導体層の形成方法とを異なる方法にすることによって、絶縁層１５０と接触しない酸化物半導体層の結晶状態と絶縁層１５０と接触する酸化物半導体層の結晶状態とを異なるものにすることができる。
「Ａ上にＢ」と記載する場合、Ｂの少なくとも一部がＡよりも上側に位置することを意味する。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１３）
他の実施の形態では、逆スタガ構造のトランジスタについて説明したが、トランジスタの構造は限定されない。
例えば、ソース電極及びドレイン電極をゲート絶縁膜と活性層との間に配置した構造であっても良い。
例えば、順スタガ構造のトランジスタであっても良い。
例えば、ボトムゲート型トランジスタを採用しても良いし、トップゲート型トランジスタを採用しても良いし、活性層の上下にゲート電極を有するダブルゲート型トランジスタを採用しても良い。
ボトムゲート型トランジスタの具体的構造は限定されないし、トップゲート型トランジスタの具体的構造は限定されないし、ダブルゲート型トランジスタの具体的構造は限定されない。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１４）
他の実施の形態では、酸化物半導体層３１０を容量素子の他方の電極又は表示素子の他方の電極として用いる例を示したが、酸化物半導体層３１０を容量素子の一方の電極又は表示素子の一方の電極として用いても良い。
酸化物半導体層３１０を容量素子の一方の電極又は表示素子の一方の電極として用いる場合は、酸化物半導体層３１０をトランジスタと電気的に接続させれば良い。
酸化物半導体層３１０を、容量素子及び表示素子以外の素子（例えば、記憶素子、光電変換素子等）の電極として用いても良い。
酸化物半導体層３１０を表示素子の一方の電極として用いる場合、導電層７０１を設けなくても良い。
酸化物半導体層３１０を表示素子以外の素子（例えば、記憶素子、光電変換素子等）の電極として用いる場合、導電層７０１を設けなくても良い。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態１５）
半導体装置とは、半導体を有する素子を有する装置である。
半導体を有する素子は、例えば、トランジスタ、抵抗素子、容量素子、ダイオード等である。
トランジスタは、電界効果型トランジスタであることが好ましいが限定されない。
トランジスタは、薄膜トランジスタであることが好ましいが限定されない。
半導体装置としては、例えば、表示素子を有する表示装置、記憶素子を有する記憶装置、ＲＦＩＤ、プロセッサ等があるが限定されない。
表示装置としては、液晶素子を有する液晶表示装置、ＥＬ素子を有するＥＬ表示装置、電気泳動素子を有する電気泳動表示装置等があるが限定されない。
他の実施の形態では、主に液晶表示装置について説明したが、酸化物半導体層３１０はいかなる半導体装置にも適用可能である。
本実施の形態に記載された構成の少なくとも一部は、他の実施の形態に記載された構成の少なくとも一部と適宜組み合わせて実施することができる。
１０１ 基板
１０２ 基板
１５０ 絶縁層
２０１ 導電層
２０２ 導電層
２０３ 導電層
２１１ 導電層
２１２ 導電層
２１３ 導電層
２１４ 導電層
２２２ 導電層
３００ 絶縁層
３０１ 酸化物半導体層
３０２ 酸化物半導体層
３０３ 酸化物半導体層
３１０ 酸化物半導体層
５００ 絶縁層
５０１ 導電層
５０２ 導電層
５０３ 導電層
５１１ 導電層
５１２ 導電層
５１３ 導電層
５１４ 導電層
５２１ 導電層
５２２ 導電層
５２３ 導電層
５２４ 導電層
５２５ 導電層
５２６ 導電層
５２７ 導電層
５２８ 導電層
５２９ 導電層
５５０ 導電層
５９９ 導電層
７０１ 導電層
７１１ 導電層
７１２ 導電層
８００ 液晶層
９００ 導電層
８００１ 第１の方向
８００２ 第２の方向
Ｔｒ トランジスタ
Ｌ１ 配線
Ｌ２ 配線
Ｌ３ 配線
Ｌ４ 配線
Ｃ 容量素子
ＬＣ 液晶素子

Claims (5)

  1. 第１のゲート配線と、第２のゲート配線と、
    前記第１のゲート配線上及び前記第２のゲート配線上に接する第１の絶縁層と、
    前記第１の絶縁層上に接し、前記第１のゲート配線と重なる領域を有する第１の半導体層と、
    前記第１の絶縁層上に接し、前記第２のゲート配線と重なる領域を有する第２の半導体層と、
    前記第１の半導体層と接する領域を有する第１の導電層と、
    前記第２の半導体層と接する領域を有する第２の導電層と、
    前記第１の半導体層及び前記第２の半導体層と電気的に接続されたソース配線と、
    前記第１の導電層、前記第２の導電層及び前記ソース配線と同一材料を有する第３の導電層と、
    前記第１の導電層と電気的に接続された、第１の液晶素子の画素電極と、
    前記第２の導電層と電気的に接続された、第２の液晶素子の画素電極と、
    前記第１の液晶素子の画素電極及び前記第２の液晶素子の画素電極と接する第２の絶縁層と、
    前記第２の絶縁層を介して、前記第１の液晶素子の画素電極及び前記第２の液晶素子の画素電極のそれぞれと重なる領域を有する第４の導電層と、を有し、
    前記第１の導電層は、遮光性又は反射性を有し、
    前記第２の導電層は、遮光性又は反射性を有し、
    前記第４の導電層は、前記第１の液晶素子のコモン電極として機能する領域と、前記第２の液晶素子のコモン電極として機能する領域とを有し、
    前記第３の導電層は、前記第１のゲート配線と重なる領域を有し、
    前記第４の導電層は、前記第３の導電層と、前記第１のゲート配線とが重なる領域において、前記第１のゲート配線と重なる領域を有することを特徴とする液晶表示装置。
  2. 第１のゲート配線と、第２のゲート配線と、
    前記第１のゲート配線上及び前記第２のゲート配線上に接する第１の絶縁層と、
    前記第１の絶縁層上に接し、前記第１のゲート配線と重なる領域を有する第１の半導体層と、
    前記第１の絶縁層上に接し、前記第２のゲート配線と重なる領域を有する第２の半導体層と、
    前記第１の半導体層と接する領域を有する第１の導電層と、
    前記第２の半導体層と接する領域を有する第２の導電層と、
    前記第１の半導体層及び前記第２の半導体層と電気的に接続されたソース配線と、
    前記第１の導電層、前記第２の導電層及び前記ソース配線と同一材料を有する第３の導電層と、
    前記第１の導電層と電気的に接続された、第１の液晶素子の画素電極と、
    前記第２の導電層と電気的に接続された、第２の液晶素子の画素電極と、
    前記第１の液晶素子の画素電極及び前記第２の液晶素子の画素電極と接する第２の絶縁層と、
    前記第２の絶縁層を介して、前記第１の液晶素子の画素電極及び前記第２の液晶素子の画素電極のそれぞれと重なる領域を有する第４の導電層と、を有し、
    前記第１の導電層は、遮光性又は反射性を有し、
    前記第２の導電層は、遮光性又は反射性を有し、
    前記第４の導電層は、前記第１の液晶素子のコモン電極として機能する領域と、前記第２の液晶素子のコモン電極として機能する領域とを有し、
    前記第３の導電層は、前記第１のゲート配線と重なる領域を有し、
    前記第４の導電層は、前記第３の導電層と、前記第１のゲート配線とが重なる領域において、前記第１のゲート配線と重なる領域を有し、
    前記ソース配線は、前記第１のゲート配線及び前記第２のゲート配線のそれぞれと交差する領域を有し、
    前記第１のゲート配線と前記第２のゲート配線との間の領域において、前記ソース配線は前記第４の導電層と重なる領域を有さないことを特徴とする液晶表示装置。
  3. 第１のゲート配線と、第２のゲート配線と、
    前記第１のゲート配線上及び前記第２のゲート配線上に接する第１の絶縁層と、
    前記第１の絶縁層上に接し、前記第１のゲート配線と重なる領域を有する第１の半導体層と、
    前記第１の絶縁層上に接し、前記第２のゲート配線と重なる領域を有する第２の半導体層と、
    前記第１の半導体層と接する領域を有する第１の導電層と、
    前記第２の半導体層と接する領域を有する第２の導電層と、
    前記第１の半導体層及び前記第２の半導体層と電気的に接続されたソース配線と、
    前記第１の導電層、前記第２の導電層及び前記ソース配線と同一材料を有する第３の導電層と、
    前記第１の導電層と電気的に接続された、第１の液晶素子の画素電極と、
    前記第２の導電層と電気的に接続された、第２の液晶素子の画素電極と、
    前記第１の液晶素子の画素電極及び前記第２の液晶素子の画素電極と接する第２の絶縁層と、
    前記第２の絶縁層を介して、前記第１の液晶素子の画素電極及び前記第２の液晶素子の画素電極のそれぞれと重なる領域を有する第４の導電層と、を有し、
    前記第１の導電層は、遮光性又は反射性を有し、
    前記第２の導電層は、遮光性又は反射性を有し、
    前記第４の導電層は、前記第１の液晶素子のコモン電極として機能する領域と、前記第２の液晶素子のコモン電極として機能する領域とを有し、
    前記第３の導電層は、全体が前記第１のゲート配線と重なるように配置され、
    前記第４の導電層は、前記第３の導電層と、前記第１のゲート配線とが重なる領域において、前記第１のゲート配線と重なる領域を有することを特徴とする液晶表示装置。
  4. 第１のゲート配線と、第２のゲート配線と、
    前記第１のゲート配線上及び前記第２のゲート配線上に接する第１の絶縁層と、
    前記第１の絶縁層上に接し、前記第１のゲート配線と重なる領域を有する第１の半導体層と、
    前記第１の絶縁層上に接し、前記第２のゲート配線と重なる領域を有する第２の半導体層と、
    前記第１の半導体層と接する領域を有する第１の導電層と、
    前記第２の半導体層と接する領域を有する第２の導電層と、
    前記第１の半導体層及び前記第２の半導体層と電気的に接続されたソース配線と、
    前記第１の導電層、前記第２の導電層及び前記ソース配線と同一材料を有する第３の導電層と、
    前記第１の導電層と電気的に接続された、第１の液晶素子の画素電極と、
    前記第２の導電層と電気的に接続された、第２の液晶素子の画素電極と、
    前記第１の液晶素子の画素電極及び前記第２の液晶素子の画素電極と接する第２の絶縁層と、
    前記第２の絶縁層を介して、前記第１の液晶素子の画素電極及び前記第２の液晶素子の画素電極のそれぞれと重なる領域を有する第４の導電層と、を有し、
    前記第１の導電層は、遮光性又は反射性を有し、
    前記第２の導電層は、遮光性又は反射性を有し、
    前記第４の導電層は、前記第１の液晶素子のコモン電極として機能する領域と、前記第２の液晶素子のコモン電極として機能する領域とを有し、
    前記第３の導電層は、全体が前記第１のゲート配線と重なるように配置され、
    前記第４の導電層は、前記第３の導電層と、前記第１のゲート配線とが重なる領域において、前記第１のゲート配線と重なる領域を有し、
    前記ソース配線は、前記第１のゲート配線及び前記第２のゲート配線のそれぞれと交差する領域を有し、
    前記第１のゲート配線と前記第２のゲート配線との間の領域において、前記ソース配線は前記第４の導電層と重なる領域を有さないことを特徴とする液晶表示装置。
  5. 第１のゲート配線と、第２のゲート配線と、
    前記第１のゲート配線上及び前記第２のゲート配線上に接する第１の絶縁層と、
    前記第１の絶縁層上に接し、前記第１のゲート配線と重なる領域を有する第１の半導体層と、
    前記第１の絶縁層上に接し、前記第２のゲート配線と重なる領域を有する第２の半導体層と、
    前記第１の半導体層と接する領域を有する第１の導電層と、
    前記第２の半導体層と接する領域を有する第２の導電層と、
    前記第１の半導体層及び前記第２の半導体層と電気的に接続されたソース配線と、
    前記第１の導電層及び前記第２の導電層と同一材料を有する第３の導電層と、
    前記第１の導電層と電気的に接続された、第１の液晶素子の画素電極と、
    前記第２の導電層と電気的に接続された、第２の液晶素子の画素電極と、
    前記第１の液晶素子の画素電極及び前記第２の液晶素子の画素電極と接する第２の絶縁層と、
    前記第２の絶縁層を介して、前記第１の液晶素子の画素電極及び前記第２の液晶素子の画素電極のそれぞれと重なる領域を有する第４の導電層と、を有し、
    前記第１の導電層は、遮光性又は反射性を有し、
    前記第２の導電層は、遮光性又は反射性を有し、
    前記第４の導電層は、前記第１の液晶素子のコモン電極として機能する領域と、前記第２の液晶素子のコモン電極として機能する領域とを有し、
    前記第３の導電層は、前記第１のゲート配線と重なる領域を有し、
    前記第４の導電層は、前記第３の導電層と、前記第１のゲート配線とが重なる領域において、前記第１のゲート配線と重なる領域を有することを特徴とする液晶表示装置。
JP2013192770A 2012-09-20 2013-09-18 液晶表示装置 Active JP6244146B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013192770A JP6244146B2 (ja) 2012-09-20 2013-09-18 液晶表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012206461 2012-09-20
JP2012206461 2012-09-20
JP2013192770A JP6244146B2 (ja) 2012-09-20 2013-09-18 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017217925A Division JP6286610B1 (ja) 2012-09-20 2017-11-13 液晶表示装置

Publications (3)

Publication Number Publication Date
JP2014078001A JP2014078001A (ja) 2014-05-01
JP2014078001A5 JP2014078001A5 (ja) 2017-08-10
JP6244146B2 true JP6244146B2 (ja) 2017-12-06

Family

ID=50273550

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2013192770A Active JP6244146B2 (ja) 2012-09-20 2013-09-18 液晶表示装置
JP2017217925A Active JP6286610B1 (ja) 2012-09-20 2017-11-13 液晶表示装置
JP2018018051A Active JP6553759B2 (ja) 2012-09-20 2018-02-05 液晶表示装置
JP2019124983A Active JP6864043B2 (ja) 2012-09-20 2019-07-04 液晶表示装置
JP2021062664A Active JP7233464B2 (ja) 2012-09-20 2021-04-01 半導体装置
JP2023025042A Withdrawn JP2023065493A (ja) 2012-09-20 2023-02-21 液晶表示装置
JP2024047859A Active JP7699258B2 (ja) 2012-09-20 2024-03-25 表示装置
JP2025064858A Active JP7821928B2 (ja) 2012-09-20 2025-04-10 表示装置

Family Applications After (7)

Application Number Title Priority Date Filing Date
JP2017217925A Active JP6286610B1 (ja) 2012-09-20 2017-11-13 液晶表示装置
JP2018018051A Active JP6553759B2 (ja) 2012-09-20 2018-02-05 液晶表示装置
JP2019124983A Active JP6864043B2 (ja) 2012-09-20 2019-07-04 液晶表示装置
JP2021062664A Active JP7233464B2 (ja) 2012-09-20 2021-04-01 半導体装置
JP2023025042A Withdrawn JP2023065493A (ja) 2012-09-20 2023-02-21 液晶表示装置
JP2024047859A Active JP7699258B2 (ja) 2012-09-20 2024-03-25 表示装置
JP2025064858A Active JP7821928B2 (ja) 2012-09-20 2025-04-10 表示装置

Country Status (2)

Country Link
US (1) US8927985B2 (ja)
JP (8) JP6244146B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101930230B1 (ko) * 2009-11-06 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR20130105392A (ko) * 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
KR102447148B1 (ko) 2017-03-13 2022-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Family Cites Families (144)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH07104312B2 (ja) 1986-03-25 1995-11-13 株式会社東芝 攪拌電極装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH0915628A (ja) * 1995-06-30 1997-01-17 Hitachi Ltd 液晶表示装置
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3678587B2 (ja) * 1998-08-05 2005-08-03 株式会社 日立ディスプレイズ 液晶表示装置
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100923707B1 (ko) * 1999-09-07 2009-10-27 가부시키가이샤 히타치세이사쿠쇼 액정표시장치
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW507258B (en) 2000-02-29 2002-10-21 Semiconductor Systems Corp Display device and method for fabricating the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004177545A (ja) * 2002-11-26 2004-06-24 Hitachi Displays Ltd 液晶表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
KR100648011B1 (ko) 2004-12-16 2006-11-23 삼성전자주식회사 의사 차동 전류 모드 수신방법 및 이를 위한 전류 모드수신기
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101050767B1 (ko) 2005-11-15 2011-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP4801569B2 (ja) * 2005-12-05 2011-10-26 株式会社半導体エネルギー研究所 液晶表示装置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5148912B2 (ja) * 2006-04-06 2013-02-20 株式会社半導体エネルギー研究所 液晶表示装置及び半導体装置、並びに電子機器
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
ATE530945T1 (de) * 2006-09-27 2011-11-15 Sharp Kk Aktivmatrixsubstrat und damit ausgestattete flüssigkristallanzeigeanordnung
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7768597B2 (en) * 2006-12-14 2010-08-03 Hannstar Display Corp. Liquid crystal display
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI414864B (zh) * 2007-02-05 2013-11-11 Hydis Tech Co Ltd 邊緣電場切換模式之液晶顯示器
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR20090049659A (ko) * 2007-11-14 2009-05-19 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009180981A (ja) 2008-01-31 2009-08-13 Mitsubishi Electric Corp アクティブマトリックス基板及びその製造方法
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101492106B1 (ko) * 2008-11-25 2015-02-11 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP2010230744A (ja) * 2009-03-26 2010-10-14 Videocon Global Ltd 液晶表示装置及びその製造方法
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
CN102023430B (zh) * 2009-09-17 2012-02-29 京东方科技集团股份有限公司 Ffs型tft-lcd阵列基板及其制造方法
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101695725B1 (ko) * 2009-12-29 2017-01-24 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2012029612A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing semiconductor device
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
US9142568B2 (en) 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR20130106398A (ko) 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
KR101212420B1 (ko) * 2011-02-25 2012-12-13 하이디스 테크놀로지 주식회사 터치센서 내장형 액정표시장치 및 그 제조 방법
KR20130105392A (ko) 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9166054B2 (en) 2012-04-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN108054175A (zh) 2012-08-03 2018-05-18 株式会社半导体能源研究所 半导体装置
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824B4 (de) 2012-08-28 2024-10-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance

Also Published As

Publication number Publication date
JP2024096715A (ja) 2024-07-17
JP7699258B2 (ja) 2025-06-26
US8927985B2 (en) 2015-01-06
JP2023065493A (ja) 2023-05-12
JP7233464B2 (ja) 2023-03-06
JP2019208034A (ja) 2019-12-05
US20140077208A1 (en) 2014-03-20
JP6553759B2 (ja) 2019-07-31
JP2021119603A (ja) 2021-08-12
JP2018055114A (ja) 2018-04-05
JP2014078001A (ja) 2014-05-01
JP6286610B1 (ja) 2018-02-28
JP2018101145A (ja) 2018-06-28
JP6864043B2 (ja) 2021-04-21
JP2025111520A (ja) 2025-07-30
JP7821928B2 (ja) 2026-02-27

Similar Documents

Publication Publication Date Title
JP7233464B2 (ja) 半導体装置
JP7761783B2 (ja) 半導体装置
US8405084B2 (en) Organic light emitting diode display and method for manufacturing the same
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
JP7152448B2 (ja) ディスプレイ装置
CN104681623B (zh) 氧化物薄膜晶体管及包括氧化物薄膜晶体管的阵列基板
KR102792804B1 (ko) 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법
CN103681751A (zh) 薄膜晶体管阵列基板及其制造方法
KR102651358B1 (ko) 미러 기판의 제조 방법 및 이를 갖는 표시 장치
TWI572020B (zh) 陣列基板以及其製作方法
US11476282B2 (en) Active matrix substrate and method for manufacturing same
EP4618717A2 (en) Thin film transistor and display device including the same
CN104094409B (zh) 半导体装置及其制造方法
JP2019169606A (ja) アクティブマトリクス基板およびその製造方法
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR20130120456A (ko) 트랜지스터 제조 방법, 트랜지스터, 어레이 기판 및 디스플레이 장치
KR20160118403A (ko) 미러 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US11832486B2 (en) Semiconductor device, display panel, and display device including the same
KR102865108B1 (ko) 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법
KR20160106278A (ko) 산화물 박막트랜지스터를 포함하는 표시장치용 어레이기판 및 그 제조방법
KR101054340B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP6671155B2 (ja) 薄膜トランジスタ基板
JP2008021719A (ja) 薄膜トランジスタ装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170629

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170719

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171113

R150 Certificate of patent or registration of utility model

Ref document number: 6244146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250