CN104681623B - 氧化物薄膜晶体管及包括氧化物薄膜晶体管的阵列基板 - Google Patents

氧化物薄膜晶体管及包括氧化物薄膜晶体管的阵列基板 Download PDF

Info

Publication number
CN104681623B
CN104681623B CN201410688146.XA CN201410688146A CN104681623B CN 104681623 B CN104681623 B CN 104681623B CN 201410688146 A CN201410688146 A CN 201410688146A CN 104681623 B CN104681623 B CN 104681623B
Authority
CN
China
Prior art keywords
semiconductor layer
oxide
layer
oxide semiconductor
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410688146.XA
Other languages
English (en)
Other versions
CN104681623A (zh
Inventor
杨熙正
扈源俊
金娥罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN104681623A publication Critical patent/CN104681623A/zh
Application granted granted Critical
Publication of CN104681623B publication Critical patent/CN104681623B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种氧化物薄膜晶体管(TFT)，该氧化物TFT包括：包括第一半导体层和在该第一半导体层上的第二半导体层的氧化物半导体层；在氧化物半导体层上的栅绝缘层；在栅绝缘层上的栅极；在栅极上的层间绝缘层；以及在层间绝缘层上且与氧化物半导体层接触的源极和漏极，其中第一半导体层的第一反射系数比第二半导体层的第二反射系数大。

Description

氧化物薄膜晶体管及包括氧化物薄膜晶体管的阵列基板
本申请要求享有于2013年11月26日提交的韩国专利申请第10-2013-0144359号的权益，通过引用将该申请并入本申请。
技术领域
本发明涉及薄膜晶体管(TFT)，尤其涉及具有优良的特性和提高的可靠性的氧化物TFT及包括该氧化物TFT的阵列基板。
背景技术
随着社会进入信息时代，将全部种类的电信号表现为可视图像的显示装置领域得到了快速发展。特别地，具有重量轻、薄和低功耗的特性的作为平板显示装置的液晶显示(LCD)装置或有机发光二极管(OLED)显示装置被开发用作为阴极射线管类型的显示装置的替代。
包括作为开关元件的薄膜晶体管(TFT)的LCD装置被称作有源矩阵LCD(AM-LCD)装置，由于AM-LCD装置具有高分辨率和显示移动图像的优良特性，因此AM-LCD装置被广泛使用。
另一方面，因为OLED装置具有高亮度、低功耗和高对比度的优良特性，所以OLED显示装置被广泛使用。此外，OLED显示装置具有高响应速率、低生产成本及类似的优点。OLED不需要背光，以致能提供薄且重量轻的装置。
LCD装置和OLED显示装置都需要作为开关元件以用于控制每个像素区域的导通和断开的薄膜晶体管(TFT)。此外，OLED装置需要作为驱动元件以用于驱动每个像素区域中的发光二极管的另一个TFT。
包括非晶硅半导体层的TFT已被广泛使用。
最近，为了满足大尺寸和高分辨率的要求，需要具有更快的信号处理、更稳定的操作和耐用性更好的TFT。然而，使用非晶硅的TFT具有相对低的迁移率，例如小于1cm2/Vsec，这对大尺寸和高分辨率OLED显示装置存在限制。
因此，引入了包括氧化物半导体材料的有源层的氧化物TFT，该氧化物TFT具有优良的电学特性，例如迁移率和截止电流。
图1是现有技术的氧化物TFT的示意截面图。
如图1所示，氧化物TFT包括栅极21、栅绝缘层30、氧化物半导体层40、蚀刻终止层50、源极62以及漏极64。
栅极21形成在基板(未图示)上。栅绝缘层30覆盖栅极21。
氧化物半导体层40形成在栅绝缘层30上且与栅极21对应。氧化物半导体层40由氧化物半导体材料形成。
蚀刻终止层50形成在氧化物半导体层40上且与氧化物半导体层40的中心对应。由于氧化物半导体层容易被蚀刻剂损坏，所述蚀刻剂用于为形成源极62和漏极64而蚀刻金属层，因此蚀刻终止层50保护氧化物半导体层40。氧化物半导体层40的两端被暴露。
源极62和漏极64分别与氧化物半导体层40的两端连接且彼此间隔开。
TFT包括氧化物半导体层40，以致TFT的特性得到改善。
然而，氧化物半导体层40容易被光损坏。当氧化物TFT被用于LCD装置时，氧化物半导体层40被暴露到环境光。当氧化物TFT被用于OLED显示装置时，氧化物半导体层40被暴露到环境光和来自发光二极管的光。因此，氧化物TFT的特性退化。
发明内容
因此，本发明涉及一种基本上避免了由于现有技术的局限和缺陷导致的一个或多个问题的氧化物TFT及包括该氧化物TFT的阵列基板。
本发明的目的是提供具有优良的特性和改进的可靠性的氧化物TFT。
本发明的另一目的是提供包括所述氧化物TFT的阵列基板。
本发明额外的优点和特征将在下面的描述中列出，一部分将由所述描述变得显而易见，或者可通过实施本发明而知晓。本发明的这些目的以及其他优点可通过本说明书、权利要求书以及附图中具体指出的结构来实现和获得。
为了获得这些和其他优点，并且根据本发明的目的，如此处具体和概括地描述的那样，本发明提供一种氧化物薄膜晶体管(TFT)，该氧化物TFT包括：包括第一半导体层和在第一半导体层上的第二半导体层的氧化物半导体层；在氧化物半导体层上的栅绝缘层；在栅绝缘层上的栅极；在栅极上的层间绝缘层；以及在层间绝缘层上且接触氧化物半导体层的源极和漏极，其中第一半导体层的第一反射系数大于第二半导体层的第二反射系数。
在本发明的另一方面中，本发明提供一种氧化物薄膜晶体管(TFT)，该氧化物薄膜TFT包括：第一栅极；在第一栅极上的栅绝缘层；包括第一至第三半导体层的氧化物半导体层；接触氧化物半导体层的第一部分的源极；接触氧化物半导体层的第二部分的漏极；在源极和漏极上的钝化层；在钝化层上的第二栅极，其中第三半导体层位于第一半导体层与第二半导体层之间且具有比第一半导体层和第二半导体层小的反射系数。
在本发明的另一方面中，本发明提供一种用于显示装置的阵列基板，该阵列基板包括：在基板上包括第一半导体层和第二半导体层的氧化物半导体层；在氧化物半导体层上的栅绝缘层；在栅绝缘层上的栅极；在栅极上的层间绝缘层；在层间绝缘层上且接触氧化物半导体层的源极和漏极；在源极和漏极上且包括漏极接触孔的钝化层；以及在钝化层上且通过漏极接触孔而接触漏极的像素电极，其中第一半导体层的第一反射系数大于第二半导体层的反射系数。
在本发明的另一方面中，本发明提供一种用于显示装置的阵列基板，该阵列基板包括：在基板上的第一栅极；在第一栅极上的栅绝缘层；包括第一至第三半导体层的氧化物半导体层；接触氧化物半导体层的第一部分的源极；接触氧化物半导体层的第二部分的漏极；在源极和漏极上的第一钝化层；在第一钝化层上的第二栅极；在第二栅极上且包括漏极接触孔的第二钝化层；在第二钝化层上且通过漏极接触孔接触漏极的像素电极，其中第三半导体层位于第一半导体层与第二半导体层之间且具有比第一半导体层和第二半导体层小的反射系数。
应该理解的是，前述概括描述和下面的详细描述是示例性的和说明性的，且旨在对要求保护的发明提供进一步的说明。
附图说明
附图被包括在内以提供对于本发明的进一步的理解，它们被并入并构成本说明书的一部分；附图示出本发明的实施方式并与说明书一起用于解释本发明的原理。
图1是现有技术的氧化物TFT的示意截面图。
图2是根据本发明的第一实施方式的氧化物TFT的示意截面图。
图3是根据本发明的第二实施方式的氧化物TFT的示意截面图。
图4是根据本发明的第三实施方式的氧化物TFT的示意截面图。
图5A至图5E是图示根据本发明的第三实施方式的阵列基板的显示区域的制造工艺的截面图。
图6是示出根据等离子体条件的氧化物半导体层的表面的曲线图。
图7A至图7C是图示漏极电流相对于栅极电压的曲线图。
图8是根据本发明的第四实施方式的氧化物TFT的示意截面图。
具体实施方式
现在将详细参考优选实施方式，这些实施方式的实例在附图中被示出。
图2是根据本发明的第一实施方式的氧化物TFT的示意截面图。
如图2所示，氧化物TFT 100包括栅极121、栅绝缘层130、氧化物半导体层140、蚀刻终止层150、源极162以及漏极164。
栅极121形成在基板(未图示)上且由低阻材料形成，例如铝(Al)、铜(Cu)、金(Au)、银(Ag)、钛(Ti)、铬(Cr)、钨(W)、铊(Ta)、钼(Mo)及它们的钙(Ca)、镁(Mg)、锌(Zn)、Ti、Mo、镍(Ni)、锰(Mn)、锆(Zr)、镉(Cd)、Au、Ag、钴(Co)、铟(In)、Ta、铪(Hf)、W和Cr合金。栅绝缘层130覆盖栅极121。栅绝缘层130由无机绝缘材料形成，例如氧化硅或氮化硅。
氧化物半导体层140形成在栅绝缘层130上且与栅极121对应。氧化物半导体层140由氧化物半导体材料形成，例如氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铟锌(IZO)、氧化铟镓(IGO)或氧化铟铝锌(IAZO)。
氧化物半导体层140包括第一半导体层142和第二半导体层144。氮(N2)或硫(S)被掺入氧化物半导体材料中以形成第二半导体层144。因此，第二半导体层144具有比第一半导体层142的第一反射系数大的第二反射系数。
蚀刻终止层150形成在氧化物半导体层140上且与氧化物半导体层140的中心对应。由于氧化物半导体层容易被蚀刻剂损坏，所述蚀刻剂用于为形成源极162和漏极164而蚀刻金属层，因此蚀刻终止层150保护氧化物半导体层140。氧化物半导体层140的两端被暴露。例如，蚀刻终止层150可由无机绝缘材料形成，例如氧化硅或氮化硅。
源极162和漏极164分别与氧化物半导体层140的两端连接且彼此间隔开。源极162和漏极164中的每一个由低阻材料形成，例如铝(Al)、铜(Cu)、金(Au)、银(Ag)、钛(Ti)、铬(Cr)、钨(W)、铊(Ta)、钼(Mo)及它们的钙(Ca)、镁(Mg)、锌(Zn)、Ti、Mo、镍(Ni)、锰(Mn)、锆(Zr)、镉(Cd)、Au、Ag、钴(Co)、铟(In)、Ta、铪(Hf)、W和Cr合金。
TFT包括氧化物半导体层140，以致TFT的特性得到改善。在由本征氧化物半导体材料形成的第一半导体层142中生成沟道，以致氧化物TFT 100的电学特性得到改善。此外，由于氧化物半导体层140的第二半导体层144具有相对高的反射系数，因此阻挡了照射到氧化物半导体层140的光。因此，在没有额外的遮光层或挡光层的情况下避免了对氧化物半导体层140的损坏。
然而，当N2或S掺杂层被设置在作为上层的第二半导体层144处时，第二半导体层144接触源极162和漏极164，源极162和漏极164中的每一个与氧化物半导体层140之间的接触特性退化。
图3是根据本发明的第二实施方式的氧化物TFT的示意截面图。
如图3所示，氧化物TFT 100包括栅极121、栅绝缘层130、氧化物半导体层140、蚀刻终止层150、源极162以及漏极164。
栅极121形成在基板(未图示)上且由低阻材料形成，例如铝(Al)、铜(Cu)、金(Au)、银(Ag)、钛(Ti)、铬(Cr)、钨(W)、铊(Ta)、钼(Mo)及它们的钙(Ca)、镁(Mg)、锌(Zn)、Ti、Mo、镍(Ni)、锰(Mn)、锆(Zr)、镉(Cd)、Au、Ag、钴(Co)、铟(In)、Ta、铪(Hf)、W和Cr合金。栅绝缘层130覆盖栅极121。栅绝缘层130由无机绝缘材料形成，例如氧化硅或氮化硅。
氧化物半导体层140形成在栅绝缘层130上且与栅极121对应。氧化物半导体层140由氧化物半导体材料形成，例如氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铟锌(IZO)、氧化铟镓(IGO)或氧化铟铝锌(IAZO)。
氧化物半导体层140包括第一半导体层142和第二半导体层144。N2或S被掺入氧化物半导体材料中以形成第一半导体层142。因此，第一半导体层142具有比第二半导体层144的第二反射系数大的第一反射系数。
蚀刻终止层150形成在氧化物半导体层140上且与氧化物半导体层140的中心对应。由于氧化物半导体层容易被蚀刻剂损坏，所述蚀刻剂用于为形成源极162和漏极164而蚀刻金属层，因此蚀刻终止层150保护氧化物半导体层140。氧化物半导体层140的两端被暴露。例如，蚀刻终止层150可由无机绝缘材料形成，例如氧化硅或氮化硅。
源极162和漏极164分别与氧化物半导体层140的两端连接且彼此间隔开。源极162和漏极164中的每一个由低阻材料形成，例如铝(Al)、铜(Cu)、金(Au)、银(Ag)、钛(Ti)、铬(Cr)、钨(W)、铊(Ta)、钼(Mo)及它们的钙(Ca)、镁(Mg)、锌(Zn)、Ti、Mo、镍(Ni)、锰(Mn)、锆(Zr)、镉(Cd)、Au、Ag、钴(Co)、铟(In)、Ta、铪(Hf)、W和Cr合金。
TFT包括氧化物半导体层140，以致TFT的特性得到改善。由于N2或S掺杂层设于第一半导体层142处，因此源极162和漏极164中的每一个与氧化物半导体层140之间的接触特性没有退化。然而，在由N2或S掺杂的氧化物半导体材料形成的第一半导体层142中生成沟道，以致氧化物TFT 100的电学特性退化。
图4是根据本发明的第三实施方式的氧化物TFT的示意截面图。
如图4所示，氧化物TFT 200包括氧化物半导体层230、栅绝缘层240、栅极250、层间绝缘层255、源极262以及漏极264。
氧化物半导体层230设置在基板201上且包含氧化物半导体材料。氧化物半导体层230包括第一半导体层232和在第一半导体层232上的第二半导体层234。第二半导体层234包括在中心处的第一区域234a和在第一区域234a的两侧的第二区域234b和第三区域234c。
或者，缓冲层(未图示)可设置在基板201上，氧化物半导体层230可设置在缓冲层上。缓冲层可由无机绝缘材料形成，例如氧化硅或氮化硅。当氧化物半导体层230直接设置在玻璃基板201上时，碱离子可从基板201扩散到氧化物半导体层230中，以致氧化物TFT200的特性可退化。因此，通过在基板201与氧化物半导体层230之间形成缓冲层，避免了碱离子从玻璃基板201扩散到氧化物半导体层230中。可省略该缓冲层。
另一方面，基板201可以是柔性塑料基板。在这种情形中，基板201可包含聚醚砜(polyethersulphone；PES)、聚丙烯酸酯(polyacrylate；PAR)、聚醚酰亚胺(polyetherimide；PEI)、聚萘二甲酸乙二醇酯(polyethyelenennapthalate；PEB)、聚乙烯对苯二酸酯(polyethyeleneterepthalate；PET)、聚苯硫醚(polyphenylene sulfide；PPS)、聚烯丙基(polyallylate)、聚酰亚胺、聚碳酸酯(PC)、三乙酸纤维素(cellulose tri-acetate；TAC)或醋酸丙酸纤维素(cellulose acetate propinonate；CAP)。
栅绝缘层240设置在氧化物半导体层230上且由无机绝缘材料形成，例如氧化硅或氮化硅。栅极250设置在栅绝缘层240上且由低阻材料形成，例如铝(Al)、铜(Cu)、金(Au)、银(Ag)、钛(Ti)、铬(Cr)、钨(W)、铊(Ta)、钼(Mo)及它们的钙(Ca)、镁(Mg)、锌(Zn)、Ti、Mo、镍(Ni)、锰(Mn)、锆(Zr)、镉(Cd)、Au、Ag、钴(Co)、铟(In)、Ta、铪(Hf)、W和Cr合金。栅极250与氧化物半导体层230对应。
尽管未图示，但可在栅绝缘层240上形成沿第一方向延伸且与栅极250连接的栅线。
层间绝缘层255设置在栅极250和基板201上。层间绝缘层255包括分别暴露氧化物半导体层230的第二区域234b和第三区域234c的第一半导体接触孔257和第二半导体接触孔258。
图4图示栅绝缘层240具有实质上与栅极250相同的岛状。或者，栅绝缘层240可设置在基板201的整个表面上。在这种情形中，第一半导体接触孔257和第二半导体接触孔258可穿过层间绝缘层255和栅绝缘层240而形成。
源极262和漏极264设置在层间绝缘层255上且分别通过第一半导体接触孔257和第二半导体接触孔258接触氧化物半导体层230的第二区域234b和第三区域234c。源极262和漏极264彼此间隔开。源极262和漏极264由低阻材料形成，例如铝(Al)、铜(Cu)、金(Au)、银(Ag)、钛(Ti)、铬(Cr)、钨(W)、铊(Ta)、钼(Mo)及它们的钙(Ca)、镁(Mg)、锌(Zn)、Ti、Mo、镍(Ni)、锰(Mn)、锆(Zr)、镉(Cd)、Au、Ag、钴(Co)、铟(In)、Ta、铪(Hf)、W和Cr合金。
尽管未图示，但沿第二方向延伸且与源极262连接的数据线被设置在层间绝缘层255上。数据线与栅线交叉以界定像素区域。
此外，钝化层(未图示)设置在氧化物TFT 200上。钝化层包括暴露漏极264的漏极接触孔。通过漏极接触孔而与漏极264接触的像素电极(未图示)被设置在每个像素区域中的钝化层上。
氧化物TFT 200和像素电极构成用于显示装置(例如LCD装置或OLED显示装置)的阵列基板。当阵列基板被用于OLED显示装置时，另一TFT被进一步形成。
图4中所示的氧化物TFT 200可被认为是共面结构。在这种情形中，氧化物半导体层230的下表面可被暴露至背光单元或环境光。为了避免氧化物半导体层230受光的损坏，需要在氧化物半导体层230下面的遮光层。
然而，在本发明中，在没有额外的遮光层的情况下避免了光对氧化物半导体层230的损坏。
在本发明的氧化物半导体层230中，第一半导体层232具有比第二半导体层234的第二反射系数大的第一反射系数。第一半导体层232用作遮光层且用作避免碱离子从基板201扩散的缓冲层。因此，在基板201上不需要额外的缓冲层。
第一半导体层232和第二半导体层234包括氧化物半导体层或由氧化物半导体层形成，例如氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铟锌(IZO)、氧化铟镓(IGO)或氧化铟铝锌(IAZO)。此外，第一半导体层232进一步包含硫(S)且包括或不包含硼(B)、碳(C)、氟(F)、氦(He)、硅(Si)、磷(P)、锗(Ge)、砷(As)、碲(Te)和硒(Se)至少之一。
可使用包含具有硫的氧化物半导体材料的靶材沉积第一半导体层232。或者可通过沉积氧化物半导体材料和掺杂硫来形成第一半导体层232。第一半导体层232可以是半透明的。
或者，第一半导体层232可由金属氮化物化合物形成，例如氮化铜(CuNx)或氮化锌(ZnN)，或由金属氧化物形成，例如Cu2O。即，第一半导体层232可由与第二半导体层234不同的材料形成。
由于在第二半导体层234上生成沟道，第二半导体层234由本征氧化物半导体材料形成，因此氧化物TFT 200的电学特性得到改善。此外，由于光被第一半导体层232阻挡，因此避免了对沟道的损坏。另外，当硫被掺入到第一半导体层232中时，在第二半导体层234中形成硫离子，以进一步保证氧化物TFT 200的稳定性。或者，N2可与硫一起或不与硫一起被沉积。此外，因为源极262和漏极264接触第二半导体层234，所以没有接触问题。
图5A至图5E是图示根据本发明的第三实施方式的阵列基板的显示区域的制造工艺的截面图。
如图5A中所示，沉积氧化物半导体材料，例如氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铟锌(IZO)、氧化铟镓(IGO)或氧化铟铝锌(IAZO)，并掺杂硫以在基板201上形成掺杂的氧化物半导体层232a。可通过SF6等离子体工艺执行硫掺杂。此外，硼(B)、碳(C)、氟(F)、氦(He)、硅(Si)、磷(P)、锗(Ge)、砷(As)、碲(Te)和硒(Se)至少之一可与硫一起掺杂。
或者，将包含氧化物半导体材料和硫并包括或不包含硼(B)、碳(C)、氟(F)、氦(He)、硅(Si)、磷(P)、锗(Ge)、砷(As)、碲(Te)和硒(Se)至少之一的靶材装载在溅射腔室内并执行沉积工艺以形成掺杂的半导体层232a。在这种情形中，可在SF6气体的条件下执行沉积工艺。SF6气体在室温下是无色无味无毒气体，并且在约500℃的温度下具有热稳定性。
然后，通过使用氧化物半导体材料的溅射靶材而在掺杂的氧化物半导体层232a上形成本征氧化物半导体层(未图示)。
然后，如图5B所示，通过掩模工艺来图案化本征氧化物半导体层和(图5A的)掺杂的氧化物半导体层232a以形成氧化物半导体层230的第一半导体层232和第二半导体层234。
由于第一半导体层232是硫掺杂层，因此第一半导体层232的第一蚀刻速率比第二半导体层234的第二蚀刻速率低或慢。即，当使用能够蚀刻氧化物半导体材料(例如IGZO)的蚀刻剂蚀刻本征氧化物半导体层和(图5A的)掺杂氧化物半导体层232a时，第一半导体层232具有比第二半导体层234大的第一宽度。例如，蚀刻剂可包含过氧化氢(H2O2)。因此，从基板201的方向到第二半导体层234的光被第一半导体层232完全阻挡。
或者，当第一半导体层232不包含硫时，第一半导体层232的蚀刻速率比第二半导体层234的蚀刻速率高或快。在这种情形中，当使用单个掩模工艺蚀刻第一半导体层232和第二半导体层234时，第一半导体层232具有比第二半导体层234小的宽度，以致第二半导体层234可被暴露至光。为了避免这个问题，应当用不同的掩模工艺来图案化第一半导体层232和第二半导体层234。
然而，当第一半导体层232包含硫时，即使使用单个掩模工艺来蚀刻第一半导体层232和第二半导体层234，第二半导体层234也被第一半导体层232全部或完全遮蔽。因此，简化了制造工艺并降低了生产成本。或者，第一半导体层232可具有与第二半导体层234相同的宽度。即，第一半导体层232具有等于或大于第二半导体层234的宽度。
然后，如图5C所示，第一绝缘层(未图示)形成在包括氧化物半导体层230的基板201上。第一绝缘层可由氧化硅或氮化硅形成。第一金属层(未图示)形成在第一绝缘层上。第一金属层可由以下至少之一形成：铝(Al)、铜(Cu)、金(Au)、银(Ag)、钛(Ti)、铬(Cr)、钨(W)、铊(Ta)、钼(Mo)及它们的钙(Ca)、镁(Mg)、锌(Zn)、Ti、Mo、镍(Ni)、锰(Mn)、锆(Zr)、镉(Cd)、Au、Ag、钴(Co)、铟(In)、Ta、铪(Hf)、W和Cr合金。
通过掩模工艺来蚀刻第一绝缘层和第一金属层以形成栅绝缘层240和栅极250。栅极250与第二半导体层234的第一区域234c对应。
然后，如图5D所示，第二绝缘层(未图示)形成在包括栅极250的基板201上。第二绝缘层被图案化以形成包括第一半导体接触孔257和第二半导体接触孔258的层间绝缘层255。第二半导体层234的第二区域234b和第三区域234c分别通过第一半导体接触孔257和第二半导体接触孔258而暴露。
然后，如图5E所示，第二金属层(未图示)形成在包括层间绝缘层255的基板201上。通过掩模工艺图案化第二金属层以形成彼此间隔开的源极262和漏极264。源极262和漏极264分别通过第一半导体接触孔257和第二半导体接触孔258接触第二区域234b和第三区域234c。第二金属层可由与第一金属层相同的材料形成。
由以上工艺制造本发明的氧化物TFT 200。
尽管未图示，但与栅极250连接的栅线也形成在栅绝缘层240上，与栅线交叉且与源极连接的数据线形成在层间绝缘层255上。
此外，第三绝缘层形成在包括源极262和漏极264的基板201上，第三绝缘层被图案化以形成包括漏极接触孔的钝化层。形成并图案化导电材料层以在钝化层上形成通过漏极接触孔而与漏极264接触的像素电极。因此，制造了用于显示装置的阵列基板。
图6是示出根据等离子体条件的氧化物半导体层的表面的曲线图。图6中的曲线图是通过在N2等离子体、O2等离子体和SF6等离子体(SF6+O2)的条件下沉积氧化物半导体层而获得的。参照图6解释在以上等离子体条件下沉积的氧化物半导体层的表面中的反应性。
当用N2等离子体处理氧化物半导体层时，曲线图不位于正常的结合能范围内而是向一侧移动。
当用O2等离子体处理氧化物半导体层时，在氧化物半导体层的表面产生O2吸收，以致氧化物半导体层的表面是不稳定的。
然而，当用SF6等离子体处理氧化物半导体层时，曲线图没有移动且氧化物半导体层的表面是稳定的。即，氧化物半导体层具有相对低的反应性。
图7A至图7C是图示漏极电流相对于栅极电压的曲线图。图7A是在现有技术的氧化物TFT中的曲线图，图7B是在具有图4的结构的氧化物TFT中的曲线图，其中第一半导体层被掺有H2。图7C是在具有图4的结构的氧化物中TFT的曲线图，其中第一半导体层被掺有硫。
在图7A中，TFT的阈值电压是不均匀的，具有-10V至0V之间的范围。在图7B中，TFT的阈值电压具有-4V至0V之间的范围。然而TFT在“G”部分中具有快速特性改变。
然而，在图7C中，本发明的氧化物TFT具有在-3V至0V之间的范围内的阈值电压和均匀的特性。
图8是根据本发明的第四实施方式的氧化物TFT的示意截面图。
如图8所示，氧化物TFT 300包括第一栅极322、栅绝缘层330、氧化物半导体层340、蚀刻终止层345、源极352、漏极354、钝化层360以及第二栅极372。
栅极322形成在基板(未图示)上且由低阻材料形成，例如铝(Al)、铜(Cu)、金(Au)、银(Ag)、钛(Ti)、铬(Cr)、钨(W)、铊(Ta)、钼(Mo)及它们的钙(Ca)、镁(Mg)、锌(Zn)、Ti、Mo、镍(Ni)、锰(Mn)、锆(Zr)、镉(Cd)、Au、Ag、钴(Co)、铟(In)、Ta、铪(Hf)、W和Cr合金、透明导电材料氧化铟锡(ITO)或氧化铟锌(IZO)或半透明导电材料。
栅绝缘层330设置在第一栅极322上且由无机绝缘材料形成，例如氧化硅或氮化硅。
氧化物半导体层340设置在栅绝缘层330上且包括第一至第三半导体层342、344和346以形成三层结构。即，第一半导体层342设置在栅绝缘层330上，第三半导体层346位于在第一半导体层342与第二半导体层344之间。第一半导体层342和第二半导体层344中的每个半导体层具有等于或大于第三半导体层346的宽度。
第一至第三半导体层342、344和346中的每个半导体层包含氧化物半导体材料，例如氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铟锌(IZO)、氧化铟镓(IGO)或氧化铟铝锌(IAZO)。此外，第一半导体层342和第二半导体层344进一步包含硫并包括或不包含以下至少之一：硼(B)、碳(C)、氟(F)、氦(He)、硅(Si)、磷(P)、锗(Ge)、砷(As)、碲(Te)和硒(Se)。
可使用包含氧化物半导体材料且具有硫的靶材沉积第一半导体层342和第二半导体层344。或者，可通过沉积氧化物半导体材料和掺杂硫来形成第一半导体层342和第二半导体层344。由于在单个工艺腔室中并且通过使用相同的氧化物半导体材料靶材来形成第一至第三半导体层342、344和346，因此简化了制造工艺并降低了生产成本。第一半导体层342和第二半导体层344可以是半透明的。
或者，第一半导体层342和第二半导体层344可由金属氮化物化合物形成，例如氮化铜(CuNx)或氮化锌(ZnN)，或由金属氧化物形成，例如Cu2O。即，第一半导体层342和第二半导体层344可由与第三半导体层346不同的材料形成。
在本发明的氧化物半导体层340中，第一半导体层342和第二半导体层344具有比第三半导体层346的反射系数大的反射系数。因此，第一半导体层342和第二半导体层344用作遮光层。
位于第一半导体层342与第二半导体层344之间且由本征氧化物半导体材料形成的第三半导体层346用作沟道。
蚀刻终止层345设置在第二半导体层344上且包括分别暴露第二半导体层344的两端的第一半导体接触孔347和暴露第二半导体层344的中心的第二半导体接触孔348。蚀刻终止层345可由无机绝缘材料形成，例如氧化硅或氮化硅。
蚀刻终止层345保护氧化物半导体层340，以便避免用于源极352和漏极354的蚀刻剂对氧化物半导体层340的损坏。
源极352和漏极354形成在蚀刻终止层345上。源极352通过第一半导体接触孔347接触氧化物半导体层340，漏极354通过第二半导体接触孔348接触氧化物半导体层340。图8图示两个源极因为源极352呈“U”形。
钝化层360形成在源极352和漏极354上。钝化层360可由无机绝缘材料形成，例如氧化硅或氮化硅。
第二栅极372设置在钝化层360上且与氧化物半导体层340对应。第二栅极372包含与第一栅极322相同的材料。或者，第二栅极372可包含与第一栅极322不同的材料。第二栅极372连接至第一栅极322。
此外，另一钝化层(未图示)设置在氧化物TFT 300上。另一钝化层包括暴露漏极354的漏极接触孔。通过漏极接触孔而与漏极354接触的像素电极(未图示)被设置在每个像素区域中的另一钝化层上。
在本发明中，由于第一半导体层342和第二半导体层344中的每一个半导体层用作遮光层，因此即使第一半导体层342和第二半导体层344是透明的，也会避免光对氧化物半导体层340，即第三半导体层346的损坏。因此，减小了对第一栅极322和第二栅极372的材料的限制。
此外，氧化物TFT具有双栅结构和三层半导体结构，其中中间层，即第三半导体层346包含本征氧化物半导体材料，第三半导体层346用作沟道。即，沟道是沿着箭头“A”产生的。
当三层半导体结构与单栅结构一起使用时，在第一半导体层342或第二半导体层344中产生沟道。在这种情形中，氧化物TFT 300的电学特性退化。
本发明的包括氧化物TFT的阵列基板能被用于各种LCD装置或用于OLED显示装置，所述各种LCD装置例如是垂直定向模式、面内切换模式或边缘场切换模式。
对于本领域的技术人员显而易见的是，在不背离本发明的精神或范围的情况下，能在本发明中作出各种修改和变型。因此，旨在使本发明覆盖本发明的这些修改和变型，只要这些修改和变型落在所附权利要求书及其等同物的范围内。

Claims (20)

1.一种氧化物薄膜晶体管，包括：
氧化物半导体层，所述氧化物半导体层包括第一半导体层和在所述第一半导体层上的第二半导体层；
在所述氧化物半导体层上的栅绝缘层；
在所述栅绝缘层上的栅极；
在所述栅极上的层间绝缘层；以及
在所述层间绝缘层上且接触所述氧化物半导体层的源极和漏极，
其中所述第一半导体层的第一反射系数比所述第二半导体层的第二反射系数大。
2.根据权利要求1所述的薄膜晶体管，其中所述第一半导体层包含以硫(S)掺杂的第一氧化物半导体材料，所述第二半导体层包含第二氧化物半导体材料。
3.根据权利要求2所述的薄膜晶体管，其中所述第一半导体层进一步包含以下至少之一：硼(B)、碳(C)、氟(F)、氦(He)、硅(Si)、磷(P)、锗(Ge)、砷(As)、碲(Te)和硒(Se)。
4.根据权利要求2所述的薄膜晶体管，其中所述第一氧化物半导体材料和所述第二氧化物半导体材料中的每一氧化物半导体材料包含氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铟锌(IZO)、氧化铟镓(IGO)或氧化铟铝锌(IAZO)。
5.根据权利要求1所述的薄膜晶体管，其中所述第一半导体层具有等于或大于所述第二半导体层的宽度。
6.一种氧化物薄膜晶体管，包括：
第一栅极；
在所述第一栅极上的栅绝缘层；
包括第一半导体层、第二半导体层和第三半导体层的氧化物半导体层；
与所述氧化物半导体层的第一部分接触的源极；
与所述氧化物半导体层的第二部分接触的漏极；
在所述源极和所述漏极上的钝化层；以及
在所述钝化层上的第二栅极，
其中所述第三半导体层位于所述第一半导体层与所述第二半导体层之间且具有比所述第一半导体层和所述第二半导体层小的反射系数。
7.根据权利要求6所述的薄膜晶体管，其中所述第一半导体层和所述第二半导体层中的每个半导体层包含以硫(S)掺杂的第一氧化物半导体材料，所述第三半导体层包含第二氧化物半导体材料。
8.根据权利要求7所述的薄膜晶体管，其中所述第一半导体层进一步包含以下至少之一：硼(B)、碳(C)、氟(F)、氦(He)、硅(Si)、磷(P)、锗(Ge)、砷(As)、碲(Te)和硒(Se)。
9.根据权利要求7所述的薄膜晶体管，其中所述第一氧化物半导体材料和所述第二氧化物半导体材料中的每一氧化物半导体材料包含氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铟锌(IZO)、氧化铟镓(IGO)或氧化铟铝锌(IAZO)。
10.根据权利要求6所述的薄膜晶体管，其中所述第一半导体层和所述第二半导体层中的每个半导体层具有等于或大于所述第三半导体层的宽度。
11.一种用于显示装置的阵列基板，包括：
在基板上的包括第一半导体层和第二半导体层的氧化物半导体层；
在所述氧化物半导体层上的栅绝缘层；
在所述栅绝缘层上的栅极；
在所述栅极上的层间绝缘层；
在所述层间绝缘层上且与所述氧化物半导体层接触的源极和漏极；
在所述源极和所述漏极上且包括漏极接触孔的钝化层；以及
在所述钝化层上且通过所述漏极接触孔而与所述漏极接触的像素电极，
其中所述第一半导体层的第一反射系数比所述第二半导体层的第二反射系数大。
12.根据权利要求11所述的阵列基板，其中所述第一半导体层包含以硫(S)掺杂的第一氧化物半导体材料，所述第二半导体层包含第二氧化物半导体材料。
13.根据权利要求12所述的阵列基板，其中所述第一半导体层进一步包含以下至少之一：硼(B)、碳(C)、氟(F)、氦(He)、硅(Si)、磷(P)、锗(Ge)、砷(As)、碲(Te)和硒(Se)。
14.根据权利要求12所述的阵列基板，其中所述第一氧化物半导体材料和所述第二氧化物半导体材料中的每一氧化物半导体材料包含氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铟锌(IZO)、氧化铟镓(IGO)或氧化铟铝锌(IAZO)。
15.根据权利要求11所述的阵列基板，其中所述第一半导体层具有等于或大于所述第二半导体层的宽度。
16.一种用于显示装置的阵列基板，包括：
在基板上的第一栅极；
在所述第一栅极上的栅绝缘层；
包括第一半导体层、第二半导体层和第三半导体层的氧化物半导体层；
与所述氧化物半导体层的第一部分接触的源极；
与所述氧化物半导体层的第二部分接触的漏极；
在所述源极和所述漏极上的第一钝化层；
在所述第一钝化层上的第二栅极；
在所述第二栅极上并且包括漏极接触孔的第二钝化层；
在所述第二钝化层上且通过所述漏极接触孔而与所述漏极接触的像素电极，
其中所述第三半导体层位于所述第一半导体层与所述第二半导体层之间且具有比所述第一半导体层和所述第二半导体层小的反射系数。
17.根据权利要求16所述的阵列基板，其中所述第一半导体层和所述第二半导体层中的每个半导体层包含以硫(S)掺杂的第一氧化物半导体材料，所述第三半导体层包含第二氧化物半导体材料。
18.根据权利要求17所述的阵列基板，其中所述第一半导体层进一步包含以下至少之一：硼(B)、碳(C)、氟(F)、氦(He)、硅(Si)、磷(P)、锗(Ge)、砷(As)、碲(Te)和硒(Se)。
19.根据权利要求17所述的阵列基板，其中所述第一氧化物半导体材料和所述第二氧化物半导体材料中的每一半导体氧化物材料包含氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化铟锌(IZO)、氧化铟镓(IGO)或氧化铟铝锌(IAZO)。
20.根据权利要求16所述的阵列基板，其中所述第一半导体层和所述第二半导体层中的每个半导体层具有等于或大于所述第三半导体层的宽度。
CN201410688146.XA 2013-11-26 2014-11-25 氧化物薄膜晶体管及包括氧化物薄膜晶体管的阵列基板 Active CN104681623B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0144359 2013-11-26
KR1020130144359A KR102130516B1 (ko) 2013-11-26 2013-11-26 산화물 박막트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN104681623A CN104681623A (zh) 2015-06-03
CN104681623B true CN104681623B (zh) 2017-09-05

Family

ID=53181871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410688146.XA Active CN104681623B (zh) 2013-11-26 2014-11-25 氧化物薄膜晶体管及包括氧化物薄膜晶体管的阵列基板

Country Status (3)

Country Link
US (1) US9293603B2 (zh)
KR (1) KR102130516B1 (zh)
CN (1) CN104681623B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160086016A (ko) * 2015-01-08 2016-07-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN104538457A (zh) * 2015-01-15 2015-04-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104900711B (zh) 2015-06-08 2019-11-05 京东方科技集团股份有限公司 薄膜晶体管及其制作方法以及阵列基板、显示装置
WO2017111929A1 (en) * 2015-12-22 2017-06-29 Intel Corporation P-channel oxide semiconductor thin film transistor
US9559215B1 (en) * 2015-12-23 2017-01-31 Intel Corporation Method and apparatus for making p-channel thin film transistors for OLED and LED active matrix flat panel displays
JP6809527B2 (ja) * 2016-03-18 2021-01-06 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN106048526B (zh) * 2016-05-19 2018-07-13 上海科比斯光学科技有限公司 氮化锌膜、触摸屏盖板及膜的制备方法、应用
CN106920754A (zh) * 2017-02-17 2017-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管及其制备方法
CN106997896A (zh) * 2017-04-07 2017-08-01 惠科股份有限公司 一种显示面板和显示装置
KR102418493B1 (ko) * 2017-10-24 2022-07-06 엘지디스플레이 주식회사 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
TWI720263B (zh) * 2017-10-30 2021-03-01 聯華電子股份有限公司 電晶體結構以及其製造方法
CN109037240B (zh) * 2018-07-27 2020-11-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN108987485B (zh) * 2018-08-24 2021-10-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制造方法、显示装置
CN111063692A (zh) * 2019-12-03 2020-04-24 深圳市华星光电半导体显示技术有限公司 显示装置及显示装置的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102227761A (zh) * 2008-12-26 2011-10-26 夏普株式会社 显示面板用的基板和具有它的显示面板
CN102637717A (zh) * 2011-02-11 2012-08-15 三星移动显示器株式会社 结晶化装置、结晶化方法和制造有机发光显示装置的方法
CN103283029A (zh) * 2010-12-27 2013-09-04 夏普株式会社 半导体装置及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
KR102026603B1 (ko) * 2010-02-05 2019-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2543438B1 (en) * 2010-03-04 2017-05-03 Panasonic Intellectual Property Management Co., Ltd. Optical semiconductor, optical semiconductor electrode using same, photoelectrochemical cell, and energy system
WO2011148538A1 (ja) * 2010-05-24 2011-12-01 シャープ株式会社 表示パネル及び薄膜トランジスタ基板
US8809852B2 (en) * 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
KR101840077B1 (ko) * 2011-01-28 2018-04-26 노오쓰웨스턴유니버시티 금속 산화물 박막 및 나노물질-유도되는 금속 복합체 박막의 저온 제조 방법
KR101824651B1 (ko) * 2011-08-30 2018-02-02 엘지디스플레이 주식회사 산화물 반도체 박막트랜지스터 및 그 제조 방법
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP5610406B2 (ja) * 2012-12-19 2014-10-22 Ｎｌｔテクノロジー株式会社 薄膜トランジスタの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102227761A (zh) * 2008-12-26 2011-10-26 夏普株式会社 显示面板用的基板和具有它的显示面板
CN103283029A (zh) * 2010-12-27 2013-09-04 夏普株式会社 半导体装置及其制造方法
CN102637717A (zh) * 2011-02-11 2012-08-15 三星移动显示器株式会社 结晶化装置、结晶化方法和制造有机发光显示装置的方法

Also Published As

Publication number Publication date
US20150144942A1 (en) 2015-05-28
CN104681623A (zh) 2015-06-03
KR102130516B1 (ko) 2020-07-06
KR20150060205A (ko) 2015-06-03
US9293603B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
CN104681623B (zh) 氧化物薄膜晶体管及包括氧化物薄膜晶体管的阵列基板
US10109647B2 (en) MOTFT with un-patterned etch-stop
US11296074B2 (en) Electrostatic protection circuit and manufacturing method thereof, array substrate and display apparatus
KR101497425B1 (ko) 액정 표시 장치 및 그 제조 방법
JP5274147B2 (ja) 薄膜トランジスタ及び薄膜トランジスタを備えた平板表示装置
CN103872060B (zh) 阵列基板及其制造方法
CN104637952B (zh) 阵列基板及其制造方法
US8853699B2 (en) Thin film transistor and method of forming the same
US20210159254A1 (en) Array substrate, manufacturing method thereof, and display panel
JP5663242B2 (ja) トランジスタ
CN106935655B (zh) 薄膜晶体管、包括该薄膜晶体管的显示器及其制造方法
CN104157693A (zh) 氧化物薄膜晶体管及其制造方法
US20140110702A1 (en) Oxide Thin Film Transistor And Method For Manufacturing The Same, Array Substrate, And Display Apparatus
CN102263111A (zh) 阵列基板及制造该阵列基板的方法
CN104752420A (zh) 显示设备的抗静电装置及其制造方法
CN103794555A (zh) 制造阵列基板的方法
CN103094354A (zh) 阵列基板及其制造方法、显示装置
CN108010850A (zh) 薄膜晶体管及其制作方法、tft基板
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
TWI538221B (zh) 半導體裝置、顯示裝置及半導體裝置之製造方法
KR102174962B1 (ko) 어레이 기판 및 이의 제조 방법
KR101689886B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
CN109148477B (zh) Tft阵列基板及显示面板
CN110729312A (zh) 显示基板及其制备方法、显示装置
CN104716193A (zh) 一种薄膜晶体管及其制备方法和应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant