JP5663242B2 - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP5663242B2
JP5663242B2 JP2010195625A JP2010195625A JP5663242B2 JP 5663242 B2 JP5663242 B2 JP 5663242B2 JP 2010195625 A JP2010195625 A JP 2010195625A JP 2010195625 A JP2010195625 A JP 2010195625A JP 5663242 B2 JP5663242 B2 JP 5663242B2
Authority
JP
Japan
Prior art keywords
layer
film
electrode layer
carbide
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010195625A
Other languages
English (en)
Other versions
JP2011077509A5 (ja
JP2011077509A (ja
Inventor
耕生 野田
耕生 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010195625A priority Critical patent/JP5663242B2/ja
Publication of JP2011077509A publication Critical patent/JP2011077509A/ja
Publication of JP2011077509A5 publication Critical patent/JP2011077509A5/ja
Application granted granted Critical
Publication of JP5663242B2 publication Critical patent/JP5663242B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、トランジスタ、及び当該トランジスタを具備する半導体装置、並びにそれらの作製方法に関する。更には、該トランジスタを有する表示装置に関する。例えば、液晶表示装置等に代表される電気光学装置およびその様な表示装置を部品として搭載した電子機器に関する。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十ｎｍから数百ｎｍ程度）を用いて薄膜トランジスタを構成する技術が注目されている。薄膜トランジスタは、ＩＣや表示装置のような電子デバイスに広く応用されている。特に、液晶表示装置等に代表される表示装置のスイッチング素子として開発が急がれている。
液晶表示装置等の表示装置ではスイッチング素子として、アモルファスシリコンを用いた薄膜トランジスタが実用化されている。また、アモルファスシリコンで形成されたチャネル形成領域を有するチャネルエッチ型の逆スタガ型（若しくはボトムゲート型）ＴＦＴが多く用いられている。
逆スタガ型の薄膜トランジスタは、作製中にバックチャネル部が様々な作業環境に曝される。例えば、薄膜トランジスタ作製中のドライエッチングによってプラズマダメージが与えられたり、固定電荷が生成される場合がある。また、薄膜トランジスタの作製後にバックチャネル部に水分や不純物が吸着または透過する場合がある。薄膜トランジスタのバックチャネル部が変質や汚染されるとオフ電流が増加する原因となり、また薄膜トランジスタの特性ばらつきや劣化の原因となる。
バックチャネル部の不純物を除去して薄膜トランジスタのオフ電流を低減させるために、ソース電極とドレイン電極間のバックチャネル部のｉ層アモルファスシリコンに、Ｈ２またはＨｅが存在する雰囲気ガスでプラズマ放電を行うことで表面処理をし、バックチャネル部の表面に付着している不純物を除去することが開示されている（特許文献１参照）。
特開平１１−２７４５０４号公報
しかしながら、薄膜トランジスタのバックチャネル部分を表面処理するだけでは薄膜トランジスタの特性を十分に安定化させることはできない。半導体膜の表面にプラズマ処理等を施すだけでは、化学的及び熱的に安定な表面を形成することはできないからである。また、酸化シリコン膜や窒化シリコン膜を薄膜トランジスタのバックチャネル側の保護膜として用いることは知られているが、プラズマによってダメージを受けやすい半導体膜に対してはかえって悪影響を及ぼす場合もある。
上記問題に鑑み、本発明の一態様は、トランジスタ又は当該トランジスタを具備する半導体装置において、半導体装置の半導体特性の変動を抑制することを課題の一とする。または、半導体装置の信頼性を向上させることを課題の一とする。
上記課題を解決するために、本発明の一態様は、半導体層の表面上に接して緻密、化学的又は熱的に安定な炭化物層を設けた構成とする。具体的には、基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられ、かつゲート電極層と重なる半導体層と、半導体層の表面上に接して設けられた炭化物層と、半導体層と電気的に接続されたソース電極層及びドレイン電極層と、を有するトランジスタである。炭化物層を設けることによって、半導体層に半導体特性を変動させる原子等が接触又は混入することを防止する保護層として機能するとともに、作製工程において半導体層の保護層として機能する。また、炭化物層は化学的にも安定な膜であるため、作製工程中に種々の薬液などにさらされても、炭化物層の劣化、変質などを抑制することができる。さらに、炭化物層は熱的にも安定な膜であるため、熱が加えられても、半導体層と炭化物層との界面において、半導体特性の変動を抑制することができる。
上記構成において、炭化物層を、半導体層の表面上の一部に接して設けており、炭化物層が設けられていない半導体層の表面上にソース電極層及びドレイン電極層が接して設けた構成とする。また、上記構成において、ソース電極層と接する前記半導体層の領域に、ソース領域として機能する第１の低抵抗な層が設けられ、ドレイン電極と接する半導体層の領域、ドレイン領域として機能する第２の低抵抗な層が設けられている構成とする。
また、本発明の一態様は、基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた半導体層と、半導体層と電気的に接続されたソース電極層及びドレイン電極層と、半導体層、ソース電極及びドレイン電極と接して設けられた炭化物層と、を有するトランジスタである。
また、本発明の一態様は、基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上に設けられ、かつゲート絶縁膜を介してゲート電極層上に設けられた半導体層と、半導体層の表面上に接して設けられた炭化物層と、を有するトランジスタである。
上記構成において、ソース電極層と接する半導体層の領域に、ソース領域として機能する第１の低抵抗な層が設けられ、ドレイン電極層と接する半導体層の領域に、ドレイン領域として機能する第２の低抵抗な層が設けられた構成とする。
さらに、上記構成において、炭化物層は、炭化シリコン、窒化炭化シリコン、炭化ゲルマニウム、ｎ型炭化シリコン、ｐ型炭化シリコンのいずれか一又は複数の材料を用いて構成されている。
また、本発明の一態様は、基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上に、ゲート電極層と重なるように半導体層を形成し、半導体層を覆うように炭化物膜を形成し、炭化物膜をエッチングして、炭化物層を形成し、炭化物層及び半導体層上に導電膜を形成し、導電膜をエッチングして、ソース電極層及びドレイン電極層を形成するトランジスタの作製方法を提供する。
また、本発明の一態様は、基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極層と重なるように半導体層を形成し、半導体層上に導電膜を形成し、導電膜をエッチングして、ソース電極層及びドレイン電極層を形成し、半導体層、ソース電極層及びドレイン電極を覆うように炭化物膜を形成するトランジスタの作製方法を提供する。
また、本発明の一態様は、基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上に導電膜を形成し、導電膜をエッチングしてソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層上に、前記ゲート絶縁膜を介してゲート電極層上に半導体層を形成し、半導体層の表面上に炭化物層を形成するトランジスタの作製方法を提供する。
本明細書中において半導体層は、シリコン、ゲルマニウム、シリコンゲルマニウム等の１４属元素でなる半導体材料、ＩｎＧａＡｓ、ＩｎＧａＰ、ＩｎＧａＮ等の化合物半導体材料、酸化亜鉛、酸化スズ、酸化インジウム等を含む酸化物半導体材料などが挙げられる。半導体層の結晶性は、単結晶でも、非単結晶（多結晶、微結晶、非晶質など）のいずれのものでもよい。また、これらの結晶構造のうち、２つ以上の結晶構造（例えば、非晶質構造と微結晶構造（又は多結晶構造））を含んでいてもよい。
本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、半導体回路および電子機器は全て半導体装置に含まれる。また、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子、ＬＥＤ素子等が含まれる。
本発明の一態様において、半導体層に接して炭化物層を設けることにより、半導体装置の半導体特性の変動を抑制することができる。また、半導体装置の信頼性を向上させることができる。
実施の形態１に係るトランジスタの構成を説明する図。 実施の形態１に係るトランジスタの構成を説明する図。 実施の形態１に係るトランジスタの構成を説明する図。 シミュレーションに用いたモデルを説明する図。 シミュレーションにより求めた水素の拡散係数を説明する図。 実施の形態１に係るトランジスタの作製方法の一例を説明する図。 実施の形態１に係るトランジスタの作製方法の一例を説明する図。 実施の形態１に係るトランジスタの構成を説明する図。 実施の形態２に係るトランジスタの構成を説明する図。 実施の形態２に係るトランジスタの作製方法の一例を説明する図。 実施の形態３に係るトランジスタの構成を説明する図。 実施の形態３に係るトランジスタの作製方法の一例を説明する図。 実施の形態３に係るトランジスタの構成を説明する図。 実施の形態４に係る半導体装置の一例を説明する図。 実施の形態５に係る半導体装置の一例を説明する図。 実施の形態６に係る半導体装置の一例を説明する図。 実施の形態７に係る半導体装置の一例を説明する図。
以下に、本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定されず、発明の趣旨から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者にとって自明である。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することができる。また、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置の構成及びその作製方法について、図１乃至図８を参照して説明する。
図１において、図１（Ａ）は上面図を示しており、図１（Ｂ）は図１（Ａ）におけるＡ１−Ｂ１間の断面図を示しており、図１（Ｃ）は図１（Ａ）におけるＡ２−Ｂ２間の断面図を示している。
まず、本実施の形態で示すトランジスタの構成について説明する。図１に示すトランジスタ１２０は、基板１００上に設けられたゲート（ゲート配線及びゲート電極層を含む（以下、「ゲート電極層１０２」と記す））と、ゲート電極層１０２上に設けられたゲート絶縁膜１０４と、ゲート絶縁膜１０４上に設けられた半導体層１０８と、半導体層１０８の表面上に接するように設けられた炭化物層１１２と、半導体層１０８と電気的に接続されたソース（ソース配線及びソース電極を含む（以下、「ソース電極層１１６ａ」と記す））及びドレイン（ドレイン配線及びドレイン電極を含む（以下、「ドレイン電極層１１６ｂ」と記す））と、を有している（図１参照）。
半導体層１０８は、少なくとも一部がゲート絶縁膜１０４を介してゲート電極層１０２と重なるように設けられており、トランジスタ１２０のチャネル領域を形成する層（チャネル層）として機能する。
半導体層１０８は、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン等の１４属元素でなる半導体、ＩｎＧａＡｓ、ＩｎＧａＰ、ＩｎＧａＮ等の化合物半導体、酸化亜鉛、酸化スズ等の酸化物半導体などを用いればよい。半導体層１０８の結晶性は、単結晶でも、非単結晶（多結晶、微結晶、非晶質など）のいずれのものでもよい。また、これらの結晶構造のうち、２つ以上の結晶構造（例えば、非晶質構造と微結晶構造（又は多結晶構造））を含んでいてもよい。
炭化物層１１２は、少なくともゲート電極層１０２と重なる領域において、半導体層１０８の表面上と接するように設けられている。また、炭化物層１１２は、半導体層１０８の一部の表面上に接するように設けられ、半導体層１０８において炭化物層１１２が設けられていない領域にソース電極層１１６ａ及びドレイン電極層１１６ｂが接して設けられた構造とすることができる。ここでは、半導体層１０８に炭化物層１１２が設けられていない領域を互いに離間して設け、当該領域にそれぞれソース電極層１１６ａ及びドレイン電極層１１６ｂを接して設ける場合を示している。
また、炭化物層１１２の形成方法としては、ＣＶＤ法、スパッタ法等を用いることができる。また、炭化物層１１２の膜厚は、１ｎｍ以上５００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下とすることができる。
また、半導体層１０８上にソース電極層１１６ａ及びドレイン電極層１１６ｂを設ける場合、炭化物層１１２はチャネル保護層（チャネルストップ層）として機能させることができる。炭化物層１１２をチャネル保護層として積極的に機能させたい場合には、炭化物層１１２を緻密な膜とすることが好ましい。緻密な膜とすることによって、半導体特性を変動させる不純物が半導体層１０８中に接触又は混入することを防止できる。また、炭化物層は化学的にも安定な膜であるため、作製工程中に種々の薬液などにさらされても、炭化物層の劣化、変質などを抑制することができる。さらに、炭化物層は、熱的にも安定な膜であるため、半導体層と炭化物層との界面において、熱が加えられても、状態の変化を抑制することができる。したがって、半導体層１０８に接して炭化物層１１２を設けない場合と比較して、半導体層１０８が露出することによる半導体特性の変化を抑制することができる。
炭化物層１１２は、少なくとも半導体層１０８においてチャネルが形成される領域の表面と接するように設ければよい。また、炭化物層１１２上に、保護絶縁膜として酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等を形成してもよい。炭化物層１１２上に設ける保護絶縁膜は、スパッタ法やＣＶＤ法を用いて成膜することができる。
また、図１において、ソース電極層１１６ａはトランジスタ１２０のソースとして機能し、ドレイン電極層１１６ｂはトランジスタ１２０のドレインとして機能する。なお、トランジスタ１２０の駆動方法によっては、ソース電極層１１６ａがドレインとして機能し、ドレイン電極層１１６ｂがソースとして機能する場合もあり得る。
また、図１に示す構成において、半導体層１０８の表面上に接して設ける炭化物層１１２として、炭化シリコン層を用いることができる。また、炭化シリコンの他にも、窒化炭化シリコン、炭化ゲルマニウム等を用いてもよい。または、炭化シリコンに一導電型を付与する不純物を添加してもよい。例えば、リン、ヒ素などのｎ型を付与する不純物元素が含まれたｎ型炭化シリコン、またはホウ素、アルミニウム、ガリウムなどのｐ型を付与する不純物元素が含まれたｐ型炭化シリコンなどを用いることができる。炭化物層１１２は、上記の材料の一又は複数を用いて形成することができる。
また、炭化物層１１２の結晶性は、単結晶でも、非単結晶（多結晶、微結晶、非晶質など）のいずれのものでもよい。また、これらの結晶構造のうち、２つ以上の結晶構造（例えば、非晶質構造と微結晶構造（又は多結晶構造））を含んでいてもよい。本明細書においては、炭化物層１１２の結晶性は、非晶質構造で形成する場合について説明する。
次に、図１に示す構成において、半導体層１０８と炭化物層１１２の形状について説明する。なお、以下の説明において、炭化物層１１２の幅（Ｗｂ）、半導体層１０８の幅（Ｗｃ）とは、それぞれチャネル幅方向における炭化物層１１２の長さ、半導体層１０８の長さを指す。また、炭化物層１１２の長さ（Ｌｂ）、半導体層１０８の長さ（Ｌｃ）とは、それぞれチャネル長方向における炭化物層１１２の長さ、半導体層１０８の長さを指す。また、チャネル長方向とは、トランジスタ１２０においてキャリアが移動する方向と概略平行な方向（ソース電極層１１６ａとドレイン電極層１１６ｂを結ぶ方向）を指し、チャネル幅方向とは、チャネル長方向と概略垂直な方向を指す。
図１に示すトランジスタは、炭化物層１１２の幅（Ｗｂ）を半導体層１０８の幅（Ｗｃ）より大きくすると共に、チャネル幅方向において炭化物層１１２が半導体層１０８の両端部を乗り越える（横断する）ように設ける場合を示している。また、炭化物層１１２の長さ（Ｌｂ）を半導体層１０８の長さ（Ｌｃ）より小さくし、チャネル長方向において炭化物層１１２に覆われていない領域を２つ設け、当該離間して設けられた領域にソース電極層１１６ａ及びドレイン電極層１１６ｂが電気的に接続されるように設ける場合を示している。このように設けることにより、半導体層１０８表面の半導体特性の変化に起因して生じるリーク電流を低減することができる。
図１では、半導体層１０８の長さ（Ｌｃ）を大きくして、チャネル長方向においてゲート電極層１０２の端部を乗り越えるように設ける場合を示したが、たとえば、半導体層１０８の長さ（Ｌｃ）を小さくして、半導体層１０８の全てがゲート電極層１０２上に配置される構成としてもよい。なお、図２において、図２（Ａ）は上面図を示しており、図２（Ｂ）は図２（Ａ）におけるＡ１−Ｂ１の断面図を示している。
また、図１及び図２の構成において、炭化物層１１２の幅（Ｗｂ）を半導体層１０８の幅（Ｗｃ）より大きくなるように形成している。半導体層１０８と重なる領域において、ソース電極層１１６ａ及びドレイン電極層１１６ｂの幅（Ｗｄ）を半導体層１０８の幅（Ｗｃ）より大きくなるように形成してもよい（図３（Ａ）、（Ｂ）参照）。このような構成とすることにより、炭化物層１１２が接していない半導体層１０８の領域をソース電極層１１６ａ及びドレイン電極層１１６ｂにより覆うことができるため、半導体層１０８を保護して信頼性を向上することができるという利点がある。また、半導体層１０８と、ソース電極層１１６ａ及びドレイン電極層１１６ｂとの接触面積を増加し、コンタクト抵抗を低減することができる。
なお、ソース電極層１１６ａ及びドレイン電極層１１６ｂの幅（Ｗｄ）とは、チャネル幅方向におけるソース電極層１１６ａ及びドレイン電極層１１６ｂの長さを指す。
また、ソース電極層１１６ａ及びドレイン電極層１１６ｂの幅（Ｗｄ）を炭化物層１１２の幅（Ｗｂ）より大きくなるように形成してもよいし、ソース電極層１１６ａとドレイン電極層１１６ｂのうち一方の幅（Ｗｄ）のみを半導体層１０８の幅（Ｗｃ）（及び炭化物層１１２の幅（Ｗｂ））より大きくなるように形成してもよい。
また、本実施の形態で示す構成において、炭化物層１１２の上方及び／又は下方にブラックマトリクス等の遮光部を設け、炭化物層１１２を遮光する構成とすることができる。炭化物層１１２を遮光する構成とすることにより、炭化物層１１２に光が照射されることに起因するトランジスタの電気特性のばらつきを抑制することができる。なお、ゲート電極層１０２に遮光性の材料を用いる場合には、炭化物層１１２の上方（ゲート電極層１０２と反対側）にブラックマトリクス等の遮光部を設ければよい。
次に、炭化物層を半導体層に接して設けた場合の効果について、計算機シミュレーションに基づいて説明する。なお、ここでは、炭化シリコン（ＳｉＣ）とアモルファスシリコン（ａ−Ｓｉ）の水素ブロッキング効果について検証を行った。
＜計算方法＞
まず、古典分子動力学シミュレーションにより、温度Ｔ＝２５℃における各原子の運動方程式を数値的に解くことにより、原子の運動を追跡した。そして、計算結果から得られるＨの平均自乗変位から、アインシュタインの公式（数式（１））より、水素（Ｈ）の拡散係数Ｄを求めた。この拡散係数Ｄが大きいほど、拡散しやすいことを意味する。
＜計算モデルと計算条件＞
図４（Ａ）に、５４０原子のａ−Ｓｉ中にＨを６０原子（１０ａｔｏｍ％）入れたａ−Ｓｉ：Ｈモデル（密度２．３０ｇ／ｃｍ３）と、図４（Ｂ）に、６００原子のａ−ＳｉＣ中にＨを６７原子（１０ａｔｏｍ％）入れたａ−ＳｉＣ：Ｈモデル（密度３．２２ｇ／ｃｍ３）を示す。ここで、３次元周期境界条件を課すことで、バルクを計算するモデルとなっている。
本計算で用いた古典分子動力学法では、原子間相互作用を特徴づける経験的ポテンシャルを定義することで、各原子に働く力を評価する。ａ−Ｓｉ：ＨモデルではＴｅｒｓｏｆｆポテンシャル（シリコン原子間）とＬｅｎｎａｒｄ−Ｊｏｎｅｓポテンシャル（シリコン原子と水素原子間、水素原子間）を用いた。ａ−ＳｉＣ：ＨモデルではＴｅｒｓｏｆｆポテンシャル（シリコン原子間、炭素原子間、シリコン原子と炭素原子間）とＬｅｎｎａｒｄ−Ｊｏｎｅｓポテンシャル（シリコン原子と水素原子間、炭素原子と水素原子間、水素原子間）を用いた。計算プログラムとしては、富士通株式会社製のシミュレーションソフト「Ｍａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ ５．０」を用いた。
各計算モデルにおいて、原子数一定、体積一定、温度Ｔ＝２５℃（時間刻み幅０．２ｆｓｅｃ×５００万ステップ）の古典分子動力学シミュレーションを行い、水素の平均自乗変位を求めた。
＜計算結果と考察＞
計算から求まったａ−Ｓｉ中の水素の平均自乗変位と、ａ−ＳｉＣの水素の平均自乗変位をそれぞれ図５（Ａ）に示す。図５（Ａ）において、グラフの傾きがほぼ一定となっている領域（６０ｐｓｅｃ〜１００ｐｓｅｃ）から求めた各計算モデルの水素原子の拡散係数Ｄを図５（Ｂ）に示す。図５（Ｂ）より、ａ−ＳｉＣ中の水素原子の方が、ａ−Ｓｉ中の水素原子よりも拡散しにくいことがわかった。即ち、ａ−ＳｉＣ膜は、ａ−Ｓｉ膜と比較して半導体層中に水素原子が混入することを防ぐ効果が高いと考えられる。
次に、図１に示すトランジスタの作製方法の一例に関して図６及び図７を参照して説明する。
まず、基板１００上にゲート電極層１０２を形成し、当該ゲート電極層１０２上にゲート絶縁膜１０４を形成し、ゲート絶縁膜１０４上に半導体膜１０６を形成する（図６（Ａ）参照）。
基板１００は、絶縁表面を有する基板であればよく、例えば、ガラス基板を用いることができる。他にも、基板１００として、セラミック基板、石英基板やサファイア基板等の絶縁体でなる絶縁性基板、シリコン等の半導体材料でなる半導体基板の表面を絶縁材料で被覆したもの、金属やステンレス等の導電体でなる導電性基板の表面を絶縁材料で被覆したものを用いることができる。また、作製工程の熱処理に耐えられるのであれば、プラスチック基板を用いることもできる。
ゲート電極層１０２は、導電膜を基板１００全面に形成した後、フォトリソグラフィ法を用いて、導電膜をエッチングすることにより形成することができる。
ゲート電極層１０２は、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）等の導電性材料で形成することができる。なお、配線及び電極としてアルミニウムを用いる場合、アルミニウム単体では耐熱性が低く、腐蝕しやすい等の問題点があるため、耐熱性導電性材料と組み合わせて形成することが好ましい。
耐熱性導電性材料は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、上述した元素を組み合わせた合金膜、又は上述した元素を成分とする窒化物で形成することができる。これらの耐熱性導電性材料からなる膜とアルミニウム（又は銅）を積層させて、配線や電極を形成すればよい。
また、ゲート電極層１０２は、透光性を有し且つ導電性が高い材料を用いて形成してもよい。このような材料として、例えば、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）等を用いることができる。ゲート電極層１０２は、上記の材料を用いて単層構造又は２層以上の積層構造で形成することができる。
なお、下地膜となる絶縁膜を基板１００とゲート電極層１０２の間に設けてもよい。下地膜は、基板１００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
ゲート絶縁膜１０４は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜又は酸化タンタル膜等で形成することができる。また、これらの膜を積層させて設けてもよい。これらの膜は、例えば、スパッタ法等を用いて膜厚１０ｎｍ以上５００ｎｍ以下で形成することができる。
半導体膜１０６は、シリコン、ゲルマニウム、シリコンゲルマニウム等の１４属元素でなる半導体材料、ＧａＡｓ、ＩｎＰ、ＧａＮ等の化合物半導体材料、酸化亜鉛、酸化スズ、等を含む酸化物半導体材料などが挙げられる。半導体膜１０６の結晶性は、単結晶でも、非単結晶（多結晶、微結晶、非晶質など）のいずれのものでもよい。また、これらの結晶構造のうち、２つ以上の結晶構造（例えば、非晶質構造と微結晶構造（又は多結晶構造））を含んでいてもよい。
また、酸化物半導体材料としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系の酸化物半導体材料を用いることができる。例えば、酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。また、スパッタ法を用いる場合、ＳｉＯを２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませてもよい。後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することができる。
次に、半導体膜１０６をエッチングして島状の半導体層１０８を形成する（図６（Ｂ）参照）。この際、島状の半導体層１０８を、少なくともゲート電極層１０２の上方に残存させるように半導体膜１０６をエッチングする。
次に、半導体層１０８を覆うように炭化物膜１１０を形成する（図６（Ｃ）参照）。
炭化物膜１１０は、スパッタ法により形成することができる。この場合、アルゴン雰囲気下で、室温以上４００℃以下、好ましくは室温以上１００℃以下において、シリコンカーバイドターゲット、又はホウ素が添加されたシリコンカーバイドターゲットを用いたＤＣスパッタ法またはＲＦスパッタ法で炭化物膜１１０を形成することができる。但し、これに限られず、炭化物膜１１０を、温度１００℃以上基板耐熱温度以下において、ＣＶＤ法等を用いて形成してもよい。また、炭化物膜１１０の膜厚は、１ｎｍ以上５００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下とすることができる。
例えば、アルゴン雰囲気等の水素が含まれない雰囲気又は水素の含有量が少ない雰囲気下において、スパッタ法で炭化物膜１１０を成膜することにより、炭化物膜１１０の膜中に含まれる水素濃度を低減し、当該炭化物膜１１０に含まれる水素に起因して半導体層１０８の半導体特性が変動することを低減することができる。
また、半導体膜１０６として酸化物半導体膜又はアモルファスシリコン膜を用いた場合、スパッタ法を用いて半導体膜１０６と炭化物膜１１０とを連続的に成膜することができる。半導体膜１０６と炭化物膜１１０を連続的に成膜することにより、大気に曝されることがないため、半導体膜１０６と炭化物膜１１０との間に不純物が混入することを抑制することができる。
次に、炭化物膜１１０をエッチングして島状の炭化物層１１２を形成する（図６（Ｄ）参照）。この際、島状の炭化物層１１２を、少なくともゲート電極層１０２と重なる領域に残存させるように炭化物膜１１０をエッチングする。また、半導体層１０８の少なくとも一部を露出させるように炭化物膜１１０をエッチングする。
エッチングとしては、例えば、ＣＦ４、ＳＦ６もしくはＮＦ３などのフッ素系ガスを用いたドライエッチングを適用することができる。半導体層１０８として酸化物半導体材料を用いた場合、半導体層１０８と炭化物層１１２のエッチング選択比を大きくとることができ、半導体層１０８をほとんどエッチングすることなく、炭化物層１１２のエッチングを良好に行うことができる。また、半導体層１０８へのダメージを低減することができる。
なお、エッチング選択比とは、例えば、Ａ層とＢ層をエッチングする場合における、Ａ層のエッチングレートとＢ層のエッチングレートの差を意味する。すなわち、エッチング選択比が大きいということは、エッチングレートに十分な差を有することを意味する。
ここで、半導体層１０８として酸化物半導体を用いた場合、熱処理を行ってもよい。熱処理を行うことによって、酸化物半導体層中に含まれる水素原子を含む物質をさらに除去し、酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。熱処理の温度は、不活性ガス雰囲気下、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み点未満とする。不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層は大気に触れさせず、水や水素の混入が生じないようにする。
熱処理を行うことによって不純物を低減し、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実現することができる。
ところで、上述の熱処理には水素や水などを除去する効果があるため、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該熱処理は、例えば、酸化物半導体層の成膜時、酸化物半導体層を島状に加工した後、などのタイミングにおいて行うことが可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
次に、ゲート絶縁膜１０４、半導体層１０８及び炭化物層１１２上に導電膜１１４を形成する（図７（Ａ）参照）。
導電膜１１４は、スパッタ法や真空蒸着法等を用いて、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、上述の元素を成分とする合金、または、上述の元素を成分とする窒化物等からなる材料で形成することができる。
また、導電膜１１４として、透光性を有し且つ導電性が高い材料を用いて形成してもよい。このような材料として、例えば、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）等を用いることができる。
例えば、導電膜１１４を、モリブデン膜やチタン膜の単層構造で形成することができる。また、導電膜１１４を積層構造で形成してもよく、例えば、アルミニウム膜とチタン膜との積層構造とすることができる。また、チタン膜と、アルミニウム膜と、チタン膜とを順に積層した３層構造としてもよい。また、モリブデン膜とアルミニウム膜とモリブデン膜とを順に積層した３層構造としてもよい。また、これらの積層構造に用いるアルミニウム膜として、ネオジムを含むアルミニウム（Ａｌ−Ｎｄ）膜を用いてもよい。さらに、導電膜１１４を、シリコンを含むアルミニウム膜の単層構造としてもよい。また、アルミニウム膜とＩＴＯの積層構造としてもよい。導電膜１１４は、１ｎｍ〜２００ｎｍの膜厚で成膜する。
次に、導電膜１１４をエッチングして、ソース電極層１１６ａ、ドレイン電極層１１６ｂを形成する（図７（Ｂ）参照）。
上記工程において、炭化物層１１２は、導電膜１１４のエッチングの際に半導体層１０８のエッチングを抑制するチャネル保護層（チャネルストップ層）として機能する。
このように、半導体層１０８のバックチャネル側（ゲート電極層１０２と反対側の表面）に接するように炭化物層１１２を設けることにより、炭化物層１１２がチャネル保護層として機能し、半導体特性を変動させる元素等が半導体層１０８に混入することを抑制できる。その結果、半導体特性を変動させる元素等の混入に起因する半導体層１０８の半導体特性の変動を抑制し、結果的には半導体層１０８をチャネル層とするトランジスタの電気的特性のばらつきや劣化を抑制することが可能となる。また、炭化物層は化学的にも安定な膜であるため、作製工程中に種々の薬液などにさらされても、炭化物層の劣化、変質などを抑制することができる。さらに、炭化物層は、熱的にも安定な膜であるため、半導体層と炭化物層との界面において、熱が加えられても、状態の変化を抑制することができる。したがって、半導体層１０８に接して炭化物層１１２を設けない場合と比較して、半導体層１０８が露出することによる半導体特性の変化を抑制することができる。
以上の工程により、トランジスタ１２０を作製することができる。
また、トランジスタ１２０を覆うように、保護絶縁層を形成してもよい。保護絶縁層としては、例えば、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。また、ソース電極層１１６ａ、ドレイン電極層１１６ｂを形成した後、炭化物層１１２の露出部分を酸化（自然酸化も含む）又は窒化することにより、ソース電極層１１６ａとドレイン電極層１１６ｂの間の領域に位置する炭化物層１１２上に酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜を形成してもよい。
その後、各種電極や配線を形成することでトランジスタ１２０を具備する半導体装置が完成する。
なお、上記図６及び図７では、半導体層１０８を形成した後に炭化物層１１２を形成する場合を示したが、半導体膜１０６と炭化物膜１１０を連続して積層させて形成した後、複数のマスクを用いてそれぞれ半導体層１０８と炭化物層１１２にパターニングしてもよい。このように、半導体膜１０６と炭化物膜１１０を連続して形成することにより、半導体膜１０６の表面にプラズマ等に起因するダメージが加わることを低減することができる。
さらに、図１に示した構成において、半導体層１０８とソース電極層１１６ａ、ドレイン電極層１１６ｂとの間に、半導体層１０８と比較して低抵抗な層１１５ａ、１１５ｂを設けることもできる（図８参照）。半導体層１０８と比較して低抵抗な層１１５ａ、１１５ｂを設けることにより、ソース電極層１１６ａ、ドレイン電極層１１６ｂと半導体層１０８とのコンタクト抵抗を低減することができる。図８に示した構造では、炭化物層１１２を形成した後に、低抵抗な膜及び導電膜を基板全面に成膜した後に、低抵抗な層１１５ａ、１１５ｂ、ソース電極層１１６ａ、ドレイン電極層１１６ｂを形成している例を示している。
半導体層１０８として珪素を用いる場合は、低抵抗な層１１５ａ、１１５ｂとして、珪素に一導電型を付与する不純物元素を添加した材料を用いても良い。例えば、非晶質珪素膜にリン（Ｐ）などのｎ型を付与する不純物元素が含まれたｎ型を有する珪素膜などを用いることができる。また、半導体層１０８として酸化物半導体を用いる場合は、低抵抗な層１１５ａ、１１５ｂとして、酸化物導電層を用いることもできる。酸化物導電層の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系の金属酸化物を適用することができ、膜厚１ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませてもよい。後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、上記実施の形態１と異なる半導体装置の構成及びその作製方法について図９及び図１０を参照して説明する。本実施の形態で示す半導体装置の構成及びその作製方法（適用できる材料等）は、多くの部分で上記実施の形態１と共通している。従って、以下においては、重複する部分の説明は省略し、異なる点について詳細に説明する。
図９において、図９（Ａ）は上面図を示しており、図９（Ｂ）は、図９（Ａ）におけるＡ１−Ｂ１間の断面図を示している。
まず、本実施の形態で示すトランジスタの構成について説明する。図９に示すトランジスタ１３０は、基板１００に設けられたゲート電極層１０２と、ゲート電極層１０２上に設けられたゲート絶縁膜１０４と、ゲート絶縁膜１０４上に設けられた半導体層１０８と、半導体層１０８と電気的に接続されたソース電極層１１６ａ及びドレイン電極層１１６ｂと、半導体層１０８、ソース電極層１１６ａ及びドレイン電極層１１６ｂを覆うように設けられた炭化物膜１１０とを有している（図９（Ａ）、（Ｂ）参照）。トランジスタ１３０は、ソース及びドレイン間に位置する半導体層１０８の一部が除去されている。このようなトランジスタは、チャネルエッチ型とも呼ばれる。
トランジスタ１３０の半導体層１０８、ソース電極層１１６ａ及びドレイン電極層１１６ｂを覆うように炭化物膜が設けられている。半導体層のバックチャネル側に接するように炭化物膜を設けることにより、炭化物膜が保護膜として機能し、水分等が半導体層に接触又は混入することを抑制することができる。その結果、水素等の元素の接触又は混入に起因する半導体層１０８の半導体特性の変動を抑制し、結果的には半導体層１０８をチャネル層とするトランジスタの電気的特性のばらつきや劣化を抑制することが可能となる。
また、図９に示す構成において、半導体層１０８の表面上に接して設ける炭化物膜１１０として、炭化シリコン膜を用いることができる。また、炭化シリコンの他にも、窒化炭化シリコン、炭化ゲルマニウム等を用いてもよい。または、炭化シリコンに一導電型を付与する不純物を添加してもよい。例えば、リン、ヒ素などのｎ型を付与する不純物元素が含まれたｎ型炭化シリコン、またはホウ素、アルミニウム、ガリウムなどのｐ型を付与する不純物元素が含まれたｐ型炭化シリコンなどを用いることができる。炭化物膜１１０は、上記の材料の一又は複数を用いて形成することができる。
また、トランジスタ１３０は、半導体層１０８とソース電極層１１６ａとの間、及び半導体層１０８とドレイン電極層１１６ｂとの間に、半導体層１０８と比較して低抵抗な層１１５ａ、１１５ｂを設ける構造としてもよい（図９（Ｃ）に示すトランジスタ１３１参照）。半導体層１０８と比較して低抵抗な層１１５ａ、１１５ｂを設けることにより、ソース電極層１１６ａ、ドレイン電極層１１６ｂと半導体層１０８とのコンタクト抵抗を低減することができる。
半導体層１０８として珪素を用いる場合は、低抵抗な層１１５ａ、１１５ｂとして、珪素に一導電型を付与する不純物元素を添加した材料を用いても良い。例えば、非晶質珪素膜にリン（Ｐ）などのｎ型を付与する不純物元素が含まれたｎ型を有する珪素膜などを用いることができる。また、半導体層１０８として酸化物半導体を用いる場合は、低抵抗な層１１５ａ、１１５ｂとして、酸化物導電層を用いることもできる。酸化物導電層の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系の金属酸化物を適用することができ、膜厚は１ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませてもよい。後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することができる。
次に、図９に示すトランジスタの作製方法の一例に関して図１０を参照して説明する。
まず、基板１００上にゲート電極層１０２を形成し、続いて当該ゲート電極層１０２上にゲート絶縁膜１０４を形成する。続いて、ゲート絶縁膜１０４上に半導体層１０８を形成する（図１０（Ａ）参照）。
次に、ゲート絶縁膜１０４、半導体層１０８上に導電膜１１４を形成する（図１０（Ｂ）参照）。
次に、レジストマスク１１７を形成し、導電膜１１４を選択的にエッチングして、ソース電極層１１６ａ、ドレイン電極層１１６ｂを形成するとともに、島状の半導体層１０８の一部（表面付近の一部）を除去（チャネルエッチ）し、当該島状の半導体層１０８に凹部を形成する。図１０（Ｃ）に示すように、半導体層１０８の一部を除去して凹部１１８を形成することにより、ソース電極層１１６ａとドレイン電極層１１６ｂを確実に電気的に絶縁状態とすることができる。なお、上記エッチングの後にはレジストマスク１１７は除去する。
次に、半導体層及び導電層を覆うように炭化物膜１１０を形成する（図１０（Ｄ）参照）。
以上の工程により、トランジスタ１３０を作製することができる。
なお、図１０では、トランジスタ１３０を覆うように炭化物膜１１０を形成する場合を示しているが、本発明の一態様はこれに限られない。炭化物膜１１０は、少なくとも半導体層１０８において、チャネルが形成される領域に接するように設ければよい。
また、半導体層１０８として酸化物半導体を用いた場合、脱水化処理、脱水素化処理を行うことが好ましい。脱水化処理、脱水素化処理は、酸化物半導体層の成膜時、酸化物半導体層を島状に加工した後、などのタイミングにおいて行うことが可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、上記実施の形態１と異なる半導体装置の構成及びその作製方法について図１１及び図１２を参照して説明する。本実施の形態で示す半導体装置の構成及びその作製方法（適用できる材料等）は、多くの部分で上記実施の形態１と共通している。従って、以下においては、重複する部分の説明は省略し、異なる点について詳細に説明する。
図１１において、図１１（Ａ）は上面図を示しており、図１１（Ｂ）は、図１１（Ａ）におけるＡ１−Ｂ１間の断面図を示している。
図１１に示すトランジスタ１４０は、基板１００上に設けられたゲート電極層１０２と、ゲート電極層１０２上に設けられたゲート絶縁膜１０４と、ゲート絶縁膜１０４上に設けられたソース電極層１１６ａ及びドレイン電極層１１６ｂと、ソース電極層１１６ａ及びドレイン電極層１１６ｂ上に設けられると共にゲート電極層１０２の上方であって、ソース電極層１１６ａ及びドレイン電極層１１６ｂの間の領域に位置するゲート絶縁膜１０４上に設けられた半導体層１０８と、半導体層１０８を覆って設けられた炭化物層１１２とを有している（図１１（Ａ）、（Ｂ）参照）。
つまり、本実施の形態で示すトランジスタ１４０は、上記実施の形態で示した構成において、ソース電極層１１６ａ及びドレイン電極層１１６ｂと半導体層１０８の上下（積層順）を入れ替えた構成となっている。図１１に示した構造をボトムゲート・ボトムコンタクト型とも呼ぶ。なお、図１１において、図１１（Ａ）は上面図を示している。図１１（Ｂ）は図１１（Ａ）におけるＡ１−Ｂ１の断面図を示している。
図１１（Ａ）、（Ｂ）に示すように、半導体層１０８のバックチャネル側（ゲート電極層１０２と反対側の表面）に接するように炭化物層１１２を設けることにより、半導体特性を変動させる元素等が半導体層１０８に混入することを抑制することができる。その結果、半導体特性を変動させる元素等の混入に起因する半導体層１０８の半導体特性の変動を抑制し、ひいては半導体層１０８をチャネル層とするトランジスタの電気的特性の変動を抑制することが可能となる。
また、図１１に示す構成において、半導体層１０８の表面上に接して設ける炭化物層１１２として、炭化シリコン層を用いることができる。また、炭化シリコンの他にも、窒化炭化シリコン、炭化ゲルマニウム等を用いてもよい。または、炭化シリコンに一導電型を付与する不純物を添加してもよい。例えば、リン、ヒ素などのｎ型を付与する不純物元素が含まれたｎ型炭化シリコン、またはホウ素、アルミニウム、ガリウムなどのｐ型を付与する不純物元素が含まれたｐ型炭化シリコンなどを用いることができる。炭化物層１１２は、上記の材料の一又は複数を用いて形成することができる。
また、図１１（Ｃ）に示すトランジスタ１４１のように、ソース電極層１１６ａ及びドレイン電極層１１６ｂと半導体層１０８との間に、低抵抗な層１１５ａ、１１５ｂを設けた構成としてもよい。低抵抗な層１１５ａ、１１５ｂを設けることにより、ソース電極層１１６ａ及びドレイン電極層１１６ｂと半導体層１０８とのコンタクト抵抗を低減することができる。
次に、図１１（Ａ）、（Ｂ）に示すトランジスタ１４０の作製方法の一例に関して図１２を参照して説明する。
まず、基板１００上にゲート電極層１０２を形成し、続いて当該ゲート電極層１０２上にゲート絶縁膜１０４を形成し、その後、ゲート絶縁膜１０４上にソース電極層１１６ａ及びドレイン電極層１１６ｂを形成する（図１２（Ａ）参照）。
次に、ソース電極層１１６ａ及びドレイン電極層１１６ｂを覆うように半導体膜１０６を形成する（図１２（Ｂ）参照）。
次に、半導体膜１０６をエッチングして島状の半導体層１０８を形成する（図１２（Ｃ）参照）。この際、島状の半導体層１０８を、少なくともゲート電極層１０２の上方に残存させるように半導体膜１０６をエッチングする。
次に、半導体層１０８を覆うように炭化物膜１１０を形成する（図１２（Ｄ）参照）。
次に、炭化物膜１１０をエッチングして島状の炭化物層１１２を形成する（図１２（Ｅ）参照）。
以上の工程により、トランジスタ１４０を作製することができる。
なお、トランジスタ１４０を形成後、当該トランジスタ１４０を覆うように保護絶縁層を形成してもよい。
また、図１１（Ｃ）に示すトランジスタを作製する場合には、図１２（Ａ）において、ゲート絶縁膜１０４上にソース電極層１１６ａ及びドレイン電極層１１６ｂを構成する導電膜と、低抵抗な膜を順に積層して形成した後、低抵抗な膜をエッチングすることで、低抵抗な層１１５ａ、１１５ｂを形成することができる。
半導体層１０８として珪素を用いる場合は、低抵抗な層１１５ａ、１１５ｂとして、珪素に一導電型を付与する不純物元素を添加した材料を用いても良い。例えば、非晶質珪素膜にリン（Ｐ）などのｎ型を付与する不純物元素が含まれたｎ型を有する珪素膜などを用いることができる。また、半導体層１０８として酸化物半導体を用いる場合は、低抵抗な層１１５ａ、１１５ｂとして、酸化物導電層を用いることもできる。酸化物導電層の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系の金属酸化物を適用することができ、膜厚は１ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませてもよい。後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することができる。
なお、図１１では、半導体層１０８を完全に覆うように島状の炭化物層１１２を形成する場合を示しているが、これに限られない。炭化物層１１２は、少なくとも半導体層１０８においてチャネルが形成される領域に接するように設ければよく、例えば、半導体層１０８の一部に接するように炭化物層１１２を設けることができる。例えば、図１３に示すトランジスタ１５０のように、炭化物層１１２の長さ（Ｌｂ）を半導体層１０８の長さ（Ｌｃ）より短くし、チャネル長方向において炭化物層１１２に覆われていない領域を２つ設け、当該離間して設けられた領域にソース電極層１１６ａ及びドレイン電極層１１６ｂが電気的に接続されるように設ける場合を示している。このような構成とする場合、炭化物層１１２を半導体層１０８の一部に接するように形成し（ソース電極層１１６ａ及びドレイン電極層１１６ｂとは接しないように形成し）、炭化物層１１２、半導体層１０８、ソース電極層１１６ａ及びドレイン電極層１１６ｂ上に保護絶縁層１２１を設ければよい。このように設けることにより、半導体層１０８表面の半導体特性の変化に起因して生じるリーク電流を低減することができる。
保護絶縁層１２１としては、例えば、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。
また、半導体層１０８として酸化物半導体を用いた場合、脱水化処理、脱水素化処理を行うことが好ましい。脱水化処理、脱水素化処理は、酸化物半導体層の成膜時、酸化物半導体層を島状に加工した後、などのタイミングにおいて行うことが可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、実施の形態１〜３に示したトランジスタを具備する半導体装置として液晶表示装置の例を示す。液晶表示装置における液晶表示パネルの外観及び断面について、図１４を用いて説明する。図１４（Ａ１）（Ａ２）は、第１の基板４００１上に形成された半導体層を有する薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止したパネルの上面図であり、図１４（Ｂ）は、図１４（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また、画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって、画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１４（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１４（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１４（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。
薄膜トランジスタ４０１０、４０１１は、上記実施の形態で示した構造を適用することができる。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３が有する対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
また、４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置の例であるが、液晶表示装置は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２０の一層目として、スパッタ法を用いて酸化シリコン膜を形成する。保護膜として酸化シリコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目として、スパッタ法を用いて窒化シリコン膜を形成する。保護膜として窒化シリコン膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。
また、保護膜を形成した後に、半導体層のアニール（２００℃以上４００℃以下）を行ってもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベークする工程で同時に、半導体層のアニール（２００℃以上４００℃以下）を行ってもよい。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
また図１４においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、実施の形態１〜３に示したトランジスタを具備する半導体装置として発光表示装置の例を示す。発光表示装置における発光表示パネル（発光パネル）の外観及び断面について、図１５を用いて説明する。図１５（Ａ）は、第１の基板４５０１上に形成された半導体層を有する薄膜トランジスタ４５０９、４５１０、及び発光素子４５１１を、第２の基板４５０６との間にシール材４５０５によって封止したパネルの上面図であり、図１５（Ｂ）は、図１５（Ａ）のＨ−Ｉにおける断面図に相当する。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
また、第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１５（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、上記実施の形態で示した構造を適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板４５０６は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１５の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、トランジスタを具備する半導体装置の一例として電子ペーパーを示す。
図１６は、半導体装置の一例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、上記実施の形態１〜３で示す薄膜トランジスタと同様に作製できる。
図１６の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせることによって、球形粒子の向きを制御し、表示を行う方法である。
基板５８０上に設けられた薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層が第１の電極層５８７と、絶縁層５８３、５８４、５８５に形成されたコンタクトホールを介して電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には、黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５が設けられている（図１６参照）。図１６においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。上記実施の形態に示す共通接続部を用いて、一対の基板間に配置される導電性粒子を介して、基板５９６に設けられた第２の電極層５８８と共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。その場合、透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
以上のように、半導体装置として信頼性の高い電子ペーパーを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、実施の形態４乃至６に示す表示装置をその一部に含む電子機器について説明する。
実施の形態１〜３に示したトランジスタを用いた作製された電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうる表示装置を備えた装置）などが挙げられる。これらの電子機器の具体例を図１７に示す。
図１７（Ａ）は本発明の一態様に係るテレビ装置であり、筐体９１０１、支持台９１０２、表示部９１０３、スピーカー部９１０４、ビデオ入力端子９１０５等を含む。このテレビ装置において、表示部９１０３は、実施の形態１乃至３で説明したものと同様のトランジスタをマトリクス状に配列して構成されている。また、筐体９１０１の内部においても、駆動回路等に上述のトランジスタを適用することができる。実施の形態１乃至３で説明したトランジスタを用いているため、信頼性の高いテレビ装置を得ることができる。
図１７（Ｂ）は本発明の一態様に係るコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。このコンピュータにおいて、表示部９２０３は、実施の形態１乃至３で説明したものと同様のトランジスタをマトリクス状に配列して構成されている。また、筐体９２０２の内部においても、駆動回路等に上述のトランジスタを適用することができる。実施の形態１乃至３で説明したトランジスタを用いているため、信頼性の高いコンピュータを得ることができる。
図１７（Ｃ）は本発明の一態様に係る携帯電話であり、本体９４０１、筐体９４０２、表示部９４０３、音声入力部９４０４、音声出力部９４０５、操作キー９４０６、外部接続ポート９４０７、アンテナ９４０８等を含む。この携帯電話において、表示部９４０３は、実施の形態１乃至３で説明したものと同様のトランジスタをマトリクス状に配列して構成されている。また、本体９４０１、筐体９４０２の内部においても、駆動回路に上述のトランジスタを適用することができる。実施の形態１乃至３で説明したトランジスタを用いているため、信頼性の高い携帯電話を得ることができる。
図１７（Ｄ）は本発明の一態様に係るカメラであり、本体９５０１、表示部９５０２、筐体９５０３、外部接続ポート９５０４、リモコン受信部９５０５、受像部９５０６、バッテリー９５０７、音声入力部９５０８、操作キー９５０９、接眼部９５１０等を含む。このカメラにおいて、表示部９５０２は、実施の形態１乃至３で説明したものと同様のトランジスタをマトリクス状に配列して構成されている。また、本体９５０１、筐体９５０３の内部においても、駆動回路等に上述のトランジスタを適用することができる。実施の形態１乃至３で説明したトランジスタを用いているため、信頼性の高いカメラを得ることができる。
図１７（Ｅ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９６００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９６０３に表示させることができる。このデジタルフォトフレームにおいて、表示部９６０３は、実施の形態１乃至３で説明したものと同様のトランジスタをマトリクス状に配列して構成されている。また、筐体９６０１の内部においても、駆動回路等に上述のトランジスタを適用することができる。実施の形態１乃至３で説明したトランジスタを用いているため、信頼性の高いデジタルフォトフレームを得ることができる。
また、デジタルフォトフレーム９６００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図１７（Ｆ）に示す携帯電話機９７００は、筐体９７０１、表示部９７０２、操作ボタン９７０３を含む。表示部９７０２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部９７０２を指などで触れることにより行うことができる。この携帯電話機において、表示部９７０２は、実施の形態１乃至３で説明したものと同様のトランジスタをマトリクス状に配列して構成されている。また、筐体９７０１の内部においても、駆動回路等に上述のトランジスタを適用することができる。実施の形態１乃至３で説明したトランジスタを用いているため、信頼性の高いデジタルフォトフレームを得ることができる。
表示部９７０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部９７０２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部９７０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
また、携帯電話機９７００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機９７００の向き（縦か横か）を判断して、表示部９７０２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部９７０２を触れること、又は筐体９７０１の操作ボタン９７０３の操作により行われる。また、表示部９７０２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部９７０２の光センサで検出される信号を検知し、表示部９７０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
表示部９７０２は、イメージセンサとして機能させることもできる。例えば、表示部９７０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
以上の様に、本発明の一態様である半導体装置の適用範囲は極めて広く、この半導体装置をあらゆる分野の電子機器に適用することが可能である。実施の形態１乃至３で示したトランジスタを用いることにより、信頼性の高い電子機器を提供することが可能となる。
１００ 基板
１０２ ゲート電極層
１０４ ゲート絶縁膜
１０６ 半導体膜
１０８ 半導体層
１１０ 炭化物膜
１１２ 炭化物層
１１４ 導電膜
１１５ａ 低抵抗な層
１１５ｂ 低抵抗な層
１１６ａ ソース電極層
１１６ｂ ドレイン電極層
１１７ レジストマスク
１１８ 凹部
１２０ トランジスタ
１２１ 保護絶縁層
１３０ トランジスタ
１３１ トランジスタ
１４０ トランジスタ
１４１ トランジスタ
１５０ トランジスタ
５８０ 基板
５８１ 薄膜トランジスタ
５８３ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９４ キャビティ
５９５ 充填材
５９６ 基板
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
５９０ａ 黒色領域
５９０ｂ 白色領域
９１０１ 筐体
９１０２ 支持台
９１０３ 表示部
９１０４ スピーカー部
９１０５ ビデオ入力端子
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９４０１ 本体
９４０２ 筐体
９４０３ 表示部
９４０４ 音声入力部
９４０５ 音声出力部
９４０６ 操作キー
９４０７ 外部接続ポート
９４０８ アンテナ
９５０１ 本体
９５０２ 表示部
９５０３ 筐体
９５０４ 外部接続ポート
９５０５ リモコン受信部
９５０６ 受像部
９５０７ バッテリー
９５０８ 音声入力部
９５０９ 操作キー
９５１０ 接眼部
９６００ デジタルフォトフレーム
９６０１ 筐体
９６０３ 表示部
９７００ 携帯電話機
９７０１ 筐体
９７０２ 表示部
９７０３ 操作ボタン

Claims (4)

  1. 基板上のゲート電極層と、
    前記ゲート電極層上のゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられ、かつ前記ゲート電極層と重なる半導体層と、
    前記半導体層の表面上に接して設けられた炭化物層と、
    前記半導体層と電気的に接続されたソース電極層及びドレイン電極層と、を有し、
    前記炭化物層は、炭化シリコン、炭化ゲルマニウム、ｎ型炭化シリコン、ｐ型炭化シリコンのいずれか一又は複数の材料からなり、
    前記半導体層は、インジウム、亜鉛又はガリウムの少なくとも一を含むことを特徴とするトランジスタ。
  2. 請求項１において、
    前記トランジスタのチャネル幅方向において、前記炭化物層の幅は、前記半導体層の幅よりも大きいことを特徴とするトランジスタ。
  3. 請求項１または請求項２において、
    前記トランジスタのチャネル幅方向において、前記ソース電極層または前記ドレイン電極層の幅は、前記炭化物層の幅よりも大きいことを特徴とするトランジスタ。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記半導体層及び炭化物層はスパッタ法により形成されたことを特徴とするトランジスタ。
JP2010195625A 2009-09-02 2010-09-01 トランジスタ Expired - Fee Related JP5663242B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010195625A JP5663242B2 (ja) 2009-09-02 2010-09-01 トランジスタ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009202449 2009-09-02
JP2009202449 2009-09-02
JP2010195625A JP5663242B2 (ja) 2009-09-02 2010-09-01 トランジスタ

Publications (3)

Publication Number Publication Date
JP2011077509A JP2011077509A (ja) 2011-04-14
JP2011077509A5 JP2011077509A5 (ja) 2013-09-05
JP5663242B2 true JP5663242B2 (ja) 2015-02-04

Family

ID=43623500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010195625A Expired - Fee Related JP5663242B2 (ja) 2009-09-02 2010-09-01 トランジスタ

Country Status (4)

Country Link
US (1) US8450735B2 (ja)
JP (1) JP5663242B2 (ja)
TW (1) TWI509802B (ja)
WO (1) WO2011027649A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104733540B (zh) 2009-10-09 2019-11-12 株式会社半导体能源研究所 半导体器件
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
TWI450397B (zh) * 2011-09-23 2014-08-21 Hon Hai Prec Ind Co Ltd 薄膜電晶體
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6384822B2 (ja) * 2013-11-07 2018-09-05 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ及びその製造方法
CN104157701B (zh) * 2014-09-02 2017-09-01 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及结构
CN106158976A (zh) * 2015-04-24 2016-11-23 群创光电股份有限公司 显示装置
WO2017187486A1 (ja) * 2016-04-25 2017-11-02 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
US11764308B2 (en) * 2020-02-18 2023-09-19 Sakai Display Products Corporation Thin-film transistor and manufacturing method thereof

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862234A (en) 1986-11-29 1989-08-29 Sharp Kabushiki Kaisha Thin-film transistor
GB2220792B (en) 1988-07-13 1991-12-18 Seikosha Kk Silicon thin film transistor and method for producing the same
JPH0227771A (ja) * 1988-07-15 1990-01-30 Sumitomo Metal Ind Ltd 薄膜半導体素子
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP3340782B2 (ja) * 1993-03-15 2002-11-05 株式会社東芝 薄膜半導体素子
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09203908A (ja) * 1996-01-25 1997-08-05 Furontetsuku:Kk 液晶表示装置用薄膜トランジスタおよび液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7495644B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US20060118869A1 (en) * 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7491585B2 (en) * 2006-10-19 2009-02-17 International Business Machines Corporation Electrical fuse and method of making
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5172178B2 (ja) 2007-03-15 2013-03-27 三菱電機株式会社 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US20090076322A1 (en) * 2007-09-13 2009-03-19 Atsushi Matsunaga Capsule endoscope
JP5101387B2 (ja) 2007-09-13 2012-12-19 富士フイルム株式会社 カプセル型内視鏡
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
KR101213708B1 (ko) 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법

Also Published As

Publication number Publication date
WO2011027649A1 (en) 2011-03-10
US8450735B2 (en) 2013-05-28
US20110049518A1 (en) 2011-03-03
JP2011077509A (ja) 2011-04-14
TW201121050A (en) 2011-06-16
TWI509802B (zh) 2015-11-21

Similar Documents

Publication Publication Date Title
JP5663242B2 (ja) トランジスタ
JP6758354B2 (ja) 半導体装置の作製方法
JP6334033B2 (ja) 半導体装置の作製方法
TWI587521B (zh) 半導體裝置
US8305109B2 (en) Logic circuit, light emitting device, semiconductor device, and electronic device
JP5997954B2 (ja) 半導体装置
KR101813559B1 (ko) 반도체 장치 및 그 제조 방법
KR20110076942A (ko) 표시 장치
KR20100045922A (ko) 반도체 장치 및 그 제작 방법
JP2011100981A (ja) 半導体装置
JP5856395B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130717

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141208

R150 Certificate of patent or registration of utility model

Ref document number: 5663242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees