JP5856395B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5856395B2
JP5856395B2 JP2011142780A JP2011142780A JP5856395B2 JP 5856395 B2 JP5856395 B2 JP 5856395B2 JP 2011142780 A JP2011142780 A JP 2011142780A JP 2011142780 A JP2011142780 A JP 2011142780A JP 5856395 B2 JP5856395 B2 JP 5856395B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
oxide
electrode
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011142780A
Other languages
English (en)
Other versions
JP2012238826A (ja
JP2012238826A5 (ja
Inventor
山崎　舜平
舜平 山崎
高橋　正弘
正弘 高橋
拓也 廣橋
拓也 廣橋
克明 栃林
克明 栃林
安孝 中澤
安孝 中澤
雅俊 横山
雅俊 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011142780A priority Critical patent/JP5856395B2/ja
Publication of JP2012238826A publication Critical patent/JP2012238826A/ja
Publication of JP2012238826A5 publication Critical patent/JP2012238826A5/ja
Application granted granted Critical
Publication of JP5856395B2 publication Critical patent/JP5856395B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Electroluminescent Light Sources (AREA)

Description

酸化物半導体を用いる半導体装置に関する。該半導体装置の作製方法に関する。ここで、半導体装置とは、半導体特性を利用することで機能する素子及び装置全般を指すものである。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照）。
特開２００６−１６５５２８号公報
しかしながら、酸化物半導体は、酸素の不足などによる化学量論的組成からのずれや、デバイス作製工程において電子供与体を形成する水素や水の混入などが生じると、その電気伝導率が変化する恐れがある。このような現象は、酸化物半導体を用いたトランジスタなどの半導体装置にとって、電気的特性の変動要因となる。
このような問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化することを目的の一とする。
上記課題を解決するために本発明者等は、酸化物半導体層中の窒素に着目した。窒素は酸化物半導体を構成する金属と結合しやすく、酸化物半導体層中において、酸素と該金属の結合を妨げる。したがって、酸化物半導体層中の窒素濃度を２×１０１９ａｔｏｍｓ／ｃｍ３以下とすれば良い。酸化物半導体層中の窒素濃度を低くすることで、酸化物半導体層中の酸素濃度を十分なものとすることができる。
また、酸化物半導体層と接するソース電極及びドレイン電極には、耐熱性を有し酸化されにくい金属を用いる。例えば、ソース電極及びドレイン電極として、タングステン、白金及びモリブデンのいずれか一又は複数を含む層を用いれば良い。上記金属は酸素と反応しにくいため、ソース電極及びドレイン電極が酸化物半導体層から酸素を奪うことを抑制することができる。
このように、酸化物半導体層中の窒素濃度を低くし、ソース電極及びドレイン電極に耐熱性を有し酸化されにくい金属を用いることで、酸化物半導体層中の酸素と金属の結合が妨げられることを抑制することができる。したがって、酸化物半導体を用いたトランジスタの電気特性と信頼性を向上することができる。例えば、光劣化によるトランジスタ特性の変動を低減することができる。
具体的には、本発明の一態様は、ゲート絶縁層と、ゲート絶縁層の一方の面に接する第１のゲート電極と、ゲート絶縁層の他方の面に接し、第１のゲート電極と重畳する酸化物半導体層と、酸化物半導体層と接するソース電極、ドレイン電極、及び酸化物絶縁層と、の積層構造を有し、酸化物半導体層の窒素濃度は、２×１０１９ａｔｏｍｓ／ｃｍ３以下であり、ソース電極及びドレイン電極は、タングステン、白金及びモリブデンのいずれか一又は複数を含む半導体装置である。
さらに、酸化物半導体層と、ソース電極又はドレイン電極との間の接続抵抗を下げるためにバッファ層を形成しても良い。バッファ層の窒素濃度は２×１０１９ａｔｏｍｓ／ｃｍ３以下とする。酸化物半導体層と接する層の窒素濃度を低くすることで、酸化物半導体層中の酸素濃度を十分なものとし、酸化物半導体の電気特性と信頼性を向上することができる。
したがって、別の本発明の一態様は、ゲート絶縁層と、ゲート絶縁層の一方の面に接する第１のゲート電極と、ゲート絶縁層の他方の面に接し、第１のゲート電極と重畳する領域に設けられた酸化物半導体層と、酸化物半導体層と接するバッファ層及び酸化物絶縁層と、バッファ層を介して、酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、の積層構造を有し、酸化物半導体層の窒素濃度は、２×１０１９ａｔｏｍｓ／ｃｍ３以下であり、バッファ層の窒素濃度は、２×１０１９ａｔｏｍｓ／ｃｍ３以下であり、ソース電極及びドレイン電極は、タングステン、白金及びモリブデンのいずれか一又は複数を含む半導体装置である。
さらに、酸化物半導体層と接する絶縁層を、酸素を含む絶縁層、好ましくは、化学量論的組成比より酸素が多い領域を含む絶縁層とすることで、酸化物半導体層に酸素を供給することができる。特に、酸化物半導体層と接する層として、金属酸化物層を用いることで、酸化物半導体層への水素又は水などの不純物の混入を抑制する。
よって、上記半導体装置において、ゲート絶縁層は、酸化ガリウム、酸化アルミニウム、酸化ガリウムアルミニウム、及び酸化アルミニウムガリウムのいずれか一又は複数が含まれることが好ましい。
また、上記半導体装置において、酸化物絶縁層は、酸化ガリウム、酸化アルミニウム、酸化ガリウムアルミニウム、及び酸化アルミニウムガリウムのいずれか一又は複数が含まれることが好ましい。
上記半導体装置において、酸化物半導体層の厚みは３ｎｍ以上３０ｎｍ以下であることが好ましい。
上記半導体装置において、酸化物絶縁層を介して、酸化物半導体層及び第１のゲート電極と重畳する領域に設けられた第２のゲート電極を有することが好ましい。
上記半導体装置において、ソース電極及びドレイン電極の窒素濃度は、２×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
なお、酸化物半導体は薄膜形成工程において、酸素の不足などによる化学量論的組成からのずれや、電子供与体を形成する水素や水の混入などが生じると、その電気伝導率が変化してしまう。このような現象は、酸化物半導体を用いた半導体装置にとって電気的特性の変動要因となる。したがって、水素、水、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体より意図的に排除し、かつ不純物の排除工程によって同時に減少してしまうことのある酸化物半導体を構成する主成分材料である酸素を、酸化物半導体層に接する絶縁層より供給することによって、酸化物半導体層を高純度化及び電気的にｉ型（真性）化する。
絶縁層から酸化物半導体層へ酸素を拡散させ、半導体装置の不安定要素の一である水素と反応させることにより、酸化物半導体層中または界面の水素を固定（非可動イオン化）することができる。すなわち、信頼性上の不安定性を減らす、又は十分に低減することができる。また、酸化物半導体層中または界面での酸素欠損に起因するしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフト（ΔＶｔｈ）を低減することができる。
高純度化された酸化物半導体層を有するトランジスタは、しきい値電圧やオン電流などの電気的特性に温度依存性がほとんど見られない。また、光劣化によるトランジスタ特性の変動も少ない。
本発明の一態様によって、酸化物半導体を用いた、電気的特性が良好で、信頼性の高い半導体装置を提供することができる。
本発明の一態様のトランジスタの構成例を示す図。 本発明の一態様のトランジスタの作製方法を示す図。 本発明の一態様のトランジスタの構成例を示す図。 本発明の一態様のトランジスタの構成例を示す図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 実施例１の断面観察の結果を示す図。 実施例２の光バイアス試験の結果を示す図。 実施例３に係る図。 実施例４のＳＩＭＳ分析デプスプロファイル。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の構成及び作製方法について図１〜図４を用いて説明する。
図１に半導体装置の例として、トランジスタ５５０を示す。図１（Ａ）にトランジスタ５５０の上面図を、図１（Ｂ）にトランジスタ５５０の断面図を示す。なお、図１（Ｂ）は図１（Ａ）に示す切断線Ｐ１−Ｐ２における断面に相当する。
トランジスタ５５０は、絶縁表面を有する基板５００上に、第１のゲート電極５１１、及び第１のゲート電極５１１を覆うゲート絶縁層５０２を有する。また、ゲート絶縁層５０２上に第１のゲート電極５１１と重畳する酸化物半導体層５１３、及び酸化物半導体層５１３に接し、端部が第１のゲート電極５１１と重畳するソース電極またはドレイン電極として機能する第１の電極５１５ａ及び第２の電極５１５ｂを有する。また、酸化物半導体層５１３と重なり、その一部と接する酸化物絶縁層５０７を有する。
酸化物半導体層５１３は水素や水などの不純物が十分に除去されることにより、または、十分な酸素が供給されることにより、高純度化されたものであることが望ましい。具体的には、例えば、酸化物半導体層５１３の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層５１３中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定されるものである。このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層５１３では、キャリア濃度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満となる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下となる。このように、ｉ型化された酸化物半導体を用いることで、良好な電気特性のトランジスタを得ることができる。
さらに、酸化物半導体層５１３の窒素濃度は、２×１０１９ａｔｏｍｓ／ｃｍ３以下とする。特に、窒素濃度が５×１０１８ａｔｏｍｓ／ｃｍ３以下であることが好ましい。窒素は酸化物半導体を構成する金属と結合しやすく、酸化物半導体層中において、酸素と該金属の結合を妨げる。酸化物半導体層中の窒素濃度を低くすることで、酸化物半導体層中の酸素濃度を十分なものとし、酸化物半導体の電気特性と信頼性を向上することができる。
ここでは、酸化物半導体層５１３に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体（インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体）を用いた場合を例に挙げて説明する。酸化物半導体層５１３中に窒素が多く含まれると、窒素と、ＩｎやＧａとが結合し、窒化インジウムや窒化ガリウムが生成される。酸化物半導体層５１３中において、窒素が、Ｉｎ又はＧａと結合することで、酸素と、Ｉｎ又はＧａとの結合が妨げられる。酸化物半導体層５１３中の窒素濃度が高まることで、酸化物半導体層５１３のキャリア移動度が低下する。したがって、酸化物半導体層５１３中の窒素濃度は十分に低いことが好ましい。
ゲート絶縁層５０２及び酸化物絶縁層５０７は、酸素を含む絶縁膜を用いることが望ましい。ゲート絶縁層５０２や酸化物絶縁層５０７は、化学量論的組成比より酸素が多い領域（酸素過剰領域とも表記する）が含まれる膜であるのがより望ましい。酸化物半導体層５１３と接するゲート絶縁層５０２及び酸化物絶縁層５０７が酸素過剰領域を有することにより、酸化物半導体層５１３からゲート絶縁層５０２又は酸化物絶縁層５０７への酸素の移動を防ぐことができる。また、ゲート絶縁層５０２又は酸化物絶縁層５０７から酸化物半導体層５１３への酸素の供給を行うこともできる。よって、ゲート絶縁層５０２及び酸化物絶縁層５０７に挟持された酸化物半導体層５１３を、十分な量の酸素を含有する膜とすることができる。
特に、ゲート絶縁層５０２及び酸化物絶縁層５０７は、第１３族元素および酸素を含む材料を用いて形成することが好ましい。第１３族元素および酸素を含む材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムのいずれか一または複数を含む材料などがある。ここで、酸化アルミニウムガリウムとは、ガリウム（Ｇａ）の含有量（原子％）よりアルミニウム（Ａｌ）の含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、Ｇａの含有量（原子％）がＡｌの含有量（原子％）以上のものを示す。ゲート絶縁層５０２及び酸化物絶縁層５０７は、それぞれ、上述の材料を用いて単層構造、または積層構造で形成してもよい。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウム等を適用することは、酸化物半導体膜への水の浸入防止という点においても好ましい。
上述の通り、ゲート絶縁層５０２及び酸化物絶縁層５０７は、化学量論的組成比より酸素が多い領域を含むことが好ましい。これにより、酸化物半導体層５１３と接する絶縁膜または酸化物半導体層５１３に酸素を供給し、酸化物半導体層５１３中、または酸化物半導体層５１３とそれに接する絶縁膜との界面における酸素欠陥を低減することができる。例えば、ゲート絶縁層５０２として酸化ガリウム膜を用いた場合、Ｇａ２Ｏｘ（ｘ＝３＋α、０＜α＜１）とするのが好ましい。ここで、ｘは、例えば、３．３以上３．４以下とすればよい。または、ゲート絶縁層５０２として酸化アルミニウム膜を用いた場合、Ａｌ２Ｏｘ（ｘ＝３＋α、０＜α＜１）とすることが好ましい。または、ゲート絶縁層５０２として酸化アルミニウムガリウム膜を用いた場合、ＧａｘＡｌ２−ｘＯ３＋α（０＜ｘ＜１、０＜α＜１）とすることが好ましい。または、ゲート絶縁層５０２として酸化ガリウムアルミニウム膜を用いた場合、ＧａｘＡｌ２−ｘＯ３＋α（１＜ｘ≦２、０＜α＜１）とすることが好ましい。
なお、酸素欠損のない酸化物半導体膜を用いる場合であれば、ゲート絶縁層及び酸化物絶縁層には、化学量論的組成に一致した量の酸素が含まれていれば良いが、トランジスタのしきい値電圧の変動を抑えるなどの信頼性を確保するためには、酸化物半導体膜に酸素欠損の状態が生じ得ることを考慮して、ゲート絶縁層及び酸化物絶縁層には化学量論的組成比より多く酸素を含有させておくのが好ましい。
第１の電極５１５ａ及び第２の電極５１５ｂは、耐熱性を有し酸素と反応しにくい金属からなり、例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、白金（Ｐｔ）のいずれか一又は複数を含む。又は、金（Ａｕ）やクロム（Ｃｒ）を用いても良い。上記金属は酸化されにくいため、第１の電極５１５ａ及び第２の電極５１５ｂが酸化物半導体層５１３から酸素を奪うことを抑制することができる。さらに、第１の電極５１５ａ及び第２の電極５１５ｂの窒素濃度は、２×１０１９ａｔｏｍｓ／ｃｍ３以下であることが好ましい。
図３（Ａ）及び（Ｂ）にトランジスタ５５０とは異なる構成のトランジスタ５５１ａ、ｂの断面図を示す。
トランジスタ５５１ａ、ｂは、それぞれ絶縁表面を有する基板５００上に、第１のゲート電極５１１、及び第１のゲート電極５１１を覆うゲート絶縁層５０２を有する。また、ゲート絶縁層５０２上に第１のゲート電極５１１と重畳する酸化物半導体層５１３、及び酸化物半導体層５１３に接するバッファ層５１６ａ、ｂ（または５１６ｃ、ｄ）、端部が第１のゲート電極５１１と重畳するソース電極またはドレイン電極として機能する第１の電極５１５ａ及び第２の電極５１５ｂを有する。また、酸化物半導体層５１３と重なり、その一部と接する酸化物絶縁層５０７を有する。
バッファ層は、酸化物半導体層５１３と、第１の電極５１５ａ又は第２の電極５１５ｂとの間の接続抵抗を下げる効果を有する。バッファ層の窒素濃度は、２×１０１９ａｔｏｍｓ／ｃｍ３以下とする。特に、窒素濃度が５×１０１８ａｔｏｍｓ／ｃｍ３以下であることが好ましい。窒素は酸化物半導体を構成する金属と結合しやすい。バッファ層は酸化物半導体層に接するため、バッファ層から酸化物半導体層に窒素が侵入する恐れがある。酸化物半導体層中に侵入した窒素は、酸素と該金属の結合を妨げる。
図４に上記に例示したトランジスタとは異なる構成のトランジスタ５５２の断面図を示す。
トランジスタ５５２は、絶縁表面を有する基板５００上に、第１のゲート電極５１１、及び第１のゲート電極５１１を覆うゲート絶縁層５０２を有する。また、ゲート絶縁層５０２上に第１のゲート電極５１１と重畳する酸化物半導体層５１３、及び酸化物半導体層５１３に接し、端部を第１のゲート電極５１１と重畳するソース電極またはドレイン電極として機能する第１の電極５１５ａ及び第２の電極５１５ｂを有する。また、酸化物半導体層５１３と重なり、その一部と接する酸化物絶縁層５０７を有する。さらに、酸化物絶縁層５０７上に、第１のゲート電極５１１及び酸化物半導体層５１３と重畳する第２のゲート電極５１９を有する。
第２のゲート電極５１９を酸化物半導体層５１３のチャネル形成領域と重なる位置に設けることによって、トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後におけるトランジスタしきい値電圧の変化量をより低減することができる。なお、第２のゲート電極５１９は、電位が第１のゲート電極５１１と同じでもよいし、異なっていても良い。また、第２のゲート電極５１９の電位は、ＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
次に、トランジスタ５５０を基板５００上に作製する方法について、図２を用いて説明する。
まず、絶縁表面を有する基板５００上に導電膜を形成した後、第１のフォトリソグラフィ工程により第１のゲート電極５１１を含む配線層を形成する。なお、レジストマスクをインクジェット法で形成しても良い。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
本実施の形態では絶縁表面を有する基板５００としてガラス基板を用いる。
下地膜となる絶縁膜を基板５００と第１のゲート電極５１１との間に設けても良い。下地膜は、基板５００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜を単層で又は積層して形成することができる。
また、第１のゲート電極５１１は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
次いで、第１のゲート電極５１１上にゲート絶縁層５０２を形成する。ゲート絶縁層５０２は、第１３族元素および酸素を含む材料を用いて形成することが好ましい。例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムのいずれか一または複数を含む材料などを用いることができる。また、ゲート絶縁層５０２には、複数種類の第１３族元素と、酸素と、を含ませることもできる。または、第１３族元素の他に、イットリウムなどの第３族元素、ハフニウムなどの第４族元素、シリコンなどの第１４族元素などの、水素以外の不純物元素を含ませることができる。このような不純物元素を、例えば０を超えて２０原子％以下程度含ませることで、ゲート絶縁層５０２のエネルギーギャップを、該元素の添加量により制御することができる。
ゲート絶縁層５０２は、他に、酸化シリコンや酸化ハフニウムを用いて形成しても良い。
ゲート絶縁層５０２は、窒素、水素、水などの不純物を混入させない方法を用いて成膜することが好ましい。ゲート絶縁層５０２に窒素、水素、水などの不純物が含まれると、後に形成される酸化物半導体膜に窒素、水素、水などの不純物の侵入や、水素、水などの不純物による酸化物半導体膜中の酸素の引き抜き、などによって酸化物半導体膜が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがあるためである。よって、ゲート絶縁層５０２はできるだけ窒素、水素、水などの不純物が含まれないように作製することが好ましい。例えば、スパッタリング法によって成膜するのが好ましい。成膜する際に用いるスパッタガスとしては、窒素、水素、水などの不純物が除去された高純度ガスを用いることが好ましい。
スパッタリング法としては、直流電源を用いるＤＣスパッタリング法、パルス的に直流バイアスを加えるパルスＤＣスパッタリング法、又はＡＣスパッタリング法などを用いることができる。
なお、ゲート絶縁層５０２として、酸化アルミニウムガリウム膜または酸化ガリウムアルミニウム膜を形成する際には、スパッタリング法に用いるターゲットとして、アルミニウムパーティクルが添加された酸化ガリウムターゲットを適用してもよい。アルミニウムパーティクルが添加された酸化ガリウムターゲットを用いることにより、ターゲットの導電性を高めることができるため、スパッタリング時の放電を容易なものとすることができる。このようなターゲットを用いることで、量産化に適した金属酸化物膜を作製することができる。
次に、ゲート絶縁層５０２に対して、酸素ドープ処理を行うことが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。
ゲート絶縁層５０２に対して、酸素ドープ処理を行うことによりゲート絶縁層５０２には化学量論的組成比より酸素が多い領域が形成される。このような領域を備えることにより、後に成膜される酸化物半導体膜に酸素を供給し、酸化物半導体膜中の酸素欠陥を低減することができる。
ゲート絶縁層５０２として酸化ガリウム膜を用いた場合、酸素ドープを行うことにより、Ｇａ２Ｏｘ（ｘ＝３＋α、０＜α＜１）とすることができる。ｘは、例えば、３．３以上３．４以下とすることができる。または、ゲート絶縁層５０２として酸化アルミニウム膜を用いた場合、酸素ドープを行うことにより、Ａｌ２Ｏｘ（ｘ＝３＋α、０＜α＜１）とすることができる。または、ゲート絶縁層５０２として酸化アルミニウムガリウム膜を用いた場合、酸素ドープを行うことにより、ＧａｘＡｌ２−ｘＯ３＋α（０＜ｘ＜１、０＜α＜１）とすることができる。または、ゲート絶縁層５０２として酸化ガリウムアルミニウム膜を用いた場合、酸素ドープを行うことにより、ＧａｘＡｌ２−ｘＯ３＋α（１＜ｘ≦２、０＜α＜１）とすることができる。
次いで、ゲート絶縁層５０２上に、膜厚３ｎｍ以上３０ｎｍ以下の酸化物半導体膜５１３ａをスパッタリング法で形成する（図２（Ａ））。酸化物半導体膜５１３ａの膜厚を大きくしすぎると（例えば、膜厚を５０ｎｍ以上とすると）、トランジスタがノーマリーオンとなってしまうおそれがあるため、上述の膜厚とするのが好ましい。なお、ゲート絶縁層５０２、及び酸化物半導体膜５１３ａは、大気に触れさせることなく連続して成膜するのが好ましい。
酸化物半導体膜５１３ａに用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や、単元系金属酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その化学量論比はとくに問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
また、酸化物半導体膜５１３ａは、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
本実施の形態では、酸化物半導体膜５１３ａとしてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜５１３ａは、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッタ法により形成することができる。
酸化物半導体膜５１３ａとしてＩｎ−Ｇａ−Ｚｎ−Ｏ膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物ターゲットを用いることができる。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の酸化物ターゲットを用いてもよい。
また、酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜５１３ａは緻密な膜とすることができる。
酸化物半導体膜５１３ａを成膜する際に用いるスパッタガスとしては、窒素、水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
酸化物半導体膜５１３ａの成膜は、減圧状態に保持された成膜室内に基板５００を保持し、基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下として行う。基板５００を加熱しながら成膜することにより、成膜した酸化物半導体膜５１３ａに含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水が除去されたスパッタガスを導入し、上記ターゲットを用いて基板５００上に酸化物半導体膜５１３ａを成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水など水素原子を含む化合物及び窒素（より好ましくは炭素原子を含む化合物）等が排気されるため、当該成膜室で成膜した酸化物半導体膜５１３ａに含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、膜厚分布も均一となるために好ましい。
その後、酸化物半導体膜５１３ａに対して、熱処理（第１の熱処理）を行うことが望ましい。この第１の熱処理によって酸化物半導体膜５１３ａ中の、過剰な水素（水や水酸基を含む）を除去することができる。さらに、この第１の熱処理によって、ゲート絶縁層５０２中の過剰な水素（水や水酸基を含む）を除去することも可能である。第１の熱処理の温度は、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み点未満とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜５１３ａは大気に触れさせず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や、脱水素化処理は、例えば、酸化物半導体膜５１３ａを島状に加工した後などのタイミングにおいて行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
また、酸化物半導体膜５１３ａに接するゲート絶縁層５０２は、酸素ドープ処理されており、酸素過剰領域を有する。したがって、酸化物半導体膜５１３ａから、ゲート絶縁層５０２への酸素の移動を抑制することができる。また、酸素ドープ処理されたゲート絶縁層５０２と接して酸化物半導体膜５１３ａを積層することで、ゲート絶縁層５０２から酸化物半導体膜５１３ａへ酸素を供給することができる。ゲート絶縁層５０２からの酸化物半導体膜５１３ａへの酸素の供給は、酸素ドープ処理されたゲート絶縁層５０２と、酸化物半導体膜５１３ａとが接した状態で熱処理を行うことにより、より促進される。
なお、ゲート絶縁層５０２に添加され、酸化物半導体膜５１３ａへ供給される酸素の少なくとも一部は、酸素の未結合手（ダングリングボンド）を酸化物半導体中で有することが好ましい。未結合手（ダングリングボンド）を有することにより、酸化物半導体膜中に残存しうる水素と結合して、水素を固定化（非可動イオン化）することができるためである。
次いで、酸化物半導体膜５１３ａを第２のフォトリソグラフィ工程により島状の酸化物半導体層５１３に加工するのが好ましい（図２（Ｂ））。また、島状の酸化物半導体層５１３を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。島状の酸化物半導体層５１３ｂを形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
次いで、ゲート絶縁層５０２及び酸化物半導体層５１３上に、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）を形成するための導電膜を形成する。ソース電極及びドレイン電極に用いる導電膜としては、耐熱性を有し酸素と反応しにくい金属を用いて形成すれば良い。特に、Ｍｏ、Ｗ、Ｐｔのいずれか一又は複数を含むことが好ましい。他に、Ａｕ、Ｃｒ等も用いることができる。導電膜は、窒素を混入させない方法を用いて成膜することが好ましい。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行って第１の電極５１５ａ、第２の電極５１５ｂを形成した後、レジストマスクを除去する（図２（Ｃ））。第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体層５１３上で隣り合う第１の電極５１５ａの下端部と第２の電極５１５ｂの下端部との間隔幅によって後に形成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、例えば、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを微細化することが可能であり、回路の動作速度を高速化できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体層５１３がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体層５１３を全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に酸化物半導体層５１３は一部のみがエッチングされ、例えば、酸化物半導体層５１３の膜厚の５乃至５０％がエッチングされ、溝部（凹部）を有する酸化物半導体層５１３となることもある。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層５１３の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、当該プラズマ処理に続けて大気に触れることなく、酸化物半導体層５１３に接する酸化物絶縁層５０７を形成することが望ましい。
次いで、第１の電極５１５ａ、及び第２の電極５１５ｂを覆い、且つ酸化物半導体層５１３の一部と接する酸化物絶縁層５０７を形成する（図２（Ｄ））。酸化物絶縁層５０７は、ゲート絶縁層５０２と同様の材料、同様の工程で形成することができる。
次に、酸化物絶縁層５０７に対して、酸素ドープ処理を行うことが好ましい。酸化物絶縁層５０７に対して、酸素ドープ処理を行うことにより、酸化物絶縁層５０７には化学量論的組成比より酸素が多い領域が形成される。このような領域を備えることにより、酸化物半導体層に酸素を供給し、酸化物半導体層中の酸素欠陥を低減することができる。
次に酸化物半導体層５１３が、酸化物絶縁層５０７と一部（チャネル形成領域）が接した状態で第２の熱処理を行うのが好ましい。第２の熱処理の温度は、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み点未満とする。
第２の熱処理は、窒素、酸素、乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
第２の熱処理においては、酸化物半導体層５１３と、ゲート絶縁層５０２及び酸化物絶縁層５０７と、が接した状態で加熱される。したがって、上述の脱水化（または脱水素化）処理によって同時に減少してしまう可能性のある酸化物半導体を構成する主成分材料の一つである酸素を、酸素を含むゲート絶縁層５０２及び酸化物絶縁層５０７より酸化物半導体層５１３へ供給することができる。以上の工程で高純度化し、電気的にｉ型（真性）化された酸化物半導体層５１３を形成することができる。
上述のように、第１の熱処理と第２の熱処理を適用することで、酸化物半導体層５１３を、その主成分以外の不純物が極力含まれないように高純度化することができる。高純度化された酸化物半導体層５１３中にはドナーに由来するキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
以上の工程でトランジスタ５５０が形成される。トランジスタ５５０は、水素、水、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層５１３より意図的に排除し、高純度化された酸化物半導体層５１３を含むトランジスタである。さらに、酸化物半導体層５１３は、窒素濃度が十分に低減されている（窒素濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以下である）。また、第１の電極５１５ａ及び第２の電極５１５ｂは、酸素と反応しにくい金属からなる。よって、トランジスタ５５０は、電気的特性変動が抑制されており、電気的に安定である。
なお、図示しないが、トランジスタ５５０を覆うようにさらに保護絶縁膜を形成しても良い。保護絶縁膜としては、窒化珪素膜、窒化酸化珪素膜、または窒化アルミニウム膜などを用いることができる。
また、トランジスタ５５０上に平坦化絶縁膜を設けても良い。平坦化絶縁膜の材料としては、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよい。
また、後のソース電極、及びドレイン電極となる導電膜を成膜する前に、酸化物半導体層５１３上にバッファ層５１６ａ、ｂ（又は、バッファ層５１６ｃ、ｄ）を設けることで、図３（Ａ）及び（Ｂ）に示すトランジスタ５５１ａやトランジスタ５５１ｂを形成することができる。バッファ層としては、例えば、ＩＴＯ膜などの透明導電膜を用いることができる。酸化物半導体層５１３上に導電膜を形成し、フォトリソグラフィ工程により該導電膜上にレジストマスクを形成し、選択的にエッチングを行ってバッファ層５１６ａ、５１６ｂを形成した後、レジストマスクを除去すれば良い。
また、酸化物絶縁層５０７上であって、酸化物半導体層５１３のチャネル形成領域と重畳する領域に第２のゲート電極５１９を設けることで、図４に示すトランジスタ５５２を形成することができる。第２のゲート電極５１９は、第１のゲート電極５１１と同様の材料、同様の工程で形成することができる。第２のゲート電極５１９を酸化物半導体層５１３のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけるトランジスタのしきい値電圧の変化量をより低減することができる。なお、第２のゲート電極５１９は、電位が第１のゲート電極５１１と同じでもよいし、異なっていても良い。また、第２のゲート電極５１９の電位は、ＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
以上のように、本発明の一態様のトランジスタは、酸化物半導体層中の窒素濃度が低減され、かつ、ソース電極及びドレイン電極に耐熱性を有し酸化されにくい金属を用いているため、酸化物半導体層中の酸素と金属の結合が妨げられることを抑制することができる。したがって、酸化物半導体を用いたトランジスタの電気特性と信頼性を向上することができる。例えば、光劣化によるトランジスタ特性の変動を低減することができる。
（実施の形態２）
実施の形態１で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図５（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図５（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
図５（Ｂ）及び図５（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図５（Ｂ）及び図５（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図５（Ｂ）及び図５（Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図５（Ｂ）及び図５（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図５（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図５（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図５（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態１で一例を示した本発明の一態様のトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図６乃至図８を用いて説明する。図６（Ｂ）、図７及び図８は、図５（Ｂ）のＭ−Ｎにおける断面図に相当する。図６（Ａ）は、図６（Ｂ）に示すトランジスタ４０１０の上面図に相当する。
図６乃至図８で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、トランジスタ４０１１のソース電極及びドレイン電極と同じ導電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図６乃至図８では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。
トランジスタ４０１０、トランジスタ４０１１として、本発明の一態様のトランジスタを適用することができる。本発明の一態様のトランジスタは、電気的特性変動が抑制されており、電気的に安定である。よって、図６乃至図８で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を用いることができる。
図６（Ａ）（Ｂ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図６（Ａ）（Ｂ）において、表示素子である液晶素子４０１３は、第１の電極４０３０、第２の電極４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４０３２、４０３３が設けられている。第２の電極４０３１は第２の基板４００６側に設けられ、第１の電極４０３０と第２の電極４０３１とは液晶層４００８を介して積層する構成となっている。また、第１の電極４０３０と第２の電極４０３１が重畳しない領域では、第２の基板４００６側に遮光層４０４８（ブラックマトリクス）が設けられている。そして、第１の電極４０３０と第２の電極４０３１が重畳する領域では、カラーフィルタ層４０４３が設けられている。第２の電極４０３１と、遮光層４０４８及びカラーフィルタ層４０４３の間には、平坦化膜４０４５が形成されている。
図６（Ａ）（Ｂ）に示すトランジスタ４０１０、４０１１において、ゲート電極が酸化物半導体層の下側を覆う形で配置されており（トランジスタ４０１０のゲート電極４０４１、酸化物半導体層４０４２を参照）、また遮光層４０４８が酸化物半導体層の上側を覆う形で配置される。したがって、トランジスタ４０１０、４０１１は上側及び下側で遮光ができる構造とすることができる。当該遮光により、トランジスタ４０１０、４０１１のチャネル形成領域に入射する迷光を減らすことができ、トランジスタ特性の劣化を抑制することができる。具体的には、チャネル形成領域に酸化物半導体を用いた場合であっても、しきい値電圧の変動を抑制することができる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗率の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することができるため、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うことができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図７に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極４０３０、電界発光層４５１１、第２の電極４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極４０３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水、二酸化炭素等が侵入しないように、第２の電極４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極である第１の電極及び第２の電極の間に配置し、第１の電極及び第２の電極に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
図８に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図８の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極間に配置し、電極間に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
トランジスタ４０１０と接続する第１の電極４０３０と、第２の基板４００６に設けられた第２の電極４０３１との間には黒色領域４６１５ａ及び白色領域４６１５ｂを有し、周りに液体で満たされているキャビティ４６１２を含む球形粒子４６１３が設けられており、球形粒子４６１３の周囲は樹脂等の充填材４６１４で充填されている。第２の電極４０３１が共通電極（対向電極）に相当する。第２の電極４０３１は、共通電位線と電気的に接続される。
なお、図６乃至図８において、第１の基板４００１、第２の基板４００６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
絶縁層４０２１は、無機絶縁材料又は有機絶縁材料を用いて形成することができる。なお、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁膜として好適である。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、スピンコート法、ディッピング法、スプレー塗布法、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ロールコーティング、カーテンコーティング、ナイフコーティング等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
表示素子に電圧を印加する第１の電極及び第２の電極（画素電極、共通電極、対向電極などともいう）においては、取り出す光の方向、電極が設けられる場所、及び電極のパターン構造によって透光性、反射性を選択すればよい。
第１の電極４０３０、第２の電極４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極４０３０、第２の電極４０３１はタングステン、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、コバルト、ニッケル、チタン、白金、アルミニウム、銅、銀等の金属、又はその合金、もしくはその窒化物から一つ、又は複数種を用いて形成することができる。
また、第１の電極４０３０、第２の電極４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンもしくはその誘導体、ポリピロールもしくはその誘導体、ポリチオフェンもしくはその誘導体、またはアニリン、ピロール、及びチオフェンの２種以上からなる共重合体もしくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１で例示したトランジスタを適用することで、信頼性の高い半導体装置を提供することができる。なお、実施の形態１で例示したトランジスタは上述の表示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、ＬＳＩ等の半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など様々な機能を有する半導体装置に適用することが可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例について説明する。
図９（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。本発明の一態様の半導体装置を適用することにより、信頼性の高いノート型のパーソナルコンピュータとすることができる。
図９（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２がある。本発明の一態様の半導体装置を適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
図９（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図９（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図９（Ｃ）では表示部２７０７）に画像を表示することができる。本発明の一態様の半導体装置を適用することにより、信頼性の高い電子書籍２７００とすることができる。
また、図９（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図９（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。本発明の一態様の半導体装置を適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図９（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図９（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図９（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。本発明の一態様の半導体装置を適用することにより、信頼性の高いデジタルビデオカメラとすることができる。
図９（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。本発明の一態様の半導体装置を適用することにより、信頼性の高いテレビジョン装置９６００とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
本実施例では酸化物半導体膜上にタングステン膜を形成した基板を試料とし、ベーク処理前後における試料の断面を観察した。該試料の断面観察について図１０を用いて説明する。
まず、断面観察を行うための試料を作製した。
ガラス基板上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］）を用いて、基板とターゲットとの間の距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）混合雰囲気下、室温でスパッタリング法による成膜を行い、厚さ１００ｎｍの酸化物半導体膜を形成した。
続いて、酸化物半導体膜上に、タングステンターゲットを用いてスパッタリング法により、厚さ１５０ｎｍのタングステン膜を形成した。
以上の工程により、ガラス基板上に酸化物半導体膜及びタングステン膜を積層した試料を得た。
その後、作製した基板を二枚に分割し、その一方について、オーブンを用いて大気雰囲気下、３５０℃、１時間のベーク処理を行った。
ベーク処理を行っていない試料（試料１）と、ベーク処理を行った試料（試料２）の両方について、薄片化処理を行い、ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）装置を用いて断面観察を行った。
図１０（Ａ）に試料１の断面観察像を、また図１０（Ｂ）に試料２の断面観察像を示す。ベーク処理の有無によらず、酸化物半導体膜、タングステン膜、及びそれらの界面において、違いは見られなかった。
以上のことから、ベーク処理を行っても、タングステン膜と酸化物半導体膜との界面に金属酸化物は形成されにくいことが確認できた。
本実施例からわかるように、タングステンは酸素と反応しにくいため、酸化物半導体層に接する電極にタングステン膜を用いることで、電極が酸化物半導体層から酸素を奪うことを抑制することができると示唆された。
本実施例では、ソース電極及びドレイン電極としてタングステンを用いたトランジスタを作製し、光バイアス試験前後のトランジスタ特性の比較を行った結果について図１１を用いて説明する。
まず、本実施例で用いたトランジスタの作製方法を以下に示す。
はじめに、ガラス基板上に下地膜としてプラズマＣＶＤ法により厚さ１００ｎｍの窒化シリコン膜、及び厚さ１５０ｎｍの酸化窒化シリコン膜を連続して形成し、続いて酸化窒化シリコン膜上にゲート電極としてスパッタリング法により厚さ１００ｎｍのタングステン膜を形成した。ここで、タングステン膜を選択的にエッチングすることにより、ゲート電極を形成した。
次に、ゲート電極上にゲート絶縁膜としてプラズマＣＶＤ法により厚さ３０ｎｍの酸化窒化シリコン膜を形成した。
続いて、ゲート絶縁膜上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を８０ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝５０ｓｃｃｍ：５０ｓｃｃｍ）混合雰囲気下、２００℃でスパッタリング法による成膜を行い、厚さ１５ｎｍの酸化物半導体膜を形成した。ここで、酸化物半導体膜を選択的にエッチングし、島状の酸化物半導体層を形成した。
そして、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）法により、窒素雰囲気下、６５０℃、６分の熱処理を行った後、さらにオーブンを用いて窒素及び酸素雰囲気下、４５０℃、１時間の熱処理を行った。
次に、酸化物半導体層上にソース電極及びドレイン電極としてタングステン膜（厚さ２００ｎｍ）を、スパッタリング法により温度２３０℃で形成した。ここで、ソース電極及びドレイン電極を選択的にエッチングし、トランジスタのチャネル長Ｌが３μｍ、チャネル幅Ｗが５０μｍとなるようにした。
次に、オーブンを用いて窒素雰囲気下、３００℃、１時間の熱処理を行った後、第１の層間絶縁層として、厚さ３００ｎｍの酸化シリコン膜をスパッタリング法により成膜した。その後、測定に用いる電極を露出させるため、第１の層間絶縁層を選択的にエッチングした。
その後、第２の層間絶縁層として感光性のアクリル樹脂を塗布し、露光、及び現像処理を行った後に、オーブンを用いて窒素雰囲気下、２５０℃、１時間の熱処理を行うことにより、厚さ１．５μｍの第２の層間絶縁層を形成した。
続いて、画素電極として厚さ１１０ｎｍのインジウム錫酸化物（ＩＴＯ）膜をスパッタリング法により成膜し、これを選択的にエッチングすることにより画素電極を形成した。
その後、オーブンを用いて窒素雰囲気下、２５０℃、１時間のベークを行った。
以上の工程により、チャネル長Ｌの長さを３μｍ、チャネル幅Ｗの長さを５０μｍとしたトランジスタをガラス基板上に作製した。
次に、本実施例のトランジスタについて、光バイアス試験前後での電気特性を測定した結果を説明する。光バイアス試験には光源として波長４００ｎｍにピークを持ち、半値幅１０ｎｍのスペクトルを有するキセノン光源を用いた。
まず、上記で作製したトランジスタについて、暗状態でのＩｄ−Ｖｇ測定を行った。本実施例では基板温度を２５℃とし、ソース電極−ドレイン電極間の電圧を３Ｖとした。
次にキセノン光源を用いて３２６μＷ／ｃｍ２の放射照度にて光を照射し、ソース電極−ドレイン電極間の電圧を３ＶとしてＩｄ−Ｖｇ測定を行った。その後、トランジスタのソース電極を０Ｖ、ドレイン電極を０．１Ｖとした。次に、ゲート絶縁層に印加される電界強度が２ＭＶ／ｃｍとなるようにゲート電極にマイナスの電圧を印加し、そのまま一定時間保持した。一定時間後、まずゲート電極の電圧を０Ｖとした。その後ソース電極−ドレイン電極間の電圧を３Ｖとし、トランジスタのＩｄ−Ｖｇ測定を行った。
以上のように、一定時間経過する度にトランジスタのＩｄ−Ｖｇ測定を行った。図１１に光照射直後、および光バイアス試験の時間が、１００秒、３００秒、６００秒、１０００秒、１８００秒、３６００秒における光バイアス試験前後のトランジスタのＩｄ−Ｖｇ測定結果を示す。
図１１において、細線００１は光バイアス試験前（光照射直後）のトランジスタのＩｄ−Ｖｇ測定結果であり、細線００２は３６００秒の光バイアス試験後のトランジスタのＩｄ−Ｖｇ測定結果である。光バイアス試験前から比べ、３６００秒の光バイアス試験後のしきい値は、マイナス方向に約０．５５Ｖ変動していることがわかった。
以上のことから、本実施例のソース電極及びドレイン電極にタングステンを用いたトランジスタは、光バイアス試験前後におけるしきい値の変動が小さいことが確認できた。
本実施例では、図１２（Ｃ）に示すような酸化物半導体層と電極（ソース電極又はドレイン電極）の積層構造において、酸化物半導体層から電極に酸素が移動する前後のエネルギー変化を計算した結果を説明する。
具体的には、該積層構造において、酸化物半導体層に酸素欠損が生じ、電極に酸素の格子間挿入が起きる前後のエネルギー変化を計算した。酸化物半導体層から酸素が抜け、電極の格子間に入る前後のエネルギーを比較することで、酸素が移動した後の安定性を評価した。
酸化物半導体層の材料としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体（以下、ＩＧＺＯと記載する）を用いた。電極の材料としては、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、及び白金（Ｐｔ）を用いた。
計算は、”ＩＧＺＯ結晶”、”酸素が１つ欠損したＩＧＺＯ結晶”、”電極の結晶”、及び”酸素が格子間に入った場合の電極の結晶”のバルク構造に対して行った。よって、本実施例の計算では界面の効果は考慮していない。電極としては、Ｗ、Ｍｏ、Ｐｔ、及びＴｉのそれぞれを用いて計算を行った。
計算は第一原理計算ソフト「ＣＡＳＴＥＰ」を用いて行った。密度汎関数法として平面波基底擬ポテンシャル法を用い、汎関数はＧＧＡＰＢＥを用いた。カットオフエネルギーは５００ｅＶを用いた。ｋ点はＩＧＺＯについては３×３×１、Ｗ、Ｍｏ、Ｐｔについては３×３×３、Ｔｉについては２×２×３のグリッドを用いた。
計算した値の定義を以下に示す。
ΔＥ＝（酸素移動後のエネルギー）−（酸素移動前のエネルギー）
＝Ｅ（酸素が１つ欠損したＩＧＺＯ結晶）＋Ｅ（酸素が格子間に入った場合の電極の結晶）−｛Ｅ（ＩＧＺＯ結晶）＋Ｅ（電極の結晶）｝
ΔＥは、酸素がＩＧＺＯ内から電極の格子間に移動した際のエネルギー変化を表す。ΔＥが正の値である場合、移動後のエネルギーの方が高いため酸素の移動が起きにくく、ΔＥが負の値である場合、移動後のエネルギーの方が低いため酸素の移動が起きやすいと考えられる。なお、本実施例において、移動する際に必要な障壁を乗り越えるエネルギーは考慮していない。
また、ＩＧＺＯの酸素欠陥は、酸素がどの金属と結合するかによって、酸素の欠陥形成エネルギーが変化する。本実施例では、ＩＧＺＯ結晶において酸素が最も抜けやすい場合の酸素の欠陥形成エネルギーを基準として計算した。電極内の格子間酸素についても、酸素が入る位置によって系全体のエネルギーは異なるが、本実施例では最もエネルギーが低くなる格子間酸素の場合について考えた。
結晶構造は、ＩＧＺＯ結晶については無機結晶構造データベース（Ｉｎｏｒｇａｎｉｃ Ｃｒｙｓｔａｌ Ｓｔｒｕｃｔｕｒｅ Ｄａｔａｂａｓｅ：ＩＣＳＤ）のＣｏｌｌｅｃｔｉｏｎ ｎｕｍｂｅｒ：９０００３の構造についてａ軸、ｂ軸にそれぞれ２倍した８４原子の構造に対して、エネルギーが最小になるようにＧａ、Ｚｎを配置した構造を用いた。Ｍｏ結晶、及びＷ結晶については体心立方格子（空間群：Ｉｍ−３ｍ、国際番号２２９）で５４原子の構造を用い、Ｐｔ結晶については面心立方格子（空間群：Ｆｍ−３ｍ、国際番号２２５）で３２原子の構造を用い、Ｔｉ結晶については六方晶（空間群Ｐ６３／ｍｍｃ）で６４原子の構造を用いた。
計算結果を表１に示す。表１には、ＩＧＺＯ−電極界面で酸素が移動した際のエネルギー変化を示す。
表１に示す通り、Ｍｏ、Ｗ、Ｐｔをそれぞれ電極に用いた場合では、エネルギー変化が正の値を示す結果となった（図１２（Ａ）には、電極にＭｏを用いた場合の例を示す）。つまり、酸素が移動した後のエネルギーの方が高いため、酸素は移動しにくく、酸化物半導体層と電極の間に酸化膜（例えば、酸化モリブデン膜等）が形成されにくいことが示唆された。一方、表１、図１２（Ｂ）に示す通り、Ｔｉを電極に用いた場合は、エネルギー変化が負の値を示す結果となった。したがって、酸素が移動した後のエネルギーの方が低いため、酸素は移動しやすく、酸化チタン膜が形成されやすいことが示唆された。
以上の結果から、電極（ソース電極、及びドレイン電極）に、Ｍｏ、Ｗ、又はＰｔを用いることで、電極が酸化物半導体層から酸素を奪うことを抑制できることが示唆された。
本実施例では、本発明の一態様に適用できる酸化物半導体膜を、ＳＩＭＳを用いて解析した結果について、図１３を用いて説明する。
まず、本実施例の試料Ａ、Ｂの作製方法について説明する。
（試料Ａ）
ガラス基板上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲット（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用いて、基板とターゲットとの間の距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量４０ｓｃｃｍ）雰囲気下、基板温度２００℃でスパッタリング法による成膜を行い、厚さ３００ｎｍの酸化物半導体膜を形成した。
（試料Ｂ）
ガラス基板上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲット（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用いて、基板とターゲットとの間の距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：１５ｓｃｃｍ）混合雰囲気下、基板温度２００℃でスパッタリング法による成膜を行い、厚さ１００ｎｍの酸化物半導体膜を形成した。
試料Ａ、Ｂの膜中窒素濃度について、ＳＩＭＳ分析結果を図１３（Ａ）、（Ｂ）にそれぞれ示す。横軸は試料表面からの深さを示しており、左端の深さ０ｎｍの位置が試料最表面（酸化物半導体膜の最表面）に相当し、分析は表面側より行っている。
なお、ＳＩＭＳは、その原理上、試料表面近傍のデータを正確に得ることが困難であることが知られている。本分析においては、膜中の正確なデータを得るために、深さ５０ｎｍ以上のデータを評価の対象とした。
図１３（Ａ）は、試料Ａの窒素濃度プロファイルを示している。図１３（Ｂ）は、試料Ｂの窒素濃度プロファイルを示している。試料Ａ、Ｂともに膜中窒素濃度は２×１０１９ａｔｏｍｓ／ｃｍ３以下であった。また、測定限界の濃度を示している領域も多く、実際にはさらに低い濃度であることも考えられる。
本実施例の結果から、酸素雰囲気下で成膜した酸化物半導体膜は、膜中窒素濃度が低いことが示された。また、本実施例の結果から、アルゴン及び酸素混合雰囲気下で成膜した酸化物半導体膜は、膜中窒素濃度が低いことが示された。具体的には、窒素濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以下であることが示された。
５００ 基板
５０２ ゲート絶縁層
５０７ 酸化物絶縁層
５１１ 第１のゲート電極
５１３ 酸化物半導体層
５１３ａ 酸化物半導体膜
５１３ｂ 酸化物半導体層
５１５ａ 第１の電極
５１５ｂ 第２の電極
５１６ａ バッファ層
５１６ｂ バッファ層
５１６ｃ バッファ層
５１６ｄ バッファ層
５１９ 第２のゲート電極
５５０ トランジスタ
５５１ａ トランジスタ
５５１ｂ トランジスタ
５５２ トランジスタ
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２１ 絶縁層
４０３０ 第１の電極
４０３１ 第２の電極
４０３２ 絶縁膜
４０３３ 絶縁膜
４０４１ ゲート電極
４０４２ 酸化物半導体層
４０４３ カラーフィルタ層
４０４５ 平坦化膜
４０４８ 遮光層
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
４６１２ キャビティ
４６１３ 球形粒子
４６１４ 充填材
４６１５ａ 黒色領域
４６１５ｂ 白色領域
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド

Claims (8)

  1. ゲート絶縁層と、
    前記ゲート絶縁層の一方の面に接する第１のゲート電極と、
    前記ゲート絶縁層の他方の面に接し、前記第１のゲート電極と重畳する酸化物半導体層と、
    前記酸化物半導体層と接するソース電極、ドレイン電極、及び酸化物絶縁層と、を有し、
    前記酸化物半導体層の窒素濃度は、２×１０１９ａｔｏｍｓ／ｃｍ３以下であり、
    前記ソース電極及び前記ドレイン電極は、タングステン、白金及びモリブデンのいずれか一又は複数を含む半導体装置。
  2. ゲート絶縁層と、
    前記ゲート絶縁層の一方の面に接する第１のゲート電極と、
    前記ゲート絶縁層の他方の面に接し、前記第１のゲート電極と重畳する酸化物半導体層と、
    前記酸化物半導体層と接するバッファ層及び酸化物絶縁層と、
    前記バッファ層を介して、前記酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、を有し、
    前記酸化物半導体層の窒素濃度は、２×１０１９ａｔｏｍｓ／ｃｍ３以下であり、
    前記バッファ層の窒素濃度は、２×１０１９ａｔｏｍｓ／ｃｍ３以下であり、
    前記ソース電極及び前記ドレイン電極は、タングステン、白金及びモリブデンのいずれか一又は複数を含む半導体装置。
  3. ゲート絶縁層と、
    前記ゲート絶縁層の一方の面に接する第１のゲート電極と、
    前記ゲート絶縁層の他方の面に接し、前記第１のゲート電極と重畳する酸化物半導体層と、
    前記酸化物半導体層と接するバッファ層及び酸化物絶縁層と、
    前記バッファ層を介して、前記酸化物半導体層と電気的に接続するソース電極及びドレイン電極と、を有し、
    前記酸化物半導体層の窒素濃度は、２×１０ １９ ａｔｏｍｓ／ｃｍ ３ 以下であり、
    前記バッファ層の窒素濃度は、２×１０ １９ ａｔｏｍｓ／ｃｍ ３ 以下であり、
    前記ソース電極及び前記ドレイン電極は、タングステン、白金及びモリブデンのいずれか一又は複数を含み、
    前記バッファ層は、導電性材料を含む半導体装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記ソース電極及び前記ドレイン電極の窒素濃度は、２×１０ １９ ａｔｏｍｓ／ｃｍ ３ 以下である半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記ゲート絶縁層は、酸化ガリウム、酸化アルミニウム、酸化ガリウムアルミニウム、及び酸化アルミニウムガリウムのいずれか一又は複数が含まれる半導体装置。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記酸化物絶縁層は、酸化ガリウム、酸化アルミニウム、酸化ガリウムアルミニウム、及び酸化アルミニウムガリウムのいずれか一又は複数が含まれる半導体装置。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記酸化物半導体層の膜厚が、３ｎｍ以上３０ｎｍ以下である半導体装置。
  8. 請求項１乃至請求項７のいずれか一項において、
    前記酸化物絶縁層を介して、前記酸化物半導体層及び前記第１のゲート電極と重畳する第２のゲート電極を有する半導体装置。
JP2011142780A 2010-07-02 2011-06-28 半導体装置 Active JP5856395B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011142780A JP5856395B2 (ja) 2010-07-02 2011-06-28 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010152179 2010-07-02
JP2010152179 2010-07-02
JP2011100534 2011-04-28
JP2011100534 2011-04-28
JP2011142780A JP5856395B2 (ja) 2010-07-02 2011-06-28 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015241707A Division JP2016086179A (ja) 2010-07-02 2015-12-11 半導体装置

Publications (3)

Publication Number Publication Date
JP2012238826A JP2012238826A (ja) 2012-12-06
JP2012238826A5 JP2012238826A5 (ja) 2014-08-07
JP5856395B2 true JP5856395B2 (ja) 2016-02-09

Family

ID=45399022

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2011142780A Active JP5856395B2 (ja) 2010-07-02 2011-06-28 半導体装置
JP2015241707A Withdrawn JP2016086179A (ja) 2010-07-02 2015-12-11 半導体装置
JP2017193380A Active JP6479921B2 (ja) 2010-07-02 2017-10-03 半導体装置
JP2019019362A Active JP6657440B2 (ja) 2010-07-02 2019-02-06 半導体装置
JP2020017754A Active JP6818918B2 (ja) 2010-07-02 2020-02-05 半導体装置
JP2020218686A Active JP7013559B2 (ja) 2010-07-02 2020-12-28 半導体装置
JP2022006493A Withdrawn JP2022044686A (ja) 2010-07-02 2022-01-19 半導体装置

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2015241707A Withdrawn JP2016086179A (ja) 2010-07-02 2015-12-11 半導体装置
JP2017193380A Active JP6479921B2 (ja) 2010-07-02 2017-10-03 半導体装置
JP2019019362A Active JP6657440B2 (ja) 2010-07-02 2019-02-06 半導体装置
JP2020017754A Active JP6818918B2 (ja) 2010-07-02 2020-02-05 半導体装置
JP2020218686A Active JP7013559B2 (ja) 2010-07-02 2020-12-28 半導体装置
JP2022006493A Withdrawn JP2022044686A (ja) 2010-07-02 2022-01-19 半導体装置

Country Status (4)

Country Link
US (2) US20120001179A1 (ja)
JP (7) JP5856395B2 (ja)
KR (2) KR20120003390A (ja)
TW (5) TWI763085B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
KR20130085859A (ko) * 2012-01-20 2013-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101308809B1 (ko) * 2012-01-20 2013-09-13 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 제조방법 및 이를 이용한 능동구동 디스플레이 장치, 능동구동 센서장치
US20140299873A1 (en) * 2013-04-05 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Single-crystal oxide semiconductor, thin film, oxide stack, and formation method thereof
KR102415221B1 (ko) * 2013-04-15 2022-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US9299855B2 (en) * 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
CN106409686A (zh) * 2015-08-03 2017-02-15 中华映管股份有限公司 制造氧化物半导体薄膜电晶体的方法
DE102015220034A1 (de) 2015-10-15 2017-04-20 Benecke-Kaliko Ag Folienlaminat und Innenverkleidungsteil für Kraftfahrzeuge
TWI766588B (zh) 2015-10-30 2022-06-01 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法
CN111373515B (zh) 2017-11-24 2024-03-05 株式会社半导体能源研究所 半导体材料及半导体装置

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6461899B1 (en) * 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
JP2001358342A (ja) * 2000-06-14 2001-12-26 Sharp Corp アクティブマトリクス基板
TWI313059B (ja) * 2000-12-08 2009-08-01 Sony Corporatio
JP2003264192A (ja) * 2002-03-07 2003-09-19 Sanyo Electric Co Ltd 配線構造、その製造方法、および光学装置
JP4128396B2 (ja) * 2002-06-07 2008-07-30 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004193446A (ja) * 2002-12-13 2004-07-08 Sanyo Electric Co Ltd 半導体装置の製造方法および薄膜トランジスタの製造方法
AU2003266410A1 (en) * 2003-07-30 2005-02-25 Infineon Technologies Ag High-k dielectric film, method of forming the same and related semiconductor device
US7026713B2 (en) * 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US20060197089A1 (en) * 2005-03-03 2006-09-07 Chunghwa Picture Tubes., Ltd. Semiconductor device and its manufacturing method
JP2006351844A (ja) * 2005-06-16 2006-12-28 Mitsubishi Electric Corp 電気光学表示装置およびその製造方法
JP5232360B2 (ja) * 2006-01-05 2013-07-10 株式会社ジャパンディスプレイイースト 半導体装置及びその製造方法
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101402102B1 (ko) * 2007-03-23 2014-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제작 방법
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
JP2009021540A (ja) * 2007-06-13 2009-01-29 Rohm Co Ltd ＺｎＯ系薄膜及びＺｎＯ系半導体素子
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5232425B2 (ja) * 2007-09-10 2013-07-10 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置およびその製造方法
KR20090041506A (ko) * 2007-10-24 2009-04-29 엘지전자 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5182993B2 (ja) * 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
KR101455317B1 (ko) * 2008-04-18 2014-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 그 제작 방법
WO2009142309A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
US9000441B2 (en) * 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US8030718B2 (en) * 2008-09-12 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Local charge and work function engineering on MOSFET
JP2010073880A (ja) * 2008-09-18 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタ及びその製造方法
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5595003B2 (ja) * 2008-10-23 2014-09-24 株式会社半導体エネルギー研究所 表示装置
KR102251817B1 (ko) * 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2010050419A1 (en) * 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
CN103730509B (zh) * 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5489449B2 (ja) * 2008-12-10 2014-05-14 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
KR102342672B1 (ko) * 2009-03-12 2021-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JPWO2011093506A1 (ja) * 2010-02-01 2013-06-06 日本電気株式会社 アモルファス酸化物薄膜、これを用いた薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
JP6818918B2 (ja) 2021-01-27
JP2020107889A (ja) 2020-07-09
US20120001179A1 (en) 2012-01-05
US20220123150A1 (en) 2022-04-21
KR20120003390A (ko) 2012-01-10
JP2012238826A (ja) 2012-12-06
JP6657440B2 (ja) 2020-03-04
JP7013559B2 (ja) 2022-01-31
JP2021061433A (ja) 2021-04-15
TW201216471A (en) 2012-04-16
TW202107716A (zh) 2021-02-16
JP2016086179A (ja) 2016-05-19
KR20190003856A (ko) 2019-01-09
TW202021135A (zh) 2020-06-01
JP2022044686A (ja) 2022-03-17
JP6479921B2 (ja) 2019-03-06
JP2019071485A (ja) 2019-05-09
TWI763085B (zh) 2022-05-01
JP2018029196A (ja) 2018-02-22
TWI600156B (zh) 2017-09-21
TWI684279B (zh) 2020-02-01
TWI772241B (zh) 2022-07-21
TWI713226B (zh) 2020-12-11
TW201703263A (zh) 2017-01-16
TW202218167A (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
JP6606228B2 (ja) 半導体装置の作製方法
JP6595067B2 (ja) 表示装置の作製方法
JP6291014B2 (ja) 半導体装置の作製方法
JP6479921B2 (ja) 半導体装置
JP5216883B2 (ja) 半導体装置の作製方法
JP5771451B2 (ja) 半導体装置
JP5731244B2 (ja) 半導体装置の作製方法
JP2011243971A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151211

R150 Certificate of patent or registration of utility model

Ref document number: 5856395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250