JP7013559B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7013559B2
JP7013559B2 JP2020218686A JP2020218686A JP7013559B2 JP 7013559 B2 JP7013559 B2 JP 7013559B2 JP 2020218686 A JP2020218686 A JP 2020218686A JP 2020218686 A JP2020218686 A JP 2020218686A JP 7013559 B2 JP7013559 B2 JP 7013559B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
film
electrode
oxide
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020218686A
Other languages
English (en)
Other versions
JP2021061433A (ja
Inventor
舜平 山崎
正弘 高橋
拓也 廣橋
克明 栃林
安孝 中澤
雅俊 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021061433A publication Critical patent/JP2021061433A/ja
Priority to JP2022006493A priority Critical patent/JP2022044686A/ja
Application granted granted Critical
Publication of JP7013559B2 publication Critical patent/JP7013559B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Electroluminescent Light Sources (AREA)

Description

酸化物半導体を用いる半導体装置に関する。該半導体装置の作製方法に関する。ここで、
半導体装置とは、半導体特性を利用することで機能する素子及び装置全般を指すものであ
る。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路(IC)や画像表示装置(表示装置)のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリ
コン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されて
いる。
例えば、トランジスタの活性層として、電子キャリア濃度が1018/cm未満である
インジウム(In)、ガリウム(Ga)、及び亜鉛(Zn)を含む非晶質酸化物を用いた
トランジスタが開示されている(特許文献1参照)。
特開2006-165528号公報
しかしながら、酸化物半導体は、酸素の不足などによる化学量論的組成からのずれや、デ
バイス作製工程において電子供与体を形成する水素や水の混入などが生じると、その電気
伝導率が変化する恐れがある。このような現象は、酸化物半導体を用いたトランジスタな
どの半導体装置にとって、電気的特性の変動要因となる。
このような問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与し
、高信頼性化することを目的の一とする。
上記課題を解決するために本発明者等は、酸化物半導体層中の窒素に着目した。窒素は酸
化物半導体を構成する金属と結合しやすく、酸化物半導体層中において、酸素と該金属の
結合を妨げる。したがって、酸化物半導体層中の窒素濃度を2×1019atoms/c
以下とすれば良い。酸化物半導体層中の窒素濃度を低くすることで、酸化物半導体層
中の酸素濃度を十分なものとすることができる。
また、酸化物半導体層と接するソース電極及びドレイン電極には、耐熱性を有し酸化され
にくい金属を用いる。例えば、ソース電極及びドレイン電極として、タングステン、白金
及びモリブデンのいずれか一又は複数を含む層を用いれば良い。上記金属は酸素と反応し
にくいため、ソース電極及びドレイン電極が酸化物半導体層から酸素を奪うことを抑制す
ることができる。
このように、酸化物半導体層中の窒素濃度を低くし、ソース電極及びドレイン電極に耐熱
性を有し酸化されにくい金属を用いることで、酸化物半導体層中の酸素と金属の結合が妨
げられることを抑制することができる。したがって、酸化物半導体を用いたトランジスタ
の電気特性と信頼性を向上することができる。例えば、光劣化によるトランジスタ特性の
変動を低減することができる。
具体的には、本発明の一態様は、ゲート絶縁層と、ゲート絶縁層の一方の面に接する第1
のゲート電極と、ゲート絶縁層の他方の面に接し、第1のゲート電極と重畳する酸化物半
導体層と、酸化物半導体層と接するソース電極、ドレイン電極、及び酸化物絶縁層と、の
積層構造を有し、酸化物半導体層の窒素濃度は、2×1019atoms/cm以下で
あり、ソース電極及びドレイン電極は、タングステン、白金及びモリブデンのいずれか一
又は複数を含む半導体装置である。
さらに、酸化物半導体層と、ソース電極又はドレイン電極との間の接続抵抗を下げるため
にバッファ層を形成しても良い。バッファ層の窒素濃度は2×1019atoms/cm
以下とする。酸化物半導体層と接する層の窒素濃度を低くすることで、酸化物半導体層
中の酸素濃度を十分なものとし、酸化物半導体の電気特性と信頼性を向上することができ
る。
したがって、別の本発明の一態様は、ゲート絶縁層と、ゲート絶縁層の一方の面に接する
第1のゲート電極と、ゲート絶縁層の他方の面に接し、第1のゲート電極と重畳する領域
に設けられた酸化物半導体層と、酸化物半導体層と接するバッファ層及び酸化物絶縁層と
、バッファ層を介して、酸化物半導体層と電気的に接続するソース電極及びドレイン電極
と、の積層構造を有し、酸化物半導体層の窒素濃度は、2×1019atoms/cm
以下であり、バッファ層の窒素濃度は、2×1019atoms/cm以下であり、ソ
ース電極及びドレイン電極は、タングステン、白金及びモリブデンのいずれか一又は複数
を含む半導体装置である。
さらに、酸化物半導体層と接する絶縁層を、酸素を含む絶縁層、好ましくは、化学量論的
組成比より酸素が多い領域を含む絶縁層とすることで、酸化物半導体層に酸素を供給する
ことができる。特に、酸化物半導体層と接する層として、金属酸化物層を用いることで、
酸化物半導体層への水素又は水などの不純物の混入を抑制する。
よって、上記半導体装置において、ゲート絶縁層は、酸化ガリウム、酸化アルミニウム、
酸化ガリウムアルミニウム、及び酸化アルミニウムガリウムのいずれか一又は複数が含ま
れることが好ましい。
また、上記半導体装置において、酸化物絶縁層は、酸化ガリウム、酸化アルミニウム、酸
化ガリウムアルミニウム、及び酸化アルミニウムガリウムのいずれか一又は複数が含まれ
ることが好ましい。
上記半導体装置において、酸化物半導体層の厚みは3nm以上30nm以下であることが
好ましい。
上記半導体装置において、酸化物絶縁層を介して、酸化物半導体層及び第1のゲート電極
と重畳する領域に設けられた第2のゲート電極を有することが好ましい。
上記半導体装置において、ソース電極及びドレイン電極の窒素濃度は、2×1019at
oms/cm以下であることが好ましい。
なお、酸化物半導体は薄膜形成工程において、酸素の不足などによる化学量論的組成から
のずれや、電子供与体を形成する水素や水の混入などが生じると、その電気伝導率が変化
してしまう。このような現象は、酸化物半導体を用いた半導体装置にとって電気的特性の
変動要因となる。したがって、水素、水、水酸基又は水素化物(水素化合物ともいう)な
どの不純物を酸化物半導体より意図的に排除し、かつ不純物の排除工程によって同時に減
少してしまうことのある酸化物半導体を構成する主成分材料である酸素を、酸化物半導体
層に接する絶縁層より供給することによって、酸化物半導体層を高純度化及び電気的にi
型(真性)化する。
絶縁層から酸化物半導体層へ酸素を拡散させ、半導体装置の不安定要素の一である水素と
反応させることにより、酸化物半導体層中または界面の水素を固定(非可動イオン化)す
ることができる。すなわち、信頼性上の不安定性を減らす、又は十分に低減することがで
きる。また、酸化物半導体層中または界面での酸素欠損に起因するしきい値電圧Vthの
ばらつき、しきい値電圧のシフト(ΔVth)を低減することができる。
高純度化された酸化物半導体層を有するトランジスタは、しきい値電圧やオン電流などの
電気的特性に温度依存性がほとんど見られない。また、光劣化によるトランジスタ特性の
変動も少ない。
本発明の一態様によって、酸化物半導体を用いた、電気的特性が良好で、信頼性の高い半
導体装置を提供することができる。
本発明の一態様のトランジスタの構成例を示す図。 本発明の一態様のトランジスタの作製方法を示す図。 本発明の一態様のトランジスタの構成例を示す図。 本発明の一態様のトランジスタの構成例を示す図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 実施例1の断面観察の結果を示す図。 実施例2の光バイアス試験の結果を示す図。 実施例3に係る図。 実施例4のSIMS分析デプスプロファイル。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、本発明の一態様の半導体装置の構成及び作製方法について図1~図4
を用いて説明する。
図1に半導体装置の例として、トランジスタ550を示す。図1(A)にトランジスタ5
50の上面図を、図1(B)にトランジスタ550の断面図を示す。なお、図1(B)は
図1(A)に示す切断線P1-P2における断面に相当する。
トランジスタ550は、絶縁表面を有する基板500上に、第1のゲート電極511、及
び第1のゲート電極511を覆うゲート絶縁層502を有する。また、ゲート絶縁層50
2上に第1のゲート電極511と重畳する酸化物半導体層513、及び酸化物半導体層5
13に接し、端部が第1のゲート電極511と重畳するソース電極またはドレイン電極と
して機能する第1の電極515a及び第2の電極515bを有する。また、酸化物半導体
層513と重なり、その一部と接する酸化物絶縁層507を有する。
酸化物半導体層513は水素や水などの不純物が十分に除去されることにより、または、
十分な酸素が供給されることにより、高純度化されたものであることが望ましい。具体的
には、例えば、酸化物半導体層513の水素濃度は5×1019atoms/cm以下
、望ましくは5×1018atoms/cm以下、より望ましくは5×1017ato
ms/cm以下とする。なお、上述の酸化物半導体層513中の水素濃度は、二次イオ
ン質量分析法(SIMS:Secondary Ion Mass Spectrosc
opy)で測定されるものである。このように、水素濃度が十分に低減されて高純度化さ
れ、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減
された酸化物半導体層513では、キャリア濃度が1×1012/cm未満、望ましく
は、1×1011/cm未満、より望ましくは1.45×1010/cm未満となる
。例えば、室温(25℃)でのオフ電流(ここでは、単位チャネル幅(1μm)あたりの
値)は100zA(1zA(ゼプトアンペア)は1×10-21A)以下、望ましくは1
0zA以下となる。このように、i型化された酸化物半導体を用いることで、良好な電気
特性のトランジスタを得ることができる。
さらに、酸化物半導体層513の窒素濃度は、2×1019atoms/cm以下とす
る。特に、窒素濃度が5×1018atoms/cm以下であることが好ましい。窒素
は酸化物半導体を構成する金属と結合しやすく、酸化物半導体層中において、酸素と該金
属の結合を妨げる。酸化物半導体層中の窒素濃度を低くすることで、酸化物半導体層中の
酸素濃度を十分なものとし、酸化物半導体の電気特性と信頼性を向上することができる。
ここでは、酸化物半導体層513に、In-Ga-Zn-O系酸化物半導体(インジウム
(In)、ガリウム(Ga)、亜鉛(Zn)を有する酸化物半導体)を用いた場合を例に
挙げて説明する。酸化物半導体層513中に窒素が多く含まれると、窒素と、InやGa
とが結合し、窒化インジウムや窒化ガリウムが生成される。酸化物半導体層513中にお
いて、窒素が、In又はGaと結合することで、酸素と、In又はGaとの結合が妨げら
れる。酸化物半導体層513中の窒素濃度が高まることで、酸化物半導体層513のキャ
リア移動度が低下する。したがって、酸化物半導体層513中の窒素濃度は十分に低いこ
とが好ましい。
ゲート絶縁層502及び酸化物絶縁層507は、酸素を含む絶縁膜を用いることが望まし
い。ゲート絶縁層502や酸化物絶縁層507は、化学量論的組成比より酸素が多い領域
(酸素過剰領域とも表記する)が含まれる膜であるのがより望ましい。酸化物半導体層5
13と接するゲート絶縁層502及び酸化物絶縁層507が酸素過剰領域を有することに
より、酸化物半導体層513からゲート絶縁層502又は酸化物絶縁層507への酸素の
移動を防ぐことができる。また、ゲート絶縁層502又は酸化物絶縁層507から酸化物
半導体層513への酸素の供給を行うこともできる。よって、ゲート絶縁層502及び酸
化物絶縁層507に挟持された酸化物半導体層513を、十分な量の酸素を含有する膜と
することができる。
特に、ゲート絶縁層502及び酸化物絶縁層507は、第13族元素および酸素を含む材
料を用いて形成することが好ましい。第13族元素および酸素を含む材料としては、例え
ば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミ
ニウムのいずれか一または複数を含む材料などがある。ここで、酸化アルミニウムガリウ
ムとは、ガリウム(Ga)の含有量(原子%)よりアルミニウム(Al)の含有量(原子
%)が多いものを示し、酸化ガリウムアルミニウムとは、Gaの含有量(原子%)がAl
の含有量(原子%)以上のものを示す。ゲート絶縁層502及び酸化物絶縁層507は、
それぞれ、上述の材料を用いて単層構造、または積層構造で形成してもよい。なお、酸化
アルミニウムは、水を透過させにくいという特性を有しているため、酸化アルミニウム、
酸化アルミニウムガリウム、酸化ガリウムアルミニウム等を適用することは、酸化物半導
体膜への水の浸入防止という点においても好ましい。
上述の通り、ゲート絶縁層502及び酸化物絶縁層507は、化学量論的組成比より酸素
が多い領域を含むことが好ましい。これにより、酸化物半導体層513と接する絶縁膜ま
たは酸化物半導体層513に酸素を供給し、酸化物半導体層513中、または酸化物半導
体層513とそれに接する絶縁膜との界面における酸素欠陥を低減することができる。例
えば、ゲート絶縁層502として酸化ガリウム膜を用いた場合、Ga(x=3+α
、0<α<1)とするのが好ましい。ここで、xは、例えば、3.3以上3.4以下とす
ればよい。または、ゲート絶縁層502として酸化アルミニウム膜を用いた場合、Al
(x=3+α、0<α<1)とすることが好ましい。または、ゲート絶縁層502と
して酸化アルミニウムガリウム膜を用いた場合、GaAl2-x3+α(0<x<1
、0<α<1)とすることが好ましい。または、ゲート絶縁層502として酸化ガリウム
アルミニウム膜を用いた場合、GaAl2-x3+α(1<x≦2、0<α<1)と
することが好ましい。
なお、酸素欠損のない酸化物半導体膜を用いる場合であれば、ゲート絶縁層及び酸化物絶
縁層には、化学量論的組成に一致した量の酸素が含まれていれば良いが、トランジスタの
しきい値電圧の変動を抑えるなどの信頼性を確保するためには、酸化物半導体膜に酸素欠
損の状態が生じ得ることを考慮して、ゲート絶縁層及び酸化物絶縁層には化学量論的組成
比より多く酸素を含有させておくのが好ましい。
第1の電極515a及び第2の電極515bは、耐熱性を有し酸素と反応しにくい金属か
らなり、例えば、モリブデン(Mo)、タングステン(W)、白金(Pt)のいずれか一
又は複数を含む。又は、金(Au)やクロム(Cr)を用いても良い。上記金属は酸化さ
れにくいため、第1の電極515a及び第2の電極515bが酸化物半導体層513から
酸素を奪うことを抑制することができる。さらに、第1の電極515a及び第2の電極5
15bの窒素濃度は、2×1019atoms/cm以下であることが好ましい。
図3(A)及び(B)にトランジスタ550とは異なる構成のトランジスタ551a、b
の断面図を示す。
トランジスタ551a、bは、それぞれ絶縁表面を有する基板500上に、第1のゲート
電極511、及び第1のゲート電極511を覆うゲート絶縁層502を有する。また、ゲ
ート絶縁層502上に第1のゲート電極511と重畳する酸化物半導体層513、及び酸
化物半導体層513に接するバッファ層516a、b(または516c、d)、端部が第
1のゲート電極511と重畳するソース電極またはドレイン電極として機能する第1の電
極515a及び第2の電極515bを有する。また、酸化物半導体層513と重なり、そ
の一部と接する酸化物絶縁層507を有する。
バッファ層は、酸化物半導体層513と、第1の電極515a又は第2の電極515bと
の間の接続抵抗を下げる効果を有する。バッファ層の窒素濃度は、2×1019atom
s/cm以下とする。特に、窒素濃度が5×1018atoms/cm以下であるこ
とが好ましい。窒素は酸化物半導体を構成する金属と結合しやすい。バッファ層は酸化物
半導体層に接するため、バッファ層から酸化物半導体層に窒素が侵入する恐れがある。酸
化物半導体層中に侵入した窒素は、酸素と該金属の結合を妨げる。
図4に上記に例示したトランジスタとは異なる構成のトランジスタ552の断面図を示す
トランジスタ552は、絶縁表面を有する基板500上に、第1のゲート電極511、及
び第1のゲート電極511を覆うゲート絶縁層502を有する。また、ゲート絶縁層50
2上に第1のゲート電極511と重畳する酸化物半導体層513、及び酸化物半導体層5
13に接し、端部を第1のゲート電極511と重畳するソース電極またはドレイン電極と
して機能する第1の電極515a及び第2の電極515bを有する。また、酸化物半導体
層513と重なり、その一部と接する酸化物絶縁層507を有する。さらに、酸化物絶縁
層507上に、第1のゲート電極511及び酸化物半導体層513と重畳する第2のゲー
ト電極519を有する。
第2のゲート電極519を酸化物半導体層513のチャネル形成領域と重なる位置に設け
ることによって、トランジスタの信頼性を調べるためのバイアス-熱ストレス試験(以下
、BT試験という)において、BT試験前後におけるトランジスタしきい値電圧の変化量
をより低減することができる。なお、第2のゲート電極519は、電位が第1のゲート電
極511と同じでもよいし、異なっていても良い。また、第2のゲート電極519の電位
は、GND、0V、或いはフローティング状態であってもよい。
次に、トランジスタ550を基板500上に作製する方法について、図2を用いて説明す
る。
まず、絶縁表面を有する基板500上に導電膜を形成した後、第1のフォトリソグラフィ
工程により第1のゲート電極511を含む配線層を形成する。なお、レジストマスクをイ
ンクジェット法で形成しても良い。レジストマスクをインクジェット法で形成するとフォ
トマスクを使用しないため、製造コストを低減できる。
本実施の形態では絶縁表面を有する基板500としてガラス基板を用いる。
下地膜となる絶縁膜を基板500と第1のゲート電極511との間に設けても良い。下地
膜は、基板500からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化
シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜を単層で又は積層して形成す
ることができる。
また、第1のゲート電極511は、モリブデン、チタン、タンタル、タングステン、アル
ミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料
を用いて、単層で又は積層して形成することができる。
次いで、第1のゲート電極511上にゲート絶縁層502を形成する。ゲート絶縁層50
2は、第13族元素および酸素を含む材料を用いて形成することが好ましい。例えば、酸
化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウム
のいずれか一または複数を含む材料などを用いることができる。また、ゲート絶縁層50
2には、複数種類の第13族元素と、酸素と、を含ませることもできる。または、第13
族元素の他に、イットリウムなどの第3族元素、ハフニウムなどの第4族元素、シリコン
などの第14族元素などの、水素以外の不純物元素を含ませることができる。このような
不純物元素を、例えば0を超えて20原子%以下程度含ませることで、ゲート絶縁層50
2のエネルギーギャップを、該元素の添加量により制御することができる。
ゲート絶縁層502は、他に、酸化シリコンや酸化ハフニウムを用いて形成しても良い。
ゲート絶縁層502は、窒素、水素、水などの不純物を混入させない方法を用いて成膜す
ることが好ましい。ゲート絶縁層502に窒素、水素、水などの不純物が含まれると、後
に形成される酸化物半導体膜に窒素、水素、水などの不純物の侵入や、水素、水などの不
純物による酸化物半導体膜中の酸素の引き抜き、などによって酸化物半導体膜が低抵抗化
(n型化)してしまい、寄生チャネルが形成されるおそれがあるためである。よって、ゲ
ート絶縁層502はできるだけ窒素、水素、水などの不純物が含まれないように作製する
ことが好ましい。例えば、スパッタリング法によって成膜するのが好ましい。成膜する際
に用いるスパッタガスとしては、窒素、水素、水などの不純物が除去された高純度ガスを
用いることが好ましい。
スパッタリング法としては、直流電源を用いるDCスパッタリング法、パルス的に直流バ
イアスを加えるパルスDCスパッタリング法、又はACスパッタリング法などを用いるこ
とができる。
なお、ゲート絶縁層502として、酸化アルミニウムガリウム膜または酸化ガリウムアル
ミニウム膜を形成する際には、スパッタリング法に用いるターゲットとして、アルミニウ
ムパーティクルが添加された酸化ガリウムターゲットを適用してもよい。アルミニウムパ
ーティクルが添加された酸化ガリウムターゲットを用いることにより、ターゲットの導電
性を高めることができるため、スパッタリング時の放電を容易なものとすることができる
。このようなターゲットを用いることで、量産化に適した金属酸化物膜を作製することが
できる。
次に、ゲート絶縁層502に対して、酸素ドープ処理を行うことが好ましい。酸素ドープ
とは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面
のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープに
は、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。
ゲート絶縁層502に対して、酸素ドープ処理を行うことによりゲート絶縁層502には
化学量論的組成比より酸素が多い領域が形成される。このような領域を備えることにより
、後に成膜される酸化物半導体膜に酸素を供給し、酸化物半導体膜中の酸素欠陥を低減す
ることができる。
ゲート絶縁層502として酸化ガリウム膜を用いた場合、酸素ドープを行うことにより、
Ga(x=3+α、0<α<1)とすることができる。xは、例えば、3.3以上
3.4以下とすることができる。または、ゲート絶縁層502として酸化アルミニウム膜
を用いた場合、酸素ドープを行うことにより、Al(x=3+α、0<α<1)と
することができる。または、ゲート絶縁層502として酸化アルミニウムガリウム膜を用
いた場合、酸素ドープを行うことにより、GaAl2-x3+α(0<x<1、0<
α<1)とすることができる。または、ゲート絶縁層502として酸化ガリウムアルミニ
ウム膜を用いた場合、酸素ドープを行うことにより、GaAl2-x3+α(1<x
≦2、0<α<1)とすることができる。
次いで、ゲート絶縁層502上に、膜厚3nm以上30nm以下の酸化物半導体膜513
aをスパッタリング法で形成する(図2(A))。酸化物半導体膜513aの膜厚を大き
くしすぎると(例えば、膜厚を50nm以上とすると)、トランジスタがノーマリーオン
となってしまうおそれがあるため、上述の膜厚とするのが好ましい。なお、ゲート絶縁層
502、及び酸化物半導体膜513aは、大気に触れさせることなく連続して成膜するの
が好ましい。
酸化物半導体膜513aに用いる酸化物半導体としては、四元系金属酸化物であるIn-
Sn-Ga-Zn-O系酸化物半導体や、三元系金属酸化物であるIn-Ga-Zn-O
系酸化物半導体、In-Sn-Zn-O系酸化物半導体、In-Al-Zn-O系酸化物
半導体、Sn-Ga-Zn-O系酸化物半導体、Al-Ga-Zn-O系酸化物半導体、
Sn-Al-Zn-O系酸化物半導体や、二元系金属酸化物であるIn-Zn-O系酸化
物半導体、Sn-Zn-O系酸化物半導体、Al-Zn-O系酸化物半導体、Zn-Mg
-O系酸化物半導体、Sn-Mg-O系酸化物半導体、In-Mg-O系酸化物半導体、
In-Ga-O系酸化物半導体や、単元系金属酸化物であるIn-O系酸化物半導体、S
n-O系酸化物半導体、Zn-O系酸化物半導体などを用いることができる。また、上記
酸化物半導体にSiOを含んでもよい。ここで、例えば、In-Ga-Zn-O系酸化
物半導体とは、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)を有する酸化物半
導体、という意味であり、その化学量論比はとくに問わない。また、InとGaとZn以
外の元素を含んでもよい。
また、酸化物半導体膜513aは、化学式InMO(ZnO)m(m>0)で表記され
る薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた
一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、
またはGa及びCoなどがある。
また、酸化物半導体としてIn-Zn-O系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、In:Zn=50:1~1:2(モル数比に換算するとIn
:ZnO=25:1~1:4)、好ましくはIn:Zn=20:1~1:1(モル数比に
換算するとIn:ZnO=10:1~1:2)、さらに好ましくはIn:Zn=1
5:1~1.5:1(モル数比に換算するとIn:ZnO=15:2~3:4)と
する。例えば、In-Zn-O系酸化物半導体の形成に用いるターゲットは、原子数比が
In:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。
本実施の形態では、酸化物半導体膜513aとしてIn-Ga-Zn-O系酸化物ターゲ
ットを用いてスパッタリング法により成膜する。また、酸化物半導体膜513aは、希ガ
ス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下に
おいてスパッタ法により形成することができる。
酸化物半導体膜513aとしてIn-Ga-Zn-O膜をスパッタリング法で作製するた
めのターゲットとしては、例えば、組成比として、In:Ga:ZnO=1
:1:1[mol数比]の酸化物ターゲットを用いることができる。また、このターゲッ
トの材料及び組成に限定されず、例えば、In:Ga:ZnO=1:1:2
[mol数比]の酸化物ターゲットを用いてもよい。
また、酸化物ターゲットの充填率は90%以上100%以下、好ましくは95%以上99
.9%以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸
化物半導体膜513aは緻密な膜とすることができる。
酸化物半導体膜513aを成膜する際に用いるスパッタガスとしては、窒素、水素、水、
水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
酸化物半導体膜513aの成膜は、減圧状態に保持された成膜室内に基板500を保持し
、基板温度を100℃以上600℃以下好ましくは200℃以上400℃以下として行う
。基板500を加熱しながら成膜することにより、成膜した酸化物半導体膜513aに含
まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減され
る。そして、成膜室内の残留水分を除去しつつ水素及び水が除去されたスパッタガスを導
入し、上記ターゲットを用いて基板500上に酸化物半導体膜513aを成膜する。成膜
室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イ
オンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は
、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用い
て排気した成膜室は、例えば、水素原子、水など水素原子を含む化合物及び窒素(より好
ましくは炭素原子を含む化合物)等が排気されるため、当該成膜室で成膜した酸化物半導
体膜513aに含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa
、直流(DC)電源0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質(パーティクル、ご
みともいう)が軽減でき、膜厚分布も均一となるために好ましい。
その後、酸化物半導体膜513aに対して、熱処理(第1の熱処理)を行うことが望まし
い。この第1の熱処理によって酸化物半導体膜513a中の、過剰な水素(水や水酸基を
含む)を除去することができる。さらに、この第1の熱処理によって、ゲート絶縁層50
2中の過剰な水素(水や水酸基を含む)を除去することも可能である。第1の熱処理の温
度は、250℃以上700℃以下、好ましくは450℃以上600℃以下、または基板の
歪み点未満とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、
450℃、1時間の条件で行うことができる。この間、酸化物半導体膜513aは大気に
触れさせず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射
によって、被処理物を加熱する装置を用いても良い。例えば、GRTA(Gas Rap
id Thermal Anneal)装置、LRTA(Lamp Rapid The
rmal Anneal)装置等のRTA(Rapid Thermal Anneal
)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ
、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラン
プなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。
GRTA装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴン
などの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が
用いられる。
例えば、第1の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すGRTA処理を行ってもよい
。GRTA処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温
度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素
を含むガスに切り替えても良い。酸素を含む雰囲気において第1の熱処理を行うことで、
酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである
なお、不活性ガス雰囲気としては、窒素、または希ガス(ヘリウム、ネオン、アルゴン等
)を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上(
すなわち、不純物濃度が1ppm以下、好ましくは0.1ppm以下)とする。
ところで、上述の熱処理(第1の熱処理)には水素や水などを除去する効果があるから、
当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や
、脱水素化処理は、例えば、酸化物半導体膜513aを島状に加工した後などのタイミン
グにおいて行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回
に限らず複数回行っても良い。
また、酸化物半導体膜513aに接するゲート絶縁層502は、酸素ドープ処理されてお
り、酸素過剰領域を有する。したがって、酸化物半導体膜513aから、ゲート絶縁層5
02への酸素の移動を抑制することができる。また、酸素ドープ処理されたゲート絶縁層
502と接して酸化物半導体膜513aを積層することで、ゲート絶縁層502から酸化
物半導体膜513aへ酸素を供給することができる。ゲート絶縁層502からの酸化物半
導体膜513aへの酸素の供給は、酸素ドープ処理されたゲート絶縁層502と、酸化物
半導体膜513aとが接した状態で熱処理を行うことにより、より促進される。
なお、ゲート絶縁層502に添加され、酸化物半導体膜513aへ供給される酸素の少な
くとも一部は、酸素の未結合手(ダングリングボンド)を酸化物半導体中で有することが
好ましい。未結合手(ダングリングボンド)を有することにより、酸化物半導体膜中に残
存しうる水素と結合して、水素を固定化(非可動イオン化)することができるためである
次いで、酸化物半導体膜513aを第2のフォトリソグラフィ工程により島状の酸化物半
導体層513に加工するのが好ましい(図2(B))。また、島状の酸化物半導体層51
3を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマス
クをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減で
きる。島状の酸化物半導体層513bを形成するためのエッチングは、ドライエッチング
でもウェットエッチングでもよく、両方を用いてもよい。
次いで、ゲート絶縁層502及び酸化物半導体層513上に、ソース電極及びドレイン電
極(これと同じ層で形成される配線を含む)を形成するための導電膜を形成する。ソース
電極及びドレイン電極に用いる導電膜としては、耐熱性を有し酸素と反応しにくい金属を
用いて形成すれば良い。特に、Mo、W、Ptのいずれか一又は複数を含むことが好まし
い。他に、Au、Cr等も用いることができる。導電膜は、窒素を混入させない方法を用
いて成膜することが好ましい。
第3のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行って第1の電極515a、第2の電極515bを形成した後、レジストマスク
を除去する(図2(C))。第3のフォトリソグラフィ工程でのレジストマスク形成時の
露光には、紫外線やKrFレーザ光やArFレーザ光を用いるとよい。酸化物半導体層5
13上で隣り合う第1の電極515aの下端部と第2の電極515bの下端部との間隔幅
によって後に形成されるトランジスタのチャネル長Lが決定される。なお、チャネル長L
=25nm未満の露光を行う場合には、例えば、数nm~数10nmと極めて波長が短い
超紫外線(Extreme Ultraviolet)を用いて第3のフォトリソグラフ
ィ工程でのレジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が
高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Lを微細化す
ることが可能であり、回路の動作速度を高速化できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体層513がエッチングされ、分断するこ
とのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみを
エッチングし、酸化物半導体層513を全くエッチングしないという条件を得ることは難
しく、導電膜のエッチングの際に酸化物半導体層513は一部のみがエッチングされ、例
えば、酸化物半導体層513の膜厚の5乃至50%がエッチングされ、溝部(凹部)を有
する酸化物半導体層513となることもある。
次いで、NO、N、またはArなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層513の表面に付着した吸着水などを除去してもよい。プラズマ処理を
行った場合、当該プラズマ処理に続けて大気に触れることなく、酸化物半導体層513に
接する酸化物絶縁層507を形成することが望ましい。
次いで、第1の電極515a、及び第2の電極515bを覆い、且つ酸化物半導体層51
3の一部と接する酸化物絶縁層507を形成する(図2(D))。酸化物絶縁層507は
、ゲート絶縁層502と同様の材料、同様の工程で形成することができる。
次に、酸化物絶縁層507に対して、酸素ドープ処理を行うことが好ましい。酸化物絶縁
層507に対して、酸素ドープ処理を行うことにより、酸化物絶縁層507には化学量論
的組成比より酸素が多い領域が形成される。このような領域を備えることにより、酸化物
半導体層に酸素を供給し、酸化物半導体層中の酸素欠陥を低減することができる。
次に酸化物半導体層513が、酸化物絶縁層507と一部(チャネル形成領域)が接した
状態で第2の熱処理を行うのが好ましい。第2の熱処理の温度は、250℃以上700℃
以下、好ましくは450℃以上600℃以下、または基板の歪み点未満とする。
第2の熱処理は、窒素、酸素、乾燥空気(水の含有量が20ppm以下、好ましくは1p
pm以下、より好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウム
など)の雰囲気下で行えばよいが、上記窒素、酸素、乾燥空気、または希ガス等の雰囲気
に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素
、または希ガスの純度を、6N(99.9999%)以上好ましくは7N(99.999
99%)以上(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とするこ
とが好ましい。
第2の熱処理においては、酸化物半導体層513と、ゲート絶縁層502及び酸化物絶縁
層507と、が接した状態で加熱される。したがって、上述の脱水化(または脱水素化)
処理によって同時に減少してしまう可能性のある酸化物半導体を構成する主成分材料の一
つである酸素を、酸素を含むゲート絶縁層502及び酸化物絶縁層507より酸化物半導
体層513へ供給することができる。以上の工程で高純度化し、電気的にi型(真性)化
された酸化物半導体層513を形成することができる。
上述のように、第1の熱処理と第2の熱処理を適用することで、酸化物半導体層513を
、その主成分以外の不純物が極力含まれないように高純度化することができる。高純度化
された酸化物半導体層513中にはドナーに由来するキャリアが極めて少なく(ゼロに近
い)、キャリア濃度は1×1014/cm未満、好ましくは1×1012/cm未満
、さらに好ましくは1×1011/cm未満である。
以上の工程でトランジスタ550が形成される。トランジスタ550は、水素、水、水酸
基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体層513より意図的
に排除し、高純度化された酸化物半導体層513を含むトランジスタである。さらに、酸
化物半導体層513は、窒素濃度が十分に低減されている(窒素濃度が2×1019at
oms/cm以下である)。また、第1の電極515a及び第2の電極515bは、酸
素と反応しにくい金属からなる。よって、トランジスタ550は、電気的特性変動が抑制
されており、電気的に安定である。
なお、図示しないが、トランジスタ550を覆うようにさらに保護絶縁膜を形成しても良
い。保護絶縁膜としては、窒化珪素膜、窒化酸化珪素膜、または窒化アルミニウム膜など
を用いることができる。
また、トランジスタ550上に平坦化絶縁膜を設けても良い。平坦化絶縁膜の材料として
は、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を
有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low
-k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)
等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよ
い。
また、後のソース電極、及びドレイン電極となる導電膜を成膜する前に、酸化物半導体層
513上にバッファ層516a、b(又は、バッファ層516c、d)を設けることで、
図3(A)及び(B)に示すトランジスタ551aやトランジスタ551bを形成するこ
とができる。バッファ層としては、例えば、ITO膜などの透明導電膜を用いることがで
きる。酸化物半導体層513上に導電膜を形成し、フォトリソグラフィ工程により該導電
膜上にレジストマスクを形成し、選択的にエッチングを行ってバッファ層516a、51
6bを形成した後、レジストマスクを除去すれば良い。
また、酸化物絶縁層507上であって、酸化物半導体層513のチャネル形成領域と重畳
する領域に第2のゲート電極519を設けることで、図4に示すトランジスタ552を形
成することができる。第2のゲート電極519は、第1のゲート電極511と同様の材料
、同様の工程で形成することができる。第2のゲート電極519を酸化物半導体層513
のチャネル形成領域と重なる位置に設けることによって、BT試験前後におけるトランジ
スタのしきい値電圧の変化量をより低減することができる。なお、第2のゲート電極51
9は、電位が第1のゲート電極511と同じでもよいし、異なっていても良い。また、第
2のゲート電極519の電位は、GND、0V、或いはフローティング状態であってもよ
い。
以上のように、本発明の一態様のトランジスタは、酸化物半導体層中の窒素濃度が低減さ
れ、かつ、ソース電極及びドレイン電極に耐熱性を有し酸化されにくい金属を用いている
ため、酸化物半導体層中の酸素と金属の結合が妨げられることを抑制することができる。
したがって、酸化物半導体を用いたトランジスタの電気特性と信頼性を向上することがで
きる。例えば、光劣化によるトランジスタ特性の変動を低減することができる。
(実施の形態2)
実施の形態1で例示したトランジスタを用いて表示機能を有する半導体装置(表示装置と
もいう)を作製することができる。また、トランジスタを含む駆動回路の一部または全体
を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図5(A)において、第1の基板4001上に設けられた画素部4002を囲むようにし
て、シール材4005が設けられ、第2の基板4006によって封止されている。図5(
A)においては、第1の基板4001上のシール材4005によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路4004、信号線駆動回路4003が実装されている。また別途形成さ
れた信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えら
れる各種信号及び電位は、FPC(Flexible printed circuit
)4018a、4018bから供給されている。
図5(B)及び図5(C)において、第1の基板4001上に設けられた画素部4002
と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。
また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられて
いる。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシ
ール材4005と第2の基板4006とによって、表示素子と共に封止されている。図5
(B)及び図5(C)においては、第1の基板4001上のシール材4005によって囲
まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半
導体膜で形成された信号線駆動回路4003が実装されている。図5(B)及び図5(C
)においては、別途形成された信号線駆動回路4003と、走査線駆動回路4004また
は画素部4002に与えられる各種信号及び電位は、FPC4018から供給されている
また図5(B)及び図5(C)においては、信号線駆動回路4003を別途形成し、第1
の基板4001に実装している例を示しているが、この構成に限定されない。走査線駆動
回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一
部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(Ch
ip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape A
utomated Bonding)方法などを用いることができる。図5(A)は、C
OG方法により信号線駆動回路4003、走査線駆動回路4004を実装する例であり、
図5(B)は、COG方法により信号線駆動回路4003を実装する例であり、図5(C
)は、TAB方法により信号線駆動回路4003を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むIC等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源(照明装置含む)を指す。また、コネクター、例えばFPCもしくはTABテープもし
くはTCPが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が
設けられたモジュール、または表示素子にCOG方式によりIC(集積回路)が直接実装
されたモジュールも全て表示装置に含むものとする。
また第1の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態1で一例を示した本発明の一態様のトランジスタを適用することができ
る。
表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(
発光表示素子ともいう)、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro
Luminescence)、有機EL等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図6乃至図8を用いて説明する。図6(B)、図7及び図
8は、図5(B)のM-Nにおける断面図に相当する。図6(A)は、図6(B)に示す
トランジスタ4010の上面図に相当する。
図6乃至図8で示すように、半導体装置は接続端子電極4015及び端子電極4016を
有しており、接続端子電極4015及び端子電極4016はFPC4018が有する端子
と異方性導電膜4019を介して、電気的に接続されている。
接続端子電極4015は、第1の電極4030と同じ導電膜から形成され、端子電極40
16は、トランジスタ4010、トランジスタ4011のソース電極及びドレイン電極と
同じ導電膜で形成されている。
また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、
トランジスタを複数有しており、図6乃至図8では、画素部4002に含まれるトランジ
スタ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示して
いる。
トランジスタ4010、トランジスタ4011として、本発明の一態様のトランジスタを
適用することができる。本発明の一態様のトランジスタは、電気的特性変動が抑制されて
おり、電気的に安定である。よって、図6乃至図8で示す本実施の形態の半導体装置とし
て信頼性の高い半導体装置を提供することができる。
画素部4002に設けられたトランジスタ4010は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を
用いることができる。
図6(A)(B)に表示素子として液晶素子を用いた液晶表示装置の例を示す。図6(A
)(B)において、表示素子である液晶素子4013は、第1の電極4030、第2の電
極4031、及び液晶層4008を含む。なお、液晶層4008を挟持するように配向膜
として機能する絶縁膜4032、4033が設けられている。第2の電極4031は第2
の基板4006側に設けられ、第1の電極4030と第2の電極4031とは液晶層40
08を介して積層する構成となっている。また、第1の電極4030と第2の電極403
1が重畳しない領域では、第2の基板4006側に遮光層4048(ブラックマトリクス
)が設けられている。そして、第1の電極4030と第2の電極4031が重畳する領域
では、カラーフィルタ層4043が設けられている。第2の電極4031と、遮光層40
48及びカラーフィルタ層4043の間には、平坦化膜4045が形成されている。
図6(A)(B)に示すトランジスタ4010、4011において、ゲート電極が酸化物
半導体層の下側を覆う形で配置されており(トランジスタ4010のゲート電極4041
、酸化物半導体層4042を参照)、また遮光層4048が酸化物半導体層の上側を覆う
形で配置される。したがって、トランジスタ4010、4011は上側及び下側で遮光が
できる構造とすることができる。当該遮光により、トランジスタ4010、4011のチ
ャネル形成領域に入射する迷光を減らすことができ、トランジスタ特性の劣化を抑制する
ことができる。具体的には、チャネル形成領域に酸化物半導体を用いた場合であっても、
しきい値電圧の変動を抑制することができる。
また4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層4008の膜厚(セルギャップ)を制御するために設けられている。なお球状のス
ペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜
を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こ
される静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減す
ることができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、1×10Ω・cm以上であり、好ましくは1×10
Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明
細書における固有抵抗率の値は、20℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化
物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して
1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分であ
る。
本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、オフ状態
における電流値(オフ電流値)を低くすることができる。よって、画像信号等の電気信号
の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よ
って、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果
を奏する。
また、本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、比
較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置
の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。ま
た、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製するこ
とができるため、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、TN(Twisted Nematic)モード、IPS(In-P
lane-Switching)モード、FFS(Fringe Field Swit
ching)モード、ASM(Axially Symmetric aligned
Micro-cell)モード、OCB(Optical Compensated B
irefringence)モード、FLC(Ferroelectric Liqui
d Crystal)モード、AFLC(AntiFerroelectric Liq
uid Crystal)モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、MVA(Multi-Domain Vertical Alignme
nt)モード、PVA(Patterned Vertical Alignment)
モード、ASV(Advanced Super View)モードなどを用いることが
できる。また、画素(ピクセル)をいくつかの領域(サブピクセル)に分け、それぞれ別
の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計と
いわれる方法を用いることができる。
また、表示装置において、偏光部材、位相差部材、反射防止部材などの光学部材(光学基
板)などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。
また、光源としてバックライト、サイドライトなどを用いてもよい。
また、バックライトとして複数の発光ダイオード(LED)を用いて、時間分割表示方式
(フィールドシーケンシャル駆動方式)を行うことも可能である。フィールドシーケンシ
ャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うこ
とができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは
赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す)
、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラ
ー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することも
できる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機E
L素子、後者は無機EL素子と呼ばれている。
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー-ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面
から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用する
ことができる。
図7に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子4
513は、画素部4002に設けられたトランジスタ4010と電気的に接続している。
なお発光素子4513の構成は、第1の電極4030、電界発光層4511、第2の電極
4031の積層構造であるが、示した構成に限定されない。発光素子4513から取り出
す光の方向などに合わせて、発光素子4513の構成は適宜変えることができる。
隔壁4510は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第1の電極4030上に開口部を形成し、その開口部の側壁が連続した曲率
を持って形成される傾斜面となるように形成することが好ましい。
電界発光層4511は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子4513に酸素、水素、水、二酸化炭素等が侵入しないように、第2の電極40
31及び隔壁4510上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、
窒化酸化シリコン膜、DLC膜等を形成することができる。また、第1の基板4001、
第2の基板4006、及びシール材4005によって封止された空間には充填材4514
が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの
少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材でパ
ッケージング(封入)することが好ましい。
充填材4514としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エ
チレンビニルアセテート)を用いることができる。例えば充填材として窒素を用いればよ
い。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、
位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と
、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移
動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む
)とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極である第1の電極及び第2の電極の間に配置し、第1の電極及び第2の電極に電
位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
図8に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図8
の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボー
ル表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極間に配置し、
電極間に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法で
ある。
トランジスタ4010と接続する第1の電極4030と、第2の基板4006に設けられ
た第2の電極4031との間には黒色領域4615a及び白色領域4615bを有し、周
りに液体で満たされているキャビティ4612を含む球形粒子4613が設けられており
、球形粒子4613の周囲は樹脂等の充填材4614で充填されている。第2の電極40
31が共通電極(対向電極)に相当する。第2の電極4031は、共通電位線と電気的に
接続される。
なお、図6乃至図8において、第1の基板4001、第2の基板4006としては、ガラ
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、FRP(Fiberglas
s-Reinforced Plastics)板、PVF(ポリビニルフルオライド)
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。
絶縁層4021は、無機絶縁材料又は有機絶縁材料を用いて形成することができる。なお
、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の
、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁膜として好適である。また上記有
機絶縁材料の他に、低誘電率材料(low-k材料)、シロキサン系樹脂、PSG(リン
ガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これらの材料
で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
絶縁層4021の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ス
ピンコート法、ディッピング法、スプレー塗布法、液滴吐出法(インクジェット法、スク
リーン印刷、オフセット印刷等)、ロールコーティング、カーテンコーティング、ナイフ
コーティング等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
表示素子に電圧を印加する第1の電極及び第2の電極(画素電極、共通電極、対向電極な
どともいう)においては、取り出す光の方向、電極が設けられる場所、及び電極のパター
ン構造によって透光性、反射性を選択すればよい。
第1の電極4030、第2の電極4031は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す)、イ
ンジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導
電性材料を用いることができる。
また、第1の電極4030、第2の電極4031はタングステン、モリブデン、ジルコニ
ウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、コバルト、ニッケル、チタ
ン、白金、アルミニウム、銅、銀等の金属、又はその合金、もしくはその窒化物から一つ
、又は複数種を用いて形成することができる。
また、第1の電極4030、第2の電極4031として、導電性高分子(導電性ポリマー
ともいう)を含む導電性組成物を用いて形成することができる。導電性高分子としては、
いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンもしく
はその誘導体、ポリピロールもしくはその誘導体、ポリチオフェンもしくはその誘導体、
またはアニリン、ピロール、及びチオフェンの2種以上からなる共重合体もしくはその誘
導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態1で例示したトランジスタを適用することで、信頼性の高い半導
体装置を提供することができる。なお、実施の形態1で例示したトランジスタは上述の表
示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、LSI等
の半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など
様々な機能を有する半導体装置に適用することが可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態3)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用すること
ができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン
受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう
)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例について
説明する。
図9(A)は、ノート型のパーソナルコンピュータであり、本体3001、筐体3002
、表示部3003、キーボード3004などによって構成されている。本発明の一態様の
半導体装置を適用することにより、信頼性の高いノート型のパーソナルコンピュータとす
ることができる。
図9(B)は、携帯情報端末(PDA)であり、本体3021には表示部3023と、外
部インターフェイス3025と、操作ボタン3024等が設けられている。また操作用の
付属品としてスタイラス3022がある。本発明の一態様の半導体装置を適用することに
より、より信頼性の高い携帯情報端末(PDA)とすることができる。
図9(C)は、電子書籍の一例を示している。例えば、電子書籍2700は、筐体270
1および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703
は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うこ
とができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図9(C)では表示部2705)に文章を表示し、左側の表
示部(図9(C)では表示部2707)に画像を表示することができる。本発明の一態様
の半導体装置を適用することにより、信頼性の高い電子書籍2700とすることができる
また、図9(C)では、筐体2701に操作部などを備えた例を示している。例えば、筐
体2701において、電源2721、操作キー2723、スピーカー2725などを備え
ている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部などを
備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせ
た構成としてもよい。
また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図9(D)は、携帯電話であり、筐体2800及び筐体2801の二つの筐体で構成され
ている。筐体2801には、表示パネル2802、スピーカー2803、マイクロフォン
2804、ポインティングデバイス2806、カメラ用レンズ2807、外部接続端子2
808などを備えている。また、筐体2800には、携帯型情報端末の充電を行う太陽電
池セル2810、外部メモリスロット2811などを備えている。また、アンテナは筐体
2801内部に内蔵されている。本発明の一態様の半導体装置を適用することにより、信
頼性の高い携帯電話とすることができる。
また、表示パネル2802はタッチパネルを備えており、図9(D)には映像表示されて
いる複数の操作キー2805を点線で示している。なお、太陽電池セル2810で出力さ
れる電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル2802は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
2802と同一面上にカメラ用レンズ2807を備えているため、テレビ電話が可能であ
る。スピーカー2803及びマイクロフォン2804は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体2800と筐体2801は、スライドし、図
9(D)のように展開している状態から重なり合った状態とすることができ、携帯に適し
た小型化が可能である。
外部接続端子2808はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット2811に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図9(E)は、デジタルビデオカメラであり、本体3051、表示部(A)3057、接
眼部3053、操作スイッチ3054、表示部(B)3055、バッテリー3056など
によって構成されている。本発明の一態様の半導体装置を適用することにより、信頼性の
高いデジタルビデオカメラとすることができる。
図9(F)は、テレビジョン装置の一例を示している。テレビジョン装置9600は、筐
体9601に表示部9603が組み込まれている。表示部9603により、映像を表示す
ることが可能である。また、ここでは、スタンド9605により筐体9601を支持した
構成を示している。本発明の一態様の半導体装置を適用することにより、信頼性の高いテ
レビジョン装置9600とすることができる。
テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
本実施例では酸化物半導体膜上にタングステン膜を形成した基板を試料とし、ベーク処理
前後における試料の断面を観察した。該試料の断面観察について図10を用いて説明する
まず、断面観察を行うための試料を作製した。
ガラス基板上に、In-Ga-Zn-O系金属酸化物ターゲット(In:Ga
:ZnO=1:1:1[mol数比])を用いて、基板とターゲットとの間の距離を6
0mm、圧力0.4Pa、直流(DC)電源5kW、アルゴン及び酸素(アルゴン:酸素
=30sccm:15sccm)混合雰囲気下、室温でスパッタリング法による成膜を行
い、厚さ100nmの酸化物半導体膜を形成した。
続いて、酸化物半導体膜上に、タングステンターゲットを用いてスパッタリング法により
、厚さ150nmのタングステン膜を形成した。
以上の工程により、ガラス基板上に酸化物半導体膜及びタングステン膜を積層した試料を
得た。
その後、作製した基板を二枚に分割し、その一方について、オーブンを用いて大気雰囲気
下、350℃、1時間のベーク処理を行った。
ベーク処理を行っていない試料(試料1)と、ベーク処理を行った試料(試料2)の両方
について、薄片化処理を行い、STEM(Scanning Transmission
Electron Microscope)装置を用いて断面観察を行った。
図10(A)に試料1の断面観察像を、また図10(B)に試料2の断面観察像を示す。
ベーク処理の有無によらず、酸化物半導体膜、タングステン膜、及びそれらの界面におい
て、違いは見られなかった。
以上のことから、ベーク処理を行っても、タングステン膜と酸化物半導体膜との界面に金
属酸化物は形成されにくいことが確認できた。
本実施例からわかるように、タングステンは酸素と反応しにくいため、酸化物半導体層に
接する電極にタングステン膜を用いることで、電極が酸化物半導体層から酸素を奪うこと
を抑制することができると示唆された。
本実施例では、ソース電極及びドレイン電極としてタングステンを用いたトランジスタを
作製し、光バイアス試験前後のトランジスタ特性の比較を行った結果について図11を用
いて説明する。
まず、本実施例で用いたトランジスタの作製方法を以下に示す。
はじめに、ガラス基板上に下地膜としてプラズマCVD法により厚さ100nmの窒化シ
リコン膜、及び厚さ150nmの酸化窒化シリコン膜を連続して形成し、続いて酸化窒化
シリコン膜上にゲート電極としてスパッタリング法により厚さ100nmのタングステン
膜を形成した。ここで、タングステン膜を選択的にエッチングすることにより、ゲート電
極を形成した。
次に、ゲート電極上にゲート絶縁膜としてプラズマCVD法により厚さ30nmの酸化窒
化シリコン膜を形成した。
続いて、ゲート絶縁膜上に、In-Ga-Zn-O系金属酸化物ターゲット(In
:Ga:ZnO=1:1:1[mol数比])を用いて、基板とターゲットの間と
の距離を80mm、圧力0.6Pa、直流(DC)電源5kW、アルゴン及び酸素(アル
ゴン:酸素=50sccm:50sccm)混合雰囲気下、200℃でスパッタリング法
による成膜を行い、厚さ15nmの酸化物半導体膜を形成した。ここで、酸化物半導体膜
を選択的にエッチングし、島状の酸化物半導体層を形成した。
そして、RTA(Rapid Thermal Annealing)法により、窒素雰
囲気下、650℃、6分の熱処理を行った後、さらにオーブンを用いて窒素及び酸素雰囲
気下、450℃、1時間の熱処理を行った。
次に、酸化物半導体層上にソース電極及びドレイン電極としてタングステン膜(厚さ20
0nm)を、スパッタリング法により温度230℃で形成した。ここで、ソース電極及び
ドレイン電極を選択的にエッチングし、トランジスタのチャネル長Lが3μm、チャネル
幅Wが50μmとなるようにした。
次に、オーブンを用いて窒素雰囲気下、300℃、1時間の熱処理を行った後、第1の層
間絶縁層として、厚さ300nmの酸化シリコン膜をスパッタリング法により成膜した。
その後、測定に用いる電極を露出させるため、第1の層間絶縁層を選択的にエッチングし
た。
その後、第2の層間絶縁層として感光性のアクリル樹脂を塗布し、露光、及び現像処理を
行った後に、オーブンを用いて窒素雰囲気下、250℃、1時間の熱処理を行うことによ
り、厚さ1.5μmの第2の層間絶縁層を形成した。
続いて、画素電極として厚さ110nmのインジウム錫酸化物(ITO)膜をスパッタリ
ング法により成膜し、これを選択的にエッチングすることにより画素電極を形成した。
その後、オーブンを用いて窒素雰囲気下、250℃、1時間のベークを行った。
以上の工程により、チャネル長Lの長さを3μm、チャネル幅Wの長さを50μmとした
トランジスタをガラス基板上に作製した。
次に、本実施例のトランジスタについて、光バイアス試験前後での電気特性を測定した結
果を説明する。光バイアス試験には光源として波長400nmにピークを持ち、半値幅1
0nmのスペクトルを有するキセノン光源を用いた。
まず、上記で作製したトランジスタについて、暗状態でのId-Vg測定を行った。本実
施例では基板温度を25℃とし、ソース電極-ドレイン電極間の電圧を3Vとした。
次にキセノン光源を用いて326μW/cmの放射照度にて光を照射し、ソース電極-
ドレイン電極間の電圧を3VとしてId-Vg測定を行った。その後、トランジスタのソ
ース電極を0V、ドレイン電極を0.1Vとした。次に、ゲート絶縁層に印加される電界
強度が2MV/cmとなるようにゲート電極にマイナスの電圧を印加し、そのまま一定時
間保持した。一定時間後、まずゲート電極の電圧を0Vとした。その後ソース電極-ドレ
イン電極間の電圧を3Vとし、トランジスタのId-Vg測定を行った。
以上のように、一定時間経過する度にトランジスタのId-Vg測定を行った。図11に
光照射直後、および光バイアス試験の時間が、100秒、300秒、600秒、1000
秒、1800秒、3600秒における光バイアス試験前後のトランジスタのId-Vg測
定結果を示す。
図11において、細線001は光バイアス試験前(光照射直後)のトランジスタのId-
Vg測定結果であり、細線002は3600秒の光バイアス試験後のトランジスタのId
-Vg測定結果である。光バイアス試験前から比べ、3600秒の光バイアス試験後のし
きい値は、マイナス方向に約0.55V変動していることがわかった。
以上のことから、本実施例のソース電極及びドレイン電極にタングステンを用いたトラン
ジスタは、光バイアス試験前後におけるしきい値の変動が小さいことが確認できた。
本実施例では、図12(C)に示すような酸化物半導体層と電極(ソース電極又はドレイ
ン電極)の積層構造において、酸化物半導体層から電極に酸素が移動する前後のエネルギ
ー変化を計算した結果を説明する。
具体的には、該積層構造において、酸化物半導体層に酸素欠損が生じ、電極に酸素の格子
間挿入が起きる前後のエネルギー変化を計算した。酸化物半導体層から酸素が抜け、電極
の格子間に入る前後のエネルギーを比較することで、酸素が移動した後の安定性を評価し
た。
酸化物半導体層の材料としては、In-Ga-Zn-O系酸化物半導体(以下、IGZO
と記載する)を用いた。電極の材料としては、チタン(Ti)、モリブデン(Mo)、タ
ングステン(W)、及び白金(Pt)を用いた。
計算は、”IGZO結晶”、”酸素が1つ欠損したIGZO結晶”、”電極の結晶”、及
び”酸素が格子間に入った場合の電極の結晶”のバルク構造に対して行った。よって、本
実施例の計算では界面の効果は考慮していない。電極としては、W、Mo、Pt、及びT
iのそれぞれを用いて計算を行った。
計算は第一原理計算ソフト「CASTEP」を用いて行った。密度汎関数法として平面波
基底擬ポテンシャル法を用い、汎関数はGGAPBEを用いた。カットオフエネルギーは
500eVを用いた。k点はIGZOについては3×3×1、W、Mo、Ptについては
3×3×3、Tiについては2×2×3のグリッドを用いた。
計算した値の定義を以下に示す。
ΔE=(酸素移動後のエネルギー)-(酸素移動前のエネルギー)
=E(酸素が1つ欠損したIGZO結晶)+E(酸素が格子間に入った場合の電極の結晶
)-{E(IGZO結晶)+E(電極の結晶)}
ΔEは、酸素がIGZO内から電極の格子間に移動した際のエネルギー変化を表す。ΔE
が正の値である場合、移動後のエネルギーの方が高いため酸素の移動が起きにくく、ΔE
が負の値である場合、移動後のエネルギーの方が低いため酸素の移動が起きやすいと考え
られる。なお、本実施例において、移動する際に必要な障壁を乗り越えるエネルギーは考
慮していない。
また、IGZOの酸素欠陥は、酸素がどの金属と結合するかによって、酸素の欠陥形成エ
ネルギーが変化する。本実施例では、IGZO結晶において酸素が最も抜けやすい場合の
酸素の欠陥形成エネルギーを基準として計算した。電極内の格子間酸素についても、酸素
が入る位置によって系全体のエネルギーは異なるが、本実施例では最もエネルギーが低く
なる格子間酸素の場合について考えた。
結晶構造は、IGZO結晶については無機結晶構造データベース(Inorganic
Crystal Structure Database:ICSD)のCollect
ion number:90003の構造についてa軸、b軸にそれぞれ2倍した84原
子の構造に対して、エネルギーが最小になるようにGa、Znを配置した構造を用いた。
Mo結晶、及びW結晶については体心立方格子(空間群:Im-3m、国際番号229)
で54原子の構造を用い、Pt結晶については面心立方格子(空間群:Fm-3m、国際
番号225)で32原子の構造を用い、Ti結晶については六方晶(空間群P63/mm
c)で64原子の構造を用いた。
計算結果を表1に示す。表1には、IGZO-電極界面で酸素が移動した際のエネルギー
変化を示す。
Figure 0007013559000001
表1に示す通り、Mo、W、Ptをそれぞれ電極に用いた場合では、エネルギー変化が正
の値を示す結果となった(図12(A)には、電極にMoを用いた場合の例を示す)。つ
まり、酸素が移動した後のエネルギーの方が高いため、酸素は移動しにくく、酸化物半導
体層と電極の間に酸化膜(例えば、酸化モリブデン膜等)が形成されにくいことが示唆さ
れた。一方、表1、図12(B)に示す通り、Tiを電極に用いた場合は、エネルギー変
化が負の値を示す結果となった。したがって、酸素が移動した後のエネルギーの方が低い
ため、酸素は移動しやすく、酸化チタン膜が形成されやすいことが示唆された。
以上の結果から、電極(ソース電極、及びドレイン電極)に、Mo、W、又はPtを用い
ることで、電極が酸化物半導体層から酸素を奪うことを抑制できることが示唆された。
本実施例では、本発明の一態様に適用できる酸化物半導体膜を、SIMSを用いて解析し
た結果について、図13を用いて説明する。
まず、本実施例の試料A、Bの作製方法について説明する。
(試料A)
ガラス基板上に、In-Ga-Zn-O系金属酸化物ターゲット(原子数比In:Ga:
Zn=1:1:1)を用いて、基板とターゲットとの間の距離を60mm、圧力0.4P
a、直流(DC)電源0.5kW、酸素(酸素流量40sccm)雰囲気下、基板温度2
00℃でスパッタリング法による成膜を行い、厚さ300nmの酸化物半導体膜を形成し
た。
(試料B)
ガラス基板上に、In-Ga-Zn-O系金属酸化物ターゲット(原子数比In:Ga:
Zn=1:1:1)を用いて、基板とターゲットとの間の距離を60mm、圧力0.4P
a、直流(DC)電源0.5kW、アルゴン及び酸素(アルゴン:酸素=30sccm:
15sccm)混合雰囲気下、基板温度200℃でスパッタリング法による成膜を行い、
厚さ100nmの酸化物半導体膜を形成した。
試料A、Bの膜中窒素濃度について、SIMS分析結果を図13(A)、(B)にそれぞ
れ示す。横軸は試料表面からの深さを示しており、左端の深さ0nmの位置が試料最表面
(酸化物半導体膜の最表面)に相当し、分析は表面側より行っている。
なお、SIMSは、その原理上、試料表面近傍のデータを正確に得ることが困難であるこ
とが知られている。本分析においては、膜中の正確なデータを得るために、深さ50nm
以上のデータを評価の対象とした。
図13(A)は、試料Aの窒素濃度プロファイルを示している。図13(B)は、試料B
の窒素濃度プロファイルを示している。試料A、Bともに膜中窒素濃度は2×1019
toms/cm以下であった。また、測定限界の濃度を示している領域も多く、実際に
はさらに低い濃度であることも考えられる。
本実施例の結果から、酸素雰囲気下で成膜した酸化物半導体膜は、膜中窒素濃度が低いこ
とが示された。また、本実施例の結果から、アルゴン及び酸素混合雰囲気下で成膜した酸
化物半導体膜は、膜中窒素濃度が低いことが示された。具体的には、窒素濃度が2×10
19atoms/cm以下であることが示された。
500 基板
502 ゲート絶縁層
507 酸化物絶縁層
511 第1のゲート電極
513 酸化物半導体層
513a 酸化物半導体膜
513b 酸化物半導体層
515a 第1の電極
515b 第2の電極
516a バッファ層
516b バッファ層
516c バッファ層
516d バッファ層
519 第2のゲート電極
550 トランジスタ
551a トランジスタ
551b トランジスタ
552 トランジスタ
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカー
2800 筐体
2801 筐体
2802 表示パネル
2803 スピーカー
2804 マイクロフォン
2805 操作キー
2806 ポインティングデバイス
2807 カメラ用レンズ
2808 外部接続端子
2810 太陽電池セル
2811 外部メモリスロット
3001 本体
3002 筐体
3003 表示部
3004 キーボード
3021 本体
3022 スタイラス
3023 表示部
3024 操作ボタン
3025 外部インターフェイス
3051 本体
3053 接眼部
3054 操作スイッチ
3055 表示部(B)
3056 バッテリー
3057 表示部(A)
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 トランジスタ
4011 トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電膜
4021 絶縁層
4030 第1の電極
4031 第2の電極
4032 絶縁膜
4033 絶縁膜
4041 ゲート電極
4042 酸化物半導体層
4043 カラーフィルタ層
4045 平坦化膜
4048 遮光層
4510 隔壁
4511 電界発光層
4513 発光素子
4514 充填材
4612 キャビティ
4613 球形粒子
4614 充填材
4615a 黒色領域
4615b 白色領域
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド

Claims (3)

  1. 酸化物半導体層にチャネル形成領域を有し、
    ソース電極が第1の導電層を介して前記酸化物半導体層と電気的に接続され、かつ、ドレイン電極が第2の導電層を介して前記酸化物半導体層と電気的に接続されるトランジスタであって、
    前記酸化物半導体層は、窒素濃度が2×1019atoms/cm以下である領域を有し、
    前記第1の導電層及び前記第2の導電層のそれぞれは、金属酸化物を有し、かつ、窒素濃度が2×1019atoms/cm以下である領域を有する半導体装置。
  2. 酸化物半導体層にチャネル形成領域を有し、
    ソース電極が第1の導電層を介して前記酸化物半導体層と電気的に接続され、かつ、ドレイン電極が第2の導電層を介して前記酸化物半導体層と電気的に接続されるトランジスタであって、
    前記酸化物半導体層は、窒素濃度が2×1019atoms/cm以下である領域を有し、
    前記第1の導電層及び前記第2の導電層のそれぞれは、インジウム、及び錫を含む金属酸化物を有し、かつ、窒素濃度が2×1019atoms/cm以下である領域を有する半導体装置。
  3. 請求項1または請求項2において、
    前記ソース電極または前記ドレイン電極は、窒素濃度が2×1019atoms/cm以下である領域を有する半導体装置。
JP2020218686A 2010-07-02 2020-12-28 半導体装置 Active JP7013559B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022006493A JP2022044686A (ja) 2010-07-02 2022-01-19 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010152179 2010-07-02
JP2010152179 2010-07-02
JP2011100534 2011-04-28
JP2011100534 2011-04-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020017754A Division JP6818918B2 (ja) 2010-07-02 2020-02-05 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022006493A Division JP2022044686A (ja) 2010-07-02 2022-01-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2021061433A JP2021061433A (ja) 2021-04-15
JP7013559B2 true JP7013559B2 (ja) 2022-01-31

Family

ID=45399022

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2011142780A Active JP5856395B2 (ja) 2010-07-02 2011-06-28 半導体装置
JP2015241707A Withdrawn JP2016086179A (ja) 2010-07-02 2015-12-11 半導体装置
JP2017193380A Active JP6479921B2 (ja) 2010-07-02 2017-10-03 半導体装置
JP2019019362A Active JP6657440B2 (ja) 2010-07-02 2019-02-06 半導体装置
JP2020017754A Active JP6818918B2 (ja) 2010-07-02 2020-02-05 半導体装置
JP2020218686A Active JP7013559B2 (ja) 2010-07-02 2020-12-28 半導体装置
JP2022006493A Withdrawn JP2022044686A (ja) 2010-07-02 2022-01-19 半導体装置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2011142780A Active JP5856395B2 (ja) 2010-07-02 2011-06-28 半導体装置
JP2015241707A Withdrawn JP2016086179A (ja) 2010-07-02 2015-12-11 半導体装置
JP2017193380A Active JP6479921B2 (ja) 2010-07-02 2017-10-03 半導体装置
JP2019019362A Active JP6657440B2 (ja) 2010-07-02 2019-02-06 半導体装置
JP2020017754A Active JP6818918B2 (ja) 2010-07-02 2020-02-05 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022006493A Withdrawn JP2022044686A (ja) 2010-07-02 2022-01-19 半導体装置

Country Status (4)

Country Link
US (2) US20120001179A1 (ja)
JP (7) JP5856395B2 (ja)
KR (2) KR20120003390A (ja)
TW (5) TWI763085B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
KR20130085859A (ko) * 2012-01-20 2013-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101308809B1 (ko) * 2012-01-20 2013-09-13 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 제조방법 및 이를 이용한 능동구동 디스플레이 장치, 능동구동 센서장치
US20140299873A1 (en) * 2013-04-05 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Single-crystal oxide semiconductor, thin film, oxide stack, and formation method thereof
KR102415221B1 (ko) * 2013-04-15 2022-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US9299855B2 (en) * 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
CN106409686A (zh) * 2015-08-03 2017-02-15 中华映管股份有限公司 制造氧化物半导体薄膜电晶体的方法
DE102015220034A1 (de) 2015-10-15 2017-04-20 Benecke-Kaliko Ag Folienlaminat und Innenverkleidungsteil für Kraftfahrzeuge
TWI766588B (zh) 2015-10-30 2022-06-01 日商半導體能源研究所股份有限公司 電容器、半導體裝置、模組以及電子裝置的製造方法
CN111373515B (zh) 2017-11-24 2024-03-05 株式会社半导体能源研究所 半导体材料及半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置
JP2009212497A (ja) 2007-03-27 2009-09-17 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010093070A5 (ja) 2008-10-08 2011-11-24

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6461899B1 (en) * 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
JP2001358342A (ja) * 2000-06-14 2001-12-26 Sharp Corp アクティブマトリクス基板
TWI313059B (ja) * 2000-12-08 2009-08-01 Sony Corporatio
JP2003264192A (ja) * 2002-03-07 2003-09-19 Sanyo Electric Co Ltd 配線構造、その製造方法、および光学装置
JP4128396B2 (ja) * 2002-06-07 2008-07-30 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004193446A (ja) * 2002-12-13 2004-07-08 Sanyo Electric Co Ltd 半導体装置の製造方法および薄膜トランジスタの製造方法
AU2003266410A1 (en) * 2003-07-30 2005-02-25 Infineon Technologies Ag High-k dielectric film, method of forming the same and related semiconductor device
US7026713B2 (en) * 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20060197089A1 (en) * 2005-03-03 2006-09-07 Chunghwa Picture Tubes., Ltd. Semiconductor device and its manufacturing method
JP2006351844A (ja) * 2005-06-16 2006-12-28 Mitsubishi Electric Corp 電気光学表示装置およびその製造方法
JP5232360B2 (ja) * 2006-01-05 2013-07-10 株式会社ジャパンディスプレイイースト 半導体装置及びその製造方法
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101402102B1 (ko) * 2007-03-23 2014-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제작 방법
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ZnO 계 박막 트랜지스터의 제조방법
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
JP2009021540A (ja) * 2007-06-13 2009-01-29 Rohm Co Ltd ZnO系薄膜及びZnO系半導体素子
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5232425B2 (ja) * 2007-09-10 2013-07-10 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置およびその製造方法
KR20090041506A (ko) * 2007-10-24 2009-04-29 엘지전자 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5182993B2 (ja) * 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
KR101455317B1 (ko) * 2008-04-18 2014-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 그 제작 방법
WO2009142309A1 (en) * 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
US9000441B2 (en) * 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US8030718B2 (en) * 2008-09-12 2011-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Local charge and work function engineering on MOSFET
JP2010073880A (ja) * 2008-09-18 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタ及びその製造方法
WO2010035625A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5595003B2 (ja) * 2008-10-23 2014-09-24 株式会社半導体エネルギー研究所 表示装置
KR102251817B1 (ko) * 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2010050419A1 (en) * 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
CN103730509B (zh) * 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5489449B2 (ja) * 2008-12-10 2014-05-14 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
KR102342672B1 (ko) * 2009-03-12 2021-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JPWO2011093506A1 (ja) * 2010-02-01 2013-06-06 日本電気株式会社 アモルファス酸化物薄膜、これを用いた薄膜トランジスタ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置
JP2009212497A (ja) 2007-03-27 2009-09-17 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010093070A5 (ja) 2008-10-08 2011-11-24
JP2010123938A5 (ja) 2009-10-22 2012-11-29 半導体装置

Also Published As

Publication number Publication date
JP6818918B2 (ja) 2021-01-27
JP2020107889A (ja) 2020-07-09
US20120001179A1 (en) 2012-01-05
US20220123150A1 (en) 2022-04-21
KR20120003390A (ko) 2012-01-10
JP2012238826A (ja) 2012-12-06
JP6657440B2 (ja) 2020-03-04
JP5856395B2 (ja) 2016-02-09
JP2021061433A (ja) 2021-04-15
TW201216471A (en) 2012-04-16
TW202107716A (zh) 2021-02-16
JP2016086179A (ja) 2016-05-19
KR20190003856A (ko) 2019-01-09
TW202021135A (zh) 2020-06-01
JP2022044686A (ja) 2022-03-17
JP6479921B2 (ja) 2019-03-06
JP2019071485A (ja) 2019-05-09
TWI763085B (zh) 2022-05-01
JP2018029196A (ja) 2018-02-22
TWI600156B (zh) 2017-09-21
TWI684279B (zh) 2020-02-01
TWI772241B (zh) 2022-07-21
TWI713226B (zh) 2020-12-11
TW201703263A (zh) 2017-01-16
TW202218167A (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
JP7013559B2 (ja) 半導体装置
JP6846549B2 (ja) 半導体装置の作製方法
JP6861253B2 (ja) 液晶表示装置
JP2022023883A (ja) 液晶表示装置
JP6231648B2 (ja) 半導体装置
JP2022027774A (ja) 半導体装置の作製方法
JP6126166B2 (ja) 半導体装置
JP6212583B2 (ja) 半導体装置
JP2016042584A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210121

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220119

R150 Certificate of patent or registration of utility model

Ref document number: 7013559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150