JP2001358342A - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JP2001358342A JP2001358342A JP2000179180A JP2000179180A JP2001358342A JP 2001358342 A JP2001358342 A JP 2001358342A JP 2000179180 A JP2000179180 A JP 2000179180A JP 2000179180 A JP2000179180 A JP 2000179180A JP 2001358342 A JP2001358342 A JP 2001358342A
- Authority
- JP
- Japan
- Prior art keywords
- drain electrode
- film
- substrate
- active matrix
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 画素電極とドレイン電極との導通不良が発生
することによる表示部の輝点化するなどの表示品位を損
なうことを防ぐ。 【解決手段】 絶縁性基板（１）と、絶縁性基板（１）
の表面に設けられ、互いに異なる信号が入力される２本
の信号線（２，６）と、各信号線（２，６）にそれぞれ
接続されたソース電極（６）およびドレイン電極（７）
に接続されるスイッチング素子（１５）と、２本の信号
線（２，６）、ソース電極（６）、ドレイン電極
（７）、スイッチング素子（１５）を被覆する有機絶縁
膜（９）と、有機絶縁膜（９）上に設けられ、有機絶縁
膜（９）に設けられたコンタクトホール（１１）を介し
ドレイン電極（７）と接続される画素電極（１０）とを
備え、ドレイン電極（７）はＭｏ膜を含み、Ｍｏ膜の内
部応力が基板（１）に対して＋１．５６×１０9ｄｙｎ
ｅｓ／ｃｍ2未満になっていることを特徴とする。
することによる表示部の輝点化するなどの表示品位を損
なうことを防ぐ。 【解決手段】 絶縁性基板（１）と、絶縁性基板（１）
の表面に設けられ、互いに異なる信号が入力される２本
の信号線（２，６）と、各信号線（２，６）にそれぞれ
接続されたソース電極（６）およびドレイン電極（７）
に接続されるスイッチング素子（１５）と、２本の信号
線（２，６）、ソース電極（６）、ドレイン電極
（７）、スイッチング素子（１５）を被覆する有機絶縁
膜（９）と、有機絶縁膜（９）上に設けられ、有機絶縁
膜（９）に設けられたコンタクトホール（１１）を介し
ドレイン電極（７）と接続される画素電極（１０）とを
備え、ドレイン電極（７）はＭｏ膜を含み、Ｍｏ膜の内
部応力が基板（１）に対して＋１．５６×１０9ｄｙｎ
ｅｓ／ｃｍ2未満になっていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、液晶表示
装置に使用されるアクティブマトリクス基板に関する。
装置に使用されるアクティブマトリクス基板に関する。
【０００２】
【従来の技術】液晶表示装置において、各画素ごとにゲ
ート線とソース線とのマトリクス交差部に配置されたス
イッチング素子を接続し、液晶表示装置のコントラスト
やレスポンスの向上を図ったアクティブマトリクス基板
が知られている。アクティブマトリクス基板は、単純マ
トリクス基板と比べて画素の１つ１つを個別に制御で
き、高画質・高精細化に対して有利である。
ート線とソース線とのマトリクス交差部に配置されたス
イッチング素子を接続し、液晶表示装置のコントラスト
やレスポンスの向上を図ったアクティブマトリクス基板
が知られている。アクティブマトリクス基板は、単純マ
トリクス基板と比べて画素の１つ１つを個別に制御で
き、高画質・高精細化に対して有利である。
【０００３】今日までに、ＣＲＴに替わるフラットパネ
ルディスプレイの一つとして液晶表示装置は盛んに研究
が行われており、とくに消費電力が小さいことおよび薄
型であるという特徴を活かして、電池駆動の超小型テレ
ビやノートブック型のパーソナルコンピュータの表示装
置としてすでに実用化されているが、液晶表示装置の駆
動方法として、高表示品質の面から薄膜トランジスタ
（以下ＴＦＴと記す）をスイッチング素子に用いたアク
ティブマトリクス型ＴＦＴアレイが主として用いられて
いる。
ルディスプレイの一つとして液晶表示装置は盛んに研究
が行われており、とくに消費電力が小さいことおよび薄
型であるという特徴を活かして、電池駆動の超小型テレ
ビやノートブック型のパーソナルコンピュータの表示装
置としてすでに実用化されているが、液晶表示装置の駆
動方法として、高表示品質の面から薄膜トランジスタ
（以下ＴＦＴと記す）をスイッチング素子に用いたアク
ティブマトリクス型ＴＦＴアレイが主として用いられて
いる。
【０００４】液晶表示装置の低消費電力化には、液晶パ
ネルの画素部の有効表示面積を大きくすること、すなわ
ち画素の高開口率化が有効である。走査電極、信号電
極、半導体層からなるＴＦＴの形成後に、これらを覆う
ように有機絶縁膜からなる層間絶縁膜を設け、さらに最
上層に画素電極を形成することにより、このような高開
口率の液晶パネルを得ることが可能となる。このような
構造は、たとえば特許第２５２１７５２号公報、特許第
２５９８４２０号公報および特開平４−１６３５２８号
公報などに開示されている。
ネルの画素部の有効表示面積を大きくすること、すなわ
ち画素の高開口率化が有効である。走査電極、信号電
極、半導体層からなるＴＦＴの形成後に、これらを覆う
ように有機絶縁膜からなる層間絶縁膜を設け、さらに最
上層に画素電極を形成することにより、このような高開
口率の液晶パネルを得ることが可能となる。このような
構造は、たとえば特許第２５２１７５２号公報、特許第
２５９８４２０号公報および特開平４−１６３５２８号
公報などに開示されている。
【０００５】前述した構造で高開口率がえられるのは主
に以下の２点による。第１に、特許第２５２１７５２号
公報に開示されているように、有機絶縁膜により表面が
平坦化された層間絶縁膜上に画素電極が形成されるの
で、従来構造の画素電極の段差部分で生じていた液晶分
子の配向乱れによる表示不良（ドメイン現象）を無くす
ことができ、その分だけ表示有効面積を増やすことがで
きる。第２に、特許第２５９８４２０号公報、特開平４
−１６３５２８号公報で説明されているように、０．３
μｍから２μｍと比較的膜厚の厚い層間絶縁膜上に画素
電極を形成することによって、層間絶縁膜下層にあるＴ
ＦＴに接続された配線（例えば、ゲート配線・ソース配
線）と上層の画素電極間の電気的短絡を生じることがな
いため、これらの配線の上方にオーバーラップさせるよ
うに広い面積で画素電極を形成することが可能となる。
に以下の２点による。第１に、特許第２５２１７５２号
公報に開示されているように、有機絶縁膜により表面が
平坦化された層間絶縁膜上に画素電極が形成されるの
で、従来構造の画素電極の段差部分で生じていた液晶分
子の配向乱れによる表示不良（ドメイン現象）を無くす
ことができ、その分だけ表示有効面積を増やすことがで
きる。第２に、特許第２５９８４２０号公報、特開平４
−１６３５２８号公報で説明されているように、０．３
μｍから２μｍと比較的膜厚の厚い層間絶縁膜上に画素
電極を形成することによって、層間絶縁膜下層にあるＴ
ＦＴに接続された配線（例えば、ゲート配線・ソース配
線）と上層の画素電極間の電気的短絡を生じることがな
いため、これらの配線の上方にオーバーラップさせるよ
うに広い面積で画素電極を形成することが可能となる。
【０００６】これらの高開口率ＴＦＴアレイ構造を実現
するためのプロセス、たとえば有機絶縁膜からなる層間
絶縁膜の形成方法などが、特開平９−９６８３７号公
報、特開平９−１２７５５３号公報および特開平９−１
５２６２５号公報などに詳しく開示されている。
するためのプロセス、たとえば有機絶縁膜からなる層間
絶縁膜の形成方法などが、特開平９−９６８３７号公
報、特開平９−１２７５５３号公報および特開平９−１
５２６２５号公報などに詳しく開示されている。
【０００７】前記高開口率ＴＦＴアレイの製造工程を簡
単に述べると、まずガラスやプラスチックのような透明
絶縁性基板上にゲート電極、ゲート絶縁膜、半導体層か
らなるＴＦＴとＴＦＴにそれぞれ接続されたソース電
極、ドレイン電極を順次形成する。つぎに有機絶縁膜か
らなる層間絶縁膜を形成し、コンタクトホールを形成す
る。最後に画素電極を形成してＴＦＴアレイが完成す
る。画素電極は層間絶縁膜に形成されたコンタクトホー
ルを介して下層のドレイン電極と電気的に接続されてい
る。
単に述べると、まずガラスやプラスチックのような透明
絶縁性基板上にゲート電極、ゲート絶縁膜、半導体層か
らなるＴＦＴとＴＦＴにそれぞれ接続されたソース電
極、ドレイン電極を順次形成する。つぎに有機絶縁膜か
らなる層間絶縁膜を形成し、コンタクトホールを形成す
る。最後に画素電極を形成してＴＦＴアレイが完成す
る。画素電極は層間絶縁膜に形成されたコンタクトホー
ルを介して下層のドレイン電極と電気的に接続されてい
る。
【０００８】また、特開平１１−１０３０６９号公報、
特開平１０−３９３３４号公報などは画素電極と有機絶
縁膜の密着性を良好にするための具体的な方法について
開示している。
特開平１０−３９３３４号公報などは画素電極と有機絶
縁膜の密着性を良好にするための具体的な方法について
開示している。
【０００９】
【発明が解決しようとする課題】上述した従来の液晶表
示装置において、データ信号線およびドレイン電極は例
えばＭｏを用いて形成される。Ｍｏは低抵抗配線材料で
あるため、設計マージンが広がる等の利点を有する。Ｍ
ｏを用いてデータ信号線およびドレイン電極を形成した
場合、Ｍｏの内部応力は基板に対して引張り応力として
作用し、これに対し、Ｍｏを除く他の全ての膜内部応力
は、基板に対して圧縮応力として作用する。したがっ
て、画素電極とＭｏによって構成されるドレイン電極と
が電気的に接続されるコンタクトホール部においてドレ
イン電極上の層間絶縁膜と画素電極との密着性が悪く、
その結果、画素電極とドレイン電極とが電気的に接続さ
れるコンタクトホール部の画素電極にクラックや剥がれ
が発生して、画素電極とドレイン電極との導通不良が発
生し輝点化するなどの表示品位を損なうおそれがある。
示装置において、データ信号線およびドレイン電極は例
えばＭｏを用いて形成される。Ｍｏは低抵抗配線材料で
あるため、設計マージンが広がる等の利点を有する。Ｍ
ｏを用いてデータ信号線およびドレイン電極を形成した
場合、Ｍｏの内部応力は基板に対して引張り応力として
作用し、これに対し、Ｍｏを除く他の全ての膜内部応力
は、基板に対して圧縮応力として作用する。したがっ
て、画素電極とＭｏによって構成されるドレイン電極と
が電気的に接続されるコンタクトホール部においてドレ
イン電極上の層間絶縁膜と画素電極との密着性が悪く、
その結果、画素電極とドレイン電極とが電気的に接続さ
れるコンタクトホール部の画素電極にクラックや剥がれ
が発生して、画素電極とドレイン電極との導通不良が発
生し輝点化するなどの表示品位を損なうおそれがある。
【００１０】本発明は、このような問題を解決するもの
であり、その目的は、画素電極とドレイン電極との導通
不良が発生し輝点化するなどの表示品位を損なうことを
防ぐことである。
であり、その目的は、画素電極とドレイン電極との導通
不良が発生し輝点化するなどの表示品位を損なうことを
防ぐことである。
【００１１】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、絶縁性基板と、該絶縁性基板の表面に設
けられ、互いに異なる信号が入力される２本の信号線
と、各信号線にそれぞれ接続されたソース電極およびド
レイン電極に接続されるスイッチング素子と、該２本の
信号線、ソース電極、ドレイン電極、スイッチング素子
を被覆する有機絶縁膜と、該有機絶縁膜上に設けられ、
該有機絶縁膜に設けられたコンタクトホールを介し該ド
レイン電極と接続される画素電極とを備え、該ドレイン
電極はＭｏ膜を含み、Ｍｏ膜の内部応力が基板に対して
＋１．５６×１０9ｄｙｎｅｓ／ｃｍ2未満になっている
ことを特徴とする。
リクス基板は、絶縁性基板と、該絶縁性基板の表面に設
けられ、互いに異なる信号が入力される２本の信号線
と、各信号線にそれぞれ接続されたソース電極およびド
レイン電極に接続されるスイッチング素子と、該２本の
信号線、ソース電極、ドレイン電極、スイッチング素子
を被覆する有機絶縁膜と、該有機絶縁膜上に設けられ、
該有機絶縁膜に設けられたコンタクトホールを介し該ド
レイン電極と接続される画素電極とを備え、該ドレイン
電極はＭｏ膜を含み、Ｍｏ膜の内部応力が基板に対して
＋１．５６×１０9ｄｙｎｅｓ／ｃｍ2未満になっている
ことを特徴とする。
【００１２】前記ドレイン電極はＭｏ単層膜からなって
もよい。
もよい。
【００１３】前記ドレイン電極を形成するＭｏ膜の内部
応力が０〜−１．１０×１０9ｄｙｎｅｓ／ｃｍ2であっ
てもよい。
応力が０〜−１．１０×１０9ｄｙｎｅｓ／ｃｍ2であっ
てもよい。
【００１４】前記有機絶縁膜は感光性透明アクリル系の
樹脂からなってもよい。
樹脂からなってもよい。
【００１５】前記Ｍｏ膜は、Ａｒガスを用いたスパッタ
リング法により形成されてもよい。
リング法により形成されてもよい。
【００１６】本発明のアクティブマトリクス基板は、絶
縁性基板と、該絶縁性基板の表面に設けられ、互いに異
なる信号が入力される２本の信号線と、各信号線にそれ
ぞれ接続されたソース電極およびドレイン電極に接続さ
れるスイッチング素子と、該２本の信号線、ソース電
極、ドレイン電極、スイッチング素子を被覆する有機絶
縁膜と、該有機絶縁膜上に設けられ、該有機絶縁膜に設
けられたコンタクトホールを介し該ドレイン電極と接続
される画素電極とを備え、該ドレイン電極はＭｏ膜を含
み、Ｍｏ膜の内部応力が基板に対して圧縮応力になって
いることを特徴とする。
縁性基板と、該絶縁性基板の表面に設けられ、互いに異
なる信号が入力される２本の信号線と、各信号線にそれ
ぞれ接続されたソース電極およびドレイン電極に接続さ
れるスイッチング素子と、該２本の信号線、ソース電
極、ドレイン電極、スイッチング素子を被覆する有機絶
縁膜と、該有機絶縁膜上に設けられ、該有機絶縁膜に設
けられたコンタクトホールを介し該ドレイン電極と接続
される画素電極とを備え、該ドレイン電極はＭｏ膜を含
み、Ｍｏ膜の内部応力が基板に対して圧縮応力になって
いることを特徴とする。
【００１７】
【発明の実施の形態】以下に、本発明のアクティブマト
リクス基板を説明する。なお、以下においては、アクテ
ィブマトリクス基板を用いた液晶表示装置について詳細
を説明するが、本発明は、液晶表示装置のために使用さ
れるアクティブマトリクス基板に限定されるものではな
く、Ｍｏ膜の内部応力が基板に対して圧縮応力として作
用する、または、Ｍｏ膜の内部応力が基板に小さな引張
り応力として作用することで、基板に対して圧縮応力が
作用する他の膜にストレスを与えないアクティブマトリ
クス基板をすべて包含する。
リクス基板を説明する。なお、以下においては、アクテ
ィブマトリクス基板を用いた液晶表示装置について詳細
を説明するが、本発明は、液晶表示装置のために使用さ
れるアクティブマトリクス基板に限定されるものではな
く、Ｍｏ膜の内部応力が基板に対して圧縮応力として作
用する、または、Ｍｏ膜の内部応力が基板に小さな引張
り応力として作用することで、基板に対して圧縮応力が
作用する他の膜にストレスを与えないアクティブマトリ
クス基板をすべて包含する。
【００１８】図１は本発明の実施形態における液晶表示
装置のアクティブマトリクス基板１００の平面図、図２
は図１のＡ−Ａ’線に沿った液晶表示装置のアクティブ
マトリクス基板１００の断面図を示す。図１を参照する
と、Ｍｏによって構成される相互に平行な複数のソース
配線６とＴａによって構成される相互に平行な複数のゲ
ート配線２とが互いに交差（ここでは直交）するように
形成され、隣接する２本のゲート配線２の間にはコモン
配線１２がゲート配線２と平行に形成されている。ゲー
ト配線２とソース配線６の交差部近傍にはアモルファス
Ｓｉを使用した薄膜トランジスタ１５が形成されてお
り、ソース配線６は薄膜トランジスタ１５を介してＭｏ
によって構成されるドレイン電極７に接続されている。
ドレイン電極７は薄膜トランジスタ１５からゲート配線
２に沿って延出し、直角に屈曲されてコモン配線１２上
に積層されている。
装置のアクティブマトリクス基板１００の平面図、図２
は図１のＡ−Ａ’線に沿った液晶表示装置のアクティブ
マトリクス基板１００の断面図を示す。図１を参照する
と、Ｍｏによって構成される相互に平行な複数のソース
配線６とＴａによって構成される相互に平行な複数のゲ
ート配線２とが互いに交差（ここでは直交）するように
形成され、隣接する２本のゲート配線２の間にはコモン
配線１２がゲート配線２と平行に形成されている。ゲー
ト配線２とソース配線６の交差部近傍にはアモルファス
Ｓｉを使用した薄膜トランジスタ１５が形成されてお
り、ソース配線６は薄膜トランジスタ１５を介してＭｏ
によって構成されるドレイン電極７に接続されている。
ドレイン電極７は薄膜トランジスタ１５からゲート配線
２に沿って延出し、直角に屈曲されてコモン配線１２上
に積層されている。
【００１９】図２を参照すると、絶縁性基板１上にゲー
ト配線２、およびコモン配線１２が設けられており、ゲ
ート配線２およびコモン配線１２は、ＳｉＮｘによって
構成される無機絶縁膜３に覆われている。薄膜トランジ
スタ１５近傍では、α−Ｓｉによって構成される半導体
層４が無機絶縁膜３上に積層されており、半導体層４の
上方には、ｎ型α−Ｓｉによって構成されるｎ型半導体
層５が半導体層４の中央部を除いた各側部上にそれぞれ
積層され、各ｎ型半導体層５上にＭｏによって構成され
るソース配線６およびドレイン電極７の一部がそれぞれ
積層されている。ドレイン電極７は、コモン配線１２と
は無機絶縁膜３を介して積層されている。ソース配線６
およびドレイン電極７上には、ＳｉＮｘによって構成さ
れる無機絶縁膜８が形成されており、さらに、全体を覆
うように有機絶縁膜９が上面を平坦化された形状で形成
されている。有機絶縁膜９の上には、ＩＴＯによって構
成される画素電極１０が形成されている。画素電極１０
はインジウムスズ酸化物（ＩＴＯ）によって構成されて
おり、図１に示すように、ゲート配線２とソース配線６
とに囲まれた領域に沿った長方形状に形成されている。
画素電極１０はコモン配線１２上の有機絶縁膜９に形成
されたコンタクトホール部１１によって、ドレイン電極
７と直接接続されている。
ト配線２、およびコモン配線１２が設けられており、ゲ
ート配線２およびコモン配線１２は、ＳｉＮｘによって
構成される無機絶縁膜３に覆われている。薄膜トランジ
スタ１５近傍では、α−Ｓｉによって構成される半導体
層４が無機絶縁膜３上に積層されており、半導体層４の
上方には、ｎ型α−Ｓｉによって構成されるｎ型半導体
層５が半導体層４の中央部を除いた各側部上にそれぞれ
積層され、各ｎ型半導体層５上にＭｏによって構成され
るソース配線６およびドレイン電極７の一部がそれぞれ
積層されている。ドレイン電極７は、コモン配線１２と
は無機絶縁膜３を介して積層されている。ソース配線６
およびドレイン電極７上には、ＳｉＮｘによって構成さ
れる無機絶縁膜８が形成されており、さらに、全体を覆
うように有機絶縁膜９が上面を平坦化された形状で形成
されている。有機絶縁膜９の上には、ＩＴＯによって構
成される画素電極１０が形成されている。画素電極１０
はインジウムスズ酸化物（ＩＴＯ）によって構成されて
おり、図１に示すように、ゲート配線２とソース配線６
とに囲まれた領域に沿った長方形状に形成されている。
画素電極１０はコモン配線１２上の有機絶縁膜９に形成
されたコンタクトホール部１１によって、ドレイン電極
７と直接接続されている。
【００２０】ドレイン電極７を構成するＭｏはスッパタ
リング法によって、例えば厚さ１５００オングストロー
ムで形成されており、スパッタリングを行う際に、Ａｒ
ガス圧を最適化する事により、Ｍｏの薄膜内部応力が基
板１に対して低引張り応力〜圧縮応力になるように、す
なわち＋１．５６×１０9ｄｙｎｅｓ／ｃｍ2未満の低引
張り応力〜圧縮応力になるように形成されている。この
ように、ドレイン電極７の構成するＭｏを、基板に対し
て１．５６×１０9ｄｙｎｅｓ／ｃｍ2未満の低引張り応
力〜圧縮応力とすることにより、Ｍｏ薄膜の周囲の膜の
内部応力と基板に対するＭｏ薄膜の内部応力との差が小
さくなり、コンタクトホール１１における画素電極１０
との接続部におけるクラック・剥がれを防ぐことでき
る。
リング法によって、例えば厚さ１５００オングストロー
ムで形成されており、スパッタリングを行う際に、Ａｒ
ガス圧を最適化する事により、Ｍｏの薄膜内部応力が基
板１に対して低引張り応力〜圧縮応力になるように、す
なわち＋１．５６×１０9ｄｙｎｅｓ／ｃｍ2未満の低引
張り応力〜圧縮応力になるように形成されている。この
ように、ドレイン電極７の構成するＭｏを、基板に対し
て１．５６×１０9ｄｙｎｅｓ／ｃｍ2未満の低引張り応
力〜圧縮応力とすることにより、Ｍｏ薄膜の周囲の膜の
内部応力と基板に対するＭｏ薄膜の内部応力との差が小
さくなり、コンタクトホール１１における画素電極１０
との接続部におけるクラック・剥がれを防ぐことでき
る。
【００２１】図３および図４は、絶縁性基板１４上のＭ
ｏ膜１３の内部応力が基板に対して圧縮応力および引張
り応力で作用する場合の絶縁性基板１４およびＭｏ膜１
３の形状をそれぞれ模式的に示す。図３は、本発明によ
るＭｏ膜が基板に対して圧縮応力を生じる場合の模式図
であり、図４は、Ｍｏ膜１３の薄膜内部応力が基板に対
して引張り応力を生じる場合の模式図を示す。本発明の
アクティブマトリクス基板では、ドレイン電極７を構成
するＭｏ膜が図３に示すように基板１４に対して圧縮応
力として作用するように、あるいは図４に示すような低
引張り応力が＋１．５６×１０9ｄｙｎｅｓ／ｃｍ2未満
になるように形成されている。
ｏ膜１３の内部応力が基板に対して圧縮応力および引張
り応力で作用する場合の絶縁性基板１４およびＭｏ膜１
３の形状をそれぞれ模式的に示す。図３は、本発明によ
るＭｏ膜が基板に対して圧縮応力を生じる場合の模式図
であり、図４は、Ｍｏ膜１３の薄膜内部応力が基板に対
して引張り応力を生じる場合の模式図を示す。本発明の
アクティブマトリクス基板では、ドレイン電極７を構成
するＭｏ膜が図３に示すように基板１４に対して圧縮応
力として作用するように、あるいは図４に示すような低
引張り応力が＋１．５６×１０9ｄｙｎｅｓ／ｃｍ2未満
になるように形成されている。
【００２２】図５は、液晶表示装置における基板に対す
るＭｏ薄膜内部応力の大きさと、基板上にＭｏ膜を有す
る上記構成を使用した液晶表示装置のクラック・剥がれ
レベル、高温動作、熱衝撃試験の結果を示す。
るＭｏ薄膜内部応力の大きさと、基板上にＭｏ膜を有す
る上記構成を使用した液晶表示装置のクラック・剥がれ
レベル、高温動作、熱衝撃試験の結果を示す。
【００２３】図５に記載される試験は以下のように行っ
た。まずシリコンウエハー（直径１２５ｍｍ、厚さ６２
５μｍ＜１００＞）にＡｒガス流量１５ｓｃｃｍ〜９０
ｓｃｃｍ、真空圧０．０５Ｐａ〜０．３ＰａでＭｏをス
ッパタリング法により１５００オングストロームの厚み
に形成し、その際のＡｒのガス圧分布とシリコンウエハ
ーの反り量との関係を測定した。基板に対するＭｏ膜内
部応力は、反り量に基づき求めることができる。一般
に、スパッタリング時のＡｒを少なくするほどＭｏ膜は
引張り応力から圧縮応力へと変化する。図５において、
Ｍｏ膜の内部応力はＭｏ膜圧縮応力をマイナス、引張り
応力をプラスとして示す。本実施形態において、内部応
力が−１．１０×１０9ｄｙｎｅｓ／ｃｍ2より小さい場
合は、スパッタリング時のＡｒが少なすぎて放電せず、
スパッタリングを行うことができないため、Ｍｏ膜を形
成することができなかった。
た。まずシリコンウエハー（直径１２５ｍｍ、厚さ６２
５μｍ＜１００＞）にＡｒガス流量１５ｓｃｃｍ〜９０
ｓｃｃｍ、真空圧０．０５Ｐａ〜０．３ＰａでＭｏをス
ッパタリング法により１５００オングストロームの厚み
に形成し、その際のＡｒのガス圧分布とシリコンウエハ
ーの反り量との関係を測定した。基板に対するＭｏ膜内
部応力は、反り量に基づき求めることができる。一般
に、スパッタリング時のＡｒを少なくするほどＭｏ膜は
引張り応力から圧縮応力へと変化する。図５において、
Ｍｏ膜の内部応力はＭｏ膜圧縮応力をマイナス、引張り
応力をプラスとして示す。本実施形態において、内部応
力が−１．１０×１０9ｄｙｎｅｓ／ｃｍ2より小さい場
合は、スパッタリング時のＡｒが少なすぎて放電せず、
スパッタリングを行うことができないため、Ｍｏ膜を形
成することができなかった。
【００２４】図５において、クラック・剥がれレベルは
光学顕微鏡またはＳＥＭ（電子顕微鏡）を用いて観察し
た。内部応力が−１．１０×１０9〜１．５６×１０9ｄ
ｙｎｅｓ／ｃｍ2の場合はクラック・剥がれは共に測定
されず（○）、内部応力が１．５６×１０9〜１．００
×１０10ｄｙｎｅｓ／ｃｍ2の場合、クラックが測定さ
れるものの、剥がれは小さく、かつ、量は少なかった
（△）。内部応力が１．００×１０10ｄｙｎｅｓ／ｃｍ
2以上の場合、クラックが測定され、剥がれは大きく、
かつ、量も多かった（×）。
光学顕微鏡またはＳＥＭ（電子顕微鏡）を用いて観察し
た。内部応力が−１．１０×１０9〜１．５６×１０9ｄ
ｙｎｅｓ／ｃｍ2の場合はクラック・剥がれは共に測定
されず（○）、内部応力が１．５６×１０9〜１．００
×１０10ｄｙｎｅｓ／ｃｍ2の場合、クラックが測定さ
れるものの、剥がれは小さく、かつ、量は少なかった
（△）。内部応力が１．００×１０10ｄｙｎｅｓ／ｃｍ
2以上の場合、クラックが測定され、剥がれは大きく、
かつ、量も多かった（×）。
【００２５】高温動作試験は、液晶表示装置を、６０℃
の温度５００時間に保持した後、輝点の増加率を測定し
た。内部応力が−１．１０×１０9〜１．５６×１０9ｄ
ｙｎｅｓ／ｃｍ2の場合、輝点増加率は０％であり、内
部応力が１．５６×１０9〜１．００×１０10ｄｙｎｅ
ｓ／ｃｍ2の場合、輝点増加率は１０％未満であり、内
部応力が１．００×１０10ｄｙｎｅｓ／ｃｍ2以上の場
合、輝点増加率は１０％〜８０％であった。
の温度５００時間に保持した後、輝点の増加率を測定し
た。内部応力が−１．１０×１０9〜１．５６×１０9ｄ
ｙｎｅｓ／ｃｍ2の場合、輝点増加率は０％であり、内
部応力が１．５６×１０9〜１．００×１０10ｄｙｎｅ
ｓ／ｃｍ2の場合、輝点増加率は１０％未満であり、内
部応力が１．００×１０10ｄｙｎｅｓ／ｃｍ2以上の場
合、輝点増加率は１０％〜８０％であった。
【００２６】熱衝撃試験は、液晶表示装置を−３５℃と
７０℃との温度にて交互に１時間ずつ保持し、これを２
００サイクル行った後、輝点の増加率を測定した。内部
応力が−１．１０×１０9〜１．５６×１０9ｄｙｎｅｓ
／ｃｍ2の場合、輝点増加率は０％であり、内部応力が
１．５６×１０9〜１．００×１０10ｄｙｎｅｓ／ｃｍ2
の場合、輝点増加率は１０％未満であり、内部応力が
１．００×１０10ｄｙｎｅｓ／ｃｍ2より大きい場合、
輝点増加率は３０％〜８０％であった。
７０℃との温度にて交互に１時間ずつ保持し、これを２
００サイクル行った後、輝点の増加率を測定した。内部
応力が−１．１０×１０9〜１．５６×１０9ｄｙｎｅｓ
／ｃｍ2の場合、輝点増加率は０％であり、内部応力が
１．５６×１０9〜１．００×１０10ｄｙｎｅｓ／ｃｍ2
の場合、輝点増加率は１０％未満であり、内部応力が
１．００×１０10ｄｙｎｅｓ／ｃｍ2より大きい場合、
輝点増加率は３０％〜８０％であった。
【００２７】図５に示される結果から分かるように、Ｍ
ｏ薄膜内部応力を＋１．５６×１０ 9ｄｙｎｅｓ／ｃｍ2
未満の低引張り応力に形成することにより、コンタクト
ホール部１１においてドレイン電極７と接続された画素
電極１０に、クラックや剥がれが全く発生しない。一
方、Ｍｏの薄膜内部応力が＋１．５６×１０9ｄｙｎｅ
ｓ／ｃｍ2以上の大きな引張り応力である場合、Ｍｏ膜
に引張り方向のストレスが発生することにより、コンタ
クトホール部の画素電極部にクラックや剥がれが発生
し、高温動作及び熱衝撃試験を行うと輝点増加率が高く
なる。
ｏ薄膜内部応力を＋１．５６×１０ 9ｄｙｎｅｓ／ｃｍ2
未満の低引張り応力に形成することにより、コンタクト
ホール部１１においてドレイン電極７と接続された画素
電極１０に、クラックや剥がれが全く発生しない。一
方、Ｍｏの薄膜内部応力が＋１．５６×１０9ｄｙｎｅ
ｓ／ｃｍ2以上の大きな引張り応力である場合、Ｍｏ膜
に引張り方向のストレスが発生することにより、コンタ
クトホール部の画素電極部にクラックや剥がれが発生
し、高温動作及び熱衝撃試験を行うと輝点増加率が高く
なる。
【００２８】したがって、スパッタリングにおいてＡｒ
ガス圧を可能な限り少なくなるように最適化し、Ｍｏ薄
膜内部応力を＋１．５６×１０9ｄｙｎｅｓ／ｃｍ2未満
の低引張り応力から圧縮応力に形成することにより、画
素電極のクラック・剥がれが発生せず、このようなアク
ティブマトリクス基板を使用した液晶表示装置におい
て、輝点の増加が全く発生しない。
ガス圧を可能な限り少なくなるように最適化し、Ｍｏ薄
膜内部応力を＋１．５６×１０9ｄｙｎｅｓ／ｃｍ2未満
の低引張り応力から圧縮応力に形成することにより、画
素電極のクラック・剥がれが発生せず、このようなアク
ティブマトリクス基板を使用した液晶表示装置におい
て、輝点の増加が全く発生しない。
【００２９】なお、上記説明では、スイッチング素子と
して３端子型のＴＦＴを用いて説明したが、本発明のス
イッチング素子は２端子型のＭＩＭを包含することは言
うまでもない。
して３端子型のＴＦＴを用いて説明したが、本発明のス
イッチング素子は２端子型のＭＩＭを包含することは言
うまでもない。
【００３０】
【発明の効果】本発明の液晶表示装置において、Ａｒガ
ス圧の最適化を図り、Ｍｏの薄膜内部応力を基板に対し
て＋１．５６×１０9ｄｙｎｅｓ／ｃｍ2未満の低引張り
応力または圧縮応力に形成することにより、画素電極と
ドレイン電極と電気的に接続されるコンタクトホール部
の画素電極部にクラックや剥がれが発生しない、高い良
品率・品質及び信頼性の液晶表示装置を実現することが
できる。
ス圧の最適化を図り、Ｍｏの薄膜内部応力を基板に対し
て＋１．５６×１０9ｄｙｎｅｓ／ｃｍ2未満の低引張り
応力または圧縮応力に形成することにより、画素電極と
ドレイン電極と電気的に接続されるコンタクトホール部
の画素電極部にクラックや剥がれが発生しない、高い良
品率・品質及び信頼性の液晶表示装置を実現することが
できる。
【図１】本発明の実施の形態における液晶表示装置の平
面図
面図
【図２】図１のＡ−Ａ’線部分の断面図
【図３】基板に対して圧縮応力を示す模式図
【図４】基板に対して低引張り応力を示す模式図
【図５】薄膜内部応力測定データ及び、高温動作・熱衝
撃試験データ
撃試験データ
１．絶縁性基板 ２．ゲート配線（Ｔａ） ３．無機絶縁膜（ＳｉＮｘ） ４．半導体層（α−ｓｉ） ５．ｎ型半導体層（ｎ型α−Ｓｉ） ６．ソース配線（Ｍｏ） ７．ドレイン電極（Ｍｏ） ８．無機絶縁膜（ＳｉＮｘ） ９．有機絶縁膜 １０．画素電極（ＩＴＯ） １１．コンタクトホール部 １２．コモン配線 １３．Ｍｏ膜 １４．絶縁性基板 １５．薄膜トランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/285 ３０１ Ｇ０２Ｆ 1/136 ５００ ５Ｆ１１０ 21/3205 Ｈ０１Ｌ 21/88 Ｍ 21/336 29/78 ６１２Ｃ ６１６Ｋ ６１９Ａ (72)発明者 片岡 義晴 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 2H090 JA06 JA08 JB02 JB03 LA04 2H092 GA29 HA06 JA03 JA24 JA41 JA46 JB22 JB31 KA05 MA05 NA01 NA25 PA01 4M104 AA01 AA09 BB16 BB17 BB36 CC01 CC05 DD37 GG08 GG19 5C094 AA32 AA42 AA43 BA03 BA43 CA19 DA13 DA15 DB04 EA04 EA05 EB02 FA01 FA02 FB01 FB02 FB12 FB14 FB15 GB10 JA20 5F033 HH20 HH21 HH38 JJ20 JJ38 KK05 KK20 PP15 QQ09 QQ10 QQ37 RR06 RR21 TT04 VV15 XX17 5F110 AA26 BB01 CC07 EE04 FF03 GG02 GG15 HK09 HK16 HL04 HL09 HL23 HM18 NN27 NN72 QQ19
Claims (6)
- 【請求項１】 絶縁性基板と、 該絶縁性基板の表面に設けられ、互いに異なる信号が入
力される２本の信号線と、 各信号線にそれぞれ接続されたソース電極およびドレイ
ン電極に接続されるスイッチング素子と、 該２本の信号線、ソース電極、ドレイン電極、スイッチ
ング素子を被覆する有機絶縁膜と、 該有機絶縁膜上に設けられ、該有機絶縁膜に設けられた
コンタクトホールを介し該ドレイン電極と接続される画
素電極とを備え、 該ドレイン電極はＭｏ膜を含み、Ｍｏ膜の内部応力が基
板に対して＋１．５６×１０9ｄｙｎｅｓ／ｃｍ2未満に
なっていることを特徴とするアクティブマトリクス基
板。 - 【請求項２】 前記ドレイン電極はＭｏ単層膜からなる
ことを特徴とする請求項１に記載のアクティブマトリク
ス基板。 - 【請求項３】 前記ドレイン電極を形成するＭｏ膜の内
部応力が０〜−１．１０×１０9ｄｙｎｅｓ／ｃｍ2であ
ることを特徴とする請求項１または２に記載のアクティ
ブマトリクス基板。 - 【請求項４】 前記有機絶縁膜は感光性透明アクリル系
の樹脂からなることを特徴とする請求項１、または２に
記載のアクティブマトリクス基板。 - 【請求項５】 前記Ｍｏ膜は、Ａｒガスを用いたスパッ
タリング法により形成されている請求項１に記載のアク
ティブマトリクス基板。 - 【請求項６】 絶縁性基板と、 該絶縁性基板の表面に設けられ、互いに異なる信号が入
力される２本の信号線と、 各信号線にそれぞれ接続されたソース電極およびドレイ
ン電極に接続されるスイッチング素子と、 該２本の信号線、ソース電極、ドレイン電極、スイッチ
ング素子を被覆する有機絶縁膜と、 該有機絶縁膜上に設けられ、該有機絶縁膜に設けられた
コンタクトホールを介し該ドレイン電極と接続される画
素電極とを備え、 該ドレイン電極はＭｏ膜を含み、Ｍｏ膜の内部応力が基
板に対して圧縮応力になっていることを特徴とするアク
ティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000179180A JP2001358342A (ja) | 2000-06-14 | 2000-06-14 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000179180A JP2001358342A (ja) | 2000-06-14 | 2000-06-14 | アクティブマトリクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001358342A true JP2001358342A (ja) | 2001-12-26 |
Family
ID=18680494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000179180A Withdrawn JP2001358342A (ja) | 2000-06-14 | 2000-06-14 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001358342A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018029196A (ja) * | 2010-07-02 | 2018-02-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2000
- 2000-06-14 JP JP2000179180A patent/JP2001358342A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018029196A (ja) * | 2010-07-02 | 2018-02-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8558983B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| US6969872B2 (en) | Thin film transistor array panel for liquid crystal display | |
| US6207970B1 (en) | Thin-film transistor display devices having composite electrodes | |
| JP3980918B2 (ja) | アクティブマトリクス基板及びその製造方法、表示装置 | |
| JP2001257359A (ja) | 半導体装置およびその作製方法 | |
| JP2001264804A (ja) | 液晶表示装置およびその作製方法 | |
| JPS6252970A (ja) | パネルデイスプレイスクリ−ン用の制御トランジスタの製造方法と該方法に基づいて製造された制御素子 | |
| US8027009B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| KR20050001780A (ko) | 액정표시장치 제조 방법 및 배선 구조 | |
| JPH0764109A (ja) | 液晶表示装置 | |
| KR101205767B1 (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법 | |
| JP2002139743A (ja) | 液晶表示装置 | |
| JP2001358342A (ja) | アクティブマトリクス基板 | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| TWI300864B (en) | Thin film transistor array and repairing method of the same | |
| JP2006259757A (ja) | 液晶表示装置、アクティブマトリクス型液晶ディスプレイ、及びパーソナルコンピュータ | |
| JPH0797191B2 (ja) | アクティブマトリクスセルおよびその製作方法 | |
| KR100778847B1 (ko) | 박막 어레이 기판 및 그 제조방법 | |
| JPH04268536A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3724710B2 (ja) | 電極基板の作製方法 | |
| JPH04293021A (ja) | アクティブマトリックス型液晶表示素子の製造方法 | |
| JPH06250207A (ja) | アクティブマトリクス型液晶表示装置の製造方法 | |
| JPH0777695A (ja) | 液晶表示装置及びその製造方法 | |
| JPS639977A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |