JPH06250207A - アクティブマトリクス型液晶表示装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、アクティブマトリクス型液晶表示装
置の製造方法に係わり、特にその薄膜トランジスタのゲ
ート電極の形成方法において、ゲート電極が表面の突起
や凹凸などの表面欠陥等のいわゆるヒロック抑止膜とし
て機能する製造方法を提供することを目的とする。 【構成】本発明は、第１のゲート電極をパターン形成し
た後、不活性ガスによるプラズマ処理を施して第１のゲ
ート電極の表面形状を全く損なうことなく清浄なままで
成膜処理し、第２のゲート電極を形成することにより、
第２のゲート電極と下地基板の密着性を向上させること
が出来、膜剥がれもなく、表示特性の劣化も防止でき、
歩留まりの高いアクティブマトリクス型液晶表示装置の
製造方法とすることが出来る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリクス型
液晶表示装置の製造方法に係わり、特にその薄膜トラン
ジスタのゲート電極の形成方法に関する。

【０００２】

【従来の技術】電子機器の小形化、軽量化および低消費
電力化が進む中で、ディスプレイの分野においても陰極
線管（ＣＲＴ）に代わるものとしてフラットパネルディ
スプレイが実用化されている。この中でも液晶表示装置
は低電流、低電圧動作に加えて技術の向上により大面積
表示、フルカラー表示が可能であり多用化されている。
液晶表示装置はその目的に応じて様々な動作方式がある
が、基本的にはＸ−Ｙアドレス方式の電極の最小区画を
１画素とするマトリクス方式が主流であり、その中でも
アクティブマトリクス方式は、フルカラーの動画表示を
高解像度で行なうことが可能である。即ち、１画素ごと
にその電極交点付近にスイッチング素子を設け高速応答
を可能とする方式である。これらのアクティブマトリク
ス方式はスイッチング素子として非線形ダイオード（Ｍ
ＩＭ）を用いたものと薄膜トランジスタ（ＴＦＴ）を用
いたものに大別されるが、特にＴＦＴ型は高速応答、フ
ルカラー表示の点から主流となっている。

【０００３】図３にアクティブマトリクス型液晶表示装
置のアレイ基板の一例を示す。図３において、ガラス等
の絶縁基板１上にはほぼ平行に等間隔で配設された信号
電極線２と、この信号電極線２とほぼ直交し且つ層間絶
縁膜で信号電極線２と絶縁された走査電極線３と、これ
らの信号電極線２と走査電極線３に囲まれた最小区画を
１画素とする表示画素部４とから構成されている。尚、
信号電極線２と走査電極線３の交点付近に設けられてい
るスイッチング素子は等価回路で示してある。図４にス
イッチング素子として薄膜トランジスタ（ＴＦＴ）を用
いた表示画素部４の断面構造を示す。図４において、ガ
ラス基板10上のゲート電極11、ゲート絶縁膜12、半導体
膜13、半導体保護膜14、低抵抗半導体膜15、ソース電極
16およびドレイン電極17からＴＦＴが構成され、ソース
電極16の部分で画素電極18に電気的に接続されている。
ここで、ゲート電極11は第３図における走査電極線３に
相当し、ドレイン電極17は信号電極線２に相当する。

【０００４】次に、このような構造のＴＦＴアレイ基板
の製造工程について説明する。まず、ガラス基板10上に
走査電極線３とゲート電極11を形成し、次にゲート絶縁
膜12、半導体膜13、半導体保護膜14を順次形成した後、
半導体保護膜14をパターニングし低抵抗半導体膜15を成
膜して後、半導体膜及び低抵抗半導体膜を所定の形状に
パターニングする。次いで、画素電極18を形成し、ソー
ス電極16、ドレイン電極17および信号電極線２を形成す
る。これらの所望のパターンを得る方法としては従来よ
りフォトリソグラフィ技術が一般的に用いられる。また
エッチングに用いられるレジストとしてはネガレジスト
が一般的であるが、レジストの剥離が容易で且つ使い易
いといった点からはポジレジストも多用化されている。

【０００５】またゲート電極としてはアクティブマトリ
クス型液晶表示装置の大型化、高精細化で問題となるゲ
ート電極の信号遅延に対応するため、低抵抗金属と高融
点金属の複層で構成するクラックゲート構造も採用され
ている。そしてＴＦＴを保護するためにこの上部を窒化
シリコン等の絶縁膜19で覆うとともに、この上に配向膜
20を形成している。一方、対向するガラス基板21上には
ＴＦＴと対向するように遮光膜22が形成されており、さ
らに対向電極23及び配向膜24が順次形成されている。そ
して２枚のガラス基板10、21の間には液晶25を封入し、
２枚のガラス基板の終縁部がシールされて液晶表示が完
成する。

【０００６】

【発明が解決しようとする課題】上記のようなアクティ
ブマトリクス型液晶表示装置において、ゲート電極とし
てクラッドゲート構造とする場合、第１のゲート電極を
パターン形成した後の第２のゲート電極の成膜前処理と
して酸やアルカリによる処理は第１のゲート電極が侵さ
れるので使用できない。さらにブラシ等によるスクラバ
洗浄も第１のゲート電極の表面に傷や欠陥を発生させる
ため実施できない。しかしながら、この第１のゲート電
極をパターン形成した後の第２のゲート電極の成膜前処
理が不充分であると、結果として第２のゲート電極と下
地基板との密着性が劣化し、第２のゲート電極の剥がれ
が生じ易く歩留まりを著しく低下させる問題を有してい
る。また、第１のゲート電極の材料としてアルミニウム
を用いる場合、その密着性の低下から第２のゲート電極
が表面の突起や凹凸などの表面欠陥等のいわゆるヒロッ
ク抑止膜とはならないため、ゲート電極に突起等が生
じ、ゲート絶縁膜のカバレージの低下を招く。この結
果、信号電極線との層間絶縁性を著しく低下させ、表示
特性の劣化を招く等の問題を有している。

【０００７】

【課題を解決するための手段】この発明は、絶縁性基板
上にゲート電極、ゲート絶縁膜、半導体膜、ソース及び
ドレイン電極からなる薄膜トランジスタをを複数本の走
査電極線と信号電極線の交点付近に配置してマトリクス
状に形成する工程と、前記各々の薄膜トランジスタに透
明導電膜からなる画素電極を接続する工程とを少なくと
も備えたアクティブマトリクス型液晶表示装置の製造方
法において、前記ゲート電極は第１のゲート電極上に第
２のゲート電極を積層した少なくとも２層からなり、前
記ゲート電極を形成する工程は第１のゲート電極を形成
する工程と、不活性ガスによるプラズマ処理工程と、第
２のゲート電極を形成する工程から構成することによっ
て、上記問題を解決するアクティブマトリクス型液晶表
示装置の製造方法である。

【０００８】

【作用】この発明によれば、第１のゲート電極をパター
ン形成した後、不活性ガスによるプラズマ処理を施して
第１のゲート電極の表面形状を全く損なうことなく清浄
なままで成膜処理し、第２のゲート電極を形成すること
により、第２のゲート電極と下地基板の密着性を向上さ
せることが出来る。

【０００９】

【実施例】以下に本発明の実施例について詳細に説明す
る。図１は本発明の実施例を説明するためのＴＦＴアレ
イの概略断面図である。尚、図１において、図４と同様
の要素は同一符号で示す。また、図２はこの実施例の製
造方法を説明するための工程図である。まず、第１のガ
ラス基板10上に例えばアルミニウムをスパッタ法等によ
り約1000オングストローム成膜し、フォトリソグラフィ
法により図２(a) に示すようにストライプ状の第１のゲ
ート電極31を形成する。その後、図２(b) に示すように
アルゴン等の不活性ガスによるプラズマ処理を実施し、
モリブデン・タンタル合金をスパッタ法等により約2000
オングストローム成膜し、フォトリソグラフィ法により
図２(c) に示すように第１のゲート電極31を覆うように
ストライプ状の第２のゲート電極32を形成し、ゲート電
極11を完成する。これらの第１及び第２のゲート電極か
らなるゲート電極線をもって走査電極線３とし、ゲート
電極11は走査電極線３に電気的に接続している。

【００１０】続いて、全面に例えばプラズマＣＶＤ法等
によりゲート絶縁膜12として例えば約4000オングストロ
ームの酸化ケイ素と、半導体膜13として例えば約500 オ
ングストロームのアモルファスシリコンおよび半導体保
護膜14として例えば約2000オングストロームの窒化ケイ
素を順次成膜した後、フォトリソグラフィ法により例え
ばゲート電極11の概略内側に半導体保護膜を成形する。
次に、例えばプラズマＣＶＤ法等により不純物をドープ
した弱いｎ型を示すアモルファスシリコンからなる低抵
抗半導体膜15を約500 オングストローム成膜し、半導体
膜および低抵抗半導体膜をフォトリソグラフィ法により
例えば信号電極線とほぼ同一形状に成形する。

【００１１】次に透明導電膜層としてインジウム・錫か
らなるＩＴＯを全面に約1000オングストローム成膜し、
フォトリソグラフィ法により画素電極18を形成する。次
に約500 オングストロームのクロミウムと約１ミクロン
のアルミニウムをスパッタ法等で成膜し、フォトリソグ
ラフィ法によりストライプ状の信号電極線２と、信号電
極線２に電気的に接続しているドレイン電極17とソース
電極16を同時に形成する。そしてソースおよびドレイン
電極と半導体保護膜をマスクとして半導体保護膜上の低
抵抗半導体膜を除去する。最後に例えば窒化ケイ素のよ
うな絶縁膜19を約5000オングストロームから１ミクロン
成膜し、ＴＦＴアレイ保護のためのパッシベーション膜
とする。

【００１２】この後、ガラスからなる絶縁性基板の同じ
面上にポリイミドからなる配向膜を（図示せず）例えば
スピンコート法等により塗布し、約100 ℃から180 ℃の
間の適当な温度で焼成してから配向性をもたせるための
ラビングを行う。このようにして一方のアレイ基板が得
られる。また、他方の絶縁性基板上にはＴＦＴと対向す
るように光遮蔽膜を形成し、例えばＩＴＯからなる対向
電極を形成する。そしてこの後は前述と同様に、絶縁性
基板の同じ面上にポリイミドからなる配向膜を（図示せ
ず）例えばスピンコート法等により塗布し、約100 ℃か
ら180 ℃の間の適当な温度で焼成してから配向性をもた
せるためのラビングを行う。

【００１３】このようにして完成した２枚の基板をスペ
ーサとなる例えば約10ミクロンのアルミナのビーズを介
して、配向膜が対向した状態で一体となるように、液晶
の注入口となる部分を除いて、例えばエポキシ系の接着
剤でほぼ10ミクロン離間させて概略平行な状態に保持し
て基板の周縁部でシールする。次に、残しておいた注入
口から液晶25を真空圧を利用して注入し、最後に注入口
を完全にシールする。

【００１４】

【発明の効果】以上のように本発明によれば、第１のゲ
ート電極をパターン形成した後、不活性ガスによるプラ
ズマ処理を施して第１のゲート電極の表面形状を全く損
なうことなく清浄なままで成膜処理し、第２のゲート電
極を形成することにより、第２のゲート電極と下地基板
の密着性を向上させることが出来、膜剥がれもなく、表
示特性の劣化も防止でき、歩留まりの高いアクティブマ
トリクス型液晶表示装置の製造方法とすることが出来
る。

【図面の簡単な説明】

【図１】本発明の実施例を説明するためのＴＦＴアレイ
の概略断面図。

【図２】(a),(b),(c) は図１のＴＦＴアレイの製造方法
を説明するための部分工程図。

【図３】アクティブマトリクス型液晶表示装置を説明す
るための概略平面図。

【図４】図３のスイッチング素子としてＴＦＴを用いた
表示画素部４の概略断面図。

【符号の説明】

10、21…基板 11…ゲート電極 12…ゲート絶縁膜 13…半導体膜 16…ソース電極 17…ドレイン電極 31…第１のゲート電極 32…第２のゲート電極。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 絶縁性基板上にゲート電極、ゲート絶縁
   膜、半導体膜、ソース及びドレイン電極からなる薄膜ト
   ランジスタを複数本の走査電極線と信号電極線の交点付
   近に配置してマトリクス状に形成する工程と、前記各々
   の薄膜トランジスタに透明導電膜からなる画素電極を接
   続する工程とを少なくとも備えたアクティブマトリクス
   型液晶表示装置の製造方法において、前記ゲート電極は
   第１のゲート電極上に第２のゲート電極を積層した少な
   くとも２層からなり、前記ゲート電極を形成する工程は
   第１のゲート電極を形成する工程と、不活性ガスによる
   プラズマ処理工程と、第２のゲート電極を形成する工程
   からなることを特徴とするアクティブマトリクス型液晶
   表示装置の製造方法。