TWI509802B - 包含電晶體之半導體裝置及半導體裝置之製造方法 - Google Patents

包含電晶體之半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI509802B
TWI509802B TW099127119A TW99127119A TWI509802B TW I509802 B TWI509802 B TW I509802B TW 099127119 A TW099127119 A TW 099127119A TW 99127119 A TW99127119 A TW 99127119A TW I509802 B TWI509802 B TW I509802B
Authority
TW
Taiwan
Prior art keywords
layer
electrode layer
semiconductor
carbide
film
Prior art date
Application number
TW099127119A
Other languages
English (en)
Other versions
TW201121050A (en
Inventor
Kosei Noda
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201121050A publication Critical patent/TW201121050A/zh
Application granted granted Critical
Publication of TWI509802B publication Critical patent/TWI509802B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

包含電晶體之半導體裝置及半導體裝置之製造方法
本發明相關於電晶體、包括該電晶體的半導體裝置、以及用於製造該電晶體及該半導體裝置的方法。另外，本發明相關於包括該電晶體的顯示裝置。例如，本發明相關於以液晶顯示裝置等為代表的光電裝置，及將此種顯示裝置包括為組件的電子器具。
近年，使用在具有絕緣表面之基材上方形成的半導體薄膜(具有數十至數百奈米之厚度)形成薄膜電晶體之技術已吸引關注。薄膜電晶體已廣泛地施用於電子裝置，諸如IC或顯示裝置。特別地，已迫切地發展作為以液晶顯示裝置為代表之顯示裝置的切換元件之開發。
在顯示裝置中，諸如液晶顯示裝置，已實際地將非晶矽薄膜電晶體使用為切換元件。包括使用非晶矽形成之通道形成區域的通道蝕刻逆堆疊(或底閘極)TFT已使用在許多情形中。
逆堆疊薄膜電晶體的背通道部在該薄膜電晶體的製造期間曝露於各種工作環境中。例如，由於製造該薄膜電晶體之製程中的乾蝕刻，在部分情形中可能導致電漿損害或產生固定電荷。此外，在部分情形中，濕氣或雜質在該薄膜電晶體製造後黏附或滲透至該背通道部。該薄膜電晶體之背通道部的品質改變或污染增加關閉電流，導致該薄膜電晶體特徵變化及退化。
為藉由移除該背通道部的雜質以降低該薄膜電晶體之關閉電流，已揭示藉由表面處理移除黏附至背通道部的表面之雜質的方法，在該表面處理中，在源極電極及汲極電極之間的背通道部中之i-型層非晶矽在包含H2 或He的周遭氣體中受電漿放電處理(參閱專利文件1)。
[參考文件] [專利文件]
[專利文件1]日本已公告專利申請案案號第H11-274504號
然而，僅藉由該薄膜電晶體之背通道部的表面處理不能充份地穩定該薄膜電晶體之特徵。此係因為化學及熱穩定表面不能僅藉由在該半導體膜表面上實施的電漿處理等形成。雖然已經知道將氧化矽膜或氮化矽膜作為在該薄膜電晶體之背通道側上的保護膜使用，此種保護膜在部分情形中對易受電漿損害之半導體膜有不利影響。
有鑑於上述問題，本發明之一實施例的目的係抑制電晶體或包括該電晶體之半導體裝置的半導體特徵中的改變。本發明之一實施例的另一目的係改善該半導體裝置的可靠性。
為解決上述問題，本發明之一實施例具有將化學或熱穩定且緻密的碳化物層形成在半導體層之表面上方並與其接觸的結構。具體地說，本發明之一實施例係一種電晶體，包括：閘極電極層，設置在基材上方；閘極絕緣膜，設置在該閘極電極層上方；半導體層，設置在該閘極絕緣膜上方並與該閘極電極層重疊；碳化物層，設置在該半導體層的表面上方並與其接觸；以及源極電極層及汲極電極層，電性連接至該半導體層。該碳化物層係作為防止導致半導體特徵改變之原子等與該半導體層接觸或進入其的保護層使用。該碳化物層在該製程中也作為半導體層的保護層使用。此外，即使在製程中將該碳化物層曝露於各種化學溶液等，因為該碳化物層係化學穩定膜，可抑制該碳化物層之退化、或品質改變等。此外，該碳化物層也係熱穩定膜；因此，在該半導體層及該碳化物層間的該介面，當加熱該碳化物層時，可抑制半導體特徵的改變。
在上述結構中，將該碳化物層設置在該半導體層之一部分表面的上方並與其接觸，並將該源極電極層及該汲極電極層設置在未設置該碳化物層之該半導體層的表面上方並與其接觸。或者，在上述結構中，將作為源極區域使用的第一低電阻層設置在該半導體層與該源極電極層接觸的區域中；並將作為汲極區域使用的第二低電阻層設置在該半導體層與該汲極電極層接觸的該區域中。
本發明的一實施例係一種電晶體，包括：閘極電極層，設置在基材上方；閘極絕緣膜，設置在該閘極電極層上方；半導體層，設置在該閘極絕緣膜上方；源極電極層及汲極電極層，電性連接至該半導體層；以及碳化物層，設置成與該半導體層、該源極電極層、以及該汲極電極層接觸。
本發明的一實施例係一種電晶體，包括：閘極電極層，設置在基材上方；閘極絕緣膜，設置在該閘極電極層上方；源極電極層及汲極電極層，設置在該閘極絕緣膜上方；半導體層，設置在該源極電極層及該汲極電極層上方、並以該閘極絕緣膜設置於其間的方式設置在該閘極電極層上方；以及碳化物層，設置在該半導體層表面上方並與其接觸。
在上述結構中，將作為源極區域使用的第一低電阻層設置在該半導體層與該源極電極層接觸的區域中；並將作為汲極區域使用的第二低電阻層設置在該半導體層與該汲極電極層接觸的區域中。
在上述結構中，該碳化物層使用碳化矽、碳化氮矽、碳化鍺、n-型碳化矽、以及p-型碳化矽之至少一種材料形成。
本發明之一實施例提供一種製造電晶體的方法，包括以下步驟：將閘極電極層形成在基材上方；將閘極絕緣膜形成在該閘極電極層上方；將半導體層形成在該閘極絕緣膜上方，以與該閘極電極層重疊；形成碳化物膜，以覆蓋該半導體層；藉由蝕刻該碳化物膜，形成碳化物層；將導電膜形成在該碳化物層及該半導體層上方；以及藉由蝕刻該導電膜，形成源極電極層及汲極電極層。
本發明之一實施例提供一種製造電晶體的方法，包括以下步驟：將閘極電極層形成在基材上方；將閘極絕緣膜形成在該閘極電極層上方；將半導體層形成在該閘極絕緣膜上方，以與該閘極電極層重疊；將導電膜形成在該半導體層上方；藉由蝕刻該導電膜，形成源極電極層及汲極電極層；以及形成碳化物膜，以覆蓋該半導體層、該源極電極層、以及該汲極電極層。
本發明之一實施例提供一種製造電晶體的方法，包括以下步驟：將閘極電極層形成在基材上方；將閘極絕緣膜形成在該閘極電極層上方；將導電膜形成在該閘極絕緣膜上方；藉由蝕刻該導電膜，形成源極電極層及汲極電極層；以該閘極絕緣膜設置於其間的方式，將半導體層形成在該源極電極層及該汲極電極層上方；以及將碳化物層形成在該半導體層的表面上。
此說明書中之半導體層的範例包括由14族元素，諸如矽、鍺、或鍺化矽形成的半導體材料、化合物半導體材料，諸如InGaAs、InGaP、或InGaN、以及包括氧化鋅、氧化錫、或氧化銦的氧化物半導體材料。該半導體層的結晶可能係單晶或非單晶(例如，多晶、微晶、或非晶)的其中一者。須注意該半導體層可能包括上述晶體結構中的二或多個晶體結構(例如，非晶結構及微晶結構(或多晶結構))。
在此說明書中，將半導體裝置稱為可藉由使用半導體特徵運作的任何裝置，並將顯示裝置、半導體電路、以及電子器具全部包括在該半導體裝置的類別中。此外，在此說明書中，顯示裝置將發光裝置及液晶顯示裝置包括在其類別中。該發光裝置包括發光元件、且該液晶顯示裝置包括液晶元件。發光元件將其發光係由電流或電壓控制的元件包括在其類別中、並具體地包括無機電致發光(EL)元件、有機EL元件、及LED元件等。
在本發明之一實施例中，將碳化物層設置成與半導體層接觸，使得半導體裝置之半導體特徵的改變可受抑制。此外，可增加該半導體裝置的可靠性。
茲參考該等隨附圖式於下文詳細地描述本發明之實施例。本發明並未受限於該等實施例的以下描述。熟悉本發明之人士將輕易地理解本發明的模式及細節可無須脫離本發明之精神及範圍而以不同方式改變。因此，本發明不應受限於實施例模式及以下實施例的描述。此外，根據不同實施例的結構可視情況組合實作。在下文描述之本發明的結構中，相同部位或具有相似功能之部位係以相同的參考數字表示，並省略其之重覆描述。
(實施例1)
在此實施例中，茲參考圖1A至1C、圖2A及2B、圖3A及3B、圖4A及4B、圖5A及5B、圖6A至6D、圖7A及7B、以及圖8描述根據本發明之一實施例的半導體裝置之結構及製造方法。
圖1A係頂視圖、圖1B係沿著圖1A的線A1-B1取得之橫剖面圖、且圖1C係沿著圖1A的線A2-B2取得之橫剖面圖。
首先，描述此實施例之電晶體的結構。描繪於圖1A至1C中的電晶體120包括設置在基材100上方的閘極(包括閘極佈線及閘極電極層(在下文中稱為「閘極電極層102」))、設置在閘極電極層102上方的閘極絕緣膜104、設置在閘極絕緣膜104上方的半導體層108、設置在半導體層108的表面上方並與其接觸之碳化物層112、以及電性連接至半導體層108的源極(包括源極佈線及源極電極(在下文中稱為「源極電極層116a」))以及汲極(包括汲極佈線及汲極電極(在下文中稱為「汲極電極層116b」))(參見圖1A至1C)。
將半導體層108設置成使得其之至少一部分以閘極絕緣膜104設置於其間的方式與閘極電極層102重疊，且半導體層108作為形成電晶體120的通道區域之層(通道層)使用。
可能將由14族元素，諸如矽、鍺、鍺化矽、或碳化矽，形成的半導體、化合物半導體，諸如InGaAs、InGaP、或InGaN、或氧化物半導體，諸如氧化鋅或氧化錫，等使用為半導體層108。半導體層108的結晶可能係單晶或非單晶(例如，多晶、微晶、或非晶)的其中一者。須注意半導體層108可能包括上述晶體結構中的二或多種晶體結構(例如，非晶結構及微晶結構(或多晶結構))。
至少在與閘極電極層102重疊的區域中，將碳化物層112設置在半導體層108的表面上方並與其接觸。此外，可將碳化物層112設置在半導體層108的一部分表面上方並與其接觸，並可將源極電極層116a及汲極電極層116b設置成與半導體層108之未將碳化物層112設置於上方的區域接觸。此處，描述將半導體層108之其上方未設置碳化物層112的該等區域設置成彼此分隔，並將源極電極層116a及汲極電極層116b設置成與該等區域接觸的範例。
可將CVD法、或濺鍍法等使用為碳化物層112的形成方法。可將碳化物層112的厚度設定成大於或等於1nm並少於或等於500nm，大於或等於10nm且少於或等於100nm為佳。
在源極電極層116a及汲極電極層116b係設置在半導體層108上方的情形中，碳化物層112可作為通道保護層(通道阻絕層)使用。在產生碳化物層112以主動作為通道保護層使用的情形中，將碳化物層112形成為緻密膜為佳。緻密膜可防止導致半導體特徵改變的雜質與半導體層108接觸或進入。此外，即使在製程中將該碳化物層曝露於各種化學溶液等，因為該碳化物層係化學穩定膜，可抑制該碳化物層之退化、或品質改變等。此外，該碳化物層也係熱穩定膜，且因此，當加熱該半導體層及該碳化物層之間的介面時，可抑制狀態改變。相較於未將碳化物層112設置成與半導體層108接觸的情形，可抑制半導體層108之曝露所導致的半導體特徵改變。
可能將碳化物層112設置成與至少一區域的表面接觸，在該區域中，將通道形成於半導體層108中。此外，可能將氧化矽膜、氮氧化矽膜、氮化矽膜、或氮化氧化矽膜形成為在碳化物層112上方的保護絕緣膜。在碳化物層112上方的該保護絕緣膜可藉由濺鍍法或CVD法形成。
在圖1A至1C中，源極電極層116a係作為電晶體120的源極使用，且汲極電極層116b係作為電晶體120之汲極使用。取決於電晶體120的驅動方法，源極電極層116a可能作為汲極使用且汲極電極層116b可能作為源極使用。
在描繪於圖1A至1C的該結構中，可將碳化矽層使用為設置在半導體層108的表面上方並與其接觸之碳化物層112。除了碳化矽外，可能使用碳化氮矽、或碳化鍺等。或者，可能將給予一導電類型的雜質加至該碳化矽。例如，可使用包括給予n-型導電性之雜質元素，諸如磷或砷，的n-型碳化矽，或包括給予p-型導電性之雜質元素，諸如硼、鋁、或鎵，的p-型碳化矽。碳化物層112可使用上述材料之一者或組合形成。
碳化物層112的結晶可能係單晶或非單晶(例如，多晶、微晶、或非晶)的其中一者。碳化物層112可能包括上述晶體結構中的二或多種晶體結構(例如，非晶結構及微晶結構(或多晶結構))。在此說明書中，描述該碳化物層的結晶係非晶之情形。
其次，描述在描繪於圖1A至1C的該結構中之半導體層108及碳化物層112的形狀。須注意在以下的描述中，碳化物層112的寬度(Wb)及半導體層108之寬度(Wc)分別指示碳化物層112及半導體層108在通道寬度方向上的長度。另外，碳化物層112的長度(Lb)及半導體層108的長度(Lc)分別指示碳化物層112及半導體層108在通道長度方向上的長度。此外，該通道長度方向係指實質平行於載體在電晶體120中的移動方向(源極電極層116a及汲極電極層116b彼此連接的該方向)之該方向，且該通道寬度方向係指實質垂直於該通道長度方向的該方向。
描繪於圖1A至1C中的該電晶體係在碳化物層112的寬度(Wb)大於半導體層108的寬度(Wc)，並將碳化物層112設置成在該通道寬度方向上超出(橫跨)半導體層108之二邊緣延伸的情形中之電晶體。此外，碳化物層112的長度(Lb)小於半導體層108的長度(Lc)。另外，將不為碳化物層112所覆蓋的二區域設置在通道長度方向上，並將源極電極層116a及汲極電極層116b設置在彼此分隔的該二區域上方，以待電性連接。以此方式，可減少由於在半導體層108的表面之半導體特徵中的改變所導致的漏電流。
圖1A至1C描繪使半導體層108的長度(Lc)變大，使得半導體層108在通道長度方向上超出閘極電極層102之邊緣延伸的電晶體120；然而，可能使半導體層108的長度(Lc)變小，使得半導體層108的整體區域可能位於閘極電極層102上方。須注意圖2A係頂視圖且圖2B係沿著圖2A之線A1-B1取得的橫剖面圖。
在圖1A至1C及圖2A及2B中，使碳化物層112的寬度(Wb)大於半導體層108的寬度(Wc)。源極電極層116a及汲極電極層116b之寬度(Wd)各者可能在源極電極層116a及汲極電極層116b與半導體層108重疊的區域中大於半導體層108之寬度(Wc)(參見圖3A及3B)。使用此種結構，半導體層108之未與碳化物層112接觸的區域可為源極電極層116a及汲極電極層116b所覆蓋。因此，具有半導體層108受保護且可靠性獲改善的優點。另外，可藉由增加半導體層108與源極及汲極電極層116a及116b之間的接觸面積，減少半導體層108與源極及汲極電極層116a及116b之間的接觸電阻。
源極電極層116a及汲極電極層116b的寬度(Wd)係指源極電極層116a及汲極電極層116b在通道寬度方向上的長度。
源極電極層116a及汲極電極層116b的寬度(Wd)可能大於碳化物層112的寬度(Wb)。或者，可能僅有源極電極層116a及汲極電極層116b之一寬度(Wd)大於半導體層108的寬度(Wc)(或碳化物層112的寬度(Wb))。
在描述於此實施例中的該等結構中，可能將遮光部，諸如黑色矩陣，設置在碳化物層112之上及/或之下，以屏蔽碳化物層112免於光照射。碳化物層112受光照射所導致的電晶體電氣特徵改變可藉由屏蔽碳化物層112免於光照射之結構而受抑制。在閘極電極層102係使用遮光材料形成的情形中，可能將遮光部，諸如黑色矩陣，設置在碳化物層112上方(在閘極電極層102的相對側上)。
其次，在計算模擬的基礎上描述設置成與該半導體層接觸之該碳化物層的效果。須注意於本文研究阻擋氫之碳化矽(SiC)及非晶矽(a-Si)的效果。
(計算方法)
首先，藉由數值求解以古典分子動力學模擬之各原子的運動方程式，追蹤原子運動，其中將溫度T設定為25℃。使用得自該計算結果之氫原子(H原子)的均方位移，從愛因斯坦關係式計算H原子的擴散係數D(方程式1)。隨著擴散係數D變大，更可能導致擴散。
[方程式1]
：H原子的均方位移
N：H原子的數量
ri (t)：第i個H原子在時間「t」時的位置
<>t：時間平均
(計算模型及計算條件)
圖4A描繪將60個H原子(10原子百分比)加入540個a-Si原子中的a-Si：H模型(密度：2.30g/cm3 )。圖4B描繪將67個H原子(10原子百分比)加入600個a-SiC原子中的a-SiC：H模型(密度：3.22g/cm3 )。此處，使用三維週期邊界條件，其容許大量計算。
其特徵為原子間之互動的經驗位能係界定於使用在此計算中的古典分子動子學方法中，使得作用在各原子上的力受到評估。將Tersoff位能(在矽原子之間)及Lennard-Jones位能(在矽原子及氫原子之間、在氫原子之間)用於該a-Si：H模型。將Tersoff位能(在矽原子之間、在碳原子之間、在矽原子及碳原子之間)及Lennard-Jones位能(在矽原子及氫原子之間、在碳原子及氫原子之間、在氫原子之間)用於該a-SiC：H模型。將富士通股份有限公司所製造的模擬軟體「Materials Explorer 5.0」使用為計算程式。
古典分子動力學模擬係在原子數量固定、容積固定、並將溫度T設定為25℃的條件下，在各計算模型上實施(時間步進：0.2飛秒×5百萬步)，以得到氫的均方位移。
(計算結果及思考)
將H原子在a-Si中的均方位移及H原子在a-SiC中的均方位移顯示於圖5A中，彼等得自於該計算。圖5B顯示H原子在該等計算模型中的擴散係數D，彼等各者係得自圖5A之圖形的斜率實質固定之該區域(60皮秒至100皮秒)。從圖5B中發現在a-SiC中的H較不可能如a-Si中的H原子般地擴散。換言之，相較於a-Si膜，a-SiC膜似乎具有防止氫進入該半導體層的高效果。
其次，茲參考圖6A至6D及圖7A及7B描述描繪於圖1A至1C的該電晶體之製造方法的範例。
首先，將閘極電極層102形成在基材100上方並將閘極絕緣膜104形成在閘極電極層102上方。然後，將半導體膜106形成在閘極絕緣膜104上方(參見圖6A)。
可能將具有絕緣表面的基材使用為基材100，且例如，可使用玻璃基材。或者，可將使用絕緣體，諸如陶瓷基材、石英基材、或藍寶石基材，形成的絕緣基材；使用半導體材料形成，諸如矽，且其表面以絕緣材料覆蓋的半導體基材：或使用導體形成，諸如金屬或不銹鋼，且其表面以絕緣材料覆蓋之導電基材使用為基材100。或者，只要其可在製程中承受熱處理，可使用塑膠基材。
閘極電極層102可用以下方式形成；在導電膜於基材100的整體表面上方形成之後，藉由光微影法蝕刻該導電膜。
可用導電材料形成閘極電極層102，諸如鋁(Al)、銅(Cu)、鉬(Mo)、鎢(w)、或鈦(Ti)。須注意當單獨將鋁用於佈線或電極時，例如，有鋁具有低耐熱性且鋁易受腐蝕的問題。因此，鋁與耐熱導電材料組合使用為佳。
可能將選自鈦(Ti)、鉭(Ta)、鎢(w)、鉬(Mo)、鉻(Cr)、釹(Nd)、以及鈧(Sc)之元素；將上述元素包含為其成份的合金；包含上述元素之組合物的合金膜；或將上述元素包含為其成份之氮化物使用為耐熱導電材料。可能將使用此等耐熱導電材料之任一者形成的膜與鋁(或銅)膜堆疊，使得可能形成佈線及電極。
閘極電極層102可能使用具有高導電性及透光性質的材料形成。例如，可將氧化銦錫(ITO)、含氧化矽之氧化銦錫(ITOS)、有機銦、有機錫、或氧化鋅(ZnO)等使用為此種材料。可使用上述材料之任一者將閘極電極層102形成為具有單層結構或二或多層的堆疊結構。
須注意可能將作為基膜使用的絕緣膜設置在基材100及閘極電極層102之間。該基膜具有防止雜質元素擴散至基材100的功能，並可使用選自氮化矽膜、氧化矽膜、氮化氧化矽膜、及氮氧化矽膜之一或多層膜形成為具有單層或堆疊結構。
閘極絕緣膜104可使用氧化矽膜、氮氧化矽膜、氮化矽膜、氮化氧化矽膜、氧化鋁膜、或氧化鉭膜等形成。此外，可能將任何此等膜堆疊。例如，可藉由濺鍍法等形成具有大於或等於10nm且少於或等於500nm之厚度的任何此等膜。
半導體膜106可使用任何以下材料形成：由14族元素，諸如矽、鍺、或鍺化矽，形成的半導體材料；化合物半導體材料，諸如GaAs、InP、或GaN；以及包含氧化鋅或氧化錫等的氧化物半導體材料。半導體膜106的結晶可能係單晶或非單晶(例如，多晶、微晶、或非晶)的其中一者。須注意半導體膜106可能包括上述晶體結構中的二或多種晶體結構(例如，非晶結構及微晶結構(或多晶結構))。
可將In-Ga-Zn-O-基非單晶膜或任何下列氧化物半導體材料使用為該氧化物半導體材料：In-Sn-Zn-O-基氧化物半導體、In-Al-Zn-O-基氧化物半導體、Sn-Ga-Zn-O-基氧化物半導體、Al-Ga-Zn-O-基氧化物半導體、Sn-Al-Zn-O-基氧化物半導體、In-Zn-O基氧化物半導體、Sn-Zn-O-基氧化物半導體、Al-Zn-O-基氧化物半導體、In-O-基氧化物半導體、Sn-O-基氧化物半導體、Zn-O-基氧化物半導體、以及In-Sn-O-基氧化物半導體。例如，氧化物半導體膜係藉由使用In-Ga-Zn-O-基氧化物半導體目標的濺鍍法形成。或者，氧化物半導體膜可藉由濺鍍法在稀有氣體(典型係氬)氛圍、氧氛圍、或包括稀有氣體(典型為氬)及氧之氛圍中形成。在使用濺鍍法的情形中，膜形成可能使用包括大於或等於2重量百分比且少於或等於10重量百分比之SiO的目標實施，使得可能將抑制結晶的SiOx (X>0)包括在該氧化物半導體膜中。因此，在用於脫水或脫氫的熱處理於稍後製程中實施時可抑制結晶。
其次，蝕刻半導體膜106以形成島形半導體層108(參見圖6B)，此時，將半導體膜106蝕刻成使得島形半導體層108至少保持在閘極電極層102之上。
然後，形成碳化物膜110以覆蓋半導體層108(參見圖6C)。
碳化物膜110可藉由濺鍍法形成。在此情形中，碳化物膜110可藉由使用碳化矽目標或加入硼之碳化矽目標的DC或RF濺鍍法，在大於或等於室溫且少於或等於400℃的氬氛圍中形成，大於或等於室溫且少於或等於100℃較佳。然而，並未受限於此，碳化物膜110可能藉由CVD法等以大於或等於100℃且少於或等於該基材之溫度上限的溫度形成。可將碳化物膜110的厚度設定成大於或等於1nm並少於或等於500nm，大於或等於10nm且少於或等於100nm為佳。
例如，碳化物膜110係藉由濺鍍法在不包括氫之氛圍中，諸如氬氛圍，或包括少量氫之氛圍中形成，因此可降低包含在碳化物膜110中的氫濃度。因此，可降低由於包含在碳化物膜110中之氫所導致的半導體層108之半導體特徵改變。
在將氧化物半導體膜或非晶矽膜使用為半導體膜106的情形中，半導體膜106及碳化物膜110可藉由濺鍍法連續地形成。當半導體膜106及碳化物膜110連續地形成時，半導體膜106未曝露在該氛圍中；因此，可抑制雜質進入半導體膜106及碳化物膜110之間。
其次，蝕刻碳化物膜110以形成島形碳化物層112(參見圖6D)，此時，將碳化物膜110蝕刻成使得島形碳化物層112至少保持在與閘極電極層102重疊的區域上。此外，蝕刻碳化物膜110以至少曝露半導體層108的一部分。
可將使用氟-基氣體，諸如CF4 、SF6 、或NF3 ，的乾蝕刻施用為該蝕刻。在將氧化物半導體材料用於半導體層108的情形中，碳化物層112相關於半導體層108有高蝕刻選擇性，且當半導體層108難以蝕刻的同時可順利地蝕刻碳化物層112。另外，可降低半導體層108的損害。
須注意蝕刻選擇性顯示，例如在蝕刻層A及層B的情形中，層A及層B之蝕刻率間的差異。因此，高蝕刻選擇性意謂著在蝕刻率之間有充份的不同。
此時，熱處理可在將氧化物半導體材料用於半導體層108的情形中實施。該熱處理消除該氧化物半導體層中之包括氫原子的物質；因此可改善氧化物半導體層的結構並可減少能量間隙中的缺陷水準。該熱處理係以大於或等於250℃且少於或等於700℃的溫度在惰性氣體氛圍中實施，大於或等於450℃且少於或等於600℃或少於該基材之應變點為佳。該惰性氣體氛圍係將氮或稀有氣體(例如，氦、氖、或氬)包含為其主成份且不包含水、或氫等的氛圍為佳。例如，引入熱處理設備中的氮或稀有氣體，諸如氦、氖、或氬，的純度大於或等於6N(99.9999%)，大於或等於7N(99.99999%)為佳(亦即，雜質濃度少於或等於1ppm，少於或等於0.1ppm為佳)。
該熱處理可用，例如，將待加熱物件引入使用電阻加熱元件等之電爐，並在450℃的氮氛圍中加熱一小時之此種方式實施。在該熱處理期間，該氧化物半導體層未曝露於該氛圍中，以防止水及氫的進入。
該等雜質藉由該熱處理減少，導致i-型半導體層(本質半導體層)或實質上的i-型半導體層。因此，可實現具有極優秀特徵的電晶體。
上述熱處理具有移除氫、及水等的效果，並可稱為脫水處理或脫氫處理等。該熱處理可在任何時機實施，例如，在該氧化物半導體層形成期間，或在將該半導體層處理成具有島形之後。此種脫水處理或脫氫處理可能實行不只一次，而係複數次。
然後，將導電膜114形成在閘極絕緣膜104、半導體層108、及碳化物層112上方(參見圖7A)。
導電膜114可藉由濺鍍法、或真空蒸鍍法，使用包括選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、以及鈧(Sc)之元素的金屬；將上述元素包括為成份之合金；或包括將上述元素包括於其中之氮化物等的材料形成。
導電膜114可能使用具有高導電性及透光性質的材料形成。例如，可將氧化銦錫(ITO)、含氧化矽之氧化銦錫(ITOS)、有機銦、有機錫、或氧化鋅(ZnO)等使用為此種材料。
例如，可將導電膜114形成為具有鉬膜或鈦膜之單層結構。可能將導電膜114形成為具有堆疊結構，且例如，可形成為具有鋁膜及鈦膜的堆疊結構。或者，可能使用循序堆疊鈦膜、鋁膜、及鈦膜的三層結構。可能使用循序堆疊鉬膜、鋁膜、及鉬膜的三層結構。可能將包括釹之鋁膜(Al-Nd膜)使用為用於此等堆疊結構的鋁膜。或者，可能將導電膜114形成為具有包括矽之鋁膜的單層結構。此外，可能將導電膜114形成為具有鋁膜及ITO膜的堆疊結構。將導電膜114的厚度設定為1nm至200nm。
其次，蝕刻導電膜114以形成源極電極層116a及汲極電極層116b(參見圖7B)。
在上述步驟中，碳化物層112係作為通道保護層(通道阻絕層)使用，當蝕刻導電膜114時，其抑制半導體層108的蝕刻。
如圖7B所描繪的，將碳化物層112設置成與半導體層108的背通道側(閘極電極層102之相對側的表面)接觸，因此碳化物層112係作為通道保護層使用，且可抑制導致半導體特徵改變的元素等進入半導體層108。結果，由於導致半導體特徵改變的元素等之進入所導致的半導體層108之半導體特徵的改變可受抑制；因此，將半導體層108使用為通道層之電晶體的電氣特徵中之變化及退化可受抑制。當該碳化物層在製程中曝露於各種化學溶液時，因為該碳化物層係化學穩定膜，可抑制該碳化物層之退化、品質中的改變。該碳化物層也係熱穩定膜，且因此，當加熱該半導體層及該碳化物層之間的介面時，可抑制該狀態中的改變。相較於未將碳化物層112設置成與半導體層108接觸的情形，可抑制半導體層108之曝露所導致的半導體特徵改變。
經由上述製程，可製造電晶體120。
此外，可能形成保護絕緣層以覆蓋電晶體120。例如，可能藉由CVD法、或濺鍍法等，將氧化矽膜、氮化矽膜、氮氧化矽膜、氮化氧化矽膜、氧化鋁膜、氮化鋁膜、氮氧化鋁膜、或氮化氧化鋁膜之單層或堆疊層形成為該保護絕緣層。另外，在源極電極層116a及汲極電極層116b形成之後，可能將碳化物層112的曝露部分氧化(包括自然氧化)或氮化以在碳化物層112上方的區域中形成氧化矽膜、氮化矽膜、氮氧化矽膜、或氮化氧化矽膜，該區域位於源極電極層116a及汲極電極層116b之間。
然後，形成各種電極及佈線，因此完成包括電晶體120的半導體裝置。
將碳化物層112係於半導體層108形成之後形成的情形描繪於圖6A至6D及圖7A及7B中。然而，在半導體膜106及碳化物膜110連續地形成以堆疊彼等之後，可能使用複數個遮罩分別將彼等型樣化為半導體層108及碳化物層112。藉由以此方式連續地形成半導體膜106及碳化物膜110，可減少由於電漿等所導致的半導體膜106之表面受損。
另外，在描繪於圖1A至1C的該結構中，可將低電阻層115a設置在半導體層108及源極電極層116a之間並可將低電阻層115b設置在半導體層108及汲極電極層116b之間(參見圖8)。低電阻層115a及115b具有比半導體層108之電阻更低的電阻。設置低電阻層115a及115b，使得源極電極層116a及半導體層108之間的接觸電阻及汲極電極層116b及半導體層108之間的接觸電阻可降低。在圖8中，在碳化物層112形成之後，將低電阻層及導電膜形成在該基材之整體表面上方，然後形成低電阻層115a及115b、源極電極層116a、以及汲極電極層116b。
在將矽用於半導體層108的情形中，可能將給予一種導電類型之雜質元素加至矽的材料用於低電阻層115a及115b。例如，可使用n-型矽膜，諸如包括給予n-型導電性之雜質元素，諸如磷(P)等，的非晶矽膜。在將氧化物半導體用於半導體層108的情形中，可將氧化物導電層使用為低電阻層115a及115b。可將透射可見光之導電材料，例如，In-Sn-Zn-O-基金屬氧化物、In-Al-Zn-O-基金屬氧化物、Sn-Ga-Zn-O-基金屬氧化物、Al-Ga-Zn-O-基金屬氧化物、Sn-Al-Zn-O-基金屬氧化物、In-Zn-O-基金屬氧化物、Sn-Zn-O-基金屬氧化物、Al-Zn-O-基金屬氧化物、In-O-基金屬氧化物、Sn-O-基金屬氧化物、Zn-O-基金屬氧化物、或In-Sn-O-基金屬氧化物，使用為該氧化物導電層的材料。在大於或等於1nm及少於或等於300nm的範圍內，視情況選擇該氧化物導電層的厚度。在使用濺鍍法的情形中，膜形成可能使用包括大於或等於2重量百分比且少於或等於10重量百分比之SiO2 的目標實施，使得可能將抑制結晶的SiOx (X>0)包括在透射光之該導電膜中。因此，在用於脫水或脫氫的熱處理於稍後製程中實施時可抑制結晶。
此實施例可適當地組合描述於其他實施例中的任何結構而實作。
(實施例2)
在此實施例中，茲參考圖9A至9C及圖10A至10D描述與描述於實施例1中的此等結果不同之半導體裝置的結構及其製造方法。描述於此實施例中的結構及製造方法(例如，應用材料)與實施例1中的結構及製造方法有多處共通。因此，省略此等共通處的描述，且在下文中僅詳細描述與實施例1的不同處。
須注意圖9A係頂視圖且圖9B係沿著圖9A之線A1-B1取得的橫剖面圖。
首先，描述此實施例之電晶體的結構。描繪於圖9A及9B中的電晶體130包括設置在基材100上方的閘極電極層102、設置在閘極電極層102上方的閘極絕緣膜104、設置在閘極絕緣膜104上方的半導體層108、電性連接至半導體層108的源極電極層116a及汲極電極層116b、以及設置成覆蓋半導體層108、源極電極層116a、以及汲極電極層116b的碳化物膜110(參見圖9A及9B)。在電晶體130中，移除半導體層108之位於該源極及該汲極間的部分。此種電晶體也稱為通道蝕刻電晶體。
將碳化物膜設置成覆蓋電晶體130的半導體層108、源極電極層116a、以及汲極電極層116b。將該碳化物膜設置成與該半導體層的背通道側接觸，因此該碳化物膜係作為保護膜使用，其可防止濕氣等接觸或進入該半導體層。結果，可抑制由於雜質，諸如氫，之進入或接觸所導致的半導體層108之半導體特徵改變；因此，可抑制將半導體層108使用為通道層的電晶體之電氣特徵變化及退化。
在描繪於圖9A至9C的該結構中，可將碳化矽膜使用為設置在半導體層108的表面上方並與其接觸之碳化物膜110。除了碳化矽外，可能使用碳化氮矽、或碳化鍺等。或者，可能將給予一導電類型的雜質加至該碳化矽。例如，包括給予n-型導電性之雜質元素，諸如磷或砷，的n-型碳化矽，或包括給予p-型導電性之雜質元素，諸如硼、鋁、或鎵，的p-型碳化矽。碳化物膜110可使用上述材料之一者或組合形成。
另外，電晶體130可能具有將低電阻層115a設置在半導體層108及源極電極層116a之間並將低電阻層115b設置在半導體層108及汲極電極層116b之間的結構(參見描繪於圖9C的電晶體131)。低電阻層115a及115b具有比半導體層108之電阻更低的電阻。設置低電阻層115a及115b，使得源極電極層116a及半導體層108之間的接觸電阻及汲極電極層116b及半導體層108之間的接觸電阻可降低。
在將矽用於半導體層108的情形中，可能將給予一種導電類型之雜質元素加至矽的材料用於低電阻層115a及115b。例如，可使用n-型矽膜，諸如包括給予n-型導電性之雜質元素，諸如磷(P)等，的非晶矽膜。在將氧化物半導體用於半導體層108的情形中，可將氧化物導電層使用為低電阻層115a及115b。可將透射可見光之導電材料，例如，In-Sn-Zn-O-基金屬氧化物、In-Al-Zn-O-基金屬氧化物、Sn-Ga-Zn-O-基金屬氧化物、Al-Ga-Zn-O-基金屬氧化物、Sn-Al-Zn-O-基金屬氧化物、In-Zn-O-基金屬氧化物、Sn-Zn-O-基金屬氧化物、Al-Zn-O-基金屬氧化物、In-O-基金屬氧化物、Sn-O-基金屬氧化物、Zn-O-基金屬氧化物、或In-Sn-O-基金屬氧化物，使用為該氧化物導電層的材料。在大於或等於1nm及少於或等於300nm的範圍內，視情況選擇該氧化物導電層的厚度。在使用濺鍍法的情形中，膜形成可能使用包括大於或等於2重量百分比且少於或等於10重量百分比之SiO2 的目標實施，使得可能將抑制結晶的SiOx (X>0)包括在透射光之該導電膜中。因此，在用於脫水或脫氫的熱處理於稍後製程中實施時可抑制結晶。
其次，茲參考圖10A至10D描述描繪於圖9A至9C中的該電晶體之製造方法的範例。
首先，將閘極電極層102形成在基材100上方，然後將閘極絕緣膜104形成在閘極電極層102上方。將半導體層108形成在閘極絕緣膜104上方(參見圖10A)。
其次，將導電膜114形成在閘極絕緣膜104及半導體層108上方(參見圖10B)。
然後，形成光阻遮罩117並選擇性地蝕刻導電膜114，以形成源極電極層116a及汲極電極層116b，同時將島形半導體層108的一部分(接近該表面的部分)移除(通道蝕刻)以在島形半導體層108中形成凹部。如圖10C所描繪的，移除半導體層108的一部分以形成凹部118，因此無失誤地使源極電極層116a及汲極電極層116b彼此電性絕緣。須注意在該蝕刻後將光阻遮罩117移除。
然後，將碳化物膜110形成為覆蓋該半導體層及該等導電層(參見圖10D)。
經由上述製程，可製造電晶體130。
須注意在圖10A至10D中，描述將碳化物膜110形成為覆蓋電晶體130的情形；然而，本發明之一實施例並未受限於此。可能將碳化物膜110設置成與至少一區域接觸，在該區域中，在半導體層108中形成通道。
在將氧化物半導體用於半導體層108的情形中，實施脫水處理或脫氫處理為佳。該脫水處理或脫氫處理可在任何時機實施，例如，在該氧化物半導體層形成期間，或在將該氧化物半導體層處理成具有島形之後。此種脫水處理或脫氫處理可能實行不只一次，而係複數次。
此實施例可適當地組合描述於其他實施例中的任何結構而實作。
(實施例3)
在此實施例中，茲參考圖11A至11C及圖12A至12E描述與描述於實施例1中的此等結構不同之半導體裝置的結構及其製造方法。描述於此實施例中的結構及製造方法(例如，應用材料)與實施例1中的結構及製造方法有多處共通。因此，省略此等共通處的描述，且在下文中僅詳細描述與實施例1的不同處。
須注意圖11A係頂視圖且圖11B係沿著圖11A之線A1-B1取得的橫剖面圖。
描繪於圖11A及11B中的電晶體140包括設置在基材100上方的閘極電極層102、設置在閘極電極層102上方的閘極絕緣膜104、設置在閘極絕緣膜104上方的源極電極層116a及汲極電極層116b、設置在源極電極層116a及汲極電極層116b上方並在位於閘極電極層102上方且在源極電極層116a及汲極電極層116b間之區域中的閘極絕緣膜104上方之半導體層108、以及設置成覆蓋半導體層108的碳化物層112(參見圖11A及11B)。
亦即，描述於此實施例中的電晶體140具有將上述實施例之該等結構中的源極電極層116a及汲極電極層116b之位置與半導體層108的位置互換的結構(堆疊順序)。描繪於圖11A至11C中的該等結構也稱為底閘極底接點型。須注意圖11A係頂視圖且圖11B係沿著圖11A之線A1-B1取得的橫剖面圖。
如圖11A及11B所描繪的，將碳化物層112設置成與半導體層108之背通道側(閘極電極層102之相對側的表面)接觸，因此可抑制導致半導體特徵改變的元素等進入半導體層108中。結果，由於導致半導體特徵改變之元素等的進入所導致的半導體層108之半導體特徵改變可受抑制；因此，將半導體層108使用為通道層的電晶體之電氣特徵改變可受抑制。
在描繪於圖11A至11C的該結構中，可將碳化矽層使用為設置在半導體層108的表面上方並與其接觸之碳化物層112。除了碳化矽外，可能使用碳化氮矽、或碳化鍺等。或者，可能將給予一導電類型的雜質加至該碳化矽。例如，可使用包括給予n-型導電性之雜質元素，諸如磷或砷，的n-型碳化矽，或包括給予p-型導電性之雜質元素，諸如硼、鋁、或鎵，的p-型碳化矽。碳化物層112可使用上述材料之一者或組合形成。
如描繪於圖11C中的電晶體141，可能將低電阻層115a設置在半導體層108及源極電極層116a之間，並可能將低電阻層115b設置在半導體層108及汲極電極層116b之間。設置低電阻層115a及115b，使得源極電極層116a及半導體層108之間的接觸電阻及汲極電極層116b及半導體層108之間的接觸電阻可降低。
其次，茲參考圖12A至12E描述於圖11A及11B中描繪的電晶體140之製造方法的範例。
首先，將閘極電極層102形成在基材100上方並將閘極絕緣膜104形成在閘極電極層102上方。之後，將源極電極層116a及汲極電極層116b形成在閘極絕緣膜104上方(參見圖12A)。
其次，形成半導體膜106以覆蓋源極電極層116a及汲極電極層116b(參見圖12B)。
然後，蝕刻半導體膜106以形成島形半導體層108(參見圖12C)，此時，將半導體膜106蝕刻成使得島形半導體層108至少保持在閘極電極層102之上。
其次，形成碳化物膜110以覆蓋半導體層108(參見圖12D)。
然後，蝕刻碳化物膜110以形成島形碳化物層112(參見圖12E)，經由上述製程，可製造電晶體140。
須注意在電晶體140形成後，可能形成保護絕緣層以覆蓋電晶體140。
在製造描繪於圖11C中之該電晶體的情形中，在圖12A中，將形成源極電極層116a及汲極電極層116b的導電膜及低電阻膜以此順序堆疊在閘極絕緣膜104上方，然後蝕刻該低電阻膜；因此，可形成低電阻層115a及115b。
在將矽用於半導體層108的情形中，可能將給予一種導電類型之雜質元素加至矽的材料用於低電阻層115a及115b。例如，可使用n-型矽膜，諸如包括給予n-型導電性之雜質元素，諸如磷(P)等，的非晶矽膜。在將氧化物半導體用於半導體層108的情形中，可將氧化物導電層使用為低電阻層115a及115b。可將透射可見光之導電材料，例如，In-Sn-Zn-O-基金屬氧化物、In-Al-Zn-O-基金屬氧化物、Sn-Ga-Zn-O-基金屬氧化物、Al-Ga-Zn-O-基金屬氧化物、Sn-Al-Zn-O-基金屬氧化物、In-Zn-O-基金屬氧化物、Sn-Zn-O-基金屬氧化物、Al-Zn-O-基金屬氧化物、In-O-基金屬氧化物、Sn-O-基金屬氧化物、Zn-O-基金屬氧化物、或In-Sn-O-基金屬氧化物，使用為該氧化物導電層的材料。在大於或等於1nm及少於或等於300nm的範圍內，視情況選擇該氧化物導電層的厚度。在使用濺鍍法的情形中，膜形成可能使用包括大於或等於2重量百分比且少於或等於10重量百分比之SiO2 的目標實施，使得可能將抑制結晶的SiOx (X>0)包括在透射光之該導電膜中。因此，在用於脫水或脫氫的熱處理於稍後製程中實施時可抑制結晶。
須注意在圖11A至11C中，描述將島形碳化物層112形成為完全覆蓋半導體層108的情形；然而，本發明之一實施例並未受限於此。可能將碳化物層112設置成與至少一區域接觸，在該區域中，於半導體層108中形成通道。例如，可將碳化物層112設置成與半導體層108的一部分接觸。例如，如描繪於圖13A及13B中的電晶體150，將碳化物層112的長度(Lb)設定成小於半導體層108的長度(Lc)。另外，將不為碳化物層112所覆蓋的二區域設置在通道長度方向上，並將源極電極層116a及汲極電極層116b設置在彼此分隔的該二區域中，以待電性連接。當使用此種結構時，可能將碳化物層112形成為與半導體層108的一部分接觸(形成為不與源極電極層116a及汲極電極層116b接觸)，並可能將保護絕緣層121設置在碳化物層112、半導體層108、以及源極電極層116a及汲極電極層116b上方。以此方式，可減少由於半導體層108的表面之半導體特徵改變所導致的漏電流。
例如，可能藉由CVD法、或濺鍍法等，將氧化矽膜、氮化矽膜、氮氧化矽膜、氮化氧化矽膜、氧化鋁膜、氮化鋁膜、氮氧化鋁膜、或氮化氧化鋁膜之單層或堆疊層形成為保護絕緣層121。
在將氧化物半導體用於半導體層108的情形中，實施脫水處理或脫氫處理為佳。該脫水處理或脫氫處理可在，例如，該半導體層形成期間，或在將該半導體層處理成具有島形之後，的時機實施。此種脫水處理或脫氫處理可能實行不只一次，而係複數次。
此實施例可適當地組合描述於其他實施例中的任何結構而實作。
(實施例4)
在此實施例中，將液晶顯示裝置的範例描述為包括於實施例1至3中描述之任何電晶體的半導體裝置。茲參考圖14A-1、14A-2、以及14B描述該液晶顯示裝置中的液晶顯示面板之外觀及剖面圖。圖14A-1及14A-2各者係使用密封劑4005將包括半導體層之薄膜電晶體4010及4011、以及形成在第一基材4001上方之液晶元件4013密封於第一基材4001及第二基材4006之間的面板之頂視圖。圖14B對應於沿著圖14A-1及14A-2之線M-N取得的橫剖面圖。
將密封劑4005設置成圍繞設置在第一基材4001上方的像素部4002及掃描線驅動器電路4004。將第二基材4006設置在像素部4002及掃描線驅動器電路4004上方。因此，使用密封劑4005將像素部4002及掃描線驅動器電路4004以及液晶層4008密封在第一基材4001及第二基材4006之間。將使用分離製備於基材上方之單晶半導體膜或多晶半導體膜形成的訊號線驅動器電路4003載置在第一基材4001上方之與密封劑4005圍繞之該區域不同的區域中。
須注意對分別形成之驅動器電路的連接方法並無特別限制，並可使用COG法、佈線接合法、或TAB法等。圖14A-1描繪訊號線驅動器電路4003係藉由COG法載置的範例，且圖14A-2描繪訊號線驅動器電路4003係藉由TAB法載置的範例。
設置在第一基材4001上方的像素部4002及掃描線驅動器電路4004各者包括複數個薄膜電晶體。圖14B描繪包括在像素部4002中的薄膜電晶體4010以及包括在掃描線驅動器電路4004中的薄膜電晶體4011。將絕緣層4020及4021設置在薄膜電晶體4010及4011上方。
可將描述於上述實施例中的任何結構施用至薄膜電晶體4010及4011。
將包括在液晶元件4013中的像素電極層4030電性連接至薄膜電晶體4010。將包括在液晶元件4013中的相對電極層4031形成在第二基材4006上。像素電極層4030、相對電極層4031、以及液晶層4008重疊的部位對應於液晶元件4013。須注意像素電極層4030及相對電極層4031分別設有功能如同對準膜的絕緣層4032及4033，並以絕緣層4032及4033設置於其間的方式將液晶層4008夾於像素電極層4030及相對電極層4031之間。
須注意第一基材4001及第二基材4006可使用玻璃、金屬(典型地，不銹鋼)、陶瓷、或塑膠形成。可將玻璃纖維強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜使用為該塑膠。此外，可使用具有將鋁箔夾於PVF膜或聚酯膜之間的結構的薄片。
由參考數字4035指示的圓柱分隔器係藉由選擇性地蝕刻絕緣膜而得到，並將其設置成描述像素電極層4030及相對電極層4031之間的距離(胞元間隙)。須注意也可能使用球形間隔器。此外，將相對電極層4031電性連接至設置在與薄膜電晶體4010相同之基材上的共同電位線。使用共同連接部，相對電極層4031及共同電位線可經由配置在基材對之間的導電粒子彼此電性連接。須注意該等導電粒子係包括在密封劑4005中。
此外，可能使用無需對準膜之呈現藍相的液晶。藍相係液晶相之一，且係當膽固醇狀液晶的溫度增加時，恰在從膽固醇相轉移至各向同性相之前出現的相。因為該藍相僅在小溫度範圍內出現，將混合大於或等於5重量百分比之掌性劑的液晶組成物用於液晶層4008，以改善該溫度範圍。包括呈現藍相之液晶及掌性劑的該液晶組成物具有10μs至100μs的短反應時間，且選擇性地各向同性；因此；對準處理係非必要的，且有小視角依存性。
須注意描述於此實施例中的液晶顯示裝置係透射液晶顯示裝置的範例；然而，該液晶顯示裝置可施用至反射液晶顯示裝置或半透射液晶顯示裝置之其中一者。
描述於此實施例中的該液晶顯示裝置係將偏振板設置在該基材之外表面上(在觀眾側上)並將用於顯示元件的著色層及電極層以此順序設置在該基材之內表面上的範例；然而，可能將該偏振板設置在該基材的內表面上。該偏框板及該著色層的堆疊結構也未受限於此實施例，且可能取決於該偏振板及該著色層的材料或該製程條件而視情況設定。此外，可能設置功能如同黑色矩陣的遮光膜。
在此實施例中，為減少該等薄膜電晶體的表面不均勻性並改善該等薄膜電晶體的可靠性，該等薄膜電晶體將以功能如同保護膜或平坦化絕緣膜之絕緣層(絕緣層4020及絕緣層4021)覆蓋。須注意將該保護膜設置成防止污染雜質，諸如有機物質、金屬物質、或漂浮在大氣中的濕氣，進入，且係緻密膜為佳。可能藉由濺鍍法，將任何氧化矽膜、氮化矽膜、氮氧化矽膜、氮化氧化矽膜、氧化鋁膜、氮化鋁膜、氮氧化鋁膜、或氮化氧化鋁膜之單層或堆疊層形成為該保護膜。在此實施例中，描述藉由濺鍍法形成該保護膜的範例；然而，該方法並無特別限制，並可使用各種方法。
此處，將具有堆疊結構的絕緣層4020形成為該保護膜。此處，藉由濺鍍法將氧化矽膜形成為絕緣層4020的第一層。當將該氧化矽膜使用為該保護膜時，該氧化矽膜具有防止使用為源極電極層及汲極電極層之鋁膜突起的效果。
將絕緣層形成為該保護膜的第二層。此處，藉由濺鍍法將氮化矽膜形成為絕緣層4020的第二層。將該氮化矽膜使用為該保護膜可防止鈉等的移動離子進入半導體區域，使得TFT之電氣特徵變化可受抑制。
在該保護膜形成後，可能實施該半導體層的退火(大於或等於200℃且少於或等於400℃)。
將絕緣層4021形成為該平坦化絕緣膜。可將具有耐熱性的有機材料，諸如聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧樹脂，用於絕緣層4021。除了此等有機材料以外，也可能使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸鹽玻璃(PSG)、或硼磷矽酸鹽玻璃(BPSG)等。須注意絕緣層4021可能藉由堆疊以此等材料形成之複數絕緣膜而形成。
須注意矽氧烷-基樹脂對應於將矽氧烷-基材料使用為起始材料形成並具有Si-O-Si鍵之樹脂。至於該矽氧烷-基樹脂，可能將有機基(例如，烷基或芳基)或氟基使用為取代基。該有機基可能包括氟基。
絕緣層4021的形成方法並無特別限制，並可取決於絕緣層4021的材料使用以下方法或工具：濺鍍法、SOG法、旋轉塗佈法、浸塗法、噴濺塗佈法、液滴排放法(例如，噴墨法、絲網列印、或平版印刷)、刮刀、滾筒塗佈機、簾幕塗佈機、或刮刀塗佈機等。當絕緣層4021係使用液態材料形成時，該半導體層的退火(大於或等於200℃且少於或等於400℃)可能與烘焙步驟同時實施。絕緣層4021的烘焙步驟也作為該半導體層的退火使用，因此可有效率地製造半導體裝置。
像素電極層4030及相對電極層4031可使用光透射導電材料形成，諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(在下文中指稱為ITO)、氧化銦鋅、或將氧化矽加至其的氧化銦錫。
可將包括導電高分子(也指稱為導電聚合物)的導電組成物用於像素電極層4030及相對電極層4031。使用導電組成物形成的該像素電極在550nm波長具有大於或等於70%之光透射率為佳。另外，包括在該導電組成物中的該導電高分子之電阻率少於或等於0.1Ω‧cm為佳。
可將所謂的π-電子複合導電高分子使用為該導電高分子。可將聚苯胺或其衍生物、聚砒咯或其衍生物、聚塞吩或其衍生物、及多於二種此等材料的共聚物作為其範例。
另外，將各種訊號及電位從FPC 4018供應至分別形成之訊號線驅動器電路4003、及掃描線驅動器電路4004或像素部4002。
在此實施例中，連接終端電極4015係使用與包括在液晶元件4013中之像素電極層4030相同的導電膜形成。終端電極4016係使用與包括在薄膜電晶體4010及4011中之源極及汲極電極層相同的導電膜形成。
連接終端電極4015係經由各向異性導電膜4019電性連接至包括在FPC 4018中的終端。
圖14A-1、14A-2、以及14B描繪將訊號線驅動器電路4003分別形成並載置在第一基材4001上的範例；然而，此實施例並未受限於此結構。該掃描線驅動器電路可能分別形成，然後載置，或可能僅將部分訊號線驅動器電路或部分掃描線驅動器電路分別形成，然後載置。
此實施例可適當地組合描述於其他實施例中的任何結構而實作。
(實施例5)
在此實施例中，將發光顯示裝置的範例描述為包括於實施例1至3中描述之任何電晶體的半導體裝置。茲參考圖15A及15B描述發光顯示裝置中之發光顯示面板(發光面板)的外觀及橫剖面。圖15A係使用密封劑4505將包括形成於第一基材4501上方之半導體層的薄膜電晶體4509及4510，以及發光元件4511密封於第一基材4501及第二基材4506之間的面板之頂視圖。圖15B對應於沿著圖15A之線H-I取得的橫剖面圖。須注意本文描述將有機EL元件使用為發光元件的範例。
將密封劑4505設置成圍繞設置在第一基材4501上方的像素部4502、訊號線驅動器電路4503a及4503b、以及掃描線驅動器電路4504a及4504b。此外，將第二基材4506設置在像素部4502、訊號線驅動器電路4503a及4503b、以及掃描線驅動器電路4504a及4504b上方。因此，使用密封劑4505將像素部4502、訊號線驅動器電路4503a及4503b、以及掃描線驅動器電路4504a及4504b，連同填料4507密封於第一基材4501及第二基材4506之間。以此種方式，使用保護膜(諸如層壓膜或紫外光固化樹脂膜)或具有高氣密性及些許脫氣性的覆蓋材料封裝(密封)面板，使得該面板不曝露在外側空氣中為佳。
形成在第一基材4501上方之像素部4502、訊號線驅動器電路4503a及4503b、以及掃描線驅動器電路4504a及4504b各者包括複數個薄膜電晶體。在圖15B中，描繪包括在像素部4502中的薄膜電晶體4510及包括在訊號線驅動器電路4503a中的薄膜電晶體4509。
薄膜電晶體4509及4510可使用描述於以上實施例中的任何結構。在此實施例中，薄膜電晶體4509及4510係n-通道薄膜電晶體。
此外，參考數字4511代表發光元件。將其為包括在發光元件4511中之像素電極的第一電極層4517電性連接至薄膜電晶體4510的源極電極層或汲極電極層。須注意發光元件4511的結構係第一電極層4517、電致發光層4512、以及第二電極層4513的堆疊結構，但該結構並無特定限制。發光元件4511的結構可依據自發光元件4511得到光的方向等而視情況改變。
分隔4520係使用有機樹脂膜、無機絕緣膜、或有機聚矽氧烷形成。分隔4520使用光敏材料形成並將開口形成在第一電極層4517上方，使得該開口的側壁形成為具有連續曲率之傾斜表面特佳。
電致發光層4512可能使用單層或複數堆疊層形成。
可能將保護膜形成在第二電極層4513及分隔4520上方，以防止氧、氫、濕氣、或二氧化碳等進入發光元件4511。可將氮化矽膜、氮化氧化矽膜、或DLC膜等形成為該保護膜。
此外，將各種訊號及電位從FPC 4518a及4518b供應至訊號線驅動器電路4503a及4503b、掃描線驅動器電路4504a及4504b、或像素部4502。
在此實施例中，連接終端電極4515係從與包括在發光元件4511中之第一電極層4517相同的導電膜形成，且終端電極4516係從與包括在薄膜電晶體4509及4510中之源極及汲極電極層相同的導電膜形成。
連接終端電極4515係經由各向異性導電膜4519電性連接至包括在FPC 4518a中的終端。
位於自發光元件4511取得光之方向上的第二基材4506應具有光透射性質。在該情形中，將光透射材料，諸如玻璃板、塑膠板、聚酯膜、或丙烯酸膜，用於第二基材4506。
除了惰性氣體外，諸如氮或氬，可將紫外光固化樹脂或熱固樹脂使用為填料4507。例如，可使用PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、聚矽氧樹脂、PVB(聚乙烯縮丁醛)、或EVA(乙烯醋酸乙烯酯)。
此外，若有必要，可視情況將光學膜設置在該發光元件的發光表面上，諸如偏振板、圓形偏振板(包括橢圓形偏振板)、延遲板(四分之一波板或二分之一波板)、或彩色濾波器。另外，該偏振板或該圓形偏振板可能設有抗反射膜。例如，該偏振板或該圓形偏振板可能設有抗反射膜。
訊號線驅動器電路4503a及4503b以及掃描線驅動器電路4504a及4504b可藉由將使用單晶半導體膜或多晶半導體膜形成的驅動器電路載置在分別製備之基材上方而設置。此外，可能僅將該訊號線驅動器電路或其之一部分，或該掃描線驅動器電路或其之一部分分別形成並載置。此實施例並未受限於圖15A及15B所描繪的該結構。
經由上述製程，可將具有高可靠性的發光顯示裝置(顯示面板)製造為半導體裝置。
此實施例可適當地組合描述於其他實施例中的任何結構而實作。
(實施例6)
在此實施例中，將電子紙描述為包括電晶體之半導體裝置的範例。
圖16描繪作為半導體裝置之範例的主動式矩陣電子紙。用於該半導體裝置的薄膜電晶體581可用與描述於實施例1至3之任一者中的薄膜電晶體相似之方式製造。
圖16中的電子紙係使用扭轉球顯示系統之顯示裝置的範例。該扭轉球顯示系統係指將以黑白色著色之球形粒子各者配置在使用為顯示元件的第一電極層及第二電極層之間，並在該第一電極層及該第二電極層之間產生電位差以控制該等球形粒子之方位，使得顯示實施的方法。
設置在基材580上方的薄膜電晶體581具有底閘極結構。經由形成在絕緣層583、584、以及585中的接點孔將源極電極層或汲極電極層電性連接至第一電極層587。在第一電極層587及第二電極層588之間，設置包括黑色區域590a、白色區域590b之各球形粒子589，以及以圍繞黑色區域590a及白色區域590b之液體填充的洞594。該等球形粒子589各者的周圍設有填料595，諸如樹脂(參見圖16)。在圖16中，第一電極層587對應於像素電極，且第二電極層588對應於共同電極。將第二電極層588電性連接至與薄膜電晶體581設置在相同基材上的共同電位線。使用描述於上述實施例中的共同連接部，因此設置在基材596上的第二電極層588及該共同電位線可經由配置在基材對之間的導電粒子彼此電性連接。
在該情形中，使用具有約10μm至200μm直徑的微膠囊，其中將透明液體、正向充電白色微粒子、及負向充電黑色粒子裝入膠囊。在設置於該第一電極層及該第二電極層之間的該微膠囊中，當藉由該第一電極層及該第二電極層施加電場時，該等白色微粒子及該等黑色微粒子移至彼此相對之側，使得可顯示白色或黑色。使用此原理的顯示元件係電泳顯示元件，並通常稱為電子紙。電泳顯示元件的反射性高於液晶顯示元件的反射性，且因此不需要輔助光，電力消耗低、且顯示部可在昏暗處辨視。此外，即使當電力未供應至該顯示部時，可維持已顯示影像。因此，即使具有顯示功能的半導體裝置(其可能簡單地稱為顯示裝置或包括顯示裝置的半導體裝置)與電波源有相當距離，仍可儲存已顯示影像。
以此方式，高可靠性的電子紙可如半導體裝置似地製造。
此實施例可適當地組合描述於其他實施例中的任何結構而實作。
(實施例7)
在此實施例中，描述將實施例4至6所描述的任何顯示裝置包括為一部分的各電子器具。
使用描述於實施例1至3中的任何電晶體製造之各電子器具的範例包括攝影機，諸如視訊攝影機及數位相機、蛙鏡型顯示器、導航系統、音訊再生裝置(例如，汽車音訊組件或其他音訊組件)、電腦、遊戲機、可攜式資訊終端(例如，行動電腦、行動電話、可攜式遊戲機、以及電子書)、及設有記錄媒體的影像再生裝置(亦即，能重播記錄媒體，諸如數位多樣化光碟(DVD)，並配有可顯示影像之顯示裝置的裝置)等。此種電子器具的具體範例描繪於圖17A至17F中。
圖17A描繪根據本發明之一實施例的電視機，其包括外殼9101、支撐基座9102、顯示部9103、揚聲器部9104、及視訊輸入終端9105等。在此電視機的顯示部9103中，將與描述於實施例1至3之任一者中的電晶體相似之電晶體配置成矩陣。也可將該等電晶體施用至在外殼9101中的驅動器電路等。使用描述於實施例1至3之任一者中的該電晶體，可得到具有高可靠性的電視機。
圖17B描繪根據本發明之一實施例的電腦，其包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、及指標裝置9206等。在此電腦的顯示部9203中，將與描述於實施例1至3之任一者中的電晶體相似之電晶體配置成矩陣。也可將該等電晶體施用至在外殼9202中的驅動器電路等。使用描述於實施例1至3之任一者中的該電晶體，可得到具有高可靠性的電腦。
圖17C描繪根據本發明之一實施例的行動電話，其包括主體9401、外殼9402、顯示部9403、音訊輸入部9404、音訊輸出部9405、操作鍵9406、外部連接埠9407、及天線9408等。在此行動電話的顯示部9403中，將與描述於實施例1至3之任一者中的電晶體相似之電晶體配置成矩陣。也可將該等電晶體施用至在主體9401或外殼9402中的驅動器電路等。使用描述於實施例1至3之任一者中的該電晶體，可得到具有高可靠性的行動電話。
圖17D描繪根據本發明之一實施例的攝影機，其包括主體9501、顯示部9502、外殼9503、外部連接埠9504、遙控器接收部9505、影像接收部9506、電池9507、音訊輸入部9508、操作鍵9509、以及目鏡部9510等。在此攝影機的顯示部9502中，將與描述於實施例1至3之任一者中的電晶體相似之電晶體配置成矩陣。也可將該等電晶體施用至在主體9501或外殼9503中的驅動器電路等。使用描述於實施例1至3之任一者中的該電晶體，可得到具有高可靠性的攝影機。
圖17E描繪數位相框的範例。例如，在數位相框9600中，將顯示部9603併入外殼9601中。可將各種影像顯示在顯示部9603上。例如，顯示部9603可顯示由數位相機等拍攝的影像資料，如普通相框似地運作。
須注意數位相框9600設有操作部、外部連接終端(USB終端、可連接各種纜線，諸如USB纜線等，的終端)、及記錄媒體插入部。雖然可能將彼等設置在與該顯示部相同的表面上，針對數位相框9600的設計，將彼等設置在側表面或背表面上為佳。例如，將儲存由數位相機拍攝之影像資料的記憶體插入該數位相框的記錄媒體插入部中，因此可下載該影像資料並將其顯示在顯示部9603上。在此數位相框的顯示部9603中，將與描述於實施例1至3之任一者中的電晶體相似之電晶體配置成矩陣。也可將該等電晶體施用至在外殼9601中的驅動器電路等。使用描述於實施例1至3之任一者中的該電晶體，可得到具有高可靠性的數位相框。
數位相框9600可能具有能無線地傳輸及接收資料的組態。經由無線通訊，可下載期望影像資料以待顯示。
圖17F描繪行動電話9700，其包括外殼9701、顯示部9702、以及操作鍵9703。此外，當個人以他/她的手指等碰觸顯示部9702時，可實行操作，諸如通話或發信。在此行動電話的顯示部9702中，將與描述於實施例1至3之任一者中的電晶體相似之電晶體配置成矩陣。也可將該等電晶體施用至在外殼9701中之主體中的驅動器電路等。使用描述於實施例1至3之任一者中的該電晶體，可得到具有高可靠性的數位相框。
顯示部9702主要有三種螢幕模式。第一模式係主要用於顯示影像的顯示模式。第二模式係主要用於輸入資料的輸入模式，諸如文字。第三模式係顯示及輸入模式，其中將該顯示模式及該輸入模式之二模式組合。
例如，在通話或發信的情形中，選擇用於顯示部9702之主要用於輸入文字的文字輸入模式，使得可將顯示在螢幕上的文字輸入。在該情形中，將鍵盤或數字鈕顯示在顯示部9702的幾乎所有螢幕區域上為佳。
將包括用於偵測傾斜之感測器，諸如迴轉儀或加速度感測器，的偵測裝置設置在行動電話9700內側，在顯示部9702之螢幕上的顯示可藉由判斷行動電話9700的安裝方向(行動電話9700是否針對橫向模式或直立模式水平地或垂直地放置)而自動切換。
該等螢幕模式係藉由觸碰顯示部9702或操作外殼9701之操作鈕9703而切換。或者，該等螢幕模式可能取決於顯示在顯示部9702上的影像種類而切換。例如，當顯示於該顯示部上之影像的訊號係動畫資料訊號時，該螢幕模式切換至顯示模式。當該訊號係文字資料訊號時，該螢幕模式切換至輸入模式。
另外，在該輸入模式中，當藉由碰觸顯示部9702的輸入未於特定週期中實施時，當偵測到由顯示部9702中的光學感測器所偵測的訊號時，可能控制該螢幕模式以從該輸入模式切換至顯示模式。
顯示部9702的功能可能如同影像感測器。例如，掌紋、或指紋等的影像係在顯示部9702為手掌或手指碰觸時取得，因此可實施個人識別。另外，藉由將發射近紅外線之背光或感測光源設置在顯示部，可取得手指血管、手掌血管等的影像。
如上文所述，根據本發明之一實施例的半導體裝置有極廣泛的應用範圍，且該半導體裝置可施用至各種領域的電子器具。使用描述於實施例1至3之任一者中的該電晶體，可提供具有高可靠性的電子器具。
本申請案基於2009年9月2日向日本特許廳申請的日本專利申請案編號第2009-202449號，該專利之教示全文以提及之方式併入本文中。
100、580、596．．．基材
102．．．閘極電極層
104．．．閘極絕緣膜
106．．．半導體膜
108．．．半導體層
110．．．碳化物膜
112．．．碳化物層
114．．．導電膜
115a、115b．．．低電阻層
116a．．．源極電極層
116b．．．汲極電極層
117．．．光阻遮罩
118．．．凹部
120、130、131、140、141、150．．．電晶體
121．．．保護絕緣層
581、4010、4011、4509、4510．．．薄膜電晶體
583、584、4020、4021、4032、4033．．．絕緣層
587、4517．．．第一電極層
588、4513．．．第二電極層
589．．．球形粒子
590a．．．黑色區域
590b．．．白色區域
594．．．洞
595、4507．．．填料
4001、4501．．．第一基材
4002、4502．．．像素部
4003、4503a、4503b．．．訊號線驅動器電路
4004、4504a、4504b．．．掃描線驅動器電路
4005、4505．．．密封劑
4006、4506．．．第二基材
4008．．．液晶層
4013．．．液晶元件
4015、4515．．．連接終端電極
4016、4516．．．終端電極
4018、4518a、4518b．．．FPC
4019、4519．．．各向異性導電膜
4030．．．像素電極層
4031．．．相對電極層
4035．．．圓柱分隔器
4511．．．發光元件
4512．．．電致發光層
4520．．．分隔
9101、9202、9402、9503、9601、9701．．．外殼
9102．．．支撐基座
9103、9203、9403、9502、9603、9702．．．顯示部
9104．．．揚聲器部
9105．．．視訊輸入終端
9201、9401、9501．．．主體
9204．．．鍵盤
9205、9407、9504．．．外部連接埠
9206．．．指標裝置
9404、9508．．．音訊輸入部
9405．．．音訊輸出部
9406、9509、9703．．．操作鍵
9408．．．天線
9505．．．遙控器接收部
9506．．．影像接收部
9507．．．電池
9510．．．目鏡部
9600．．．數位相框
9700．．．行動電話
Lb．．．碳化物層的長度
Lc．．．半導體層的長度
Wb．．．碳化物層的寬度
Wc．．．半導體層的寬度
Wd．．．源極電極層及汲極電極層的寬度
在該等隨附圖式中：
圖1A至1C描繪根據實施例1之電晶體的結構；
圖2A及2B描繪根據實施例1之電晶體的結構；
圖3A及3B各者描繪根據實施例1之電晶體的結構；
圖4A及4B描繪使用在模擬中的模型；
圖5A及5B顯示藉由模擬得到之氫擴散係數的計算結果；
圖6A至6D描繪根據實施例1之電晶體製造方法的範例；
圖7A及7B描繪根據實施例1之電晶體製造方法的範例；
圖8描繪根據實施例1之電晶體的結構；
圖9A至9C描繪根據實施例2之電晶體的結構；
圖10A至10D描繪根據實施例2之電晶體製造方法的範例；
圖11A至11C描繪根據實施例3之電晶體的結構；
圖12A至12E描繪根據實施例3之電晶體製造方法的範例；
圖13A及13B描繪根據實施例3之電晶體的結構；
圖14A-1、14A-2、以及14B描繪根據實施例4之半導體裝置的範例；
圖15A及15B描繪根據實施例5之半導體裝置的範例；
圖16描繪根據實施例6之半導體裝置的範例；以及
圖17A至17F描繪根據實施例7之半導體裝置的範例。
100．．．基材
102．．．閘極電極層
104．．．閘極絕緣膜
108．．．半導體層
112．．．碳化物層
116a．．．源極電極層
116b．．．汲極電極層
120．．．電晶體

Claims (17)

  1. 一種半導體裝置，包含：在基材上方之閘極電極層；在該閘極電極層上方之閘極絕緣膜；在該閘極絕緣膜上方之半導體層，該半導體層與該閘極電極層重疊；在該半導體層上方並與其接觸之含有氫的碳化物層；源極電極層，電性連接至該半導體層；以及汲極電極層，電性連接至該半導體層。
  2. 如申請專利範圍第1項的半導體裝置，其中該源極電極層在該半導體層上方並與其接觸；且其中該汲極電極層在該半導體層上方並與其接觸。
  3. 一種半導體裝置，包含：在基材上方之閘極電極層；在該閘極電極層上方之閘極絕緣膜；在該閘極絕緣膜上方之半導體層；源極電極層，電性連接至該半導體層；汲極電極層，電性連接至該半導體層；以及與該半導體層、該源極電極層、以及該汲極電極層接觸之含有氫的碳化物層。
  4. 一種半導體裝置，包含：在基材上方之閘極電極層；在該閘極電極層上方之閘極絕緣膜；在該閘極絕緣膜上方之源極電極層； 在該閘極絕緣膜上方之汲極電極層；在該源極電極層、該汲極電極層、以及該閘極電極層上方之半導體層；在該半導體層上方並與其接觸之含有氫的碳化物層，且其中該閘極絕緣膜插入該閘極電極層及該半導體層之間。
  5. 如申請專利範圍第1、3及4項中任一項的半導體裝置，另外包含有包括該半導體層之材料的第一層及包括該半導體層之材料的第二層，其中該第一層插入於該半導體層及該源極電極層之間，其中該第一層及該源極電極層之間的接觸電阻低於該半導體層及該源極電極層之間的接觸電阻，其中該第二層插入於該半導體層及該汲極電極層之間，且其中該第二層及該汲極電極層之間的接觸電阻低於該半導體層及該汲極電極層之間的接觸電阻。
  6. 如申請專利範圍第1、3及4項中任一項的半導體裝置，另外包含有包括該半導體層之材料的第一層及包括該半導體層之材料的第二層，其中該第一層插入於該半導體層及該源極電極層之間，其中該第一層的電阻低於該半導體層的電阻， 其中該第二層插入於該半導體層及該汲極電極層之間，且其中該第二層的電阻低於該半導體層的電阻。
  7. 如申請專利範圍第1、3及4項中任一項的半導體裝置，其中該碳化物層包含選自以碳化矽、碳化氮矽、碳化鍺、n-型碳化矽、以及p-型碳化矽組成之群組的材料。
  8. 如申請專利範圍第1、3及4項中任一項的半導體裝置，其中該半導體層包括銦、鋅、以及鎵之至少一者。
  9. 一種用於製造半導體裝置的方法，包括下列步驟：將閘極電極層形成在基材上方；將閘極絕緣膜形成在該閘極電極層上方；將半導體層形成在該閘極絕緣膜上方，以與該閘極電極層重疊；將碳化物層形成在該半導體層上方；形成源極電極層，以電性連接至該半導體層；以及形成汲極電極層，以電性連接至該半導體層，其中該碳化物層含有氫。
  10. 如申請專利範圍第9項之用於製造該半導體裝置的方法，另外包含下列步驟：形成碳化物膜，以覆蓋該半導體層；蝕刻該碳化物膜，以形成該碳化物層； 將導電膜形成在該碳化物層及該半導體層上方；以及蝕刻該導電膜，以形成該源極電極層及該汲極電極層。
  11. 一種用於製造半導體裝置的方法，包括下列步驟：將閘極電極層形成在基材上方；將閘極絕緣膜形成在該閘極電極層上方；將半導體層形成在該閘極絕緣膜上方，以與該閘極電極層重疊；形成源極電極層，以電性連接至該半導體層；形成汲極電極層，以電性連接至該半導體層；以及形成碳化物膜，以覆蓋該半導體層、該源極電極層、以及該汲極電極層，其中該碳化物層含有氫。
  12. 如申請專利範圍第11項之用於製造該半導體裝置的方法，另外包含下列步驟：將導電膜形成在該半導體層上方；以及蝕刻該導電膜，以形成該源極電極層及該汲極電極層。
  13. 一種用於製造半導體裝置的方法，包括下列步驟：將閘極電極層形成在基材上方；將閘極絕緣膜形成在該閘極電極層上方；將源極電極層形成在該閘極絕緣膜上方； 將汲極電極層形成在該閘極絕緣膜上方；將半導體層形成在該源極電極層及該汲極電極層上方；將碳化物層形成在該半導體層上方；且其中該閘極絕緣膜被插入於該閘極電極層及該半導體層之間，其中該碳化物層含有氫。
  14. 如申請專利範圍第13項之用於製造該半導體裝置的方法，另外包含下列步驟：將導電膜形成在該閘極絕緣膜上方；蝕刻該導電膜，以形成該源極電極層及該汲極電極層；形成碳化物膜，以覆蓋該半導體層；以及蝕刻該碳化物膜，以形成該碳化物層。
  15. 如申請專利範圍第1、3及4項中任一項的半導體裝置，其中該半導體層、該源極電極層及該汲極電極層係被該碳化物膜覆蓋。
  16. 如申請專利範圍第1、3及4項中任一項的半導體裝置，其中該半導體層包括氧化物半導體材料。
  17. 如申請專利範圍第1、3及4項中任一項的半導體裝置，其中該碳化物層包含選自以碳化氮矽、碳化鍺、n-型 碳化矽、以及p-型碳化矽組成之群組的材料。
TW099127119A 2009-09-02 2010-08-13 包含電晶體之半導體裝置及半導體裝置之製造方法 TWI509802B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009202449 2009-09-02

Publications (2)

Publication Number Publication Date
TW201121050A TW201121050A (en) 2011-06-16
TWI509802B true TWI509802B (zh) 2015-11-21

Family

ID=43623500

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099127119A TWI509802B (zh) 2009-09-02 2010-08-13 包含電晶體之半導體裝置及半導體裝置之製造方法

Country Status (4)

Country Link
US (1) US8450735B2 (zh)
JP (1) JP5663242B2 (zh)
TW (1) TWI509802B (zh)
WO (1) WO2011027649A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104733540B (zh) 2009-10-09 2019-11-12 株式会社半导体能源研究所 半导体器件
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
TWI450397B (zh) * 2011-09-23 2014-08-21 Hon Hai Prec Ind Co Ltd 薄膜電晶體
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6384822B2 (ja) * 2013-11-07 2018-09-05 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ及びその製造方法
CN104157701B (zh) * 2014-09-02 2017-09-01 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及结构
CN106158976A (zh) * 2015-04-24 2016-11-23 群创光电股份有限公司 显示装置
WO2017187486A1 (ja) * 2016-04-25 2017-11-02 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
US11764308B2 (en) * 2020-02-18 2023-09-19 Sakai Display Products Corporation Thin-film transistor and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060118869A1 (en) * 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US20080093703A1 (en) * 2006-10-19 2008-04-24 International Business Machines Corporation Electrical fuse and method of making
US20090180045A1 (en) * 2008-01-15 2009-07-16 Samsung Electronics Co., Ltd. Display substrate having quantum well for improved electron mobility and display device including the same

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862234A (en) 1986-11-29 1989-08-29 Sharp Kabushiki Kaisha Thin-film transistor
GB2220792B (en) 1988-07-13 1991-12-18 Seikosha Kk Silicon thin film transistor and method for producing the same
JPH0227771A (ja) * 1988-07-15 1990-01-30 Sumitomo Metal Ind Ltd 薄膜半導体素子
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP3340782B2 (ja) * 1993-03-15 2002-11-05 株式会社東芝 薄膜半導体素子
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09203908A (ja) * 1996-01-25 1997-08-05 Furontetsuku:Kk 液晶表示装置用薄膜トランジスタおよび液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7495644B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5172178B2 (ja) 2007-03-15 2013-03-27 三菱電機株式会社 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US20090076322A1 (en) * 2007-09-13 2009-03-19 Atsushi Matsunaga Capsule endoscope
JP5101387B2 (ja) 2007-09-13 2012-12-19 富士フイルム株式会社 カプセル型内視鏡
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
KR101213708B1 (ko) 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060118869A1 (en) * 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US20080093703A1 (en) * 2006-10-19 2008-04-24 International Business Machines Corporation Electrical fuse and method of making
US20090180045A1 (en) * 2008-01-15 2009-07-16 Samsung Electronics Co., Ltd. Display substrate having quantum well for improved electron mobility and display device including the same

Also Published As

Publication number Publication date
WO2011027649A1 (en) 2011-03-10
US8450735B2 (en) 2013-05-28
US20110049518A1 (en) 2011-03-03
JP5663242B2 (ja) 2015-02-04
JP2011077509A (ja) 2011-04-14
TW201121050A (en) 2011-06-16

Similar Documents

Publication Publication Date Title
TWI509802B (zh) 包含電晶體之半導體裝置及半導體裝置之製造方法
KR102103373B1 (ko) 반도체 장치
TWI475692B (zh) 半導體裝置
KR102246529B1 (ko) 반도체 장치
KR102420689B1 (ko) 반도체 장치
TWI557906B (zh) 半導體裝置及其製造方法
TWI647849B (zh) 半導體裝置
TWI579927B (zh) 半導體裝置的製造方法
KR20100045922A (ko) 반도체 장치 및 그 제작 방법
TW201131781A (en) Semiconductor device
TWI600156B (zh) 半導體裝置
US10283645B2 (en) Semiconductor device and method for manufacturing same