JP6192798B2 - ニューラルネットワーク装置、ニューラルネットワークシステム、集積回路、及びicチップ - Google Patents

ニューラルネットワーク装置、ニューラルネットワークシステム、集積回路、及びicチップ Download PDF

Info

Publication number
JP6192798B2
JP6192798B2 JP2016251179A JP2016251179A JP6192798B2 JP 6192798 B2 JP6192798 B2 JP 6192798B2 JP 2016251179 A JP2016251179 A JP 2016251179A JP 2016251179 A JP2016251179 A JP 2016251179A JP 6192798 B2 JP6192798 B2 JP 6192798B2
Authority
JP
Japan
Prior art keywords
transistor
wiring
electrically connected
capacitor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016251179A
Other languages
English (en)
Other versions
JP2017130195A (ja
Inventor
池田 隆之
隆之 池田
黒川 義元
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017130195A publication Critical patent/JP2017130195A/ja
Application granted granted Critical
Publication of JP6192798B2 publication Critical patent/JP6192798B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • G11C27/024Sample-and-hold arrangements using a capacitive memory element
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065Analogue means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Neurology (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Memory System (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本出願は、例えば、アナログ電位を記憶できる電子装置を開示する。
機械学習の1つとして、ニューラルネットワーク(人工ニューラルネットワークとも呼ぶ
。)が挙げられる。ニューラルネットワークを構成する場合、例えば、アナログ回路を用
いた回路構成が提案されている(例えば、特許文献1、2)。
特開平5−12466号公報 特開平6−187472号公報
課題は、例えば、新規な電子装置及びその動作方法の提供である。
本発明の一形態は、第1回路と、第2回路と、第1乃至第6配線と、を有し、第1回路は
第1トランジスタ、第2トランジスタ、及び容量素子を有し、第2回路は第3トランジス
タを有し、第1トランジスタのゲートは第1配線と電気的に接続され、第1トランジスタ
の第1端子は第2配線と電気的に接続され、第1トランジスタの第2端子は第2トランジ
スタのゲートと電気的に接続され、容量素子の第1端子は第3配線と電気的に接続され、
容量素子の第2端子は第2トランジスタのゲートと電気的に接続され、第2トランジスタ
の第1端子は第4配線と電気的に接続され、第3トランジスタのゲートは第3配線と電気
的に接続され、第3トランジスタの第1端子は第5配線と電気的に接続され、第2トラン
ジスタの第2端子は、第6配線と電気的に接続され、第3トランジスタの第2端子は、第
6配線と電気的に接続されている電子装置である。
上記の形態の電子装置は、第4配線に流れる電流と、第5配線に流れる電流との少なくと
も一を用いて、第2トランジスタのゲートの電位の修正量を算出する機能を有していても
よい。また、上記の形態において、第1トランジスタのチャネル形成領域は、酸化物半導
体で形成されていてもよい。
本明細書等において、XとYとが接続されていると記載されている場合は、XとYとが電
気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直
接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定
の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示され
た接続関係以外のものも、図又は文章に記載されているものとする。X、Yは、対象物(
例えば、装置、素子、回路、配線、電極、端子、導電膜、層など)であるとする。
トランジスタは、ゲート、ソース、及びドレインと呼ばれる3つの端子を有する。ゲート
は、トランジスタの導通状態を制御する制御ノードとして機能するノードである。ソース
又はドレインとして機能する2つの入出力ノードは、トランジスタの型及び各端子に与え
られる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。また、本明細書等では、ゲート以外の2つの端子を第1端子、第2端子と呼ぶ場合が
ある。
ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不
純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えるこ
とが可能である。
電圧は、ある電位と、基準の電位(例えば接地電位(GND)又はソース電位)との電位
差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお、
電位とは相対的なものである。よって、GNDと記載されていても、必ずしも0Vを意味
しない場合もある。
本明細書等において、「第1」、「第2」、「第3」などの序数詞は、順序を表すために
使用される場合がある。又は、構成要素の混同を避けるために使用する場合があり、この
場合、序数詞の使用は構成要素の個数を限定するものではなく、順序を限定するものでも
ない。また、例えば、「第1」を「第2」又は「第3」に置き換えて、発明の一形態を説
明することができる。
本明細書等の記載に関するその他の事項を実施の形態5に付記している。
本発明の一形態により、新規な電子装置を提供すること、又は新規な電子装置の動作方法
を提供することができる。又は、本発明の一形態により、電子装置の小型化が、又は電子
装置の低消費電力化が実現できる。例えば、本発明の一形態は、機械学習のためのコンピ
ューティングシステムに適用することができる。本発明の一形態は、典型的には、重みを
アナログ値で入力し、かつ該アナログ値を記憶する電子装置である。
複数の効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、
必ずしも、例示した効果の全てを有する必要はない。また、本発明の一形態について、上
記以外の課題、効果、及び新規な構造については、本明細書の記載及び図面から自ずと明
らかになるものである。
電子装置の構成例を示すブロック図。 電子装置の構成例を示すブロック図。 A:人工ニューラルアレイ(ANA)の構成例を示す回路図。B:ANAが有する回路の構成例を示す回路図。 メモリセルの構成例を示す回路図。 A:電子装置の構成例を示すブロック図。B:配線スイッチの構成例を示す回路図。 A:電子部品の作製方法例を示すフローチャート。B:電子部品の構成例を示す斜視模式図。 A−H:電子機器の構成例を示す図。 A:トランジスタの構成例を示す上面図。B:図8AのA1−A2線断面図。C:図8AのA3−A4線断面図。 A:図8Bの部分拡大図。B:トランジスタのエネルギーバンド図。 A:トランジスタの構成例を示す上面図。B:図10AのA1−A2線断面図。C:図10AのA3−A4線断面図。 A:トランジスタの構成例を示す上面図。B:図11AのA1−A2線断面図。C:図11AのA3−A4線断面図。 A:トランジスタの構成例を示す上面図。B:図12AのA1−A2線断面図。C:図12AのA3−A4線断面図。D:図12Bの部分拡大図。 A:トランジスタの構成例を示す上面図。B:図13Aのy1−y2線断面図。C:図13Aのx1−x2線断面図。D:図13Aのx3−x4線断面図。 A、B:電子装置の構成例を示す断面図。 A−D:トランジスタの構成例を示す断面図。
以下に、本発明の実施の形態を説明する。ただし、本発明の一形態は、以下の説明に限定
されず、本発明の趣旨その範囲から逸脱することなくその形態及び詳細を様々に変更し得
ることは、当業者であれば容易に理解される。したがって、本発明の一形態は、以下に示
す実施の形態の記載内容に限定して解釈されるものではない。
以下に示される複数の実施の形態は適宜組み合わせることが可能である。また1の実施の
形態中に、複数の構成例(作製方法例、動作方法例等も含む。)が示される場合は、互い
構成例を適宜組み合わせること、及び他の実施の形態に記載された1又は複数の構成例と
適宜組み合わせることも可能である。
図面において、同一の要素又は同様な機能を有する要素、同一の材質の要素、あるいは同
時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する
場合がある。
また、同じ符号をもつ要素が複数ある場合、互いの要素を区別する必要があるときには、
符号に”[1]”、”_1”、”_2”、”[i、j]”等の識別用の符号を付記して記
載する場合がある。例えば、複数の配線WLを個々に区別する場合、アドレス番号(行番
号)を利用して、第2行の配線WLを配線WL[2]と記載する場合がある。また、特定
の行や列を対象としない場合は、配線WLのみと記載する。
本明細書において、例えば、高電源電位VDDを、電位VDD、VDD等と省略して記載
する場合がある。これは、他の構成要素(例えば、信号、電圧、回路、素子、電極、配線
等)についても同様である。
〔実施の形態1〕
ニューラルネットワークは、神経回路網をモデルにした情報処理システムである。ニュー
ラルネットワークのモデルの1つとして、例えば、人工ニューロンが階層化された階層型
ネットワーク構造が挙げられる。人工ニューロンは複数の入力を受け取り、1又は複数の
出力を生成する。人工ニューロンは、各入力ノードに対してシナプスの信号伝達効率に相
当する重みと、神経細胞の膜電位に相当するしきい値が設定される。重みとしきい値によ
って、複数の入力信号から1の出力値を求めている。典型的には、人工ニューロンでは、
全ての入力値と重みとの積の総和(加重和、又は積和)が求められ、加重和からしきい値
を引いた値が算出され、この値を入力とする伝達関数(例えば、ステップ関数やシグモイ
ド関数)によって出力値が決定される。該出力値は次の階層の人工ニューロンの入力値と
なる。教師有り学習では、出力値と教師信号とを比較して、その誤差から重みの修正量を
計算し、重みを修正することが行われる。重みとしきい値の両方を修正する場合もある。
人工ニューロンの入力信号の値は、”0”か”1”かの離散値(デジタル値)ではなく、
連続値(アナログ値)であることが望ましい。そのため、人工ニューロンの入力信号をア
ナログ信号とし、人工ニューロンでは、アナログ信号のままで入力信号を処理することが
効率がよい。例えば、人工ニューロンをデジタル処理回路とする場合、特定の重みを小さ
くする(他の神経細胞のシナプスの結合を弱めることに相当する。)、又は、計算結果が
局所解になった際に、局所解から抜け出して正しい解に収束させる、などを行うには、複
雑な回路が必要になる。そのため、電子装置のサイズが大きくなり、また消費電力の増大
にも繋がる。
また、アナログ値(重み、しきい値)を保持するための記憶手段に、SRAM(スタティ
ック・ランダム・アクセス・メモリ)、DRAM(ダイナミック・ランダム・アクセス・
メモリ)、フラッシュメモリ等のメモリを用いることが可能であるが、次のような問題が
ある。SRAMを用いる場合は、アナログ値をデジタル値に変換するためのアナログデジ
タルコンバータが必要となる。フラッシュメモリは、アナログ値の書き込み制御が難しく
、また、書き換え回数に上限がある。DRAMは動作原理上書換え回数の制限はないが、
アナログ値の保持には頻繁なリフレッシュが必要なため、消費電力が増大してしまう。ま
た、保持容量からの電荷のリークの影響を小さくするため保持容量を大きくすると、書き
込み回路の消費電力が増大してしまう。
本実施の形態では、機械学習のためのコンピューティングシステムに適用できる電子装置
について説明する。典型的には、重みとしきい値をアナログ値で記憶することが可能な電
子装置を開示する。図1は、電子装置の構成例を示すブロック図である。
<<電子装置>>
図1に示す電子装置100は、人工ニューラルアレイ(ANA)111、行デコーダ11
2、列デコーダ113、入力回路114、出力回路115、アナログ信号処理回路116
、及びメモリ130を有する。電子装置100を人工ニューラルネットワーク装置、人工
ニューラルネットワークと呼んでもよい。
ANA111は、複数の回路10、11、複数の配線WW、WB、DL、RB、及び1本
の配線RDを有する。回路10は、n行m列のアレイ状に配列されている。回路11はn
行1列のアレイ状に配列されている。ここで、nは1よりも大きい整数であり、mは0よ
りも大きい整数である。回路10の配列に合わせて、n本の配線WW、DL、及びm本の
配線WB、RBが設けられている。回路10[i,j](iは、1よりも大きくn以下の
整数であり、jは、0よりも大きくm以下の整数である。)は、配線WW[i]、WB[
j]、DL[i]、RB[j]と電気的に接続される。回路11[j]は配線DL[j]
、RDと電気的に接続されている。回路10は、人工ニューラルネットワークの基本単位
となる人工ニューロンである。
行デコーダ112にはn本の配線WWが電気的に接続され、列デコーダ113にはm本の
配線WBが電気的に接続されている。行デコーダ112、列デコーダ113は、回路10
に重み又はしきい値を書き込むための周辺回路である。
データDINは、ANA111が処理する入力データである。ここでは、データDINは
アナログ電圧信号であり、データDINの電圧値が、ANA111への入力値に対応する
。データDINは、入力回路114によって、ANA111に書き込まれる。入力回路1
14には、n本の配線DLが電気的に接続されている。
なお、電子装置100は、例えば、配線DL[1]乃至配線DL[n−1]のそれぞれに
データを入力し、かつ、配線DL[n]に、しきい値に応じたアナログデータを入力して
、加重和からしきい値を引く計算を行う構成としてもよい。このとき、この構成を実現す
るために、しきい値を保持する回路10[n,1]乃至回路10[n,m]を、1行目乃
至n−1行目に有する回路と異なる回路構成にしてもよい。また、例えば、配線DL[1
]乃至配線DL[n]のそれぞれにデータが入力され、出力回路115にしきい値を保持
して、出力回路115において、加重和からしきい値を引く計算を行う構成としてもよい
出力回路115は、ANA111からデータを読み出すための回路である。出力回路11
5は、m本の配線RB及び配線RDを経て入力されたアナログ信号を演算処理して、デー
タDOUTを生成する。データDOUTは電子装置100のアナログ出力信号である。つ
まり、出力回路115はアナログ信号処理回路である。
アナログ信号処理回路116は教師信号から学習信号を生成するための回路である。図中
の信号TCが教師信号である。学習信号とは、電子装置100の出力信号と教師信号とを
比較することによって得られる値を持つ信号である。ここでは、アナログ信号処理回路1
16が生成する学習信号は、データDOUTと信号TCとを用いて計算される値を持つ信
号である。また、アナログ信号処理回路116は、学習信号に基づいて、重みの修正量を
算出する。算出された修正量はアナログ値のままメモリ130に記憶される。メモリ13
0に記憶されている修正量は、次回の学習を行ったときの修正量の演算に用いられる。
つまり、1回の学習ごとに、アナログ信号処理回路116は学習信号と前回の学習で得ら
れた修正量とをアナログ演算して、修正量を得る。得られた修正量を元に、回路10で記
憶している重みを更新する。重みの更新は、まず、行デコーダ112、列デコーダ113
を動作し、回路10で記憶している重み(重みWpv)を、配線RBを経て出力回路11
5に書き出す。出力回路115では、読み出した重みWpvに修正量を加えた新たな重み
(重みWnw)を算出する。重みWnwは、列デコーダ113に送られる。行デコーダ1
12、列デコーダ113によって、対象の回路10に重みWnwが書き込まれる。
前回の学習で得られた修正量は、重みWnwの算出に必須ではないが、使用すると収束が
早まる。重みWnwの算出に前回の学習で得られた修正量を使用しない場合は、メモリ1
30を有しない電子装置101(図2)で人工ニューラルネットワーク装置を構成しても
よい。
なお、電子装置100、101において、配線DLを行デコーダ112で制御することも
可能である。この場合は、行デコーダ112に配線DLを電気的に接続すればよい。
メモリ130は、メモリセルアレイ131、行デコーダ132及び列デコーダ133を有
する。メモリセルアレイ131は、複数のメモリセル30、複数の配線WL、BLを有す
る。
メモリセル30はp行q列のアレイ状に配列されている。p及びqは1以上の整数である
。メモリセル30の配列に合わせて、p本の配線WL、q本の配線BLが設けられている
。メモリセル30は、1の配線WL、BLと電気的に接続されている。配線WLはワード
線であり、行デコーダ132に電気的に接続されている。配線BLはビット線であり、列
デコーダ133に電気的に接続されている。行デコーダ132、列デコーダ133によっ
て、メモリセルアレイ131に対するデータの書き込み及び読み出しが行われる。
<ANA>
図3Aは、ANA111の回路構成例を示す。回路10は、ノードSN1、トランジスタ
M1、M2、及び容量素子C1を有する。回路11はトランジスタM3を有する。
(回路10)
ノードSN1は保持ノードである。ノードSN1の電位が、回路10で記憶している重み
に相当する。容量素子C1はノードSN1の電位を保持するための保持容量である。容量
素子C1の第1端子は配線DLと、第2端子はノードSN1と電気的に接続されている。
トランジスタM1のゲートは配線WWと、第1端子は配線WBと、第2端子はノードSN
1と電気的に接続されている。トランジスタM1のオン、オフは配線WWにより制御され
る。トランジスタM1はノードSN1と配線WWとの電気的接続又は非接続を制御する。
トランジスタM2のゲートはノードSN1と、第1端子は配線RBと、第2端子は電位V
NNを供給する電源線(VNN線)と電気的に接続されている。
重みを回路10に書き込む場合は、まず、列デコーダ113によって、重みの値に相当す
る電圧値を持つアナログデータ(重みデータ)を配線WBに書き込む。次いで、行デコー
ダ112によってトランジスタM1をオンにすることで、配線WBに書き込まれた重みデ
ータがノードSN1に書き込まれる。
重みを回路10から読み出す場合は、入力回路114によって配線DLの電位を上昇させ
る。配線DLの電位の上昇に伴い、ノードSN1の電位も上昇する。トランジスタM2の
オン電流(ソースドレイン間電流)が流れ、配線RBの電位が変化する。出力回路115
において、配線RBの電位を検出することで、重みの値を得ることができる。
(回路11)
回路11は、回路10からトランジスタM1と容量素子C1を省いた回路構成を有する。
トランジスタM3はトランジスタM2と同様のデバイス構造をもつトランジスタとするこ
とができる。トランジスタM3のゲートは配線DLと、第1端子は配線RDと、第2端子
はVNN線と電気的に接続されている。
<<電子装置の動作例>>
図1、図3Aを用いて、電子装置100の動作方法例を説明する。
学習を行う(データDINを入力する)前に、ANA111から配線RBを流れる電流I
RB0=βWを読み出し、出力回路115で保持する。βは係数であり、WはノードS
N1の電位Vに依存するアナログ電圧である。なお、各回路10の重みの初期値はラン
ダムでもよいので、電流IRB0の読み出しの前に、重みの初期値の書き込みは行わなく
てもよいし、電流IRB0を読み出す前に、事前に、重みの初期値を各回路10に書き込
んでもよい。
次に、学習を行うためデータDINを入力回路114に入力する。入力回路114は、各
行の配線DLに入力値に対応するアナログ電位Vを書き込む。配線RBには電流IRB
=β(X+W)が流れ、配線RDには電流IRD1=βXが流れる。ここで、Xは
、アナログ電位Vに依存するアナログ電圧である。
出力回路115において、配線RB[i]を流れる電流の差ΔIRB1[i]=IRB1
[i]―IRD1―IRB0[i]を算出し、m本の配線RBのΔIRB1の総和をとる
。これにより、2βΣWXの電流に相当する値が得られる。出力回路115において、電
流の差を計算する回路には、例えば、オペアンプなど一般的なものを使うことができる。
ステップ関数やシグモイド関数等の伝達関数に相当する回路には、例えば、インバータ回
路やコンパレータ回路を使うことができる。インバータ回路を用いる場合、伝達関数の微
分の計算は、インバータ回路に流れる電流を用いて行うことができる。
次に、上述したように、重みの修正量を算出し、回路10に修正した重みを書き込む。
回路10において、ノードSN1からのリーク電流(典型的には、容量素子C1、トラン
ジスタM1、M2からのリーク電流)を十分に低減できれば、回路10が非学習時(学習
終了後)、ノードSN1の電位の変動を抑えることができる。したがって、この期間は、
行デコーダ112、列デコーダ113、入力回路114、出力回路115の動作を停止す
ることができるので、電子装置100の消費電力の低減を図ることができる。
ノードSN1の電位変動リーク電流の1つの要因は、オフ状態のトランジスタM1のソー
スドレイン間のリーク電流(オフ電流)である。金属酸化物を半導体に用いたトランジス
タ(OSトランジスタ、酸化物半導体トランジスタ)はオフ電流が極めて小さいという特
性を有するので、トランジスタM1に好適である。
酸化物半導体のバンドギャップは3.0eV以上であるため、OSトランジスタは熱励起
によるリーク電流が小さく、また上掲のようにオフ電流が極めて小さい。OSトランジス
タのチャネル形成領域は、インジウム(In)及び亜鉛(Zn)の少なくとも一方を含む
酸化物半導体であることが好ましい。このような酸化物半導体としては、In−M−Zn
酸化物(元素Mは、例えばAl、Ga、Y又はSn)が代表的である。電子供与体(ドナ
ー)となる水分又は水素等の不純物を低減し、かつ酸素欠損も低減することで、酸化物半
導体をi型(真性半導体)にする、あるいはi型に限りなく近づけることができる。ここ
では、このような酸化物半導体は高純度化された酸化物半導体と呼ぶことができる。高純
度化された酸化物半導体を適用することで、チャネル幅で規格化されたOSトランジスタ
のオフ電流を数yA/μm以上数zA/μm以下程度に低くすることができる。OSトラ
ンジスタ、及び酸化物半導体については、実施の形態3、及び実施の形態5で説明する。
電子装置100の学習中は、ノードSN1で保持するアナログ電位は頻繁に更新されるが
、半導体にシリコンを用いたトランジスタ(Siトランジスタ)をトランジスタM1に用
いた場合は、学習中でも回路10のリフレッシュが必要となる。これに対して、トランジ
スタM1にOSトランジスタを用いた場合は、ノードSN1の電位変動が抑制されるので
、回路10のリフレッシュの必要がない。
OSトランジスタは、Siトランジスタに比べて、ソースドレイン間に印加できる電圧や
ソースゲート間に印加できる電圧の上限が高い(耐圧に優れている)。よって、トランジ
スタM1、M2をOSトランジスタとすることで、ノードSN1でより高い電圧を保持さ
せることができるため、配線WW、DL等に印加する電圧を高くすることができる。
回路10の変形例を図3Bに示す。図3Bの回路13は、トランジスタM1に代えてバッ
クゲートを有するトランジスタM4が設けられている。トランジスタM4もトランジスタ
M1と同様に、OSトランジスタであることが好ましい。トランジスタM4のバックゲー
トの電位を制御することで、トランジスタM4のしきい値電圧を変化させることができる
。そのため、例えば、トランジスタM4のリーク電流を変化させることができる。トラン
ジスタM4のバックゲートの電位の制御は、回路13毎に行ってもよいし、ANA111
を複数のブロックに分けて、ブロック毎に行ってもよい。
非学習時にトランジスタM4のリーク電流が増えると、ノードSN1の電位が低下する。
これはシナプスの結合が弱くなることに相当する。
学習中に、トランジスタM4のリーク電流が増えると、回路13に正しい重みが書き込ま
れない。特に、ニューラルネットワークの教師あり学習(バックプロパゲーションという
場合がある)では、計算結果が局所解になりやすいため、適宜トランジスタM4のリーク
電流を増やすことで、局所解を抜け出して、正しい解に収束することができる場合がある
。つまり、電子装置100には、局所解を抜け出して正しい解に収束するための大規模な
回路を設ける必要がないため、電子装置100の小型化ができる。又は、電子装置100
の低消費電力化ができる。
トランジスタM4のリーク電流を変える方法は、バックゲートの電位の制御に限らない。
例えば、紫外線の照射によって、トランジスタM4のリーク電流を増やすことができる。
これは、トランジスタM1でも同様である。
図4に、メモリセル30に好適なメモリセルの回路構成例を示す。図4Aに示すメモリセ
ル31は、トランジスタM31、M35、容量素子C2、ノードSN2を有する。メモリ
セル31は2つのトランジスタを有するゲイン型セルである。メモリセル31は原理的に
書き換え回数の制約はなく、かつアナログ電位を記憶することが可能なメモリ回路である
ノードSN2はデータに対応する電位を保持するノードであり、容量素子C2はノードS
N2の電位を保持するための保持容量である。トランジスタM31は書き込みトランジス
タである。トランジスタM31をオンとすることで、ノードSN2にデータが書き込まれ
る。トランジスタM35は読み出しトランジスタであり、ゲートがノードSN2と電気的
に接続されている。
図4Bに示すメモリセル32は、メモリセル31の変形例である。トランジスタM31に
代えてバックゲートを有するトランジスタM32が設けられている。図4Cに示すメモリ
セル33はメモリセル31の変形例であり、トランジスタM31に代えてバックゲートを
有するトランジスタM33が設けられている。トランジスタM33のバックゲートはゲー
トと電気的に接続されているが、バックゲートをソース又はドレインと電気的に接続して
もよい。
トランジスタM31乃至トランジスタM33は、オフ電流が極めて小さいOSトランジス
タであることが好ましい。これにより、メモリセル31乃至メモリセル33の保持時間を
長くすることができる。メモリセル31乃至メモリセル33において、トランジスタM3
5はpチャネル型トランジスタであるが、nチャネル型トランジスタとしてもよい。nチ
ャネル型トランジスタの場合、トランジスタM35はOSトランジスタであってもよいし
、Siトランジスタでもよい。
図4Dに示すメモリセル34は、3つのトランジスタを有するゲイン型セルである。メモ
リセル34もメモリセル31と同様に、原理的に書き換え回数の制限はなく、かつアナロ
グ電位を保持することが可能なメモリ回路である。
メモリセル34は、トランジスタM31、M36、M37、容量素子C2、ノードSN2
を有する。トランジスタM31に代えて、トランジスタM32又はトランジスタM33を
設けてもよい。また、トランジスタM36、M37はOSトランジスタであってもよいし
、Siトランジスタでもよい。また、トランジスタM36、M37はpチャネル型トラン
ジスタでもよい。
図4Eに示すメモリセル35は、DRAMのメモリセルと同様の回路構成をもつ。メモリ
セル35もメモリセル31と同様に、原理的に書き換え回数の制限はなく、かつアナログ
電位を保持することが可能なメモリ回路である。メモリセル35は、トランジスタM31
、容量素子C2、ノードSN2を有する。トランジスタM31に代えて、トランジスタM
32又はトランジスタM33を設けてもよい。
複数のANA111をつないで複雑な機能を持たせた人工ニューラルネットワーク装置を
構築することができる。また、複数のANA111によって、FPGAのような構成を持
つ人工ニューラルネットワーク装置を構築することができる。この場合、ANA111を
ロジックエレメントとみなして、ANA111とANA111とをプログラマブルなスイ
ッチで電気的に接続すればよい。図5Aにそのような構成をもつ電子装置の例を示す。
図5Aに示す電子装置102は、複数のANA111、及び、配線スイッチアレイ140
を有する。配線スイッチアレイ140は、複数の配線スイッチを有する。図5Bに該配線
スイッチの構成例を示す。
図5Bに示す配線スイッチ141は、プログラマブルな配線スイッチである。ノードIN
にはANA111の出力ノードが電気的に接続され、ノードOUTには、別のANA11
1の入力ノードが電気的に接続される。配線スイッチ141は、トランジスタM41乃至
トランジスタM43、容量素子C4、ノードSN4、配線144乃至配線146を有する
。ノードSN4の電位によって、ノードINとノードOUTとの間の導通状態が設定され
る。容量素子C4はノードSN4の保持容量である。トランジスタM41は、メモリセル
31のトランジスタM31と同様に、OSトランジスタであることが好ましい。これによ
り、配線スイッチ141の状態を長時間維持することができる。トランジスタM41には
、トランジスタM32又はトランジスタM33のようなバックゲートを有するトランジス
タを適用してもよい。
本実施の形態の電子装置によって、人工ニューラルネットワークを構築することができる
。本実施の形態の電子装置によって、例えば、音声認識や画像認識を行わせることができ
る。例えば、本実施の形態の電子装置で音声認識を行わせることで、音声による電子機器
の入力や、操作を行うことができる。例えば、本実施の形態の電子装置で画像認識を行わ
せることで、電子装置を組み込んだ電子機器によって、顔や指紋に照合、手書き文字の入
力、光学的文字認識を行うことが可能となる。
〔実施の形態2〕
本実施の形態では、電子装置の作製方法、構成例を説明する。さらに、電子装置を具備す
る電子機器等について説明する。
<<電子部品の作製方法例>>
図6Aは電子部品の作製方法例を示すフローチャートである。電子部品は、トランジスタ
等のデバイスの製造工程(前工程)、及び組み立て工程(後工程)を経て、プリント基板
に脱着可能な部品が複数合わさることで完成する。図6Aは後工程の一例を示す。図6A
の後工程を経て完成した電子部品は、半導体パッケージ、IC用パッケージ、又はパッケ
ージとも呼ばれる。電子部品は、端子取り出し方向や、端子の形状等に応じて、複数の規
格や名称が存在する。そこで、ここでは、その一例について説明することとする。
まず、前工程を行い、素子基板を完成する(ステップS1)。次に、基板を複数のチップ
に分離するダイシング工程を行う(ステップS2)。基板を複数に分割する前に、基板を
薄膜化して、前工程での基板の反り等を低減し、部品の小型化を図る。チップをピックア
ップしてリードフレーム上に搭載し接合する、ダイボンディング工程を行う(ステップS
3)。ダイボンディング工程におけるチップとリードフレームとの接着は樹脂やテープに
よって行えばよい。接着方法は製品に適した方法を選択すればよい。ダイボンディング工
程は、インターポーザ上にチップを搭載し接合してもよい。ワイヤーボンディング工程で
、リードフレームのリードとチップ上の電極とを金属の細線(ワイヤー)で電気的に接続
する(ステップS4)。金属の細線には、銀線や金線を用いることができる。ワイヤーボ
ンディングは、ボールボンディングとウェッジボンディングの何れでもよい。
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施
される(ステップS5)。リードフレームのリードをメッキ処理する。そしてリードを切
断及び成形加工する(ステップS6)。めっき処理によりリードの錆を防止し、後にプリ
ント基板に実装する際のはんだ付けをより確実に行うことができる。パッケージの表面に
印字処理(マーキング)を施す(ステップS7)。検査工程(ステップS8)を経て、電
子部品が完成する(ステップS9)。
<<電子部品の構成例>>
図6Bは電子部品の斜視模式図である。一例として、図6BはQFP(Quad Fla
t Package)を示している。図6Bに示す電子部品7000は、リード7001
及び回路部7003を示している。回路部7003には、例えば、実施の形態1の電子装
置を構成する回路が作製されている。電子部品7000は、例えばプリント基板7002
に実装される。このような電子部品7000が複数組み合わされて、それぞれがプリント
基板7002上で電気的に接続される。完成した回路基板7004は、電子機器に搭載さ
れる。
電子部品7000は、各種のプロセッサに用いることができる。例えば、電子部品700
0は、デジタル信号処理、ソフトウェア無線、アビオニクス(通信機器、航法システム、
自動操縦装置、飛行管理システム等の航空に関する電子機器)、ASICのプロトタイピ
ング、医療用画像処理、音声認識、暗号、バイオインフォマティクス(生物情報科学)、
機械装置のエミュレータ、電波天文学における電波望遠鏡、及び車載用電子機器等といっ
た幅広い分野の電子機器の電子部品(ICチップ)に適用することが可能である。
その他に、電子部品7000を用いることができる電子機器には、スマートフォン、携帯
電話、携帯型を含むゲーム機、電子書籍端末、カメラ(ビデオカメラ、デジタルスチルカ
メラ等)、ウエアラブル情報端末(ヘッドマウント型、ゴーグル型、眼鏡型、腕章型、ブ
レスレット型、腕時計型、ネックレス型等)、ナビゲーションシステム、音響再生装置(
カーオーディオ、デジタルオーディオプレイヤー等)、テレビジョン放送受信用チューナ
、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM
)、自動販売機などが挙げられる。
電子部品7000を搭載することで、電子機器は実施の形態1の電子装置の機能を持つこ
とが可能となる。例えば、電子機器に音声認識機能を持たせることで、音声によって電子
機器を操作することや、電子機器に情報を入力することが可能となる。あるいは、電子機
器に画像認識機能を持たせることで、指紋、静脈、顔などによる照合や、手書き文字入力
などが可能となる。このような電子機器の具体例を図7に示す。
図7Aに示す携帯型ゲーム機2900は、筐体2901、筐体2902、表示部2903
、表示部2904、マイクロホン2905、スピーカー2906、操作キー2907等を
有する。表示部2903は、入力装置としてタッチスクリーンが設けられており、スタイ
ラス2908等により操作可能となっている。
図7Bに示す情報端末2910は、筐体2911に、表示部2912、マイク2917、
スピーカー部2914、カメラ2913、外部接続部2916、及び操作用のボタン29
15等を有する。表示部2912には、可撓性基板が用いられた表示パネル及びタッチス
クリーンを備える。情報端末2910は、例えば、スマートフォン、携帯電話、タブレッ
ト型情報端末、タブレット型PC、電子書籍端末等として用いることができる。
図7Cに示すノート型PC2920は、筐体2921、表示部2922、キーボード29
23、及びポインティングデバイス2924等を有する。
図7Dに示すビデオカメラ2940は、筐体2941、筐体2942、表示部2943、
操作キー2944、レンズ2945、及び接続部2946等を有する。操作キー2944
及びレンズ2945は筐体2941に設けられており、表示部2943は筐体2942に
設けられている。そして、筐体2941と筐体2942は、接続部2946により接続さ
れており、筐体2941と筐体2942の間の角度は、接続部2946により変えること
が可能な構造となっている。筐体2941に対する筐体2942の角度によって、表示部
2943に表示される画像の向きの変更や、画像の表示/非表示の切り換えを行うことが
できる。
図7Eにバングル型の情報端末の一例を示す。情報端末2950は、筐体2951、及び
表示部2952等を有する。表示部2952は、曲面を有する筐体2951に支持されて
いる。表示部2952には、可撓性基板が用いられた表示パネルを備えているため、フレ
キシブルかつ軽くて使い勝手の良い情報端末2950を提供することができる。
図7Fに腕時計型の情報端末の一例を示す。情報端末2960は、筐体2961、表示部
2962、バンド2963、バックル2964、操作ボタン2965、入出力端子296
6などを備える。情報端末2960は、移動電話、電子メール、文章閲覧及び作成、音楽
再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行す
ることができる。
表示部2962の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができ
る。また、表示部2962はタッチセンサを備え、指やスタイラスなどで画面に触れるこ
とで操作することができる。例えば、表示部2962に表示されたアイコン2967に触
れることで、アプリケーションを起動することができる。操作ボタン2965は、時刻設
定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び
解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、
情報端末2960に組み込まれたオペレーティングステムにより、操作ボタン2965の
機能を設定することもできる。
また、情報端末2960は、通信規格に準拠する近距離無線通信を実行することが可能で
ある。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで
通話することもできる。また、情報端末2960は入出力端子2966を備え、他の情報
端末とコネクタを介して直接データのやりとりを行うことができる。また入出力端子29
66を介して充電を行うこともできる。なお、充電動作は入出力端子2966を介さずに
無線給電により行ってもよい。
図7Gに家庭用電気製品の一例として電気冷凍冷蔵庫を示す。電気冷凍冷蔵庫2970は
、筐体2971、冷蔵室用扉2972、及び冷凍室用扉2973等を有する。
図7Hは、自動車の構成の一例を示す外観図である。自動車2980は、車体2981、
車輪2982、ダッシュボード2983、及びライト2984等を有する。自動車298
0に限らず、本実施の形態の電子部品は、船舶、航空機、2輪自動車にも組み込むことが
できる。
〔実施の形態3〕
本実施の形態では、OSトランジスタのデバイス構造等について説明する。
<<トランジスタの構成例1>>
図8Aはトランジスタ400aの上面図である。図8Bは、A1−A2線による図8Aの
断面図であり、図8Cは、A3−A4線による図8Aの断面図である。なお、A1−A2
線の方向をトランジスタ400aのチャネル長方向と呼び、A3−A4線の方向をトラン
ジスタ400aのチャネル幅方向と呼ぶ場合がある。なお、図8Aでは、図の明瞭化のた
めに一部の要素を省いて図示している。図9A等の上面図も図8Aと同様である。
トランジスタ400aは基板450上に形成されている。トランジスタ400aは、絶縁
膜401乃至絶縁膜408、導電膜411乃至導電膜414、導電膜421乃至導電膜4
24、金属酸化物431乃至金属酸化物433を有する。ここでは、金属酸化物431乃
至金属酸化物433をまとめて、金属酸化物430と呼称する場合がある。
金属酸化物432は半導体であり、チャネル形成領域が設けられている。金属酸化物43
1と金属酸化物432とで金属酸化物の積層が形成される。積層は領域441、442を
有する。領域441は、導電膜421と該積層とが接する領域に形成され、領域442は
、導電膜423と該積層とが接する領域に形成される。該積層において、領域441、4
42は他の領域よりも抵抗率が低い低抵抗領域である。積層が領域441を有することで
、導電膜421との間のコンタクト抵抗を低減させることが可能になる。同様に、積層が
領域442を有することで、導電膜423との間のコンタクト抵抗を低減させることが可
能になる。
導電膜421、422の積層、及び導電膜423、424の積層は、それぞれ、ソース電
極又はドレイン電極を構成する。導電膜422は導電膜421よりも酸素を透過しにくい
機能を有する。これにより、酸化による導電膜421の導電率の低下を防ぐことが可能に
なる。同様に、導電膜424は導電膜423よりも酸素を透過しにくい機能を有している
ので、酸化による導電膜423の導電率の低下を防ぐことが可能になる。
導電膜411乃至導電膜413は、トランジスタ400aのゲート電極(フロントゲート
電極)を構成する。導電膜411乃至導電膜413のゲート電極を構成している領域は、
絶縁膜405などに形成された開口部415を埋めるように自己整合的に形成される。導
電膜411、413は、導電膜412よりも酸素を透過しにくいことが好ましい。これに
より、酸化による導電膜412の導電率の低下を防ぐことが可能になる。導電膜414は
バックゲート電極を構成する。導電膜414は、場合によっては省略してもよい。
絶縁膜405乃至絶縁膜408は、トランジスタ400aの保護絶縁膜又は層間絶縁膜を
構成する。特に、絶縁膜406はゲート絶縁膜を構成する。絶縁膜401乃至絶縁膜40
4は、トランジスタ400aの下地絶縁膜の機能を有する。特に、絶縁膜402乃至絶縁
膜404は、バックゲート側のゲート絶縁膜の機能も有する。
図8Cに示すように、金属酸化物432の側面は、導電膜411に囲まれている。このよ
うなデバイス構造をとることで、ゲート電極(導電膜411乃至導電膜413)の電界に
よって、金属酸化物432を電気的に取り囲むことができる。ゲート電極の電界によって
、半導体を電気的に取り囲むトランジスタの構造を、surrounded chann
el(s−channel)構造とよぶ。そのため、金属酸化物432の全体(バルク)
にチャネルが形成される。s−channel構造は、トランジスタのソース−ドレイン
間に大電流を流すことができ、トランジスタのオン電流を高くすることができる。s−c
hannel構造は、高いオン電流が得られるため、プロセッサや、記憶装置等など微細
化されたトランジスタが要求される半導体装置に適した構造といえる。トランジスタを微
細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された
半導体装置とすることが可能となる。
図8Bに示すように、導電膜411乃至導電膜413の積層と導電膜422とは、絶縁膜
405、406を間に介して、互いに重なる領域を有する。同様に、導電膜411乃至導
電膜413の積層と導電膜424とは、絶縁膜405、406を間に介して、互いに重な
る領域を有する。これらの領域は、ゲート電極と、ソース電極又はドレイン電極との間に
生じた寄生容量として機能し、トランジスタ400aの動作速度を低下させる原因になり
得る。トランジスタ400aは、比較的厚い絶縁膜405を設けることで、上述の寄生容
量を低下させることが可能になる。絶縁膜405は、比誘電率の低い材料からなることが
好ましい。
図9Aは、トランジスタ400aのチャネル形成領域の拡大図である。図9Aにおいて、
導電膜411の底面が、絶縁膜406及び金属酸化物433を介して、金属酸化物432
の上面と平行に面する領域の長さを、幅Lとする。幅Lは、トランジスタ400aの
ゲート電極の線幅を表す。また、図9Aにおいて、導電膜421と導電膜423の間の長
さを幅LSDとする。幅LSDは、トランジスタ400aのソース電極とドレイン電極と
の間の長さを表す。
幅LSDは最小加工寸法で決定されることが多い。図9Aに示すように、幅Lは、幅L
SDよりも小さい。これは、トランジスタ400aのゲート電極の線幅を最小加工寸法よ
りも小さくすることが可能であることを示している。例えば、幅Lは、5nm以上60
nm以下、好ましくは5nm以上30nm以下とすることが可能になる。
図9Aにおいて、導電膜421及び導電膜422の厚さの合計、又は、導電膜423及び
導電膜424の厚さの合計を高さHSDと表す。絶縁膜406の厚さを高さHSDと同じ
か、それよりも小さくすることで、ゲート電極の電界をチャネル形成領域全体に印加する
ことが可能になり好ましい。例えば、絶縁膜406の厚さは30nm以下、好ましくは1
0nm以下とする。
また、導電膜422と導電膜411の間に形成される寄生容量、及び、導電膜424と導
電膜411の間に形成される寄生容量の大きさは、絶縁膜405の厚さに反比例する。例
えば、絶縁膜405の厚さを絶縁膜406の厚さの3倍以上とする、好ましくは5倍以上
とすることで、これらの寄生容量は無視できるほど小さくなり、トランジスタ400aの
高周波特性が向上されるため好ましい。以下、トランジスタ400aの各構成要素につい
て説明を行う。
<金属酸化物>
金属酸化物432は、例えば、インジウム(In)を含む酸化物半導体である。金属酸化
物432は、例えば、インジウムを含むと、キャリア移動度(電子移動度)が高くなる。
また、金属酸化物432は、元素Mを含むと好ましい。元素Mは、好ましくは、アルミニ
ウム(Al)、ガリウム(Ga)、イットリウム(Y)又はスズ(Sn)などとする。そ
のほかの元素Mに適用可能な元素としては、ホウ素(B)、シリコン(Si)、チタン(
Ti)、鉄(Fe)、ニッケル(Ni)、ゲルマニウム(Ge)、ジルコニウム(Zr)
、モリブデン(Mo)、ランタン(La)、セリウム(Ce)、ネオジム(Nd)、ハフ
ニウム(Hf)、タンタル(Ta)、タングステン(W)、マグネシウム(Mg)などが
ある。ただし、元素Mとして、前述の元素を複数組み合わせてもよい。元素Mは、例えば
、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジ
ウムよりも高い元素である。又は、元素Mは、例えば、金属酸化物のエネルギーギャップ
を大きくする機能を有する元素である。また、金属酸化物432は、亜鉛(Zn)を含む
と好ましい。金属酸化物は、亜鉛を含むと結晶化しやすくなる場合がある。
ただし、金属酸化物432は、インジウムを含む酸化物半導体に限定されない。金属酸化
物432は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず
、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体など
であってもよい。
金属酸化物432は、例えば、エネルギーギャップが大きい酸化物半導体を用いる。金属
酸化物432のエネルギーギャップは、例えば、2.5eV以上4.2eV以下、好まし
くは2.8eV以上3.8eV以下、さらに好ましくは3eV以上3.5eV以下とする
。金属酸化物432には後述するCAAC−OSを用いることが好ましい。
例えば、金属酸化物431、433は、金属酸化物432を構成する金属元素を少なくと
も1種類含むことが好ましい。これにより、金属酸化物431と金属酸化物432との界
面、及び金属酸化物432と金属酸化物433との界面において、界面準位が形成されに
くい。
なお、金属酸化物431がIn−M−Zn酸化物のとき、In及びMの和を100ato
mic%としたとき、好ましくはInが50atomic%未満、Mが50atomic
%より高く、さらに好ましくはInが25atomic%未満、Mが75atomic%
より高いとする。金属酸化物431をスパッタリング法で成膜する場合、上記の組成を満
たすスパッタリングターゲットを用いることが好ましい。例えば、In:M:Zn=1:
3:2、In:M:Zn=1:3:4などが好ましい。
また、金属酸化物432がIn−M−Zn酸化物のとき、In及びMの和を100ato
mic%としたとき、好ましくはInが25atomic%よりも高く、Mが75ato
mic%未満、さらに好ましくはInが34atomic%よりも高く、Mが66ato
mic%未満とする。金属酸化物432をスパッタリング法で成膜する場合、上記の組成
を満たすスパッタリングターゲットを用いることが好ましい。例えば、In:M:Zn=
1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M
:Zn=3:1:2、In:M:Zn=4:2:4.1が好ましい。特に、スパッタリン
グターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場合、成膜
される金属酸化物432の原子数比は、In:Ga:Zn=4:2:3近傍となる場合が
ある。
また、金属酸化物433がIn−M−Zn酸化物のとき、In及びMの和を100ato
mic%としたとき、好ましくはInが50atomic%未満、Mが50atomic
%よりも高く、さらに好ましくはInが25atomic%未満、Mが75atomic
%よりも高くする。例えば、In:M:Zn=1:3:2、In:M:Zn=1:3:4
などが好ましい。また、金属酸化物433は、金属酸化物431と同種の金属酸化物を用
いてもよい。
また、金属酸化物431又は金属酸化物433がインジウムを含まなくてもよい場合があ
る。例えば、金属酸化物431又は金属酸化物433が酸化ガリウムであってもよい。
<エネルギーバンド構造>
図9Bに示すエネルギーバンド構造図を用いて、金属酸化物431乃至金属酸化物433
の積層により構成される金属酸化物430の機能及びその効果について説明する。図9B
は、図9AのY1−Y2線で示した部位のエネルギーバンド構造を示している。Ec40
4、Ec431、Ec432、Ec433、Ec406は、それぞれ、絶縁膜404、金
属酸化物431、金属酸化物432、金属酸化物433、絶縁膜406の伝導帯下端のエ
ネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差(「電子親和力」ともいう。)は、真
空準位と価電子帯上端のエネルギーとの差(イオン化ポテンシャルともいう。)からエネ
ルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータを
用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光
分析(UPS:Ultraviolet Photoelectron Spectro
scopy)装置を用いて測定できる。
絶縁膜404、406は絶縁体であるため、Ec406及びEc404は、Ec431、
Ec432、及びEc433よりも真空準位に近い(電子親和力が小さい)。
金属酸化物432は、金属酸化物431及び金属酸化物433よりも電子親和力の大きい
金属酸化物を用いることが好ましい。例えば、金属酸化物432として、金属酸化物43
1及び金属酸化物433よりも電子親和力の0.07eV以上1.3eV以下、好ましく
は、0.1eV以上0.7eV以下、さらに好ましくは0.15eV以上0.4eV以下
大きい金属酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーと
の差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する
。そのため、金属酸化物433はインジウムガリウム酸化物を含むと好ましい。ガリウム
原子割合[Ga/(In+Ga)]は、例えば、70%以上、好ましくは80%以上、さ
らに好ましくは90%以上とする。
トランジスタ400aにゲート電圧を印加すると、金属酸化物430において、電子親和
力の大きい金属酸化物432にチャネルが形成される。このとき、電子は、金属酸化物4
31、433の中ではなく、金属酸化物432の中を主として移動する。そのため、金属
酸化物431と絶縁膜404との界面、あるいは、金属酸化物433と絶縁膜406との
界面に、電子の流れを阻害する界面準位が多く存在したとしても、トランジスタ400a
のオン電流にはほとんど影響を与えない。金属酸化物431、433は絶縁膜のように機
能する。
金属酸化物431と金属酸化物432の間には、金属酸化物431と金属酸化物432と
の混合領域が存在する場合がある。また、金属酸化物432と金属酸化物433の間には
、金属酸化物432と金属酸化物433との混合領域とが存在する場合がある。混合領域
は、界面準位密度が低くなる。そのため、金属酸化物431―433の積層は、それぞれ
の界面近傍において、エネルギーが連続的に変化する(連続接合ともいう。)バンド構造
となる。
金属酸化物431と金属酸化物432との界面、あるいは、金属酸化物432と金属酸化
物433との界面は、上述したように界面準位密度が小さいため、金属酸化物432中で
電子の移動が阻害されることが少ないので、トランジスタ400aのオン電流を高くする
ことが可能になる。
例えば、トランジスタ400a中の電子の移動は、チャネル形成領域の物理的な凹凸が大
きい場合に阻害される。トランジスタ400aのオン電流を高くするためには、例えば、
金属酸化物432の上面又は下面(被形成面、ここでは金属酸化物431の上面)の、1
μm×1μmの範囲における二乗平均平方根(RMS)粗さが1nm未満、好ましくは0
.6nm未満、さらに好ましくは0.5nm未満、より好ましくは0.4nm未満とすれ
ばよい。また、1μm×1μmの範囲における平均面粗さ(Raともいう。)が1nm未
満、好ましくは0.6nm未満、さらに好ましくは0.5nm未満、より好ましくは0.
4nm未満とすればよい。また、1μm×1μmの範囲における最大高低差(P−Vとも
いう。)が10nm未満、好ましくは9nm未満、さらに好ましくは8nm未満、より好
ましくは7nm未満とすればよい。
チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移動は阻害される。
例えば、金属酸化物432が酸素欠損(Vとも表記。)を有する場合、酸素欠損のサイ
トに水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイト
に水素が入り込んだ状態をVHと表記する場合がある。VHは電子を散乱するため、
トランジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入
るよりも酸素が入る方が安定する。したがって、金属酸化物432中の酸素欠損を低減す
ることで、トランジスタのオン電流を高くすることができる場合がある。
例えば、金属酸化物432のある深さにおいて、又は、金属酸化物432のある領域にお
いて、二次イオン質量分析(SIMS)法で測定される水素濃度は、1×1016ato
ms/cm以上、2×1020atoms/cm以下、好ましくは1×1016at
oms/cm以上、5×1019atoms/cm以下、より好ましくは1×10
atoms/cm以上、1×1019atoms/cm以下、さらに好ましくは1
×1016atoms/cm以上、5×1018atoms/cm以下である。
金属酸化物432の酸素欠損を低減するために、例えば、絶縁膜404に含まれる過剰酸
素を、金属酸化物431を介して金属酸化物432まで移動させる方法などがある。この
場合、金属酸化物431は、酸素透過性を有する層(酸素を通過又は透過させる層)であ
ることが好ましい。
金属酸化物432の厚さは1nm以上20nm以下とすることができる。金属酸化物43
2の厚さはチャネル長に依存し、チャネル長が短いほど薄くでき、例えば1nm以上15
nm以下とすること、又は1nm上10nm以下とすることができる。
金属酸化物431の厚さは5nm以上200nm以下とすることができ、又は、10nm
以上120nm以下、又は20nm以下120nm以上、又は、40nm以上80nm以
下とすることができる。金属酸化物431は金属酸化物432よりも厚いことが好ましい
。金属酸化物431を厚くすることで、隣接する絶縁体と金属酸化物431との界面から
チャネル形成領域までの距離を離すことができる。
金属酸化物433の厚さは1nm以上100nm以下とすることができ、又は、1nm以
上50nm以下、又は1nm以上10nm以下とすることができる。また、トランジスタ
400aのオン電流を高くするためには、金属酸化物433は金属酸化物431よりも薄
い方が好ましい。
例えば、金属酸化物432と金属酸化物431との間に、例えば、SIMSによるシリコ
ン濃度が、1×1016atoms/cm以上、1×1019atoms/cm未満
、好ましくは1×1016atoms/cm以上、5×1018atoms/cm
満、さらに好ましくは1×1016atoms/cm以上2×1018atoms/c
未満である領域を有する。また、金属酸化物432と金属酸化物433との間に、S
IMSによるシリコン濃度が、1×1016atoms/cm以上1×1019ato
ms/cm未満、好ましくは1×1016atoms/cm以上5×1018ato
ms/cm未満、さらに好ましくは1×1016atoms/cm以上2×1018
atoms/cm未満である領域を有する。
また、金属酸化物432の水素濃度を低減するために、金属酸化物431及び金属酸化物
433の水素濃度を低減すると好ましい。金属酸化物431及び金属酸化物433は、S
IMSにおいて、1×1016atoms/cm以上、2×1020atoms/cm
以下、好ましくは1×1016atoms/cm以上、5×1019atoms/c
以下、より好ましくは1×1016atoms/cm以上、1×1019atom
s/cm以下、さらに好ましくは1×1016atoms/cm以上、5×1018
atoms/cm以下の水素濃度となる領域を有する。また、金属酸化物432の窒素
濃度を低減するために、金属酸化物431及び金属酸化物433の窒素濃度を低減すると
好ましい。金属酸化物431及び金属酸化物433は、SIMSにおいて、1×1016
atoms/cm以上5×1019atoms/cm未満、好ましくは1×1016
atoms/cm以上5×1018atoms/cm以下、より好ましくは1×10
16atoms/cm以上、1×1018atoms/cm以下、さらに好ましくは
1×1016atoms/cm以上5×1017atoms/cm以下の窒素濃度と
なる領域を有する。
金属酸化物431乃至金属酸化物433の成膜は、スパッタリング法、CVD(Chem
ical Vapor Deposition)法、MBE(Molecular Be
am Epitaxy)法又はPLD(Pulsed Laser Depositio
n)法、ALD(Atomic Layer Deposition)法などを用いて行
えばよい。
金属酸化物431、432を形成した後に、第1の加熱処理を行うと好ましい。第1の加
熱処理は、250℃以上650℃以下、好ましくは450℃以上600℃以下、さらに好
ましくは520℃以上570℃以下で行えばよい。第1の加熱処理は、不活性ガス雰囲気
、又は酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気で行う。第
1の加熱処理は減圧状態で行ってもよい。又は、第1の加熱処理は、不活性ガス雰囲気で
加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上又
は10%以上含む雰囲気で加熱処理を行ってもよい。第1の加熱処理によって、金属酸化
物431、432の結晶性を高めることや、水素や水などの不純物を除去することが可能
になる。
図9は金属酸化物430が3層構造の例であるが、これに限定されない。例えば、金属酸
化物430を金属酸化物431又は金属酸化物433のない2層構造とすることができる
。又は、金属酸化物430の上、下、あるいは層中の少なくとも一箇所に、金属酸化物4
31乃至金属酸化物433として例示した金属酸化物の単層、又は積層を設けて、n層構
造(nは3よりも大きな整数)とすることもできる。
<基板>
基板450としては、例えば、絶縁体基板、半導体基板又は導電体基板を用いればよい。
絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニ
ア基板(イットリア安定化ジルコニア基板など)、樹脂基板などがある。また、半導体基
板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、又は炭化シリコン
、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムか
らなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有
する半導体基板、例えばSOI(Silicon On Insulator)基板など
がある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがあ
る。又は、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには
、絶縁体基板に導電体又は半導体が設けられた基板、半導体基板に導電体又は絶縁体が設
けられた基板、導電体基板に半導体又は絶縁体が設けられた基板などがある。又は、これ
らの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量
素子、抵抗素子、整流素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板450として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジス
タを設ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタ
を剥離し、可撓性基板である基板450に転置する方法もある。その場合には、非可撓性
基板とトランジスタとの間に剥離層を設けるとよい。また、基板450として、繊維を編
みこんだシート、フィルム又は箔などを用いてもよい。また、基板450は伸縮性を有し
てもよい。また、基板450は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質
を有してもよいし、元の形状に戻らない性質を有してもよい。基板450の厚さは、例え
ば、5μm以上700μm以下であればよく、好ましくは10μm以上500μm以下、
さらに好ましくは15μm以上300μm以下である。基板450を薄くすると、半導体
装置を軽量化することができる。また、基板450を薄くすることで、ガラスなどを用い
た場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性
質を有する場合がある。そのため、落下などによって基板450上の半導体装置に加わる
衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
基板450に適用できる可撓性基板は、例えば、金属、合金、樹脂もしくはガラス、又は
それらの繊維などでなる基板である。可撓性基板は、線膨張率が低いほど環境による変形
が抑制されて好ましい。可撓性基板には、例えば、線膨張率が1×10−3/K以下、5
×10−5/K以下、又は1×10−5/K以下である材質を用いればよい。樹脂として
は、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、
ポリイミド、ポリカーボネート、アクリル、ポリテトラフルオロエチレン(PTFE)な
どがある。特に、アラミドは、線膨張率が低いため、可撓性基板である基板450として
好適である。
<下地絶縁膜>
絶縁膜401は、基板450と導電膜414を電気的に分離させる機能を有する。絶縁膜
401又は絶縁膜402は、単層構造又は積層構造の絶縁膜で形成される。絶縁膜を構成
する材料には、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化
シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イ
ットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タ
ンタルなどがある。また、絶縁膜402として、TEOS(Tetra−Ethyl−O
rtho−Silicate)、若しくはシラン等と、酸素若しくは亜酸化窒素等とを反
応させて形成した段差被覆性の良い酸化シリコンを用いてもよい。また、絶縁膜402の
上面の平坦性を高めるために、絶縁膜402の成膜後にCMP法等を用いた平坦化処理を
行ってもよい。
なお、本明細書等において、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をい
い、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。
絶縁膜404は、酸化物を含むことが好ましい。特に加熱により一部の酸素が脱離する酸
化物材料を含むことが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸
化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化
物膜は、加熱により一部の酸素が脱離する。絶縁膜404から脱離した酸素は金属酸化物
430に供給され、金属酸化物430の酸素欠損を低減することが可能となる。その結果
、トランジスタの電気特性の変動を抑制し、信頼性を高めることができる。
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、例えば、TDS(Th
ermal Desorption Spectroscopy)分析にて、酸素原子に
換算しての酸素の脱離量が1.0×1018atoms/cm以上、好ましくは3.0
×1020atoms/cm以上である酸化物膜である。なお、上記TDS分析時にお
ける膜の表面温度は100℃以上700℃以下、又は100℃以上500℃以下であるこ
とが好ましい。
絶縁膜404は、金属酸化物430に酸素を供給することができる酸化物を含むことが好
ましい。例えば、酸化シリコン又は酸化窒化シリコンを含む材料を用いることが好ましい
。又は、絶縁膜404として、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム
、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化
窒化ハフニウム等の金属酸化物を用いてもよい。絶縁膜404に酸素を過剰に含有させる
ためには、例えば酸素雰囲気下にて絶縁膜404の成膜を行えばよい。又は、成膜後の絶
縁膜404に酸素を導入して酸素を過剰に含有する領域を形成してもよく、双方の手段を
組み合わせてもよい。
例えば、成膜後の絶縁膜404に、酸素(少なくとも酸素ラジカル、酸素原子、酸素イオ
ンのいずれかを含む)を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法
としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プ
ラズマ処理などを用いることができる。酸素導入処理には、酸素を含むガスを用いること
ができる。酸素を含むガスとしては、例えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素
、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガス
に希ガスを含ませてもよい。又は、水素等を含ませてもよい。例えば、二酸化炭素、水素
及びアルゴンの混合ガスを用いるとよい。また、絶縁膜404の上面の平坦性を高めるた
めに、絶縁膜404を成膜した後、CMP法等を用いた平坦化処理を行ってもよい。
絶縁膜403は、絶縁膜404に含まれる酸素が減少することを防ぐパッシベーション機
能を有する。具体的には、絶縁膜403によって、絶縁膜404に含まれる酸素が導電膜
414に含まれる金属と結びつくことを防いでいる。絶縁膜403は、酸素、水素、水、
アルカリ金属、アルカリ土類金属等をブロッキングする機能を有する。絶縁膜403を設
けることで、金属酸化物430からの酸素の外部への拡散と、外部から金属酸化物430
への水素、水等の入り込みを防ぐことができる。絶縁膜403は、例えば、窒化物、窒化
酸化物、酸化物、又は酸化窒化物を含む絶縁物で形成することができる。該絶縁物として
は、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム、酸化
アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリ
ウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
トランジスタ400aは、電荷捕獲層に電子を注入することで、しきい値電圧を制御する
ことが可能になる。電荷捕獲層は、絶縁膜402又は絶縁膜403に設けることが好まし
い。例えば、絶縁膜403を酸化ハフニウム、酸化アルミニウム、酸化タンタル、アルミ
ニウムシリケート等で形成することで、電荷捕獲層として機能させることができる。
<バックゲート電極、ゲート電極、ソース電極、及びドレイン電極>
導電膜411乃至導電膜414、導電膜421乃至導電膜424は、銅(Cu)、タング
ステン(W)、モリブデン(Mo)、金(Au)、アルミニウム(Al)、マンガン(M
n)、チタン(Ti)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、鉛(P
b)、錫(Sn)、鉄(Fe)、コバルト(Co)、ルテニウム(Ru)、白金(Pt)
、イリジウム(Ir)、ストロンチウム(Sr)の低抵抗材料からなる単体、合金、又は
これらを主成分とする化合物を含む導電膜の単層又は積層とすることが好ましい。特に、
耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好
ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さ
らに、Cu−Mn合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、
酸化マンガンがCuの拡散を抑制する機能を持つので好ましい。
また、導電膜421乃至導電膜424には、酸化イリジウム、酸化ルテニウム、ストロン
チウムルテナイトなど、貴金属を含む導電性酸化物を用いることが好ましい。これらの導
電性酸化物は、酸化物半導体と接しても酸化物半導体から酸素を奪うことが少なく、酸化
物半導体の酸素欠損を作りにくい。
<低抵抗領域>
領域441、442は、例えば、導電膜421、423が、金属酸化物431、432の
酸素を引き抜くことで形成される。酸素の引き抜きは、高い温度で加熱するほど起こりや
すい。トランジスタ400aの作製工程には、いくつかの加熱工程があることから、領域
441、442には酸素欠損が形成される。また、加熱により該酸素欠損のサイトに水素
が入りこみ、領域441、442に含まれるキャリア濃度が増加する。その結果、領域4
41、442が低抵抗化する。
<ゲート絶縁膜>
絶縁膜406は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁膜406
は、酸化ガリウム、酸化ハフニウム、アルミニウム及びハフニウムを有する酸化物、アル
ミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、
又はシリコン及びハフニウムを有する酸化窒化物などで形成することが好ましい。
絶縁膜406は、酸化シリコン又は酸化窒化シリコンと、比誘電率の高い絶縁体と、の積
層構造を有することが好ましい。酸化シリコン及び酸化窒化シリコンは、熱的に安定であ
るため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積
層構造とすることができる。例えば、酸化アルミニウム、酸化ガリウム又は酸化ハフニウ
ムを金属酸化物433側に有することで、酸化シリコン又は酸化窒化シリコンに含まれる
シリコンが、金属酸化物432に混入することを抑制することができる。
例えば、酸化シリコン又は酸化窒化シリコンを金属酸化物433側に有することで、酸化
アルミニウム、酸化ガリウム又は酸化ハフニウムと、酸化シリコン又は酸化窒化シリコン
と、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を
捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合
がある。
<層間絶縁膜、保護絶縁膜>
絶縁膜405は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁膜405
は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン又は樹脂などを
有することが好ましい。又は、絶縁膜405は、酸化シリコン又は酸化窒化シリコンと、
樹脂と、の積層構造を有することが好ましい。酸化シリコン及び酸化窒化シリコンは、熱
的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構
造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリア
ミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネート又はアクリルなどがあ
る。
絶縁膜407は、酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロッキングす
る機能を有する。絶縁膜407を設けることで、金属酸化物430からの酸素の外部への
拡散と、外部から金属酸化物430への水素、水等の入り込みを防ぐことができる。絶縁
膜407は、例えば、窒化物、窒化酸化物、酸化物又は酸化窒化物を有する絶縁物で形成
することができる。該絶縁物としては、窒化シリコン、窒化酸化シリコン、窒化アルミニ
ウム、窒化酸化アルミニウム、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム
、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化
窒化ハフニウム等がある。酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の
両方に対して膜を透過させない遮断効果が高いので絶縁膜407に適用するのに好ましい
絶縁膜407は、スパッタリング法、CVD法など酸素を含むプラズマを用いて成膜する
ことで、絶縁膜405、406の側面及び表面に、酸素を添加することが可能になる。ま
た、絶縁膜407を成膜した後、何れかのタイミングにおいて、第2の加熱処理を行うこ
とが好ましい。第2の加熱処理によって、絶縁膜405、406に添加された酸素が、絶
縁膜中を拡散し、金属酸化物430に到達し、金属酸化物430の酸素欠損を低減するこ
とが可能になる。
絶縁膜407は、酸素をブロックする機能を有し、酸素が絶縁膜407より上方に拡散す
ることを防ぐ。同様に、絶縁膜403は、酸素をブロックする機能を有し、酸素が絶縁膜
403より下方に拡散することを防ぐ。
なお、第2の加熱処理は、絶縁膜405、406に添加された酸素が金属酸化物430ま
で拡散する温度で行えばよい。例えば、第1の加熱処理についての記載を参照することが
できる。又は、第2の加熱処理は、第1の加熱処理よりも低い温度が好ましい。第1の加
熱処理と第2の加熱処理の温度差は、20℃以上150℃以下であればよく、好ましくは
40℃以上100℃以下である。これにより、絶縁膜404から余分に酸素が放出するこ
とを抑えることができる。なお、第2の加熱処理は、同等の加熱処理を各層の成膜時の加
熱によって兼ねることができる場合、行わなくてもよい場合がある。このように、金属酸
化物430は、絶縁膜407の成膜及び第2の加熱処理によって、上下方向から酸素が供
給されることが可能になる。また、In−M−Zn酸化物など、酸化インジウムを含む膜
を絶縁膜407として成膜することで、絶縁膜405、406に酸素を添加してもよい。
絶縁膜408には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化
シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲ
ルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化
ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。
また、絶縁膜408には、ポリイミド樹脂等の絶縁膜405に用いることができる樹脂を
用いることもできる。また、絶縁膜408は上記材料の積層であってもよい。
<<トランジスタの構成例2>>
図8に示すトランジスタ400aは、導電膜414及び絶縁膜402、403を省略して
もよい。その場合の例を図10に示す。図10Aはトランジスタ400bの上面図である
。図10Bは図10AのA1−A2線断面図であり、図10Cは図10AのA3−A4線
断面図である。
<<トランジスタの構成例3>>
図8に示すトランジスタ400aにおいて、導電膜421、423は、ゲート電極(導電
膜411乃至413)と重なる部分の膜厚を薄くしてもよい。その場合の例を図11に示
す。図11Aはトランジスタ400cの上面図である。図11Bは図11AのA1−A2
線断面図であり、図11CはA3−A4線断面図である。
図11Bに示すように、トランジスタ400cでは、ゲート電極と重なる部分の導電膜4
21が薄膜化され、その上を導電膜422が覆っている。同様に、ゲート電極と重なる部
分の導電膜423が薄膜化され、その上を導電膜424が覆っている。このような構成と
することで、ゲート電極とソース電極との間の距離、又は、ゲート電極とドレイン電極と
の間の距離を長くすることが可能になり、ゲート電極とソース電極及びドレイン電極との
間に形成される寄生容量を低減することが可能になる。その結果、高速動作が可能なトラ
ンジスタを得ることが可能になる。
<<トランジスタの構成例4>>
図12Aはトランジスタ400dの上面図である。図12Bは図12AのA1−A2線断
面図であり、図12CはA3−A4線断面図である。トランジスタ400dもトランジス
タ400a等と同様に、s−channel構造のトランジスタである。トランジスタ4
00dでは、ゲート電極を構成する導電膜412の側面に接して、絶縁膜409が設けら
れている。絶縁膜409及び導電膜412が絶縁膜407及び絶縁膜408に覆われてい
る。絶縁膜409はトランジスタ400dのサイドウォール絶縁膜として機能する。トラ
ンジスタ400dもトランジスタ400aと同様に、ゲート電極を導電膜411乃至導電
膜413の積層としてもよい。
絶縁膜406及び導電膜412は、少なくとも一部が導電膜414及び金属酸化物432
と重なる。導電膜412のチャネル長方向の側面端部と絶縁膜406のチャネル長方向の
側面端部は概略一致していることが好ましい。ここで、絶縁膜406はトランジスタ40
0dのゲート絶縁膜として機能し、導電膜412はトランジスタ400dのゲート電極と
して機能する。
金属酸化物432は、金属酸化物433及び絶縁膜406を介して導電膜412と重なる
領域を有する。金属酸化物431の外周が金属酸化物432の外周と概略一致し、金属酸
化物433の外周が金属酸化物431及び金属酸化物432の外周よりも外側に位置する
ことが好ましい。ここでは、金属酸化物433の外周が金属酸化物431の外周よりも外
側に位置する形状となっているが、本実施の形態に示すトランジスタはこれに限定されな
い。例えば、金属酸化物431の外周が金属酸化物433の外周より外側に位置してもよ
いし、金属酸化物431の側面端部と、金属酸化物433の側面端部とが概略一致する形
状としてもよい。
図12Dに図12Bの部分拡大図を示す。図12Dに示すように、金属酸化物430には
、領域461a、461b、461c、461d及び461eが形成されている。領域4
61b乃至領域461eは、領域461aと比較してドーパントの濃度が高く、低抵抗化
されている。さらに、領域461b及び領域461cは、領域461d及び領域461e
と比較して水素の濃度が高く、より低抵抗化されている。例えば、領域461aは、領域
461b又は領域461cのドーパントの最大濃度に対して、5%以下の濃度の領域、2
%以下の濃度の領域、又は1%以下の濃度の領域とすればよい。なお、ドーパントを、ド
ナー、アクセプター、不純物又は元素と言い換えてもよい。
図12Dに示すように、金属酸化物430において、領域461aは導電膜412と概ね
重なる領域であり、領域461b、領域461c、領域461d及び領域461eは、領
域461aを除いた領域である。領域461b及び領域461cにおいては、金属酸化物
433の上面が絶縁膜407と接する。領域461d及び領域461eにおいては、金属
酸化物433の上面が絶縁膜409又は絶縁膜406と接する。つまり、図12Dに示す
ように、領域461bと領域461dの境界は、絶縁膜407と絶縁膜409の側面端部
の境界と重なる部分である。領域461cと領域461eの境界についても同様である。
ここで、領域461d及び領域461eの一部が、金属酸化物432の導電膜412と重
なる領域(チャネル形成領域)の一部と重なることが好ましい。例えば、領域461d及
び領域461eのチャネル長方向の側面端部は、導電膜412の側面端部より距離dだけ
導電膜412の内側に位置することが好ましい。このとき、絶縁膜406の膜厚H406
及び距離dは、0.25H406<d<H406を満たすことが好ましい。
このように、金属酸化物430の導電膜412と重なる領域の一部に領域461d及び領
域461eが形成される。これにより、トランジスタ400dのチャネル形成領域と抵抗
化された領域461d及び領域461eが接し、領域461d及び領域461eと、領域
461aとの間に、高抵抗のオフセット領域が形成されないため、トランジスタ400d
のオン電流を増大させることができる。さらに、領域461d及び領域461eのチャネ
ル長方向の側面端部が上記の範囲を満たして形成されることで、領域461d及び領域4
61eがチャネル形成領域に対して深く形成されすぎて常に導通状態になってしまうこと
も防ぐことができる。
領域461b、領域461c、領域461d及び領域461eは、イオン注入法などのイ
オンドーピング処理により形成される。このため、図12Dに示すように、領域461d
と領域461aの境界は、金属酸化物433の上面から金属酸化物431の下面方向に深
くなるにしたがって、領域461dと領域461bの境界に近づく場合がある。このとき
の距離dは、一点鎖線A1−A2方向において導電膜412の最も内側に近い、領域46
1dと領域461aの境界と、導電膜412の一点鎖線A1−A2方向におけるA1側の
側面端部との距離とする。同様に、領域461eと領域461aの境界が、金属酸化物4
33上面から金属酸化物431の下面方向に深くなるにしたがって、領域461eと領域
461cの境界に近づく場合がある。このときの距離dは、一点鎖線A1−A2方向にお
いて導電膜412の最も内側に近い、領域461eと領域461aの境界と、導電膜41
2の一点鎖線A1−A2方向におけるA2側の側面端部との距離とする。
この場合、例えば、金属酸化物431中に形成される領域461d及び領域461eが導
電膜412と重なる領域に形成されない場合がある。この場合、金属酸化物431又は金
属酸化物432に形成される領域461d及び領域461eの少なくとも一部が導電膜4
12と重なる領域に形成されることが好ましい。
また、金属酸化物431、金属酸化物432及び金属酸化物433の絶縁膜407との界
面近傍に低抵抗領域451及び低抵抗領域452が形成されることが好ましい。低抵抗領
域451及び低抵抗領域452は、絶縁膜407に含まれる元素の少なくとも一が含まれ
る。低抵抗領域451及び低抵抗領域452の一部が、金属酸化物432の導電膜412
と重なる領域(チャネル形成領域)と概略接するか、当該領域の一部と重なることが好ま
しい。
また、金属酸化物433は絶縁膜407と接する領域が大きいため、低抵抗領域451及
び低抵抗領域452は金属酸化物433に形成されやすい。金属酸化物433における低
抵抗領域451と低抵抗領域452は、金属酸化物433の低抵抗領域451及び低抵抗
領域452ではない領域(例えば、金属酸化物433の導電膜412と重なる領域)より
も、絶縁膜407に含まれる元素の濃度が高い。
領域461b中に低抵抗領域451が形成され、領域461c中に低抵抗領域452が形
成される。金属酸化物430の理想的な構造は、例えば、添加元素の濃度が最も高い領域
が低抵抗領域451、452であり、次に濃度が高い領域が、領域461b、領域461
cの低抵抗領域451、452を含まない領域であり、濃度が最も低い領域が領域461
aであることである。添加元素とは、領域461b、461cを形成するためのドーパン
ト、及び低抵抗領域451、452に絶縁膜407から添加される元素が該当する。
なおトランジスタ400dでは低抵抗領域451、452が形成される構成としているが
、本実施の形態に示すトランジスタは限られるものではない。例えば、領域461b及び
領域461cの抵抗が十分低い場合、低抵抗領域451及び低抵抗領域452を形成する
必要はない。
<<トランジスタの構成例5>>
図13にトランジスタの構成の一例を示す。図13Aはトランジスタ400eを示す上面
図である。図13Bは、図13Aのy1−y2線断面図であり、図13Cはx1−x2線
断面図であり、図13Dはx3−x4線断面図である。
トランジスタ400eもトランジスタ400a同様に、s−channel構造のトラン
ジスタである。トランジスタ400eには、導電膜471、導電膜472が設けられてい
る。導電膜471、472は、それぞれ、ソース電極又はドレイン電極として機能する。
トランジスタ400aと同様に、ゲート電極を導電膜411乃至導電膜413の積層とし
てもよい。
金属酸化物430は、金属酸化物431、金属酸化物432、金属酸化物433の順に積
層している部分を有する。導電膜471、472は、金属酸化物431及び金属酸化物4
32とでなる積層上に設けられている。金属酸化物433は、金属酸化物431、432
、及び導電膜471、472を覆うように形成されている。絶縁膜406は金属酸化物4
33を覆っている。ここでは、金属酸化物433と絶縁膜406は同じマスクを用いてエ
ッチングされている。
導電膜471、472は、金属酸化物431と金属酸化物432との積層を形成するため
に使用されるハードマスクから作製されている。そのため、導電膜471、472は、金
属酸化物431及び金属酸化物432の側面に接する領域を有していない。例えば、次の
ような工程を経て、金属酸化物431、432、導電膜471、472を作製することが
できる。金属酸化物431、432を構成する2層の酸化物半導体膜を形成する。酸化物
半導体膜上に、単層又は積層の導電膜を形成する。この導電膜をエッチングしてハードマ
スクを形成する。このハードマスクを用いて、2層の酸化物半導体膜をエッチングして、
金属酸化物431と金属酸化物432の積層を形成する。次に、ハードマスクをエッチン
グして、導電膜471、472を形成する。
〔実施の形態4〕
本実施の形態では、SiトランジスタとOSトランジスタとを積層したデバイス構造を持
つ電子装置について説明する。ここでは、一例として、実施の形態1の電子装置のデバイ
ス構造の一例を示す。
図14A、図14Bは電子装置のデバイス構造を示す断面図であり、代表的に、回路13
(トランジスタM2、M4、容量素子C1)を示している。図14Aは、電子装置100
を構成するトランジスタのチャネル長方向の断面図であり、図14Bは、トランジスタの
チャネル幅方向の断面図である。なお、図14A、図14Bは電子装置100のデバイス
構造を示すものであり、電子装置100を構成するトランジスタの向きは、図示の通りで
はない場合がある。
電子装置100は、下から順に、層781乃至789を有する。層781は、基板700
と、基板700に形成されたトランジスタM2と、素子分離層701と、プラグ710、
711などの複数のプラグを有する。層781はトランジスタM2等のSiトランジスタ
が形成される素子層である。
基板700としては、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体
基板、シリコンゲルマニウムからなる化合物半導体基板や、SOI基板などを用いること
ができる。また、基板700として、例えば、ガラス基板、石英基板、プラスチック基板
、金属基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィル
ムなどを用いてもよい。また、ある基板を用いて半導体素子を形成し、その後、別の基板
に半導体素子を転置してもよい。ここでは、一例として、基板700に単結晶シリコンウ
エハを用いた例を示している。
図15に、トランジスタM2の構成例を示す。図15AはトランジスタM2のチャネル長
方向の断面図を示し、図15BはトランジスタM2のチャネル幅方向の断面図を示してい
る。トランジスタM2は、ウェル1792に設けられたチャネル形成領域1793と、低
濃度不純物領域1794及び高濃度不純物領域1795(これらを合わせて単に不純物領
域とも呼ぶ)と、該不純物領域に接して設けられた導電性領域1796と、チャネル形成
領域1793上に設けられたゲート絶縁膜1797と、ゲート絶縁膜1797上に設けら
れたゲート電極1790と、ゲート電極1790の側面に設けられた側壁絶縁層1798
、側壁絶縁層1799とを有する。なお、導電性領域1796には、金属シリサイド等を
用いてもよい。
トランジスタM2のチャネル形成領域1793は凸形状を有し、その側面及び上面に沿っ
てゲート絶縁膜1797及びゲート電極1790が設けられている。このようなデバイス
構造をもつトランジスタはFIN型トランジスタと呼ばれている。ここでは、基板700
の一部を加工して、凸部を形成する場合を示したが、SOI基板を加工して凸形状を有す
る半導体層を形成してもよい。
なお、トランジスタM2は、FIN型トランジスタに限定されない。例えば、図15C、
図15Dに示すようなプレーナー型トランジスタでもよい。図15Cは、トランジスタM
2のチャネル長方向の断面図であり、図15DはトランジスタM2のチャネル幅方向の断
面図である。
層782は、配線730、731などの複数の配線を有する。層783は、プラグ712
、713などの複数のプラグと、複数の配線(図示せず)とを有する。
層784は、絶縁膜702乃至絶縁膜705と、トランジスタM4と、プラグ714、7
15などの複数のプラグとを有する。層784は、トランジスタM4等のOSトランジス
タが形成されている素子層である。ここでは、トランジスタM4はトランジスタ400c
(図11)と同様のデバイス構造を有する。
層785は、配線732、733などの複数の配線を有する。層786は、プラグ716
などの複数のプラグ、及び複数の配線(図示せず)を有する。層787は、配線734な
どの複数の配線を有する。層788は、容量素子C1、及びプラグ717などの複数のプ
ラグを有する。層788は回路13の容量素子C1が形成される素子層である。容量素子
C1は電極751、電極752及び絶縁膜753を有する。層789は、配線735など
の複数の配線を有する。
絶縁膜704、705は、水素、水等に対するブロッキング効果を有することが好ましい
。水、水素等は酸化物半導体中にキャリアを生成する要因の一つであるので、水素、水等
に対するブロッキング層を設けることにより、トランジスタM4の信頼性を向上させるこ
とが可能になる。水素、水等に対するブロッキング効果を有する絶縁物には、例えば、酸
化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イット
リウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定
化ジルコニア(YSZ)等がある。
配線730乃至配線735、及び、プラグ710乃至プラグ717には、銅(Cu)、タ
ングステン(W)、モリブデン(Mo)、金(Au)、アルミニウム(Al)、マンガン
(Mn)、チタン(Ti)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、鉛
(Pb)、錫(Sn)、鉄(Fe)、コバルト(Co)の低抵抗材料からなる単体、もし
くは合金、又はこれらを主成分とする化合物を含む導電膜の単層又は積層とすることが好
ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を
用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成すること
が好ましい。さらに、Cu−Mn合金を用いると、酸素を含む絶縁体との界面に酸化マン
ガンを形成し、酸化マンガンがCuの拡散を抑制する機能を持つので好ましい。
図14において、符号及びハッチングパターンが与えられていない領域は、絶縁体で構成
されている。上記絶縁体には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシ
ウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウ
ム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオ
ジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上の材料を含む絶縁体を用
いることができる。また、当該領域には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹
脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の樹脂を用いることもできる。
〔実施の形態5〕
本実施の形態は、酸化物半導体の構造について説明する。酸化物半導体は、単結晶酸化物
半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体には
、CAAC−OS(c−axis−aligned crystalline oxid
e semiconductor)、多結晶酸化物半導体、nc−OS(nanocry
stalline oxide semiconductor)、擬似非晶質酸化物半導
体(a−like OS:amorphous−like oxide semicon
ductor)及び非晶質酸化物半導体等がある。別の観点では、酸化物半導体は、非晶
質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体
には、単結晶酸化物半導体、CAAC−OS、多結晶酸化物半導体及びnc−OS等があ
る。
一般的に、非晶質構造は、等方的であって不均質構造を持たない、準安定状態で原子の配
置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さ
ない等といわれている。すなわち、安定な酸化物半導体は、完全な非晶質(comple
tely amorphous)酸化物半導体と呼べない。また、等方的でない(例えば
、微小な領域において周期構造を有する)酸化物半導体は、完全な非晶質酸化物半導体と
呼べない。一方、a−like OSは等方的でないが、鬆(ボイドともいう。)を有す
る不安定な構造である。不安定であるという点では、a−like OSは物性的に非晶
質酸化物半導体に近い。
<CAAC−OS>
CAAC−OSは、c軸配向した複数の結晶部(ペレットともいう。)を有する酸化物半
導体の一種である。
(XRD)
CAAC−OSをX線回折(XRD:X−Ray Diffraction)によって解
析した場合について説明する。例えば、空間群R−3mに分類されるInGaZnO
結晶を有するCAAC−OSに対し、out−of−plane法による構造解析を行う
と、回折角(2θ)が31°近傍にピークが現れる。このピークがInGaZnOの結
晶の(009)面に帰属されることから、CAAC−OSでは、結晶がc軸配向性を有し
、c軸がCAAC−OSの膜を形成する面(被形成面ともいう。)、又は上面に略垂直な
方向を向いていることが確認できる。なお、2θが31°近傍のピークの他に、2θが3
6°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、空間群Fd−3
mに分類される結晶構造に起因する。そのため、CAAC−OSは、該ピークを示さない
ことが好ましい。
一方、CAAC−OSに対し、被形成面に平行な方向からX線を入射させるin−pla
ne法による構造解析を行うと、2θが56°近傍にピークが現れる。このピークは、I
nGaZnOの結晶の(110)面に帰属される。そして、2θを56°近傍に固定し
、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)を
行っても明瞭なピークが観察されない。単結晶InGaZnOに対し、2θを56°近
傍に固定してφスキャンした場合、(110)面と等価な結晶面に帰属される6本のピー
クが観察される。従って、XRDを用いた構造解析によって、CAAC−OSはa軸及び
b軸の配向が不規則であることが確認できる。
(電子回折)
例えば、InGaZnOの結晶を有するCAAC−OSに対し、CAAC−OSの被形
成面に平行にプローブ径が300nmの電子線を入射させると、回折パターン(制限視野
電子回折パターンともいう。)が現れる場合がある。この回折パターンには、InGaZ
nOの結晶の(009)面に起因するスポットが含まれる。したがって、電子回折によ
っても、CAAC−OSに含まれるペレットがc軸配向性を有し、c軸が被形成面又は上
面に略垂直な方向を向いていることがわかる。試料面に垂直にプローブ径が300nmの
電子線を入射させると、リング状の回折パターンが現れる。したがって、プローブ径が3
00nmの電子線を用いた電子回折によっても、CAAC−OSに含まれる結晶部のa軸
及びb軸は配向性を有さないことが確認できる。
(高分解能TEM像)
透過型電子顕微鏡(TEM:Transmission Electron Micro
scope)によって、CAAC−OSの明視野像と回折パターンとの複合解析像(TE
M像ともいう。)を観察すると、複数の結晶部を確認することができる。一方、高分解能
TEM像であっても結晶部同士の境界、即ち結晶粒界(グレインバウンダリーともいう。
)を明確に確認することができない場合がある。そのため、CAAC−OSは、結晶粒界
に起因する電子移動度の低下が起こりにくいといえる。高分解能TEM像の観察には、球
面収差補正(Spherical Aberration Corrector)機能を
用いることが好ましい。ここでは、球面収差補正機能を用いた高分解能TEM像を、Cs
補正高分解能TEM像と呼ぶ。
試料面と略平行な方向から観察したCAAC−OSの断面の高分解能TEM像によって、
金属原子が層状に配列している領域である結晶部を確認することができる。大きさが1n
m以上の結晶部や、3nm以上の結晶部があることが確認されている。したがって、結晶
部を、ナノ結晶(nc:nanocrystal)と呼ぶこともできる。また、CAAC
−OSを、CANC(C−Axis Aligned nanocrystals)を有
する酸化物半導体と呼ぶこともできる。結晶部は、CAAC−OSの被形成面又は上面の
凹凸を反映しており、CAAC−OSの被形成面又は上面と平行となる。
試料面と略垂直な方向から観察したCAAC−OSの平面のCs補正高分解能TEM像を
画像処理することで、結晶部が六角形状であることが確認できる。なお、結晶部の形状は
、正六角形状とは限らず、非正六角形状である場合が多い。なお、画像処理の方法は次の
以下のとおりである。
Cs補正高分解能TEM像を高速フーリエ(FFT)変換処理することでFFT像を取得
する。取得したFFT像において原点を基準に、2.8nm−1から5.0nm−1の間
の範囲を残すマスク処理をする。マスク処理したFFT像を逆高速フーリエ変換(IFF
T)処理して、像(FFTフィルタリング像)を取得する。FFTフィルタリング像は、
Cs補正高分解能TEM像から周期成分を抜き出した像であるため、格子配列を示してい
る。
取得したFFTフィルタリング像からは、明確な結晶粒界は確認されていない。歪んだ六
角形の結晶部が存在するのは、格子配列を歪ませることによって結晶粒界の形成を抑制し
ているためであることがわかる。これは、a−b面方向において原子配列が稠密でないこ
とや、金属元素が置換することで原子間の結合距離が変化すること等によって、CAAC
−OSは歪みを許容することができるためと考えられる。
以上に示すように、CAAC−OSは、c軸配向性を有し、かつa−b面方向において複
数の結晶部(ナノ結晶)が連結し、歪みを有した結晶構造となっている。よって、CAA
C−OSを、CAA crystal(c−axis−aligned a−b−pla
ne−anchored crystal)を有する酸化物半導体と称することもできる
CAAC−OSは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混
入や欠陥の生成等によって低下する場合があるため、CAAC−OSは不純物や欠陥(酸
素欠損等)の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素等がある。例えば、シリコン等の、酸化物半導体を構成する金属元素よりも酸素との
結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し
、結晶性を低下させる要因となる。また、鉄やニッケル等の重金属、アルゴン、二酸化炭
素等は、原子半径(又は分子半径)が大きいため、酸化物半導体の原子配列を乱し、結晶
性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱等によって特性が変動する場合がある
。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア
発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとな
る場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物及び酸素欠損の少ないCAAC−OSは、キャリア密度の低い酸化物半導体である
。具体的には、8×1011個/cm未満、好ましくは1×1011/cm未満、さ
らに好ましくは1×1010個/cm未満であり、1×10−9個/cm以上のキャ
リア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性又
は実質的に高純度真性な酸化物半導体と呼ぶ。CAAC−OSは、不純物濃度が低く、欠
陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
<nc−OS>
(XRD)
例えば、nc−OSに対し、out−of−plane法による構造解析を行うと、配向
性を示すピークが現れない。即ち、nc−OSの結晶は配向性を有さない。例えば、In
GaZnOの結晶を有するnc−OSを薄片化し、厚さが34nmの領域に対し、被形
成面に平行にプローブ径が50nmの電子線を入射させると、リング状の回折パターンが
観測される。また、同じ試料にプローブ径が1nmの電子線を入射させると、リング状の
領域内に複数のスポットが観測される。したがって、nc−OSは、プローブ径が50n
mの電子線を入射させることでは秩序性が確認されないが、プローブ径が1nmの電子線
を入射させることでは秩序性が確認される。
また、厚さが10nm未満の領域に対し、プローブ径が1nmの電子線を入射させると、
スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがっ
て、厚さが10nm未満の範囲において、nc−OSが秩序性の高い領域、即ち結晶を有
することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パター
ンが観測されない領域もある。
(高分解能TEM像)
nc−OSの断面のCs補正高分解能TEM像では、結晶部を確認することのできる領域
と、明確な結晶部を確認することのできない領域とを確認することができる。nc−OS
に含まれる結晶部は、1nm以上10nm以下の大きさであり、特に1nm以上3nm以
下の大きさであることが多い。なお、結晶部の大きさが10nmより大きく100nm以
下である酸化物半導体を微結晶酸化物半導体(microcrystalline ox
ide semiconductor)と呼ぶことがある。高分解能TEM像では、nc
−OSの結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、CAAC−OS
における結晶部と起源を同じくする可能性がある。そのため、nc−OSの結晶部をペレ
ットと呼ぶ場合がある。
このように、nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に
1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは
、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られ
ない。したがって、nc−OSは、分析方法によっては、a−like OSや非晶質酸
化物半導体と区別が付かない場合がある。結晶部(ナノ結晶)間で結晶方位が規則性を有
さないことから、nc−OSを、RANC(Random Aligned nanoc
rystals)を有する酸化物半導体、又はNANC(Non−Aligned na
nocrystals)を有する酸化物半導体と呼ぶこともできる。
nc−OSの構造は、非晶質酸化物半導体よりも規則性が高い。そのため、nc−OSは
、a−like OSや非晶質酸化物半導体よりも欠陥準位密度が低い。ただし、nc−
OSは異なる結晶部間で結晶方位に規則性が見られないため、nc−OSはCAAC−O
Sと比べて欠陥準位密度が高い。
<a−like OS>
a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。例えば、a−like OSの構造の規則性は、nc−OSよりも低いが、
非晶質酸化物半導体よりも高い。a−like OSは、nc−OS及びCAAC−OS
と比べて、不安定な構造である。また、a−like OSは、nc−OS及びCAAC
−OSと比べて密度が低い。これは、a−like OSが鬆(低密度領域)を有するた
めである。鬆は高分解能断面TEM像によって確認することができる。
a−like OSの密度は、同じ組成の単結晶の密度の78.6%以上92.3%未満
である。nc−OSの密度及びCAAC−OSの密度は、同じ組成の単結晶の密度の92
.3%以上100%未満である。密度が単結晶の密度の78%未満である酸化物半導体は
、成膜すること自体が困難である。
例えば、菱面体晶構造を有する単結晶InGaZnOの密度は6.357g/cm
ある。よって、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体の場合
、a−like OSの密度は5.0g/cm以上5.9g/cm未満であり、nc
−OSの密度及びCAAC−OSの密度は5.9g/cm以上6.3g/cm未満で
ある。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わ
せることにより、所望の組成における単結晶に相当する密度を見積もることができる。例
えば、組成の異なる単結晶を組み合わせる割合を踏まえて、これら単結晶の密度の加重平
均を算出すればよい。なお、可能な限り少ない種類の単結晶を組み合わせて、密度を見積
もることが好ましい。
以上のように、酸化物半導体は様々な構造をとり、それぞれが様々な特性を有する。例え
ば、OSトランジスタ等の半導体デバイスに用いられる酸化物半導体膜は、例えば、CA
AC−OS、nc−OS、a−like OS、又は非晶質酸化物半導体でなる単層膜で
もよいし、異なる構造の酸化物半導体で構成される積層膜であってもよい。
以下に、本明細書等に関する事項を示す。本明細書等において、「第1」、「第2」、「
第3」などの序数詞は、順序を表すために使用される場合がある。又は、構成要素の混同
を避けるために使用する場合があり、この場合、序数詞の使用は構成要素の個数を限定す
るものではなく、順序を限定するものでもない。また、例えば、「第1」を「第2」又は
「第3」に置き換えて、本発明の一形態を説明することができる。
本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を
、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置
関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明
した語句に限定されず、状況に応じて適切に言い換えることができる。
本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、又は
、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を
「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という用
語を「絶縁層」という用語に変更することが可能な場合がある。
電圧は、ある電位と、基準の電位(例えば接地電位又はソース電位)との電位差のことを
示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお、電位とは相
対的なものである。よって、接地電位(GND)と記載されていても、必ずしも0Vを意
味しない場合もある。
図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合があ
る。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に
示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信
号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しく
は電流のばらつきなどを含むことが可能である。
本明細書等において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置
されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「略
平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう。
また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態
をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」とは、
二つの直線が60°以上120°以下の角度で配置されている状態をいう。
また、本明細書等において、結晶が三方晶又は菱面体晶である場合、六方晶系として表す
10、11、13 回路
30―35 メモリセル
100―102 電子装置
111 人工ニューラルアレイ(ANA)
112 行デコーダ
113 列デコーダ
114 入力回路
115 出力回路
116 アナログ信号処理回路
130 メモリ
131 メモリセルアレイ
132 行デコーダ
133 列デコーダ
140 配線スイッチアレイ
141 配線スイッチ
144―146 配線

Claims (13)

  1. 記憶回路を有するニューラルネットワーク装置であって、
    前記記憶回路は、チャネル形成領域に酸化物半導体を含むトランジスタと、ノードと、容量素子と、を有し、
    前記酸化物半導体を含むトランジスタは、前記ノードの電位を保持する機能を有し、
    前記容量素子の第1の電極は、前記ノードに電気的に接続され、
    前記容量素子の第2の電極は、配線に電気的に接続され、
    前記配線には入力値に相当するデータが入力されることを特徴とするニューラルネットワーク装置。
  2. 第1の記憶回路と、第2の記憶回路と、を有するニューラルネットワーク装置であって、
    前記第1の記憶回路は、第1のトランジスタと、第2のトランジスタと、第1の容量素子と、を有し、
    前記第2の記憶回路は、第3のトランジスタと、第4のトランジスタと、第2の容量素子と、を有し、
    前記第1のトランジスタと、前記第3のトランジスタとは、チャネル形成領域に酸化物半導体を含み、
    前記第2のトランジスタのゲートは、前記第1のトランジスタを介して第1の配線に電気的に接続され、
    前記第4のトランジスタのゲートは、前記第3のトランジスタを介して前記第1の配線に電気的に接続され、
    前記第1の容量素子の第1の電極は、前記第2のトランジスタのゲートに電気的に接続され、
    前記第1の容量素子の第2の電極は、第2の配線に電気的に接続され、
    前記第2の容量素子の第1の電極は、前記第4のトランジスタのゲートに電気的に接続され、
    前記第2の容量素子の第2の電極は、第3の配線に電気的に接続されることを特徴とするニューラルネットワーク装置。
  3. 第1の記憶回路と、第2の記憶回路と、を有するニューラルネットワーク装置であって、
    前記第1の記憶回路は、第1のトランジスタと、第2のトランジスタと、第1の容量素子と、を有し、
    前記第2の記憶回路は、第3のトランジスタと、第4のトランジスタと、第2の容量素子と、を有し、
    前記第1のトランジスタと、前記第3のトランジスタとは、チャネル形成領域に酸化物半導体を含み、
    前記第2のトランジスタのゲートは、前記第1のトランジスタを介して第1の配線に電気的に接続され、
    前記第4のトランジスタのゲートは、前記第3のトランジスタを介して前記第1の配線に電気的に接続され、
    前記第1の容量素子の第1の電極は、前記第2のトランジスタのゲートに電気的に接続され、
    前記第1の容量素子の第2の電極は、第2の配線に電気的に接続され、
    前記第2の容量素子の第1の電極は、前記第4のトランジスタのゲートに電気的に接続され、
    前記第2の容量素子の第2の電極は、第3の配線に電気的に接続され、
    前記第1の配線には重みの値に相当する第1のデータが入力され、
    前記第2の配線には入力値に相当する第2のデータが入力され、
    前記第3の配線には入力値に相当する第3のデータが入力されることを特徴とするニューラルネットワーク装置。
  4. 第1の記憶回路と、第2の記憶回路と、を有するニューラルネットワーク装置であって、
    前記第1の記憶回路は、第1のトランジスタと、第2のトランジスタと、第1の容量素子と、を有し、
    前記第2の記憶回路は、第3のトランジスタと、第4のトランジスタと、第2の容量素子と、を有し、
    前記第1のトランジスタと、前記第3のトランジスタとは、チャネル形成領域に酸化物半導体を含み、
    前記第2のトランジスタのゲートは、前記第1のトランジスタを介して第1の配線に電気的に接続され、
    前記第4のトランジスタのゲートは、前記第3のトランジスタを介して第2の配線に電気的に接続され、
    前記第1の容量素子の第1の電極は、前記第2のトランジスタのゲートに電気的に接続され、
    前記第1の容量素子の第2の電極は、第3の配線に電気的に接続され、
    前記第2の容量素子の第1の電極は、前記第4のトランジスタのゲートに電気的に接続され、
    前記第2の容量素子の第2の電極は、前記第3の配線に電気的に接続され、
    前記第3の配線には入力値に相当するデータが入力されることを特徴とするニューラルネットワーク装置。
  5. 第1の記憶回路と、第2の記憶回路と、を有するニューラルネットワーク装置であって、
    前記第1の記憶回路は、第1のトランジスタと、第2のトランジスタと、第1の容量素子と、を有し、
    前記第2の記憶回路は、第3のトランジスタと、第4のトランジスタと、第2の容量素子と、を有し、
    前記第1のトランジスタと、前記第3のトランジスタとは、チャネル形成領域に酸化物半導体を含み、
    前記第2のトランジスタのゲートは、前記第1のトランジスタを介して第1の配線に電気的に接続され、
    前記第4のトランジスタのゲートは、前記第3のトランジスタを介して第2の配線に電気的に接続され、
    前記第1の容量素子の第1の電極は、前記第2のトランジスタのゲートに電気的に接続され、
    前記第1の容量素子の第2の電極は、第3の配線に電気的に接続され、
    前記第2の容量素子の第1の電極は、前記第4のトランジスタのゲートに電気的に接続され、
    前記第2の容量素子の第2の電極は、前記第3の配線に電気的に接続され、
    前記第1の配線には重みの値に相当する第1のデータが入力され、
    前記第2の配線には重みの値に相当する第2のデータが入力され、
    前記第3の配線には入力値に相当する第3のデータが入力されることを特徴とするニューラルネットワーク装置。
  6. 第1の記憶回路と、第2の記憶回路と、第3の記憶回路と、を有するニューラルネットワーク装置であって、
    前記第1の記憶回路は、第1のトランジスタと、第2のトランジスタと、第1の容量素子と、を有し、
    前記第2の記憶回路は、第3のトランジスタと、第4のトランジスタと、第2の容量素子と、を有し、
    前記第3の記憶回路は、第5のトランジスタと、第6のトランジスタと、第3の容量素子と、を有し、
    前記第1のトランジスタと、前記第3のトランジスタと、前記第5のトランジスタとは、チャネル形成領域に酸化物半導体を含み、
    前記第2のトランジスタのゲートは、前記第1のトランジスタを介して第1の配線に電気的に接続され、
    前記第4のトランジスタのゲートは、前記第3のトランジスタを介して前記第1の配線に電気的に接続され、
    前記第6のトランジスタのゲートは、前記第5のトランジスタを介して第2の配線に電気的に接続され、
    前記第1の容量素子の第1の電極は、前記第2のトランジスタのゲートに電気的に接続され、
    前記第1の容量素子の第2の電極は、第3の配線に電気的に接続され、
    前記第2の容量素子の第1の電極は、前記第4のトランジスタのゲートに電気的に接続され、
    前記第2の容量素子の第2の電極は、第4の配線に電気的に接続され、
    前記第3の容量素子の第1の電極は、前記第6のトランジスタのゲートに電気的に接続され、
    前記第3の容量素子の第2の電極は、前記第3の配線に電気的に接続されることを特徴とするニューラルネットワーク装置。
  7. 第1の記憶回路と、第2の記憶回路と、第3の記憶回路と、を有するニューラルネットワーク装置であって、
    前記第1の記憶回路は、第1のトランジスタと、第2のトランジスタと、第1の容量素子と、を有し、
    前記第2の記憶回路は、第3のトランジスタと、第4のトランジスタと、第2の容量素子と、を有し、
    前記第3の記憶回路は、第5のトランジスタと、第6のトランジスタと、第3の容量素子と、を有し、
    前記第1のトランジスタと、前記第3のトランジスタと、前記第5のトランジスタとは、チャネル形成領域に酸化物半導体を含み、
    前記第2のトランジスタのゲートは、前記第1のトランジスタを介して第1の配線に電気的に接続され、
    前記第4のトランジスタのゲートは、前記第3のトランジスタを介して前記第1の配線に電気的に接続され、
    前記第6のトランジスタのゲートは、前記第5のトランジスタを介して第2の配線に電気的に接続され、
    前記第1の容量素子の第1の電極は、前記第2のトランジスタのゲートに電気的に接続され、
    前記第1の容量素子の第2の電極は、第3の配線に電気的に接続され、
    前記第2の容量素子の第1の電極は、前記第4のトランジスタのゲートに電気的に接続され、
    前記第2の容量素子の第2の電極は、第4の配線に電気的に接続され、
    前記第3の容量素子の第1の電極は、前記第6のトランジスタのゲートに電気的に接続され、
    前記第3の容量素子の第2の電極は、前記第3の配線に電気的に接続され、
    前記第1の配線には重みの値に相当する第1のデータが入力され、
    前記第2の配線には重みの値に相当する第2のデータが入力され、
    前記第3の配線には入力値に相当する第3のデータが入力され、
    前記第4の配線には入力値に相当する第4のデータが入力されることを特徴とするニューラルネットワーク装置。
  8. 記憶回路と、第1の回路と、第2の回路と、を有するニューラルネットワーク装置であって、
    前記記憶回路は、第1のトランジスタと、第2のトランジスタと、容量素子と、を有し、
    前記第1のトランジスタは、チャネル形成領域に酸化物半導体を含み、
    前記第2のトランジスタのゲートは、前記第1のトランジスタを介して第1の配線に電気的に接続され、
    前記容量素子の第1の電極は、前記第2のトランジスタのゲートに電気的に接続され、
    前記容量素子の第2の電極は、第2の配線に電気的に接続され、
    前記第2のトランジスタのソース又はドレインは、第3の配線に電気的に接続され、
    前記第1の回路は、第3のトランジスタを有し、
    前記第3のトランジスタのゲートは、前記第2の配線に電気的に接続され、
    前記第3のトランジスタのソース又はドレインは、第4の配線に電気的に接続され、
    前記第1の配線には重みの値に相当する第1のデータが入力され、
    前記第2の配線には入力値に相当する第2のデータが入力され、
    前記第2の回路は、前記第3の配線に流れる電流と、前記第4の配線に流れる電流と、を用いて重みの修正量を算出する機能を有することを特徴とするニューラルネットワーク装置。
  9. 請求項乃至請求項のいずれか一項において、
    前記第2のトランジスタは、チャネル形成領域にシリコンを含むことを特徴とするニューラルネットワーク装置。
  10. 請求項乃至請求項のいずれか一項において、
    前記第4のトランジスタは、チャネル形成領域にシリコンを含むことを特徴とするニューラルネットワーク装置。
  11. 記憶回路を有するニューラルネットワークシステムであって、
    前記記憶回路は、チャネル形成領域に酸化物半導体を含むトランジスタと、ノードと、容量素子と、を有し、
    前記酸化物半導体を含むトランジスタは、前記ノードの電位を保持する機能を有し、
    前記容量素子の第1の電極は、前記ノードに電気的に接続され、
    前記容量素子の第2の電極は、配線に電気的に接続され、
    前記配線には入力値に相当するデータが入力されることを特徴とするニューラルネットワークシステム。
  12. 請求項1に記載のニューラルネットワークシステムを用いた集積回路。
  13. 求項1に記載のニューラルネットワークシステムを用いたICチップ。
JP2016251179A 2015-05-21 2016-12-26 ニューラルネットワーク装置、ニューラルネットワークシステム、集積回路、及びicチップ Active JP6192798B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015103331 2015-05-21
JP2015103331 2015-05-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016098454A Division JP6674838B2 (ja) 2015-05-21 2016-05-17 電子装置

Publications (2)

Publication Number Publication Date
JP2017130195A JP2017130195A (ja) 2017-07-27
JP6192798B2 true JP6192798B2 (ja) 2017-09-06

Family

ID=57324532

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2016098454A Active JP6674838B2 (ja) 2015-05-21 2016-05-17 電子装置
JP2016251179A Active JP6192798B2 (ja) 2015-05-21 2016-12-26 ニューラルネットワーク装置、ニューラルネットワークシステム、集積回路、及びicチップ
JP2020008564A Withdrawn JP2020080159A (ja) 2015-05-21 2020-01-22 電子装置
JP2020014666A Active JP7064520B2 (ja) 2015-05-21 2020-01-31 電子装置、電子部品、及び、半導体パッケージ
JP2020022036A Withdrawn JP2020109715A (ja) 2015-05-21 2020-02-13 電子装置、電子部品、及び、半導体パッケージ
JP2021097894A Withdrawn JP2021177389A (ja) 2015-05-21 2021-06-11 電子装置
JP2022107830A Withdrawn JP2022137140A (ja) 2015-05-21 2022-07-04 電子装置、電子部品、及び、半導体パッケージ
JP2023000884A Pending JP2023052238A (ja) 2015-05-21 2023-01-06 電子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016098454A Active JP6674838B2 (ja) 2015-05-21 2016-05-17 電子装置

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2020008564A Withdrawn JP2020080159A (ja) 2015-05-21 2020-01-22 電子装置
JP2020014666A Active JP7064520B2 (ja) 2015-05-21 2020-01-31 電子装置、電子部品、及び、半導体パッケージ
JP2020022036A Withdrawn JP2020109715A (ja) 2015-05-21 2020-02-13 電子装置、電子部品、及び、半導体パッケージ
JP2021097894A Withdrawn JP2021177389A (ja) 2015-05-21 2021-06-11 電子装置
JP2022107830A Withdrawn JP2022137140A (ja) 2015-05-21 2022-07-04 電子装置、電子部品、及び、半導体パッケージ
JP2023000884A Pending JP2023052238A (ja) 2015-05-21 2023-01-06 電子装置

Country Status (2)

Country Link
US (4) US10141069B2 (ja)
JP (8) JP6674838B2 (ja)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102477518B1 (ko) 2015-10-23 2022-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP2017102904A (ja) 2015-10-23 2017-06-08 株式会社半導体エネルギー研究所 半導体装置および電子機器
US9851942B2 (en) 2016-03-10 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10664748B2 (en) 2016-03-18 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and system using the same
US9934826B2 (en) 2016-04-14 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017207747A (ja) 2016-05-17 2017-11-24 株式会社半導体エネルギー研究所 表示システムおよび移動体
WO2018002774A1 (en) 2016-06-29 2018-01-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device, operation method of the electronic device, and moving vehicle
US10504204B2 (en) 2016-07-13 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic device
CN109478557B (zh) 2016-08-03 2023-07-28 株式会社半导体能源研究所 摄像装置、摄像模块、电子设备及摄像系统
WO2018069785A1 (en) 2016-10-12 2018-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and system using the same
JP7073090B2 (ja) 2016-12-28 2022-05-23 株式会社半導体エネルギー研究所 ニューラルネットワークを利用したデータ処理装置、電子部品、および電子機器
JP2018106608A (ja) * 2016-12-28 2018-07-05 株式会社半導体エネルギー研究所 半導体装置
TWI748035B (zh) 2017-01-20 2021-12-01 日商半導體能源硏究所股份有限公司 顯示系統及電子裝置
WO2018138597A1 (ja) 2017-01-26 2018-08-02 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
WO2018138603A1 (en) 2017-01-26 2018-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
JP2018129046A (ja) * 2017-02-08 2018-08-16 株式会社半導体エネルギー研究所 Aiシステム
JP6981760B2 (ja) * 2017-03-10 2021-12-17 株式会社半導体エネルギー研究所 半導体装置
US11227543B2 (en) 2017-03-10 2022-01-18 Semiconductor Energy Laboratory Co., Ltd. Touch panel system, electronic device, and semiconductor device having a neural network
JP6668282B2 (ja) * 2017-03-21 2020-03-18 キオクシア株式会社 半導体記憶装置
JP7191816B2 (ja) * 2017-04-03 2022-12-19 株式会社半導体エネルギー研究所 表示装置
US11615297B2 (en) 2017-04-04 2023-03-28 Hailo Technologies Ltd. Structured weight based sparsity in an artificial neural network compiler
JP6854686B2 (ja) * 2017-04-04 2021-04-07 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US11551028B2 (en) 2017-04-04 2023-01-10 Hailo Technologies Ltd. Structured weight based sparsity in an artificial neural network
US11238334B2 (en) 2017-04-04 2022-02-01 Hailo Technologies Ltd. System and method of input alignment for efficient vector operations in an artificial neural network
US10387298B2 (en) * 2017-04-04 2019-08-20 Hailo Technologies Ltd Artificial neural network incorporating emphasis and focus techniques
US11544545B2 (en) 2017-04-04 2023-01-03 Hailo Technologies Ltd. Structured activation based sparsity in an artificial neural network
JP7187442B2 (ja) * 2017-04-10 2022-12-12 株式会社半導体エネルギー研究所 半導体装置、電子部品、及び電子機器
WO2018189620A1 (ja) * 2017-04-14 2018-10-18 株式会社半導体エネルギー研究所 ニューラルネットワーク回路
CN110537369B (zh) 2017-04-21 2021-07-13 株式会社半导体能源研究所 图像处理方法及图像接收装置
WO2018203169A1 (ja) * 2017-05-02 2018-11-08 株式会社半導体エネルギー研究所 撮像装置、及び電子機器
KR102613749B1 (ko) 2017-05-03 2023-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 신경망, 전력 저장 시스템, 차량, 및 전자 기기
WO2018211350A1 (en) 2017-05-19 2018-11-22 Semiconductor Energy Laboratory Co., Ltd. Machine learning method, machine learning system, and display system
US11314484B2 (en) * 2017-05-19 2022-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising operation circuits and switch circuits
JP6957210B2 (ja) * 2017-06-02 2021-11-02 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP6935242B2 (ja) * 2017-06-16 2021-09-15 株式会社半導体エネルギー研究所 半導体装置、演算回路及び電子機器
KR102638140B1 (ko) 2017-06-21 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 뉴럴 네트워크를 가지는 반도체 장치
CN110998585A (zh) 2017-06-22 2020-04-10 株式会社半导体能源研究所 布局设计系统及布局设计方法
JP7145152B2 (ja) * 2017-06-27 2022-09-30 株式会社半導体エネルギー研究所 携帯情報端末および問題解決システム
US10020051B1 (en) 2017-06-28 2018-07-10 International Business Machines Corporation Stack capacitor for neural network
US10079234B1 (en) 2017-06-28 2018-09-18 International Business Machines Corporation Metal-insulator-metal capacitor analog memory unit cell
JP2019021367A (ja) 2017-07-20 2019-02-07 株式会社東芝 半導体装置
CN111164822A (zh) * 2017-07-25 2020-05-15 株式会社半导体能源研究所 蓄电系统、电子设备及车辆以及推测方法
US11296176B2 (en) 2017-07-27 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
WO2019025895A1 (ja) * 2017-07-31 2019-02-07 株式会社半導体エネルギー研究所 表示装置
JP6953229B2 (ja) * 2017-08-10 2021-10-27 株式会社半導体エネルギー研究所 半導体装置
CN110998703A (zh) * 2017-08-24 2020-04-10 株式会社半导体能源研究所 图像处理方法
JP2019046199A (ja) * 2017-09-01 2019-03-22 株式会社半導体エネルギー研究所 プロセッサ、および電子機器
JP7155128B2 (ja) * 2017-09-01 2022-10-18 株式会社半導体エネルギー研究所 半導体装置、及び表示装置
US11237444B2 (en) 2017-09-01 2022-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6986909B2 (ja) * 2017-09-06 2021-12-22 株式会社半導体エネルギー研究所 半導体装置
WO2019048979A1 (ja) 2017-09-06 2019-03-14 株式会社半導体エネルギー研究所 電子機器
WO2019048985A1 (ja) * 2017-09-06 2019-03-14 株式会社半導体エネルギー研究所 蓄電システム、車両、電子機器及び半導体装置
WO2019087010A1 (ja) 2017-11-02 2019-05-09 株式会社半導体エネルギー研究所 給電装置及び電子機器、並びに給電装置の動作方法
JP7163308B2 (ja) * 2017-11-17 2022-10-31 株式会社半導体エネルギー研究所 加算方法、半導体装置、および電子機器
KR102290531B1 (ko) * 2017-11-29 2021-08-18 한국전자통신연구원 재조직 가능한 뉴럴 네트워크 컴퓨팅 장치
KR20200101919A (ko) 2017-12-27 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 제조 장치, 및 신경망을 사용한 박막 제조 장치
EP3506265A1 (en) * 2017-12-29 2019-07-03 IMEC vzw A memory device
US10970441B1 (en) 2018-02-26 2021-04-06 Washington University System and method using neural networks for analog-to-information processors
DE112019001497T5 (de) 2018-03-23 2021-01-07 Semiconductor Energy Laboratory Co., Ltd. System zur Dokumentensuche, Verfahren zur Dokumentensuche, Programm und nicht-transitorisches, von einem Computer lesbares Speichermedium
JP2019179499A (ja) 2018-03-30 2019-10-17 ソニー株式会社 半導体装置及び積和演算装置
US11355530B2 (en) 2018-04-12 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of semiconductor device
US20210318856A1 (en) * 2018-04-26 2021-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2019216331A (ja) * 2018-06-12 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
KR20210020934A (ko) 2018-06-15 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11515873B2 (en) 2018-06-29 2022-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10924090B2 (en) * 2018-07-20 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising holding units
WO2020099983A1 (ja) * 2018-11-16 2020-05-22 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
CN113348460A (zh) 2019-02-15 2021-09-03 株式会社半导体能源研究所 参数探索方法
WO2020188397A1 (ja) 2019-03-20 2020-09-24 株式会社半導体エネルギー研究所 配線レイアウト設計方法、プログラム、および記録媒体
JP7395566B2 (ja) * 2019-04-02 2023-12-11 株式会社半導体エネルギー研究所 検査方法
CN113782573B (zh) * 2019-04-11 2024-04-05 Oppo广东移动通信有限公司 显示屏组件及电子设备
KR20220002394A (ko) 2019-04-26 2022-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 문서 검색 시스템 및 문서 검색 방법
US11875837B2 (en) 2019-06-21 2024-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US20200410319A1 (en) * 2019-06-26 2020-12-31 Micron Technology, Inc. Stacked artificial neural networks
US11054997B2 (en) * 2019-08-12 2021-07-06 Micron Technology, Inc. Artificial neural networks in memory
US11714999B2 (en) * 2019-11-15 2023-08-01 International Business Machines Corporation Neuromorphic device with crossbar array structure storing both weights and neuronal states of neural networks
WO2021130595A1 (ja) * 2019-12-27 2021-07-01 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US11500614B2 (en) 2020-05-11 2022-11-15 International Business Machines Corporation Stacked FET multiply and accumulate integrated circuit
US11404106B2 (en) * 2020-07-27 2022-08-02 Robert Bosch Gmbh Read only memory architecture for analog matrix operations
US11811421B2 (en) 2020-09-29 2023-11-07 Hailo Technologies Ltd. Weights safety mechanism in an artificial neural network processor
US11237894B1 (en) 2020-09-29 2022-02-01 Hailo Technologies Ltd. Layer control unit instruction addressing safety mechanism in an artificial neural network processor
US11221929B1 (en) 2020-09-29 2022-01-11 Hailo Technologies Ltd. Data stream fault detection mechanism in an artificial neural network processor
US11874900B2 (en) 2020-09-29 2024-01-16 Hailo Technologies Ltd. Cluster interlayer safety mechanism in an artificial neural network processor
JP2022102512A (ja) * 2020-12-25 2022-07-07 ソニーセミコンダクタソリューションズ株式会社 積和演算装置およびニューラルネットワーク
JP2022127597A (ja) 2021-02-19 2022-08-31 株式会社半導体エネルギー研究所 電子装置
JPWO2022185153A1 (ja) * 2021-03-05 2022-09-09
US11594176B2 (en) 2021-03-11 2023-02-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, electronic device, and operation method of semiconductor device
US11800698B2 (en) * 2021-08-17 2023-10-24 International Business Machines Corporation Semiconductor structure with embedded capacitor

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155802A (en) 1987-12-03 1992-10-13 Trustees Of The Univ. Of Penna. General purpose neural computer
US5093803A (en) 1988-12-22 1992-03-03 At&T Bell Laboratories Analog decision network
FR2644264B1 (fr) 1989-03-10 1991-05-10 Thomson Csf Reseau neuronal analogique programmable
US4962342A (en) * 1989-05-04 1990-10-09 Synaptics, Inc. Dynamic synapse for neural network
US5071171A (en) 1989-12-11 1991-12-10 Single Buoy Moorings Inc. Swivel
US5268320A (en) 1990-12-26 1993-12-07 Intel Corporation Method of increasing the accuracy of an analog circuit employing floating gate memory devices
JPH06187472A (ja) 1991-04-02 1994-07-08 Wacom Co Ltd アナログニューラルネットワーク
JPH0512466A (ja) 1991-07-01 1993-01-22 Toshiba Corp ニユーラルネツトワーク装置
JP2809954B2 (ja) 1992-03-25 1998-10-15 三菱電機株式会社 画像感知および処理のための装置および方法
JP2742747B2 (ja) 1992-05-29 1998-04-22 株式会社半導体エネルギー研究所 薄膜トランジスタを有する多層半導体集積回路
US5343555A (en) * 1992-07-06 1994-08-30 The Regents Of The University Of California Artificial neuron with switched-capacitor synapses using analog storage of synaptic weights
JPH06274661A (ja) * 1993-03-18 1994-09-30 Hitachi Ltd シナプス回路およびそれを用いたニューラルネットワークシステム
JPH08178637A (ja) 1994-12-27 1996-07-12 Mitsubishi Electric Corp 画像処理装置及び画像処理方法
JPH1031551A (ja) 1996-07-15 1998-02-03 Mitsubishi Electric Corp ヒューマンインターフェースシステムおよびこれを使用した高速移動物体位置検出装置
JPH10300165A (ja) 1997-04-28 1998-11-13 Mitsubishi Electric Corp 空気調和装置
JP2980063B2 (ja) 1997-06-10 1999-11-22 三菱電機株式会社 画像処理装置
JPH11175653A (ja) 1997-12-08 1999-07-02 Mitsubishi Electric Corp 人工網膜チップ応用監視システム
JPH11177889A (ja) 1997-12-16 1999-07-02 Mitsubishi Electric Corp 人工網膜回路を用いた撮像装置
US6470328B1 (en) 1998-08-07 2002-10-22 Monolith Company, Ltd. Artificial neuron on the base of B-driven threshold element
JP3305267B2 (ja) * 1998-08-07 2002-07-22 株式会社モノリス シナプス素子、しきい値回路およびニューロン装置
US6389404B1 (en) 1998-12-30 2002-05-14 Irvine Sensors Corporation Neural processing module with input architectures that make maximal use of a weighted synapse array
JP3199707B2 (ja) 1999-08-09 2001-08-20 株式会社半導体理工学研究センター 半導体演算回路及び演算装置
JP2002359296A (ja) * 2001-06-01 2002-12-13 Mitsubishi Electric Corp 半導体記憶装置
JP2003317469A (ja) * 2002-04-19 2003-11-07 Mitsubishi Electric Corp マルチポートメモリ回路
US6982897B2 (en) * 2003-10-07 2006-01-03 International Business Machines Corporation Nondestructive read, two-switch, single-charge-storage device RAM devices
US8445946B2 (en) * 2003-12-11 2013-05-21 International Business Machines Corporation Gated diode memory cells
KR101320518B1 (ko) * 2007-10-24 2013-12-19 삼성전자주식회사 적층 레벨의 트랜지스터들을 갖는 집적 회로 반도체 소자및 그 제조방법
US8009459B2 (en) * 2008-12-30 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit for high speed dynamic memory
US8422272B2 (en) * 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR102115344B1 (ko) 2010-08-27 2020-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
CN103201831B (zh) * 2010-11-05 2015-08-05 株式会社半导体能源研究所 半导体装置
JP5951351B2 (ja) 2011-05-20 2016-07-13 株式会社半導体エネルギー研究所 加算器及び全加算器
EP2916330B1 (en) 2012-10-31 2019-05-01 Toda Kogyo Corp. Ferrite sintered plate and ferrite sintered sheet
JP6274661B2 (ja) 2014-03-31 2018-02-07 東レエンジニアリング株式会社 乾燥装置

Also Published As

Publication number Publication date
US11004528B2 (en) 2021-05-11
JP6674838B2 (ja) 2020-04-01
JP2020109715A (ja) 2020-07-16
JP2020080162A (ja) 2020-05-28
US20200176069A1 (en) 2020-06-04
US10699794B2 (en) 2020-06-30
JP2023052238A (ja) 2023-04-11
JP2022137140A (ja) 2022-09-21
US10141069B2 (en) 2018-11-27
JP2016219011A (ja) 2016-12-22
US20160343452A1 (en) 2016-11-24
US20190164620A1 (en) 2019-05-30
JP2020080159A (ja) 2020-05-28
US11776645B2 (en) 2023-10-03
JP2021177389A (ja) 2021-11-11
JP2017130195A (ja) 2017-07-27
JP7064520B2 (ja) 2022-05-10
US20210264998A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
JP6192798B2 (ja) ニューラルネットワーク装置、ニューラルネットワークシステム、集積回路、及びicチップ
JP6778483B2 (ja) 半導体装置
JP6773453B2 (ja) 記憶装置及び電子機器
US10002648B2 (en) Memory device, semiconductor device, and electronic device
JP6846938B2 (ja) 半導体装置、記憶装置、半導体ウェハ、及び電子機器
JP6858549B2 (ja) 半導体装置、記憶装置
TW201803131A (zh) 半導體裝置、半導體晶圓及電子裝置
JP6901831B2 (ja) メモリシステム、及び情報処理システム
WO2016181256A1 (ja) 半導体装置、電子部品および電子機器
JP2016110688A (ja) 半導体装置及びその駆動方法
KR20230003301A (ko) 메모리 시스템 및 정보 처리 시스템
JP2017091599A (ja) 半導体装置、記憶装置、電子機器、又は該半導体装置の駆動方法
JP2017182867A (ja) 半導体装置、ドライバic、コンピュータ及び電子機器
JP6709042B2 (ja) 半導体装置
JP6690935B2 (ja) 半導体装置
US9785566B2 (en) Semiconductor device, computer, and electronic device
JP2016110679A (ja) 記憶装置、およびそれを有する半導体装置
JP2016092084A (ja) 半導体装置、半導体装置の作製方法、モジュールおよび電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170808

R150 Certificate of patent or registration of utility model

Ref document number: 6192798

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250