JP6846938B2 - 半導体装置、記憶装置、半導体ウェハ、及び電子機器 - Google Patents

半導体装置、記憶装置、半導体ウェハ、及び電子機器 Download PDF

Info

Publication number
JP6846938B2
JP6846938B2 JP2017008056A JP2017008056A JP6846938B2 JP 6846938 B2 JP6846938 B2 JP 6846938B2 JP 2017008056 A JP2017008056 A JP 2017008056A JP 2017008056 A JP2017008056 A JP 2017008056A JP 6846938 B2 JP6846938 B2 JP 6846938B2
Authority
JP
Japan
Prior art keywords
transistor
wiring
insulator
conductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017008056A
Other languages
English (en)
Other versions
JP2017135378A (ja
Inventor
宏充 郷戸
宏充 郷戸
達則 井上
達則 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017135378A publication Critical patent/JP2017135378A/ja
Application granted granted Critical
Publication of JP6846938B2 publication Critical patent/JP6846938B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Description

本発明の一態様は、半導体装置、及び記憶装置に関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、プロセッサ、電子機器、それらの駆動方法、それらの製造方法、それらの検査方法、またはそれらのシステムを一例として挙げることができる。
近年、パーソナルコンピュータ、スマートフォン、デジタルカメラなどさまざまな電子機器に、セントラルプロセシングユニット（ＣＰＵ）や記憶装置、センサなどの電子部品が用いられており、当該電子部品は、微細化、および低消費電力など様々な面で改良が進められている。
特に、近年電子機器で扱われているデータ量は増加しており、その容量の大きいデータを保持できる記憶装置の開発が進められている。容量の大きい記憶装置を作製する手段の一として、微細化が挙げられる。ここでいう微細化とは、メモリセルの微細化を指しており、記憶装置が有するメモリセルのサイズを縮小して、単位面積あたりのメモリセルの数を増やすことをいう。
特開２０１３−１８２９２６号公報 特開２００４−１９３４８３号公報 特開２０１４−２１６３２７号公報 特開２０１０−１４１１０７号公報 特開２０１５−８４２７０号公報
メモリセルの微細化を行う場合、リソグラフィ工程及びエッチング工程によるパターニングによって、小さい素子を作製する必要がある。具体的には、隣り合うメモリセルの間隔を狭くする、メモリセルが有するトランジスタのサイズを小さくする、などの方法がある。微細化が進むほど、パターニングによる素子形成の精度の高さが求められる。
特許文献１乃至特許文献５では、ダミーワード線を用いて、活性層を電気的に分離して（以後、素子分離と呼ぶ場合がある。）、トランジスタ間を非導通状態としたＤＲＡＭの発明が開示されている。なお、本明細書などにおいて、「電気的に分離する」とは、電位などによって２者の間を電気的に非導通状態にすることをいう。この方法を用いることにより、微細化を進めた際に生じるリソグラフィの光近接効果を防ぐことができる。ただし、特許文献１乃至特許文献５では、シリコンのｐｎ接合を使ってトランジスタの素子分離を行っているが、ｐｎ接合の領域を流れるリーク電流によって、トランジスタ間でリーク電流が発生する場合がある。つまり、リーク電流によるデータの損失が起こる可能性があるため、このような構成の場合、定期的なリフレッシュ動作が必要となる。
本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。又は、本発明の一態様は、新規な半導体装置を有する記憶装置、又はモジュールを提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置を有する記憶装置、又はモジュールを使用した電子機器を提供することを課題の一とする。又は、本発明の一態様は、新規な半導体装置を有する記憶装置、又はモジュールを利用したシステムを提供することを課題の一とする。
又は、本発明の一態様は、記憶容量の大きい記憶装置を提供することを課題の一とする。又は、本発明の一態様は、消費電力の低い記憶装置を提供することを課題の一とする。又は、本発明の一態様は、上記に記載の記憶装置を有する電子機器を提供することを課題の一とする。
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した記載、及び他の課題の全てを解決する必要はない。
（１）
本発明の一態様は、酸化物半導体と、第１トランジスタと、第２トランジスタと、第１容量素子と、第２容量素子と、第１乃至第３配線と、を有し、第１配線は、第１トランジスタのゲートとしての機能を有し、第１容量素子の第１端子は、第１トランジスタの第１端子と電気的に接続され、第２配線は、第２トランジスタのゲートとしての機能を有し、第２容量素子の第１端子は、第２トランジスタの第１端子と電気的に接続され、第１トランジスタのチャネル形成領域は、酸化物半導体に形成され、第２トランジスタのチャネル形成領域は、酸化物半導体に形成され、第３配線は、酸化物半導体の一部と重畳する領域を有し、第３配線は、第３配線の電位によって、第１トランジスタと第２トランジスタと、を電気的に分離することを特徴とする半導体装置である。
（２）
又は、本発明の一態様は、前記（１）において、第４配線と、第５配線と、を有し、第４配線は、第１トランジスタの第２端子と電気的に接続され、第５配線は、第２トランジスタの第２端子と電気的に接続され、酸化物半導体は、第１乃至第５配線のそれぞれの一部と、重畳する領域を有し、第４配線は、第１乃至第３配線のそれぞれの一部と、重畳する領域を有し、第５配線は、第１乃至第３配線のそれぞれの一部と、重畳する領域を有することを特徴とする半導体装置である。
（３）
又は、本発明の一態様は、前記（１）又は前記（２）において、第６配線を有し、第６配線は、酸化物半導体を介して、第３配線と重畳するように設けられることを特徴とする半導体装置である。
（４）
又は、本発明の一態様は、前記（１）乃至（３）のいずれか一において、第７配線と、第８配線と、を有し、第７配線は、第１トランジスタのバックゲートとしての機能を有し、第７配線は、第１トランジスタのチャネル形成領域を介して、第１配線と重畳するように設けられ、第８配線は、第２トランジスタのバックゲートとしての機能を有し、第８配線は、第２トランジスタのチャネル形成領域を介して、第２配線と重畳するように設けられることを特徴とする半導体装置である。
（５）
又は、本発明の一態様は、酸化物半導体と、第１乃至第４トランジスタと、第１容量素子と、第２容量素子と、第１乃至第３配線と、を有し、第１配線は、第１トランジスタのゲートとしての機能を有し、第１容量素子の第１端子は、第１トランジスタの第１端子と電気的に接続され、第２トランジスタのゲートは、第１トランジスタの第１端子と電気的に接続され、第２配線は、第３トランジスタのゲートとしての機能を有し、第２容量素子の第１端子は、第３トランジスタの第１端子と電気的に接続され、第４トランジスタのゲートは、第３トランジスタの第１端子と電気的に接続され、第１トランジスタのチャネル形成領域は、酸化物半導体に形成され、第３トランジスタのチャネル形成領域は、酸化物半導体に形成され、第３配線は、酸化物半導体の一部と重畳する領域を有し、第３配線は、第３配線の電位によって、第１トランジスタと第３トランジスタと、を電気的に分離する機能を有することを特徴とする半導体装置である。
（６）
又は、本発明の一態様は、前記（５）において、第４乃至第８配線を有し、第４配線は、第１トランジスタの第２端子と電気的に接続され、第５配線は、第２トランジスタの第１端子と電気的に接続され、第６配線は、第３トランジスタの第２端子と電気的に接続され、第７配線は、第４トランジスタの第１端子と電気的に接続され、第８配線は、第２トランジスタの第２端子と電気的に接続され、第８配線は、第４トランジスタの第２端子と電気的に接続され、酸化物半導体は、第１乃至第８配線のそれぞれの一部と、重畳する領域を有し、第１配線は、第４乃至第８配線のそれぞれの一部と、重畳する領域を有し、第２配線は、第４乃至第８配線のそれぞれの一部と、重畳する領域を有し、第３配線は、第４乃至第８配線のそれぞれの一部と、重畳する領域を有することを特徴とする半導体装置である。
（７）
又は、本発明の一態様は、前記（５）において、第４乃至第６配線を有し、第４配線は、第１トランジスタの第２端子と電気的に接続され、第４配線は、第２トランジスタの第１端子と電気的に接続され、第５配線は、第３トランジスタの第２端子と電気的に接続され、第５配線は、第４トランジスタの第１端子と電気的に接続され、第６配線は、第２トランジスタの第２端子と電気的に接続され、第６配線は、第４トランジスタの第２端子と電気的に接続され、酸化物半導体は、第１乃至第６配線のそれぞれの一部と、重畳する領域を有し、第１配線は、第４乃至第６配線のそれぞれの一部と、重畳する領域を有し、第２配線は、第４乃至第６配線のそれぞれの一部と、重畳する領域を有し、第３配線は、第４乃至第６配線のそれぞれの一部と、重畳する領域を有することを特徴とする半導体装置である。
（８）
又は、本発明の一態様は、前記（５）乃至（７）のいずれか一において、第９配線を有し、第９配線は、酸化物半導体を介して、第３配線と重畳するように設けられることを特徴とする半導体装置である。
（９）
又は、本発明の一態様は、前記（５）乃至（８）のいずれか一において、第１０配線と、第１１配線と、を有し、第１０配線は、第１トランジスタのバックゲートとしての機能を有し、第１０配線は、第１トランジスタのチャネル形成領域を介して、第１配線と重畳するように設けられ、第１１配線は、第３トランジスタのバックゲートとしての機能を有し、第１１配線は、第３トランジスタのチャネル形成領域を介して、第２配線と重畳するように設けられることを特徴とする半導体装置である。
（１０）
又は、本発明の一態様は、前記（５）乃至（９）のいずれか一において、第１層と、第２層と、を有し、第１層は、第１トランジスタと、第３トランジスタと、を有し、第２層は、第２トランジスタと、第４トランジスタと、を有し、第２層の上方に、第１層を有することを特徴とする半導体装置である。
（１１）
又は、本発明の一態様は、前記（５）乃至（１０）のいずれか一において、第２トランジスタ及び／又は第４トランジスタは、チャネル形成領域にシリコンを有することを特徴とする半導体装置である。
（１２）
又は、本発明の一態様は、前記（１）乃至（１１）のいずれか一において、酸化物半導体は、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛のいずれか少なくとも一を有することを特徴とする半導体装置である。
（１３）
又は、本発明の一態様は、前記（１）乃至（１２）のいずれか一に記載の半導体装置と、駆動回路と、を有する記憶装置である。
（１４）
又は、本発明の一態様は、前記（１）乃至（１２）のいずれか一に記載の半導体装置を複数個、または、前記（１３）に記載の記憶装置を複数個で有し、ダイシング用の領域を有する半導体ウェハである。
（１５）
又は、本発明の一態様は、前記（１３）に記載の記憶装置と、筐体と、を有する電子機器である。
本発明の一態様によって、新規な半導体装置を提供することができる。又は、本発明の一態様によって、新規な半導体装置を有する記憶装置、又はモジュールを提供することができる。又は、本発明の一態様によって、新規な半導体装置を有する記憶装置、又はモジュールを使用した電子機器を提供することができる。又は、本発明の一態様によって、新規な半導体装置を有する記憶装置を利用したシステムを提供することができる。
又は、本発明の一態様によって、記憶容量の大きい記憶装置を提供することができる。又は、本発明の一態様によって、消費電力の低い記憶装置を提供することができる。又は、本発明の一態様によって、上記に記載の記憶装置を有する電子機器を提供することができる。
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
半導体装置の一例を示す断面図及び上面図。 半導体装置の一例を示す上面図。 メモリセルの一例を示す回路図。 半導体装置の一例を示す断面図。 半導体装置の一例を示す断面図。 半導体装置の一例を示す上面図。 半導体装置の一例を示す断面図。 半導体装置の一例を示す断面図。 半導体装置の一例を示す上面図。 メモリセルの一例を示す回路図。 メモリセルの一例を示す回路図。 記憶装置の一例を示すブロック図。 電子部品の作製方法を説明するためのフローチャート及び該電子部品の斜視図。 電子機器の例を示す斜視図。 電子機器の例を示す斜視図。 ＲＦタグの使用例を示す斜視図。 トランジスタの構成例を示す上面図及び断面図。 トランジスタの構成例を示す上面図及び断面図。 トランジスタの構成例を示す上面図及び断面図。 酸化物の原子数比の範囲を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 酸化物の積層構造におけるバンド図。 トランジスタの構成例を示す上面図及び断面図。 トランジスタの構成例を示す上面図及び断面図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。
「電子機器」、「電子部品」、「モジュール」、「半導体装置」の記載について説明する。一般的に、「電子機器」とは、例えば、パーソナルコンピュータ、携帯電話、タブレット端末、電子書籍端末、ウェアラブル端末、ＡＶ機器（ＡＶ；Ａｕｄｉｏ Ｖｉｓｕａｌ）、電化製品、住宅設備機器、業務用設備機器、デジタルサイネージ、自動車、又は、システムを有する電気製品などをいう場合がある。また、「電子部品」、又は「モジュール」とは、電子機器が有するプロセッサ、記憶装置、センサ、バッテリ、表示装置、発光装置、インターフェース機器、ＲＦタグ（ＲＦ；Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）、受信装置、送信装置などをいう場合がある。また、「半導体装置」とは、半導体素子を用いた装置、又は、電子部品又はモジュールが有する、半導体素子を適用した駆動回路、制御回路、論理回路、信号生成回路、信号変換回路、電位レベル変換回路、電圧源、電流源、切り替え回路、増幅回路、記憶回路、メモリセル、表示回路、表示画素などをいう場合がある。
また、本明細書において、酸化物半導体をＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と表記する場合がある。そのため、チャネル形成領域に酸化物半導体を有するトランジスタをＯＳトランジスタという場合がある。
本明細書において、ある配線に高レベル電位が印加される、と記載する場合、該高レベル電位は、その配線に接続されているゲートを有するｎ型トランジスタを導通状態にする大きさの電位か、または、その配線に接続されているゲートを有するｐ型トランジスタを非導通状態にする大きさの電位か、の少なくともどちらか一方を示す場合がある。そのため、異なる２つ以上の配線に高レベル電位が印加されている場合、それぞれの配線に印加されている高レベル電位の大きさは、互いに異なる場合がある。
本明細書において、ある配線に低レベル電位が印加される、と記載する場合、該低レベル電位は、その配線に接続されているゲートを有するｎ型トランジスタを非導通状態にする大きさの電位か、または、その配線に接続されているゲートを有するｐ型トランジスタを導通状態にする大きさの電位か、の少なくともどちらか一方を示す場合がある。そのため、異なる２つ以上の配線に低レベル電位が印加されている場合、それぞれの配線に印加されている低レベル電位の大きさは、互いに異なる場合がある。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の一例について説明する。
＜ＤＲＡＭのメモリセル＞
図３（Ａ）にＤＲＡＭのメモリセルの回路構成例を示す。この回路構成の詳細は実施の形態２で説明するが、ＤＲＡＭのメモリセルは、１個のトランジスタと、１個の容量素子と、から構成されている。
次に、図３（Ａ）のメモリセルを複数個配置したときの構成について説明する。図３（Ａ）のメモリセルを複数個配置したときの回路を半導体装置１００として、半導体装置１００の構成例を図１（Ａ）、（Ｂ）に示す。図１（Ａ）は、半導体装置１００の断面図を示し、図１（Ｂ）は、半導体装置１００の上面図を示している。なお、図１（Ａ）に示す断面図は、図１（Ｂ）の上面図の黒太線Ｄ１−Ｄ２に対応している。
図１（Ａ）に示す半導体装置１００の断面図では、トランジスタＯＳＴｒ１と、トランジスタＯＳＴｒ２と、トランジスタＯＳＴｒ３と、容量素子Ｃｓ１と、容量素子Ｃｓ２と、容量素子Ｃｓ３と、を示している。また、図１（Ａ）に示す半導体装置１００が有する配線として、配線ＢＬ２と、配線ＢＬ３と、配線ＷＬ１と、配線ＷＬ２と、配線ＷＬ３と、配線ＢＧ１と、配線ＢＧ２と、配線ＢＧ３と、配線ＤＷＬと、配線ＤＢＧと、配線ＳＤ１ａと、配線ＳＤ１ｂと、配線ＳＤ２ａと、配線ＳＤ２ｂと、配線ＳＤ２ｃと、導電体Ｐ１と、導電体Ｐ２と、導電体Ｑ１と、導電体Ｑ２と、導電体Ｑ３と、導電体Ｔ１と、導電体Ｔ２と、導電体Ｔ３と、を示している。また、図１（Ａ）の半導体装置１００が有する酸化物半導体として、酸化物半導体ＯＳ１と、酸化物半導体ＯＳ２と、を示している。なお、図１（Ａ）において、ハッチング及び符号が与えられていない領域は、絶縁体を表している。
図１（Ｂ）に示す半導体装置１００の上面図では、配線ＢＬ１と、配線ＢＬ２と、配線ＢＬ３と、配線ＢＬ４と、配線ＷＬ１と、配線ＷＬ２と、配線ＷＬ３と、配線ＤＷＬと、酸化物半導体ＯＳ１と、酸化物半導体ＯＳ２と、容量素子Ｃｓ１と、容量素子Ｃｓ２と、容量素子Ｃｓ３と、導電体Ｐ１と、導電体Ｐ２と、黒太線Ｄ１−Ｄ２を示しており、それ以外の符号は省略している。
配線ＢＬ１及び配線ＢＬ２は、ビット線として機能し、配線ＷＬ１乃至配線ＷＬ３は、ワード線として機能する。配線ＤＷＬは、第１のダミーワード線として機能し、配線ＤＢＧは、第２のダミーワード線として機能する。
ここでは、図１（Ａ）に示す断面図を用いて、半導体装置１００の接続構成を説明する。トランジスタＯＳＴｒ１乃至トランジスタＯＳＴｒ３は、フロントゲート及びバックゲートを有するデュアルゲート構造のトランジスタである。
トランジスタＯＳＴｒ１乃至トランジスタＯＳＴｒ３のそれぞれのフロントゲートとして、配線ＷＬ１乃至配線ＷＬ３が延設されている。また、トランジスタＯＳＴｒ１乃至トランジスタＯＳＴｒ３のそれぞれのバックゲートとして、配線ＢＧ１乃至配線ＢＧ３が延設されている。トランジスタＯＳＴｒ１のソース又はドレインの一方として、配線ＳＤ１ａが設けられ、トランジスタＯＳＴｒ１のソース又はドレインの他方として、配線ＳＤ１ｂが設けられている。トランジスタＯＳＴｒ２のソース又はドレインの一方として、配線ＳＤ２ａが設けられ、トランジスタＯＳＴｒ２のソース又はドレインの他方として、配線ＳＤ２ｂが設けられている。トランジスタＯＳＴｒ３のソース又はドレインの一方として、配線ＳＤ２ａが設けられ、トランジスタＯＳＴｒ３のソース又はドレインの他方として、配線ＳＤ２ｃが設けられている。
配線ＳＤ１ａの上部に導電体Ｐ１が位置し、導電体Ｐ１の上部に配線ＢＬ２が位置している。つまり、配線ＳＤ１ａは、導電体Ｐ１を介して、配線ＢＬ２と電気的に接続されている。配線ＳＤ１ｂの上部に導電体Ｑ１が位置し、導電体Ｑ１の上部に導電体Ｔ１が位置している。導電体Ｔ１の上部に容量素子Ｃｓ１の第１端子が位置しており、導電体Ｔ１と容量素子Ｃｓ１の第１端子とが、接している。つまり、配線ＳＤ１ｂは、導電体Ｑ１と導電体Ｔ１とを介して、容量素子Ｃｓ１の第１端子と電気的に接続されている。
配線ＳＤ２ａの上部に導電体Ｐ２が位置し、導電体Ｐ２の上部に配線ＢＬ３が位置している。つまり、配線ＳＤ２ａは、導電体Ｐ２を介して、配線ＢＬ３と電気的に接続されている。配線ＳＤ２ｂの上部に導電体Ｑ２が位置し、導電体Ｑ２の上部に導電体Ｔ２が位置している。導電体Ｔ２の上部に容量素子Ｃｓ２の第１端子が位置しており、導電体Ｔ２と容量素子Ｃｓ２の第１端子とが、接している。つまり、配線ＳＤ２ｂは、導電体Ｑ２と導電体Ｔ２とを介して、容量素子Ｃｓ２の第１端子と電気的に接続されている。
配線ＳＤ２ｃの上部に導電体Ｑ３が位置し、導電体Ｑ３の上部に導電体Ｔ３が位置している。導電体Ｔ３の上部に容量素子Ｃｓ３の第１端子が位置しており、導電体Ｔ３と容量素子Ｃｓ３の第１端子とが、接している。つまり、配線ＳＤ２ｃは、導電体Ｑ３と導電体Ｔ２とを介して、容量素子Ｃｓ３の第１端子と電気的に接続されている。
酸化物半導体ＯＳ１及び酸化物半導体ＯＳ２は、配線ＢＧ１乃至配線ＢＧ３、及び配線ＤＢＧの上方に位置し、かつ配線ＳＤ１ａ、配線ＳＤ１ｂ、配線ＳＤ２ａ、配線ＳＤ２ｂ、配線ＳＤ２ｃ、及び配線ＤＷＬの下方に位置している。さらに、図１（Ａ）、（Ｂ）に示す断面図及び上面図より、酸化物半導体ＯＳ１及び酸化物半導体ＯＳ２は、ある一方向に延在するように設けられている。ここでいう「ある一方向」とは、配線ＷＬ１乃至配線ＷＬ３、配線ＢＬ１乃至配線ＢＬ４、配線ＤＷＬのそれぞれと、平行とならない方向とする。
ここで、配線ＤＷＬおよび配線ＤＢＧの役割について、説明する。配線ＤＷＬ及び配線ＤＢＧに高レベル電位を印加した場合、酸化物半導体ＯＳ１、及び酸化物半導体ＯＳ２にキャリア（電子）が誘起され、酸化物半導体ＯＳ１、及び酸化物半導体ＯＳ２は低抵抗化する。一方、配線ＤＷＬ及び配線ＤＢＧに低レベル電位を印加した場合、酸化物半導体ＯＳ１、及び、酸化物半導体ＯＳ２には空乏層が形成され、酸化物半導体ＯＳ１、及び酸化物半導体ＯＳ２は高抵抗化する。特に、酸化物半導体などワイドバンドギャップ（バンドギャップが２．２ｅＶ以上）を有する半導体は真性キャリア密度が小さいため、空乏層を流れる電流は極めて小さくなる。そのため、配線ＤＷＬ及び配線ＤＢＧに低レベル電位を与え続けることで、トランジスタＯＳＴｒ１とトランジスタＯＳＴｒ２を素子分離することができる。その結果、配線ＳＤ１ｂと配線ＳＤ２ｂとの間に流れるリーク電流を非常に小さくすることができる。したがって、配線ＤＷＬ及び配線ＤＢＧをダミーワード線として、ダミーワード線と、酸化物半導体ＯＳ１及び酸化物半導体ＯＳ２とが交差する領域において、メモリセルの分離を行うことができる。また、半導体装置１００が有するメモリセルは、トランジスタＯＳＴｒ１及びトランジスタＯＳＴｒ２のリーク電流が非常に小さいので、リフレッシュの頻度を少なくすることができる。その結果、半導体装置１００の消費電力を低減することができる。
特に、酸化物半導体ＯＳ２として、実施の形態７に記載している金属酸化物１２３０ｂ、金属酸化物１４３２、又は金属酸化物１６０２を適用することによって、配線ＤＷＬ及び配線ＤＢＧに低レベル電位を印加したときの上述の交差領域に流れるオフ電流を極めて小さくすることができる。
なお、配線ＤＷＬ及び配線ＤＢＧを設けずに、酸化物半導体ＯＳ１及び酸化物半導体ＯＳ２の該交差領域をリソグラフィなどで除去する場合、図２に示すように、光近接効果の影響により酸化物半導体ＯＳ１及び酸化物半導体ＯＳ２の端部に丸みが形成されてしまう場合がある。特に、記憶装置の微細化を進めるほど、この影響が強く現れる場合がある。このとき、形成されるそれぞれのトランジスタにおいて特性がバラついてしまうことがある。
これを防ぐためには、上述したとおり、図１に示したように配線ＤＷＬ及び配線ＤＢＧを設けて、メモリセルの分離を行えばよい。これによって、微細化と同時にトランジスタの特性のばらつきを抑えた半導体装置を実現することができる。
次に、図１（Ａ）に示す半導体装置１００を構成する導電体（配線）、絶縁体、酸化物半導体について、説明する。図１（Ａ）の半導体装置１００の断面図において、導電体（配線）、絶縁体、酸化物半導体に対して符号を付した図を図４に示す。
半導体装置１００は、絶縁体３１８乃至絶縁体３３１と、導電体３５６乃至導電体３６２と、酸化物半導体４０１乃至酸化物半導体４０３と、を有する。
絶縁体３１８は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよく、積層または単層で設ける。また、酸素と水素を含む窒化シリコン（ＳｉＮＯＨ）を用いると、加熱によって脱離する水素の量を多くすることができるため好ましい。また、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化シリコンを用いることもできる。
絶縁体３１８は、例えば、スパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、当該絶縁体をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
絶縁体３１９は、絶縁体３１８上に位置し、絶縁体３２０は、絶縁体３１９上に位置する。特に、絶縁体３１９、及び絶縁体３２０は、水素または酸素に対してバリア性を有することが好ましい。なお、絶縁体３１９、及び絶縁体３２０は、絶縁体３１８と同様の材料および方法で作製することができる。
また、絶縁体３１９は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物などを用いるのが好ましい。特に、水素に対するバリア性を有する膜の一例として、ＡＬＤ法で形成した酸化アルミニウムを用いることがより好ましい。ＡＬＤ法を用いて形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える絶縁体を形成することができる。
また、絶縁体３２０は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物などを用いるのが好ましい。特に、水素に対するバリア性を有する膜の一例として、スパッタリング法で形成した酸化アルミニウムを用いることがより好ましい。
絶縁体３２１は、絶縁体３２０上に位置する。絶縁体３２１は、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコンなどを用いるのが好ましい。特に、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることがより好ましい。
導電体３５６は、絶縁体３２０上と、絶縁体３２１の側面上と、に位置する。導電体３５６の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
なお、導電体３５６の構造は、実施の形態７のトランジスタの構成例１で説明しているゲート電極と同様に、２層構造、又は３層以上の積層構造であることが好ましい。例えば、絶縁体３２０上、及び絶縁体３２１の側面上に、水素に対するバリア性を有する導電体として、窒化タンタル等を１層目として形成し、２層目として導電性が高いタングステンを積層すればよい。
なお、導電体３５６は、図１（Ａ）、（Ｂ）の半導体装置１００における配線ＢＧ１、配線ＢＧ２、配線ＢＧ３、及び配線ＤＢＧとして機能する。
絶縁体３２２は、絶縁体３２１上と、導電体３５６上と、に位置し、絶縁体３２３は、絶縁体３２２上に位置し、絶縁体３２４は、絶縁体３２３上に位置する。
絶縁体３２２の詳細、絶縁体３２３の詳細、及び絶縁体３２４の詳細は、実施の形態７のトランジスタの構成例１で説明する絶縁体１２２０、絶縁体１２２２、及び絶縁体１２２４の記載を参照する。
酸化物半導体４０１は、絶縁体３２４上に位置し、酸化物半導体４０２は、酸化物半導体４０１上に位置する。なお、酸化物半導体４０１の材料の詳細は、実施の形態７のトランジスタの構成例１で説明している金属酸化物１２３０ａの記載を参照する。また、酸化物半導体４０２の材料の詳細は、実施の形態７のトランジスタの構成例１で説明している金属酸化物１２３０ｂの記載を参照する。
導電体３５７は、導電体３５６と重畳しない領域に位置する。なお、導電体３５６と重畳する領域の全てが導電体３５７によって覆われていなければよいので、導電体３５７は、導電体３５７と導電体３５６とが重畳する領域に、一部有する構成であってもよい。なお、導電体３５７は、図１（Ａ）、（Ｂ）の半導体装置１００に示す配線ＳＤ１ａ、配線ＳＤ１ｂ、配線ＳＤ２ａ、配線ＳＤ２ｂ、及び配線ＳＤ２ｃとして機能する。なお、導電体３５７としては、２層構造、又は３層構造であることが好ましい。例えば、実施の形態７のトランジスタの構成例１で説明している導電体１２４１ａ、又は導電体１２４１ｂの層と、導電体１２４０ａ、又は導電体１２４０ｂの層と、の積層構造であることが好ましい。また、このとき、導電体３５７の材料としては、実施の形態７に記載の導電体１２４０ａ、又は導電体１２４０ｂの材料と、実施の形態７に記載の導電体１２４１ａ、又は導電体１２４１ｂの材料を用いればよい。
酸化物半導体４０３は、酸化物半導体４０２上と、導電体３５７上の一部と、に位置する。なお、酸化物半導体４０３の材料の詳細は、実施の形態７のトランジスタの構成例１で説明している金属酸化物１２３０ｃの記載を参照する。
絶縁体３２５は、酸化物半導体４０３上に位置し、導電体３５８は、絶縁体３２５上の一部に位置する。絶縁体３２６は、絶縁体３２５上、かつ導電体３５８上に位置する。
絶縁体３２５の詳細、導電体３５８の詳細、及び絶縁体３２６の詳細は、それぞれ実施の形態７のトランジスタの構成例１で説明する絶縁体１２５０、導電体１２６０、及び絶縁体１２７０の記載を参照する。
絶縁体３２７は、導電体３５７上と、酸化物半導体４０３の側面上と、絶縁体３２５の側面上と、絶縁体３２６の側面上と絶縁体３２６の上面と、酸化物半導体４０２上に位置する。
絶縁体３２７の詳細は、実施の形態７のトランジスタの構成例１で説明する絶縁体１２８０の記載を参照する。
導電体３５９は、導電体３５７上と、絶縁体３２７の側面上と、に位置する。なお、導電体３５９の材料及び形成方法は、導電体３５６の材料及び形成方法の記載を参酌する。
絶縁体３２８は、絶縁体３２７上に位置する。なお、絶縁体３２８は、絶縁体３１８と同様の材料及び方法で作製することが出来る。
導電体３６０は、導電体３５９の側面上と、絶縁体３２７上と、絶縁体３２８の側面上と、に位置する。なお、導電体３６０の材料及び形成方法については、導電体３５６の材料及び形成方法の記載を参酌する。
なお、本発明の一態様に係る作製方法は、導電体３５９、及び導電体３６０は、別々に形成する方法に限定しない。導電体３５９及び導電体３６０が、同じ層数、同じ材料を用いている場合は、同時に形成してもよい。
絶縁体３２９は、絶縁体３２８上と、一部の導電体３６０上と、に位置する。絶縁体３２９としては、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましく、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
導電体３６１は、残りの導電体３６０上と、絶縁体３２８上と、絶縁体３２９の側面上に位置する。導電体３６１としては、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料である銅やアルミニウム等を用いればよい。
絶縁体３３０は、絶縁体３２９上と、導電体３６１の面上と、に位置する。絶縁体３３０としては、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設ける。
例えば、絶縁体３３０を積層構造とする場合、酸化アルミニウムなどの高誘電率（ｈｉｇｈ−ｋ）材料と、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いて、積層構造を設けることが好ましい。当該構成により、容量素子Ｃｓ１乃至容量素子Ｃｓ３は、高誘電率（ｈｉｇｈ−ｋ）の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子Ｃｓ１乃至容量素子Ｃｓ３の静電破壊を抑制することができる。
導電体３６２は、絶縁体３３０を介して、導電体３６１と重畳する領域に位置する。導電体３６２は、導電体３６１と同様の材料及び方法で作製することができる。
絶縁体３３１は、絶縁体３３０上と、導電体３６２の側面上と、に位置する。絶縁体３３１は、絶縁体３１８と同様の材料及び方法で作製することができる。
なお、図４には図示していないが、絶縁体３１８より下方は、半導体装置１００を支持する基板を有する。ここでいう基板とは、ガラス基板、セラミック基板、石英基板、サファイア基板などが挙げられる。また、該基板は、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム、ガリウムヒ素、インジウムヒ素、インジウムガリウムヒ素からなる化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＧＯＩ（Ｇｅｒｍａｎｉｕｍ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、該基板として用いてもよい。
また、該基板として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを直接作製してもよいし、他の作製基板にトランジスタを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体を含むトランジスタとの間に剥離層を設けるとよい。
このような方法によって、記憶容量の大きい半導体装置を作製することができる。また、トランジスタＯＳＴｒ１乃至トランジスタＯＳＴｒ３のチャネル形成領域に、酸化物半導体を適用することにより、オフ電流を極めて小さくすることができるため、リーク電流によるデータの損失を防ぐことができる。これにより、リフレッシュ動作を低減することができるため、消費電力の低い半導体装置を実現することができる。
また、本発明の一態様は、上記で述べた半導体装置１００の構造に限定されず、状況によって、場合によって、または、必要に応じて、構成要素の取捨、回路の接続の変更などをすることができる。例えば、図１に示している半導体装置１００の有する酸化物半導体ＯＳ１、及び酸化物半導体ＯＳ２の電気的な分離が配線ＤＷＬのみでできる場合、配線ＤＢＧを設けない構成としてもよい（図示しない。）。このとき、酸化物半導体ＯＳ１、及び酸化物半導体ＯＳ２のそれぞれの膜厚が小さいことが好ましい。配線ＤＢＧを設けない構成にすることで、半導体装置１００の配線数を低減することができ、それにより、半導体装置面積の縮小、及び消費電力の低減を実現することができる。
また、例えば、トランジスタＯＳＴｒ１乃至トランジスタＯＳＴｒ３のそれぞれのしきい値電圧を変動する必要が無い場合、バックゲートの機能を有する配線ＢＧ１乃至配線ＢＧ３を設けない構成としてもよい。配線ＢＧ１乃至配線ＢＧ３を設けない構成にすることで、半導体装置１００の配線数を低減することができ、それにより、半導体装置面積の縮小、及び消費電力の低減を実現することができる。
＜２トランジスタ１容量素子のゲインセル＞
図１０（Ａ）に２トランジスタ１容量素子のゲインセルの回路構成例を示す。この回路構成の詳細は実施の形態２で説明するが、図１０（Ａ）のメモリセルは、２個のトランジスタと、１個の容量素子と、から構成されている。
次に、図１０（Ａ）のメモリセルを複数個配置したときの構成について説明する。図１０（Ａ）のメモリセルを複数個配置したときの回路を半導体装置２００として、半導体装置２００の構成例を図５（Ａ）、（Ｂ）、図６に示す。図５（Ａ）、（Ｂ）は、半導体装置２００の断面図を示し、図６は半導体装置２００の上面図を示している。なお、図５（Ａ）に示す断面図は、図６の上面図の黒太線Ｄ３−Ｄ４に対応し、図５（Ｂ）に示す断面図は、図６の上面図の黒太線Ｄ５−Ｄ６に対応している。
図５（Ａ）、（Ｂ）に示す半導体装置２００では、トランジスタＯＳＴｒ４と、トランジスタＯＳＴｒ５と、トランジスタＳｉＴｒ４と、トランジスタＳｉＴｒ５と、容量素子Ｃｓ４と、容量素子Ｃｓ５と、を示している。また、図５（Ａ）、（Ｂ）に示す半導体装置２００が有する配線として、配線ＷＢＬ１と、配線ＲＢＬ１と、配線ＳＬ１と、配線ＷＬ４と、配線ＷＬ５と、配線ＢＧ４と、配線ＢＧ５と、配線ＤＷＬ２と、配線ＤＢＧ２と、配線ＳＤ３ａと、配線ＳＤ３ｂと、配線ＳＤ４ａと、配線ＳＤ４ｂと、導電体Ｐ３と、導電体Ｑ４と、導電体Ｑ５と、導電体Ｔ４と、導電体Ｔ５と、導電体Ｕ１と、導電体Ｕ２と、導電体Ｖ１と、導電体Ｖ２と、を示している。また、図５（Ａ）、（Ｂ）の半導体装置２００が有する酸化物半導体として、酸化物半導体ＯＳ１と、酸化物半導体ＯＳ２と、を示している。なお、導電体Ｕ１、導電体Ｕ２、導電体Ｖ１、及び導電体Ｖ２のそれぞれが電気的に接続している鉛直方向の導電体の符号及び配線の符号は、省略している。なお、図５（Ａ）、（Ｂ）において、ハッチング及び符号が与えられていない領域は、絶縁体を表している。
図６に示す半導体装置２００の上面図では、配線ＷＬ２と、配線ＤＷＬ１と、配線ＷＬ３と、配線ＷＬ４と、配線ＤＷＬ２と、配線ＷＬ５と、配線ＷＢＬ１と、配線ＲＢＬ１と、配線ＳＬ１と、配線ＲＢＬ２と、配線ＷＢＬ２と、配線ＲＢＬ３と、配線ＳＬ２と、配線ＲＢＬ４と、酸化物半導体ＯＳ１と、酸化物半導体ＯＳ２と、容量素子Ｃｓ４と、容量素子Ｃｓ５と、導電体Ｐ３と、導電体Ｔ４と、導電体Ｔ５と、導電体Ｕ１と、導電体Ｕ２と、導電体Ｖ１と、導電体Ｖ２と、黒太線Ｄ３−Ｄ４と、黒太線Ｄ５−Ｄ６と、トランジスタＳｉＴｒ４と、トランジスタＳｉＴｒ５と、を示しており、それ以外の符号は省略している。
配線ＷＬ２乃至配線ＷＬ５は、ワード線として機能し、配線ＷＢＬ１及び配線ＷＢＬ２は、書き込みビット線として機能し、配線ＲＢＬ１乃至配線ＲＢＬ４は、読み出しビット線として機能する。配線ＳＬ１及び配線ＳＬ２は、配線ＳＬ１及び配線ＳＬ２に電気的に接続されている素子に所定の電位を与える。配線ＤＷＬ１及び配線ＤＷＬ２は、それぞれ第１のダミーワード線として機能し、配線ＤＢＧ２は、第２のダミーワード線として機能する。
ここでは、図５（Ａ）、（Ｂ）に示す断面図を用いて、半導体装置２００の接続構成を説明する。トランジスタＯＳＴｒ４、及びトランジスタＯＳＴｒ５は、フロントゲート及びバックゲートを有するデュアルゲート構造のトランジスタである。
トランジスタＯＳＴｒ４、及びトランジスタＯＳＴｒ５のそれぞれのフロントゲートとして、配線ＷＬ４及び配線ＷＬ５が延設されている。また、トランジスタＯＳＴｒ４及びトランジスタＯＳＴｒ５のそれぞれのバックゲートとして、配線ＢＧ４及び配線ＢＧ５が延設されている。トランジスタＯＳＴｒ４のソース又はドレインの一方として、配線ＳＤ３ａが設けられ、トランジスタＯＳＴｒ４のソース又はドレインの他方として、配線ＳＤ３ｂが設けられている。トランジスタＯＳＴｒ５のソース又はドレインの一方として、配線ＳＤ４ａが設けられ、トランジスタＯＳＴｒ５のソース又はドレインの他方として、配線ＳＤ４ｂが設けられている。
配線ＳＤ３ａの上部に導電体Ｐ３が位置し、導電体Ｐ３の上部に配線ＷＢＬ１が位置している。つまり、配線ＳＤ３ａは、導電体Ｐ３を介して、配線ＷＢＬ１と電気的に接続されている。配線ＳＤ３ｂの上部に導電体Ｑ４が位置し、導電体Ｑ４の上部に導電体Ｔ４が位置している。導電体Ｔ４の上部に容量素子Ｃｓ４の第１端子が位置しており、導電体Ｔ４と容量素子Ｃｓ４の第１端子とが、接している。つまり、配線ＳＤ３ｂは、導電体Ｑ４と導電体Ｔ４とを介して、容量素子Ｃｓ４の第１端子と電気的に接続されている。
配線ＳＤ４ｂの上部に導電体Ｑ５が位置し、導電体Ｑ５の上部に導電体Ｔ５が位置している。導電体Ｔ５の上部に容量素子Ｃｓ５の第１端子が位置しており、導電体Ｔ５と容量素子Ｃｓ５とが、接している。つまり、配線ＳＤ４ｂは、導電体Ｑ５と導電体Ｔ５とを介して、容量素子Ｃｓ５の第１端子と電気的に接続されている。
酸化物半導体ＯＳ１及び酸化物半導体ＯＳ２は、配線ＢＧ４、配線ＢＧ５、及び配線ＤＢＧ２の上方に位置し、かつ配線ＳＤ３ａ、配線ＳＤ３ｂ、配線ＳＤ４ａ、配線ＳＤ４ｂ、及び配線ＤＷＬ２の下方に位置している。さらに、図５（Ａ）、（Ｂ）に示す断面図及び図６に示す上面図より、酸化物半導体ＯＳ１及び酸化物半導体ＯＳ２は、ある一方向に延在するように設けられている。ここでいう「ある一方向」とは、配線ＷＬ２乃至配線ＷＬ５、配線ＷＢＬ１及び配線ＷＢＬ２、配線ＲＢＬ１乃至配線ＲＢＬ４、配線ＳＬ１及び配線ＳＬ２、配線ＤＷＬのそれぞれと、平行とならない方向とする。
配線ＤＷＬ１、配線ＤＷＬ２、及び配線ＤＢＧ２は、トランジスタＯＳＴｒ４とトランジスタＯＳＴｒ５を素子分離するための配線である。該素子分離は、先のＤＲＡＭのメモリセルで説明した、配線ＤＷＬ、及び配線ＤＢＧに低レベル電位を与えてトランジスタＯＳＴｒ１とトランジスタＯＳＴｒ２を素子分離する方法と同様に、配線ＤＷＬ１、配線ＤＷＬ２、及び配線ＤＢＧ２に低レベル電位を与え続けることによって行うことができる。なお、このときの酸化物半導体ＯＳ１、及び酸化物半導体ＯＳ２のそれぞれの内部のキャリアの挙動については、ＤＲＡＭのメモリセルでの素子分離の説明を参照する。また、半導体装置２００が有するメモリセルは、トランジスタＯＳＴｒ４及びトランジスタＯＳＴｒ５のリーク電流が非常に小さいので、半導体装置１００と同様に、リフレッシュの頻度を少なくすることができる。その結果、半導体装置２００の消費電力を低減することができる。
特に、酸化物半導体ＯＳ２として、実施の形態７に記載している金属酸化物１２３０ｂ、金属酸化物１４３２、又は金属酸化物１６０２を適用することによって、配線ＤＷＬ２及び配線ＤＢＧ２に低レベル電位を印加したとき、配線ＤＷＬ２及び配線ＤＢＧ２と酸化物半導体ＯＳ２とが交差する領域に流れるオフ電流を極めて小さくすることができる。
次に、図５（Ａ）、（Ｂ）、及び図６に示す半導体装置２００を構成する導電体（配線）、絶縁体、酸化物半導体について、説明する。図５（Ａ）、（Ｂ）の半導体装置２００の断面図において、導電体（配線）、絶縁体、酸化物半導体に対して符号を付した図を図７に示す。
半導体装置２００は、基板３０１と、絶縁体３１１乃至絶縁体３３１と、導電体３５１乃至導電体３６２と、酸化物半導体４０１乃至酸化物半導体４０３と、を有する。
トランジスタＳｉＴｒ４、及びトランジスタＳｉＴｒ５は、基板３０１上に形成される。トランジスタＳｉＴｒ５は、導電体３５１、絶縁体３１１、基板３０１の一部からなる半導体領域３０２、ソース領域又はドレイン領域の一方として機能する低抵抗領域３０３ａ、及びソース領域又はドレイン領域の他方として機能する低抵抗領域３０３ｂを有する。
トランジスタＳｉＴｒ４、及びトランジスタＳｉＴｒ５は、図１０（Ａ）乃至（Ｃ）に示すトランジスタＭＳ１に相当する。図１０（Ａ）乃至（Ｃ）では、トランジスタＭＳ１は、ｎチャネル型トランジスタとして記載しているが、状況に応じて、又は、場合によっては、ｐチャネル型トランジスタとしてもよい。つまり、トランジスタＳｉＴｒ４、及びトランジスタＳｉＴｒ５は、ｎチャネル型トランジスタ又はｐチャネル型トランジスタのどちらでもよい。
半導体領域３０２のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３０３ａ、および低抵抗領域３０３ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタＳｉＴｒ４、及びトランジスタＳｉＴｒ５の一方を、若しくは両方をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３０３ａ、および低抵抗領域３０３ｂは、半導体領域３０２に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３５１は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、ゲート電極の仕事関数を定めることで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
また、図７（Ｂ）に示すトランジスタＳｉＴｒ４、及びトランジスタＳｉＴｒ５は、プレーナ型トランジスタとして記載しているが、ＦＩＮ型トランジスタとしてもよい。
絶縁体３１２は、トランジスタＳｉＴｒ４、及びトランジスタＳｉＴｒ５を覆うように位置する。絶縁体３１３は、絶縁体３１２上に位置し、絶縁体３１４は、絶縁体３１３上に位置し、絶縁体３１５は、絶縁体３１４上に位置する。
絶縁体３１２、及び絶縁体３１３、絶縁体３１４、および絶縁体３１５として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
特に、絶縁体３１２は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよく、積層または単層で設ける。また、酸素と水素を含む窒化シリコン（ＳｉＮＯＨ）を用いると、加熱によって脱離する水素の量を多くすることができるため好ましい。また、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化シリコンを用いることもできる。
絶縁体３１２は、例えば、スパッタリング法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法などを用いて形成することができる。特に、当該絶縁体をＣＶＤ法、好ましくはプラズマＣＶＤ法によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法あるいはＡＬＤ法が好ましい。
絶縁体３１４には、例えば、基板３０１、またはトランジスタＳｉＴｒ４及びトランジスタＳｉＴｒ５などから、トランジスタＯＳＴｒ４及びトランジスタＯＳＴｒ５が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタＯＳＴｒ４及びトランジスタＯＳＴｒ５が酸化物半導体を有する場合、トランジスタＯＳＴｒ４及びトランジスタＯＳＴｒ５に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタＯＳＴｒ４及びトランジスタＯＳＴｒ５と、トランジスタＳｉＴｒ４及びトランジスタＳｉＴｒ５との間に、水素の拡散を抑制する膜を用いることが好ましい。
なお、絶縁体３１５は、絶縁体３１４よりも誘電率が低いことが好ましい。例えば、絶縁体３１５の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３１４の比誘電率は、絶縁体３１５の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
導電体３５２は、絶縁体３１２と絶縁体３１３の開口部に位置し、低抵抗領域３０３ａ上、低抵抗領域３０３ｂ上と、導電体３５１上と、のそれぞれに位置する。導電体３５３は、導電体３５２上と、絶縁体３１３上と、絶縁体３１４の側面上と、絶縁体３１５の側面上に位置する。導電体３５２、及び導電体３５３の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３１５、および導電体３５３の上方に、配線層を設けることができる。例えば、図７において、絶縁体３１６、絶縁体３１７、及び絶縁体３１８が順に積層して設けられている。また、絶縁体３１６、絶縁体３１７、及び絶縁体３１８には、導電体３５４、および導電体３５５が形成されている。導電体３５４、および導電体３５５は、配線として機能を有する。なお導電体３５４、および導電体３５５は、導電体３５２、および導電体３５３と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３１６は、絶縁体３１４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５４、および導電体３５５は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３１６が有する開口部に、水素に対するバリア性を有する導電体が形成されることが好ましい。当該構成により、トランジスタＯＳＴｒ４及びトランジスタＯＳＴｒ５と、トランジスタＳｉＴｒ４及びトランジスタＳｉＴｒ５とは、バリア層により分離することができ、トランジスタＯＳＴｒ４及びトランジスタＯＳＴｒ５からトランジスタＳｉＴｒ４及びトランジスタＳｉＴｒ５への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタＯＳＴｒ４及びトランジスタＯＳＴｒ５からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３１６と接する構造であることが好ましい。
絶縁体３１８は、絶縁体３１２と同様の材料及び方法で作製することができる。
絶縁体３１９は、絶縁体３１８上に位置し、絶縁体３２０は、絶縁体３１９上に位置する。特に、絶縁体３１９、及び絶縁体３２０は、水素及び酸素に対してバリア性を有することが好ましい。なお、絶縁体３１９、及び絶縁体３２０は、絶縁体３１２と同様の材料および方法で作製することができる。
また、絶縁体３１９は、例えば、先のＤＲＡＭのメモリセルで説明した絶縁体３１９と同様の材料及び方法で作製することができる。
また、絶縁体３２０は、例えば、先のＤＲＡＭのメモリセルで説明した絶縁体３２０と同様の材料及び方法で作製することができる。
絶縁体３２１は、絶縁体３２０上に位置する。絶縁体３２１は、例えば、先のＤＲＡＭのメモリセルで説明した絶縁体３２１と同様の材料及び方法で作製することができる。
導電体３５６は、絶縁体３２０上、かつ絶縁体３２１の側面上に位置する。導電体３５６の材料としては、先のＤＲＡＭのメモリセルで説明した導電体３５６と同様の材料を用いることができる。
なお、導電体３５６の構造は、先のＤＲＡＭのメモリセルで説明した導電体３５６と同様の構造とすることができる。
なお、導電体３５６は、図５（Ａ）、（Ｂ）に示す半導体装置２００の配線ＢＧ４、配線ＢＧ５、及び配線ＤＢＧ２として機能する。
絶縁体３２２は、絶縁体３２１上、かつ導電体３５６上に位置し、絶縁体３２３は、絶縁体３２２上に位置し、絶縁体３２４は絶縁体３２３上に位置する。
絶縁体３２２の詳細、絶縁体３２３の詳細、及び絶縁体３２４の詳細は、先のＤＲＡＭのメモリセルで説明した絶縁体３２２、絶縁体３２３、及び絶縁体３２４と同様に、それぞれ実施の形態７のトランジスタの構成例１で説明する絶縁体１２２０、絶縁体１２２２、及び絶縁体１２２４の記載を参照する。
酸化物半導体４０１は、絶縁体３２４上に位置し、酸化物半導体４０２は、酸化物半導体４０１上に位置する。なお、酸化物半導体４０１の材料の詳細は、先のＤＲＡＭのメモリセルで説明した酸化物半導体４０１と同様に、実施の形態７のトランジスタの構成例１で説明している金属酸化物１２３０ａの記載を参照する。また、酸化物半導体４０２の材料の詳細は、実施の形態７のトランジスタの構成例１で説明している金属酸化物１２３０ｂの記載を参照する。
導電体３５７は、導電体３５６と重畳しない領域に位置する。なお、導電体３５６と重畳する領域の全てが導電体３５７によって覆われていなければよいので、導電体３５７は、導電体３５７と導電体３５６とが重畳する領域に一部有する構成であってもよい。なお、導電体３５７は、図５（Ａ）、（Ｂ）の半導体装置２００に示す配線ＳＤ３ａ、配線ＳＤ３ｂ、配線ＳＤ４ａ、及び配線ＳＤ４ｂとして機能する。なお、導電体３５７の構造及び材料としては、先のＤＲＡＭのメモリセルで説明した導電体３５７の記載を参照する。
酸化物半導体４０３は、酸化物半導体４０２上、かつ導電体３５７上の一部に位置する。なお、酸化物半導体４０３の材料の詳細は、先のＤＲＡＭのメモリセルで説明した酸化物半導体４０３と同様に、実施の形態７のトランジスタの構成例１で説明している金属酸化物１２３０ｃの記載を参照する。
絶縁体３２５は、酸化物半導体４０３上に位置し、導電体３５８は、絶縁体３２５上の一部に位置する。絶縁体３２６は、絶縁体３２５上、かつ導電体３５８上に位置する。
絶縁体３２５の詳細、導電体３５８の詳細、及び絶縁体３２６の詳細は、先のＤＲＡＭのメモリセルで説明した絶縁体３２５、導電体３５８、及び絶縁体３２６と同様に、それぞれ実施の形態７のトランジスタの構成例１で説明する絶縁体１２５０、導電体１２６０、及び絶縁体１２７０の記載を参照する。
絶縁体３２７は、導電体３５７上と、酸化物半導体４０３の側面上と、絶縁体３２５の側面上と、絶縁体３２６の側面上と絶縁体３２６の上面と、酸化物半導体４０２上に位置する。
絶縁体３２７の詳細は、先のＤＲＡＭのメモリセルで説明した絶縁体３２７と同様に、実施の形態７のトランジスタの構成例１で説明する絶縁体１２８０の記載を参照する。
導電体３５９は、導電体３５７上と、かつ絶縁体３２７の側面上と、に位置する。なお、導電体３５９の材料及び形成方法は、導電体３５６の材料及び形成方法の記載を参酌する。
絶縁体３２８は、絶縁体３２７上に位置する。なお、絶縁体３２８は、絶縁体３１２と同様の材料及び方法で作製することが出来る。
導電体３６０は、導電体３５９の側面上と、絶縁体３２７上と、絶縁体３２８の側面上と、に位置する。なお、導電体３６０の材料及び形成方法については、導電体３５６の材料及び形成方法の記載を参酌する。
なお、本発明の一態様に係る作製方法は、導電体３５９、及び導電体３６０は、別々に形成する方法に限定しない。導電体３５９及び導電体３６０が、同じ層数、同じ材料を用いている場合は、同時に形成してもよい。
絶縁体３２９は、絶縁体３２８上と、一部の導電体３６０上と、に位置する。絶縁体３２９としては、先のＤＲＡＭのメモリセルで説明した絶縁体３２９と同様の材料を用いることができる。
導電体３６１は、残りの導電体３６０上と、絶縁体３２８上と、絶縁体３２８の側面上に位置する。導電体３６１としては、先のＤＲＡＭのメモリセルで説明した導電体３６１と同様の材料を用いることができる。
絶縁体３３０は、絶縁体３２９上と、導電体３６１の面上と、に位置する。絶縁体３３０としては、先のＤＲＡＭのメモリセルで説明した絶縁体３３０と同様の材料を用いることができる。また、絶縁体３３０は、先のＤＲＡＭのメモリセルで説明した絶縁体３３０と同様に積層または単層で設けることができる。
導電体３６２は、絶縁体３３０を介して、導電体３６１と重畳する領域に位置する。導電体３６２は、導電体３６１と同様の材料及び方法で作製することができる。
絶縁体３３１は、絶縁体３３０上と、導電体３６２の側面上と、に位置する。絶縁体３３１は、絶縁体３１２と同様の材料及び方法で作製することができる。
このような方法によって、記憶容量の大きい半導体装置を作製することができる。また、トランジスタＯＳＴｒ４及びトランジスタＯＳＴｒ５のチャネル形成領域に、酸化物半導体を適用することにより、オフ電流を極めて小さくすることができるため、リーク電流によるデータの損失を防ぐことができる。これにより、リフレッシュ動作を低減することができるため、消費電力の低い半導体装置を実現することができる。または、リフレッシュ動作が不要な半導体装置を実現することができる。
また、本発明の一態様は、上記に述べた半導体装置２００の構造に限定されず、状況によって、場合によって、または、必要に応じて、素子の取捨、素子の接続の変更、配線の取捨、配線の接続の変更、構成要素の取捨、回路の接続の変更などを行うことができる。例えば、半導体装置２００の書き込みビット線と、読み出しビット線と、を共有して１本のビット線としてまとめた構成としてもよい。そのような半導体装置を図８（Ａ）、（Ｂ）、図９に示す。半導体装置２０１は、書き込みビット線と、読み出しビット線と、を共有して１本のビット線としてまとめた構成となっている。具体的には、半導体装置２０１は、半導体装置２００の配線ＷＢＬ１と、配線ＲＢＬ１と、を１本にまとめて配線ＢＬ１にし、半導体装置２００の配線ＷＢＬ２と、配線ＲＢＬ２と、配線ＲＢＬ３と、を１本にまとめて配線ＢＬ２としている。なお、配線ＲＢＬ４と、図示されていない書き込みワード線と、をまとめて１本のビット線としており、該ビット線は図８（Ａ）、（Ｂ）、図９に図示していない。このような構成にすることによって、単位面積当たりのメモリセルの数を増やすことができるため、記憶容量の大きい記憶装置を実現することができる。なお、図８（Ａ）に示す断面図は、図９の上面図の黒太線Ｄ７−Ｄ８に対応し、図８（Ｂ）に示す断面図は、図９の上面図の黒太線Ｄ９−Ｄ１０に対応している。
また、例えば、図５に示している半導体装置２００の有する酸化物半導体ＯＳ１及び酸化物半導体ＯＳ２の電気的な分離が配線ＤＷＬ２のみでできる場合、配線ＤＢＧ２を設けない構成としてもよい（図示しない。）。このとき、酸化物半導体ＯＳ１、及び酸化物半導体ＯＳ２のそれぞれの膜厚が小さいことが好ましい。配線ＤＢＧ２を設けない構成にすることで、半導体装置２００の配線数を低減することができ、それにより、半導体装置面積の縮小、及び消費電力の低減を実現することができる。
また、例えば、トランジスタＯＳＴｒ４及びトランジスタＯＳＴｒ５のそれぞれのしきい値電圧を変動する必要が無い場合、バックゲートの機能を有する配線ＢＧ４及び配線ＢＧ５を設けない構成としてもよい。配線ＢＧ４及び配線ＢＧ５を設けない構成にすることで、半導体装置２００の配線数を低減することができ、それにより、半導体装置面積の縮小、及び消費電力の低減を実現することができる。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、トランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、酸化物半導体を有していなくてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、実施の形態１で述べた半導体装置１００に適用できるメモリセルについて説明する。
＜ＤＲＡＭのメモリセル＞
図３（Ａ）に、ＤＲＡＭのメモリセルの回路構成例を示す。メモリセル１１０は、トランジスタＭＯ１と、容量素子Ｃ１と、を有する。なお、トランジスタＭＯ１は、デュアルゲート構造のトランジスタであり、フロントゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。
トランジスタＭＯ１の第１端子は、容量素子Ｃ１の第１端子と電気的に接続され、トランジスタＭＯ１の第２端子は、配線ＢＬと電気的に接続され、トランジスタＭＯ１のゲートは、配線ＷＬと電気的に接続され、トランジスタＭＯ１のバックゲートは、配線ＢＧＬと電気的に接続されている。容量素子Ｃ１の第２端子は、配線ＣＬと電気的に接続されている。
配線ＢＬは、ビット線として機能し、配線ＷＬは、ワード線として機能する。配線ＣＬは、容量素子Ｃ１の第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＬには、低レベル電位（基準電位という場合がある。）を印加するのが好ましい。
配線ＢＧＬは、トランジスタＭＯ１のバックゲートに任意の電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭＯ１のしきい値電圧を増減することができる。
データの書き込み及び読み出しは、配線ＷＬに高レベル電位を印加し、トランジスタＭＯ１を導通状態にし、配線ＢＬと容量素子Ｃ１の第１端子を電気的に接続することによって行われる。
また、実施の形態１で述べた半導体装置１００に適用できるメモリセルは、メモリセル１１０に限定されない。状況によって、場合によって、または、必要に応じて、構成要素の取捨、回路の接続の変更などをすることができる。例えば、バックゲートを有さないトランジスタＭＯ１で構成されたメモリセルであってもよい。そのメモリセルの回路構成例を図３（Ｂ）に示す。メモリセル１２０は、メモリセル１１０のトランジスタＭＯ１からバックゲートを除いた構成となっている。なお、この場合、図１（Ａ）に示す半導体装置１００は、配線ＢＧ１、配線ＢＧ２、及び配線ＢＧ３を除いた構成となる（図示しない。）。
なお、図３（Ａ）に示すメモリセル１１０は、図１（Ａ）、（Ｂ）に示した半導体装置１００のメモリセルの回路構成であり、図３（Ａ）に示すトランジスタＭＯ１は、図１（Ａ）に示すトランジスタＯＳＴｒ１乃至トランジスタＯＳＴｒ３に相当する。
＜２トランジスタ１容量素子のゲインセル＞
図１０（Ａ）に、２トランジスタ１容量素子のゲインセルの回路構成例を示す。メモリセル２１０は、トランジスタＭＯ２と、トランジスタＭＳ１と、容量素子Ｃ２と、を有する。なお、トランジスタＭＯ２は、デュアルゲート構造のトランジスタであり、フロントゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。
トランジスタＭＯ２の第１端子は、容量素子Ｃ２の第１端子と電気的に接続され、トランジスタＭＯ２の第２端子は、配線ＷＢＬと電気的に接続され、トランジスタＭＯ２のゲートは、配線ＷＬと電気的に接続され、トランジスタＭＯ２のバックゲートは、配線ＢＧＬと電気的に接続されている。容量素子Ｃ２の第２端子は、配線ＣＬと電気的に接続されている。トランジスタＭＳ１の第１端子は、配線ＲＢＬと電気的に接続され、トランジスタＭＳ１の第２端子は、配線ＳＬと電気的に接続され、トランジスタＭＳ１のゲートは、容量素子Ｃ２の第１端子と電気的に接続されている。
配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＬは、ワード線として機能する。配線ＣＬは、容量素子Ｃ２の第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線ＣＬには、低レベル電位（基準電位という場合がある）を印加するのが好ましい。
配線ＢＧＬは、トランジスタＭＯ２のバックゲートに任意の電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭＯ２のしきい値電圧を増減することができる。
データの書き込みは、配線ＷＬに高レベル電位を印加し、トランジスタＭＯ２を導通状態にし、配線ＷＢＬと容量素子Ｃ２の第１端子を電気的に接続することによって行われる。具体的には、トランジスタＭＯ２が導通状態のときに、書き込む情報に対応する電位を配線ＷＢＬに印加し、容量素子Ｃ２の第１端子、及びトランジスタＭＳ１のゲートに該電位を書き込む。その後、配線ＷＬに低レベル電位を印加し、トランジスタＭＯ２を非導通状態にすることによって、容量素子Ｃ２の第１端子の電位、及びトランジスタＭＳ１のゲートの電位を保持する。
データの読み出しは、配線ＳＬに所定の電位を印加することによって行われる。トランジスタＭＳ１のソース−ドレイン間に流れる電流、及びトランジスタＭＳ１の第１端子の電位は、トランジスタＭＳ１のゲートの電位、及びトランジスタＭＳ１の第２端子の電位によって決まるので、トランジスタＭＳ１の第１端子に接続されている配線ＲＢＬの電位を読み出すことによって、容量素子Ｃ２の第１端子（又はトランジスタＭＳ１のゲート）に保持されている電位を読み出すことができる。つまり、容量素子Ｃ２の第１端子（又はトランジスタＭＳ１のゲート）に保持されている電位から、このメモリセルに書き込まれている情報を読み出すことができる。
なお、図１０（Ａ）に示すメモリセル２１０は、図５（Ａ）、（Ｂ）、図６に示した半導体装置２００のメモリセルの回路構成であり、図１０（Ａ）に示すトランジスタＭＯ２は、図５（Ａ）に示すトランジスタＯＳＴｒ４又はトランジスタＯＳＴｒ５に相当する。特に、トランジスタＭＯ２が、トランジスタＯＳＴｒ５に相当する場合、トランジスタＭＳ１は、トランジスタＳｉＴｒ４に相当する。
また、実施の形態１で述べた半導体装置２００に適用できるメモリセルは、メモリセル２１０に限定されない。例えば、バックゲートを有さないトランジスタＭＯ２で構成されたメモリセルであってもよい。そのメモリセルの回路構成例を図１０（Ｂ）に示す。メモリセル２２０は、メモリセル２１０のトランジスタＭＯ２からバックゲートを除いた構成となっている。なお、この場合、図５（Ａ）に示す半導体装置２００は、配線ＢＧ４、及び配線ＢＧ５を除いた構成となる（図示しない。）。
また、例えば、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＬとしてまとめた構成であってもよい。そのメモリセルの回路構成例を図１０（Ｃ）に示す。メモリセル２３０は、メモリセル２１０の配線ＷＢＬと配線ＲＢＬを一本の配線ＢＬとして、トランジスタＭＯ２の第２端子、及びトランジスタＭＳ１の第１端子が、配線ＢＬと電気的に接続されている構成となっている。なお、この場合、図５（Ａ）、（Ｂ）、図６に示す半導体装置２００の配線ＷＢＬ１と配線ＲＢＬ１と、が一本の配線ＢＬとしてまとまり、配線ＷＢＬ２と配線ＲＢＬ２と、が一本の配線ＢＬとしてまとまった構成が、図８及び図９に相当する。
＜３トランジスタ１容量素子のゲインセル＞
実施の形態１には示していないが、上述のＤＲＡＭのメモリセル、及び２トランジスタ１容量素子のゲインセルと同様に、素子分離が可能と考えられるメモリセルの回路構成を考える。その一例にとして、３トランジスタ１容量素子のゲインセルについて、説明する。
図１１（Ａ）に３トランジスタ１容量素子のゲインセルを示す。メモリセル２５０は、トランジスタＭＯ３と、トランジスタＭＳ２と、トランジスタＭＳ３と、容量素子Ｃ３と、を有する。なお、トランジスタＭＯ３は、デュアルゲート構造のトランジスタであり、フロントゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。
トランジスタＭＯ３の第１端子は、容量素子Ｃ３の第１端子と電気的に接続され、トランジスタＭＯ３の第２端子は、配線ＢＬと電気的に接続され、トランジスタＭＯ３のゲートは、配線ＷＷＬと電気的に接続され、トランジスタＭＯ３のバックゲートは、配線ＢＧＬと電気的に接続されている。容量素子Ｃ３の第２端子は、トランジスタＭＳ２の第１端子と、配線ＧＮＤと、に電気的に接続されている。トランジスタＭＳ２の第２端子は、トランジスタＭＳ３の第１端子と電気的に接続され、トランジスタＭＳ２のゲートは、容量素子Ｃ３の第１端子と電気的に接続されている。トランジスタＭＳ３の第２端子は、配線ＢＬと電気的に接続され、トランジスタＭＳ３のゲートは配線ＲＷＬと電気的に接続されている。
配線ＢＬは、ビット線として機能し、配線ＷＷＬは、書き込みワード線として機能し、配線ＲＷＬは、読み出しワード線として機能する。
配線ＢＧＬは、トランジスタＭＯ３のバックゲートに任意の電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭＯ３のしきい値電圧を増減することができる。
配線ＧＮＤは、低レベル電位を与える配線である。
データの書き込みは、配線ＷＷＬに高レベル電位を印加し、トランジスタＭＯ３を導通状態にし、配線ＢＬと容量素子Ｃ３の第１端子を電気的に接続することによって行われる。具体的には、トランジスタＭＯ３が導通状態のときに、書き込む情報に対応する電位を配線ＢＬに印加し、容量素子Ｃ３の第１端子、及びトランジスタＭＳ２のゲートに該電位を書き込む。その後、配線ＷＷＬに低レベル電位を印加し、トランジスタＭＯ３を非導通状態にすることによって、容量素子Ｃ３の第１端子の電位、及びトランジスタＭＳ２のゲートの電位を保持する。
データの読み出しは、配線ＢＬに所定の電位をプリチャージして、その後配線ＢＬを電気的に浮遊状態にし、かつ配線ＲＷＬに高レベル電位を印加することによって行われる。配線ＲＷＬが高レベル電位となるので、トランジスタＭＳ３は導通状態となり、配線ＢＬとトランジスタＭＳ２の第２端子が電気的に接続状態となる。このとき、トランジスタＭＳ２の第２端子には、配線ＢＬの電位が印加されることになるが、容量素子Ｃ３の第１端子（又はトランジスタＭＳ２のゲート）に保持されている電位に応じて、トランジスタＭＳ２の第２端子の電位、及び配線ＢＬの電位が変化する。ここで、配線ＢＬの電位を読み出すことによって、容量素子Ｃ３の第１端子（又はトランジスタＭＳ２のゲート）に保持されている電位を読み出すことができる。つまり、容量素子Ｃ３の第１端子（又はトランジスタＭＳ２のゲート）に保持されている電位から、このメモリセルに書き込まれている情報を読み出すことができる。
＜ＳＲＡＭのメモリセル＞
実施の形態１には示していないが、ＤＲＡＭのメモリセル、及び２トランジスタ１容量素子のゲインセルと同様に、素子分離が可能と考えられるメモリセルの回路構成を考える。その一例にとして、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）について、説明する。
図１１（Ｂ）にＳＲＡＭのメモリセルの一例を示す。なお、図１１（Ｂ）に示すメモリセル２６０は、バックアップ可能なＳＲＡＭのメモリセルである。メモリセル２６０は、トランジスタＭＯ４と、トランジスタＭＯ５と、トランジスタＭＯ６と、トランジスタＭＯ７と、トランジスタＭＳ４と、トランジスタＭＳ５と、トランジスタＭＳ６と、トランジスタＭＳ７と、容量素子Ｃ４と、容量素子Ｃ５と、有する。なお、トランジスタＭＯ４乃至トランジスタＭＯ７は、デュアルゲート構造のトランジスタであり、フロントゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。なお、トランジスタＭＳ４、及びトランジスタＭＳ５は、ｐチャネル型トランジスタであり、トランジスタＭＳ６、及びトランジスタＭＳ７は、ｎチャネル型トランジスタである。
トランジスタＭＯ４の第１端子は、配線ＢＬと電気的に接続され、トランジスタＭＯ４の第２端子は、トランジスタＭＳ４の第１端子と、トランジスタＭＳ６の第１端子と、トランジスタＭＳ５のゲートと、トランジスタＭＳ７のゲートと、トランジスタＭＯ６の第１端子と、に電気的に接続されている。トランジスタＭＯ４のゲートは、配線ＷＬと電気的に接続され、トランジスタＭＯ４のバックゲートは、配線ＢＧＬ１と電気的に接続されている。トランジスタＭＯ５の第１端子は、配線ＢＬＢと電気的に接続され、トランジスタＭＯ５の第２端子は、トランジスタＭＳ５の第１端子と、トランジスタＭＳ７の第１端子と、トランジスタＭＳ４のゲートと、トランジスタＭＳ６のゲートと、トランジスタＭＯ７の第１端子と、に電気的に接続されている。トランジスタＭＯ５のゲートは、配線ＷＬと電気的に接続され、トランジスタＭＯ５のバックゲートは、配線ＢＧＬ２と電気的に接続されている。
トランジスタＭＳ４の第２端子は、配線ＶＤＤと電気的に接続されている。トランジスタＭＳ５の第２端子は、配線ＶＤＤと電気的に接続されている。トランジスタＭＳ６の第２端子は、配線ＧＮＤと電気的に接続されている。トランジスタＭＳ７の第２端子は、配線ＧＮＤと電気的に接続されている。
トランジスタＭＯ６の第２端子は、容量素子Ｃ４の第１端子と電気的に接続され、トランジスタＭＯ６のゲートは、配線ＢＲＬと電気的に接続され、トランジスタＭＯ６のバックゲートは、配線ＢＧＬ３と電気的に接続されている。トランジスタＭＯ７の第２端子は、容量素子Ｃ５の第１端子と電気的に接続され、トランジスタＭＯ７のゲートは、配線ＢＲＬと電気的に接続され、トランジスタＭＯ７のバックゲートは、配線ＢＧＬ４と電気的に接続されている。
容量素子Ｃ４の第２端子は、配線ＧＮＤと電気的に接続され、容量素子Ｃ５の第２端子は、配線ＧＮＤと電気的に接続されている。
配線ＢＬ及び配線ＢＬＢは、ビット線として機能し、配線ＷＬは、ワード線として機能し、配線ＢＲＬは、トランジスタＭＯ６、及びトランジスタＭＯ７の導通状態、非導通状態を制御する配線である。
配線ＢＧＬ１乃至配線ＢＧＬ４は、それぞれトランジスタＭＯ４乃至トランジスタＭＯ７のバックゲートに任意の電位を印加するための配線として機能する。配線ＢＧＬ１乃至配線ＢＧＬ４に任意の電位を印加することによって、それぞれトランジスタＭＯ４乃至トランジスタＭＯ７のしきい値電圧を増減することができる。
配線ＶＤＤは、高レベル電位を与える配線であり、配線ＧＮＤは、低レベル電位を与える配線である。
データの書き込みは、配線ＷＬに高レベル電位を印加し、かつ配線ＢＲＬに高レベル電位を印加することによって行われる。具体的には、トランジスタＭＯ４が導通状態のときに、書き込む情報に対応する電位を配線ＢＬに印加し、トランジスタＭＯ４の第２端子に該電位を書き込む。
ところで、メモリセル２６０は、トランジスタＭＳ４乃至トランジスタＭＳ７によってインバータループを構成しているので、トランジスタＭＯ５の第２端子に、該電位に対応するデータ信号の反転信号が入力される。トランジスタＭＯ５が導通状態であるため、配線ＢＬＢには、配線ＢＬに印加されている電位、すなわち配線ＢＬに入力されている信号の反転信号が出力される。また、トランジスタＭＯ６、及びトランジスタＭＯ７が導通状態であるため、トランジスタＭＯ４の第２端子の電位、及びトランジスタＭＯ５の第２端子の電位は、それぞれ容量素子Ｃ４の第１端子、及び容量素子Ｃ５の第１端子に入力される。その後、配線ＷＬに低レベル電位を印加し、かつ配線ＢＲＬに低レベル電位を印加し、トランジスタＭＯ４乃至トランジスタＭＯ７を非導通状態にすることによって、容量素子Ｃ４の第１端子がトランジスタＭＯ５の第２端子の電位を保持し、及び容量素子Ｃ５の第１端子がトランジスタＭＯ４の第２端子の電位を保持する。
データの読み出しは、あらかじめ配線ＢＬ及び配線ＢＬＢを所定の電位にプリチャージした後に、配線ＷＬに高レベル電位を印加し、配線ＢＲＬに高レベル電位を印加することによって、容量素子Ｃ４の第１端子の電位が、メモリセル２６０のインバータループによってリフレッシュされ、配線ＢＬＢに出力されることによって行われる。また、容量素子Ｃ５の第１端子の電位が、メモリセル２６０のインバータループによってリフレッシュされ、配線ＢＬに出力される。配線ＢＬ及び配線ＢＬＢでは、それぞれプリチャージされた電位から容量素子Ｃ５の第１端子の電位、及び容量素子Ｃ４の第１端子の電位に変動するため、配線ＢＬ又は配線ＢＬＢの電位から、メモリセルに保持された電位を読み出すことができる。
なお、本実施の形態で説明したトランジスタＭＯ１乃至トランジスタＭＯ７のチャネル形成領域には、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛のいずれか一を有する酸化物半導体であることが好ましい。特に、インジウム、ガリウム、亜鉛からなる酸化物半導体であることがより好ましい。インジウム、ガリウム、亜鉛を含む酸化物半導体を適用したトランジスタは、オフ電流が極めて小さいという特性を有しているので、該トランジスタを、トランジスタＭＯ１乃至トランジスタＭＯ７として用いることによって、トランジスタＭＯ１乃至トランジスタＭＯ７のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタＭＯ１乃至トランジスタＭＯ７によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる、又は、メモリセルのリフレッシュ動作を不要にすることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本発明の一態様に係る記憶装置の構成の一例について、図１２を用いながら説明する。
図１２に記憶装置の構成の一例を示す。記憶装置２６００は、周辺回路２６０１、およびメモリセルアレイ２６１０を有する。周辺回路２６０１は、ローデコーダ２６２１、ワード線ドライバ回路２６２２、ビット線ドライバ回路２６３０、出力回路２６４０、コントロールロジック回路２６６０を有する。
ビット線ドライバ回路２６３０は、カラムデコーダ２６３１、プリチャージ回路２６３２、センスアンプ２６３３、および書き込み回路２６３４を有する。プリチャージ回路２６３２は、実施の形態１、及び実施の形態２で説明した配線ＢＬ（図１２に図示していない）をプリチャージする機能を有する。センスアンプ２６３３は、配線ＢＬから読み出されたデータ信号を増幅する機能を有する。増幅されたデータ信号は、出力回路２６４０を介して、デジタルのデータ信号ＲＤＡＴＡとして記憶装置２６００の外部に出力される。
また、記憶装置２６００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路２６０１用の高電源電圧（ＶＤＤ）、メモリセルアレイ２６１０用の高電源電圧（ＶＩＬ）が供給される。
また、記憶装置２６００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、ローデコーダ２６２１およびカラムデコーダ２６３１に入力され、データ信号ＷＤＡＴＡは書き込み回路２６３４に入力される。
コントロールロジック回路２６６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、ローデコーダ２６２１、カラムデコーダ２６３１の制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路２６６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
なお、上述の各回路あるいは各信号は、必要に応じて、適宜、取捨することができる。
また、ｐチャネル型Ｓｉトランジスタと、後述する実施の形態の酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタを用い、記憶装置２６００に適用することで、小型の記憶装置２６００を提供できる。また、消費電力低減することが可能な記憶装置２６００を提供できる。また、動作速度を向上することが可能な記憶装置２６００を提供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低く抑えることができる。
なお、本実施の形態の構成例は、図１２の構成に限定されない。例えば、周辺回路２６０１の一部、例えばプリチャージ回路２６３２又は／及びセンスアンプ２６３３をメモリセルアレイ２６１０の下層に設ける、などのように適宜構成を変更してもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、上述の実施の形態で説明した半導体装置を記憶装置として電子部品に適用する例、及び該電子部品を具備する電子機器に適用する例について、図１３、図１４を用いて説明する。
＜電子部品＞
図１３（Ａ）では上述の実施の形態で説明し半導体装置を記憶装置として電子部品に適用する例について説明する。なお電子部品は、半導体パッケージ、又はＩＣ用パッケージともいう。この電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そこで、本実施の形態では、その一例について説明することにする。
上記実施の形態１、及び実施の形態３に示すようなトランジスタで構成される半導体装置は、組み立て工程（後工程）を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。
後工程については、図１３（Ａ）に示す各工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完成（ステップＳＴＰ１）した後、基板の裏面を研削する（ステップＳＴＰ２）。この段階で基板を薄膜化することで、前工程での基板の反り等を低減し、部品としての小型化を図るためである。
基板の裏面を研削して、基板を複数のチップに分離するダイシング工程を行う。そして、分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボンディング工程を行う（ステップＳＴＰ３）。このダイボンディング工程におけるチップとリードフレームとの接着は、樹脂による接着や、テープによる接着等、適宜製品に応じて適した方法を選択する。なお、ダイボンディング工程は、インターポーザ上に搭載し接合してもよい。
なお、本実施の形態において、基板の一方の面に素子が形成されていたとき、基板の一方の面を表面とし、該基板の他方の面（該基板の素子が形成されていない側の面）を裏面とする。
次いでリードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する、ワイヤーボンディングを行う（ステップＳＴＰ４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される（ステップＳＴＰ５）。モールド工程を行うことで電子部品の内部が樹脂で充填され、機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ、また水分や埃による特性の劣化を低減することができる。
次いでリードフレームのリードをメッキ処理する。そしてリードを切断及び成形加工する（ステップＳＴＰ６）。このめっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。
次いでパッケージの表面に印字処理（マーキング）を施す（ステップＳＴＰ７）。そして最終的な検査工程（ステップＳＴＰ８）を経て電子部品が完成する（ステップＳＴＰ９）。
以上説明した電子部品は、上述の実施の形態で説明した半導体装置を含む構成とすることができる。そのため、信頼性に優れた電子部品を実現することができる。
また、完成した電子部品の斜視模式図を図１３（Ｂ）に示す。図１３（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図１３（Ｂ）に示す電子部品４７００は、リード４７０１及び回路部４７０３を示している。図１３（Ｂ）に示す電子部品４７００は、例えばプリント基板４７０２に実装される。このような電子部品４７００が複数組み合わされて、それぞれがプリント基板４７０２上で電気的に接続されることで電子機器の内部に搭載することができる。完成した回路基板４７０４は、電子機器等の内部に設けられる。
なお、本発明の一態様は、上記の電子部品４７００の形状に限定せず、ステップＳＴＰ１において作製された素子基板も含まれる。また、本発明の一態様である素子基板は、ステップＳＴＰ２の基板の裏面の研削作業まで行った素子基板も含まれる。例えば、図１３（Ｃ）に示す半導体ウェハ４８００などが該素子基板に相当する。半導体ウェハ４８００には、そのウェハ４８０１の上面に複数の回路部４８０２が形成されている。なお、ウェハ４８０１の上面において、回路部４８０２の無い部分は、スペーシング４８０３であり、ダイシング用の領域である。
ダイシングは、一点鎖線で示したスクライブラインＳＣＬ１及びスクライブラインＳＣＬ２（ダイシングライン、又は切断ラインと呼ぶ場合がある）に沿って行われる。なお、スペーシング４８０３は、ダイシング工程を容易に行うために、複数のスクライブラインＳＣＬ１が平行になるように設け、複数のスクライブラインＳＣＬ２が平行になるように設け、スクライブラインＳＣＬ１とスクライブラインＳＣＬ２が垂直になるように設けるのが好ましい。
ダイシング工程を行うことにより、図１３（Ｄ）に示すようなチップ４８００ａを、半導体ウェハ４８００から切り出すことができる。チップ４８００ａは、ウェハ４８０１ａと、回路部４８０２と、スペーシング４８０３ａと、を有する。なお、スペーシング４８０３ａは、極力小さくなるようにするのが好ましい。この場合、隣り合う回路部４８０２の間のスペーシング４８０３の幅が、スクライブラインＳＣＬ１の切りしろと、又はスクライブラインＳＣＬ２の切りしろとほぼ同等の長さであればよい。
なお、本発明の一態様の素子基板の形状は、図１３（Ｃ）に図示した半導体ウェハ４８００の形状に限定されない。例えば、図１３（Ｅ）に示す矩形形の半導体ウェハ４８１０あってもよい。素子基板の形状は、素子の作製工程、及び素子を作製するための装置に応じて、適宜変更することができる。
＜電子機器＞
次に上述した電子部品を適用した電子機器について説明する。
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、医療機器などが挙げられる。これら電子機器の具体例を図１４に示す。
図１４（Ａ）は携帯型ゲーム機であり、筐体５２０１、筐体５２０２、表示部５２０３、表示部５２０４、マイクロフォン５２０５、スピーカ５２０６、操作キー５２０７、スタイラス５２０８等を有する。本発明の一態様にかかる半導体装置は、携帯型ゲーム機の各種集積回路に用いることができる。なお、図１４（Ａ）に示した携帯型ゲーム機は、２つの表示部５２０３と表示部５２０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図１４（Ｂ）は携帯情報端末であり、第１筐体５６０１、第２筐体５６０２、第１表示部５６０３、第２表示部５６０４、接続部５６０５、操作キー５６０６等を有する。本発明の一態様にかかる半導体装置は、携帯情報端末の各種集積回路に用いることができる。第１表示部５６０３は第１筐体５６０１に設けられており、第２表示部５６０４は第２筐体５６０２に設けられている。そして、第１筐体５６０１と第２筐体５６０２とは、接続部５６０５により接続されており、第１筐体５６０１と第２筐体５６０２の間の角度は、接続部５６０５により変更が可能である。第１表示部５６０３における映像を、接続部５６０５における第１筐体５６０１と第２筐体５６０２との間の角度に従って、切り替える構成としても良い。また、第１表示部５６０３及び第２表示部５６０４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図１４（Ｃ）はノート型パーソナルコンピュータであり、筐体５４０１、表示部５４０２、キーボード５４０３、ポインティングデバイス５４０４等を有する。本発明の一態様にかかる半導体装置は、ノート型パーソナルコンピュータの各種集積回路に用いることができる。
図１４（Ｄ）はウェアラブル端末の一種であるスマートウォッチであり、筐体５９０１、表示部５９０２、操作ボタン５９０３、操作子５９０４、バンド５９０５などを有する。本発明の一態様にかかる半導体装置は、スマートウォッチの各種集積回路に用いることができる。また、表示部５９０２に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。また、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。あるいは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。また、操作ボタン５９０３にスマートウォッチを起動する電源スイッチ、スマートウォッチのアプリケーションを操作するボタン、音量調整ボタン、または表示部５９０２を点灯、あるいは消灯するスイッチなどのいずれかを備えることができる。また、図１４（Ｄ）に示したスマートウォッチでは、操作ボタン５９０３の数を２個示しているが、スマートウォッチの有する操作ボタンの数は、これに限定されない。また、操作子５９０４は、スマートウォッチの時刻合わせを行うリューズとして機能する。また、操作子５９０４は、時刻合わせ以外に、スマートウォッチのアプリケーションを操作する入力インターフェースとして、用いるようにしてもよい。なお、図１４（Ｄ）に示したスマートウォッチでは、操作子５９０４を有する構成となっているが、これに限定せず、操作子５９０４を有さない構成であってもよい。
図１４（Ｅ）はビデオカメラであり、第１筐体５８０１、第２筐体５８０２、表示部５８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。本発明の一態様にかかる半導体装置は、ビデオカメラの各種集積回路に用いることができる。操作キー５８０４及びレンズ５８０５は第１筐体５８０１に設けられており、表示部５８０３は第２筐体５８０２に設けられている。そして、第１筐体５８０１と第２筐体５８０２とは、接続部５８０６により接続されており、第１筐体５８０１と第２筐体５８０２の間の角度は、接続部５８０６により変更が可能である。表示部５８０３における映像を、接続部５８０６における第１筐体５８０１と第２筐体５８０２との間の角度に従って切り替える構成としてもよい。
図１４（Ｆ）は乗用車であり、車体５７０１、車輪５７０２、ダッシュボード５７０３、ライト５７０４等を有する。本発明の一態様にかかる半導体装置は、乗用車の各種集積回路に用いることができる。
図１４（Ｇ）は電気冷凍冷蔵庫であり、筐体５３０１、冷蔵室用扉５３０２、冷凍室用扉５３０３等を有する。本発明の一態様にかかる半導体装置は、電気冷凍冷蔵庫の各種集積回路に用いることができる。
図１４（Ｈ）は、情報端末の機能を有する携帯電話であり、筐体５５０１、表示部５５０２、マイク５５０３、スピーカ５５０４、操作ボタン５５０５を有する。また、表示部５５０２に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。また、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。あるいは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。また、操作ボタン５５０５に携帯電話を起動する電源スイッチ、携帯電話のアプリケーションを操作するボタン、音量調整ボタン、または表示部５５０２を点灯、あるいは消灯するスイッチなどのいずれかを備えることができる。また、図１４（Ｈ）に示した携帯電話では、操作ボタン５５０５の数を２個示しているが、携帯電話の有する操作ボタンの数は、これに限定されない。また、図示していないが、図１４（Ｈ）に示した携帯電話は、カメラを有する構成であってもよい。また、図示していないが、図１４（Ｈ）に示した携帯電話は、フラッシュライト、または照明の用途として発光装置を有する構成であってもよい。また、図示していないが、図１４（Ｈ）に示した携帯電話は、筐体５５０１の内部にセンサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線などを測定する機能を含むもの）を有する構成であってもよい。特に、ジャイロ、加速度センサなどの傾きを検出するセンサを有する検出装置を設けることで、図１４（Ｈ）に示す携帯電話の向き（鉛直方向に対して携帯電話がどの向きに向いているか）を判断して、表示部５５０２の画面表示を、携帯電話の向きに応じて自動的に切り替えるようにすることができる。また、特に、指紋、静脈、虹彩、または声紋など生体情報を取得するセンサを有する検出装置を設けることで、生体認証機能を有する携帯電話を実現することができる。
次に、本発明の一態様の半導体装置または記憶装置を備えることができる表示装置について説明する。一例としては、表示装置は、画素を有する。画素は、例えば、トランジスタや表示素子を有する。または、表示装置は、画素を駆動する駆動回路を有する。駆動回路は、例えば、トランジスタを有する。例えば、これらのトランジスタとして、他の実施の形態で述べたトランジスタを採用することができる。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、プラズマディスプレイパネル（ＰＤＰ）、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、または、量子ドットなどの少なくとも一つを有している。これらの他にも、表示素子、表示装置、発光素子または発光装置は、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではなく、バックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤチップを用いる場合、ＬＥＤチップの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤチップを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤチップが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。また、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子においては、表示素子が封止されている空間（例えば、表示素子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳなどが水分によって動きにくくなることや、劣化しやすくなることを防止することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本発明の一態様の記憶装置を備えることができるメモリカード（例えば、ＳＤカード）、ＵＳＢメモリ（ＵＳＢ；Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）等の各種のリムーバブル記憶装置に適用することができる。本実施の形態では、リムーバブル記憶装置の幾つかの構成例について、図１５を用いて、説明する。
図１５（Ａ）はＵＳＢメモリの模式図である。ＵＳＢメモリ５１００は、筐体５１０１、キャップ５１０２、ＵＳＢコネクタ５１０３および基板５１０４を有する。基板５１０４は、筐体５１０１に収納されている。基板５１０４には、記憶装置及び記憶装置を駆動する回路が設けられている。例えば、基板５１０４には、メモリチップ５１０５、コントローラチップ５１０６が取り付けられている。メモリチップ５１０５は、実施の形態３で説明したメモリセルアレイ２６１０、ワード線ドライバ回路２６２２、ローデコーダ２６２１、センスアンプ２６３３、プリチャージ回路２６３２、カラムデコーダ２６３１などが組み込まれている。コントローラチップ５１０６は、具体的にはプロセッサ、ワークメモリ、ＥＣＣ回路等が組み込まれている。なお、メモリチップ５１０５とコントローラチップ５１０６とのそれぞれの回路構成は、上述の記載に限定せず、状況に応じて、又は場合によって、適宜回路構成を変更してもよい。例えば、ワード線ドライバ回路２６２２、ローデコーダ２６２１、センスアンプ２６３３、プリチャージ回路２６３２、カラムデコーダ２６３１をメモリチップ５１０５でなく、コントローラチップ５１０６に組み込んだ構成としてもよい。ＵＳＢコネクタ５１０３が外部装置と接続するためのインターフェースとして機能する。
図１５（Ｂ）はＳＤカードの外観の模式図であり、図１５（Ｃ）は、ＳＤカードの内部構造の模式図である。ＳＤカード５１１０は、筐体５１１１、コネクタ５１１２および基板５１１３を有する。コネクタ５１１２が外部装置と接続するためのインターフェースとして機能する。基板５１１３は筐体５１１１に収納されている。基板５１１３には、記憶装置及び記憶装置を駆動する回路が設けられている。例えば、基板５１１３には、メモリチップ５１１４、コントローラチップ５１１５が取り付けられている。メモリチップ５１１４には、実施の形態３で説明したメモリセルアレイ２６１０、ワード線ドライバ回路２６２２、ローデコーダ２６２１、センスアンプ２６３３、プリチャージ回路２６３２、カラムデコーダ２６３１などが組み込まれている。コントローラチップ５１１５には、プロセッサ、ワークメモリ、ＥＣＣ回路等が組み込まれている。なお、メモリチップ５１１４とコントローラチップ５１１５とのそれぞれの回路構成は、上述の記載に限定せず、状況に応じて、又は場合によって、適宜回路構成を変更してもよい。例えば、ワード線ドライバ回路２６２２、ローデコーダ２６２１、センスアンプ２６３３、プリチャージ回路２６３２、カラムデコーダ２６３１をメモリチップ５１１４でなく、コントローラチップ５１１５に組み込んだ構成としてもよい。
基板５１１３の裏面側にもメモリチップ５１１４を設けることで、ＳＤカード５１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板５１１３に設けてもよい。これによって、外部装置とＳＤカード５１１０との間で無線通信を行うことができ、メモリチップ５１１４のデータの読み出し、書き込みが可能となる。
図１５（Ｄ）はＳＳＤの外観の模式図であり、図１５（Ｅ）は、ＳＳＤの内部構造の模式図である。ＳＳＤ５１５０は、筐体５１５１、コネクタ５１５２および基板５１５３を有する。コネクタ５１５２が外部装置と接続するためのインターフェースとして機能する。基板５１５３は筐体５１５１に収納されている。基板５１５３には、記憶装置及び記憶装置を駆動する回路が設けられている。例えば、基板５１５３には、メモリチップ５１５４、メモリチップ５１５５、コントローラチップ５１５６が取り付けられている。メモリチップ５１５４には、実施の形態３で説明したメモリセルアレイ２６１０、ワード線ドライバ回路２６２２、ローデコーダ２６２１、センスアンプ２６３３、プリチャージ回路２６３２、カラムデコーダ２６３１などが組み込まれている。基板５１５３の裏面側にもメモリチップ５１５４を設けることで、ＳＳＤ５１５０の容量を増やすことができる。メモリチップ５１５５にはワークメモリが組み込まれている。例えば、メモリチップ５１５５には、ＤＲＡＭチップを用いればよい。コントローラチップ５１５６には、プロセッサ、ＥＣＣ回路などが組み込まれている。なお、メモリチップ５１５４と、メモリチップ５１５５と、コントローラチップ５１１５と、のそれぞれの回路構成は、上述の記載に限定せず、状況に応じて、又は場合によって、適宜回路構成を変更しても良い。例えば、コントローラチップ５１５６にも、ワークメモリとして機能するメモリを設けてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、本発明の一態様の記憶装置を備えることができるＲＦタグの使用例について図１６を用いながら説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１６（Ａ）参照）、記録媒体（ＤＶＤやビデオテープ等、図１６（Ｂ）参照）、包装用容器類（包装紙やボトル等、図１６（Ｃ）参照）、乗り物類（自転車等、図１６（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図１６（Ｅ）、図１６（Ｆ）参照）等に設けて使用することができる。
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係わるＲＦタグを本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態７）
本実施の形態では、開示する発明の一態様に係るトランジスタについて説明する。
なお、本発明の一態様に係るトランジスタは、実施の形態８で説明するｎｃ−ＯＳまたはＣＡＡＣ−ＯＳを有することが好ましい。
＜トランジスタの構成例１＞
以下では、本発明の一態様に係るトランジスタの一例について説明する。図１７（Ａ）、図１７（Ｂ）、および図１７（Ｃ）は、本発明の一態様に係るトランジスタの上面図および断面図である。図１７（Ａ）は上面図であり、図１７（Ｂ）は、図１７（Ａ）に示す一点鎖線Ｘ１−Ｘ２、図１７（Ｃ）は、一点鎖線Ｙ１−Ｙ２に対応する断面図である。なお、図１７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ１２００ａは、ゲート電極として機能する導電体１２０５、及び導電体１２６０と、ゲート絶縁層として機能する絶縁体１２２０、絶縁体１２２２、絶縁体１２２４と、及び絶縁体１２５０と、チャネルが形成される領域を有する金属酸化物１２３０と、ソースまたはドレインの一方として機能する導電体１２４０ａ及び導電体１２４１ａと、ソースまたはドレインの他方として機能する導電体１２４０ｂ及び導電体１２４１ｂと、絶縁体１２１４と、絶縁体１２１６と、絶縁体１２７０と、過剰酸素を有する絶縁体１２８０と、を有する。
また、金属酸化物１２３０は、金属酸化物１２３０ａと、金属酸化物１２３０ａ上の金属酸化物１２３０ｂと、金属酸化物１２３０ｂ上の金属酸化物１２３０ｃと、を有する。なお、トランジスタ１２００ａをオンさせると、主として金属酸化物１２３０ｂに電流が流れる（チャネルが形成される）。一方、金属酸化物１２３０ａおよび金属酸化物１２３０ｃは、金属酸化物１２３０ｂとの界面近傍（混合領域となっている場合もある）は電流が流れる場合があるものの、そのほかの領域は絶縁体として機能する場合がある。
＜＜層間絶縁膜、保護絶縁膜＞＞
絶縁体１２１４は、酸素や水素に対してバリア性を有する材料を用いるのが好ましい。例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを絶縁体１２１４に用いることができる。また、例えば、絶縁体１２１４に、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。特に、酸化アルミニウムは、酸素と、トランジスタの電気特性の変動要因となる水素と、水分などの不純物と、に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ１２００ａへの混入を防止することができる。また、トランジスタ１２００ａを構成する金属酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ１２００ａに対する保護膜として用いることに適している。
絶縁体１２１６は、絶縁体１２１４上に設けられる。絶縁体１２１６には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどの材料を用いることができる。
絶縁体１２２０、および絶縁体１２２４は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体であることが好ましい。特に、絶縁体１２２４として過剰酸素を含む（化学量論的組成よりも過剰に酸素を含む）絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を、トランジスタ１２００ａを構成する金属酸化物に接して設けることにより、金属酸化物中の酸素欠損を補償することができる。なお、絶縁体１２２２と絶縁体１２２４とは、必ずしも同じ材料を用いて形成しなくともよい。
絶縁体１２２２は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などを含む絶縁体を単層または積層で用いることが好ましい。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
なお、絶縁体１２２２が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
絶縁体１２２０及び絶縁体１２２４の間に、ｈｉｇｈ−ｋ材料を含む絶縁体１２２２を有することで、特定の条件で絶縁体１２２２が電子を捕獲し、しきい値電圧を増大させることができる。つまり、絶縁体１２２２が負に帯電する場合がある。
例えば、絶縁体１２２０、および絶縁体１２２４に、酸化シリコンを用い、絶縁体１２２２に、酸化ハフニウム、酸化アルミニウム、酸化タンタルのような電子捕獲準位の多い材料を用いた場合、半導体装置の使用温度、あるいは保管温度よりも高い温度（例えば、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、導電体１２０５の電位をソース電極やドレイン電極の電位より高い状態を、１０ミリ秒以上、代表的には１分以上維持することで、トランジスタ１２００ａを構成する金属酸化物から導電体１２０５に向かって、電子が移動する。この時、移動する電子の一部が、絶縁体１２２２の電子捕獲準位に捕獲される。
絶縁体１２２２の電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、しきい値電圧がプラス側にシフトする。なお、導電体１２０５の電圧の制御によって電子の捕獲する量を制御することができ、それに伴ってしきい値電圧を制御することができる。当該構成を有することで、トランジスタ１２００ａは、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
また、電子を捕獲する処理は、トランジスタの作製過程におこなえばよい。例えば、トランジスタのソース導電体あるいはドレイン導電体に接続する導電体の形成後、あるいは、前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、パッケージ後等、工場出荷前のいずれかの段階で行うとよい。いずれの場合にも、その後に１２５℃以上の温度に１時間以上さらされないことが好ましい。
なお、絶縁体１２２０と絶縁体１２２４とを酸化シリコン、絶縁体１２２２を酸化ハフニウムで構成する場合、絶縁体１２２０および絶縁体１２２４は、化学的気相成長法（ＣＶＤ法、原子層堆積（ＡＬＤ）法を含む）で形成し、絶縁体１２２２は、スパッタリング法で形成してもよい。なお、絶縁体１２２２の形成に、スパッタリング法を用いることで、絶縁体１２２２が低温で結晶化しやすく、生じる固定電荷量が大きい場合がある。
また、絶縁体１２２０、絶縁体１２２２、絶縁体１２２４の膜厚を適宜調整することで、しきい値電圧を制御することができる。絶縁体１２２０、絶縁体１２２２、絶縁体１２２４の材料と膜厚としては、好ましくは、それぞれ酸化窒化シリコン１０ｎｍ、酸化アルミニウム２０ｎｍ、酸化窒化シリコン３０ｎｍとするのがよい。より好ましくは、酸化窒化シリコン５ｎｍ、酸化アルミニウム５ｎｍ、酸化窒化シリコン５ｎｍとするのがよい。
また、絶縁体１２２２には、酸素や水素に対してバリア性のある物質を用いることが好ましい。このような材料を用いて形成した場合、トランジスタ１２００ａを構成する金属酸化物からの酸素の放出や、外部からの水素等の不純物の混入を防ぐことができる。
絶縁体１２５０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などを含む絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体１２５０して、絶縁体１２２４と同様に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を金属酸化物１２３０に接して設けることにより、金属酸化物１２３０中の酸素欠損を低減することができる。
また、絶縁体１２５０は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの、酸素や水素に対してバリア性のある絶縁膜を用いることができる。このような材料を用いて形成した場合、金属酸化物１２３０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
なお、絶縁体１２５０は、絶縁体１２２０、絶縁体１２２２、および絶縁体１２２４と同様の積層構造を有していてもよい。絶縁体１２５０が、電子捕獲準位に必要な量の電子を捕獲させた絶縁体を有することで、トランジスタ１２００ａは、しきい値電圧をプラス側にシフトすることができる。当該構成を有することで、トランジスタ１２００ａは、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
また、図１７に示すトランジスタにおいて、金属酸化物１２３０と導電体１２６０の間に、絶縁体１２５０の他にバリア膜を設けてもよい。もしくは、金属酸化物１２３０ｃにバリア性があるものを用いてもよい。
例えば、過剰酸素を含む絶縁膜を金属酸化物１２３０に接して設け、さらにバリア膜で包み込むことで、金属酸化物を化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。また、金属酸化物１２３０への水素等の不純物の侵入を防ぐことができる。
絶縁体１２７０は、導電体１２６０を覆うように設けてもよい。絶縁体１２８０に酸素が脱離する酸化物材料を用いる場合、導電体１２６０が、脱離した酸素により酸化することを防止するため、絶縁体１２７０は、酸素に対してバリア性を有する物質を用いる。
例えば、絶縁体１２７０には、酸化アルミニウムなどの金属酸化物を用いることができる。また絶縁体１２７０は、導電体１２６０の酸化を防止する程度に設けられていればよい。例えば、絶縁体１２７０の膜厚は、１ｎｍ以上１０ｎｍ以下、好ましくは３ｎｍ以上７ｎｍ以下として設ける。
従って、導電体１２６０の酸化を抑制し、絶縁体１２８０から、脱離した酸素を効率的に金属酸化物１２３０へと供給することができる。
＜＜金属酸化物＞＞
金属酸化物１２３０ａ、金属酸化物１２３０ｂ、および金属酸化物１２３０ｃは、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）等の金属酸化物で形成される。また、金属酸化物１２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
以下に、本発明に係る金属酸化物１２３０について説明する。
金属酸化物１２３０に用いる金属酸化物としては、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここで、金属酸化物が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
まず、図２０（Ａ）、図２０（Ｂ）、および図２０（Ｃ）を用いて、本発明に係る金属酸化物が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図２０には、酸素の原子数比については記載しない。また、金属酸化物が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図２０（Ａ）、図２０（Ｂ）、および図２０（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（αは−１以上１以下の実数）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（βは０以上の実数）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
また、図２０に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近傍値の金属酸化物は、スピネル型の結晶構造をとりやすい。
図２０（Ａ）および図２０（Ｂ）では、本発明の一態様の金属酸化物が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
一例として、図２１に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ４の結晶構造を示す。また、図２１は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。なお、図２１に示すＭ、Ｚｎ、酸素を有する層（以下、（Ｍ，Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図２１に示すように、インジウムを有する層（以下、Ｉｎ層）が１に対し、元素Ｍおよび亜鉛を有する（Ｍ、Ｚｎ）層が２となる。
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の金属酸化物は、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚｎ］が大きくなると、金属酸化物が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が増加する。
ただし、金属酸化物中において、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が非整数である場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造とが混在する層状構造となる場合がある。
例えば、金属酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
また、金属酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。金属酸化物中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
また、インジウムの含有率を高くすることで、金属酸化物のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する金属酸化物では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い金属酸化物はインジウムの含有率が低い金属酸化物と比較してキャリア移動度が高くなるためである。
一方、金属酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である場合（例えば図２０（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
従って、本発明の一態様に係る金属酸化物は、キャリア移動度が高く、かつ、粒界が少ない層状構造となりやすい、図２０（Ａ）の領域Ａで示される原子数比を有することが好ましい。
また、図２０（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する金属酸化物は、特に、結晶性が高く、キャリア移動度も高い優れた金属酸化物である。
なお、金属酸化物が、層状構造を形成する条件は、原子数比によって一義的に定まらない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、図示する領域は、金属酸化物が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
続いて、上記金属酸化物をトランジスタに用いる場合について説明する。
なお、上記金属酸化物をトランジスタに用いることで、粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。例えば、金属酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
なお、高純度真性または実質的に高純度真性である金属酸化物は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、金属酸化物中における各不純物の影響について説明する。
金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度と、金属酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該金属酸化物において、窒素はできる限り低減されていることが好ましい、例えば、金属酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された金属酸化物をトランジスタのチャネル領域に用いることで、安定した電気特性を付与することができる。
続いて、該金属酸化物を２層構造、または３層構造とした場合について述べる。金属酸化物Ｓ１、金属酸化物Ｓ２、および金属酸化物Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、金属酸化物Ｓ２および金属酸化物Ｓ３の積層構造、および積層構造に接する絶縁体のバンド図と、について、図２２を用いて説明する。
図２２（Ａ）は、絶縁体Ｉ１、金属酸化物Ｓ１、金属酸化物Ｓ２、金属酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図２２（Ｂ）は、絶縁体Ｉ１、金属酸化物Ｓ２、金属酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、金属酸化物Ｓ１、金属酸化物Ｓ２、金属酸化物Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
金属酸化物Ｓ１、金属酸化物Ｓ３は、金属酸化物Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近い。代表的には、金属酸化物Ｓ２の伝導帯下端のエネルギー準位は、金属酸化物Ｓ１及び金属酸化物Ｓ３のそれぞれの伝導帯下端のエネルギー準位よりも低くなればよい。具体的には、金属酸化物Ｓ２と金属酸化物Ｓ１とのそれぞれの伝導帯下端のエネルギー準位の差が０．１５ｅＶ以上２ｅＶ以下であれば好ましく、更に、０．５ｅＶ以上１ｅＶ以下であればより好ましい。加えて、金属酸化物Ｓ２と金属酸化物Ｓ３のそれぞれの伝導帯下端のエネルギー準位の差が、０．１５ｅＶ以上２ｅＶ以下であれば好ましく、更に、０．５ｅＶ以上１ｅＶ以下であればより好ましい。すなわち、金属酸化物Ｓ２の電子親和力は、金属酸化物Ｓ１及び金属酸化物Ｓ３のそれぞれの電子親和力よりも高ければよく、具体的には、金属酸化物Ｓ１と金属酸化物Ｓ２のそれぞれの電子親和力との差が０．１５ｅＶ以上２ｅＶ以下、好ましくは０．５ｅＶ以上１ｅＶ以下であり、かつ金属酸化物Ｓ３と金属酸化物Ｓ２のそれぞれの電子親和力との差が０．１５ｅＶ以上２ｅＶ以下、好ましくは０．５ｅＶ以上１ｅＶ以下であることが好ましい。
図２２（Ａ）、および図２２（Ｂ）に示すように、金属酸化物Ｓ１、金属酸化物Ｓ２、金属酸化物Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、金属酸化物Ｓ１と金属酸化物Ｓ２との界面、または金属酸化物Ｓ２と金属酸化物Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、金属酸化物Ｓ１と金属酸化物Ｓ２、金属酸化物Ｓ２と金属酸化物Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物の場合、金属酸化物Ｓ１、金属酸化物Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は金属酸化物Ｓ２となる。金属酸化物Ｓ１と金属酸化物Ｓ２との界面、および金属酸化物Ｓ２と金属酸化物Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。金属酸化物Ｓ１、金属酸化物Ｓ３を設けることにより、トラップ準位を金属酸化物Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
金属酸化物Ｓ１、金属酸化物Ｓ３は、金属酸化物Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、金属酸化物Ｓ２、金属酸化物Ｓ２と金属酸化物Ｓ１との界面、および金属酸化物Ｓ２と金属酸化物Ｓ３との界面が、主にチャネル領域として機能する。例えば、金属酸化物Ｓ１、金属酸化物Ｓ３には、図２０（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の金属酸化物を用いればよい。なお、図２０（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、またはその近傍値である原子数比を示している。
特に、金属酸化物Ｓ２に領域Ａで示される原子数比の金属酸化物を用いる場合、金属酸化物Ｓ１および金属酸化物Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である金属酸化物を用いることが好ましい。また、金属酸化物Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である金属酸化物を用いることが好適である。
＜＜ソース電極、ドレイン電極＞＞
導電体１２４０ａ、及び導電体１２４１ａと、導電体１２４０ｂ、および導電体１２４１ｂとは、一方がソース電極として機能し、他方がドレイン電極として機能する。
導電体１２４０ａ、導電体１２４１ａと、導電体１２４０ｂ、及び導電体１２４１ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。また、図１７では２層構造を示したが、単層構造または３層以上の積層構造としてもよい。
例えば、導電体１２４０ａおよび導電体１２４０ｂに、チタン膜を用いて、導電体１２４１ａ、および導電体１２４１ｂにアルミニウム膜を積層するとよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
＜＜ゲート電極＞＞
ゲート電極として機能する導電体１２０５ａ、および導電体１２０５ｂについて説明する。図１７では、導電体１２０５ａ、および導電体１２０５ｂの２層構造を示したが、当該構成に限定されず、単層でも３層以上の積層構造でもよい。例えば、導電体１２０５ａとして、水素に対するバリア性を有する導電体として、窒化タンタル等を用い、導電体１２０５ｂとして、導電性が高いタングステンを積層するとよい。当該組み合わせを用いることで、配線としての導電性を保持したまま、金属酸化物１２３０への水素の拡散を抑制することができる。
また、ゲート電極として機能する導電体１２６０ａ、及び導電体１２６０ｂは、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイドを用いてもよい。
例えば、導電体１２６０ａにアルミニウムを用い、導電体１２６０ｂにチタン膜を積層する二層構造とするとよい。また、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造としてもよい。
また、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電体１２６０は、インジウム錫酸化物、酸化タングステンを含むインジウム金属酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
＜＜ｓ−ｃｈａｎｎｅｌ構造＞＞
また、図１７（Ｃ）に示すように、トランジスタ１２００ａは、金属酸化物１２３０ｂの側面を導電体１２６０で囲んでいる構造を有している。本明細書では、このように、チャネルが形成される領域をゲート電極の電界によって電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶ。この構造をとることで、導電体１２６０の電界によって、金属酸化物１２３０を電気的に取り囲むことができ、金属酸化物１２３０ｂの全体（バルク）にチャネルを形成することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、オン電流を高くすることができる。また、チャネルが形成される領域に全周から電圧が印加されるため、リーク電流が抑制されたトランジスタを提供することができる。
ｓ−ｃｈａｎｎｅｌ構造は、高いオン電流が得られるため、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）など微細化されたトランジスタが要求される半導体装置に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。
＜トランジスタの構成例２＞
図１８にトランジスタ１２００ａとは別のトランジスタの構造の一例を示す。図１８（Ａ）はトランジスタ１２００ｂの上面を示す。また、図１８（Ｂ）は、図１８（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図１８（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図１８に示すトランジスタ１２００ｂにおいて、図１７に示したトランジスタ１２００ａを構成する構造と同機能を有する構造には、同符号を付記する。
図１８に示す構造は、絶縁体１２８０に形成された開口部に、金属酸化物１２３０ｃ、絶縁体１２５０、導電体１２６０を形成されている。また、導電体１２４０ａ、導電体１２４０ｂ、導電体１２４１ａ、および導電体１２４１ｂの端部と、絶縁体１２８０に形成された開口部の端部が一致している。さらに、導電体１２４０ａ、導電体１２４０ｂ、導電体１２４１ａ、および導電体１２４１ｂの端部が、金属酸化物１２３０の端部の一部と一致している。従って、導電体１２４０ａ、導電体１２４０ｂ、導電体１２４１ａ、および導電体１２４１ｂは、金属酸化物１２３０または絶縁体１２８０の開口部と、同時に整形することができる。そのため、マスクおよび工程を削減することができる。また、歩留まりや生産性を向上させることができる。
さらに、図１８に示すトランジスタ１２００ｂは、導電体１２４０ａ、導電体１２４０ｂ、導電体１２４１ａ、および導電体１２４１ｂと、導電体１２６０と、がほとんど重ならない構造を有するため、導電体１２６０にかかる寄生容量を小さくすることができる。即ち、動作周波数が高いトランジスタ１２００ｂを提供することができる。
＜トランジスタの構成例３＞
図１９には、トランジスタ１２００ａ及びトランジスタ１２００ｂとは別のトランジスタの構造の一例を示す。図１９（Ａ）はトランジスタ１２００ｃの上面を示す。なお、図の明瞭化のため、図１９（Ａ）において一部の膜は省略されている。また、図１９（Ｂ）は、図１９（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図１９（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図１９に示すトランジスタ１２００ｃにおいて、図１７に示したトランジスタ１２００ａを構成する構造と同機能を有する構造には、同符号を付記する。
図１９に示す構造は、金属酸化物１２３０に、ソース領域またはドレイン領域の一方として機能する領域１２４５ａ、およびソース領域またはドレイン領域の他方として機能する領域１２４５ｂとが設けられている。当該領域は、導電体１２６０をマスクとしてホウ素、リン、アルゴンなどの不純物を金属酸化物１２３０に添加することによって形成することができる。また、絶縁体１２８０を窒化珪素膜などの水素を含む絶縁体とすることで、水素を金属酸化物１２３０の一部に拡散させることで形成することができる。そのため、マスクまたは工程を削減することができる。また、歩留まりや生産性を向上させることができる。
＜トランジスタの構成例４＞
図２３（Ａ）乃至図２３（Ｄ）は、トランジスタ１４００の上面図および断面図である。図２３（Ａ）は、トランジスタ１４００の上面図であり、図２３（Ｂ）は図２３（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図であり、図２３（Ｃ）は一点鎖線Ａ３−Ａ４に対応する断面図である。なお、一点鎖線Ａ１−Ａ２をチャネル長方向、一点鎖線Ａ３−Ａ４をチャネル幅方向という場合がある。なお、トランジスタ１４００もトランジスタ１２００ａ等と同様に、ｓ−ｃｈａｎｎｅｌ構造のトランジスタである。
トランジスタ１４００は、基板１４５０と、基板１４５０上の絶縁体１４０１と、絶縁体１４０１上の導電体１４１４と、導電体１４１４を覆うように形成された絶縁体１４０２と、絶縁体１４０２上の絶縁体１４０３と、絶縁体１４０３上の絶縁体１４０４と、絶縁体１４０４上に、金属酸化物１４３１、金属酸化物１４３２、金属酸化物１４３３の順で形成された積層（まとめて金属酸化物１４３０と表記する場合がある。）と、金属酸化物１４３３上の絶縁体１４０６と、絶縁体１４０６上の導電体１４１２と、導電体１４１２の側面上の絶縁体１４０９と、絶縁体１４０４と金属酸化物１４３３と絶縁体１４０９と導電体１４１２とを覆うように形成された絶縁体１４０７と、絶縁体１４０７上の絶縁体１４０８と、を有する。
絶縁体１４０６及び導電体１４１２は、少なくとも一部が導電体１４１４及び金属酸化物１４３２と重なる。導電体１４１２のチャネル長方向の側面端部と絶縁体１４０６のチャネル長方向の側面端部は概略一致していることが好ましい。ここで、絶縁体１４０６はトランジスタ１４００のゲート絶縁体として機能し、導電体１４１２はトランジスタ１４００のゲート電極として機能し、絶縁体１４０９はトランジスタ１４００のサイドウォール絶縁体として機能する。
金属酸化物１４３２は、金属酸化物１４３３および絶縁体１４０６を介して導電体１４１２と重なる領域を有する。金属酸化物１４３１の外周が金属酸化物１４３２の外周と概略一致し、金属酸化物１４３３の外周が金属酸化物１４３１及び金属酸化物１４３２の外周よりも外側に位置することが好ましい。ここでは、金属酸化物１４３３の外周が金属酸化物１４３１の外周よりも外側に位置する形状となっているが、本実施の形態に示すトランジスタはこれに限られるものではない。例えば、金属酸化物１４３１の外周が金属酸化物１４３３の外周より外側に位置してもよいし、金属酸化物１４３１の側面端部と、金属酸化物１４３３の側面端部とが概略一致する形状としてもよい。
＜＜基板＞＞
基板１４５０としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板１４５０として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１４５０に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板１４５０として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板１４５０が伸縮性を有してもよい。また、基板１４５０は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板１４５０の厚さは、例えば、５μｍ以上かつ７００μｍ以下、好ましくは１０μｍ以上かつ５００μｍ以下、さらに好ましくは１５μｍ以上かつ３００μｍ以下とする。基板１４５０を薄くすると、半導体装置を軽量化することができる。また、基板１４５０を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板１４５０上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板１４５０としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板１４５０は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板１４５０としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリル、ポリテトラフルオロエチレン（ＰＴＦＥ）などがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板１４５０として好適である。
＜＜下地絶縁体＞＞
絶縁体１４０１は、基板１４５０と導電体１４１４と、が電気的に導通状態とならないようにするための膜である。
絶縁体１４０１又は絶縁体１４０２は、単層構造または積層構造の絶縁体で形成される。絶縁体を構成する材料には、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどがある。
また、絶縁体１４０２として、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化シリコンを用いてもよい。
また、絶縁体１４０２を成膜した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた平坦化処理を行ってもよい。
絶縁体１４０４は、酸化物を含むことが好ましい。特に加熱により一部の酸素が脱離する酸化物材料を含むことが好ましい。好適には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、加熱により一部の酸素が脱離する。絶縁体１４０４から脱離した酸素は金属酸化物１４３０に供給され、金属酸化物１４３０の酸素欠損を低減することが可能となる。その結果、トランジスタの電気特性の変動を抑制し、信頼性を高めることができる。
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、例えば、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上かつ７００℃以下、または１００℃以上かつ５００℃以下の範囲が好ましい。
絶縁体１４０４は、金属酸化物１４３０に酸素を供給することができる酸化物を含むことが好ましい。例えば、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。
または、絶縁体１４０４として、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いてもよい。
絶縁体１４０４に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁体１４０４の成膜を行えばよい。または、成膜後の絶縁体１４０４に酸素を導入して酸素を過剰に含有する領域を形成してもよく、双方の手段を組み合わせてもよい。
例えば、成膜後の絶縁体１４０４に、酸素（少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
酸素導入方法には、酸素を含むガスを用いることができる。酸素を含むガスとしては、例えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。または、水素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよい。
また、絶縁体１４０４を成膜した後、その上面の平坦性を高めるためにＣＭＰ法等を用いた平坦化処理を行ってもよい。
絶縁体１４０３は、絶縁体１４０４に含まれる酸素が、導電体１４１４に含まれる金属と結びつき、絶縁体１４０４に含まれる酸素が減少することを防ぐパッシベーション機能を有する。
絶縁体１４０３は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁体１４０３を設けることで、金属酸化物１４３０からの酸素の外部への拡散と、外部から金属酸化物１４３０への水素、水等の入り込みを防ぐことができる。
絶縁体１４０３としては、例えば、窒化物絶縁体を用いることができる。該窒化物絶縁体としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁体の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁体を設けてもよい。酸化物絶縁体としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
トランジスタ１４００は、電荷捕獲層に電子を注入することで、しきい値電圧を制御することが可能になる。電荷捕獲層は、絶縁体１４０２又は絶縁体１４０３に設けることが好ましい。例えば、絶縁体１４０３を酸化ハフニウム、酸化アルミニウム、酸化タンタル、アルミニウムシリケート等で形成することで、電荷捕獲層として機能させることができる。
＜＜ゲート電極＞＞
導電体１４１２は、第１のゲート電極として機能する。また、導電体１４１２は、複数の導電体が重なった積層構造としてもよい。また、ゲート電極の導電体１４１４は第２のゲート電極として機能する。
導電体１４１２及び導電体１４１４として、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ストロンチウム（Ｓｒ）の低抵抗材料からなる単体、合金、またはこれらを主成分とする化合物を含む導電体の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する機能を持つので好ましい。
また、導電体１４１２及び／又は導電体１４１４として、金属酸化物１４３１乃至金属酸化物１４３３のいずれか一を用いてもよい。この場合、金属酸化物１４３１乃至金属酸化物１４３３を導電体として機能させるため、別途工程を行う必要がある。具体的には、導電体１４１２及び／又は導電体１４１４として、金属酸化物１４３１乃至金属酸化物１４３３のいずれか一を形成し、絶縁体１４０７として窒化シリコンを、ＣＶＤ法など水素を含むプラズマを用いて成膜することによって、金属酸化物１４３１乃至金属酸化物１４３３の抵抗を下げることができる。これにより、金属酸化物１４３１乃至金属酸化物１４３３を導電体として、導電体１４１２又は導電体１４１４に用いることができる。
＜＜金属酸化物層＞＞
金属酸化物１４３１の詳細は、図１７に示す金属酸化物１２３０ａの記載を参照すればよい。また、金属酸化物１４３２の詳細は、図１７に示す金属酸化物１２３０ｂの記載を参照すればよい。また、金属酸化物１４３３の詳細は、図１７に示す金属酸化物１２３０ｃの記載を参照すればよい。
＜＜低抵抗領域＞＞
図２３（Ｄ）に図２３（Ｂ）の部分拡大図を示す。図２３（Ｄ）に示すように、金属酸化物１４３０には、領域１４６１ａ、１４６１ｂ、１４６１ｃ、１４６１ｄ及び１４６１ｅが形成されている。領域１４６１ｂ乃至領域１４６１ｅは、領域１４６１ａと比較してドーパントの濃度が高く、低抵抗化されている。さらに、領域１４６１ｂ及び領域１４６１ｃは、領域１４６１ｄ及び領域１４６１ｅと比較して水素の濃度が高く、より低抵抗化されている。例えば、領域１４６１ａは、領域１４６１ｂまたは領域１４６１ｃのドーパントの最大濃度に対して、５％以下の濃度の領域、２％以下の濃度の領域、または１％以下の濃度の領域とすればよい。なお、ドーパントを、ドナー、アクセプター、不純物または元素と言い換えてもよい。
図２３（Ｄ）に示すように、金属酸化物１４３０において、領域１４６１ａは導電体１４１２と概ね重なる領域であり、領域１４６１ｂ、領域１４６１ｃ、領域１４６１ｄ及び領域１４６１ｅは、領域１４６１ａを除いた領域である。領域１４６１ｂ及び領域１４６１ｃにおいては、金属酸化物１４３３の上面が絶縁体１４０７と接する。領域１４６１ｄ及び領域１４６１ｅにおいては、金属酸化物１４３３の上面が絶縁体１４０９又は絶縁体１４０６と接する。つまり、図２３（Ｄ）に示すように、領域１４６１ｂと領域１４６１ｄの境界は、絶縁体１４０７と絶縁体１４０９の側面端部の境界と重なる部分である。領域１４６１ｃと領域１４６１ｅの境界についても同様である。ここで、領域１４６１ｄ及び領域１４６１ｅの一部が、金属酸化物１４３２の導電体１４１２と重なる領域（チャネル形成領域）の一部と重なることが好ましい。例えば、領域１４６１ｄ及び領域１４６１ｅのチャネル長方向の側面端部は、導電体１４１２の側面端部より距離ｄだけ導電体１４１２の内側に位置することが好ましい。このとき、絶縁体１４０６の膜厚ｔ４０６および距離ｄは、０．２５ｔ４０６＜ｄ＜ｔ４０６を満たすことが好ましい。
このように、金属酸化物１４３０の導電体１４１２と重なる領域の一部に領域１４６１ｄ及び領域１４６１ｅが形成される。これにより、トランジスタ１４００のチャネル形成領域と低抵抗化された領域１４６１ｄ及び領域１４６１ｅが接し、領域１４６１ｄおよび領域１４６１ｅと、領域１４６１ａとの間に、高抵抗のオフセット領域が形成されないため、トランジスタ１４００のオン電流を増大させることができる。さらに、領域１４６１ｄ及び領域１４６１ｅのチャネル長方向の側面端部が上記の範囲を満たして形成されることで、領域１４６１ｄ及び領域１４６１ｅがチャネル形成領域に対して深く形成されすぎて常に導通状態になってしまうことも防ぐことができる。
領域１４６１ｂ、領域１４６１ｃ、領域１４６１ｄ及び領域１４６１ｅは、イオン注入法などのイオンドーピング処理により形成される。このため、図２３（Ｄ）に示すように、領域１４６１ｄ及び領域１４６１ｅのチャネル長方向の側面端部の位置が、金属酸化物１４３３上面から深くなるにしたがって、金属酸化物１４３０のチャネル長方向の側面端部側にシフトする場合がある。このとき、距離ｄは、最も導電体１４１２の内側の近くに位置する、領域１４６１ｄ及び領域１４６１ｅのチャネル長方向の側面端部と導電体１４１２のチャネル長方向の側面端部との距離とする。
この場合、例えば、金属酸化物１４３１中に形成される領域１４６１ｄ及び領域１４６１ｅが導電体１４１２と重なる領域に形成されない場合がある。この場合、金属酸化物１４３１又は金属酸化物１４３２に形成される領域１４６１ｄ及び領域１４６１ｅの少なくとも一部が導電体１４１２と重なる領域に形成されることが好ましい。
また、金属酸化物１４３１、金属酸化物１４３２及び金属酸化物１４３３の絶縁体１４０７との界面近傍に低抵抗領域１４５１及び低抵抗領域１４５２が形成されることが好ましい。低抵抗領域１４５１及び低抵抗領域１４５２は、絶縁体１４０７に含まれる元素の少なくとも一が含まれる。低抵抗領域１４５１及び低抵抗領域１４５２の一部が、金属酸化物１４３２の導電体１４１２と重なる領域（チャネル形成領域）と概略接するか、当該領域の一部と重なることが好ましい。
また、金属酸化物１４３３は絶縁体１４０７と接する領域が大きいため、低抵抗領域１４５１及び低抵抗領域１４５２は金属酸化物１４３３に形成されやすい。金属酸化物１４３３における低抵抗領域１４５１と低抵抗領域１４５２は、金属酸化物１４３３の低抵抗領域１４５１及び低抵抗領域１４５２ではない領域（例えば、金属酸化物１４３３の導電体１４１２と重なる領域）より、絶縁体１４０７に含まれる元素の濃度が高い。
領域１４６１ｂ中に低抵抗領域１４５１が形成され、領域１４６１ｃ中に低抵抗領域１４５２が形成される。金属酸化物１４３０の理想的な構造は、例えば、添加元素の濃度が最も高い領域が低抵抗領域１４５１、１４５２であり、次に濃度が高い領域が、領域１４６１ｂ、領域１４６１ｃ―１４６１ｅの低抵抗領域１４５１、１４５２を含まない領域であり、濃度が最も低い領域が領域１４６１ａであることである。添加元素とは、領域１４６１ｂ、１４６１ｃを形成するためのドーパント、および低抵抗領域１４５１、１４５２に絶縁体１４０７から添加される元素が該当する。
なおトランジスタ１４００では低抵抗領域１４５１、１４５２が形成される構成としているが、本実施の形態に示す半導体装置は、必ずしもこれに限られるものではない。例えば、領域１４６１ｂ及び領域１４６１ｃの抵抗が十分低い場合、低抵抗領域１４５１及び低抵抗領域１４５２を形成する必要はない。
＜＜ゲート絶縁膜＞＞
絶縁体１４０６は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体１４０６は、酸化ガリウム、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、またはシリコンおよびハフニウムを有する酸化窒化物などを有することが好ましい。
また、絶縁体１４０６は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを金属酸化物１４３３側に有することで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、金属酸化物１４３２に混入することを抑制することができる。
また、例えば、酸化シリコンまたは酸化窒化シリコンを金属酸化物１４３３側に有することで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
＜＜層間絶縁膜、保護絶縁膜＞＞
絶縁体１４０７は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁体１４０７を設けることで、金属酸化物１４３０からの酸素の外部への拡散と、外部から金属酸化物１４３０への水素、水等の入り込みを防ぐことができる。
絶縁体１４０７としては、例えば、窒化物絶縁体を用いることができる。該窒化物絶縁体としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁体の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁体を設けてもよい。酸化物絶縁体としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高いので絶縁体１４０７に適用するのに好ましい。
絶縁体１４０８には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。また、絶縁体１４０８には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の樹脂を用いることもできる。また、絶縁体１４０８は上記材料の積層であってもよい。
＜トランジスタの構成例５＞
図２４（Ａ）および図２４（Ｂ）は、トランジスタ１６００の上面図および断面図である。図２４（Ａ）は上面図であり、図２４（Ａ）に示す一点鎖線Ａ−Ｂ方向の断面が図２４（Ｂ）に相当する。なお、図２４（Ａ）及び図２４（Ｂ）では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線Ａ−Ｂ方向をチャネル長方向と呼称する場合がある。
図２４（Ｂ）に示すトランジスタ１６００は、第１のゲートとして機能する導電体１６０９と、第２のゲートとして機能する導電体１６０８と、金属酸化物１６０２と、ソース及びドレインとして機能する導電体１６０３及び導電体１６０４と、絶縁体１６０１と、絶縁体１６０５と、絶縁体１６０６と、絶縁体１６０７と、を有する。
導電体１６０９は、絶縁表面上に設けられる。導電体１６０９と、金属酸化物１６０２とは、絶縁体１６０１を間に挟んで、互いに重なる。また、導電体１６０８と、金属酸化物１６０２とは、絶縁体１６０５、絶縁体１６０６及び絶縁体１６０７を間に挟んで、互いに重なる。また、導電体１６０３及び導電体１６０４は、金属酸化物１６０２に、接続されている。
導電体１６０９及び導電体１６０８の詳細は、図２３に示す導電体１４１２又は導電体１４１４の記載を参照すればよい。
導電体１６０９と導電体１６０８は、異なる電位が与えられてもよいし、同時に同じ電位が与えられてもよい。トランジスタ１６００は、第２のゲート電極として機能する導電体１６０８を設けることで、しきい値電圧を安定化させることが可能になる。なお、導電体１６０８は、場合によっては省略してもよい。
金属酸化物１６０２の詳細は、図１７に示す金属酸化物１２３０ｂの記載を参照すればよい。また、金属酸化物１６０２は、一層でも良いし、複数の半導体層の積層でも良い。
導電体１６０３及び導電体１６０４として、銅（Ｃｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、金（Ａｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉛（Ｐｂ）、錫（Ｓｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、白金（Ｐｔ）、イリジウム（Ｉｒ）、ストロンチウム（Ｓｒ）の低抵抗材料からなる単体、合金、またはこれらを主成分とする化合物を含む導電体の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Ｃｕ−Ｍｎ合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがＣｕの拡散を抑制する機能を持つので好ましい。
また、導電体１６０３及び導電体１６０４には、酸化イリジウム、酸化ルテニウム、ストロンチウムルテナイトなど、貴金属を含む導電性酸化物を用いることが好ましい。これらの導電性酸化物は、酸化物半導体と接しても酸化物半導体から酸素を奪うことが少なく、酸化物半導体の酸素欠損を作りにくい。
絶縁体１６０１の詳細は、図２３に示す絶縁体１４０６の記載を参照すればよい。
なお、図２４（Ｂ）では、金属酸化物１６０２、導電体１６０３及び導電体１６０４上に、順に積層された絶縁体１６０５乃至絶縁体１６０７が設けられている場合を例示しているが、金属酸化物１６０２、導電体１６０３及び導電体１６０４上に設けられる絶縁体は、一層でも良いし、複数の絶縁体の積層でも良い。
金属酸化物１６０２に酸化物半導体を用いた場合、絶縁体１６０６は、化学量論的組成以上の酸素が含まれており、加熱により上記酸素の一部を金属酸化物１６０２に供給する機能を有する絶縁体であることが望ましい。ただし、絶縁体１６０６を金属酸化物１６０２上に直接設けると、絶縁体１６０６の形成時に金属酸化物１６０２にダメージが与えられる場合、図２４（Ｂ）に示すように、絶縁体１６０５を金属酸化物１６０２と絶縁体１６０６の間に設けると良い。絶縁体１６０５は、その形成時に金属酸化物１６０２に与えるダメージが絶縁体１６０６の場合よりも小さく、なおかつ、酸素を透過する機能を有する絶縁体であることが望ましい。ただし、金属酸化物１６０２に与えられるダメージを小さく抑えつつ、金属酸化物１６０２上に絶縁体１６０６を直接形成することができるのであれば、絶縁体１６０５は必ずしも設けなくとも良い。
例えば、絶縁体１６０５及び絶縁体１６０６として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いることもできる。
絶縁体１６０７は、酸素、水素、水の拡散を防ぐブロッキング効果を有することが、望ましい。或いは、絶縁体１６０７は、水素、水の拡散を防ぐブロッキング効果を有することが、望ましい。
絶縁体は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、より高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶縁体は、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いて、形成することができる。水素、水の拡散を防ぐブロッキング効果を示す絶縁体は、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。
絶縁体１６０７が水、水素などの拡散を防ぐブロッキング効果を有する場合、パネル内の樹脂や、パネルの外部に存在する水、水素などの不純物が、金属酸化物１６０２に侵入するのを防ぐことができる。金属酸化物１６０２に酸化物半導体を用いる場合、酸化物半導体に侵入した水または水素の一部は電子供与体（ドナー）となるため、上記ブロッキング効果を有する絶縁体１６０７を用いることで、トランジスタ１６００の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
また、金属酸化物１６０２に酸化物半導体を用いる場合、絶縁体１６０７が酸素の拡散を防ぐブロッキング効果を有することで、酸化物半導体からの酸素が外部に拡散するのを防ぐことができる。よって、酸化物半導体中において、ドナーとなる酸素欠損が低減されるので、トランジスタ１６００の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態８）
本実施の形態では、上記実施の形態で説明した金属酸化物１２３０、金属酸化物１４３０、及び金属酸化物１６０２に適用可能な酸化物半導体膜の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２５（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２５（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図２５（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２５（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２５（Ｅ）に示す。図２５（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２５（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２５（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図２６（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図２６（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図２６（Ｂ）および図２６（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２６（Ｄ）および図２６（Ｅ）は、それぞれ図２６（Ｂ）および図２６（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図２６（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図２６（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図２６（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図２７（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図２７（Ｂ）に示す。図２７（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図２７（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図２７（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図２８に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図２８（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図２８（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図２８（Ａ）および図２８（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２９は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図２９より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図２９より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図２９より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜酸化物半導体のキャリア密度＞
次に、酸化物半導体のキャリア密度について、以下に説明を行う。
酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。
酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
ここで、酸化物半導体をチャネル領域に用いるトランジスタを考える。
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好ましい。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体のキャリア密度としては、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くなる。
上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称してもよい。
実質的に真性の酸化物半導体のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（本明細書等の記載に関する付記）
以上の実施の形態における各構成の説明について、以下に付記する。
＜実施の形態で述べた本発明の一態様に関する付記＞
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。
＜序数詞に関する付記＞
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
＜図面を説明する記載に関する付記＞
実施の形態について図面を参照しながら説明している。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。
また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
また、図面において、上面図（平面図、レイアウト図ともいう）や斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
また、図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
＜言い換え可能な記載に関する付記＞
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合や、第３端子、第４端子と呼ぶ場合がある。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいい、チャネル形成領域を介して、ソース・ドレイン間に電流を流すことができるものとする。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等に記載するトランジスタが２つ以上のゲートを有するとき（この構成をデュアルゲート構造という場合がある）、それらのゲートを第１ゲート、第２ゲートと呼ぶ場合や、フロントゲート、バックゲートと呼ぶ場合がある。特に、「フロントゲート」という語句は、単に「ゲート」という語句に互いに言い換えることができる。なお、ボトムゲートとは、トランジスタの作製時において、チャネル形成領域よりも先に形成される端子のことをいい、「トップゲート」とは、トランジスタの作製時において、チャネル形成領域よりも後に形成される端子ことをいう。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。または、場合によっては、または、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」または「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。または、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
なお本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、または、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
＜語句の定義に関する付記＞
以下では、上記実施の形態中で言及した語句の定義について説明する。
＜＜半導体について＞＞
本明細書において、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
なお、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
＜＜スイッチについて＞＞
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
＜＜チャネル長について＞＞
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
＜＜チャネル幅について＞＞
本明細書等において、チャネル幅とは、例えば、上面図において半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
＜＜接続について＞＞
本明細書等において、ＸとＹとが接続されている、と記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
ここで使用するＸ、Ｙなどは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
＜＜平行、垂直について＞＞
本明細書において、「平行」とは、二つの直線が−１０°以上かつ１０°以下の角度で配置されている状態をいう。したがって、−５°以上かつ５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上かつ３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上かつ１００°以下の角度で配置されている状態をいう。したがって、８５°以上かつ９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上かつ１２０°以下の角度で配置されている状態をいう。
＜＜三方晶、菱面体晶について＞＞
本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
ＯＳＴｒ１ トランジスタ
ＯＳＴｒ２ トランジスタ
ＯＳＴｒ３ トランジスタ
ＯＳＴｒ４ トランジスタ
ＯＳＴｒ５ トランジスタ
ＳｉＴｒ４ トランジスタ
ＳｉＴｒ５ トランジスタ
Ｃｓ１ 容量素子
Ｃｓ２ 容量素子
Ｃｓ３ 容量素子
Ｃｓ４ 容量素子
Ｃｓ５ 容量素子
ＢＬ１ 配線
ＢＬ２ 配線
ＢＬ３ 配線
ＢＬ４ 配線
ＷＬ１ 配線
ＷＬ２ 配線
ＷＬ３ 配線
ＷＬ４ 配線
ＷＬ５ 配線
ＢＧ１ 配線
ＢＧ２ 配線
ＢＧ３ 配線
ＢＧ４ 配線
ＢＧ５ 配線
ＤＷＬ 配線
ＤＷＬ１ 配線
ＤＷＬ２ 配線
ＤＢＧ 配線
ＤＢＧ２ 配線
ＲＢＬ１ 配線
ＲＢＬ２ 配線
ＲＢＬ３ 配線
ＲＢＬ４ 配線
ＷＢＬ１ 配線
ＷＢＬ２ 配線
ＳＬ１ 配線
ＳＬ２ 配線
ＳＤ１ａ 配線
ＳＤ１ｂ 配線
ＳＤ２ａ 配線
ＳＤ２ｂ 配線
ＳＤ２ｃ 配線
ＳＤ３ａ 配線
ＳＤ３ｂ 配線
ＳＤ４ａ 配線
ＳＤ４ｂ 配線
Ｐ１ 導電体
Ｐ２ 導電体
Ｐ３ 導電体
Ｑ１ 導電体
Ｑ２ 導電体
Ｑ３ 導電体
Ｑ４ 導電体
Ｑ５ 導電体
Ｔ１ 導電体
Ｔ２ 導電体
Ｔ３ 導電体
Ｔ４ 導電体
Ｔ５ 導電体
Ｕ１ 導電体
Ｕ２ 導電体
Ｖ１ 導電体
Ｖ２ 導電体
ＯＳ１ 酸化物半導体
ＯＳ２ 酸化物半導体
ＭＯ１ トランジスタ
ＭＯ２ トランジスタ
ＭＯ３ トランジスタ
ＭＯ４ トランジスタ
ＭＯ５ トランジスタ
ＭＯ６ トランジスタ
ＭＯ７ トランジスタ
ＭＳ１ トランジスタ
ＭＳ２ トランジスタ
ＭＳ３ トランジスタ
ＭＳ４ トランジスタ
ＭＳ５ トランジスタ
ＭＳ６ トランジスタ
ＭＳ７ トランジスタ
Ｃ１ 容量素子
Ｃ２ 容量素子
Ｃ３ 容量素子
Ｃ４ 容量素子
Ｃ５ 容量素子
ＳＬ 配線
ＢＬ 配線
ＢＬＢ 配線
ＲＢＬ 配線
ＢＲＬ 配線
ＷＢＬ 配線
ＢＧＬ 配線
ＢＧＬ１ 配線
ＢＧＬ２ 配線
ＢＧＬ３ 配線
ＢＧＬ４ 配線
ＣＬ 配線
ＷＬ 配線
ＲＷＬ 配線
ＷＷＬ 配線
ＶＤＤ 配線
ＧＮＤ 配線
ＳＴＰ１ ステップ
ＳＴＰ２ ステップ
ＳＴＰ３ ステップ
ＳＴＰ４ ステップ
ＳＴＰ５ ステップ
ＳＴＰ６ ステップ
ＳＴＰ７ ステップ
ＳＴＰ８ ステップ
ＳＴＰ９ ステップ
ＳＣＬ１ スクライブライン
ＳＣＬ２ スクライブライン
Ｉ１ 絶縁体
Ｉ２ 絶縁体
Ｓ１ 金属酸化物
Ｓ２ 金属酸化物
Ｓ３ 金属酸化物
１００ 半導体装置
１１０ メモリセル
１２０ メモリセル
２００ 半導体装置
２０１ 半導体装置
２１０ メモリセル
２２０ メモリセル
２３０ メモリセル
２５０ メモリセル
２６０ メモリセル
３０１ 基板
３０２ 半導体領域
３０３ａ 低抵抗領域
３０３ｂ 低抵抗領域
３１１ 絶縁体
３１２ 絶縁体
３１３ 絶縁体
３１４ 絶縁体
３１５ 絶縁体
３１６ 絶縁体
３１７ 絶縁体
３１８ 絶縁体
３１９ 絶縁体
３２０ 絶縁体
３２１ 絶縁体
３２２ 絶縁体
３２３ 絶縁体
３２４ 絶縁体
３２５ 絶縁体
３２６ 絶縁体
３２７ 絶縁体
３２８ 絶縁体
３２９ 絶縁体
３３０ 絶縁体
３３１ 絶縁体
３５１ 導電体
３５２ 導電体
３５３ 導電体
３５４ 導電体
３５５ 導電体
３５６ 導電体
３５７ 導電体
３５８ 導電体
３５９ 導電体
３６０ 導電体
３６１ 導電体
３６２ 導電体
４０１ 酸化物半導体
４０２ 酸化物半導体
４０３ 酸化物半導体
１２００ａ トランジスタ
１２００ｂ トランジスタ
１２００ｃ トランジスタ
１２０５ 導電体
１２０５ａ 導電体
１２０５ｂ 導電体
１２１４ 絶縁体
１２１６ 絶縁体
１２２０ 絶縁体
１２２２ 絶縁体
１２２４ 絶縁体
１２３０ 金属酸化物
１２３０ａ 金属酸化物
１２３０ｂ 金属酸化物
１２３０ｃ 金属酸化物
１２４０ａ 導電体
１２４０ｂ 導電体
１２４１ａ 導電体
１２４１ｂ 導電体
１２４５ａ 領域
１２４５ｂ 領域
１２５０ 絶縁体
１２６０ 導電体
１２６０ａ 導電体
１２６０ｂ 導電体
１２７０ 絶縁体
１２８０ 絶縁体
１４００ トランジスタ
１４０１ 絶縁体
１４０２ 絶縁体
１４０３ 絶縁体
１４０４ 絶縁体
１４０６ 絶縁体
１４０７ 絶縁体
１４０８ 絶縁体
１４０９ 絶縁体
１４１２ 導電体
１４１４ 導電体
１４３１ 金属酸化物
１４３２ 金属酸化物
１４３３ 金属酸化物
１４５０ 基板
１４５１ 低抵抗領域
１４５２ 低抵抗領域
１４６１ａ 領域
１４６１ｂ 領域
１４６１ｃ 領域
１４６１ｄ 領域
１４６１ｅ 領域
１６００ トランジスタ
１６０１ 絶縁体
１６０２ 金属酸化物
１６０３ 導電体
１６０４ 導電体
１６０５ 絶縁体
１６０６ 絶縁体
１６０７ 絶縁体
１６０８ 導電体
１６０９ 導電体
２６００ 記憶装置
２６０１ 周辺回路
２６１０ メモリセルアレイ
２６２１ ローデコーダ
２６２２ ワード線ドライバ回路
２６３０ ビット線ドライバ回路
２６３１ カラムデコーダ
２６３２ プリチャージ回路
２６３３ センスアンプ
２６３４ 書き込み回路
２６４０ 出力回路
２６６０ コントロールロジック回路
４０００ ＲＦタグ
４７００ 電子部品
４７０１ リード
４７０２ プリント基板
４７０３ 回路部
４７０４ 回路基板
４８００ 半導体ウェハ
４８００ａ チップ
４８０１ ウェハ
４８０１ａ ウェハ
４８０２ 回路部
４８０３ スペーシング
４８０３ａ スペーシング
４８１０ 半導体ウェハ
５１００ ＵＳＢメモリ
５１０１ 筐体
５１０２ キャップ
５１０３ ＵＳＢコネクタ
５１０４ 基板
５１０５ メモリチップ
５１０６ コントローラチップ
５１１０ ＳＤカード
５１１１ 筐体
５１１２ コネクタ
５１１３ 基板
５１１４ メモリチップ
５１１５ コントローラチップ
５１５０ ＳＳＤ
５１５１ 筐体
５１５２ コネクタ
５１５３ 基板
５１５４ メモリチップ
５１５５ メモリチップ
５１５６ コントローラチップ
５２０１ 筐体
５２０２ 筐体
５２０３ 表示部
５２０４ 表示部
５２０５ マイクロフォン
５２０６ スピーカ
５２０７ 操作キー
５２０８ スタイラス
５３０１ 筐体
５３０２ 冷蔵室用扉
５３０３ 冷凍室用扉
５４０１ 筐体
５４０２ 表示部
５４０３ キーボード
５４０４ ポインティングデバイス
５５０１ 筐体
５５０２ 表示部
５５０３ マイク
５５０４ スピーカ
５５０５ 操作ボタン
５６０１ 第１筐体
５６０２ 第２筐体
５６０３ 第１表示部
５６０４ 第２表示部
５６０５ 接続部
５６０６ 操作キー
５７０１ 車体
５７０２ 車輪
５７０３ ダッシュボード
５７０４ ライト
５８０１ 第１筐体
５８０２ 第２筐体
５８０３ 表示部
５８０４ 操作キー
５８０５ レンズ
５８０６ 接続部
５９０１ 筐体
５９０２ 表示部
５９０３ 操作ボタン
５９０４ 操作子
５９０５ バンド

Claims (13)

  1. 酸化物半導体と、第１トランジスタと、第２トランジスタと、第１容量素子と、第２容量素子と、第１乃至第５配線と、を有し、
    前記第１配線は、前記第１トランジスタのゲートとしての機能を有し、
    前記第１容量素子の第１端子は、前記第１トランジスタの第１端子と電気的に接続され、
    前記第２配線は、前記第２トランジスタのゲートとしての機能を有し、
    前記第２容量素子の第１端子は、前記第２トランジスタの第１端子と電気的に接続され、
    前記第１トランジスタのチャネル形成領域は、前記酸化物半導体に形成され、
    前記第２トランジスタのチャネル形成領域は、前記酸化物半導体に形成され、
    前記第３配線は、前記酸化物半導体の一部と重畳する領域を有し、
    前記第３配線は、前記第３配線の電位によって、前記第１トランジスタと前記第２トランジスタと、を電気的に分離し、
    前記第４配線は、前記第１トランジスタの第２端子と電気的に接続され、
    前記第５配線は、前記第２トランジスタの第２端子と電気的に接続され、
    前記酸化物半導体は、前記第１乃至第５配線のそれぞれの一部と、重畳する領域を有し、
    前記第４配線は、前記第１乃至第３配線のそれぞれの一部と、重畳する領域を有し、
    前記第５配線は、前記第１乃至第３配線のそれぞれの一部と、重畳する領域を有する、半導体装置。
  2. 請求項１において、
    第６配線を有し、
    前記第６配線は、前記酸化物半導体を介して、前記第３配線と重畳するように設けられる、半導体装置。
  3. 請求項１又は請求項２において、
    第７配線と、第８配線と、を有し、
    前記第７配線は、前記第１トランジスタのバックゲートとしての機能を有し、
    前記第７配線は、前記第１トランジスタのチャネル形成領域を介して、前記第１配線と重畳するように設けられ、
    前記第８配線は、前記第２トランジスタのバックゲートとしての機能を有し、
    前記第８配線は、前記第２トランジスタのチャネル形成領域を介して、前記第２配線と重畳するように設けられる、半導体装置。
  4. 酸化物半導体と、第１乃至第４トランジスタと、第１容量素子と、第２容量素子と、第１乃至第８配線と、を有し、
    前記第１配線は、前記第１トランジスタのゲートとしての機能を有し、
    前記第１容量素子の第１端子は、前記第１トランジスタの第１端子と電気的に接続され、
    前記第２トランジスタのゲートは、前記第１トランジスタの第１端子と電気的に接続され、
    前記第２配線は、前記第３トランジスタのゲートとしての機能を有し、
    前記第２容量素子の第１端子は、前記第３トランジスタの第１端子と電気的に接続され、
    前記第４トランジスタのゲートは、前記第３トランジスタの第１端子と電気的に接続され、
    前記第１トランジスタのチャネル形成領域は、前記酸化物半導体に形成され、
    前記第３トランジスタのチャネル形成領域は、前記酸化物半導体に形成され、
    前記第３配線は、前記酸化物半導体の一部と重畳する領域を有し、
    前記第３配線は、前記第３配線の電位によって、前記第１トランジスタと前記第３トランジスタと、を電気的に分離し、
    前記第４配線は、前記第１トランジスタの第２端子と電気的に接続され、
    前記第５配線は、前記第２トランジスタの第１端子と電気的に接続され、
    前記第６配線は、前記第３トランジスタの第２端子と電気的に接続され、
    前記第７配線は、前記第４トランジスタの第１端子と電気的に接続され、
    前記第８配線は、前記第２トランジスタの第２端子と電気的に接続され、
    前記第８配線は、前記第４トランジスタの第２端子と電気的に接続され、
    前記酸化物半導体は、前記第１乃至第８配線のそれぞれの一部と、重畳する領域を有し、
    前記第１配線は、前記第４乃至第８配線のそれぞれの一部と、重畳する領域を有し、
    前記第２配線は、前記第４乃至第８配線のそれぞれの一部と、重畳する領域を有し、
    前記第３配線は、前記第４乃至第８配線のそれぞれの一部と、重畳する領域を有する、半導体装置。
  5. 酸化物半導体と、第１乃至第４トランジスタと、第１容量素子と、第２容量素子と、第１乃至第６配線と、を有し、
    前記第１配線は、前記第１トランジスタのゲートとしての機能を有し、
    前記第１容量素子の第１端子は、前記第１トランジスタの第１端子と電気的に接続され、
    前記第２トランジスタのゲートは、前記第１トランジスタの第１端子と電気的に接続され、
    前記第２配線は、前記第３トランジスタのゲートとしての機能を有し、
    前記第２容量素子の第１端子は、前記第３トランジスタの第１端子と電気的に接続され、
    前記第４トランジスタのゲートは、前記第３トランジスタの第１端子と電気的に接続され、
    前記第１トランジスタのチャネル形成領域は、前記酸化物半導体に形成され、
    前記第３トランジスタのチャネル形成領域は、前記酸化物半導体に形成され、
    前記第３配線は、前記酸化物半導体の一部と重畳する領域を有し、
    前記第３配線は、前記第３配線の電位によって、前記第１トランジスタと前記第３トランジスタと、を電気的に分離し、
    前記第４配線は、前記第１トランジスタの第２端子と電気的に接続され、
    前記第４配線は、前記第２トランジスタの第１端子と電気的に接続され、
    前記第５配線は、前記第３トランジスタの第２端子と電気的に接続され、
    前記第５配線は、前記第４トランジスタの第１端子と電気的に接続され、
    前記第６配線は、前記第２トランジスタの第２端子と電気的に接続され、
    前記第６配線は、前記第４トランジスタの第２端子と電気的に接続され、
    前記酸化物半導体は、前記第１乃至第６配線のそれぞれの一部と、重畳する領域を有し、
    前記第１配線は、前記第４乃至第６配線のそれぞれの一部と、重畳する領域を有し、
    前記第２配線は、前記第４乃至第６配線のそれぞれの一部と、重畳する領域を有し、
    前記第３配線は、前記第４乃至第６配線のそれぞれの一部と、重畳する領域を有する、半導体装置。
  6. 請求項４又は請求項５において、
    第９配線を有し、
    前記第９配線は、前記酸化物半導体を介して、前記第３配線と重畳するように設けられる、半導体装置。
  7. 請求項４乃至請求項６のいずれか一において、
    第１０配線と、第１１配線と、を有し、
    前記第１０配線は、前記第１トランジスタのバックゲートとしての機能を有し、
    前記第１０配線は、前記第１トランジスタのチャネル形成領域を介して、前記第１配線と重畳するように設けられ、
    前記第１１配線は、前記第３トランジスタのバックゲートとしての機能を有し、
    前記第１１配線は、前記第３トランジスタのチャネル形成領域を介して、前記第２配線と重畳するように設けられる、半導体装置。
  8. 請求項４乃至請求項７のいずれか一において、
    第１層と、第２層と、を有し、
    前記第１層は、前記第１トランジスタと、前記第３トランジスタと、を有し、
    前記第２層は、前記第２トランジスタと、前記第４トランジスタと、を有し、
    前記第２層の上方に、前記第１層を有する、半導体装置。
  9. 請求項４乃至請求項８のいずれか一において、
    前記第２トランジスタ及び／又は前記第４トランジスタは、チャネル形成領域にシリコンを有する、半導体装置。
  10. 請求項１乃至請求項９のいずれか一において、
    前記酸化物半導体は、インジウム、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛のいずれか少なくとも一を有する、半導体装置。
  11. 請求項１乃至請求項１０のいずれか一に記載の半導体装置と、駆動回路と、を有する記憶装置。
  12. 請求項１乃至請求項１０のいずれか一に記載の半導体装置を複数個、または、請求項１１に記載の記憶装置を複数個で有し、
    ダイシング用の領域を有する半導体ウェハ。
  13. 請求項１１に記載の記憶装置と、筐体と、を有する電子機器。
JP2017008056A 2016-01-22 2017-01-20 半導体装置、記憶装置、半導体ウェハ、及び電子機器 Active JP6846938B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016010520 2016-01-22
JP2016010524 2016-01-22
JP2016010520 2016-01-22
JP2016010524 2016-01-22

Publications (2)

Publication Number Publication Date
JP2017135378A JP2017135378A (ja) 2017-08-03
JP6846938B2 true JP6846938B2 (ja) 2021-03-24

Family

ID=59359485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017008056A Active JP6846938B2 (ja) 2016-01-22 2017-01-20 半導体装置、記憶装置、半導体ウェハ、及び電子機器

Country Status (2)

Country Link
US (1) US10411013B2 (ja)
JP (1) JP6846938B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032492B2 (en) 2016-03-18 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driver IC, computer and electronic device
WO2019021098A1 (en) 2017-07-26 2019-01-31 Semiconductor Energy Laboratory Co., Ltd. SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
WO2019048987A1 (ja) 2017-09-06 2019-03-14 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019053558A1 (en) * 2017-09-15 2019-03-21 Semiconductor Energy Laboratory Co., Ltd. SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
WO2019066872A1 (en) * 2017-09-28 2019-04-04 Intel Corporation MONOLITHIC INTEGRATION OF A THIN FILM TRANSISTOR ON A COMPLEMENTARY TRANSISTOR
TWI652771B (zh) 2018-04-16 2019-03-01 華邦電子股份有限公司 記憶體裝置及其製造方法
US11329047B2 (en) * 2018-04-18 2022-05-10 Intel Corporation Thin-film transistor embedded dynamic random-access memory with shallow bitline
US11450669B2 (en) 2018-07-24 2022-09-20 Intel Corporation Stacked thin-film transistor based embedded dynamic random-access memory
JP2020150147A (ja) * 2019-03-14 2020-09-17 キオクシア株式会社 半導体記憶装置
US11856751B2 (en) * 2021-03-12 2023-12-26 Taiwan Semiconductor Manufacturing Company Limited Drain sharing for memory cell thin film access transistors and methods for forming the same
KR20230155795A (ko) * 2022-05-04 2023-11-13 삼성전자주식회사 반도체 메모리 장치

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2655910B2 (ja) * 1989-03-24 1997-09-24 株式会社日立製作所 半導体装置の製造方法およびそれに用いる半導体ウエハ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004193483A (ja) 2002-12-13 2004-07-08 Renesas Technology Corp 半導体記憶装置
JP2004241473A (ja) * 2003-02-04 2004-08-26 Renesas Technology Corp 半導体記憶装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
WO2005038931A1 (ja) 2003-10-20 2005-04-28 Nec Corporation 半導体装置及び半導体装置の製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010141107A (ja) 2008-12-11 2010-06-24 Elpida Memory Inc 半導体装置及びその製造方法
KR101892430B1 (ko) 2009-10-21 2018-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20170100065A (ko) * 2009-12-04 2017-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20190038687A (ko) 2010-02-05 2019-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
WO2011125432A1 (en) * 2010-04-07 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP5676945B2 (ja) * 2010-07-08 2015-02-25 キヤノン株式会社 電子装置、電子装置の素子分離方法、電子装置の製造方法、及び電子装置を備えた表示装置
US8582348B2 (en) 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
KR102334169B1 (ko) * 2010-08-27 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP2012142562A (ja) 2010-12-17 2012-07-26 Semiconductor Energy Lab Co Ltd 半導体記憶装置
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013182926A (ja) 2012-02-29 2013-09-12 Elpida Memory Inc 半導体装置及びその製造方法
US9818742B2 (en) * 2012-05-11 2017-11-14 Polar Semiconductor, Llc Semiconductor device isolation using an aligned diffusion and polysilicon field plate
TWI644433B (zh) 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
JP6395409B2 (ja) 2013-03-27 2018-09-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2014216327A (ja) 2013-04-22 2014-11-17 マイクロン テクノロジー，インク． 半導体装置及びその製造方法
JP6335616B2 (ja) 2013-04-30 2018-05-30 株式会社半導体エネルギー研究所 半導体装置
JP6516978B2 (ja) 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 半導体装置
JP2015084270A (ja) 2014-12-09 2015-04-30 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置

Also Published As

Publication number Publication date
US20170213833A1 (en) 2017-07-27
US10411013B2 (en) 2019-09-10
JP2017135378A (ja) 2017-08-03

Similar Documents

Publication Publication Date Title
JP6846938B2 (ja) 半導体装置、記憶装置、半導体ウェハ、及び電子機器
US10559612B2 (en) Signal processing circuit and semiconductor device including the signal processing circuit
JP6858549B2 (ja) 半導体装置、記憶装置
JP6863709B2 (ja) 半導体装置、記憶装置および電子機器
JP6875793B2 (ja) 半導体装置、及び電子部品
JP6773453B2 (ja) 記憶装置及び電子機器
JP6778483B2 (ja) 半導体装置
JP6773521B2 (ja) 半導体装置、記憶装置、電子機器、又は該半導体装置の駆動方法
JP6906978B2 (ja) 半導体装置、半導体ウェハ、および電子機器
JP6901831B2 (ja) メモリシステム、及び情報処理システム
JP6956820B2 (ja) 半導体装置
JP2021180325A (ja) 撮像装置
JP2020129427A (ja) 半導体装置
JP6899223B2 (ja) データのリフレッシュの方法、半導体ウェハ、電子機器
JP6777412B2 (ja) 検査方法
JP6796461B2 (ja) 半導体装置、コンピュータ及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210302

R150 Certificate of patent or registration of utility model

Ref document number: 6846938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150