JP6668282B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP6668282B2 JP6668282B2 JP2017054791A JP2017054791A JP6668282B2 JP 6668282 B2 JP6668282 B2 JP 6668282B2 JP 2017054791 A JP2017054791 A JP 2017054791A JP 2017054791 A JP2017054791 A JP 2017054791A JP 6668282 B2 JP6668282 B2 JP 6668282B2
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- memory cell
- data
- memory device
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 230000015654 memory Effects 0.000 claims description 106
- 210000004027 cell Anatomy 0.000 claims description 83
- 239000003990 capacitor Substances 0.000 claims description 41
- 230000008878 coupling Effects 0.000 claims description 15
- 238000010168 coupling process Methods 0.000 claims description 15
- 238000005859 coupling reaction Methods 0.000 claims description 15
- 210000002569 neuron Anatomy 0.000 claims description 14
- 230000014759 maintenance of location Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 28
- 230000004048 modification Effects 0.000 description 25
- 238000012986 modification Methods 0.000 description 25
- 230000007787 long-term memory Effects 0.000 description 18
- 230000006403 short-term memory Effects 0.000 description 17
- 210000000225 synapse Anatomy 0.000 description 11
- 230000003278 mimic effect Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 210000005056 cell body Anatomy 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 210000003050 axon Anatomy 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 210000001787 dendrite Anatomy 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000013528 artificial neural network Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012421 spiking Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 210000000653 nervous system Anatomy 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- General Physics & Mathematics (AREA)
- Molecular Biology (AREA)
- General Health & Medical Sciences (AREA)
- Biophysics (AREA)
- General Engineering & Computer Science (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Computational Linguistics (AREA)
- Computing Systems (AREA)
- Power Engineering (AREA)
- Neurology (AREA)
- Databases & Information Systems (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Description
<1−1>原理
まず、図1を用いて第1実施形態に係る基本原理について説明する。図1は、単一ニューロンモデルを模式的に示す図である。
示すように表される。
<1−2−1>メモリデバイス
図2を用いて、第1実施形態に係るメモリデバイスの概要について説明する。図2は、第1実施形態に係るメモリデバイスの構成を示すブロック図である。
図3を用いて、第1実施形態に係るメモリデバイスのメモリセルについて説明する。図3は、第1実施形態に係るメモリデバイスのメモリセルを示す回路図である。ここでは、簡単のため、1つのメモリセルに焦点を絞って説明する。
図5を用いて第1実施形態に係るメモリデバイスの制御回路3について説明する。図5は、第1実施形態に係るメモリデバイスの制御回路を示す回路図である。
第1実施形態に係るメモリデバイスの動作について説明する。
図6を用いて、第1実施形態に係るメモリデバイスの書込み動作について説明する。図6は、第1実施形態に係るメモリデバイスの書込み動作を示すフロー図である。
制御回路3は、外部からデータが入力される。
制御回路3は、データに基づいて結合荷重w(w1〜wn)を設定している。そして、制御回路3は、入力されたデータに基づいて、結合荷重wを決定する。
制御回路3は、決定した結合荷重wに基づいて、ワード線WLに印加する電圧を決定し、メモリセルMCに対して書込みを行う。
図7を用いて、第1実施形態に係るメモリデバイスの読出し動作について説明する。図7は、第1実施形態に係るメモリデバイスの読出し動作を示すフロー図である。ここでは簡単のため、一つのメモリセルからデータを読み出す場合について説明する。
制御回路3は、選択されたメモリセルMCが接続されているソース線SLからデータを読み出す。
制御回路3は、選択されたソース線SLが接続される選択トランジスタ21をオン状態にする。出力トランジスタ22は、選択されたメモリセルMCに記憶されたデータが、しきい値θを超えたか否かを判定する。
出力トランジスタ22がオン状態となる場合、制御回路3は、選択されたメモリセルMCに記憶されたデータが、しきい値θを超えたと判定する。この場合、制御回路3は、“1”データを出力する。
出力トランジスタ22がオフ状態となる場合、制御回路3は、選択されたメモリセルMCに記憶されたデータが、しきい値θを超えていないと判定する。この場合、制御回路3は、“0”データを出力する。
上述した実施形態によれば、メモリセルの選択トランジスタは、基板に酸化物半導体を適用している。基板にシリコンを適用するトランジスタに比べて、メモリセルMCのリークが少ない。そのため、1つのメモリセルに、複数のデータを記憶させることが可能である。
図8を用いて、第1実施形態の変形例1について説明する。図8は、第1実施形態の変形例1に係るメモリデバイス2のメモリセルと、制御回路3の判定部を示す回路図である。
図9を用いて、第1実施形態の変形例2について説明する。図9は、第1実施形態の変形例2に係るメモリデバイスのメモリセルと、制御回路3の判定部を示す回路図である。
第2実施形態について説明する。第2実施形態では、メモリデバイスにSTM(Short term memory)データまたはLTM(Long term memory)データを記憶させる場合について説明する。尚、第2実施形態に係るメモリデバイスの基本的な構成及び基本的な動作は、上述した第1実施形態に係るメモリデバイスと同様である。従って、上述した第1実施形態で説明した事項及び上述した第1実施形態から容易に類推可能な事項についての説明は省略する。
図10を用いて、メモリデバイスにSTM(Short term memory)データを記憶させる場合について説明する。図10は、第2実施形態に係るメモリデバイスの書込み動作時における、ソース線電圧、ワード線電圧、ビット線電圧、及び容量素子に蓄積される電荷の関係を示した図である。ここでは、簡単のため、制御回路3が、記憶させるデータがSTMデータであるとわかっている例について説明する。
図11を用いて、メモリデバイスにLTM(Long term memory)データを記憶させる場合について説明する。図11は、第2実施形態に係るメモリデバイスの書込み動作時における、ソース線電圧、ワード線電圧、ビット線電圧、及び容量素子に蓄積される電荷の関係を示した図である。ここでは、簡単のため、制御回路3が、記憶させるデータがLTMデータであるとわかっている例について説明する。
上述した実施形態によれば、制御回路は、各種の電圧を制御することで、効率的にSTMデータ、またはLTMデータを管理することができる。
第3実施形態について説明する。第3実施形態では、メモリデバイスにスパイキングニューロンモデルを適用させる場合について説明する。尚、第3実施形態に係るメモリデバイスの基本的な構成及び基本的な動作は、上述した第1、第2実施形態に係るメモリデバイスと同様である。従って、上述した第1、第2実施形態で説明した事項及び上述した第1、第2実施形態から容易に類推可能な事項についての説明は省略する。
図12を用いて、第3実施形態に係るメモリデバイスのメモリについて説明する。図12は、第3実施形態に係るメモリデバイスのメモリを示す回路図である。
図13を用いて、第3実施形態に係るメモリデバイスの動作について説明する。図13は、第3実施形態に係るメモリデバイスの動作を示すフロー図である。ここでは、メモリデバイスにスパイキングニューロンモデルを適用した場合の動作を説明する。
制御回路3は、外部からデータが入力される。
制御回路3は、読み出し対象のソース線SLのデータを逐次判定している。
制御回路3は、選択されたソース線SLから読み出されるデータがしきい値を超えたか否かを判定する。制御回路3は、データがしきい値を超えないと判定する場合は、ステップS3001を繰り返す。
制御回路3は、データがしきい値を超えると判定する場合は、“1”データを出力する。そして、選択されたソース線SLに接続されているメモリセルMCのデータを消去する。
次に、図14を用いて、第3実施形態に係るメモリデバイスの具体的な動作について説明する。図14は、第3実施形態に係るメモリデバイスの書込み動作時における、ワード線電圧、ビット線電圧、ソース線電圧、及び判定部からの出力電圧の関係を示した図である。
図15を用いて、第3実施形態の変形例1について説明する。図15は、第3実施形態の変形例1に係るメモリデバイスのメモリセルと、制御回路3の判定部を示す回路図である。
図16を用いて、第3実施形態の変形例5について説明する。図16は、第3実施形態の変形例5に係るメモリデバイスのメモリセルを示す回路図である。
図17を用いて、第3実施形態の変形例3について説明する。図17は、第3実施形態の変形例3に係るメモリデバイスのメモリセルと、制御回路の判定部を示す回路図である。
図18を用いて、第3実施形態の変形例4について説明する。図18は、第3実施形態の変形例4に係るメモリデバイスのメモリセルと、制御回路の判定部を示す回路図である。
2…メモリ
3…制御回路
10…選択トランジスタ
10a…選択トランジスタ
10b…選択トランジスタ
11…容量
20…判定部
21…選択トランジスタ
22…出力トランジスタ
23…抵抗
24…比較器
25…容量
26…抵抗
30…判定部
40…判定部
41…出力トランジスタ
42…定電流源
43…比較器
51…カウンタ
52…OR演算回路
53…OR演算回路
54…乱数発生器
Claims (7)
- 第1制御電極、第1絶縁膜、及び第1酸化物半導体からなる第1トランジスタ、
前記第1制御電極から独立している第2制御電極、第2絶縁膜、及び第2酸化物半導体からなる第2トランジスタ、及び入力データとニューロンモデルの結合荷重との積に基づく電荷を蓄積する容量素子を備え、前記第1トランジスタのソースまたはドレインの一方、前記第2トランジスタのドレインまたはソースの一方、及び前記容量素子の一端が接続されるメモリセルと、
前記容量素子に前記電荷が書き込まれる場合、前記第1トランジスタをオン状態にし、前記容量素子から前記電荷が読み出される場合、前記第2トランジスタをオン状態にする制御回路と、
を備える半導体記憶装置。 - 前記制御回路は、前記メモリセルに対して、複数の入力データを入力する
請求項1記載の半導体記憶装置。 - 前記制御回路は、前記メモリセルに供給する電圧を調整することで、前記メモリセルのリテンション特性を制御する
請求項1記載の半導体記憶装置。 - 前記制御回路は、前記メモリセルに供給する電圧を調整することで、前記メモリセルの忘却レートを制御する
請求項1記載の半導体記憶装置。 - 前記制御回路は、前記メモリセルに蓄積される電荷が抜けきってから、しきい値に達しないように電荷を蓄積させる
請求項1記載の半導体記憶装置。 - 前記制御回路は、前記メモリセルに蓄積される電荷が抜ける前に、しきい値に達するように電荷を蓄積させる
請求項1記載の半導体記憶装置。 - 前記制御回路は、前記メモリセルに蓄積された電荷がしきい値に達した場合、
前記メモリセルから電荷が抜けないように制御する
請求項6記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017054791A JP6668282B2 (ja) | 2017-03-21 | 2017-03-21 | 半導体記憶装置 |
TW106131739A TWI677827B (zh) | 2017-03-21 | 2017-09-15 | 半導體記憶裝置 |
US15/705,864 US10431287B2 (en) | 2017-03-21 | 2017-09-15 | Semiconductor memory device including a memory cell with first and second transistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017054791A JP6668282B2 (ja) | 2017-03-21 | 2017-03-21 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018156575A JP2018156575A (ja) | 2018-10-04 |
JP6668282B2 true JP6668282B2 (ja) | 2020-03-18 |
Family
ID=63582825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017054791A Active JP6668282B2 (ja) | 2017-03-21 | 2017-03-21 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10431287B2 (ja) |
JP (1) | JP6668282B2 (ja) |
TW (1) | TWI677827B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019021367A (ja) | 2017-07-20 | 2019-02-07 | 株式会社東芝 | 半導体装置 |
JP7123860B2 (ja) | 2019-06-17 | 2022-08-23 | 株式会社東芝 | 演算装置 |
JP7482071B2 (ja) | 2021-03-16 | 2024-05-13 | 株式会社東芝 | 記憶装置およびニューラルネットワーク装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5789465A (en) | 1980-11-21 | 1982-06-03 | Seiko Epson Corp | Free-cutting stainless steel |
JPS6033067B2 (ja) | 1981-09-30 | 1985-07-31 | 松下電工株式会社 | 洗面化粧台 |
DE69026740D1 (de) * | 1989-02-28 | 1996-06-05 | Fujitsu Ltd | Fehler absorbierendes System in einem neuronalen Rechner |
JPH02310666A (ja) | 1989-05-25 | 1990-12-26 | Mitsubishi Electric Corp | 半導体神経回路装置 |
JP3260357B2 (ja) * | 1990-01-24 | 2002-02-25 | 株式会社日立製作所 | 情報処理装置 |
JPH05210649A (ja) * | 1992-01-24 | 1993-08-20 | Mitsubishi Electric Corp | 神経回路網表現装置 |
US5256911A (en) * | 1992-06-10 | 1993-10-26 | Intel Corporation | Neural network with multiplexed snyaptic processing |
JP2009080892A (ja) | 2007-09-26 | 2009-04-16 | Toshiba Corp | 半導体記憶装置 |
JP5160304B2 (ja) * | 2008-05-22 | 2013-03-13 | シャープ株式会社 | 抵抗変化型可変抵抗素子を備えた積演算装置、及び積和演算装置、これらの装置を各ニューロン素子に備えるニューラルネットワーク、並びに積演算方法 |
TWI574259B (zh) | 2010-09-29 | 2017-03-11 | 半導體能源研究所股份有限公司 | 半導體記憶體裝置和其驅動方法 |
JP5696988B2 (ja) * | 2011-06-08 | 2015-04-08 | 独立行政法人物質・材料研究機構 | シナプス動作素子 |
JP5858020B2 (ja) | 2013-10-03 | 2016-02-10 | 株式会社デンソー | 群情報記憶認識装置 |
US9501739B2 (en) * | 2013-10-31 | 2016-11-22 | Kabushiki Kaisha Toshiba | Neuron learning type integrated circuit device using a plurality of synapses, a soma, transistors, a zener diode, and condensers |
JP6501146B2 (ja) * | 2014-03-18 | 2019-04-17 | パナソニックIpマネジメント株式会社 | ニューラルネットワーク回路およびその学習方法 |
JP6674838B2 (ja) * | 2015-05-21 | 2020-04-01 | 株式会社半導体エネルギー研究所 | 電子装置 |
JP6359491B2 (ja) * | 2015-06-12 | 2018-07-18 | 東芝メモリ株式会社 | 半導体記憶装置 |
-
2017
- 2017-03-21 JP JP2017054791A patent/JP6668282B2/ja active Active
- 2017-09-15 US US15/705,864 patent/US10431287B2/en active Active
- 2017-09-15 TW TW106131739A patent/TWI677827B/zh active
Also Published As
Publication number | Publication date |
---|---|
US10431287B2 (en) | 2019-10-01 |
TW201843621A (zh) | 2018-12-16 |
JP2018156575A (ja) | 2018-10-04 |
TWI677827B (zh) | 2019-11-21 |
US20180277192A1 (en) | 2018-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI232455B (en) | Semiconductor memory device and method for correcting a reference cell | |
US7289351B1 (en) | Method of programming a resistive memory device | |
US10049733B2 (en) | Reusing sneak current in accessing memory cells | |
JP6668282B2 (ja) | 半導体記憶装置 | |
US10607678B2 (en) | Apparatus and method for controlling erasing data in ferroelectric memory cells | |
JP2009193638A (ja) | マルチレベル抑制スキーム | |
US20170309333A1 (en) | Operational signals generated from capacitive stored charge | |
US9530476B2 (en) | Memory device with shared read/write circuitry | |
JP3562043B2 (ja) | 不揮発性記憶装置 | |
KR101024134B1 (ko) | 불휘발성 메모리 소자 및 이의 프로그램 방법 | |
JP2004047045A (ja) | メモリ | |
TW202006609A (zh) | 用於類神經網路的記憶體內運算裝置 | |
KR20050074913A (ko) | 메모리 | |
US11043249B2 (en) | Memory devices with improved refreshing operation | |
US10431270B2 (en) | Apparatuses for modulating threshold voltages of memory cells | |
US20150078083A1 (en) | Nonvolatile semiconductor memory device | |
US8724388B2 (en) | Adaptively programming or erasing flash memory blocks | |
JP2005108326A (ja) | メモリ | |
KR20200091465A (ko) | 메모리 감지를 위한 전하 분리 | |
US20230402083A1 (en) | Memory device, memory controller, and methods thereof | |
TWI827240B (zh) | 半導體記憶裝置 | |
US20240153558A1 (en) | Resistive memory with enhanced redundancy writing | |
KR20220133005A (ko) | 인공 신경망 소자 및 이의 동작 방법 | |
Yamauchi et al. | Co-design of SLC/MLC FeFET-based highly error-tolerant low power CiM and strong lottery ticket hypothesis-based algorithm | |
KR20240016128A (ko) | 수직 낸드 플래시 타입 반도체 소자 및 그 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170525 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180831 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6668282 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |