JP6080408B2 - イメージセンサ - Google Patents

イメージセンサ Download PDF

Info

Publication number
JP6080408B2
JP6080408B2 JP2012152860A JP2012152860A JP6080408B2 JP 6080408 B2 JP6080408 B2 JP 6080408B2 JP 2012152860 A JP2012152860 A JP 2012152860A JP 2012152860 A JP2012152860 A JP 2012152860A JP 6080408 B2 JP6080408 B2 JP 6080408B2
Authority
JP
Japan
Prior art keywords
transistor
oxide semiconductor
potential
photodiode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012152860A
Other languages
English (en)
Other versions
JP2013042482A (ja
JP2013042482A5 (ja
Inventor
池田　隆之
隆之 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012152860A priority Critical patent/JP6080408B2/ja
Publication of JP2013042482A publication Critical patent/JP2013042482A/ja
Publication of JP2013042482A5 publication Critical patent/JP2013042482A5/ja
Application granted granted Critical
Publication of JP6080408B2 publication Critical patent/JP6080408B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置とその駆動方法に関する。具体的には、複数の画素にフォトセンサが設けられたイメージセンサと、その駆動方法に関する。さらには、当該イメージセンサを有する電子機器に関する。
なお、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えば薄膜トランジスタが挙げられる。従って、液晶表示装置及び記憶装置なども半導体装置に含まれるものである。
また、フォトセンサは、画素に設けられた一の素子を指し、イメージセンサは、フォトセンサが設けられた画素を複数有する装置を指す。
近年、イメージセンサが広く普及している。イメージセンサには高い解像度が求められており、イメージセンサの高解像度化に従って、データの処理速度も向上し続けている。
また、イメージセンサには、ダイナミックレンジを広げることが求められている。イメージセンサのダイナミックレンジを広げる方法の一つとして、各画素内に差分演算回路を設けることが提案されている。（例えば、特許文献１）。
特開平０８−２２３４９０号公報
表示装置の画素に前のフレームの情報を保存するためには、容量素子が用いられる。この容量素子にデータを書き込むスイッチ素子のリーク電流が大きいと、書き込んだデータを消失してしまう。なお、リーク電流とは、トランジスタがオフしたときのソースとドレインの間に流れる電流をいう。
例えば、シリコン半導体層にチャネルが形成されるトランジスタではリーク電流が大きい。そのため、シリコン半導体層にチャネルが形成されるトランジスタをスイッチ素子として用いて６０ｆｐｓ（ｆｒａｍｅ ｐｅｒ ｓｅｃｏｎｄ）の動画を撮影する場合には、データを保持できる期間は長くても１フレーム（１／６０秒）程度であり、１フレーム毎にデータの書き換えを要する。
一方で、少なくとも１フレームの期間だけはデータを保持するために、容量素子の容量値を大きくする必要がある。容量素子の容量値を大きくする方法の一としては容量素子の面積の拡大が挙げられる。しかし、容量素子の面積を拡大すると、高解像度化を阻害し、さらには開口率を低下させることになる。
一方で、差分演算を行う手段の一として、カレントミラー回路を用いる方法が挙げられる。しかし、各画素にカレントミラー回路を設けると、画素回路を構成する素子数が増加し、高解像度化を阻害する。また、開口率を低下させることにもなる。
本発明の一態様は、１フレーム期間（少なくとも、６０ｆｐｓの場合には１／６０秒）以上データを保持することができるイメージセンサを提供することを課題とする。また、カレントミラー回路などを用いることなく、画素回路を構成する素子数を増加させずに少ない素子数で差分演算を行うことができるイメージセンサを提供することを課題とする。
本発明の一態様は、マトリクス状に配置された複数の画素にフォトセンサが設けられ、該画素は１フレーム期間以上にわたってデータ保持部に電荷を蓄積し、該データ保持部に蓄積された電荷によってフォトセンサの出力が変化する半導体装置である。データ保持部の書き込みスイッチ素子としては、リーク電流の小さいトランジスタを用いる。リーク電流の小さいトランジスタとしては、酸化物半導体層にチャネルが形成されるトランジスタが挙げられる。
本発明の一態様は、複数の画素がマトリクス状に設けられた半導体装置であって、第１乃至第７の配線に電気的に接続された前記画素は、フォトダイオードと、第１及び第２の容量素子と、第１乃至第３のトランジスタと、データ保持部と、を有し、前記フォトダイオードのカソードは、第１の配線に電気的に接続され、前記フォトダイオードのアノードは、前記第１の容量素子の第１の電極に電気的に接続され、前記第２の容量素子の第１の電極は、第３の配線に電気的に接続され、前記第１のトランジスタのソース及びドレインの一方は、第２の配線に電気的に接続され、前記第１のトランジスタのゲートは、第６の配線に電気的に接続され、前記第２のトランジスタのソース及びドレインの一方は、第４の配線に電気的に接続され、前記第２のトランジスタのソース及びドレインの他方は、前記第３のトランジスタのソース及びドレインの一方に電気的に接続され、前記第３のトランジスタのソース及びドレインの他方は、第７の配線に電気的に接続され、前記第３のトランジスタのゲートは、第５の配線に電気的に接続され、前記データ保持部は、前記第１の容量素子の第２の電極と、前記第２の容量素子の第２の電極と、前記第１のトランジスタのソース及びドレインの他方と、前記第２のトランジスタのゲートと、を電気的に接続して構成され、前記第１のトランジスタは、リーク電流が小さいことを特徴とする半導体装置である。
本発明の一態様は、複数の画素がマトリクス状に設けられた半導体装置であって、第１乃至第８の配線に電気的に接続された前記画素は、フォトダイオードと、第１及び第２の容量素子と、第１乃至第４のトランジスタと、データ保持部と、を有し、前記フォトダイオードのカソードは、第１の配線に電気的に接続され、前記フォトダイオードのアノードは、前記第４のトランジスタのソース及びドレインの一方に電気的に接続され、前記第４のトランジスタのゲートは、第８の配線に電気的に接続され、前記第４のトランジスタのソース及びドレインの他方は、前記第１の容量素子の第１の電極に電気的に接続され、前記第２の容量素子の第１の電極は、第３の配線に電気的に接続され、前記第１のトランジスタのソース及びドレインの一方は、第２の配線に電気的に接続され、前記第１のトランジスタのゲートは、第６の配線に電気的に接続され、前記第２のトランジスタのソース及びドレインの一方は、第４の配線に電気的に接続され、前記第２のトランジスタのソース及びドレインの他方は、前記第３のトランジスタのソース及びドレインの一方に電気的に接続され、前記第３のトランジスタのソース及びドレインの他方は、第７の配線に電気的に接続され、前記第３のトランジスタのゲートは、第５の配線に電気的に接続され、前記データ保持部は、前記第１の容量素子の第２の電極と、前記第２の容量素子の第２の電極と、前記第１のトランジスタのソース及びドレインの他方と、前記第２のトランジスタのゲートと、を電気的に接続して構成され、前記第１のトランジスタは、リーク電流が小さいことを特徴とする半導体装置である。
なお、第１の配線は、リセット信号が供給される配線であればよい。第２の配線は、基準電位として一定の電位とすることができる配線であればよい。第３の配線は、容量素子の一の電極の電位を一定にできる配線であればよい。第４の配線は、第２のトランジスタを含むソースフォロワ回路の基準となる電位が供給される配線であればよい。第５の配線は、出力信号が検出される画素を選択することができる配線であればよい。第６の配線は、データ保持部のスイッチ素子となるトランジスタを制御する信号を供給することができる配線であればよい。第７の配線は、出力信号を伝達するための配線であればよい。第８の配線は、画素の露光を制御するための信号（シャッター信号と呼ぶ。）を供給することができる配線であればよい。
前記構成の前記第１のトランジスタのリーク電流は、１×１０−１４Ａより小さいことが好ましい。
前記構成の前記第１のトランジスタは、酸化物半導体層にチャネルが形成されるトランジスタであることが好ましい。
本発明の一態様は、少なくともフォトダイオード及びデータ保持部を有する複数の画素がマトリクス状に設けられた半導体装置の駆動方法であって、前記フォトダイオードの前記データ保持部の読み出し動作は、少なくとも第１乃至第３の動作を有し、前記第１の動作では、前記フォトダイオードの第１の受光により生じた第１の電流の電位を読み出し、前記第２の動作では、前記フォトダイオードの前記第１の電流の電位を前記データ保持部に記憶し、前記第３の動作では、前記フォトダイオードの第２の受光により生じた第２の電流の電位と、前記第２の動作で記憶した前記第１の電流の電位に基づいた出力電位と、を組み合わせた電位を読み出すことを特徴とする半導体装置の駆動方法である。
なお、ゲート電圧（ソースの電位を基準としたゲートの電位との電位差）がトランジスタのしきい値以上であるときにトランジスタはオンし、ゲート電圧がトランジスタのしきい値未満であるときにトランジスタはオフする。
本発明の一態様によれば、ダイナミックレンジが大きいイメージセンサを提供することができる。また、差分演算によってデータを減らしたイメージセンサを提供することができる。
本発明の一態様であるイメージセンサについて構成の一例を説明する図。 本発明の一態様であるイメージセンサについて画素の回路構成の一例を説明する図。 本発明の一態様であるイメージセンサに設けられるフォトセンサの読み出し動作の一例を説明するタイミングチャート。 本発明の一態様であるイメージセンサについて画素の回路構成の一例を説明する図。 適用可能なトランジスタの断面概略図。 図５に示すトランジスタの作製方法を説明する図。 トランジスタに適用できる酸化物半導体の構造を説明する図。 トランジスタに適用できる酸化物半導体の構造を説明する図。 トランジスタに適用できる酸化物半導体の構造を説明する図。 計算によって得られた移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算に用いたトランジスタの断面構造を説明する図。 酸化物半導体膜を用いたトランジスタ特性を説明する図。 試料１のトランジスタのＢＴ試験後のＶｇ−Ｉｄ特性を説明する図。 試料２のトランジスタのＢＴ試験後のＶｇ−Ｉｄ特性を説明する図。 Ｉｄ及び電界効果移動度のＶｇ依存性を説明する図。 基板温度としきい値電圧の関係及び基板温度と電界効果移動度の関係を説明する図。 試料Ａ及び試料ＢのＸＲＤスペクトルを説明する図。 トランジスタのオフ電流と測定時基板温度との関係を説明する図。
以下に、本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下の説明に用いる図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
なお、以下の説明において序数は便宜的に付したものであり、第１の配線を第２の配線と呼んでもよいし、第２の配線を第１の配線と呼んでもよい。その他の配線についても同様である。
（実施の形態１）
本実施の形態では、本発明の一態様のイメージセンサの回路構成とその駆動方法について図１〜図３を参照して説明する。
図１には、本実施の形態のイメージセンサの構成の一例を示す。イメージセンサ１００は、第１のシフトレジスタ１０２と、第２のシフトレジスタ１０４と、読み出し回路１０６と、画素アレイ１０８と、を有する。第１のシフトレジスタ１０２は、読み出し回路１０６を介して画素アレイ１０８に電気的に接続されている。第２のシフトレジスタ１０４は、画素アレイ１０８に電気的に接続されている。画素アレイ１０８は、画素１１０を複数有する。画素１１０は、画素アレイ１０８にマトリクス状に配列されている。画素アレイ１０８から出力されるデータは、読み出し回路１０６を介してイメージセンサ１００の外部回路に出力される。
図２には、画素１１０の回路構成の一例を示す。図２に示す画素１１０の回路は、フォトダイオード２００と、第１の容量素子２０２と、第２の容量素子２０４と、第１のトランジスタ２０６と、第２のトランジスタ２０８と、第３のトランジスタ２１０と、を有する。なお、第２の容量素子２０４は、寄生容量で構成されていてもよい。
フォトダイオード２００のカソードは第１の配線２２０に電気的に接続されている。フォトダイオード２００のアノードは、第１の容量素子２０２の一方の電極に電気的に接続されている。第１の配線２２０は、第２のシフトレジスタ１０４に電気的に接続されている。第１の容量素子２０２の他方の電極は、データ保持部２１２に電気的に接続されている。第２の容量素子２０４の一方の電極は、データ保持部２１２に電気的に接続されている。第２の容量素子２０４の他方の電極は、一定の電位に保持された第３の配線２２４に電気的に接続されている。第３の配線２２４は、第２のシフトレジスタ１０４に電気的に接続されている。または、第３の配線２２４は、第２のシフトレジスタ１０４を介して外部回路に電気的に接続されていてもよい。第１のトランジスタ２０６のドレインは、データ保持部２１２に電気的に接続されている。第１のトランジスタ２０６のソースは、第２の配線２２２に電気的に接続されている。第１のトランジスタ２０６のゲートは第６の配線２３０に電気的に接続されている。第２の配線２２２は、第２のシフトレジスタ１０４に電気的に接続されている。または、第２の配線２２２は、第２のシフトレジスタ１０４を介して外部回路に電気的に接続されていてもよい。第６の配線２３０は、第２のシフトレジスタ１０４に電気的に接続されている。第２のトランジスタ２０８のゲートは、データ保持部２１２に電気的に接続されている。第２のトランジスタ２０８のソースは、第４の配線２２６に電気的に接続されている。第２のトランジスタ２０８のドレインは、第３のトランジスタ２１０のソースに電気的に接続されている。第４の配線２２６は、第２のシフトレジスタ１０４に電気的に接続されている。第３のトランジスタ２１０のゲートは、第５の配線２２８に電気的に接続されている。第３のトランジスタ２１０のドレインは、第７の配線２３２に電気的に接続されている。第５の配線２２８は、第２のシフトレジスタ１０４に電気的に接続されている。第７の配線２３２は、読み出し回路１０６に電気的に接続されている。
なお、第１のトランジスタ２０６はリーク電流が小さいトランジスタである。リーク電流が小さいトランジスタとしては、酸化物半導体層にチャネルが形成されるトランジスタが挙げられる。
ここで、リーク電流が小さいトランジスタとは、チャネル幅１μｍあたりのオフ電流値を室温下において１０ａＡ／μｍ（１×１０−１７Ａ／μｍ）以下にすること、好ましくは、１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下、より好ましくは１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下、最も好ましくは１ｙＡ／μｍ（１×１０−２４Ａ／μｍ）以下にすることが可能なトランジスタをいう。特に、後述するように、第１のトランジスタ２０６のリーク電流は１０−１４Ａより十分に小さくする。従って、第１のトランジスタ２０６のサイズは小さいことが好ましい。
なお、第２のトランジスタ２０８及び第３のトランジスタ２１０はシリコン半導体層にチャネルが形成されるトランジスタである。ただし、これに限定されず、第２のトランジスタ２０８及び第３のトランジスタ２１０は、酸化物半導体層にチャネルが形成されるトランジスタであってもよい。
なお、フォトダイオード２００のアノードとカソードを逆にしてもよい。すなわち、フォトダイオード２００のアノードが第１の配線２２０に電気的に接続され、カソードが第１の容量素子２０２の一方の電極に電気的に接続されていてもよい。なお、この場合には動作電圧の関係を調整する必要がある。また、各トランジスタのソースとドレインは、動作電圧によっては反転することもある。
第１のトランジスタ２０６がオフしたときに、第１のトランジスタ２０６のソースとドレインの間に流れる電流は１０−１４Ａより小さく、第１のトランジスタ２０６がオンすると、第１のトランジスタ２０６のソースとドレインの間に流れる電流は１０−１４Ａより大きい。
第２のトランジスタ２０８は、ソースまたはドレインが第４の配線２２６に電気的に接続されており、ゲートの電位によってソースとドレインの間に流れる電流が変わるソースフォロワ回路を構成している。第２のトランジスタ２０８のソースは第４の配線２２６に電気的に接続されている。第３のトランジスタ２１０は、第７の配線２３２を共有する複数の画素から一の画素を選択するために用いられる。なお、第２のトランジスタ２０８と第３のトランジスタ２１０の接続関係は図２に示す構成に限定されず、第２のトランジスタ２０８のドレインが第４の配線２２６に電気的に接続され、第３のトランジスタ２１０のソースが第７の配線２３２に電気的に接続されていてもよい。
なお、第１の配線は、リセット信号が供給される配線であればよい。第２の配線は、基準電位として一定の電位とすることができる配線であればよい。第３の配線は、容量素子の一の電極の電位を一定にできる配線であればよい。第４の配線は、第２のトランジスタを含むソースフォロワ回路の基準となる電位が供給される配線であればよい。第５の配線は、出力信号が検出される画素を選択することができる配線であればよい。第６の配線は、データ保持部のスイッチ素子となるトランジスタを制御する信号を供給することができる配線であればよい。第７の配線は、出力信号を伝達するための配線であればよい。なお、図示していないが第８の配線が設けられていてもよい。第８の配線は、画素の露光を制御するための信号（シャッター信号と呼ぶ。）を供給することができる配線であればよい。
次に、図２の回路の読み出し動作について図３を参照して説明する。図３には、図２の回路の読み出し動作を説明するタイミングチャートの一例を示す。縦軸は電位を表し、横軸は時間を表す。Ｖｒｅｓは、第１の配線２２０の電位を示す。Ｖ０４ｇは、第１のトランジスタ２０６のゲートの電位を示す。Ｖａｎｏは、フォトダイオード２００のアノードと第１の容量素子２０２の一方の電極との間の電位を示す。Ｖ２１３はデータ保持部２１２の電位を示す。ただし、これらの電位は、フォトダイオード２００の受光感度などに依存するため、イメージセンサ１００の外部回路により適宜調整を行うとよい。
フォトセンサの読み出し動作は次の３つの動作に分けられる。第１の動作は、フォトダイオード２００の出力電位、すなわちフォトダイオード２００の受光により生じた電流の電位を直接読み出す動作である（期間３１１及び期間３１２）。第２の動作は、フォトダイオード２００の出力電位を記憶する動作である（期間３１３及び期間３１４）。第３の動作は、フォトダイオード２００の出力電位と前記第２の動作で記憶した電位を組み合わせた電位を読み出す動作である（期間３１５及び期間３１６）。なお、ここで、フォトセンサが受光する光は可視光に限定されない。
まず、第１の動作について説明する。期間３１１における第１の配線２２０の電位を期間３１２における第１の配線２２０の電位より低くすると、フォトダイオード２００は順方向となり、フォトダイオード２００のアノードと第１の容量素子２０２の一方の電極との間の電位は第１の配線２２０の電位とほぼ等しくなる。期間３１２における第１の配線２２０の電位を期間３１１における第１の配線２２０の電位より高くすると、フォトダイオード２００は逆方向となり、フォトダイオード２００のアノードと第１の容量素子２０２の一方の電極との間の電位は、フォトダイオード２００の受光強度が高い場合には急速に上昇し、フォトダイオード２００の受光強度が低い場合には徐々に上昇する。
期間３１１に第１のトランジスタ２０６がオンすることで、データ保持部２１２の電位は第２の配線２２２の電位とほぼ等しくなる。そして、期間３１２には第１のトランジスタ２０６はオフし、データ保持部２１２の電位はフォトダイオード２００のアノードと第１の容量素子２０２の一方の電極の間の電位に応じて変化する。
期間３１２に第３のトランジスタ２１０をオンすると、データ保持部２１２の電位に応じた電流が第２のトランジスタ２０８のソースとドレインの間に流れる。データ保持部２１２の電位はフォトダイオード２００の受光強度に応じて変化し、第２のトランジスタ２０８のソースとドレインの間に流れる電流はデータ保持部２１２の電位に応じて変化する。そのため、第２のトランジスタ２０８のソースとドレインの間に流れる電流を計測することで、フォトダイオード２００の受光強度を判別することができる。
次に、第２の動作について説明する。期間３１３及び期間３１４には、第１のトランジスタ２０６をオンする。第１のトランジスタ２０６をオンすると、データ保持部２１２の電位は第２の配線２２２の電位とほぼ等しくなる。すなわち、データ保持部２１２の電位は変化しない。
期間３１３における第１の配線２２０の電位を期間３１４における第１の配線２２０の電位より低くするとフォトダイオード２００は順方向となり、フォトダイオード２００のアノードと第１の容量素子２０２の一方の電極との間の電位は第１の配線２２０の電位とほぼ等しくなる。期間３１４における第１の配線２２０の電位を期間３１３における第１の配線２２０の電位より高くすると、フォトダイオード２００は逆方向となり、フォトダイオード２００のアノードと第１の容量素子２０２の一方の電極との間の電位は、フォトダイオード２００の受光強度が高い場合には急速に上昇し、フォトダイオード２００の受光強度が低い場合には徐々に上昇する。データ保持部２１２の電位が固定されているために、期間３１２と同程度の受光強度であってもフォトダイオード２００のアノードと第１の容量素子２０２の一方の電極との間の電位の上昇は期間３１２より小さくなる。
期間３１４の終わりに第１のトランジスタ２０６をオフすると、データ保持部２１２の電位（電荷）が保持される。
データ保持部２１２の電位（電荷）が保持された状態で、期間３１５における第１の配線２２０の電位を期間３１４における第１の配線２２０の電位より低くするとフォトダイオード２００は順方向となり、フォトダイオード２００のアノードと第１の容量素子２０２の一方の電極との間の電位はリセット信号によりリセットされる。データ保持部２１２の電位は、フォトダイオード２００のアノードと第１の容量素子２０２の一方の電極の間の電位に応じて変化する。
フォトダイオード２００の受光強度が高い場合には、フォトダイオード２００のアノードと第１の容量素子２０２の一方の電極の間の電位の変化が大きく、期間３１４の終わりにフォトダイオード２００のアノードと第１の容量素子２０２の一方の電極の間の電位が高くなり、フォトダイオード２００のアノードと第１の容量素子２０２の一方の電極の間の電位の変化が小さい場合よりもデータ保持部２１２の電位は大きく低下する。
期間３１６における第１の配線２２０の電位を期間３１５における第１の配線２２０の電位より高くすると、フォトダイオード２００は逆方向となる。フォトダイオード２００のアノードと第１の容量素子２０２の一方の電極の間の電位は、フォトダイオード２００の受光強度が高い場合には急速に上昇し、フォトダイオード２００の受光強度が低い場合には徐々に上昇する。データ保持部２１２の電位は、フォトダイオード２００のアノードと第１の容量素子２０２の一方の電極の間の電位に応じて変化する。
期間３１２とは異なり、期間３１６の初期にはデータ保持部２１２の電位はフォトダイオード２００の受光強度に応じて異なる。また、期間３１４と期間３１６におけるフォトダイオード２００の受光強度が同程度である場合には、期間３１６の終期には、フォトダイオード２００のアノードと第１の容量素子２０２の一方の電極の間の電位は近い値となる。受光強度が高いときのデータ保持部２１２の電位と、受光強度が低いときのデータ保持部２１２の電位は、近い値になる。フォトダイオード２００のアノードと第１の容量素子２０２の一方の電極の間の電位は、フォトダイオード２００の受光強度が高い場合には急速に上昇し、フォトダイオード２００の受光強度が低い場合には徐々に上昇する。
期間３１４と期間３１６におけるフォトダイオード２００の受光強度が同程度である場合と比べて、期間３１４におけるフォトダイオード２００の受光強度よりも期間３１６におけるフォトダイオード２００の受光強度が高い場合には、データ保持部２１２の電位は高くなる。期間３１４におけるフォトダイオード２００の受光強度よりも期間３１６におけるフォトダイオード２００の受光強度が低い場合には、データ保持部２１２の電位は低くなる。同じ時点での複数の画素を比較すると、期間３１６においてフォトダイオード２００の受光強度が等しくても、期間３１４におけるフォトダイオード２００の受光強度が異なれば、期間３１６の終わりにデータ保持部２１２の電位は異なるものとなる。
すなわち、期間３１４と期間３１６におけるフォトダイオード２００の受光強度が等しい場合と比べて、期間３１４におけるフォトダイオード２００の受光強度が期間３１６におけるフォトダイオード２００の受光強度より低かった場合にはフォトダイオード２００のアノードと第１の容量素子２０２の一方の電極との間の電位は高くなり、期間３１４におけるフォトダイオード２００の受光強度が期間３１６におけるフォトダイオード２００の受光強度より高かった場合にはフォトダイオード２００のアノードと第１の容量素子２０２の一方の電極との間の電位は低くなる。
第１の動作で直接読み出したデータが、第２のトランジスタ２０８で構成されるソースフォロワ回路または読み出し回路１０６で読み取れる下限値より小さい値であっても、第２の動作で記憶し、第３の動作で差分をとることによって、読み出すことが可能になる。すなわち、動作範囲（ダイナミックレンジ）を広げることが可能である。
第３の動作は続けて繰り返すことが可能である。すなわち、１つ前のフレームとの差分に限らず、第２の動作で保存したフレームとの差分を取り続けることも可能である。第１のトランジスタ２０６がオフである限り、データ保持部２１２の電位（電荷）は保持される。フォトダイオード２００の受光強度が急激に変化した際には、再度第１の動作を行ってデータを読み出し、第２の動作を行って記憶することも可能である。
例えば、第１のトランジスタ２０６のリーク電流が１０−１４Ａであり、第２の容量素子２０４の容量値が１００ｆＦである場合には、データ保持部２１２以外の配線の電位が一定とすると、データ保持部２１２の電位の変化が１ｍＶ以下である期間は１０ｍ秒程度である。これは、６０ｆｐｓの動画を撮影する場合、１フレーム分しか記憶できないことになる。しかし、前記したように第１のトランジスタ２０６のリーク電流を１０−１４Ａより十分に小さくすることで、１フレーム前だけでなく、更に前のフレームとの差分をとることが可能である。
また、明るさの時間変化が少ない動画を撮影する場合、第３の動作で得られるデータ（変化量）は小さいので、デジタル出力のビット数を減らしてＡＤ変換をすることも可能である。
本実施の形態におけるイメージセンサの構成及び動作は、動画の撮影のみを目的とした撮像装置に限定されず、タッチパネルなどに応用することも可能である。
なお、本実施の形態では、第１のトランジスタ２０６のみをリーク電流が小さいトランジスタとしたが、これに限定されず、他のトランジスタもリーク電流が小さいトランジスタとしてもよい。
本実施の形態は、他の実施の形態または実施例と適宜組み合わせて実施することが可能である。
（実施の形態２）
本発明の一態様は、グローバルシャッタ方式とすることもできる。本実施の形態では、本発明の一態様であるグローバルシャッタ方式のイメージセンサの回路構成について図４を参照して説明する。
図４に示すイメージセンサは、図２におけるフォトダイオード２００のアノードと第１の容量素子２０２の一方の電極との間に第４のトランジスタ４００が設けられた構成である。
フォトダイオード２００のアノードは第４のトランジスタ４００のソースに電気的に接続されている。第４のトランジスタ４００のゲートは第８の配線２３４と電気的に接続されている。第８の配線２３４は、第２のシフトレジスタ１０４に電気的に接続されている。第４のトランジスタ４００のドレインは第１の容量素子２０２の一方の電極に電気的に接続されている。その他の接続は図２と同様である。なお、第４のトランジスタ４００のソースとドレインは入れ替わることがある。
次に、図４の回路の読み出し動作について図３を参照して説明する。図３における期間３１１と期間３１３と期間３１５に、第８の配線２３４の電位を高くして、第４のトランジスタ４００をオンにする。
第４のトランジスタ４００がオンしているとき、フォトダイオード２００のアノードと第４のトランジスタ４００のソースの間との電位と、第４のトランジスタ４００のドレインと第１の容量素子２０２の一方の電極の間との電位は、図３におけるフォトダイオード２００のアノードと第１の容量素子２０２の一方の電極との間の電位と同様の電位となる。
図３における期間３１２と期間３１４と期間３１６の初期に第８の配線２３４を高電位とし、第４のトランジスタ４００をオンする。第４のトランジスタ４００がオンしているとき、フォトダイオード２００のアノードと第４のトランジスタ４００のソースの間と、第４のトランジスタ４００のドレインと第１の容量素子２０２の一方の電極の間は、図３におけるフォトダイオード２００のアノードと第１の容量素子２０２の一方の電極との間の電位と同様の電位となる。
その後、第８の配線２３４の電位を下げて第４のトランジスタ４００をオフする。第４のトランジスタ４００がオフすると、第４のトランジスタ４００のドレインと第１の容量素子２０２の一方の電極の間の電位は変化しなくなる。また、データ保持部２１２の電位も変化しなくなる。
期間３１２と期間３１４と期間３１６のうち第４のトランジスタ４００がオンしている期間が露光時間である。露光時間における第４のトランジスタ４００のドレインと第１の容量素子２０２の一方の電極の間が、図２におけるフォトダイオード２００のアノードと第１の容量素子２０２の一方の電極との間と同様に機能するため、本発明の一態様であるグローバルシャッタ方式のイメージセンサとして動作させることができる。
（実施の形態３）
実施の形態１及び実施の形態２における第１のトランジスタ２０６としては、酸化物半導体層にチャネルが形成されるトランジスタを用いることが好ましい。
ただし、本発明において、第１のトランジスタ２０６以外のトランジスタは特定の構成のものに限定されず、様々な構成のものを用いることができる。従って、トランジスタは、多結晶シリコンにより構成されるトランジスタであってもよいし、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板に設けられるトランジスタであってもよい。または、ＧａＡｓ基板などの化合物半導体基板に設けられるトランジスタであってもよい。
なお、上記の説明では、トランジスタはｎチャネル型トランジスタとしたが、これに限定されず、適宜ｐチャネル型トランジスタを用いてもよい。
次に、本発明に適用することのできるオフ電流の小さいトランジスタについて説明する。オフ電流の小さいトランジスタとしては、半導体特性を示す金属酸化物をチャネル形成領域に含むトランジスタが挙げられる。オフ電流の小さいトランジスタ以外のトランジスタとしては、半導体基板に設けられたトランジスタが挙げられる。
図５は、本発明に適用することのできるトランジスタの断面構造の概略の一例を示す図である。図５においては、半導体基板に設けられたトランジスタ上にオフ電流の小さいトランジスタが形成されている。半導体基板に設けられたトランジスタは、ｐチャネル型トランジスタとｎチャネル型トランジスタの双方を含んでいてもよいし、一方のみが設けられていてもよい。
半導体基板に設けられたｐチャネル型トランジスタ及びｎチャネル型トランジスタは、一般的な方法により形成すればよい。半導体基板に設けられたｐチャネル型トランジスタ及び半導体基板に設けられたｎチャネル型トランジスタを形成した後に、これらの上にオフ電流の小さいトランジスタを形成する。すなわち、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板５００を被形成基板として、該基板上にオフ電流の小さいトランジスタを形成する。オフ電流の小さいトランジスタとしては、酸化物半導体層にチャネル形成領域を有するトランジスタが挙げられる。
なお、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板５００は、ソース領域及びドレイン領域として機能する高濃度不純物領域５０１、低濃度不純物領域５０２、ゲート絶縁膜５０３、ゲート電極５０４、層間絶縁膜５０５を有する（図５）。
酸化物半導体層にチャネル形成領域を有するトランジスタ５１０は、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板５００上に設けられた酸化物半導体層５１１と、酸化物半導体層５１１に接して離間して設けられたソース電極５１２ａ及びドレイン電極５１２ｂと、酸化物半導体層５１１の少なくともチャネル形成領域上に設けられたゲート絶縁膜５１３と、酸化物半導体層５１１に重畳してゲート絶縁膜５１３上に設けられたゲート電極５１４ｂと、を有する（図６（Ｄ））。
層間絶縁膜５０５は、酸化物半導体層５１１の下地絶縁膜としても機能する。
層間絶縁膜５０５は、少なくとも表面に酸素を含み、酸素の一部が加熱処理により脱離する絶縁性酸化物により形成するとよい。酸素の一部が加熱処理により脱離する絶縁性酸化物としては、化学量論比よりも多くの酸素を含むものを用いることが好ましい。これは、該加熱処理により、層間絶縁膜５０５に接する酸化物半導体膜に酸素を供給することができるためである。
化学量論比よりも多くの酸素を含む絶縁性酸化物として、例えば、ＳｉＯｘにおいてｘ＞２である酸化シリコンが挙げられる。ただし、これに限定されず、層間絶縁膜５０５は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウムまたは酸化イットリウムなどで形成してもよい。
なお、層間絶縁膜５０５は、複数の膜が積層されて形成されていてもよい。層間絶縁膜５０５は、例えば、窒化シリコン膜上に酸化シリコン膜が設けられた積層構造であってもよい。
ところで、化学量論比よりも多くの酸素を含む絶縁性酸化物では、酸素の一部が加熱処理により脱離しやすい。酸素の一部が加熱処理により脱離しやすいときのＴＤＳ分析による酸素の脱離量（酸素原子に換算した値）は、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であるとよい。
ここで、ＴＤＳ分析の方法について説明する。ＴＤＳ分析における気体の脱離量は、イオン強度の時間積分値に比例する。このため、酸化物におけるイオン強度の時間積分値と標準試料の基準値から、気体の脱離量を計算することができる。標準試料の基準値は、ある特定の原子を含む試料（標準試料）におけるスペクトルの時間積分値に対する原子密度の割合である。
例えば、所定の密度の水素を含むシリコンウェハ（標準試料）のイオン強度の時間積分値と酸化物のイオン強度の時間積分値から、酸化物の酸素分子（Ｏ２）の脱離量（ＮＯ２）は、ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×αの式で求めることができる。
ＮＨ２は、標準試料から脱離した水素分子（Ｈ２）を密度に換算した値である。ＳＨ２は、標準試料の水素分子（Ｈ２）のイオン強度の時間積分値である。すなわち、ＮＨ２／ＳＨ２を標準試料の基準値とする。ＳＯ２は、絶縁性酸化物の酸素分子（Ｏ２）のイオン強度の時間積分値である。αは、イオン強度に影響する係数である。前記式の詳細に関しては、特開平０６−２７５６９７号公報を参照されたい。
なお、ＴＤＳ分析による酸素の脱離量（酸素原子に換算した値）は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定した場合の値を示している。
なお、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、前記係数αは酸素分子のイオン化率を含んでいるため、酸素分子の放出量を評価することで、酸素原子の放出量についても算出することができる。
なお、ＮＯ２は酸素分子（Ｏ２）の脱離量である。そのため、酸素原子で換算した酸素の脱離量は、酸素分子（Ｏ２）の脱離量の２倍である。
層間絶縁膜５０５は、スパッタリング法またはＣＶＤ法などにより形成すればよいが、好ましくはスパッタリング法を用いて形成する。層間絶縁膜５０５として、酸化シリコン膜を形成する場合には、ターゲットとして石英（好ましくは合成石英）ターゲット、スパッタリングガスとしてアルゴンガスを用いればよい。または、ターゲットとしてシリコンターゲット、スパッタリングガスとして酸素を含むガスを用いてもよい。なお、酸素を含むガスとしては、アルゴンガスと酸素ガスの混合ガスでもよいし、酸素ガスのみであってもよい。
層間絶縁膜５０５を形成した後、酸化物半導体層５１１となる酸化物半導体膜を形成する前に、第１の加熱処理を行う。第１の加熱処理は、層間絶縁膜５０５中に含まれる水及び水素を除去するための工程である。第１の加熱処理の温度は、層間絶縁膜５０５中に含まれる水及び水素が脱離する温度（脱離量のピークを有する温度）以上ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板５００の変質または変形する温度未満とするとよく、好ましくは４００℃以上７５０℃以下とし、後に行う第２の加熱処理よりも低い温度とすればよい。
そして、酸化物半導体膜を形成した後、第２の加熱処理を行う。第２の加熱処理は、層間絶縁膜５０５を酸素の供給源として酸化物半導体膜に酸素を供給する工程である。ただし、第２の加熱処理を行うタイミングはこれに限定されず、酸化物半導体膜を加工して酸化物半導体層５１１を形成した後に行ってもよい。
なお、第２の加熱処理は、窒素ガス、またはヘリウム、ネオン若しくはアルゴンなどの希ガス雰囲気中で行い、該雰囲気中に、水素、水、水酸基または水素化物などが含まれていないことが好ましい。または、加熱処理装置に導入する窒素ガス、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、第２の加熱処理の条件、または酸化物半導体膜若しくは酸化物半導体層５１１の材料によっては、酸化物半導体膜若しくは酸化物半導体層５１１が結晶化され、微結晶層または多結晶層となる場合もある。例えば、結晶化率が９０％以上または８０％以上の微結晶層となる場合もある。また、第２の加熱処理の条件、または酸化物半導体膜若しくは酸化物半導体層５１１の材料によっては、結晶成分を含まない非晶質となる場合もある。また、非晶質層中に微結晶（結晶粒径１ｎｍ以上２０ｎｍ以下）が混在することもある。
なお、第２の加熱処理に際して層間絶縁膜５０５は、酸素の供給源となる。
なお、酸化物半導体膜の被形成面である層間絶縁膜５０５の平均面粗さ（Ｒａ）は０．１ｎｍ以上０．５ｎｍ未満であることが好ましい。酸化物半導体膜が結晶性である場合に結晶方位を揃えることができるためである。
なお、ここで、平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さ（Ｒａ）を、曲面に対して適用できるよう三次元に拡張したものをいう。平均面粗さ（Ｒａ）は、基準面から指定面までの偏差の絶対値を平均した値で表現される。
ここで、算術平均粗さ（Ｒａ）は、粗さ曲線からその中心線の方向に測定長さＬの部分を抜き取り、この抜き取り部の中心線の方向をＸ軸、縦倍率の方向（Ｘ軸に垂直な方向）をＹ軸とし、粗さ曲線をＹ＝Ｆ（Ｘ）で表すとき、下記の式（１）で与えられる。
そして、平均面粗さ（Ｒａ）は、測定データの示す面である指定面をＺ＝Ｆ（Ｘ，Ｙ）で表すとき、基準面から指定面までの偏差の絶対値を平均した値で表現され、下記の式（２）で与えられる。
ここで、指定面は、粗さ計測の対象となる面であり、座標（Ｘ１，Ｙ１，Ｆ（Ｘ１，Ｙ１）），（Ｘ１，Ｙ２，Ｆ（Ｘ１，Ｙ２）），（Ｘ２，Ｙ１，Ｆ（Ｘ２，Ｙ１）），（Ｘ２，Ｙ２，Ｆ（Ｘ２，Ｙ２））の４点で表される四角形の領域とする。
指定面をＸＹ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。
このように、層間絶縁膜５０５の平均面粗さを０．１ｎｍ以上０．５ｎｍ未満とするためには、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理を行えばよい。ＣＭＰ処理は、酸化物半導体膜の形成前に行えばよいが、第１の加熱処理の前に行うことが好ましい。
ここで、ＣＭＰ処理は、一回以上行えばよい。複数回に分けてＣＭＰ処理を行う場合には、高い研磨レートで一次研磨を行った後、低い研磨レートで仕上げ研磨を行うことが好ましい。
また、層間絶縁膜５０５を平坦化させるためには、ＣＭＰ処理に代えてドライエッチングなどを行ってもよい。ここで、エッチングガスとしては、塩素、塩化ボロン、塩化シリコンまたは四塩化炭素などの塩素系ガス、四フッ化炭素、フッ化硫黄またはフッ化窒素などのフッ素系ガスなどを用いればよい。
また、層間絶縁膜５０５を平坦化させるためには、ＣＭＰ処理に代えてプラズマ処理などを行ってもよい。ここで、プラズマ処理には希ガスを用いればよい。このプラズマ処理により、被処理面に不活性ガスのイオンが照射され、スパッタリング効果により被処理面の微細な凹凸が平坦化される。このようなプラズマ処理は逆スパッタとも呼ばれる。
なお、層間絶縁膜５０５を平坦化するためには、前記処理のいずれを用いてもよい。例えば、逆スパッタのみを行ってもよいし、ＣＭＰ処理を行った後にドライエッチングを行ってもよい。ただし、酸化物半導体膜の被形成面である層間絶縁膜５０５に水などを混入させないためには、ドライエッチングまたは逆スパッタを用いることが好ましい。特に、第１の加熱処理を行った後に平坦化処理を行う場合には、ドライエッチングまたは逆スパッタを用いることが好ましい。
酸化物半導体層５１１は、例えば、酸化物半導体膜を形成し、該酸化物半導体膜上にエッチングマスクを形成してエッチングを行うことで選択的に形成すればよい。または、インクジェット法などを用いてもよい。
酸化物半導体膜は、少なくともインジウム（Ｉｎ）または亜鉛（Ｚｎ）を含むことが好ましい。特に、ＩｎとＺｎの双方を含むことが好ましい。さらには、ガリウム（Ｇａ）を有することが好ましい。ガリウム（Ｇａ）を有すると、トランジスタ特性のばらつきを低減することができる。このようなトランジスタ特性のばらつきを低減することができる元素をスタビライザーと呼ぶ。スタビライザーとしては、スズ（Ｓｎ）、ハフニウム（Ｈｆ）またはアルミニウム（Ａｌ）が挙げられる。
また、この他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）が挙げられる。これらのいずれか一種または複数種を有してもよい。
また、酸化物半導体としては、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＳｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を例示することができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
例えば、原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）またはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。または、原子数比Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）若しくはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）のＩｎ−Ｓｎ−Ｚｎ系酸化物やその近傍の組成の酸化物を用いるとよい。
しかし、本発明の一態様において用いることができる酸化物半導体膜は、これらに限定されるものではなく、必要とする半導体特性（移動度、しきい値、ばらつきなど）に応じて適切な組成のものを用いればよい。必要とするトランジスタ特性（半導体特性）に応じて、キャリア密度、不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離及び密度などを適宜調整すればよい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
酸化物半導体は、単結晶でもよいし、非単結晶でもよい。非単結晶である場合には、非晶質でもよいし、多結晶でもよい。また、非晶質中に結晶性を有する部分を含む構造であってもよい。または、非アモルファスであってもよい。
なお、前記金属酸化物には、これらの化学量論比に対し、酸素を過剰に含ませることが好ましい。酸素を過剰に含ませると、形成される酸化物半導体膜の酸素欠損によるキャリアの生成を抑制することができる。
なお、一例として、酸化物半導体膜をＩｎ−Ｚｎ系金属酸化物により形成する場合には、ターゲットの組成を原子数比で、Ｉｎ／Ｚｎ＝１〜１００、好ましくはＩｎ／Ｚｎ＝１〜２０、さらに好ましくはＩｎ／Ｚｎ＝１〜１０とする。Ｚｎの原子数比を好ましい前記範囲とすることで、電界効果移動度を向上させることができる。ここで、酸素を過剰に含ませるために、金属酸化物の原子数比Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚを、Ｚ＞１．５Ｘ＋Ｙとすることが好ましい。
なお、ここで、ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下であるとよい。ターゲットの充填率を高くすることで、形成される酸化物半導体膜を緻密なものとすることができる。
なお、酸化物半導体膜に適用することができる金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、更に好ましくは３ｅＶ以上であるとよい。このように、バンドギャップの広い金属酸化物を用いると、トランジスタのオフ電流を低減することができる。
なお、酸化物半導体膜には、水素が含まれる。この水素は、水素原子の他、水素分子、水、水酸基、またはその他の水素化物として含まれる場合もある。酸化物半導体膜に含まれる水素は、極力少ないことが好ましい。
なお、酸化物半導体膜のアルカリ金属及びアルカリ土類金属は少なくすることが好ましく、これらの濃度は、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、更に好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下とする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成することがあり、トランジスタのオフ電流を高くさせる原因となるからである。
なお、酸化物半導体膜の形成方法及び厚さは特に限定されず、作製するトランジスタのサイズなどに応じて決めればよい。酸化物半導体膜の形成方法としては、例えば、スパッタリング法、分子線エピタキシー法、塗布法、印刷法またはパルスレーザー蒸着法などが挙げられる。酸化物半導体膜の厚さは、３ｎｍ以上５０ｎｍ以下とすればよい。５０ｎｍより厚くするとノーマリーオンとなるおそれがあるためである。また、トランジスタのチャネル長を３０μｍとしたときには、酸化物半導体膜の厚さは５ｎｍ以下とすると、短チャネル効果を抑制することができる。
ここでは、好ましい一例として、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜を形成する。ここで、スパッタリングガスとしては、希ガス（例えばアルゴンガス）、酸素ガス、または希ガスと酸素ガスの混合ガスを用いればよい。
なお、酸化物半導体膜を形成する際に用いるスパッタリングガスとしては、水素、水、水酸基または水素化物などが除去された高純度ガスを用いることが好ましい。スパッタリングガスを高純度ガスとするためには、処理室の内壁などに付着したガスを除去し、酸化物半導体膜を形成する前にｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板５００を加熱処理すればよい。また、処理室に導入するスパッタリングガスを高純度ガスとしてもよく、このとき、アルゴンガスにおいて、純度は９Ｎ（９９．９９９９９９９％）以上、露点は−１２１℃以下、水は０．１ｐｐｂ以下、水素は０．５ｐｐｂ以下とすればよい。酸素ガスにおいて、純度は８Ｎ（９９．９９９９９９％）以上、露点は−１１２℃以下、水は１ｐｐｂ以下、水素は１ｐｐｂ以下とすればよい。また、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板５００を加熱しつつ高温に保持した状態で酸化物半導体膜を形成すると、酸化物半導体膜に含まれる水などの不純物の濃度を低減することができる。さらには、スパッタリング法を適用したことにより酸化物半導体膜に混入する損傷を少なくすることができる。ここで、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板５００の温度は、１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下とすればよい。
また、酸化物半導体膜に酸素を過剰に含ませるために、イオン注入により酸素を供給してもよい。
なお、酸化物半導体膜は、非晶質構造であってもよいし、結晶構造を有していてもよい。結晶構造を有している場合の好ましい一態様として、ｃ軸方向に配向した結晶性の酸化物半導体膜（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＡＡＣ−ＯＳ）膜が挙げられる。酸化物半導体膜をＣＡＡＣ―ＯＳ膜とすることで、トランジスタの信頼性を高めることができる。
なお、ＣＡＡＣ―ＯＳ膜とは、結晶がｃ軸配向し、且つａｂ面、表面または界面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向においては、金属原子が層状に配列し、または金属原子と酸素原子が層状に配列し、ａｂ面（あるいは表面または界面）においては、ａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸化物半導体膜をいう。
なお、広義には、ＣＡＡＣ―ＯＳ膜とは、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形若しくは六角形、または正三角形若しくは正六角形の原子配列を有し、且つｃ軸に垂直な方向から見て、金属原子が層状に配列した相、または金属原子と酸素原子が層状に配列した相を含む酸化物半導体膜をいう。
なお、ＣＡＡＣ−ＯＳ膜は単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣ−ＯＳ膜は結晶化した部分（結晶部分）を含むが、一の結晶部分と他の結晶部分の境界を明確に判別できなくてもよい。
また、ＣＡＡＣ―ＯＳ膜を構成する酸素の一部が窒素で置換されていてもよい。また、ＣＡＡＣ―ＯＳ膜を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ―ＯＳ膜を支持する基板面またはＣＡＡＣ―ＯＳ膜の表面若しくは界面などに垂直な方向）に揃えられていてもよい。または、ＣＡＡＣ―ＯＳ膜を構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、基板面、表面若しくは界面などに垂直な方向）であってもよい。
なお、ＣＡＡＣ―ＯＳ膜は、その組成などに応じて、導体であってもよいし、半導体であってもよいし、絶縁体であってもよい。また、ＣＡＡＣ―ＯＳ膜は、その組成などに応じて、可視光に対して透明であってもよいし、不透明であってもよい。
このようなＣＡＡＣ―ＯＳ膜の例として、膜状に形成され、膜表面、基板面、または界面に垂直な方向から観察すると三角形または六角形の原子配列が確認され、且つその膜の断面に金属原子または金属原子と酸素原子（あるいは窒素原子）の層状配列が観察される材料などを挙げることができる。
このようなＣＡＡＣ―ＯＳ膜に含まれる結晶構造の一例について図７乃至図９を用いて詳細に説明する。なお、原則として、図７乃至図９は上方向をｃ軸方向とし、ｃ軸方向と垂直な面をａｂ面とする。なお、単に上半分または下半分という場合、ａｂ面を境界とする。また、図７において丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
図７（Ａ）には、１個の６配位のインジウム（以下Ｉｎ）と、Ｉｎに近接の６個の４配位の酸素（以下４配位のＯ）と、を有する構造を示す。Ｉｎが１個に対して、近接の酸素のみ示した構造を、ここではサブユニットと呼ぶ。図７（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図７（Ａ）の上半分及び下半分にはそれぞれ３個ずつ４配位のＯがある。図７（Ａ）に示すサブユニットは電荷が０である。
図７（Ｂ）には、１個の５配位のガリウム（以下Ｇａ）と、Ｇａに近接の３個の３配位の酸素（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図７（Ｂ）の上半分及び下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図７（Ｂ）に示す構造をとりうる。図７（Ｂ）に示すサブユニットは電荷が０である。
図７（Ｃ）には、１個の４配位の亜鉛（以下Ｚｎ）と、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図７（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。または、図７（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４配位のＯがあってもよい。図７（Ｃ）に示すサブユニットは電荷が０である。
図７（Ｄ）には、１個の６配位のスズ（以下Ｓｎ）と、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図７（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図７（Ｄ）に示すサブユニットは電荷が＋１となる。
図７（Ｅ）には、２個のＺｎを含むサブユニットを示す。図７（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図７（Ｅ）に示すサブユニットは電荷が−１となる。
ここでは、サブユニットのいくつかの集合体を１グループと呼び、複数のグループからなる１周期分を１ユニットと呼ぶ。
ここで、これらのサブユニット同士の結合する規則について説明する。図７（Ａ）に示す６配位のＩｎの上半分の３個のＯは下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図７（Ｂ）に示す５配位のＧａの上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個の近接Ｇａを有する。図７（Ｃ）に示す４配位のＺｎの上半分の１個のＯは下方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有する。このように、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４のとき、金属原子を有する二種のサブユニット同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）、４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるようにサブユニット同士が結合して１グループを構成する。
図８（Ａ）には、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物の層構造を構成する１グループのモデル図を示す。図８（Ｂ）には、３のグループで構成されるユニットを示す。なお、図８（Ｃ）は、図８（Ｂ）の層構造をｃ軸方向から観察した場合の配列を示す。
図８（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎの上半分及び下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠３として示している。同様に、図８（Ａ）において、Ｉｎの上半分及び下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠１として示している。また、同様に、図８（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎと、を示している。
図８（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物の層構造を構成するグループは、上から順に４配位のＯが３個ずつ上半分及び下半分にあるＳｎが、４配位のＯが１個ずつ上半分及び下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し、そのＺｎが、下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分及び下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなるサブユニットと結合し、このサブユニットが、下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分及び下半分にあるＳｎと結合している構成である。このグループを複数結合して１周期分であるユニットを構成する。
ここで、３配位のＯ及び４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含むサブユニットは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図７（Ｅ）に示すように、２個のＺｎを含むサブユニットが挙げられる。例えば、Ｓｎを含むサブユニットが１個に対し、２個のＺｎを含むサブユニットが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
また、Ｉｎは５配位及び６配位のいずれもとることができる。具体的には、図８（Ｂ）に示したユニットとすることで、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ系金属酸化物の結晶の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）の組成式で表すことができる。
また、このほかの金属酸化物を用いた場合も同様である。例えば、図９（Ａ）には、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物の結晶の層構造を構成する１グループのモデル図を示す。
図９（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物の層構造を構成するグループは、上から順に４配位のＯが３個ずつ上半分及び下半分にあるＩｎが、Ｚｎの上半分にある１個の４配位のＯと結合し、そのＺｎが、下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分及び下半分にあるＧａと結合し、そのＧａが、下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分及び下半分にあるＩｎと結合している構成である。このグループを複数結合して１周期分であるユニットを構成する。
図９（Ｂ）には、３のグループで構成されるユニットを示す。なお、図９（Ｃ）は、図９（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）及びＧａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、Ｚｎ及びＧａのいずれかを含むサブユニットでは、電荷が０となる。そのため、これらのサブユニットの組み合わせであればグループの合計の電荷は常に０となる。
なお、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物の結晶の層構造を構成するグループは、図９（Ａ）に示したグループに限定されない。
ここで、ＣＡＡＣ―ＯＳ膜の形成方法について説明する。
まず、酸化物半導体膜をスパッタリング法などによって形成する。なお、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板５００を高温に保持しつつ酸化物半導体膜の形成を行うことで、非晶質部分よりも結晶部分の占める割合を大きくすることができる。このとき、ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板５００の温度は、例えば、１５０℃以上４５０℃以下とすればよく、好ましくは２００℃以上３５０℃以下とする。
ここで、形成された酸化物半導体膜に対して加熱処理を行ってもよい。この加熱処理によって、非晶質部分よりも結晶部分の占める割合を大きくすることができる。この加熱処理時のｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板５００の温度は、例えば、２００℃以上ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板５００自体が変質または変形しない程度の温度未満とすればよく、好ましくは２５０℃以上４５０℃以下とすればよい。この加熱処理の時間は３分以上とすればよく、２４時間以下とすることが好ましい。この加熱処理の時間を長くすると非晶質部分よりも結晶部分の占める割合を大きくすることができるが、生産性の低下を招くことになるからである。なお、この加熱処理は、酸化性雰囲気または不活性雰囲気で行えばよいが、これらに限定されるものではない。また、この加熱処理は減圧下で行われてもよい。
酸化性雰囲気は、酸化性ガスを含む雰囲気である。酸化性ガスとしては、例えば、酸素、オゾンまたは亜酸化窒素などを例示することができる。酸化性雰囲気からは、酸化物半導体膜に含まれないことが好ましい成分（例えば、水及び水素）が極力除去されていることが好ましい。例えば、酸素、オゾン、亜酸化窒素の純度を、８Ｎ（９９．９９９９９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とすればよい。
なお、酸化性雰囲気には、希ガスなどの不活性ガスが含まれていてもよい。ただし、酸化性雰囲気には、１０ｐｐｍ以上の酸化性ガスが含まれているものとする。不活性雰囲気には、不活性ガス（窒素ガスまたは希ガスなど）が含まれ、酸化性ガスなどの反応性ガスが１０ｐｐｍ未満で含まれているものとする。
なお、すべての加熱処理は、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いて行えばよい。ＲＴＡ装置を用いることで、短時間であれば、高い温度で加熱処理を行うこともできる。そのため、非晶質部分よりも結晶部分の占める割合の大きい酸化物半導体膜を形成することができ、生産性の低下を抑制することができる。
ただし、すべての加熱処理に用いられる装置はＲＴＡ装置に限定されず、例えば、抵抗発熱体などからの熱伝導または熱輻射によって、被処理物を加熱する機構が備えられた装置を用いればよい。すべての加熱処理に用いられる加熱処理装置として、例えば、電気炉や、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などを挙げることができる。なお、ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプまたは高圧水銀ランプなどのランプから発せられる光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＧＲＴＡ装置は、高温のガスを熱媒体として用いて被処理物を加熱する装置である。ここで、高温のガスは、被処理物の加熱温度よりも高いことが好ましい。
なお、窒素の濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下であるＩｎ−Ｇａ−Ｚｎ系金属酸化物を用いると、ｃ軸配向した六方晶の結晶構造を含む金属酸化物膜が形成され、一または複数のＧａ及びＺｎを有する層が、二層のＩｎ−Ｏの結晶面（インジウムと酸素を含む結晶面）の間に配される。
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するモル比率は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
また、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物の形成には、例えば、Ｉｎ：Ｓｎ：Ｚｎが原子数比で、１：２：２、２：１：３、１：１：１、または２０：４５：３５のターゲットを用いればよい。
以上説明したようにＣＡＡＣ―ＯＳ膜を形成することができる。
ＣＡＡＣ―ＯＳ膜は、非晶質構造の酸化物半導体膜と比較して、金属と酸素の結合の秩序性が高い。すなわち、酸化物半導体膜が非晶質構造の場合には、隣接する金属によって金属原子に配位している酸素原子の数が異なるが、ＣＡＡＣ―ＯＳ膜では金属原子に配位している酸素原子の数はほぼ一定となる。そのため、微視的なレベルにおいても酸素欠損がほぼ見られず、水素原子（水素イオンを含む）やアルカリ金属原子などによる電荷の移動や電気伝導性の不安定さを抑制することができる。
従って、ＣＡＡＣ―ＯＳ膜をチャネル形成領域に用いてトランジスタを作製すると、トランジスタへの光照射またはバイアス−熱ストレス（ＢＴ）の付加を行った後に生じる、トランジスタのしきい値電圧の変化を抑制することができ、安定した電気的特性を有するトランジスタを作製することができる。
次に、酸化物半導体膜上にエッチングマスクを形成してエッチングを行うことにより、酸化物半導体層５１１を形成する（図６（Ａ））。
そして、酸化物半導体層５１１に接して離間して設けられたソース電極５１２ａ及びドレイン電極５１２ｂを形成する（図６（Ｂ））。
ソース電極５１２ａ及びドレイン電極５１２ｂは、例えば、スパッタリング法を用いて導電膜（例えば金属膜、または一導電型の不純物元素が添加されたシリコン膜など）を形成し、該導電膜上にエッチングマスクを形成してエッチングを行うことで選択的に形成すればよい。または、インクジェット法などを用いてもよい。なお、ソース電極５１２ａ及びドレイン電極５１２ｂとなる導電膜は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造とすればよい。なお、ソース電極５１２ａ及びドレイン電極５１２ｂとなる層は、信号線としても機能する。
次に、酸化物半導体層５１１の少なくともチャネル形成領域上にゲート絶縁膜５１３を形成し、ゲート絶縁膜５１３の形成後に開口部を形成する（図６（Ｃ））。該開口部はゲート電極５０４と重畳する部分に形成する。
ゲート絶縁膜５１３としては、例えば、スパッタリング法を用いて絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）膜を形成すればよい。なお、ゲート絶縁膜５１３は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、窒化シリコン層上に酸化窒化シリコン層が積層された２層の積層構造とする。なお、ゲート絶縁膜５１３をスパッタリング法により形成すると、酸化物半導体層５１１に水素及び水分が混入することを防ぐことができる。また、ゲート絶縁膜５１３を絶縁性酸化物膜とすると、酸素を供給して酸素欠損を埋めることができるため好ましい。
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものをいう。なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものをいう。
ここで、酸化物半導体膜の加工は、ドライエッチングにより行えばよい。ドライエッチングに用いるエッチングガスとしては、例えば塩素ガス、または三塩化ホウ素ガスと塩素ガスの混合ガスを用いればよい。ただし、これに限定されず、ウエットエッチングを用いてもよいし、酸化物半導体膜を加工することができる他の手段を用いてもよい。
ゲート絶縁膜５１３は、少なくとも酸化物半導体層５１１に接する部分に酸素を含み、酸素の一部が加熱により脱離する絶縁性酸化物により形成することが好ましい。すなわち、層間絶縁膜５０５の材料として例示列挙したものを用いることが好ましい。ゲート絶縁膜５１３の酸化物半導体層５１１と接する部分を酸化シリコンにより形成すると、酸化物半導体層５１１に酸素を拡散させることができ、トランジスタの低抵抗化を防止することができる。
なお、ゲート絶縁膜５１３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムまたは酸化ランタンなどのｈｉｇｈ−ｋ材料を用いると、ゲートリーク電流を低減することができる。ここで、ゲートリーク電流とは、ゲート電極とソース電極またはドレイン電極の間に流れるリーク電流をいう。さらには、前記ｈｉｇｈ−ｋ材料により形成される層と、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム及び酸化ガリウムにより形成される層が積層されていてもよい。ただし、ゲート絶縁膜５１３を積層構造とする場合であっても、酸化物半導体層５１１に接する部分は、絶縁性酸化物であることが好ましい。
ゲート絶縁膜５１３は、スパッタリング法により形成すればよい。また、ゲート絶縁膜５１３の厚さは、１ｎｍ以上３００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下とすればよい。ゲート絶縁膜５１３の厚さを５ｎｍ以上とすると、ゲートリーク電流を特に小さくすることができる。
ここで、更に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第３の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。第３の加熱処理により、酸化物半導体層５１１中に残留する水素若しくは水分をゲート絶縁膜に拡散させることができる。さらには、第３の加熱処理を行うことで、ゲート絶縁膜５１３を供給源として酸化物半導体層５１１に酸素を供給することができる。
また、ここで第３の加熱処理は酸化物半導体層５１１上にゲート絶縁膜５１３を形成した後に行ったが、タイミングはこれに限定されない。電極５１４ａ及びゲート電極５１４ｂ、または電極５１４ａ及びゲート電極５１４ｂとなる導電膜を形成した後に行ってもよい。
なお、ここで酸化物半導体層５１１の水素濃度は５．０×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５．０×１０１８ａｔｏｍｓ／ｃｍ３以下とするとよい。このように水素濃度を低くすることで、トランジスタのしきい値電圧がマイナスにシフトすることを防止することができる。
なお、酸化物半導体層５１１のキャリア濃度は１．０×１０１４／ｃｍ３未満まで小さくすることが好ましい。キャリア濃度を小さくするとオフ電流を低く抑えることができる。
次に、ゲート絶縁膜５１３上に導電膜を形成し、該導電膜上にエッチングマスクを形成してエッチングを行うことにより、電極５１４ａ及びゲート電極５１４ｂを形成する（図６（Ｄ））。なお、ゲート電極５１４ｂとなる層は少なくとも走査線として機能する。
電極５１４ａ及びゲート電極５１４ｂは、ソース電極５１２ａ及びドレイン電極５１２ｂと同様の材料及び方法により形成すればよい。
なお、図示していないが、ゲート電極５１４ｂをマスクとして、酸化物半導体層５１１にドーパントを添加して、酸化物半導体層５１１にソース領域及びドレイン領域を形成することが好ましい。
ここで、ドーパントの添加は、イオンインプランテーション法またはイオンドーピング法により行えばよい。または、ドーパントを含むガス雰囲気中でプラズマ処理を行うことでドーパントの添加を行ってもよい。また、添加するドーパントとしては、窒素、リンまたはホウ素などを用いればよい。
以上説明したように、図５に示す、半導体基板に設けられたトランジスタ上に酸化物半導体トランジスタを作製することができる。
上記説明したように、酸化物半導体トランジスタには酸化物半導体を用いることが好ましい。酸化物半導体を用いたトランジスタでは、電界効果移動度も高くすることができる。
ただし、実際の酸化物半導体を用いたトランジスタの電界効果移動度は、本来の移動度よりも低くなる。移動度を低下させる要因としては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥がある。Ｌｅｖｉｎｓｏｎモデルを用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出せる。
半導体本来の移動度をμ０、測定される電界効果移動度をμとし、半導体中に何らかのポテンシャル障壁（粒界など）が存在すると仮定すると、下記の式（３）で表現できる。

ここで、Ｅはポテンシャル障壁の高さ、ｋはボルツマン定数、Ｔは絶対温度である。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは、ポテンシャル障壁は下記の式（４）で表される。
ここで、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単位面積当たりの容量、Ｖｇはゲート電圧、ｔはチャネルの厚さである。なお、厚さ３０ｎｍ以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。
また、線形領域におけるドレイン電流Ｉｄは、下記の式（５）で表される。
ここで、Ｌはチャネル長、Ｗはチャネル幅であり、Ｌ＝Ｗ＝１０μｍとしている。また、Ｖｄはドレイン電圧である。式（５）の両辺をＶｇで割り、更に両辺の対数をとると、下記の式（６）が得られる。
式（６）の右辺はＶｇの関数である。式（６）からわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ）、横軸を１／Ｖｇとして実測値をプロットして得られるグラフの直線の傾きから欠陥密度Ｎが求められる。すなわち、トランジスタのＩｄ―Ｖｇ特性から、欠陥密度を評価できる。酸化物半導体としては、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）の比率が、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは欠陥密度Ｎは１×１０１２／ｃｍ２程度である。
このようにして求めた欠陥密度などをもとに式（３）及び式（４）よりμ０＝１２０ｃｍ２／Ｖｓが導出される。欠陥のあるＩｎ−Ｓｎ−Ｚｎ酸化物で測定される移動度は４０ｃｍ２／Ｖｓ程度である。しかし、上記導出された結果より、半導体内部及び半導体と絶縁膜の界面に欠陥がない場合の酸化物半導体の移動度μ０は１２０ｃｍ２／Ｖｓとなる。
ただし、半導体内部に欠陥がなくても、トランジスタの輸送特性はチャネルとゲート絶縁膜との界面での散乱による影響を受ける。すなわち、ゲート絶縁膜界面からｘだけ離れた場所における移動度μ１は、下記の式（７）で表される。
ここで、Ｄはゲート方向の電界、Ｂ、ｌは定数である。Ｂ及びｌは、実際の測定結果より求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７ｃｍ／ｓ、ｌ＝１０ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧が高くなる）と数７の第２項が増加するため、移動度μ１は低下することがわかる。
半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度μ２を計算した結果を図１０に示す。なお、計算にはデバイスシミュレーションソフトＳｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅ（シノプシス社製）を使用し、酸化物半導体のバンドギャップを２．８ｅＶ、電子親和力を４．７ｅＶ、比誘電率を１５、厚さを１５ｎｍとした。さらに、ゲートの仕事関数を５．５ｅＶ、ソースの仕事関数を４．６ｅＶ、ドレインの仕事関数を４．６ｅＶとした。また、ゲート絶縁膜の厚さは１００ｎｍ、比誘電率は４．１とした。チャネル長及びチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは０．１Ｖとした。
図１０で示されるように、ゲート電圧１Ｖ強で移動度１００ｃｍ２／Ｖｓ以上のピークをつけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。なお、界面散乱を低減するためには、上記式（１）などを示して説明したように、半導体層表面を原子レベルで平坦にすること（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が好ましい。
このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特性の計算結果を図１１乃至図１３に示す。ここで、計算に用いたトランジスタの断面構造を図１４に示す。図１４に示すトランジスタは、酸化物半導体層にｎ＋の導電型を呈する半導体領域６０３ａ及び半導体領域６０３ｃを有する。計算において、半導体領域６０３ａ及び半導体領域６０３ｃの抵抗率は２×１０−３Ωｃｍとした。
図１４（Ａ）に示すトランジスタは、下地絶縁膜６０１と、下地絶縁膜６０１に埋め込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁膜６０２と、半導体領域６０３ａ及び半導体領域６０３ｃと、それらに挟まれておりチャネル形成領域となる真性の半導体領域６０３ｂと、ゲート６０５と、を有する。計算において、ゲート６０５の幅は３３ｎｍとした。
ゲート６０５と半導体領域６０３ｂの間には、ゲート絶縁膜６０４を有し、また、ゲート６０５の両側面には側壁絶縁物６０６ａ及び側壁絶縁物６０６ｂ、ゲート６０５の上部には、ゲート６０５と他の配線との短絡を防止するための絶縁膜６０７を有する。側壁絶縁物の幅は５ｎｍとした。また、半導体領域６０３ａ及び半導体領域６０３ｃに接して、ソース６０８ａ及びドレイン６０８ｂを有する。なお、このトランジスタにおけるチャネル幅を４０ｎｍとする。
図１４（Ｂ）に示すトランジスタは、下地絶縁膜６０１と、酸化アルミニウムよりなる埋め込み絶縁膜６０２と、半導体領域６０３ａ及び半導体領域６０３ｃと、それらに挟まれておりチャネル形成領域となる真性の半導体領域６０３ｂと、ゲート絶縁膜６０４と、ゲート６０５と、側壁絶縁物６０６ａ及び側壁絶縁物６０６ｂと、絶縁膜６０７と、ソース６０８ａ及びドレイン６０８ｂと、を有する。
図１４（Ａ）に示すトランジスタと図１４（Ｂ）に示すトランジスタは、側壁絶縁物６０６ａ及び側壁絶縁物６０６ｂ直下の半導体領域の導電型が異なる。
側壁絶縁物６０６ａ及び側壁絶縁物６０６ｂ直下の半導体領域は、図１４（Ａ）に示すトランジスタではｎ＋の導電型を呈する領域であるが、図１４（Ｂ）に示すトランジスタでは真性の半導体領域である。すなわち、図１４（Ｂ）に示すトランジスタでは、半導体領域６０３ａ（半導体領域６０３ｃ）とゲート６０５が重ならない領域の幅がＬｏｆｆだけある。この領域をオフセット領域といい、その幅Ｌｏｆｆをオフセット長という。オフセット長は、側壁絶縁物６０６ａ（側壁絶縁物６０６ｂ）の幅と同じである。
その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバイスシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図１１は、図１４（Ａ）に示される構造のトランジスタのドレイン電流（Ｉｄ、実線）及び移動度（μ、点線）のゲート電圧（Ｖｇ：ソースを基準としたゲートとの電位差）依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧（Ｖｄ：ソースを基準としたドレインとの電位差）を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。
ゲート絶縁膜の厚さは、図１１（Ａ）では１５ｎｍとしており、図１１（Ｂ）では１０ｎｍとしており、図１１（Ｃ）は５ｎｍとしている。ゲート絶縁膜が薄くなるほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、移動度μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。
図１２は、図１４（Ｂ）に示すトランジスタで、オフセット長Ｌｏｆｆを５ｎｍとしたときのドレイン電流Ｉｄ（実線）及び移動度μ（点線）のゲート電圧Ｖｇ依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。ゲート絶縁膜の厚さは、図１２（Ａ）では１５ｎｍとしており、図１２（Ｂ）では１０ｎｍとしており、図１２（Ｃ）は５ｎｍとしている。
図１３は、図１４（Ｂ）に示すトランジスタで、オフセット長Ｌｏｆｆを１５ｎｍとしたもののドレイン電流Ｉｄ（実線）及び移動度μ（点線）のゲート電圧依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を＋０．１Ｖとして計算したものである。ゲート絶縁膜の厚さは、図１３（Ａ）では１５ｎｍとしており、図１３（Ｂ）では１０ｎｍとしており、図１３（Ｃ）は５ｎｍとしている。
いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピーク値やオン電流には目立った変化が無い。
なお、移動度μのピークは、図１１では８０ｃｍ２／Ｖｓ程度であるが、図１２では６０ｃｍ２／Ｖｓ程度、図１３では４０ｃｍ２／Ｖｓ程度と、オフセット長Ｌｏｆｆが増加するほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流はオフセット長Ｌｏｆｆの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである。
以上説明したように、酸化物半導体を用いた酸化物半導体トランジスタは非常に高い移動度とすることができる。
なお、ここで、酸化物半導体トランジスタとして説明したトランジスタは一例であり、酸化物半導体トランジスタはこれに限定されず、様々な形態とすることができる。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とするトランジスタは、該酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸化物半導体膜を形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組成比で５ａｔｏｍｉｃ％以上含まれる元素をいう。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱することで、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。
例えば、図１５（Ａ）〜（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎを主成分とし、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍである酸化物半導体膜と、厚さ１００ｎｍのゲート絶縁膜を用いたトランジスタの特性である。なお、Ｖｄは１０Ｖとした。
図１５（Ａ）は基板を意図的に加熱せずにスパッタリング法でＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移動度は１８．８ｃｍ２／Ｖｓｅｃが得られている。一方、基板を意図的に加熱してＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させることが可能となる。図１５（Ｂ）は基板を２００℃に加熱してＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度は３２．２ｃｍ２／Ｖｓｅｃが得られている。
電界効果移動度は、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成した後に熱処理をすることによって、さらに高めることができる。図１５（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を２００℃でスパッタリング成膜した後、６５０℃で熱処理をしたときのトランジスタ特性を示す。このとき電界効果移動度は３４．５ｃｍ２／Ｖｓｅｃが得られている。
基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り込まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、酸化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のように電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるためとも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には１００ｃｍ２／Ｖｓｅｃを超える電界効果移動度を実現することも可能になると推定される。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該酸化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時にまたはその後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再結晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。
基板を意図的に加熱して成膜すること及び／または成膜後に熱処理することの効果は、電界効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与している。基板を意図的に加熱しないで形成されたＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてしまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトランジスタがノーマリ・オフとなる方向に動き、このような傾向は図１５（Ａ）と図１５（Ｂ）の対比からも確認することができる。
なお、しきい値電圧はＩｎ、Ｓｎ及びＺｎの比率を変えることによっても制御することが可能であり、組成比としてＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることでトランジスタのノーマリ・オフ化を期待することができる。また、ターゲットの組成比をＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることで結晶性の高い酸化物半導体膜を得ることができる。
意図的な基板加熱温度若しくは熱処理温度は、１５０℃以上、好ましくは２００℃以上、より好ましくは４００℃以上であり、より高温で成膜し或いは熱処理することでトランジスタのノーマリ・オフ化を図ることが可能となる。
また、意図的に基板を加熱した成膜及び／または成膜後に熱処理をすることで、ゲートバイアス・ストレスに対する安定性を高めることができる。例えば、２ＭＶ／ｃｍ、１５０℃、１時間印加の条件において、ドリフトがそれぞれ±１．５Ｖ未満、好ましくは１．０Ｖ未満を得ることができる。
実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６５０℃の加熱処理を行った試料２のトランジスタに対してＢＴ試験を行った。
まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を行った。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁膜に印加される電界強度が２ＭＶ／ｃｍとなるようにＶｇに２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをプラスＢＴ試験と呼ぶ。
同様に、まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を行った。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁膜に印加される電界強度が−２ＭＶ／ｃｍとなるようにＶｇに−２０Ｖを印加し、そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをマイナスＢＴ試験と呼ぶ。
試料１のプラスＢＴ試験の結果を図１６（Ａ）に、マイナスＢＴ試験の結果を図１６（Ｂ）に示す。また、試料２のプラスＢＴ試験の結果を図１７（Ａ）に、マイナスＢＴ試験の結果を図１７（Ｂ）に示す。
試料１のプラスＢＴ試験及びマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ１．８０Ｖ及び−０．４２Ｖであった。また、試料２のプラスＢＴ試験及びマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ０．７９Ｖ及び０．７６Ｖであった。
試料１及び試料２のいずれも、ＢＴ試験前後におけるしきい値電圧の変動が小さく、信頼性が高いことがわかる。
熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、または減圧下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・脱水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めることができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜に注入する方法を適用しても良い。
酸化物半導体中及び積層される膜との界面には、酸素欠損による欠陥が生成されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、定常的に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素は主に格子間に存在する酸素であり、その酸素濃度は１×１０１６ａｔｏｍｓ／ｃｍ３以上２×１０２０ａｔｏｍｓ／ｃｍ３以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませることができる。
また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることで、より安定な酸化物半導体膜を得ることができる。例えば、組成比Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化物半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でハローパタンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させることができる。熱処理温度は任意であるが、例えば６５０℃の熱処理を行うことで、Ｘ線回折により明確な回折ピークを観測することができる。
実際に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜のＸＲＤ分析を行った。ＸＲＤ分析には、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎｅ法で測定した。
ＸＲＤ分析を行った試料として、試料Ａ及び試料Ｂを用意した。以下に試料Ａ及び試料Ｂの作製方法を説明する。
脱水素化処理済みの石英基板上にＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を１００ｎｍの厚さで成膜した。
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜は、スパッタリング装置を用い、酸素雰囲気で電力を１００Ｗ（ＤＣ）として成膜した。ターゲットは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いた。なお、成膜時の基板加熱温度は２００℃とした。このようにして作製した試料を試料Ａとした。
次に、試料Ａと同様の方法で作製した試料に対し加熱処理を６５０℃の温度で行った。加熱処理は、はじめに窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気でさらに１時間の加熱処理を行っている。このようにして作製した試料を試料Ｂとした。
図２０に試料Ａ及び試料ＢのＸＲＤスペクトルを示す。試料Ａでは、結晶由来のピークが観測されなかったが、試料Ｂでは、２θが３５ｄｅｇ近傍及び３７ｄｅｇ〜３８ｄｅｇに結晶由来のピークが観測された。
このように、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は成膜時に意図的に加熱すること及び／または成膜後に熱処理することによりトランジスタの特性を向上させることができる。
この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物半導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それによってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化されることによりオフ電流を１ａＡ／μｍ以下にすることができる。ここで、上記オフ電流値の単位は、チャネル幅１μｍあたりの電流値を示す。
図２１に、トランジスタのオフ電流と測定時の基板温度（絶対温度）の逆数との関係を示す。ここでは、簡単のため測定時の基板温度の逆数に１０００を掛けた数値（１０００／Ｔ）を横軸としている。
具体的には、図２１に示すように、基板温度が１２５℃の場合には０．１ａＡ／μｍ（１×１０−１９Ａ／μｍ）以下、８５℃の場合には１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下であった。電流値の対数が温度の逆数に比例することから、室温（２７℃）の場合には０．１ｚＡ／μｍ（１×１０−２２Ａ／μｍ）以下であると予想される。従って、オフ電流を１２５℃において１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下に、８５℃において１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下に、室温において１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下にすることができる。
もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外部からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図ることが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−７０℃以下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は熱処理によって膜中の水分を除去することができるが、Ｉｎ、Ｇａ、Ｚｎを主成分とする酸化物半導体と比べて水分の放出温度が高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。
また、酸化物半導体膜成膜後に６５０℃の加熱処理を行った試料のトランジスタにおいて、基板温度と電気的特性の関係について評価した。
測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖが０μｍ、ｄＷが０μｍである。なお、Ｖｄは１０Ｖとした。なお、基板温度は−４０℃、−２５℃、２５℃、７５℃、１２５℃及び１５０℃で行った。ここで、トランジスタにおいて、ゲート電極と一対の電極との重畳する幅をＬｏｖと呼び、酸化物半導体膜に対する一対の電極のはみ出しをｄＷと呼ぶ。
図１８に、Ｉｄ（実線）及び電界効果移動度（点線）のＶｇ依存性を示す。また、図１９（Ａ）に基板温度としきい値電圧の関係を、図１９（Ｂ）に基板温度と電界効果移動度の関係を示す。
図１９（Ａ）より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、その範囲は−４０℃〜１５０℃で１．０９Ｖ〜−０．２３Ｖであった。
また、図１９（Ｂ）より、基板温度が高いほど電界効果移動度が低くなることがわかる。なお、その範囲は−４０℃〜１５０℃で３６ｃｍ２／Ｖｓ〜３２ｃｍ２／Ｖｓであった。従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。
上記のようなＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とするトランジスタによれば、オフ電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度を３０ｃｍ２／Ｖｓｅｃ以上、好ましくは４０ｃｍ２／Ｖｓｅｃ以上、より好ましくは６０ｃｍ２／Ｖｓｅｃ以上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。例えば、Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのＦＥＴで、ゲート電圧２．７Ｖ、ドレイン電圧１．０Ｖのとき１２μＡ以上のオン電流を流すことができる。またトランジスタの動作に求められる温度範囲においても、十分な電気的特性を確保することができる。
１００ イメージセンサ
１０２ 第１のシフトレジスタ
１０４ 第２のシフトレジスタ
１０６ 読み出し回路
１０８ 画素アレイ
１１０ 画素
２００ フォトダイオード
２０２ 第１の容量素子
２０４ 第２の容量素子
２０６ 第１のトランジスタ
２０８ 第２のトランジスタ
２１０ 第３のトランジスタ
２１２ データ保持部
２２０ 第１の配線
２２２ 第２の配線
２２４ 第３の配線
２２６ 第４の配線
２２８ 第５の配線
２３０ 第６の配線
２３２ 第７の配線
２３４ 第８の配線
３１１ 期間
３１２ 期間
３１３ 期間
３１４ 期間
３１５ 期間
３１６ 期間
４００ 第４のトランジスタ
５００ ｐチャネル型トランジスタ及びｎチャネル型トランジスタが設けられた半導体基板
５０１ 高濃度不純物領域
５０２ 低濃度不純物領域
５０３ ゲート絶縁膜
５０４ ゲート電極
５０５ 層間絶縁膜
５１０ 酸化物半導体層にチャネル形成領域を有するトランジスタ
５１１ 酸化物半導体層
５１２ａ ソース電極
５１２ｂ ドレイン電極
５１３ ゲート絶縁膜
５１４ａ 電極
５１４ｂ ゲート電極
６０１ 下地絶縁膜
６０２ 埋め込み絶縁膜
６０３ａ 半導体領域
６０３ｂ 半導体領域
６０３ｃ 半導体領域
６０４ ゲート絶縁膜
６０５ ゲート
６０６ａ 側壁絶縁物
６０６ｂ 側壁絶縁物
６０７ 絶縁膜
６０８ａ ソース
６０８ｂ ドレイン

Claims (4)

  1. 第１の動作を行った後に、第２の動作を繰り返し行うことができるイメージセンサであって、
    第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、容量素子と、フォトダイオードと、を有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記容量素子の第１の電極は、前記フォトダイオードと電気的に接続され、
    前記容量素子の第２の電極は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第３のトランジスタは、酸化物半導体層を有し、
    前記酸化物半導体層は、半導体基板上方に設けられており、
    前記第１の動作では、前記第３のトランジスタをオンにした状態で、前記容量素子の第１の電極の電位をリセットした後に、前記容量素子の第１の電極の電位を前記フォトダイオードへの受光強度に基づいて変化させ、
    前記第２の動作では、前記第３のトランジスタをオフにした状態で、前記容量素子の第１の電極の電位をリセットした後に、前記容量素子の第１の電極の電位を前記フォトダイオードへの受光強度に基づいて変化させることを特徴とするイメージセンサ。
  2. 第１の動作を行った後に、第２の動作を繰り返し行うことができるイメージセンサであって、
    第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、容量素子と、フォトダイオードと、を有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記フォトダイオードと電気的に接続され、
    前記容量素子の第１の電極は、前記第４のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記容量素子の第２の電極は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第３のトランジスタは、酸化物半導体層を有し、
    前記酸化物半導体層は、半導体基板上方に設けられており、
    前記第１の動作では、前記第３のトランジスタをオンにした状態で、前記容量素子の第１の電極の電位をリセットした後に、前記容量素子の第１の電極の電位を前記フォトダイオードへの受光強度に基づいて変化させ、
    前記第２の動作では、前記第３のトランジスタをオフにした状態で、前記容量素子の第１の電極の電位をリセットした後に、前記容量素子の第１の電極の電位を前記フォトダイオードへの受光強度に基づいて変化させることを特徴とするイメージセンサ。
  3. 請求項１又は請求項２において、
    前記半導体基板には、ｐチャネル型トランジスタ又はｎチャネル型トランジスタが設けられていることを特徴とするイメージセンサ。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記第１の動作を終了した後に前記フォトダイオードへの受光感度が急激に変化した場合には、再度前記第１の動作を行うことを特徴とするイメージセンサ。
JP2012152860A 2011-07-15 2012-07-06 イメージセンサ Expired - Fee Related JP6080408B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012152860A JP6080408B2 (ja) 2011-07-15 2012-07-06 イメージセンサ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011156229 2011-07-15
JP2011156229 2011-07-15
JP2012152860A JP6080408B2 (ja) 2011-07-15 2012-07-06 イメージセンサ

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2014105750A Division JP5827721B2 (ja) 2011-07-15 2014-05-22 イメージセンサ
JP2017005691A Division JP6441971B2 (ja) 2011-07-15 2017-01-17 イメージセンサ

Publications (3)

Publication Number Publication Date
JP2013042482A JP2013042482A (ja) 2013-02-28
JP2013042482A5 JP2013042482A5 (ja) 2015-08-13
JP6080408B2 true JP6080408B2 (ja) 2017-02-15

Family

ID=47518647

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2012152860A Expired - Fee Related JP6080408B2 (ja) 2011-07-15 2012-07-06 イメージセンサ
JP2014105750A Expired - Fee Related JP5827721B2 (ja) 2011-07-15 2014-05-22 イメージセンサ
JP2017005691A Expired - Fee Related JP6441971B2 (ja) 2011-07-15 2017-01-17 イメージセンサ
JP2018219311A Active JP6753913B2 (ja) 2011-07-15 2018-11-22 半導体装置
JP2020139149A Withdrawn JP2020202579A (ja) 2011-07-15 2020-08-20 半導体装置
JP2022090609A Active JP7371167B2 (ja) 2011-07-15 2022-06-03 半導体装置

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2014105750A Expired - Fee Related JP5827721B2 (ja) 2011-07-15 2014-05-22 イメージセンサ
JP2017005691A Expired - Fee Related JP6441971B2 (ja) 2011-07-15 2017-01-17 イメージセンサ
JP2018219311A Active JP6753913B2 (ja) 2011-07-15 2018-11-22 半導体装置
JP2020139149A Withdrawn JP2020202579A (ja) 2011-07-15 2020-08-20 半導体装置
JP2022090609A Active JP7371167B2 (ja) 2011-07-15 2022-06-03 半導体装置

Country Status (4)

Country Link
US (4) US8836626B2 (ja)
JP (6) JP6080408B2 (ja)
KR (7) KR102030596B1 (ja)
TW (3) TWI597714B (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130120331A1 (en) * 2010-07-27 2013-05-16 Sharp Kabushiki Kaisha Display device
JP5763474B2 (ja) * 2010-08-27 2015-08-12 株式会社半導体エネルギー研究所 光センサ
US8836626B2 (en) * 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9200952B2 (en) 2011-07-15 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photodetector and an analog arithmetic circuit
JP6151530B2 (ja) 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
US9916793B2 (en) 2012-06-01 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the same
KR102038427B1 (ko) * 2012-09-28 2019-10-31 삼성전자 주식회사 온도별 전압 제어 방법 및 이를 지원하는 단말기
CN103280199B (zh) * 2013-04-19 2015-08-19 合肥京东方光电科技有限公司 一种消除关机残影的电路及阵列基板
US9379138B2 (en) 2013-07-19 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device with drive voltage dependent on external light intensity
US9674470B2 (en) * 2014-04-11 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and method for driving electronic device
JP6612056B2 (ja) 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
US11205669B2 (en) 2014-06-09 2021-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including photoelectric conversion element
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR102344782B1 (ko) * 2014-06-13 2021-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입력 장치 및 입출력 장치
JP6545541B2 (ja) 2014-06-25 2019-07-17 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
TWI700823B (zh) 2014-06-27 2020-08-01 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
JP2016029795A (ja) 2014-07-18 2016-03-03 株式会社半導体エネルギー研究所 半導体装置、撮像装置及び電子機器
JP6581825B2 (ja) 2014-07-18 2019-09-25 株式会社半導体エネルギー研究所 表示システム
JP6555956B2 (ja) 2014-07-31 2019-08-07 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
TWI529694B (zh) * 2014-08-19 2016-04-11 友達光電股份有限公司 面板驅動電路、液晶畫素資料的升壓電路及驅動其的方法
KR102388997B1 (ko) 2014-08-29 2022-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
JP6552336B2 (ja) 2014-08-29 2019-07-31 株式会社半導体エネルギー研究所 半導体装置
WO2016034983A1 (en) 2014-09-02 2016-03-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9848146B2 (en) * 2015-04-23 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10306168B2 (en) 2015-05-04 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, imaging system, and electronic device
JP6681780B2 (ja) 2015-05-07 2020-04-15 株式会社半導体エネルギー研究所 表示システムおよび電子機器
US11728356B2 (en) 2015-05-14 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
KR102553553B1 (ko) 2015-06-12 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 및 그 동작 방법 및 전자 기기
US9860465B2 (en) 2015-06-23 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9754980B2 (en) 2015-06-30 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
TWI713367B (zh) 2015-07-07 2020-12-11 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
US9876946B2 (en) 2015-08-03 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US10090344B2 (en) 2015-09-07 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for operating the same, module, and electronic device
US10896923B2 (en) 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
JP2017063420A (ja) 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 半導体装置
US10109667B2 (en) 2015-10-09 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, and electronic device
JP6796461B2 (ja) 2015-11-18 2020-12-09 株式会社半導体エネルギー研究所 半導体装置、コンピュータ及び電子機器
JP6904730B2 (ja) 2016-03-08 2021-07-21 株式会社半導体エネルギー研究所 撮像装置
KR20180123547A (ko) 2016-03-18 2018-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
US11217635B2 (en) 2017-04-28 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Imaging display device and electronic device
JP2019160866A (ja) * 2018-03-08 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
EP3832725A4 (en) * 2018-07-31 2021-08-25 Sony Semiconductor Solutions Corporation IMAGING ELEMENT AND IMAGING DEVICE
WO2020031031A1 (ja) * 2018-08-09 2020-02-13 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
KR102743552B1 (ko) 2019-06-04 2024-12-16 삼성전자주식회사 이미지 센싱 장치

Family Cites Families (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3484252B2 (ja) 1995-02-15 2004-01-06 日本放送協会 固体撮像デバイス
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
SE504047C2 (sv) * 1995-06-07 1996-10-28 Integrated Vision Prod Anordning för inläsning och behandling av bildinformation
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3413078B2 (ja) 1997-10-06 2003-06-03 キヤノン株式会社 光電変換装置と密着型イメージセンサ
JPH11284911A (ja) * 1998-03-31 1999-10-15 Toshiba Corp 固体撮像装置
JP2000022118A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 撮像装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6587146B1 (en) 1998-11-20 2003-07-01 Eastman Kodak Company Three transistor active pixel sensor architecture with correlated double sampling
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001308306A (ja) * 2000-04-21 2001-11-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4403687B2 (ja) * 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6753585B1 (en) * 2002-12-05 2004-06-22 National Semiconductor Corporation Vertical color photo-detector with increased sensitivity and compatible video interface
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005038908A (ja) * 2003-07-15 2005-02-10 Sony Corp 光電変換装置とその製造方法、並びに固体撮像素子
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
GB0320503D0 (en) * 2003-09-02 2003-10-01 Koninkl Philips Electronics Nv Active maxtrix display devices
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7534983B2 (en) 2004-11-05 2009-05-19 Sony Corporation Optical imaging device comparing image data at first and second time periods
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP2006165530A (ja) * 2004-11-10 2006-06-22 Canon Inc センサ及び非平面撮像装置
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US20060103749A1 (en) 2004-11-12 2006-05-18 Xinping He Image sensor and pixel that has switchable capacitance at the floating node
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7847847B2 (en) * 2005-01-27 2010-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for CMOS image sensor with a plurality of capacitors
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR100830583B1 (ko) * 2006-11-13 2008-05-22 삼성전자주식회사 듀얼 캡쳐가 가능한 씨모스 이미지 센서의 픽셀 회로 및그것의 구조
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5259132B2 (ja) * 2006-12-27 2013-08-07 三星ディスプレイ株式會社 周辺光感知回路及びこれを有する平板表示装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7642608B2 (en) 2007-03-09 2010-01-05 Aptina Imaging Corporation Dual isolation for image sensors
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009053477A (ja) * 2007-08-28 2009-03-12 Seiko Epson Corp 電気光学装置及び電子機器
EP2190185B1 (en) * 2007-09-05 2013-11-06 Tohoku University Solid-state image sensor
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2008177620A (ja) * 2008-04-11 2008-07-31 Fujifilm Corp 固体撮像装置
US8026960B2 (en) * 2008-04-29 2011-09-27 Xerox Corporation Image sensor and associated readout system
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US8427464B2 (en) * 2008-07-16 2013-04-23 Sharp Kabushiki Kaisha Display device
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR100975870B1 (ko) * 2008-10-17 2010-08-13 삼성모바일디스플레이주식회사 광 센싱 회로, 이의 구동 방법 및 광 센싱 회로를 포함하는터치 패널
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
US8089036B2 (en) 2009-04-30 2012-01-03 Omnivision Technologies, Inc. Image sensor with global shutter and in pixel storage transistor
KR101074795B1 (ko) * 2009-07-03 2011-10-19 삼성모바일디스플레이주식회사 광 센싱 회로, 이를 포함하는 터치 패널, 및 광 센싱 회로의 구동 방법
KR20110037220A (ko) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR101824123B1 (ko) 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101605984B1 (ko) 2009-11-06 2016-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101727469B1 (ko) 2009-11-06 2017-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101913111B1 (ko) * 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120099483A (ko) 2010-01-15 2012-09-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 구동하는 방법
WO2011099336A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101832119B1 (ko) 2010-02-19 2018-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011111549A1 (en) 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101769970B1 (ko) 2010-03-12 2017-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101770550B1 (ko) 2010-03-12 2017-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법
JP5749975B2 (ja) 2010-05-28 2015-07-15 株式会社半導体エネルギー研究所 光検出装置、及び、タッチパネル
JP5797471B2 (ja) 2010-06-16 2015-10-21 株式会社半導体エネルギー研究所 入出力装置
JP5823740B2 (ja) 2010-06-16 2015-11-25 株式会社半導体エネルギー研究所 入出力装置
JP5771079B2 (ja) 2010-07-01 2015-08-26 株式会社半導体エネルギー研究所 撮像装置
US8605059B2 (en) 2010-07-02 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Input/output device and driving method thereof
US8803164B2 (en) 2010-08-06 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Solid-state image sensing device and semiconductor display device
US9343480B2 (en) 2010-08-16 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5763474B2 (ja) 2010-08-27 2015-08-12 株式会社半導体エネルギー研究所 光センサ
JP6081694B2 (ja) 2010-10-07 2017-02-15 株式会社半導体エネルギー研究所 光検出装置
US8836626B2 (en) * 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same

Also Published As

Publication number Publication date
KR102083410B1 (ko) 2020-03-02
US20170317120A1 (en) 2017-11-02
US9659983B2 (en) 2017-05-23
KR20190118147A (ko) 2019-10-17
KR102493049B1 (ko) 2023-01-27
KR20210068360A (ko) 2021-06-09
TWI574248B (zh) 2017-03-11
TW201810237A (zh) 2018-03-16
KR20130009627A (ko) 2013-01-23
JP7371167B2 (ja) 2023-10-30
KR20200084851A (ko) 2020-07-13
JP2022118032A (ja) 2022-08-12
JP5827721B2 (ja) 2015-12-02
US8836626B2 (en) 2014-09-16
JP2013042482A (ja) 2013-02-28
KR20230019180A (ko) 2023-02-07
KR102132318B1 (ko) 2020-07-09
JP2017073572A (ja) 2017-04-13
US10304878B2 (en) 2019-05-28
TWI597714B (zh) 2017-09-01
KR102556827B1 (ko) 2023-07-17
TWI631549B (zh) 2018-08-01
KR20200022413A (ko) 2020-03-03
US20150340392A1 (en) 2015-11-26
JP6753913B2 (ja) 2020-09-09
US20130016035A1 (en) 2013-01-17
KR20210130682A (ko) 2021-11-01
JP2020202579A (ja) 2020-12-17
US20140361296A1 (en) 2014-12-11
TW201717187A (zh) 2017-05-16
JP2019068435A (ja) 2019-04-25
KR102030596B1 (ko) 2019-10-10
KR102319771B1 (ko) 2021-10-29
TW201306017A (zh) 2013-02-01
JP6441971B2 (ja) 2018-12-19
KR102262921B1 (ko) 2021-06-08
US9111824B2 (en) 2015-08-18
JP2014195310A (ja) 2014-10-09

Similar Documents

Publication Publication Date Title
KR102556827B1 (ko) 반도체 장치 및 그 구동 방법
JP5886128B2 (ja) 半導体装置
JP6243959B2 (ja) 半導体装置
JP5886127B2 (ja) 半導体装置
JP6076616B2 (ja) 半導体装置
JP5936908B2 (ja) パリティビット出力回路およびパリティチェック回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170117

R150 Certificate of patent or registration of utility model

Ref document number: 6080408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees