JP6076097B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6076097B2
JP6076097B2 JP2013002202A JP2013002202A JP6076097B2 JP 6076097 B2 JP6076097 B2 JP 6076097B2 JP 2013002202 A JP2013002202 A JP 2013002202A JP 2013002202 A JP2013002202 A JP 2013002202A JP 6076097 B2 JP6076097 B2 JP 6076097B2
Authority
JP
Japan
Prior art keywords
transistor
fin
oxide semiconductor
film
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013002202A
Other languages
English (en)
Other versions
JP2013165260A5 (ja
JP2013165260A (ja
Inventor
耕生 野田
耕生 野田
佑太 遠藤
佑太 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013002202A priority Critical patent/JP6076097B2/ja
Publication of JP2013165260A publication Critical patent/JP2013165260A/ja
Publication of JP2013165260A5 publication Critical patent/JP2013165260A5/ja
Application granted granted Critical
Publication of JP6076097B2 publication Critical patent/JP6076097B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Description

本発明の一態様は、半導体装置および半導体装置の作製方法に関する。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタともいう）を構成する技術が注目されている。
例えば、特許文献１にはトランジスタのチャネル形成領域に、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物半導体を用いたトランジスタが開示されている。酸化物半導体はバンドギャップが広く、酸化物半導体をチャネル形成領域に用いたトランジスタは非晶質シリコンを用いたトランジスタと比較して、電界効果移動度を高くできる、オフ電流を低くできる等の多くの利点がある。
ところで、半導体装置の動作の高速化、低消費電力化、高集積化を達成するためにはトランジスタの微細化が必須である。
しかし、トランジスタの微細化に伴って、チャネル幅も縮小されるため、オン電流が低下してしまう。これらの問題に対し、フィンのように形成された単結晶シリコンを包み込むようにゲート電極を形成することでチャネル形成領域が三次元構造を有するフィン型トランジスタが開発されている。
フィン型トランジスタでは、単結晶シリコンの上面だけでなく両側面にもゲート電極を設け、チャネル形成領域としている。これによりトランジスタを微細化して半導体装置を高集積化した場合でも、トランジスタのオン電流を高めることが可能となる。
特開２００６−１６５５２８号公報
しかしながら、酸化物半導体をフィンのように形成して一部をチャネル形成領域とし、フィン型トランジスタに適用する場合、いくつかの重大な技術的問題が懸念される。
そこで本発明の一態様は、酸化物半導体をチャネル形成領域に用いたトランジスタを微細化することを目的の一とする。また、微細化しても電気特性に優れ、かつ信頼性が高い酸化物半導体トランジスタを提供することを目的の一とする。
上記の目的を解決するために本発明の一態様は、絶縁体をフィン型に形成して、それを乗り越えるように酸化物半導体の薄膜を設けることとした。
本明細書等において、フィンとは、基板平面に対して隆起した部分をいう。例えばフィン型の絶縁体の断面は、長方形、半円または逆さＵ字状等になる。また本明細書等において、「乗り越える」と記載した場合、覆う、跨ぐ、または横切ると言い換えてもよい。
本発明の一態様は、絶縁表面上の、フィン型の絶縁体と、絶縁表面およびフィン型の絶縁体と接し、フィン型の絶縁体を乗り越えるように設けられた酸化物半導体膜と、酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜上で、酸化物半導体膜と重畳し、フィン型の絶縁体を乗り越えるように設けられているゲート電極と、を有し、フィン型の絶縁体の一方向において、ゲート電極は酸化物半導体膜より長く、また酸化物半導体膜はフィン型の絶縁体より長い、半導体装置である。
また、前述の一方向と直交する方向において、フィン型の絶縁体はゲート電極より長く、フィン型の絶縁体は酸化物半導体膜より長くしてもよい。または、前述の一方向と直交する方向において、フィン型の絶縁体はゲート電極より長く、酸化物半導体膜はフィン型の絶縁体より長くしてもよい。
酸化物半導体をフィン型トランジスタに適用する場合に懸念される問題の一つとして、チャネル形成領域となる酸化物半導体層の厚さが、通常の薄膜トランジスタ、即ち、チャンネル形成領域が二次元平面に限られている場合と比較してはるかに大きくなるため、酸化物半導体層中の酸素欠損を補償させることが難しくなることが挙げられる。
酸化物半導体膜を酸素放出可能な絶縁膜と接して形成することで、絶縁膜から放出された酸素により、酸化物半導体膜中の酸素欠損を補償させることができる。特に酸化物半導体が薄膜の場合は、酸化物半導体中の酸素の拡散係数が小さくとも、絶縁膜から十分に酸素を供給することができる。
しかしフィン型トランジスタの場合は、酸化物半導体層の厚さが大きくなるため、絶縁膜から十分に酸素が供給されない恐れがある。酸素が十分に供給されず、酸素欠損が残ったままの酸化物半導体をチャネル領域に用いると、トランジスタのオフ電流が増大する恐れがある。
そこで、本発明の一態様のフィン型の絶縁体は、過剰酸素を含む絶縁体であることが好ましい。
また、絶縁表面は、フィン型の絶縁体よりも酸素の拡散係数が小さい絶縁体の表面であることが好ましい。また、フィン型の絶縁体は、フィン型の絶縁体の上面と側面の間に曲面を有することが好ましい。
また、酸化物半導体をフィン型トランジスタに適用する場合に懸念される問題の他の一つとして、酸化物半導体層の厚さが通常の薄膜トランジスタと比較して大きく、また、チャンネル形成領域が三次元構造を有しているなるため、不純物をドーピングして均一に抵抗値を下げることが難しくなることが挙げられる。
薄膜トランジスタの半導体中に形成されるソース領域およびドレイン領域の抵抗値を下げる手法として、半導体に不純物をドーピングする方法がある。
しかしフィン型酸化物半導体トランジスタのＳ値（サブスレッショルドスイング値）を小さくするためにソース領域およびドレイン領域に不純物をドーピングする場合、ドーピングによる不純物は表面に偏在しやすいため、酸化物半導体の深さ方向に均一に抵抗を低下させるのが難しい。
また、フィン型の絶縁体は、高さ（Ｈ）とチャネル長と垂直な方向の長さ、即ち幅（Ｗ）の比Ｈ／Ｗが、０．５以上であることが好ましい。
また、本発明の別の一態様は、絶縁表面上に、フィン型の絶縁体を形成し、絶縁表面の上面、ならびにフィン型の絶縁体の上面および側面と接する、酸化物半導体膜を形成し、酸化物半導体膜上に、ゲート絶縁膜を形成し、ゲート絶縁膜上に、酸化物半導体膜と重畳し、フィン型の絶縁体の上面および側面と重畳するゲート電極を形成する、半導体装置の作製方法である。
また、絶縁表面上に、フィン型の絶縁体を形成した後、フィン型の絶縁体に対して加酸素化処理を行うことで、フィン型の絶縁体に対して酸素を供給すると共に、フィン型の絶縁体の上面と側面の間に曲面を有した形状に加工することが好ましい。
本発明の一態様により、酸化物半導体をチャネル形成領域に用いたトランジスタを微細化することができる。また、微細化した場合でも電気特性に優れ、かつ信頼性が高い酸化物半導体トランジスタを提供することができる。
トランジスタの一例を示す斜視図、上面図および断面図。 トランジスタの一例を示す斜視図、上面図および断面図。 トランジスタの一例を示す斜視図、上面図および断面図。 トランジスタの一例を示す斜視図、上面図および断面図。 トランジスタの一例を示す上面図および断面図。 トランジスタの一例を示す上面図および断面図。 トランジスタの一例を示す上面図および断面図。 トランジスタの一例を示す上面図および断面図。 トランジスタの作製工程の一例を示す断面図。 トランジスタの作製工程の一例を示す断面図。 トランジスタの作製工程の一例を示す断面図。 半導体装置の一例を示す断面図及び回路図。 半導体装置の一例を示す回路図および概念図。 半導体装置の一例を示す断面図及び回路図。 電子機器の例を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
本明細書において、トランジスタのソースとドレインは、一方をドレインと呼ぶとき他方をソースとする。すなわち、電位の高低によってそれらを区別しない。したがって、ソースとされている部分をドレインと読み替えることもできる。
なお、図面において、明示的にはソース電極層やドレイン電極層を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極層やドレイン電極層と表現することがある。つまり、本明細書において、ソース電極層やドレイン電極層との記載には、ソース領域やドレイン領域が含まれうる。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
（実施の形態１）
本実施の形態では、本発明の一態様に係るトランジスタの例について、図１乃至図４を用いて説明する。
図１（Ａ）は本発明の一態様に係るトランジスタの一例である、トランジスタ２０１の斜視図である。図１（Ｂ）はトランジスタ２０１の上面図である。図１（Ｃ）は図１（Ａ）および（Ｂ）の一点鎖線Ａ−Ｂに対応する断面図である。図１（Ｄ）は図１（Ａ）および（Ｂ）の一点鎖線Ｃ−Ｄに対応する断面図である。
トランジスタ２０１は、基板１００上の絶縁膜１０２と、絶縁膜１０２上のフィン型の絶縁体１０４と、絶縁膜１０２およびフィン型の絶縁体１０４に接し、フィン型の絶縁体１０４を乗り越えるように設けられた酸化物半導体膜１０６を有する。さらに酸化物半導体膜１０６上のゲート絶縁膜１０８と、ゲート絶縁膜１０８上で酸化物半導体膜１０６と重畳し、フィン型の絶縁体１０４を図中に矢印Ｘで示す方向（即ち、チャネル長方向に対して垂直な方向）に乗り越えるように設けられたゲート電極１１０を有する。また図中に矢印Ｘで示す方向において、ゲート電極１１０は酸化物半導体膜１０６より長く、また酸化物半導体膜１０６はフィン型の絶縁体１０４より長い。また矢印Ｘと直交する矢印Ｙで示す方向（即ち、チャネル長方向）において、フィン型の絶縁体１０４はゲート電極１１０より長く、フィン型の絶縁体１０４は酸化物半導体膜１０６より長い。
また酸化物半導体膜１０６は、チャネル形成領域１０６ａと、一対の低抵抗領域１０６ｂを有する。低抵抗領域１０６ｂは、トランジスタ２０１のソース領域およびドレイン領域として機能する。
なお、図１（Ａ）および図１（Ｂ）では簡単のため、トランジスタ２０１の一部（ゲート絶縁膜１０８、チャネル形成領域１０６ａ等）を省略している。
また図１（Ａ）、図１（Ｃ）および図１（Ｄ）ではフィン型の絶縁体１０４、酸化物半導体膜１０６、ゲート電極１１０等の端部に傾斜をつけてもよい。言い換えれば、フィン型の絶縁体１０４、酸化物半導体膜１０６、ゲート電極１１０等の端部はテーパー角を有してもよい。フィン型の絶縁体１０４、酸化物半導体膜１０６、ゲート電極１１０等の端部がテーパー角を有することで、これらに積層して形成される膜の段切れを防止することができる。
基板１００として使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもできる。また、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また基板１００として、可撓性基板を用いてもよい。
絶縁膜１０２としては、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウムなどの酸化物絶縁体、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁体、又はこれらの混合材料を用いて形成することができる。特にフィン型の絶縁体１０４よりも酸素の拡散係数が小さい膜が好ましい。中でも酸化アルミニウム膜は酸素の拡散係数が小さく、また水素、水分などの不純物に対して膜を透過させない遮断効果（ブロック効果）が高いため好ましい。また、これらの化合物を単層構造または２層以上の積層構造で形成して用いることができる。
なお、基板１００からの不純物の影響を無視できる場合は、絶縁膜１０２を形成しなくてもよい。
フィン型の絶縁体１０４には、過剰酸素を含む材料を用いる。過剰酸素を含む材料とは、化学量論的組成よりも酸素が多い材料をいう。具体的には、酸化シリコン、酸化ガリウム、酸化アルミニウム、酸化窒化シリコン、酸化窒化アルミニウム、等を用いることができる。また、多くの過剰酸素をフィン型の絶縁体１０４に含ませたい場合には、イオン注入法やイオンドーピング法やプラズマ処理によって酸素を添加する。
または、過剰酸素を含む材料とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、基板を５２０℃まで加熱した際の酸素原子に換算しての酸素の放出量が１．０×１０１８ｃｍ−３以上、または１．０×１０２０ｃｍ−３以上である材料をいう。
ここで、ＴＤＳ分析にて、酸素の放出量の測定方法について、以下に説明する。
ＴＤＳ分析したときの気体の放出量は、イオン強度の積分値に比例する。このため、測定したイオン強度の積分値と、標準試料の基準値との比により、気体の放出量を計算することができる。標準試料の基準値とは、所定の密度の原子を含む試料において、当該原子に相当するイオン強度の積分値に対する当該原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの全てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数式１）
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、例えば電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコンウェハを用いることで測定できる。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量について見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
または、過剰酸素を含む材料とは、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）にてｇ値が２．０１に信号が現れる材料をいう。
過剰酸素を含む材料の水素濃度が、７．２×１０２０ａｔｏｍｓ／ｃｍ３以上である場合には、トランジスタの初期特性のバラツキの増大、トランジスタの電気特性に関するチャネル長依存性の増大、さらにＢＴストレス試験などの外部環境によって大きく劣化するため、過剰酸素を含む材料の水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とする。即ち、酸化物半導体膜の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、且つ、過剰酸素を含む材料の水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とすることが好ましい。
過剰酸素を含む材料からなるフィン型の絶縁体１０４に接して薄膜の酸化物半導体膜１０６が設けられているため、厚いチャネル形成領域が要求される一般的なフィン型トランジスタと比較して、酸化物半導体膜１０６に十分に供給することができる。これにより、酸化物半導体膜１０６において化学量論的組成とほぼ一致するような状態、または化学量論的組成より酸素が多い状態とすることができる。例えば、酸化物半導体膜１０６がＩｎ−Ｇａ−Ｚｎ系酸化物である場合、化学量論的組成の一例はＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４［原子数比］であるため、酸素の原子数比が４以上含む状態となる。過剰酸素により酸化物半導体膜１０６中の酸素欠損を補償し、トランジスタの信頼性を向上させることができる。
さらにフィン型の絶縁体１０４を乗り越えるように酸化物半導体膜１０６およびゲート電極１１０が設けられているため、酸化物半導体膜１０６およびゲート電極１１０を平面状に設けた場合よりも、占有面積を増大させなくても、チャネル幅を大きくすることができる。さらに、フィン型の絶縁体１０４が設けられているためチャネル形成領域を薄く形成することができる。このため、チャネル形成領域が厚い一般的なフィン型トランジスタの場合よりも完全空乏化しやすい。そのためトランジスタのＳ値を小さくすることができ、またオフ電流を低減することができる。
またフィン型の絶縁体１０４は、図１（Ｄ）に示す高さ（Ｈ）と、チャネル長方向と垂直な方向の長さ、即ち幅（Ｗ）の比Ｈ／Ｗを、０．５以上とすることが好ましく、より好ましくは１以上、さらに好ましくは２以上とする。Ｗに対してＨを大きくすることで、トランジスタ２０１のチャネル幅をより大きくすることができ、トランジスタ２０１の占有面積をより縮小することができる。
酸化物半導体膜１０６としては、例えば、Ｉｎ−Ｍ−Ｚｎ系酸化物材料を用いればよい。ここで、金属元素Ｍは酸素との結合エネルギーがＩｎおよびＺｎよりも高い元素である。または、Ｉｎ−Ｍ−Ｚｎ系酸化物材料から酸素が脱離することを抑制する機能を有する元素である。金属元素Ｍの作用によって、酸化物半導体膜の酸素欠損の生成がある程度抑制される。そのため、酸素欠損に起因するトランジスタの電気特性の変動を低減することができ、信頼性の高いトランジスタを得ることができる。
金属元素Ｍは、具体的にはＡｌ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｇｅ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｓｎ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、ＴａまたはＷとすればよく、好ましくはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、ＣｅまたはＨｆとする。金属元素Ｍは、前述の元素から一種または二種以上選択すればよい。また、金属元素Ｍの代わりにＧａまたはＳｉを用いても構わない。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、インジウムを含む酸化物半導体は、これらに限られず、必要とするトランジスタの電気特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする電気特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である。
酸化物半導体膜１０６は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
好ましくは、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜時に、または成膜後に熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、以下の式にて定義される。
ここで指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ ＦｏｒｃｅＭｉｃｒｏｓｃｏｐｅ）にて測定可能である。
酸化物半導体膜１０６の膜厚は、１ｎｍ以上３０ｎｍ以下（特に５ｎｍ以上１０ｎｍ以下）とすることが好ましい。
ゲート絶縁膜１０８は、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。
また、ゲート絶縁膜１０８の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることで、ゲートリーク電流を低減できる。さらにゲート絶縁膜１０８は、単層構造としても良いし、積層構造としても良い。
また、ゲート絶縁膜１０８は、過剰酸素を含む絶縁層で構成されることが好ましい。ゲート絶縁膜１０８が酸素を過剰に含むことで、酸化物半導体膜１０６に酸素を供給することができる。
ゲート絶縁膜１０８の膜厚は、フィン型の絶縁体１０４の高さ（Ｈ）よりも小さいことが好ましい。より好ましくはＨの二分の一以下、さらに好ましくはＨの三分の一以下とする。ゲート絶縁膜１０８の膜厚をＨよりも小さくすることで、フィン型の絶縁体１０４の側面に接する部分の酸化物半導体膜１０６にも十分に電界をかけることができる。
ゲート電極１１０は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極１１０としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極１１０は、単層構造としてもよいし、積層構造としてもよい。
また、ゲート電極１１０は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いて形成してもよい。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート電極１１０として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物膜や、窒素を含むＩｎ−Ｓｎ系酸化物膜や、窒素を含むＩｎ−Ｇａ系酸化物膜や、窒素を含むＩｎ−Ｚｎ系酸化物膜や、窒素を含むＳｎ系酸化物膜や、窒素を含むＩｎ系酸化物膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、ゲート電極として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
なお、フィン型の絶縁体１０４を乗り越えるように設けられた酸化物半導体膜１０６は、フィン型の絶縁体１０４の段差を乗り越えるように設けられた酸化物半導体膜１０６と言い換えてもよい。同様にフィン型の絶縁体１０４の上面および側面と接する酸化物半導体膜１０６と言い換えてもよい。
さらに、フィン型の絶縁体１０４を乗り越えるように設けられたゲート電極１１０は、フィン型の絶縁体１０４の段差を乗り越えるように設けられたゲート電極１１０と言い換えても良い。同様にフィン型の絶縁体１０４の上面および側面と対向して設けられたゲート電極１１０と言い換えてもよい。同様にフィン型の絶縁体１０４の上面および側面と重畳するゲート電極１１０と言い換えてもよい。
上記構成のトランジスタ２０１とすることで、小面積でもオン特性の高いトランジスタとすることができる。また、酸化物半導体膜の酸素欠損を補償することで、信頼性の向上したトランジスタとすることができる。また、酸化物半導体をフィンのように形成して一部をチャネル形成領域とするよりも、酸化物半導体膜を十分薄く形成できるため、トランジスタのチャネル形成領域を完全空乏化しやすい。そのため、Ｓ値が低く、オフ電流の低いトランジスタとすることができる。
また、図１では１つのトランジスタ２０１を示したが、複数のトランジスタ２０１を連続して作製してもよい。たとえば複数のトランジスタ２０１のゲート電極１１０を同一の導電層で形成してもよい。または、あるトランジスタ２０１の一対の低抵抗領域１０６ｂを、隣り合うもう一つのトランジスタ２０１の低抵抗領域１０６ｂと兼ねて用いてもよい。
さらに、複数のトランジスタ２０１を積層させてもよい。たとえばあるトランジスタ２０１の上に層間膜を設け、層間膜の上にもう一つのトランジスタ２０１を形成してもよい。
図２（Ａ）は本発明の一態様に係るトランジスタの別の一例である、トランジスタ２０２の斜視図である。図２（Ｂ）はトランジスタ２０２の上面図である。図２（Ｃ）は図２（Ａ）および（Ｂ）の一点鎖線Ａ−Ｂに対応する断面図である。図２（Ｄ）は図２（Ａ）および（Ｂ）の一点鎖線Ｃ−Ｄに対応する断面図である。
図１のトランジスタ２０１と、図２のトランジスタ２０２の主な相違点は、フィン型の絶縁体１０４の上部の形状である。トランジスタ２０２のフィン型の絶縁体１０４は、上面と側面の間に曲面を有している。これはトランジスタ２０２のフィン型の絶縁体１０４は稜が曲線状である、断面形状が逆Ｕ字状または逆Ｖ字状である、上部側端が丸みを帯びている、または上部が角丸の直方体である等と言い換えることもできる。
フィン型の絶縁体１０４を、上面と側面の間に曲面を有した形状とすることで、酸化物半導体膜１０６、ゲート絶縁膜１０８およびゲート電極１１０の段切れを防止することができる。また、電界集中を抑制することができるため、トランジスタ２０２の劣化を抑制できる。
トランジスタ２０２の他の構成要素は、図１およびトランジスタ２０１の記載を参酌することができる。
図３（Ａ）は本発明の一態様に係るトランジスタの別の一例である、トランジスタ２０３の斜視図である。図３（Ｂ）はトランジスタ２０３の上面図である。図３（Ｃ）は図３（Ａ）および（Ｂ）の一点鎖線Ａ−Ｂに対応する断面図である。図３（Ｄ）は図３（Ａ）および（Ｂ）の一点鎖線Ｃ−Ｄに対応する断面図である。
図１のトランジスタ２０１と、図３のトランジスタ２０３の主な相違点は、フィン型の絶縁体１０４の矢印Ｙの方向の長さである。トランジスタ２０１のフィン型の絶縁体１０４は、酸化物半導体膜１０６よりも矢印Ｙの方向（即ち、チャンネル長方向）について長いのに対して、トランジスタ２０３のフィン型の絶縁体１０４は、酸化物半導体膜１０６よりも矢印Ｙの方向について短い。これは、トランジスタ２０３のフィン型の絶縁体１０４は、酸化物半導体膜１０６よりもチャネル長方向について短いと言い換えてもよい。さらにフィン型の絶縁体１０４を完全に覆うように酸化物半導体膜１０６が設けられていると言い換えてもよい。
このようなフィン型の絶縁体１０４とすることで、フィン型の絶縁体１０４から放出された酸素をより効果的に酸化物半導体膜１０６に供給することができる。
トランジスタ２０３の他の構成要素は、図１およびトランジスタ２０１の記載を参酌することができる。
図４（Ａ）は本発明の一態様に係るトランジスタの別の一例である、トランジスタ２０４の斜視図である。図４（Ｂ）はトランジスタ２０４の上面図である。図４（Ｃ）は図４（Ａ）および（Ｂ）の一点鎖線Ａ−Ｂに対応する断面図である。図４（Ｄ）は図４（Ａ）および（Ｂ）の一点鎖線Ｃ−Ｄに対応する断面図である。
図１のトランジスタ２０１と、図４のトランジスタ２０４の主な相違点は、フィン型の絶縁体１０４の上部の形状および矢印Ｙの方向の長さである。トランジスタ２０４のフィン型の絶縁体１０４は、上面と側面の間に曲面を有した形状となっている。さらにトランジスタ２０１のフィン型の絶縁体１０４は、酸化物半導体膜１０６よりも矢印Ｙの方向（即ち、チャンネル長方向）について長いのに対して、トランジスタ２０４のフィン型の絶縁体１０４は、酸化物半導体膜１０６よりも矢印Ｙの方向について短い。これは、トランジスタ２０４のフィン型の絶縁体１０４は、酸化物半導体膜１０６よりもチャネル長方向について短いと言い換えてもよい。さらにフィン型の絶縁体１０４を完全に覆うように酸化物半導体膜１０６が設けられていると言い換えてもよい。
このような形状のフィン型の絶縁体１０４とすることで、酸化物半導体膜１０６、ゲート絶縁膜１０８およびゲート電極１１０の段切れを防止することが容易となる。さらにフィン型の絶縁体１０４から放出された酸素をより効果的に酸化物半導体膜１０６に供給することができる。
トランジスタ２０４の他の構成要素は、図１およびトランジスタ２０１の記載を参酌することができる。
（実施の形態２）
本実施の形態では、本発明の一態様に係るトランジスタの別の一例について、図５乃至図８を用いて説明する。
図５（Ａ）は本発明の一態様に係るトランジスタの別の一例である、トランジスタ２０５の上面図である。図５（Ｂ）は図５（Ａ）の一点鎖線Ａ−Ｂに対応する断面図である。図５（Ｃ）は図５（Ａ）の一点鎖線Ｃ−Ｄに対応する断面図である。
トランジスタ２０５は、基板１００上の絶縁膜１０２と、絶縁膜１０２上のフィン型の絶縁体１０４と、絶縁膜１０２およびフィン型の絶縁体１０４に接し、フィン型の絶縁体１０４を乗り越えるように設けられた酸化物半導体膜１０６を有する。さらに酸化物半導体膜１０６上で電気的に接続されるソース電極またはドレイン電極１１２およびドレイン電極またはソース電極１１３を有する。さらに酸化物半導体膜１０６上のゲート絶縁膜１０８と、ゲート絶縁膜１０８上で酸化物半導体膜と重畳し、フィン型の絶縁体１０４を乗り越えるように設けられたゲート電極１１０を有する。
トランジスタ２０５ではゲート電極１１０がソース電極またはドレイン電極１１２およびドレイン電極またはソース電極１１３と重畳している。これによりソース抵抗およびドレイン抵抗を低減することができ、オン電流を大きくすることが可能となる。
なお、図５（Ａ）では簡単のため、トランジスタ２０５の一部（ゲート絶縁膜１０８、チャネル形成領域１０６ａ等）を省略している。
トランジスタ２０５の他の構成要素は、図１およびトランジスタ２０１の記載を参酌することができる。
図６（Ａ）は本発明の一態様に係るトランジスタの別の一例である、トランジスタ２０６の上面図である。図６（Ｂ）は図６（Ａ）の一点鎖線Ａ−Ｂに対応する断面図である。図６（Ｃ）は図６（Ａ）の一点鎖線Ｃ−Ｄに対応する断面図である。
図５のトランジスタ２０５と図６のトランジスタ２０６の主な相違点の一つは、ゲート電極１１０の形状である。トランジスタ２０６ではゲート電極１１０と、ソース電極またはドレイン電極１１２およびドレイン電極またはソース電極１１３は重畳していない。
またトランジスタ２０６の酸化物半導体膜１０６は、チャネル形成領域１０６ａを挟むように一対の低抵抗領域１０６ｃを有する。一対の低抵抗領域１０６ｃは、ゲート電極１１０、ソース電極またはドレイン電極１１２およびドレイン電極またはソース電極１１３をマスクとして、ゲート絶縁膜１０８を介して不純物を酸化物半導体膜１０６に添加することで形成することができる。なお図示しないが、酸化物半導体膜１０６は一対の低抵抗領域１０６ｃを有さなくてもよい。
ゲート電極１１０と、ソース電極またはドレイン電極１１２およびドレイン電極またはソース電極１１３は重畳せず、また一対の低抵抗領域１０６ｃを有する構造とすることで、チャネル形成領域１０６ａの端の電界集中を防ぎ、チャネル形成領域１０６ａがホットキャリアにより劣化することを防ぐことができる。そのためトランジスタ２０６の信頼性を向上させることができる。
トランジスタ２０６の他の構成要素は、図５およびトランジスタ２０５の記載を参酌することができる。
図７（Ａ）は本発明の一態様に係るトランジスタの別の一例である、トランジスタ２０７の上面図である。図７（Ｂ）は図７（Ａ）の一点鎖線Ａ−Ｂに対応する断面図である。図７（Ｃ）は図７（Ａ）の一点鎖線Ｃ−Ｄに対応する断面図である。
トランジスタ２０７は、基板１００上の絶縁膜１０２と、絶縁膜１０２上のフィン型の絶縁体１０４と、ソース電極またはドレイン電極１１２およびドレイン電極またはソース電極１１３を有する。さらに絶縁膜１０２およびフィン型の絶縁体１０４に接し、フィン型の絶縁体１０４を乗り越えるように設けられ、ソース電極またはドレイン電極１１２およびドレイン電極またはソース電極１１３上で電気的に接続された酸化物半導体膜１０６を有する。さらに酸化物半導体膜１０６上のゲート絶縁膜１０８と、ゲート絶縁膜１０８上で酸化物半導体膜１０６と重畳し、フィン型の絶縁体１０４を乗り越えるように設けられたゲート電極１１０を有する。
トランジスタ２０７ではゲート電極１１０がソース電極またはドレイン電極１１２およびドレイン電極またはソース電極１１３と重畳している。これにより酸化物半導体膜１０６の広い領域をチャネル形成領域とすることができ、オン電流を大きくすることが可能となる。
なお、図７（Ａ）では簡単のため、トランジスタ２０７の一部（ゲート絶縁膜１０８、チャネル形成領域１０６ａ等）を省略している。
トランジスタ２０７の他の構成要素は、図５およびトランジスタ２０５の記載を参酌することができる。
図８（Ａ）は本発明の一態様に係るトランジスタの別の一例である、トランジスタ２０８の上面図である。図８（Ｂ）は図８（Ａ）の一点鎖線Ａ−Ｂに対応する断面図である。図８（Ｃ）は図８（Ａ）の一点鎖線Ｃ−Ｄに対応する断面図である。
図７のトランジスタ２０７と図８のトランジスタ２０８の主な相違点の一つは、ゲート電極１１０の形状である。トランジスタ２０８ではゲート電極１１０と、ソース電極またはドレイン電極１１２およびドレイン電極またはソース電極１１３は重畳していない。
また酸化物半導体膜１０６は、チャネル形成領域１０６ａを挟むように一対の低抵抗領域１０６ｃを有していてもよい。一対の低抵抗領域１０６ｃは、ゲート電極１１０をマスクとして、ゲート絶縁膜１０８を介して不純物を酸化物半導体膜１０６に添加することで形成することができる。
ゲート電極１１０と、ソース電極またはドレイン電極１１２およびドレイン電極またはソース電極１１３は重畳せず、また一対の低抵抗領域１０６ｃを有する構造とすることで、チャネル形成領域１０６ａの端の電界集中を防ぎ、チャネル形成領域１０６ａがホットキャリアにより劣化することを防ぐことができる。そのためトランジスタ２０８の信頼性を向上させることができる。
トランジスタ２０８の他の構成要素は、図６およびトランジスタ２０６の記載を参酌することができる。
本実施の形態は、他の実施の形態と組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様に係るトランジスタの作製方法の例について、図９乃至図１１を用いて説明する。
まず、図１に示すトランジスタ２０１の作製方法について、図９および図１０を用いて説明する。図９および図１０では、左に図１（Ｂ）の一点鎖線Ａ−Ｂに対応する断面図、右に図１（Ｂ）の一点鎖線Ｃ−Ｄに対応する断面図を示す。
まず基板１００を用意する。可撓性を有する半導体装置を作製する場合は、可撓性基板上にトランジスタ２０１を直接作製してもよいし、他の作製基板にトランジスタ２０１を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板とトランジスタ２０１との間に剥離層を設けるとよい。
基板１００（又は基板１００及び絶縁膜１０２等）に熱処理を行ってもよい。例えば、高温のガスを用いて熱処理を行うＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置により、６５０℃、１分〜５分間、熱処理を行えばよい。なお、ＧＲＴＡにおける高温のガスには、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。また、電気炉により、５００℃、３０分〜１時間、熱処理を行ってもよい。
次に、基板１００上に絶縁膜１０２を形成する（図９（Ａ）参照）。絶縁膜１０２の膜厚は、１０ｎｍ以上３００ｎｍ以下とし、スパッタリング法、ＣＶＤ法、塗布法などで形成することができる。なお、基板１００からの不純物の影響を無視できる場合などは、絶縁膜１０２を形成しなくてもよい。
本実施の形態では、絶縁膜１０２として、スパッタリング法により膜厚５０ｎｍの酸化アルミニウム膜を形成することとする。
なお、基板１００および絶縁膜１０２に熱処理による脱水化又は脱水素化処理を行うことが好ましい。
熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。熱処理の温度は、絶縁膜１０２の成膜温度より高い方が、脱水化または脱水素化の効果が高いため好ましい。例えば、熱処理装置の一つである電気炉に基板を導入し、基板１００および絶縁膜１０２に対して減圧下４５０℃において１時間の熱処理を行う。なお本明細書において、減圧とは１０Ｐａ以下をいう。
なお、熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
例えば、熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
熱処理は、減圧下、窒素雰囲気下、又は希ガス雰囲気下で行えばよい。また、上記窒素、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、熱処理装置に導入する窒素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
次に、絶縁膜１０２上に絶縁層１０３を形成する（図９（Ｂ）参照）。絶縁層１０３の膜厚は、１０ｎｍ以上１０００ｎｍ以下とし、成膜ガスを用いたＣＶＤ法を用いることができる。ＣＶＤ法としては、ＬＰＣＶＤ法、プラズマＣＶＤ法などを用いることができ、また他の方法としては、スパッタリング法、塗布法なども用いることができる。
次に、絶縁層１０３をエッチングにより加工してフィン型の絶縁体１０４を形成する（図９（Ｃ）参照）。
次に、フィン型の絶縁体１０４に熱処理による脱水化又は脱水素化処理を行ってもよい。フィン型の絶縁体１０４に行う熱処理による脱水化又は脱水素化処理の方法は、基板１００および絶縁膜１０２に行う同処理を参酌することができる。
熱処理によって、フィン型の絶縁体１０４の脱水化または脱水素化を行うことができ、トランジスタの特性変動を引き起こす水素、又は水などの不純物が排除されたフィン型の絶縁体１０４を形成することができる。
また、フィン型の絶縁体１０４に形成する前の絶縁層１０３に、熱処理による脱水化又は脱水素化処理を行っても良い。
次に、絶縁膜１０２よびフィン型の絶縁体１０４上に、酸化物半導体膜１０５を形成する（図９（Ｄ）参照）。なお、本実施の形態では、酸化物半導体膜１０５は島状に形成される前の酸化物半導体膜であり、完成したトランジスタ２０１に含まれる酸化物半導体膜１０６は島状に形成された酸化物半導体膜である。
なお、酸化物半導体膜１０５は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
なお、本実施の形態において、酸化物半導体膜１０５として、ＡＣ電源装置を有するスパッタリング装置を用いたスパッタリング法を用い、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。本実施の形態において、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いる。なお、成膜条件は、酸素及びアルゴン雰囲気下（酸素流量比率５０％）、圧力０．６Ｐａ、電源電力５ｋＷ、基板温度１７０℃とする。この成膜条件での成膜速度は、１６ｎｍ／ｍｉｎである。
酸化物半導体膜１０５を、成膜する際に用いるスパッタリングガスは水素、水、水酸基を有する化合物、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板１００上に酸化物半導体膜１０５を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素（水素原子）、水（Ｈ２Ｏ）など水素（水素原子）を含む化合物（より好ましくは炭素原子を含む化合物も）等が効率的に排気されるため、当該成膜室で成膜した酸化物半導体膜１０５に含まれる不純物の濃度を低減できる。
また、フィン型の絶縁体１０４を大気に解放せずにフィン型の絶縁体１０４と酸化物半導体膜１０５を連続的に形成することが好ましい。フィン型の絶縁体１０４を大気に曝露せずにフィン型の絶縁体１０４と酸化物半導体膜１０５を連続して形成すると、フィン型の絶縁体１０４表面に水素や水分などの不純物が吸着することを防止することができる。
続いて、酸化物半導体膜１０５及びフィン型の絶縁体１０４に酸素添加処理を行い、酸素を過剰に含む酸化物半導体膜１０５及びフィン型の絶縁体１０４を形成することが好ましい。酸素添加処理を行うことにより、酸化物半導体膜１０５及びフィン型の絶縁体１０４中、および／又は該界面近傍に酸素を含有させることができる。
添加される酸素（酸素ラジカル、酸素原子、酸素分子、オゾン、酸素イオン（酸素分子イオン）、及び／又は酸素クラスタイオン）は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。また、イオン注入法にはガスクラスタイオンビームを用いてもよい。酸素の添加処理は、全面を一度に行ってもよいし、線状のイオンビーム等を用いて移動（スキャン）させ行ってもよい。
例えば、添加される酸素（酸素ラジカル、酸素原子、酸素分子、オゾン、酸素イオン（酸素分子イオン）、及び／又は酸素クラスタイオン）は、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし、又はオゾン発生装置により供給されてもよい。より具体的には、例えば、半導体装置に対してエッチング処理を行うための装置や、レジストマスクに対してアッシングを行うための装置などを用いて酸素を発生させ、酸化物半導体膜１０５及びフィン型の絶縁体１０４を処理することができる。
酸素添加処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素添加処理は、希ガス存在下で行ってもよい。
酸素添加処理は、例えば、イオン注入法で酸素イオンの注入を行う場合、ドーズ量を１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
酸化物半導体膜１０５と接するフィン型の絶縁体１０４が、酸素の供給源となる酸素を多く（過剰に）含むので、該フィン型の絶縁体１０４から酸化物半導体膜１０５へ酸素を供給することができる。
フィン型の絶縁体１０４から酸化物半導体膜１０５へ酸素を供給する方法としては、酸化物半導体膜１０５とフィン型の絶縁体１０４とを接した状態で熱処理を行う。熱処理によってフィン型の絶縁体１０４から酸化物半導体膜１０５への酸素の供給を効果的に行うことができる。
なお、フィン型の絶縁体１０４から酸化物半導体膜１０５への酸素の供給のための熱処理を、酸化物半導体膜１０５が島状に加工される前に行うことで、フィン型の絶縁体１０４に含まれる酸素が効果的に酸化物半導体膜１０５に供給されるため好ましい。
酸化物半導体膜１０５へ酸素を供給することにより、酸化物半導体膜１０５中の酸素欠損を補填することができる。
次に、酸化物半導体膜１０５をエッチングにより島状に加工して酸化物半導体膜１０６を形成する（図１０（Ａ）参照）。なお、酸化物半導体膜１０５のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜１０５のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法によるドライエッチングによってエッチング加工してもよい。
次に、酸化物半導体膜１０６上にゲート絶縁膜１０８を形成する（図１０（Ｂ）参照）。ゲート絶縁膜１０８の膜厚は０．５ｎｍ以上１００ｎｍ以下とする。ゲート絶縁膜１０８の形成方法は絶縁層１０３の形成方法を参酌することができる。
なお、ゲート絶縁膜１０８に熱処理による脱水化又は脱水素化処理を行うことが好ましい。熱処理によって、ゲート絶縁膜１０８の脱水化または脱水素化を行うことができ、トランジスタの特性変動を引き起こす水素、又は水などの不純物が排除されたゲート絶縁膜１０８を形成することができる。
ゲート絶縁膜１０８に行う熱処理による脱水化又は脱水素化処理の方法は、基板１００および絶縁膜１０２に行う同処理を参酌することができる。
ゲート絶縁膜１０８に熱処理による脱水化又は脱水素化処理を行ってから、さらに、ゲート絶縁膜１０８に酸素添加処理を行った後、熱処理を行ってゲート絶縁膜１０８から酸化物半導体膜１０６に酸素を供給することが好ましい。酸化物半導体膜１０６へ酸素を供給することにより、酸化物半導体膜１０６中の酸素欠損を補填することができる。
ゲート絶縁膜１０８に行う酸素添加処理および熱処理の方法は、フィン型の絶縁体１０４から酸化物半導体膜１０５に行う同処理を参酌することができる。
次に、ゲート絶縁膜１０８上に、フィン型の絶縁体１０４を乗り越えるようにゲート電極１１０を設ける（図１０（Ｃ）参照）。ゲート電極１１０は、ゲート絶縁膜１０８上に導電層を形成し、該導電層をエッチングにより加工することで形成することができる。
なお、ゲート絶縁膜１０８に行う酸素添加処理および熱処理は、ゲート電極１１０形成後に行っても良い。
次に、ゲート電極１１０をマスクとして酸化物半導体膜１０６にドーパントを導入し、酸化物半導体膜１０６に一対の低抵抗領域１０６ｂを形成する（図１０（Ｄ）参照）。図１０（Ｄ）図中の矢印はドーパントを示す。
ドーパントは、酸化物半導体膜１０６の導電率を変化させる不純物である。ドーパントとしては、１５族元素（代表的には窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。
ドーパントは、注入法により、他の膜（例えばゲート絶縁膜１０８）を通過して、酸化物半導体膜１０６に導入することができる。ドーパントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパントの単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。
ドーパントの導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜の膜厚を適宜設定して制御すればよい。たとえばドーパントのドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすることができる。
低抵抗領域におけるドーパントの濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
本実施の形態では、イオン注入法により酸化物半導体膜１０６に、リンイオンを注入することとする。またリンイオンの注入条件は加速電圧３０ｋＶ、ドーズ量を１．０×１０１５ｉｏｎｓ／ｃｍ２とする。
ドーパントを導入する際に、基板１００を加熱しながら行ってもよい。
なお、酸化物半導体膜１０６にドーパントを導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。
また、ドーパントの導入処理後、熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で熱処理を行ってもよい。またドーパント導入処理後の熱処理は、図１０（Ａ）および図１０（Ｂ）において行うことのできる酸素添加処理後の熱処理と兼ねて行ってもよい。
酸化物半導体膜１０６をＣＡＡＣ−ＯＳ膜とした場合、ドーパントの導入により、一部非晶質化する場合がある。この場合、ドーパントの導入後に加熱処理を行うことによって、酸化物半導体膜１０６の結晶性を回復することができる。
このようにして酸化物半導体膜１０６に、チャネル形成領域１０６ａを挟んだ一対の低抵抗領域１０６ｂを形成することができる。
次に、図２乃至図４に示すトランジスタ２０２乃至トランジスタ２０４の作製方法について、図１１を用いて説明する。
図１１（Ａ）では、左に図２（Ｂ）のトランジスタ２０２の一点鎖線Ａ−Ｂに対応する断面図を示し、右に一点鎖線Ｃ−Ｄに対応する断面図を示す。
トランジスタ２０１の作製方法と、トランジスタ２０２の作製方法の主な相違点は、トランジスタ２０２では、フィン型の絶縁体１０４の上面と側面の間に曲面を有した形状に形成している点である。
トランジスタ２０２の作製方法としてはまず、トランジスタ２０１と同様に、基板１００上に絶縁膜１０２、絶縁層１０３を形成し、絶縁層１０３をエッチングにより加工してフィン型の絶縁体１０４を形成する。
次に、フィン型の絶縁体１０４に酸素添加処理を行う。該酸素添加処理としては、酸素プラズマ処理、酸素イオンインプランテーション処理、酸素ドーピング処理、アッシング処理等により行うことができる。
酸素添加処理を行うことで、フィン型の絶縁体１０４の上面と側面の間に曲面を有した形状とすると共に、フィン型の絶縁体１０４に酸素を添加することができる。
フィン型の絶縁体１０４の上面と側面の間に曲面を有した形状とすることで、酸化物半導体膜１０６、ゲート絶縁膜１０８およびゲート電極１１０の段切れを防止することが容易となる。またフィン型の絶縁体１０４に酸素を添加することで、フィン型の絶縁体１０４から酸化物半導体膜１０５へ酸素を供給することができる。
トランジスタ２０２の他の要素の作製方法は、図９および図１０ならびにトランジスタ２０１の作製方法の記載を参酌することができる。
図１１（Ｂ）では、左に図３（Ｂ）のトランジスタ２０３の一点鎖線Ａ−Ｂに対応する断面図を示し、右に一点鎖線Ｃ−Ｄに対応する断面図を示す。
トランジスタ２０１の作製方法と、トランジスタ２０３の作製方法の主な相違点は、トランジスタ２０３では、フィン型の絶縁体１０４を、酸化物半導体膜１０６よりも矢印Ｙの方向（即ち、チャネル長方向）について短く形成している点である。
これはフィン型の絶縁体１０４を形成する際のマスクを変更することで、上記のような形状に絶縁層１０３を加工することができる。
フィン型の絶縁体１０４を、酸化物半導体膜１０６よりも矢印Ｙの方向について短く形成することで、フィン型の絶縁体１０４から放出される酸素を効率的に酸化物半導体膜１０６に供給することができる。
トランジスタ２０３の他の要素の作製方法は、図９および図１０ならびにトランジスタ２０１の作製方法の記載を参酌することができる。
図１１（Ｃ）では、左に図４（Ｂ）のトランジスタ２０４一点鎖線Ａ−Ｂに対応する断面図を示し、右に一点鎖線Ｃ−Ｄに対応する断面図を示す。
トランジスタ２０１の作製方法と、トランジスタ２０４の作製方法の主な相違点は、トランジスタ２０４では、フィン型の絶縁体１０４を、酸化物半導体膜１０６よりも矢印Ｙの方向（即ち、チャネル長方向）について短く形成し、かつ上面と側面の間に曲面を有した形状に形成している点である。
これはトランジスタ２０２およびトランジスタ２０３と同様に、フィン型の絶縁体１０４に酸素添加処理を行い、かつフィン型の絶縁体１０４を形成する際のマスクを変更することで、上記のような形状に絶縁層１０３を加工することができる。
フィン型の絶縁体１０４の上面と側面の間に曲面を有した形状とすることで、酸化物半導体膜１０６、ゲート絶縁膜１０８およびゲート電極１１０の段切れを防止することができる。またフィン型の絶縁体１０４に酸素を添加することで、フィン型の絶縁体１０４から酸化物半導体膜１０５へ酸素を供給することができる。
またフィン型の絶縁体１０４を、酸化物半導体膜１０６よりも矢印Ｙの方向について短く形成することで、フィン型の絶縁体１０４から放出される酸素を効果的に酸化物半導体膜１０６に供給することができる。
トランジスタ２０４の他の要素の作製方法は、図９および図１０ならびにトランジスタ２０１の作製方法の記載を参酌することができる。
図５乃至図８に示すトランジスタ２０５乃至トランジスタ２０８の作製方法は、トランジスタ２０１の作製方法を参酌することができる。
（実施の形態４）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を、図面を用いて説明する。
図１２は、半導体装置の構成の一例である。図１２（Ａ）に、半導体装置の断面図を、図１２（Ｂ）に半導体装置の回路図をそれぞれ示す。
図１２（Ａ）及び図１２（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトランジスタ３２００を有し、上部に第２の半導体材料を用いたトランジスタ３２０２を有するものである。トランジスタ３２０２としては、実施の形態１で示すトランジスタ２０１の構造を適用する例である。
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が可能である。一方で、実施の形態１または実施の形態２で示した酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
なお、上記トランジスタは、ｎチャネル型トランジスタとｐチャネル型トランジスタのどちらを用いても構わない。また、情報を保持するために酸化物半導体を用いた実施の形態１および実施の形態２に示すようなトランジスタを用いる他は、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
図１２（Ａ）におけるトランジスタ３２００は、半導体材料（例えば、シリコンなど）を含む基板３０００に設けられたチャネル形成領域と、チャネル形成領域を挟むように設けられた不純物元素領域と、不純物元素領域に接する金属間化合物領域と、チャネル形成領域上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極層と、を有する。
基板３０００上にはトランジスタ３２００を囲むように素子分離絶縁層３１０６が設けられており、トランジスタ３２００を覆うように絶縁層３２２０が設けられている。
単結晶半導体基板を用いたトランジスタ３２００は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ３２０２および容量素子３２０４の形成前の処理として、トランジスタ３２００を覆う絶縁層３２２０にＣＭＰ処理を施して、絶縁層３２２０を平坦化すると同時にトランジスタ３２００のゲート電極層の上面を露出させる。
図１２（Ａ）に示すトランジスタ３２０２は、酸化物半導体をチャネル形成領域に用いたボトムゲート型トランジスタである。ここで、トランジスタ３２０２に含まれる酸化物半導体膜は、高純度化されたものであることが望ましい。即ち、実施の形態３で示したように、酸化物半導体膜は不純物を可能な限り含まず、且つ酸素欠損が極めて少ないことが望ましい。高純度化された酸化物半導体を用いることで、極めて優れたオフ特性のトランジスタ３２０２を得ることができる。
トランジスタ３２０２は、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体装置とすることが可能となるため、消費電力を十分に低減することができる。
トランジスタ３２０２のソース電極層又はドレイン電極層の一方は、トランジスタ３２００のゲート電極層と電気的に接続されている。
また、電極３２０８と、トランジスタ３２０２のソース電極層またはドレイン電極層の一方とによって、容量素子３２０４が構成される。すなわち、電極３２０８は容量素子３２０４の一方の電極として機能し、トランジスタ３２０２のソース電極層またはドレイン電極層の一方は容量素子３２０４の他方の電極として機能する。なお、容量が不要の場合には、容量素子３２０４を設けない構成とすることもできる。また、容量素子３２０４は、別途、トランジスタ３２０２の上方に設けてもよい。
図１２（Ａ）において、トランジスタ３２０２及び容量素子３２０４が、トランジスタ３２００の少なくとも一部と重畳するように設けられている。例えば、容量素子３２０４の電極３２０８は、トランジスタ３２００のゲート電極層と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
図１２（Ａ）に対応する回路構成の一例を図１２（Ｂ）に示す。
図１２（Ｂ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ３２００のソース電極層とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ３２００のドレイン電極層とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ３２０２のソース電極層またはドレイン電極層の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ３２０２のゲート電極層とは、電気的に接続されている。そして、トランジスタ３２００のゲート電極層と、トランジスタ３２０２のソース電極層またはドレイン電極層の一方は、容量素子３２０４の電極の他方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子３２０４の電極の一方は電気的に接続されている。
図１２（Ｂ）に示す半導体装置では、トランジスタ３２００のゲート電極層の電位が長時間に渡って保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ３２０２がオン状態となる電位にして、トランジスタ３２０２をオン状態とする。これにより、第３の配線の電位が、トランジスタ３２００のゲート電極層、および容量素子３２０４に与えられる。すなわち、トランジスタ３２００のゲート電極層には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ３２０２がオフ状態となる電位にして、トランジスタ３２０２をオフ状態とすることにより、トランジスタ３２００のゲート電極層に与えられた電荷が保持される（保持）。
トランジスタ３２０２のオフ電流は極めて小さいため、トランジスタ３２００のゲート電極層の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ３２００のゲート電極層に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ３２００をｐチャネル型とすると、トランジスタ３２００のゲート電極層にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ３２００のゲート電極層にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ３２００を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ３２００のゲート電極層に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となれば、トランジスタ３２００は「オフ状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となっても、トランジスタ３２００は「オン状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極層の状態にかかわらずトランジスタ３２００が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線に与えればよい。または、ゲート電極層の状態にかかわらずトランジスタ３２００が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線に与えればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、少なくとも第４の配線の電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態においては、実施の形態１または実施の形態２に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、図１３及び図１４を用いて説明を行う。
図１３（Ａ）は、半導体装置の回路構成の一例を示し、図１３（Ｂ）は半導体装置の一例を示す概念図である。まず、図１３（Ａ）に示す装置について説明を行い、続けて図１３（Ｂ）に示す半導体装置について、以下説明を行う。
図１３に示す半導体装置は、ｎ本のビット線ＢＬと、ｍ本のワード線ＷＬと、メモリセル４０３が縦ｍ個（行）×横ｎ個（列）のマトリクス状に配置されたメモリセルアレイと、ｎ本のビット線ＢＬに接続する第１の駆動回路４１０と、ｍ本のワード線ＷＬに接続する第２の駆動回路４１１と、を有する。
メモリセル４０３は、トランジスタ４０１及び容量素子４０２を有する。ビット線ＢＬは、トランジスタ４０１のソース電極又はドレイン電極の一方と電気的に接続され、ワード線ＷＬは、トランジスタ４０１のゲート電極と電気的に接続され、トランジスタ４０１のソース電極又はドレイン電極の他方と容量素子４０２の第１の端子とは電気的に接続されている。
次に、図１３（Ａ）に示す半導体装置（メモリセル４０３）に、情報の書き込みおよび保持を行う場合について説明する。
まず、容量線ＣＬを接地電位とし、ワード線ＷＬの電位を、トランジスタ４０１がオン状態となる電位として、トランジスタ４０１をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子４０２の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ４０１がオフ状態となる電位として、トランジスタ４０１をオフ状態とすることにより、容量素子４０２の第１の端子の電位が保持される（保持）。
酸化物半導体を用いたトランジスタ４０１は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ４０１をオフ状態とすることで、容量素子４０２の第１の端子の電位（あるいは、容量素子４０２に蓄積された電荷）を極めて長時間にわたって保持することが可能である。
次に、情報の読み出しについて説明する。トランジスタ４０１がオン状態となると、浮遊状態であるビット線ＢＬと、容量素子４０２とが導通し、ビット線ＢＬと容量素子４０２の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子４０２の第１の端子の電位（あるいは容量素子４０２に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子４０２の第１の端子の電位をＶ、容量素子４０２の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル４０３の状態として、容量素子４０２の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
このように、図１３（Ａ）に示す半導体装置は、トランジスタ４０１のオフ電流が極めて小さいという特徴から、容量素子４０２に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
次に、図１３（Ｂ）に示す半導体装置について、説明を行う。
図１３（Ｂ）に示す半導体装置は、上部に記憶回路として図１３（Ａ）に示したメモリセル４０３を複数有するメモリセルアレイ４２０ａ及び４２０ｂを有し、下部に、メモリセルアレイ４３０（メモリセルアレイ４２０ａ及び４２０ｂ）を動作させるために必要な周辺回路４３１を有する。なお、周辺回路４３１は、メモリセルアレイ４２０ａ、メモリセルアレイ４２０ｂとそれぞれ電気的に接続されている。
図１３（Ｂ）に示した構成とすることにより、周辺回路４３１をメモリセルアレイ４３０（メモリセルアレイ４２０ａ及び４２０ｂ）の真下に設けることができるため半導体装置の小型化を図ることができる。
周辺回路４３１に設けられるトランジスタは、トランジスタ４０１とは異なる半導体材料を用いることがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。他に、有機半導体材料などを用いてもよい。トランジスタ４０１については、実施の形態１および実施の形態２におけるトランジスタ２０１乃至トランジスタ２０８の記載を参酌できる。
なお、図１３（Ｂ）に示した半導体装置では、メモリセルアレイ４３０（メモリセルアレイ４２０ａと、メモリセルアレイ４２０ｂ）が積層された構成を例示したが、積層するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成としても良い。
次に図１４（Ａ）および図１４（Ｂ）を用いて、メモリセル４０３の具体的な構成について説明する。
図１４は、メモリセル４０３の構成の一例である。図１４（Ａ）に、メモリセル４０３の断面図を、図１４（Ｂ）にメモリセル４０３回路図を示す。
図１４（Ａ）及び図１４（Ｂ）に示すトランジスタ４０１は、実施の形態１および実施の形態２で示したトランジスタ２０１乃至トランジスタ２０８と同様の構成とすることができるため、詳細な説明は省略する。
また、容量素子４０２は、絶縁膜４０４上に、電極４０５を形成することより、形成される。電極４０５の材料や方法については、トランジスタ２０１乃至トランジスタ２０８のゲート電極１１０の記載を参酌することができる。図１４に示す容量素子４０２では、電極４０５が絶縁膜４０４およびソース電極またはドレイン電極４０６の一方を介してフィン型の絶縁体４０７を乗り越えている。このような構成の容量素子４０２とすることで、平面状に容量素子を形成する場合よりも小さな面積で必要な容量を得ることができ、高集積な半導体装置とすることができる。
なお、メモリセルアレイを積層構造とする場合には、絶縁膜４０４上にさらに絶縁膜を形成し、該絶縁膜上にトランジスタ４０１と同様の酸化物半導体を用いたトランジスタを形成すればよい。
以上のように、多層に形成された複数のメモリセルは、酸化物半導体を用いたトランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた半導体装置とを一体に備えた半導体装置を実現することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合について、図１５を用いて説明する。本実施の形態では、コンピュータ、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども含む）、デジタルカメラ、デジタルビデオカメラなどのカメラ、電子ペーパー、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）などの電子機器に、上述の半導体装置を適用する場合について説明する。
図１５（Ａ）は、ノート型のパーソナルコンピュータであり、筐体５０１、筐体５０２、表示部５０３、キーボード５０４などによって構成されている。筐体５０１と筐体５０２の内部には、電子回路が設けられており、電子回路には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の演算、書き込みおよび読み出しが高速で、且つ消費電力が十分に低減されたノート型のパーソナルコンピュータが実現される。
図１５（Ｂ）は、タブレット型端末５１０である。タブレット型端末５１０は、表示部５１２を有する筐体５１１と、表示部５１４を有する筐体５１３と、操作ボタン５１５と、外部インターフェイス５１６を有する。また、タブレット型端末５１０を操作するスタイラス５１７などを備えている。筐体５１１と筐体５１３の内部には、電子回路が設けられており、電子回路には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の演算、書き込みおよび読み出しが高速で、且つ消費電力が十分に低減された携帯情報端末が実現される。
図１５（Ｃ）は、電子ペーパーを実装した電子書籍５２０であり、筐体５２１と筐体５２３の２つの筐体で構成されている。筐体５２１および筐体５２３には、それぞれ表示部５２５および表示部５２７が設けられている。筐体５２１と筐体５２３は、軸部５３７により接続されており、該軸部５３７を軸として開閉動作を行うことができる。また、筐体５２１は、電源５３１、操作キー５３３、スピーカー５３５などを備えている。筐体５２１、筐体５２３の少なくとも一つの内部には、メモリ回路が設けられており、メモリ回路には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の演算、書き込みおよび読み出しが高速で、且つ消費電力が十分に低減された電子書籍が実現される。
図１５（Ｄ）は、携帯電話機であり、筐体５４０と筐体５４１の２つの筐体で構成されている。さらに、筐体５４０と筐体５４１は、スライドし、図１５（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。また、筐体５４１は、表示パネル５４２、スピーカー５４３、マイクロフォン５４４、操作キー５４５、ポインティングデバイス５４６、カメラ用レンズ５４７、外部接続端子５４８などを備えている。また、筐体５４０は、携帯電話機の充電を行う太陽電池セル５４９、外部メモリスロット５５０などを備えている。また、アンテナは、筐体５４１に内蔵されている。筐体５４０と筐体５４１の少なくとも一つの内部には、電子回路が設けられており、電子回路には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の演算、書き込みおよび読み出しが高速で、且つ消費電力が十分に低減された携帯電話機が実現される。
図１５（Ｅ）は、デジタルカメラであり、本体５６１、表示部５６７、接眼部５６３、操作スイッチ５６４、表示部５６５、バッテリー５６６などによって構成されている。本体５６１内部には、電子回路が設けられており、電子回路には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の演算、書き込みおよび読み出しが高速で、且つ消費電力が十分に低減されたデジタルカメラが実現される。
図１５（Ｆ）は、テレビジョン装置５７０であり、筐体５７１、表示部５７３、スタンド５７５などで構成されている。テレビジョン装置５７０の操作は、筐体５７１が備えるスイッチや、リモコン操作機５８０により行うことができる。筐体５７１およびリモコン操作機５８０のいずれか一方の内部には、電子回路が設けられており、電子回路には、先の実施の形態に示す半導体装置が搭載されている。そのため、情報の演算、書き込みおよび読み出しが高速で、且つ消費電力が十分に低減されたテレビジョン装置が実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭載されている。このため、消費電力を低減した電子機器が実現される。
１００ 基板
１０２ 絶縁膜
１０３ 絶縁層
１０４ フィン型の絶縁体
１０５ 酸化物半導体膜
１０６ 酸化物半導体膜
１０６ａ チャネル形成領域
１０６ｂ 低抵抗領域
１０６ｃ 低抵抗領域
１０８ ゲート絶縁膜
１１０ ゲート電極
１１２ ソース電極またはドレイン電極
１１３ ドレイン電極またはソース電極
２０１ トランジスタ
２０２ トランジスタ
２０３ トランジスタ
２０４ トランジスタ
２０５ トランジスタ
２０６ トランジスタ
２０７ トランジスタ
２０８ トランジスタ
４０１ トランジスタ
４０２ 容量素子
４０３ メモリセル
４０４ 絶縁膜
４０５ 電極
４０６ ソース電極またはドレイン電極
４０７ フィン型の絶縁体
４１０ 駆動回路
４１１ 駆動回路
４２０ａ メモリセルアレイ
４２０ｂ メモリセルアレイ
４３０ メモリセルアレイ
４３１ 周辺回路
５０１ 筐体
５０２ 筐体
５０３ 表示部
５０４ キーボード
５１０ タブレット型端末
５１１ 筐体
５１２ 表示部
５１３ 筐体
５１４ 表示部
５１５ 操作ボタン
５１６ 外部インターフェイス
５１７ スタイラス
５２０ 電子書籍
５２１ 筐体
５２３ 筐体
５２５ 表示部
５２７ 表示部
５３１ 電源
５３３ 操作キー
５３５ スピーカー
５３７ 軸部
５４０ 筐体
５４１ 筐体
５４２ 表示パネル
５４３ スピーカー
５４４ マイクロフォン
５４５ 操作キー
５４６ ポインティングデバイス
５４７ カメラ用レンズ
５４８ 外部接続端子
５４９ 太陽電池セル
５５０ 外部メモリスロット
５６１ 本体
５６３ 接眼部
５６４ 操作スイッチ
５６５ 表示部
５６６ バッテリー
５６７ 表示部
５７０ テレビジョン装置
５７１ 筐体
５７３ 表示部
５７５ スタンド
５８０ リモコン操作機
３０００ 基板
３１０６ 素子分離絶縁層
３２００ トランジスタ
３２０２ トランジスタ
３２０４ 容量素子
３２０８ 電極
３２２０ 絶縁層

Claims (5)

  1. 絶縁表面上の、フィン型の絶縁体と、
    前記絶縁表面および前記フィン型の絶縁体と接し、前記フィン型の絶縁体を乗り越えるように設けられた酸化物半導体膜と、
    前記酸化物半導体膜上のゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記酸化物半導体膜と重畳し、前記フィン型の絶縁体を乗り越えるように設けられているゲート電極と、を有し、
    前記ゲート電極が前記フィン型の絶縁体を乗り越える方向において、
    前記ゲート電極は前記酸化物半導体膜より長く、
    また前記酸化物半導体膜は前記フィン型の絶縁体より長いことを特徴とする半導体装置。
  2. 請求項１において、
    前記乗り越える方向と直交する方向において、
    前記フィン型の絶縁体は前記ゲート電極より長く、
    前記フィン型の絶縁体は前記酸化物半導体膜より長いことを特徴とする半導体装置。
  3. 請求項１において、
    前記乗り越える方向と直交する方向において、
    前記フィン型の絶縁体は前記ゲート電極より長く、
    前記酸化物半導体膜は前記フィン型の絶縁体より長いことを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記フィン型の絶縁体は、過剰酸素を含む絶縁体であることを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記絶縁表面は、フィン型の絶縁体よりも酸素の拡散係数が小さい絶縁体の表面であることを特徴とする半導体装置。
JP2013002202A 2012-01-10 2013-01-10 半導体装置 Expired - Fee Related JP6076097B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013002202A JP6076097B2 (ja) 2012-01-10 2013-01-10 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012002321 2012-01-10
JP2012002321 2012-01-10
JP2013002202A JP6076097B2 (ja) 2012-01-10 2013-01-10 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017001960A Division JP2017092490A (ja) 2012-01-10 2017-01-10 半導体装置

Publications (3)

Publication Number Publication Date
JP2013165260A JP2013165260A (ja) 2013-08-22
JP2013165260A5 JP2013165260A5 (ja) 2016-02-18
JP6076097B2 true JP6076097B2 (ja) 2017-02-08

Family

ID=48743305

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013002202A Expired - Fee Related JP6076097B2 (ja) 2012-01-10 2013-01-10 半導体装置
JP2017001960A Withdrawn JP2017092490A (ja) 2012-01-10 2017-01-10 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017001960A Withdrawn JP2017092490A (ja) 2012-01-10 2017-01-10 半導体装置

Country Status (3)

Country Link
US (1) US9012913B2 (ja)
JP (2) JP6076097B2 (ja)
KR (1) KR102103913B1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9029863B2 (en) 2012-04-20 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103915483B (zh) * 2012-12-28 2019-06-14 瑞萨电子株式会社 具有被改造以减少漏电流的沟道芯部的场效应晶体管及制作方法
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR102232133B1 (ko) 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10008513B2 (en) 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102304337B1 (ko) 2013-09-13 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US9461126B2 (en) * 2013-09-13 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
DE102014220672A1 (de) 2013-10-22 2015-05-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6440457B2 (ja) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
TWI642186B (zh) 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI721409B (zh) * 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
US10096489B2 (en) * 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102257978B1 (ko) 2014-03-17 2021-05-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10186618B2 (en) 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6562674B2 (ja) * 2015-03-26 2019-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
WO2018162993A1 (en) * 2017-03-08 2018-09-13 King Abdullah University Of Science And Technology Wavy channel flexible thin-film-transistor on a flexible substrate and method of producing such a thin-film-transistor
US9793350B1 (en) * 2017-03-21 2017-10-17 Northrop Grumman Systems Corporation Multiple layer side-gate FET switch
US9793353B1 (en) * 2017-03-21 2017-10-17 Northrop Gumman Systems Corporation Multiple layer quantum well FET with a side-gate
JP6386126B2 (ja) * 2017-04-07 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
KR102420327B1 (ko) * 2017-06-13 2022-07-14 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 구비한 표시 장치 및 이의 제조 방법
WO2018236357A1 (en) * 2017-06-20 2018-12-27 Intel Corporation Thin film transistors having relatively increased width
EP3685443A4 (en) * 2017-09-18 2021-04-21 INTEL Corporation STRESS THIN LAYER TRANSISTORS
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
US20200350412A1 (en) * 2019-05-01 2020-11-05 Intel Corporation Thin film transistors having alloying source or drain metals
CN110767745A (zh) * 2019-09-18 2020-02-07 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用
CN110797395A (zh) * 2019-09-18 2020-02-14 华南理工大学 掺杂型金属氧化物半导体及薄膜晶体管与应用
TW202437517A (zh) * 2022-09-30 2024-09-16 日商半導體能源研究所股份有限公司 記憶體裝置
TW202431429A (zh) * 2022-10-14 2024-08-01 日商半導體能源研究所股份有限公司 半導體裝置及記憶體裝置
WO2024084366A1 (ja) * 2022-10-21 2024-04-25 株式会社半導体エネルギー研究所 半導体装置、及び、記憶装置
CN120153773A (zh) * 2022-11-03 2025-06-13 株式会社半导体能源研究所 半导体装置及存储装置

Family Cites Families (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
FR2648623B1 (fr) * 1989-06-19 1994-07-08 France Etat Structure de transistor mos sur isolant avec prise de caisson reliee a la source et procede de fabrication
JP2789931B2 (ja) * 1991-05-27 1998-08-27 日本電気株式会社 半導体装置
JPH05110104A (ja) * 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
EP1326273B1 (en) 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2003204067A (ja) 2001-12-28 2003-07-18 Semiconductor Energy Lab Co Ltd 表示装置およびそれを用いた電子機器
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP4011344B2 (ja) 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6841797B2 (en) * 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
JP4312466B2 (ja) * 2002-01-28 2009-08-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI272666B (en) 2002-01-28 2007-02-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI261358B (en) 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4137460B2 (ja) 2002-02-08 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US6884668B2 (en) 2002-02-22 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
KR100979926B1 (ko) 2002-03-05 2010-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체소자 및 그것을 사용한 반도체장치
JP4137473B2 (ja) * 2002-03-11 2008-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6847050B2 (en) 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
US6812491B2 (en) 2002-03-22 2004-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory cell and semiconductor memory device
US6841434B2 (en) 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6906343B2 (en) 2002-03-26 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
TWI303882B (en) 2002-03-26 2008-12-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7897979B2 (en) * 2002-06-07 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4356309B2 (ja) * 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP2006245371A (ja) 2005-03-04 2006-09-14 Toppan Printing Co Ltd 薄膜トランジスタおよびその製造方法
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US20080121877A1 (en) * 2006-11-27 2008-05-29 3M Innovative Properties Company Thin film transistor with enhanced stability
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5110888B2 (ja) * 2007-01-25 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5043499B2 (ja) * 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5371144B2 (ja) * 2007-06-29 2013-12-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法、並びに電子機器
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009206306A (ja) 2008-02-28 2009-09-10 Seiko Epson Corp 半導体装置の製造方法及び電気光学装置の製造方法
JP5063461B2 (ja) * 2008-04-18 2012-10-31 株式会社半導体エネルギー研究所 Ｅｌ表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101547326B1 (ko) 2008-12-04 2015-08-26 삼성전자주식회사 트랜지스터 및 그 제조방법
WO2011068016A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8884282B2 (en) * 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8207025B2 (en) * 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8653514B2 (en) * 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI525818B (zh) * 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
KR20200052993A (ko) * 2010-12-03 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
TWI596769B (zh) * 2011-01-13 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體儲存裝置
JP2012209543A (ja) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
TWI569446B (zh) 2011-12-23 2017-02-01 半導體能源研究所股份有限公司 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8969867B2 (en) 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102097171B1 (ko) 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9029863B2 (en) 2012-04-20 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2017092490A (ja) 2017-05-25
KR102103913B1 (ko) 2020-04-23
US9012913B2 (en) 2015-04-21
KR20130082068A (ko) 2013-07-18
US20130175530A1 (en) 2013-07-11
JP2013165260A (ja) 2013-08-22

Similar Documents

Publication Publication Date Title
JP6076097B2 (ja) 半導体装置
KR102559005B1 (ko) 반도체 장치
JP6254347B2 (ja) 半導体装置
JP6087548B2 (ja) 半導体装置
JP6310050B2 (ja) 半導体装置、及び半導体装置の作製方法
JP6405438B2 (ja) 半導体装置
JP6088312B2 (ja) 半導体装置
JP6026839B2 (ja) 半導体装置
JP6125192B2 (ja) 半導体装置
US20150279860A1 (en) Semiconductor device
JP2013102141A (ja) 半導体装置及び半導体装置の作製方法
JP2013070039A (ja) 半導体装置及び半導体装置の作製方法
JP6050662B2 (ja) 半導体装置及び半導体装置の作製方法
JP2013110392A (ja) 半導体装置
JP2013093573A (ja) 半導体装置及び半導体装置の作製方法
JP6049479B2 (ja) 半導体装置
JP5960430B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170110

R150 Certificate of patent or registration of utility model

Ref document number: 6076097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees