JP6068957B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6068957B2
JP6068957B2 JP2012260973A JP2012260973A JP6068957B2 JP 6068957 B2 JP6068957 B2 JP 6068957B2 JP 2012260973 A JP2012260973 A JP 2012260973A JP 2012260973 A JP2012260973 A JP 2012260973A JP 6068957 B2 JP6068957 B2 JP 6068957B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
electrode layer
semiconductor film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012260973A
Other languages
English (en)
Other versions
JP2013138195A (ja
JP2013138195A5 (ja
Inventor
宏充 郷戸
宏充 郷戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012260973A priority Critical patent/JP6068957B2/ja
Publication of JP2013138195A publication Critical patent/JP2013138195A/ja
Publication of JP2013138195A5 publication Critical patent/JP2013138195A5/ja
Application granted granted Critical
Publication of JP6068957B2 publication Critical patent/JP6068957B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含むアモルファス酸化物（ＩＧＺＯ系アモルファス酸化物）からなる半導体層を用いたトランジスタが開示されている（特許文献１参照）。また、このような酸化物半導体膜に接して設けられるソース電極層及びドレイン電極層には、チタン、タングステン、モリブデンなどが用いられている（特許文献２、３参照）。
特開２０１１−１８１８０１号公報 特開２０１１−１２９９２６号公報 特開２００８−２７０３１３号公報
酸化物半導体膜に接して設けられるソース電極層及びドレイン電極層として、チタンを用いる場合、酸化物半導体膜とチタン層とが接した状態で加熱処理を施すと、チタン層が酸化物半導体膜の酸素と反応することにより、酸化物半導体膜との界面において酸化チタンが形成される。その際、酸化物半導体膜は還元されてしまい、酸素欠損が形成され、酸化物半導体膜中に多数キャリアが生成される。その結果、トランジスタのしきい値電圧が、マイナス方向にシフトしてしまうという問題が生じる。
また、ソース電極層及びドレイン電極層として、タングステンやモリブデンを用いる場合、酸化物半導体膜とタングステン層やモリブデン層とが接した状態で、高温の加熱処理を施すと、酸化物半導体膜が還元されてしまう場合がある。その結果、チタンを用いる場合と同様に、トランジスタのしきい値電圧がマイナス方向にシフトする可能性がある。
また、酸化物半導体膜とタングステン層やモリブデン層とが接した状態で、高温の熱処理を施すと、酸化物半導体膜からタングステン層やモリブデン層に酸素が拡散してしまう場合がある。これにより、ソース電極層及びドレイン電極層中に、高抵抗成分が形成され、トランジスタのオン電流が低下してしまうという問題が生じる。
酸化物半導体膜のチャネルやバックチャネルであれば、ソース電極層及びドレイン電極層の形成後であっても、酸素を供給し、酸素欠損を低減することが可能である。しかしながら、酸化物半導体膜とソース電極層及びドレイン電極層との界面において、酸素欠損が形成されてしまうと、酸化物半導体膜とソース電極層及びドレイン電極層との界面に酸素を供給し、酸素欠損を低減することが困難となってしまう。また、ソース電極層及びドレイン電極層中に、酸素が拡散することで高抵抗成分が形成されてしまうと、高抵抗成分を除くための工程が更に必要となってしまう。
上記問題に鑑み、本発明の一態様では、酸化物半導体膜が還元されることを抑制し、当該酸化物半導体膜の酸素欠損を低減することで、トランジスタのしきい値電圧がマイナス方向にシフトすることが抑制された半導体装置を提供することを目的の一とする。また、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することで、トランジスタのオン電流の低下が抑制された半導体装置を提供することを目的の一とする。本発明では、上記課題の少なくとも一を解決する。
本発明の一態様に係る半導体装置は、酸化物半導体膜と接するソース電極層及びドレイン電極層として、酸化物半導体膜から酸素を引き抜くことを防止するために、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属膜が用いられる。また、ソース電極層及びドレイン電極層は、該金属膜と導電膜との積層構造で形成されていてもよい。
本明細書等において、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属とは、インジウム、ガリウム、亜鉛、及び錫よりも耐酸化性を有する（少なくともインジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い）金属をいう。具体的には、銅、銀、ルテニウム、イリジウムなどが挙げられる。
また、導電膜は、金属膜との界面に、酸化物膜を形成しない材料で形成することが好ましく、例えば、金、白金、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。
酸化物半導体膜と接する金属膜として、銅、銀、ルテニウム、イリジウムなどを用いることにより、酸化物半導体膜から酸素を引き抜くことを防止することができる。これにより、酸化物半導体膜の酸化欠損が増大することを抑制し、トランジスタのしきい値電圧がマイナス方向にシフトすることを抑制することができる。
また、上述の金属膜は、金属膜中に酸素が拡散することを抑制できるため、金属膜中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
また、酸化物半導体膜の電子親和力に対して、±０．２ｅＶの仕事関数を有する金属膜（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化物半導体膜と、ソース電極層及びドレイン電極層とのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
具体的に、本発明の一態様は、酸化物半導体膜と、酸化物半導体膜と接して設けられたソース電極層及びドレイン電極層と、酸化物半導体膜と重なるゲート電極層と、酸化物半導体膜とゲート電極層との間に設けられたゲート絶縁膜と、を有し、少なくともソース電極層及びドレイン電極層が酸化物半導体膜と接する部分は、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属が用いられる半導体装置である。
また、本発明の一態様は、基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁膜と、ゲート絶縁膜上にゲート電極層と重畳する領域に設けられた酸化物半導体膜と、酸化物半導体膜と接して設けられたソース電極層及びドレイン電極層と、を有し、少なくともソース電極層及び前記ドレイン電極層が前記酸化物半導体膜と接する部分は、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属が用いられる半導体装置である。
また、本発明の一態様は、基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に、ゲート電極層と重畳する領域に設けられた酸化物半導体膜と、酸化物半導体膜と接して設けられたソース電極層及びドレイン電極層と、を有し、ソース電極層及びドレイン電極層は、金属膜と、導電膜との積層構造で形成され、金属膜として、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属が用いられる半導体装置である。
また、本発明の一態様は、基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に、ゲート電極層と重畳する領域に設けられた酸化物半導体膜と、酸化物半導体膜上に、ゲート電極層と重畳する領域に設けられた絶縁膜と、酸化物半導体膜及び絶縁膜に接するように設けられたソース電極層及びドレイン電極層と、を有し、ソース電極層及びドレイン電極層は、金属膜と、導電膜との積層構造で形成され、金属膜として、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属が用いられる半導体装置である。
また、本発明の一態様は、基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたソース電極層及びドレイン電極層と、ゲート絶縁膜、ソース電極層、及びドレイン電極層上に設けられた酸化物半導体膜と、を有し、ソース電極層及びドレイン電極層は、導電膜と、金属膜との積層構造で形成され、金属膜として、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属が用いられる半導体装置である。
また、本発明の一態様は、基板上に設けられた酸化物半導体膜と、酸化物半導体膜上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極層と、ゲート電極層上に設けられた絶縁膜と、ゲート電極層及び絶縁膜の側面と接するように設けられたサイドウォール絶縁膜と、酸化物半導体膜、ゲート絶縁膜及びサイドウォール絶縁膜に接するソース電極層及びドレイン電極層と、を有し、酸化物半導体膜は、ゲート電極層と重畳する領域に設けられたチャネル形成領域と、チャネル形成領域を挟んで設けられたドーパントを含む領域と、を含み、少なくともソース電極層及びドレイン電極層が酸化物半導体膜と接する部分は、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属膜である、半導体装置である。
本発明の一態様は、基板上に設けられた酸化物半導体膜と、酸化物半導体膜上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極層と、ゲート電極層上に設けられた絶縁膜と、ゲート電極層及び絶縁膜の側面と接するように設けられたサイドウォール絶縁膜と、酸化物半導体膜、ゲート絶縁膜及びサイドウォール絶縁膜に接するソース電極層及びドレイン電極層と、を有し、酸化物半導体膜は、ゲート電極層と重畳する領域に設けられたチャネル形成領域と、チャネル形成領域を挟んで設けられたドーパントを含む領域と、を含み、前記酸化物半導体膜と接するソース電極層及びドレイン電極層は、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属膜と導電膜との積層構造である、半導体装置である。
また、本発明の一態様は、基板上に設けられたソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上に設けられた酸化物半導体膜と、酸化物半導体膜上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極層と、ゲート電極層上に設けられた絶縁膜と、を有し、酸化物半導体膜は、ゲート電極層と重畳する領域に設けられたチャネル形成領域と、チャネル形成領域を挟んで設けられたドーパントを含む領域と、を含み、前記酸化物半導体膜と接するソース電極層及びドレイン電極層は、導電膜と酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属膜との積層構造である、半導体装置である。
上記各構成において、金属膜の膜厚は、１ｎｍ以上５０ｎｍ以下であることが好ましい。
また、上記各構成において、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する金属は、モリブデンの酸化反応のギブズ自由エネルギーよりも高い金属であることが好ましく、具体的には、銅、銀、ルテニウム、イリジウムのいずれか一または複数が用いられることが好ましい。
また、上記各構成において、導電膜として、金、白金、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルのいずれか一または複数が用いられることが好ましい。
また、本明細書等に開示される酸化物半導体膜は、エネルギーギャップが２．８ｅＶ乃至３．２ｅＶであり、シリコンのエネルギーギャップ１．１ｅＶと比較して大きい。また、酸化物半導体膜の少数キャリアは、１０−９ｃｍ−３であり、シリコンの真性キャリア密度の１０１１ｃｍ−３と比較して極めて小さい。
酸化物半導体膜の多数キャリア（電子）は、トランジスタのソースから流れるのみである。また、チャネル形成領域を完全空乏化することが可能であるため、トランジスタのオフ電流を極めて小さくすることが可能である。酸化物半導体膜を用いたトランジスタのオフ電流は、室温において、１０ｙＡ／μｍ以下、８５℃〜９５℃においても、１ｚＡ／μｍ以下となり、極めて小さい。
したがって、酸化物半導体膜を用いたトランジスタは、Ｓ値が小さくなり、理想的な電気特性が得られる。また、当該トランジスタは、信頼性が高い。
本発明の一態様に係る半導体装置の作製方法は、酸化物半導体膜に接して、酸化物半導体膜よりも還元性が高い金属酸化物膜を成膜し、加熱処理を行う。加熱処理を行うことによって、酸化物半導体膜よりも還元性が高い金属酸化物膜は、還元され、金属膜が形成される。
本明細書等において、酸化物半導体膜よりも還元性が高い金属酸化物膜とは、インジウム、ガリウム、亜鉛、及び錫よりも還元性が高い（少なくともインジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い）金属酸化物をいう。具体的には、酸化銅、酸化銀、酸化ルテニウム、酸化イリジウムなどが挙げられる。
酸化物半導体膜に接して、酸化物半導体膜よりも還元性が高い金属酸化物膜に加熱処理を行うことによって、該金属酸化物膜が還元されることに伴い、該金属酸化物膜から酸素が放出され、酸化物半導体膜に供給される。これにより、酸化物半導体膜中の酸素欠損を低減することができるため、トランジスタのしきい値電圧がマイナス方向にシフトすることを抑制することができる。
また、金属酸化物膜が還元されることによって形成された金属膜は、酸化物半導体膜に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜中に酸素が拡散しにくい膜となる。該金属膜を、ソース電極層及びドレイン電極層として用いることにより、金属膜中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
また、酸化物半導体膜の電子親和力に対して、±０．２ｅＶの仕事関数を有する金属膜（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化物半導体膜と、ソース電極層及びドレイン電極層とのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
また、酸化物半導体膜よりも還元性が高い金属酸化物膜に接して、導電膜を形成してもよい。該導電膜は、酸化物半導体膜よりも還元性が高い金属酸化物膜との界面に、酸化物膜を形成しない材料で形成することが好ましく、例えば、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化タンタルなどが挙げられる。
酸化物半導体膜上に、金属酸化物膜を形成した後、導電膜を形成する場合、加熱処理は、どのタイミングで行っても良い。例えば、酸化物半導体膜上に金属酸化物膜を形成し、加熱処理を行った後に、導電膜を形成してもよいし、金属酸化物膜上に導電膜を形成した後に、加熱処理を行ってもよいし、金属酸化物膜上に導電膜を形成し、ソース電極層及びドレイン電極層に加工した後に、加熱処理を行ってもよい。
または、導電膜上に、金属酸化物膜を形成した後、酸化物半導体膜を形成する場合、加熱処理は、酸化物半導体膜の成膜後に行っても良いし、酸化物半導体膜を島状に加工した後に行っても良い。
具体的に本発明の一態様は、基板上に、ゲート電極層を形成し、ゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に、酸化物半導体膜よりも還元性が高い金属酸化物膜を形成し、金属酸化物膜と酸化物半導体膜が接触した状態で加熱処理を行うことにより、金属酸化物膜から酸化物半導体膜に酸素が供給され、該金属酸化物膜は還元されて金属膜となり、金属膜を加工することで、ソース電極層及びドレイン電極層を形成する、半導体装置の作製方法である。
また、本発明の一態様は、基板上に、ゲート電極層を形成し、ゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に、酸化物半導体膜よりも還元性が高い金属酸化物膜と、導電膜とを積層して形成し、金属酸化物膜と酸化物半導体膜が接触した状態で加熱処理を行うことにより、金属酸化物膜から酸化物半導体膜に酸素が供給され、該金属酸化物膜は還元されて金属膜となり、金属膜及び導電膜を加工することで、ソース電極層及びドレイン電極層を形成する、半導体装置の作製方法である。
また、本発明の一態様は、基板上に、ゲート電極層を形成し、ゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に絶縁膜を形成し、酸化物半導体膜及び絶縁膜上に、酸化物半導体膜よりも還元性が高い金属酸化物膜と、導電膜とを積層して形成し、金属酸化物膜と酸化物半導体膜が接触した状態で加熱処理を行うことにより、金属酸化物膜から酸化物半導体膜に酸素が供給され、該金属酸化物膜は還元されて金属膜となり、金属膜及び導電膜を加工することで、ソース電極層及びドレイン電極層を形成する、半導体装置の作製方法である。
また、本発明の一態様は、基板上に、ゲート電極層を形成し、ゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上に導電膜と、金属酸化物膜とを積層して形成し、導電膜及び金属酸化物膜を加工することで、ソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層上に、金属酸化物膜よりも還元性の低い酸化物半導体膜を形成し、金属酸化物膜と酸化物半導体膜が接触した状態で加熱処理を行うことにより、金属酸化物膜から酸化物半導体膜に酸素が供給され、該金属酸化物膜は還元されて金属膜となり、金属膜を形成する、半導体装置の作製方法である。
また、本発明の一態様は、基板上に、酸化物半導体膜を形成し、酸化物半導体膜上に、ゲート絶縁膜を形成し、ゲート絶縁膜上に、ゲート電極層及び絶縁膜を積層して形成し、ゲート電極層及び絶縁膜をマスクとして酸化物半導体膜にドーパントを添加し、ゲート絶縁膜上に、ゲート電極層及び絶縁膜の側面に接するサイドウォール絶縁膜を形成し、酸化物半導体膜と接するように、酸化物半導体膜よりも還元性が高い金属酸化物膜を形成し、金属酸化物膜と酸化物半導体膜が接触した状態で加熱処理を行うことにより、金属酸化物膜から酸化物半導体膜に酸素が供給され、該金属酸化物膜は還元されて金属膜となり、金属膜上に層間絶縁膜を形成し、金属膜及び層間絶縁膜を、絶縁膜が露出するまで研磨処理を行うことで、ソース電極層及びドレイン電極層を形成する半導体装置の作製方法である。
また、本発明の一態様は、基板上に、酸化物半導体膜を形成し、酸化物半導体膜上に、ゲート絶縁膜を形成し、ゲート絶縁膜上に、ゲート電極層及び絶縁膜を積層して形成し、ゲート電極層及び絶縁膜をマスクとして酸化物半導体膜にドーパントを添加し、ゲート絶縁膜上に、ゲート電極層及び絶縁膜の側面に接するサイドウォール絶縁膜を形成し、酸化物半導体膜と接するように、酸化物半導体膜よりも還元性が高い金属酸化物膜と導電膜とを積層して形成し、金属酸化物膜と酸化物半導体膜が接触した状態で加熱処理を行うことにより、金属酸化物膜から酸化物半導体膜に酸素が供給され、該金属酸化物膜は還元されて金属膜となり、導電膜上に層間絶縁膜を形成し、金属膜、導電膜、層間絶縁膜を、絶縁膜が露出するまで研磨処理を行うことで、ソース電極層及びドレイン電極層を形成する半導体装置の作製方法である。
また、本発明の一態様は、基板上に、島状の絶縁膜を形成し、島状の絶縁膜上に、導電膜と、金属酸化物膜とを積層して形成し、導電膜及び金属酸化物膜を、島状の絶縁膜が露出するまで研磨処理を行うことで、ソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層上に、酸化物半導体膜を形成し、金属酸化物膜と酸化物半導体膜が接触した状態で加熱処理を行うことにより、金属酸化物膜から酸化物半導体膜に酸素が供給され、該金属酸化物膜は還元されて金属膜となり、酸化物半導体膜上に、ゲート絶縁膜を形成し、ゲート絶縁膜上に、ゲート電極層を形成し、ゲート電極層をマスクとして酸化物半導体膜にドーパントを添加する半導体装置の作製方法である。
上記各作製方法において、酸化物半導体膜よりも還元性が高い金属酸化物膜を、１ｎｍ以上５０ｎｍ以下の膜厚で形成することが好ましい。
また、上記各作製方法において、金属酸化物膜を、酸化銅、酸化銀、酸化ルテニウム、酸化イリジウムのいずれか一または複数を用いて形成することが好ましい。また、導電膜を、金、白金、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルのいずれか一または複数を用いて形成することが好ましい。
本発明の一態様によれば、酸化物半導体膜が還元されることを抑制し、当該酸化物半導体膜の酸素欠損を低減することができるため、トランジスタのしきい値電圧がマイナス方向にシフトすることが抑制された半導体装置を提供することができる。また、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することで、トランジスタのオン電流の低下が抑制された半導体装置を提供することができる。
半導体装置の一態様を説明する平面図及び断面図。 半導体装置の一態様を説明する平面図及び断面図。 半導体装置の作製方法の一態様を説明する断面図。 半導体装置の一態様を説明する平面図及び断面図。 半導体装置の一態様を説明する平面図及び断面図。 半導体装置の一態様を説明する平面図及び断面図。 半導体装置の一態様を説明する平面図及び断面図。 半導体装置の作製方法の一態様を説明する断面図。 各金属の酸化反応のギブズ自由エネルギーを示す図。 半導体装置の一態様を説明する平面図及び断面図。 半導体装置の作製方法の一態様を説明する断面図。 半導体装置の作製方法の一態様を説明する断面図。 半導体装置の一態様を説明する平面図及び断面図。 半導体装置の作製方法の一態様を説明する断面図。 半導体装置の一態様を説明する平面図及び断面図。 半導体装置の一態様を説明する平面図及び断面図。 半導体装置の作製方法の一態様を説明する断面図。 半導体装置の一態様を説明する平面図。 半導体装置の一態様を説明する平面図及び断面図。 半導体装置の一態様を説明する断面図。 半導体装置の一態様を説明する回路図及び断面図。 半導体装置の一態様を説明する断面図、平面図、及び回路図。 半導体装置の一態様を説明する回路図及び斜視図。 半導体装置の一態様を説明する断面図及び平面図。 ＳＲＡＭとＤＲＡＭの回路図。 半導体装置の一態様を説明するブロック図。 半導体装置の一態様を説明するブロック図。 半導体装置の一態様を説明するブロック図。 電子機器を説明する図。 電子機器を説明する図と充放電制御回路のブロック図。 電子機器を説明する図。 評価に用いたトランジスタの上面図及び断面図。 ＴＤＳ分析の結果を示す図。 ＳＩＭＳ測定の結果を示す図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
（実施の形態１）
本実施の形態では、半導体装置の一形態について、図１、図２、及び図９を参照して説明する。本実施の形態では、半導体装置の一例として、酸化物半導体膜を有するトランジスタを示す。
本発明の一態様に係る半導体装置において、トランジスタの構造は特に限定されず、例えば、トップゲート構造、又はボトムゲート構造のスタガ型及びプレナー型などを適用することができる。また、トランジスタは、チャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成されるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。また、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極層を有する、デュアルゲート構造であってもよい。
図１（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ４１０は、ボトムゲート構造の一つ（逆スタガ型トランジスタともいう）であるトランジスタの一例である。図１（Ａ）は、トランジスタ４１０の平面図であり、図１（Ｂ）は、図１（Ａ）のＡ１−Ａ２における断面図（チャネル長方向の断面図）であり、図１（Ｃ）は、図１（Ａ）のＢ１−Ｂ２における断面図（チャネル幅方向の断面図）である。また、図１（Ａ）では、煩雑になることを避けるため、トランジスタ４１０の構成要素の一部（例えば、ゲート絶縁膜４０２など）を省略して図示している。
図１（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ４１０は、絶縁表面を有する基板４００上に設けられたゲート電極層４０１と、ゲート電極層４０１上に設けられたゲート絶縁膜４０２と、ゲート絶縁膜４０２上にゲート電極層４０１と重畳する領域に設けられた酸化物半導体膜４０３と、酸化物半導体膜４０３と接して設けられたソース電極層４０７ａ及びドレイン電極層４０７ｂと、を有する。また、トランジスタ４１０を覆うように、絶縁膜４０８及び平坦化絶縁膜４０９が設けられている。
図１（Ａ）、（Ｂ）、（Ｃ）に示すように、トランジスタ４１０は、酸化物半導体膜４０３と接するソース電極層４０７ａ及びドレイン電極層４０７ｂが積層構造で構成されている。ソース電極層４０７ａは、金属膜４０６ａと導電膜４０５ａの積層構造、ドレイン電極層４０７ｂは、金属膜４０６ｂと導電膜４０５ｂの積層構造である。なお、金属膜は、導電膜とも記す場合がある。
図１（Ａ）、（Ｂ）、（Ｃ）に示すように、酸化物半導体膜４０３と接する金属膜４０６ａ、４０６ｂは、酸化物半導体膜４０３から酸素を引き抜くことを防止するために、酸化物半導体膜４０３に含まれる金属元素よりも耐酸化性を有する金属が用いられている。
ここで、酸化物半導体膜４０３に含まれる金属元素よりも耐酸化性を有する金属について、図９を参照して説明する。
まず、各物質における標準生成エンタルピーΔＨ及び標準エントロピーＳの値を表１に示す。なお、表１に示す各物質における標準生成エンタルピーΔＨ及び標準エントロピーＳの値は、主として日本化学会編「化学便覧基礎編ＩＩ改訂４版、丸善株式会社」から引用したものである。また、表１に示す各物質における標準生成エンタルピーΔＨ及び標準エントロピーＳの値を用いて、各酸化反応の式に代入することで、各酸化反応における標準生成エンタルピーΔＨ及び標準生成エントロピーΔＳの値を算出した。算出した各酸化反応における標準生成エンタルピーΔＨ及び標準生成エントロピーΔＳの値を、表２に示す。
次に、表２に示す標準生成エンタルピーΔＨ及び標準生成エントロピーΔＳの値を下記の式（１）に代入して、温度が０℃以上９００℃以下の範囲における各酸化反応のギブズ自由エネルギーの値を算出した。なお、式（１）のＴは、温度［Ｋ］である。
ΔＧ＝ΔＨ−ＴΔＳ×１０−３ （１）
図９は、温度が０℃以上９００℃以下の範囲における各種金属の酸化反応のギブズ自由エネルギーを計算した結果である。横軸は、温度［℃］であり、縦軸は、ギブズ自由エネルギーΔＧ［ｋＪ／ｍｏｌ］である。
図９に示すグラフから、図９の下側にある反応ほど酸化反応が起こりやすい、つまり酸化しやすい金属であり、図９の上側にある反応ほど還元反応が起こりやすい、つまり還元しやすい金属酸化物であることがわかる。したがって、酸化物半導体膜４０３に含まれる金属元素よりも耐酸化性を有する金属は、図９の上側にある金属であればよい。
例えば、酸化物半導体膜４０３がＩｎ−Ｇａ−Ｚｎ系酸化物である場合、インジウム、ガリウム、亜鉛よりも耐酸化性を有する（少なくともインジウム、ガリウム、及び亜鉛の酸化反応のギブズ自由エネルギーよりも高い）金属であればよいことがわかる。なお、酸化物半導体膜４０３がＩｎ−Ｓｎ−Ｚｎ系酸化物である場合は、インジウム、錫、亜鉛よりも耐酸化性を有する（少なくともインジウム、スズ、及び亜鉛の酸化反応のギブズ自由エネルギーよりも高い）金属であればよい。
しかしながら、インジウムなどよりも耐酸化性を有する金属であるタングステンやモリブデンであっても、加熱処理の温度が高くなると、タングステン膜やモリブデン膜中に酸素が拡散してしまう場合がある。これにより、タングステン膜やモリブデン膜中に高抵抗成分が形成され、トランジスタのオン電流が低減してしまうという問題が生じる。そのため、金属膜４０６ａ、４０６ｂとしては、モリブデンよりも耐酸化性を有する（モリブデンの酸化反応のギブズ自由エネルギーよりも高い）金属を用いることがより好ましい。具体的には、図９に示すように、銅、銀、ルテニウム、イリジウムなどが挙げられる。
金属膜４０６ａ、４０６ｂとして、銅、銀、ルテニウム、イリジウムなどを用いることにより、酸化物半導体膜４０３から酸素を引き抜くことを防止することができるため、酸化物半導体膜４０３の酸素欠損が増大することを抑制し、トランジスタ４１０のしきい値電圧がマイナス方向にシフトすることを抑制することができる。
また、金属膜４０６ａ、４０６ｂは、酸化されにくく、金属膜４０６ａ、４０６ｂ中に酸素が拡散することを抑制できるため、金属膜４０６ａ、４０６ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜４０３、ソース電極層４０７ａ、及びドレイン電極層４０７ｂに起因する抵抗を低減することができるため、トランジスタ４１０のオン電流の低下を抑制することができる。
また、酸化物半導体膜４０３の電子親和力に対して、±０．２ｅＶの仕事関数を有する金属膜４０６ａ、４０６ｂ（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化物半導体膜４０３と、ソース電極層４０７ａ及びドレイン電極層４０７ｂとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜４０３、ソース電極層４０７ａ、及びドレイン電極層４０７ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体の電子親和力が４．６［ｅＶ］の場合は、仕事関数が４．７１［ｅＶ］のルテニウムを用いることが好ましい。このような材料を、酸化物半導体膜４０３、金属膜４０６ａ、４０６ｂとして用いることにより、コンタクト抵抗を低減することができる。
下記に、図９に示す金属の酸化反応のギブズ自由エネルギーが高い順に金属を列記する。
Ａｕ，Ｐｔ，Ａｇ，Ｉｒ，Ｒｕ，Ｃｕ，Ｍｏ，Ｗ，Ｓｎ，Ｉｎ，Ｚｎ，Ｇａ，Ｓｉ，Ｔｉ，Ａｌ，Ｈｆ
また、金属膜４０６ａ、４０６ｂと積層して設けられる導電膜４０５ａ、４０５ｂは、金属膜４０６ａ、４０６ｂとの界面において、酸化物膜が形成されない材料であることが好ましい。導電膜４０５ａ、４０５ｂに用いることができる材料としては、金属膜４０６ａ、４０６ｂに用いることができる材料に加えて、金、白金、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。導電膜４０５ａ、４０５ｂは、単層構造または積層構造で構成される。積層構造の場合、例えば、窒化タンタル膜とタングステン膜とで構成することができる。
図１（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ４１０では、ソース電極層４０７ａ及びドレイン電極層４０７ｂは、金属膜４０６ａ、４０６ｂと、導電膜４０５ａ、４０５ｂとが同じ材料となるように構成された場合について示している。そのため、金属膜４０６ａ、４０６ｂと、導電膜４０５ａ、４０５ｂとの界面を点線で示している。図１に示すトランジスタ４１０の場合、例えば、金属膜４０６ａ、４０６ｂとして、ルテニウムを用い、導電膜４０５ａ、４０５ｂとして、ルテニウムを用いることができる。
トランジスタ４１０において、金属膜４０６ａ、４０６ｂ中に、一部に金属酸化物が形成されていても良い。例えば、金属膜４０６ａ、４０６ｂがルテニウムの場合、一部に酸化ルテニウムが形成されていてもよい。金属膜の一部に酸化ルテニウムが形成されていたとしても、酸化ルテニウムの抵抗率は３．５×１０−５［ｃｍΩ］（３００Ｋ）であり、ソース電極層及びドレイン電極層に高抵抗成分は形成されないため、好ましい。
また、酸化物半導体膜４０３は、エネルギーギャップが２．８ｅＶ乃至３．２ｅＶであり、シリコンのエネルギーギャップ１．１ｅＶと比較して大きい。また、酸化物半導体膜４０３の少数キャリアは、１０−９ｃｍ−３であり、シリコンの真性キャリア密度の１０１１ｃｍ−３と比較して極めて小さい。
酸化物半導体膜４０３の多数キャリア（電子）は、トランジスタのソースから流れるのみである。また、チャネル形成領域を完全空乏化することが可能であるため、トランジスタのオフ電流を極めて小さくすることが可能である。酸化物半導体膜４０３を用いたトランジスタのオフ電流は、室温において、１０ｙＡ／μｍ以下、８５℃〜９５℃においても、１ｚＡ／μｍ以下となり、極めて小さい。
したがって、酸化物半導体膜４０３を用いたトランジスタは、Ｓ値が小さくなり、理想的な値が得られる。また、当該トランジスタは、信頼性が高い。
次に、図１に示すトランジスタ４１０と一部異なるトランジスタについて、図２を参照して説明する。
図２（Ａ）は、トランジスタ４２０の平面図であり、図２（Ｂ）は、図２（Ａ）のＣ１−Ｃ２における断面図（チャネル長方向の断面図）である。また、図２（Ａ）では、煩雑になることを避けるため、トランジスタ４２０の構成要素の一部（例えば、ゲート絶縁膜４０２など）を省略して図示している。
図２（Ａ）、（Ｂ）に示すトランジスタ４２０において、ソース電極層４１７ａ及びドレイン電極層４１７ｂは、金属膜４０６ａ、４０６ｂと、導電膜４１５ａ、４１５ｂとが異なる材料となるように構成されている。そのため、金属膜４０６ａ、４０６ｂと、導電膜４１５ａ、４１５ｂとの界面を実線で示している。なお、導電膜４１５ａ、４１５ｂは、導電膜４０５ａ、４０５ｂと同様の材料を用いて、単層構造又は積層構造で構成される。図２に示すトランジスタ４２０の場合、例えば、金属膜４０６ａ、４０６ｂとして、ルテニウムを用い、導電膜４１５ａ、４１５ｂとして、窒化タンタルを用いることができる。
なお、トランジスタ４２０において、ソース電極層４１７ａ及びドレイン電極層４１７ｂの構成以外は、トランジスタ４１０と同様であるため、トランジスタ４１０に関する記載を参酌できる。
以上説明したように、酸化物半導体膜４０３に接する金属膜４０６ａ、４０６ｂとして、酸化物半導体膜４０３に含まれる金属元素よりも耐酸化性を有する（少なくともインジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い）金属を用いることにより、酸化物半導体膜４０３から酸素を引き抜くことを防止することができる。これにより、ソース電極層４１７ａ及びドレイン電極層４１７ｂと酸化物半導体膜４０３との界面における酸素欠損が増大することを抑制し、トランジスタのしきい値電圧がマイナス方向にシフトすることを抑制することができる。
また、金属膜４０６ａ、４０６ｂは、酸化物半導体膜４０３よりも酸化しにくく、金属膜４０６ａ、４０６ｂ中に酸素が拡散することを抑制できるため、金属膜４０６ａ、４０６ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、図１に示すトランジスタ４１０を有する半導体装置の作製方法の一例について、図３を参照して説明する。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有することが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板４００として用いても良い。
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体膜４０３を含むトランジスタ４１０を直接作製してもよいし、他の作製基板に酸化物半導体膜４０３を含むトランジスタ４１０を作製し、その後、可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜４０３を含むトランジスタ４１０との間に剥離層を設けると良い。
次に、基板４００上に、下地膜として機能する絶縁膜を形成しても良い。絶縁膜としては、プラズマＣＶＤ法またはスパッタリング法により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウムなどの酸化物絶縁膜、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いて形成することができる。絶縁膜として、例えば、窒化シリコン膜と酸化窒化シリコン膜との積層構造を用いることにより、基板から金属や水素などが、後に形成される酸化物半導体膜に浸入することを抑制できるため、好ましい。
下地膜として機能する絶縁膜（積層構造の場合は、酸化物半導体膜４０３と接する膜）の膜中（バルク中）には、少なくとも化学量論的組成を超える量の酸素が存在することが好ましい。例えば、絶縁膜として、酸化シリコン膜を用いる場合には、酸素の量をＳｉＯ２＋α（ただし、α＞０）とすることが好ましい。
酸素の供給源となる酸素を多く（過剰に）含む絶縁膜を酸化物半導体膜４０３と接して設けることによって、絶縁膜から酸化物半導体膜４０３へ酸素を供給することができる。また、酸化物半導体膜４０３と、絶縁膜の少なくとも一部とが接した状態で加熱処理を行うことによって酸化物半導体膜４０３への酸素の供給を行ってもよい。酸素を多く含む絶縁膜を用いることにより、酸化物半導体膜４０３に酸素を供給することができるため、酸化物半導体膜４０３の酸素欠損を低減することができる。
次に、基板４００上に、ゲート電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。導電膜の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。導電膜は、単層構造または積層構造で成膜される。
また、導電膜の材料は、酸化インジウムスズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
また、後に形成されるゲート絶縁膜４０２と接する導電膜として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は、５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有するため、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
次に、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってゲート電極層４０１を形成する。ゲート電極層４０１を形成した後、レジストマスクを除去する。導電膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
また、ゲート電極層４０１形成後に、基板４００、及びゲート電極層４０１に加熱処理を行ってもよい。例えば、ＧＲＴＡ装置により、６５０℃、１分〜５分間、加熱処理を行えばよい。また、電気炉により、５００℃、３０分〜１時間、加熱処理を行ってもよい。加熱処理を行うことにより、基板４００やゲート電極層４０１に含まれる水素や水などを除去することができる。
次に、ゲート電極層４０１上にゲート絶縁膜４０２を形成する。
なお、ゲート絶縁膜４０２の被覆性を向上させるために、ゲート電極層４０１表面に平坦化処理を行ってもよい。特に、ゲート絶縁膜４０２として膜厚の薄い絶縁膜を用いる場合、ゲート電極層４０１表面の平坦性が良好であることが好ましい。
ゲート絶縁膜４０２の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、ＰＥＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁膜４０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
ゲート絶縁膜４０２の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコンを用いて形成することができる。また、ゲート絶縁膜４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。また、ゲート絶縁膜４０２は、上記の材料を用いて、単層構造または積層構造で形成することができる。
ゲート絶縁膜４０２は、後に形成される酸化物半導体膜４０３と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁膜４０２は、膜中（バルク中）に少なくとも化学量論比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁膜４０２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。
酸素の供給源となる酸素を多く（過剰に）含むゲート絶縁膜４０２を、後に形成される酸化物半導体膜４０３と接して設けることによって、該ゲート絶縁膜４０２から酸化物半導体膜４０３へ酸素を供給することができる。また、酸化物半導体膜４０３とゲート絶縁膜４０２とが少なくとも一部が接した状態で加熱処理を行うことによって、ゲート絶縁膜４０２から酸化物半導体膜４０３への酸素の供給を行ってもよい。
酸化物半導体膜４０３へ酸素を供給することにより、酸化物半導体膜４０３中の酸素欠損を低減することができる。さらに、ゲート絶縁膜４０２は、作製するトランジスタのサイズやゲート絶縁膜４０２の段差被覆性を考慮して形成することが好ましい。
また、ゲート絶縁膜４０２形成後に、基板４００、ゲート電極層４０１、及びゲート絶縁膜４０２に加熱処理を行ってもよい。例えば、ＧＲＴＡ装置により、６５０℃、１分〜５分間、加熱処理を行えばよい。また、電気炉により、５００℃、３０分〜１時間、加熱処理を行ってもよい。加熱処理を行うことにより、ゲート絶縁膜４０２に含まれる水素や水などを除去することができる。
次に、ゲート絶縁膜４０２上に酸化物半導体膜を形成する。その後、フォトリソグラフィ工程により酸化物半導体膜上にレジストマスクを形成し、選択的にエッチングを行って島状の酸化物半導体膜４０３を形成する（図３（Ａ）参照）。酸化物半導体膜４０３を形成した後、レジストマスクを除去する。酸化物半導体膜４０３のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
また、島状の酸化物半導体膜４０３を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると、フォトマスクを使用しないため、製造コストを低減できる。
なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法によるドライエッチングによってエッチング加工してもよい。
酸化物半導体膜４０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）を含む。特に、インジウム（Ｉｎ）と亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体膜を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）のいずれか一種または複数種を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、インジウムを含む酸化物半導体は、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。
酸化物半導体膜４０３は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
好ましくは、酸化物半導体膜４０３は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａとは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」で表現でき、下記式（２）にて定義される。
ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１））（ｘ１，ｙ２，ｆ（ｘ１，ｙ２））（ｘ２，ｙ１，ｆ（ｘ２，ｙ１））（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
酸化物半導体膜４０３表面の平坦性を高めるために、ゲート絶縁膜４０２において、酸化物半導体膜４０３が接して形成される領域に、平坦化処理を行うことが好ましい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ））、ドライエッチング処理、プラズマ処理を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、ゲート絶縁膜４０２の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、ゲート絶縁膜４０２表面の凹凸状態に合わせて適宜設定すればよい。
酸化物半導体膜４０３の膜厚は、１ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜４０３は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
また、酸化物半導体膜４０３に含まれる水素又は水の濃度は、できる限り低いことが好ましい。水素濃度が高いと、酸化物半導体に含まれる元素と水素との結合により、水素の一部がドナーとなり、キャリアである電子が生じてしまうためである。
したがって、酸化物半導体膜４０３の形成工程において、酸化物半導体膜４０３に水素、又は水がなるべく含まれないようにするために、酸化物半導体膜４０３の成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜４０２が形成された基板を予備加熱し、基板及びゲート絶縁膜４０２に吸着した水素、水分などの不純物を脱離させ、排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
なお、酸化物半導体膜４０３は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
なお、本実施の形態において、酸化物半導体膜４０３として、ＡＣ電源装置を有するスパッタリング装置を用いたスパッタリング法を用い、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。本実施の形態において、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いる。なお、成膜条件は、酸素及びアルゴン雰囲気下（酸素流量比率５０％）、圧力０．４Ｐａ、電源電力０．５ｋＷ、基板温度２００℃とする。
酸化物半導体膜４０３を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板４００上に酸化物半導体膜４０３を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜４０３に含まれる水素、水、水酸基又は水素化物などの不純物の濃度を低減できる。
また、ゲート絶縁膜４０２を大気に解放せずにゲート絶縁膜４０２と酸化物半導体膜４０３を連続的に形成することが好ましい。ゲート絶縁膜４０２を大気に曝露せずにゲート絶縁膜４０２と酸化物半導体膜４０３を連続して形成すると、ゲート絶縁膜４０２表面に水素や水分などの不純物が吸着することを防止することができる。
また、酸化物半導体膜４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。
また、酸化物半導体膜４０３として結晶性酸化物半導体膜を用いる場合、結晶化のための加熱処理を行ってもよい。
本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜４０３に対して窒素雰囲気下４５０℃において１時間、さらに窒素及び酸素雰囲気下４５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、加熱処理で酸化物半導体膜４０３を加熱した後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体膜４０３の酸素欠損を低減することができる。
なお、脱水化又は脱水素化のための加熱処理は、酸化物半導体膜を島状に加工する前、または島状に加工した後に行えばよい。
また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
脱水化又は脱水素化のための加熱処理を、酸化物半導体膜４０３として島状に加工される前、膜状の酸化物半導体膜がゲート絶縁膜４０２を覆った状態で行うと、ゲート絶縁膜４０２に含まれる酸素が加熱処理によって外部に放出されてしまうことを防止できる。
次に、ゲート電極層４０１、ゲート絶縁膜４０２、及び酸化物半導体膜４０３上に、後にソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる金属酸化物膜４０４及び導電膜４０５を形成する（図３（Ｂ）参照）。
金属酸化物膜４０４として、酸化物半導体膜４０３よりも還元性が高い金属酸化物膜を用いる。酸化物半導体膜４０３よりも還元性が高い金属酸化物膜とは、図９に示すように、酸化インジウム、酸化ガリウム、酸化亜鉛、及び酸化錫よりも還元性が高い（つまり、インジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い）金属酸化物であればよい。具体的には、酸化銅、酸化銀、酸化ルテニウム、酸化イリジウムなどが挙げられる。金属酸化物膜４０４は、単層構造または積層構造で成膜される。
金属酸化物膜４０４の膜厚は、１ｎｍ以上５０ｎｍ以下、好ましくは１ｎｍ以上３０ｎｍ以下、より好ましくは５ｎｍ以上１０ｎｍ以下とする。また、金属酸化物膜４０４は、スパッタリング法、ＣＶＤ法などを適宜用いて形成することができる。
本実施の形態では、金属酸化物膜４０４として、スパッタリング法により、膜厚１０ｎｍの酸化ルテニウムを成膜する。
導電膜４０５は、後の加熱処理に耐えられる材料を用いればよい。また、後の加熱処理により、金属酸化物膜４０４との界面に、酸化物膜を形成しない材料で形成することが好ましい。導電膜４０５としては、例えば、金、白金、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。導電膜４０５は、金属酸化物膜４０４よりも厚く設けることが好ましく、単層構造または積層構造で成膜される。積層構造とする場合には、窒化タンタル膜上にタングステン膜を形成しても良い。
導電膜４０５の膜厚は、５０ｎｍ以上６００ｎｍ以下とする。また、導電膜４０５は、スパッタリング法、ＣＶＤ法など適宜用いて形成することができる。
本実施の形態では、導電膜４０５として、スパッタリング法により、膜厚２００ｎｍのルテニウムを成膜する。
次に、酸化物半導体膜４０３、金属酸化物膜４０４、導電膜４０５に加熱処理を行う（図３（Ｃ）参照）。金属酸化物膜４０４と酸化物半導体膜４０３が接触した状態で加熱処理を行うことにより、金属酸化物膜４０４から酸素が放出され、酸化物半導体膜４０３に供給される。酸化物半導体膜４０３に酸素が供給されることにより、酸化物半導体膜４０３中の酸素欠損を低減することができる。また、酸化物半導体膜４０３よりも還元性が高い金属酸化物膜４０４は還元され、金属膜４０６が形成される。
なお、図３（Ｃ）において、金属酸化物膜４０４が全て金属膜４０６に還元される場合について説明したが、金属酸化物膜４０４と酸化物半導体膜４０３との界面付近のみが還元され金属膜４０６となり、界面付近以外では金属酸化物膜４０４が残っていてもよい。例えば、金属酸化物膜４０４として、酸化ルテニウムを用いた場合、界面付近のみが還元されルテニウムとなり、界面付近以外では酸化ルテニウムが残っていてもよい。界面付近以外では酸化ルテニウムが残っていたとしても、酸化ルテニウムの抵抗率は３．５×１０−５［ｃｍΩ］（３００Ｋ）であり、ソース電極層及びドレイン電極層に高抵抗成分は形成されないため、好ましい。
また、金属酸化物膜４０４が還元されることによって形成された金属膜４０６は、酸化物半導体膜４０３に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜４０６中に、酸素が拡散しにくい膜となる。
本実施の形態に示すように、金属酸化物膜４０４が酸化物半導体膜４０３を覆った状態で加熱処理を行っているため、後に形成されるチャネル形成領域にも酸素が供給され、酸素欠損が低減されるため、好ましい。
また、金属酸化物膜４０４上に導電膜４０５を設けて、加熱処理を行うことにより、金属酸化物膜４０４に含まれる酸素が、外部に放出されず、酸化物半導体膜４０３に供給されるため、好ましい。
加熱処理は、不活性ガス（窒素、またはヘリウム、ネオン、アルゴン、クリプトン、キセノンなどの希ガス）雰囲気、酸化性ガスを１０ｐｐｍ以上、好ましくは１％以上、さらに好ましくは１０％以上含む雰囲気、または減圧状態（１０Ｐａ以下、好ましくは１Ｐａ以下、さらに好ましくは０．１Ｐａ以下）において、１５０℃以上６５０℃以下、好ましくは２００℃以上４５０℃以下の温度で行う。
本実施の形態では、ＧＲＴＡ装置により、６５０℃、１分〜５分間、加熱処理を行えばよい。また、電気炉により、５００℃、３０分〜１時間、加熱処理を行ってもよい。
次に、フォトリソグラフィ工程により導電膜４０５上にレジストマスクを形成し、選択的にエッチングを行って、金属膜４０６ａ、４０６ｂ、及び導電膜４０５ａ、４０５ｂを形成する（図３（Ｄ）参照）。金属膜４０６ａ及び導電膜４０５ａは、ソース電極層４０７ａとして機能し、金属膜４０６ｂ及び導電膜４０５ｂは、ドレイン電極層４０７ｂとして機能する。ソース電極層４０７ａ及びドレイン電極層４０７ｂを形成した後、レジストマスクを除去する。
レジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体膜４０３上で隣り合うソース電極層４０７ａの下端部とドレイン電極層４０７ｂの下端部との間隔幅によって後に形成されるトランジスタ４１０のチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いてレジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
導電膜４０５及び金属膜４０６をエッチングするためのエッチングガスとして、ハロゲンを含むガスを用いることができる。ハロゲンを含むガスとしては、塩素を含むガス、例えば、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）などを含むガスを用いることができる。また、ハロゲンを含むガスとして、フッ素を含むガス、例えば、四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）などを含むガスを用いることができる。また、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
上述のように、酸化物半導体膜４０３上に接する膜のエッチングには、ハロゲン元素を含むエッチングガスを用いたプラズマ処理を好適に用いることができる。しかしながら、酸化物半導体膜がハロゲン元素を含むエッチングガスに曝されると、該エッチングガスに含まれるハロゲン元素によって、酸化物半導体膜中の酸素が引き抜かれてしまい、酸化物半導体膜の表面近傍に酸素欠損が形成されるおそれがある。
例えば、金属膜４０６をルテニウムで形成すると、エッチングガスとして、酸素、または酸素及びアルゴンなどの希ガスの混合ガスを用いることができる。酸化物半導体膜４０３上に接する膜のエッチングに、ハロゲン元素を含むエッチングガスを用いなくて済むため、酸化物半導体膜中の酸素が引き抜かれてしまうことを抑制することができる。また、酸化物半導体膜４０３中に、酸素を供給することができる。また、金属膜４０６及び導電膜４０５をルテニウムで形成すると、より好ましい。
エッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
なお、導電膜４０５、金属膜４０６のエッチング工程の際に、酸化物半導体膜４０３がエッチングされ、消失または分断されることのないよう、導電膜４０５、金属膜４０６のエッチング条件を最適化することが望まれる。しかしながら、導電膜４０５、金属膜４０６のみがエッチングされ、酸化物半導体膜４０３が全くエッチングされないという条件を得ることは難しいため、導電膜４０５、金属膜４０６のエッチングの際に酸化物半導体膜４０３の一部が除去されることで、溝部（凹部）を有する酸化物半導体膜４０３となることがある。
以上の工程で、本発明の一態様に係るトランジスタ４１０が作製される（図３（Ｅ）参照）。
本実施の形態では、ソース電極層４０７ａ及びドレイン電極層４０７ｂ上に、酸化物半導体膜４０３と接して、無機絶縁膜となる絶縁膜４０８を形成する。
絶縁膜４０８は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、絶縁膜４０８に水、水素等の不純物を混入させない方法を適宜用いて形成する。絶縁膜４０８に水素が含まれると、その水素の酸化物半導体膜４０３への侵入、又は水素による酸化物半導体膜中の酸素の引き抜きが生じ酸化物半導体膜４０３のバックチャネルが低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜４０８はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
絶縁膜４０８としては、代表的には酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、又は酸化ガリウム、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、窒化酸化アルミニウムなどの無機絶縁膜の単層構造又は積層構造を用いることができる。
脱水化又は脱水素化処理として加熱工程を行った場合、酸化物半導体膜４０３に、酸素を供給することが好ましい。酸化物半導体膜４０３へ酸素を供給することにより、膜中の酸素欠損をさらに低減することができる。
本実施の形態では、酸化物半導体膜４０３への酸素の供給を、絶縁膜４０８を供給源として行う。また、絶縁膜４０８として、酸素を含む酸化物絶縁膜（例えば、酸化シリコン膜、酸化窒化シリコン膜）を用いる。絶縁膜４０８を酸素の供給源とする場合、絶縁膜４０８は酸素を多く（過剰）含む膜（好ましくは結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている膜）とすると酸素の供給源として好適に機能させることができる。
本実施の形態では、絶縁膜４０８として膜厚３００ｎｍの酸化シリコン膜を、スパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタリング法により酸化シリコン膜を形成することができる。
酸化物半導体膜４０３の成膜時と同様に、絶縁膜４０８の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁膜４０８に含まれる不純物の濃度を低減できる。また、絶縁膜４０８の成膜室内の残留水分を除去するための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
絶縁膜４０８を、成膜する際に用いるスパッタガスとしては、水素、水などの不純物が除去された高純度ガスを用いることが好ましい。
次に、酸化物半導体膜４０３に、一部（チャネル形成領域）が絶縁膜４０８と接した状態で加熱工程を行う。
加熱工程の温度は、２５０℃以上７００℃以下、または４００℃以上７００℃以下、または基板の歪み点未満とする。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気下２５０℃において１時間の加熱工程を行う。
この加熱工程は、脱水化又は脱水素化処理を行う加熱工程と同様の加熱方法及び加熱装置を用いることができる。
加熱工程は、減圧下、又は窒素、酸素、超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、若しくは希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥エア、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、酸化物半導体膜４０３と酸素を含む絶縁膜４０８とを接した状態で加熱工程を行うため、不純物の排除工程によって同時に減少してしまう酸素を、酸素を含む絶縁膜４０８より酸化物半導体膜４０３（チャネル形成領域）へ供給することができる。
また、さらに絶縁膜４０８上に緻密性の高い無機絶縁膜を設けてもよい。例えば、絶縁膜４０８上にスパッタリング法により酸化アルミニウム膜を形成する。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ４１０に安定な電気特性を付与することができる。膜密度はラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｍｅｔｒｙ）によって測定することができる。
トランジスタ４１０上に設けられる無機絶縁膜として用いることのできる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜４０３への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜４０３からの放出を防止する保護膜として機能する。
本実施の形態では、酸化物半導体膜４０３への酸素の供給を、絶縁膜４０８を供給源として行う場合について示したが、酸化物半導体膜４０３に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよい。また、これらを組み合わせて、酸化物半導体膜４０３に酸素を供給してもよい。
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理のいずれか、または組み合わせて行うことができる。
酸素の導入工程は、絶縁膜４０８を通過して酸化物半導体膜４０３へ導入してもよいし、露出した酸化物半導体膜４０３に直接導入してもよい。酸素を、絶縁膜４０８を通過して導入する場合は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが、酸素を露出した酸化物半導体膜４０３へ直接導入する場合は、プラズマ処理なども用いることができる。
また、酸化物半導体膜４０３への酸素の導入は、絶縁膜４０８の形成後に限られず、例えば、ゲート絶縁膜の形成後、ゲート絶縁膜の加熱後などのタイミングで行うとよい。トランジスタ作製工程中において、水素や水を除去する前に酸素を導入する工程を行うと、加熱処理の際に、酸化物半導体膜の酸素が引き抜かれ、酸素欠損が生じる原因となる。したがって、水素や水を除去する加熱処理後に、酸素を供給する工程を行うと、酸化物半導体膜４０３に効率良く酸素を供給することができるため、好ましい。
また、トランジスタ４１０起因の表面凹凸を低減するために平坦化絶縁膜４０９を形成してもよい。平坦化絶縁膜４０９としては、ポリイミド系樹脂、アクリル系樹脂、ベンゾシクロブテン系樹脂等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜４０９を形成してもよい。
例えば、平坦化絶縁膜４０９として、膜厚１５００ｎｍのアクリル樹脂膜を形成すればよい。アクリル樹脂膜は塗布法による塗布後、焼成（例えば窒素雰囲気下２５０℃１時間）して形成することができる。
平坦化絶縁膜４０９を形成後、加熱処理を行ってもよい。例えば、窒素雰囲気下２５０℃で１時間加熱処理を行う。
このように、トランジスタ４１０形成後、加熱処理を行ってもよい。また、加熱処理は複数回行ってもよい。
以上の工程により、図１（Ｂ）に示すトランジスタ４１０を含む半導体装置が作製される。
酸化物半導体膜４０３において、銅、アルミニウム、塩素などの不純物がほとんど含まれない高純度化されたものであることが望ましい。トランジスタの作製工程において、これらの不純物が酸化物半導体膜に混入または酸化物半導体膜表面に付着する恐れのない工程を適宜選択することが好ましい。また、酸化物半導体膜表面に付着した場合には、シュウ酸や希フッ酸などに曝す、またはプラズマ処理（Ｎ２Ｏプラズマ処理など）を行うことにより、酸化物半導体膜表面の不純物を除去することが好ましい。具体的には、酸化物半導体膜４０３の銅濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜のアルミニウム濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜の塩素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜は成膜直後において、化学量論的組成より酸素が多い過飽和の状態とすることが好ましい。例えば、スパッタリング法を用いて酸化物半導体膜を成膜する場合、成膜ガスの酸素の占める割合が多い条件で成膜することが好ましく、特に酸素雰囲気（酸素ガス１００％）で成膜を行うことが好ましい。成膜ガスの酸素の占める割合が多い条件、特に酸素ガス１００％の雰囲気で成膜すると、例えば成膜温度を３００℃以上としても、膜中からＺｎの放出が抑えられる。
また、酸化物半導体膜は水素などの不純物が十分に除去されることにより、または、十分な酸素が供給されて酸素が過飽和の状態とされることにより、高純度化されたものであることが望ましい。具体的には、酸化物半導体膜の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体膜中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。また、十分な酸素が供給されて酸素が過飽和の状態とするため、酸化物半導体膜を包みこむように過剰酸素を含む絶縁膜（ＳｉＯｘなど）を接して設ける。
また、過剰酸素を含む絶縁膜の水素濃度もトランジスタの特性に影響を与えるため重要である。
以下に、過剰酸素を含む絶縁膜中の水素濃度が、トランジスタの特性に与える影響について説明する。
まず、過剰酸素を含む絶縁膜中に意図的に水素を添加し、その水素濃度をＳＩＭＳにより評価した。
本実施の形態では、試料を４種類用意した。
ガラス基板を準備し、当該ガラス基板上に酸化シリコン膜をスパッタリング法にて厚さ３００ｎｍ成膜した。酸化シリコン膜は、石英ターゲットを用い、圧力を０．４Ｐａ、電力を１．５ｋＷ（１３．５６ＭＨｚ）、成膜時の基板温度を１００℃として成膜した。なお、酸化シリコン膜の成膜に用いる成膜ガスである酸素ガス（Ｏ２）、重水素ガス（Ｄ２）、およびアルゴンガス（Ａｒ）の流量比について、４種類の条件振りを行った。
表３に、試料名と、酸化シリコン膜の成膜に用いた各成膜ガスの流量と、ＳＩＭＳから得られた酸化シリコン膜３０ｎｍにおける平均のＤ（重水素原子）濃度およびＨ（水素）濃度を示す。なお、各試料の成膜ガス中のＤ２割合（Ｄ２／（Ｏ２＋Ａｒ＋Ｄ２））は、試料１が０体積％、試料２が０．００５体積％、試料３が０．５０体積％、試料４が２．５０体積％とした。
表３より、成膜ガス中のＤ２割合が高いほど酸化シリコン膜中に含まれるＤ濃度が高いことがわかった。
次に、表３で示した試料１乃至試料４を用いて、トランジスタを作製した。
図３２（Ａ）は評価に用いたトランジスタの上面図である。図３２（Ａ）に示す一点鎖線Ａ−Ｂに対応する断面図を図３２（Ｂ）に示す。なお、簡単のため、図３２（Ａ）においては、保護絶縁膜７１８、ゲート絶縁膜７１２、絶縁膜７０２などを省略して示す。
図３２（Ｂ）に示すトランジスタは、基板７００と、基板７００上に設けられた絶縁膜７０２と、絶縁膜７０２上に設けられた酸化物半導体膜７０６と、酸化物半導体膜７０６上に設けられた一対の電極層７１６と、酸化物半導体膜７０６および一対の電極層７１６を覆って設けられたゲート絶縁膜７１２と、ゲート絶縁膜７１２を介して酸化物半導体膜７０６と重畳して設けられたゲート電極層７０４と、ゲート電極層７０４およびゲート絶縁膜７１２上に設けられた保護絶縁膜７１８と、を有する。また、チャネル長（Ｌ）が１０μｍ、チャネル幅（Ｗ）が１０μｍ、チャネル長方向においてゲート電極層７０４と一対の電極層７１６の重なり（Ｌｏｖ）がそれぞれ１μｍ（合計２μｍ）となるようにトランジスタを作製した。
また、絶縁膜７０２として、試料１の成膜条件を用いて作製したトランジスタを試料５、試料２の成膜条件を用いて作製したトランジスタを試料６、試料３の成膜条件を用いて作製したトランジスタを試料７、試料４の成膜条件を用いて作製したトランジスタを試料８とする。なお、絶縁膜７０２の厚さは３００ｎｍとした。
試料５乃至試料８において、絶縁膜７０２を形成する条件以外は、同様の条件で作製した。基板７００としてガラス基板を用い、酸化物半導体膜７０６はＩＧＺＯ（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］ターゲットを用いて成膜したもの）を厚さ２０ｎｍ、一対の電極層７１６はタングステンを厚さ１００ｎｍ、ゲート絶縁膜７１２は酸化窒化シリコン膜を厚さ３０ｎｍ、ゲート電極層７０４は、ゲート絶縁膜７１２側から窒化タンタルを厚さ１５ｎｍおよびタングステンを厚さ１３５ｎｍ、保護絶縁膜７１８は酸化窒化シリコンを厚さ３００ｎｍとした。
以上のような構造を有するトランジスタ（試料５乃至試料８）それぞれに対し、ＢＴストレス試験を行った。実施したＢＴストレス試験の方法を以下に示す。
まず、基板温度２５℃において、トランジスタのドレイン電圧（Ｖｄ）を３Ｖとし、ゲート電圧（Ｖｇ）を−６Ｖから６Ｖに掃引したときのドレイン電流（Ｉｄ）を評価した。このときのトランジスタの特性を、ＢＴストレス試験前のトランジスタの特性と呼ぶ。
次に、Ｖｄを０．１Ｖとし、Ｖｇを−６Ｖとし、基板温度１５０℃にて１時間保持した。
次に、Ｖｄ、Ｖｇ、温度を加えることを止め、基板温度２５℃において、Ｖｄを３Ｖとし、Ｖｇを−６Ｖから６Ｖに掃引したときのＩｄを評価した。このときのトランジスタの特性を、ＢＴストレス試験後のトランジスタの特性と呼ぶ。
ＢＴストレス試験前およびＢＴストレス試験後における、しきい値電圧（Ｖｔｈ）および電界効果移動度（μＦＥ）を表４に示す。
表４より、試料８は、ＢＴストレス試験後にμＦＥが大幅に低下していることがわかった。
また、試料８は他の試料と比べ、Ｖｔｈのマイナス方向のばらつきが大きくなった。
以上に示すように、酸化シリコン膜と酸化物半導体とが接する構造のトランジスタにおいて、酸化シリコン膜中のＤ濃度が７．２×１０２０ａｔｏｍｓ／ｃｍ３であるとき、トランジスタに特性異常が生じることがわかった。
このように、過剰酸素を含む絶縁膜の重水素濃度が、７．２×１０２０ａｔｏｍｓ／ｃｍ３以上である場合には、トランジスタの初期特性のバラツキの増大、Ｌ長依存性の増大、さらにＢＴストレス試験において大きく劣化するため、過剰酸素を含む絶縁膜の重水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とする。即ち、酸化物半導体膜の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、且つ、過剰酸素を含む絶縁膜の重水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とすることが好ましい。
さらに酸化物半導体膜を包み、且つ、過剰酸素を含む絶縁膜の外側に配置されるように、酸化物半導体膜の酸素の放出を抑えるブロッキング膜（ＡｌＯｘなど）を設けると好ましい。
過剰酸素を含む絶縁膜またはブロッキング膜で酸化物半導体膜を包み込むことで、酸化物半導体膜において化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。例えば、酸化物半導体膜がＩＧＺＯの場合、化学量論的組成の一例はＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４［原子数比］であるため、酸素の原子数比が４または４以上含む状態となる。
なお、図３２においては、トップゲート構造のトランジスタで説明を行ったが、ボトムゲート構造のトランジスタにおいても上記と同様のことが言える。つまり、図１に示すゲート絶縁膜４０２、絶縁膜４０８として、水素濃度が上記の濃度まで低減された絶縁膜を用いることにより、トランジスタの特性異常を抑制することができる。また、ゲート絶縁膜４０２、絶縁膜４０８として、過剰酸素を含む絶縁膜を用い、該過剰酸素を含む絶縁膜の外側に、ブロッキング膜を配置することで、酸化物半導体膜において化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。
本実施の形態では、金属酸化物膜４０４上に導電膜４０５を形成した後、加熱処理を行う場合について説明したが、本発明の一態様はこれに限定されない。例えば、酸化物半導体膜４０３上に金属酸化物膜４０４を形成した後、加熱処理を行ってもよいし、金属酸化物膜４０４上に導電膜４０５を形成し、ソース電極層及びドレイン電極層に加工した後に、加熱処理を行ってもよい。
また、金属膜４０６と、導電膜４０５とが異なる材料となるように材料を選択することによって、図２に示すトランジスタ４２０を作製することができる。例えば、金属酸化物膜４０４として、酸化ルテニウムを用い、導電膜４０５として窒化タンタルを用いて、加熱処理を行うことにより、ルテニウムと、窒化タンタルの積層構造となる。これらを、ソース電極層４１７ａ及びドレイン電極層４１７ｂとして用いることができる。また、金属膜４０６ａ、４０６ｂと、導電膜４１５ａ、４１５ｂとの界面において、酸化物膜が形成されないため、好ましい。なお、導電膜４１５ａ、４１５ｂは、窒化タンタルとタングステンの積層構造で形成しても良い。
なお、金属膜４０６ａ、４０６ｂと、導電膜４０５ａ、４０５ｂとが同じ材料となるように材料を選択した場合であっても、金属膜４０６ａ、４０６ｂは、金属酸化物膜４０４が還元されることで形成された膜であり、導電膜４０５ａ、４０５ｂは、成膜された膜であるため、金属膜４０６ａ、４０６ｂと導電膜４０５ａ、４０５ｂとが異なる物性を示す場合がある。例えば、金属膜４０６ａ、４０６ｂは、導電膜４０５ａ、４０５ｂよりも、膜密度が低い場合がある。膜密度は、例えば、Ｘ線反射率（ＸＲＲ：Ｘ−ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）法によって、測定することが可能である。
また、本実施の形態では、ソース電極層４０７ａ及びドレイン電極層４０７ｂを、金属膜４０６ａ、４０６ｂと、導電膜４０５ａ、４０５ｂとで形成する場合について説明したが、本発明の一態様はこれに限定されない。例えば、導電膜４０５ａ、４０５ｂを形成しなくともよい。
酸化物半導体膜４０３のチャネルやバックチャネルにおいては、ソース電極層４０７ａ及びドレイン電極層４０７ｂの形成後であっても、絶縁膜４０８または酸素導入工程によって、酸素を供給し、酸素欠損を低減することが可能である。しかしながら、ソース電極層４０７ａ及びドレイン電極層４０７ｂとして、酸化しやすい材料を用いた場合、ソース電極層４０７ａ及びドレイン電極層４０７ｂとの界面において、酸素欠損が形成されてしまうと、界面に酸素を供給し、酸素欠損を低減することが困難となってしまう。また、ソース電極層４０７ａ及びドレイン電極層４０７ｂ中に、酸素が拡散することで高抵抗成分が形成されてしまうと、高抵抗成分を除くための工程が更に必要となってしまう。
本実施の形態によれば、酸化物半導体膜４０３に接する金属酸化物膜４０４を、加熱処理により還元させることで、金属酸化物膜４０４から酸素が放出され、酸化物半導体膜４０３に供給することができる。これにより、ソース電極層４０７ａ及びドレイン電極層４０７ｂと酸化物半導体膜４０３との界面における酸素欠損を低減することができる。これにより、トランジスタ４１０のしきい値電圧がマイナス方向にシフトすることを抑制することができる。
また、金属酸化物膜４０４が還元されることによって形成された金属膜４０６は、酸化物半導体膜４０３に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜４０６中に酸素が拡散しにくい膜となる。金属膜４０６ａ、４０６ｂを、ソース電極層４０７ａ及びドレイン電極層４０７ｂとして用いることにより、金属膜４０６ａ、４０６ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜４０３、ソース電極層４０７ａ、及びドレイン電極層４０７ｂに起因する抵抗を低減することができるため、トランジスタ４１０のオン電流の低下を抑制することができる。
また、酸化物半導体膜４０３の電子親和力に対して、±０．２ｅＶの仕事関数を有する金属膜４０６（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化物半導体膜４０３と、ソース電極層４０７ａ及びドレイン電極層４０７ｂとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜４０３、ソース電極層４０７ａ、及びドレイン電極層４０７ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置の他の一形態について、図４及び図５を参照して説明する。なお、上記実施の形態と同一部分又は同様な機能を有する部分、及び同様な作製工程については、繰り返しの説明は省略する。
図４に示すトランジスタ４３０は、ボトムゲート構造のトランジスタの一例である。図４（Ａ）は、トランジスタ４３０の平面図であり、図４（Ｂ）は、図４（Ａ）のＤ１−Ｄ２における断面図（チャネル長方向の断面図）である。また、図４（Ａ）では、煩雑になることを避けるため、トランジスタ４３０の構成要素の一部（例えば、ゲート絶縁膜４０２など）を省略して図示している。
図４（Ａ）、（Ｂ）に示すトランジスタ４３０は、絶縁表面を有する基板４００上に設けられたゲート電極層４０１と、ゲート電極層４０１上に設けられたゲート絶縁膜４０２と、ゲート絶縁膜４０２上に、ゲート電極層４０１と重畳する領域に設けられた酸化物半導体膜４０３と、酸化物半導体膜４０３上に、ゲート電極層４０１と重畳する領域に設けられた絶縁膜４１１と、酸化物半導体膜４０３と及び絶縁膜４１１に接するように設けられたソース電極層４０７ａ及びドレイン電極層４０７ｂと、を有する。また、トランジスタ４３０を覆うように絶縁膜４０８及び平坦化絶縁膜４０９が設けられている。
図４（Ｂ）に示すように、トランジスタ４３０は、酸化物半導体膜４０３と接するソース電極層４０７ａ及びドレイン電極層４０７ｂが積層構造で構成されている。ソース電極層４０７ａは、金属膜４０６ａと導電膜４０５ａの積層構造、ドレイン電極層４０７ｂは、金属膜４０６ｂと導電膜４０５ｂの積層構造である。
図４（Ｂ）に示すトランジスタ４３０において、図１（Ｂ）に示すトランジスタ４１０と異なる点は、酸化物半導体膜４０３上に設けられ、ゲート電極層４０１と重畳する領域（酸化物半導体膜４０３のチャネル形成領域と重畳する領域）に、絶縁膜４１１が設けられている点である。図４（Ｂ）では、酸化物半導体膜４０３のチャネル形成領域と重畳する領域に、絶縁膜４１１が設けられることによって、トランジスタ４３０の作製工程中に、酸化物半導体膜４０３中に、水素や水、エッチングガスに含まれる元素などが混入することを防止することができる。
絶縁膜４１１は、例えば、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、又は窒化酸化アルミニウムなどの無機絶縁材料を用いて、単層構造または積層構造で形成される。
また、絶縁膜４１１（絶縁膜４１１が積層構造である場合は、酸化物半導体膜４０３と接する膜）を、酸素を多く（過剰）含む状態とすると、酸化物半導体膜４０３へ酸素を供給する供給源として、好適に機能させることができる。
絶縁膜４１１は、酸化物半導体膜４０３上に絶縁膜を形成し、フォトリソグラフィ工程により、絶縁膜上にレジストマスクを形成し、選択的にエッチングを行うことにより、形成される。酸化物半導体膜４０３上に形成された絶縁膜を適宜エッチングすることにより、図４（Ｂ）に示すような島状の絶縁膜４１１を形成することができる。
酸化物半導体膜４０３及び絶縁膜４１１と接するソース電極層４０７ａ、ドレイン電極層４０７ｂは、積層構造で構成されている。ソース電極層４０７ａは、金属膜４０６ａと導電膜４０５ａの積層構造、ドレイン電極層４０７ｂは、金属膜４０６ｂと導電膜４０５ｂの積層構造である。
酸化物半導体膜４０３及び絶縁膜４１１と接する金属膜４０６ａ、４０６ｂは、酸化物半導体膜４０３から酸素を引き抜くことを防止するために、酸化物半導体膜４０３に含まれる金属元素よりも耐酸化性を有する（モリブデンの酸化反応のギブズ自由エネルギーよりも高い）金属が用いられている。具体的には、銅、銀、ルテニウム、イリジウムなどである。金属膜４０６ａ、４０６ｂとして、酸化物半導体膜４０３に含まれる金属元素よりも耐酸化性を有する金属を用いることにより、酸化物半導体膜４０３の酸素欠損が増大することを抑制することができる。
また、金属膜４０６ａ、４０６ｂは、酸化物半導体膜４０３よりも酸化しにくく、金属膜４０６ａ、４０６ｂ中に酸素が拡散することを抑制できるため、金属膜４０６ａ、４０６ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜４０３、ソース電極層４０７ａ、及びドレイン電極層４０７ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
また、酸化物半導体膜４０３の電子親和力に対して、±０．２ｅＶの仕事関数を有する金属膜４０６ａ、４０６ｂ（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化物半導体膜４０３と、ソース電極層４０７ａ及びドレイン電極層４０７ｂとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜４０３、ソース電極層４０７ａ、及びドレイン電極層４０７ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
また、金属膜４０６ａ、４０６ｂと積層して設けられる導電膜４０５ａ、４０５ｂは、金属膜４０６ａ、４０６ｂとの界面において、酸化物膜が形成されない材料であることが好ましい。導電膜４０５ａ、４０５ｂに用いることができる材料としては、金属膜４０６ａ、４０６ｂに用いることができる材料に加えて、金、白金、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。導電膜４０５ａ、４０５ｂは、単層構造または積層構造で構成される。積層構造の場合、例えば、窒化タンタル膜とタングステン膜とで構成することができる。
図４に示すトランジスタ４３０において、ソース電極層４０７ａ及びドレイン電極層４０７ｂは、金属膜４０６ａ、４０６ｂと、導電膜４０５ａ、４０５ｂとが同じ材料となるように構成された場合について示すが、金属膜４０６ａ、４０６ｂと、導電膜４０５ａ、４０５ｂとが異なる材料となるように構成されていてもよい。
なお、図４に示すトランジスタ４３０において、金属膜４０６ａ、４０６ｂ中に、一部に金属酸化物が形成されていても良い。例えば、金属膜４０６ａ、４０６ｂがルテニウムの場合、一部に酸化ルテニウムが形成されていてもよい。金属膜の一部に酸化ルテニウムが形成されていたとしても、酸化ルテニウムの抵抗率は３．５×１０−５［ｃｍΩ］（３００Ｋ）であり、ソース電極層及びドレイン電極層に高抵抗成分は形成されないため、好ましい。
次に、図４に示すトランジスタ４３０と一部異なるトランジスタについて、図５を参照して説明する。
図５（Ａ）は、トランジスタ４４０の平面図であり、図５（Ｂ）は、図５（Ａ）のＥ１−Ｅ２における断面図（チャネル長方向の断面図）である。また、図５（Ａ）では、煩雑になることを避けるため、トランジスタ４２０の構成要素の一部（例えば、ゲート絶縁膜４０２など）を省略して図示している。
図５に示すトランジスタ４４０において、図４に示すトランジスタ４３０と異なる点は、絶縁膜４１１が、酸化物半導体膜４０３を覆うように設けられており、絶縁膜４１１に設けられた開口を介して、酸化物半導体膜４０３とソース電極層４０７ａ及びドレイン電極層４０７ｂとが接している点である。絶縁膜４１１が酸化物半導体膜４０３を覆うように設けられていることによって、トランジスタ４４０の作製工程中に、酸化物半導体膜４０３中に、水素や水、エッチングガスに含まれる元素などが混入することを、より防止することができる。
なお、トランジスタ４４０において、絶縁膜４１１の形状以外は、トランジスタ４３０と同様であるため、トランジスタ４３０に関する記載を参酌できる。
以上説明したように、酸化物半導体膜４０３に接する金属膜４０６ａ、４０６ｂとして、酸化物半導体膜４０３に含まれる金属元素よりも耐酸化性を有する（少なくともインジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い）金属を用いることにより、酸化物半導体膜４０３から酸素を引き抜くことを防止することができる。これより、ソース電極層４０７ａ及びドレイン電極層４０７ｂと酸化物半導体膜４０３との界面における酸素欠損が増大することを抑制し、トランジスタのしきい値電圧の変動を抑制することができる。
また、金属膜４０６ａ、４０６ｂは、酸化物半導体膜４０３よりも酸化しにくく、金属膜４０６ａ、４０６ｂ中に酸素が拡散することを抑制できるため、金属膜４０６ａ、４０６ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜４０３、ソース電極層４０７ａ、及びドレイン電極層４０７ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、半導体装置の他の一形態について、図６及び図７を参照して説明する。なお、上記実施の形態と同一部分又は同様な機能を有する部分については、繰り返しの説明は省略する。
図６に示すトランジスタ４５０は、ボトムゲート構造のトランジスタの一例である。図６（Ａ）は、トランジスタ４５０の平面図であり、図６（Ｂ）は、図６（Ａ）のＦ１−Ｆ２における断面図（チャネル長方向の断面図）である。また、図６（Ａ）では、煩雑になることを避けるため、トランジスタ４５０の構成要素の一部（例えば、ゲート絶縁膜４０２など）を省略して図示している。
図６（Ａ）、（Ｂ）に示すトランジスタ４５０は、絶縁表面を有する基板４００上に設けられたゲート電極層４０１と、ゲート電極層４０１上に設けられたゲート絶縁膜４０２と、ゲート絶縁膜４０２上に設けられたソース電極層４０７ａ及びドレイン電極層４０７ｂと、ゲート絶縁膜４０２、ソース電極層４０７ａ、及びドレイン電極層４０７ｂ上に設けられた酸化物半導体膜４０３と、を有する。また、トランジスタ４５０を覆うように、絶縁膜４０８及び平坦化絶縁膜４０９が設けられている。
図６（Ａ）、（Ｂ）に示すように、トランジスタ４５０は、酸化物半導体膜４０３と接するソース電極層４０７ａ及びドレイン電極層４０７ｂが積層構造で構成されている。ソース電極層４０７ａは、導電膜４０５ａと金属膜４０６ａの積層構造、ドレイン電極層４０７ｂは、導電膜４０５ｂと金属膜４０６ｂとの積層構造である。
図６（Ｂ）に示すトランジスタ４５０において、図１（Ｂ）に示すトランジスタ４１０と異なる点は、酸化物半導体膜４０３がソース電極層４０７ａ及びドレイン電極層４０７ｂと接する位置である。図１（Ｂ）では、ソース電極層４０７ａ及びドレイン電極層４０７ｂが酸化物半導体膜４０３の上面で接しているのに対し、図６（Ｂ）では、ソース電極層４０７ａ及びドレイン電極層４０７ｂが酸化物半導体膜４０３の下面で接している。
図６（Ｂ）に示す構造においても、金属膜４０６ａ、４０６ｂとして、銅、銀、ルテニウム、イリジウムなどを用いることにより、酸化物半導体膜４０３から酸素を引き抜くことを防止することができるため、酸化物半導体膜４０３の酸素欠損が増大することを抑制し、トランジスタ４１０のしきい値電圧がマイナス方向にシフトすることを抑制することができる。
また、金属膜４０６ａ、４０６ｂは、酸化物半導体膜４０３よりも酸化しにくく、金属膜４０６ａ、４０６ｂ中に酸素が拡散することを抑制できるため、金属膜４０６ａ、４０６ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜４０３、ソース電極層４０７ａ、及びドレイン電極層４０７ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
また、酸化物半導体膜４０３の電子親和力に対して、±０．２ｅＶの仕事関数を有する金属膜４０６ａ、４０６ｂ（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化物半導体膜４０３と、ソース電極層４０７ａ及びドレイン電極層４０７ｂとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜４０３、ソース電極層４０７ａ、及びドレイン電極層４０７ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
また、導電膜４０５ａ、４０５ｂは、金属膜４０６ａ、４０６ｂとの界面において、酸化物膜が形成されない材料であることが好ましい。導電膜４０５ａ、４０５ｂに用いることができる材料としては、金属膜４０６ａ、４０６ｂに用いることができる材料に加えて、金、白金、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。図６（Ｂ）に示すように、導電膜４０５ａ、４０５ｂの側面において、酸化物半導体膜４０３と接するため、金、白金、窒化チタン、窒化モリブデン、窒化タンタルを用いることが、より好ましい。
本実施の形態では、図６（Ａ）、（Ｂ）に示すトランジスタ４５０において、ソース電極層４０７ａ及びドレイン電極層４０７ｂは、金属膜４０６ａ、４０６ｂと、導電膜４０５ａ、４０５ｂとが同じ材料となるように構成された場合について示している。そのため、金属膜４０６ａ、４０６ｂと、導電膜４０５ａ、４０５ｂとの界面を点線で示している。図６に示すトランジスタ４５０の場合、例えば、金属膜４０６ａ、４０６ｂとして、ルテニウムを用い、導電膜４０５ａ、４０５ｂとして、ルテニウムを用いることができる。
なお、図６（Ａ）、（Ｂ）に示すトランジスタ４５０において、金属膜４０６ａ、４０６ｂ中に、一部に金属酸化物が形成されていても良い。例えば、金属膜４０６ａ、４０６ｂがルテニウムの場合、一部に酸化ルテニウムが形成されていてもよい。金属膜の一部に酸化ルテニウムが形成されていたとしても、酸化ルテニウムの抵抗率は３．５×１０−５［ｃｍΩ］（３００Ｋ）であり、ソース電極層及びドレイン電極層に高抵抗成分は形成されないため、好ましい。
次に、図６に示すトランジスタ４５０と一部異なるトランジスタについて、図７を参照して説明する。
図７（Ａ）は、トランジスタ４６０の平面図であり、図７（Ｂ）は、図７（Ａ）のＧ１−Ｇ２における断面図（チャネル長方向の断面図）である。また、図７（Ａ）では、煩雑になることを避けるため、トランジスタ４６０の構成要素の一部（例えば、ゲート絶縁膜４０２など）を省略して図示している。
図７（Ａ）、（Ｂ）に示すトランジスタ４６０において、ソース電極層４１７ａ及びドレイン電極層４１７ｂは、金属膜４０６ａ、４０６ｂと、導電膜４１５ａ、４１５ｂとが異なる材料となるように構成されている。そのため、金属膜４０６ａ、４０６ｂと、導電膜４１５ａ、４１５ｂとの界面を実線で示している。なお、導電膜４１５ａ、４１５ｂは、導電膜４０５ａ、４０５ｂと同様の材料を用いて、単層構造又は積層構造で構成される。また、図６（Ｂ）と同様に、図７（Ｂ）においても、導電膜４１５ａ、４１５ｂの側面において、酸化物半導体膜４０３と接するため、金、白金、窒化チタン、窒化モリブデン、窒化タンタルを用いることが、より好ましい。図７に示すトランジスタ４６０の場合、例えば、金属膜４０６ａ、４０６ｂとして、ルテニウムを用い、導電膜４１５ａ、４１５ｂとして、窒化タンタルを用いることができる。
なお、トランジスタ４６０において、ソース電極層４１７ａ及びドレイン電極層４１７ｂの構成以外は、トランジスタ４５０と同様であるため、トランジスタ４５０に関する記載を参酌できる。
以上説明したように、酸化物半導体膜４０３に接する金属膜４０６ａ、４０６ｂとして、酸化物半導体膜４０３に含まれる金属元素よりも耐酸化性を有する（少なくともインジウム、ガリウム、及び亜鉛の酸化反応のギブズ自由エネルギーよりも高い）金属を用いることにより、酸化物半導体膜４０３から酸素を引き抜くことを防止することができる。これにより、酸化物半導体膜４０３の酸素欠損が増大することを抑制し、トランジスタのしきい値電圧がマイナス方向にシフトすることを抑制することができる。
また、金属膜４０６ａ、４０６ｂは、酸化されにくく、金属膜４０６ａ、４０６ｂ中に酸素が拡散することを抑制できるため、金属膜４０６ａ、４０６ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜４０３、ソース電極層４１７ａ、及びドレイン電極層４１７ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、図６に示すトランジスタ４５０を有する半導体装置の作製方法の一例について、図８を参照して説明する。
まず、図３（Ａ）で説明した工程に従って、基板４００上に、ゲート電極層４０１及びゲート絶縁膜４０２を形成する（図８（Ａ）参照）。
次に、ゲート絶縁膜４０２上に、後にソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜４０５及び金属酸化物膜４０４を形成する（図８（Ｂ）参照）。
導電膜４０５は、後の加熱処理に耐えられる材料を用いればよい。また、後に形成される金属酸化物膜との界面に、酸化物膜を形成しない材料で形成することが好ましい。導電膜４０５としては、例えば、金、白金、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられるが、銅、銀、ルテニウム、イリジウムを用いることがより好ましい。導電膜４０５は、金属酸化物膜４０４よりも厚く設けることが好ましく、単層構造または積層構造で成膜される。
導電膜４０５の膜厚は、５０ｎｍ以上６００ｎｍ以下とする。また、導電膜４０５は、スパッタリング法、ＣＶＤ法など適宜用いて形成することができる。
また、金属酸化物膜４０４として、酸化物半導体膜４０３よりも還元性が高い金属酸化物膜を用いる。酸化物半導体膜４０３よりも還元性が高い金属酸化物膜とは、図９に示すように、酸化インジウム、酸化ガリウム、酸化亜鉛、及び酸化錫よりも還元性が高い（つまり、インジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い）金属酸化物であればよい。具体的には、酸化銅、酸化銀、酸化ルテニウム、酸化イリジウムなどが挙げられる。金属酸化物膜４０４は、単層構造または積層構造で成膜される。
金属酸化物膜４０４の膜厚は、１ｎｍ以上５０ｎｍ以下、好ましくは１ｎｍ以上３０ｎｍ以下、より好ましくは５ｎｍ以上１０ｎｍ以下とする。また、金属酸化物膜４０４は、スパッタリング法、ＣＶＤ法などを適宜用いて形成することができる。
次に、フォトリソグラフィ工程により金属酸化物膜４０４上にレジストマスクを形成し、選択的にエッチングを行って、金属酸化物膜４０４ａ、４０４ｂ、及び導電膜４０５ａ、４０５ｂを形成する（図８（Ｂ）参照）。金属酸化物膜４０４ａ、４０４ｂ、及び導電膜４０５ａ、４０５ｂを形成した後、レジストマスクを除去する。
次に、金属酸化物膜４０４ａ、４０４ｂ、及びゲート絶縁膜４０２上に、酸化物半導体膜４１３を形成する（図８（Ｃ）参照）。なお、酸化物半導体膜４１３は、金属酸化物膜４０４ａ、４０４ｂよりも還元性が低いともいえる。
次に、導電膜４０５ａ、４０５ｂ、金属酸化物膜４０４ａ、４０４ｂ、及び酸化物半導体膜４１３に、加熱処理を行う。酸化物半導体膜４１３の材料及び成膜方法は、図３（Ａ）に示す酸化物半導体膜４０３の記載を参酌できる。
金属酸化物膜４０４と酸化物半導体膜４１３が接触した状態で加熱処理を行うことにより、金属酸化物膜４０４ａ、４０４ｂから酸素が放出され、酸化物半導体膜４１３に供給される。酸化物半導体膜４１３に酸素が供給されることにより、酸化物半導体膜４１３中の酸素欠損を低減することができる。また、酸化物半導体膜４１３よりも還元性が高い金属酸化物膜４０４ａ、４０４ｂは還元され、金属膜４０６ａ、４０６ｂが形成される。
なお、図８（Ｄ）において、金属酸化物膜４０４ａ、４０４ｂが全て金属膜４０６ａ、４０６ｂに還元される場合について説明したが、金属酸化物膜４０４ａ、４０４ｂと酸化物半導体膜４１３との界面付近のみが還元され金属膜４０６ａ、４０６ｂとなり、界面付近以外では金属酸化物膜が残っていてもよい。例えば、金属酸化物膜４０４ａ、４０４ｂとして、酸化ルテニウムを用いた場合、界面付近のみが還元されルテニウムとなり、界面付近以外では酸化ルテニウムが残っていてもよい。界面付近以外では酸化ルテニウムが残っていたとしても、酸化ルテニウムの抵抗率は３．５×１０−５［ｃｍΩ］（３００Ｋ）であり、ソース電極層及びドレイン電極層に高抵抗成分は形成されないため、好ましい。
また、金属酸化物膜４０４ａ、４０４ｂが還元されることによって形成された金属膜４０６ａ、４０６ｂは、酸化物半導体膜４１３に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜４０６ａ、４０６ｂ中に、酸素が拡散しにくい膜となる。
次に、フォトリソグラフィ工程により酸化物半導体膜４１３上にレジストマスクを形成し、選択的にエッチングを行って、島状の酸化物半導体膜４０３を形成する。島状の酸化物半導体膜４０３を形成した後、レジストマスクを除去する。
以上の工程で、本発明の一態様に係るトランジスタ４５０が作製される（図８（Ｅ）参照）。
次に、トランジスタ４５０を覆うように、絶縁膜４０８及び平坦化絶縁膜４０９を形成する。絶縁膜４０８及び平坦化絶縁膜４０９の材料及び形成方法は、図３（Ｅ）の記載を参酌できるため、詳細な説明は省略する。
以上の工程により、図６（Ｂ）に示すトランジスタ４５０を含む半導体装置が作製される。
本実施の形態では、導電膜４０５ａ、４０５ｂ、及び金属酸化物膜４０４ａ、４０４ｂ上に、酸化物半導体膜４１３を形成した後、加熱処理を行う場合について説明したが、本発明の一態様はこれに限定されない。例えば、酸化物半導体膜４１３を形成した後、島状の酸化物半導体膜４０３に加工した後に、加熱処理を行ってもよい。この場合、金属酸化物膜４０４ａ、４０４ｂにおいて、酸化物半導体膜４０３と接している領域では、還元され、酸化物半導体膜４０３と接していない領域では、還元されないこともある。少なくとも、酸化物半導体膜４０３と接している領域で金属酸化物膜が還元されていればよい。
また、金属膜４０６ａ、４０６ｂと、導電膜４０５ａ、４０５ｂとが異なる材料となるように材料を選択することによって、図７に示すトランジスタ４６０を作製することができる。例えば、金属酸化物膜４０４として、酸化ルテニウムを用い、導電膜４０５として窒化タンタルを用いて、加熱処理を行うことにより、ルテニウムと、窒化タンタルの積層構造となる。これらを、ソース電極層４１７ａ及びドレイン電極層４１７ｂとして用いることができる。また、金属膜４０６ａ、４０６ｂと、導電膜４１５ａ、４１５ｂとの界面において、酸化物膜が形成されないため、好ましい。また、導電膜４１５ａ、４１５ｂの側面と酸化物半導体膜４０３との界面において、酸化物半導体膜４０３から酸素が引き抜かれることを防止できるため、より好ましい。
なお、金属膜４０６ａ、４０６ｂと、導電膜４０５ａ、４０５ｂとが同じ材料となるように材料を選択した場合であっても、金属膜４０６ａ、４０６ｂは、金属酸化物膜４０４が還元されることで形成された膜であり、導電膜４０５ａ、４０５ｂは、成膜された膜であるため、金属膜４０６ａ、４０６ｂと導電膜４０５ａ、４０５ｂとが異なる物性を示す場合がある。例えば、金属膜４０６ａ、４０６ｂは、導電膜４０５ａ、４０５ｂよりも、膜密度が低い場合がある。膜密度は、例えば、Ｘ線反射率（ＸＲＲ：Ｘ−ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）法によって、測定することが可能である。
また、本実施の形態では、ソース電極層４０７ａ及びドレイン電極層４０７ｂを、金属膜４０６ａ、４０６ｂと、導電膜４０５ａ、４０５ｂとで形成する場合について説明したが、本発明の一態様はこれに限定されない。例えば、導電膜４０５を形成しなくともよい。
本実施の形態によれば、酸化物半導体膜４０３に接する金属酸化物膜４０４を、加熱処理により還元させることで、金属酸化物膜４０４から酸素が放出され、酸化物半導体膜４０３に供給することができる。これにより、ソース電極層４０７ａ及びドレイン電極層４０７ｂと酸化物半導体膜４０３との界面における酸素欠損を低減することができる。これにより、トランジスタ４５０のしきい値電圧がマイナス方向にシフトすることを抑制することができる。
また、金属酸化物膜４０４が還元されることによって形成された金属膜４０６は、酸化物半導体膜４０３に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜４０６中に酸素が拡散しにくい膜となる。金属膜４０６ａ、４０６ｂを、ソース電極層４０７ａ及びドレイン電極層４０７ｂとして用いることにより、金属膜４０６ａ、４０６ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜４０３、ソース電極層４０７ａ、及びドレイン電極層４０７ｂに起因する抵抗を低減することができるため、トランジスタ４１０のオン電流の低下を抑制することができる。
また、酸化物半導体膜４０３の電子親和力に対して、±０．２ｅＶの仕事関数を有する金属膜４０６（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化物半導体膜４０３と、ソース電極層４０７ａ及びドレイン電極層４０７ｂとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜４０３、ソース電極層４０７ａ、及びドレイン電極層４０７ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、半導体装置の一形態を、図１０を参照して説明する。本実施の形態では、半導体装置の一例として、酸化物半導体膜を有するトランジスタを示す。
図１０に示すトランジスタ１１０は、トップゲート構造のトランジスタの一例である。図１０（Ａ）は、トランジスタ１１０の平面図であり、図１０（Ｂ）は、図１０（Ａ）のＨ１−Ｈ２における断面図（チャネル長方向の断面図）である。また、図１０（Ａ）では、煩雑になることを避けるため、トランジスタ１１０の構成要素の一部（例えば、ゲート絶縁膜１１１、絶縁膜１０６など）を省略して図示している。
図１０（Ａ）、（Ｂ）に示すトランジスタ１１０は、絶縁表面を有する基板１００上に設けられた酸化物半導体膜１０３と、酸化物半導体膜１０３上に設けられたゲート絶縁膜１１１と、ゲート絶縁膜１１１上に設けられたゲート電極層１０５と、ゲート電極層１０５上に設けられた絶縁膜１０６と、ゲート電極層１０５及び絶縁膜１０６の側面を覆うように設けられたサイドウォール絶縁膜１０９ａ、１０９ｂと、酸化物半導体膜１０３、ゲート絶縁膜１１１及びサイドウォール絶縁膜１０９ａ、１０９ｂに接するソース電極層１１６ａ及びドレイン電極層１１６ｂと、を有する。また、基板１００と酸化物半導体膜１０３との間には下地膜として機能する絶縁膜１０１が設けられ、トランジスタ１１０を覆う層間絶縁膜１１５が設けられている。
酸化物半導体膜１０３は、ゲート電極層１０５と重畳する領域に設けられたチャネル形成領域１０８と、チャネル形成領域１０８を挟んで設けられたドーパントを含む領域１０７ａ、１０７ｂとを含む。ドーパントを含む領域１０７ａ、１０７ｂは、チャネル形成領域１０８よりも低抵抗な領域である。なお、金属膜は、導電膜とも記す場合がある。
図１０（Ａ）、（Ｂ）に示すトランジスタ１１０は、酸化物半導体膜１０３と接するソース電極層１１６ａ及びドレイン電極層１１６ｂが積層構造で構成されている。ソース電極層１１６ａは、金属膜１１４ａと導電膜１１３ａの積層構造、ドレイン電極層１１６ｂは、金属膜１１４ｂと導電膜１１３ｂの積層構造である。
図１０（Ｂ）に示す酸化物半導体膜１０３と接する金属膜１１４ａ、１１４ｂは、酸化物半導体膜１０３から酸素を引き抜くことを防止するために、酸化物半導体膜１０３に含まれる金属元素よりも耐酸化性を有する金属が用いられている。
酸化物半導体膜１０３と接する金属膜１１４ａ、１１４ｂは、酸化物半導体膜１０３から酸素を引き抜くことを防止するために、酸化物半導体膜１０３に含まれる金属元素よりも耐酸化性を有する（モリブデンの酸化反応のギブズ自由エネルギーよりも高い）金属が用いられている。具体的には、銅、銀、ルテニウム、イリジウムなどである。金属膜１１４ａ、１１４ｂとして、酸化物半導体膜１０３に含まれる金属元素よりも耐酸化性を有する金属を用いることにより、酸化物半導体膜１０３の酸素欠損が増大することを抑制することができる。
また、金属膜１１４ａ、１１４ｂは、酸化物半導体膜１０３よりも酸化しにくく、金属膜１１４ａ、１１４ｂ中に酸素が拡散することを抑制できるため、金属膜１１４ａ、１１４ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜１０３、ソース電極層１１６ａ、及びドレイン電極層１１６ｂに起因する抵抗を低減することができるため、トランジスタ１１０のオン電流の低下を抑制することができる。
また、酸化物半導体膜１０３の電子親和力に対して、±０．２ｅＶの仕事関数を有する金属膜１１４ａ、１１４ｂ（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化物半導体膜１０３と、ソース電極層１１６ａ及びドレイン電極層１１６ｂとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜１０３、ソース電極層１１６ａ、及びドレイン電極層１１６ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体の電子親和力が４．６［ｅＶ］の場合は、仕事関数が４．７１［ｅＶ］のルテニウムを用いることが好ましい。このような材料を、酸化物半導体膜１０３、金属膜１１４ａ、１１４ｂとして用いることにより、コンタクト抵抗を低減することができる。
また、金属膜１１４ａ、１１４ｂと積層して設けられる導電膜１１３ａ、１１３ｂは、金属膜１１４ａ、１１４ｂとの界面において、酸化物膜が形成されない材料であることが好ましい。導電膜１１３ａ、１１３ｂに用いることができる材料としては、金属膜１１４ａ、１１４ｂに用いることができる材料に加えて、金、白金、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。導電膜１１３ａ、１１３ｂは、単層構造または積層構造で構成される。積層構造の場合、例えば、窒化タンタル膜とタングステン膜とで構成することができる。
図１０（Ａ）、（Ｂ）に示すトランジスタ１１０では、ソース電極層１１６ａ及びドレイン電極層１１６ｂは、金属膜１１４ａ、１１４ｂと、導電膜１１３ａ、１１３ｂとが同じ材料となるように構成された場合について示している。そのため、金属膜１１４ａ、１１４ｂと、導電膜１１３ａ、１１３ｂとの界面を点線で示している。図１０に示すトランジスタ１１０の場合、例えば、金属膜１１４ａ、１１４ｂとして、ルテニウムを用い、導電膜１１３ａ、１１３ｂとして、ルテニウムを用いることができる。また、ソース電極層１１６ａ及びドレイン電極層１１６ｂは、金属膜１１４ａ、１１４ｂと、導電膜１１３ａ、１１３ｂとが異なる材料となるように構成されていてもよい。この場合には、例えば、金属膜１１４ａ、１１４ｂとして、ルテニウムを用い、導電膜１１３ａ、１１３ｂとして、窒化タンタルを用いることができる。
トランジスタ１１０において、金属膜１１４ａ、１１４ｂ中に、一部に金属酸化物が形成されていても良い。例えば、金属膜１１４ａ、１１４ｂがルテニウムの場合、一部に酸化ルテニウムが形成されていてもよい。金属膜の一部に酸化ルテニウムが形成されていたとしても、酸化ルテニウムの抵抗率は３．５×１０−５［ｃｍΩ］（３００Ｋ）であり、ソース電極層１１６ａ及びドレイン電極層１１６ｂに高抵抗成分は形成されないため、好ましい。
また、酸化物半導体膜１０３は、エネルギーギャップが２．８ｅＶ乃至３．２ｅＶであり、シリコンのエネルギーギャップ１．１ｅＶと比較して大きい。また、酸化物半導体膜１０３の少数キャリアは、１０−９ｃｍ−３であり、シリコンの真性キャリア密度の１０１１ｃｍ−３と比較して極めて小さい。
酸化物半導体膜１０３の多数キャリア（電子）は、トランジスタのソースから流れるのみである。また、チャネル形成領域を完全空乏化することが可能であるため、トランジスタのオフ電流を極めて小さくすることが可能である。酸化物半導体膜１０３を用いたトランジスタのオフ電流は、室温において、１０ｙＡ／μｍ以下、８５℃〜９５℃においても、１ｚＡ／μｍ以下となり、極めて小さい。
したがって、酸化物半導体膜１０３を用いたトランジスタは、Ｓ値が小さくなり、理想的な値が得られる。また、当該トランジスタは、信頼性が高い。
以上説明したように、酸化物半導体膜１０３に接する金属膜１１４ａ、１１４ｂとして、酸化物半導体膜１０３に含まれる金属元素よりも耐酸化性を有する（少なくともインジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い）金属を用いることにより、酸化物半導体膜１０３から酸素を引き抜くことを防止することができる。これにより、ソース電極層１１６ａ及びドレイン電極層１１６ｂと酸化物半導体膜１０３との界面における酸素欠損が増大することを抑制し、トランジスタのしきい値電圧がマイナス方向にシフトすることを抑制することができる。
また、金属膜１１４ａ、１１４ｂは、酸化物半導体膜１０３よりも酸化しにくく、金属膜１１４ａ、１１４ｂ中に酸素が拡散することを抑制できるため、金属膜１１４ａ、１１４ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜１０３、ソース電極層１１６ａ、及びドレイン電極層１１６ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、図１０に示すトランジスタ１１０を有する半導体装置の作製方法の一例について、図１１及び図１２を参照して説明する。
絶縁表面を有する基板１００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有することが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板１００として用いても良い。
また、基板１００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体膜１０３を含むトランジスタ１１０を直接作製してもよいし、他の作製基板に酸化物半導体膜１０３を含むトランジスタ１１０を作製し、その後、可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜１０３を含むトランジスタ１１０との間に剥離層を設けると良い。
次に、基板１００上に、下地膜として機能する絶縁膜１０１を形成する。絶縁膜１０１としては、プラズマＣＶＤ法またはスパッタリング法により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウムなどの酸化物絶縁膜、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いて単層構造または積層構造で形成することができる。
絶縁膜１０１（積層構造の場合は、酸化物半導体膜１０３と接する膜）の膜中（バルク中）には少なくとも化学量論的組成を超える量の酸素が存在することが好ましい。例えば、絶縁膜１０１として、酸化シリコン膜を用いる場合には、酸素の量をＳｉＯ２＋α（ただし、α＞０）とすることが好ましい。
酸素の供給源となる酸素を多く（過剰に）含む絶縁膜１０１を酸化物半導体膜１０３と接して設けることによって、絶縁膜１０１から酸化物半導体膜１０３へ酸素を供給することができる。また、酸化物半導体膜１０３と、絶縁膜１０１の少なくとも一部とが接した状態で加熱処理を行うことによって酸化物半導体膜１０３への酸素の供給を行ってもよい。酸素を多く含む絶縁膜１０１を用いることにより、酸化物半導体膜１０３に酸素を供給することができるため、酸化物半導体膜１０３の酸素欠損を低減することができる。
本実施の形態では、絶縁膜１０１として、スパッタリング法により、膜厚３００ｎｍの酸化シリコン膜を形成する。
なお、下地膜として機能する絶縁膜１０１を形成する前に、基板１００に対し、プラズマ処理を行ってもよい。プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、基板１００の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
ここで、後に形成される酸化物半導体膜１０２表面の平坦性を高めるために、絶縁膜１０１において、酸化物半導体膜１０２が接して形成される領域に、平坦化処理を行うことが好ましい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ））、ドライエッチング処理、プラズマ処理を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、絶縁膜１０１の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、絶縁膜１０１表面の凹凸状態に合わせて適宜設定すればよい。
絶縁膜１０１に平坦化処理を行うことにより、絶縁膜１０１表面における平均面粗さ（Ｒａ）を、１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下とすることができる。
次に、絶縁膜１０１上に酸化物半導体膜１０２を形成する（図１１（Ａ）参照）。
酸化物半導体膜１０２に用いる酸化物半導体としては、図３（Ａ）に示す酸化物半導体膜４０３の記載を参酌できるため、詳細な説明は省略する。
酸化物半導体膜１０２は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
好ましくは、酸化物半導体膜１０２は、ＣＡＡＣ−ＯＳ膜とする。
酸化物半導体膜１０２の膜厚は、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、プラズマＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜１０２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
また、酸化物半導体膜１０３に含まれる水素又は水の濃度は、できる限り低いことが好ましい。水素濃度が高いと、酸化物半導体に含まれる元素と水素との結合により、水素の一部がドナーとなり、キャリアである電子が生じてしまうためである。
したがって、酸化物半導体膜１０２の形成工程において、酸化物半導体膜１０２に水素、又は水がなるべく含まれないようにするために、酸化物半導体膜１０２の成膜の前処理として、スパッタリング装置の予備加熱室で絶縁膜１０１が形成された基板を予備加熱し、基板及び絶縁膜１０１に吸着した水素、水分などの不純物を脱離させ、排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
なお、酸化物半導体膜１０２は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
本実施の形態において、酸化物半導体膜１０２として、ＤＣ電源装置を有するスパッタリング装置を用いたスパッタリング法を用い、膜厚１０ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。本実施の形態において、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットを用いる。
酸化物半導体膜１０２を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板１００上に酸化物半導体膜１０２を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜１０２に含まれる水素、水、水酸基又は水素化物などの不純物の濃度を低減できる。
また、絶縁膜１０１を大気に解放せずに絶縁膜１０１と酸化物半導体膜１０２を連続的に形成することが好ましい。絶縁膜１０１を大気に曝露せずに絶縁膜１０１と酸化物半導体膜１０２を連続して形成すると、絶縁膜１０１表面に水素や水分などの不純物が吸着することを防止することができる。
次に、フォトリソグラフィ工程により酸化物半導体膜上にレジストマスクを形成し、選択的にエッチングを行って島状の酸化物半導体膜１０３を形成する（図１１（Ｂ）参照）。島状の酸化物半導体膜１０３を形成した後、レジストマスクを除去する。
また、島状の酸化物半導体膜１０３を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、酸化物半導体膜１０２のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜１０２のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法によるドライエッチングによってエッチング加工してもよい。
また、酸化物半導体膜１０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。
また、酸化物半導体膜１０３として結晶性酸化物半導体膜を用いる場合、結晶化のための加熱処理を行ってもよい。
本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜１０３に対して窒素雰囲気下４５０℃において１時間、さらに窒素及び酸素雰囲気下４５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、加熱処理で酸化物半導体膜１０３を加熱した後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体膜１０３の酸素欠損を低減することができる。
なお、脱水化又は脱水素化のための加熱処理を行うタイミングは、膜状の酸化物半導体膜１０２の形成後でも、島状の酸化物半導体膜１０３形成後でもよい。
また、脱水化又は脱水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
脱水化又は脱水素化のための加熱処理を、酸化物半導体膜１０３として島状に加工される前、膜状の酸化物半導体膜１０２が絶縁膜１０１を覆った状態で行うと、絶縁膜１０１に含まれる酸素が加熱処理によって外部に放出されてしまうことを防止できる。
次に、絶縁膜１０１及び酸化物半導体膜１０３上に、後にゲート絶縁膜となる絶縁膜１０４を形成する（図１１（Ｃ）参照）。
なお、絶縁膜１０４の被覆性を向上させるために、酸化物半導体膜１０３表面に平坦化処理を行ってもよい。特に、絶縁膜１０４として膜厚の薄い絶縁膜を用いる場合、酸化物半導体膜１０３表面の平坦性が良好であることが好ましい。
絶縁膜１０４の膜厚は、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ法、プラズマＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、絶縁膜１０４は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
絶縁膜１０４の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコンを用いて形成することができる。また、絶縁膜１０４の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。また、絶縁膜１０４は、上記の材料を用いて、単層構造または積層構造で形成することができる。
本実施の形態では、プラズマＣＶＤ法により、酸化窒化シリコン膜を２０ｎｍ形成する。
次に、絶縁膜１０４上に、ゲート電極層（これと同じ層で形成される配線を含む）となる導電膜を形成した後、絶縁膜を形成する。その後、フォトリソグラフィ工程により該絶縁膜上にレジストマスクを形成し、選択的にエッチングを行ってゲート電極層１０５及び絶縁膜１０６を積層して形成する（図１１（Ｄ）参照）。
ゲート電極層１０５の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層１０５としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層１０５は、単層構造または積層構造で成膜される。
また、ゲート電極層１０５の材料は、酸化インジウムスズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
また、絶縁膜１０４と接するゲート電極層１０５として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は、５ｅＶ（電子ボルト）、好ましくは５．５ｅＶ（電子ボルト）以上の仕事関数を有するため、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
また、絶縁膜１０６は、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、窒化酸化アルミニウムなどの無機絶縁材料を用いることができる。絶縁膜１０６は、プラズマＣＶＤ法又はスパッタリング法などを用いて形成することができる。
次に、ゲート電極層１０５及び絶縁膜１０６をマスクとして、絶縁膜１０４を介して、酸化物半導体膜１０３にドーパントを添加し、ドーパントを含む領域１０７ａ、１０７ｂを形成する（図１１（Ｅ）参照）。
ドーパントは、酸化物半導体膜１０３の導電率を変化させる元素を用いる。ドーパントとしては、１５族元素（例えば、窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、及びアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一又は複数を用いる。
ドーパントは、添加方法により、他の膜（本実施の形態では、絶縁膜１０４）を通過して、酸化物半導体膜１０３に添加することもできる。ドーパントの添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパントの単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。
ドーパントの導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパントとしてリンを用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパントのドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
酸化物半導体膜１０３にドーパントを添加することにより、ドーパントを含む領域１０７ａ、１０７ｂのドーパントの濃度が、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下となることが好ましい。
酸化物半導体膜１０３にドーパントを添加する際に、基板１００を加熱しながら行ってもよい。また、酸化物半導体膜１０３にドーパントを導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。
また、ドーパントの添加後、加熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。
本実施の形態では、イオン注入法により酸化物半導体膜１０３に、リン（Ｐ）イオンを注入する。なお、リン（Ｐ）イオンの注入条件は加速電圧２５ｋＶ、ドーズ量を１．０×１０１５ｉｏｎｓ／ｃｍ２とする。
酸化物半導体膜１０３をＣＡＡＣ−ＯＳ膜とした場合、ドーパントの添加により、一部非晶質化する場合がある。この場合、ドーパントの導入後に加熱処理を行うことによって、酸化物半導体膜１０３の結晶性を回復することができる。
ドーパントの添加工程により、チャネル形成領域１０８を挟んでドーパントを含む領域１０７ａ、１０７ｂが設けられた酸化物半導体膜１０３が形成される。
次に、ゲート電極層１０５及び絶縁膜１０６上に絶縁膜を形成し、該絶縁膜をエッチングしてサイドウォール絶縁膜１０９ａ、１０９ｂを形成する。さらに、ゲート電極層１０５及びサイドウォール絶縁膜１０９ａ、１０９ｂをマスクとして、絶縁膜１０４をエッチングし、ゲート絶縁膜１１１を形成する（図１２（Ａ）参照）。
サイドウォール絶縁膜１０９ａ、１０９ｂは、絶縁膜１０６と同様な材料及び方法を用いて形成することができる。本実施の形態では、サイドウォール絶縁膜１０９ａ、１０９ｂとして、ＣＶＤ法により形成された酸化窒化シリコン膜を用いる。
次に、酸化物半導体膜１０３、ゲート絶縁膜１１１、サイドウォール絶縁膜１０９ａ、１０９ｂ、及び絶縁膜１０６を覆うように、後にソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる金属酸化物膜１１２及び導電膜１１３を形成する（図１２（Ｂ）参照）。
金属酸化物膜１１２として、酸化物半導体膜１０３よりも還元性が高い金属酸化物膜を用いる。酸化物半導体膜１０３よりも還元性が高い金属酸化物膜とは、図９に示すように、酸化インジウム、酸化ガリウム、酸化亜鉛、及び酸化錫よりも還元性が高い（つまり、インジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い）金属酸化物であればよい。具体的には、酸化銅、酸化銀、酸化ルテニウム、酸化イリジウムなどが挙げられる。金属酸化物膜１１２は、単層構造または積層構造で成膜される。
金属酸化物膜１１２の膜厚は、１ｎｍ以上５０ｎｍ以下、好ましくは１ｎｍ以上３０ｎｍ以下、より好ましくは５ｎｍ以上１０ｎｍ以下とする。また、金属酸化物膜１１２は、スパッタリング法、プラズマＣＶＤ法などを適宜用いて形成することができる。
本実施の形態では、金属酸化物膜１１２として、スパッタリング法により、膜厚１０ｎｍの酸化ルテニウムを成膜する。
導電膜１１３は、後の加熱処理に耐えられる材料を用いればよい。また、後の加熱処理により、金属酸化物膜１１２との界面に、酸化物膜を形成しない材料で形成することが好ましい。導電膜１１３としては、例えば、金、白金、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。導電膜１１３は、金属酸化物膜１１２よりも厚く設けることが好ましく、単層構造または積層構造で成膜される。積層構造とする場合には、窒化タンタル膜上にタングステン膜を形成してもよい。
また、導電膜１１３の膜厚は、５０ｎｍ以上６００ｎｍ以下とする。また、導電膜１１３は、スパッタリング法、プラズマＣＶＤ法など適宜用いて形成することができる。
本実施の形態では、導電膜１１３として、スパッタリング法により、膜厚２００ｎｍのルテニウムを成膜する。
次に、酸化物半導体膜１０３、金属酸化物膜１１２、導電膜１１３に加熱処理を行う（図１２（Ｃ）参照）。金属酸化物膜１１２と酸化物半導体膜１０３が接触した状態で加熱処理を行うことにより、金属酸化物膜１１２から酸素が放出され、酸化物半導体膜１０３に供給される。酸化物半導体膜１０３に酸素が供給されることにより、酸化物半導体膜１０３中の酸素欠損を低減することができる。また、酸化物半導体膜１０３よりも還元性が高い金属酸化物膜１１２は、還元され、金属膜１１４が形成される。
なお、図１２（Ｃ）において、金属酸化物膜１１２が全て金属膜１１４に還元される場合について説明したが、金属酸化物膜１１２と酸化物半導体膜１０３との界面付近のみが還元され金属膜１１４となり、界面付近以外では金属酸化物膜１１２が残っていてもよい。例えば、金属酸化物膜１１２として、酸化ルテニウムを用いた場合、界面付近のみが還元されルテニウムとなり、界面付近以外では酸化ルテニウムが残っていてもよい。界面付近以外では酸化ルテニウムが残っていたとしても、酸化ルテニウムの抵抗率は３．５×１０−５［ｃｍΩ］（３００Ｋ）であり、ソース電極層及びドレイン電極層に高抵抗成分は形成されないため、好ましい。
また、金属酸化物膜１１２が還元されることによって形成された金属膜１１４は、酸化物半導体膜１０３に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜１１４中に、酸素が拡散しにくい膜となる。
また、図１２（Ｃ）に示すように、酸化物半導体膜１０３は、金属膜１１４及び導電膜１１３によって覆われている。これにより、酸化物半導体膜１０３、ゲート絶縁膜１１１、サイドウォール絶縁膜１０９ａ、１０９ｂに含まれる酸素が、外部に放出されてしまうことを抑制できる。また、ゲート絶縁膜１１１、サイドウォール絶縁膜１０９ａ、１０９ｂに含まれる酸素を、酸化物半導体膜１０３に供給することができる。
また、金属酸化物膜１１２上に導電膜１１３を設けて、加熱処理を行うことにより、金属酸化物膜１１２に含まれる酸素が、外部に放出されず、酸化物半導体膜１０３に供給されるため、好ましい。
本実施の形態では、ＧＲＴＡ装置により、６５０℃、１分〜５分間、加熱処理を行えばよい。また、電気炉により、５００℃、３０分〜１時間、加熱処理を行う。
次に、導電膜１１３上に、層間絶縁膜１１５を成膜する（図１２（Ｄ）参照）。
層間絶縁膜１１５は、スパッタリング法などにより、水素などの不純物を混入させない方法を適宜用いて形成する。
層間絶縁膜１１５は、代表的には酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、又は窒化酸化アルミニウムなどの無機絶縁膜の単層構造又は積層構造を用いることができる。
層間絶縁膜１１５として、導電膜１１３に接して緻密性の高い無機絶縁膜を設けるとよい。例えば、スパッタリング法により酸化アルミニウム膜を形成する。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ１１０に安定な電気特性を付与することができる。膜密度はラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｍｅｔｒｙ）によって測定することができる。
また、本実施の形態では、ソース電極層１１６ａ及びドレイン電極層１１６ｂを、金属膜１１４ａ、１１４ｂと、導電膜１１３ａ、１１３ｂとで形成する場合について説明したが、本発明の一態様はこれに限定されない。例えば、導電膜１１３ａ、１１３ｂを形成しなくともよい。
トランジスタ１１０上に設けられる無機絶縁膜として用いることのできる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜１０３への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜１０３からの放出を防止する保護膜として機能する。
次に、導電膜１１３上に、フォトリソグラフィ工程によりレジストマスクを形成し、導電膜１１３及び金属膜１１４に選択的にエッチングを行うことより、ソース電極層及びドレイン電極層のチャネル幅方向の加工を行う。
次に、層間絶縁膜１１５、導電膜１１３、及び金属膜１１４に、絶縁膜１０６が露出するまで、研磨処理を行う。これにより、層間絶縁膜１１５、導電膜１１３、及び金属膜１１４の一部を除去することで、ソース電極層１１６ａ及びドレイン電極層１１６ｂを形成する。
研磨処理として、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法を用いることができるが、他の切削（研削、研磨）方法を用いてもよい。また、研磨処理を行った後、ドライエッチング法やプラズマ処理（逆プラズマ処理）などを行うことにより、研磨処理表面の平坦化を向上させることができる。
本実施の形態では、ゲート電極層１０５上に絶縁膜１０６が設けられているため、層間絶縁膜１１５、導電膜１１３、金属膜１１４に研磨処理を行っても、ゲート電極層１０５と、ソース電極層１１６ａ、ドレイン電極層１１６ｂとがショートしてしまうことを抑制できる。
以上の工程で、本発明の一態様に係るトランジスタ１１０が作製される（図１２（Ｅ）参照）。
酸化物半導体膜１０３において、銅、アルミニウム、塩素などの不純物がほとんど含まれない高純度化されたものであることが望ましい。トランジスタの作製工程において、これらの不純物が酸化物半導体膜に混入または酸化物半導体膜表面に付着する恐れのない工程を適宜選択することが好ましい。また、酸化物半導体膜表面に付着した場合には、シュウ酸や希フッ酸などに曝す、またはプラズマ処理（Ｎ２Ｏプラズマ処理など）を行うことにより、酸化物半導体膜表面の不純物を除去することが好ましい。具体的には、酸化物半導体膜１０３の銅濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜のアルミニウム濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜の塩素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜は成膜直後において、化学量論的組成より酸素が多い過飽和の状態とすることが好ましい。例えば、スパッタリング法を用いて酸化物半導体膜を成膜する場合、成膜ガスの酸素の占める割合が多い条件で成膜することが好ましく、特に酸素雰囲気（酸素ガス１００％）で成膜を行うことが好ましい。成膜ガスの酸素の占める割合が多い条件、特に酸素ガス１００％の雰囲気で成膜すると、例えば成膜温度を３００℃以上としても、膜中からＺｎの放出が抑えられる。
また、酸化物半導体膜は水素などの不純物が十分に除去されることにより、または、十分な酸素が供給されて酸素が過飽和の状態とされることにより、高純度化されたものであることが望ましい。具体的には、酸化物半導体膜の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体膜中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。また、十分な酸素が供給されて酸素が過飽和の状態とするため、酸化物半導体膜を包みこむように過剰酸素を含む絶縁膜（ＳｉＯｘなど）を接して設ける。
また、過剰酸素を含む絶縁膜の重水素濃度が、７．２×１０２０ａｔｏｍｓ／ｃｍ３以上である場合には、トランジスタの初期特性のバラツキの増大、Ｌ長依存性の増大、さらにＢＴストレス試験において大きく劣化するため、過剰酸素を含む絶縁膜の重水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とする。即ち、酸化物半導体膜の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、且つ、過剰酸素を含む絶縁膜の重水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とすることが好ましい。
さらに酸化物半導体膜を包み、且つ、過剰酸素を含む絶縁膜の外側に配置されるように、酸化物半導体膜の酸素の放出を抑えるブロッキング膜（ＡｌＯｘなど）を設けると好ましい。
過剰酸素を含む絶縁膜またはブロッキング膜で酸化物半導体膜を包み込むことで、酸化物半導体膜において化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。例えば、酸化物半導体膜がＩＧＺＯの場合、化学量論的組成の一例はＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４［原子数比］であるため、酸素の原子数比が４または４以上含む状態となる。
本実施の形態では、金属酸化物膜１１２上に導電膜１１３を形成した後、加熱処理を行う場合について説明したが、本発明の一態様はこれに限定されない。例えば、酸化物半導体膜１０３上に金属酸化物膜１１２を形成した後、加熱処理を行ってもよいし、金属酸化物膜１１２上に導電膜１１３を形成し、層間絶縁膜１１５を形成した後に、加熱処理を行ってもよい。
また、本実施の形態では、金属膜１１４ａ、１１４ｂと、導電膜１１３ａ、１１３ｂとが同じ材料となるように材料を選択したが、金属膜１１４ａ、１１４ｂと、導電膜１１３ａ、１１３ｂとが異なる材料となるように材料を選択してもよい。例えば、金属酸化物膜１１２として、酸化ルテニウムを用い、導電膜１１３として窒化タンタルを用いて、加熱処理を行うことにより、ルテニウムと、窒化タンタルの積層構造となる。また、金属膜１１４ａ、１１４ｂと、導電膜１１３ａ、１１３ｂとの界面において、酸化物膜が形成されないため、好ましい。なお、導電膜１１３ａ、１１３ｂは、窒化タンタルとタングステンの積層構造で形成しても良い。
なお、金属膜１１４ａ、１１４ｂと、導電膜１１３ａ、１１３ｂとが同じ材料となるように材料を選択した場合であっても、金属膜１１４ａ、１１４ｂは、金属酸化物膜１１２が還元されることで形成された膜であり、導電膜１１３ａ、１１３ｂは、成膜された膜であるため、金属膜１１４ａ、１１４ｂと導電膜１１３ａ、１１３ｂとが異なる物性を示す場合がある。例えば、金属膜１１４ａ、１１４ｂは、導電膜１１３ａ、１１３ｂよりも、膜密度が低い場合がある。膜密度は、例えば、Ｘ線反射率（ＸＲＲ：Ｘ−ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）法によって、測定することが可能である。
本実施の形態によれば、酸化物半導体膜１０３に接する金属酸化物膜１１２を、加熱処理により還元させることで、金属酸化物膜１１２から酸素が放出され、酸化物半導体膜１０３に供給することができる。これにより、ソース電極層１１６ａ及びドレイン電極層１１６ｂと酸化物半導体膜１０３との界面における酸素欠損を低減することができる。これにより、トランジスタ１１０のしきい値電圧がマイナス方向にシフトすることを抑制することができる。
また、金属酸化物膜１１２が還元されることによって形成された金属膜１１４は、酸化物半導体膜１０３に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜１１４中に酸素が拡散しにくい膜となる。金属膜１１４ａ、１１４ｂを、ソース電極層１１６ａ及びドレイン電極層１１６ｂとして用いることにより、金属膜１１４ａ、１１４ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜１０３、ソース電極層１１６ａ、及びドレイン電極層１１６ｂに起因する抵抗を低減することができるため、トランジスタ１１０のオン電流の低下を抑制することができる。
また、酸化物半導体膜１０３の電子親和力に対して、±０．２ｅＶの仕事関数を有する金属膜１１４（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化物半導体膜１０３と、ソース電極層１１６ａ及びドレイン電極層１１６ｂとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜１０３、ソース電極層１１６ａ、及びドレイン電極層１１６ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、半導体装置の他の一形態について、図１３を参照して説明する。なお、上記実施の形態と同一部分又は同様な機能を有する部分については、繰り返しの説明は省略する。また、同じ箇所の詳細な説明は省略する。
図１３に示すトランジスタ１２０は、トップゲート構造のトランジスタの一例である。図１３（Ａ）は、トランジスタ１２０の平面図であり、図１３（Ｂ）は、図１３（Ａ）のＩ１−Ｉ２における断面図（チャネル長方向の断面図）である。また、図１３（Ａ）では、煩雑になることを避けるため、トランジスタ１２０の構成要素の一部（例えば、ゲート絶縁膜１１１など）を省略して図示している。
図１３（Ａ）、（Ｂ）に示すトランジスタ１２０は、絶縁表面を有する基板１００上に設けられたソース電極層１１６ａ及びドレイン電極層１１６ｂと、ソース電極層１１６ａ及びドレイン電極層１１６ｂ上に設けられた酸化物半導体膜１０３と、酸化物半導体膜１０３上に設けられたゲート絶縁膜１１１と、ゲート絶縁膜１１１上に設けられたゲート電極層１０５と、ゲート電極層１０５上に設けられた絶縁膜１０６と、を有する。また、トランジスタ１２０を覆うように、層間絶縁膜１１５が設けられている。
酸化物半導体膜１０３は、ゲート電極層１０５と重畳する領域に設けられたチャネル形成領域１０８と、チャネル形成領域１０８を挟んで設けられたドーパントを含む領域１０７ａ、１０７ｂとを含む。ドーパントを含む領域１０７ａ、１０７ｂは、チャネル形成領域１０８よりも低抵抗な領域である。
図１３（Ｂ）に示すように、トランジスタ１２０は、酸化物半導体膜１０３と接するソース電極層１１６ａ及びドレイン電極層１１６ｂが積層構造で設けられている。ソース電極層１１６ａは、導電膜１１３ａと金属膜１１４ａの積層構造、ドレイン電極層１１６ｂは、導電膜１１３ｂと金属膜１１４ｂの積層構造である。
図１３に示すトランジスタ１２０において、図１０に示すトランジスタ１１０と異なる点は、酸化物半導体膜１０３と、ソース電極層１１６ａ及びドレイン電極層１１６ｂとが接する位置である。つまり、図１０に示すトランジスタ１１０では、酸化物半導体膜１０３の上面でソース電極層１１６ａ、ドレイン電極層１１６ｂが接しており、図１３に示すトランジスタ１２０では、酸化物半導体膜１０３の下面でソース電極層１１６ａ、ドレイン電極層１１６ｂが接している。
酸化物半導体膜１０３と接する金属膜１１４ａ、１１４ｂは、酸化物半導体膜１０３から酸素を引き抜くことを防止するために、酸化物半導体膜１０３に含まれる金属元素よりも耐酸化性を有する（モリブデンの酸化反応のギブズ自由エネルギーよりも高い）金属が用いられている。具体的には、銅、銀、ルテニウム、イリジウムなどである。金属膜１１４ａ、１１４ｂとして、酸化物半導体膜１０３に含まれる金属元素よりも耐酸化性を有する金属を用いることにより、酸化物半導体膜１０３の酸素欠損が増大することを抑制することができる。
また、金属膜１１４ａ、１１４ｂは、酸化物半導体膜１０３よりも酸化しにくく、金属膜１１４ａ、１１４ｂ中に酸素が拡散することを抑制できるため、金属膜１１４ａ、１１４ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜１０３、ソース電極層１１６ａ、及びドレイン電極層１１６ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
また、酸化物半導体膜１０３の電子親和力に対して、±０．２ｅＶの仕事関数を有する金属膜１１４ａ、１１４ｂ（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化物半導体膜１０３と、ソース電極層１１６ａ及びドレイン電極層１１６ｂとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜１０３、ソース電極層１１６ａ、及びドレイン電極層１１６ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
また、金属膜１１４ａ、１１４ｂと積層して設けられる導電膜１１３ａ、１１３ｂは、金属膜１１４ａ、１１４ｂとの界面において、酸化物膜が形成されない材料であることが好ましい。導電膜１１３ａ、１１３ｂに用いることができる材料としては、金属膜１１４ａ、１１４ｂに用いることができる材料に加えて、金、白金、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。導電膜１１３ａ、１１３ｂは、単層構造または積層構造で構成される。積層構造の場合、例えば、窒化タンタル膜とタングステン膜とで構成することができる。
図１３に示すトランジスタ１２０において、ソース電極層１１６ａ及びドレイン電極層１１６ｂは、金属膜１１４ａ、１１４ｂと、導電膜１１３ａ、１１３ｂとが同じ材料となるように構成された場合について示すが、金属膜１１４ａ、１１４ｂと、導電膜１１３ａ、１１３ｂとが異なる材料となるように構成されていてもよい。
なお、図１３に示すトランジスタ１２０において、金属膜１１４ａ、１１４ｂ中に、一部に金属酸化物が形成されていても良い。例えば、金属膜１１４ａ、１１４ｂがルテニウムの場合、一部に酸化ルテニウムが形成されていてもよい。金属膜１１４ａ、１１４ｂの一部に酸化ルテニウムが形成されていたとしても、酸化ルテニウムの抵抗率は３．５×１０−５［ｃｍΩ］（３００Ｋ）であり、ソース電極層１１６ａ及びドレイン電極層１１６ｂに高抵抗成分は形成されないため、好ましい。
また、基板１００上において、ソース電極層１１６ａとドレイン電極層１１６ｂとの間には、島状の絶縁膜１２１が設けられている。また、島状の絶縁膜１２１は、酸化物半導体膜１０３のチャネル形成領域１０８と重畳する領域に設けられている。
絶縁膜１２１は、例えば、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、又は窒化酸化アルミニウムなどの無機絶縁材料を用いて、単層構造または積層構造で形成される。
また、絶縁膜１２１（絶縁膜１２１が積層構造である場合は、酸化物半導体膜１０３と接する膜）を、酸素を多く含む状態とすると、酸化物半導体膜１０３へ酸素を供給する供給源として、好適に機能させることができる。
以上説明したように、酸化物半導体膜１０３に接する金属膜１１４ａ、１１４ｂとして、酸化物半導体膜１０３に含まれる金属元素よりも耐酸化性を有する（少なくともインジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い）金属を用いることにより、酸化物半導体膜１０３から酸素を引き抜くことを防止することができる。これより、ソース電極層１１６ａ及びドレイン電極層１１６ｂと酸化物半導体膜１０３との界面における酸素欠損が増大することを抑制し、トランジスタのしきい値電圧の変動を抑制することができる。
また、金属膜１１４ａ、１１４ｂは、酸化物半導体膜１０３よりも酸化しにくく、金属膜１１４ａ、１１４ｂ中に酸素が拡散することを抑制できるため、金属膜１１４ａ、１１４ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜１０３、ソース電極層１１６ａ、及びドレイン電極層１１６ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態９）
本実施の形態では、図１３に示すトランジスタ１２０を有する半導体装置の作製方法の一例について、図１４を参照して説明する。なお、実施の形態７に示すトランジスタ１１０の作製方法と異なる点は、絶縁膜１２１、ソース電極層１１６ａ、ドレイン電極層１１６ｂの形成方法である。したがって、実施の形態７と同様な工程の詳細な説明は省略する。
まず、基板１００上に、島状の絶縁膜１２１となる絶縁膜を形成する。
絶縁膜は、下地膜として機能する絶縁膜１０１と同様の材料及び方法で形成することができる。なお、絶縁膜の膜厚は、後に形成されるソース電極層１１６ａ、ドレイン電極層１１６ｂの膜厚に応じて設定できる。
次に、フォトリソグラフィ工程により絶縁膜上にレジストマスクを形成し、選択的にエッチングを行って島状の絶縁膜１２１を形成する。島状の絶縁膜１２１を形成した後、レジストマスクを除去する。
次に、基板１００及び絶縁膜１２１上に、後にソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜１１３及び金属酸化物膜１１２を形成する（図１４（Ａ）参照）。
導電膜１１３は、後の加熱処理に耐えられる材料を用いればよい。また、後の加熱処理により、金属酸化物膜１１２との界面に、酸化物膜を形成しない材料で形成することが好ましい。導電膜１１３としては、例えば、金、白金、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。導電膜１１３は、金属酸化物膜よりも厚く設けることが好ましく、単層構造または積層構造で成膜される。積層構造とする場合には、タングステン膜上に窒化タンタル膜を形成しても良い。
導電膜１１３の膜厚は、５０ｎｍ以上６００ｎｍ以下とする。また、導電膜１１３は、スパッタリング法、プラズマＣＶＤ法など適宜用いて形成することができる。
本実施の形態では、導電膜１１３として、スパッタリング法により、膜厚２００ｎｍのルテニウムを成膜する。
金属酸化物膜として、酸化物半導体膜１０３よりも還元性が高い金属酸化物膜を用いる。酸化物半導体膜１０３よりも還元性が高い金属酸化物膜とは、図９に示すように、酸化インジウム、酸化ガリウム、酸化亜鉛、及び酸化錫よりも還元性が高い（つまり、インジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い）金属酸化物であればよい。具体的には、酸化銅、酸化銀、酸化ルテニウム、酸化イリジウムなどが挙げられる。金属酸化物膜１１２は、単層構造または積層構造で成膜される。
金属酸化物膜１１２の膜厚は、１ｎｍ以上５０ｎｍ以下、好ましくは１ｎｍ以上３０ｎｍ以下、より好ましくは５ｎｍ以上１０ｎｍ以下とする。また、金属酸化物膜１１２は、スパッタリング法、プラズマＣＶＤ法などを適宜用いて形成することができる。
本実施の形態では、金属酸化物膜１１２として、スパッタリング法により、膜厚１０ｎｍの酸化ルテニウムを成膜する。
次に、導電膜１１３上に、フォトリソグラフィ工程によりレジストマスクを形成し、導電膜１１３及び金属膜１１４に選択的にエッチングを行うことより、ソース電極層及びドレイン電極層のチャネル幅方向の加工を行う。
次に、導電膜１１３及び金属酸化物膜１１２に、絶縁膜１２１が露出するまで、研磨処理を行う。これにより、導電膜１１３及び金属酸化物膜１１２の一部を除去することで、導電膜１１３ａ、１１３ｂ、及び金属酸化物膜１１２ａ、１１２ｂを形成する（図１４（Ｂ）参照）。
研磨処理として、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法を用いることができるが、他の切削（研削、研磨）方法を用いてもよい。また、研磨処理を行った後、ドライエッチング法やプラズマ処理（逆プラズマ処理）などを行うことにより、研磨処理表面の平坦化を向上させることができる。
このとき、絶縁膜１２１、金属酸化物膜１１２ａ、１１２ｂ表面における平均面粗さ（Ｒａ）を、１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下としておくことが好ましい。
次に、絶縁膜１２１、金属酸化物膜１１２ａ、１１２ｂ上に、酸化物半導体膜１０２を形成する（図１４（Ｃ）参照）。
本実施の形態において、酸化物半導体膜１０２として、ＡＣ電源装置を有するスパッタリング装置を用いたスパッタリング法を用い、膜厚１０ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜（ＩＧＺＯ膜）を成膜する。
次に、酸化物半導体膜１０３、金属酸化物膜１１２ａ、１１２ｂに加熱処理を行う（図１４（Ｄ）参照）。金属酸化物膜１１２と酸化物半導体膜１０３が接触した状態で加熱処理を行うことにより、金属酸化物膜１１２から酸素が放出され、酸化物半導体膜１０３に供給される。酸化物半導体膜１０３に酸素が供給されることにより、酸化物半導体膜１０３中の酸素欠損を低減することができる。また、酸化物半導体膜１０３よりも還元性が高い金属酸化物膜１１２は、還元され、金属膜１１４が形成される。
なお、図１４（Ｃ）において、金属酸化物膜１１２ａ、１１２ｂが全て金属膜１１４ａ、１１４ｂに還元される場合について説明したが、金属酸化物膜１１２ａ、１１２ｂと酸化物半導体膜１０３との界面付近のみが還元され金属膜１１４ａ、１１４ｂとなり、界面付近以外では金属酸化物膜１１２ａ、１１２ｂが残っていてもよい。例えば、金属酸化物膜１１２ａ、１１２ｂとして、酸化ルテニウムを用いた場合、界面付近のみが還元されルテニウムとなり、界面付近以外では酸化ルテニウムが残っていてもよい。界面付近以外では酸化ルテニウムが残っていたとしても、酸化ルテニウムの抵抗率は３．５×１０−５［ｃｍΩ］（３００Ｋ）であり、ソース電極層及びドレイン電極層に高抵抗成分は形成されないため、好ましい。
また、金属酸化物膜１１２ａ、１１２ｂが還元されることによって形成された金属膜１１４ａ、１１４ｂは、酸化物半導体膜１０３に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜１１４ａ、１１４ｂ中に、酸素が拡散しにくい膜となる。
本実施の形態では、ＧＲＴＡ装置により、６５０℃、１分〜５分間、加熱処理を行えばよい。また、電気炉により、５００℃、３０分〜１時間、加熱処理を行う。
次に、実施の形態７に示す図１１（Ｂ）乃至図１１（Ｅ）の工程に従って、島状の酸化物半導体膜１０３を形成し、酸化物半導体膜１０３上に絶縁膜を形成し、絶縁膜上に、ゲート電極層１０５及び絶縁膜１０６を積層して形成する。次に、ゲート電極層１０５及び絶縁膜１０６をマスクとして酸化物半導体膜１０３にドーパントを添加することで、酸化物半導体膜１０３に、ゲート電極層１０５と重畳する領域に設けられたチャネル形成領域１０８と、チャネル形成領域１０８を挟んで設けられたドーパントを含む領域１０７ａ、１０７ｂを形成する。
なお、この後、図１２（Ａ）の工程に従って、酸化物半導体膜１０３、絶縁膜１０６などを覆うように絶縁膜を形成し、該絶縁膜をエッチングしてサイドウォール絶縁膜１０９ａ、１０９ｂを形成する。さらに、ゲート電極層１０５及びサイドウォール絶縁膜１０９ａ、１０９ｂをマスクとして、絶縁膜１０１をエッチングし、ゲート絶縁膜１１１を形成してもよい。
次に、酸化物半導体膜１０３、絶縁膜１０６などを覆うように、絶縁膜を形成し、研磨処理を行うことによって、層間絶縁膜１１５を形成する（図１４（Ｆ）参照）。
以上の工程により、トランジスタ１２０を作製することができる。
本実施の形態によれば、酸化物半導体膜１０３に接する金属酸化物膜１１２を、加熱処理により還元させることで、金属酸化物膜１１２から酸素が放出され、酸化物半導体膜１０３に供給することができる。これにより、ソース電極層１１６ａ及びドレイン電極層１１６ｂと酸化物半導体膜１０３との界面における酸素欠損を低減することができる。これにより、トランジスタ１１０のしきい値電圧がマイナス方向にシフトすることを抑制することができる。
また、金属酸化物膜１１２が還元されることによって形成された金属膜１１４は、酸化物半導体膜１０３に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜１１４中に酸素が拡散しにくい膜となる。金属膜１１４ａ、１１４ｂを、ソース電極層１１６ａ及びドレイン電極層１１６ｂとして用いることにより、金属膜１１４ａ、１１４ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜１０３、ソース電極層１１６ａ、及びドレイン電極層１１６ｂに起因する抵抗を低減することができるため、トランジスタ１１０のオン電流の低下を抑制することができる。
また、酸化物半導体膜１０３の電子親和力に対して、±０．２ｅＶの仕事関数を有する金属膜１１４（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化物半導体膜１０３と、ソース電極層１１６ａ及びドレイン電極層１１６ｂとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜１０３、ソース電極層１１６ａ、及びドレイン電極層１１６ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態１０）
本実施の形態では、半導体装置の他の一形態について、図１５を参照して説明する。なお、上記実施の形態と同一部分又は同様な機能を有する部分については、繰り返しの説明は省略する。
図１５に示すトランジスタ１３０は、トップゲート構造のトランジスタの一例である。図１５（Ａ）は、トランジスタ１３０の平面図であり、図１５（Ｂ）は、図１５（Ａ）のＪ１−Ｊ２における断面図（チャネル長方向の断面図）である。また、図１５（Ａ）では、煩雑になることを避けるため、トランジスタ１２０の構成要素の一部（例えば、ゲート絶縁膜１１１など）を省略して図示している。
図１５（Ａ）、（Ｂ）に示すトランジスタ１３０は、絶縁表面を有する基板１００上に設けられた酸化物半導体膜１０３と、酸化物半導体膜１０３と接するソース電極層１１６ａ、ドレイン電極層１１６ｂと、酸化物半導体膜１０３、ソース電極層１１６ａ、及びドレイン電極層１１６ｂ上に設けられたゲート絶縁膜１１１と、ゲート絶縁膜１１１上に酸化物半導体膜１０３と重畳する領域に設けられたゲート電極層１０５と、を有する。また、基板１００と酸化物半導体膜１０３との間には下地膜として機能する絶縁膜１０１が設けられ、トランジスタ１３０を覆うように、層間絶縁膜１１５が設けられている。
図１５（Ａ）、（Ｂ）に示すトランジスタ１３０は、酸化物半導体膜１０３と接するソース電極層１１６ａ及びドレイン電極層１１６ｂが積層構造で構成されている。ソース電極層１１６ａは、金属膜１１４ａと導電膜１１３ａの積層構造、ドレイン電極層１１６ｂは、金属膜１１４ｂと導電膜１１３ｂの積層構造である。
酸化物半導体膜１０３と接する金属膜１１４ａ、１１４ｂは、酸化物半導体膜１０３から酸素を引き抜くことを防止するために、酸化物半導体膜１０３に含まれる金属元素よりも耐酸化性を有する（モリブデンの酸化反応のギブズ自由エネルギーよりも高い）金属が用いられている。具体的には、銅、銀、ルテニウム、イリジウムなどである。金属膜１１４ａ、１１４ｂとして、酸化物半導体膜１０３に含まれる金属元素よりも耐酸化性を有する金属を用いることにより、酸化物半導体膜１０３の酸素欠損が増大することを抑制することができる。
また、金属膜１１４ａ、１１４ｂは、酸化物半導体膜１０３よりも酸化しにくく、金属膜１１４ａ、１１４ｂ中に酸素が拡散することを抑制できるため、金属膜１１４ａ、１１４ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜１０３、ソース電極層１１６ａ、及びドレイン電極層１１６ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
また、酸化物半導体膜１０３の電子親和力に対して、±０．２ｅＶの仕事関数を有する金属膜１１４ａ、１１４ｂ（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化物半導体膜１０３と、ソース電極層１１６ａ及びドレイン電極層１１６ｂとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜１０３、ソース電極層１１６ａ、及びドレイン電極層１１６ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
また、金属膜１１４ａ、１１４ｂと積層して設けられる導電膜１１３ａ、１１３ｂは、金属膜１１４ａ、１１４ｂとの界面において、酸化物膜が形成されない材料であることが好ましい。導電膜１１３ａ、１１３ｂに用いることができる材料としては、金属膜１１４ａ、１１４ｂに用いることができる材料に加えて、金、白金、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、窒化タンタルなどが挙げられる。導電膜１１３ａ、１１３ｂは、単層構造または積層構造で構成される。積層構造の場合、例えば、窒化タンタル膜とタングステン膜とで構成することができる。
図１５に示すトランジスタ１３０において、ソース電極層１１６ａ及びドレイン電極層１１６ｂは、金属膜１１４ａ、１１４ｂと、導電膜１１３ａ、１１３ｂとが同じ材料となるように構成された場合について示すが、金属膜１１４ａ、１１４ｂと、導電膜１１３ａ、１１３ｂとが異なる材料となるように構成されていてもよい。
なお、図１５に示すトランジスタ１３０において、金属膜１１４ａ、１１４ｂ中に、一部に金属酸化物が形成されていても良い。例えば、金属膜１１４ａ、１１４ｂがルテニウムの場合、一部に酸化ルテニウムが形成されていてもよい。金属膜の一部に酸化ルテニウムが形成されていたとしても、酸化ルテニウムの抵抗率は３．５×１０−５［ｃｍΩ］（３００Ｋ）であり、ソース電極層１１６ａ及びドレイン電極層１１６ｂに高抵抗成分は形成されないため、好ましい。
次に、図１５に示すトランジスタ１３０と一部異なるトランジスタについて、図１６を参照して説明する。
図１６（Ａ）は、トランジスタ１４０の平面図であり、図１６（Ｂ）は、図１６（Ａ）のＫ１−Ｋ２における断面図（チャネル長方向の断面図）である。また、図１６（Ａ）では、煩雑になることを避けるため、トランジスタ１４０の構成要素の一部（例えば、ゲート絶縁膜１１１など）を省略して図示している。
図１６（Ｂ）に示すように、トランジスタ１４０は、酸化物半導体膜１０３と接するソース電極層１１６ａ及びドレイン電極層１１６ｂが積層構造で設けられている。ソース電極層１１６ａは、導電膜１１３ａと金属膜１１４ａの積層構造、ドレイン電極層１１６ｂは、導電膜１１３ｂと金属膜１１４ｂの積層構造である。
図１６に示すトランジスタ１４０において、図１５に示すトランジスタ１３０と異なる点は、酸化物半導体膜１０３と、ソース電極層１１６ａ及びドレイン電極層１１６ｂとが接する位置である。つまり、図１５に示すトランジスタ１３０では、酸化物半導体膜１０３の上面でソース電極層１１６ａ、ドレイン電極層１１６ｂが接しており、図１６に示すトランジスタ１４０では、酸化物半導体膜１０３の下面でソース電極層１１６ａ、ドレイン電極層１１６ｂが接している。
また、図１６（Ｂ）に示すように、導電膜１１３ａ、１１３ｂの側面は、酸化物半導体膜１０３と接している。そのため、導電膜１１３ａ、１１３ｂは、金、白金、窒化チタン、窒化モリブデン、窒化タンタルを用いることがより好ましい。
以上説明したように、酸化物半導体膜１０３に接する金属膜１１４ａ、１１４ｂとして、酸化物半導体膜１０３に含まれる金属元素よりも耐酸化性を有する（少なくともインジウム、ガリウム、亜鉛、及び錫の酸化反応のギブズ自由エネルギーよりも高い）金属を用いることにより、酸化物半導体膜１０３から酸素を引き抜くことを防止することができる。これより、ソース電極層１１６ａ及びドレイン電極層１１６ｂと酸化物半導体膜１０３との界面における酸素欠損が増大することを抑制し、トランジスタのしきい値電圧の変動を抑制することができる。
また、金属膜１１４ａ、１１４ｂは、酸化物半導体膜１０３よりも酸化しにくく、金属膜１１４ａ、１１４ｂ中に酸素が拡散することを抑制できるため、金属膜１１４ａ、１１４ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜１０３、ソース電極層１１６ａ、及びドレイン電極層１１６ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態１１）
本実施の形態では、図１６に示すトランジスタ１４０を有する半導体装置の作製方法の一例について、図１７を参照して説明する。なお、実施の形態７と同様な工程の詳細な説明は省略する。
まず、基板１００上に絶縁膜１０１を形成し、絶縁膜１０１上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜１１３と金属酸化物膜１１２とを積層して形成する（図１７（Ａ）参照）。
次に、金属酸化物膜１１２上に、フォトリソグラフィ工程によりレジストマスクを形成し、エッチングすることで、金属酸化物膜１１２ａ、１１２ｂ、導電膜１１３ａ、１１３ｂを形成する（図１７（Ｂ）参照）。
次に、金属酸化物膜１１２ａ、１１２ｂ上に酸化物半導体膜１０２を形成する（図１７（Ｃ）参照）。
次に、酸化物半導体膜１０２、金属酸化物膜１１２ａ、１１２ｂ、導電膜１１３ａ、１１３ｂに加熱処理を行う（図１７（Ｄ）参照）。金属酸化物膜１１２ａ、１１２ｂと酸化物半導体膜１０２が接触した状態で加熱処理を行うことにより、金属酸化物膜１１２ａ、１１２ｂから酸素が放出され、酸化物半導体膜１０２に供給される。酸化物半導体膜１０２に酸素が供給されることにより、酸化物半導体膜１０２中の酸素欠損を低減することができる。また、酸化物半導体膜１０２よりも還元性が高い金属酸化物膜１１２ａ、１１２ｂは、還元され、金属膜１１４が形成される。
なお、図１７（Ｄ）において、金属酸化物膜１１２ａ、１１２ｂが全て金属膜１１４ａ、１１４ｂに還元される場合について説明したが、金属酸化物膜１１２ａ、１１２ｂと酸化物半導体膜１０２との界面付近のみが還元され金属膜１１４ａ、１１４ｂとなり、界面付近以外では金属酸化物膜１１２ａ、１１２ｂが残っていてもよい。例えば、金属酸化物膜１１２ａ、１１２ｂとして、酸化ルテニウムを用いた場合、界面付近のみが還元されルテニウムとなり、界面付近以外では酸化ルテニウムが残っていてもよい。界面付近以外では酸化ルテニウムが残っていたとしても、酸化ルテニウムの抵抗率は３．５×１０−５［ｃｍΩ］（３００Ｋ）であり、ソース電極層及びドレイン電極層に高抵抗成分は形成されないため、好ましい。
また、金属酸化物膜１１２ａ、１１２ｂが還元されることによって形成された金属膜１１４ａ、１１４ｂは、酸化物半導体膜１０２に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜１１４ａ、１１４ｂ中に、酸素が拡散しにくい膜となる。
次に、酸化物半導体膜１０２上に、フォトリソグラフィ工程によりレジストマスクを形成し、エッチングを行うことで、酸化物半導体膜１０３を形成する。その後、ソース電極層１１６ａ、ドレイン電極層１１６ｂ、酸化物半導体膜１０３上にゲート絶縁膜１１１を形成する（図１７（Ｅ）参照）。
次に、ゲート絶縁膜１１１上に、ゲート電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。その後、導電膜上に、フォトリソグラフィ工程によりレジストマスクを形成し、エッチングを行うことで、ゲート電極層１０５を形成する。最後に、ゲート絶縁膜１１１及びゲート電極層１０５上に、層間絶縁膜１１５を形成する。
以上の工程により、トランジスタ１４０を作製することができる（図１７（Ｆ）参照）。
本実施の形態では、酸化物半導体膜を島状に加工する前に、加熱処理を行う場合について説明したが、本発明の一態様はこれに限定されない。例えば、酸化物半導体膜を島状に加工した後に、加熱処理を行ってもよい。
また、本実施の形態では、金属膜１１４ａ、１１４ｂと、導電膜１１３ａ、１１３ｂとが同じ材料となるように材料を選択したが、金属膜１１４ａ、１１４ｂと、導電膜１１３ａ、１１３ｂとが異なる材料となるように材料を選択してもよい。例えば、金属酸化物膜１１２として、酸化ルテニウムを用い、導電膜１１３として窒化タンタルを用いて、加熱処理を行うことにより、ルテニウムと、窒化タンタルの積層構造となる。また、金属膜１１４ａ、１１４ｂと、導電膜１１３ａ、１１３ｂとの界面において、酸化物膜が形成されないため、好ましい。なお、導電膜１１３ａ、１１３ｂは、タングステンと窒化タンタルの積層構造で形成しても良い。
なお、金属膜１１４ａ、１１４ｂと、導電膜１１３ａ、１１３ｂとが同じ材料となるように材料を選択した場合であっても、金属膜１１４ａ、１１４ｂは、金属酸化物膜１１２が還元されることで形成された膜であり、導電膜１１３ａ、１１３ｂは、成膜された膜であるため、金属膜１１４ａ、１１４ｂと導電膜１１３ａ、１１３ｂとが異なる物性を示す場合がある。例えば、金属膜１１４ａ、１１４ｂは、導電膜１１３ａ、１１３ｂよりも、膜密度が低い場合がある。膜密度は、例えば、Ｘ線反射率（ＸＲＲ：Ｘ−ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）法によって、測定することが可能である。
また、本実施の形態では、ソース電極層１１６ａ及びドレイン電極層１１６ｂを、金属膜１１４ａ、１１４ｂと、導電膜１１３ａ、１１３ｂとで形成する場合について説明したが、本発明の一態様はこれに限定されない。例えば、導電膜１１３ａ、１１３ｂを形成しなくともよい。
本実施の形態によれば、酸化物半導体膜１０３に接する金属酸化物膜１１２ａ、１１２ｂを、加熱処理により還元させることで、金属酸化物膜１１２ａ、１１２ｂから酸素が放出され、酸化物半導体膜１０３に供給することができる。これにより、ソース電極層１１６ａ及びドレイン電極層１１６ｂと酸化物半導体膜１０３との界面における酸素欠損を低減することができる。これにより、トランジスタ１４０のしきい値電圧がマイナス方向にシフトすることを抑制することができる。
また、金属酸化物膜１１２ａ、１１２ｂが還元されることによって形成された金属膜１１４ａ、１１４ｂは、酸化物半導体膜１０３に含まれる金属元素よりも耐酸化性を有する膜となる。つまり、金属膜１１４ａ、１１４ｂ中に酸素が拡散しにくい膜となる。金属膜１１４ａ、１１４ｂを、ソース電極層１１６ａ及びドレイン電極層１１６ｂとして用いることにより、金属膜１１４ａ、１１４ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜１０３、ソース電極層１１６ａ、及びドレイン電極層１１６ｂに起因する抵抗を低減することができるため、トランジスタ１４０のオン電流の低下を抑制することができる。
また、酸化物半導体膜１０３の電子親和力に対して、±０．２ｅＶの仕事関数を有する金属膜１１４（例えば、銅、銀、ルテニウムなど）を選択することによって、酸化物半導体膜１０３と、ソース電極層１１６ａ及びドレイン電極層１１６ｂとのコンタクト抵抗を低減することができるため好ましい。これによっても、酸化物半導体膜１０３、ソース電極層１１６ａ、及びドレイン電極層１１６ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態１２）
本実施の形態では、先の実施の形態のいずれかに示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図１８（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図１８（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
図１８（Ｂ）、及び図１８（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また、画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって、画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図１８（Ｂ）、及び図１８（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図１８（Ｂ）、及び図１８（Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４又は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また、図１８（Ｂ）、及び図１８（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に、限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図１８（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図１８（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１８（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えば、ＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また、第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、先の実施の形態に示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、半導体装置の一形態について、図１８乃至図２０を用いて説明する。図２０は、図１８（Ｂ）の一点鎖線Ｍ−Ｎにおける断面図に相当する。
図２０で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０４０、４０１１のソース電極層及びドレイン電極層と同じ金属膜及び導電膜で形成されている。
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図２０では、画素部４００２に含まれるトランジスタ４０４０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図２０（Ａ）では、トランジスタ４０４０、４０１１上には絶縁膜４０２０が設けられ、図２０（Ｂ）では、さらに、絶縁膜４０２１が設けられている。
トランジスタ４０１０、４０１１としては、先の実施の形態で示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示したトランジスタ４１０と同様な構造及び作製方法で得られるトランジスタを適用する例を示す。
実施の形態１で示したトランジスタ４１０と同様な構造及び作製方法で得られるトランジスタ４０１０、４０１１は、酸化物半導体膜上に、酸化物半導体膜よりも還元性が高い金属酸化物膜及び導電膜を成膜した後、加熱処理を行うことにより、金属酸化物膜を還元して金属膜としている。このとき、酸化物半導体膜よりも還元性が高い金属酸化物膜から酸素が放出され、酸化物半導体膜に供給することができる。これにより、ソース電極層及びドレイン電極層と酸化物半導体膜との界面における酸素欠損を低減し、トランジスタ４０１０、４０１１のしきい値電圧がマイナス方向にシフトすることを抑制することができる。
また、金属膜中に高抵抗成分が形成されることを防止できるため、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することができる。これにより、トランジスタ４０１０、４０１１のオン電流の低下を抑制することができる。
従って、図１８及び図２０で示す本実施の形態の酸化物半導体膜を用いた安定した電気特性を有するトランジスタ４０１０、４０１１を含む半導体装置として信頼性の高い半導体装置を提供することができる。
また、駆動回路用のトランジスタ４０１１の酸化物半導体膜のチャネル形成領域と重なる位置にさらに導電層を設けてもよい。導電層を酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、バイアス−熱ストレス試験（ＢＴ試験）前後におけるトランジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に、静電気に対する静電遮蔽機能）も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
図２０（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図２０（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。
また、スペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお、球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層４００８と、第１の電極層４０３０及び第２の電極層４０３１とは接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相を発現する液晶組成物を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
本明細書に開示する酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する酸化物半導体膜を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有機ＥＬ素子を用いる例を示す。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図１９（Ａ）（Ｂ）及び図２０（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。
図１９（Ａ）は発光装置の平面図であり、図１９（Ａ）中の一点鎖線Ｖ１−Ｗ１、Ｖ２−Ｗ２、及びＶ３−Ｗ３で切断した断面が図１９（Ｂ）に相当する。なお、図１９（Ａ）の平面図においては、電界発光層５４２及び第２の電極層５４３は省略してあり図示していない。
図１９に示す発光装置は、基板５００上に、トランジスタ５１０、容量素子５２０、配線層交差部５３０を有しており、トランジスタ５１０は発光素子５４０と電気的に接続している。なお、図１９は基板５００を通過して発光素子５４０からの光を取り出す、下面射出型構造の発光装置である。
トランジスタ５１０としては、先の実施の形態で示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示したトランジスタ４１０と同様な構造及び作製方法で得られるトランジスタを適用する例を示す。
トランジスタ５１０はゲート電極層５１１ａ、５１１ｂ、ゲート絶縁膜５０２、酸化物半導体膜５１２、ソース電極層又はドレイン電極層として機能する導電層５１３ａ、５１３ｂを含む。
実施の形態１で示したトランジスタ４１０と同様な構造及び作製方法で得られるトランジスタ５１０は、酸化物半導体膜上に、酸化物半導体膜よりも還元性が高い金属酸化物膜及び導電膜を成膜した後、加熱処理を行うことにより、金属酸化物膜を還元して金属膜としている。このとき、酸化物半導体膜よりも還元性が高い金属酸化物膜から酸素が放出され、酸化物半導体膜に供給することができる。これにより、ソース電極層及びドレイン電極層と酸化物半導体膜との界面における酸素欠損を低減し、トランジスタ５１０のしきい値電圧がマイナス方向にシフトすることを抑制することができる。
また、金属膜中に高抵抗成分が形成されることを防止できるため、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することができる。これにより、トランジスタ５１０のオン電流の低下を抑制することができる。
従って、図１９で示す本実施の形態の酸化物半導体膜５１２を用いた安定した電気特性を有するトランジスタ５１０を含む半導体装置として信頼性の高い半導体装置を提供することができる。
容量素子５２０は、導電層５２１ａ、５２１ｂ、ゲート絶縁膜５０２、酸化物半導体膜５２２、導電層５２３を含み、導電層５２１ａ、５２１ｂと導電層５２３とで、ゲート絶縁膜５０２及び酸化物半導体膜５２２を挟む構成とすることで容量を形成する。
配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との交差部であり、ゲート電極層５１１ａ、５１１ｂと、導電層５３３とは、間にゲート絶縁膜５０２を介して交差する。
本実施の形態においては、ゲート電極層５１１ａ及び導電層５２１ａとして膜厚３０ｎｍのチタン膜を用い、ゲート電極層５１１ｂ及び導電層５２１ｂとして膜厚２００ｎｍの銅薄膜を用いる。よって、ゲート電極層はチタン膜と銅薄膜との積層構造となる。
酸化物半導体膜５１２、５２２としては膜厚２５ｎｍのＩＧＺＯ膜を用いる。
トランジスタ５１０、容量素子５２０、及び配線層交差部５３０上には層間絶縁膜５０４が形成され、層間絶縁膜５０４上において発光素子５４０と重畳する領域にカラーフィルタ層５０５が設けられている。層間絶縁膜５０４及びカラーフィルタ層５０５上には平坦化絶縁膜として機能する絶縁膜５０６が設けられている。
絶縁膜５０６上に第１の電極層５４１、電界発光層５４２、第２の電極層５４３の順に積層した積層構造を含む発光素子５４０が設けられている。発光素子５４０とトランジスタ５１０とは、導電層５１３ａに達する絶縁膜５０６及び層間絶縁膜５０４に形成された開口において、第１の電極層５４１及び導電層５１３ａとは接することによって電気的に接続されている。なお、第１の電極層５４１の一部及び該開口を覆うように隔壁５０７が設けられている。
層間絶縁膜５０４には、プラズマＣＶＤ法による膜厚２００ｎｍ以上６００ｎｍ以下の酸化窒化シリコン膜を用いることができる。また、絶縁膜５０６には膜厚１５００ｎｍの感光性のアクリル膜、隔壁５０７には膜厚１５００ｎｍの感光性のポリイミド膜を用いることができる。
カラーフィルタ層５０５としては、例えば、有彩色の透光性樹脂を用いることができる。有彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化し好ましい。
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着色された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラーフィルタ層５０５の膜厚は１５００ｎｍ以上２０００ｎｍ以下とすればよい。
図２０（Ｂ）に示す発光装置においては、表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０、５０７は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０、５４１上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１、５４２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１、５４３及び隔壁４５１０、５０７上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子４５１３、５４０を覆う有機化合物を含む層を蒸着法により形成してもよい。
また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒又は溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子又は第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、又はこれらの複合材料を用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を、表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
なお、図１８乃至図２０において、第１の基板４００１、５００、第２の基板４００６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。絶縁膜４０２０はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
また、平坦化絶縁膜として機能する絶縁膜４０２１、５０６は、アクリル系樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を形成してもよい。
絶縁膜４０２１、５０６の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、５４１、第２の電極層４０３１、５４３は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
本実施の形態においては、図１９に示す発光装置は下面射出型なので、第１の電極層５４１は透光性、第２の電極層５４３は反射性を有する。よって、第１の電極層５４１に金属膜を用いる場合は透光性を保てる程度膜厚を薄く、第２の電極層５４３に透光性を有する導電膜を用いる場合は、反射性を有する導電膜を積層するとよい。
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１又は実施の形態２で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態１３）
実施の形態１又は実施の形態２に示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
図２１（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図２１（Ａ）はフォトセンサの等価回路であり、図２１（Ｂ）はフォトセンサの一部を示す断面図である。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレインの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載している。図２１（Ａ）において、トランジスタ６４０、トランジスタ６５６は先の実施の形態に示したトランジスタが適用でき、酸化物半導体膜を用いるトランジスタである。本実施の形態では、実施の形態１で示したトランジスタ４１０と同様な構造及び作製方法で得られるトランジスタを適用する例を示す。
図２１（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０を示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
トランジスタ６４０上には絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４が設けられている。フォトダイオード６０２は、層間絶縁膜６３３上に設けられ、層間絶縁膜６３３上に形成した電極層６４１ａ、６４１ｂと、層間絶縁膜６３４上に設けられた電極層６４２との間に、層間絶縁膜６３３側から順に第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃを積層した構造を有している。
電極層６４１ｂは、層間絶縁膜６３４に形成された導電層６４３と電気的に接続し、電極層６４２は電極層６４１ａを介して導電層６４５と電気的に接続している。導電層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜６０６ｂとして高抵抗な半導体膜（ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半導体を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光６２２を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
絶縁膜６３１、層間絶縁膜６３３、層間絶縁膜６３４としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）等を用いて形成することができる。
絶縁膜６３１としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁膜、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶縁膜の単層、又は積層を用いることができる。
本実施の形態では、絶縁膜６３１として酸化アルミニウム膜を用いる。絶縁膜６３１はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁膜６３１として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
層間絶縁膜６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁膜が好ましい。層間絶縁膜６３３、６３４としては、例えばポリイミド系樹脂、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ系樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
実施の形態１で示したトランジスタ４１０と同様な構造及び作製方法で得られるトランジスタ６４０は、酸化物半導体膜上に、酸化物半導体よりも還元性が高い金属酸化物膜及び導電膜を成膜した後、加熱処理を行うことにより、金属酸化物膜を還元して金属膜としている。このとき、酸化物半導体よりも還元性が高い金属酸化物膜から酸素が放出され、酸化物半導体膜に供給することができる。これにより、ソース電極層及びドレイン電極層と酸化物半導体膜との界面における酸素欠損を低減し、トランジスタ６４０のしきい値電圧がマイナス方向にシフトすることを抑制することができる。
また、金属膜中に高抵抗成分が形成されることを防止できるため、酸化物半導体膜、ソース電極層、及びドレイン電極層に起因する抵抗を低減することができる。これにより、トランジスタ６４０のオン電流の低下を抑制することができる。
従って、本実施の形態の酸化物半導体膜を用いた安定した電気特性を有するトランジスタ６４０を含む信頼性の高い半導体装置を提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態１４）
本実施の形態では、本発明の一態様に係るトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。
図２２は、半導体装置の構成の一例である。図２２（Ａ）に、半導体装置の断面図を、図２２（Ｂ）に半導体装置の平面図を、図２２（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで、図２２（Ａ）は、図２２（Ｂ）のＥ１−Ｅ２における断面に相当する。
図２２（Ａ）及び図２２（Ｂ）に示す半導体装置（メモリセル５１４）は、下部に第１の半導体材料を用いたトランジスタ２１０を有し、上部に第２の半導体材料を用いたトランジスタ５５０を有する。トランジスタ５５０として、実施の形態６で示したトランジスタ１１０の構造を適用している。
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
トランジスタ２１０に用いる半導体材料として、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。
なお、上記トランジスタ２１０及びトランジスタ５５０は、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、情報を保持するために酸化物半導体を用いた実施の形態６に示すトランジスタ１１０を、トランジスタ２１０として用いる他、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
図２２（Ａ）におけるトランジスタ２１０は、半導体材料（例えば、シリコンなど）を含む基板２００に設けられたチャネル形成領域２１６と、チャネル形成領域２１６を挟むように設けられた不純物領域２２０ａ、２２０ｂと、不純物領域２２０ａ、２２０ｂに接する金属間化合物領域２２４ａ、２２４ｂと、チャネル形成領域２１６上に設けられたゲート絶縁膜２０８と、ゲート絶縁膜２０８上に設けられたゲート電極層２０９と、を有する。なお、図において、明示的にはソース電極層やドレイン電極層を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極層やドレイン電極層と表現することがある。つまり、本明細書において、ソース電極層との記載には、ソース領域が含まれうる。
基板２００上にはトランジスタ２１０を囲むように素子分離絶縁膜２０６が設けられており、トランジスタ２１０と接する絶縁膜２２８と、絶縁膜２２８と接する絶縁膜２３０とが設けられている。なお、トランジスタ２１０において、ゲート電極層２０９の側面にサイドウォール絶縁膜（側壁絶縁膜）を設け、不純物濃度が異なる領域を含む不純物領域２２０ａ、２２０ｂとしてもよい。
単結晶半導体基板を用いたトランジスタ２１０は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。本実施の形態では、トランジスタ２１０と接する絶縁膜として、絶縁膜２２８と、絶縁膜２２８と接する絶縁膜２３０との２層構造としている。但し、トランジスタ２１０と接する絶縁膜は、単層としてもよいし、３層以上の積層としてもよい。トランジスタ５５０および容量素子５５１の形成前の処理として、トランジスタ２１０上に形成された絶縁膜にＣＭＰ処理を施して、平坦化した絶縁膜２２８、絶縁膜２３０を形成し、同時にゲート電極層２０９の上面を露出させる。
絶縁膜２２８、絶縁膜２３０はそれぞれ、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁膜２２８、絶縁膜２３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。
また、ポリイミド系樹脂、アクリル系樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁膜２２８、絶縁膜２３０を形成してもよい。
なお、本実施の形態において、絶縁膜２２８として窒化シリコン膜、絶縁膜２３０として酸化シリコン膜を用いる。
絶縁膜２３０表面において、酸化物半導体膜１０３形成領域に、平坦化処理を行うことが好ましい。本実施の形態では、研磨処理（例えばＣＭＰ処理）により十分に平坦化した（好ましくは絶縁膜２３０表面の平均面粗さは０．１５ｎｍ以下）絶縁膜２３０上に酸化物半導体膜１０３を形成する。
トランジスタ５５０は、絶縁膜２３０上に設けられた酸化物半導体膜１０３と、酸化物半導体膜１０３上に設けられたゲート絶縁膜１１１と、ゲート絶縁膜１１１上に設けられたゲート電極層１０５と、ゲート電極層１０５上に設けられた絶縁膜１０６と、ゲート電極層１０５及び絶縁膜１０６の側面を覆うように設けられたサイドウォール絶縁膜１０９ａ、１０９ｂと、酸化物半導体膜１０３、ゲート絶縁膜１１１及びサイドウォール絶縁膜１０９ａ、１０９ｂに接するソース電極層１１６ａ及びドレイン電極層１１６ｂと、を有する。また、トランジスタ５５０を覆う絶縁膜１１７及び層間絶縁膜１１５が設けられている。
酸化物半導体膜１０３は、チャネル形成領域１０８、及びチャネル形成領域１０８を挟んで形成されたドーパントを含む領域１０７ａ、１０７ｂを含む。ドーパントを含む領域１０７ａ、１０７ｂは、チャネル形成領域１０８よりも低抵抗な領域である。
トランジスタ５５０は、酸化物半導体膜１０３と接するソース電極層１１６ａ及びドレイン電極層１１６ｂが積層構造で構成されている。ソース電極層１１６ａは、金属膜１１４ａと導電膜１１３ａの積層構造、ドレイン電極層１１６ｂは、金属膜１１４ｂと導電膜１１３ｂの積層構造である。
酸化物半導体膜１０３に接する金属膜１１４ａ、１１４ｂとして、酸化物半導体膜１０３に含まれる金属元素よりも耐酸化性を有する（少なくともインジウム、ガリウム、及び亜鉛の酸化反応のギブズ自由エネルギーよりも高い）金属を用いることにより、酸化物半導体膜１０３から酸素を引き抜くことを防止することができる。これにより、ソース電極層１１６ａ及びドレイン電極層１１６ｂと酸化物半導体膜１０３との界面における酸素欠損が増大することを抑制し、トランジスタのしきい値電圧がマイナス方向にシフトすることを抑制することができる。
また、金属膜１１４ａ、１１４ｂは、酸化物半導体膜１０３よりも酸化しにくく、金属膜１１４ａ、１１４ｂ中に酸素が拡散することを抑制できるため、金属膜１１４ａ、１１４ｂ中に高抵抗成分が形成されることを抑制することができる。よって、酸化物半導体膜１０３、ソース電極層１１６ａ、及びドレイン電極層１１６ｂに起因する抵抗を低減することができるため、トランジスタのオン電流の低下を抑制することができる。
また、トランジスタ５５０は、酸化物半導体をチャネル形成領域に用いたトランジスタである。ここで、トランジスタ５５０に含まれる酸化物半導体膜１０３は、水素や水などの不純物が低減され、酸素欠損が低減されたものである。このような酸化物半導体を用いることで、極めて優れたオフ特性のトランジスタ５５０を得ることができる。
トランジスタ５５０は、オフ電流が極めて小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。
また、トランジスタ２１０を覆うように、絶縁膜１１７、層間絶縁膜１１５、絶縁膜１１８が設けられている。絶縁膜１１７及び絶縁膜１１８は、層間絶縁膜１１５と同様の材料及び方法で形成することができる。また、層間絶縁膜１１５、絶縁膜１１７、絶縁膜１１８は、単層構造または積層構造で形成される。絶縁膜１１７及び層間絶縁膜１１５は、トランジスタ５５０を覆うように、絶縁膜１１７及び層間絶縁膜１１５を形成した後、絶縁膜１０６の表面が露出するまで、絶縁膜１１７及び層間絶縁膜１１５に研磨処理を行うことで、表面の平坦化が行われている。平坦化が行われた絶縁膜１１７及び層間絶縁膜１１５上に、絶縁膜１１８が形成されている。
本実施の形態では、絶縁膜１１７として、スパッタリング法により形成された酸化アルミニウム膜、層間絶縁膜１１５として、プラズマＣＶＤ法により形成された酸化窒化シリコン膜、絶縁膜１１８として、プラズマＣＶＤ法により形成された酸化窒化シリコン膜が用いられている。
絶縁膜１１７は、緻密性の高い無機絶縁膜を用いることが好ましく、例えば、トランジスタ５５０を覆うようにスパッタリング法により酸化アルミニウム膜を形成する。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ５５０に安定な電気特性を付与することができる。膜密度はラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｍｅｔｒｙ）によって測定することができる。
トランジスタ５５０上に設けられる無機絶縁膜として用いることのできる酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜１０３への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜１０３からの放出を防止する保護膜として機能する。
絶縁膜１１８上にはトランジスタ２１０と、他のトランジスタを接続するための配線層１１９ａ、１１９ｂが設けられている。配線層１１９ａは、絶縁膜１１８、層間絶縁膜１１５、及び絶縁膜１１７に形成された開口を介してソース電極層１１６ａと電気的に接続される。また、配線層１１９ｂは、絶縁膜１１８、層間絶縁膜１１５、及び絶縁膜１１７に形成された開口を介してドレイン電極層１１６ｂと電気的に接続される。
配線層１１９ａ及び配線層１１９ｂはゲート電極層１０５と同様の材料及び方法を用いて形成することができる。例えば、配線層１１９ａ及び配線層１１９ｂは、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）などを用いて形成することができる。また、アルミニウム、銅などの金属膜の下側及び上側の少なくとも一方に、チタン、モリブデン、タングステンなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としてもよい。
また、配線層１１９ａ及び配線層１１９ｂの材料として、導電性の金属酸化物を用いることもできる。導電性の金属酸化物として、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）又はこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。また、上記導電性材料と、上記金属酸化物材料の積層構造とすることもできる。
例えば、配線層１１９ａ及び配線層１１９ｂとして、モリブデン膜の単層、窒化タンタル膜と銅膜との積層、又は窒化タンタル膜とタングステン膜との積層などを用いることができる。
また、配線層１１９ａ、１１９ｂを覆うように、絶縁膜１２１が形成されており、絶縁膜１２１上の配線層１１９ｂと重畳する領域に電極層１２２が形成されている。配線層１１９ｂ、絶縁膜１２１、及び電極層１２２は、容量素子５５１として機能する。
絶縁膜１２１は、層間絶縁膜１１５などと同様の材料及び方法を用いて形成することができる。
図２２（Ａ）及び図２２（Ｂ）において、トランジスタ２１０と、トランジスタ５５０とは、少なくとも一部が重畳するように設けられており、トランジスタ２１０のソース領域またはドレイン領域と、酸化物半導体膜１０３の一部が重畳するように設けられていることが好ましい。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
次に、図２２（Ａ）及び図２２（Ｂ）に対応する回路構成の一例を図２２（Ｃ）に示す。
図２２（Ｃ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ２１０のソース電極層とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ２１０のドレイン電極層とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ）とトランジスタ５５０のソース電極層またはドレイン電極層とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ５５０のゲート電極層とは、電気的に接続されている。そして、トランジスタ２１０のゲート電極層と、トランジスタ５５０のソース電極層またはドレイン電極層は、容量素子５５１の電極の一方と電気的に接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子５５１の電極の他方は電気的に接続されている。
図２２（Ｃ）に示す半導体装置では、トランジスタ２１０のゲート電極層の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ５５０がオン状態となる電位にして、トランジスタ５５０をオン状態とする。これにより、第３の配線の電位が、トランジスタ２１０のゲート電極層、および容量素子５５１に与えられる。すなわち、トランジスタ２１０のゲート電極層には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ５５０がオフ状態となる電位にして、トランジスタ５５０をオフ状態とすることにより、トランジスタ２１０のゲート電極層に与えられた電荷が保持される（保持）。
トランジスタ５５０のオフ電流は極めて小さいため、トランジスタ２１０のゲート電極層の電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ２１０のゲート電極層に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ２１０をｎチャネル型とすると、トランジスタ２１０のゲート電極層にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ２１０のゲート電極層にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ２１０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ２１０のゲート電極層に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ２１０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ２１０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極層の状態にかかわらずトランジスタ２１０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極層の状態にかかわらずトランジスタ２１０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、本発明の一態様に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態１５）
本実施の形態においては、実施の形態６に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態１４に示した構成と異なる構成について、図２３及び図２４を用いて説明を行う。
図２３（Ａ）は、半導体装置の回路構成の一例を示し、図２３（Ｂ）は半導体装置の一例を示す概念図である。まず、図２３（Ａ）に示す半導体装置について説明を行い、続けて図２３（Ｂ）に示す半導体装置について、以下説明を行う。
図２３（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ５６０のソース電極層又はドレイン電極層とは電気的に接続され、ワード線ＷＬとトランジスタ５６０のゲート電極層とは電気的に接続され、トランジスタ５６０のソース電極層又はドレイン電極層と容量素子５６１の第１の端子とは電気的に接続されている。
次に、図２３（Ａ）に示す半導体装置（メモリセル５６２）に、情報の書き込みおよび保持を行う場合について説明する。
まず、ワード線ＷＬの電位を、トランジスタ５６０がオン状態となる電位として、トランジスタ５６０をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子５６１の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ５６０がオフ状態となる電位として、トランジスタ５６０をオフ状態とすることにより、容量素子５６１の第１の端子の電位が保持される（保持）。
酸化物半導体を用いたトランジスタ５６０は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ５６０をオフ状態とすることで、容量素子５６１の第１の端子の電位（あるいは、容量素子５６１に蓄積された電荷）を極めて長時間にわたって保持することが可能である。
次に、情報の読み出しについて説明する。トランジスタ５６０がオン状態となると、浮遊状態であるビット線ＢＬと容量素子５６１とが導通し、ビット線ＢＬと容量素子５６１の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子５６１の第１の端子の電位（あるいは容量素子５６１に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子５６１の第１の端子の電位をＶ、容量素子５６１の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル５６２の状態として、容量素子５６１の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。
このように、図２３（Ａ）に示す半導体装置は、トランジスタ５６０のオフ電流が極めて小さいという特徴から、容量素子５６１に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
次に、図２３（Ｂ）に示す半導体装置について、説明を行う。
図２３（Ｂ）に示す半導体装置は、上部に記憶回路として図２３（Ａ）に示したメモリセル５６２を複数有するメモリセルアレイ３０１ａ及び３０１ｂを有し、下部に、メモリセルアレイ３１０（メモリセルアレイ３０１ａ及び３０１ｂ）を動作させるために必要な周辺回路３２０を有する。なお、周辺回路３２０は、メモリセルアレイ３０１ａ、メモリセルアレイ３０１ｂとそれぞれ電気的に接続されている。
図２３（Ｂ）に示した構成とすることにより、周辺回路３２０をメモリセルアレイ３１０（メモリセルアレイ３０１ａ及び３０１ｂ）の真下に設けることができるため半導体装置の小型化を図ることができる。
周辺回路３２０に設けられるトランジスタは、トランジスタ５６０とは異なる半導体材料を用いることがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
なお、図２３（Ｂ）に示した半導体装置では、２つのメモリセルアレイ３１０（メモリセルアレイ３０１ａと、メモリセルアレイ３０１ｂ）が積層された構成を例示したが、積層するメモリセルの数はこれに限定されない。３つ以上のメモリセルを積層する構成としても良い。
次に、図２３（Ａ）に示したメモリセル５６２の具体的な構成について図２４を用いて説明を行う。
図２４は、メモリセル５６２の構成の一例である。図２４（Ａ）に、メモリセル５６２の断面図を、図２４（Ｂ）にメモリセル５６２の平面図をそれぞれ示す。ここで、図２４（Ａ）は、図２４（Ｂ）のＦ１−Ｆ２における断面に相当する。
図２４（Ａ）及び図２４（Ｂ）に示すトランジスタ５７０は、実施の形態１４で示したトランジスタ５５０と同様の構成とすることができるため、詳細な説明は省略する。また、図２４（Ａ）及び図２４（Ｂ）に示す容量素子５７１も、実施の形態１４で示した容量素子５５１と同様の構成とすることができるため、詳細な説明は省略する。
なお、メモリセルアレイを積層構造とする場合には、絶縁膜４２１及び電極層４２２上にさらに絶縁膜を形成し、該絶縁膜上にトランジスタ５７０と同様の酸化物半導体を用いたトランジスタを形成すればよい。
また、図２４（Ａ）に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。
以上のように、多層に形成された複数のメモリセルは、酸化物半導体を用いたトランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態１６）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電子書籍などの携帯機器に応用した場合の例を図２５乃至図２８を用いて説明する。
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される理由としてはフラッシュメモリでは応答が遅く、画像処理では不向きであるためである。一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴がある。
通常のＳＲＡＭは、図２５（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つのメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点がある。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００〜１５０Ｆ２である。このため、ＳＲＡＭはビットあたりの単価が各種メモリの中で最も高い。
それに対して、ＤＲＡＭはメモリセルが図２５（Ｂ）に示すようにトランジスタ８１１、保持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆動している。１つのセルが１トランジスタ、１容量の構成になっており、面積が小さい。ＤＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭは常にリフレッシュが必要であり、書き換えをおこなわない場合でも電力を消費する。
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であり、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ消費電力を低減することができる。
図２６に携帯機器のブロック図を示す。図２６に示す携帯機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス９０９（ＩＦ９０９）を有している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成されており、この部分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
図２７に、ディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使用した例を示す。図２７に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイッチ９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。また、メモリ回路９５０は、信号線から入力された画像データ（入力画像データ）、メモリ９５２、及びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号により表示するディスプレイ９５７が接続されている。
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成される（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ、表示される。
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から読み出される。
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡに変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データＢ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出されている。メモリ９５３に新たな画像データ（記憶画像データＢ）を記憶し終わると、ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像データＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモリ９５２に記憶されるまで継続される。
このようにメモリ９５２及びメモリ９５３は交互に画像データの書き込みと、画像データの読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９５２及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９５３に採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を十分に低減することができる。
図２８に電子書籍のブロック図を示す。図２８はバッテリー１００１、電源回路１００２、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、ディスプレイコントローラ１０１０によって構成される。
ここでは、図２８のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用することができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持つ。機能の例としては、ユーザーがハイライト機能を使用する場合などがある。ユーザーが電子書籍を読んでいるときに、特定の箇所にマーキングをしたい場合がある。このマーキング機能をハイライト機能と言い、表示の色を変える、アンダーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示すことである。ユーザーが指定した箇所の情報を記憶し、保持する機能である。この情報を長期に保存する場合にはフラッシュメモリ１００４にコピーしても良い。このような場合においても、先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を十分に低減することができる。
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭載されている。このため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯機器が実現される。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態１７）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図２９に示す。
図２９（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
先の実施の形態のいずれかに示す半導体装置は、表示部９００３に用いることが可能であり、電子機器に高い信頼性を付与することができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態１３に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図２９（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図２９（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
先の実施の形態のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いることが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することができる。
図２９（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。
先の実施の形態のいずれかに示す半導体装置は、表示部９２０３に用いることが可能であり、信頼性の高いコンピュータとすることが可能となる。
図３０（Ａ）及び図３０（Ｂ）は２つ折り可能なタブレット型端末である。図３０（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
先の実施の形態のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図３０（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図３０（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する。なお、図３０（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図３０（Ａ）及び図３０（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行う構成とすることができる。なお、バッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図３０（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図３０（Ｃ）にブロック図を示し説明する。図３０（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図３０（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
まず、外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
なお、太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力電送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態１８）
本発明の一態様に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説明する。
図３１（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。実施の形態１２に示す表示装置は、表示部３００３に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として先の実施の形態に係る記憶装置を適用することができる。先の実施の形態に係る半導体装置を適用することにより、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減したノート型のパーソナルコンピュータとすることができる。
図３１（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２がある。実施の形態１２に示す表示装置は、表示部３０２３に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として先の実施の形態に係る記憶装置を適用することもできる。先の実施の形態に係る半導体装置を適用することにより、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した携帯情報端末（ＰＤＡ）とすることができる。
図３１（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図３１（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図３１（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態１２に示す表示装置は、表示部２７０５及び表示部２７０７に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として先の実施の形態に係る記憶装置を適用することもできる。先の実施の形態に係る半導体装置を適用することにより、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減した電子書籍２７００とすることができる。
また、図３１（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図３１（Ｄ）は、スマートフォンであり、筐体２８００と、ボタン２８０１と、マイクロフォン２８０２と、タッチパネルを備えた表示部２８０３と、スピーカー２８０４と、カメラ用レンズ２８０５と、を具備し、携帯型電話機としての機能を有する。実施の形態１２に示す表示装置は、表示部２８０３に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として先の実施の形態に係る記憶装置を適用することもできる。先の実施の形態に係る半導体装置を適用することにより、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減したスマートフォンとすることができる。
表示部２８０３は、使用形態に応じて表示の方向が適宜変化する。また、表示部２８０３と同一面上にカメラ用レンズ２８０５を備えているため、テレビ電話が可能である。スピーカー２８０４及びマイクロフォン２８０２は音声通話に限らず、テレビ電話、録音、再生などが可能である。
また、外部接続端子２８０６はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット（図示せず）に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図３１（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。実施の形態１２に示す表示装置は、表示部（Ａ）３０５７及び表示部（Ｂ）３０５５に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として先の実施の形態に係る記憶装置を適用することもできる。先の実施の形態に係る半導体装置を適用することにより、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減したデジタルビデオカメラとすることができる。
図３１（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。実施の形態１２に示す表示装置は、表示部９６０３に適用することができる。また、図示しないが、本体内部にある演算回路、無線回路、または記憶回路として先の実施の形態に係る記憶装置を適用することもできる。先の実施の形態に係る半導体装置を適用することにより、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力を低減したテレビジョン装置９６００とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
本実施例では、昇温脱離分析（ＴＤＳ分析）により、酸化ルテニウムに含まれる酸素の脱離に関して調査した結果について説明する。
昇温脱離分析とは、高真空で試料を赤外線加熱しながら放出されるガス分子を質量分析することにより、温度毎に試料からの脱離成分の質量スペクトルを得るものである。測定装置のバックグラウンド真空度は、１．３３×１０−７Ｐａ（１０−９Ｔｏｒｒ）であるため、極微量成分についての分析が可能である。本実施例では、ＥＳＣＯ社のＥＭＤ−ＷＡ１０００Ｓを使用した。
また、ＴＤＳ分析の結果を示す曲線におけるピークは、分析した試料に含まれる原子または分子が外部に放出されることで現れるピークである。なお、外部に放出される原子または分子の総量は、当該ピークの積分値に相当する。それゆえ、当該ピーク強度の高低によって、酸化ルテニウム膜に含まれる原子または分子の総量を評価することができる。
本実施例では、シリコンウェハ上に、スパッタリング法を用いて酸化ルテニウム膜を成膜した。酸化ルテニウムの成膜条件は、酸素流量を２０ｓｃｃｍ、処理室内の圧力を０．４Ｐａ、１００Ｗ（ＤＣ）、ターゲット−基板間距離を６０ｍｍ、基板温度を１５０℃とした。なお、酸化ルテニウムの膜厚を、１０ｎｍ、３０ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍの５条件とした。ここで、膜厚が１０ｎｍの酸化ルテニウムを試料Ａとし、３０ｎｍの酸化ルテニウムを試料Ｂとし、５０ｎｍの酸化ルテニウムを試料Ｃとし、１００ｎｍの酸化ルテニウムを試料Ｄとし、２００ｎｍの酸化ルテニウムを試料Ｅとする。
次に、試料Ａ乃至試料Ｅに対して、ＴＤＳ分析を行った結果を、図３３に示す。図３３は、基板温度に対する酸素分子放出量を示したグラフである。
図３３に示すＴＤＳ分析結果より、酸化ルテニウムが１０ｎｍの場合であっても、酸素分子の放出が確認された。また、酸化ルテニウムの膜厚が増加するにつれ、酸素分子の放出量が増加することが確認された。
以上の結果から、酸化ルテニウムは、加熱によって、酸素を脱離させることが可能な膜であることが確認された。
本実施例では、酸化物半導体膜に接して設けられた導電膜の加熱処理前後における酸素濃度について説明する。本実施例では、ＳＩＭＳを用いて、酸素（１８Ｏ）の濃度を測定することで、加熱処理による酸素の移動について説明する。
はじめに、本実施例で作製した試料について説明する。
シリコンウエハ上に、スパッタリング法により、膜厚１００ｎｍのＩＧＺＯ膜を成膜した。ＩＧＺＯ膜の成膜条件は、スパッタリングターゲットとして、原子比がＩｎ：Ｇａ：Ｚｎ＝３：１：２を用い、スパッタリングガスとして、３０ｓｃｃｍのアルゴンと、１５ｓｃｃｍの酸素をスパッタリング装置の処理室内に供給し、処理室内の圧力を０．４Ｐａに制御して、０．５ｋＷの直流電力を供給し、基板温度を２００℃とした。なお、スパッタリングガスとして用いた酸素は、酸素（１８Ｏ）である。
次に、ＩＧＺＯ膜上に、スパッタリング法により、膜厚１００ｎｍのルテニウム膜を成膜した。ルテニウムの成膜条件は、スパッタリングガスとして、５０ｓｃｃｍのアルゴンガスをスパッタリング装置の処理室内に供給し、処理室内の圧力０．４Ｐａに制御して、５０Ｗの直流電力を供給し、基板温度を２５℃とした。
次に、ルテニウム膜まで成膜された基板を複数に分割し、分割された基板の一つに加熱処理を行った。加熱処理の条件は、加熱温度を、４００℃として、窒素雰囲気にて、１時間行った。ここで、加熱処理が行われていない基板を、試料Ｌ、加熱処理が行われた基板を、試料Ｍとする。
次に、比較例として作製した試料について説明する。
まず、ガラス基板上に、スパッタリング法により、膜厚１００ｎｍのＩＧＺＯ膜を成膜した。ＩＧＺＯ膜の成膜条件は、スパッタリングターゲットとして、原子比がＩｎ：Ｇａ：Ｚｎ＝３：１：２を用い、スパッタリングガスとして、３０ｓｃｃｍのアルゴンと、１５ｓｃｃｍの酸素をスパッタリング装置の処理室内に供給し、処理室内の圧力を０．４４Ｐａに制御して、０．５ｋＷの直流電力を供給し、基板温度を２００℃とした。なお、スパッタリングガスとして用いた酸素は、酸素（１８Ｏ）である。
次に、ＩＧＺＯ膜上に、スパッタリング法により、膜厚１００ｎｍのタングステン膜を成膜した。タングステン膜の成膜条件は、スパッタリングガスとして、８０ｓｃｃｍのアルゴンと、処理室内の圧力を０．８Ｐａに制御して、１ｋＷの直流電力を供給し、処理室内の温度を２３０℃とした。
次に、タングステン膜まで成膜された基板を複数に分割し、分割された基板の一つに加熱処理を行った。加熱処理の条件は、加熱温度を、４００℃として、窒素雰囲気にて、１時間行った。ここで、加熱処理が行われていない基板を、比較試料Ｎ、加熱処理が行われた基板を、比較試料Ｏとする。
次に、試料Ｌ、試料Ｍ、比較試料Ｎ、及び比較試料Ｏについて、ＳＩＭＳ測定を行った。
図３４に、ＳＩＭＳ測定により得られた試料Ｌ、試料Ｍ、比較試料Ｎ、及び比較試料Ｏにおける酸素（１８Ｏ）の濃度プロファイルである。図３４において、試料Ｌは、白い四角形のドット、試料Ｍは、白い三角形のドット、比較試料Ｎは、黒い四角形のドット、比較試料Ｏは、黒い三角形のドットで示している。
図３４の結果から、ＩＧＺＯ膜上にタングステン膜が形成された比較試料Ｎと比較試料Ｏとを比較すると、加熱処理の前後で、酸素が移動していることがわかる。これに対し、ＩＧＺＯ膜に、ルテニウム膜が形成された試料Ｌと試料Ｍは、膜に含まれる酸素の量は、タングステン膜よりも少なく、また加熱処理前後においても酸素の移動は少ないことがわかる。
以上の結果から、ＩＧＺＯ膜に接して設けられた導電膜として、ルテニウム膜を形成する場合、タングステン膜と比較して、酸素の拡散が確認されなかった。よって、ルテニウム膜は、ＩＧＺＯ膜と接して設ける場合、ＩＧＺＯ膜から酸素を引き抜き、ＩＧＺＯ膜を還元させてしまうことを抑制できることが示唆された。
１００ 基板
１０１ 絶縁膜
１０２ 酸化物半導体膜
１０３ 酸化物半導体膜
１０４ 絶縁膜
１０５ ゲート電極層
１０６ 絶縁膜
１０７ａ 領域
１０７ｂ 領域
１０８ チャネル形成領域
１０９ａ サイドウォール絶縁膜
１０９ｂ サイドウォール絶縁膜
１１０ トランジスタ
１１１ ゲート絶縁膜
１１２ 金属酸化物膜
１１２ａ 金属酸化物膜
１１２ｂ 金属酸化物膜
１１３ 導電膜
１１３ａ 導電膜
１１３ｂ 導電膜
１１４ 金属膜
１１４ａ 金属膜
１１４ｂ 金属膜
１１５ 層間絶縁膜
１１６ａ ソース電極層
１１６ｂ ドレイン電極層
１１７ 絶縁膜
１１８ 絶縁膜
１１９ａ 配線層
１１９ｂ 配線層
１２０ トランジスタ
１２１ 絶縁膜
１２２ 電極層
１３０ トランジスタ
１４０ トランジスタ
２００ 基板
２０６ 素子分離絶縁膜
２０８ ゲート絶縁膜
２０９ ゲート電極層
２１０ トランジスタ
２１６ チャネル形成領域
２２０ａ 不純物領域
２２０ｂ 不純物領域
２２４ａ 金属間化合物領域
２２４ｂ 金属間化合物領域
２２８ 絶縁膜
２３０ 絶縁膜
３０１ａ メモリセルアレイ
３０１ｂ メモリセルアレイ
３１０ メモリセルアレイ
３２０ 周辺回路
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁膜
４０３ 酸化物半導体膜
４０４ 金属酸化物膜
４０４ａ 金属酸化物膜
４０４ｂ 金属酸化物膜
４０５ 導電膜
４０５ａ 導電膜
４０５ｂ 導電膜
４０６ 金属膜
４０６ａ 金属膜
４０６ｂ 金属膜
４０７ａ ソース電極層
４０７ｂ ドレイン電極層
４０８ 絶縁膜
４０９ 平坦化絶縁膜
４１０ トランジスタ
４１１ 絶縁膜
４１３ 酸化物半導体膜
４１５ａ 導電膜
４１５ｂ 導電膜
４１７ａ ソース電極層
４１７ｂ ドレイン電極層
４２０ トランジスタ
４２１ 絶縁膜
４２２ 電極層
４３０ トランジスタ
４４０ トランジスタ
４５０ トランジスタ
４６０ トランジスタ
５００ 基板
５０２ ゲート絶縁膜
５０４ 層間絶縁膜
５０５ カラーフィルタ層
５０６ 絶縁膜
５０７ 隔壁
５１０ トランジスタ
５１１ａ ゲート電極層
５１１ｂ ゲート電極層
５１２ 酸化物半導体膜
５１３ａ 導電層
５１３ｂ 導電層
５１４ メモリセル
５２０ 容量素子
５２１ａ 導電層
５２１ｂ 導電層
５２２ 酸化物半導体膜
５２３ 導電層
５３０ 配線層交差部
５３３ 導電層
５４０ 発光素子
５４１ 電極層
５４２ 電界発光層
５４３ 電極層
５５０ トランジスタ
５５１ 容量素子
５６０ トランジスタ
５６１ 容量素子
５６２ メモリセル
５７０ トランジスタ
５７１ 容量素子
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３１ 絶縁膜
６３３ 層間絶縁膜
６３４ 層間絶縁膜
６４０ トランジスタ
６４１ａ 電極層
６４１ｂ 電極層
６４２ 電極層
６４３ 導電層
６４５ 導電層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
７００ 基板
７０２ 絶縁膜
７０４ ゲート電極層
７０６ 酸化物半導体膜
７１２ ゲート絶縁膜
７１６ 電極層
７１８ 保護絶縁膜
８０１ トランジスタ
８０３ トランジスタ
８０４ トランジスタ
８０５ トランジスタ
８０６ トランジスタ
８０７ Ｘデコーダー
８０８ Ｙデコーダー
８１１ トランジスタ
８１２ 保持容量
８１３ Ｘデコーダー
８１４ Ｙデコーダー
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９０９ インターフェイス
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
９５０ メモリ回路
９５１ メモリコントローラ
９５２ メモリ
９５３ メモリ
９５４ スイッチ
９５５ スイッチ
９５６ ディスプレイコントローラ
９５７ ディスプレイ
１００１ バッテリー
１００２ 電源回路
１００３ マイクロプロセッサ
１００４ フラッシュメモリ
１００５ 音声回路
１００６ キーボード
１００７ メモリ回路
１００８ タッチパネル
１００９ ディスプレイ
１０１０ ディスプレイコントローラ
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ ボタン
２８０２ マイクロフォン
２８０３ 表示部
２８０４ スピーカー
２８０５ カメラ用レンズ
２８０６ 外部接続端子
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５６ バッテリー
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁膜
４０２１ 絶縁膜
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁膜
４０３３ 絶縁膜
４０３５ スペーサ
４０４０ トランジスタ
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン

Claims (5)

  1. 酸化物半導体膜と、
    前記酸化物半導体膜と接して設けられた、ソース電極層と、
    前記酸化物半導体膜と接して設けられた、ドレイン電極層と、
    前記酸化物半導体膜と重なる、ゲート電極層と、
    前記酸化物半導体膜と前記ゲート電極層との間に設けられた、ゲート絶縁膜と、を有し、
    前記ソース電極層及び前記ドレイン電極層は、それぞれ、前記酸化物半導体膜に含まれるいずれの金属元素よりも耐酸化性を有する金属を有する第１の領域と、前記金属の酸化物を有する第２の領域と、を有し、
    前記酸化物半導体膜は、前記第１の領域において、前記ソース電極層及びドレイン電極層とそれぞれ接することを特徴とする半導体装置。
  2. 酸化物半導体膜と、
    前記酸化物半導体膜と接して設けられた、ソース電極層と、
    前記酸化物半導体膜と接して設けられた、ドレイン電極層と、
    前記酸化物半導体膜と重なる、ゲート電極層と、
    前記酸化物半導体膜と前記ゲート電極層との間に設けられた、ゲート絶縁膜と、を有し、
    前記ソース電極層及び前記ドレイン電極層は、それぞれ、前記酸化物半導体膜から酸素を引き抜くことのない金属を有する第１の領域と、前記金属の酸化物を有する第２の領域と、を有し、
    前記酸化物半導体膜は、前記第１の領域において、前記ソース電極層及び前記ドレイン電極層とそれぞれ接することを特徴とする半導体装置。
  3. 酸化物半導体膜と、
    前記酸化物半導体膜と接して設けられた、ソース電極層と、
    前記酸化物半導体膜と接して設けられた、ドレイン電極層と、
    前記酸化物半導体膜と重なる、ゲート電極層と、
    前記酸化物半導体膜と前記ゲート電極層との間に設けられた、ゲート絶縁膜と、を有し、
    前記ソース電極層及び前記ドレイン電極層は、前記酸化物半導体膜に含まれるいずれの金属元素のギブズ自由エネルギーよりもギブズ自由エネルギーが高い金属を有する第１の領域と、前記金属の酸化物を有する第２の領域とを有し、
    前記酸化物半導体膜は、前記第１の領域において、前記ソース電極及び前記ドレイン電極と、それぞれ接することを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記ソース電極層及び前記ドレイン電極層は、それぞれ、前記第１の領域に、銅、銀、ルテニウム、又はイリジウムを有することを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記ソース電極層及び前記ドレイン電極層は、それぞれ、前記酸化物半導体膜と接しない部分に、金、白金、銅、銀、ルテニウム、イリジウム、チタン、タングステン、窒化チタン、窒化モリブデン、窒化タングステン、又は窒化タンタルを有することを特徴とする半導体装置。
JP2012260973A 2011-11-30 2012-11-29 半導体装置 Active JP6068957B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012260973A JP6068957B2 (ja) 2011-11-30 2012-11-29 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011262644 2011-11-30
JP2011262720 2011-11-30
JP2011262644 2011-11-30
JP2011262720 2011-11-30
JP2012260973A JP6068957B2 (ja) 2011-11-30 2012-11-29 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016250511A Division JP6343657B2 (ja) 2011-11-30 2016-12-26 半導体装置

Publications (3)

Publication Number Publication Date
JP2013138195A JP2013138195A (ja) 2013-07-11
JP2013138195A5 JP2013138195A5 (ja) 2015-10-15
JP6068957B2 true JP6068957B2 (ja) 2017-01-25

Family

ID=48465995

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2012260973A Active JP6068957B2 (ja) 2011-11-30 2012-11-29 半導体装置
JP2016250511A Active JP6343657B2 (ja) 2011-11-30 2016-12-26 半導体装置
JP2018097278A Active JP6600047B2 (ja) 2011-11-30 2018-05-21 半導体装置
JP2019182586A Active JP6878545B2 (ja) 2011-11-30 2019-10-03 半導体装置
JP2020185616A Active JP7079308B2 (ja) 2011-11-30 2020-11-06 半導体装置
JP2021075871A Withdrawn JP2021132214A (ja) 2011-11-30 2021-04-28 表示装置
JP2022097125A Active JP7418499B2 (ja) 2011-11-30 2022-06-16 半導体装置、電子機器
JP2024001115A Pending JP2024028406A (ja) 2011-11-30 2024-01-09 半導体装置、電子機器

Family Applications After (7)

Application Number Title Priority Date Filing Date
JP2016250511A Active JP6343657B2 (ja) 2011-11-30 2016-12-26 半導体装置
JP2018097278A Active JP6600047B2 (ja) 2011-11-30 2018-05-21 半導体装置
JP2019182586A Active JP6878545B2 (ja) 2011-11-30 2019-10-03 半導体装置
JP2020185616A Active JP7079308B2 (ja) 2011-11-30 2020-11-06 半導体装置
JP2021075871A Withdrawn JP2021132214A (ja) 2011-11-30 2021-04-28 表示装置
JP2022097125A Active JP7418499B2 (ja) 2011-11-30 2022-06-16 半導体装置、電子機器
JP2024001115A Pending JP2024028406A (ja) 2011-11-30 2024-01-09 半導体装置、電子機器

Country Status (3)

Country Link
US (2) US9601631B2 (ja)
JP (8) JP6068957B2 (ja)
KR (3) KR102072244B1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI541904B (zh) * 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6053490B2 (ja) * 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102083380B1 (ko) * 2012-01-25 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9893192B2 (en) * 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6467171B2 (ja) 2013-09-17 2019-02-06 株式会社半導体エネルギー研究所 半導体装置
JP6444135B2 (ja) * 2013-11-01 2018-12-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6440457B2 (ja) * 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
TWI643969B (zh) * 2013-12-27 2018-12-11 日商半導體能源研究所股份有限公司 氧化物半導體的製造方法
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
US9746678B2 (en) * 2014-04-11 2017-08-29 Applied Materials Light wave separation lattices and methods of forming light wave separation lattices
JP2015204368A (ja) * 2014-04-14 2015-11-16 日本放送協会 薄膜トランジスタおよび表示装置
US9904086B2 (en) * 2014-05-05 2018-02-27 Lensvector Inc. Tunable liquid crystal optical device
JP6912200B2 (ja) * 2014-08-08 2021-08-04 株式会社半導体エネルギー研究所 蓄電装置および携帯電話
WO2016097936A1 (ja) * 2014-12-18 2016-06-23 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュールおよび電子機器
KR102305495B1 (ko) 2015-01-07 2021-09-27 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
DE112016002769T5 (de) * 2015-06-19 2018-03-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren dafür und elektronisches Gerät
WO2017064587A1 (en) * 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Display panel, input/output device, data processor, and method for manufacturing display panel
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180071538A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
CN106952827A (zh) * 2017-03-16 2017-07-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、显示面板
CN107146816B (zh) * 2017-04-10 2020-05-15 华南理工大学 一种氧化物半导体薄膜及由其制备的薄膜晶体管
US10340391B2 (en) * 2017-06-29 2019-07-02 United Microelectronics Corp. Semiconductor device and method for fabricating the same
CN111095567A (zh) 2017-08-31 2020-05-01 美光科技公司 半导体装置、混合晶体管和相关方法
EP3676877A4 (en) * 2017-08-31 2021-09-01 Micron Technology, Inc. SEMICONDUCTOR COMPONENTS, TRANSISTORS AND ASSOCIATED METHODS FOR CONTACTING METAL OXIDE SEMICONDUCTOR COMPONENTS
JP7229669B2 (ja) * 2017-11-17 2023-02-28 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
KR102545141B1 (ko) 2017-12-01 2023-06-20 삼성전자주식회사 반도체 소자 및 그의 제조 방법
KR102173434B1 (ko) * 2017-12-19 2020-11-03 엘지디스플레이 주식회사 표시 장치
JP7199174B2 (ja) * 2018-07-26 2023-01-05 東京エレクトロン株式会社 エッチング方法
KR20200138522A (ko) 2019-05-30 2020-12-10 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102231372B1 (ko) * 2019-08-21 2021-03-25 충북대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 이의 제조방법
US11521543B2 (en) * 2019-12-27 2022-12-06 Meta Platforms Technologies, Llc Macro-pixel display backplane
KR102395180B1 (ko) * 2020-01-08 2022-05-06 충북대학교 산학협력단 박막 트랜지스터 광 센서 및 이의 제조방법
WO2024004128A1 (ja) * 2022-06-30 2024-01-04 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3969959B2 (ja) 2001-02-28 2007-09-05 独立行政法人科学技術振興機構 透明酸化物積層膜及び透明酸化物ｐ−ｎ接合ダイオードの作製方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6912163B2 (en) 2003-01-14 2005-06-28 Fasl, Llc Memory device having high work function gate and method of erasing same
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2708337A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR101168729B1 (ko) 2005-08-16 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4793679B2 (ja) * 2005-11-10 2011-10-12 富士電機株式会社 薄膜トランジスタ
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP2008091555A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 半導体装置およびその製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
TWI396464B (zh) 2007-01-22 2013-05-11 Innolux Corp 有機電致發光顯示裝置及其製作方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101453829B1 (ko) * 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
JP2008270313A (ja) 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 半導体記憶素子
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5305730B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
JP2009280834A (ja) * 2008-05-19 2009-12-03 Ulvac Japan Ltd ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
EP2312620A4 (en) 2008-08-04 2013-12-25 Panasonic Corp FLEXIBLE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
TWI424506B (zh) 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
KR20100027828A (ko) * 2008-09-03 2010-03-11 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010109145A (ja) 2008-10-30 2010-05-13 Konica Minolta Holdings Inc 半導体薄膜、半導体薄膜の形成方法及びこれを用いた薄膜トランジスタと薄膜トランジスタの製造方法
TWI476915B (zh) 2008-12-25 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101552975B1 (ko) * 2009-01-09 2015-09-15 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
JP2011014796A (ja) 2009-07-03 2011-01-20 Toshiba Corp 不揮発性記憶装置
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR20120068772A (ko) 2009-09-16 2012-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR102007134B1 (ko) * 2009-11-27 2019-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101082174B1 (ko) * 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
WO2011065243A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102241766B1 (ko) * 2009-12-04 2021-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20120103676A (ko) * 2009-12-04 2012-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101511076B1 (ko) 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
BR112012013851A2 (pt) 2009-12-09 2019-09-24 Sharp Kk dispositivo semicondutor e método para produzir o mesmo
KR101035357B1 (ko) 2009-12-15 2011-05-20 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
WO2011074409A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
JP2011159908A (ja) 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5559567B2 (ja) 2010-02-24 2014-07-23 パナソニック株式会社 半導体装置
JP5520084B2 (ja) 2010-03-03 2014-06-11 富士フイルム株式会社 電界効果型トランジスタの製造方法
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
KR101280649B1 (ko) * 2010-03-11 2013-07-01 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
JP5479188B2 (ja) * 2010-03-31 2014-04-23 富士フイルム株式会社 電子装置
WO2011129227A1 (ja) * 2010-04-14 2011-10-20 シャープ株式会社 半導体装置、半導体装置の製造方法、および表示装置
KR20130055607A (ko) * 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011142467A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5527225B2 (ja) 2011-01-14 2014-06-18 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
JP2024028406A (ja) 2024-03-04
US9601631B2 (en) 2017-03-21
JP7418499B2 (ja) 2024-01-19
KR20200073192A (ko) 2020-06-23
KR102269510B1 (ko) 2021-06-24
JP6600047B2 (ja) 2019-10-30
US10084072B2 (en) 2018-09-25
US20130134415A1 (en) 2013-05-30
KR20200006601A (ko) 2020-01-20
US20170194466A1 (en) 2017-07-06
JP2017092485A (ja) 2017-05-25
JP2013138195A (ja) 2013-07-11
JP2020014018A (ja) 2020-01-23
JP2021132214A (ja) 2021-09-09
JP6878545B2 (ja) 2021-05-26
JP2022133313A (ja) 2022-09-13
KR102072244B1 (ko) 2020-01-31
JP2021040148A (ja) 2021-03-11
JP6343657B2 (ja) 2018-06-13
KR102125486B1 (ko) 2020-06-22
JP7079308B2 (ja) 2022-06-01
KR20130061070A (ko) 2013-06-10
JP2018139323A (ja) 2018-09-06

Similar Documents

Publication Publication Date Title
JP6600047B2 (ja) 半導体装置
JP6338640B2 (ja) 半導体装置の作製方法
JP6077806B2 (ja) 半導体装置の作製方法
JP6286512B2 (ja) 半導体装置の作製方法
JP6141002B2 (ja) 半導体装置の作製方法
JP6226518B2 (ja) 半導体装置
JP6154596B2 (ja) 半導体装置の作製方法
JP2019186581A (ja) 半導体装置の作製方法
JP2013102134A (ja) 半導体装置の作製方法及び半導体装置
JP2013153156A (ja) 半導体装置及び半導体装置の作製方法
JP5873324B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150827

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161226

R150 Certificate of patent or registration of utility model

Ref document number: 6068957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250