JP5933214B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5933214B2
JP5933214B2 JP2011219711A JP2011219711A JP5933214B2 JP 5933214 B2 JP5933214 B2 JP 5933214B2 JP 2011219711 A JP2011219711 A JP 2011219711A JP 2011219711 A JP2011219711 A JP 2011219711A JP 5933214 B2 JP5933214 B2 JP 5933214B2
Authority
JP
Japan
Prior art keywords
bit line
potential
transistor
sub
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011219711A
Other languages
English (en)
Other versions
JP2012138160A5 (ja
JP2012138160A (ja
Inventor
竹村　保彦
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011219711A priority Critical patent/JP5933214B2/ja
Publication of JP2012138160A publication Critical patent/JP2012138160A/ja
Publication of JP2012138160A5 publication Critical patent/JP2012138160A5/ja
Application granted granted Critical
Publication of JP5933214B2 publication Critical patent/JP5933214B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体を用いたメモリ装置に関する。
最初に、本明細書で用いる用語について簡単に説明する。まず、トランジスタのソースとドレインについては、本明細書においては、一方をドレインと呼ぶとき他方をソースとする。すなわち、電位の高低によって、それらを区別しない。したがって、本明細書において、ソースとされている部分をドレインと読み替えることもできる。
さらに、本明細書においては、「接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在している場合だけのこともある。例えば、絶縁ゲート型電界効果トランジスタ（以下、単にトランジスタ、という）の回路では、一本の配線が複数のトランジスタのゲートを兼ねている場合もある。その場合、回路図では、一本の配線からゲートに何本もの分岐が生じるように書かれることもある。本明細書では、そのような場合でも、「配線がゲートに接続する」という表現を用いることがある。
なお、本明細書では、マトリクスにおいて特定の行や列、位置を扱う場合には、符号に座標を示す記号をつけて、例えば、「選択トランジスタＳＴｒ＿ｎ＿ｍ」、「主ビット線ＭＢＬ＿ｍ」、「サブビット線ＳＢＬ＿ｎ＿ｍ」というように表記するが、特に、行や列、位置を特定しない場合や集合的に扱う場合、あるいはどの位置にあるか明らかである場合には、「選択トランジスタＳＴｒ」、「主ビット線ＭＢＬ」、「サブビット線ＳＢＬ」、あるいは、単に「選択トランジスタ」、「主ビット線」、「サブビット線」というように表記することもある。
１つのトランジスタと１つの容量素子を用いてメモリセルを形成するＤＲＡＭは、高集積化でき、原理的に無制限に書き込みでき、さらに、書き込み読み出しの速度も比較的高速でおこなえるため、多くの電子機器で使用されている。ＤＲＡＭは、各メモリセルの容量素子に電荷を蓄積することにより、データを記憶し、この電荷を放出することによりデータを読み出す。
図２に従来のＤＲＡＭの回路を示す。他のメモリ装置と同様にメモリセルがマトリクス状に配置される。図２では、第ｎ行第ｍ列から第（ｎ＋６）行第（ｍ＋１）列までの１４個のメモリセルの様子と、読み出しに使用するセンスアンプＡＭＰ＿ｍ、ＡＭＰ＿ｍ＋１を示す。
以下、動作について簡単に説明する。第ｎ行のメモリセルにデータを書き込むには、ワード線ＷＬ＿ｎの電位を適切な電位（例えば、＋１．８Ｖ）として、第ｎ行のメモリセルのトランジスタをオンする。そして、ビット線ＢＬ＿ｍ、ビット線ＢＬ＿ｍ＋１等のビット線ＢＬの電位をデータに応じた電位（例えば、＋１Ｖあるいは０Ｖ）とすることにより、各メモリセルの容量素子をその電位で充電する。
読み出す際の操作は、書き込みに比較すると複雑となる。まず、ビット線ＢＬ＿ｍ、ＢＬ＿ｍ＋１等を含む全てのビット線ＢＬの電位を適切な電位（例えば、＋０．５Ｖ）に充電（プリチャージ）する。また、各ビット線に接続するセンスアンプの参照電位ＶＲＥＦはプリチャージした電位（すなわち、＋０．５Ｖ）とする。
この状態で、読み出す行のワード線ＷＬの電位を適切な電位（例えば、＋１．８Ｖ）として、当該行のメモリセルのトランジスタをオンとする。すると、ビット線ＢＬの電位は、メモリセルの容量素子の電位に応じて変動する。例えば、容量素子が＋１Ｖに充電されていた場合には、ビット線ＢＬの電位は＋０．５Ｖより高くなり、容量素子が０Ｖに充電されていた場合には、ビット線ＢＬの電位は＋０．５Ｖより低くなる。
ビット線ＢＬの電位が＋０．５Ｖより高ければ、センスアンプのデータ入出力端子ＤＡＴＡの電位はＨになり、ビット線ＢＬの電位が＋０．５Ｖより低ければＬになる。このようにして、データを読み出す。以上の操作において問題となるのは、読み出し精度である。ビット線ＢＬの寄生容量（図にＣｓ＿ｍ、Ｃｓ＿ｍ＋１で示す）が読み出すメモリセルの容量素子の容量よりも小さければ、ビット線ＢＬの電位は容量素子の電位に近くなり、参照電位ＶＲＥＦとの差が大きくなる。
逆にビット線ＢＬの寄生容量がメモリセルの容量素子の容量よりも大きければ、ビット線ＢＬの電位は容量素子の電位の影響を受けにくくなる。例えば、ビット線ＢＬの寄生容量が容量素子の容量の１０倍であれば、メモリセルのトランジスタをオンとして、容量素子に蓄積されていた電荷をビット線ＢＬに放出したとしても、電位の変動は０．０５Ｖ程度でしかない。
センスアンプはビット線ＢＬの電位と参照電位ＶＲＥＦとの差が小さくなるとエラーを発生しやすくなる。ビット線ＢＬは多くの配線と交差するため、距離が長くなると寄生容量が大きくなる。そして、ビット線ＢＬの寄生容量に対して相対的に容量素子の容量が小さくなると、電位の変動も小幅となるため、読み出しの際にエラーが発生しやすくなる。
微細化とともに、メモリセルの占有面積は縮小する傾向にあるが、上記のようにビット線（あるいは後述するサブビット線）の寄生容量との比率を一定以上に保つ必要から、メモリセルの容量素子の容量は削減できない。すなわち、容量素子を形成する面積が縮小する中で、同じ容量の容量素子を形成することが求められてきた。
現在、容量素子はシリコンウェハーに深い穴を掘るトレンチ構造、あるいは、煙突状の突起を設けるスタック構造によって形成されている（非特許文献１、非特許文献２参照）。いずれもアスペクト比は５０以上とすることが求められている。すなわち、深さや高さが２μｍ以上の極めて細長い構造物を限られた面積に形成する必要があり、これらを歩留まりよく形成することは難しい。
このような困難を克服するために、サブビット線をビット線（サブビット線との対比で主ビット線ともいう）に設け、かつ、サブビット線にそれぞれフリップフロップ回路型のセンスアンプを接続し、容量素子の容量を低減する方法が提案されている（特許文献１参照）。しかしながら、フリップフロップ回路を複数設けることは集積度を低下させるのみならず、サブビット線や、それに接続する容量素子やフリップフロップ回路の入力の容量等の容量（寄生容量を含む）が１ｆＦ以下である場合には動作が不安定となり、エラーを発生しやすくなることを本発明者は見出した。
エラーの主たる要因はノイズである。例えば、何らかのノイズにより回路の電位が変動する場合を考える。ノイズの原因である電位変動を一定とするとき、ある回路の電位の変動は、その回路の容量に反比例する。すなわち、回路の容量が大きければ、ノイズによる電位の変動は無視できる。一方、回路の容量が小さければ、ノイズにより電位が大きく変動する。
通常のＤＲＡＭであれば、ビット線の容量は数１００ｆＦ以上ある。そのため、相当、大きなノイズであってもビット線の電位の変動は限られる。しかし、通常のビット線では、１ｍＶの変動しかもたらさないようなノイズであっても、容量が１ｆＦのサブビット線では、０．１Ｖ以上もの変動をもたらすこととなる。容量が０．１ｆＦ以下のサブビット線では、１Ｖ以上もの変動となる。
このようなノイズはほとんどが短時間の変動であり、データを長時間集積し、平均化することで排除できる。ただし、フリップフロップ回路等が組み込まれているとノイズの影響が表面化する。これは、フリップフロップ回路が、第１のインバータの出力を第２のインバータの入力とし、さらに、第２のインバータの出力を第１のインバータの入力とする正帰還回路であるためである。
正帰還回路は、一度でもある一定の大きさの電位差を観測すると、それが一時的なものであれ、以後、その電位差を増幅し、固定してしまう。すなわち、通常のＤＲＡＭでは問題とならないようなノイズ（主として熱雑音）が、容量が極端に小さいサブビット線を有する半導体メモリ装置ではエラーの要因となる。
しかも、サブビット線等を使用して、フリップフロップ回路に接続する容量が通常のビット線よりも格段に小さい場合には、フリップフロップ回路は、ごくわずかの期間の電位の変動であっても敏感に応答して電位を固定してしまう。したがって、特許文献１に記載されたＤＲＡＭは容量素子の容量やサブビット線の容量が十分に小さな場合には使用できない。
また、容量素子の容量を１０ｆＦ以下とすると、センスアンプに用いるフリップフロップ回路の入力の容量（具体的には入力端子に接続するトランジスタのゲートの容量等を指し、トランジスタの大きさにも依存するが、通常は１ｆＦ以下）の影響が無視できなくなる。
容量素子に蓄積された電荷がビット線（あるいはサブビット線）に放出されることにより、その電位が変動するが、一方で、フリップフロップ回路が動作する過程でも、フリップフロップ回路内のトランジスタがオンオフし、結果として、フリップフロップ回路内のトランジスタのゲート容量が変動するため、ビット線の電位が変動する。
通常のＤＲＡＭであれば、容量素子の容量はフリップフロップ回路の入力の容量よりはるかに大きい。したがって、ビット線の電位の変動はほとんど容量素子によるものと考えてよい。しかしながら、容量素子の容量がフリップフロップ回路の入力の容量の１０倍以下となるとフリップフロップ回路が自身のゲート容量の変動の影響を受け、動作が不安定となる。特に、容量素子の容量がフリップフロップ回路の入力の容量の２倍以下という条件では、フリップフロップ回路を容量素子の容量に応じて制御することはほとんど不可能となる。
また、従来のサブビット線を有する半導体メモリ装置では、メモリセルのトランジスタのオフ電流を十分に低減できる構成ではないために、単純に容量素子の容量を削減するとリフレッシュ（容量素子に蓄えられた電荷が減少することを補うために、データを再書き込みすること）の頻度が高まるという問題点もある。例えば、容量素子の容量が従来の３０分の１である１ｆＦであれば、リフレッシュの頻度は、従来の３０倍必要となり、その分、消費電力が増加する。
米国特許４７７７６２５号
Ｋｉｍ，"Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ｓｕｂ−５０ｎｍ ＤＲＡＭ ａｎｄ ＮＡＮＤ Ｆｌａｓｈ Ｍａｎｕｆａｃｔｕｒｉｎｇ" ＴＥＣＨＮＩＣＡＬ ＤＩＧＥＳＴ ＯＦ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ ＭＥＥＴＩＮＧ， ｐｐ３３３−３３６， ２００５ Ｍｕｅｌｌｅｒ ｅｔ ａｌ．，"Ｃｈａｌｌｅｎｇｅｓ ｆｏｒ ｔｈｅ ＤＲＡＭ Ｃｅｌｌ Ｓｃａｌｉｎｇ ｔｏ ４０ｎｍ" ＴＥＣＨＮＩＣＡＬ ＤＩＧＥＳＴ ＯＦ ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ ＭＥＥＴＩＮＧ， ｐｐ３４７−３５０， ２００５
本発明の一は、容量素子の容量を従来のＤＲＡＭに用いられている値以下、具体的には１ｆＦ以下、好ましくは０．１ｆＦ以下としても十分に機能するメモリ装置を提供することを課題とする。また、本発明の一は、容量素子の容量を用いられているトランジスタのゲート容量の１０倍以下、好ましくは２倍以下としても十分に機能するメモリ装置を提供することを課題とする。また、本発明の一は、容量素子に必要な深さあるいは高さを１μｍ以下、好ましくは、０．３μｍ以下であるメモリ装置を提供することを課題とする。
また、本発明の一は、新規な構造のメモリ装置あるいはその駆動方法を提供することを課題とする。特に消費電力を低減できるメモリ装置あるいはメモリ装置の駆動方法を提供することを課題とする。
本発明の一態様は、１以上の主ビット線と４以上のワード線と１以上の電位供給線と２以上のセルを有する半導体メモリ装置であって、各セルは、２以上のメモリセルと、サブビット線と選択トランジスタと読み出しトランジスタとを有し、選択トランジスタのドレインと読み出しトランジスタのドレインは主ビット線の一に接続し、読み出しトランジスタのゲートはサブビット線に接続し、読み出しトランジスタのソースは電位供給線の一に接続し、各メモリセルは１以上のトランジスタと１以上の容量素子を有し、容量素子の容量は１ｆＦ以下であり、各メモリセルのトランジスタの一のゲートはワード線の一に接続することを特徴とするメモリ装置である。
また、本発明の一態様は、第１および第２の主ビット線と４以上のワード線と、１以上の電位供給線と第１および第２のセルを有する半導体メモリ装置であって、第１のセルは、２以上のメモリセルと、第１のサブビット線と第１の選択トランジスタと第１の読み出しトランジスタとを有し、第２のセルは、２以上のメモリセルと、第２のサブビット線と第２の選択トランジスタと第２の読み出しトランジスタとを有し、第１の選択トランジスタのドレインと第１の読み出しトランジスタのドレインは第１の主ビット線に接続し、第１の選択トランジスタのソースと第２の読み出しトランジスタのゲートは第１のサブビット線に接続し、読み出しトランジスタのソースは電位供給線の一に接続し、各メモリセルは１以上のトランジスタと１以上の容量素子を有し、容量素子の容量は１ｆＦ以下であり、各メモリセルのトランジスタの一のゲートはワード線の一に接続することを特徴とするメモリ装置である。
また、本発明の一態様は、１以上の主ビット線と４以上のワード線と１以上の電位供給線と２以上のセルを有し、各セルは、２以上のメモリセルと、サブビット線と選択トランジスタと読み出しトランジスタとを有し、選択トランジスタのドレインと読み出しトランジスタのドレインは主ビット線の一に接続し、読み出しトランジスタのゲートはサブビット線に接続し、読み出しトランジスタのソースは電位供給線の一に接続し、各メモリセルは１以上のトランジスタと１以上の容量素子を有し、容量素子の容量は１ｆＦ以下であり、各メモリセルのトランジスタの一のゲートはワード線の一に接続するメモリ装置において、選択トランジスタをオンとすることによりサブビット線の電位を特定の電位とする第１の過程と、メモリセルの一のトランジスタの一をオンとする第２の過程と、を有することを特徴とするメモリ装置の駆動方法である。
上記において、１つのセルの選択トランジスタとメモリセルの一のトランジスタの一は異なる層に設けられていてもよい。また、１つのセルの選択トランジスタの半導体とメモリセルの一のトランジスタの一の半導体は異なる種類でもよい。上記において、１つのセルのメモリセルの一のトランジスタの一と他のメモリセルのトランジスタの一は異なる層に設けられていてもよい。
上記において、読み出しトランジスタの導電型は選択トランジスタとは異なるものであってもよい。また、読み出しトランジスタの導電型はＰチャネル型でもよい。また、１つのセルは２乃至３２のメモリセルを有してもよい。さらに、容量素子に必要な深さあるいは高さは１μｍ以下、好ましくは０．３μｍ以下としてもよい。
上記の構成のいずれかを採用することにより、前記課題の少なくとも一を解決できる。図１を用いて本発明の効果を説明する。図１に示す回路は、本発明の技術思想の一部である。図１には、第ｎ行第ｍ列から第（ｎ＋１）行第（ｍ＋１）列までの４つのセルが示されており、１つのセルには４つのメモリセルがある。各メモリセルは従来のＤＲＡＭと同様に１つのトランジスタと１つの容量素子を有する。
読み出しの際には、サブビット線ＳＢＬ＿ｎ＿ｍを適切な電位に保った状態とし、かつ、選択トランジスタＳＴｒ＿ｎ＿ｍをオフとする。この状態で読み出すメモリセルのトランジスタをオンとすると、サブビット線ＳＢＬ＿ｎ＿ｍの電位は、そのメモリセルの容量素子に蓄積されていた電荷に応じて変動する。このとき、サブビット線ＳＢＬ＿ｎ＿ｍは十分に短いので、その寄生容量も主ビット線ＭＢＬ＿ｍに比較すると十分に小さい。したがって、メモリセルの容量素子の容量が１ｆＦ以下であったとしても、サブビット線ＳＢＬ＿ｎ＿ｍの電位は十分な大きさで変動する。
サブビット線ＳＢＬ＿ｎ＿ｍは、読み出しトランジスタＲＴｒ＿ｎ＿ｍのゲートに接続されているので、サブビット線ＳＢＬ＿ｎ＿ｍの電位が変動すると、読み出しトランジスタＲＴｒ＿ｎ＿ｍの導通状態を変化させることとなる。すなわち、サブビット線ＳＢＬ＿ｎ＿ｍの電位の変動により、読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースドレイン間の抵抗値が変化する。この変化はただちに主ビット線ＭＢＬ＿ｍの電荷の増減、すなわち電位に反映される。
もちろん、読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースドレイン間の抵抗値を極めて短い時間で観測すれば大きなノイズを含んでいるが、十分に容量の大きな主ビット線ＭＢＬ＿ｍに電荷が蓄積する過程でノイズの影響は打ち消される。すなわち、従来のＤＲＡＭに比較して、小さな容量素子で同等な機能を有するメモリ装置を作製できる。
容量素子が小さいということは、従来のＤＲＡＭのようなアスペクト比の大きな構造物が不要ということである。従来のＤＲＡＭでは、構造物の作製が困難であることも問題であったが、多層構造のメモリ装置を作製して、記憶密度を向上させることは非常に困難であった。この点で、そのような構造物を必要としない本発明の一態様を用いれば、メモリセルの上にメモリセルを重ねるという多層化技術も可能である。
本発明の半導体メモリ装置の例を示す図である。 従来の半導体メモリ装置（ＤＲＡＭ）の例を示す図である。 本発明の半導体メモリ装置の駆動方法の例を説明する図である。 本発明の半導体メモリ装置の駆動方法の例を説明する図である。 本発明の半導体メモリ装置の駆動方法の例を説明する図である。 本発明の半導体メモリ装置の作製工程の例を示す図である。 本発明の半導体メモリ装置の作製工程の例を示す図である。 本発明の半導体メモリ装置の駆動方法の例を説明する図である。 本発明の半導体メモリ装置の例を示す図である。 本発明の半導体メモリ装置の駆動方法の例を説明する図である。 本発明の半導体メモリ装置の例を示す図である。 本発明の半導体メモリ装置の駆動方法の例を説明する図である。 本発明の半導体メモリ装置の例を示す図である。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、図１に示す半導体メモリ装置およびその動作の例について、図３乃至図５を用いて説明する。なお、電位として、以下に具体的な数値を挙げるが、それは、本発明の技術思想の理解を助けることが目的である。言うまでもなく、それらの値はトランジスタや容量素子のさまざまな特性によって、あるいは実施者の都合によって変更される。また、本実施の形態に示される半導体メモリ装置は、以下の方法以外の方法によっても、データを書き込み、あるいは読み出すことができる。
図１に示す半導体メモリ装置は、ワード線ＷＬ、ワード線に直交する主ビット線ＭＢＬ、ワード線に平行な選択線ＳＬと、複数のセルを有する。各セルは選択トランジスタＳＴｒと読み出しトランジスタＲＴｒとサブビット線ＳＢＬと複数のメモリセルＭＣとを有する。
図１では、メモリセルＭＣは各セルに４つ設けられている。図１に示す第ｎ行第ｍ列のセルは、上から順に、メモリセルＭＣ＿ｎ＿ｍ＿１、ＭＣ＿ｎ＿ｍ＿２、ＭＣ＿ｎ＿ｍ＿３、ＭＣ＿ｎ＿ｍ＿４を有する。
各メモリセルは従来のＤＲＡＭと同様に１つのトランジスタと１つの容量素子を有するが、２つ以上のトランジスタや２つ以上の容量素子を有してもよい。メモリセルのトランジスタのドレインはサブビット線ＳＢＬに、ソースは容量素子の電極の一方に、ゲートはワード線ＷＬの１つに接続されているとよい。
また、選択トランジスタＳＴｒのドレインと読み出しトランジスタＲＴｒのドレインは主ビット線ＭＢＬの１つに接続し、選択トランジスタＳＴｒのソースと読み出しトランジスタＲＴｒのゲートはサブビット線ＳＢＬに接続し、選択トランジスタＳＴｒのゲートは選択線の１つにそれぞれ接続される。
選択トランジスタＳＴｒ、読み出しトランジスタＲＴｒ、各メモリセルＭＣのトランジスタにはさまざまな半導体を用いることができる。例えば、これら全てを同種の半導体材料としてもよい。例えば、単結晶珪素半導体基板を用いてこれらを形成してもよい。
また、選択トランジスタＳＴｒと読み出しトランジスタＲＴｒに用いられるトランジスタは単結晶珪素半導体基板を用いて作製し、各メモリセルＭＣのトランジスタには薄膜の半導体層を用いて形成してもよい。その場合、薄膜の半導体層としては、単結晶珪素あるいは多結晶珪素を用いてもよいし、珪素以外の半導体、例えば、酸化物半導体を用いてもよい。
特に、酸化物半導体の中でも、バンドギャップが３電子ボルト以上のものでは、ドナーあるいはアクセプタの濃度を１×１０１２ｃｍ−３以下とすることにより、オフ時の抵抗を極めて高くできる。すなわち、ゲートの電位を最適化することにより、ソースとドレイン間の抵抗を１×１０２４Ω以上とすることができる。例えば、メモリセルの容量を従来のＤＲＡＭの１／１０００以下の０．０１ｆＦとしても、時定数が１×１０７秒（１１５日）であり、従来のＤＲＡＭでは想定できない期間にわたってデータを保持できる。
すなわち、従来のＤＲＡＭでは１秒間に１０回以上も必要であったリフレッシュが通常の使用では不要となる。
ＤＲＡＭのデータの書き込みに際しては、主ビット線に流れる電流の多くは、メモリセルの容量素子の充電以外に、主ビット線間の寄生容量の充放電に使用されている。主ビット線間の寄生容量は、配線幅が縮小するに伴って増大するため、集積化の進んだ現状ではメモリセルの容量素子の充電に必要な電流の１０倍以上の電流が主ビット線間の寄生容量の充放電に使用されている。
言うまでもなく、主ビット線間の寄生容量の充放電はデータの保持とは無関係な現象であり、リフレッシュをおこなうことは消費電力の増大を意味する。したがって、リフレッシュ回数を減らす、あるいはリフレッシュを不要とすることは、消費電力を抑制する上で効果がある。
読み出しトランジスタＲＴｒは選択トランジスタＳＴｒと同じ導電型でも異なる導電型でもよい。例えば、選択トランジスタＳＴｒ、読み出しトランジスタＲＴｒともＮチャネル型あるいはＰチャネル型としてもよいし、選択トランジスタＳＴｒをＮチャネル型、読み出しトランジスタＲＴｒをＰチャネル型としてもよい。あるいは、選択トランジスタＳＴｒをＰチャネル型、読み出しトランジスタＲＴｒをＮチャネル型としてもよい。
図１では、１つのセルに含まれるメモリセルＭＣの数は４としたが、１つのセルに含まれるメモリセルＭＣの数は２乃至３２とするとよい。メモリセルの数が多くなるとサブビット線ＳＢＬが長くなり、それに伴って、寄生容量も増加する。メモリセルＭＣの容量素子の容量が一定であると、サブビット線ＳＢＬの寄生容量に対する比率が低下するため、データの読み出しの際のサブビット線ＳＢＬの電位の変動が小さくなり、読み出しトランジスタが正確に反応できなくなる。
図１の半導体メモリ装置の動作について図３乃至図５を用いて説明する。なお、本明細書の動作を示す回路図では、オフ状態であるトランジスタには、トランジスタ記号に×印を重ね、また、オン状態であるトランジスタには、トランジスタ記号に○印を重ねて表記し、接続されているトランジスタをオンとするための電位（Ｈ）が付与されている選択線ＳＬ、ワード線ＷＬについては、その符号を丸で囲んで表記する。なお、接続されているトランジスタをオフとするための電位はＬとする。
最初に書き込みについて説明する。読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースの電位は、書き込みの過程を通じて一定であり、読み出しトランジスタＲＴｒ＿ｎ＿ｍの極性やしきい値に応じて、＋１Ｖあるいは０Ｖとするとよい。すなわち、読み出しトランジスタＲＴｒ＿ｎ＿ｍがＮチャネル型でしきい値が、＋０．５Ｖの場合は＋１Ｖ、Ｐチャネル型でしきい値が、−０．５Ｖの場合は０Ｖとすればよい。また、メモリセルの容量素子の対向電極の電位も適切な一定の値（ここでは０Ｖ）とする。
読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースの電位を上記の条件以外のものとすることも可能であるが、条件によっては、書き込みの際に、読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースとドレインの間に電流が流れ、消費電力の増大や回路の破損を招く恐れがある。
ここでは、第ｎ行第ｍ列のセルの２番目のメモリセルＭＣ＿ｎ＿ｍ＿２にデータを書き込む場合を考える。図３（Ａ）に示すように、主ビット線ＭＢＬ＿ｍの電位を、データに応じて、０Ｖあるいは＋１Ｖとする。そして、選択線ＳＬ＿ｎとワード線ＷＬ＿ｎ＿２の電位をＨとし、選択トランジスタＳＴｒ＿ｎ＿ｍとメモリセルＭＣ＿ｎ＿ｍ＿２のトランジスタをオンとする。
この結果、メモリセルＭＣ＿ｎ＿ｍ＿２の容量素子が主ビット線の電位に充電される。この際、読み出しトランジスタＲＴｒ＿ｎ＿ｍはオフを維持できる。充電が完了すると、ワード線ＷＬ＿ｎ＿２の電位をＬとし、メモリセルＭＣ＿ｎ＿ｍ＿２のトランジスタをオフとする。以上でデータの書き込みが完了する。
もし、第ｎ行第ｍ列のセルの他のメモリセルにデータを書き込むのであれば、そのメモリセルに接続するワード線および主ビット線ＭＢＬ＿ｍの電位を変化させて、上記と同様に書き込みをおこなえばよい。その間、選択トランジスタＳＴｒ＿ｎ＿ｍはオンのままとすればよい。
第ｎ行第ｍ列のセルの書き込みが終了したら、図３（Ｂ）に示すように、主ビット線ＭＢＬ＿ｍの電位を、読み出しトランジスタＲＴｒ＿ｎ＿ｍの極性やしきい値に応じて、０Ｖあるいは＋１Ｖとする。すなわち、読み出しトランジスタＲＴｒ＿ｎ＿ｍがＮチャネル型でしきい値が、＋０．５Ｖの場合は０Ｖ、Ｐチャネル型でしきい値が、−０．５Ｖの場合は＋１Ｖとする。選択トランジスタＳＴｒ＿ｎ＿ｍはオンであるので、サブビット線ＳＢＬ＿ｎ＿ｍの電位は、主ビット線ＭＢＬ＿ｍの電位と等しくなる。
その後、図３（Ｃ）に示すように、選択線ＳＬ＿ｎの電位をＬとし、選択トランジスタＳＴｒ＿ｎ＿ｍをオフとする。その結果、サブビット線ＳＢＬ＿ｎ＿ｍの電位は０Ｖ（読み出しトランジスタＲＴｒ＿ｎ＿ｍがＮチャネル型の場合）あるいは＋１Ｖ（読み出しトランジスタＲＴｒ＿ｎ＿ｍがＰチャネル型の場合）に保持される。
一方、主ビット線ＭＢＬ＿ｍには、他の行のセルにデータを書き込むために＋１Ｖあるいは０Ｖの電位が与えられる。サブビット線ＳＢＬ＿ｎ＿ｍの電位を上記の条件とすると、主ビット線ＭＢＬ＿ｍの電位にかかわらず、読み出しトランジスタＲＴｒ＿ｎ＿ｍをオフとできる。
ここで注意すべきは、主ビット線ＭＢＬ＿ｍに接続するいずれかのセルで書き込み操作がおこなわれている場合に、サブビット線ＳＢＬ＿ｎ＿ｍの電位が読み出しトランジスタＲＴｒ＿ｎ＿ｍをオフとする電位に保持されていないと、読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースドレイン間に多少なりとも電流が流れて電力の損失が生じ、甚だしい場合には、回路の焼損にいたる恐れがあることである。特に、選択トランジスタＳＴｒ＿ｎ＿ｍのリーク電流が大きい場合には、サブビット線ＳＢＬ＿ｎ＿ｍの電位が当初の電位とは異なった値となる可能性が高まる。
そのような事態を避けるためには、選択トランジスタＳＴｒ＿ｎ＿ｍをオフ抵抗の著しく高い酸化物半導体を用いて形成するとよい。しかしながら、何らかの理由（例えば、酸化物半導体を用いたトランジスタではオン電流が不十分である等）より、酸化物半導体を用いることができず、オフ抵抗をそれほど大きくできない場合には、他のセルの書き込みの毎に、あるいは、一定の間隔でサブビット線ＳＢＬ＿ｎ＿ｍの電位を上記の適切な値とする操作をおこなうとよい。
すなわち、他のセルに書き込みをおこなう場合であっても、主ビット線ＭＢＬ＿ｍには、メモリセルの容量素子に書き込むための信号パルス以外に、図３（Ｂ）に示すように、サブビット線ＳＢＬの電位を所定のものとするためのパルスが与えられるので、その機会に、選択トランジスタＳＴｒ＿ｎ＿ｍをオンオフすることで、サブビット線ＳＢＬ＿ｎ＿ｍの電位を適切な値とすることができる。
なお、いずれのセルにおいても書き込みをおこなわない期間では、主ビット線ＭＢＬ＿ｍの電位と読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースの電位をともに０Ｖ（読み出しトランジスタＲＴｒ＿ｎ＿ｍがＮチャネル型の場合）あるいは＋１Ｖ（読み出しトランジスタＲＴｒ＿ｎ＿ｍがＰチャネル型の場合）としておくとよい。このようにすると、書き込みを再開する時点あるいは読み出しを開始する時点で、読み出しトランジスタＲＴｒ＿ｎ＿ｍはオフである。
あるいは、主ビット線ＭＢＬ＿ｍの電位と読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースの電位をともに＋１Ｖ（読み出しトランジスタＲＴｒ＿ｎ＿ｍがＮチャネル型の場合）あるいは０Ｖ（読み出しトランジスタＲＴｒ＿ｎ＿ｍがＰチャネル型の場合）としてもよい。その場合には書き込みを再開する前あるいは読み出しをおこなう前に、全てのセルにおいてサブビット線ＳＢＬの電位を０Ｖ（読み出しトランジスタＲＴｒ＿ｎ＿ｍがＮチャネル型の場合）あるいは＋１Ｖ（読み出しトランジスタＲＴｒ＿ｎ＿ｍがＰチャネル型の場合）とする操作をおこなうとよい。
次に、メモリセルＭＣ＿ｎ＿ｍ＿２の読み出しについて説明する。以下では、２つの方法を説明するが、その他の方法でも読み出しをおこなうことができる。最初に、図４に示す方法を説明する。ここで、読み出しトランジスタＲＴｒ＿ｎ＿ｍはＮチャネル型であり、ソースドレイン間の抵抗は、ゲートとソースの電位差（（ゲートの電位）−（ソースの電位））が＋０．４Ｖのときに＋０．６Ｖのときの１００倍であるものとする。
なお、厳密には主ビット線ＭＢＬ＿ｍの配線抵抗も考慮しなければならないが、ここでは、読み出しトランジスタＲＴｒ＿ｎ＿ｍのゲートとソースの電位差が＋０．６Ｖのときの抵抗の１０分の１程度であるため特に考慮しなくてもよい。
また、メモリセルＭＣ＿ｎ＿ｍ＿２の容量素子の容量はサブビット線ＳＢＬ＿ｎ＿ｍの寄生容量および読み出しトランジスタＲＴｒ＿ｎ＿ｍの容量（ゲート容量と寄生容量を含む）の和の１／４であるとする。なお、本実施の形態のメモリ装置においては、メモリセルＭＣの容量素子の容量はサブビット線ＳＢＬの寄生容量および読み出しトランジスタＲＴｒの容量（ゲート容量と寄生容量を含む）の和の２０％以上であることが好ましい。
まず、読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースの電位を＋１Ｖとし、図４（Ａ）に示すように主ビット線ＭＢＬ＿ｍの電位を＋０．５Ｖとする。そして、選択線ＳＬ＿ｎの電位をＨとして選択トランジスタＳＴｒ＿ｎ＿ｍをオンとする。サブビット線ＳＢＬ＿ｎ＿ｍの電位は＋０．５Ｖとなる。
次に、選択線ＳＬ＿ｎの電位をＬとして選択トランジスタＳＴｒ＿ｎ＿ｍをオフとする。その結果、サブビット線ＳＢＬ＿ｎ＿ｍの電位は＋０．５Ｖに維持される。また、図４（Ｂ）に示すように主ビット線ＭＢＬ＿ｍの終端に抵抗Ｒを接続する。抵抗Ｒの抵抗値ＲＭはＲＬ＜ＲＭ＜ＲＨという条件を満たすものとする。ここで、ＲＬは読み出しトランジスタＲＴｒ＿ｎ＿ｍのゲートとソースの電位差が＋０．６Ｖのときのソースドレイン間の抵抗値であり、ＲＨは＋０．４Ｖのときの抵抗値である。例えば、ＲＭ＝ＲＨ／１０かつＲＭ＝１０ＲＬとする。抵抗の他端の電位は＋１Ｖとする。また、読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースの電位は０Ｖにする。
その後、図４（Ｃ）に示すように、ワード線ＷＬ＿ｎ＿２の電位をＨとして、メモリセルＭＣ＿ｎ＿ｍ＿２のトランジスタをオンとする。その結果、サブビット線ＳＢＬ＿ｎ＿ｍの電位が変動する。選択トランジスタＳＴｒ＿ｎ＿ｍがオフであるので、電位の変動に関しては、ここでは、メモリセルＭＣ＿ｎ＿ｍ＿２の容量素子の容量、サブビット線ＳＢＬ＿ｎ＿ｍの寄生容量および読み出しトランジスタＲＴｒ＿ｎ＿ｍの容量のみを考慮すればよい。
上記のように、メモリセルＭＣ＿ｎ＿ｍ＿２の容量素子の容量はサブビット線ＳＢＬ＿ｎ＿ｍの寄生容量および読み出しトランジスタＲＴｒ＿ｎ＿ｍの容量の和の１／４であるので、サブビット線ＳＢＬ＿ｎ＿ｍの電位は、＋０．４Ｖもしくは＋０．６Ｖのいずれかとなる。
なお、メモリセルＭＣ＿ｎ＿ｍ＿２のトランジスタがオンであると、そのゲート容量を介して、サブビット線ＳＢＬ＿ｎ＿ｍの電位がワード線ＷＬ＿ｎ＿２の電位の影響を受ける。この現象は、容量素子の容量とサブビット線ＳＢＬ＿ｎ＿ｍの寄生容量および読み出しトランジスタＲＴｒ＿ｎ＿ｍの容量の和がメモリセルＭＣ＿ｎ＿ｍ＿２のトランジスタのゲート容量の５倍以下で顕著となる。
したがって、特に容量素子の容量がメモリセルＭＣ＿ｎ＿ｍ＿２のトランジスタのゲート容量と同程度以下の場合には、容量素子に蓄積されていた電荷をサブビット線ＳＢＬ＿ｎ＿ｍに開放したら、ワード線ＷＬ＿ｎ＿２の電位をＬとして、メモリセルＭＣ＿ｎ＿ｍ＿２のトランジスタをオフとすることが好ましい。
サブビット線ＳＢＬ＿ｎ＿ｍの電位が＋０．４Ｖの場合には、読み出しトランジスタＲＴｒ＿ｎ＿ｍの抵抗値は、抵抗Ｒの１０倍であるので、主ビット線ＭＢＬ＿ｍの電位は＋０．９Ｖとなる。一方、サブビット線ＳＢＬ＿ｎ＿ｍの電位が＋０．６Ｖの場合には、読み出しトランジスタＲＴｒ＿ｎ＿ｍの抵抗値は、抵抗Ｒの１／１０であるので、主ビット線ＭＢＬ＿ｍの電位は＋０．１Ｖとなる。このようにメモリセルの容量素子の電荷に応じて、主ビット線の電位が大きく変動するので、それを検出して、データの読み出しをおこなえる。
なお、他の行のセルの読み出しをおこなう場合には、書き込みのときと同様にサブビット線ＳＢＬ＿ｎ＿ｍの電位を０Ｖあるいはそれに近い値に維持して、読み出しトランジスタＲＴｒ＿ｎ＿ｍがオフとなるようにする。
以上の例では、主ビット線の電位の変動は十分に大きいものであるので、その電位の変動は特にセンスアンプを用いなくとも判別可能である。しかし、同じ列に接続するセルのサブビット線の電位が十分に低くなければ、それらのセルの読み出しトランジスタの並列抵抗が無視できなくなり、検出精度が低下する。
抵抗Ｒの代わりにＮチャネル型トランジスタあるいはＰチャネル型トランジスタを用いても同様な回路を構成できる。また、読み出しトランジスタＲＴｒ＿ｎ＿ｍとしてＰチャネル型トランジスタを用いても同様に実施できる。
例えば、読み出しトランジスタＲＴｒ＿ｎ＿ｍと逆導電型のトランジスタを用いることができる。読み出しトランジスタＲＴｒ＿ｎ＿ｍがＮチャネル型で、そのしきい値が＋０．５Ｖであれば、Ｐチャネル型でしきい値が−０．５Ｖのトランジスタを用い、そのソースを主ビット線ＭＢＬ＿ｍに接続し、ドレインの電位を＋１Ｖとし、ゲートの電位を＋０．６Ｖとするとよい。
図５には、別の読み出し方法を示す。ここで、読み出しトランジスタＲＴｒ＿ｎ＿ｍをＮチャネル型とし、そのしきい値を＋０．５Ｖとする。また、メモリセルＭＣ＿ｎ＿ｍ＿２の容量素子の容量は図４の場合と同じとする。
まず、主ビット線ＭＢＬ＿ｍの電位を＋１Ｖとし、選択線ＳＬ＿ｎを操作して、選択トランジスタＳＴｒ＿ｎ＿ｍをオンオフし、サブビット線ＳＢＬ＿ｎ＿ｍを＋１Ｖにプリチャージする。詳細は図４（Ａ）やそれに関連する記載を参照すればよい。その後、主ビット線ＭＢＬ＿ｍを浮遊状態とする。また、読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースの電位は＋１Ｖとする。
次に、図５（Ａ）に示すように、ワード線ＷＬ＿ｎ＿２の電位をＨとして、メモリセルＭＣ＿ｎ＿ｍ＿２のトランジスタをオンとする。その結果、サブビット線ＳＢＬ＿ｎ＿ｍの電位が変動する。図４の場合と同様に、容量素子の電位に応じてサブビット線ＳＢＬ＿ｎ＿ｍの電位が変動し、容量素子の電位が０Ｖであれば＋０．８Ｖとなり、容量素子の電位が＋１Ｖであれば＋１Ｖのままである。詳細は図４（Ｃ）やそれに関連する記載を参照すればよい。
さらに、図５（Ｂ）に示すように、読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースの電位を＋１Ｖから０Ｖに低下させる。この操作によって、読み出しトランジスタＲＴｒ＿ｎ＿ｍはオンとなり主ビット線ＭＢＬ＿ｍの電位は０Ｖとなる。
その後、図５（Ｃ）に示すように、読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースの電位を＋１Ｖに戻すと、主ビット線ＭＢＬ＿ｍの電位は＋０．３Ｖもしくは＋０．５Ｖとなる。
これは、読み出しトランジスタＲＴｒ＿ｎ＿ｍのドレイン（主ビット線ＭＢＬ＿ｍ）とゲート（サブビット線ＳＢＬ＿ｎ＿ｍ）の電位差がしきい値以下とならないためであり、サブビット線ＳＢＬ＿ｎ＿ｍの電位が＋０．８Ｖの場合には、この電位差をしきい値である＋０．５Ｖ以下とできないため、主ビット線ＭＢＬ＿ｍの電位は＋０．３Ｖまで上昇し、同様にサブビット線ＳＢＬ＿ｎ＿ｍの電位が＋１Ｖの場合には主ビット線ＭＢＬ＿ｍの電位は＋０．５Ｖまで上昇する。
このとき主ビット線ＭＢＬ＿ｍに現れるデータに依存した電位差（０．２Ｖ）は、サブビット線ＳＢＬ＿ｎ＿ｍの電位差である。この例では、図４の方法のようにサブビット線ＳＢＬ＿ｎ＿ｍのデータに依存した電位差を増幅することはできないが、それを主ビット線ＭＢＬ＿ｍに移すことはできる。
主ビット線ＭＢＬ＿ｍの電位は上記のように＋０．３Ｖあるいは＋０．５Ｖとその差が小さいので、センスアンプで増幅するとよい。センスアンプで増幅することにより、それぞれ０Ｖ、＋１Ｖとできる。なお、ここで注目すべきは、データが書き込まれたときと同じ位相の電位が主ビット線ＭＢＬ＿ｍに現れることである。
すなわち、図５に示す方法では、データの書き込みの際に主ビット線ＭＢＬ＿ｍの電位が”１”であった場合には、読み出しの際の主ビット線ＭＢＬ＿ｍの電位も”１”となる。センスアンプで主ビット線ＭＢＬ＿ｍの電位を十分に増幅すれば、その電位を用いて、データの再書き込みができる。
本実施の形態の半導体メモリ装置では、データを読み出すことによりデータが破壊されるため、同じデータを書き込む必要があるが、主ビット線ＭＢＬ＿ｍの電位が同じ位相であることは好適である。
ちなみに、図４の場合には、主ビット線ＭＢＬ＿ｍの電位は、書き込みの際と読み出しの際で逆位相となる。そのため、主ビット線ＭＢＬ＿ｍに現れた電位を反転させ、その後に書き込みをおこなう必要があるので、そのための時間と電力が必要となる。
（実施の形態２）
本発明の技術思想の一部にしたがった半導体メモリ装置の作製方法の例について図６および図７を用いて説明する。なお、本実施の形態では、一般的な作製工程を断面図を用いて説明するに留める。半導体メモリ装置の層構造については、実施の形態５あるいは図１３を参照できる。
まず、公知の半導体加工技術を用いて、珪素、砒化ガリウム、リン化ガリウム、炭化珪素、ゲルマニウム、珪化ゲルマニウム等の単結晶半導体の基板１０１の一表面に、素子分離絶縁物１０２を形成し、さらに、Ｎ型あるいはＰ型の不純物領域１０３ａ乃至１０３ｄ、およびトランジスタのゲート１０４ａおよび１０４ｂを形成する。さらに、第１層間絶縁物１０５を形成し、第１コンタクトプラグ１０６ａ乃至１０６ｅを形成する（図６（Ａ）参照）。不純物領域１０３ａ乃至１０３ｄの表面にはシリサイド層を設けて導電性を高めてもよい。
ここで、Ｎ型不純物領域１０３ｃは図１の読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースに相当する。また、ゲート１０４ａは、選択トランジスタＳＴｒ＿ｎ＿ｍのゲートであり、選択線ＳＬ＿ｎでもある。同じく、ゲート１０４ｂは、読み出しトランジスタＲＴｒ＿ｎ＿ｍのゲートである。
第１コンタクトプラグ１０６ａは選択トランジスタＳＴｒ＿ｎ＿ｍのドレインに接続する。なお、第１コンタクトプラグ１０６ｅは、次の行の選択トランジスタＳＴｒ＿ｎ＋１＿ｍのドレイン（読み出しトランジスタＲＴｒ＿ｎ＿ｍのドレインでもある）に接続する。Ｎ型不純物領域１０３ｃは、選択線ＳＬ＿ｎと平行に設けてもよい。
次に、第１埋め込み絶縁物１０７と第１層配線１０８ａ乃至１０８ｆを形成する。第１層配線１０８ａ乃至１０８ｆには、導電性を高めるために銅を用いてもよい。その場合はダマシン法を用いて作製するとよい。第１層配線１０８ｃは読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースに電位を供給するために用いられる。さらに、第２層間絶縁物１０９を形成し、第２コンタクトプラグ１１０ａ乃至１１０ｄを形成する（図６（Ｂ）参照）。
次に、第２埋め込み絶縁物１１１と第２層配線１１２ａ乃至１１２ｇを形成する。なお、第２層配線１１２ｃ乃至１１２ｆの上表面は、その後形成する酸化物半導体と直接、あるいは薄い絶縁物を介して接するため、その目的に好ましい材料を用いるとよい。例えば、チタン、窒化チタン等のように仕事関数が酸化物半導体の電子親和力より小さい材料を用いるとよい。第２層配線１１２ｃおよび１１２ｅはメモリセルの容量素子の対向電極として機能する。
さらに、厚さ６ｎｍ乃至２０ｎｍの容量素子用絶縁物１１３を形成する。容量素子用絶縁物１１３の厚さおよび誘電率はメモリセルの容量素子の容量を決定する。容量素子用絶縁物１１３が薄いと容量素子の容量は大きくなるが、一方で、リーク電流も増加する。リーク電流の増加は、メモリセルのデータの保持特性を悪化させるので、容量素子用絶縁物１１３の厚さは１０ｎｍ以上とすることが好ましい。容量素子用絶縁物１１３の材料としては、酸化珪素、酸窒化珪素、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム等を用いることができる。
その後、酸化物半導体層１１４ａおよび１１４ｂを形成する。酸化物半導体としては、インジウムが金属元素に占める比率が２０原子％以上のものを用いるとよい。形成時には、水素が混入しないように注意することが必要で、酸化物半導体の成膜は雰囲気やターゲット中の水素や水を十分に低減したスパッタリング法でおこなうことが好ましい。
さらに、ゲート絶縁物１１５を形成する。ゲート絶縁物１１５の材料としては、酸化珪素、酸窒化珪素、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム等を用いることができる。また、その厚さは６ｎｍ乃至２０ｎｍ、好ましくは１０ｎｍ乃至１６ｎｍとするとよい。（図６（Ｃ）参照）
その後、ワード線１１６ａ乃至１１６ｄを形成する。ワード線１１６ａ乃至１１６ｄの材料としては、タングステン、ニッケル、パラジウム、オスミウム、白金等のように仕事関数が酸化物半導体の電子親和力より大きい材料を用いるとよい。あるいは、ゲート絶縁物１１５と接する部分のみをそのような材料としてもよい。さらに、第３層間絶縁物１１７を形成し、第３コンタクトプラグ１１８ａ乃至１１８ｅを形成する（図７（Ａ）参照）
以上で、第１のメモリセル層が形成できる。図７（Ａ）には、２つのメモリセルが図示されている。すなわち、ワード線１１６ｂおよび１１６ｄをそれぞれのゲートとするトランジスタを有する２つのメモリセルである。
ここで、ワード線１１６ｄをゲートとするトランジスタを有するメモリセルについて解説する。このメモリセルのトランジスタは酸化物半導体層１１４ｂを使用して形成されている。第２層配線１１２ｅは、このメモリセルの容量素子の対向電極である。容量素子のもう一方の電極は明示されていないが、酸化物半導体層１１４ｂのうち、第２層配線１１２ｅに対向する部分がそれに相当する。
第２層配線１１２ｅの表面に、チタン、窒化チタン等のように仕事関数が酸化物半導体の電子親和力より小さい材料を用いると、それに面する酸化物半導体層１１４ｂに電子が誘起されてＮ型の導電性を呈するようになるので、それを容量素子の電極として用いることができる。また、第２層配線１１２ｆはメモリセルのトランジスタのドレインとなる。
メモリセルの容量素子の形状は、平板（プレーナ）型である。そのため容量は小さいが、実施の形態１で示したように、容量素子の容量は、サブビット線の寄生容量と読み出しトランジスタの容量との比較で２０％以上であればよいので、例えば、０．１ｆＦ以下の容量でも動作に支障をきたさない。さらに、このような平板型の構造であるため、メモリセルを積層することが容易で、集積度を向上させる上で好ましい。
なお、容量素子の対向電極（第２層配線１１２ｅ）を、酸化物半導体層１１４ｂを間にはさんでワード線１１６ｄの逆の位置に設けることも集積度を高める上で有効である。また、このように配置することで、集積度を維持しつつ、ワード線１１６ｄと第２層配線１１２ｆの間の寄生容量を低減できる。
その後、同様にメモリセル層を積層する。例えば、さらに２層のメモリセル層を積層する。そして、図７（Ｂ）に示すように、最上層のメモリセル層に設けられた中央の３つのコンタクトプラグ（第５コンタクトプラグ）を接続する配線（第５層配線）１１９を形成し、さらにその上層の外側の２つのコンタクトプラグ（第６コンタクトプラグ）を接続する配線（第６層配線）１２０を形成する。
第６層配線１２０は主ビット線ＭＢＬ＿ｍであり、第３コンタクトプラグ１１８ａ、第２層配線１１２ａ、第２コンタクトプラグ１１０ａ、第１層配線１０８ａ、第１コンタクトプラグ１０６ａ等を介して、選択トランジスタＳＴｒ＿ｎ＿ｍのドレインである不純物領域１０３ａと接続する。同様に、第３コンタクトプラグ１１８ｅ、第２層配線１１２ｇ、第２コンタクトプラグ１１０ｄ、第１層配線１０８ｆ、第１コンタクトプラグ１０６ｄ等を介して、次行の選択トランジスタＳＴｒ＿ｎ＋１＿ｍのドレインである不純物領域１０３ｄと接続する。
また、不純物領域１０３ｂ、第１コンタクトプラグ１０６ｂ、第１層配線１０８ｂと１０８ｅ、第２コンタクトプラグ１１０ｂと１１０ｃ、第２層配線１１２ｂと１１２ｄと１１２ｆ、第３コンタクトプラグ１１８ｂと１１８ｃと１１８ｄ等は第５層配線１１９によって接続され、サブビット線ＳＢＬ＿ｎ＿ｍが形成される。
以上の例では、メモリセルのトランジスタに使用する半導体として、酸化物半導体を用いる例を示したが、その他の半導体であってもよい。例えば、レーザー光の照射によって結晶化させた多結晶あるいは単結晶の珪素膜でもよい。
（実施の形態３）
本実施の形態では、実施の形態１とは異なる半導体メモリ装置の動作方法を図８を用いて説明する。本実施の形態では、選択トランジスタは、読み出しをおこなう場合にのみオフとする。ここでは、読み出しトランジスタおよびメモリセルの容量素子の特性は実施の形態１に記載したとおりとする。
図８では、第ｎ行第ｍ列のセルと次行の、第（ｎ＋１）行第ｍ列のセルの状態について説明する。なお、図８（Ａ）と図８（Ｂ）は書き込みの際の状態の一部について、図８（Ｃ）と図８（Ｄ）は読み出しの際の状態の一部について記載する。図面には符号を付さない場合があるが、詳細については、実施の形態１を参照すればよい。
最初に書き込みについて説明する。上述の説明のように、選択トランジスタＳＴｒ＿ｎ＿ｍおよびＳＴｒ＿ｎ＋１＿ｍはオンとする。この状態で主ビット線ＭＢＬ＿ｍの電位はデータに応じて０Ｖあるいは＋１Ｖである。すなわち、読み出しトランジスタＲＴｒ＿ｎ＿ｍおよびＲＴｒ＿ｎ＋１＿ｍのゲートの電位は０Ｖあるいは＋１Ｖであるが、読み出しトランジスタＲＴｒ＿ｎ＿ｍおよびＲＴｒ＿ｎ＋１＿ｍのソースの電位は＋１Ｖであるので、ゲートの電位に関らず、読み出しトランジスタＲＴｒ＿ｎ＿ｍおよびＲＴｒ＿ｎ＋１＿ｍはオフである。そして、ワード線ＷＬ＿ｎ＿２の電位をＨとして、メモリセルＭＣ＿ｎ＿ｍ＿２にデータを書き込む（図８（Ａ）参照）。
その後、ワード線ＷＬ＿ｎ＿２の電位をＬとし、メモリセルＭＣ＿ｎ＿ｍ＿２へのデータの書き込みは終了する。主ビット線ＭＢＬ＿ｍの電位は他の行に書き込むデータに応じたものとなるが、読み出しトランジスタＲＴｒ＿ｎ＿ｍおよびＲＴｒ＿ｎ＋１＿ｍのソースの電位は＋１Ｖであるので、ゲートの電位に関らず、読み出しトランジスタＲＴｒ＿ｎ＿ｍおよびＲＴｒ＿ｎ＋１＿ｍはオフである（図８（Ｂ）参照）。
次に読み出しについて説明する。ここでは、図５に示した方法で読み出しをおこなう。まず、サブビット線ＳＢＬ＿ｎ＿ｍを＋１Ｖにプリチャージするため、主ビット線ＭＢＬ＿ｍの電位を＋１Ｖとし、その後、浮遊状態とする（図８（Ｃ）参照）。この状態では、読み出しトランジスタＲＴｒ＿ｎ＿ｍおよびＲＴｒ＿ｎ＋１＿ｍはオフである。
その後、読み出しをおこなう第ｎ行第ｍ列のセルの選択トランジスタＳＴｒ＿ｎ＿ｍをオフとする。そして、ワード線ＷＬ＿ｎ＿２の電位をＨとして、メモリセルＭＣ＿ｎ＿ｍ＿２の容量素子に蓄積されていた電荷をサブビット線ＳＢＬ＿ｎ＿ｍに放出する。その結果、サブビット線ＳＢＬ＿ｎ＿ｍの電位は＋０．８Ｖあるいは＋１Ｖとなる。この操作の詳細については図５（Ｂ）に関する記載を参照すればよい。
その後、読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースの電位を０Ｖとする。すると、読み出しトランジスタＲＴｒ＿ｎ＿ｍはオンとなり、主ビット線ＭＢＬ＿ｍの電位は０Ｖになる（図８（Ｄ）参照）。この操作の詳細については図５（Ｂ）に関する記載を参照すればよい。
なお、読み出しトランジスタＲＴｒ＿ｎ＋１＿ｍでは、ゲートの電位（サブビット線ＳＢＬ＿ｎ＋１＿ｍの電位であるが、選択トランジスタＳＴｒ＿ｎ＋１＿ｍがオンであるため、主ビット線ＭＢＬ＿ｍの電位と同じ）とドレインの電位（主ビット線ＭＢＬ＿ｍの電位）が等しく、かつ、ソースの電位（＋１Ｖ）以下であるため、読み出しトランジスタＲＴｒ＿ｎ＋１＿ｍはオフのままである。同じ列の他の読み出しトランジスタも同様にオフである。
その後、読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースの電位を＋１Ｖとする。図５（Ｃ）に関連して説明したように、主ビット線ＭＢＬ＿ｍの電位は、サブビット線ＳＢＬ＿ｎ＿ｍの電位に応じて、＋０．３Ｖあるいは＋０．５Ｖとなる。読み出しが完了したら選択トランジスタＳＴｒ＿ｎ＿ｍをオンとすればよい。
この方法では、書き込みおよび読み出しの際に、主ビット線ＭＢＬ＿ｍの寄生容量だけでなく、主ビット線ＭＢＬ＿ｍに接続するほとんど全てのサブビット線の寄生容量も配線容量として計上する必要がある。
しかしながら、上述のように比較的簡単な操作で、選択トランジスタをオンとすることで書き込みおよび読み出しのほとんどの期間にわたって、読み出しトランジスタを確実にオフとできる。
なお、本実施の形態で説明した駆動方法では、上述の通り、主ビット線ＭＢＬ＿ｍの寄生容量だけでなく、主ビット線ＭＢＬ＿ｍに接続するほとんど全てのサブビット線の寄生容量も配線容量となるため、その分だけ動作速度が低下するが、配線容量が増加することにより、サブビット線の電位がノイズの影響を受けて大きく変動したとしても、主ビット線ＭＢＬ＿ｍ等に電荷が蓄積する過程で平準化され、結果的にノイズの影響を受けにくくなる。
（実施の形態４）
本実施の形態では、図９に示す半導体メモリ装置およびその動作の例について説明する。図９には半導体メモリ装置の第ｎ行第ｍ列のセルと第ｎ行第（ｍ＋１）列のセルと、第ｍ列および第（ｍ＋１）列のドライバー回路の一部を示す。
本実施の形態の半導体メモリ装置のセルは、選択トランジスタＳＴｒと読み出しトランジスタＲＴｒと複数のメモリセルとサブビット線ＳＢＬとを有する。選択トランジスタＳＴｒ＿ｎ＿ｍのドレインおよびＳＴｒ＿ｎ＿ｍ＋１のドレインは、それぞれ主ビット線ＭＢＬ＿ｍおよび主ビット線ＭＢＬ＿ｍ＋１に接続し、選択トランジスタＳＴｒ＿ｎ＿ｍのソースおよびＳＴｒ＿ｎ＿ｍ＋１のソースは、それぞれサブビット線ＳＢＬ＿ｎ＿ｍおよびサブビット線ＳＢＬ＿ｎ＿ｍ＋１に接続し、選択トランジスタＳＴｒ＿ｎ＿ｍのゲートおよびＳＴｒ＿ｎ＿ｍ＋１のゲートはともに選択線ＳＬ＿ｎに接続する。
読み出しトランジスタＲＴｒ＿ｎ＿ｍのドレインおよびＲＴｒ＿ｎ＿ｍ＋１のドレインは、それぞれ主ビット線ＭＢＬ＿ｍおよび主ビット線ＭＢＬ＿ｍ＋１に接続し、読み出しトランジスタＲＴｒ＿ｎ＿ｍのゲートおよびＲＴｒ＿ｎ＿ｍ＋１のゲートは、それぞれ、サブビット線ＳＢＬ＿ｎ＿ｍ＋１およびサブビット線ＳＢＬ＿ｎ＿ｍに接続し、読み出しトランジスタＲＴｒ＿ｎ＿ｍのソースおよびＲＴｒ＿ｎ＿ｍ＋１のソースは、それぞれ、第２電源供給線ＸＬ２＿ｎ、第１電源供給線ＸＬ１＿ｎに接続される。
また、メモリセルはトランジスタと容量素子とを有し、容量素子の一方の電極とトランジスタのソースが接続し、トランジスタのドレインはサブビット線ＳＢＬに接続する。容量素子の他方の電極は一定の電位（ここでは０Ｖ）に保持されている。
また、メモリセルのトランジスタのゲートはワード線ＷＬに接続するが、ワード線ＷＬ＿ｎ＿１は、第ｎ行第ｍ列のセルのメモリセルのトランジスタのゲートには接続するが、第ｎ行第（ｍ＋１）列のセルのメモリセルのトランジスタのゲートには接続せず、ワード線ＷＬ＿ｎ＿２は、第ｎ行第（ｍ＋１）列のセルのメモリセルのトランジスタのゲートには接続するが、第ｎ行第ｍ列のセルのメモリセルのトランジスタのゲートには接続しないようにする。
すなわち、ひとつのワード線ＷＬの電位をＨとするとき、そのワード線ＷＬが通過する第ｍ列のセルと、それに隣接する第（ｍ＋１）列のセルにおいて、一方のセルでは、トランジスタがオンとなっているメモリセルがひとつあるが、他方のセルではトランジスタがオンとなっているメモリセルがない状態となる。
また、ドライバー回路は第１の列トランジスタＣＴｒ１＿ｍおよびＣＴｒ１＿ｍ＋１と第２の列トランジスタＣＴｒ２＿ｍおよびＣＴｒ２＿ｍ＋１とフリップフロップ回路ＦＦ＿ｍ／ｍ＋１とを有する。
第１の列トランジスタＣＴｒ１＿ｍのゲートおよび第２の列トランジスタＣＴｒ２＿ｍ＋１のゲートはともに第１の列ドライバー線ＲＬ１に接続し、第１の列トランジスタＣＴｒ１＿ｍのドレインおよび第２の列トランジスタＣＴｒ２＿ｍ＋１のドレインは、それぞれ主ビット線ＭＢＬ＿ｍおよび主ビット線ＭＢＬ＿ｍ＋１に接続し、第１の列トランジスタＣＴｒ１＿ｍのソースおよび第２の列トランジスタＣＴｒ２＿ｍ＋１のソースは、それぞれ＋０．５Ｖと＋１Ｖに保持されている。
第２の列トランジスタＣＴｒ２＿ｍのゲートおよび第１の列トランジスタＣＴｒ１＿ｍ＋１のゲートはともに第２の列ドライバー線ＲＬ２に接続し、第２の列トランジスタＣＴｒ２＿ｍのドレインおよび第１の列トランジスタＣＴｒ１＿ｍ＋１のドレインは、それぞれ主ビット線ＭＢＬ＿ｍおよび主ビット線ＭＢＬ＿ｍ＋１に接続し、第２の列トランジスタＣＴｒ２＿ｍのソースおよび第１の列トランジスタＣＴｒ１＿ｍ＋１のソースは、それぞれ＋１Ｖと＋０．５Ｖに保持されている。
すなわち、第１の列ドライバー線ＲＬ１の電位をＨとすれば、主ビット線ＭＢＬ＿ｍおよび主ビット線ＭＢＬ＿ｍ＋１の電位は、それぞれ＋０．５Ｖ、＋１Ｖとなる。また、第２の列ドライバー線ＲＬ２の電位をＨとすれば、主ビット線ＭＢＬ＿ｍおよび主ビット線ＭＢＬ＿ｍ＋１の電位は、それぞれ＋１Ｖ、＋０．５Ｖとなる。
また、主ビット線ＭＢＬ＿ｍはフリップフロップ回路ＦＦ＿ｍ／ｍ＋１の一方の端子と接続し、主ビット線ＭＢＬ＿ｍ＋１はフリップフロップ回路ＦＦ＿ｍ／ｍ＋１の他方の端子と接続する。さらに、主ビット線ＭＢＬ＿ｍおよびＭＢＬ＿ｍ＋１は、それぞれデータ入出力端子ＤＡＴＡ＿ｍおよびＤＡＴＡ＿ｍ＋１に接続する。
このような構成の半導体メモリ装置の読み出し方法について図１０を用いて説明する。ここでは、第ｎ行第ｍ列のセルのワード線ＷＬ＿ｎ＿１に接続するトランジスタを有するメモリセルの容量素子が＋１Ｖで充電されていた（すなわち、データ”１”が記録されていた）とする。また、各メモリセルの容量素子の容量はサブビット線ＳＢＬの寄生容量および読み出しトランジスタＲＴｒの容量（ゲート容量と寄生容量を含む）の和の１／４であるとする。
さらに、読み出しトランジスタＲＴｒをＮチャネル型で、そのしきい値を＋０．５Ｖとし、ゲートの電位が＋０．５Ｖのときは＋０．４Ｖのときの１０倍の電流がソースドレイン間に流れ（すなわち、ソースドレイン間の抵抗が１／１０である）、ゲートの電位が＋０．６Ｖのときは＋０．５Ｖのときの１０倍の電流がソースドレイン間に流れるものとする。
まず、図１０の期間Ｔ１に示すように、第１の列ドライバー線ＲＬ１と選択線ＳＬ＿ｎの電位をＨとし、第１の列トランジスタＣＴｒ１＿ｍおよび第２の列トランジスタＣＴｒ２＿ｍ＋１、選択トランジスタＳＴｒ＿ｎ＿ｍおよびＳＴｒ＿ｎ＿ｍ＋１をオンとする。
その結果、主ビット線ＭＢＬ＿ｍおよびサブビット線ＳＢＬ＿ｎ＿ｍ、主ビット線ＭＢＬ＿ｍ＋１およびサブビット線ＳＢＬ＿ｎ＿ｍ＋１の電位は、それぞれ、＋０．５Ｖ、＋１Ｖとなる。また、第１電源供給線ＸＬ１＿ｎ、第２電源供給線ＸＬ２＿ｎの電位を＋０．５Ｖとする。これは読み出しトランジスタＲＴｒのソースドレイン間の導通を防止するためである。
読み出しトランジスタＲＴｒ＿ｎ＿ｍは、ゲートの電位は＋１Ｖで、ソースとドレインの電位は＋０．５Ｖであるので、ソースドレイン間の電流は流れない。また、読み出しトランジスタＲＴｒ＿ｎ＿ｍ＋１は、ゲートの電位は＋０．５Ｖで、ソースの電位は＋０．５Ｖ、ドレインの電位は＋１Ｖであるので、やはりソースドレイン間の電流は流れない。
なお、フリップフロップ回路ＦＦ＿ｍ／ｍ＋１の電源電位は、高電位の電源電位ＶＨ、低電位の電源電位ＶＬとも＋０．５Ｖとして動作しない状態としておく。その後、第１の列ドライバー線ＲＬ１と選択線ＳＬ＿ｎの電位をＬとし、第１の列トランジスタＣＴｒ１＿ｍおよび第２の列トランジスタＣＴｒ２＿ｍ＋１、選択トランジスタＳＴｒ＿ｎ＿ｍおよびＳＴｒ＿ｎ＿ｍ＋１をオフとする。
次に、図１０の期間Ｔ２に示すように、ワード線ＷＬ＿ｎ＿１の電位をＨとする。また、第１電源供給線ＸＬ１＿ｎの電位を０Ｖとする。第ｎ行第ｍ列のセルには、ワード線ＷＬ＿ｎ＿１と接続するトランジスタを有するメモリセルがあるため、このトランジスタがオンとなり、容量素子に蓄積されていた電荷が放出されてサブビット線ＳＢＬ＿ｎ＿ｍの電位が変動する。ここでは容量素子の電位が＋１Ｖであったため、容量素子の容量とサブビット線等の容量の比率からサブビット線ＳＢＬ＿ｎ＿ｍの電位は＋０．６Ｖとなる。
その結果、読み出しトランジスタＲＴｒ＿ｎ＿ｍ＋１の抵抗が低下し、主ビット線ＭＢＬ＿ｍ＋１の電位が急低下する。一方、第ｎ行第（ｍ＋１）列のセルには、ワード線ＷＬ＿ｎ＿１と接続するトランジスタを有するメモリセルがないためサブビット線ＳＢＬ＿ｎ＿ｍ＋１の電位は変動せず、＋１Ｖのままである。また、主ビット線ＭＢＬ＿ｍの電位は＋０．５Ｖのままである。その後、ワード線ＷＬ＿ｎ＿１の電位をＬとする。
サブビット線ＳＢＬ＿ｎ＿ｍの電位が安定するまでの時間はワード線ＷＬ＿ｎ＿１と接続するトランジスタのオン抵抗とサブビット線ＳＢＬ＿ｎ＿ｍの容量の積に比例する。サブビット線の容量は、従来のＤＲＡＭのビット線の容量の数百分の１以下の１ｆＦ以下にできる。そのため、トランジスタのオン抵抗が従来のＤＲＡＭで一般に用いられている珪素を用いたトランジスタの数百倍であっても従来のＤＲＡＭと同程度の時間で済む。サブビット線ＳＢＬ＿ｎ＿ｍの容量をより小さくできれば、より短時間で安定できる。
例えば、オン抵抗が珪素を用いたトランジスタの数十乃至数百倍（すなわち、電界効果移動度が数十乃至数百分の１）である酸化物半導体を用いたトランジスタであっても、従来のＤＲＡＭと同程度あるいはより高速での読み出しが可能となる。
そして、図１０の期間Ｔ３に示すように、選択線ＳＬ＿ｎの電位をＨとし、第２電源供給線ＸＬ２＿ｎの電位を０Ｖとする。また、フリップフロップ回路ＦＦ＿ｍ／ｍ＋１の高電位電源の電位を＋１Ｖに、低電位電源の電位を０Ｖにする。なお、図１０に示すように、選択線ＳＬ＿ｎの電位は、期間Ｔ１や期間Ｔ２の一部以外はＨとすることが望ましい。
フリップフロップ回路ＦＦ＿ｍ／ｍ＋１は、主ビット線ＭＢＬ＿ｍとＭＢＬ＿ｍ＋１の電位差を増幅する。すなわち、主ビット線ＭＢＬ＿ｍの電位が＋０．５Ｖであるのに対し、主ビット線ＭＢＬ＿ｍ＋１の電位はほとんど０Ｖであるため、フリップフロップ回路ＦＦ＿ｍ／ｍ＋１は、主ビット線ＭＢＬ＿ｍの電位を＋１Ｖに、主ビット線ＭＢＬ＿ｍ＋１の電位を０Ｖとする。
このとき、第１電源供給線ＸＬ１＿ｎ、第２電源供給線ＸＬ２＿ｎの電位がともに０Ｖであると、読み出しトランジスタＲＴｒのソースドレイン間の導通を防止できる。ここでは、選択トランジスタＳＴｒがオンとなっているため、サブビット線ＳＢＬの電位は主ビット線ＭＢＬの電位と等しくなるが、そのとき読み出しトランジスタのゲートとドレインの電位が互いに逆位相（すなわち、０Ｖと＋１Ｖあるいは＋１Ｖと０Ｖ）となるためである。
データを読み出す場合にはこの時点のデータ入出力端子ＤＡＴＡ＿ｍの電位を観測すればよい。なお、データ入出力端子ＤＡＴＡ＿ｍ＋１にはＤＡＴＡ＿ｍの電位とは逆位相の電位が観測される。すなわち、データ入出力端子ＤＡＴＡ＿ｍの電位が＋１Ｖであれば、データ入出力端子ＤＡＴＡ＿ｍ＋１の電位は０Ｖとなり、データ入出力端子ＤＡＴＡ＿ｍの電位が０Ｖであれば、データ入出力端子ＤＡＴＡ＿ｍ＋１の電位は＋１Ｖとなる。
そして、図１０の期間Ｔ４に示すように、フリップフロップ回路ＦＦ＿ｍ／ｍ＋１の高電位の電源電位ＶＨおよび低電位の電源電位ＶＬをともに＋０．５Ｖにするとともに、ワード線ＷＬ＿ｎ＿１の電位をＨとする。この結果、ワード線ＷＬ＿ｎ＿１にトランジスタが接続するメモリセル（この場合は、第ｎ行第ｍ列のセルの中のメモリセル）の容量素子がサブビット線ＳＢＬの電位で充電される。
この場合は、当初書き込まれていたデータと同じデータ”１”が書き込まれるのであるが、データを書き換えるのであれば、データ入出力端子ＤＡＴＡ＿ｍの電位を書き込むデータに応じたものとすればよい。また、その際には、データ入出力端子ＤＡＴＡ＿ｍ＋１の電位を逆位相のものとすると、読み出しトランジスタＲＴｒのソースドレイン間の導通を防止できる。
以上の例では、メモリセルの容量素子の電位を＋１Ｖとしたが、容量素子の電位が当初０Ｖであった場合（データ”０”が記録されていた場合）も同様にできる（図１０中の点線を参照）。その際、上記の期間Ｔ２では、サブビット線ＳＢＬ＿ｎ＿ｍの電位は＋０．４Ｖとなり、読み出しトランジスタＲＴｒ＿ｎ＿ｍ＋１の抵抗はデータ”１”の場合の１００倍であるため、主ビット線ＭＢＬ＿ｍ＋１の電位は、当初の＋１Ｖからほとんど低下しない。
すなわち、主ビット線ＭＢＬ＿ｍの電位（＋０．５Ｖ）の方が主ビット線ＭＢＬ＿ｍ＋１の電位（＋１Ｖ弱）より低い。このため、期間Ｔ３において、フリップフロップ回路ＦＦ＿ｍ／ｍ＋１を作動させると、主ビット線ＭＢＬ＿ｍの電位は０Ｖに、主ビット線ＭＢＬ＿ｍ＋１の電位は＋１Ｖになる。
本実施の形態の半導体メモリ装置では、書き込みや読み出しの際に、メモリセルのトランジスタのオン抵抗（あるいは電界効果移動度）の大小はさほど問題とならず、例えば、酸化物半導体のように移動度が、珪素半導体の数十分の１乃至数百分の１である半導体材料を用いてもよい。それは、以下のように説明できる。
従来のＤＲＡＭでは、書き込みに要する時間は、（Ａ１）主ビット線の容量と主ビット線の抵抗の積と、（Ａ２）メモリセルの容量素子の容量とメモリセルのトランジスタのオン抵抗の積の和（Ａ１＋Ａ２）に比例する。なお、一般に（Ａ２）は（Ａ１）と同等以上１０倍以下である。
一方、本実施の形態では、書き込みに要する時間は、（Ｂ１）主ビット線の容量と主ビット線の抵抗の積と、（Ｂ２）サブビット線の容量と選択トランジスタのオン抵抗の積と、（Ｂ３）メモリセルの容量素子の容量とメモリセルのトランジスタのオン抵抗の積の和（Ｂ１＋Ｂ２＋Ｂ３）に比例する。
これらを比較すると、（Ａ１）と（Ｂ１）は同等とみなせる。また、（Ａ２）と（Ｂ２）を比較した場合、いずれも珪素半導体を用いたトランジスタを使用するのであれば、トランジスタのオン抵抗は同等である。一方、従来のＤＲＡＭの容量素子の容量が１０ｆＦ以上であるのに対し、本実施の形態でのサブビット線の容量は１ｆＦ以下、好ましくは０．１ｆＦ以下とできるので、（Ｂ２）は（Ａ２）の十分の１、好ましくは百分の１以下とできる。
さらに、（Ｂ３）に関しては、例えば、酸化物半導体のオン抵抗を珪素半導体のものより１００倍大きいとしても、容量素子の容量を、従来のＤＲＡＭの容量素子の容量の百分の１以下の０．１ｆＦ以下とすれば、（Ｂ３）は（Ａ２）と同等、あるいはそれ以下である。
以上の議論から明らかなように、容量が十分に小さなサブビット線を用い、かつ、容量素子の容量も十分に小さくすることにより、オン抵抗が極めて大きな（電界効果移動度の極めて小さい）トランジスタを用いても、従来のＤＲＡＭと遜色の無い書き込み速度を実現できる。読み出しも同様な議論から、従来のＤＲＡＭと同程度の速度でおこなえる。
バンドギャップの大きな酸化物半導体を用いた場合にはリフレッシュが実質的に不要であるので消費電力を低減できる効果があるものの、従来のＤＲＡＭのメモリセルのトランジスタに使用しただけでは、動作速度が著しく低下するため、実用的ではない。
しかしながら、本実施の形態で示したように、容量が十分に小さなサブビット線を用い、かつ、容量素子の容量も十分に小さくすることにより、従来のＤＲＡＭと遜色の無い動作速度を実現でき、かつ、リフレッシュが実質的に不要な新規な半導体メモリ装置を実現できる。
ところで、本実施の形態の半導体メモリ装置では、サブビット線の容量も極めて小さいため、その電位はノイズの影響を受けやすくなる。そのため、サブビット線をゲートとする読み出しトランジスタの導通状態もノイズの影響を受けることとなる。しかしながら、そのようなノイズの影響はより容量の大きい主ビット線および他のサブビット線に電荷を蓄積する過程で平準化されるため、結果的にはノイズの影響を抑制できる。
（実施の形態５）
本実施の形態では、図１１に示す半導体メモリ装置およびその動作の例について説明する。図１１に示す半導体メモリ装置は、図９に示す半導体メモリ装置のドライバー回路をより簡単にしたものである。図１１には半導体メモリ装置の第ｎ行第ｍ列のセルと第ｎ行第（ｍ＋１）列のセルと、第ｍ列および第（ｍ＋１）列のドライバー回路の一部を示す。ここで、ｍは奇数とする。
本実施の形態の半導体メモリ装置のセルは、図９に示す半導体メモリ装置のセルと同様に選択トランジスタＳＴｒと読み出しトランジスタＲＴｒと複数のメモリセルとサブビット線ＳＢＬとを有する。図９に示す半導体メモリ装置のセルとの違いは、読み出しトランジスタＲＴｒのソースが、偶数列奇数列とも同じ電源供給線（すなわち、第１電源供給線ＸＬ１＿ｎ）に接続されることである。
また、ドライバー回路は、少なくとも第１の列トランジスタＣＴｒ１＿ｍおよびＣＴｒ１＿ｍ＋１とフリップフロップ回路ＦＦ＿ｍ／ｍ＋１とを有する。第１の列トランジスタＣＴｒ１＿ｍのゲートおよびＣＴｒ１＿ｍ＋１のゲートはともに第１の列ドライバー線ＲＬ１に接続し、第１の列トランジスタＣＴｒ１＿ｍのドレインおよびＣＴｒ１＿ｍ＋１のドレインは、それぞれ主ビット線ＭＢＬ＿ｍおよび主ビット線ＭＢＬ＿ｍ＋１に接続し、第１の列トランジスタＣＴｒ１＿ｍのソースおよびＣＴｒ１＿ｍ＋１のソースは、ともに＋０．５Ｖに保持されている。すなわち、第１の列ドライバー線ＲＬ１の電位をＨとすれば、主ビット線ＭＢＬ＿ｍおよび主ビット線ＭＢＬ＿ｍ＋１の電位は、いずれも＋０．５Ｖとなる。
フリップフロップ回路ＦＦ＿ｍ／ｍ＋１と主ビット線ＭＢＬ＿ｍおよびＭＢＬ＿ｍ＋１の接続は図９に示す半導体メモリ装置のものと同じである。
図１３には、図１１に示す半導体メモリ装置のセルの主要な層のレイアウト例を示す。なお、図１３の線分Ａ−Ｂの断面は、図６および図７のＡ−Ｂに相当する。したがって、詳細は図６及び図７とそれらに関連する記述を参照すればよい。
図１３（Ａ）は、不純物領域１０３ｄ等やゲート１０４ａ乃至１０４ｃや、それらに接続するように設けられる第１コンタクトプラグ１０６ａ等の配置を示す。図の上下の方向はワード線の方向である。
ゲート１０４ａは選択線ＳＬ＿ｎであり、ゲート１０４ｂは読み出しトランジスタＲＴｒ＿ｎ＿ｍのゲートである。また、ゲート１０４ｃは、隣接するセルの読み出しトランジスタのゲートである。図１３（Ａ）に示すように、ゲート１０４ｂと１０４ｃが、ワード線の方向に重ならないように配置することで、セルとセルの間隔を狭めることができるので高集積化に好ましい。
図１３（Ｂ）は、その上に形成される第１層配線１０８ａ乃至１０８ｆとそれらに接続するように設けられる第２コンタクトプラグ１１０ｄ等の配置を示す。第１層配線１０８ｃは読み出しトランジスタのソースに電位を供給する第１電源供給線ＸＬ１＿ｎである。また、第１層配線１０８ｅはサブビット線ＳＢＬ＿ｎ＿ｍの一部で、隣接するセルの読み出しトランジスタのゲートと接続し、第１層配線１０８ｄは隣接するセルのサブビット線の一部で、読み出しトランジスタＲＴｒ＿ｎ＿ｍのゲートと接続する。
図１３（Ｃ）は、第２層配線１１２ａ乃至１１２ｇの配置を示す。このうち第２層配線１１２ｃと１１２ｅはメモリセルの容量素子の対向電極として機能する。図１３（Ｄ）は酸化物半導体層１１４ａおよび１１４ｂの配置を示す。図１３（Ｅ）はワード線１１６ａ乃至１１６ｄと、第３コンタクトプラグ１１８ａ等の配置を示す。
このような構成の半導体メモリ装置の読み出し方法について図１２を用いて説明する。ここでは、第ｎ行第ｍ列のセルのワード線ＷＬ＿ｎ＿１に接続するトランジスタを有するメモリセルにデータ”１”が記録されていたとする。また、各メモリセルの容量素子の容量はサブビット線ＳＢＬの寄生容量および読み出しトランジスタＲＴｒの容量（ゲート容量と寄生容量を含む）の和の１／４であるとする。
さらに、読み出しトランジスタＲＴｒをＮチャネル型とし、そのしきい値を＋０．５Ｖとし、ゲートの電位が＋０．５Ｖのときは＋０．４Ｖのときの１０倍の電流がソースドレイン間に流れ（すなわち、ソースドレイン間の抵抗が１／１０である）、ゲートの電位が＋０．６Ｖのときは＋０．５Ｖのときの１０倍の電流がソースドレイン間に流れるものとする。
まず、図１２の期間Ｔ１に示すように、第１の列ドライバー線ＲＬ１と選択線ＳＬ＿ｎの電位をＨとし、第１の列トランジスタＣＴｒ１＿ｍおよびＣＴｒ１＿ｍ＋１、選択トランジスタＳＴｒ＿ｎ＿ｍおよびＳＴｒ＿ｎ＿ｍ＋１をオンとする。
その結果、主ビット線ＭＢＬ＿ｍおよびＭＢＬ＿ｍ＋１、サブビット線ＳＢＬ＿ｎ＿ｍおよびＳＢＬ＿ｎ＿ｍ＋１の電位は＋０．５Ｖとなる。また、第１電源供給線ＸＬ１＿ｎの電位を＋０．５Ｖとする。これは読み出しトランジスタＲＴｒのソースドレイン間の導通を防止するためである。読み出しトランジスタＲＴｒ＿ｎ＿ｍ、ＲＴｒ＿ｎ＿ｍ＋１のゲート、ソース、ドレインとも電位は＋０．５Ｖであるので、ソースドレイン間に電流は流れない。
なお、フリップフロップ回路ＦＦ＿ｍ／ｍ＋１の電源電位は、高電位の電源電位ＶＨ、低電位の電源電位ＶＬとも＋０．５Ｖとして動作しない状態としておく。その後、第１の列ドライバー線ＲＬ１と選択線ＳＬ＿ｎの電位をＬとし、第１の列トランジスタＣＴｒ１＿ｍおよびＣＴｒ１＿ｍ＋１、選択トランジスタＳＴｒ＿ｎ＿ｍおよびＳＴｒ＿ｎ＿ｍ＋１をオフとする。
次に、図１２の期間Ｔ２に示すように、ワード線ＷＬ＿ｎ＿１の電位をＨとする。また、第１電源供給線ＸＬ１＿ｎの電位を０Ｖとする。第ｎ行第ｍ列のセルには、ワード線ＷＬ＿ｎ＿１と接続するトランジスタを有するメモリセルがあるため、このトランジスタがオンとなり、容量素子に蓄積されていた電荷が放出されてサブビット線ＳＢＬ＿ｎ＿ｍの電位が変動する。ここではサブビット線ＳＢＬ＿ｎ＿ｍの電位は＋０．６Ｖとなる。その後、ワード線ＷＬ＿ｎ＿１の電位をＬとする。
その結果、読み出しトランジスタＲＴｒ＿ｎ＿ｍ＋１の抵抗が低下し、主ビット線ＭＢＬ＿ｍ＋１の電位が０Ｖに向けて急低下する。一方、第ｎ行第（ｍ＋１）列のセルには、ワード線ＷＬ＿ｎ＿１と接続するトランジスタを有するメモリセルがないためサブビット線ＳＢＬ＿ｎ＿ｍ＋１の電位は変動せず、＋０．５Ｖのままである。読み出しトランジスタＲＴｒ＿ｎ＿ｍの抵抗は、読み出しトランジスタＲＴｒ＿ｎ＿ｍ＋１の抵抗の１０倍であるので、主ビット線ＭＢＬ＿ｍの電位の低下は、主ビット線ＭＢＬ＿ｍ＋１に比べると緩慢である。
そして、図１２の期間Ｔ３に示すように、選択線ＳＬ＿ｎの電位をＨとし、フリップフロップ回路ＦＦ＿ｍ／ｍ＋１の高電位電源の電位を＋１Ｖに、低電位電源の電位を０Ｖにする。
フリップフロップ回路ＦＦ＿ｍ／ｍ＋１は、主ビット線ＭＢＬ＿ｍとＭＢＬ＿ｍ＋１の電位差を増幅する。すなわち、主ビット線ＭＢＬ＿ｍの電位より主ビット線ＭＢＬ＿ｍ＋１の電位が高いため、フリップフロップ回路ＦＦ＿ｍ／ｍ＋１は、主ビット線ＭＢＬ＿ｍの電位を＋１Ｖに、主ビット線ＭＢＬ＿ｍ＋１の電位を０Ｖとする。このとき、第１電源供給線ＸＬ１＿ｎの電位が０Ｖであると、読み出しトランジスタＲＴｒのソースドレイン間の導通を防止できる。データを読み出す場合にはこの時点のデータ入出力端子ＤＡＴＡ＿ｍの電位を観測すればよい。
そして、図１２の期間Ｔ４に示すように、フリップフロップ回路ＦＦ＿ｍ／ｍ＋１の高電位の電源電位ＶＨおよび低電位の電源電位ＶＬをともに＋０．５Ｖにするとともに、ワード線ＷＬ＿ｎ＿１の電位をＨとする。この結果、ワード線ＷＬ＿ｎ＿１にトランジスタが接続するメモリセル（この場合は、第ｎ行第ｍ列のセルの中のメモリセル）の容量素子がサブビット線ＳＢＬの電位で充電される。
この場合は、当初書き込まれていたデータと同じデータ”１”が書き込まれるのであるが、データを書き換えるのであれば、データ入出力端子ＤＡＴＡ＿ｍの電位を書き込むデータに応じたものとすればよい。また、その際には、データ入出力端子ＤＡＴＡ＿ｍ＋１の電位を逆位相のものとすると、読み出しトランジスタＲＴｒのソースドレイン間の導通を防止できる。
以上の例では、メモリセルにデータ”１”が記録されていたが、データ”０”が記録されていた場合も同様に読み出し書き込みができる（図１２中の点線を参照）。その際、上記の期間Ｔ２では、サブビット線ＳＢＬ＿ｎ＿ｍの電位は＋０．４Ｖとなり、読み出しトランジスタＲＴｒ＿ｎ＿ｍ＋１の抵抗はデータ”１”の場合の１００倍であるため、主ビット線ＭＢＬ＿ｍ＋１の電位は、当初の＋０．５Ｖからほとんど低下しない。
一方、上記のデータ”１”の場合と同様にサブビット線ＳＢＬ＿ｎ＿ｍ＋１の電位は＋０．５Ｖであり、主ビット線ＭＢＬ＿ｍ＋１の電位は、上記のデータ”１”の場合と同様に低下する。すなわち、主ビット線ＭＢＬ＿ｍの電位の方が主ビット線ＭＢＬ＿ｍ＋１の電位より低い。このため、期間Ｔ３において、フリップフロップ回路ＦＦ＿ｍ／ｍ＋１を作動させると、主ビット線ＭＢＬ＿ｍの電位は０Ｖに、主ビット線ＭＢＬ＿ｍ＋１の電位は＋１Ｖになる。
本実施の形態の半導体メモリ装置は、読み出しトランジスタの導通状態のＲＴｒ＿ｎ＿ｍとＲＴｒ＿ｎ＿ｍ＋１の差を判別して、データの読み出しをおこなうため、図９に示す半導体メモリ装置に比べると安定性が劣る。
例えば、期間Ｔ２の長さを的確に設定する必要がある。短すぎるとデータ”０”を読み出す際に、また、長すぎるとデータ”１”を読み出す際に、主ビット線ＭＢＬ＿ｍとＭＢＬ＿ｍ＋１の間の電位の差が小さくなり、エラーを発生しやすくなる。
また、主ビット線ＭＢＬ＿ｍとＭＢＬ＿ｍ＋１の間の電位の差は、上記の例では０．１Ｖ乃至０．３Ｖ程度であるので、フリップフロップ回路で増幅する際に時間を要する。
しかしながら、ドライバー回路の構造が簡単であり、読み出しトランジスタのソースに接続する配線を一種類（第１電源供給線ＸＬ１）とできるため、集積化が容易である。
１０１ 基板
１０２ 素子分離絶縁物
１０３ａ 不純物領域
１０３ｂ 不純物領域
１０３ｃ 不純物領域
１０３ｄ 不純物領域
１０４ａ ゲート
１０４ｂ ゲート
１０４ｃ ゲート
１０５ 第１層間絶縁物
１０６ａ 第１コンタクトプラグ
１０６ｂ 第１コンタクトプラグ
１０６ｃ 第１コンタクトプラグ
１０６ｄ 第１コンタクトプラグ
１０６ｅ 第１コンタクトプラグ
１０７ 第１埋め込み絶縁物
１０８ａ 第１層配線
１０８ｂ 第１層配線
１０８ｃ 第１層配線
１０８ｄ 第１層配線
１０８ｅ 第１層配線
１０８ｆ 第１層配線
１０９ 第２層間絶縁物
１１０ａ 第２コンタクトプラグ
１１０ｂ 第２コンタクトプラグ
１１０ｃ 第２コンタクトプラグ
１１０ｄ 第２コンタクトプラグ
１１１ 第２埋め込み絶縁物
１１２ａ 第２層配線
１１２ｂ 第２層配線
１１２ｃ 第２層配線
１１２ｄ 第２層配線
１１２ｅ 第２層配線
１１２ｆ 第２層配線
１１２ｇ 第２層配線
１１３ 容量素子用絶縁物
１１４ａ 酸化物半導体層
１１４ｂ 酸化物半導体層
１１５ ゲート絶縁物
１１６ａ ワード線
１１６ｂ ワード線
１１６ｃ ワード線
１１６ｄ ワード線
１１７ 第３層間絶縁物
１１８ａ 第３コンタクトプラグ
１１８ｂ 第３コンタクトプラグ
１１８ｃ 第３コンタクトプラグ
１１８ｄ 第３コンタクトプラグ
１１８ｅ 第３コンタクトプラグ
１１９ 第５層配線
１２０ 第６層配線
ＡＭＰ センスアンプ
ＢＬ ビット線
Ｃｓ 寄生容量
ＣＴｒ１ 第１の列トランジスタ
ＣＴｒ２ 第２の列トランジスタ
ＤＡＴＡ データ入出力端子
ＦＦ フリップフロップ回路
ＭＢＬ 主ビット線
ＭＣ メモリセル
ＲＬ１ 第１の列ドライバー線
ＲＬ２ 第２の列ドライバー線
ＲＴｒ 読み出しトランジスタ
ＳＢＬ サブビット線
ＳＬ 選択線
ＳＴｒ 選択トランジスタ
ＶＨ 高電位の電源電位
ＶＬ 低電位の電源電位
ＶＲＥＦ 参照電位
ＷＬ ワード線
ＸＬ１ 第１電源供給線
ＸＬ２ 第２電源供給線

Claims (4)

  1. 第１の主ビット線と第１のサブビット線との間に電気的に接続される第１の選択トランジスタと、前記第１の主ビット線と第１の電源供給線との間に電気的に接続される第１の読み出しトランジスタと、前記第１のサブビット線と複数の第１の容量素子との間にそれぞれ電気的に接続される複数の第１のトランジスタと、を有する第１のセルと、
    第２の主ビット線と第２のサブビット線との間に電気的に接続される第２の選択トランジスタと、前記第２の主ビット線と前記第１の電源供給線との間に電気的に接続される第２の読み出しトランジスタと、前記第２のサブビット線と複数の第２の容量素子との間にそれぞれ電気的に接続される複数の第２のトランジスタと、を有する第２のセルと、
    を有し、
    前記第１の選択トランジスタのゲート及び前記第２の選択トランジスタのゲートは、選択線と電気的に接続され、
    前記第１の読み出しトランジスタのゲートは、前記第１のサブビット線と電気的に接続され、
    前記第２の読み出しトランジスタのゲートは、前記第２のサブビット線と電気的に接続され、
    前記複数の第１のトランジスタのゲートは、複数のワード線とそれぞれ電気的に接続され、
    前記複数の第２のトランジスタのゲートは、前記複数のワード線とそれぞれ電気的に接続され、
    前記複数の第１の容量素子及び前記複数の第２の容量素子は、１ｆＦ以下の容量を有し、
    前記第１の選択トランジスタのゲート及び前記第１の読み出しトランジスタのゲートに絶縁層が設けられており、
    前記絶縁層の上方に前記複数の第１のトランジスタが設けられており、
    前記複数の第１のトランジスタは、互いに重なっていることを特徴とする半導体装置。
  2. 第１の主ビット線と第１のサブビット線との間に電気的に接続される第１の選択トランジスタと、前記第１の主ビット線と第１の電源供給線との間に電気的に接続される第１の読み出しトランジスタと、前記第１のサブビット線と複数の第１の容量素子との間にそれぞれ電気的に接続される複数の第１のトランジスタと、を有する第１のセルと、
    第２の主ビット線と第２のサブビット線との間に電気的に接続される第２の選択トランジスタと、前記第２の主ビット線と第２の電源供給線又は前記第１の電源供給線との間に電気的に接続される第２の読み出しトランジスタと、前記第２のサブビット線と複数の第２の容量素子との間にそれぞれ電気的に接続される複数の第２のトランジスタと、を有する第２のセルと、
    を有し、
    前記第１の選択トランジスタのゲート及び前記第２の選択トランジスタのゲートは、選択線と電気的に接続され、
    前記第１の読み出しトランジスタのゲートは、前記第２のサブビット線と電気的に接続され、
    前記第２の読み出しトランジスタのゲートは、前記第１のサブビット線と電気的に接続され、
    前記複数の第１のトランジスタのゲートは、複数の第１のワード線とそれぞれ電気的に接続され、
    前記複数の第２のトランジスタのゲートは、複数の第２のワード線とそれぞれ電気的に接続され、
    前記複数の第１の容量素子及び前記複数の第２の容量素子は、１ｆＦ以下の容量を有することを特徴とする半導体装置。
  3. 請求項２において、
    前記第１の選択トランジスタのゲート及び前記第１の読み出しトランジスタのゲートに絶縁層が設けられており、
    前記絶縁層の上方に前記複数の第１のトランジスタが設けられており、
    前記複数の第１のトランジスタは、互いに重なっていることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記複数の第１のトランジスタは、酸化物半導体を用いたトランジスタであることを特徴とする半導体装置。
JP2011219711A 2010-10-05 2011-10-04 半導体装置 Expired - Fee Related JP5933214B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011219711A JP5933214B2 (ja) 2010-10-05 2011-10-04 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010225566 2010-10-05
JP2010225566 2010-10-05
JP2010274168 2010-12-09
JP2010274168 2010-12-09
JP2011219711A JP5933214B2 (ja) 2010-10-05 2011-10-04 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016092286A Division JP6193441B2 (ja) 2010-10-05 2016-05-02 半導体装置

Publications (3)

Publication Number Publication Date
JP2012138160A JP2012138160A (ja) 2012-07-19
JP2012138160A5 JP2012138160A5 (ja) 2014-11-06
JP5933214B2 true JP5933214B2 (ja) 2016-06-08

Family

ID=45889709

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011219711A Expired - Fee Related JP5933214B2 (ja) 2010-10-05 2011-10-04 半導体装置
JP2016092286A Expired - Fee Related JP6193441B2 (ja) 2010-10-05 2016-05-02 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016092286A Expired - Fee Related JP6193441B2 (ja) 2010-10-05 2016-05-02 半導体装置

Country Status (4)

Country Link
US (1) US8553447B2 (ja)
JP (2) JP5933214B2 (ja)
KR (3) KR101881906B1 (ja)
TW (4) TWI620176B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI574259B (zh) 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
TWI572009B (zh) 2011-01-14 2017-02-21 半導體能源研究所股份有限公司 半導體記憶裝置
JP6000560B2 (ja) 2011-02-02 2016-09-28 株式会社半導体エネルギー研究所 半導体メモリ装置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
JP5901927B2 (ja) * 2011-10-06 2016-04-13 株式会社半導体エネルギー研究所 半導体装置
TWI607434B (zh) 2011-10-24 2017-12-01 半導體能源研究所股份有限公司 半導體記憶體裝置及其驅動方法
US9105351B2 (en) 2011-11-09 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including amplifier circuit
TWI503821B (zh) * 2012-07-09 2015-10-11 Faraday Tech Corp 靜態隨機存取記憶裝置及其位元線電壓控制電路
US9887212B2 (en) 2014-03-14 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10692869B2 (en) * 2016-11-17 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN109256157B (zh) * 2017-07-12 2022-04-01 格科微电子（上海）有限公司 多值存储器的实现方法
US10347322B1 (en) * 2018-02-20 2019-07-09 Micron Technology, Inc. Apparatuses having memory strings compared to one another through a sense amplifier
KR20220008837A (ko) * 2019-05-23 2022-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11397790B2 (en) * 2019-06-25 2022-07-26 Sandisk Technologies Llc Vector matrix multiplication with 3D NAND

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6363197A (ja) 1986-09-03 1988-03-19 Toshiba Corp 半導体記憶装置
JP2547615B2 (ja) 1988-06-16 1996-10-23 三菱電機株式会社 読出専用半導体記憶装置および半導体記憶装置
JPH0828476B2 (ja) * 1991-06-07 1996-03-21 富士通株式会社 半導体装置及びその製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6087214A (en) * 1998-04-29 2000-07-11 Vlsi Technology, Inc. Arrangement and method for DRAM cell using shallow trench isolation
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6566698B2 (en) * 2000-05-26 2003-05-20 Sony Corporation Ferroelectric-type nonvolatile semiconductor memory and operation method thereof
JP4670177B2 (ja) * 2000-05-26 2011-04-13 ソニー株式会社 強誘電体型不揮発性半導体メモリ及びその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3963664B2 (ja) * 2001-06-22 2007-08-22 富士雄 舛岡 半導体記憶装置及びその製造方法
US6574148B2 (en) 2001-07-12 2003-06-03 Micron Technology, Inc. Dual bit line driver for memory
JP4706141B2 (ja) * 2001-07-31 2011-06-22 ソニー株式会社 強誘電体型不揮発性半導体メモリ、及び、半導体装置
DE10139725B4 (de) * 2001-08-13 2006-05-18 Infineon Technologies Ag Integrierter dynamischer Speicher sowie Verfahren zum Betrieb eines integrierten dynamischen Speichers
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4069607B2 (ja) * 2001-10-17 2008-04-02 ソニー株式会社 強誘電体型不揮発性半導体メモリ
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003204041A (ja) * 2002-01-09 2003-07-18 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US6839258B2 (en) 2003-05-12 2005-01-04 Micron Technology, Inc. Folded DRAM CAM cell
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7088606B2 (en) * 2004-03-10 2006-08-08 Altera Corporation Dynamic RAM storage techniques
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007042172A (ja) 2005-08-01 2007-02-15 Sony Corp 半導体メモリ装置
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7310257B2 (en) * 2005-11-10 2007-12-18 Micron Technology, Inc. Local digit line architecture and method for memory devices having multi-bit or low capacitance memory cells
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
US7209384B1 (en) * 2005-12-08 2007-04-24 Juhan Kim Planar capacitor memory cell and its applications
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR100871673B1 (ko) * 2006-12-22 2008-12-05 삼성전자주식회사 반도체 메모리 장치의 센스 앰프 회로 및 그 동작 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5508662B2 (ja) * 2007-01-12 2014-06-04 株式会社半導体エネルギー研究所 表示装置
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5594927B2 (ja) * 2007-04-11 2014-09-24 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US20080266925A1 (en) 2007-04-30 2008-10-30 International Business Machines Corporation Array Split Across Three-Dimensional Interconnected Chips
JP2008282459A (ja) * 2007-05-08 2008-11-20 Elpida Memory Inc 半導体記憶装置
KR100891246B1 (ko) * 2007-05-17 2009-04-01 주식회사 하이닉스반도체 반도체 메모리 장치
US7719905B2 (en) * 2007-05-17 2010-05-18 Hynix Semiconductor, Inc. Semiconductor memory device
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7443714B1 (en) * 2007-10-23 2008-10-28 Juhan Kim DRAM including segment read circuit
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US7746680B2 (en) 2007-12-27 2010-06-29 Sandisk 3D, Llc Three dimensional hexagonal matrix memory array
JP5680819B2 (ja) * 2008-08-29 2015-03-04 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． センスアンプ回路及び半導体記憶装置
JP5518313B2 (ja) * 2008-08-29 2014-06-11 ピーエスフォー ルクスコ エスエイアールエル センスアンプ回路及び半導体記憶装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102379037B (zh) * 2009-03-30 2015-08-19 高通股份有限公司 使用顶部后钝化技术和底部结构技术的集成电路芯片
US8619483B2 (en) * 2009-08-27 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuits, systems, and methods for accessing the memory circuits
CN102723364B (zh) 2009-10-21 2015-02-25 株式会社半导体能源研究所 半导体器件
KR101752348B1 (ko) 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011062029A1 (en) 2009-11-18 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
TWI574259B (zh) * 2010-09-29 2017-03-11 半導體能源研究所股份有限公司 半導體記憶體裝置和其驅動方法
JP6000560B2 (ja) * 2011-02-02 2016-09-28 株式会社半導体エネルギー研究所 半導体メモリ装置
JP5901927B2 (ja) * 2011-10-06 2016-04-13 株式会社半導体エネルギー研究所 半導体装置
TWI607434B (zh) * 2011-10-24 2017-12-01 半導體能源研究所股份有限公司 半導體記憶體裝置及其驅動方法
US9105351B2 (en) * 2011-11-09 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including amplifier circuit

Also Published As

Publication number Publication date
TW201832237A (zh) 2018-09-01
KR102109600B1 (ko) 2020-05-12
JP6193441B2 (ja) 2017-09-06
JP2016184452A (ja) 2016-10-20
TW201222547A (en) 2012-06-01
US20120081948A1 (en) 2012-04-05
KR20180085379A (ko) 2018-07-26
US8553447B2 (en) 2013-10-08
TW201926342A (zh) 2019-07-01
JP2012138160A (ja) 2012-07-19
TWI620176B (zh) 2018-04-01
KR20190058429A (ko) 2019-05-29
KR101983655B1 (ko) 2019-05-29
TWI691960B (zh) 2020-04-21
KR101881906B1 (ko) 2018-07-26
KR20120035870A (ko) 2012-04-16
TWI664631B (zh) 2019-07-01
TWI539456B (zh) 2016-06-21
TW201626386A (zh) 2016-07-16

Similar Documents

Publication Publication Date Title
JP6193441B2 (ja) 半導体装置
JP5789465B2 (ja) 半導体メモリ装置
JP6000560B2 (ja) 半導体メモリ装置
JP5651524B2 (ja) 半導体メモリ装置
JP4849817B2 (ja) 半導体記憶装置
KR100843947B1 (ko) 1-트랜지스터형 디램
TWI483387B (zh) Semiconductor device
JP2006260722A (ja) 半導体記憶装置および半導体記憶装置の駆動方法
US7924644B2 (en) Semiconductor memory device including floating body transistor memory cell array and method of operating the same
JP4406413B2 (ja) 半導体記憶装置及びその読み出し方法
TWI817550B (zh) 半導體記憶裝置
JP4339766B2 (ja) 半導体装置
US6990007B2 (en) Semiconductor memory device
JPH04228177A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140916

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160502

R150 Certificate of patent or registration of utility model

Ref document number: 5933214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees