JP5796105B2 - 表示装置及び電子機器 - Google Patents

表示装置及び電子機器 Download PDF

Info

Publication number
JP5796105B2
JP5796105B2 JP2014096662A JP2014096662A JP5796105B2 JP 5796105 B2 JP5796105 B2 JP 5796105B2 JP 2014096662 A JP2014096662 A JP 2014096662A JP 2014096662 A JP2014096662 A JP 2014096662A JP 5796105 B2 JP5796105 B2 JP 5796105B2
Authority
JP
Japan
Prior art keywords
transistor
wiring
emitting element
electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014096662A
Other languages
English (en)
Other versions
JP2014178703A (ja
Inventor
木村　肇
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014096662A priority Critical patent/JP5796105B2/ja
Publication of JP2014178703A publication Critical patent/JP2014178703A/ja
Application granted granted Critical
Publication of JP5796105B2 publication Critical patent/JP5796105B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、自発光素子を有する表示装置における欠陥画素の修正方法に関する。特に、
ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を有するアクティブマトリクス
型の表示装置における欠陥画素の修正方法に関する。また、欠陥画素が形成された場合に
簡便に修正対応することができる構造を有する表示装置に関する。
近年、ＥＬ素子を代表とする発光素子を含む発光装置の開発が進められ、自発光型ゆえ
の高画質、広視野角、薄型、軽量等の利点を活かして、幅広い利用が期待されている。こ
のような自発光型の表示装置に用いられる発光素子としては、有機発光ダイオード（「Ｏ
ＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）」、「有機ＥＬ
素子」などとも言う）、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃ
ｅｎｃｅ：ＥＬ）素子などが注目を集めており、ＥＬディスプレイなどに用いられるよう
になってきている。ＯＬＥＤなどの発光素子は自発光型であるため、液晶ディスプレイに
比べて画素の視認性が高く、バックライトが不要で応答速度が速い等の利点がある。また
、発光素子の輝度は、当該発光素子を流れる電流値によって制御される。
ＥＬ素子は、陰極と陽極との間に電界発光層（有機化合物を含む層）を有している。電
界発光層（有機化合物を含む層）は、単数の層（発光層のみ）で構成しても良いし、複数
の層を積層させて構成しても良い。複数の層で構成する場合、半導体素子側（画素電極側
）から見て、（１）陽極、ホール（正孔）注入層、ホール輸送層、発光層、電子輸送層、
陰極、（２）陽極、ホール注入層、発光層、電子輸送層、陰極、（３）陽極、ホール注入
層、ホール輸送層、発光層、電子輸送層、電子注入層、陰極、（４）陽極、ホール注入層
、ホール輸送層、発光層、ホールブロッキング層、電子輸送層、陰極、（５）陽極、ホー
ル注入層、ホール輸送層、発光層、ホールブロッキング層、電子輸送層、電子注入層、陰
極、等の素子構造とすればよい。これは、所謂順積みと呼ばれる構造で、画素電極は、陽
極として機能する。一方、半導体素子側（画素電極側）から見て、陰極が先に来る場合に
は、逆積みと呼ばれ、画素電極は陰極として機能する。
また、電界発光層に求められる性質としては、発光すること、電流を流すことの２点が
挙げられる。電流は、膜厚の３乗に反比例して流れなくなる特性を示すため、電界発光層
の膜厚は非常に薄いことが要求される（例えば、特許文献１参照）。
国際公開第０４／０４３９３７号パンフレット
しかしながら、電界発光層の膜厚を極端に薄くすると、以下の問題が発生する。すなわ
ち、電界発光層の膜厚が薄いことにより、陽極−陰極間が非常にショートしやすくなる（
以下、本明細書において、「両極間ショート」と呼ぶ。）。また、その他に、電極の多層
の凹凸が原因の場合もあるし、小さなゴミが原因の場合もある。また、ＥＬ素子に接続さ
れたトランジスタの動作不良により、本来ＥＬ素子に電荷を供給しない期間においてもＥ
Ｌ素子に電荷を供給していまいＥＬ素子が発光してしまうことがある。また、その逆に、
ＥＬ素子に接続されたトランジスタの動作不良により、ＥＬ素子に電荷を供給することが
できず、常にＥＬ素子が発光しなくなってしまうこともある。このように、ＥＬ素子の電
界発光層に過剰の電流が流れてしまったり、本来光るべきではないところでＥＬ素子が光
ってしまうことがあり、表示装置の品位を著しく損なっている。なお、本明細書において
は、発光素子が設けられている複数の画素のうち、発光素子の両極間ショート、配線間の
ショート、発光素子の電極と配線間のショート、または発光素子に接続されたトランジス
タの動作不良により、常に発光または非発光の状態となっていたり、発光素子を正常に制
御することができないような状態の画素を欠陥画素と呼ぶ。
また、欠陥画素があると、ショートにより電圧降下して各画素に電位を与えるべく接続
されている電源線から他の画素に十分な電位を与えることが困難になることがある。すな
わち、常時発光素子があると、その画素だけでなく他の画素の発光素子にも影響を及ぼす
ことになる。
ここで、昨今表示装置の市場を賑わしている液晶表示装置の場合について考える。液晶
表示装置の場合、液晶素子は、キャパシタとして動作し、電圧を加えると、その電圧をそ
のまま保持し、加えられた電圧によって生じる電界によって、液晶分子が制御される。つ
まり、液晶素子に電流が流れ続けることはない。したがって、仮に、ある画素の画素電極
が別の配線とショートしたとしても、電流が流れ続けるわけではないので、別の画素に影
響を与えてしまうことはない。
また、液晶素子の場合、電流が流れ続けるわけではないので、消費電力が大きくなって
しまうこともない。また、通常、１画素に１つのトランジスタが配置されているだけであ
るため、修復の対象は、１つのトランジスタと１つの画素電極のみを考えればよい。
一方、ＥＬ素子は、電流駆動型のデバイスであり、発光している間、電源線から電流が
流れ続ける。このような性質を有するＥＬ素子が設けられた画素に欠陥が生じると、他の
正常な画素にまで悪影響を与えたり、消費電力が多くなってしまったりする。また、画素
には最低２つのトランジスタが配置されており、信号を保持する部分や電流量を制御する
部分など複雑な回路構成をしているため、どの部分をどのようにすればよいかは自明では
ない。
このような問題は、電源線を必要としたり、電流が流れ続けたりするという、エレクト
ロルミネッセンス表示装置に特有の問題であって、液晶表示装置にはない問題である。
本発明は、発光素子の両極間ショート、配線間のショート、発光素子の電極と配線間の
ショート、または発光素子に接続されたトランジスタの動作不良などにより、欠陥画素、
特に常時発光していたり、正常に制御することができず発光素子が発光してしまうような
状態の画素における欠陥を修正し、画像の品位が損なわれることのない表示装置を提供す
ることを目的とする。また、欠陥画素が形成された場合に容易に修正することができる構
造を有する表示装置を提供することを目的とする。
欠陥画素、特に常時発光していたり、正常に制御することができず発光素子が発光して
しまうような状態の画素において、前記発光素子の一方の電極に、電位が常に与えられな
いようにする。例えば、発光素子の一方の電極をフローティング状態となるようにする。
本明細書で開示する発明の構成は、発光素子の一方の電極に電位を与える配線（電源線
）と前記発光素子の一方の電極との間において、少なくとも１箇所配線をカット（切断）
することを特徴とする。つまり、物理的に配線の接続を切断し、電流が流れなくなるよう
にする。
また、上記発明の構成において、レーザー光を照射することにより、配線をカットする
ことを特徴とする。その結果、電源線から発光素子を通って電流が流れる経路を遮断する
ことができるため、発光素子が発光すること（輝点の発生）を防止することができる。
また、本明細書で開示する別の発明の構成は、発光素子と、当該発光素子に電位を与え
る電源線との間において、前記発光素子に接続されたトランジスタが常時オフになるよう
にする。例えば、ノーマリーオフのトランジスタ（エンハンスメント型のトランジスタ）
において、ゲートとソースが同電位になるようにする。つまり、電気的に配線の接続を切
断し、表示期間中にはＥＬ素子に電流が流れなくなるようにする。
また、本明細書で開示する別の発明の構成は、発光素子と、当該発光素子に電位を与え
る電源線との間に設けられた配線において、前記配線の一部の幅が狭くなっていることを
特徴とする。なお、本明細書において、「配線の幅」と単に記載するとき、当該配線を流
れる電流の向きに対して垂直の方向をさすものとする。また、本明細書において「電源線
の幅」または「電極の幅」と記載するときも同様に、電源線（または電極）を流れる電流
の向きに対して垂直の方向をさすものとする。
また、上記発明の構成において、前記狭くなっている配線の一部の幅は、３μｍ以下で
あることを特徴とする。
また、本明細書で開示する別の発明の構成は、
電極及び電界発光層を有する発光素子が設けられた画素を複数有し、前記複数の画素の
うち少なくとも一つ以上の画素が欠陥画素である表示装置の欠陥修正方法であって、
前記欠陥画素に設けられた発光素子の電極に接続された配線を切断することを特徴とす
る。
また、本明細書で開示する別の発明の構成は、
電極及び電界発光層を有する発光素子と、トランジスタとが設けられた画素を複数有し
、前記複数の画素のうち少なくとも一つ以上の画素が欠陥画素である表示装置の欠陥修正
方法であって、
前記トランジスタのソースまたはドレインのいずれか一方と前記発光素子の電極とが配
線を介して接続されており、
前記欠陥画素に設けられた発光素子の電極に接続された配線を切断することを特徴とす
る。
また、本明細書で開示する別の発明の構成は、
電極及び電界発光層を有する発光素子と、トランジスタとが設けられた画素を複数有し
、前記複数の画素のうち少なくとも一つ以上の画素が欠陥画素である表示装置の欠陥修正
方法であって、
前記欠陥画素に設けられたトランジスタを常時オフにすることを特徴とする。
また、本明細書で開示する別の発明の構成は、
電極及び電界発光層を有する発光素子と、Ｐチャネル型のトランジスタとが設けられた
画素を複数有し、前記複数の画素のうち少なくとも一つ以上の画素が欠陥画素である表示
装置の欠陥修正方法であって、
前記トランジスタにおいて、ソースまたはドレインのいずれか一方が電源線と接続され
、他方が配線を介して前記発光素子の電極と接続され、ゲートが前記電源線よりも高い電
位を有する配線と接続されていることを特徴とする。
また、上記発明の構成において、前記欠陥画素に設けられた発光素子の電極に接続さ
れた配線をレーザー照射により切断することを特徴とする。また、上記発明の構成におい
て、前記トランジスタにより発光素子を駆動することを特徴とする。
また、本明細書で開示する別の発明の構成は、
電極及び電界発光層を有する発光素子と、
前記発光素子の電極に電気的に接続された配線と、
ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、
前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線とを有し
、
前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、
前記電極と前記配線とが電気的に接続される領域の近傍に、前記電極と前記配線とが電
気的に接続される領域に比較して前記電極の幅が細い領域を有することを特徴とする。
また、上記発明の構成において、前記電極の幅が細い領域の幅は３μｍ以下であること
を特徴とする。また、前記電極の幅が細い領域は、当該電極において最も幅が細いことを
特徴とする。また、前記電極の幅が細い領域の幅は、それ以外の領域の幅に比較して半分
以下であることを特徴とする。また、前記電極の幅が細い領域の幅は、信号線駆動回路及
び走査線駆動回路に用いられている配線のうち、最も細い幅を有する配線の幅よりも細い
狭いことを特徴とする。
また、本明細書で開示する別の発明の構成は、
電極及び電界発光層を有する発光素子と、
前記発光素子の電極に電気的に接続された配線と、
ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、
前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線とを有し
、
前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、
前記電極と前記配線とが電気的に接続される領域と、前記配線と前記トランジスタのソ
ースまたはドレインの他方とが電気的に接続される領域との間に、前記配線の幅が細い領
域を有することを特徴とする。
また、上記発明の構成において、前記配線の幅が細い領域の幅は３μｍ以下であること
を特徴とする。また、前記配線の幅が細い領域は、当該配線において最も幅が細いことを
特徴とする。また、前記配線の幅が細い領域の幅は、それ以外の領域の幅に比較して半分
以下であることを特徴とする。また、前記配線の幅が細い領域の幅は、信号線駆動回路及
び走査線駆動回路に用いられている配線のうち、最も細い幅を有する配線の幅よりも細い
ことを特徴とする。
また、本明細書で開示する別の発明の構成は、
電極及び電界発光層を有する発光素子と、
前記発光素子の電極に電気的に接続された配線と、
ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、
前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線と、
ゲート配線とを有し、
前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、
前記活性層は、前記配線、前記ゲート配線、及び前記電源線とそれぞれ一部重なってお
り、
前記活性層のうち、前記配線、前記ゲート配線、及び前記電源線に重ならない領域の幅
が細いことを特徴とする。
また、上記発明の構成において、前記活性層のうち、前記配線、前記ゲート配線、及び
前記電源線に重ならない領域の幅は３μｍ以下であることを特徴とする。また、前記活性
層のうち、前記配線、前記ゲート配線、及び前記電源線に重ならない領域の幅は、それ以
外の領域の幅に比較して半分以下であることを特徴とする。また、前記活性層のうち、前
記配線、前記ゲート配線、及び前記電源線に重ならない領域の幅は、信号線駆動回路及び
走査線駆動回路に用いられている配線のうち、最も細い幅を有する配線の幅よりも細いこ
とを特徴とする。
また、本明細書で開示する別の発明の構成は、
電極及び電界発光層を有する発光素子と、
前記発光素子の電極に電気的に接続された配線と、
ソース、ドレイン、及びチャネル形成領域を含む活性層を有するトランジスタと、
前記トランジスタのソースまたはドレインの一方に電気的に接続された電源線とを有し
、
前記配線は、前記トランジスタのソースまたはドレインの他方に電気的に接続され、
前記トランジスタのソースまたはドレインの一方と前記電源線とが電気的に接続される
領域の近傍に、前記トランジスタのソースまたはドレインの一方と前記電源線とが電気的
に接続される領域に比較して前記電源線の幅が細い領域を有することを特徴とする。
また、上記発明の構成において、前記電源線の幅が細い領域の幅は３μｍ以下であるこ
とを特徴とする。また、前記電源線の幅が細い領域は、当該電源線において最も幅が細い
ことを特徴とする。また、前記電源線の幅が細い領域の幅は、それ以外の領域の幅に比較
して半分以下であることを特徴とする。また、前記電源線の幅が細い領域の幅は、信号線
駆動回路及び走査線駆動回路に用いられている配線のうち、最も細い幅を有する配線の幅
よりも細い狭いことを特徴とする。
また、上記発明の構成において、前記トランジスタの活性層は、非晶質半導体膜または
結晶性半導体膜であることを特徴とする。また、前記トランジスタはトップゲート型また
はボトムゲート型であることを特徴とする。
本明細書において、発光素子は、有機ＥＬ、無機ＥＬ、有機ＥＬと無機ＥＬとが混合さ
れた素子のいずれでもよい。また、電子放出素子、など、電気磁気的作用によりコントラ
ストが変化する表示媒体を適用することもできる。電子放出素子を用いた表示装置として
はフィールドエミッションディスプレイ（ＦＥＤ）、ＳＥＤ方式平面型ディスプレイ（Ｓ
ＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄ
ｉｓｐｌｙ）などが挙げられる。
また、本明細書において、「接続されている」とは、電気的に接続されている場合も含
むものとする。したがって、間に別の素子やスイッチなどが配置されていてもよい。
また、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよい。例
えば、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トラ
ンジスタ（以下、「ＴＦＴ」と記載する。）、半導体基板やＳＯＩ基板を用いて形成され
るＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、有機半導体や
カーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することがで
きる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、ＳＯ
Ｉ基板、ガラス基板、プラスチック基板などに配置することができる。
また、本明細書中において、「スイッチ」は、電気的なスイッチでもよいし、機械的な
スイッチでもよい。すなわち、電流の流れを制御できるものなら、何でも良い。例えば、
トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよ
い。なお、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイ
ッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、
オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いる
ことが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域が設けられている
ものや、マルチゲート構造のもの等がある。また、スイッチとして動作させるトランジス
タのソース端子の電位が、低電位側電源（Ｖｓｓ、Ｖｇｎｄ、０Ｖなど）に近い状態で動
作する場合はｎチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど
）に近い状態で動作する場合はｐチャネル型を用いることが望ましい。なぜなら、ゲート
・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである
。また、ｎチャネル型とｐチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよ
い。
なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトラ
ンジスタでもよいし、どのような基板上に形成されていてもよい。したがって、画素を駆
動する回路が全てガラス基板上に形成されていてもよいし、プラスチック基板上に形成さ
れていてもよいし、単結晶基板上に形成されていてもよいし、ＳＯＩ基板上に形成されて
いてもよいし、他のどのような基板上に形成されていてもよい。また、画素を駆動する回
路の一部が、第１の基板上に形成されており、画素を駆動する回路の他の一部が、前記第
１の基板とは別の第２の基板上に形成されていてもよい。すなわち、画素を駆動する回路
の全てが同じ基板上に形成されていなくてもよい。例えば、画素配列及びゲート線駆動回
路は、ＴＦＴを用いてガラス基板上に形成し、信号線駆動回路（もしくはその一部）は単
結晶基板上に形成してもよい。さらに、単結晶基板上に形成した前記信号線駆動回路を（
ＩＣチップ）をＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で接続して前記ガラス基板上に配
置してもよいし、ＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリン
ト基板を用いて前記ガラス基板と接続するようにしてもよい。
また、本明細書において「半導体装置」とは、トランジスタやダイオードなどの半導体
素子を有する装置のことをいう。なお、表示装置とは、液晶素子やＥＬ素子などの表示素
子を有する装置のことを言う。なお、液晶表示装置とは、液晶素子を有する表示装置のこ
とをいう。発光装置とは、ＥＬ素子などの発光素子を有する装置のことをいう。
また、本発明は、パッシブマトリックス駆動方式、アクティブマトリックス駆動方式の
いずれの駆動方式を用いた表示装置にも適用することができる。
本発明を適用することにより、簡単なプロセスを追加するのみで欠陥画素を確実に修正
することができ、輝点がなく、画面全体の画質不良が低減された、表示品位に優れた表示
装置が得られる。また、同時に表示装置の作製歩留まりの向上、大幅なコストダウンを図
ることができる。
また、発光素子が設けられている複数の画素のうち、常に発光素子が発光している画素
に対して本発明を適用すると、常時黒の表示となる。したがって、例えば点欠（ドット抜
け）の状態であるという点においては、本発明を適用する場合としない場合においても同
じである。しかしながら、全画素の発光素子を発光させようとしているときに消灯してい
る画素がある状態の方が、全画素の発光素子を消灯させようとしているときに点灯してい
る画素がある状態に比べて、画素の欠陥が目立ちにくい。したがって、本発明により、表
示品位に優れ、かつ消費電力の点でも格段に優れた表示装置を提供することができる。ま
た、正常な発光素子が設けられた画素に対して不良画素が悪影響を与えることもない。
また、上述のような構成を有する表示装置は、欠陥画素が形成された場合に容易に画素
の欠陥を修正することができる。
本発明の実施の形態１を示す図。 本発明の実施の形態３を示す図。 本発明の実施の形態３を示す図。 本発明の実施の形態５を示す図。 本発明の実施の形態６を示す図。 本発明の実施の形態７を示す図。 本発明の実施の形態８を示す図。 本発明の実施例２を示す図。 本発明の実施の形態６を示す図。 本発明の実施例２を示す図。 本発明の実施の形態１、４を示す図。 本発明の実施の形態１、４を示す図。 本発明の実施の形態１、４を示す図。 本発明の実施の形態１、４を示す図。 本発明の実施の形態１、４を示す図。 本発明の実施の形態５を示す図。 本発明の実施の形態５を示す図。 本発明の実施の形態９を示す図。 本発明の実施の形態６を示す図。 本発明の実施の形態６を示す図。 本発明の実施例１を示す図。 本発明の実施例１を示す図。 本発明の実施例１を示す図。 本発明の実施例１を示す図。 本発明の実施例１を示す図。 本発明の実施例１を示す図。 本発明の実施例１を示す図。 本発明の実施例１を示す図。 本発明の実施例１を示す図。 本発明の実施例１を示す図。 本発明の実施例１を示す図。 本発明の実施例１を示す図。 本発明の実施例１を示す図。 本発明の実施例１を示す図。 本発明の実施の形態９を示す図。 本発明の実施の形態１０を示す図。 本発明の実施の形態１１を示す図。 本発明の実施の形態１２を示す図。 本発明の実施の形態１３を示す図。 本発明の実施の形態１４を示す図。 本発明の実施の形態１５を示す図。 本発明の実施の形態１６を示す図。 本発明の実施の形態１７を示す図。
本発明を実施するための最良の形態を、図面を用いながら説明する。但し、本発明は以
下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳
細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に
示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本
発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面
間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、発光素子の一方の電極に電位を与える電源線と前記発光素子の一方
の電極との間において、少なくとも１箇所配線をカット（切断）する方法について図を用
いながら説明する。
図１１を用いて説明する。各画素には、発光素子１０１、トランジスタ１１０３が設け
られており、トランジスタ１１０３のソースとドレインは、一方が電源線１０５に、もう
一方が発光素子１０１の一方の電極にそれぞれ接続されている。
次に、欠陥画素の修正方法について説明する。電源線１０５がトランジスタ１１０３を
介して発光素子１０１の一方の電極に接続されている場合、電源線１０５とトランジスタ
１１０３のソース、ドレインのいずれか一方とが接続されている間、またはトランジスタ
のソース、ドレインの他方と発光素子１０１の一方の電極とが接続されている間の配線を
カットするようにする。例えば、図１１の楕円形状で示した領域１１０１、１１０２をカ
ットする。なお、カットする箇所は少なくとも１箇所あればよいが、信頼性向上のために
２箇所以上カットするようにしてもよい。
このように、発光素子の両極間ショート、配線間のショート、発光素子の電極と配線間
のショート、または発光素子に接続されたトランジスタの動作不良が生じていても領域１
１０１や領域１１０２をカットすることにより、電源線１０５からトランジスタ１１０３
や発光素子１０１を通って発光素子の他方の電極１０８に電流が流れる経路を遮断するこ
とができるため、発光素子１０１が発光すること（輝点の発生）を防止することができる
。
なお、図１１におけるトランジスタ１１０３は、Ｐチャネル型を示しているが、これに
限定されない。トランジスタ１１０３がＮチャネル型の場合でも、領域１１０１や領域１
１０２をカットすることにより、電源線１０５からトランジスタ１１０３や発光素子１０
１を通って発光素子の他方の電極１０８に電流が流れる経路を遮断することができるため
、発光素子１０１が発光すること（輝点の発生）を防止することができる。また、図１１
においては電源線１０５と発光素子１０１との間にトランジスタ１１０３を有する構成を
示しているが、トランジスタ１１０３の代わりに別の素子を設ける構成としてもよい。ま
た、電源線１０５と発光素子１０１との間にトランジスタ１１０３に加え、当該トランジ
スタ１１０３以外の素子を有する構成としても本発明を実施することが可能である。
次に、図１２を用いて説明する。各画素には、発光素子１０１、第１のトランジスタ１
２０４、第２のトランジスタ１２０５が設けられており、第２のトランジスタ１２０５の
ソースとドレインは、一方が電源線１０５に、他方が第１のトランジスタ１２０４のソー
スとドレインの一方に接続され、第１のトランジスタ１２０４のソースとドレインの他方
が発光素子１０１の一方の電極に接続されている。すなわち、電源線１０５は、互いに直
列に接続された第１のトランジスタ１２０４及び第２のトランジスタ１２０５を介して発
光素子１０１の一方の電極に接続されている。
次に、欠陥画素の修正方法について説明する。電源線１０５と第２のトランジスタ１２
０５のソース、ドレインの一方とが接続されている間、第２のトランジスタ１２０５のソ
ース、ドレインの他方と第１のトランジスタ１２０４のソース、ドレインの一方とが接続
されている間、または第１のトランジスタのソース、ドレインの他方と発光素子１０１の
一方の電極とが接続されている間のどこかで配線をカットする。例えば、電源線１０５と
発光素子１０１の一方の電極との間において、図１２の楕円形状で示した領域１２０１、
１２０２、１２０３を切断する。なお、カットする箇所は少なくとも１箇所あればよいが
、信頼性向上のために２箇所以上カットするようにしてもよい。
このように、発光素子の両極間ショート、配線間のショート、発光素子の電極と配線間
のショート、または発光素子に接続されたトランジスタの動作不良が生じていても領域１
２０１、領域１２０２、領域１２０３をカットすることにより、電源線１０５から第１の
トランジスタ１２０４及び第２のトランジスタ１２０５や発光素子１０１を通って発光素
子の他方の電極１０８に電流が流れる経路を遮断することができるため、発光素子１０１
が発光すること（輝点の発生）を防止することができる。
なお、図１２における第１のトランジスタ１２０４、第２のトランジスタ１２０５は、
それぞれＰチャネル型を示しているが、これに限定されない。第１のトランジスタ１２０
４、第２のトランジスタ１２０５のいずれか一つがＮチャネル型であったり、共にＮチャ
ネル型の場合でも、領域１２０１や領域１２０２、領域１２０３をカットすることにより
、電源線１０５から第１のトランジスタ１２０４及び第２のトランジスタ１２０５や発光
素子１０１を通って発光素子の他方の電極１０８に電流が流れる経路を遮断することがで
きるため、発光素子１０１が発光すること（輝点の発生）を防止することができる。すな
わち、第１のトランジスタ１２０４、第２のトランジスタ１２０５は共にＰチャネル型で
ある場合、共にＮチャネル型である場合、２つのトランジスタのうち一方がＰチャネル型
で他方がＮチャネル型である場合のいずれの場合でもよい。なお、図１２では、トランジ
スタが２つ直列になっているものを示したが、これに限定されない。３個以上のトランジ
スタが接続されていてもよい。その場合も、図１２と同様に配線をカットすればよい。ま
た、電源線１０５と発光素子１０１との間に、第１のトランジスタ１２０４及び第２のト
ランジスタ１２０５以外の素子も有する構成としても本発明を実施することが可能である
。
次に、図１３を用いて説明する。各画素には、発光素子１０１、第１のトランジスタ１
３０４、第２のトランジスタ１３０５が設けられている。また、第１のトランジスタ１３
０４のソースとドレインは、一方が配線１３５１に、もう一方が発光素子１０１の一方の
電極に接続されている。また、第２のトランジスタ１３０５のソースとドレインは、一方
が配線１３５２に、もう一方が発光素子１０１の一方の電極に接続されている。なお、配
線１３５１と配線１３５２は、同じ電源に接続されていてもよいし、互いに異なる電源に
接続されていてもよい。
次に、欠陥画素の修正方法について説明する。配線１３５１と第１のトランジスタ１３
０４のソース、ドレインの一方とが接続されている間、配線１３５２と第２のトランジス
タ１３０５のソース、ドレインの一方とが接続されている間の配線をともにカットする。
または、第１のトランジスタ１３０４のソース、ドレインの他方と第２のトランジスタ１
３０５のソース、ドレインの他方とが接続されている箇所と発光素子１０１の一方の電極
とが接続されている間のどこかで配線をカットする。例えば、図１３の楕円形状で示した
領域１３０１をカットするか、領域１３０２及び領域１３１１のいずれか一方と領域１３
０３及び領域１３１２のいずれか一方とを共にカットする。
このように、発光素子の両極間ショート、配線間のショート、発光素子の電極と配線間
のショート、または発光素子に接続されたトランジスタの動作不良が生じていても領域１
３０１をカットするか、領域１３０２及び領域１３０３を共にカットすることにより、配
線１３５１及び配線１３５２から各トランジスタや発光素子１０１を通って発光素子の他
方の電極１０８に電流が流れる経路を遮断することができるため、発光素子１０１が発光
すること（輝点の発生）を防止することができる。
なお、図１３における第１のトランジスタ１３０４、第２のトランジスタ１３０５は、
それぞれＰチャネル型を示しているが、これに限定されない。第１のトランジスタ１３０
４、第２のトランジスタ１３０５がＮチャネル型の場合でも、領域１３０１をカットする
か、領域１３０２、領域１３０３をカットすることにより、電源線１０５から各トランジ
スタや発光素子１０１を通って発光素子の他方の電極１０８に電流が流れる経路を遮断す
ることができるため、発光素子１０１が発光すること（輝点の発生）を防止することがで
きる。すなわち、第１のトランジスタ１３０４、第２のトランジスタ１３０５は共にＰチ
ャネル型である場合、共にＮチャネル型である場合、２つのトランジスタのうち一方がＰ
チャネル型で他方がＮチャネル型である場合のいずれの場合でもよい。なお、図１３では
、トランジスタが２つ並列になっているものを示したが、これに限定されない。３個以上
のトランジスタが並列接続されていてもよい。その場合も、図１３と同様に配線をカット
すればよい。
配線１３５１及び配線１３５２は、何と接続されていてもよい。電源線に接続されてい
てもよいし、回路やトランジスタ、容量素子に接続されていてもよい。また、配線１３５
１及び配線１３５２は、各々別のものに接続されていてもよいし、同じものに接続されて
いてもよい。また、配線１３５１及び配線１３５２が同一のものであり、配線１３５１及
び配線１３５２それ自体が電源線として機能する配線でもよい。
第１のトランジスタ１３０４は、一つだけ配置されているが、これに限定されない。例
えば、図１５に示すように、さらに別のトランジスタなどの素子が直列に接続されていて
もよい。また、第２のトランジスタ１３０５も同様に、さらにトランジスタなどの素子が
直列に接続されていてもよい。
次に、図１５を用いて説明する。各画素には、発光素子１０１、第１のトランジスタ１
５０６、第２のトランジスタ１５０７、第３のトランジスタ１５０８が設けられている。
また、第２のトランジスタ１５０７のソースとドレインは、一方が配線１５５１に、他方
が第１のトランジスタ１５０６のソースとドレインの一方に接続されている。また、第３
のトランジスタ１５０８のソースとドレインは、一方が配線１５５２に、他方が発光素子
１０１の一方の電極に接続されている。また、第１のトランジスタ１５０６のソースとド
レインの他方は、発光素子１０１の一方の電極に接続されている。なお、配線１５５１と
配線１５５２は、同じ電源に接続されていてもよいし、互いに異なる電源に接続されてい
てもよい。
次に、欠陥画素の修正方法について説明する。配線１５５１と第２のトランジスタ１５
０７のソース、ドレインの一方とが接続されている箇所から第２のトランジスタ１５０７
のソース、ドレインの一方までの間の配線、第２のトランジスタ１５０７のソース、ドレ
インの他方と第１のトランジスタ１５０６のソース、ドレインの一方とが接続されている
間の配線、第１のトランジスタ１５０６のソース、ドレインの他方と発光素子１０１の一
方の電極が接続されている箇所から第１のトランジスタ１５０６のソース、ドレインの他
方までの間の配線のいずれか一を少なくともカットすることにより、配線１５５１から発
光素子１０１の他方の電極までの電流が流れる経路を遮断することができる。さらに、配
線１５５２と第３のトランジスタ１５０８のソース、ドレインの一方とが接続されている
箇所から第３のトランジスタ１５０８のソース、ドレインの一方までの間の配線、第３の
トランジスタ１５０８のソース、ドレインの他方と発光素子１０１の一方の電極が接続さ
れている箇所から第３のトランジスタ１５０８のソース、ドレインの他方までの間の配線
のいずれか一を少なくともカットすることにより、配線１５５２から発光素子１０１の他
方の電極までの電流が流れる経路を遮断することができる。例えば、配線１５５１及び配
線１５５２と発光素子１０１の一方の電極との間において、図１５の楕円形状で示した領
域１５０１または領域１５１２をカットするか、領域１５０２、領域１５０４、領域１５
１１のいずれか一方と領域１５０３及び領域１５０５のいずれか一方とを共にカットする
。
このように、発光素子の両極間ショート、配線間のショート、発光素子の電極と配線間
のショート、または発光素子に接続されたトランジスタの動作不良が生じていても、領域
１５０１をカットするか、領域１５０２、領域１５０４の一方、及び領域１５０３、領域
１５０５の一方を共にカットすることにより、配線１５５１及び配線１５５２から各トラ
ンジスタや発光素子１０１を通って発光素子の他方の電極１０８に電流が流れる経路を遮
断することができるため、発光素子１０１が発光すること（輝点の発生）を防止すること
ができる。
なお、図１５における第１〜３のトランジスタ１５０６〜１５０８は、それぞれＰチャ
ネル型を示しているが、これに限定されるものでない。すなわち、第１〜３のトランジス
タ１５０６〜１５０８の導電型に依存するものではなく、領域１５０１をカットするか、
領域１５０２、領域１５０４の一方、及び領域１５０３、領域１５０５の一方を共にカッ
トすることにより、配線１５５１及び配線１５５２から各トランジスタや発光素子１０１
を通って発光素子の他方の電極１０８に電流が流れる経路を遮断することができるため、
発光素子１０１が発光すること（輝点の発生）を防止することができる。
次に、図１４を用いて説明する。各画素には、発光素子１０１、第１のトランジスタ１
４０５、第２のトランジスタ１４０６、第３のトランジスタ１４０７が設けられている。
また、第２のトランジスタ１４０６のソースとドレインは、いずれか一方が配線１４５１
に、他方が第１のトランジスタ１４０５のソースとドレインのいずれか一方に接続されて
いる。また、第３のトランジスタ１４０７のソースとドレインは、いずれか一方が配線１
４５２に、他方が第１のトランジスタ１４０５のソースとドレインのいずれか一方に接続
されている。また、第１のトランジスタ１４０５のソースとドレインの他方は、発光素子
１０１の一方の電極に接続されている。なお、配線１４５１と配線１４５２は、同じ電源
に接続されていてもよいし、互いに異なる電源に接続されていてもよい。また、配線１４
５１及び配線１４５２が同一のものであり、配線１４５１及び配線１４５２それ自体が電
源線として機能する配線でもよい。
次に、欠陥画素の修正方法について説明する。発光素子１０１の一方の電極と第１のト
ランジスタ１４０５のソース、ドレインの他方とが接続されている間の配線をカットする
。または、第１のトランジスタ１４０５のソース、ドレインの一方と、第２のトランジス
タ１４０６のソース、ドレインの他方及び第３のトランジスタ１４０７のソース、ドレイ
ンの他方とが接続されている箇所の配線をカットする。または、第２のトランジスタ１４
０６のソース、ドレインの一方と配線１４５１とが接続されている間、第３のトランジス
タ１４０７のソース、ドレインの一方と配線１４５２とが接続されている間の配線をとも
にカットする。例えば、配線１４５１及び配線１４５２と発光素子１０１の一方の電極と
の間において、図１４の楕円形状で示した領域１４０１、領域１４０２または領域１４１
１をカットするか、領域１４０３及び領域１４１２のいずれか一方と領域１４０４及び領
域１４１３のいずれか一方とを共にカットする。
このように、発光素子の両極間ショート、配線間のショート、発光素子の電極と配線間
のショート、または発光素子に接続されたトランジスタの動作不良が生じていても領域１
４０１または領域１４０２をカットするか、領域１４０３及び領域１４０４を共にカット
することにより、配線１４５１及び配線１４５２から各トランジスタや発光素子１０１を
通って発光素子の他方の電極１０８に電流が流れる経路を遮断することができるため、発
光素子１０１が発光すること（輝点の発生）を防止することができる。
なお、図１４における第１〜３のトランジスタ１４０５〜１４０７は、それぞれＰチャ
ネル型を示しているが、これに限定されるものでない。すなわち、第１〜３のトランジス
タ１４０５〜１４０７の導電型に依存するものではなく、領域１４０１または領域１４０
２をカットするか、領域１４０３及び領域１４０４を共にカットすることにより、配線１
４５１及び配線１４５２から各トランジスタや発光素子１０１を通って発光素子の他方の
電極１０８に電流が流れる経路を遮断することができるため、発光素子１０１が発光する
こと（輝点の発生）を防止することができる。なお、配線１４５１と第１のトランジスタ
１４０５との間に、第２のトランジスタ１４０６以外のトランジスタなどの素子がさらに
直列にあってもよいし、配線１４５２と第１のトランジスタ１４０５との間に、第３のト
ランジスタ１４０７以外のトランジスタなどの素子がさらに直列にあってもよい。また、
第２のトランジスタ１４０６、第３のトランジスタ１４０７と並列関係にあるトランジス
タなどの素子がさらにあってもよい。
（実施の形態２）
本実施の形態では、発光素子の一方の電極に電位を与える電源線と前記発光素子の一方
の電極との間において、少なくとも１箇所配線をカット（切断）する方法について説明す
る。
図１に、ＥＬ素子を有する画素がマトリクス状に設けられている画素部における１画素
の構成の一例を示す。
各画素には、発光素子１０１、駆動用のトランジスタ１０２、スイッチング用トランジ
スタ１０３、コンデンサ１０４が設けられている。スイッチング用トランジスタ１０３の
ゲート電極は、ゲート信号線１０７（走査線）に接続され、ソース領域とドレイン領域は
、一方がソース信号線１０６（データ線）に、もう一方が駆動用のトランジスタ１０２の
ゲート電極及びコンデンサ１０４の一方の電極にそれぞれ接続されている。
コンデンサ１０４はスイッチング用トランジスタ１０３が非選択状態（オフ状態）にあ
るとき、駆動用のトランジスタ１０２のゲート電圧（ゲート電極とソース領域間の電位差
）を保持するために設けられている。なお、本実施の形態ではコンデンサ１０４を設ける
構成を示したが、本発明はこの構成に限定されず、コンデンサ１０４を設けない構成にし
てもよい。つまり、駆動用のトランジスタ１０２のゲート容量で代用することが可能であ
る。トランジスタ１０２のゲート容量については、ソース領域、ドレイン領域、ＬＤＤ領
域などとゲート電極とが重なってオーバーラップしているような領域で容量が形成されて
いてもよいし、チャネル形成領域とゲート電極との間で容量が形成されていてもよいし、
それらの組み合わせでもよい。
また、駆動用のトランジスタ１０２のソース領域とドレイン領域は、一方が電源線１０
５に接続され、もう一方は発光素子１０１の一方の電極に接続される。本実施の形態では
、スイッチング用トランジスタ１０３はＰチャネル型であり、電源線１０５の方が発光素
子の他方の電極１０８よりも電位が高いとしているので、電源線１０５に接続されている
のがソースであり、発光素子１０１の一方の電極に接続されているのがドレインである。
電源線１０５はコンデンサ１０４の他方の電極に接続されている。しかし、この構成に
限定されるものではなく、例えば、コンデンサ１０４の他方の電極に専用配線が接続され
ていてもよいし、他の画素のゲート信号線が接続されている構成でもよい。
発光素子１０１は、陽極と陰極との間に設けられた有機化合物を含む層とからなる。陽
極が駆動用のトランジスタ１０２のソース領域またはドレイン領域と接続している場合、
陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用のトランジスタ１０２のソー
ス領域またはドレイン領域と接続している場合、陰極が画素電極、陽極が対向電極となる
。なお、本実施の形態では、画素電極を陽極として説明する。
なお、有機化合物を含む層は、蒸着マスクを用いた蒸着法、またはインクジェット法に
よって形成される。有機化合物を含む層には、元素周期律第４族金属錯体をその一部に用
いることとする。また、その他、組み合わせて用いることのできる材料としては、低分子
系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用いる材料
としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、有機化合物から
なる膜の一部に無機化合物を用いる構成であってもよい。さらに、一重項材料だけでなく
公知の三重項材料を用いることも可能である。
発光素子１０１の発光素子の他方の電極１０８（対向電極（陰極））には低電源電位（
ＶＳＳ）が与えられている。また電源線は高電源電位（ＶＤＤ）が与えられている。ここ
で、本明細書においては、高電源電位（ＶＤＤ）は低電源電位（ＶＳＳ）よりも相対的に
高い電位を有しているものとする。また、高電源電位と低電源電位は、外付けのＩＣ等に
より表示装置に設けられた電源によって与えられる。
次に、欠陥画素の修正方法について説明する。
電源線１０５と発光素子１０１の陽極との間において、少なくとも１箇所配線をカット
（切断）する。例えば、図１の楕円形状で示した箇所１２１、１２２の少なくともいずれ
か一方（配線部）を切断する。例えば、駆動用のトランジスタ１０２の有する活性層を、
チャネル幅方向に切断する。したがって、発光素子の両極間ショート、配線間のショート
、発光素子の電極と配線間のショート、または発光素子に接続されたトランジスタの動作
不良が生じていても、このように領域１２１や領域１２２をカットすることにより、電源
線１０５から駆動用のトランジスタ１０２や発光素子１０１を通って発光素子の他方の電
極１０８（陰極）に電流が流れる経路を遮断することができるため、発光素子１０１が発
光すること（輝点の発生）を防止することができる。
配線または活性層の切断方法については、公知の方法を用いればよい。例えば、任意の
波長のレーザー光を、配線または活性層上の層間絶縁膜に照射して除去する。次に、任意
の波長のレーザー光を露出された配線または活性層に照射して切断する。なお、レーザー
の種類や、周波数、ビームプロファイル、エネルギー密度（またはパワー密度、）、パル
ス幅といったレーザーの照射条件についても特に限定されるものではない。また、レーザ
ー光の発振方式は、パルス発振方式でもよいし、連続発振方式でもよい。また、レーザー
光は、発光素子が設けられている側（基板上面側）から照射してもよいし、その逆側（基
板下面側）から照射してもよい。ただし、レーザー光を上面側から照射するときは、発光
素子の他方の電極１０８（陰極）を透過させる必要があるので、下面側から照射すること
が望ましい。
本実施の形態では紫外（ＵＶ）レーザーを用いるが、本発明に用いるレーザーの種類に
制約はない。レーザーは、レーザー媒質、励起源、共振器により構成されている。レーザ
ーは、媒質により分類すると、気体レーザー、液体レーザー、固体レーザーがあり、発振
の特徴により分類すると、自由電子レーザー、半導体レーザー、Ｘ線レーザーがあるが、
本発明では、いずれのレーザーを用いてもよい。なお、好ましくは、気体レーザー又は固
体レーザーを用いるとよく、さらに好ましくは固体レーザーを用いるとよい。
気体レーザーは、ヘリウムネオンレーザー、炭酸ガスレーザー、エキシマレーザー、ア
ルゴンイオンレーザーがある。エキシマレーザーは、希ガスエキシマレーザー、希ガスハ
ライドエキシマレーザーがある。希ガスエキシマレーザーは、アルゴン、クリプトン、キ
セノンの３種類の励起分子による発振がある。アルゴンイオンレーザーは、希ガスイオン
レーザー、金属蒸気イオンレーザーがある。
液体レーザーは、無機液体レーザー、有機キレートレーザー、色素レーザーがある。無
機液体レーザーと有機キレートレーザーは、固体レーザーに利用されているネオジムなど
の希土類イオンをレーザー媒質として利用する。
固体レーザーが用いるレーザー媒質は、固体の母体に、レーザー作用をする活性種がド
ープされたものである。固体の母体とは、結晶又はガラスである。結晶とは、ＹＡＧ（イ
ットリウム・アルミニウム・ガーネット結晶）、ＹＬＦ、ＹＶＯ４、ＹＡｌＯ３、サファ
イア、ルビー、アレキサンドライトである。また、レーザー作用をする活性種とは、例え
ば、３価のイオン（Ｃｒ３＋、Ｎｄ３＋、Ｙｂ３＋、Ｔｍ３＋、Ｈｏ３＋、Ｅｒ３＋、Ｔ
ｉ３＋）である。
なお、媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状
に媒質を形成することが可能である。媒質として単結晶を用いる場合、通常、直径数ｍｍ
、長さ数十ｍｍの円柱状のものが用いられているが、媒質としてセラミック（多結晶）を
用いる場合はさらに大きいものを作ることが可能である。また、発光に直接寄与する媒質
中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられ
ないため、濃度を増加させることによるレーザーの出力向上にはある程度限界がある。し
かしながら、媒質としてセラミックを用いると、単結晶と比較して媒質の大きさを著しく
大きくすることができるため大幅な出力向上が期待できる。さらに、媒質としてセラミッ
クを用いると、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。
このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光
路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可
能になる。
また、本実施の形態では、駆動用のトランジスタ１０２をＰチャネル型、スイッチング
用トランジスタ１０３をＮチャネル型としたが、本発明はこの構成に限定されず、それぞ
れＮチャネル型、Ｐチャネル型のどちらでも用いることができる。ただし、本実施の形態
のように、画素電極が発光素子１０１の陽極である場合、駆動用のトランジスタ１０２は
Ｐチャネル型であることが望ましい。また、画素電極が発光素子１０１の陰極である場合
、駆動用のトランジスタ１０２はＮチャネル型を用いると、駆動用のトランジスタ１０２
のソース電位が変化せず、動作させやすいため、好ましい。
また、駆動用のトランジスタ１０２、スイッチング用トランジスタ１０３は、それぞれ
非晶質半導体膜（代表的には、アモルファスシリコン）からなる活性層を有していてもよ
いし、多結晶半導体膜（代表的には、ポリシリコン）からなる活性層を有していてもよい
し、単結晶でもよい。ただし、本実施の形態のように、駆動用のトランジスタ１０２とし
てＰチャネル型を用いるときは、移動度の特性を考慮して多結晶半導体膜からなる活性層
を有していることが望ましい。また、駆動用のトランジスタ１０２としてＮチャネル型を
用いるときは、非晶質半導体膜からなる活性層を有していることが望ましい。
また、駆動用のトランジスタ１０２、スイッチング用トランジスタ１０３は、順スタガ
型でもよいし、逆スタガ型であってもよい。また、トップゲート型でもよいし、ボトムゲ
ート型でもよい。また、チャネル形成領域の上にゲート電極があってもよいし、下にゲー
ト電極があってもよい。
また、駆動用のトランジスタ１０２、スイッチング用トランジスタ１０３は、シングル
ゲート構造でもよいし、マルチゲート構造であってもよい。また、駆動用のトランジスタ
１０２、スイッチング用トランジスタ１０３は、ＬＤＤ構造を有していてもよいし、ＧＯ
ＬＤ構造を有していてもよい。
なお、本実施の形態では、駆動用のトランジスタ１０２と電源線１０５の間に、他のト
ランジスタや素子が配置されていない構成について説明したが、実施の形態１で説明した
図１２〜１５の構造のように、電源線と陽極との間に駆動用のトランジスタ１０２以外の
トランジスタが配置されているような画素構成についても本発明を適用することができる
。すなわち、画素内部に引き込まれた電源線と陽極との間において、電流の経路を断線さ
せることにより、発光素子に電流が流れて発光しないようにしたり、他の画素に所定の電
位を与えることができる。
（実施の形態３）
本実施の形態では、発光素子の一方の電極に電位を与える電源線と前記発光素子の一方
の電極との間において、少なくとも１箇所配線をカット（切断）する別の方法について説
明する。
図２に、表示装置の一例を示す。２０１は画素部、２０２は走査線駆動回路（ゲートド
ライバー）、２０３は信号線駆動回路（ソースドライバー）、を示している。また、走査
線駆動回路２０２は、走査線Ｇ１〜Ｇｎ（ｎ：正の整数）を介して画素部２０１の各行を
順に走査する。信号線駆動回路２０３は、信号線Ｓ１〜Ｓｍ（ｍ：正の整数）を介して画
素部２０１の各列にデータ信号を伝達する。各画素の発光素子の一方の電極に電位を与え
るための電源線Ｖ１〜Ｖｎは、各画素毎に上下の両方向から電位を与えることができるよ
うな構造になっている。なお、図２には、画素構成の一例を示しているが、本発明はこの
画素構成に限定されるものではなく、他の実施の形態で説明するような構成を有する画素
でも勿論構わない。
次に、欠陥画素の修復方法について図３を用いながら説明する。なお、図３は、画素の
構成に関して図１と全く同じであるので、ここでは接続関係などについての説明を省略す
る。
欠陥画素に電源線から電位が与えられないようにするために、画素に電位を与える経路
（図３における１３１、１３２の少なくともいずれか一と１３３）を２ヵ所（または３箇
所）切断する。
なお、欠陥画素を修正した後は、当該画素が設けられた画素の行よりも下の行には、下
から電源線を介して電位を与え、当該画素が設けられた画素の行よりも上の行には、上か
ら電源線を介して電位を与えることが可能であり、その他の画素についても正常に動作さ
せることができる。
本実施の形態においては、図２のような画素構成の場合について説明したが、本発明は
画素内部の構成には依存せず、あらゆる画素構成に対して本発明を適用することができる
。すなわち、各画素に対して電源線１０５を介して上下の両方向から電位を与えることが
できるような構造を有してさえいれば、あらゆる画素構成に対して本発明を適用すること
ができる。
（実施の形態４）
本実施の形態では、発光素子と、当該発光素子に電位を与える電源線との間において、
前記発光素子に接続されたトランジスタが常時オフになるようにする方法について説明す
る。
発光素子に接続されているトランジスタを常時オフにする方法として、トランジスタの
ゲート・ソース間電圧Ｖｇｓを制御して、Ｎチャネル型のときはＶｇｓ＜Ｖｔｈ、Ｐチャ
ネル型のときはＶｇｓ＞Ｖｔｈとなるようにする。例えば、Ｎチャネル型で、Ｖｔｈ＞０
、Ｐチャネル型で、Ｖｔｈ＜０のときは、トランジスタのゲートとソースとを同電位にす
る。
まず、図１１に示すような発光素子１０１と電源線１０５との接続関係の場合について
説明する。１１０３は、Ｐチャネル型トランジスタを示している。
発光素子に接続されているＰチャネル型トランジスタ１１０３を常時オフにする方法と
して、Ｐチャネル型トランジスタ１１０３のゲート・ソース間電圧Ｖｇｓを制御して、Ｖ
ｇｓ＞Ｖｔｈとなるようにする。例えば、Ｖｔｈ＜０のときは、トランジスタのゲートと
ソースとを同電位にする。
したがって、電源線に接続されている発光素子の一方の電極が陽極の場合、電源線に接
続されている側がソースであり、陽極に接続されている側がドレインとなるため、電源線
１０５とＰチャネル型トランジスタ１１０３のゲート配線とを短絡（ショート）させるこ
とにより、Ｐチャネル型トランジスタ１１０３のゲートとソースを同電位とすることがで
きる。この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光し
ないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、Ｐチャ
ネル型トランジスタ１１０３のゲートに、ソースよりも高い電位を与えるようにしてもよ
い。すなわち、Ｐチャネル型トランジスタ１１０３のゲート配線と、高電位電源に接続さ
れた電源線１０５の電位よりも高い電位を与える配線とを短絡させるようにしてもよい。
また、電源線に接続されている発光素子の一方の電極が陰極の場合、電源線に接続され
ている側がドレインであり、陰極に接続されている側がソースとなるため、発光素子の陰
極とＰチャネル型トランジスタ１１０３のゲート配線とを短絡（ショート）させることに
より、Ｐチャネル型トランジスタ１１０３のゲートとソースを同電位とすることができる
。この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しない
ようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、Ｐチャ
ネル型トランジスタ１１０３のゲートに、ソースよりも高い電位を与えるようにしてもよ
い。すなわち、Ｐチャネル型トランジスタ１１０３のゲート配線と、高電位電源に接続さ
れた発光素子の陽極の電位よりも高い電位を与える配線とを短絡させるようにしてもよい
。
なお、図１１を用いて、トランジスタ１１０３がＰチャネル型のときについて説明した
が、トランジスタ１１０３がＮチャネル型のときにも本発明は適用することができる。以
下、具体的に説明する。
電源線に接続されている発光素子の一方の電極が陽極の場合、発光素子の一方の電極に
接続されている側がソースであり、電源線に接続されている側がドレインとなるため、発
光素子の一方の電極とＮチャネル型のトランジスタ１１０３のゲート配線とを短絡（ショ
ート）させることにより、Ｎチャネル型のトランジスタ１１０３のゲートとソースを同電
位とすることができる。この結果、発光素子１０１の両端がショートしても発光素子に電
流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、Ｎチャ
ネル型のトランジスタ１１０３のゲートに、ソースよりも低い電位を与えるようにしても
よい。すなわち、Ｎチャネル型のトランジスタ１１０３のゲート配線と、発光素子の陽極
の電位よりも低い電位を与える配線とを短絡させるようにしてもよい。
また、電源線に接続されている発光素子の一方の電極が陰極の場合、陰極に接続されて
いる側がドレインであり、電源線に接続されている側がソースとなるため、電源線１０５
とＮチャネル型のトランジスタ１１０３のゲート配線とを短絡（ショート）させることに
より、Ｎチャネル型のトランジスタ１１０３のゲートとソースを同電位とすることができ
る。この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しな
いようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、Ｎチャ
ネル型のトランジスタ１１０３のゲートに、ソースよりも低い電位を与えるようにしても
よい。すなわち、Ｎチャネル型のトランジスタ１１０３のゲート配線と、低電位電源に接
続された電源線の電位よりも低い電位を与える配線とを短絡させるようにしてもよい。
次に、図１２に示すような発光素子１０１と電源線１０５との接続関係の場合について
説明する。１２０４、１２０５は、共にＰチャネル型トランジスタを示している。Ｐチャ
ネル型トランジスタ１２０４、１２０５は直列接続されているので、少なくとも一つをオ
フにすればよいが、信頼性向上のために両方をオフにしてもよい。
電源線に接続されている発光素子の一方の電極が陽極の場合、電源線に接続されている
側がソースであり、陽極に接続されている側がドレインとなるため、電源線１０５と第１
のＰチャネル型トランジスタ１２０４のゲート配線、または電源線１０５と第２のＰチャ
ネル型トランジスタ１２０５のゲート配線とを短絡（ショート）させることにより、第１
のＰチャネル型トランジスタ１２０４または第２のＰチャネル型トランジスタ１２０５を
オフにすることができる。また、第１のＰチャネル型トランジスタ１２０４のゲートとソ
ースとを短絡（ショート）させることにより、第１のＰチャネル型トランジスタ１２０４
をオフにしてもよい。この結果、発光素子１０１の両端がショートしても発光素子に電流
が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、第１の
Ｐチャネル型トランジスタ１２０４または第２のＰチャネル型トランジスタ１２０５のゲ
ートに、ソースよりも高い電位を与えるようにしてもよい。すなわち、第１のＰチャネル
型トランジスタ１２０４または第２のＰチャネル型トランジスタ１２０５のゲート配線と
、高電位電源に接続された電源線１０５の電位よりも高い電位を与える配線とを短絡させ
るようにしてもよい。
また、電源線に接続されている発光素子の一方の電極が陰極の場合、電源線に接続され
ている側がドレインであり、陰極に接続されている側がソースとなるため、発光素子の陰
極と、第１のＰチャネル型トランジスタ１２０４または第２のＰチャネル型トランジスタ
１２０５のゲート配線とを短絡（ショート）させることにより、第１のＰチャネル型トラ
ンジスタ１２０４または第２のＰチャネル型トランジスタ１２０５をオフにすることがで
きる。また、第２のＰチャネル型トランジスタ１２０５のゲートとソースとを短絡（ショ
ート）させることにより、第２のＰチャネル型トランジスタ１２０５をオフにしてもよい
。
この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないよ
うにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、Ｐチャ
ネル型のトランジスタのゲートに、ソースよりも高い電位を与えるようにしてもよい。す
なわち、第１のＰチャネル型トランジスタ１２０４または第２のＰチャネル型トランジス
タ１２０５のゲート配線と、高電位電源に接続された発光素子の陽極の電位よりも高い電
位を与える配線とを短絡させるようにしてもよい。
なお、図１２を用いて、第１のトランジスタ１２０４及び第２のトランジスタ１２０５
が共にＰチャネル型のときについて説明したが、これに限定されない。第１のトランジス
タ１２０４及び第２のトランジスタ１２０５が共にＮチャネル型でもよいし、いずれか一
方のみがＮチャネル型のときにも本発明は適用することができる。以下、具体的に説明す
る。
第１のトランジスタ１２０４及び第２のトランジスタ１２０５が共にＮチャネル型の場
合について説明する。Ｎチャネル型のトランジスタ１２０４、１２０５は直列接続されて
いるので、少なくとも一つをオフにすればよいが、信頼性向上のために両方をオフにして
もよい。
電源線に接続されている発光素子の一方の電極が陽極の場合、陽極に接続されている側
がソースであり、電源線に接続されている側がドレインとなるため、陽極と第１のＮチャ
ネル型のトランジスタ１２０４のゲート配線、または陽極と第２のＮチャネル型のトラン
ジスタ１２０５のゲート配線とを短絡（ショート）させることにより、第１のＮチャネル
型のトランジスタ１２０４または第２のＮチャネル型のトランジスタ１２０５をオフにす
ることができる。また、第２のＮチャネル型のトランジスタ１２０５のゲートとソースと
を短絡（ショート）させることにより、第２のＮチャネル型のトランジスタ１２０５をオ
フにしてもよい。この結果、発光素子１０１の両端がショートしても発光素子に電流が流
れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、第１の
Ｎチャネル型のトランジスタ１２０４または第２のＮチャネル型のトランジスタ１２０５
のゲートに、ソースよりも低い電位を与えるようにしてもよい。すなわち、第１のＮチャ
ネル型のトランジスタ１２０４または第２のＮチャネル型のトランジスタ１２０５のゲー
ト配線と、陽極の電位よりも低い電位を与える配線とを短絡させるようにしてもよい。
また、電源線に接続されている発光素子の一方の電極が陰極の場合、陰極に接続されて
いる側がドレインであり、電源線に接続されている側がソースとなるため、電源線と、第
１のＮチャネル型のトランジスタ１２０４または第２のＮチャネル型のトランジスタ１２
０５のゲート配線とを短絡（ショート）させることにより、第１のＮチャネル型のトラン
ジスタ１２０４または第２のＮチャネル型のトランジスタ１２０５をオフにすることがで
きる。また、第１のＮチャネル型のトランジスタ１２０５のゲートとソースとを短絡（シ
ョート）させることにより、第１のＮチャネル型のトランジスタ１２０５をオフにしても
よい。この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光し
ないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、Ｎチャ
ネル型のトランジスタのゲートに、ソースよりも低い電位を与えるようにしてもよい。す
なわち、第１のＮチャネル型のトランジスタ１２０４または第２のＮチャネル型のトラン
ジスタ１２０５のゲート配線と、低電位電源に接続された電源線よりも低い電位を与える
配線とを短絡させるようにしてもよい。
次に、第１のトランジスタ１２０４及び第２のトランジスタ１２０５のうち、いずれか
一方のみがＮチャネル型のときについて説明する。
上述したように、発光素子に接続されているトランジスタを常時オフにすればよいので
、図１２においては、第１のトランジスタ１２０４及び第２のトランジスタ１２０５の少
なくとも一方を常時オフになるようにすればよい。そして、第１のトランジスタ１２０４
がＰチャネル型、Ｎチャネル型のそれぞれの場合につき、常時オフにさせる方法はすでに
説明したので省略する。同様に、第２のトランジスタ１２０５がＰチャネル型、Ｎチャネ
ル型のそれぞれの場合のつき、常時オフにさせる方法はすでに説明したので省略する。
次に、図１３に示すような発光素子１０１と電源線との接続関係の場合について説明す
る。１３０４、１３０５は、共にＰチャネル型トランジスタを示している。
発光素子の他方の電極１０８よりも配線１３５１、配線１３５２の方が電位が高く、電
源線に接続されている発光素子の一方の電極が陽極の場合、電源線に接続されている側が
ソースであり、陽極に接続されている側がドレインとなるため、配線１３５１と第１のＰ
チャネル型トランジスタ１３０４のゲート配線、及び配線１３５２と第２のＰチャネル型
トランジスタ１３０５のゲート配線とを短絡（ショート）させることにより、第１のＰチ
ャネル型トランジスタ１３０４のゲートとソース、及び第２のＰチャネル型トランジスタ
１３０５のゲートとソースを同電位とすることができる。この結果、発光素子１０１の両
端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定の電位
を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、第１の
Ｐチャネル型トランジスタ１３０４及び第２のＰチャネル型トランジスタ１３０５のゲー
トに、ソースよりも高い電位を与えるようにしてもよい。すなわち、第１のＰチャネル型
トランジスタ１３０４のゲート配線と、高電位電源に接続された配線１３５１の電位より
も高い電位を与える配線とを短絡させ、且つ、第２のＰチャネル型トランジスタ１３０５
のゲート配線と、高電位電源に接続された配線１３５２の電位よりも高い電位を与える配
線とを短絡させるようにしてもよい。
また、電源線に接続されている発光素子の一方の電極が陰極の場合、電源線に接続され
ている側がドレインとなり、陰極に接続されている側がソースとなるため、発光素子の陰
極と、第１のＰチャネル型トランジスタ１３０４及び第２のＰチャネル型トランジスタ１
３０５のゲート配線とを短絡（ショート）させることにより、第１及び第２のＰチャネル
型トランジスタのゲートとソースを同電位とすることができる。この結果、発光素子１０
１の両端がショートしても発光素子に電流が流れて発光しないようにし、他の画素に所定
の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、第１の
Ｐチャネル型トランジスタ１３０４及び第２のＰチャネル型トランジスタ１３０５のゲー
トに、ソースよりも高い電位をそれぞれ与えるようにしてもよい。すなわち、第１のＰチ
ャネル型トランジスタ１３０４及び第２のＰチャネル型トランジスタ１３０５のゲート配
線と、高電位電源に接続された発光素子の陽極の電位よりも高い電位を与える配線とを短
絡させるようにしてもよい。
なお、図１３を用いて、第１のトランジスタ１３０４及び第２のトランジスタ１３０５
が共にＰチャネル型のときについて説明したが、これに限定されない。第１のトランジス
タ１３０４及び第２のトランジスタ１３０５が共にＮチャネル型でもよいし、いずれか一
方のみがＮチャネル型のときにも本発明は適用することができる。
次に、図１４に示すような発光素子１０１と電源線との接続関係の場合について説明す
る。１４０５、１４０６、１４０７は、全てＰチャネル型トランジスタを示している。
発光素子の他方の電極１０８よりも配線１４５１、配線１４５２の方が電位が高く、電
源線に接続されている発光素子の一方の電極が陽極の場合、電源線に接続されている側が
ソースであり、陽極に接続されている側がドレインとなるため、配線１４５１と第２のＰ
チャネル型トランジスタ１４０６のゲート配線、及び配線１４５２と第３のＰチャネル型
トランジスタ１４０７のゲート配線とを短絡（ショート）させることにより、第２のＰチ
ャネル型トランジスタ１４０６のゲートとソース、及び第３のＰチャネル型トランジスタ
１４０７のゲートとソースを同電位とすることができる。また、第１のＰチャネル型トラ
ンジスタ１４０５と第２のＰチャネル型トランジスタ１４０６及び第３のＰチャネル型ト
ランジスタ１４０７とを接続している配線と、第１のＰチャネル型トランジスタ１４０５
のゲート配線とを短絡（ショート）させることにより、第１のＰチャネル型トランジスタ
１４０５のゲートとソースを同電位とすることができる。また、第１のＰチャネル型トラ
ンジスタ１４０５のゲート配線と、配線１４５１または配線１４５２とをショートさせる
ようにしてもよい。この結果、発光素子１０１の両端がショートしても発光素子に電流が
流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、第２の
Ｐチャネル型トランジスタ１４０６及び第３のＰチャネル型トランジスタ１４０７のゲー
トに、ソースよりも高い電位を与えるようにしてもよい。すなわち、第２のＰチャネル型
トランジスタ１４０６のゲート配線と、高電位電源に接続された配線１４５１の電位より
も高い電位を与える配線とを短絡させ、且つ、第３のＰチャネル型トランジスタ１４０７
のゲート配線と、高電位電源に接続された配線１４５２の電位よりも高い電位を与える配
線とを短絡させるようにしてもよい。例えば、配線１４５１よりも配線１４５２の方が電
位が高い場合、第２のＰチャネル型トランジスタ１４０６のゲート配線と配線１４５２と
をショートさせてもよい。また、第１のＰチャネル型トランジスタ１４０５のゲートに、
ソースよりも高い電位を与えるようにしてもよい。
また、電源線に接続されている発光素子の一方の電極が陰極の場合、電源線に接続され
ている側がドレインであり、陰極に接続されている側がソースとなる。このため、発光素
子の陰極と、第１のＰチャネル型トランジスタ１４０５のゲート配線とを短絡（ショート
）させることにより、第１のＰチャネル型トランジスタ１４０５のゲートとソースを同電
位とすることができる。また、第１のＰチャネル型トランジスタ１４０５と第２のＰチャ
ネル型トランジスタ１４０６及び第３のＰチャネル型トランジスタ１４０７とを接続して
いる配線と、第２のＰチャネル型トランジスタ１４０６のゲート配線及び第３のＰチャネ
ル型トランジスタ１４０７のゲート配線を共に短絡（ショート）させることにより、第２
のＰチャネル型トランジスタ１４０６のゲートとソース及び第３のＰチャネル型トランジ
スタ１４０７のゲートとソースを同電位とすることができる。また、第１のＰチャネル型
トランジスタ１４０５のゲートと、配線１４５１または配線１４５２とを短絡（ショート
）させることにより、第１のＰチャネル型トランジスタ１４０５をオフにしてもよい
この結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないよ
うにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、第２の
Ｐチャネル型トランジスタ１４０６及び第３のＰチャネル型トランジスタ１４０７のゲー
トに、ソースよりも高い電位を与えるようにしてもよい。また、第１のＰチャネル型トラ
ンジスタ１４０５のゲートに、ソースよりも高い電位を与えるようにしてもよい。
なお、図１４を用いて、第１〜３のトランジスタ１４０５〜１４０７が全てＰチャネル
型のときについて説明したが、これに限定されない。第１〜３のトランジスタ１４０５〜
１４０７が全てＮチャネル型でもよいし、これらのうち１個または２個のトランジスタが
Ｎチャネル型のときにも本発明は適用することができる。
次に、図１５に示すような発光素子１０１と電源線との接続関係の場合について説明す
る。１５０６、１５０７、１５０８は、全てＰチャネル型トランジスタを示している。
発光素子の他方の電極１０８よりも配線１５５１、配線１５５２の方が電位が高く、電
源線に接続されている発光素子の一方の電極が陽極の場合、電源線に接続されている側が
ソースであり、陽極に接続されている側がドレインとなるため、配線１５５１と第２のＰ
チャネル型トランジスタ１５０７のゲート配線、及び配線１５５２と第３のＰチャネル型
トランジスタ１５０８のゲート配線とを短絡（ショート）させることにより、第２のＰチ
ャネル型トランジスタ１５０７のゲートとソース、及び第３のＰチャネル型トランジスタ
１５０８のゲートとソースを同電位とすることができる。また、第１のＰチャネル型トラ
ンジスタ１５０６と第２のＰチャネル型トランジスタ１５０７とを接続している配線また
は配線１５５１と、第１のＰチャネル型トランジスタ１５０６のゲート配線とを短絡（シ
ョート）させることにより、第１のＰチャネル型トランジスタ１５０６のゲートとソース
を同電位とすることができる。この結果、発光素子１０１の両端がショートしても発光素
子に電流が流れて発光しないようにし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、第１の
Ｐチャネル型トランジスタ１５０６または第２のＰチャネル型トランジスタ１５０７、及
び第３のＰチャネル型トランジスタ１５０８のゲートに、ソースよりも高い電位を与える
ようにしてもよい。すなわち、第１のＰチャネル型トランジスタ１５０６または第２のＰ
チャネル型トランジスタ１５０７のゲート配線と、高電位電源に接続された配線１５５１
の電位よりも高い電位を与える配線とを短絡させ、且つ、第３のＰチャネル型トランジス
タ１５０８のゲート配線と、高電位電源に接続された配線１５５２の電位よりも高い電位
を与える配線とを短絡させるようにしてもよい。
また、電源線に接続されている発光素子の一方の電極が陰極の場合、電源線に接続され
ている側がドレインであり、陰極に接続されている側がソースとなる。このため、発光素
子の陰極と第１のＰチャネル型トランジスタ１５０６のゲート配線とを短絡（ショート）
させるか、第２のＰチャネル型トランジスタ１５０７のゲート配線と、第１のＰチャネル
型トランジスタ１５０６及び第２のＰチャネル型トランジスタ１５０７とを接続している
配線とを短絡（ショート）させることにより、配線１５５１と発光素子１０１の陽極との
間で電流が流れる経路を断つことができる。さらに、発光素子の陰極と第３のＰチャネル
型トランジスタ１５０８のゲート配線とを短絡（ショート）させることにより、
配線１５５２と発光素子１０１の陽極との間で電流が流れる経路を断つことができる。こ
の結果、発光素子１０１の両端がショートしても発光素子に電流が流れて発光しないよう
にし、他の画素に所定の電位を与えることができる。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、第１の
Ｐチャネル型トランジスタ１５０６または第２のＰチャネル型トランジスタ１５０７のゲ
ートに、ソースよりも高い電位を与えるようにし、且つ、第３のＰチャネル型トランジス
タ１５０８のゲートに、ソースよりも高い電位を与えるようにしてもよい。
なお、図１５を用いて、第１〜３のトランジスタ１５０６〜１５０８が全てＰチャネル
型のときについて説明したが、これに限定されない。第１〜３のトランジスタ１５０６〜
１５０８が全てＮチャネル型でもよいし、これらのうち１個または２個のトランジスタが
Ｎチャネル型のときにも本発明は適用することができる。
以上、本実施の形態では、発光素子に接続されたトランジスタを常時オフにするように
する方法について説明したが、発光素子に電位を与える電流の経路が図１３〜１５のよう
に複数有る場合は、実施の形態１、２で述べた方法と本実施の形態で述べた方法を組み合
わせて使用することが可能である。例えば、図１５において、配線１５５１に接続されて
いる電流の経路については領域１５０２または領域１５０４にレーザーを照射して配線を
カットし、配線１５５２に接続されている電流の経路については、第３のトランジスタ１
５０８のゲートとソースの電位を同電位にするようにし、第３のトランジスタ１５０８が
常時オフになるようにすることもできる。
（実施の形態５）
本実施の形態では、発光素子と、当該発光素子に電位を与える電源線との間において、
前記発光素子に接続されたトランジスタが常時オフになるようにする方法について図４を
用いながら説明する。なお、図４は、図１におけるスイッチング用トランジスタ１０３が
Ｐチャネル型に置き換わっていること以外、図１と全く同じであるため、ここでは接続関
係などについての説明を省略する。
実施の形態１で説明したように、駆動用のトランジスタ１０２はＰチャネル型であり、
電源線に接続されている発光素子の一方の電極は陽極である。つまり、電源線に接続され
ている側がソースであり、陽極に接続されている側がドレインとなる。したがって、より
具体的には、電源線１０５と駆動用のトランジスタ１０２のゲート配線とを短絡（ショー
ト）させることにより、駆動用のトランジスタ１０２のゲートとソースを同電位とするこ
とができる。この結果、発光素子１０１の両端がショートしても、発光素子に電流が流れ
て発光しないようにしたり、他の画素に所定の電位を与えることができる。なお、ゲート
とソースとを同電位とする駆動用のトランジスタ１０２は、エンハンスメント型であるこ
とが望ましい。
また、発光素子に接続されているトランジスタを常時オフにする別の例として、Ｐチャ
ネル型の駆動用のトランジスタ１０２のゲートに、ソースよりも高い電位を与えるように
してもよい。すなわち、駆動用のトランジスタ１０２のゲート配線と、高電位電源に接続
された電源線１０５の電位よりも高い電位を与える配線とを短絡させるようにしてもよい
。この方法に関する具体例を説明する。
本実施の形態ではスイッチング用トランジスタ１０３がＰチャネル型であるため、スイ
ッチング用トランジスタ１０３のゲートに接続されているゲート信号線１０７には、通常
スイッチング用トランジスタ１０３をオフにすべくＨｉの信号が与えられている。したが
って、ゲート信号線１０７に通常与えられている電位を、電源線１０５の電位よりも高い
電位に設定し、ゲート信号線１０７と駆動用のトランジスタ１０２のゲート配線とを短絡
させることにより、駆動用のトランジスタ１０２を強制的にオフにさせることができる。
なお、短絡させる方法については、公知の方法を用いればよい。例えば、ゲート信号線
１０７と駆動用のトランジスタ１０２のゲート配線とが絶縁膜を介して上下に重なってい
る箇所に対して任意の波長のレーザー光を照射する。レーザー光の照射により、当該照射
領域における絶縁膜は破壊され、照射領域周辺においてゲート信号線１０７と駆動用のト
ランジスタ１０２のゲート配線とを接続することができる。なお、レーザーの種類や、エ
ネルギー密度、パルス幅といった照射条件についても特に限定されるものではない。また
、レーザー光の発振方式は、パルス発振方式でもよいし、連続発振方式でもよい。また、
レーザー光は、発光素子が設けられている側（基板上面側）から照射してもよいし、その
逆側（基板下面側）から照射してもよい。ただし、レーザー光を上面側から照射するとき
は、陰極１０８を透過させる必要があるので、下面側から照射することが望ましい。
なお、実施の形態１で説明した図１２〜１５のように、電源線と陽極との間に駆動用の
トランジスタ１０２以外のトランジスタが配置されている場合もある。この場合も、本実
施の形態で説明した方法を用い、電源線と陽極との間に接続されたトランジスタの少なく
とも一つが常にオフするようにし、発光素子の一方の電極に電流が流れ込まないようにす
ればよい。
また、本実施の形態では駆動用のトランジスタ１０２がＰチャネル型の場合について説
明したが、本方法は駆動用のトランジスタ１０２がＮチャネル型の場合にも適用すること
が可能である。
また、本実施の形態ではスイッチング用トランジスタ１０３がＰチャネル型の場合につ
いて説明したが、本方法はスイッチング用トランジスタ１０３がＮチャネル型の場合にも
適用することが可能である。
（実施の形態６）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の構成について説明
する。
図１７に、１画素分のレイアウトの一例を示す。また、図１７において波線で示した部
分の拡大図を図５（Ａ）に示す。また、図５（Ｂ）は、図５（Ａ）において、Ａ−Ａ´方
向に切断したときの断面図である。なお、本画素構成の等価回路は、図１に対応している
。
図５（Ａ）、図５（Ｂ）において、５０１は発光素子の一方の電極（陽極）、５０２は
配線、５０３は駆動用のトランジスタ１０２の活性層、５０４は駆動用のトランジスタ１
０２のゲート電極も兼ねるゲート配線、５２１は基板、５２２は下地膜、５２３は駆動用
のトランジスタ１０２のゲート絶縁膜、５２４は層間絶縁膜、５２５は層間絶縁膜を示し
ている。なお、これらを構成する材料は公知のものを用いればよく、具体例を以下に説明
するが、以下に説明する具体例に限定されるものではない。
基板５２１は、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス
基板、石英基板、セラミック基板、プラスチック等の可撓性を有する合成樹脂からなる基
板等を用いることができる。
下地膜５２２は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜のいずれ
か一を用いる単層構造としてもよいし、これらを適宜積層する構造としてもよい。例えば
、下地膜として、基板５２１上に窒化酸化珪素膜、酸化窒化珪素膜を順に積層する構成と
すればよい。この場合、下地膜が透明となり、レーザー光を透過させることが出来る。し
たがって、下地膜上に形成される配線または半導体層のみカットしたり配線間などをショ
ートさせることができる。なお、本明細書中において、酸化窒化珪素とは酸素の組成比が
窒素の組成比より大きい物質のことを指し、窒素を含む酸化珪素ということもできる。ま
た、本明細書中において、窒化酸化珪素とは窒素の組成比が酸素の組成比より大きい物質
のことを指し、酸素を含む窒化珪素ということもできる。
活性層５０３は、非晶質半導体膜、微結晶半導体膜、結晶性半導体膜などを用いること
ができる。また、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲ
ルマニウム（ＳｉＧｅ）を用いるとよい。また、駆動用のトランジスタ１０２の活性層５
０３は、ソース領域、ドレイン領域、及びチャネル形成領域を少なくとも有し、ソース領
域、ドレイン領域には、ｐ型の導電型を付与する不純物が含まれている。また、活性層５
０３はゲート電極にＬＤＤ領域がオーバーラップしている構造や、ゲート電極にＬＤＤ領
域が重ならない構造、またはオフセット構造を有していてもよい。例えば、駆動用のトラ
ンジスタ１０２はＮチャネル型、Ｐチャネル型のいずれの場合でもゲート電極にＬＤＤ領
域がオーバーラップしている構造が好ましい。また、スイッチング用トランジスタ１０３
は、Ｎチャネル型、Ｐチャネル型のいずれの場合でもゲート電極にＬＤＤ領域が重ならな
い構造であることが好ましい。
ゲート絶縁膜５２３は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜の
いずれか一を用いる単層構造としてもよいし、これらを適宜積層する構造としてもよい。
例えば、単層構造とする場合は酸化珪素膜を用い、積層構造とする場合は酸化窒化珪素膜
窒化酸化珪素膜を順に積層する構成とすればよい。
ゲート配線５０４は、Ａｌ、Ｍｏ、Ｔｉ、ＮｄまたはＷ等の金属若しくはその合金、また
はその金属窒化物を使用することができ、これらの金属の単層構造としてもよいし、積層
構造としてもよい。また、導電膜としてポリシリコン膜を用いてもよい。
層間絶縁膜５２４は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜のい
ずれか一を用いる単層構造としてもよいし、これらを適宜積層する構造としてもよい。な
お、ゲート配線５０４としてモリブデン（Ｍｏ）を用いているときは、ゲート配線５０４
に接して層間絶縁膜５２４として窒化珪素膜を用いることが好ましい。
配線５０２、電源線１０５は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ
、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａ、Ｎｄ等の金属若しくはその
合金、またはその金属窒化物を用いて形成する。また、Ｓｉ、Ｇｅなどの半導体材料を用
いることもできる。また、これらの積層構造としてもよい。なお、配線５０２や電源線１
０５として低融点の金属材料を用いることは、配線５０２や電源線１０５を後にレーザー
照射によってカットすることが容易になるため、本発明に最適である。
層間絶縁膜５２５は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化ア
ルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル
酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポ
リベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又
はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうち
Ｓｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素と結合された水素がメチル基やフェニル
基のような有機基によって置換された有機シロキサン系の絶縁性材料を用いることができ
る。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成してもよい。また、
これらの材料からなる層を積層させてもよい。また、図１６に示すように、層間絶縁膜５
２５を設けず、コンタクトホールを介さずに発光素子の一方の電極５０１と配線５０２と
を直接接続する構成としてもよい。
次に、本実施の形態における表示装置の構造について説明する。
電源線１０５は、駆動用のトランジスタ１０２とコンタクトホールを介して接続するた
めに、電源線は各画素（行）ごとに一部突出した形状を有している。また、電源線が一部
突出している領域において、一部の幅が狭くなった形状（図５における領域５１５の部分
）を有している。この場合、領域５１５における電源線１０５の縦幅（Ｙ５５）を３μｍ
以下にすることが好ましい。また、領域５１５における電源線１０５の横幅（Ｘ５５）を
４μｍ以上にすることが好ましい。このようにすることで、レーザーショットの断面（ス
ポット）の形状や大きさとの関係から、欠陥を修復するのに必要な箇所のみカットするこ
とができるため、電源線１０５自体が断線して他の画素に影響を与えることがない。また
、他の配線がショートして他の回路に影響を与えることを防止することもできる。
このような形状の電源線１０５を有することにより、領域５１５にレーザーを照射して
電源線１０５を容易に切断することができる。すなわち、どの画素において欠陥画素が生
じても、他の画素に影響を与えることなく欠陥のみを容易に修正することができる。
また、駆動用のトランジスタ１０２の活性層５０３は、配線５０２やゲート配線５０４
、電源線１０５に覆われていない領域５１３、５１４を有する。この領域５１３、５１４
を、駆動用のトランジスタ１０２のチャネル幅方向に対して平行な方向の長さを小さくす
るようにしておき、領域５１３または領域５１４にレーザーを照射することによって、活
性層５０３を切断するようにしてもよい。この場合、駆動用のトランジスタ１０２のチャ
ネル幅方向に対して平行な方向の長さ（Ｙ５３、Ｙ５４）を３μｍ以下にすることが好ま
しい。また、駆動用のトランジスタ１０２のチャネル長方向に対して平行な方向の長さ（
Ｘ５３、Ｘ５４）を４μｍ以上にすることが好ましい。
また、活性層５０３と発光素子の一方の電極（陽極）５０１とを接続するための配線５
０２において、配線５０２と活性層５０３とが接続されるコンタクトホールと、配線５０
２と発光素子の一方の電極（陽極）５０１とが接続されるコンタクトホールとの間の配線
５０２の一部の幅が狭くなるようにしてもよい。この場合、配線５０２の一部の縦幅（Ｙ
５２）を３μｍ以下にすることが好ましい。また、配線５０２の一部の横幅（Ｘ５２）を
４μｍ以上にすることが好ましい。
このような形状の配線５０２を有することにより、領域５１２にレーザーを照射して配
線５０２を容易に切断することができる。すなわち、どの画素において欠陥画素が生じて
も、他の画素に影響を与えることなく欠陥のみを容易に修正することができる。
また、発光素子の一方の電極（陽極）５０１において、配線５０２と重なっている箇所
に隣接する領域の幅を一部狭くなるようにしてもよい。この場合、発光素子の一方の電極
（陽極）５０１の一部の縦幅（Ｙ５１）を３μｍ以下にすることが好ましい。また、発光
素子の一方の電極（陽極）５０１の一部の横幅（Ｘ５１）を４μｍ以上にすることが好ま
しい。
このような形状の発光素子の一方の電極（陽極）５０１を有することにより、領域５１
１にレーザーを照射して発光素子の一方の電極（陽極）５０１を容易に切断することがで
きる。すなわち、どの画素において欠陥画素が生じても、他の画素に影響を与えることな
く欠陥のみを容易に修正することができる。
また、図５ではゲート電極が半導体活性層に対して上部にある構成（トップゲート型）
を示したが、図９に示すようなゲート電極が半導体活性層に対して下部にある構成の場合
においても、レーザー照射により領域５１１〜５１５の少なくともいずれか一を容易に切
断することができる。
また、アモルファスシリコンを半導体層に用いたボトムゲート構造のトランジスタを用
いた構成の場合においても、本発明は適用することができる。例えば、図１９に示すよう
な逆スタガ型のチャネルエッチ構造のトランジスタ、図２０に示すようなチャネル保護構
造のトランジスタにおいても、レーザー照射により領域５１１〜５１５の少なくともいず
れか一を容易に切断することができる。なお、図２０において、絶縁膜５１６がチャネル
を保護する膜として機能している。
（実施の形態７）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について
説明する。
図６に、１画素のレイアウトの上面図を示す。なお、本画素構成の等価回路は、図１に
対応している。
駆動用のトランジスタ１０２の活性層５０３は、配線５０２や電源線１０５に覆われて
いない領域６１２を有する。この領域６１２を、電源線１０５に対して平行な方向の長さ
を小さくするようにしておき、領域６１２にレーザーを照射することによって、活性層５
０３を切断するようにしてもよい。この場合、電源線１０５に対して平行な方向の長さ（
Ｙ６２）を３μｍ以下にすることが好ましい。また、電源線１０５に対して垂直な方向の
長さ（Ｘ６２）を４μｍ以上にすることが好ましい。このようにすることで、レーザーシ
ョットの断面（スポット）の形状や大きさとの関係から、欠陥を修復するのに必要な箇所
のみカットすることができるため、領域６１２に隣接している電源線１０５自体が断線し
て他の画素に影響を与えることがない。また、他の配線がショートして他の回路に影響を
与えることを防止することもできる。
また、活性層５０３と発光素子の一方の電極（陽極）５０１とを接続するための配線５
０２において、配線５０２と活性層５０３とが接続されるコンタクトホールと、配線５０
２と発光素子の一方の電極（陽極）５０１とが接続されるコンタクトホールとの間の配線
５０２の一部の幅が狭くなるようにしてもよい。この場合、配線５０２の一部の縦幅（Ｙ
６１）を３μｍ以下にすることが好ましい。また、配線５０２の一部の横幅（Ｘ６１）を
４μｍ以上にすることが好ましい。
このような形状の配線５０２を有することにより、領域６１１にレーザーを照射して配
線５０２を容易に切断することができる。すなわち、どの画素において欠陥画素が生じて
も、他の画素に影響を与えることなく欠陥のみを容易に修正することができる。
（実施の形態８）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について
説明する。
図７に、１画素のレイアウトの上面図を示す。なお、本画素構成の等価回路は、図１に
対応しており、駆動用のトランジスタ１０２はＰチャネル型であるものとする。また、駆
動用のトランジスタ１０２は、電源線１０５と接続されている側がソースであり、発光素
子の一方の電極（陽極）５０１に接続されている側がドレインであるものとする。
電源線１０５は、概略直線形状であるが、各画素（行）ごとに対応して、凹部を有して
いる。さらに、この凹部の箇所には、活性層５０３に接続するために一部突出した領域を
有し、且つ、前記突出した領域の一部の幅が狭くなった形状を有している。この場合、領
域７１２における電源線１０５の縦幅（Ｙ７２）を３μｍ以下にすることが好ましい。ま
た、領域７１２における電源線１０５の横幅（Ｘ７２）を４μｍ以上にすることが好まし
い。
このような形状の電源線１０５を有することにより、領域７１２にレーザーを照射して
電源線１０５を容易に切断することができる。すなわち、どの画素において欠陥画素が生
じても、他の画素に影響を与えることなく欠陥のみを容易に修正することができる。なお
、図５に示した構造では、電源線１０５の一部が突出しているためにレイアウト面積が大
きくなり開口率が犠牲になってしまうが、図７に示した構造のように電源線に凸部が設け
られていることにより、開口率を犠牲にせずに配線５０２を容易に切断する構成を得るこ
とができる。
また、ゲート配線５０４は、層間絶縁膜を介して電源線１０５と重なっている。この重
なっている領域の一部、例えば領域７１３に対してレーザーを照射することにより、ゲー
ト配線５０４と電源線１０５とを短絡させてもよい。すなわち、ゲート配線５０４と、電
源線１０５とを短絡させることによって駆動用のトランジスタ１０２のゲートとソースが
同電位になるため、駆動用のトランジスタ１０２はオフになり、発光素子がショートして
も電流が流れず、画素不良の欠陥を容易に修正することができる。
また、駆動用のトランジスタ１０２の活性層５０３は、配線５０２やゲート配線５０４
、電源線１０５に覆われていない領域７２１、７２２を有する。この領域７２１、７２２
を、駆動用のトランジスタ１０２のチャネル幅方向に対して平行な方向の長さを小さくす
るようにしておき、領域７２１または領域７２２にレーザーを照射することによって、活
性層５０３を切断するようにしてもよい。この場合、駆動用のトランジスタ１０２のチャ
ネル幅方向に対して平行な方向の長さ（Ｙ７３、Ｙ７４）を３μｍ以下にすることが好ま
しい。また、駆動用のトランジスタ１０２のチャネル長方向に対して平行な方向の長さ（
Ｘ７３、Ｘ７４）を４μｍ以上にすることが好ましい。
また、活性層５０３と発光素子の一方の電極（陽極）５０１とを接続するための配線５
０２において、配線５０２と活性層５０３とが接続されるコンタクトホールと、配線５０
２と発光素子の一方の電極（陽極）５０１とが接続されるコンタクトホールとの間の配線
５０２の一部の幅が狭くなるようにしてもよい。この場合、配線５０２の一部の縦幅（Ｙ
７１）を３μｍ以下にすることが好ましい。また、配線５０２の一部の横幅（Ｘ７１）を
４μｍ以上にすることが好ましい。
このような形状の配線５０２を有することにより、領域７１１にレーザーを照射して配
線５０２を容易に切断することができる。すなわち、どの画素において欠陥画素が生じて
も、他の画素に影響を与えることなく欠陥のみを容易に修正することができる。
（実施の形態９）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について
説明する。
図１８に、１画素のレイアウトの上面図を示す。なお、本画素構成の等価回路は、図１
３において配線１３５１と配線１３５２とが同じ電源に接続されている場合に対応してお
り、発光素子の一方の電極５０１は、互いに並列に接続された第１のトランジスタと第２
のトランジスタを介して電源線１０５に接続されている。
電源線１０５は、概略直線形状であるが、各画素（行）ごとに対応して、凸部を２箇所
有している。この凸部は、一部の幅が狭くなった形状を有している。この場合、領域１８
０１及び領域１８０５における電源線１０５の縦幅（Ｙ）を３μｍ以下にすることが好ま
しい。また、領域７１２における電源線１０５の横幅（Ｘ）を４μｍ以上にすることが好
ましい。
このような形状の電源線１０５を有することにより、領域１８０１及び領域１８０５に
レーザーを照射して電源線１０５を容易に切断することができる。すなわち、どの画素に
おいて欠陥画素が生じても、他の画素に影響を与えることなく欠陥のみを容易に修正する
ことができる。
また、ゲート配線５０４は、層間絶縁膜を介して電源線１０５と重なっている。このた
め、第１のトランジスタ及び第２のトランジスタがＰチャネル型で、且つ、発光素子の一
方の電極５０１が陽極の場合、または、第１のトランジスタ及び第２のトランジスタがＮ
チャネル型で、且つ、発光素子の一方の電極５０１が陰極の場合、ゲート配線５０４と電
源線１０５とが重なっている領域の一部、例えば領域１８０８に対してレーザーを照射す
ることにより、ゲート配線５０４と電源線１０５とを短絡させてもよい。すなわち、ゲー
ト配線５０４と、電源線１０５とを短絡させることによって第１のトランジスタ及び第２
のトランジスタのゲートとソースが同電位になるため、各トランジスタはオフになり、発
光素子がショートしても電流が流れず、画素不良の欠陥を容易に修正することができる。
また、第１及び第２のトランジスタの活性層５０３に対して、領域１８０２及び領域１
８０４の双方に対してレーザー照射を行い、活性層をカットするようにしてもよい。また
、領域１８０３に対してレーザー照射を行えば、照射箇所が１箇所でよいため、歩留まり
向上の点で好ましい。なお、領域１８０２及び領域１８０４の横幅（Ｘ）は３μｍ以下に
し、
縦幅（Ｙ）を４μｍ以上にすることが好ましい。
このような形状の活性層５０３を有することにより、領域領域１８０２及び領域１８０
４の双方、または領域１８０３にレーザーを照射して活性層５０３を容易に切断すること
ができる。すなわち、どの画素において欠陥画素が生じても、他の画素に影響を与えるこ
となく欠陥のみを容易に修正することができる。
なお、図１８においては、発光素子の一方の電極５０１と第１及び第２のトランジスタ
の活性層５０３とが直接接続されているが、図３５に示すように、発光素子の一方の電極
５０１と第１及び第２のトランジスタの活性層５０３との間に配線１８０６が設けられて
いてもよい。このとき、配線１８０６は、電源線１０５を形成する際に同時に作製するこ
とができる。また、配線１８０６は、欠陥画素が生じたときに簡便に修正することができ
る構造とする。すなわち、配線１８０６は、発光素子の一方の電極５０１と配線１８０６
とが接続される領域と、配線１８０６と第１及び第２のトランジスタの活性層５０３とが
接続される領域との間における配線１８０６の一部の幅が細くなった構造としている。配
線１８０６が一部細くなっている領域１８０７の幅は３μｍ以下にすることが好ましい。
（実施の形態１０）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について
説明する。
図３６（Ａ）に表示装置の画素部における１画素の一部に相当するレイアウトを示す。
図３６（Ａ）は、画素電極（発光素子の有する一対の電極のうちの一方の電極）と電源線
との接続関係を示す上面図であり、図３６（Ｂ）は、図３６（Ａ）においてＡ−Ａ´方向
に切断したときの断面図である。また、図３６（Ａ）に示す上面図を等価回路に表すと、
図１２に相当する。すなわち、図３６（Ａ）、図３６（Ｂ）は、画素電極（発光素子の有
する一対の電極のうちの一方の電極）と電源線との間に、直列に接続された２つのトラン
ジスタを有する構成を示している。
図３６（Ａ）は、実施の形態６で説明した図５（Ａ）におけるゲート配線５０４と駆動
用のトランジスタの活性層５０３との重なりが１つであるのに対し、２つである点で異な
るが、それ以外の構成については同じである。このため、本実施の形態では図５との違い
に関してのみ説明する。本実施の形態では、上面から見て２つのゲート配線との間に挟ま
れた活性層５０３の領域の幅Ｙ５４を狭く（細く）した形状としている。この活性層５０
３の領域の幅は、３μｍ以下とすることが好ましい。
このような形状の活性層５０３を有する表示装置は、どの画素において欠陥画素が生じ
ても、他の画素に影響を与えることなく欠陥を容易に修正することができる。
（実施の形態１１）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について
説明する。
図３７（Ａ）に表示装置の画素部における１画素の一部に相当するレイアウトを示す。
図３７（Ａ）は、画素電極（発光素子の有する一対の電極のうちの一方の電極）と電源線
との接続関係を示す上面図であり、図３７（Ｂ）は、図３７（Ａ）においてＡ−Ａ´方向
に切断したときの断面図である。また、図３７（Ａ）に示す上面図を等価回路に表すと、
図１２に相当し、図３６（Ａ）と同様に、画素電極（発光素子の有する一対の電極のうち
の一方の電極）と電源線との間に、直列に接続された２つのトランジスタを有する構成を
示している。
図３７（Ａ）は、実施の形態１０で説明した図３６（Ａ）における活性層５０３が２つ
に分割され、当該二つの活性層が配線５３１を介して接続された構成となっている点で図
３６（Ａ）と異なるが、それ以外の構成については同じである。このため、本実施の形態
では図３６（Ａ）との違いに関してのみ説明する。本実施の形態では、上面から見て２つ
のゲート配線との間に挟まれ、且つ配線５３１と重ならない活性層５０３の領域の幅Ｙ５
６、Ｙ５８を狭く（細く）した形状としている。この活性層５０３の領域の幅は、３μｍ
以下とすることが好ましい。また、この活性層５０３の領域の幅Ｙ５６、Ｙ５８は、共に
狭くした形状としてもよいし、どちらか一方でもよい。
また、活性層５０３の領域の幅の少なくとも一部を狭く（細く）する形状とする代わり
に、上面から見て２つの活性層と重ならない配線５３１の領域の幅を狭く（細く）した形
状としてもよい。この配線５３１の領域の幅Ｙ５７は、３μｍ以下とすることが好ましい
。
上述したような形状の活性層５０３または配線５３１を有する表示装置は、どの画素に
おいて欠陥画素が生じても、他の画素に影響を与えることなく欠陥を容易に修正すること
ができる。
（実施の形態１２）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について
説明する。
図３８に表示装置の画素部における１画素の一部に相当するレイアウトを示す。図３８
は、画素電極と電源線との接続関係を示す上面図である。また、図３８（Ａ）に示す上面
図を等価回路に表すと、図１３に相当し、画素電極（発光素子の有する一対の電極のうち
の一方の電極）と電源線との間において、発光素子の一方の電極に接続された２つのトラ
ンジスタを少なくとも有する構成を示している。
活性層１３６５を有するトランジスタ１３０４のソースまたはドレインの一方及び活性
層１３６６を有するトランジスタ１３０５のソースまたはドレインの一方は、配線１３６
２を介して互いに接続されている。また、配線１３６２は発光素子１０１の一方の電極１
３６１（画素電極）に接続されている。また、トランジスタ１３０４のソースまたはドレ
インの他方は、配線１３５１に接続され、トランジスタ１３０５のソースまたはドレイン
の他方は、配線１３５２に接続されている。
本実施の形態では、上面から見て配線１３６２、ゲート配線１３６３、及び配線１３５
１と重ならない活性層１３６５の領域の幅Ｙ１０３、Ｙ１０４、または活性層１３６５と
重ならない配線１３５１の幅Ｙ１０７を狭く（細く）した形状としている。このとき、活
性層１３６５の領域の幅Ｙ１０３、Ｙ１０４、または配線１３５１の幅Ｙ１０７は、３μ
ｍ以下とすることが好ましい。また、この幅Ｙ１０３、Ｙ１０４、Ｙ１０７は、これら全
ての幅を狭くした形状としてもよいが、少なくとも一つが上記形状となっていればよい。
また、本実施の形態では、上面から見て配線１３６２、ゲート配線１３６４、及び配線
１３５２と重ならない活性層１３６６の領域の幅Ｙ１０５、Ｙ１０６、または活性層１３
６６と重ならない配線１３５２の幅Ｙ１０８を狭く（細く）した形状としている。このと
き、活性層５０３の領域の幅Ｙ１０５、Ｙ１０６、または活性層１３６６と重ならない配
線１３５２の幅Ｙ１０８は、３μｍ以下とすることが好ましい。また、この幅Ｙ１０５、
Ｙ１０６、Ｙ１０８は、これら全ての幅を狭くした形状としてもよいが、少なくとも一つ
が上記形状となっていればよい。
また、幅Ｙ１０３、Ｙ１０４、Ｙ１０７、及び幅Ｙ１０５、Ｙ１０６、Ｙ１０８を共に
狭く（細く）する形状とする代わりに、上面から見て発光素子１０１の一方の電極１３６
１と配線１３６２とが重ならない領域の近傍における配線１３６２の幅Ｙ１０２または発
光素子１０１の一方の電極１３６１の幅Ｙ１０１を狭く（細く）した形状としてもよい。
欠陥画素を修復する際に、前者の構成より後者の構成を採用することにより、配線などを
切断する箇所が１箇所でよいため好ましい。また、この配線１３６２の幅Ｙ１０２または
発光素子１０１の一方の電極１３６１の幅Ｙ１０１は、３μｍ以下とすることが好ましい
。
上述したような形状の発光素子１０１の一方の電極１３６１、配線１３６２、活性層１
３６５、活性層１３６６、配線１３５１、配線１３５２を有する表示装置は、どの画素に
おいて欠陥画素が生じても、他の画素に影響を与えることなく欠陥を容易に修正すること
ができる。
（実施の形態１３）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について
説明する。
図３９に表示装置の画素部における１画素の一部に相当するレイアウトを示す。図３９
は、画素電極（発光素子の有する一対の電極のうちの一方の電極）と電源線との接続関係
を示す上面図である。また、図３９に示す上面図を等価回路に表すと、図１３に相当し、
図３８と同様に、発光素子の一方の電極に接続された２つのトランジスタを有する構成を
示している。
図３９は、実施の形態１０で説明した図３８における２つの活性層１３６５、１３６６
が一つの活性層１３７２に置換された構成となっている点で図３８と異なるが、それ以外
の構成については同じである。このため、本実施の形態では図３８との違いに関してのみ
説明する。本実施の形態では、幅Ｙ１１３、Ｙ１１４、及び幅Ｙ１１５、Ｙ１１６を共に
狭く（細く）する形状とすればよい。また、この構成の代わりに、幅Ｙ１１１またはＹ１
１２を狭く（細く）した形状としてもよい。欠陥画素を修復する際に、前者の構成より後
者の構成を採用することにより、配線などを切断する箇所が１箇所でよいため好ましい。
また、幅Ｙ１０３、Ｙ１０４、Ｙ１０７、及び幅Ｙ１０５、Ｙ１０６、Ｙ１０８は、それ
ぞれ３μｍ以下とすることが好ましい。
上述したような形状の発光素子１０１の一方の電極１３６１、配線１３７１、活性層１
３７２、配線１３５１、配線１３５２を有する表示装置は、どの画素において欠陥画素が
生じても、他の画素に影響を与えることなく欠陥を容易に修正することができる。
（実施の形態１４）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について
説明する。
図４０に表示装置の画素部における１画素の一部に相当するレイアウトを示す。図４０
は、画素電極と電源線との接続関係を示す上面図である。また、図４０に示す上面図を等
価回路に表すと、図１４に相当し、画素電極と電源線との間において、発光素子の一方の
電極に接続されたトランジスタ１４０５と、当該トランジスタと接続された２つのトラン
ジスタ１４０６、１４０７とを少なくとも有する構成を示している。
図４０は、活性層１４６８を有するトランジスタ１４０６のソースまたはドレインの一
方及び活性層１４６９を有するトランジスタ１４０７のソースまたはドレインの一方が配
線１４６５を介して互いに接続されている。また、配線１４６５は、活性層１４６４を有
するトランジスタ１４０５のソースまたはドレインの一方に接続されている。また、トラ
ンジスタ１４０５のソースまたはドレインの他方は、配線１４６２を介して発光素子１０
１の一方の電極１４６１（画素電極）に接続されている。また、トランジスタ１４０６の
ソースまたはドレインの他方は、配線１４５１に接続され、トランジスタ１４０７のソー
スまたはドレインの他方は、配線１４５２に接続されている。
本実施の形態では、実施の形態１３で図３９を用いて説明したように、幅Ｙ１２６、Ｙ
１２７、Ｙ１２８の少なくとも一つ、及び幅Ｙ１２９、Ｙ１３０、Ｙ１３１の少なくとも
一つを狭く（細く）した形状としている。このとき、幅Ｙ１２６、Ｙ１２７、Ｙ１２８の
少なくとも一つ、及び幅Ｙ１２９、Ｙ１３０、Ｙ１３１の少なくとも一つは、３μｍ以下
とすることが好ましい。
また、幅Ｙ１２６、Ｙ１２７、Ｙ１２８の少なくとも一つ、及び幅Ｙ１２９、Ｙ１３０
、Ｙ１３１の少なくとも一つを狭く（細く）する形状とする代わりに、幅Ｙ１２１、Ｙ１
２２、Ｙ１２３、Ｙ１２４、Ｙ１２５の少なくとも一つを狭く（細く）した形状としても
よい。欠陥画素を修復する際に、前者の構成より後者の構成を採用することにより、配線
などを切断する箇所が１箇所でよいため好ましい。また、このとき幅Ｙ１２１、Ｙ１２２
、Ｙ１２３、Ｙ１２４、Ｙ１２５は、３μｍ以下とすることが好ましい。
上述したような形状の発光素子１０１の一方の電極１４６１、配線１４６２、活性層１
４６４、配線１４６５、活性層１４６８、活性層１４６９、配線１４５１、配線１４５２
を有する表示装置は、どの画素において欠陥画素が生じても、他の画素に影響を与えるこ
となく欠陥を容易に修正することができる。
（実施の形態１５）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について
説明する。
図４１に表示装置の画素部における１画素の一部に相当するレイアウトを示す。図４１
は、画素電極と電源線との接続関係を示す上面図である。また、図４１に示す上面図を等
価回路に表すと、図１５に相当し、画素電極と電源線との間において、直列に接続された
トランジスタ１５０６、１５０７と、トランジスタ１５０８とが発光素子の一方の電極に
接続された構成を示している。
発光素子の一方の電極１５６１は、配線１５６２を介してトランジスタ１５０６の活性
層１５６５（ソースまたはドレインの一方）及びトランジスタ１５０８の活性層１５６６
（ソースまたはドレインの一方）に接続されている。また、トランジスタ１５０６のソー
スまたはドレインの他方は、配線１５７１を介してトランジスタ１５０７の活性層１５７
０（ソースまたはドレインの一方）に接続されている。また、トランジスタ１５０７のソ
ースまたはドレインの他方は、配線１５７２に接続されている。また、トランジスタ１５
０８のソースまたはドレインの他方は、配線１５６８に接続されている。
本実施の形態では、幅Ｙ１４３、Ｙ１４４、Ｙ１４７、Ｙ１４９，Ｙ１５０、Ｙ１５１
の少なくとも一つ、及び幅Ｙ１４５、Ｙ１４６、Ｙ１４８の少なくとも一つを狭く（細く
）した形状としている。このとき、幅Ｙ１４３、Ｙ１４４、Ｙ１４７、Ｙ１４９，Ｙ１５
０、Ｙ１５１の少なくとも一つ、及び幅Ｙ１４５、Ｙ１４６、Ｙ１４８の少なくとも一つ
は、３μｍ以下とすることが好ましい。
また、幅Ｙ１４３、Ｙ１４４、Ｙ１４７、Ｙ１４９，Ｙ１５０、Ｙ１５１の少なくとも
一つ、及び幅Ｙ１４５、Ｙ１４６、Ｙ１４８の少なくとも一つを狭く（細く）する形状と
する代わりに、幅Ｙ１４１、Ｙ１４２の少なくとも一つを狭く（細く）した形状としても
よい。欠陥画素を修復する際に、前者の構成より後者の構成を採用することにより、配線
などを切断する箇所が１箇所でよいため好ましい。また、このとき幅Ｙ１４１、Ｙ１４２
は、３μｍ以下とすることが好ましい。
上述したような形状の発光素子１０１の一方の電極１５６１、配線１５６２、活性層１
５６５、活性層１５６６、配線１５６７、配線１５６８、活性層１５７０、配線１５７１
を有する表示装置は、どの画素において欠陥画素が生じても、他の画素に影響を与えるこ
となく欠陥を容易に修正することができる。
（実施の形態１６）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について
説明する。
図４２（Ａ）に表示装置の画素部における１画素の一部に相当するレイアウトを示す。
図４２（Ａ）は、画素電極（発光素子の有する一対の電極のうちの一方の電極）と電源線
との接続関係を示す上面図であり、図４２（Ｂ）は、図４２（Ａ）においてＡ−Ａ´方向
に切断したときの断面図である。また、図４２（Ａ）に示す上面図を等価回路に表すと図
１２に相当し、図３６（Ａ）、図３７（Ａ）と同様に、画素電極（発光素子の有する一対
の電極のうちの一方の電極）と電源線との間に、直列に接続された２つのトランジスタを
少なくとも有する構成を示している。
画素電極４２０１は、配線４２０２を介して、活性層４２０４を有するトランジスタ１
２０４のソースまたはドレインの一方に接続されている。また、トランジスタ１２０４の
ソースまたはドレインの他方は、配線４２０５を介して活性層４２０６を有するトランジ
スタ１２０５のソースまたはドレインの一方に接続されている。また、トランジスタ１２
０５のソースまたはドレインの他方は、配線４２０７に接続されている。なお、図４２（
Ｂ）において、４２０８は１３族元素（または１５族元素）を含有する半導体膜を示して
おり、図４２（Ａ）においては配線４２０２、配線４２０５、配線４２０７の下に配置さ
れているため、図示されない。また、ゲート配線４２０３の下には基板が存在するが、本
図面では図示していない。
本実施の形態では、上面から見て、画素電極４２０１及び活性層４２０４と重ならない
配線４２０２の領域の幅Ｙ１６１を狭く（細く）した形状としている。この幅Ｙ１６１は
、３μｍ以下とすることが好ましい。
また、幅Ｙ１６１を狭く（細く）する形状とする代わりに、活性層４２０４及び活性層
４２０６と重ならない配線４２０５の領域の幅Ｙ１６２を狭く（細く）した形状としても
よい。この幅Ｙ１６２は、３μｍ以下とすることが好ましい。また、幅Ｙ１６１、Ｙ１６
２を狭く（細く）する形状とする代わりに、活性層４２０６と重ならない配線４２０７の
の幅Ｙ１６３を狭く（細く）した形状としてもよい。この幅Ｙ１６３は、３μｍ以下とす
ることが好ましい。なお、幅Ｙ１６１、Ｙ１６２、Ｙ１６３は、共に狭くした形状として
もよいが、少なくともいずれか一つを狭く（細く）した形状とすればよい。
上述したような形状の配線４２０２、配線４２０５、または配線４２０７を有する表示
装置は、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥を
容易に修正することができる。
（実施の形態１７）
本実施の形態では、欠陥画素を簡便に修復できる表示装置の画素部の別の構成について
説明する。
図４３（Ａ）に表示装置の画素部における１画素の一部に相当するレイアウトを示す。
図４３（Ａ）は、画素電極（発光素子の有する一対の電極のうちの一方の電極）と電源線
との接続関係を示す上面図であり、図４３（Ｂ）は、図４３（Ａ）においてＡ−Ａ´方向
に切断したときの断面図である。また、図４３（Ａ）に示す上面図を等価回路に表すと図
１２に相当し、図４２（Ａ）と同様に、画素電極（発光素子の有する一対の電極のうちの
一方の電極）と電源線との間に、直列に接続された２つのトランジスタを少なくとも有す
る構成を示している。
実施の形態１６で説明した図４２（Ａ）においては、１３族元素（または１５族元素）
を含有する半導体膜４２０８と重ならない領域の活性層（チャネル形成領域に相当する）
が一部エッチングされており、配線４２０２の上に重なるように画素電極４２０１が設け
られた構造である。これに対し、図４３（Ａ）は、チャネル形成領域と重ならない領域の
活性層の上を覆うように保護膜４２０９が設けられており、画素電極４２０１の上に重な
るように配線４２０２が設けられた構造であり、この点で図４２（Ａ）と相違するが、そ
れ以外の構成については同じである。すなわち、本実施の形態では、上面から見て、配線
４２０２の幅Ｙ１６１、配線４２０５の幅Ｙ１６２、または配線４２０７の幅Ｙ１６３の
少なくともいずれか一つを狭く（細く）した形状とすればよい。この幅Ｙ１６１、Ｙ１６
２、Ｙ１６３は、３μｍ以下とすることが好ましい。なお、幅Ｙ１６１、Ｙ１６２、Ｙ１
６３は、共に狭くした形状としてもよい。
上述したような形状の配線４２０２、配線４２０５、または配線４２０７を有する表示
装置は、どの画素において欠陥画素が生じても、他の画素に影響を与えることなく欠陥を
容易に修正することができる。
本実施例では、欠陥画素を簡便に修復することが可能な表示装置の構成について説明す
る。なお、実施の形態２においては、図１を用いて１画素の構成例を説明したので、本実
施例では図１とは違う構造を有する画素の構成例について説明する。
図２１に表示装置の画素部における１画素分の等価回路図の一例を示す。各画素には、
第１のトランジスタ２１０５、第２のトランジスタ２１０６、第３のトランジスタ２１０
７、コンデンサ２１０８、発光素子２１０９、発光素子２１０９の一方の電極２１１０が
設けられている。発光素子２１０９の一方の電極２１１０は、陽極であってもよいし、陰
極であってもよい。
第１のトランジスタ２１０５は、ゲート電極がゲート信号線２１０４（走査線）に接続
され、ソース領域またはドレイン領域の一方が第１のソース信号線２１０２（データ線）
に、他方が第３のトランジスタ２１０７のゲート電極及びコンデンサ２１０８の一方の電
極にそれぞれ接続されている。また、第２のトランジスタ２１０６は、ゲート電極が第２
のソース信号線２１０１に接続され、ソース領域またはドレイン領域の一方が発光素子２
１０９の他方の電極に、他方が第３のトランジスタ２１０７のソース領域またはドレイン
領域の一方にそれぞれ接続されている。また、第３のトランジスタ２１０７は、ソース領
域またはドレイン領域の他方が電源線２１０３に接続されている。また、コンデンサ２１
０８の他方の電極は電源線２１０３に接続されている。
コンデンサ２１０８は、第３のトランジスタ２１０７のゲート電位を保持する役目をし
ている。このため、図２１においては、第３のトランジスタ２１０７のゲート電極と電源
線２１０３との間にコンデンサ２１０８が接続されているが、この構成に限定されない。
すなわち、第３のトランジスタ２１０７のゲート電位を保持できるようにコンデンサ２１
０８は設けられていればよい。また、第３のトランジスタ２１０７のゲート容量などを用
いて第３のトランジスタ２１０７のゲート電位を保持できる場合は、コンデンサ２１０８
を設けない構成とすることもできる。
なお、実施の形態２で説明したように、第１〜第３のトランジスタ２１０５〜２１０７
は図２１の構成に限定されるものではない。すなわち、第１〜第３のトランジスタ２１０
５〜２１０７は、それぞれＮチャネル型、Ｐチャネル型のどちらでもよい、また、各トラ
ンジスタの活性層は、それぞれ非晶質でもよいし、結晶性を有していてもよい。また、各
トランジスタの活性層は、それぞれＬＤＤ構造を有していてもよいし、ＧＯＬＤ構造を有
していてもよい。また、各トランジスタの構造は、それぞれ順スタガ型、逆スタガ型のど
ちらでもよい。また、各トランジスタの構造は、それぞれトップゲート型、ボトムゲート
型のどちらでもよい。また、各トランジスタのゲート電極は、それぞれチャネル形成領域
の上下の両方にあってもよいし、チャネル形成領域の上方または下方の一方に複数のゲー
ト電極があってもよい。
図２１において本発明を実施するためには、発光素子２１０９の他方の電極（第２のト
ランジスタ２１０６のソース領域またはドレイン領域の一方に接続されている側の電極）
と電源線２１０３との間において電流の流れる経路のうち、少なくとも一部を断線させれ
ばよい。発光素子２１０９の他方の電極と電源線２１０３との間において電流の流れる経
路は、上述した図１２の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させ
る領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を
狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので
、ここでは説明を省略する。
次に、図２２に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各
画素には、第１のトランジスタ２２０５、第２のトランジスタ２２０６、第３のトランジ
スタ２２０７、コンデンサ２２０８、発光素子２２０９、発光素子２２０９の一方の電極
２２１０が設けられている。発光素子２２０９の一方の電極２２１０は、陽極であっても
よいし、陰極であってもよい。
第１のトランジスタ２２０５は、ゲート電極が第１のゲート信号線２２０４に接続され
、ソース領域またはドレイン領域の一方が第１のソース信号線２２０１（データ線）に、
他方が第２のトランジスタ２２０６のゲート電極、第３のトランジスタ２２０７のソース
領域またはドレイン領域の一方、及びコンデンサ２２０８の一方の電極にそれぞれ接続さ
れている。また、第２のトランジスタ２２０６は、ソース領域またはドレイン領域の一方
が発光素子２２０９の他方の電極に、他方が電源線２２０２にそれぞれ接続されている。
また、第３のトランジスタ２２０７は、ゲート電極が第２のゲート信号線２２０３に接続
され、ソース領域またはドレイン領域の他方が電源線２２０２に接続されている。また、
コンデンサ２２０８の他方の電極は電源線２２０２に接続されている。
図２２において本発明を実施するためには、発光素子２２０９の他方の電極（第２のト
ランジスタ２２０６のソース領域またはドレイン領域の一方に接続されている側の電極）
と電源線２２０２との間において電流の流れる経路のうち、少なくとも一部を断線させれ
ばよい。発光素子２２０９の他方の電極と電源線２２０２との間において電流の流れる経
路は、上述した図１１の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させ
る領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を
狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので
、ここでは説明を省略する。
次に、図２３に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各
画素には、第１のスイッチ２３０３、第２のスイッチ２３０４、トランジスタ２３０５、
コンデンサ２３０６、第３のスイッチ２３０７、第４のスイッチ２３０８、第５のスイッ
チ２３０９、発光素子２３１０、発光素子２３１０の一方の電極２３１１が設けられてい
る。発光素子２３１０の一方の電極２３１１は、陽極であってもよいし、陰極であっても
よい。
トランジスタ２３０５は、ゲート電極がコンデンサ２３０６の一方の電極、第４のスイ
ッチ２３０８の一方の端子、及び第５のスイッチ２３０９の一方の端子に接続され、ソー
ス領域またはドレイン領域の一方が第１のスイッチ２３０３の一方の端子、及び第２のス
イッチ２３０４の一方の端子に、他方が第３のスイッチ２３０７の一方の端子、及び第４
のスイッチ２３０８の他方の端子に接続されている。また、第１のスイッチ２３０３の他
方の端子はソース信号線２３０１に接続され、第２のスイッチ２３０４の他方の端子は電
源線２３０２に接続されている。また、コンデンサ２３０６の他方の電極は電源線２３０
２に接続されている。また、第３のスイッチ２３０７の他方の端子は、発光素子２３１０
の他方の電極に接続されている。
図２３において本発明を実施するためには、発光素子２３１０の他方の電極（第３のス
イッチ２３０７の他方の端子に接続されている側の電極）と電源線２３０２との間におい
て電流の流れる経路のうち、少なくとも一部を断線させればよい。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させ
る領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を
狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので
、ここでは説明を省略する。
次に、図２４に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各
画素には、第１のトランジスタ２４０５、第２のトランジスタ２４０６、スイッチ２４０
７、コンデンサ２４０８、第３のトランジスタ２４０９、第４のトランジスタ２４１０、
発光素子２４１１、発光素子２４１１の一方の電極２４１２が設けられている。発光素子
２４１１の一方の電極２４１２は、陽極であってもよいし、陰極であってもよい。
第１のトランジスタ２４０５は、ゲート電極が第１のゲート信号線２４０３に接続され
、ソース領域またはドレイン領域の一方が発光素子２４１１の他方の電極に、他方が第２
のトランジスタ２４０６のソース領域またはドレイン領域の一方に接続されている。また
、第２のトランジスタ２４０６は、ゲート電極がスイッチ２４０７の一方の端子、コンデ
ンサ２４０８の一方の電極、並びに第３のトランジスタ２４０９のソース領域またはドレ
イン領域の一方及びゲート電極に接続され、ソース領域またはドレイン領域の他方が電源
線２４０２に接続されている。また、コンデンサ２４０８の他方の電極は、電源線２４０
２に接続されている。また、第３のトランジスタ２４０９は、ソース領域またはドレイン
領域の他方が第４のトランジスタ２４１０のソース領域またはドレイン領域の一方に接続
されている。また、第４のトランジスタ２４１０は、ゲート電極が第２のゲート信号線２
４０４に接続され、ソース領域またはドレイン領域の他方がソース信号線２４０１に接続
されている。
図２４において本発明を実施するためには、発光素子２４１１の他方の電極と電源線２
４０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発
光素子２４１１の他方の電極と電源線２４０２との間において電流の流れる経路は、上述
した図１２の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させ
る領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を
狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので
、ここでは説明を省略する。
次に、図２５に表示装置の画素部における１画素分の等価回路図の別の一例を示す。図
２５に示す構成は、図２４において設けられていたスイッチ２４０７の代わりに、第５の
トランジスタ２４１３が設けられた構成となっている。
第５のトランジスタ２４１３は、ゲート電極が当該第５のトランジスタ２４１３のソー
ス領域またはドレイン領域の一方及び第４のトランジスタ２４１０のソース領域またはド
レイン領域の一方に接続され、ソース領域またはドレイン領域の他方が第３のトランジス
タ２４０９のソース領域またはドレイン領域の一方に接続されている。
図２５において本発明を実施するためには、発光素子２４１１の他方の電極と電源線２
４０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発
光素子２４１１の他方の電極と電源線２４０２との間において電流の流れる経路は、上述
した図１２の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させ
る領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を
狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので
、ここでは説明を省略する。
次に、図２６に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各
画素には、第１のトランジスタ２６０６、第１のコンデンサ２６０７、第２のコンデンサ
２６０８、第２のトランジスタ２６０９、第３のトランジスタ２６１０、第４のトランジ
スタ２６１１、第５のトランジスタ２６１２、発光素子２６１３、発光素子２６１３の一
方の電極２６１４が設けられている。発光素子２６１３の一方の電極２６１４は、陽極で
あってもよいし、陰極であってもよい。
第１のトランジスタ２６０６は、ゲート電極が第２のゲート信号線２６０４に接続され
、ソース領域またはドレイン領域の一方がソース信号線２６０１に、他方が第１のコンデ
ンサ２６０７の一方の電極、第２のコンデンサ２６０８の一方の電極、及び第２のトラン
ジスタ２６０９のソース領域またはドレイン領域の一方に接続されている。また、第１の
コンデンサ２６０７の他方の電極は電源線２６０２に接続されている。また、第２のコン
デンサ２６０８の他方の電極は、第３のトランジスタ２６１０のソース領域またはドレイ
ン領域の一方及び第４のトランジスタ２６１１のゲート電極に接続されている。また、第
２のトランジスタ２６０９は、ゲート電極が第１のゲート信号線２６０３、及び第３のト
ランジスタ２６１０のゲート電極に接続され、ソース領域またはドレイン領域の他方が電
源線２６０２、及び第４のトランジスタ２６１１のソース領域またはドレイン領域の一方
に接続されている。また、第３のトランジスタ２６１０は、ソース領域またはドレイン領
域の他方が電源線２６０２、第４のトランジスタ２６１１のソース領域またはドレイン領
域の他方、及び第５のトランジスタ２６１２のソース領域またはドレイン領域の一方に接
続されている。また、第５のトランジスタ２６１２は、ゲート電極が第３のゲート信号線
２６０５に接続され、ソース領域またはドレイン領域の他方が発光素子２６１３の他方の
電極に接続されている。
図２６において本発明を実施するためには、発光素子２６１３の他方の電極と電源線２
６０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発
光素子２６１３の他方の電極と電源線２６０２との間において電流の流れる経路は、上述
した図１２の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させ
る領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を
狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので
、ここでは説明を省略する。
次に、図２７（Ａ）に表示装置の画素部における１画素分の等価回路図の別の一例を示
す。各画素には、第１のトランジスタ２７０６、第１のコンデンサ２７０７、第２のトラ
ンジスタ２７０８、第３のトランジスタ２７０９、第４のトランジスタ２７１０、発光素
子２７１１、発光素子２７１１の一方の電極２７１２が設けられている。発光素子２７１
１の一方の電極２７１２は、陽極であってもよいし、陰極であってもよい。
第１のトランジスタ２７０６は、ゲート電極が第２のゲート信号線２７０４に接続され
、ソース領域またはドレイン領域の一方がソース信号線２７０１に、他方が第１のコンデ
ンサ２７０７の一方の電極、及び第３のトランジスタ２７０９のゲート電極に接続されて
いる。また、第１のコンデンサ２７０７の他方の電極は電源線２７０２に接続されている
。また、第２のトランジスタ２７０８は、ゲート電極が第１のゲート信号線２７０３に接
続され、ソース領域またはドレイン領域の一方がソース信号線２７０１に、他方が第３の
トランジスタ２７０９のソース領域またはドレイン領域の一方、及び第４のトランジスタ
２７１０のソース領域またはドレイン領域の一方に接続されている。また、第３のトラン
ジスタ２７０９は、ソース領域またはドレイン領域の他方が電源線２７０２に接続されて
いる。また、第４のトランジスタ２７１０は、ゲート電極が第３のゲート信号線２７０５
に接続され、ソース領域またはドレイン領域の他方が発光素子２７１１の他方の電極に接
続されている。
次に、図２７（Ｂ）について説明する。図２７（Ａ）において第１のトランジスタ２７０
６のソース領域またはドレイン領域の一方がソース信号線２７０１に接続されていたのに
対し、図２７（Ｂ）では、第１のトランジスタ２７０６のソース領域またはドレイン領域
の一方が第２のトランジスタ２７０８のソース領域またはドレイン領域の他方、第３のト
ランジスタ２７０９のソース領域またはドレイン領域の一方、及び第４のトランジスタ２
７１０のソース領域またはドレイン領域の一方に接続されている点で図２７（Ｂ）は図２
７（Ａ）と相違し、これ以外の構成については同じである。
図２７（Ａ）、（Ｂ）において本発明を実施するためには、発光素子２７１１の他方の
電極と電源線２７０２との間において電流の流れる経路のうち、少なくとも一部を断線さ
せればよい。発光素子２７１１の他方の電極と電源線２７０２との間において電流の流れ
る経路は、上述した図１２の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させ
る領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を
狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので
、ここでは説明を省略する。
次に、図２８に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各
画素には、第１のトランジスタ２８０６、第１のコンデンサ２８０７、第２のコンデンサ
２８０８、第２のトランジスタ２８０９、第３のトランジスタ２８１０、第４のトランジ
スタ２８１１、発光素子２８１２、発光素子２８１２の一方の電極２８１３が設けられて
いる。発光素子２８１２の一方の電極２８１３は、陽極であってもよいし、陰極であって
もよい。
第１のトランジスタ２８０６は、ゲート電極が第１のゲート信号線２８０３に接続され
、ソース領域またはドレイン領域の一方がソース信号線２８０１に、他方が第１のコンデ
ンサ２８０７の一方の電極に接続されている。また、第１のコンデンサ２８０７の他方の
電極は、第２のコンデンサ２８０８の一方の電極、第２のトランジスタ２８０９のソース
領域またはドレイン領域の一方、及び第３のトランジスタ２８１０のゲート電極に接続さ
れている。また、第２のコンデンサ２８０８の他方の電極は、電源線２８０２に接続され
ている。また、第２のトランジスタ２８０９は、ゲート電極が第２のゲート信号線２８０
４に接続され、ソース領域またはドレイン領域の他方が第３のトランジスタ２８１０のソ
ース領域またはドレイン領域の一方、及び第４のトランジスタ２８１１のソース領域また
はドレイン領域の一方に接続されている。また、第３のトランジスタ２８１０は、ソース
領域またはドレイン領域の他方が電源線２８０２に接続されている。また、第４のトラン
ジスタ２８１１は、ゲート電極が第３のゲート信号線２８０５に接続され、ソース領域ま
たはドレイン領域の他方が発光素子２８１２の他方の電極に接続されている。
図２８において本発明を実施するためには、発光素子２８１２の他方の電極と電源線２
８０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発
光素子２８１２の他方の電極と電源線２８０２との間において電流の流れる経路は、上述
した図１２の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させ
る領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を
狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので
、ここでは説明を省略する。
次に、図２９に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各
画素には、第１のスイッチ２９０３、第１のトランジスタ２９０４、第２のスイッチ２９
０５、コンデンサ２９０６、第２のトランジスタ２９０７、発光素子２９０８、発光素子
２９０８の一方の電極２９０９が設けられている。発光素子２９０８の一方の電極２９０
９は、陽極であってもよいし、陰極であってもよい。
第１のスイッチ２９０３は、一方の端子がソース信号線２９０１に接続され、他方の端
子が第１のトランジスタ２９０４のソース領域またはドレイン領域の一方、ゲート電極、
及び第２のスイッチ２９０５の一方の端子に接続されている。また、第１のトランジスタ
２９０４は、ソース領域またはドレイン領域の他方が電源線２９０２に接続されている。
また、第２のスイッチ２９０５の他方の端子は、コンデンサ２９０６の一方の電極、及び
第２のトランジスタ２９０７のゲート電極に接続されている。また、コンデンサ２９０６
の他方の電極は、電源線２９０２に接続されている。また、第２のトランジスタ２９０７
は、ソース領域またはドレイン領域の一方が電源線２９０２に接続され、他方が発光素子
２９０８の他方の電極に接続されている。
図２９において本発明を実施するためには、発光素子２９０８の他方の電極と電源線２
９０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発
光素子２９０８の他方の電極と電源線２９０２との間において電流の流れる経路は、上述
した図１１の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させ
る領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を
狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので
、ここでは説明を省略する。
次に、図３０に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各
画素には、第１のスイッチ３００３、第１のトランジスタ３００４、第２のスイッチ３０
０５、コンデンサ３００６、第２のトランジスタ３００７、発光素子３００８、発光素子
３００８の一方の電極３００９が設けられている。発光素子３００８の一方の電極３００
９は、陽極であってもよいし、陰極であってもよい。
第１のスイッチ３００３は、一方の端子がソース信号線３００１に接続され、他方の端
子が第１のトランジスタ３００４のソース領域またはドレイン領域の一方、及び第２のス
イッチ３００５の一方の端子に接続されている。また、第１のトランジスタ３００４は、
ゲート電極が第２のスイッチ３００５の他方の端子、コンデンサ３００６の一方の電極、
及び第２のトランジスタ３００７のゲート電極に接続され、ソース領域またはドレイン領
域の他方が電源線３００２に接続されている。また、コンデンサ３００６の他方の電極は
、電源線３００２に接続されている。また、第２のトランジスタ３００７は、ソース領域
またはドレイン領域の一方が電源線３００２に接続され、他方が発光素子３００８の他方
の電極に接続されている。
図３０において本発明を実施するためには、発光素子３００８の他方の電極と電源線３
００２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発
光素子３００８の他方の電極と電源線３００２との間において電流の流れる経路は、上述
した図１１の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させ
る領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を
狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので
、ここでは説明を省略する。
次に、図３１に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各
画素には、第１のトランジスタ３１０８、第１のコンデンサ３１０９、第２のコンデンサ
３１１０、第２のトランジスタ３１１１、第３のトランジスタ３１１２、第４のトランジ
スタ３１１３、第５のトランジスタ３１１４、発光素子３１１５、発光素子３１１５の一
方の電極３１１６が設けられている。発光素子３１１５の一方の電極３１１６は、陽極で
あってもよいし、陰極であってもよい。
第１のトランジスタ３１０８は、ゲート電極が第１のゲート信号線３１０３に接続され
、ソース領域またはドレイン領域の一方がソース信号線３１０１に、他方が第１のコンデ
ンサ３１０９の一方の電極、第２のコンデンサ３１１０の一方の電極、及び第２のトラン
ジスタ３１１１のソース領域またはドレイン領域の一方に接続されている。また、第１の
コンデンサ３１０９の他方の電極は電源線３１０２に接続されている。また、第２のコン
デンサ３１１０の他方の電極は、第３のトランジスタ３１１２のソース領域またはドレイ
ン領域の一方、及び第４のトランジスタ３１１３のゲート電極に接続されている。また、
第２のトランジスタ３１１１は、ゲート電極が第２のゲート信号線３１０４、ソース領域
またはドレイン領域の他方が、第４のトランジスタ３１１３のソース領域またはドレイン
領域の一方、及び第５のトランジスタ３１１４のソース領域またはドレイン領域の一方に
接続されている。また、第３のトランジスタ３１１２は、ゲート電極が第３のゲート信号
線３１０５に接続され、ソース領域またはドレイン領域の他方が初期化用の配線３１０７
に接続されている。また、第４のトランジスタ３１１３は、ソース領域またはドレイン領
域の他方が発光素子３１１５の他方の電極に接続されている。また、第５のトランジスタ
３１１４は、ゲート電極が第４のゲート信号線３１０６に接続され、ソース領域またはド
レイン領域の他方が電源線３１０２に接続されている。
図３１において本発明を実施するためには、発光素子３１１５の他方の電極と電源線３
１０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発
光素子３１１５の他方の電極と電源線３１０２との間において電流の流れる経路は、上述
した図１２の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させ
る領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を
狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので
、ここでは説明を省略する。
次に、図３２に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各
画素には、第１のコンデンサ３２０３、トランジスタ３２０４、第１のスイッチ３２０５
、第２のスイッチ３２０６、発光素子３２０７、発光素子３２０７の一方の電極３２０８
が設けられている。発光素子３２０７の一方の電極３２０８は、陽極であってもよいし、
陰極であってもよい。
第１のコンデンサ３２０３は、一方の電極がソース信号線３２０１に接続され、他方の
電極がトランジスタ３２０４のゲート電極、及び第１のスイッチ３２０５の一方の端子に
接続されている。また、トランジスタ３２０４は、ソース領域またはドレイン領域の一方
が電源線３２０２に接続され、他方が第１のスイッチ３２０５の他方の端子及び第２のス
イッチ３２０６の一方の端子に接続されている。また、第２のスイッチ３２０６の他方の
端子は、発光素子３２０７の他方の電極に接続されている。
図３２において本発明を実施するためには、発光素子３２０７の他方の電極と電源線３
２０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させ
る領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を
狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので
、ここでは説明を省略する。
次に、図３３に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各
画素には、第１のコンデンサ３３０３、第１のトランジスタ３３０４、第２のトランジス
タ３３０５、第１のスイッチ３３０６、第２のスイッチ３３０７、発光素子３３０８、発
光素子３３０８の一方の電極３３０９が設けられている。発光素子３３０８の一方の電極
３３０９は、陽極であってもよいし、陰極であってもよい。
第１のコンデンサ３３０３は、一方の電極がソース信号線３３０１に接続され、他方の
電極が第１のトランジスタ３３０４のゲート電極、第２のトランジスタ３３０５のゲート
電極、及び第２のスイッチ３３０７の一方の端子に接続されている。また、第１のトラン
ジスタ３３０４は、ソース領域またはドレイン領域の一方が第１のスイッチ３３０６の一
方の端子に、他方が第２のトランジスタ３３０５のソース領域またはドレイン領域の一方
、第２のスイッチ３３０７の他方の端子、及び発光素子３３０８の他方の電極に接続され
ている。また、第２のトランジスタ３３０５は、ソース領域またはドレイン領域の他方が
低電源電位に接続されている。このように第１のトランジスタ３３０４、及び第２のトラ
ンジスタ３３０５はＣＭＯＳインバータ回路を構成している。また、第１のスイッチ３３
０６の他方の端子は、電源線３３０２に接続されている。
図３３において本発明を実施するためには、発光素子３３０８の他方の電極と電源線３
３０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させ
る領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を
狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので
、ここでは説明を省略する。
次に、図３４に表示装置の画素部における１画素分の等価回路図の別の一例を示す。各
画素には、第１のトランジスタ３４０４、コンデンサ３４０５、第２のトランジスタ３４
０６、第３のトランジスタ３４０７、発光素子３４０８、発光素子３４０８の一方の電極
３４０９が設けられている。発光素子３４０８の一方の電極３４０９は、陽極であっても
よいし、陰極であってもよい。
第１のトランジスタ３４０４は、ゲート電極がゲート信号線３４０３に接続され、ソー
ス領域またはドレイン領域の一方がソース信号線３４０１に、他方がコンデンサ３４０５
の一方の電極、第２のトランジスタ３４０６のソース領域またはドレイン領域の一方、及
び発光素子３４０８の他方の電極に接続されている。また、コンデンサ３４０５の他方の
電極は、第２のトランジスタ３４０６のゲート電極、及び第３のトランジスタ３４０７の
ソース領域またはドレイン領域の一方に接続されている。また、第２のトランジスタ３４
０６は、ソース領域またはドレイン領域の他方が電源線３４０２に接続されている。また
、第３のトランジスタ３４０７は、ゲート電極がゲート信号線３４０３に接続され、ソー
ス領域またはドレイン領域の他方が電源線３４０２に接続されている。
図３４において本発明を実施するためには、発光素子３４０８の他方の電極と電源線３
４０２との間において電流の流れる経路のうち、少なくとも一部を断線させればよい。発
光素子３４０８の他方の電極と電源線３４０２との間において電流の流れる経路は、上述
した図１１の構成と同じであるので、ここでは詳細な説明を省略する。
また、本発明では、欠陥画素を簡便に修復することができるようにするため、断線させ
る領域に相当する配線の幅を狭くする構成とする。断線させる領域に相当する配線の幅を
狭くする具体的な構成例としては、実施の形態６〜９で説明した方法を用いればよいので
、ここでは説明を省略する。
本実施例で説明した図面は、あくまで一例である。すなわち、トランジスタの極性や図
面の構成に限定されるものではなく、Ｎチャネル型、Ｐチャネル型のどちらでも構わない
。
本発明の表示装置は様々な電子機器の表示部に用いることができる。特に薄型、軽量が
要求されるモバイル機器には本発明の表示装置を用いることが望ましい。
上記実施の形態及び上記実施例に示される表示装置を筺体に組み込んだ電子機器として
、テレビジョン装置（単にＴＶ、テレビ、又はテレビジョン受信機ともよぶ。）、カメラ
（ビデオカメラやデジタルカメラ等）、ゴーグル型ディスプレイ、ナビゲーションシステ
ム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器
、携帯情報端末（モバイルコンピュータ、携帯電話機、携帯型のゲーム機または電子書籍
等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａ
ｔｉｌｅ ｄｉｓｃ）やＨＤ ＤＶＤ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ ＤＶＤ）、ブ
ルーレイディスク（Ｂｌｕ―ｒａｙ Ｄｉｓｋ）等の記録媒体を再生し、その画像を表示
しうるディスプレイを備えた装置）、その他表示部を有する電化製品などが挙げられる。
電子機器の具体例を図８、図１０に示す。
図８（Ａ）に示す携帯情報端末は、本体９２０１、表示部９２０２等を含んでいる。表
示部９２０２は、実施形態１〜９で示すものを適用することができる。本発明の一である
表示装置を用いることにより、点欠ではあるものの輝点がなく、画面全体の画質不良が低
減された、表示品位に優れた携帯情報端末を歩留まり良く安価に提供することができる。
図８（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含ん
でいる。表示部９７０１は、実施形態１〜９で示すものを適用することができる。本発明
の一である表示装置を用いることにより、点欠ではあるものの輝点がなく、画面全体の画
質不良が低減された、表示品位に優れたデジタルビデオカメラを歩留まり良く安価に提供
することができる。
図８（Ｃ）に示す携帯端末は、本体９１０１、表示部９１０２等を含んでいる。表示部
９１０２は、実施形態１〜９で示すものを適用することができる。本発明の一である表示
装置を用いることにより、点欠ではあるものの輝点がなく、画面全体の画質不良が低減さ
れた、表示品位に優れた携帯端末を歩留まり良く安価に提供することができる。
図８（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含
んでいる。表示部９３０２は、実施形態１〜９で示すものを適用することができる。本発
明の一である表示装置を用いることにより、点欠ではあるものの輝点がなく、画面全体の
画質不良が低減された、表示品位に優れた携帯型のテレビジョン装置を歩留まり良く安価
に提供することができる。このようなテレビジョン装置は携帯電話機などの携帯端末に搭
載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例
えば４０インチ以上）まで、幅広く適用することができる。
図８（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んで
いる。表示部９４０２は、実施形態１〜９で示すものを適用することができる。本発明の
一である表示装置を用いることにより、点欠ではあるものの輝点がなく、画面全体の画質
不良が低減された、表示品位に優れた携帯型のコンピュータを歩留まり良く安価に提供す
ることができる。
図８（Ｆ）に示すテレビジョン装置は、本体９５０１、表示部９５０２等を含んでいる
。表示部９５０２は、実施形態１〜９で示すものを適用することができる。本発明の一で
ある表示装置を用いることにより、点欠ではあるものの輝点がなく、画面全体の画質不良
が低減された、表示品位に優れたテレビジョン装置を歩留まり良く安価に提供することが
できる。
図１０に示す電子ブックは、両面表示型パネル４３０３を搭載した例である。第１の筐
体４３０５は第１の表示部４３０１を有し、第２の筐体４３０６は操作ボタン４３０４及
び第２の表示部４３０７を有し、両面表示型パネル４３０３は、第１の表示面、及び第１
の表示面の裏面に相当する第２の表示面４３０２を有し、両面表示型パネル４３０３は、
第１の筐体４３０５と第２の筐体４３０６の間に挿入されている。各表示部は、実施形態
１〜９で示すものを適用することができる。
両面表示型パネル４３０３を挿入した電子ブックの使い方の例としては、第１の表示部
４３０１及び第２の表示面４３０２で文章を読み、第２の表示部４３０７及び第１の表示
面で図を参照するのは便利である。このとき、両面表示型パネル４３０３は、第１の表示
面と第２の表示面４３０２を同時に違う画面を表示することはできないため、第１の表示
面と第２の表示面４３０２を動かしたときに、第１の表示面の表示から第２の表示面の表
示に切り替わるものとする。
また、第１の表示部４３０１から第１の表示面を読んで、次のページ、両面表示型パネ
ルをめくり始めた時に、ある角度で第２の表示面及び第２の表示部４３０７は次のページ
の表示を行い、また、第２の表示面４３０２及び第２の表示部４３０７を使い終わり、両
面表示型パネルをめくり始めると、ある角度で第１の表示面及び第１の表示部４３０１が
次のページを表示する。これにより、画面の切り替わりを目に見えないようにし、視覚的
な違和感等を抑えることが可能となる。また、違和感を更に低減するために、可撓性基板
に両面射出型パネルを設けるとよい。本発明の一である表示装置を用いることにより、点
欠ではあるものの輝点がなく、画面全体の画質不良が低減された、表示品位に優れた電子
ブックを歩留まり良く安価に提供することができる。
上記に挙げた電子機器において、二次電池を用いているものは、表示装置の消費電力を
削減した分、電子機器の使用時間を長持ちさせることができ、二次電池を充電する時間を
短くすることができる。
なお、上述した電子機器の他に、フロント型若しくはリア型のプロジェクターに用いる
ことも可能である。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。
１０１ 発光素子
１０２ 駆動用のトランジスタ
１０３ スイッチング用トランジスタ
１０４ コンデンサ
１０５ 電源線
１０６ ソース信号線
１０７ ゲート信号線
１０８ 発光素子の他方の電極（陰極）に接続された配線

Claims (5)

  1. 電極及び有機化合物を含む層を有する発光素子と、
    トランジスタと、
    前記トランジスタのソースまたはドレインの一方と電気的に接続される第１の配線と、
    前記トランジスタのソースまたはドレインの他方と電気的に接続される第２の配線と、
    を有し、
    前記第２の配線は、前記トランジスタのソースまたはドレインの他方と、前記電極とを電気的に接続することができる機能を有し、
    前記第１の配線は、前記発光素子に電流を供給することができる機能を有し、
    前記第１の配線は、前記トランジスタのソースまたはドレインの一方と電気的に接続される第１の領域の近傍に、前記第１の領域に比較して幅が細い第２の領域を有し、
    前記第２の領域は、レーザ光の照射により切断することができる機能を有することを特徴とする表示装置。
  2. 電極及び有機化合物を含む層を有する発光素子と、
    トランジスタと、
    前記トランジスタのソースまたはドレインの一方と電気的に接続される第１の配線と、
    前記トランジスタのソースまたはドレインの他方と電気的に接続される第２の配線と、
    を有し、
    前記第２の配線は、前記トランジスタのソースまたはドレインの他方と、前記電極とを電気的に接続することができる機能を有し、
    前記第１の配線は、前記発光素子に電流を供給することができる機能を有し、
    前記第１の配線は、前記トランジスタのソースまたはドレインの一方と電気的に接続される第１の領域の近傍に、前記第１の領域に比較して幅が細い第２の領域を有し、
    前記第２の領域は、レーザ光の照射により切断することができる機能を有し、
    前記発光素子と、前記トランジスタとは、第１の基板に設けられ、
    前記第１の基板は、可撓性を有することを特徴とする表示装置。
  3. 電極及び有機化合物を含む層を有する発光素子と、
    トランジスタと、
    前記トランジスタのソースまたはドレインの一方と電気的に接続される第１の配線と、
    前記トランジスタのソースまたはドレインの他方と電気的に接続される第２の配線と、
    を有し、
    前記第２の配線は、前記トランジスタのソースまたはドレインの他方と、前記電極とを電気的に接続することができる機能を有し、
    前記第１の配線は、前記発光素子に電流を供給することができる機能を有し、
    前記第１の配線は、前記トランジスタのソースまたはドレインの一方と電気的に接続される第１の領域の近傍に、前記第１の領域に比較して幅が細い第２の領域を有し、
    前記第２の領域は、レーザ光の照射により切断することができる機能を有し、
    前記発光素子と、前記トランジスタとは、第１の基板に設けられ、
    前記第１の基板は、プラスチック基板であることを特徴とする表示装置。
  4. 請求項１乃至３のいずれか一項において、
    前記電極は、前記第２の配線と電気的に接続される第３の領域の近傍に、前記第３の領域に比較して幅が細い第４の領域を有し、
    前記第４の領域は、レーザ光の照射により切断することができる機能を有することを特徴とする表示装置。
  5. 請求項１乃至４のいずれか一項に記載の表示装置が組み込まれたことを特徴とする電子機器。
JP2014096662A 2005-01-31 2014-05-08 表示装置及び電子機器 Active JP5796105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014096662A JP5796105B2 (ja) 2005-01-31 2014-05-08 表示装置及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005024631 2005-01-31
JP2005024631 2005-01-31
JP2014096662A JP5796105B2 (ja) 2005-01-31 2014-05-08 表示装置及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013140668A Division JP2013238873A (ja) 2005-01-31 2013-07-04 表示装置の欠陥修正方法

Publications (2)

Publication Number Publication Date
JP2014178703A JP2014178703A (ja) 2014-09-25
JP5796105B2 true JP5796105B2 (ja) 2015-10-21

Family

ID=36923546

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2011254130A Active JP5364775B2 (ja) 2005-01-31 2011-11-21 半導体装置
JP2013098262A Active JP5433807B2 (ja) 2005-01-31 2013-05-08 半導体装置
JP2013140668A Withdrawn JP2013238873A (ja) 2005-01-31 2013-07-04 表示装置の欠陥修正方法
JP2014096662A Active JP5796105B2 (ja) 2005-01-31 2014-05-08 表示装置及び電子機器
JP2015107079A Active JP6114336B2 (ja) 2005-01-31 2015-05-27 表示装置及び電子機器
JP2016095817A Withdrawn JP2016177305A (ja) 2005-01-31 2016-05-12 表示装置
JP2017079533A Active JP6340108B2 (ja) 2005-01-31 2017-04-13 表示装置、電子機器、及び携帯情報端末

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2011254130A Active JP5364775B2 (ja) 2005-01-31 2011-11-21 半導体装置
JP2013098262A Active JP5433807B2 (ja) 2005-01-31 2013-05-08 半導体装置
JP2013140668A Withdrawn JP2013238873A (ja) 2005-01-31 2013-07-04 表示装置の欠陥修正方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2015107079A Active JP6114336B2 (ja) 2005-01-31 2015-05-27 表示装置及び電子機器
JP2016095817A Withdrawn JP2016177305A (ja) 2005-01-31 2016-05-12 表示装置
JP2017079533A Active JP6340108B2 (ja) 2005-01-31 2017-04-13 表示装置、電子機器、及び携帯情報端末

Country Status (3)

Country Link
US (8) US7646019B2 (ja)
JP (7) JP5364775B2 (ja)
CN (1) CN1822385B (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753654B2 (en) * 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
US7554260B2 (en) * 2004-07-09 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device provided with a conductive film connection between a wiring component and a metal electrode film
CN1822385B (zh) 2005-01-31 2013-02-06 株式会社半导体能源研究所 显示装置及含有其的电子设备
US7977752B2 (en) * 2006-06-26 2011-07-12 Advanced Lcd Technologies Development Center Co., Ltd. Thin-film semiconductor device, lateral bipolar thin-film transistor, hybrid thin-film transistor, MOS thin-film transistor, and method of fabricating thin-film transistor
TWI360885B (en) * 2007-10-26 2012-03-21 Au Optronics Corp Pixel structure and fabrication method thereof
JP2010185928A (ja) * 2009-02-10 2010-08-26 Sony Corp 表示装置の製造方法および表示装置
TWI431572B (zh) * 2009-02-10 2014-03-21 Prime View Int Co Ltd 可撓性畫素陣列基板與可撓性顯示器
WO2012042564A1 (ja) * 2010-09-29 2012-04-05 パナソニック株式会社 表示装置用薄膜半導体装置、表示装置用薄膜半導体装置の製造方法、ｅｌ表示パネル及びｅｌ表示装置
JP6056175B2 (ja) 2012-04-03 2017-01-11 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101881084B1 (ko) * 2012-04-25 2018-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 검사 방법
CN103777379B (zh) * 2012-10-17 2017-01-04 北京京东方光电科技有限公司 一种液晶显示屏亮点检测方法
EP2741337B1 (en) * 2012-12-07 2018-04-11 IMEC vzw Semiconductor heterostructure field effect transistor and method for making thereof
KR101940719B1 (ko) 2012-12-14 2019-01-23 한국전자통신연구원 태스크 그래프 기반 대화 처리 시스템의 태스크 그래프 구축 장치 및 방법
KR102041481B1 (ko) * 2013-02-27 2019-11-07 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102053410B1 (ko) * 2013-04-24 2019-12-09 삼성디스플레이 주식회사 박막 트랜지스터 및 유기 발광 표시 장치
CN103926724B (zh) * 2013-06-24 2018-03-30 上海天马微电子有限公司 一种tft驱动的显示装置
CN103811503A (zh) * 2014-02-19 2014-05-21 合肥鑫晟光电科技有限公司 阵列基板及制备方法、显示面板
JP6334979B2 (ja) * 2014-03-25 2018-05-30 株式会社Ｊｏｌｅｄ 表示装置、表示装置の製造方法、及び、電子機器
JP6612056B2 (ja) * 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
KR20150142821A (ko) * 2014-06-11 2015-12-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 리페어 방법
KR102587229B1 (ko) 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
KR102457244B1 (ko) 2016-05-19 2022-10-21 삼성디스플레이 주식회사 표시 장치
KR102568518B1 (ko) 2016-10-25 2023-08-18 엘지디스플레이 주식회사 고 개구율을 갖는 초고해상도 평판 표시장치
KR102341412B1 (ko) * 2017-08-29 2021-12-22 삼성디스플레이 주식회사 표시 장치
KR102373443B1 (ko) 2017-09-14 2022-03-14 삼성디스플레이 주식회사 디스플레이 장치
CN108039149B (zh) * 2017-12-07 2020-02-07 京东方科技集团股份有限公司 一种oled像素电路及其驱动方法、显示装置
CN111902855B (zh) * 2018-03-26 2022-02-18 夏普株式会社 显示装置的制造方法以及显示装置
WO2019186929A1 (ja) * 2018-03-29 2019-10-03 シャープ株式会社 表示装置およびその欠陥画素修復方法
CN112020739B (zh) * 2018-04-27 2022-02-11 夏普株式会社 显示装置的制造方法以及显示装置
US10784289B2 (en) * 2018-05-22 2020-09-22 Chongqing Boe Optoelectronics Technology Co., Ltd. Array substrate, display apparatus, pixel driving circuit, method for driving image display in display apparatus, and method of fabricating array substrate
KR102651596B1 (ko) 2018-06-29 2024-03-27 삼성디스플레이 주식회사 표시장치
CN108877660B (zh) * 2018-08-06 2020-11-27 京东方科技集团股份有限公司 一种驱动电路、显示装置和显示装置的驱动方法
US10923509B2 (en) * 2018-12-04 2021-02-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor array substrate and display panel
CN110491915B (zh) * 2019-08-02 2021-05-07 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN110517631B (zh) * 2019-08-30 2021-05-18 成都辰显光电有限公司 像素驱动电路、显示面板和像素驱动电路的驱动方法
KR20210035936A (ko) * 2019-09-24 2021-04-02 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
US11688339B2 (en) * 2020-04-10 2023-06-27 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and manufacturing method thereof, display device

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0740101B2 (ja) 1985-04-23 1995-05-01 旭硝子株式会社 薄膜トランジスタ
JPH07112068B2 (ja) * 1985-08-24 1995-11-29 松下電器産業株式会社 アクテイブマトリクスアレ−の製造方法
JPS6452130A (en) * 1987-08-24 1989-02-28 Toshiba Corp Liquid crystal display device
US4902628A (en) * 1988-08-24 1990-02-20 Guardian Technologies, Inc. Apparatus and method to deter circumvention of a breath sobriety test
US5102361A (en) * 1989-01-23 1992-04-07 Sharp Kabushiki Kaisha Method for the manufacture of active matrix display apparatuses
JPH0786616B2 (ja) 1989-03-28 1995-09-20 シャープ株式会社 アクティブマトリクス表示装置の製造方法
JPH0752333B2 (ja) 1991-01-29 1995-06-05 セイコーエプソン株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
JP2698239B2 (ja) 1991-07-10 1998-01-19 シャープ株式会社 アクティブマトリクス表示装置の線欠陥修正方法
JP2716108B2 (ja) 1991-10-04 1998-02-18 シャープ株式会社 アクティブマトリクス表示装置の線欠陥修正方法
JPH05165055A (ja) 1991-12-13 1993-06-29 Hosiden Corp 画素分割液晶表示素子
JPH06102536A (ja) 1992-09-22 1994-04-15 Hitachi Ltd 薄膜トランジスタアレイ
JPH07104311A (ja) 1993-09-29 1995-04-21 Toshiba Corp 液晶表示装置
JP3389338B2 (ja) * 1994-07-06 2003-03-24 信越化学工業株式会社 加水分解性官能基含有オルガノポリシロキサンの製造方法及び硬化性樹脂組成物
JP3310600B2 (ja) 1997-10-14 2002-08-05 シャープ株式会社 アクティブマトリクス型液晶表示装置およびその欠陥修正方法
JP2000075319A (ja) * 1998-08-26 2000-03-14 Sharp Corp アクティブマトリクス基板の欠陥修正方法、製造方法及び欠陥修正装置
US6822701B1 (en) * 1998-09-04 2004-11-23 Sharp Kabushiki Kaisha Liquid crystal display apparatus
JP3525058B2 (ja) 1998-09-04 2004-05-10 シャープ株式会社 液晶表示装置
JP3450195B2 (ja) 1998-09-07 2003-09-22 富士通ディスプレイテクノロジーズ株式会社 液晶表示装置及びその修復方法
JP3386735B2 (ja) 1999-02-10 2003-03-17 シャープ株式会社 アクティブマトリクス基板の欠陥修正方法及び液晶パネルの製造方法
US6724149B2 (en) * 1999-02-24 2004-04-20 Sanyo Electric Co., Ltd. Emissive display device and electroluminescence display device with uniform luminance
JP4229513B2 (ja) 1999-03-10 2009-02-25 三洋電機株式会社 アクティブ型ｅｌ表示装置
JP4278244B2 (ja) 1999-10-04 2009-06-10 三洋電機株式会社 Ｅｌ表示装置
JP3469143B2 (ja) * 1999-11-02 2003-11-25 シャープ株式会社 アクティブマトリクス基板及びそれを備えた二次元画像検出器
TW511298B (en) 1999-12-15 2002-11-21 Semiconductor Energy Lab EL display device
JP3633841B2 (ja) 2000-02-21 2005-03-30 富士電機ホールディングス株式会社 有機薄膜発光ディスプレイの修復方法
TW495812B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Thin film forming device, method of forming a thin film, and self-light-emitting device
JP2001305500A (ja) * 2000-04-19 2001-10-31 Toshiba Corp 液晶パネルのリペア方法
US6583576B2 (en) * 2000-05-08 2003-06-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, and electric device using the same
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
GB0017471D0 (en) * 2000-07-18 2000-08-30 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
JP2002031811A (ja) 2000-07-18 2002-01-31 Advanced Display Inc 表示装置および表示装置の断線修復方法
JP3712637B2 (ja) * 2000-08-11 2005-11-02 シャープ株式会社 液晶表示装置およびその欠陥修正方法
JP3601786B2 (ja) * 2000-08-11 2004-12-15 シャープ株式会社 液晶表示装置
JP4925528B2 (ja) * 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
US7499115B2 (en) * 2000-10-04 2009-03-03 Panasonic Corporation Display and its driving method
JP4282219B2 (ja) 2000-11-28 2009-06-17 三洋電機株式会社 画素暗点化方法
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4637451B2 (ja) 2001-02-16 2011-02-23 イグニス・イノベイション・インコーポレーテッド 可撓性表示装置
JP4789341B2 (ja) * 2001-03-30 2011-10-12 三洋電機株式会社 半導体装置及び半導体装置製造用マスク
JP2002358031A (ja) 2001-06-01 2002-12-13 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP2003086356A (ja) 2001-09-06 2003-03-20 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
JP3983625B2 (ja) 2001-07-17 2007-09-26 株式会社半導体エネルギー研究所 発光装置
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP3810725B2 (ja) 2001-09-21 2006-08-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
TWI261217B (en) * 2001-10-31 2006-09-01 Semiconductor Energy Lab Driving circuit of signal line and light emitting apparatus
JP2003223120A (ja) 2002-01-30 2003-08-08 Sanyo Electric Co Ltd 半導体表示装置
US7242398B2 (en) 2002-02-18 2007-07-10 Ignis Innovation Inc. Flexible display device
JP2003249353A (ja) 2002-02-26 2003-09-05 Sharp Corp アクティブマトリックス駆動型有機ｌｅｄ表示装置およびその製造方法
TWI227654B (en) * 2002-04-26 2005-02-01 Sanyo Electric Co Method for dimming an electroluminescence display panel, and electroluminescence display panel
JP4508547B2 (ja) 2002-04-26 2010-07-21 三洋電機株式会社 Ｅｌパネルの減光化方法およびｅｌパネル
JP2003345307A (ja) 2002-05-23 2003-12-03 Sharp Corp 表示装置およびその駆動方法
US7897979B2 (en) * 2002-06-07 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4173332B2 (ja) * 2002-08-09 2008-10-29 三菱電機株式会社 表示装置、表示装置の画素修復方法及び表示装置の製造方法
JP2004126106A (ja) 2002-10-01 2004-04-22 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2004043937A1 (ja) 2002-11-13 2004-05-27 Semiconductor Energy Laboratory Co., Ltd. キノキサリン誘導体、有機半導体素子および電界発光素子
CN1505167A (zh) 2002-11-28 2004-06-16 友达光电股份有限公司 修补主动式有机发光二极管的方法
JPWO2004068446A1 (ja) * 2003-01-27 2006-05-25 東芝松下ディスプレイテクノロジー株式会社 有機ｅｌディスプレイの製造方法
JP4849779B2 (ja) 2003-05-16 2012-01-11 株式会社半導体エネルギー研究所 発光装置および電子機器
US7566902B2 (en) * 2003-05-16 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
KR100560780B1 (ko) * 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
TWI282001B (en) * 2003-09-19 2007-06-01 Sharp Kk Active substrate, display apparatus and method for producing display apparatus
KR100997971B1 (ko) * 2003-11-19 2010-12-02 삼성전자주식회사 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
JP2005252228A (ja) * 2004-02-05 2005-09-15 Sharp Corp 表示装置及びその製造方法
KR100568597B1 (ko) * 2004-03-25 2006-04-07 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치와 그의 구동방법
US7554260B2 (en) 2004-07-09 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device provided with a conductive film connection between a wiring component and a metal electrode film
JP4016977B2 (ja) * 2004-09-03 2007-12-05 セイコーエプソン株式会社 液晶表示装置、電子機器
CN1822385B (zh) 2005-01-31 2013-02-06 株式会社半导体能源研究所 显示装置及含有其的电子设备
JP5072227B2 (ja) * 2005-01-31 2012-11-14 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP5209545B2 (ja) 2009-03-09 2013-06-12 株式会社デンソー 生体検査装置、プログラム、及び記録媒体

Also Published As

Publication number Publication date
JP2014178703A (ja) 2014-09-25
US8629440B2 (en) 2014-01-14
US11362165B2 (en) 2022-06-14
US20070114530A1 (en) 2007-05-24
US20220320255A1 (en) 2022-10-06
US20100078643A1 (en) 2010-04-01
US11910676B2 (en) 2024-02-20
US20160133647A1 (en) 2016-05-12
JP2013238873A (ja) 2013-11-28
JP2015200901A (ja) 2015-11-12
US20200335573A1 (en) 2020-10-22
JP2016177305A (ja) 2016-10-06
JP2017130466A (ja) 2017-07-27
CN1822385A (zh) 2006-08-23
JP2013225130A (ja) 2013-10-31
US20140117365A1 (en) 2014-05-01
JP2012048264A (ja) 2012-03-08
US20170186834A1 (en) 2017-06-29
US10573705B2 (en) 2020-02-25
US9257453B2 (en) 2016-02-09
JP6340108B2 (ja) 2018-06-06
CN1822385B (zh) 2013-02-06
US9613988B2 (en) 2017-04-04
JP5364775B2 (ja) 2013-12-11
US20200111860A1 (en) 2020-04-09
JP5433807B2 (ja) 2014-03-05
US7646019B2 (en) 2010-01-12
JP6114336B2 (ja) 2017-04-12
US10700156B2 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
JP6340108B2 (ja) 表示装置、電子機器、及び携帯情報端末
JP5072227B2 (ja) 表示装置及び電子機器
JP7565408B2 (ja) 表示装置
JP5396405B2 (ja) 画像表示デバイス及び電子機器
US7301276B2 (en) Light emitting apparatus and method of manufacturing the same
JP2019164358A (ja) 電子装置
US7145177B2 (en) Light emitting device
TW200805236A (en) Semiconductor device, display device, and electronic device
JP2006235614A (ja) 表示装置の駆動方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150817

R150 Certificate of patent or registration of utility model

Ref document number: 5796105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250