JP4508547B2

JP4508547B2 - Ｅｌパネルの減光化方法およびｅｌパネル

Info

Publication number: JP4508547B2
Application number: JP2003123233A
Authority: JP
Inventors: 優志神野
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2002-04-26
Filing date: 2003-04-28
Publication date: 2010-07-21
Anticipated expiration: 2023-04-28
Also published as: JP2004006339A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＥＬ（エレクトロルミネッセンス）パネルの欠陥画素のリペアに関する。
【０００２】
【従来の技術】
従来より、フラットディスプレイパネルの１つとして、ＥＬディスプレイパネルが知られている。このＥＬディスプレイパネルは、液晶ディスプレイパネル（ＬＣＤ）とは異なり、自発光であり、明るく見やすいフラットディスプレイパネルとしてその普及が期待されている。特に、有機ＥＬ素子は、無機ＥＬ素子と比べ低電圧で駆動が可能であり、各種のディスプレイに普及が期待されている。
【０００３】
この有機ＥＬディスプレイは、有機ＥＬ素子を画素として、これを多数マトリクス状に配置して構成される。また、この有機ＥＬ素子の駆動方法としては、ＬＣＤと同様にパッシブ方式とアクティブ方式があるが、ＬＣＤと同様にアクティブマトリクス方式が好ましいとされている。すなわち、画素毎にスイッチ用の素子を設け、そのスイッチ用の素子を制御して、各画素の表示をコントロールするアクティブマトリクス方式の方が、画素毎にスイッチ用の素子を有しないパッシブ方式より高精細の画面を実現でき好ましい。
【０００４】
なお、ＬＣＤの場合は、１つのスイッチング素子（ＴＦＴ）を用い、これを直接画素電極に接続するが、有機ＥＬパネルの場合には、２つのＴＦＴと、１つの容量を用いる。図５に、薄膜トランジスタ（ＴＦＴ）を利用した有機ＥＬパネルにおける画素回路の構成例を示す。有機ＥＬパネルは、このような画素をマトリクス配置して構成される。
【０００５】
行方向に伸びるゲートラインには、ゲートラインによって選択されるｎチャンネル薄膜トランジスタである第１ＴＦＴ１０のゲートが接続されている。この第１ＴＦＴ１０のドレインには列方向に伸びるデータラインＤＬが接続されており、そのソースには他端が低電圧の電源である容量ラインＳＬに接続された保持容量ＣＳが接続されている。また、第１ＴＦＴ１０のソースと保持容量ＣＳの接続点は、ｐチャンネル薄膜トランジスタである第２ＴＦＴ４０のゲートに接続されている。そして、この第２ＴＦＴ４０のソースが電源ラインＶＬに接続され、ドレインが有機ＥＬ素子ＥＬに接続されている。なお、有機ＥＬ素子ＥＬの他端はカソード電源ＣＶに接続されている。
【０００６】
従って、ゲートラインＧＬがＨレベルの時に第１ＴＦＴ１０がオンとなり、そのときのデータラインＤＬのデータが保持容量ＣＳに保持される。そして、この保持容量ＣＳに維持されているデータ（電位）に応じて第２ＴＦＴ４０の電流が制御され、この第２ＴＦＴ４０の電流に従って有機ＥＬ素子ＥＬに電流が流れ発光する。
【０００７】
そして、第１ＴＦＴ１０がオンしているときにデータラインＤＬに、その画素に対応するビデオ信号が供給される。従って、データラインＤＬに供給されるビデオ信号に応じて保持容量ＣＳが充電され、これによって第２ＴＦＴ４０が対応する電流を流し、有機ＥＬ素子ＥＬの輝度制御が行われる。すなわち、第２ＴＦＴ４０のゲート電位を制御して有機ＥＬ素子に流す電流を制御して各画素の階調表示が行われる。
【０００８】
このような有機ＥＬパネルにおいて、各画素毎に設けられた第１ＴＦＴ１０または第２ＴＦＴ４０に欠陥が生じる場合がある。ＴＦＴが、有機ＥＬ素子への電流をオフするように固定される欠陥の場合には、その画素は暗点化するだけであり、輝点の中に１つの暗点が存在してもそれは視認しがたく問題とはならない。
一方、有機ＥＬ素子への電流が常時オンになるような欠陥の場合には、その画素が輝点となる。周りの画素が黒を表示している際に１画素でも輝点があると、これは観察者において視認されるので、不具合となる。そこで、輝点となってしまう欠陥画素については、これを減光化（暗点化）する処理が従来より行われている。
【０００９】
すなわち、所定数の暗点が存在する有機ＥＬパネルは製品として問題がなく、輝点を減光化することで歩留まりの大幅な向上が達成できるためである。
【００１０】
ここで、この暗点化は、画素に至る配線を断線することによって行える。すなわち、ＬＣＤの場合と同様に、可視光ＹＡＧレーザなどによって、第２ＴＦＴ４０と電源ラインまたは画素電極との配線を切断することが考えられる。
【００１１】
これによって、輝点を暗点化することができ、全体の表示における問題を解決することができる。
【００１２】
【発明が解決しようとする課題】
しかし、この可視光ＹＡＧレーザによる暗点化処理を行うと、陰極にダメージがおよび他の画素の表示にも影響が出る可能性がある。すなわち、アクティブマトリクス型の有機ＥＬパネルの場合、ガラス基板上にＴＦＴが形成され、このＴＦＴの上方にＩＴＯの陽極が形成され、その上に正孔輸送層、有機発光層、電子輸送層などの有機層が積層され、その上に金属の陰極が形成される。このように、ＴＦＴの上方には、有機層の一部や陰極が存在している。特に、陰極は共通電極としてパネルのほぼ全面に渡って形成されている。
【００１３】
従って、可視光ＹＡＧレーザによりＴＦＴの配線を切断した場合、そのレーザは陰極まで至り、陰極にもアブレーション等のダメージが生じる。従って、陰極はその部分に穴があいた構成になる。さらに、このアブレーションによって、陰極の変質が起こり、周辺画素の表示にも影響が出るおそれがある。また、レーザによる切断は、そこにある物質を蒸発させて飛ばすものであり、有機ＥＬ素子の有機層もその側面が直接陰極の上方空間にさらされることになる。そこで、そのさらされた部分から水分や酸素等の浸入による有機層の劣化などが進みやすく、欠陥画素が広がるおそれもある。
【００１４】
また、アブレーションによって、配線を切断した場合、一旦吹き飛んだ配線材料（通常金属）が他の配線部分に固着し、ショートを発生する場合も生じる。
【００１５】
本発明は、上記課題に鑑みなされたものであり、欠陥画素を効果的に減光化が行える有機ＥＬパネルの減光化方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は、マトリクス配置された各画素毎に、ＥＬ発光素子と、このＥＬ発光素子への電流を制御する薄膜トランジスタを有するＥＬパネルについての欠陥画素の減光化方法であって、前記欠陥画素の前記薄膜トランジスタを構成する半導体層の少なくとも一部にレーザを選択的に照射しその領域の半導体層の抵抗値を上昇させることで、前記薄膜トランジスタを電気的に切断して該画素を減光化することを特徴とする。
【００１７】
このように、本発明によれば、半導体層へのレーザの照射によって、当該画素の減光化の処理を行うことができる。特に、この処理では、半導体層の結晶構造をミクロ的に破壊し、抵抗を増加させることで、電気的に切断する。従って、基本的に他の部分へのダメージを与えることなく、欠陥画素の減光化を行うことができるため、好適な減光化処理が行える。
【００１８】
また、前記半導体層の上方に金属層が配置されている部分に下方からレーザを照射し、金属層により照射したレーザを反射させることが好適である。これによって、反射されたレーザも半導体層に照射されることになり、効率的な照射が行えるとともに、レーザが上方に至り、その部分に悪影響を及ぼすことがなくなる。
【００１９】
また、前記薄膜トランジスタは、ガラス基板上に半導体層を有し、その上にゲート絶縁膜を介しゲート電極が配置された構成を有しており、ガラス基板を介しレーザを半導体層に照射するとともに、ゲート電極で照射されたレーザを反射させることが好適である。これによって、他の部分へのレーザの照射が防止され、他の部分への悪影響の発生を確実に防止できる。
【００２０】
前記レーザは、ＵＶレーザであることが好適である。例えば、３０８，３５５ｎｍ程度のレーザによって、金属に悪影響を及ぼすことなく、半導体層の電気的切断ができる。
【００２１】
また、本発明に係るＥＬ表示パネルは、上記ＥＬパネルの減光化方法によって、欠陥画素が減光化されたことを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２３】
本実施形態では、ゲート電極の下方からレーザ光を照射し、このレーザ光によって、ＴＦＴのゲート電極の下方に存在するポリシリコンからなる半導体層にミクロ的なアブレーションを生起し、これによって半導体層の結晶性を悪化させ、抵抗を増大させて、ＴＦＴをオフに固定する。特に、ゲート電極によってレーザは反射されるため、半導体層に効果的にレーザが照射され、かつゲート電極の上層へのレーザの悪影響がない。
【００２４】
この際のレーザとしては、３５５ｎｍのＹＡＧレーザや、３０８ｎｍのエキシマレーザなどの紫外線（ＵＶ）レーザが好適である。すなわち、これより長波長であると、半導体層を劣化させようとした場合には、ゲート電極もアブレーションを起こしてしまい、またこれより短波長であると、ガラス基板を透過しにくくなる。
【００２５】
図１に、画素の構成について示す。ここで、素子基板には、１画素に図５に示したＴＦＴ１０，４０と、容量ＣＳ、有機ＥＬ素子ＥＬが形成されるが、この図においては、第２ＴＦＴ４０と、有機ＥＬ素子ＥＬのみを示す。
【００２６】
図において、素子基板は、ガラス基板３０上に形成された第２ＴＦＴ４０を有している。この第２ＴＦＴ４０と有機ＥＬ素子ＥＬの構成を示す。このように、第２ＴＦＴ４０はガラス基板３０上に形成され、この第２ＴＦＴ４０は、ポリシリコンで形成されている能動層（半導体層）４０ａを有している。この能動層４０ａは、両端が不純物がドープされたソース領域、ドレイン領域となっており、これらに挟まれた中央部がチャンネル領域となっている。このチャネル領域の上部には酸化シリコン等シリコン系絶縁膜からなるゲート絶縁膜４０ｂを介しゲート電極４０ｃが形成されている。ゲート絶縁膜４０ｂおよびゲート電極４０ｃは、層間絶縁膜３４に覆われており、ゲート電極４０ｃの両側には、層間絶縁膜３４のコンタクトホールを介しソース領域およびドレイン領域に接続されるソース電極４０ｄ、ドレイン電極４０ｅが形成されている。そして、ソース電極４０ｄ、ドレイン電極４０ｅの上端が層間絶縁膜３４の表面に位置している。
【００２７】
また、層間絶縁膜３４の表面上には、ドレイン電極４０ｅと電源ラインＶＬを接続するメタル配線等が配置される。さらに、この層間絶縁膜３４を覆って、第１平坦化膜３６が形成されている。
【００２８】
そして、第１平坦化膜３６の上面には、ＩＴＯから構成される透明電極５０が形成され、この一端が第１平坦化膜３６のコンタクトホールを介し第２ＴＦＴ４０のソース電極４０ｄに接続されている。
【００２９】
また、この透明電極５０は、有機ＥＬ素子の陽極を構成し、この透明電極５０上には、正孔輸送層５２、有機発光層５４、電子輸送層５６を介し、金属製の陰極５８が形成されている。なお、透明電極５０の周辺および側方には第２平坦化膜６０が配置されている。また、有機発光層５４は、形成の際の位置ずれに対応するため透明電極５０より大きいが、画素領域内にのみ存在するように、第２平坦化膜６０上にまで延びるが、すぐに終端している。一方、有機発光層５４以外の正孔輸送層５２、電子輸送層５６は、全面に広がって形成されている。ただし、電子輸送層５６は、Ａｌｑ３など発光する材料を含む場合もあり、電子輸送層５６も有機発光層５４と同様に発光部のみに限定する場合も多い。
【００３０】
なお、この図においては、透明電極５０上に有機層を設け光を基板を通し射出する、いわゆるボトムエミッションタイプの有機ＥＬ素子を示した。しかし、本発明は、このようなボトムエミッションタイプに限定されず、トップエミッションタイプにも適用することができる。トップエミッションタイプは、有機層の上側に配置する電極（通常陰極）を透明または半透明とするもので、光を有機層の上側から射出する。さらに、有機ＥＬパネルとしては、有機発光層として白色を射出するものを用い、画素毎にカラーフィルタを設け、カラー表示を行う白色ＥＬタイプもある。本発明は、このようなタイプの有機ＥＬパネルにも適用することができる。なお、白色を射出する有機発光層としては、オレンジ色の発光層と、ブルーの発光層を積層し、両層からの発光を合わせて白色とするものが採用できる。この白色ＥＬタイプにおいても、ボトムエミッションタイプおよびトップエミッションタイプのいずれも採用できる。
【００３１】
このような有機ＥＬパネルにおいて、輝点欠陥画素については、ゲート電極４０ｃ向けてガラス基板３０の下方から、短波長レーザを選択的に照射する短波長レーザとしては、波長３５５ｎｍのＹＡＧレーザや、３０８ｎｍのエキシマレーザが好適である。これによって、ゲート電極４０ｃの下方のチャンネル領域の能動層４０ａがミクロ的なアブレーションを起こし、結晶性が破壊されることによって抵抗値が上がる。従って、ＴＦＴ４０が電気的に切断される。従って、当該画素が、減光化される。特に、レーザは、ゲート電極４０ｃにより反射されるため、他の部分には照射されず、能動層４０ａのみの電気的切断が行える。
【００３２】
レーザは、通常パルスレーザが用いられるが連続光でもかまわない。照射量は、ガラス基板の種類、有機層、その他層の材質などにもよるが、暗点化が確実に行え、ゲート電極４０ｃへの損傷があまり大きくならない量として、実験的に決定することが好適である。
【００３３】
すなわち、図２に示すように、試験用のパネルを用意し（Ｓ１１）、照射量を変更して、複数の画素に対し、レーザを照射する（Ｓ１２）。そして、このレーザ照射試験の結果を評価する（Ｓ１３）。すなわち、暗点化が確実に行われているかを評価する。なお、少なくとも、陰極にダメージがないように、レーザ強度を設定する。そして、確実に暗点化が行える条件を決定する（Ｓ１４）。例えば、パルス照射に応じた発光量の変化などを測定し、適切なレーザ照射量を決定するとよい。
【００３４】
このようにして、条件が決定された場合には、その条件を採用して、実際に製造された有機ＥＬパネルの輝点欠陥画素について暗点化の処理を行う（Ｓ１５）。
【００３５】
このように、本実施形態によれば、ゲート電極４０ｃ下の能動層４０ａへのレーザの照射によって、当該画素の減光化の処理を行うことができる。特に、この処理では、半導体層の結晶構造をミクロ的に破壊し、抵抗を増加させることで、電気的に切断する。従って、基本的に他の部分へのダメージを与えることなく、欠陥画素の減光化を行うことができるため、好適な減光化処理が行える。
【００３６】
ここで、図３に、有機ＥＬパネルの１画素分の平面構成を示す。ゲートラインＧＬが水平方向に延び、このゲートラインＧＬに第１ＴＦＴ１０のゲート２が接続されている。この第１ＴＦＴ１０は、ゲート２を２つ設けたダブルゲートタイプになっている。この第１ＴＦＴ１０の能動層６は、ポリシリコンの半導体層から構成されており、その一端（ソース）がデータラインＤＬに接続されている。この能動層６の他端は、容量ＣＳの下側電極に接続されて、または下側電極を兼用する。第１ＴＦＴ１０のゲート２の下側が能動層６がチャネル領域になっており、２つのゲート２に挟まれた領域がドレインおよびソース、容量ＣＳの下側電極に接続される領域がソースとなっている。
【００３７】
この半導体層からなる容量ＣＳの下側電極には、酸化シリコン膜を介し、上側電極（ゲート電極とほぼ同層）が対向配置されており、これら下側電極、誘電体、上側電極によって容量ＣＳが形成されている。容量ＣＳの上側電極は、低電位に維持される容量ラインＳＬに接続されている。
【００３８】
従って、ゲートラインＧＬがＨレベルになると、第１ＴＦＴ１０がオンし、データラインＤＬの電圧が容量ＣＳに書き込まれる（充電される）。
【００３９】
容量ＣＳの下側電極は、コンタクトを介し第２ＴＦＴ４０のゲート２５に接続されている。この第２ＴＦＴ４０は並列接続された２つの第２ＴＦＴ４０−１、４０−２から構成され、両端がソース、中央がドレインになっている。すなわち、この第２ＴＦＴ４０は、半導体層からなる能動層１６を有しており、この能動層１６の両端のソース１６ｓ−１、１６ｓ−２は、電源ラインＶＬにコンタクトを介し接続されている。また、ゲート２５の下方がチャネル１６ｃ−１、１６ｃ−２となり、中央部がドレイン１６ｄ−１、１６ｄ−２となっている。
【００４０】
そして、このドレイン１６ｄ−１、１６ｄ−２がコンタクト、配線４１を介し、有機ＥＬ素子ＥＬに接続されている。すなわち、図３における第２ＴＦＴ４０−１、４０−２のドレイン１６ｄ−１、１６ｄ−２が有機ＥＬ素子の陽極５０に接続される。
【００４１】
このような画素において、ゲート電極２５の下方の能動層（半導体層）１６へレーザを照射して、第２ＴＦＴ４０を切断するとよい。この場合、第２ＴＦＴ４０は２つの第２ＴＦＴ４０−１、４０−２からなっており、第２ＴＦＴ４０−１、４０−２の能動層１６のチャネル領域１６ｃ−１，１６ｃ−２にレーザを照射しこの部分を電気的に切断する。
【００４２】
なお、上述の例では、ゲート電極の下方の半導体層にレーザを照射して電気的切断を行ったが、金属層の下方の半導体層であれば、その他のいかなる場所でもよい。例えば、ソース電極、ドレイン領域の下方のソース領域、ドレイン領域にレーザを照射しこの部分を電気的に切断することも好適である。
【００４３】
また、第１ＴＦＴ１０についても同様に切断ができる。さらに、データラインＤＬと第１ＴＦＴ１０の半導体層との接続コンタクト部にレーザを照射して第１ＴＦＴ１０をデータラインＤＬから切り離すことも好適である。
【００４４】
半導体層におけるレーザ光の吸収は波長依存性を有しており、３００ｎｍ付近の光については、５００ｎｍ以上の光に対して、数１０倍以上の吸収がある。言い換えれば、３００ｎｍ付近の光の透過は、比較的少ない。従って、３００ｎｍ付近のような短波長の光を利用する方が陰極に与えるダメージを少なくして、電気的切断が可能となる。
【００４５】
また、波長３５５ｎｍのＹＡＧレーザなどでは、その反射率は金属によって異なる。例えば、アルミでは、反射率が９９％程度、クロムでは５０％程度である。従って、通常アルミで形成されるデータラインＤＬなどの下方の半導体層にレーザを照射することが好適であるが、必ずしもこれに限らない。すなわち、通常第１ＴＦＴ１０および第２ＴＦＴ４０のゲート電極はクロムで形成されるが、このクロムの下方の半導体層についても、十分電気的切断が可能であることが実験的に分かっている。なお、基本的に金属は上述のような短波長レーザを反射しやすく、モリブデンなどの電極や配線の下方の半導体層の電気的切断にも利用することができる。
【００４６】
なお、上述のような処理において、完全な暗点化まで行わなくても、発光量が所定の大きさ以下になればよいため、図４に示すように、チャネルの一部分にのみレーザ光を照射して高抵抗化しても良い。
【００４７】
また、上述の説明は、有機ＥＬパネルについてのみ取り上げたが、蛍光表示ディスプレイ（Vacuum Fluorescence Display）無機ＥＬパネルでも、同様のＴＦＴなどを有する他の表示デバイスでも、本発明の減光化方法を好適に適用することができる。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、半導体層へのレーザの照射によって、当該画素の減光化の処理を行うことができる。特に、この処理では、半導体層の結晶構造をミクロ的に破壊し、抵抗を増加させることで、電気的に切断する。従って、基本的に他の部分へのダメージを与えることなく、欠陥画素の減光化を行うことができるため、好適な減光化処理が行える。
【００４９】
また、前記薄膜トランジスタは、ガラス基板上に半導体層を有し、その上にゲート絶縁膜を介しゲート電極が配置された構成を有しており、ガラス基板を介しレーザを半導体層に照射するとともに、ゲート電極で照射されたレーザを反射させることが好適であり、これによって、他の部分へのレーザの照射が防止され、他の部分への悪影響の発生を確実に防止できる。
【００５０】
前記レーザは、ＵＶレーザであることが好適であり、このＵＶレーザによって、金属に悪影響を及ぼすことなく、半導体層の電気的切断ができる。
【図面の簡単な説明】
【図１】画素の構成を示す図である。
【図２】レーザ照射量設定の一例を示すフローチャートである。
【図３】画素の平面構成を示す図である。
【図４】レーザ照射部分を示す図である。
【図５】有機ＥＬパネルにおける画素回路の構成例を示す図である。
【符号の説明】
１０第１ＴＦＴ、４０第２ＴＦＴ、５０陽極。

Claims

マトリクス配置された各画素毎に、ＥＬ発光素子と、このＥＬ発光素子への電流を制御する薄膜トランジスタを有するＥＬパネルについての欠陥画素の減光化方法であって、
前記欠陥画素の前記薄膜トランジスタを構成する半導体層の少なくとも一部にレーザを選択的に照射しその領域の半導体層の抵抗値を上昇させることで、前記薄膜トランジスタを電気的に切断して該画素を減光化することを特徴とするＥＬパネルの減光化方法。
請求項１に記載のＥＬパネルの減光化方法において、
前記半導体層の上方に金属層が配置されている部分に下方からレーザを照射し、前記金属層により照射したレーザを反射させることを特徴とするＥＬパネルの減光化方法。
請求項１に記載のＥＬパネルの減光化方法において、
前記薄膜トランジスタは、ガラス基板上に半導体層を有し、その上にゲート絶縁膜を介しゲート電極が配置された構成を有しており、ガラス基板を介しレーザを半導体層に照射するとともに、ゲート電極で照射されたレーザを反射させることを特徴とするＥＬパネルの減光化方法。
請求項１〜３のいずれか１つに記載のＥＬパネルの減光化方法において、
前記レーザは、ＵＶレーザであることを特徴とするＥＬパネルの減光化方法。
請求項１〜４のいずれか１つに記載のＥＬパネルの減光化方法によって、欠陥画素が減光化されたことを特徴とするＥＬパネル。