JP5662935B2 - アンテナ整合回路 - Google Patents

Description

大量市場での動作と関連した、すべての第３世代（３Ｇ）移動無線システムは、（完全）周波数複信モード（ＦＤＤ）を用いる、すなわち送信と受信とが異なる周波数チャネルで行なわれる。この場合に用いられる送信方法は、実際には符号分割多元接続方法（ＣＤＭＡ）のみであり、それは電話と基地局とによる「現実の」同時送受信を要求する。たとえば、移動無線規格である、バンドＩＩ（１．９ＧＨｚ）におけるＣＤＭＡ２０００およびＷ−ＣＤＭＡ（ＵＭＴＳ）、およびバンドＩ（２．１ＧＨｚ）におけるＷ−ＣＤＭＡ（ＵＭＴＳ）がここに言及され得る。これらは、とりわけ、アメリカおよびヨーロッパ大陸で用いられる。

ＣＤＭＡ法のような周波数複信モードは、図１に示されるように、送信経路（ＴＸ）と受信経路（ＲＸ）との両方がアンテナＡＮに常に接続されるデュプレクサを必要とする。送信経路ＴＸは、少なくとも１つのＴＸフィルタＴＸＦまたは対応するフィルタ回路を有する。受信経路ＲＸは少なくとも１つのＲＸフィルタＲＸＦまたは対応するフィルタ回路を有する。この場合におけるデュプレクサの主目的は、ＴＸ経路とＲＸ経路とを互いに分離することである。このことは、そのＰＡの送信パワーが逆に受信機の感度に影響を与えることを防ぐ。さらに、一方においてはＰＡによる電力消費を少なく保つため、また、他方においては受信経路における信号対雑音比に逆に不必要に影響を与えないために、デュプレクサを介した受信経路において、減衰はできるだけ少なくなければならない。

今日、携帯電話のためのデュプレクサは実際にはＳＡＷまたはＢＡＷ技術のみを用いて製造される。両方のアプローチは、平坦な端末の要求を満たす部品の高さを可能にし、両方のアプローチにおいて、２つの個別のバンドパスフィルタが１つのアンテナノードに接続される。２つの個別のフィルタ自身は、複数の適切に接続された共振器からなる。ＳＡＷの場合、設計に依存して、１つのさらなるＤＭＳトラック、複数のＤＭＳトラック、または排他的に１以上のＤＭＳトラックもあり得る。共振器および／またはＤＭＳトラックは各々モノリシックに集積化され、両方のフィルタは共通の基板、または２つの異なる基板上に作製される。このことは、デュプレクサに接続される単一のチップまたは２つの異なるチップが、好ましくは筐体内において密閉されるということをもたらす。さらに、１つのデュプレクサを、セラミック基板（ＦＲ４基板）または他の所望の基板上の単一モジュール内にある他のデュプレクサおよび個別のフィルタと組合せることは、今日では通常行なわれることである。したがってこれらのフィルタは、各々の場合において、グループ中の複数のアンテナノードの１つを共有するか、または、すべてが一緒に単一のアンテナノードを共有する。デュプレクサは、各々が別々に収容された２つの個別のフィルタを備えるモジュールに相互接続されることができる。デュプレクサは、また、適切な基板上にある、収容されていないチップ（ベアチップ）を介して形成されることも可能である。

さらなる受動素子が、デュプレクサの電気的挙動の機能および最適化のために必要であり、その部品は、筐体内の単数または複数のフィルタ基板上、モジュール（ＦＥＭ）上、または電話機内の基板に外付けで収容される。一般に、これらはインダクタンス、キャパシタンスおよび線路である。共振器および適切な電気的（誘導性または容量性）または磁気的結合は、また、整合回路における素子とノードとの間において一般的である。さらに、ポートＰＡおよびＬＮＡは、所望のフィルタインピーダンスと整合していなければならない。接地に関する状況においては、実際にすべての場合において、これは５０Ωであり、この平衡した場合において、それは１００Ωである。

直列または並列インダクタンスが、この場合において通常用いられ、あるいはＬ回路網がインダクタンスおよびキャパシタンスを備える。具体的にデュプレクサの場合においては、最終的には、アンテナにおいて、両方のフィルタが、それぞれの他の帯域におけるすべての周波数においてできるだけ高いインピーダンスを有し、それ自身が有する通過帯域におけるすべての周波数において必要なフィルタインピーダンスと整合していることが必要である。理想的な整合は、結果的に反射係数Γが、他の帯域のすべての周波数において、＋１であり、それ自身の通過帯域におけるすべての周波数において０となる。

デュプレクサは、送信フィルタおよび受信フィルタからなる。一般に、送信帯域の周波数は、受信帯域のそれよりも低い。一般に、各フィルタ自身は、その送信帯域におけるアンテナポートと十分に整合し、それぞれの他の帯域においてできるだけ整合しないように設計されている。したがって各フィルタはそれ自身の帯域における通過帯域を有し、他の帯域における阻止帯域を有する。

もし、２つのフィルタがさらなる手段なしに共通のアンテナノードに直接的に接続されるとしたならば、相互の影響のため、通過帯域の破壊をもたらすであろう。このような振る舞いの理由は、｜Γ｜≒１という条件は、それぞれの他の帯域における両方のケースで満たされているが、他の帯域における必要なオープン回路Γ≒＋１は、しかしながら、例外的な場合においてのみ得られるためである。一般に、この種の問題は、各フィルタを、位相シフタΦ_TXまたはΦ_RXを介してアンテナに接続することによって解決される。

この場合、アンテナポートにおける整合曲線は、各々、スミスチャートの中心に対して回転している。この場合、位相シフタは、オープン回路条件Γ≒＋１が、各フィルタのそれぞれの他の帯域における中心回転によって意図的に満たされるように設計されている。それ自身の帯域の整合は、これによって実際に影響を受けないままであるが、その理由は、通過帯域に対する整合曲線が、原点に対して回転するのみであり、｜Γ｜≒０がなおも満たされるためである。１つの単純な例において、１つの位相シフタのみがＲＸ側に必要である、つまりＴＸフィルタはアンテナに直接的に接続されて、ＲＸフィルタは位相シフタを介して接続される。デュプレクサにおける整合のための他の選択肢は、特別な場合、たとえば小さなデュプレクサ分離を有するデュプレクサに対してのみ用いられることが可能であり、これらは、そうでなければ一般に他の不利な点と関連する。

位相シフタを提供するための３つの選択肢が知られている。第１の選択肢は、遅延線路（連続線路）を用いることである。連続線路は、スミスチャートにおいて時計回り方向に回転し、したがって、位相シフタとして用いられることができる。一例として、このような連続線路がＵＳ６，２６２，６３７Ｂ１に記載されている。

連続遅延線路の位相をシフトさせる振る舞いは、また、複数のインダクタンスおよびキャパシタンスを備える、ラダータイプと同様の回路としてモデル化されることができる個別線路（discrete line）によって与えられることができる。最も単純な場合において、対称的なπまたはＴ配置に接続された３つの素子が個別線路を与えるために用いられる。このことは全部で４つの異なる構成を可能にする。その構成に依存して、このような個別線路がスミスチャートにおいて時計回り方向または反時計回り方向に回転する。

位相シフタのためのさらなる選択肢が、アンテナコイルによって提供され得る。一例として、アンテナ端部において直列素子で終端するとともにそれ自身の通過帯域において適切な容量性効果を有する送信または受信フィルタであり、もし、アンテナ接続が、並列インダクタンスで接地に直接に接続され得るならば、位相シフトにとって十分である。このことは、アンテナ接続の両側における個別線路と同様の位相シフタをもたらす。

位相シフタの代わりに、並列コイルもまた、直列共振器を形成するために接続されることができる。さらなる直列コイルが、任意選択的にこの並列回路のために用いられ、フィルタは、この方法によって形成された回路を介してアンテナノードに導かれる。このような回路は、１つまたは両方のフィルタによって用いられることができる。ＴＸ帯域とＲＸ帯域が大きなデュプレクサ分離を有する場合にはデュプレクサにとって特に適切である。これは、デュプレクサ分離が小さいならば、直列コイルが高いインダクタンス値を必要とし、それが集積化されることができないという不利な点を有する。

本発明の１つの目的は、ＲＦ信号の送信および受信のために共通のアンテナに接続された、複数の信号線路のためのアンテナ整合回路であって、小型化に対する現在の要求を満たすとともに大量生産に適したアンテナ整合回路を具体化することである。

この目的は、請求項１に従うアンテナ整合回路によって達成される。本発明の有利な改良点は、さらなる請求項において見出されることができる。

アンテナ整合回路は、アンテナに接続される少なくとも１つのアンテナ接続を有することで特定される。少なくとも２つの信号経路が、このアンテナに接続されて、各々はＲＦ信号の送信および／または受信のいずれかのための１つの通過帯域を有し、特に、信号経路は、無線通信および情報システムのためのものである。信号経路を互いに分離するために、この分岐における信号の位相シフトのための個別線路を備える整合回路は、少なくとも１つの信号経路におけるアンテナ端部において統合される。個別線路は、ラダータイプと同様の回路の形をとるとともに少なくとも３つの素子を備え、それらはインダクタンスおよびキャパシタンスから選ばれる。この個別線路における少なくともいくつかのキャパシタンスは、マイクロ音波共振器の形で提供されることがここで提案される。共振器の共振周波数は、それらの共振が、それぞれの信号経路の通過帯域外となるように選ばれる。したがって共振器は通過帯域において純粋に容量的効果を有する。

ＴＸフィルタが高い容量性であるように設計された、少数の特別な場合において、アンテナにおける並列素子は、個別線路において省略されることができる。一般に、個別線路は少なくとも３つの素子からなる。

マイクロ音波共振器は、ＳＡＷまたはＢＡＷ素子の形をとり得る。これらは、高いＱ係数を有するように設計され得るという利点を有する。このことは、個別線路におけるキャパシタンスとしての機能だけでなく、適切な位置決めによって、その目的のために要求される追加の部品なしに特定の干渉周波数を取り除くことができる、転送機能における追加的な極点（pole point）を提供することも可能にする。

しかしながら、マイクロ音波共振器は、また、他の技術を用いて設計され得る。個別線路における、マイクロ音波共振器の形ではないキャパシタンスは、ＭＩＭキャパシタ（ＭＩＭ＝金属−絶縁物−金属）の形をとり得る。共振器を有し、たとえばラダータイプ技術を用いたマイクロ音波共振器から形成されたフィルタを信号経路が含む場合に、これらのようなキャパシタは特に有利である。したがって、ＭＩＭキャパシタを製造するために金属または誘電体の蒸着のための適切な製造ステップを用いることによって、フィルタのために用いられる共振器のための製造プロセスにＭＩＭキャパシタの製造を統合することも可能である。

少なくとも２つの信号経路の各々は、フィルタ回路を含んでもよく、フィルタ回路の少なくともいくつかはチップ上に設けられる。たとえば、整合回路の少なくとも一部は、したがって、このチップ上、たとえばチップの表面に設けられることができる。フィルタ回路全体および整合回路全体がチップの表面に設けられることもまた可能である。１つの例外は、高いＱ係数素子であり、それは個別部品の形をとり、チップに集積化されては製造されない。

アンテナ整合回路は、複数のチップ上に設けられたフィルタ回路を含み得る。整合回路においてこの目的のために用いられるキャパシタンスまたはマイクロ音波共振器は、これらのフィルタ回路を支持する複数のチップ上に同様に設けられることができる。

しかしながら、個別線路のためのキャパシタンスまたはこの目的のために用いられる共振器を、別のチップ上に、フィルタ回路とは独立して、これらがアンテナ整合回路に接続されるためにのみ設けることも可能である。

π回路が、直列キャパシタンスと、それに並列な２つのインダクタンスとを有する個別線路として設けられることも可能である。直列インダクタンスとそれに並列な２つのキャパシタンスとを備えるπ回路もまた可能である。

個別線路は、またＴ回路の形をとり得る。この目的のため、たとえば、それは２つの直列キャパシタンスとそれらと並列なインダクタンスとを有する。Ｔ回路はまた、２つの直列インダクタンスとそれに並列なキャパシタンスとを有することも可能である。

アンテナ整合回路において、マイクロ音波共振器の各々と並列に複素インピーダンスが接続されることができる。個別線路において直列キャパシタンスを表わす共振器の場合、これらの複素インピーダンスは、並列直列分岐に配置される。個別線路における並列キャパシタンスを表わすマイクロ音波共振器の場合、複素インピーダンスは整合回路の並列分岐において配置される。

一般的な複素インピーダンスもまた、インダクタンスの代わりに用いられることができる。

複素インピーダンスは、少なくとも１つのインピーダンス要素を意味する。しかしながら、複素インピーダンスは、また、接続される複数のインピーダンス要素によっても表わされ得る。複素インピーダンスにおける個別のインピーダンス要素は、この場合においてキャパシタンス、インダクタンス、抵抗およびマイクロ音波共振器から形成され得る。

提案される整合回路は、相対的に大量のスペースを占めるとともに相対的に高い電気的損失を有する連続線路を省くことを可能にするという利点を有する。整合回路は、かなり多くの自由度を有し、したがって、単純なアンテナコイルと比較すると、アンテナ接続におけるフィルタ回路がかなり良好に整合することを可能にする。

整合回路におけるキャパシタンスは、アンテナ整合回路において設けられる１以上のチップ、特にフィルタ回路を有するチップ上に、スペースを節約する方式において適合されることが可能である。

アンテナ整合回路は、デュプレクサに有利に用いられることができ、第１の信号経路は、送信経路と適切な送信フィルタとを備え、第２の信号経路は、適切な受信フィルタを伴う受信経路を備える。送信フィルタおよび受信フィルタを含むチップ間の、整合回路のキャパシタンスの分配は、整合回路のスペースの消費が釣り合うことを可能にする。

特にデュプレクサにおいて、極点が、フィルタ伝送機能または２つのフィルタのよりよい分離のために用いられることができるように、個別線路を備える整合回路における、マイクロ音波共振器の形をとるキャパシタンスの共振および反共振が選ばれうる。一方、これらの極点の共振は、整合回路に設けられた、さらなる素子の組合せによってシフトし得る。さらに、この場合において、マイクロ音波共振器の共振および反共振に加えて、伝送機能を改善するために適切な追加の極点を生成する、追加の共振が強制的に行なわれ得る。

フィルタまたはフィルタ回路の通過帯域における（有用な）信号の伝送は、これらの極点によっては、実際には影響を受けない。このことは、第１近似において、マイクロ音波共振器が、単に、高いＱ係数の静的キャパシタンスとして動作することを確保する。

極点は、それらが、たとえばデュプレクサを備えるアンテナ整合回路の分離を改善するように、それぞれのフィルタ回路の素子帯域において適切に選ばれ得る。

整合回路および特に個別線路におけるマイクロ音波共振器は、フィルタ回路において用いられるすべての共振器と同様に、「二重化」され得る。直列に接続された共振器は、この目的のためにカスケードされる。カスケードされるとは、直列に接続された複数の共振器を意味し、全体として、共振器が、二重化していない１つの共振器の特性に対応することを意味する。このことは、カスケードされた共振器における共振器領域の適切な拡大によってなされ得る。並列分岐に設けられた共振器は、さらなる共振器を並列に接続することによって「二重化」され得る。この並列回路における共振器は、また、その並列回路の特性が、単一の従来の共振器のそれと対応するように設計される。しかしながら、共振器を二重化させた場合には、カスケードまたは並列接続内において互いに関係する共振周波数をシフトさせることも可能である。このことは、特性が変化することを可能にするとともに、アンテナ整合回路の動作に有利に用いられることを可能にする。

アンテナ整合回路にとって必要なインダクタンスは、フィルタまたはフィルタ回路を支持する少なくとも１つのチップ上に形成されることができ、そのチップは、モジュール基板におけるフィルタ筐体内のデュプレクサ筐体内に形成され、アンテナ整合回路のため、または外部的に個別の素子として用いられるＰＣＢ（プリント回路基板）上に集積化され得る。

１つの実施例において、アンテナ整合回路は、π回路の形での個別線路を有し、π回路において、並列素子の１つは、アンテナ接続に直接的に接続される。π回路の形に依存して、並列素子は、インダクタンスでもキャパシタンスでもよい。

アンテナ整合回路のさらなる実施例において、共振器を備えるフィルタ回路は、信号経路に設けられる。整合回路におけるマイクロ音波共振器は、したがって、フィルタ回路における個別の共振器と同様の方法で設計され得るが、それらとは、追加の層、省略された層または異なる層厚みを有する層を有することによって僅かに異なる。マイクロ音波共振器は、したがって、全く追加の処理の複雑性を有さないか、あるいは少量の追加の処理の複雑性のみを有するように形成され得る。このことはまた、マイクロ音波共振器の共振周波数が、フィルタ回路に用いられる共振器の共振周波数の外にあることを確保する。

アンテナ整合回路の１つの実施例において、共振器を備えるフィルタ回路は、両方の信号経路に設けられる。フィルタ回路におけるすべての共振器と少なくとも１つの整合回路におけるすべての共振器とは、この場合においてＢＡＷ（バルク音波）共振器の形をとる。フィルタ回路における共振器と整合回路における共振器とに対する標準的な技術の使用は、それらの製造を１つの処理に統合することを可能にし、したがって処理の複雑さを減少させる。実際、整合回路のためのマイクロ音波共振器の追加の製造が、あらゆる場合において、フィルタ回路のための共振器の製造に要求される複雑さを増加させない。

ＲＦ信号の受信を対象としたフィルタ回路を伴う信号経路を有するアンテナ整合回路は、少なくとも１つのＳＡＷ（表面音波）またはＧＢＡＷ（誘導バルク音波）共振器を備える。

少なくとも２つの信号経路がフィルタ回路と共振器とを有し、フィルタ回路におけるすべての共振器がＳＡＷ共振器の形をとることもまた可能である。この場合において、個別線路におけるキャパシタンスとして機能する、整合回路におけるマイクロ音波共振器が、同じようにまたＳＡＷ技術を用いて設けられることが有利である。このような共振器は、したがって、それぞれのフィルタ回路の通過帯域の外にある共振周波数を有する。これは、通過帯域の領域においてのみ共振器が純粋な容量性効果を有するように、共振器において用いられるインターデジタルトランスデューサの間の適切に選ばれたフィンガー分離によって達成され得る。

本発明は、例示的な実施例と関連する図面とを参照して、以下の文書においてより詳細に説明される。図は、純粋に概略的であって、本発明に従うアンテナ整合回路を完全に反映することを主張するものではない。なぜなら、比較的重要ではないいくつかの要素が、明確性の理由のために図示されていないためである。さらに、現実のフィルタ整合回路は、さらなる信号経路、および、さらに、図示された信号経路の各々において、さらなるフィルタ回路、整合回路または離散的素子を含み得る。

既に知られたデュプレクサ回路を示す図である。 本発明に従うアンテナ整合回路を示す図である。 個別線路のさまざまな実施例を示す図である。 個別線路のさまざまな実施例を示す図である。 個別線路のさまざまな実施例を示す図である。 個別線路のさまざまな実施例を示す図である。 ノッチを有するアンテナ整合回路を示す図である。 帯域阻止フィルタのさまざまな実施例を示す図である。 帯域阻止フィルタのさまざまな実施例を示す図である。 帯域阻止フィルタのさまざまな実施例を示す図である。 帯域阻止フィルタのさまざまな実施例を示す図である。 帯域阻止フィルタのさまざまな実施例を示す図である。 直列並列共振器の「二重化」のためのさまざまな選択肢を示す図である。 直列並列共振器の「二重化」のためのさまざまな選択肢を示す図である。 直列並列共振器の「二重化」のためのさまざまな選択肢を示す図である。 直列並列共振器の「二重化」のためのさまざまな選択肢を示す図である。 多段整合を有するアンテナ整合回路を示す図である。 並列接続インピーダンスを有する個別線路の１つの変形を示す図である。 並列接続された直列インピーダンスを有する個別線路のさらなる変形を示す図である。 アンテナ接続に直接的に接続された共振器を有するアンテナ整合回路を示す図である。 １つの個別線路が２つの信号分岐に等しく分割されたアンテナ整合回路を示す図である。 １つの信号経路における個別線路を有するアンテナ整合回路を示す図である。 アンテナ整合回路のさらなる変形を示す図である。 さらなるインピーダンス素子が追加された、正方向回転型の個別線路の一般化した図を示す図である。 さらなるインピーダンス素子が追加された、負方向回転型の個別線路の一般化した図を示す図である。 ＴＸフィルタが容量性となるように設計された、図１０の単純化した形態を示す図である。 ＴＸフィルタとＲＸフィルタとが容量性となるように設計された、図１０の単純化した形態を示す図である。

図１は、アンテナ接続ＡＮが送信経路ＴＸおよび受信経路ＲＸに接続された、単純なデュプレクサ回路を概略的に示す。受信フィルタＲＸＦと入力増幅器ＬＮＡとは、受信経路において接続される。送信フィルタＴＸＦと電力増幅器ＰＡとは、送信経路ＴＸにおいて接続される。図は、信号の適切な回転による２つの信号経路の間の相互の影響を避ける、信号経路の１つとアンテナとの間の位相シフタ素子を示していない。

図２は、本発明に従うアンテナ整合回路の１つの単純な実施例を概略的に示す。アンテナに接続されるアンテナ接続ＡＮは、２つの信号経路ＳＰ１，ＳＰ２に接続される。第１のフィルタ回路Ｆ１と整合回路ＡＳとは、第１の信号経路ＳＰ１に直列に接続される。第２のフィルタ回路Ｆ２は、第２の信号経路ＳＰ２に設けられる。整合回路ＡＳは、少なくとも１つの個別線路を備え、その個別線路において、当該個別線路を形成する少なくとも１つの容量性素子は、マイクロ音波共振器の形をとる。

図３は、どのようにして少なくとも３つの素子を備える個別線路が示されることができるかというためのさまざまな選択肢を示す。図３Ａおよび図３Ｂは、スミスチャートにおいて正方向に回転する個別線路を示し、図３Ｃおよび図３Ｄにおける個別線路は負方向に回転する。図３Ａおよび図３Ｃは、π回路の形をとる個別線路を示す。図３Ａにおいて、直列インダクタンスＬＳは、ともにπ素子を形成する２つのキャパシタンスＣＰ１，ＣＰ２と並列に接続される。図３Ｃにおいて、直列キャパシタンスＣＳは、ともにπ素子を形成する２つのインダクタンスＬＰ１，ＬＰ２と並列に接続される。図３Ｂと図３Ｄとは、Ｔ素子の形をとる２つの個別線路を示す。図３Ｂにおいて、２つの直列接続された直列インダクタンスＬＳ１，ＬＳ２は、中央のノードを介して並列キャパシタンスＣＰに接続される。図３Ｄにおいて、２つの直列接続された直列キャパシタンスＣＳ１，ＣＳ２は、それらの間に設けられたノードを介して並列インダクタンスＬＰに接続される。これらの個別線路の各々においてスミスチャートにおける１８０〜３６０°回転が可能である。本発明の主題ではない連続線路とは対照的に、個別線路は、上述のように、負方向に回転するように設計されることができる。この場合、回転は、スミスチャートにおいて反時計回り方向に起こる。

図３において示された個別線路は、それに追加される、任意の所望の数のさらなる素子を有してもよく、その場合において各素子は直列または並列素子でもよく、キャパシタンスまたはインダクタンスとして選ばれてもよい。

図４は、アンテナが、アンテナ接続ＡＮを介して送信経路ＴＸと受信経路ＲＸとに接続される、アンテナ整合回路を示す。アンテナ接続ＡＮは、第１のインピーダンス整合回路Ｍ１内に設けられる。送信フィルタＴＸＦは、送信経路に設けられるが、帯域阻止フィルタ（ノッチとも呼ばれる）は、受信経路において直列に、第２のインピーダンス整合回路Ｍ２と受信フィルタＲＸＦとに直列に接続される。適切な増幅回路ＰＡおよびＬＮＡが、それぞれの信号経路の端部において設けられる。

この実施例において、２つのインピーダンス回路と帯域阻止フィルタは、それらが個別線路のような位相シフトを生成するように設計される。同時に、インピーダンス回路は、ＴＸフィルタとアンテナにおける帯域阻止フィルタとの間、および帯域阻止フィルタとＲＸフィルタとの間における整合を提供する。

図５は、図４において例として示された実施例において帯域阻止フィルタが、どのように設けられることが可能であるかということのためのさまざまな選択肢を示す。それぞれの帯域阻止フィルタＮＯは、この場合において、信号経路の少なくとも１つにおいて、および１つの実施例では、他の要素とは独立に、両方の信号経路においても配置される。帯域阻止フィルタは、好ましくはアンテナ接続に近付けて設けられる。

図５Ａにおいて、帯域阻止フィルタは、信号経路において単一のマイクロ音波共振器を備える。平衡した第２の信号線路、または代わりに接地経路が、これとは並列に設けられる。

図５Ｂは、並列な２つの信号経路を遮る並列共振器Ｘを備える帯域阻止フィルタＮＯを示す。

図５Ｃは、直列共振器Ｘ１と並列共振器Ｘ２とを備える帯域阻止フィルタＮＯを示す。図５Ｄは、図５Ｃに対して鏡像対称の配置を示す。図５Ｅは、２つの直列共振器Ｘ１，Ｘ３と、それらに並列な共振器Ｘ２とからなる帯域阻止フィルタを示す。さらに、図５Ａ〜Ｅに示された帯域阻止フィルタは、任意の所望の数のさらなる素子、および、特にそれらに追加されるさらなる共振器を有していてもよい。帯域阻止フィルタ効果は、共振器の共振および反共振周波数の適切な配置によって得られる。帯域阻止フィルタの周波数は、たとえば、直列共振器の反共振の領域、または並列共振器の共振の領域に設けられる。もし、直列および並列共振器が、帯域阻止フィルタＮＯに用いられるならば、対応の直列反共振と並列直列共振は、一致するか、または密接に隣り合う。一般に、帯域阻止フィルタは、アンテナ端部から、直列共振器または並列共振器とともに始まる、ラダータイプ回路における複数のマイクロ音波共振器から形成されることができる。帯域阻止フィルタは、各々の場合において、１つの直列および１つの並列マイクロ音波共振器からなる、整数の素子からなる必要はなく、個々の共振器を備えていてもよい。帯域阻止フィルタにおける素子の数は制限されない。

図６は、フィルタ回路の共振器または帯域阻止フィルタまたは個別線路においてキャパシタンスとして用いられる共振器の共振器がどのようにして「二重化される」かということのためのさまざまな選択肢を示す。図６Ａは、この場合において、２つの直列接続されたマイクロ音波共振器Ｘ１，Ｘ２のカスケードを備える二重化した直列共振器を示す。図６Ｂにおいて、さらなるマイクロ音波共振器Ｘ３が、この配置に追加され、その配置と並列に接続される。図６Ｃは、帯域阻止フィルタ、フィルタ回路または個別線路の基本素子を示し、第１の直列共振器Ｘ１と、それに並列な２つの共振器Ｘ２，Ｘ３が接続される。２つの並列共振器は、回路において直接的に隣り合う。図６Ｄは、図６Ｃのさらなる変形を示し、直列共振器Ｘ１もまた二重化される。２つの並列直列共振器Ｘ１，Ｘ２は、２つの共振器Ｘ３，Ｘ４と並列に接続される。

図７は、本発明のさらなる実施例として、多段整合を有するアンテナ整合回路を示す。これは専用の整合回路ＡＳ_TXおよびＡＳ_RXを備え、それらの各々は、２つの信号経路ＲＸ，ＴＸの各々において、個別線路を備える。２つの整合回路はアンテナ接続に直接的に接続され、したがって各々の信号経路におけるアンテナ端部に配置される。整合回路ＡＳの各々に含まれる個別線路は、図３に示されたような構造を有する個別線路を伴う、マイクロ音波共振器の形態をとるキャパシタンスを備える。個別線路に要求されるいくつかのキャパシタンスは、主として容量性効果を有する金属−誘電体−金属構造に置換され得る。

さらに、信号経路の各々は、各々が通過帯域を有する対応するフィルタまたは対応するフィルタ回路ＴＸ，ＲＸを含む。信号経路は、さらなるインピーダンス整合回路Ｍ_LNA，Ｍ_PAを介してそれぞれの増幅器ＰＡまたはＬＮＡと整合される。

フィルタ回路および整合回路の、信号経路におけるすべての要素、特にインピーダンス整合回路の要素の接地への接続は、ともにマルチポート複素インピーダンスＺ_GNDを形成し、それは所望の素子、これらの素子の間の電気的接続、および素子間の電気的および磁気的結合を含み得る。マルチポート複素インピーダンスＺ_GNDは、また、マイクロ音波共振器も含み得る。

インピーダンス整合回路Ｍ_PAおよびＭ_LNAは任意選択的であり、必要ならば省略されることも可能である。アンテナＡＮは、複素２極回路Ｚ_ANTを介して給電され、それは任意の所望の受動素子を含み得る。最も単純な場合において、Ｚ_ANTは、インピーダンスを有する給電線である。

図８は、本発明に従って設計された個別線路を示し、たとえば図７における整合回路ＡＳまたはインピーダンス整合回路Ｍにおいて用いられることができるものである。示された個別線路は、図３Ａ，３Ｂに示された個別線路の変形である。図７において、すべての並列キャパシタンスは、マイクロ音波共振器Ｘ１，Ｘ２〜Ｘｎにより置き換わっている。一般的な複素インピーダンスＺ_p ¹，Ｚ_p ²〜Ｚ_p ⁿは、各々の場合におけるマイクロ音波共振器の１つと並列に接続される。並列した分岐のマイクロ音波共振器への交差接続と、それらと並列な複素インピーダンスは、並列素子のすべての接地への接続がマルチポート複素インピーダンスＺ_GNDを介してなされる場合には、一般的な複素インピーダンスＺ_L，Ｚ_S ¹，Ｚ_S ²〜Ｚ_S ⁿによって与えられる。この場合には同様に、複素インピーダンスは、さらなるマイクロ音波共振器を含み得る。整合回路ＡＳは、図においてより詳細に示されるように、少なくとも１つの基本素子ＧＧおよびその基本素子ＧＧに適切に接続された、任意の所望の数の追加素子ＺＧとを備える。

図９は、本発明に従って設計された個別線路を示し、原則として図３Ｃおよび３Ｄに示され、各々の場合においてスミスチャートにおいて負方向に回転するものである。この実施例において、個別線路におけるすべての直列キャパシタンスは、マイクロ音波共振器Ｘ₁〜Ｘ_nに置き換えられ、それらの各々は、それに並列に接続された一般的な複素インピーダンスＺ_S ¹〜Ｚ_S ⁿをそれぞれ有する。

一般的な複素インピーダンスＺ_LおよびＺ_Rは、アンテナ接続から離れた信号経路の端部、またはポートに設けられる。複素インピーダンスＺ_p ¹，Ｚ_p ²〜Ｚ_p ⁿは並列の分岐に設けられ、それらの各々は、直列素子の上流および／または下流のノードを介して接地に接続される。並列した分岐の接地接続は、一般的なマルチポートインピーダンスＺ_GNDを介してなされる。ここに示された複素インピーダンスは、また、さらなるマイクロ音波共振器を含み得る。

図１０は、個別線路が、図３Ａに示されたような種類の単純なπ素子の形態をとる、本発明に従うアンテナ整合回路の実施例を示す。送信フィルタＴＸＦは、整合回路網を伴わずにアンテナ接続ＡＮに接続される。受信フィルタＲＸＦは、対照的に、π形態におけるＣＬＣ回路の形態での個別線路を介してアンテナＡＮと結合され、このπ素子におけるキャパシタンスは、マイクロ音波共振器Ｘ１，Ｘ２の形態をとる。この場合におけるπ素子は、位相シフタとして動作する。

ここに示されたようなアンテナ整合回路は、バンドＩＩデュプレクサが含み得るような、デュプレクサを表わす。

マイクロ音波共振器Ｘ１，Ｘ２は、チップ上に設けられることができ、そのチップ上では、送信フィルタまたは受信フィルタのフィルタ回路もまた設けられる。２つの別々のチップ上に個別線路のマイクロ音波共振器を置くこともまた可能であり、ＲＸおよびＴＸフィルタのためのそれぞれのフィルタ回路がそこに適合される。１つの実施例において、送信フィルタＴＸＦは、フィルタ回路の一部である直列共振器を介してアンテナＡＮと結合される。さらなる実施例において、受信フィルタＲＸＦは、アンテナＡＮと向い合うその端部において直列共振器から始まる。さらなる実施例において、ポートＭ_PAおよびＭ_LNAにおける少なくとも１つのインピーダンス整合回路、またはさもなくばアンテナインピーダンスＺ_ANTが、直列インダクタンスの形態をとる。

１つの実施例において、π素子のマイクロ音波共振器は、送信フィルタＴＸＦのフィルタ回路を備える直列または並列共振器の形態をとる。その共振周波数をシフトさせるために、π素子における並列マイクロ音波共振器は、この共振器の共振周波数を低減して、その周波数をＴＸフィルタの通過帯域の外に移動させるために、追加的に、その上部電極に接地面を有してもよい。マイクロ音波共振器Ｘ２は、同様に、送信フィルタＴＸＦのための直列または並列共振器と同様の方法で設計され得る。

しかしながら、マイクロ音波共振器Ｘ２は、また、Ｘ１が送信フィルタＴＸＦのための並列共振器として設計されることができる一方で、ＲＸフィルタのための並列共振器と同じ方法で設計され得る。

さらに、π素子の並列マイクロ音波共振器Ｘ２は、また、共振周波数を低減して、それを送信または受信フィルタの通過帯域の外へと移動させるために、追加の接地面を有していてもよい。

アンテナから離れた信号経路の端部におけるインピーダンス整合回路Ｍは、それぞれの増幅器ＰＡおよびＬＮＡとの整合を確保するが、任意選択的であり省略されることもまた可能である。それらは、デュプレクサの機能自身にとっては必要ではない。

デュプレクサのさまざまな実施例において、デュプレクサの動作を確保するために、送信経路側および受信経路側の両方におけるデュプレクサのための整合を行なうこともまた可能である。このことは、したがって、アンテナノードの両側に設けられたπ素子を用いてなされることができ、その場合において、各々の場合においてアンテナ側にある並列マイクロ音波共振器Ｘ２は、π素子に対して共通である。一例として、図１１は、このような配置を示す。さらに、図１１に示されたアンテナ整合回路は、図１０に示されたアンテナ整合回路と同一または同様である。この場合には同様に、整合回路ＡＳにおけるマイクロ音波共振器が１以上のチップ上に設けられ、そのチップに、送信フィルタＴＸＦまたは受信フィルタＲＸＦのための少なくともいくつかのフィルタ回路もまた設けられる。アンテナまたはアンテナ整合インダクタンスＺ_ANTから離れた信号経路の端部に配置された少なくとも１つのインピーダンス整合回路Ｍは、直列インダクタンスの形態をとる。

図１０に示されたアンテナ整合回路の変形版において、図１２における整合回路ＡＳは、２つの直列マイクロ音波共振器Ｘ１，Ｘ２だけでなくそれらの間に配置された並列インダクタンスＬからなるＴ素子の形態をとる。図１０および１１における実施例を参照して既に説明された、π素子の形態における個別線路と同じ変形例のオプションが、整合回路として与えられ、個別線路におけるマイクロ音波共振器の統合および対応する共振周波数の選択のために適用される。

図１３は、アンテナ整合回路のさらなる実施例を示し、整合回路ＡＳが、負方向に回転する個別線路の形態（図３Ｃに示された種類と同様）の形態をとる。この場合において、送信フィルタＴＸＦは、整合回路または位相シフタなしにアンテナに直接的に接続される。対照的に、受信フィルタＲＸＦは、ＬＣＬを介してπ素子の形をとり、ＬＣＬにおいて、直列キャパシタンスがマイクロ音波共振器Ｘ１の形をとる。並列インダクタンスＬ２が小さく、チップ上に実装可能であることを確保するために、たとえば、単純な方式においては、追加の並列共振器Ｘ２が用いられ、π素子のインダクタンスＬ２と並列に接続される。共振器Ｘ２は、また、マイクロ音波共振器の形態をとり得るとともに、共振器Ｘ１と同様の種類でもあり得る。ここに記載された回路のための１つの典型的な適用は、バンドＩＩデュプレクサである。

既述されたデュプレクサのための送信および受信フィルタのフィルタ回路は、好ましくは、共振器から形成される。例として、フィルタ回路におけるすべての共振器は、ＢＡＷ共振器であり得る。受信フィルタＲＸＦにおける少なくとも１つの共振器は、ＳＡＷ共振器であり得る。受信フィルタにおける少なくとも１つの共振器は、同様に、またＧＢＡＷ共振器（ＧＢＡＷ＝誘導バルク音波）であってもよい。さらなる変形において、個別線路およびインピーダンス整合回路におけるマイクロ音波共振器ではない、送信および受信フィルタにおけるすべての共振器は、ＳＡＷ共振器の形態をとる。個別線路においてキャパシタンスを表わすマイクロ音波共振器は、好ましくは、ＢＡＷ共振器として与えられる。しかしながら、デュプレクサのフィルタ回路におけるすべての共振器が、そこに含まれる整合回路および個別線路と同様の方法によって、ＳＡＷ共振器の形態をとることもまた可能である。整合回路における共振器がＢＡＷ共振器の形態をとるのとは対照的に、デュプレクサのフィルタ回路におけるすべての共振器が、ＧＢＡＷ共振器の形態をとることもまた可能である。さらなる実施例において、デュプレクサおよび整合回路におけるすべての共振器がＧＢＡＷ共振器の形態をとる。図１４は、図３Ａおよび３Ｂに示された種類の、整合回路において本発明に従って用いられるような、個別線路を提供するための一般化した選択肢を示す。複数の素子を備える個別線路におけるすべての並列キャパシタンスは、マイクロ音波共振器Ｘ１〜Ｘｎによって置き換わっている。直列分岐、つまり信号線における交差接続は、一般に、複素マルチポートインピーダンスＺ_seriesによってなされるが、並列した分岐の接地接続は、一般的なマルチポートインピーダンスＺ_GNDによってなされる。複素インピーダンスＺ_seriesとＺ_GNDとの間の接続は、たとえば、個々の共振器に各々が並列に接続されたインピーダンスもしたがって備え得る、複素インピーダンスＺ_shuntを介してなされる。複素インピーダンスの各々は、さらなるマイクロ音波共振器を含み得る。

対応する方式において、個別線路は、図３Ｃおよび３Ｄに示されたような種類の整合回路において、本発明に従って用いられるように、図１５における対応する方式において一般化される。ここで、すべての直列キャパシタンスは、マイクロ音波共振器Ｘ１，Ｘ２〜Ｘｎによって置き換えられている。交差接続は、一般的な複素マルチポートインピーダンスＺ_seriesによってなされるが、接地の供給は、一般的なマルチポート複素インピーダンスＺ_GNDによって与えられる。Ｚ_seriesとＺ_GNDとの間の接続は、一般的なマルチポート複素インピーダンスＺ_shuntによってなされる。すべての複素インピーダンスが、さらなる共振器を含み得る。

図１４および１５に示された一般化は、最終的に複素マルチポートインピーダンスを形成するために組合せ得る、図３に示されたような基本的な種類の個別線路および任意の所望のインピーダンス素子を追加する選択肢を考慮する。しかしながら、図３に示された基本素子の１つは、マイクロ音波共振器によって与えられた各々のケースにおける少なくとも１つのキャパシタンスを伴う、これら２つの実施例の各々において与えられる。

図１６および１７は、図１０の単純化を示す。この場合において、ＴＸフィルタ（図１６）および／またはＲＸフィルタ（図１６における両方のフィルタ）は、容量性に設計されたものである。このことは、個別線路のためのアンテナ側における並列マイクロ音波共振器Ｘ１および／またはＸ２を省くことを可能にする。最も単純な場合において、両方のフィルタはインダクタンスを介してのみ接続される。容量性であるように定められたフィルタは矢印によって示される。

本発明に従うアンテナ整合回路は、例示的な実施例または図によって具体的に記述された、既述された実施例に限定されるものではない。本発明は、定められた基本素子に制限され得るかまたは、信号経路またはアンテナ経路における任意の所望のさらなる素子によって追加され得る。アンテナ整合回路は、デュプレクサのために用いられることができるというだけでなく、１つのアンテナに対する送信または受信、特に、マルチプレクサを形成するために用いられることが可能な、任意の所望の数の信号経路の接続を可能にする。

ＡＮ アンテナ接続、ＤＵ デュプレクサ、ＴＸＦ 送信フィルタ、ＲＸＦ 受信フィルタ、ＰＡ 電力増幅器（ＴＸ分岐）、ＬＮＡ 低ノイズ増幅器（ＲＸ分岐）、Ｆ１，Ｆ２ フィルタ（回路）、ＳＰ１，ＳＰ２ 信号経路、Ｌｓ 直列インダクタンス、Ｌｐ 並列インダクタンス、Ｃｓ 直列キャパシタンス、Ｃｐ 並列キャパシタンス、ＮＯ 帯域阻止フィルタ（ノッチ）、Ｍ１，Ｍ２ インピーダンス整合回路、ＡＳ 個別線路を有する整合回路、Ｘ マイクロ音波共振器、ＧＧ 個別線路の基本素子、ＺＧ 個別線路の追加素子、Ｚｓ 複素直列インピーダンス、Ｚｐ 複素並列インピーダンス、Ｚ_GND 接地接続のための複素インピーダンス。

Claims (18)

1. 共通のアンテナに接続される少なくとも２つの信号経路のためのアンテナ整合回路であって、
   １つのアンテナ接続がアンテナに接続され、
   各々がＲＦ信号の送信および／または受信のための１つの通過帯域を有する、少なくとも２つの信号経路が前記アンテナ接続に接続され、
   分岐または信号経路における信号の位相シフトのための個別線路を備える整合回路を備え、前記整合回路が、少なくとも１つの前記信号経路における前記アンテナの端部に統合され、
   前記個別線路が、回路の形をとり、当該回路は、ラダータイプと同様であるとともにインダクタンスおよびキャパシタンスから選ばれた少なくとも３つの素子を備え、前記キャパシタンスは、その共振がそれぞれの前記信号経路の前記通過帯域の外にあるマイクロ音波共振器を備え、
   前記マイクロ音波共振器は、他の信号経路の阻止帯域における、それぞれの信号経路の通過帯域の外に追加の極点が生成されるように選ばれた共振周波数を有するという特徴を有する、回路。
2. 前記マイクロ音波共振器は、ＳＡＷまたはＢＡＷ素子の形をとる、請求項１に記載の回路。
3. 前記キャパシタンスのいくつかは、ＭＩＭキャパシタの形をとる、請求項１または２に記載の回路。
4. 前記信号経路は、
   少なくともいくつかがチップ上に設けられたフィルタ回路を含み、
   前記整合回路の少なくとも一部は、前記チップ上に設けられる、請求項１から３のいずれか１項に記載の回路。
5. 前記個別線路に備えられる前記キャパシタンスおよび／または前記共振器は、１以上の前記フィルタ回路を支持するチップ上に設けられる、請求項４に記載の回路。
6. 前記個別線路に備えられる前記キャパシタンスおよび／または前記共振器は、チップ上に設けられる、請求項１から３のいずれか１項に記載の回路。
7. 前記個別線路は、直列キャパシタンスと、それと並列な２つのインダクタンスとを有するπ回路、または、直列インダクタンスと、それと並列な２つのキャパシタンスとを有するπ回路を備える、請求項１から６のいずれか１項に記載の回路。
8. 前記個別線路は、２つの直列キャパシタンスとそれらと並列なインダクタンスとを有するＴ回路、または、２つの直列インダクタンスとそれらに並列なキャパシタンスとを有するＴ回路を備える、請求項１から６のいずれか１項に記載の回路。
9. 複素インピーダンスは前記マイクロ音波共振器の各々と並列に接続され、
   前記マイクロ音波共振器の複素インピーダンスは、直列キャパシタンスを表わす共振器のための前記信号経路の直列分岐とは並列の別の直列分岐に配置されるとともに、並列キャパシタンスを表わす共振器のための前記整合回路の並列分岐に配置される、請求項１から８のいずれか１項に記載の回路。
10. 前記２つの信号経路は、共振器を有するフィルタ回路を有し、前記フィルタ回路におけるすべての前記共振器および前記整合回路におけるすべての前記共振器は、同じチップ／基板上に設けられる、請求項１から９のいずれか１項に記載の回路。
11. 前記個別線路は、直列キャパシタンスと、それと並列な２つのインダクタンスとを有する第１のπ回路、または、直列インダクタンスと、それと並列な２つのキャパシタンスとを有する第２のπ回路を備え、前記第１のπ回路の場合においては、前記直列キャパシタンスに並列である前記２つのインダクタンスのうちの１つは、前記アンテナ接続に直接的に接続され、第２のπ回路の場合には、前記直列インダクタンスに並列である前記２つのキャパシタンスのうちの１つは、前記アンテナ接続に直接的に接続される、請求項１から１０のいずれか１項に記載の回路。
12. ２以上の信号経路の各々は、個別線路を有する整合回路を備え、それぞれの整合回路における少なくとも１つのキャパシタンスは、その共振周波数がそれぞれの信号経路の通過帯域の外にある、マイクロ音波共振器の形をとる、請求項１から１１のいずれか１項に記載の回路。
13. 両方の信号経路は、共振器を備えるフィルタ回路を有し、前記整合回路における前記マイクロ音波共振器は、前記フィルタ回路における個別の共振器と同じ設計のものであるか、または、追加の層、省略された層、または異なる層厚みを有する層によって変更されている、請求項１から１２のいずれか１項に記載の回路。
14. 両方の信号経路は、共振器を備えるフィルタ回路を有し、前記フィルタ回路におけるすべての前記共振器と、前記整合回路におけるすべての前記共振器は、ＢＡＷ共振器である、請求項１から１３のいずれか１項に記載の回路。
15. １つの信号経路は、ＲＦ信号の受信のためのフィルタ回路を有し、フィルタ回路は、少なくとも１つのＳＡＷまたはＧＢＡＷ共振器を備える、請求項１から１４のいずれか１項に記載の回路。
16. 両方の信号経路は、共振器を備えるフィルタ回路を有し、
    前記フィルタ回路におけるすべての前記共振器は、ＳＡＷ共振器である、請求項１から
    １２のいずれか１項に記載の回路。
17. 直列インダクタンスおよび２つの並列キャパシタンスを有するπ回路が、個別線路として用いられ、このインダクタンスの左手側および／または右手側の１または両方の並列キャパシタンスが、この場合、１以上のフィルタによって置換され、当該フィルタは、容量性であるように設計されるとともに、キャパシタが、１より多いフィルタに置換される場合、すべてのフィルタが前記信号経路における同じノードに接続される、請求項１から１１のいずれか１項に記載の回路。
18. 直列インダクタンスまたは２つの並列インダクタンスを有するπ回路またはＴ回路が個別線路として設けられ、さらなるマイクロ音波共振器が、１または両方のインダクタンスに並列に接続される、請求項１から１１のいずれか１項に記載の回路。

Images