JP6380400B2 - 周波数可変フィルタ - Google Patents

Description

本発明は、圧電共振子を含みフィルタ特性を可変できる周波数可変フィルタに関する。

従来、共振周波数と反共振周波数を有する圧電共振子を用いた高周波フィルタが各種考案されている。このような高周波フィルタとして、圧電共振子に可変キャパシタを直列および並列接続することで、通過特性や減衰特性等のフィルタ特性を可変にした周波数可変フィルタが、例えば、特許文献１に記載されている。

このような圧電共振子と可変キャパシタからなる回路ユニット（以下、周波数可変共振回路と称する）は、可変キャパシタのキャパシタンスを調整することで、通過帯域特性や減衰特性を調整している。

特開２００９−１３０８３１号公報

しかしながら、上述の圧電共振子と可変キャパシタとからなる周波数可変共振回路は、可変キャパシタのキャパシタンスを変化させると、図１３に示すような特性を有する。図１３は、可変キャパシタのキャパシタンスを変化させた時の周波数可変共振回路の通過特性の変化を示す図である。なお、図１３は、周波数可変共振回路を伝送線路にシャント接続した場合の特性を示している。シャント接続とは、グランドとは異なる伝送線路とグランドとの間に接続する態様を言う。また、図１３では、周波数可変共振回路に対して、伸長のインダクタを加えた態様での特性である。

図１３の実線で示す特性はキャパシタンスＣ１の場合であり、点線の特性はキャパシタンスＣ２の場合であり、破線の特性はキャパシタンスＣ３の場合である。各キャパシタンスは、Ｃ３＞Ｃ２＞Ｃ１の関係にある。図１３に示すように、キャパシタンスが小さくなるほど、周波数可変共振回路の共振周波数および反共振周波数は高くなる。また、キャパシタンスが小さくなるほど、全周波数帯域に亘って、周波数可変共振回路のインピーダンスは高くなる。

このため、キャパシタンスＣ３で外部回路とインピーダンスマッチング（インピーダンス整合）するように周波数可変共振回路のインピーダンスを設定しても、所望の周波数を得るために、キャパシタンスＣ３をキャパシタンスＣ１に変化させると、周波数可変共振回路と外部回路との間でインピーダンスの不整合が生じてしまう。逆に、キャパシタンスＣ１で外部回路とインピーダンス整合するように整合回路を設定しても、所望の周波数を得るために、キャパシタンスＣ１をキャパシタンスＣ３に変化させた場合に、周波数可変共振回路と外部回路との間でインピーダンスの不整合が生じてしまう。

すなわち、周波数可変共振回路によって調整可能な周波数範囲においてキャパシタンスを変化させ、周波数可変共振回路の共振周波数または反共振周波数を調整しても、インピーダンスの不整合により、共振周波数または反共振周波数におけるインピーダンスが劣化してしまう。

このため、周波数可変共振回路によって構成される周波数可変フィルタの調整可能な周波数範囲、すなわち、当該周波数可変フィルタの通過帯域となるべき所望の周波数範囲の全域に対して、低損失な通過帯域特性を実現できる周波数領域と、低損失な通過帯域特性が実現できない周波数帯域とが存在してしまう。図１４は、上述の周波数可変共振回路を用いた可変フィルタの通過特性（Ｓ２１特性）を示す図である。図１４は、図１３と同様に、実線で示す特性はキャパシタンスＣ１の場合であり、点線の特性はキャパシタンスＣ２の場合であり、破線の特性はキャパシタンスＣ３の場合である。各キャパシタンスは、Ｃ３＞Ｃ２＞Ｃ１の関係にある。

図１４に示すように、キャパシタンスを小さくすると、通過帯域を高周波数側にシフトさせることができるが、或程度以上通過帯域を高周波数側にシフトさせると、可変フィルタの挿入損失が増加してしまう。

したがって、本発明の目的は、周波数可変共振回路によって調整可能な周波数範囲の略全域に対していずれの周波数領域に通過帯域を設定しても、低損失な通過帯域特性を実現できる可変フィルタを提供することにある。

この発明の周波数可変フィルタは、周波数可変共振回路を含むフィルタ部、複数の入出力端子、および整合回路を備える。周波数可変共振回路は、圧電共振子と該圧電共振子に接続される可変キャパシタを含む。フィルタ部は、周波数可変共振回路が少なくとも一つ、伝送ラインに直列接続されるか、もしくは、伝送ラインとグランドとの間に接続された構成を有する。入出力端子は、伝送ラインの両端に接続されている。整合回路は、少なくとも一方の入出力端子とフィルタ部との間に接続されている。さらに、整合回路は、インダクタとキャパシタとから構成され、伝送する高周波信号の周波数が高くなるのにしたがって同時共役整合インピーダンスの実数成分が高くなる回路構成を有する。

この構成では、周波数の変化に伴って周波数可変共振回路のインピーダンスの実数成分が高くなっても、整合回路の同時共役整合インピーダンスの実数成分も高くなるので、周波数可変共振回路と入出力端子に接続される外部回路との間でインピーダンス整合される。これにより、周波数可変共振回路で実現可能な周波数範囲において、どの周波数領域であっても通過帯域でのインピーダンス整合を実現できる。

また、この発明の周波数可変フィルタでは、整合回路の同時共役整合インピーダンスの実数成分の周波数変化は、フィルタ部の同時共役整合インピーダンスの実数成分の周波数変化と略同じであることが好ましい。

この構成では、どの周波数領域であってもインピーダンス整合をさらに精確に実現することができる。

また、この発明の周波数可変フィルタでは、整合回路とフィルタ部との間に、調整用インダクタまたは調整用キャパシタを接続することが好ましい。

この構成では、調整用インダクタまたは調整用キャパシタによって、実数成分を変化させることなく、虚数成分を調整できる。これにより、インピーダンス整合をさらに精確に実現することができる。

また、この発明の周波数可変フィルタでは、次の構成であってもよい。

周波数可変フィルタは、次のいずれかの回路からなる整合回路を少なくとも一つ備える。

第１の回路は、伝送線路に直列接続されたキャパシタと、該キャパシタの前記フィルタ部側とグランドとの間を接続するインダクタとから構成される。

第２の回路は、伝送線路に直列接続されたインダクタと、該インダクタの前記フィルタ部側とグランドとの間を接続するキャパシタとから構成される。

第３の回路は、伝送線路とグランドとの間に、それぞれ接続されたインダクタとキャパシタから構成される。

この構成では、整合回路をインダクタとキャパシタの少なくとも二素子で実現できるので、整合回路を小型で簡素な構成によって実現できる。

また、この発明の周波数可変フィルタでは、次の構成であってもよい。

周波数可変フィルタは、次のいずれかのπ型回路からなる整合回路を少なくとも一つ備える。

第１のπ型回路は、伝送線路に直列接続された第１インダクタと、該第１インダクタの前記フィルタ部側とグランドとの間を接続するキャパシタと、第１インダクタの入出力端子側とグランドとの間を接続する第２インダクタとから構成される。

第２のπ型回路は、伝送線路に直列接続されたインダクタと、該インダクタの両端をグランドにそれぞれ接続する二つのキャパシタとから構成される。

第３のπ型回路は、伝送線路に直列接続されたキャパシタと、該キャパシタの両端をグランドにそれぞれ接続する二つのインダクタとから構成される。

第４のπ型回路は、伝送線路に直列接続された第１キャパシタと、該第１キャパシタのフィルタ部側とグランドとの間を接続するインダクタと、第１キャパシタの入出力端子側とグランドとの間を接続する第２キャパシタとから構成される。

この構成では、整合回路をインダクタとキャパシタを組み合わせた三素子で実現でき、同時共役整合インピーダンスの実数成分の変化特性を、二素子よりも急峻にすることができる。これにより、より多様な周波数可変共振回路のインピーダンス特性に対してインピーダンス整合することができる。

また、この発明の周波数可変フィルタでは、次の構成であることが好ましい。

周波数可変共振回路は、圧電共振子に直列接続する第１可変キャパシタと、圧電共振子に並列接続する第２可変キャパシタとを備える。さらに、周波数可変共振回路は、圧電共振子と第１可変キャパシタとの間に直列接続された周波数可変共振回路用第１インダクタと、圧電共振子に並列接続された周波数可変共振回路用第２インダクタの少なくとも一方を備える。

この構成では、周波数可変共振回路の周波数可変範囲を広くすることができる。さらに、このように、周波数可変範囲が広くなっても、どの周波数領域であってもインピーダンス整合を精確に実現することができる。

この発明によれば、周波数可変共振回路によって構成される周波数可変フィルタの調整可能な周波数範囲の略全域に対して、いずれの周波数領域に通過帯域を設定しても、低損失な通過帯域特性を実現できる。

本発明の第１の実施形態に係る周波数可変フィルタの回路図である。 本実施形態に係る周波数可変フィルタの通過帯域の中心周波数におけるインピーダンスの実数成分の周波数特性を示す図である。 本発明の実施形態に係る二素子型の整合回路の回路図を示す。 インダクタとキャパシタを用いた二素子の整合回路のインピーダンスの実数成分の周波数特性を示す図である。 本発明の実施形態に係る周波数可変フィルタのフィルタ部と整合回路のインピーダンスの実数成分の周波数特性を示す。 本発明の実施形態に係るＬ型の整合回路を用いた周波数可変フィルタの通過特性、および、従来の整合回路を用いない周波数可変フィルタの通過特性を示す図である。 本発明の実施形態に係る三素子でπ型の整合回路の回路図を示す。 インダクタおよびキャパシタを用いた三素子の整合回路のインピーダンスの実数成分の周波数特性を示す図である。 本発明の実施形態に係るπ型の整合回路を用いた周波数可変フィルタの通過特性である。 本発明の実施形態に係る三素子でＴ型の整合回路の回路図を示す。 本発明の実施形態に係る周波数可変フィルタのフィルタ部の他の構成例を示す回路図である。 本発明の実施形態に係る周波数可変共振回路の回路構成例を示す図である。 可変キャパシタのキャパシタンスを変化させた時の周波数可変共振回路の通過特性の変化を示す図である。 従来の周波数可変共振回路を用いた周波数可変フィルタの通過特性（Ｓ２１特性）を示す図である。

本発明の第１の実施形態に係る周波数可変フィルタについて、図を参照して説明する。図１は、本発明の第１の実施形態に係る周波数可変フィルタの回路図である。

図１に示すように、周波数可変フィルタ１０は、フィルタ部２０、整合回路３１，３２、入出力端子Ｐ１，Ｐ２を備える。

フィルタ部２０は、整合回路３１を介して入出力端子Ｐ１に接続されており、整合回路３２を介して入出力端子Ｐ２に接続されている。

フィルタ部２０は、周波数可変共振回路２１，２２を備える。周波数可変共振回路２１は、整合回路３１，３２間に接続されている。すなわち、周波数可変共振回路２１は、伝送ラインに対してシリーズ接続されている。周波数可変共振回路２２は、周波数可変共振回路２１と整合回路３２とを接続する伝送ラインとグランドとの間に接続されている。すなわち、周波数可変共振回路２２は、伝送ラインに対してシャント接続されている。

周波数可変共振回路２１は、圧電共振子２１１、インダクタ２１２，２１３、可変キャパシタ２１４，２１５を備える。圧電共振子２１１、インダクタ２１３、および、可変キャパシタ２１５は、整合回路３１，３２間に直列接続されている。この際、整合回路３１側から、圧電共振子２１１、インダクタ２１３、可変キャパシタ２１５の順で接続されている。インダクタ２１２は、圧電共振子２１１に並列接続されている。可変キャパシタ２１４は、圧電共振子２１１とインダクタ２１３との直列回路に対して、並列接続されている。

周波数可変共振回路２２は、圧電共振子２２１、インダクタ２２２，２２３、可変キャパシタ２２４，２２５を備える。圧電共振子２２１、インダクタ２２３、および可変キャパシタ２２５は、伝送ラインとグランドとの間に直列接続されている。この際、グランド側から、圧電共振子２２１、インダクタ２２３、可変キャパシタ２２５の順に接続されている。インダクタ２２２は、圧電共振子２２１に並列接続されている。可変キャパシタ２２４は、圧電共振子２２１とインダクタ２２３との直列回路に対して、並列接続されている。

圧電共振子２１１，２２１は、ＳＡＷ共振子やＢＡＷ共振子によって実現される。例えば、ＳＡＷ共振子の場合には、所定カット（例えば、Ｙカット）がなされたニオブ酸リチウム基板の表面に、ＩＤＴ電極を形成することにより実現される。

インダクタ２１２，２１３，２２２，２２３は、例えば、圧電共振子２１１，２２１を実装する実装基板に形成した電極パターンや、実装基板の表面に実装したチップ部品によって実現される。可変キャパシタ２１４，２１５，２２４，２２５は、例えば、圧電共振子２１１，２２１を実装する実装基板の表面に実装したチップ部品によって実現される。

このような構成では、可変キャパシタ２１４，２１５のキャパシタンスを調整することで、周波数可変共振回路２１のインピーダンス特性、すなわち、通過特性や減衰特性が調整される。また、可変キャパシタ２２４，２２５のキャパシタンスを調整することで、周波数可変共振回路２２のフィルタ特性、すなわち、通過特性や減衰特性が調整される。このように調整された周波数可変共振回路２１，２２のインピーダンス特性を組み合わせることで、フィルタ部２０としての所望とするフィルタ特性（通過特性、減衰特性等）が実現される。

なお、インダクタ２１２，２１３，２２２，２２３は、所謂、伸長のインダクタと呼ばれるものであり、省略することも可能である。インダクタ２１２，２１３，２２２，２２３を備えた場合、可変キャパシタ２１４，２１５，２２４，２２５のキャパシタンスを調整することによって周波数可変共振回路２１，２２が調整できる周波数可変フィルタの通過帯域の帯域幅を広くすることができる。すなわち、インダクタ２１２，２１３，２２２，２２３を備えることで、周波数可変共振回路２１，２２を調整することにより得られる周波数可変フィルタの通過帯域の選択可能な周波数範囲を広くすることができる。これにより、フィルタ部２０として通過帯域の選択可能な周波数範囲を広くすることができる。

このような構成のフィルタ部２０は、圧電共振子２１１，２２１を用いているので、通過帯域の周波数を高周波数側にシフトさせると、インピーダンスの実数成分が高くなる。図２は、本実施形態に係る周波数可変フィルタの通過帯域の中心周波数におけるインピーダンスの実数成分の周波数特性を示す図である。図２において、実線は入出力端子Ｐ１側（整合回路３１側）から見たフィルタ部のインピーダンスであり、破線は入出力端子Ｐ２側（整合回路３２側）から見たフィルタ部のインピーダンスである。図２における横軸は通過帯域の中心周波数を示し、縦軸はインピーダンスの実数成分を示す。なお、図２には、複数の特性曲線が示しされているが、各特性曲線は、伸長のインダクタのインダクタンスが異なるものである。

図２に示すように、フィルタ部２０は、伸長のインダクタのインダクタンスが一定であれば、通過帯域の周波数が高くなるほど、インピーダンスの実数成分が高くなる。

このため、本実施形態の周波数可変フィルタ１０では、次に示す構成の整合回路３１，３２を備える。整合回路３１，３２はインダクタとキャパシタを組み合わせた回路構成からなり、フィルタ部２０を挟んで対称な回路素子の配置パターンを備える。整合回路３１，３２は、二素子もしくは三素子で構成されることが好ましい。しかしながら、この二素子もしく三素子の回路構成を基本構成として、当該基本構成を連続させる回路構成であってもよい。

（Ａ）二素子（基本回路構成が二素子）の場合
図３は本発明の実施形態に係る二素子型の整合回路の回路図を示す。図３（Ａ）は、整合回路の基本ブロック図であり、図３（Ｂ），（Ｃ）は図３（Ａ）の具体的な回路例を示し、図３（Ｄ）は整合回路の別の回路ブロックを示す図である。なお、図３では、整合回路３２（３２Ａ）の回路構成を示すが、整合回路３１は、上述のように、フィルタ部２０を挟んで整合回路３２と対称な回路構成であるので、整合回路３２のみを説明する。

図３（Ａ）に示すように、整合回路３２Ａは、リアクタンス素子３２１，３２２を備える。リアクタンス素子３２１は、フィルタ部２０と入出力端子Ｐ２とを接続する伝送ラインとグランドとの間に接続されている。すなわち、リアクタンス素子３２１は、フィルタ部２０と入出力端子Ｐ２とを接続する伝送ラインに対してシャント接続されている。リアクタンス素子３２２は、フィルタ部２０と入出力端子Ｐ２との間に直列接続されている。すなわち、リアクタンス素子３２２は、伝送ラインに対してシリーズ接続されている。この際、リアクタンス素子３２２は、リアクタンス素子３２１が伝送ラインに接続する点と入出力端子Ｐ２との間に接続されている。

具体的な第１例の整合回路３２Ａ１として、図３（Ｂ）に示すように、リアクタンス素子３２１はインダクタ３２１Ｌであり、リアクタンス素子３２２はキャパシタ３２２Ｃである。

また、具体的な第２例の整合回路３２Ａ２として、図３（Ｃ）に示すように、リアクタンス素子３２１はキャパシタ３２１Ｃであり、リアクタンス素子３２２はインダクタ３２２Ｌである。

また、図３（Ｄ）に示すように、整合回路３２Ａ３は、インダクタ３２１Ｌからなる第１のリアクタンス素子と、キャパシタ３２１Ｃからなる第２のリアクタンス素子がフィルタ部２０と入出力端子Ｐ２とを接続する伝送ラインとグランドとの間に接続されていてもよい。すなわち、インダクタ３２１Ｌとキャパシタ３２１Ｃの並列回路は、フィルタ部２０と入出力端子Ｐ２とを接続する伝送ラインに対してシャント接続されていてもよい。

図４は、インダクタとキャパシタを用いた二素子の整合回路のインピーダンスの実数成分の周波数特性を示す図である。図４は、図３（Ｂ）に示す整合回路３２Ａ１の特性、図３（Ｃ）に示す整合回路３２Ａ２の特性、および、その他の回路構成からなる整合回路の特性を示す。なお、図４の横軸は規格化周波数を示しており、特定の周波数を１．０に設定している。図４の縦軸はインピーダンスが１［ｏｈｍ］の負荷を接続した状態の入出力端子Ｐ２から整合回路を見たインピーダンス実数成分を示す。

図４に示すように、図３（Ｂ），（Ｃ），（Ｄ）に示す整合回路３２Ａ１，３２Ａ２，３２Ａ３を用いることで、次の特性を有する。

（Ａ）周波数が高周波数側にシフトするのにしたがって、インピーダンスの実数成分が増加する周波数区間を有する。

（Ｂ）インピーダンスの実数成分が増加する周波数区間において周波数特性を線形近似した場合に、周波数が０におけるインピーダンスの実数成分が０にならない。

このような構成とすることで、フィルタ部２０のインピーダンスの実数成分の周波数特性と類似する特性を整合回路で実現することができる。

すなわち、フィルタ部２０側にシャント接続されるリアクタンス素子を備えたＬ型回路であって、二つのリアクタンス素子の一方がインダクタであり、他方がキャパシタである構成を備えることで、フィルタ部２０のインピーダンスの実数成分の周波数特性と類似する特性を実現することができる。

図５は、本発明の実施形態に係る周波数可変フィルタのフィルタ部と整合回路のインピーダンスの実数成分の周波数特性を示す。図５における各実線は整合回路の各素子値が異なる態様の特性を示す。図５における各破線は、伸長のインダクタが異なるフィルタ部の特性を示す。

図５に示すように、整合回路３２Ａ１，３２Ａ２の素子値を調整することで、フィルタ部２０の通過特性を可変にした時の周波数可変フィルタの通過帯域の中心周波数におけるインピーダンスの実数成分の変化傾向に類似するインピーダンスの実数成分の周波数特性を設定することができる。これにより、整合回路３２Ａ１，３２Ａ２では、フィルタ部２０のインピーダンスに対して、共役整合インピーダンスを実現することができる。そして、この対称な回路構成からなる整合回路３２，３１をフィルタ部２０の入出力端に接続することで、フィルタ部２０のインピーダンスに対して、整合回路３２，３１で同時共役整合インピーダンスを実現することができる。

これにより、フィルタ部２０のインピーダンスが周波数によって変化しても、整合回路３１，３２でインピーダンス整合することができ、当該周波数可変フィルタに他の回路素子を接続しても、優れたフィルタ特性の周波数可変フィルタ１０を実現することができる。

図６（Ａ）は本発明の実施形態に係るＬ型の整合回路を用いた周波数可変フィルタの通過特性であり、図６（Ｂ）は従来の整合回路を用いない周波数可変フィルタの通過特性を示す図である。

図６（Ｂ）に示すように、従来構成では、通過帯域の周波数が高周波数側にシフトすると、挿入損失が大きくなってしまう。これは、上述のフィルタ部のインピーダンスの実数成分の周波数特性によるものである。

しかしながら、本実施形態の構成を用いることで、整合回路によってフィルタ部のインピーダンスに変化が生じても、インピーダンス整合することができる。したがって、図６（Ａ）に示すように、周波数可変フィルタ１０の通過帯域の周波数を高周波数側にシフトさせても、挿入損失が増加することが防止できる。これにより、周波数可変フィルタ１０で実現可能ないずれの通過帯域に対しても低損失な通過特性を実現することができる。

なお、上述の構成を用いれば、インピーダンスの実数成分を略一致させることが容易であり、インピーダンス整合を実現することができる。しかしながら、上述の構成だけでは虚数成分を一致させられない場合がある。この場合、伝送ラインに直列接続するインダクタもしくはキャパシタを追加で備えることで、虚数成分だけをシフトさせることができるので、より精確にインピーダンス整合することができる。これらのインダクタ、キャパシタが、本発明の「調整用インダクタ」、「調整用キャパシタ」に相当する。

また、Ｌ型の二素子の整合回路を用いる態様では、整合回路の構成素子数を少なくできるので、簡素且つ小型に整合回路を実現することができ、ひいては、簡素且つ小型の周波数可変フィルタを実現することができる。

（Ｂ）三素子（基本回路構成が三素子）でπ型回路の場合
図７は本発明の実施形態に係る三素子でπ型の整合回路の回路図を示す。図７（Ａ）は、整合回路の基本ブロック図であり、図７（Ｂ），（Ｃ），（Ｄ），（Ｅ）は具体的な回路例を示す図である。なお、図７でも、整合回路３２（３２Ｂ）の回路構成を示すが、整合回路３１は、上述のように、フィルタ部２０を挟んで整合回路３２と対称な回路構成であるので、整合回路３２のみを説明する。

図７（Ａ）に示すように、整合回路３２Ｂは、リアクタンス素子３２１，３２２，３２３を備える。リアクタンス素子３２１，３２３は、フィルタ部２０と入出力端子Ｐ２とを接続する伝送ラインとグランドとの間に接続されている。すなわち、リアクタンス素子３２１，３２３は、フィルタ部２０と入出力端子Ｐ２とを接続する伝送ラインに対してシャント接続されている。リアクタンス素子３２２は、フィルタ部２０と入出力端子Ｐ２との間に直列接続されている。すなわち、リアクタンス素子３２２は、伝送ラインに対してシリーズ接続されている。この際、リアクタンス素子３２２は、リアクタンス素子３２１が伝送ラインに接続する点と、リアクタンス素子３２３が伝送ラインに接続する点との間に接続されている。このように、整合回路３２Ｂはπ型回路である。

具体的な第１例の整合回路３２Ｂ１として、図７（Ｂ）に示すように、リアクタンス素子３２１はインダクタ３２１Ｌであり、リアクタンス素子３２２はキャパシタ３２２Ｃであり、リアクタンス素子３２３はインダクタ３２３Ｌである。

具体的な第２例の整合回路３２Ｂ２として、図７（Ｃ）に示すように、リアクタンス素子３２１はインダクタ３２１Ｌであり、リアクタンス素子３２２はキャパシタ３２２Ｃであり、リアクタンス素子３２３はキャパシタ３２３Ｃである。

具体的な第３例の整合回路３２Ｂ３として、図７（Ｄ）に示すように、リアクタンス素子３２１はキャパシタ３２１Ｃであり、リアクタンス素子３２２はインダクタ３２２Ｌであり、リアクタンス素子３２３はインダクタ３２３Ｌである。

具体的な第４例の整合回路３２Ｂ４として、図７（Ｅ）に示すように、リアクタンス素子３２１はキャパシタ３２１Ｃであり、リアクタンス素子３２２はインダクタ３２２Ｌであり、リアクタンス素子３２３はキャパシタ３２３Ｃである。

図８は、インダクタおよびキャパシタを用いた三素子の整合回路のインピーダンスの実数成分の周波数特性を示す図である。図８は、図７（Ｂ）〜図７（Ｅ）に示す各整合回路３２Ｂ１，３２Ｂ２，３２Ｂ３，３２Ｂ４の特性を示す。なお、図８の横軸は規格化周波数を示しており、特定の周波数を１．０に設定している。図８の縦軸はインピーダンスが１［ｏｈｍ］の負荷を接続した状態の整合回路を見たインピーダンス実数成分を示す。

図８に示すように、図７（Ｂ）〜図７（Ｅ）に示す整合回路３２Ｂ１，３２Ｂ２，３２Ｂ３，３２Ｂ４を用いることで、上述の二素子の回路での特性（Ａ），（Ｂ）に示したインピーダンスの実数成分の周波数特性を得ることができる。

このような構成とすることで、フィルタ部２０のインピーダンスの実数成分の周波数特性と類似する特性を整合回路で実現することができる。

さらに、三素子のπ型回路による整合回路３２Ｂ１，３２Ｂ２，３２Ｂ３，３２Ｂ４では、図８に示すように、インピーダンスの実数成分が急峻に増加する特性を実現することができる。圧電共振子は、共振周波数と反共振周波数との間で、インピーダンスが急激に変化する。すなわち、通過帯域と減衰極との間のインピーダンス変化が急峻になる。したがって、三素子のπ型回路による整合回路３２Ｂ１，３２Ｂ２，３２Ｂ３，３２Ｂ４を用いることで、フィルタ部２０のインピーダンスの実数成分の周波数特性に対して、さらに容易に、類似する特性を実現することができる。

図９は本発明の実施形態に係るπ型の整合回路を用いた周波数可変フィルタの通過特性である。図９に示すように、本実施形態の構成を用いることで、整合回路によってフィルタ部のインピーダンスに変化が生じても、インピーダンス整合することができる。したがって、周波数可変フィルタ１０の通過帯域の周波数を高周波数側にシフトさせても、例えば、挿入損失の極端な増加を防止できる。これにより、周波数可変フィルタ１０で実現可能ないずれの通過帯域に対しても低損失な通過特性を実現することができる。

なお、上述の構成を用いれば、インピーダンスの実数成分を略一致させることが容易であり、インピーダンス整合を実現することができる。しかしながら、上述のπ型回路の構成でも、虚数成分を一致させられない場合がある。この場合、上述のＬ型回路と同様に、伝送ラインに直列接続するインダクタもしくはキャパシタをフィルタ部２０側に追加で備えることで、虚数成分だけをシフトさせることができるので、より精確にインピーダンス整合することができる。

（Ｃ）三素子（基本回路構成が三素子）でＴ型回路の場合
図１０は本発明の実施形態に係る三素子でＴ型の整合回路の回路図を示す。図１０（Ａ）は、整合回路の基本ブロック図であり、図１０（Ｂ），（Ｃ），（Ｄ），（Ｅ）は具体的な回路例を示す図である。なお、図１０でも、整合回路３２（３２Ｃ）の回路構成を示すが、整合回路３１は、上述のように、フィルタ部２０を挟んで整合回路３２と対称な回路構成であるので、整合回路３２のみを説明する。

図１０（Ａ）に示すように、整合回路３２Ｃは、リアクタンス素子３２１，３２２，３２３を備える。リアクタンス素子３２１は、フィルタ部２０と入出力端子Ｐ２とを接続する伝送ラインとグランドとの間に接続されている。すなわち、リアクタンス素子３２１は、フィルタ部２０と入出力端子Ｐ２とを接続する伝送ラインに対してシャント接続されている。リアクタンス素子３２２，３２３は、フィルタ部２０と入出力端子Ｐ２との間に直列接続されている。すなわち、リアクタンス素子３２２，３２３は、伝送ラインに対してシリーズ接続されている。この際、リアクタンス素子３２２は、リアクタンス素子３２１が伝送ラインに接続する点と入出力端子Ｐ２との間に接続されている。リアクタンス素子３２３は、リアクタンス素子３２１が伝送ラインに接続する点とフィルタ部２０との間に接続されている。このように、整合回路３２ＣはＴ型回路である。

具体的な第１例の整合回路３２Ｃ１として、図１０（Ｂ）に示すように、リアクタンス素子３２１はインダクタ３２１Ｌであり、リアクタンス素子３２２はキャパシタ３２２Ｃであり、リアクタンス素子３２３はインダクタ３２３Ｌである。

具体的な第２例の整合回路３２Ｃ２として、図１０（Ｃ）に示すように、リアクタンス素子３２１はインダクタ３２１Ｌであり、リアクタンス素子３２２はキャパシタ３２２Ｃであり、リアクタンス素子３２３はキャパシタ３２３Ｃである。

具体的な第３例の整合回路３２Ｃ３として、図１０（Ｄ）に示すように、リアクタンス素子３２１はキャパシタ３２１Ｃであり、リアクタンス素子３２２はインダクタ３２２Ｌであり、リアクタンス素子３２３はインダクタ３２３Ｌである。

具体的な第４例の整合回路３２Ｃ４として、図１０（Ｅ）に示すように、リアクタンス素子３２１はキャパシタ３２１Ｃであり、リアクタンス素子３２２はキャパシタ３２２Ｃであり、リアクタンス素子３２３はインダクタ３２３Ｌである。

これらの構成を用いても、π型回路の整合回路３２Ｂと同様に、通過帯域の周波数が変化しても、フィルタ部２０に対してインピーダンス整合を行うことができる。

なお、上述の実施形態では、伝送ラインに対してシリーズ接続された周波数可変共振回路２１とシャント接続された周波数可変共振回路２２とで、フィルタ部２０を構成する例を示した。しかしながら、フィルタ部を図１１に示す構成で実現してもよい。図１１は、本発明の実施形態に係る周波数可変フィルタのフィルタ部の他の構成例を示す回路図である。

図１１に示すように、周波数可変フィルタ１０Ｘは、上述の周波数可変共振回路２１のみによってフィルタ部が構成されている。すなわち、入出力端子Ｐ１，Ｐ２間に直列接続された周波数可変共振回路２１のみによってフィルタ部が構成される。入出力端子Ｐ１と周波数可変共振回路２１との間には整合回路３１Ｘが接続され、入出力端子Ｐ２と周波数可変共振回路２１との間には、整合回路３２Ｘが接続されている。このような構成であっても、上述の二素子の回路での特性（Ａ），（Ｂ）の条件を満たすように、整合回路３１，３２と同様に、整合回路３１Ｘ，３２Ｘを構成する。これにより、周波数可変フィルタ１０Ｘで実現可能ないずれの通過帯域に対しても低損失な通過特性を実現することができる。

また、周波数可変共振回路は、上述の構成に限ることなく、図１２（Ａ），（Ｂ），（Ｃ）に示す構成であってもよい。図１２は、本発明の実施形態に係る周波数可変共振回路の回路構成例を示す図である。なお、図１２では周波数可変共振回路２１の派生例を示すが、周波数可変共振回路２２に対しても同様の派生例を実現することができる。また、周波数可変共振回路２１，２２は、同じ回路構成でなくてもよく、これらの派生例を含んで、適宜組み合わせて、フィルタ部を構成することができる。

図１２（Ａ）に示す周波数可変共振回路２１Ａでは、可変キャパシタ２１４は、圧電共振子２１１、インダクタ２１３、可変キャパシタ２１５の直列回路に並列接続されている。その他の構成は周波数可変共振回路２１と同じである。

図１２（Ｂ）に示す周波数可変共振回路２１Ｂでは、インダクタ２１２は、圧電共振子２１１、インダクタ２１３の直列回路に並列接続されている。その他の構成は周波数可変共振回路２１Ａと同じである。

図１２（Ｃ）に示す周波数可変共振回路２１Ｃでは、インダクタ２１２は、圧電共振子２１１、インダクタ２１３の直列回路に並列接続されている。その他の構成は周波数可変共振回路２１と同じである。

１０，１０Ｘ：周波数可変フィルタ
２０：フィルタ部
２１，２２，２１Ａ，２１Ｂ，２１Ｃ：周波数可変共振回路
２１１，２２１：圧電共振子
２１２，２１３，２２２，２２３：インダクタ（伸長のインダクタ）
２１４，２１５，２２４，２２５：可変キャパシタ
３１，３２，３２Ａ，３２Ａ１，３２Ａ２，３２Ａ３，３１Ｘ，３２Ｘ：整合回路
３２１，３２２，３２３：リアクタンス素子
３２１Ｌ，３２２Ｌ，３２３Ｌ：インダクタ
３２１Ｃ，３２２Ｃ，３２３Ｃ：キャパシタ

Claims (5)

1. 圧電共振子と該圧電共振子に接続される可変キャパシタを含む周波数可変共振回路と、
   該周波数可変共振回路が少なくとも一つ、伝送ラインに直列接続されるか、もしくは、伝送ラインとグランドとの間に接続された構成を有するフィルタ部と、
   前記伝送ラインの両端に接続された複数の入出力端子と、
   少なくとも一方の前記入出力端子と前記フィルタ部との間に接続された整合回路とを備え、
   該整合回路は、インダクタとキャパシタとから構成され、
   前記整合回路のインピーダンスの実数成分は、前記フィルタ部の通過帯域の中心周波数におけるインピーダンスの実数成分の変化傾向に対応して設定され、
   前記整合回路と前記フィルタ部との間に、調整用インダクタまたは調整用キャパシタを接続する、
   周波数可変フィルタ。
2. 前記整合回路のインピーダンスの実数成分の周波数変化は、
   前記フィルタ部の通過帯域の中心周波数におけるインピーダンスの実数成分の周波数変化と略同じである、
   請求項１に記載の周波数可変フィルタ。
3. 前記整合回路は、
   前記伝送ラインに直列接続されたキャパシタと、該キャパシタの前記フィルタ部側と前記グランドとの間を接続するインダクタとから構成されるＬ型回路、
   または、
   前記伝送ラインに直列接続されたインダクタと、該インダクタの前記フィルタ部側と前記グランドとの間を接続するキャパシタとから構成されるＬ型回路、
   もしくは、
   前記伝送ラインと前記グランドとの間に、それぞれ接続されたインダクタとキャパシタから構成される回路、
   のいずれかを、少なくとも一つ備える、
   請求項１または請求項２に記載の周波数可変フィルタ。
4. 前記整合回路は、
   前記伝送ラインに直列接続された第１インダクタと、該第１インダクタの前記フィルタ部側と前記グランドとの間を接続するキャパシタと、前記第１インダクタの前記入出力端子側と前記グランドとの間を接続する第２インダクタとから構成されるπ型回路、
   または、
   前記伝送ラインに直列接続されたインダクタと、該インダクタの両端を前記グランドにそれぞれ接続する二つのキャパシタとから構成されるπ型回路、
   または、
   前記伝送ラインに直列接続されたキャパシタと、該キャパシタの両端を前記グランドにそれぞれ接続する二つのインダクタとから構成されるπ型回路、
   または、
   前記伝送ラインに直列接続された第１キャパシタと、該第１キャパシタの前記フィルタ部側と前記グランドとの間を接続するインダクタと、前記第１キャパシタの前記入出力端子側と前記グランドとの間を接続する第２キャパシタとから構成されるπ型回路
   のいずれかである、
   請求項１または請求項２に記載の周波数可変フィルタ。
5. 前記周波数可変共振回路は、
   前記圧電共振子に直列接続する第１可変キャパシタと、前記圧電共振子に並列接続する第２可変キャパシタとを備え、
   さらに、前記圧電共振子と前記第１可変キャパシタとの間に直列接続された周波数可変共振回路用第１インダクタと、前記圧電共振子に並列接続された周波数可変共振回路用第２インダクタの少なくとも一方を備える、
   請求項１乃至請求項４のいずれかに記載の周波数可変フィルタ。

Images