JP4944889B2

JP4944889B2 - 電気的なモジュール

Info

Publication number: JP4944889B2
Application number: JP2008530316A
Authority: JP
Inventors: ロセッティルイジ; キヴィットユルゲン; ピッチマクシミリアン; フレッケンシュタインアンドレアス; プシャトカアンドレアス
Original assignee: Epcos AG
Current assignee: TDK Electronics AG
Priority date: 2005-09-12
Filing date: 2006-09-01
Publication date: 2012-06-06
Anticipated expiration: 2026-09-01
Also published as: DE112006001884B4; WO2007031051A1; DE112006001884A5; US8064843B2; JP2009508417A; US20080238567A1

Description

本発明は、送受信装置のフロントエンド回路において使用可能な電気的なモジュールに関する。

例えば刊行物EP 0788182 A2またはUS 6,731,184からは、フロントエンド回路を備えたモジュールが公知である。別のフロントエンド回路はShibagaki，Sakiyama，Hikitaによる刊行物 "Miniature SAW Duplexer Module for 1.9 GHz PCN Systems Using SAW-Resonator-Coupled Filters", IEEE MTT S International Microwave Symposium Digest, 1998 Vol. 2 p. 499に記載されている。

解決すべき課題は、損失の少ない電気的なモジュールを提供することである。

第１の有利な実施形態によれば、共通の信号経路に接続されている第１の信号経路と第２の信号経路を備えた電気的なモジュールが提供される。第１の信号経路には第１のフィルタが配置されており、また第２の信号経路には第２のフィルタが配置されている。モジュールはアースへの横断分岐を含む第１の適合回路を有する。横断分岐には、第１の信号経路、第２の信号経路および共通の信号経路に接続されているインダクタンスが配置されている。モジュールは、有利にはチップとして実現されているフィルタが取り付けられている支持基板を有する。インダクタンスは支持基板内に集積されている。

第１の適合回路また場合によっては後述する第２の適合回路は、それぞれの信号経路が対応帯域において高い入力インピーダンスを有するように第１のフィルタおよび第２のフィルタの入力インピーダンスに相互に適合されている。第１の適合回路および第２の適合回路は有利にはアンテナ側の適合回路を形成する。

共通の信号経路は有利にはアンテナ経路として設けられている。有利なヴァリエーションにおいては、第１の信号経路が送信経路として設けられており、また第２の信号経路が受信経路として設けられている。この場合、第１のフィルタは送信フィルタとして設けられており、また第２のフィルタは受信フィルタとして設けられている。アンテナ経路は送信経路と受信経路に分岐されている。この場合には、フィルタが第１の適合回路と共にデュプレクサを形成する。

別の有利なヴァリエーションにおいては、第１の信号経路および第２の信号経路がそれぞれ受信経路として設けられている。第１の信号経路を無線システムＧＳＭ８００の受信帯域に対応付けることができ、また第２の信号経路を無線システムＧＳＭ９００の受信帯域に対応付けることができる。

横断分岐内には第１のキャパシタンスを配置することができ、この第１のキャパシタンスはインダクタンスに直列に接続されている。第１のキャパシタンスをアースに対する横断分岐内に配置することは、これによりアースに対する直流電流経路が遮断されるという利点を有する。

１つのヴァリエーションにおいては、第２の信号経路内に配置されている第２の適合回路が設けられている。第２の適合回路は第１の適合回路と第２のフィルタとの間に配置されている。第２の適合回路は第２のキャパシタンスを有し、この第２のキャパシタンスは第２の信号経路の直列分岐内に配置されている。原理的に、第１の信号経路の直列分岐内には第３の適合回路を配置することができ、この第３の適合回路は有利には第１の適合回路と第１のフィルタとの間に配置されている。

直列分岐内に配置されている第２のキャパシタンスを以下では直列キャパシタンスとも称し、また横断分岐内に配置されているインダクタンスを並列インダクタンスとも称する。並列インダクタンスおよび直列インダクタンスを包含する適合回路網は支持基板内の集積に関して、伝送線（例えばλ／４線路）を有する適合回路網に比べてスペースが非常に節約されている。

１つのヴァリエーションにおいては、直列キャパシタンスが支持基板内に実現されており、また例えば重なって配置されている少なくとも２つの導電性の面を有する。直列キャパシタンスは多層キャパシタンスとして、横断部分において相互に噛み合っている櫛状の電極面または平面のインターデジタル構造として構成することもできる。

有利なヴァリエーションにおいては、第１の適合回路および第２の適合回路が結合キャパシタンスの形成部と容量的に相互に結合されている。送信フィルタおよび受信フィルタの導通帯域は有利には、インダクタンスおよび結合キャパシタンスによって形成される実効インピーダンス素子のＱがその最大値の少なくとも半分となる周波数領域にある。

インダクタンスを有する実効インピーダンス素子は代替回路においては横断分岐内に配置されており、また実効インピーダンスとも称される。例えば結合キャパシタンスによって、実効インピーダンス素子の実効インピーダンス値を所定の周波数領域において高めることができる。所定の周波数領域は例えば少なくとも部分的にデュプレクサの通過帯域と重畳していても良い、もしくはデュプレクサの通過帯域内にある。所定の周波数領域はこの通過帯域外（通過帯域を上回るまたは下回る）にあっても良い。

インダクタンスと後記において詳述する導電性の素子との容量性結合により実効インダクタンス値を所望の周波数において高めることができるので、インダクタンスの本来の周波数に依存するインダクタンス値を比較的小さく選定することができる。このことはインダクタンスのスペースを節約した設計にとって有利である。

結合キャパシタンスは殊に相互に直接的に対向している導電性の素子、すなわち導体路および／または導電性の面の間に形成される。容量的に相互に結合すべき素子を実施形態に応じて重ねてまたは並べて配置することができる。

１つのヴァリエーションにおいては、結合キャパシタンスを形成するために、インダクタンスに対応付けられている導体路および第１のキャパシタンスに対応付けられている導電性の面が重なってまたは並んで配置されている。（別の）結合キャパシタンスを形成するためにインダクタンスに対応付けられている導体路および第１のキャパシタンスに対応付けられている導電性の面を重ねてまたは並べて配置することができる。インダクタンスに対応付けられている導体路およびアース面が重なってまたは並んで配置されていることによっても結合キャパシタンスを形成することができる。

１つのヴァリエーションにおいては、結合キャパシタンスおよびインダクタンスが並列振動回路を形成し、この並列振動回路の共振周波数は第１のフィルタおよび第２のフィルタの通過帯域を上回る。並列振動回路の共振周波数を例えば、第１のフィルタおよび第２のフィルタを有するデュプレクサの中間周波数よりも少なくとも係数１．５高くすることができる。

１つのヴァリエーションにおいては、インダクタンスと第１のキャパシタンスとからなる直列回路が、第１のフィルタおよび第２のフィルタの通過帯域を下回る周波数において直列共振を示す。直列共振周波数は例えばデュプレクサの中間周波数の最大で半分、有利なヴァリエーションにおいてはデュプレクサの中間周波数の最大で１／３でよい。

支持基板は複数の金属化平面を有し、またこれらの金属化平面の間に配置されている誘電層はＬＴＣＣセラミックを基礎とする。ＬＴＣＣは低温度焼成セラミックを表す。しかしながら誘電層の材料として任意の絶縁材料を考慮することができ、それらの絶縁材料はインダクタンスの比較的高いＱを保証することができる。

有利なヴァリエーションにおいては、第１の適合回路および第２の適合回路が少なくとも部分的に支持基板内に集積されており、適合回路に含まれているインダクタンスおよびキャパシタンスは有利には導体路および導体面を用いて支持基板の金属化平面内に実現されている。このことは殊に、横断分岐内に配置されているインダクタンス、第１のキャパシタンスおよび第２のキャパシタンスに当てはまる。

キャパシタンスは異なる金属化平面内に重ねて配置されている導電性の面を有することができる。しかしながらキャパシタンスの内の少なくとも１つを完全にまたは部分的に、支持基板上に取り付けられているチップ内に実現することができる。キャパシタンスをそれぞれインターデジタル変換器の静的なキャパシタンスによって実現することもできる。

インダクタンスを例えば導体路として構成することができ、この導体路の幅はその長さよりも実質的に短い。インダクタンスを例えばらせん状の導体路またはメアンダ状に折り畳まれた導体路によって実現することができる。インダクタンスは重ねて配置されており、またスルーコンタクトを用いて相互に導電性に接続されている部分を有することができ、この部分は支持基板の異なる金属化平面内に配置されている。インダクタンスを実現する導体路を第１のキャパシタンスまたは第２のキャパシタンスの少なくとも一部を形成するために使用することができる。

結合キャパシタンスを形成するために、第１のキャパシタンスに対応付けられている導電性の面および第２のキャパシタンスに対応付けられている導電性の面を重ねて基板の異なる金属化平面内に配置することができるか、基板の同一の面内に並べて配置することができる。

１つのヴァリエーションにおいては、第１のキャパシタンスに対応付けられている導電性の面がアースに接続されている。別のヴァリエーションにおいてはこの面はアースに接続されていない。

さらには結合キャパシタンスを形成するために、インダクタンスに対応付けられている導体路および第２のキャパシタンスに対応付けられている導電性の面を重ねてまたは並べて配置することができる。

フィルタは有利にはバンドパスフィルタである。フィルタは殊に音響波でもって動作するモジュール構造、例えば共振器、変換器、音響的な反射器を有することができる。音響表面波および／または体積波でもって動作し、電気的に相互に接続されている共振器を例えば梯子型装置（分岐回路）として形成することができる。

第１のフィルタを第１のチップにおいて実現し、第２のフィルタを第２のチップにおいて実現することができ、これらの２つのチップは支持基板上に取り付けられている。しかしながらこれらのフィルタを、支持基板上に取り付けられている共通のチップにおいて実現することもできる。例えばバンプまたはボンディングワイヤを用いてチップを支持基板と電気的に接続することができる。

支持基板およびフィルタは、支持基板の下面に配置されており、有利には表面実装可能である外部端子を有する構造的なユニットを形成する。

第２の有利な実施形態によれば、例えば受信経路として設けられており、通過帯域（例えば受信帯域）が対応付けられている信号経路を有する電気的なモジュールが提供される。モジュールは第１の適合回路を有し、この第１の適合回路は信号経路に接続されているアースへの横断分岐を有する。さらに第２の適合回路が設けられており、この第２の適合回路は信号経路内に配置されており、また結合キャパシタンスの形成により第１の適合回路に容量的に結合されている。

有利なヴァリエーションにおいては、第１の適合回路内に配置されている横断分岐内にはインダクタンスが配置されている。横断分岐内にはインダクタンスと第１のキャパシタンスからなる直列回路を配置することができる。この直列回路の共振周波数は有利には信号経路の通過帯域を下回る。

１つのヴァリエーションにおいては、第２の適合回路が信号経路内に配置されている第２のキャパシタンスを有し、直列回路と第２のキャパシタンスとの間には結合キャパシタンスが形成されており、またインダクタンスおよび結合キャパシタンスは実効インピーダンス素子を形成する。

結合キャパシタンスはインダクタンスと共に並列振動回路を形成することができる。インダクタンスおよび結合キャパシタンスは、並列振動回路の共振周波数が通過帯域を上回るように寸法設計されている。

第１の適合回路および結合キャパシタンスはアースに接続されている実効インピーダンス素子を形成し、そのＱは周波数ｆに依存する。通過帯域は、実効インピーダンス素子のＱがその最大値Ｑmaxの少なくとも半分である、すなわちＱ≧Ｑmax／２である周波数領域内にある。動作点（動作周波数）は有利には、Ｑ（ｆ）の最大値Ｑmaxとその半値点Ｑmax／２との間の周波数領域においてＱの最大値を上回る。何故ならばこの場合、実効インダクタンスは最大値を下回る周波数領域における実効インダクタンスよりも大きいからである。

第１の適合回路および第２の適合回路の構成要素は所望の結合キャパシタンスを形成するために、実効インピーダンス素子の比較的高いＱの範囲Ｑ≧Ｑmax／２が通過帯域を含む周波数領域に対応するよう設計されており、また相対的に配置されている。

１つのヴァリエーションにおいては、第１の信号経路および第２の信号経路がアースに関して非対称的である（シングルエンド型）。例えば受信経路として設計されているこれらの経路のうちの少なくとも１つの経路はアースに関して対称的でも良い（バランス型）。

以下では、第１の有利な実施形態および第２の有利な実施形態によるモジュールを概略的で縮尺通りではない図面に基づき説明する。ここで、
図１Ａは、アンテナとアースとの間の並列インダクタンスおよび受信経路内の直列キャパシタンスを有するデュプレクサを示す。

図１Ｂは、アースに接続されている、インダクタンスおよびキャパシタンスからなる直列回路を有するデュプレクサを示す。

図２，２Ａは、結合キャパシタンスを備えた、図１Ｂに示されている適合回路の一部をそれぞれ示す。

図３は、図１Ａまたは図１Ｂによるデュプレクサが実現されている多層基板を有する電気的なモジュールを示す。

図４は、並列インダクタンスを備えたフロントエンド回路がアンテナ側の適合回路網において実現されているモジュールの代替回路図を示す。

図１Ａは、送信経路ＴＸとして設計されている第１の信号経路および受信経路ＲＸとして設計されている信号経路を有する回路を示す。経路ＲＸ，ＴＸは１つの共通のアンテナ経路ＡＮＴに統合されている。

送信経路ＴＸ内には送信フィルタとして設計されている第１のフィルタＦ１が配置されており、また受信経路ＲＸ内には受信フィルタとして設計されている第２のフィルタＦ２が配置されている。第１のフィルタＦ１と第２のフィルタＦ２との間には適合回路網が配置されており、この適合回路網は図１Ａに示したヴァリエーションにおいては第１の適合回路ＭＡ１および第２の適合回路ＭＡ２を包含する。

第１の適合回路ＭＡ１はアースに対する横断分岐を有し、この横断分岐は経路ＴＸ，ＲＸおよびＡＮＴの共通のノードをアースに接続する。横断分岐内には並列インダクタンスＬが配置されている。第２の信号経路においては、第２のフィルタＦ２と経路ＴＸ，ＲＸおよびＡＮＴの共通のノードとの間に第２の適合回路ＭＡ２が配置されており、この第２の適合回路ＭＡ２は直列分岐内に配置されている直列キャパシタンスＣ２を包含する。第１の信号経路ＴＸ内にも原理的には直列キャパシタンスを配置することができる。

図１Ａに示されているヴァリエーションにおいては、インダクタンスＬが第１のフィルタＦ１のアンテナ側のゲートに接続されている。原理的には、フィルタＦ１，Ｆ２のインピーダンスに応じて直列キャパシタンスＣ２を省略することができる。この場合インダクタンスＬはフィルタＦ１，Ｆ２のアンテナ側のゲートに直接的に接続されている。

フィルタＦ１，Ｆ２および適合回路ＭＡ１，ＭＡ２は一緒にデュプレクサＤＵを形成する。デュプレクサはアンテナ入力側ＡＮＴ、送信入力側ＴＸ−ＩＮおよび受信出力側ＲＸ−ＯＵＴを有する。送信経路ＴＸはアンテナ入力側ＡＮＴと送信入力側ＴＸ−ＩＮとの間に配置されている。受信経路ＲＸはアンテナ入力側ＡＮＴと受信出力側ＲＸ−ＯＵＴとの間に配置されている。

図１Ｂには別の実施形態が示されている。第１の適合回路ＭＡ１の横断分岐には、インダクタンスＬおよび第１のキャパシタンスＣ１からなる直列回路が配置されている。この直列回路はアンテナ経路に接続されている。その他の点に関しては図１Ａの説明が当てはまる。

有利なヴァリエーションにおいては、フィルタが電気音響的な共振器、例えばＳＡＷ共振器および／またはＢＡＷ共振器を有する。これらのフィルタは図３に示されているヴァリエーションにおいてそれぞれフィルタチップＣＨ１，ＣＨ２において実現されている。送信フィルタＦ１はフィルタチップＣＨ１において実現されており、また受信フィルタＦ２はフィルタチップＣＨ２において実現されている。ここでフィルタチップＣＨ１，ＣＨ２はフリップチップモジュールとして支持基板ＳＵ上に固定されている。

１つのヴァリエーションにおいては、送信フィルタも受信フィルタも一緒に１つのチップにおいて実現することができる。別のヴァリエーションにおいては、フィルタチップの代わりに、送信フィルタと受信フィルタのコンポーネント、殊にＢＡＷ共振器が支持基板ＳＵ上に配置されている。

第１のキャパシタンスＣ１および／または第２のキャパシタンスＣ２は支持基板ＳＵの異なる金属化平面内に配置されており、有利には相互に水平または垂直に対向して配置されている導電性の面を有することができる。１つのヴァリエーションにおいては、第１のキャパシタンスＣ１および／または第２のキャパシタンスＣ２を電気音響的な共振器の実効キャパシタンスによって実現することができ、この電気音響的な共振器をフィルタチップ内または支持基板ＳＵ上に配置することができる。

図２においては、第１の適合回路ＭＡ１と第２の結合回路ＭＡ２との間の結合キャパシタンスＣｐ１，Ｃｐ２がどのように実現されるかが説明されている。

有利には、第２のキャパシタンスＣ２の受信フィルタＦ２側とは反対側の電極Ｅ２１は第１の適合回路ＭＡ１の導電性の素子に容量的に結合されている。この導電性の素子は例えば導体路でよく、この導体路はインダクタンスＬ１として実現されており、また１つのヴァリエーションにおいては電極Ｅ２１に対向している。結合キャパシタンスＣｐ１の一部が形成される。電極Ｅ２１およびインダクタンスＬ１を支持基板ＳＵの１つの金属化平面内に並べて配置することができるか、重ねてこの基板の異なる金属化平面内に配置することができる。

前述の導電性の素子は、第１のキャパシタンスＣ１のアースに接続されている電極Ｅ１２および／またはアースとは反対側の電極Ｅ１１でもよい。電極Ｅ１２と電極Ｅ２１との間には結合キャパシタンスＣｐ２が形成されるか、電極Ｅ１１と電極Ｅ２１との間には結合キャパシタンスＣｐ１の別の部分が形成される。

結合キャパシタンスＣｐ１，Ｃｐ２を、第２のキャパシタンスＣ２の電極Ｅ２１に接続されている接続線路と、第１のキャパシタンスＣ１の電極Ｅ１１ないしＥ１２との間に形成することもできる。

例えば図２Ａに示されているヴァリエーションにおけるキャパシタンスＣｐ１１のような別の結合キャパシタンスを、インダクタンスＬを実現する導体路とこのインダクタンスＬに対向するキャパシタンスＣ１のアース面または導体面（電極Ｅ１１またはＥ１２）との間に形成することもできる。結合キャパシタンスをインダクタンスの並んで配置されている異なる巻き線間に形成することも可能である。

第１のキャパシタンスＣ１は有利には結合キャパシタンスＣｐ１，Ｃｐ２よりも著しく（例えば少なくとも係数５だけ）大きい。

図１Ａ，１Ｂおよび２において相互に結合すべきキャパシタンス、例えばＣ１とＣ２を両方とも、支持基板ＳＵ上に取り付けられている１つのチップ、図３においてはチップＣＨ１またはＣＨ２内に配置することができる。このキャパシタンスおよびフィルタＦ１，Ｆ２を音響波でもって動作するチップにおいて実現することができ、キャパシタンスは電気音響的な変換器または共振器の静的なキャパシタンスによって実現することができる。

全てのヴァリエーションにおいて第２の適合回路ＭＡ２は直列キャパシタンスＣ２の他に別のＬＣ素子を有することができ、この別のＬＣ素子は直列分岐内、または第２の信号経路に接続されている少なくとも１つの別の横断分岐内に配置することができる。もっとも、フィルタＦ１，Ｆ２が配置されている２つの信号経路の適合を僅かな適合素子、例えば２つまたは３つの適合素子Ｌ，Ｃ１および／またはＣ２だけを用いても達成できることが確認された。このことは殊に、相互に接続されている信号経路の適合に関しても該当し、これらの信号経路は周波数帯域が相互に十分に離れて位置する伝送システムに関して設計されている。周波数帯域の中間周波数の比率は例えば０．７〜１．４の領域でよい。

アンテナ側の適合回路網において僅かな適合素子しか使用しないことにより、信号損失を低減することができるという利点が得られる。

図４に示されているヴァリエーションにおいては、第１の信号経路が第１の受信経路ＲＸ１として設計されており、また第２の信号経路は第２の受信経路ＲＸ２として設計されている。適合回路ＭＡ１およびＭＡ２を包含するアンテナ側の適合回路網は図１Ａと同様に構成されているが、図１Ｂに示されているように、および／または、第２の適合回路ＭＡ２なしで構成することもできる。

第１の受信経路ＲＸ１は第１の伝送システム、例えばＧＳＭ８００のデータを受信するために設計されており、また第２の受信経路ＲＸ２は第２の伝送システム、例えばＧＭＳ９００のデータを受信するために設計されている。２つの伝送システムの送信データは共通の送信経路ＴＸ１２において伝送される。受信経路ＲＸ１，ＲＸ２はアンテナ側において共通の受信経路ＲＸ１２に統合されている。経路ＴＸ１２およびＲＸ１２は第１のスイッチＳＷ１を用いて第１の送受信経路ＴＲ１２と交互に導電的に接続される。

代替回路が図４に示されているモジュールはさらに別のデータ伝送システムのデータ伝送に適している。

第３の受信経路ＲＸ３は第３の伝送システム、例えばＤＣＳのデータを受信するために設計されており、また第４の受信経路ＲＸ４は第４の伝送システム、例えばＰＣＳのデータを受信するために設計されている。第３の伝送システムおよび第４の伝送システムの送信データは共通の送信経路ＴＸ３４において伝送される。受信経路ＲＸ３，ＲＸ４はアンテナ側において共通の受信経路ＲＸ３４に統合されている。経路ＴＸ３４およびＲＸ３４は第２のスイッチＳＷ２を用いて第２の送受信経路ＴＲ３４と交互に導電的に接続される。

送受信経路ＴＲ１２およびＴＲ３４はアンテナ側においてデュプレクサＤＩを用いてアンテナ経路ＡＮＴと電気的に接続されている。

原理的には、受信経路ＲＸ３およびＲＸ４がアンテナ側において前述の適合回路網を用いて、それぞれの送信経路が対応帯域において高い入力インピーダンスを有するように相互に適合されている。

図１Ａ，１Ｂおよび２における信号経路ＴＸ，ＲＸは図４の場合と同様に２つの受信経路ＲＸ１，ＲＸ２に交換することができる。もしくはその逆の交換を行うことができる。図面に示した実施形態のうちの１つと関連させて説明した特徴は容易に別のヴァリエーションに適用することができる。

アンテナとアースとの間の並列インダクタンスおよび受信経路内の直列キャパシタンスを有するデュプレクサを示す。アースに接続されている、インダクタンスおよびキャパシタンスからなる直列回路を有するデュプレクサを示す。結合キャパシタンスを備えた、図１Ｂに示されている適合回路の一部を示す。結合キャパシタンスを備えた、図１Ｂに示されている適合回路の一部を示す。図１Ａまたは図１Ｂによるデュプレクサが実現されている多層基板を有する電気的なモジュールを示す。並列インダクタンスを備えたフロントエンド回路がアンテナ側の適合回路網において実現されているモジュールの代替回路図を示す。

Claims

電気的なモジュールにおいて、
第１の信号経路および第２の信号経路を有し、該第１の信号経路および該第２の信号経路は共通の信号経路に接続されており、
前記第１の信号経路内に配置されている第１のフィルタ（Ｆ１）および前記第２の信号経路内に配置されている第２のフィルタ（Ｆ２）を有し、
アースに対する横断分岐を備えた第１の適合回路（ＭＡ１）を有し、前記横断分岐内にはインダクタンス（Ｌ）が配置されており、該インダクタンス（Ｌ）は前記第１の信号経路、前記第２の信号経路および前記共通の信号経路に接続されており、
支持基板（ＳＵ）を有し、該支持基板（ＳＵ）上には前記第１のフィルタ（Ｆ１）および前記第２のフィルタ（Ｆ２）が取り付けられており、
前記インダクタンス（Ｌ）は前記支持基板（ＳＵ）内に配置されており、
第２の適合回路（ＭＡ２）を有し、該第２の適合回路（ＭＡ２）は前記共通の信号経路と前記第２のフィルタ（Ｆ２）との間に配置されており、
前記第１の適合回路（ＭＡ１）および前記第２の適合回路（ＭＡ２）は結合キャパシタンスを形成して相互に容量的に結合されていることを特徴とする、電気的なモジュール。
前記共通の信号経路はアンテナ経路（ＡＮＴ）として設けられており、前記第１の信号経路は送信経路（ＴＸ）として設けられており、前記第２の信号経路は受信経路（ＲＸ）として設けられている、請求項１記載のモジュール。
前記共通の信号経路はアンテナ経路（ＡＮＴ）として設けられており、
前記第１の信号経路および前記第２の信号経路はそれぞれ受信経路（ＲＸ１，ＲＸ２）として設けられている、請求項１記載のモジュール。
前記横断分岐は第１のキャパシタンス（Ｃ１）を有し、該第１のキャパシタンス（Ｃ１）は前記インダクタンス（Ｌ）と直列に接続されている、請求項１から３までのいずれか１項記載のモジュール。
前記第１のキャパシタンス（Ｃ１）と前記インダクタンス（Ｌ）とからなる直列回路は、前記第１のフィルタ（Ｆ１）および前記第２のフィルタ（Ｆ２）の通過帯域を下回る周波数において直列共振を有する、請求項４記載のモジュール。
前記第２の適合回路（ＭＡ２）は第２のキャパシタンス（Ｃ２）を有し、該第２のキャパシタンス（Ｃ２）は前記第２の信号経路の直列分岐内に配置されている、請求項１から５までのいずれか１項記載のモジュール。
前記第１のキャパシタンス（Ｃ１）および前記第２のキャパシタンス（Ｃ２）から選択された少なくとも１つのキャパシタンスは前記支持基板（ＳＵ）内に実現されている、請求項４から６までのいずれか１項記載のモジュール。
前記第１のキャパシタンス（Ｃ１）および前記第２のキャパシタンス（Ｃ２）から選択された少なくとも１つのキャパシタンスは１つのチップにおいて実現されており、該チップは前記支持基板（ＳＵ）上に取り付けられており、且つ該支持基板（ＳＵ）と接続されている、請求項４から６までのいずれか１項記載のモジュール。
前記第２の適合回路（ＭＡ２）は少なくとも部分的に前記支持基板（ＳＵ）に集積されている、請求項６から８までのいずれか１項記載のモジュール。
前記結合キャパシタンスおよび前記インダクタンス（Ｌ）は並列振動回路を形成し、該並列振動回路の共振周波数は前記第１のフィルタ（Ｆ１）および前記第２のフィルタ（Ｆ２）の通過帯域を上回る、請求項６から９までのいずれか１項記載のモジュール。
前記結合キャパシタンスを形成するために、前記第１のキャパシタンス（Ｃ１）に対応付けられている導電性の面および前記第２のキャパシタンス（Ｃ２）に対応付けられている導電性の面は重ねてまたは並んで配置されている、請求項１０記載のモジュール。
前記第１のキャパシタンス（Ｃ１）に対応付けられている前記導電性の面はアースに接続されている、請求項１１記載のモジュール。
前記第１のキャパシタンス（Ｃ１）に対応付けられている前記導電性の面はアースから絶縁されている、請求項１１記載のモジュール。
前記結合キャパシタンスを形成するために、前記インダクタンス（Ｌ）に対応付けられている導体路および前記第２のキャパシタンス（Ｃ２）に対応付けられている導電性の面は重ねてまたは並んで配置されている、請求項１０から１３までのいずれか１項記載のモジュール。
前記フィルタ（Ｆ１，Ｆ２）は音響波で動作する、請求項１から１４までのいずれか１項記載のモジュール。
前記第２のキャパシタンス（Ｃ２）は電気音響的な共振器によって形成されている、請求項６から１５までのいずれか１項記載のモジュール。
前記共振器の共振周波数は前記第１のフィルタ（Ｆ１）および前記第２のフィルタ（Ｆ２）の通過帯域を上回る、請求項１６記載のモジュール。
別の結合キャパシタンスを形成するために、前記インダクタンス（Ｌ）に対応付けられている導体路および前記第１のキャパシタンス（Ｃ１）に対応付けられている導電性の面は重ねてまたは並んで配置されている、請求項１から１７までのいずれか１項記載のモジュール。
別の結合キャパシタンスを形成するために、前記インダクタンス（Ｌ）に対応付けられている導体路およびアース面は重ねてまたは並んで配置されている、請求項１から１７までのいずれか１項記載のモジュール。
前記別の結合キャパシタンスおよび前記インダクタンス（Ｌ）は並列振動回路を形成し、該並列振動回路の共振周波数は前記第１のフィルタ（Ｆ１）および前記第２のフィルタ（Ｆ２）の通過帯域を上回る、請求項１８または１９記載のモジュール。