JP5448276B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5448276B2
JP5448276B2 JP2012039647A JP2012039647A JP5448276B2 JP 5448276 B2 JP5448276 B2 JP 5448276B2 JP 2012039647 A JP2012039647 A JP 2012039647A JP 2012039647 A JP2012039647 A JP 2012039647A JP 5448276 B2 JP5448276 B2 JP 5448276B2
Authority
JP
Japan
Prior art keywords
current
current source
circuit
transistor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012039647A
Other languages
English (en)
Other versions
JP2012150485A (ja
Inventor
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012039647A priority Critical patent/JP5448276B2/ja
Publication of JP2012150485A publication Critical patent/JP2012150485A/ja
Application granted granted Critical
Publication of JP5448276B2 publication Critical patent/JP5448276B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Description

本発明は信号線駆動回路の技術に関する。また前記信号線駆動回路を有する発光装置の
技術に関する。
近年、画像の表示を行う表示装置の開発が進められている。表示装置としては、液晶素
子を用いて画像の表示を行う液晶表示装置が、高画質、薄型、軽量などの利点を活かして
幅広く用いられている。
一方、自発光素子である発光素子を用いた発光装置の開発も近年進められている。発光
装置は、既存の液晶表示装置がもつ利点に加えて、動画表示に適した速い応答速度、低電
圧、低消費電力などの特徴を有し、次世代ディスプレイとして大きく注目されている。
発光装置に多階調の画像を表示する際の階調表現方法としては、アナログ階調方式とデ
ジタル階調方式が挙げられる。前者のアナログ階調方式は、発光素子に流れる電流の大き
さをアナログ的に制御して階調を得るという方式である。また後者のデジタル階調方式は
、発光素子がオン状態（輝度がほぼ１００％の状態）と、オフ状態（輝度がほぼ０％の状
態）の２つの状態のみによって駆動するという方式である。デジタル階調方式においては
、このままでは２階調しか表示できないため、別の方式と組み合わせて多階調の画像を表
示する方法が提案されている。
また画素の駆動方法としては、画素に入力する信号の種類で分類すると、電圧入力方式
と電流入力方式が挙げられる。前者の電圧入力方式は、画素に入力するビデオ信号（電圧
）を駆動用素子のゲート電極に入力して、該駆動用素子を用いて発光素子の輝度を制御す
る方式である。また後者の電流入力方式では、設定された信号電流を発光素子に流すこと
により、該発光素子の輝度を制御する方式である。
ここで、電圧入力方式を適用した発光装置における画素の回路の一例とその駆動方法に
ついて、図１６（Ａ）を用いて簡単に説明する。図１６（Ａ）に示した画素は、信号線５
０１、走査線５０２、スイッチング用ＴＦＴ５０３、駆動用ＴＦＴ５０４、容量素子５０
５、発光素子５０６、電源５０７、５０８を有する。
走査線５０２の電位が変化してスイッチング用ＴＦＴ５０３がオンすると、信号線５０
１に入力されているビデオ信号は、駆動用ＴＦＴ５０４のゲート電極へと入力される。入
力されたビデオ信号の電位に従って、駆動用ＴＦＴ５０４のゲート・ソース間電圧が決定
し、駆動用ＴＦＴ５０４のソース・ドレイン間を流れる電流が決定する。この電流は発光
素子５０６に供給され、該発光素子５０６は発光する。
発光素子を駆動する半導体素子としては、ポリシリコントランジスタが用いられる。し
かし、ポリシリコントランジスタは、結晶粒界における欠陥に起因して、しきい値やオン
電流等の電気的特性にバラツキが生じやすい。図１６（Ａ）に示した画素において、駆動
用ＴＦＴ５０４の特性が画素毎にばらつくと、同じビデオ信号を入力した場合にも、それ
に応じた駆動用ＴＦＴ５０４のドレイン電流の大きさが異なるため、発光素子５０６の輝
度はばらつく。
上記問題を解決するためには、発光素子を駆動するＴＦＴの特性に左右されず、所望の
電流を発光素子に供給すればよい。この観点から、ＴＦＴの特性に左右されずに発光素子
に供給する電流の大きさを制御できる電流入力方式が提案されている。
次いで、電流入力方式を適用した発光装置における画素の回路の一例とその駆動方法に
ついて、図１６（Ｂ）、１７を用いて簡単に説明する。図１６（Ｂ）に示した画素は、信
号線６０１、第１〜第３の走査線６０２〜６０４、電流線６０５、ＴＦＴ６０６〜６０９
、容量素子６１０、発光素子６１１を有する。電流源回路６１２は、各信号線（各列）に
配置される。
図１７を用いて、ビデオ信号の書き込みから発光までの動作について説明する。図１７
中、各部を示す図番は、図１６に準ずる。図１７（Ａ）〜（Ｃ）は、電流の経路を模式的
に示している。図１７（Ｄ）は、ビデオ信号の書き込み時における各経路を流れる電流の
関係を示し、図１７（Ｅ）は、同じくビデオ信号の書き込み時に容量素子６１０に蓄積さ
れる電圧、つまりＴＦＴ６０８のゲート・ソース間電圧を示す。
まず、第１及び第２の走査線６０２、６０３にパルスが入力され、ＴＦＴ６０６、６０
７がオンする。このとき、信号線６０１を流れる電流は信号電流をＩdataと表記する。信
号線６０１には、信号電流Ｉdataが流れているので、図１７（Ａ）に示すように、画素内
では、電流の経路はＩ1とＩ2とに分かれて流れる。これらの関係を図１７（Ｄ）に示すが
、Ｉdata＝Ｉ1＋Ｉ2であることは言うまでもない。
ＴＦＴ６０６がオンした瞬間には、まだ容量素子６１０には電荷が保持されていないた
め、ＴＦＴ６０８はオフである。よって、Ｉ2＝０となり、Ｉdata＝Ｉ1となる。この間は
、容量素子６１０の両電極間に電流が流れて、該容量素子６１０において電荷の蓄積が行
われている。
そして徐々に容量素子６１０に電荷が蓄積され、両電極間に電位差が生じ始める（図１
７（Ｅ））。両電極の電位差がVthとなると（図１７（Ｅ）、Ａ点）、ＴＦＴ６０８がオ
ンして、Ｉ2が生ずる。前述したように、Ｉdata＝Ｉ1＋Ｉ2であるので、Ｉ1は次第に減少
するが、依然電流は流れており、容量素子６１０にはさらに電荷の蓄積が行われる。
容量素子６１０では、その両電極の電位差、つまりＴＦＴ６０８のゲート・ソース間電
圧が所望の電圧になるまで電荷の蓄積が続く。つまりＴＦＴ６０８がＩdataの電流を流す
ことが出来るだけの電圧になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する（図
１７（Ｅ）、Ｂ点）と、電流Ｉ1は流れなくなる。また、ＴＦＴ６０８は完全にオンして
いるので、Ｉdata＝Ｉ2となる（図１７（Ｂ））。以上の動作により、画素に対する信号
の書き込み動作が完了する。最後に第１及び第２の走査線６０２、６０３の選択が終了し
、ＴＦＴ６０６、６０７がオフする。
続いて、第３の走査線６０４にパルスが入力され、ＴＦＴ６０９がオンする。容量素子
６１０には、先ほど書き込んだVGSが保持されているため、ＴＦＴ６０８はオンしており
、電流線６０５からＩdataに等しい電流が流れる。これにより発光素子６１１が発光する
。このとき、ＴＦＴ６０８が飽和領域において動作するようにしておけば、ＴＦＴ６０８
のソース・ドレイン間電圧が変化したとしても、発光素子６１１に流れる発光電流ＩELは
変わりなく流れる。
このように電流入力方式とは、ＴＦＴ６０９のドレイン電流が電流源回路６１２で設定
された信号電流Ｉdataと同じ電流値になるように設定し、このドレイン電流に応じた輝度
で発光素子６１１が発光を行う方式をいう。上記構成の画素を用いることで、画素を構成
するＴＦＴの特性バラツキの影響を抑制して、所望の電流を発光素子に供給することが出
来る。
但し、電流入力方式を適用した発光装置では、ビデオ信号に応じた信号電流を正確に画
素に入力する必要がある。しかし、信号電流を画素に入力する役目を担う信号線駆動回路
（図１６では電流源回路６１２に相当）をポリシリコントランジスタで形成すると、その
特性にバラツキが生じるため、該信号電流にもバラツキが生じてしまう。
つまり電流入力方式を適用した発光装置では、画素及び信号線駆動回路を構成するＴＦ
Ｔの特性バラツキの影響を抑制する必要がある。しかし図１６（Ｂ）に示す構成の画素を
用いることによって、画素を構成するＴＦＴの特性バラツキの影響を抑制することは出来
るが、信号線駆動回路を構成するＴＦＴの特性バラツキの影響を抑制することは困難とな
る。
そこで、電流入力方式の画素を駆動する信号線駆動回路に配置される電流源回路の構成
とその動作について図１８を用いて簡単に説明する。
図１８（Ａ）（Ｂ）における電流源回路６１２は、図１６（Ｂ）で示した電流源回路６
１２に相当する。電流源回路６１２は、定電流源５５５〜５５８を有する。定電流源５５
５〜５５８は、端子５５１〜５５４を介して入力される信号により制御される。定電流源
５５５〜５５８から供給される電流の大きさは各々異なっており、その比は１：２：４：
８となるように設定されている。
図１８（Ｂ）は電流源回路６１２の回路構成を示した図であり、図中の定電流源５５５
〜５５８はトランジスタに相当する。トランジスタ５５５〜５５８のオン電流は、Ｌ（ゲ
ート長）/Ｗ（ゲート幅）値の比（１：２：４：８）に起因して１：２：４：８となる。
そうすると電流源回路６１２は、２4＝１６段階で電流の大きさを制御することが出来る
。つまり４ビットのデジタルビデオ信号に対して、１６階調のアナログ値を持つ電流を出
力することが出来る。なお、この電流源回路６１２は、ポリシリコントランジスタで形成
され、画素部と同一基板上に一体形成される。
このように、従来において、電流源回路を内蔵した信号線駆動回路は提案されている。
（例えば、非特許文献１、２参照）
また、デジタル階調方式においては、多階調の画像を表現するためにデジタル階調方式
と面積階調方式とを組み合わせた方式（以下面積階調方式と表記）やデジタル階調方式と
時間階調方式とを組み合わせた方式（以下時間階調方式と表記）がある。面積階調方式と
は、一画素を複数の副画素に分割し、それぞれの副画素で発光、又は非発光を選択するこ
とで、一画素において発光している面積と、それ以外の面積との差をもって階調を表現す
る方式である。また時間階調方式とは、発光素子が発光している時間を制御することによ
り、階調表現を行う方式である。具体的には、１フレーム期間を長さの異なる複数のサブ
フレーム期間に分割し、各期間での発光素子の発光、又は非発光を選択することで、１フ
レーム期間内で発光した時間の長さの差をもって階調を表現する。デジタル階調方式にお
いては、多階調の画像を表現するためにデジタル階調方式と時間階調方式とを組み合わせ
た方式（以下時間階調方式と表記）が提案されている。（例えば、特許文献１参照）
特開２００１−５４２６号公報
服部励治、他３名、「信学技報」、ED2001-8、電流指定型ポリシリコンTFTアクティブマトリクス駆動有機LEDディスプレイの回路シミュレーション、ｐ．７−１４ Reiji H et al．、「AM-LCD'01」、OLED-4, ｐ．２２３−２２６
上述した電流源回路６１２は、Ｌ/Ｗ値を設計することによって、トランジスタのオン
電流を１：２：４：８になるように設定している。しかしトランジスタ５５５〜５５８は
、作製工程や使用する基板の相違によって生じるゲート長、ゲート幅及びゲート絶縁膜の
膜厚のバラツキの要因が重なって、しきい値や移動度にバラツキが生じてしまう。そのた
め、トランジスタ５５５〜５５８のオン電流を設計通りに正確に１：２：４：８にするこ
とは困難である。つまり列によって、画素に供給する電流値にバラツキが生じてしまう。
トランジスタ５５５〜５５８のオン電流を設計通りに正確に１：２：４：８にするため
には、全ての列にある電流源回路の特性を、全て同一にする必要がある。つまり、信号線
駆動回路の有する電流源回路のトランジスタの特性を、全て同一にする必要があるが、そ
の実現は非常に困難である。
本発明は上記の問題点を鑑みてなされたものであり、ＴＦＴの特性バラツキの影響を抑
制して、所望の信号電流を画素に供給することができる信号線駆動回路を提供する。さら
に本発明は、ＴＦＴの特性バラツキの影響を抑制した回路構成の画素を用いることにより
、画素及び駆動回路の両方を構成するＴＦＴの特性バラツキの影響を抑制して、所望の信
号電流を発光素子に供給することができる発光装置を提供する。
本発明は、ＴＦＴの特性バラツキの影響を抑制した所望の一定電流を流す電気回路（本
明細書では電流源回路とよぶ）を設けた新しい構成の信号線駆動回路を提供する。さらに
本発明は、前記信号線駆動回路を具備した発光装置を提供する。
そして本発明の信号線駆動回路では、ビデオ信号用定電流源を用いて、各信号線に配置
された電流源回路に信号電流を設定する。信号電流が設定された電流源回路では、ビデオ
信号用定電流源に比例した電流を流す能力を有する。そのため、前記電流源回路を用いる
ことにより、信号線駆動回路を構成するＴＦＴの特性バラツキの影響を抑制することが出
来る。
なお、ビデオ信号用定電流源は、基板上に信号線駆動回路と一体形成してもよい。また
はビデオ信号用電流として、基板の外部からＩＣ等を用いて電流を入力してもよい。
この場合には、ビデオ信号用電流として、基板の外部から信号線駆動回路に一定の電流
、もしくは、ビデオ信号に応じた電流が供給される。
本発明の信号線駆動回路の概略について図１を用いて説明する。図１には、ｉ列目から
（ｉ＋２）列目の３本の信号線にかかる周辺の信号線駆動回路が示されている。
図１において、信号線駆動回路４０３には、各信号線（各列）に電流源回路４２０が配
置されている。電流源回路４２０は、端子ａ、端子ｂ及び端子ｃを有する。端子ａからは
、設定信号が入力される。端子ｂへは、電流線に接続されたビデオ信号用定電流源１０９
から電流（信号電流）が供給される。また端子ｃからは、電流源回路４２０に保持された
信号を、スイッチ１０１を介して出力する。つまり電流源回路４２０は、端子ａから入力
される設定信号により制御され、端子ｂからは供給される信号電流が入力され、該信号電
流に比例した電流を端子ｃより出力する。なおスイッチ１０１は、電流源回路４２０と信
号線に接続された画素との間や、互いに異なる列に配置された複数の電流源回路４２０の
間などに設けられ、前記スイッチ１０１のオン又はオフは、ラッチパルスにより制御され
る。
なお、電流源回路４２０に対して信号電流の書き込みを終了させる動作（信号電流を設
定する動作、信号電流によって信号電流に比例した電流を出力できるように設定する動作
、電流源回路４２０が信号電流を出力できるように定める動作）を設定動作と呼び、信号
電流を画素や別の電流源回路に入力する動作（電流源回路４２０が信号電流を出力する動
作）を入力動作と呼ぶ。図２において、第１電流源回路４２１及び第２電流源回路４２２
に入力される制御信号は互いに異なっているため、第１電流源回路４２１及び第２電流源
回路４２２は、一方は設定動作を行い、他方は入力動作を行う。これにより各列では、同
時に２つの動作を行うことが出来る。
本発明では、発光装置とは発光素子を有する画素部及び信号線駆動回路が基板とカバー
材との間に封入されたパネル、前記パネルにＩＣ等を実装したモジュール、ディスプレイ
などを範疇に含む。つまり発光装置とは、パネル、モジュール及びディスプレイなどの総
称に相当する。
本発明は、複数の信号線の各々に対応した第１及び第２電流源回路、並びにシフトレジ
スタ及びビデオ信号用定電流源を有する信号線駆動回路であって、
前記第１電流源回路は第１ラッチに配置され、前記第２電流源回路は第２ラッチに配置
され、
前記第１電流源回路は、前記シフトレジスタから供給されるサンプリングパルスに従っ
て、前記ビデオ信号用定電流源から供給された電流を電圧に変換する容量手段と、前記変
換された電圧に応じた電流を供給する供給手段を有し、
前記第２電流源回路は、ラッチパルスに従って、前記第１ラッチから供給された電流を
電圧に変換する容量手段と、前記変換された電圧に応じた電流を供給する供給手段を有す
ることを特徴とする。
本発明は、複数の信号線の各々に対応した第１及び第２電流源回路、並びにシフトレジ
スタ及びｎ個のビデオ信号用定電流源（ｎは１以上の自然数）を有する信号線駆動回路で
あって、
前記第１電流源回路は第１ラッチに配置され、前記第２電流源回路は第２ラッチに配置
され、
前記第１電流源回路は、前記シフトレジスタから供給されるサンプリングパルスに従っ
て、前記ｎ個のビデオ信号用定電流源の各々から供給される電流を加算した電流を電圧に
変換する容量手段と、前記変換された電圧に応じた電流を供給する供給手段を有し、
前記第２電流源回路は、ラッチパルスに従って、前記第１ラッチから供給された電流を
電圧に変換する容量手段と、前記変換された電圧に応じた電流を供給する供給手段を有し
、
前記ｎ個のビデオ信号用定電流源から供給される電流値は、２０：２１：・・・：２n
に設定されることを特徴とする。
本発明は、複数の信号線の各々に対応した２×ｎ個の電流源回路、並びにシフトレジス
タ及びｎ個のビデオ信号用定電流源（ｎは１以上の自然数）を有する信号線駆動回路であ
って、
前記２×ｎ個の電流源回路のうち、ｎ個の電流源回路が第１及び第２ラッチの各々に配
置され、
前記第１ラッチに配置されたｎ個の電流源回路は、前記シフトレジスタから供給される
サンプリングパルスに従って、前記ｎ個のビデオ信号用定電流源の各々から供給された電
流を電圧に変換する容量手段と、前記変換された電圧に応じた電流を供給する供給手段を
有し、
前記第２ラッチに配置されたｎ個の電流源回路は、ラッチパルスに従って、前記第１ラ
ッチから供給される電流を加算した電流を電圧に変換する容量手段と、前記変換された電
圧に応じた電流を供給する供給手段を有し、
前記複数の信号線には、前記第２ラッチに配置されたｎ個の電流源回路の各々から供給
される電流を加算した電流が供給され、
前記ｎ個のビデオ信号用定電流源から供給される電流値は、２０：２１：・・・：２n
に設定されることを特徴とする。
本発明は、複数の信号線の各々に対応した（ｎ＋ｍ）個の電流源回路、並びにシフトレ
ジスタ及びｎ個のビデオ信号用定電流源（ｎは１以上の自然数、ｎ≧ｍ）を有する信号線
駆動回路であって、
前記（ｎ＋ｍ）個の電流源回路のうち、ｎ個の電流源回路が第１ラッチに配置され、ｍ
個の電流源回路が第２ラッチに配置され、
前記第１ラッチに配置されたｎ個の電流源回路は、前記シフトレジスタから供給される
サンプリングパルスに従って、前記ｎ個のビデオ信号用定電流源の各々から供給された電
流を電圧に変換する容量手段と、前記変換された電圧に応じた電流を供給する供給手段を
有し、
前記第２ラッチに配置されたｍ個の電流源回路は、ラッチパルスに従って、前記第１ラ
ッチに配置されたｎ個の電流源回路の各々から供給される電流を加算した電流を電圧に変
換する容量手段と、前記変換された電圧に応じた電流を供給する供給手段を有し、
前記ｎ個のビデオ信号用定電流源から供給される電流値は、２０：２１：・・・：２n
に設定されることを特徴とする。
本発明の信号線駆動回路には、各々が電流源回路を具備した第１及び第２のラッチが配
置される。供給手段及び容量手段を有する電流源回路は、構成するトランジスタの特性バ
ラツキの影響を受けることなく、所定の値の電流を供給することができる。また第１ラッ
チに配置された電流源回路はシフトレジスタから供給されるサンプリングパルスによって
制御され、第２ラッチに配置された電流源回路は外部から供給されるラッチパルスによっ
て制御される。つまり、第１及び第２ラッチに配置された電流源回路では、互いに異なる
信号により制御されるため、供給された電流を電圧に変換する動作に時間をかけて正確に
行うことができる。
また本発明の信号線駆動回路は、アナログ階調方式及びデジタル階調方式の両者に適用
することが可能である。
本発明では、TFTは、通常の単結晶を用いたトランジスタや、SOIを用いたトランジスタ
、有機トランジスタなどに置き換えて適用することができる。
本発明は上記のような電流源回路を有する信号線駆動回路を提供する。さらに本発明は
、ＴＦＴの特性バラツキの影響を抑制した回路構成の画素を用いることにより、画素及び
駆動回路の両方を構成するＴＦＴの特性バラツキの影響を抑制し、また所望の信号電流Ｉ
dataを発光素子に供給することができる発光装置を提供する。
信号線駆動回路の図。 信号線駆動回路の図。 信号線駆動回路の図（１ビット、２ビット）。 信号線駆動回路の図（１ビット）。 信号線駆動回路の図（２ビット）。 電流源回路の回路図。 電流源回路の回路図。 電流源回路の回路図。 ビデオ信号用定電流源の回路図。 ビデオ信号用定電流源の回路図。 発光装置の図。 発光装置の外観を示す図。 発光装置の画素の回路図。 本発明の駆動方法を説明する図。 本発明の発光装置を示す図。 発光装置の画素の回路図。 発光装置の画素の動作を説明する図。 電流源回路の図。 電流源回路の動作を説明する図。 電流源回路の動作を説明する図。 電流源回路の動作を説明する図。 本発明が適用される電子機器を示す図。 信号線駆動回路の図（３ビット）。 信号線駆動回路の図（３ビット）。 ビデオ信号用定電流源の回路図。 ビデオ信号用定電流源の回路図。 ビデオ信号用定電流源の回路図。 電流源回路の回路図。 電流源回路の回路図。 電流源回路の回路図。 電流源回路の回路図。 電流源回路の回路図。 電流源回路の回路図。 信号線駆動回路の図。 信号線駆動回路の図。 信号線駆動回路の図。 信号線駆動回路の図。 信号線駆動回路の図。 信号線駆動回路の図。 信号線駆動回路の図。 ビデオ信号用定電流源の回路図。 ビデオ信号用定電流源の回路図。 ビデオ信号用定電流源の回路図。 ビデオ信号用定電流源の回路図。 電流源回路のレイアウト図。 電流源回路の回路図。
（実施の形態１）
本実施の形態では、本発明の信号線駆動回路に具備される電流源回路４２０の回路構成
とその動作の例について説明する。
本発明では端子ａから入力される設定信号とはシフトレジスタから出力されるサンプリ
ングパルス又はラッチパルスを示す。つまり図１における設定信号とは、シフトレジスタ
から出力されるサンプリングパルス又はラッチパルスに相当する。そして本発明では、シ
フトレジスタから出力されるサンプリングパルス又はラッチパルスに合わせて、電流源回
路４２０の設定動作を行う。
本発明の信号線駆動回路は、シフトレジスタ、第１のラッチ回路及び第２のラッチ回路
を有する。そして第１のラッチ回路及び第２のラッチ回路は、それぞれ電流源回路を有す
る。つまり第１のラッチ回路が有する電流源回路の端子ａには、設定信号としてシフトレ
ジスタから出力されるサンプリングパルスが入力される。そして第２のラッチ回路が有す
る電流源回路の端子ａには、設定信号としてラッチパルスが入力される。
第１のラッチ回路では、シフトレジスタから出力されるサンプリングパルスに同期して
、ビデオ線（Video data線）から電流（信号電流）を取り込んで、該第１のラッチ回路が
有する電流源回路で設定動作を行う。そしてラッチパルスに同期して第１のラッチ回路で
記憶されている信号電流を第２のラッチ回路に出力する。このとき、第２のラッチ回路で
は、第１のラッチ回路から出力される電流（信号電流）を取り込んで、該第２のラッチ回
路が有する電流源回路で設定動作を行う。その後、第２のラッチ回路で記憶されている信
号電流は、信号線を介して画素に出力される。
つまり、第１のラッチ回路の電流源回路が設定動作を行っているとき、同時に、第２の
ラッチの電流源回路は、画素へ信号電流を出力する動作、つまり入力動作を行っている。
そして、ラッチパルスに同期して、第１のラッチの電流源回路が入力動作を行い、つまり
、第１のラッチは第２のラッチへ電流を出力する動作を行い、同時に、第２のラッチの電
流源回路は、第１のラッチから出力された電流を用いて、設定動作を行う。このように、
各列で電流源回路の設定動作と入力動作を同時に行うことができるため、設定動作に時間
をかけて、正確に行うことができる。なお、ビデオ線（video data線）から供給される
信号電流は、ビデオ信号に依存した大きさを持っている。したがって、画素へ供給される
電流は、信号電流に比例した大きさであるため、画像（階調）を表現することが可能とな
る。
なおシフトレジスタとは、フリップフロップ回路（FF）等を複数列用いた構成を有する
ものである。そして前記シフトレジスタにクロック信号（S-CLK）、スタートパルス（S-S
P）及びクロック反転信号（S-CLKb）が入力されて、これらの信号のタイミングに従って
、順次出力される信号をサンプリングパルスとよぶ。
図６（Ａ）において、スイッチ１０４、１０５ａ、１１６と、トランジスタ１０２（ｎ
チャネル型）と、該トランジスタ１０２のゲート・ソース間電圧ＶGＳを保持する容量素
子１０３とを有する回路が電流源回路４２０に相当する。
電流源回路４２０では、端子ａを介して入力される信号によってスイッチ１０４、スイ
ッチ１０５ａがオンとなる。第１のラッチ回路が有する電流源回路は、電流線（ビデオ線
）に接続されたビデオ信号用定電流源１０９（以下定電流源１０９と表記）から端子ｂを
介して電流が供給され、容量素子１０３に電荷が保持される。そして定電流源１０９から
流される電流がトランジスタ１０２のドレイン電流と等しくなるまで、容量素子１０３に
電荷が保持される。
また第２のラッチ回路が有する電流源回路は、第１のラッチ回路が有する電流源回路か
ら、端子ｂを介して電流が供給され、容量素子１０３に電荷が保持される。そして、第１
のラッチ回路が有する電流源回路から流される電流（信号電流Ｉdata）がトランジスタ１
０２のドレイン電流と等しくなるまで、容量素子１０３に電荷が保持される。
次いで、端子ａを介して入力される信号により、スイッチ１０４、スイッチ１０５ａを
オフにする。そうすると、容量素子１０３に所定の電荷が保持されているため、トランジ
スタ１０２は、信号電流Ｉdataに応じた大きさの電流を流す能力をもつことになる。そし
て仮にスイッチ１０１、スイッチ１１６が導通状態になると、第１のラッチ回路が有する
電流源回路では、端子ｃを介して第２のラッチ回路が有する電流源回路に電流が流される
。このとき、トランジスタ１０２のゲート電圧は、容量素子１０３により所定のゲート電
圧に維持されているため、トランジスタ１０２のドレイン領域には信号電流Ｉdataに応じ
たドレイン電流が流れる。
また第２のラッチ回路が有する電流源回路では、端子ｃを介して信号線に接続された画
素に電流が流される。このとき、トランジスタ１０２のゲート電圧は、容量素子１０３に
より所定のゲート電圧に維持されているため、トランジスタ１０２のドレイン領域には第
１のラッチ回路から出力された電流（信号電流Ｉdata）に応じたドレイン電流が流れる。
そのため、信号線駆動回路を構成するトランジスタの特性バラツキの影響を抑制して、画
素に入力される電流の大きさを制御できる。
なおスイッチ１０４及びスイッチ１０５ａの接続構成は図６（Ａ）に示す構成に限定さ
れない。例えば、スイッチ１０４の一方を端子ｂに接続し、他方をトランジスタ１０２の
ゲート電極の間に接続し、更にスイッチ１０５ａの一方をスイッチ１０４を介して端子ｂ
に接続して、他方をスイッチ１１６に接続する構成でもよい。そしてスイッチ１０４及び
スイッチ１０５ａは、端子ａから入力される信号により制御される。
或いは、スイッチ１０２は端子ｂとトランジスタ１０４のゲート電極の間に配置し、ス
イッチ１０５ａは端子ｂとスイッチ１１６の間に配置してもよい。つまり、図２８（Ａ）
を参照すると、設定動作時には図２８（A１）のように接続され、入力動作時には図２８
（A２）のように接続されるように、配線やスイッチを配置するとよい。配線の本数やス
イッチの個数及びその接続は特に限定されない。
なお図６（Ａ）に示す電流源回路４２０では、信号を設定する動作（設定動作）と、信
号を画素や電流源回路に入力する動作（入力動作）、つまり電流源回路から電流を出力す
る動作を同時に行うことは出来ない。
図６（Ｂ）において、スイッチ１２４、スイッチ１２５と、トランジスタ１２２（ｎチ
ャネル型）と、該トランジスタ１２２のゲート・ソース間電圧ＶGＳを保持する容量素子
１２３と、とトランジスタ１２６（ｎチャネル型）とを有する回路が電流源回路４２０に
相当する。
トランジスタ１２６はスイッチ又は電流源用トランジスタの一部のどちらかとして機能
する。
電流源回路４２０では、端子ａを介して入力される信号によってスイッチ１２４、スイ
ッチ１２５がオンとなる。そうすると、第１のラッチ回路が有する電流源回路では、電流
線に接続された定電流源１０９から、端子ｂを介して電流が供給され、容量素子１２３に
電荷が保持される。そして定電流源１０９から流される信号電流Ｉdataがトランジスタ１
２２のドレイン電流と等しくなるまで、容量素子１２３に電荷が保持される。なおスイッ
チ１２４がオンとなると、トランジスタ１２６のゲート・ソース間電圧ＶGＳが０Ｖとな
るので、トランジスタ１２６はオフになる。
また第２のラッチ回路が有する電流源回路では、第１のラッチ回路から、端子ｂを介し
て電流（信号電流Ｉdata）が供給され、容量素子１２３に電荷が保持される。そして、第
１のラッチ回路から流される電流（信号電流Ｉdata）が、トランジスタ１２２のドレイン
電流と等しくなるまで、容量素子１２３に電荷が保持される。なおスイッチ１２４がオン
になると、トランジスタ１２６のゲート・ソース間電圧ＶGＳが０Ｖとなるので、トラン
ジスタ１２６はオフになる。
次いで、スイッチ１２４、スイッチ１２５をオフにする。そうすると、容量素子１２３
に所定の電荷が保持されているため、第１のラッチ回路が有する電流源回路のトランジス
タ１２２は、信号電流Ｉdataに応じた大きさの電流を流す能力をもつことになる。そして
仮にスイッチ１０１が導通状態になると、端子ｃを介して第２のラッチ回路が有する電流
源回路に電流が流される。このとき、トランジスタ１２２のゲート電圧は、容量素子１２
３により所定のゲート電圧に維持されているため、トランジスタ１２２のドレイン領域に
は信号電流Ｉdataに応じたドレイン電流が流れる。
また第２のラッチ回路が有する電流源回路のトランジスタ１２２は、第１のラッチ回路
が有する電流源回路から出力された電流（信号電流Ｉdata）に応じた大きさの電流を流す
能力をもつことになる。そして仮にスイッチ１０１が導通状態になると、端子ｃを介して
信号線に接続された画素に電流が流される。このとき、トランジスタ１２２のゲート電圧
は、容量素子１２３により所定のゲート電圧に維持されているため、トランジスタ１２２
のドレイン領域には電流（信号電流Ｉdata）に応じたドレイン電流が流れる。
なおスイッチ１２４、１２５がオフすると、トランジスタ１２６のゲートとソースは同
電位ではなくなる。その結果、容量素子１２３に保持された電荷がトランジスタ１２６の
方にも分配され、トランジスタ１２６が自動的にオンになる。ここで、トランジスタ１２
２、１２６は直列に接続され、且つ互いのゲートが接続されている。従って、トランジス
タ１２２、１２６はマルチゲートのトランジスタとして動作する。つまり、設定動作時と
入力動作時とでは、トランジスタのゲート長Lが異なる。従って、設定動作時に端子ｂか
ら供給される電流値は、入力動作時に端子ｃから供給される電流値よりも大きくすること
が出来る。そのため、端子ｂと定電流源１０９との間に配置された様々な負荷（配線抵抗
、交差容量など）を、より早く充電することができる。従って、設定動作を素早く完了さ
せることができる。
なおスイッチの個数、配線の本数及びその接続は特に限定されない。つまり、図２８（
Ｂ）を参照すると、設定動作時には図２８（Ｂ１）のように接続され、入力動作時には図
２８（Ｂ２）のように接続されるように、配線やスイッチを配置するとよい。特に、図２
８（Ｂ２）においては、容量素子１２３に貯まった電荷が漏れないようになっていればよ
い。
なお図６（Ｂ）に示す電流源回路４２０では、信号を設定する動作（設定動作）と、信
号を画素や電流源回路に入力する動作（入力動作）、つまり、電流源回路から電流を出力
する動作を同時に行うことは出来ない。
図６（Ｃ）において、スイッチ１０８、スイッチ１１０、トランジスタ１０５ｂ、１０
６（ｎチャネル型）、該トランジスタ１０５ｂ、１０６のゲート・ソース間電圧ＶGＳを
保持する容量素子１０７とを有する回路が電流源回路４２０に相当する。
電流源回路４２０では、端子ａを介して入力される信号によってスイッチ１０８、スイ
ッチ１１０がオンとなる。そうすると第１のラッチ回路が有する電流源回路では、電流線
に接続された定電流源１０９から、端子ｂを介して電流が供給され、容量素子１０７に電
荷が保持される。そして定電流源１０９から流される信号電流Ｉdataがトランジスタ１０
５ｂのドレイン電流と等しくなるまで、容量素子１０７に電荷が保持される。このとき、
トランジスタ１０５ｂ及びトランジスタ１０６のゲート電極は接続されているので、トラ
ンジスタ１０５ｂ及びトランジスタ１０６のゲート電圧が、容量素子１０７によって保持
されている。
また第２のラッチ回路が有する電流源回路では、第１のラッチ回路が有する電流源回路
から、端子ｂを介して電流が供給され、容量素子１０７に電荷が保持される。そして第１
のラッチ回路が有する電流源回路から流される電流（信号電流Ｉdata）がトランジスタ１
０５ｂのドレイン電流と等しくなるまで、容量素子１０７に電荷が保持される。このとき
、トランジスタ１０５ｂ及びトランジスタ１０６のゲート電極は接続されているので、ト
ランジスタ１０５ｂ及びトランジスタ１０６のゲート電圧が、容量素子１０７によって保
持されている。
次いで、スイッチ１０８、スイッチ１１０をオフにする。そうすると、第１のラッチ回
路が有する電流源回路では、容量素子１０７に所定の電荷が保持されるため、トランジス
タ１０６は、信号電流Ｉdataに応じた大きさの電流を流す能力をもつことになる。そして
仮にスイッチ１０１が導通状態になると、端子ｃを介して第２のラッチ回路が有する電流
源回路に電流が流される。このとき、トランジスタ１０６のゲート電圧は、容量素子１０
７により所定のゲート電圧に維持されているため、トランジスタ１０６のドレイン領域に
は電流（信号電流Ｉdata）に応じたドレイン電流が流れる。
また第２のラッチ回路が有する電流源回路では、容量素子１０７に第１のラッチ回路か
ら出力された電流（信号電流Ｉdata）が保持されるため、トランジスタ１０６は、電流（
信号電流Ｉdata）に応じた大きさの電流を流す能力をもつことになる。そして仮にスイッ
チ１０１が導通状態になると、端子ｃを介して信号線に接続された画素に電流が流される
。このとき、トランジスタ１０６のゲート電圧は、容量素子１０７により所定のゲート電
圧に維持されているため、トランジスタ１０６のドレイン領域には電流（信号電流Ｉdata
）に応じたドレイン電流が流れる。そのため、信号線駆動回路を構成するトランジスタの
特性バラツキの影響を抑制して、画素に入力される電流の大きさを制御することが出来る
。
このとき、トランジスタ１０６のドレイン領域に、信号電流Ｉdataに応じたドレイン電
流を正確に流すためには、トランジスタ１０５ｂ及びトランジスタ１０６の特性が同じで
あることが必要となる。より詳しくは、トランジスタ１０５ｂ及びトランジスタ１０６の
移動度、しきい値などの値が同じであることが必要となる。また図６（Ｃ）では、トラン
ジスタ１０５ｂ及びトランジスタ１０６のＷ（ゲート幅）/Ｌ（ゲート長）の値を任意に
設定して、定電流源１０９などから供給される信号電流Ｉdataに比例した電流を画素など
に供給するようにしてもよい。
またトランジスタ１０５ｂにおいて、定電流源１０９に接続されたトランジスタのW/L
を大きく設定することで、該定電流源１０９から大電流を供給して、書き込み速度を早く
することが出来る。
なお図６（Ｃ）に示す電流源回路４２０では、信号を設定する動作（設定動作）と、信
号を画素に入力する動作（入力動作）を同時に行うことが出来る。
そして図６（Ｄ）（Ｅ）に示す電流源回路４２０は、図６（Ｃ）に示す電流源回路４２
０とスイッチ１１０の接続構成が異なっている点以外は、その他の回路素子の接続構成は
同じである。また図６（Ｄ）（Ｅ）に示す電流源回路４２０の動作は、図６（Ｃ）に示す
電流源回路４２０の動作と同じであるので、本実施の形態では説明を省略する。
なおスイッチの個数、配線の本数やその接続構成は特に限定されない。つまり、図２８
（Ｃ）を参照すると、設定動作時には図２８（Ｃ１）のように接続され、入力動作時には
図２８（Ｃ２）のように接続されるように、配線やスイッチを配置するとよい。特に、図
２８（Ｃ２）においては、容量素子１０７に貯まった電荷が漏れないようになっていれば
よい。
図２９（Ａ）において、スイッチ１９５ｂ、１９５ｃ、１９５ｄ、１９５ｆ、トランジ
スタ１９５ａ、容量素子１９５ｅを有する回路が電流源回路に相当する。図２９（Ａ）に
示す電流源回路では、端子ａを介して入力される信号によりスイッチ１９５ｂ、１９５ｃ
、１９５ｄ、１９５ｆがオンになる。そうすると、端子ｂを介して、電流線に接続された
定電流源１０９から電流が供給され、定電流源１０９から供給される信号電流とトランジ
スタ１９５ａのドレイン電流が等しくなるまで、容量素子１９５ｅに所定の電荷が保持さ
れる。
次いで、端子ａを介して入力される信号により、スイッチ１９５ｂ、１９５ｃ、１９５
ｄ、ｆがオフになる。このとき、容量素子１９５ｅには所定の電荷が保持されているため
、トランジスタ１９５ａは信号電流に応じた大きさの電流を流す能力を有する。これは、
トランジスタ１９５ａのゲート電圧は、容量素子１９５ｅにより所定のゲート電圧に設定
されており、該トランジスタ１９５ａのドレイン領域には電流（ビデオ信号用電流）に応
じたドレイン電流が流れるためである。この状態において、端子ｃを介して外部に電流が
供給される。なお図２９（Ａ）に示す電流源回路では、電流源回路が信号電流を流す能力
を有するように設定する設定動作と、該信号電流を画素に入力する入力動作を同時に行う
ことは出来ない。なお端子ａを介して入力される信号により制御されるスイッチがオンで
あり、且つ端子ｃから電流が流れないようになっているときは、端子ｃと他の電位の配線
とを接続する必要がある。そして、ここではその配線の電位を、Vaとする。Vaは、端子ｂ
から流れてくる電流をそのまま流せるような電位であればよく、一例としては、電源電圧
Vddなどでよい。
なおスイッチの個数、配線の本数及びその接続構成は特に限定されない。つまり、図２
９（Ｂ）（Ｃ）を参照すると、設定動作時には（B１）（C1）のように接続され、入力動
作時には（B２）（C２）のように接続されるように、配線やスイッチを配置するとよい。
また図６（Ａ）、図６（Ｃ）〜（Ｅ）において、電流の流れる方向（画素から信号線駆
動回路への方向）は同様であって、トランジスタ１０２、トランジスタ１０５ｂ、トラン
ジスタ１０６の極性（導電型）をｐチャネル型にすることも可能である。
そこで図７（Ａ）には、電流の流れる方向（画素から信号線駆動回路への方向）は同様
であって、図６（Ａ）に示すトランジスタ１０２をｐチャネル型にしたときの回路構成を
示す。図７（Ａ）では、容量素子をゲート・ソース間に配置することにより、ソースの電
位は変化しても、ゲート・ソース間電圧は保持することが出来る。また図７（Ｂ）〜（Ｄ
）には、電流の流れる方向（画素から信号線駆動回路への方向）は同様であって、図６（
Ｃ）〜（Ｅ）に示すトランジスタ１０５ｂ、トランジスタ１０６をｐチャネル型にした回
路図を示す。
また、図３０（Ａ）には、図２９に示した構成において、トランジスタ１９５ａをｐチ
ャネル型にした場合を示す。また図３０（Ｂ）には、図６（Ｂ）に示した構成において、
トランジスタ１２２、１２６をｐチャネル型にした場合を示す。
図３２において、スイッチ１０４、１１６、トランジスタ１０２、容量素子１０３など
を有する回路が電流源回路に相当する。
図３２（Ａ）は、図６（Ａ）の一部を変更した回路に相当する。図３２（Ａ）に示す電
流源回路では、電流源の設定動作時と、入力動作時とで、トランジスタのゲート幅Wが異
なる。つまり、設定動作時には、図３２（Ｂ）のように接続され、ゲート幅Wが大きい。
入力動作時には、図３２（Ｃ）のように接続され、ゲート幅Wが小さい。従って、設定動
作時に端子ｂから供給される電流値は、入力動作時に端子ｃから供給される電流値よりも
大きくすることが出来る。そのため、端子ｂとビデオ信号用定電流源との間に配置された
様々な負荷（配線抵抗、交差容量など）を、より早く充電することができる。従って、設
定動作を素早く完了させることができる。
なお、図３２では、図６（Ａ）の一部を変更した回路について示した。しかし、図６の
ほかの回路や図７、図２９、図３１、図３０などの回路にも、容易に適用できる。
なお上記の電流源回路では、電流は画素から信号線駆動回路の方向へ流れる。しかし電
流は、画素から信号線駆動回路の方向へ流れるだけでなく、信号線駆動回路から画素の方
向へ流れる場合もある。なお、電流が画素から信号線駆動回路の方向へ流れるか、又は電
流が信号線駆動回路から画素の方向へ流れるかは、画素の回路構成に依存する。そして電
流が信号線駆動回路から画素の方向へ流れる場合には、図６に示す回路図において、Vss
（低電位電源）をVdd（高電位電源）とし、更にトランジスタ１０２、トランジスタ１０
５ｂ、トランジスタ１０６、トランジスタ１２２及びトランジスタ１２６をｐチャネル型
とすればよい。また図７に示す回路図において、VssをVddとし、更にトランジスタ１０２
、トランジスタ１０５ｂ及びトランジスタ１０６をｎチャネル型とすればよい。
但し、設定動作時には図３１（Ａ１）〜（Ｄ１）のように接続され、入力動作時には図
３１（Ａ２）〜（Ｄ２）のように接続されるように、配線やスイッチを配置するとよい。
スイッチの個数、配線の本数及びその接続構成は特に限定されない。
なお、上記の全ての電流源回路において、配置されている容量素子は、トランジスタの
ゲート容量などを代用することで、配置しなくてもよい。
以下には、図６、７を用いて説明した電流源回路のうち、図６（Ａ）及び図７（Ａ）、
図６（Ｃ）〜（Ｅ）及び図７（Ｂ）〜（Ｄ）の電流源回路の動作について詳しく説明する
。まず、図６（Ａ）及び図７（Ａ）の電流源回路の動作について図１９を用いて説明する
。
図１９（Ａ）〜図１９（Ｃ）は、電流が回路素子間を流れていく経路を模式的に示して
いる。図１９（Ｄ）は、信号電流Ｉdataを電流源回路に書き込むときの各経路を流れる電
流と時間の関係を示しており、図１９（Ｅ）は、信号電流Ｉdataを電流源回路に書き込む
ときに容量素子１６に蓄積される電圧、つまりトランジスタ１５のゲート・ソース間電圧
と時間の関係を示している。また図１９（Ａ）〜図１９（Ｃ）に示す回路図において、１
１はビデオ信号用定電流源、スイッチ１２〜スイッチ１４はスイッチング機能を有する半
導体素子、１５はトランジスタ（ｎチャネル型）、１６は容量素子、１７は画素である。
本実施の形態では、スイッチ１４と、トランジスタ１５と、容量素子１６とが電流源回路
２０に相当する電気回路とする。なお図１９（Ａ）には引き出し線と符号が付いており、
図１９（Ｂ）、（Ｃ）において引き出し線と符号は図１９（Ａ）に準ずるので図示は省略
する。なお本明細書では、第１のラッチ回路が有する電流源回路のビデオ信号用定電流源
１１から電流が供給され、第２のラッチ回路が有する電流源回路が信号線に接続された画
素に電流を流す。しかしここでは、説明を簡単にするために、ビデオ信号用定電流源１１
から電流が供給されて、信号線に接続された画素に電流を供給する電流源回路について説
明する。
ｎチャネル型のトランジスタ１５のソース領域はVssに接続され、ドレイン領域はビデ
オ信号用定電流源１１に接続されている。そして容量素子１６の一方の電極はVss（トラ
ンジスタ１５のソース）に接続され、他方の電極はスイッチ１４（トランジスタ１５のゲ
ート）に接続されている。容量素子１６は、トランジスタ１５のゲート・ソース間電圧を
保持する役目を担う。
画素１７は、発光素子やトランジスタなどにより構成される。発光素子は、陽極と陰極
と、該陽極と該陰極との間に挟まれた発光層を有する。本明細書では、陽極を画素電極と
して用いる場合は陰極を対向電極と呼び、陰極を画素電極として用いる場合は陽極を対向
電極と呼ぶ。また発光層には、公知の発光材料を用いて作製することが出来る。発光層に
は、単層構造と積層構造の二つの構造があるが、本発明は公知のどのような構造を用いて
もよい。発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発
光（蛍光）と、三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発
明はどちらか一方、又は両方の発光を用いた発光装置にも適用できる。また発光層は、有
機材料や無機材料などの公知の材料から構成される。
なお実際には、電流源回路２０は信号線駆動回路に設けられている。そして信号線駆動
回路に設けられた電流源回路２０から、信号線や画素が有する回路素子等を介して発光素
子に信号電流Ｉdataに応じた電流が流れる。しかし図１９は、ビデオ信号用定電流源１１
、電流源回路２０及び画素１７との関係の概略を簡単に説明するための図であるので、詳
しい構成の図示は省略する。
まず電流源回路２０が信号電流Ｉdataを保持する動作（設定動作）を図１９（Ａ）、（
Ｂ）を用いて説明する。図１９（Ａ）において、スイッチ１２、スイッチ１４がオンとな
り、スイッチ１３はオフとなる。この状態において、ビデオ信号用定電流源１１から信号
電流Ｉdataが出力され、ビデオ信号用定電流源１１から電流源回路２０の方向に電流が流
れていく。このとき、ビデオ信号用定電流源１１からは信号電流Ｉdataが流れているので
、図１９（Ａ）に示すように電流源回路２０内では、電流の経路はＩ1とＩ2に分かれて流
れる。このときの関係を図１９（Ｄ）に示しているが、信号電流Ｉdata＝Ｉ1＋Ｉ2の関係
であることは言うまでもない。
ビデオ信号用定電流源１１から電流が流れ始めた瞬間には、容量素子１６に電荷は保持
されていないため、トランジスタ１５はオフしている。よって、Ｉ2＝０となり、Ｉdata
＝Ｉ1となる。
そして、徐々に容量素子１６に電荷が蓄積されて、容量素子１６の両電極間に電位差が
生じはじめる（図１９（Ｅ））。両電極間の電位差がＶｔｈになると（図１９（Ｅ） Ａ
点）、トランジスタ１５がオンして、Ｉ2＞０となる。上述したようにＩdata＝Ｉ1＋Ｉ2
であるので、Ｉ1は次第に減少するが、依然電流は流れている。容量素子１６には、さら
に電荷の蓄積が行われる。
容量素子１６の両電極間の電位差は、トランジスタ１５のゲート・ソース間電圧となる
。そのため、トランジスタ１５のゲート・ソース間電圧が所望の電圧、つまりトランジス
タ１５がＩdataの電流を流すことが出来るだけの電圧（ＶＧＳ）になるまで、容量素子１
６における電荷の蓄積は続けられる。そして電荷の蓄積が終了すると（図１９（Ｅ） Ｂ
点）、電流Ｉ2は流れなくなり、さらにトランジスタ１５は完全にオンしているので、Ｉd
ata＝Ｉ2となる（図１９（Ｂ））。
次いで、画素に信号電流Ｉdataを入力する動作（入力動作）を図１９（Ｃ）を用いて説
明する。画素に信号電流Ｉdataを入力するときには、スイッチ１３をオンにしてスイッチ
１２及びスイッチ１４をオフにする。容量素子１６には前述した動作において書き込まれ
たＶＧＳが保持されているため、トランジスタ１５はオンしており、信号電流Ｉdataに等
しい電流が、スイッチ１３及びトランジスタ１５を介してVssの方向に流れて、画素への
信号電流Ｉdataの入力が完了する。このとき、トランジスタ１５を飽和領域において動作
するようにしておけば、トランジスタ１５のソース・ドレイン間電圧が変化したとしても
、画素において流れる電流は変わりなく流れることができる。
図１９に示す電流源回路２０では、図１９（Ａ）〜図１９（Ｃ）に示すように、まず電
流源回路２０に対して信号電流Ｉdataの書き込みを終了させる動作（設定動作、図１９（
Ａ）、（Ｂ）に相当）と、画素に信号電流Ｉdataを入力する動作（入力動作、図１９（Ｃ
）に相当）に分けられる。そして画素では入力された信号電流Ｉdataに基づき、発光素子
への電流の供給が行われる。
図１９に示す電流源回路２０では、設定動作と入力動作を同時に行うことは出来ない。
よって、設定動作と入力動作を同時に行う必要がある場合には、画素が複数個接続されて
いる信号線であって、更に画素部に複数本配置されている信号線のそれぞれに、少なくと
も２つの電流源回路を設けることが好ましい。但し、信号電流Ｉdataを画素に入力してい
ない期間内に、設定動作を行うことが可能であるならば、信号線ごとに（各列に）１つの
電流源回路を設けるだけでもよい。
また図１９（Ａ）〜図１９（Ｃ）に示した電流源回路２０のトランジスタ１５はｎチャ
ネル型であったが、勿論電流源回路２０のトランジスタ１５をｐチャネル型としてもよい
。ここで、トランジスタ１５がｐチャネル型の場合の回路図を図１９（Ｆ）に示す。図１
９（Ｆ）において、３１はビデオ信号用定電流源、スイッチ３２〜スイッチ３４はスイッ
チング機能を有する半導体素子（トランジスタ）、３５はトランジスタ（ｐチャネル型）
、３６は容量素子、３７は画素である。本実施の形態では、スイッチ３４と、トランジス
タ３５と、容量素子３６とが電流源回路２４に相当する電気回路とする。
トランジスタ３５はｐチャネル型であり、トランジスタ３５のソース領域及びドレイン
領域は、一方はVddに接続され、他方は定電流源３１に接続されている。そして容量素子
３６の一方の電極はVddに接続され、他方の電極はスイッチ３６に接続されている。容量
素子３６は、トランジスタ３５のゲート・ソース間電圧を保持する役目を担う。
図１９（Ｆ）に示す電流源回路２４の動作は、電流の流れる方向が異なる以外は、上記
の電流源回路２０と同じ動作を行うのでここでは説明を省略する。なお電流の流れる方向
を変更せずに、トランジスタ１５の極性を変更した電流源回路を設計する場合には、図７
（Ａ）に示す回路図を参考にすればよい。
なお図３３において、電流の流れる方向は図１９（F）と同じで、トランジスタ３５を
ｎチャネル型にしている。容量素子３６は、トランジスタ３５のゲート・ソース間に接続
する。ソースの電位は設定動作時と、入力動作時とで異なる。しかし、ソースの電位が変
化しても、ゲート・ソース間電圧は保持されているため、正常に動作する。
続いて、図６（Ｃ）〜（Ｅ）及び図７（Ｂ）〜（Ｄ）の電流源回路の動作について図２
０、２１を用いて説明する。図２０（Ａ）〜図２０（Ｃ）は、電流が回路素子間を流れて
いく経路を模式的に示している。図２０（Ｄ）は、信号電流Ｉdataを電流源回路に書き込
むときの各経路を流れる電流と時間の関係を示しており、図２０（Ｅ）は、信号電流Ｉda
taを電流源回路に書き込むときに容量素子４６に蓄積される電圧、つまりトランジスタ４
３、４４のゲート・ソース間電圧と時間の関係を示している。また図２０（Ａ）〜図２０
（Ｃ）に示す回路図において、４１はビデオ信号用定電流源、スイッチ４２はスイッチン
グ機能を有する半導体素子、４３、４４はトランジスタ（ｎチャネル型）、４６は容量素
子、４７は画素である。本実施の形態では、スイッチ４２と、トランジスタ４３、４４と
、容量素子４６とが電流源回路２５に相当する電気回路とする。なお図２０（Ａ）には引
き出し線と符号が付いており、図２０（Ｂ）、（Ｃ）において引き出し線と符号は図２０
（Ａ）に準ずるので図示は省略する。なお本明細書では、第１のラッチ回路が有する電流
源回路のビデオ信号用定電流源４１から電流が供給され、第２のラッチ回路が有する電流
源回路が信号線に接続された画素に電流を流す。しかしここでは、説明を簡単にするため
に、ビデオ信号用定電流源４１から電流が供給されて、信号線に接続された画素に電流を
供給する電流源回路について説明する。
ｎチャネル型のトランジスタ４３のソース領域はVssに接続され、ドレイン領域は定電
流源４１に接続されている。ｎチャネル型のトランジスタ４４のソース領域はVssに接続
され、ドレイン領域は画素４７の端子４８に接続されている。そして容量素子４６の一方
の電極はVss（トランジスタ４３及び４４のソース）に接続され、他方の電極はトランジ
スタ４３及びトランジスタ４４のゲート電極に接続されている。容量素子４６は、トラン
ジスタ４３及びトランジスタ４４のゲート・ソース間電圧を保持する役目を担う。
なお実際には、電流源回路２５は信号線駆動回路に設けられている。そして信号線駆動
回路に設けられた電流源回路２５から、信号線や画素が有する回路素子等を介して発光素
子に信号電流Ｉdataに応じた電流が流れる。しかし図２０は、ビデオ信号用定電流源４１
、電流源回路２５及び画素４７との関係の概略を説明するための図であるので、詳しい構
成の図示は省略する。
図２０の電流源回路２５では、トランジスタ４３及びトランジスタ４４のサイズが重要
となる。そこでトランジスタ４３及びトランジスタ４４のサイズが、同じ場合と異なる場
合について、符号を分けて説明する。図２０（Ａ）〜図２０（Ｃ）において、トランジス
タ４３及びトランジスタ４４のサイズが同じ場合には、信号電流Ｉdataを用いて説明する
。そしてトランジスタ４３及びトランジスタ４４のサイズが異なる場合には、信号電流Ｉ
data1と信号電流Ｉdata2を用いて説明する。なおトランジスタ４３及びトランジスタ４４
のサイズは、それぞれのトランジスタのＷ（ゲート幅）/Ｌ（ゲート長）の値を用いて判
断される。
最初に、トランジスタ４３及びトランジスタ４４のサイズが同じ場合について説明する
。そしてまず信号電流Ｉdataを電流源回路２０に保持する動作を図２０（Ａ）、（Ｂ）を
用いて説明する。図２０（Ａ）において、スイッチ４２がオンになると、ビデオ信号用定
電流源４１で信号電流Ｉdataが設定され、定電流源４１から電流源回路２５の方向に電流
が流れていく。このとき、ビデオ信号用定電流源４１からは信号電流Ｉdataが流れている
ので、図２０（Ａ）に示すように電流源回路２５内では、電流の経路はＩ1とＩ2に分かれ
て流れる。このときの関係を図２０（Ｄ）に示しているが、信号電流Ｉdata＝Ｉ1＋Ｉ2の
関係であることは言うまでもない。
定電流源４１から電流が流れ始めた瞬間には、容量素子４６に電荷は保持されていない
ため、トランジスタ４３及びトランジスタ４４はオフしている。よって、Ｉ2＝０となり
、Ｉdata＝Ｉ1となる。
そして、徐々に容量素子４６に電荷が蓄積されて、容量素子４６の両電極間に電位差が
生じはじめる（図２０（Ｅ））。両電極間の電位差がＶｔｈになると（図２０（Ｅ） Ａ
点）、トランジスタ４３及びトランジスタ４４がオンして、Ｉ2＞０となる。上述したよ
うにＩdata＝Ｉ1＋Ｉ2であるので、Ｉ1は次第に減少するが、依然電流は流れている。容
量素子４６には、さらに電荷の蓄積が行われる。
容量素子４６の両電極間の電位差は、トランジスタ４３及びトランジスタ４４のゲート
・ソース間電圧となる。そのため、トランジスタ４３及びトランジスタ４４のゲート・ソ
ース間電圧が所望の電圧、つまりトランジスタ４４がＩdataの電流を流すことが出来るだ
けの電圧（ＶＧＳ）になるまで、容量素子４６における電荷の蓄積は続けられる。そして
電荷の蓄積が終了すると（図２０（Ｅ） Ｂ点）、電流Ｉ2は流れなくなり、さらにトラ
ンジスタ４３及びトランジスタ４４は完全にオンしているので、Ｉdata＝Ｉ2となる（図
２０（Ｂ））。
次いで、画素に信号電流Ｉdataを入力する動作を図２０（Ｃ）を用いて説明する。まず
スイッチ４２をオフにする。容量素子４６には前述した動作において書き込まれたＶＧＳ
が保持されているため、トランジスタ４３及びトランジスタ４４はオンしており、画素４
７から信号電流Ｉdataに等しい電流が流れる。これにより、画素に信号電流Ｉdataが入力
される。このとき、トランジスタ４４を飽和領域において動作するようにしておけば、ト
ランジスタ４４のソース・ドレイン間電圧が変化したとしても、画素において流れる電流
は変わりなく流れることができる。
なお図４２（Ｃ）のようなカレントミラー回路の場合には、スイッチ４２をオフにしな
くても、定電流源４１から供給される電流を用いて画素４７に電流を流すことも出来る。
つまり電流源回路２０に対して信号を設定する動作（設定動作）、信号を画素に入力する
動作（入力動作）を同時に行うことが出来る。
次いで、トランジスタ４３及びトランジスタ４４のサイズが異なる場合について説明す
る。電流源回路２５における動作は、上述した動作と同じであるのでここでは説明を省略
する。トランジスタ４３及びトランジスタ４４のサイズが異なると、必然的にビデオ信号
用定電流源４１において設定される信号電流Ｉdata1と画素４７に流れる信号電流Ｉdata2
とは異なる。両者の相違点は、トランジスタ４３及びトランジスタ４４のＷ（ゲート幅）
/Ｌ（ゲート長）の値の相違点に依存する。
通常はトランジスタ４３のW/L値を、トランジスタ４４のW/L値よりも大きくすることが
望ましい。これは、トランジスタ４３のW/L値を大きくすれば、信号電流Ｉdata1を大きく
できるからである。この場合、信号電流Ｉdata1で電流源回路を設定するとき、負荷（交
差容量、配線抵抗）を充電できるため、素早く設定動作を行うことが可能となる。
図２０（Ａ）〜図２０（Ｃ）に示した電流源回路２５のトランジスタ４３及びトランジ
スタ４４はｎチャネル型であったが、勿論電流源回路２５のトランジスタ４３及びトラン
ジスタ４４をｐチャネル型としてもよい。ここで、トランジスタ４３及びトランジスタ４
４がｐチャネル型の場合の回路図を図２１に示す。
図２１において、４１は定電流源、スイッチ４２はスイッチング機能を有する半導体素
子、４３、４４はトランジスタ（ｐチャネル型）、４６は容量素子、４７は画素である。
本実施の形態では、スイッチ４２と、トランジスタ４３、４４と、容量素子４６とが電流
源回路２６に相当する電気回路とする。
ｐチャネル型のトランジスタ４３のソース領域はVddに接続され、ドレイン領域は定電
流源４１に接続されている。ｐチャネル型のトランジスタ４４のソース領域はVddに接続
され、ドレイン領域は画素４７の端子４８に接続されている。そして容量素子４６の一方
の電極はVdd（ソース）に接続され、他方の電極はトランジスタ４３及びトランジスタ４
４のゲート電極に接続されている。容量素子４６は、トランジスタ４３及びトランジスタ
４４のゲート・ソース間電圧を保持する役目を担う。
図２１に示す電流源回路２６の動作は、電流の流れる方向が異なる以外は、図２０（Ａ
）〜図２０（Ｃ）と同じ動作を行うのでここでは説明を省略する。なお電流の流れる方向
を変更せずに、トランジスタ４３、トランジスタ４４の極性を変えた電流源回路を設計す
る場合には、図７（Ｂ）、図３３を参考にすればよい。
以上をまとめると、図１９の電流源回路では、電流源で設定される信号電流Ｉdataと同
じ大きさの電流が画素に流れる。言い換えると、定電流源において設定された信号電流Ｉ
dataと、画素に流れる電流は値が同じであり、電流源回路に設けられたトランジスタの特
性バラツキの影響は受けない。
また、図１９の電流源回路及び図６（Ｂ）の電流源回路では、設定動作を行う期間にお
いては、電流源回路から画素に信号電流Ｉdataを出力することは出来ない。そのため、１
本の信号線ごとに２つの電流源回路を設けて、一方の電流源回路に信号を設定する動作（
設定動作）を行い、他方の電流源回路を用いて画素にＩdataを入力する動作（入力動作）
を行うことが好ましい。
ただし、設定動作と入力動作を同時に行わない場合は、各列に１つの電流源回路を設け
るだけでもよい。なお、図２９（Ａ）、図３０（Ａ）の電流源回路は、図１９の電流源回
路と、接続や電流が流れる経路が異なる以外は、同様である。図３２（Ａ）の電流源回路
は、定電流源から供給される電流と、電流源回路から流れる電流の大きさが異なること以
外は、同様である。また、図６（Ｂ）、図３０（Ｂ）の電流源回路は、定電流源から供給
される電流と、電流源回路から流れる電流の大きさが異なること以外は、同様である。つ
まり、図３２（Ａ）では、トランジスタのゲート幅Wが設定動作時と入力動作時で異なり
、図６（Ｂ）、図３０（Ｂ）では、トランジスタのゲート長Lが設定動作時と入力動作時
とで異なるだけで、それ以外は図１９の電流源回路と同様の構成である。
一方、図２０、２１の電流源回路では、定電流源において設定された信号電流Ｉdataと
、画素に流れる電流の値は、電流源回路に設けられた２つのトランジスタのサイズに依存
する。つまり電流源回路に設けられた２つのトランジスタのサイズ（Ｗ（ゲート幅）/Ｌ
（ゲート長））を任意に設計して、定電流源において設定された信号電流Ｉdataと、画素
に流れる電流を任意に変えることが出来る。但し、２つのトランジスタのしきい値や移動
度などの特性にバラツキが生じている場合には、正確な信号電流Ｉdataを画素に出力する
ことが難しい。
また、図２０、２１の電流源回路では、設定動作を行う期間に画素に信号を入力するこ
とは可能である。つまり、信号を設定する動作（設定動作）、信号を画素に入力する動作
（入力動作）を同時に行うことが出来る。そのため、図１９の電流源回路のように、１本
の信号線に２つの電流源回路を設ける必要はない。
上記構成を有する本発明は、ＴＦＴの特性バラツキの影響を抑制して、所望の電流を外
部に供給することができる。
（実施の形態２）
本実施の形態では、本発明の信号線駆動回路が具備される発光装置の構成について図１
５を用いて説明する。
本発明の発光装置は、基板４０１上に、複数の画素がマトリクス状に配置された画素部
４０２を有し、画素部４０２の周辺には、信号線駆動回路４０３、第１の走査線駆動回路
４０４及び第２の走査線駆動回路４０５を有する。図１５（Ａ）においては、信号線駆動
回路４０３と、２組の走査線駆動回路４０４、４０５を有しているが、本発明はこれに限
定されない。駆動回路の個数は、画素の構成に応じて任意に設計することができる。また
信号線駆動回路４０３と、第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５
には、ＦＰＣ４０６を介して外部より信号が供給される。
第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５の構成について図１５（
Ｂ）を用いて説明する。第１の走査線駆動回路４０４及び第２の走査線駆動回路４０５は
、シフトレジスタ４０７、バッファ４０８を有する。動作を簡単に説明すると、シフトレ
ジスタ４０７は、クロック信号（Ｇ-CLK）、スタートパルス（S-SP）及びクロック反転信
号（Ｇ-CLKb）に従って、順次サンプリングパルスを出力する。その後バッファ４０８で
増幅されたサンプリングパルスは、走査線に入力されて１行ずつ選択状態にしていく。そ
して選択された走査線によって、制御される画素には、順に信号線から信号電流Ｉdataが
書き込まれる。
なおシフトレジスタ４０７と、バッファ４０８の間にはレベルシフタ回路を配置した構
成にしてもよい。レベルシフタ回路を配置することによって、電圧振幅を大きくすること
が出来る。
信号線駆動回路４０３の構成については以下に後述する。また本実施の形態は、実施の
形態１と自由に組み合わせることが可能である。
（実施の形態３）
本実施の形態では、図１５（Ａ）に示した信号線駆動回路４０３の構成とその動作につ
いて説明する。本実施の形態では、アナログ階調表示又は１ビットのデジタル階調表示を
行う場合に用いる信号線駆動回路４０３について説明する。
図３（Ａ）には、アナログ階調表示又は１ビットのデジタル階調表示を行う場合におけ
る信号線駆動回路４０３の概略図を示す。信号線駆動回路４０３は、シフトレジスタ４１
５、第１のラッチ回路４１６、第２のラッチ回路４１７を有する。
動作を簡単に説明するとシフトレジスタ４１５は、フリップフロップ回路（FF）等を複
数列用いて構成され、クロック信号（S-CLK）、スタートパルス（S-SP）、クロック反転
信号（S-CLKb）が入力される。これらの信号のタイミングに従って、順次サンプリングパ
ルスが出力される。
シフトレジスタ４１５より出力されたサンプリングパルスは、第１のラッチ回路４１６
に入力される。第１のラッチ回路４１６には、ビデオ信号（デジタルビデオ信号又はアナ
ログビデオ信号）が入力されており、サンプリングパルスが入力されるタイミングに従っ
て、各列でビデオ信号を保持していく。
第１のラッチ回路４１６において、最終列までビデオ信号の保持が完了すると、水平帰
線期間中に、第２のラッチ回路４１７にラッチパルスが入力され、第１のラッチ回路４１
６に保持されていたビデオ信号は、一斉に第２のラッチ回路４１７に転送される。すると
、第２のラッチ回路４１７に保持されたビデオ信号は、１行分が同時に信号線に接続され
た画素へと入力されることになる。
第２のラッチ回路４１７に保持されたビデオ信号が画素に供給されている間、シフトレ
ジスタ４１１においては再びサンプリングパルスが出力される。以後この動作を繰り返し
、１フレーム分のビデオ信号の処理を行う。
そして本発明の信号線駆動回路は、各々が電流源回路を有する第１のラッチ回路４１６
及び第２のラッチ回路４１７が具備される。
次いで第１のラッチ回路４１６及び第２のラッチ回路４１７の構成を図４を用いて説明
する。図４には、ｉ列目から（ｉ＋２）列目の３本の信号線の周辺の信号線駆動回路４０
３の概略を示す。
信号線駆動回路４０３は、列ごとに電流源回路４３１、スイッチ４３２、電流源回路４
３３及びスイッチ４３４を有する。スイッチ４３２及びスイッチ４３４はラッチパルスに
より制御される。なおスイッチ４３２及びスイッチ４３４には互いに反転した信号が入力
される。そのため、電流源回路４３３は、設定動作及び入力動作の一方を行う。
電流源回路４３１及び電流源回路４３３は、端子ａを介して入力される信号により制御
される。そして第１のラッチ回路４１６が有する電流源回路４３１は、端子ｂを介してビ
デオ線（電流線）に接続されたビデオ信号用定電流源１０９を用いて設定された電流（信
号電流Ｉdata）が保持される。そして電流源回路４３１と電流源回路４３３の間にはスイ
ッチ４３２が設けられており、前記スイッチ４３２のオン又はオフはラッチパルスにより
制御される。
また第２のラッチ回路４１７が有する電流源回路４３３は、電流源回路４３１（第１の
ラッチ回路４１６）から出力される電流が保持される。そして電流源回路４３３と信号線
に接続された画素との間にはスイッチ４３４が設けられており、前記スイッチ４３４のオ
ン又はオフは、ラッチパルスにより制御される。
なお、電流源回路４３３と信号線に接続された画素との間にあるスイッチ４３４は、電
流源回路４３３にスイッチが配置されている場合、省略できる。また、電流源回路の構成
によっては、電流源回路４３３と信号線に接続された画素との間のスイッチ４３４は必要
ない。
なお、電流源回路４３３と信号線に接続された画素との間にあるスイッチ４３４と同様
に、電流源回路４３１と電流源回路４３３の間にあるスイッチ４３２も、省略できる場合
がある。
そして、１ビットのデジタル階調表示を行う場合、ビデオ信号が明信号のときには、電
流源回路４３３から画素に信号電流Ｉdataが出力される。反対にビデオ信号が暗信号のと
きには、電流源回路４３３は、電流を流す能力を持っていないので、画素へ電流は流れな
い。また、アナログ階調表示を行う場合、ビデオ信号に応じて、電流源回路４３３から画
素に信号電流Ｉdataが出力される。つまり電流源回路４３３は、電流を流す能力（VGS）
を、ビデオ信号に制御されており、画素へ出力する電流の大きさにより、明るさが制御さ
れる。
本発明では端子ａから入力される設定信号とはシフトレジスタから出力されるサンプリ
ングパルス又はラッチパルスを示す。つまり図１における設定信号とは、シフトレジスタ
から出力されるサンプリングパルス又はラッチパルスに相当する。そして本発明では、シ
フトレジスタから出力されるサンプリングパルス又はラッチパルスに合わせて、電流源回
路の設定を行う。
また第１のラッチ回路４３１が有する電流源回路４３１の端子ａにはシフトレジスタ４
１５から出力されるサンプリングパルスが入力される。そして第２のラッチ回路４１７が
有する電流源回路４３３の端子ａにはラッチパルスが入力される。
そして電流源回路４３１及び電流源回路４３３には、図６、図７、図２９、図３０、図
３２などに示した電流源回路の回路構成を自由に用いることが出来る。各電流源回路は、
全て一つの方式のみを用いるだけでなく、複数を採用してもよい。
また図４では、ビデオ信号用定電流源１０９から、第１のラッチ回路に対して１列ずつ
設定動作を行っているが、これに限定されない。図３４に示すように、同時に複数列で設
定動作を行うこと、つまり、多相化させてもよい。図３４には、ビデオ信号用定電流源１
０９が２個配置されているが、この２個のビデオ信号用定電流源に対しても別に配置した
ビデオ信号用定電流源から設定動作を行ってもよい。
以下には、図４において、電流源回路４３１及び電流源回路４３３に用いる方式の組合
せの例と、その利点について述べる。
まず、第１のラッチ回路４１６が有する電流源回路４３１及び第２のラッチ回路４１７
が有する電流源回路４３３は、一方が図６（Ａ）のような回路であり、他方が図６（Ｃ）
のようなカレントミラー回路である場合について説明する。
なお図６（Ｃ）のようなカレントミラー回路の電流源回路は、少なくとも２つのトラン
ジスタを有し、前記２つのトランジスタのゲート電極は共通あるいは電気的に接続されて
いることは上述した。そして２つのトランジスタのうち、一つのトランジスタのソース領
域及びドレイン領域の一方と、もう一つのトランジスタのソース領域及びドレイン領域の
一方は、異なる回路素子に接続されている。例えば図２０に示す電流源回路では、２つの
トランジスタのうち、一つのトランジスタ（のソース領域及びドレイン領域の一方）は定
電流源に接続され、もう一つのトランジスタ（のソース領域及びドレイン領域の一方）は
画素に接続されている。
そして最初に、第１のラッチ回路４１６が有する電流源回路４３１が図６（Ａ）のよう
な回路であり、第２のラッチ回路４１７が有する電流源回路４３３が図６（Ｃ）のような
カレントミラー回路である場合について説明する。この場合には、図６（Ｃ）のようなカ
レントミラー回路である電流源回路４３３が有する２つのトランジスタは、一方は第１の
ラッチ回路４１６が有する電流源回路４３１に接続され、他方はスイッチ４３４を介して
画素に接続されている。
なお、上記構成の場合には、スイッチ４３４は配置しなくてもよい。これは、第２のラ
ッチ回路４１７が有する電流源回路４３３が図６（Ｃ）のようなカレントミラー回路の場
合、第１のラッチ回路４１６が有する電流源回路４３１から流れた電流が画素の方に流れ
ることがないこと、また、設定動作と入力動作を同時に行えることによる。
つまり、図６（Ｃ）のようなカレントミラー回路の場合、設定動作を行うトランジスタ
と入力動作を行うトランジスタは、別のトランジスタである。設定動作を行うトランジス
タのソース・ドレイン間に流れる電流は、入力動作を行うトランジスタのソース・ドレイ
ン間には、流れない。またその逆の場合も成り立つ。そのため、第１のラッチ回路４１６
が有する電流源回路４３１から流れた電流は、設定動作を行うトランジスタには流れるが
、入力動作を行うトランジスタには流れず、その電流は画素の方にも流れない。したがっ
て、スイッチ４３４を配置しなくても、設定動作と入力動作とは、互いに悪影響を及ぼす
ことはなく、問題は生じない。
そして図６（Ｃ）のようなカレントミラー回路の２つのトランジスタにおいて、第１の
ラッチ回路４１６が有する電流源回路４３１に接続されている方のトランジスタに比べて
、画素に接続されている方のトランジスタのＷ（ゲート幅）/Ｌ（ゲート長）値を小さく
すると、ビデオ信号用定電流源１０９から供給される電流値を大きくすることが出来る。
例えば画素に与える電流の大きさをＰとする。そして画素に接続されている方のトラン
ジスタのＷ/Ｌ値をＷａとして、電流源回路４３１に接続されている方のトランジスタの
Ｗ/Ｌ値を（２×Ｗａ）とすれば、ビデオ信号用定電流源１０９からは、（２×Ｐ）の電
流が供給されることになる。このようにトランジスタのＷ/Ｌ値を適当な値に設定するこ
とによって、ビデオ信号用定電流源１０９から供給される電流を大きくできるため、電流
源回路４３１の設定動作を素早く正確に行うことが出来る。
この場合の回路図を、図３５に示す。
次いで、第１のラッチ回路４１６が有する電流源回路４３１が図６（Ｃ）のようなカレ
ントミラー回路であり、第２のラッチ回路４１７が有する電流源回路４３３が図６（Ａ）
のような回路である場合について説明する。この場合には、図６（Ｃ）のようなカレント
ミラー回路である電流源回路４３１の２つのトランジスタは、一方はビデオ信号用定電流
源１０９に接続され、他方は第２のラッチ回路４１７が有する電流源回路４１７に接続さ
れている。
そして図６（Ｃ）のようなカレントミラー回路の２つのトランジスタにおいて、ビデオ
信号用定電流源１０９に接続されている方のトランジスタに比べて、第２のラッチ回路４
１７が有する電流源回路４３３に接続されている方のトランジスタのＷ（ゲート幅）/Ｌ
（ゲート長）値を小さくすると、ビデオ信号用定電流源１０９から供給される電流値を大
きくすることが出来る。
例えば画素に与える電流の大きさをＰとする。そして第２のラッチ回路４１７が有する
電流源回路４３３に接続されているトランジスタのＷ/Ｌ値をＷａとして、ビデオ信号用
定電流源１０９に接続されているトランジスタのＷ/Ｌ値を（２×Ｗａ）とすれば、ビデ
オ信号用定電流源１０９からは、（２×Ｐ）の電流が供給されることになる。このように
トランジスタのＷ/Ｌ値を適当な値に設定することによって、ビデオ信号用定電流源１０
９から供給される電流を大きくできるため、電流源回路４３１の設定動作を素早く正確に
行うことが出来る。
この場合の回路図を、図３６に示す。
次いで、第１のラッチ回路４１６が有する電流源回路４３１及び第２のラッチ回路４１
７が有する電流源回路４３２の両方が図６（Ｃ）のようなカレントミラー回路である場合
について説明する。
例えば画素に与える電流の大きさをＰとする。そして仮に、第２のラッチ回路４１７が
有する電流源回路４３３において、図６（Ｃ）のようなカレントミラー回路の２つのトラ
ンジスタにおいて、画素に接続された方のトランジスタのＷ/Ｌ値をＷａとすると、第１
のラッチ回路４１６が有する電流源回路に接続された方のトランジスタのＷ/Ｌ値を（２
×Ｗａ）にする。そうすると第２のラッチ回路４１７が有する電流源回路４３３では、電
流値が２倍になる。
同様に、図６（Ｃ）のようなカレントミラー回路の２つのトランジスタにおいて、ビデ
オ信号用定電流源１０９に接続されている方のＷ/Ｌ値を（２×Ｗｂ）とすると、第２の
ラッチ回路４１７に接続されている方のＷ/Ｌ値をＷｂとする。そうすると、第１のラッ
チ回路４１６が有する電流源回路４３１では、電流値が２倍になる。そうすると、ビデオ
信号用定電流源１０９からは、（４×Ｐ）の電流が供給されることになる。このようにト
ランジスタのＷ/Ｌ値を適当な値に設定することによって、ビデオ信号用定電流源１０９
から供給される電流を大きくできるため、電流源回路４３１の設定動作を素早く正確に行
うことが出来る。
この場合の回路図を、図３７に示す。なお、この場合、図３８に示すように、第１のラ
ッチ回路が有する電流源回路と第２のラッチ回路が有する電流源回路の間に、スイッチ４
３２を配置しなくてもよい。しかし、その場合には、第１のラッチ回路が有する電流源回
路と第２のラッチ回路が有する電流源回路との間で、電流が流れ続けてしまうため、望ま
しくない。
そして最後に、第１のラッチ回路４１６が有する電流源回路４３１及び第２のラッチ回
路４１７が有する電流源回路４３３が、両方とも図６（Ａ）のような回路である場合につ
いて説明する。図６（Ａ）のような回路の電流源回路を用いると、トランジスタの特性バ
ラツキの影響をさらに抑制することが出来る。つまり、設定動作を行うトランジスタと入
力動作を行うトランジスタとが、同一のトランジスタであるため、トランジスタ間のばら
つきの影響を全く受けない。しかしながら、ビデオ信号用定電流源１０９から供給される
電流値を大きくできないため、設定動作を素早く行うことはできない。
この場合の回路図を、図３９に示す。
なお、第１のラッチ回路４１６が有する電流源回路において、一つの構成のみの電流源
回路を用いるのではなく、図６（Ａ）のような回路を用いたり、図６（Ｃ）のようなカレ
ントミラー回路を用いたりして、異なる構成の電流源回路を混合させて用いてもよい。同
様に、第２のラッチ回路４１７が有する電流源回路においても、混合させて用いてもよい
。
なお、図３９の構成では、電流は、画素から信号線を通り、電流源回路の方に向かって
流れていた。しかし、電流の向きは、画素の構成によって変わる。そこで、電流源回路か
ら画素の方へ電流が流れる場合の回路図を、図４０に示す。
以上をまとめると、電流源回路（電流源回路４３１、電流源回路４３３）に図６（Ｃ）
のようなカレントミラー回路を採用し、さらにＷ/Ｌ値を適当な値に設定することにより
、ビデオ信号用定電流源１０９から供給する電流を大きくすることが出来る。そしてその
結果、電流源回路（電流源回路４３１、電流源回路４３３）の設定動作を正確に行うこと
が出来る。
ただし、図６（Ｃ）のようなカレントミラー回路においては、ゲート電極が共通である
トランジスタを少なくとも２つ有しており、前記２つのトランジスタの特性がばらつくと
、そこから出力される電流もばらついてしまう。しかし、前記２つのトランジスタでトラ
ンジスタのチャネル幅Wとチャネル長Lの比率W/Lを、異なる値に設定することにより、電
流の大きさを変えることができる。通常は、設定動作の時の電流を大きくする。その結果
、素早く設定動作をすることができる。
なお、設定動作の時の電流とは、第１のラッチ回路の電流源回路の場合は、ビデオ信号
用定電流源１０９から供給される電流に相当し、第２のラッチ回路の電流源回路の場合は
、第１のラッチ回路の電流源から供給される電流に相当する。
一方、図６（Ａ）のような回路を用いる場合は、設定動作の時に流れる電流と、入力動
作の時に流れる電流とは、ほぼ等しい。そのため、設定動作を行うための電流を大きくす
ることはできない。しかし、設定動作を行う時に電流を供給するトランジスタと、入力動
作を行う時に電流を供給するトランジスタとは、同一のトランジスタである。よって、ト
ランジスタ間のばらつきの影響は、全く受けない。したがって、各ラッチ回路において、
設定動作を行う時の電流を大きくしたい部分には図６（Ｃ）のようなカレントミラー回路
を用いて、より正確な電流を出力したい部分では図６（Ａ）のような回路を用いるという
ように、適宜組み合わせて用いるのが望ましい。
なお、図６（Ｃ）のようなカレントミラー回路においては、ゲート電極が共通であるト
ランジスタを少なくとも２つ有しており、前記２つのトランジスタの特性がばらつくと、
そこから出力される電流もばらついてしまう。しかし、前記２つのトランジスタの特性が
そろっていれば、そこから出力される電流はばらつかない。逆に言うと、出力される電流
がばらつかないようにするには、前記２つのトランジスタの特性がそろっていればよい。
つまり、図６（Ｃ）のようなカレントミラー回路において、ゲート電極が共通である２つ
のトランジスタ間で、特性がそろっていればよい。ゲート電極が共通ではないトランジス
タ間では、特性がそろっている必要はない。なぜなら、各々の電流源回路に対して、設定
動作が行われるからである。つまり、設定動作の対象となったトランジスタと、入力動作
の時に使用されるトランジスタとが、同じ特性になっていればよい。ゲート電極が共通で
はないトランジスタ間で、特性がそろっていなくても、設定動作によって、各々の電流源
回路に対して設定が行われるので、特性ばらつきは補正される。
通常、図６（Ｃ）のようなカレントミラー回路において、ゲート電極が共通である２つ
のトランジスタは、２つのトランジスタの特性のばらつきを抑制できるため、近接して配
置される。
なお、単なるスイッチとして動作させるトランジスタは、極性（導電型）はどちらでも
よい。
また、本発明の信号線駆動回路において、第１ラッチに配置された電流源回路について
、レイアウト図を図４５に、対応した回路図を図４６に示す。
本実施の形態は、実施の形態１、２と自由に組み合わせることが可能である。
（実施の形態４）
本実施の形態では、図１５（Ａ）に示した信号線駆動回路４０３の詳細な構成とその動
作について説明するが、本実施の形態では、２ビットのデジタル階調表示を行う場合に用
いる信号線駆動回路４０３について説明する。
図３（Ｂ）には、２ビットのデジタル階調表示を行う場合における信号線駆動回路４０
３の概略図を示す。信号線駆動回路４０３は、シフトレジスタ４１５、第１のラッチ回路
４１６、第２のラッチ回路４１７を有する。
動作を簡単に説明するとシフトレジスタ４１５は、フリップフロップ回路（FF）等を複
数列用いて構成され、クロック信号（S-CLK）、スタートパルス（S-SP）、クロック反転
信号（S-CLKb）が入力される。これらの信号のタイミングに従って、順次サンプリングパ
ルスが出力される。
シフトレジスタ４１５より出力されたサンプリングパルスは、第１のラッチ回路４１６
に入力される。第１のラッチ回路４１６には、ビデオ信号（Digital Data１、Digital Da
ta２）が入力されており、サンプリングパルスが入力されるタイミングに従って、各列で
ビデオ信号を保持していく。
第１のラッチ回路４１６において、最終列までビデオ信号の保持が完了すると、水平帰
線期間中に、第２のラッチ回路４１７にラッチパルスが入力され、第１のラッチ回路４１
６に保持されていたビデオ信号は、一斉に第２のラッチ回路４１７に転送される。すると
、第２のラッチ回路４１７に保持されたビデオ信号は、１行分が同時に信号線に接続され
た画素へと入力されることになる。
第２のラッチ回路４１７に保持されたビデオ信号が画素に供給されている間、シフトレ
ジスタ４１１においては再びサンプリングパルスが出力される。以後この動作を繰り返し
、１フレーム分のビデオ信号の処理を行う。
なお１ビットのデジタルビデオ信号は、１ビット用のビデオ信号用定電流源１０９に接
続された電流線から入力される。また２ビットのデジタルビデオ信号は、２ビット用のビ
デオ信号用定電流源１０９に接続された電流線から入力される。そして１ビット用、２ビ
ット用のビデオ信号用定電流源１０９で設定された信号電流（ビデオ信号に相当）を電流
源回路において保持する。
次いで第１のラッチ回路４１５及び第２のラッチ回路４１６の構成を図５、２６、２７
を用いて説明する。
まず図５に示す第１のラッチ回路４１５及び第２のラッチ回路４１６の構成について説
明する。図５には、ｉ列目から（ｉ＋２）列目の３本の信号線の周辺の信号線駆動回路４
０３の概略を示す。
なお図５に示す信号線駆動回路４０３は、第１のラッチ回路４１６が有する電流源回路
４３１に、１ビット用のビデオ信号用定電流源１０９と、２ビット用のビデオ信号用定電
流源１０９が接続されている。
したがって、第１のラッチ回路４１６が有する電流源回路４３１には、１ビット用のビ
デオ信号の電流と２ビット用のビデオ信号の電流との合計の電流が流れることになる。
次いで図２６に示す第１のラッチ回路４１６及び第２のラッチ回路４１７の構成につい
て説明する。図２６には、ｉ列目から（ｉ＋２）列目の３本の信号線の周辺の信号線駆動
回路４０３の概略を示す。
信号線駆動回路４０３は、列ごとに電流源回路４３１ａ、スイッチ４３２ａ、電流源回
路４３３ａ及びスイッチ４３４ａと、電流源回路４３１ｂ、スイッチ４３２ｂ、電流源回
路４３３ｂ及びスイッチ４３４ｂとを有する。スイッチ４３２ａ、４３４ａ、４３２ｂ、
４３４ｂはラッチパルスにより制御される。
なおスイッチ４３２ａ及び４３２ｂと、スイッチ４３４ａ及び４３４ｂには互いに反転
した信号が入力される。そのため、電流源回路４３３は、設定動作及び入力動作のどちら
か一方を行う。
ただし、電流源回路４３３が図６（Ｃ）のようなカレントミラー回路であり、設定動作
と入力動作を同時に行える場合であり、かつ、電流源回路４３３にスイッチが配置されて
いる場合、電流源回路４３３と信号線に接続された画素との間にあるスイッチ４３４は、
省略できる。また、電流源回路４３３と信号線に接続された画素との間のスイッチ４３４
は必要ない。電流源回路４３３と信号線に接続された画素との間にあるスイッチ４３４と
同様に、電流源回路４３１と電流源回路４３３の間にあるスイッチ４３２も、省略できる
。
各電流源回路４３１ａ、４３３ａ、４３１ｂ及び４３３ｂは、端子ａ、端子ｂ及び端子
ｃを有する。各電流源回路４３１ａ、４３３ａ、４３１ｂ及び４３３ｂは、端子ａを介し
て入力される信号により制御される。また電流源回路４３１ａ及び電流源回路４３１ｂは
、端子ｂを介してビデオ線（電流線）に接続されたビデオ信号用定電流源１０９を用いて
設定された電流（信号電流Ｉdata）が保持される。電流源回路４３３ａ及び電流源回路４
３３ｂは、端子ｂを介して第１のラッチ回路４１６が有する電流源回路４３１ａ及び電流
源回路４３１ｂから出力された電流（信号電流Ｉdata）が保持される。なお１ビット用の
定電流源１０９において設定された電流は、電流源回路４３１ａ及び電流源回路４３３ａ
により保持される。また２ビット用の定電流源１０９において設定された電流は、電流源
回路４３１ｂ又は電流源回路４３３ｂにより保持される。そして各電流源回路４３３ａ、
４３３ｂと信号線に接続された画素との間にはスイッチ４３４ａ、４３４ｂが設けられて
おり、前記スイッチ４３４ａ、４３４ｂのオン又はオフはラッチパルスにより制御される
。
したがって、画素には、電流源回路４３３ａから流れる１ビット用のビデオ信号の電流
と、電流源回路４３３ｂから流れる２ビット用のビデオ信号の電流との合計の電流が流れ
る。換言すると、電流源回路４３３ａや電流源回路４３３ｂから画素の方へ電流が流れる
部分において、各ビットのビデオ信号の電流が足しあわされ、DA変換の動作が行われる。
したがって、電流源回路から画素に電流が供給される際に、電流の大きさが各ビットに対
応した電流値になっていればよい。
次いで、図２７に示す第１のラッチ回路４１６及び第２のラッチ回路４１７の構成につ
いて説明する。図２７には、ｉ列目から（ｉ＋２）列目の３本の信号線の周辺の信号線駆
動回路４０３の概略を示す。
なお図２７に示す信号線駆動回路４０３は、図２６に示す信号線駆動回路４０３と比較
すると、電流源回路４３３ｂ及びスイッチ４３４ｂを除いて、電流源回路４３１ｂに保持
されている電流が、電流源回路４３３ｂではなく、電流源回路４３３ａに出力される点以
外は同じであるので、ここでは説明を省略する。なお図２７に示す信号線駆動回路４０３
は、図２６に示す信号線駆動回路４０３に比べて、回路素子を少なくできるので、信号線
駆動回路４０３の占有面積を小型化することが出来る。
図２７において、電流源回路４３３ａには、電流源回路４３１ａから流れる１ビット用
のビデオ信号の電流と、電流源回路４３１ｂから流れる２ビット用のビデオ信号の電流と
の合計の電流が流れることになる。換言すると、電流源回路４３１ａや電流源回路４３１
ｂから電流源回路４３３ａの方へ流れる部分において、各ビットのビデオ信号の電流が足
しあわされ、DA変換の動作が行われる。したがって、画素から電流源回路に電流が供給さ
れる際に、電流の大きさが各ビットに対応した電流値になっていればよい。
そして図５、２６、２７に示す信号線駆動回路４０３において、デジタルビデオ信号が
明信号のときには、各電流源回路から画素へ信号電流が出力される。反対にビデオ信号が
暗信号のときには、各電流源回路から画素の間のラッチパルスが制御されて、画素への電
流は流れない。つまり各電流源回路４３３ａ、４３３ｂでは、一定電流を流す能力（ＶＧ
Ｓ）をビデオ信号により制御されており、画素へ出力する電流の大きさを用いて明るさが
制御される。
なお本発明では端子ａから入力される設定信号とはシフトレジスタから出力されるサン
プリングパルス又はラッチパルスを示す。つまり図１における設定信号とは、シフトレジ
スタから出力されるサンプリングパルス又はラッチパルスに相当する。そして本発明では
、シフトレジスタから出力されるサンプリングパルス又はラッチパルスに合わせて、電流
源回路の設定を行う。
また第１のラッチ回路４１６が有する電流源回路の端子ａにはシフトレジスタ４１５か
ら出力されるサンプリングパルスが入力される。そして第２のラッチ回路４１７が有する
電流源回路の端子ａにはラッチパルスが入力される。
また本実施の形態では、２ビットのデジタル階調表示を行うので、１本の信号線ごとに
４つの電流源回路４３１ａ、４３３ａ、４３１ｂ及び４３３ｂが設けられている。そして
４つの電流源回路の内、電流源回路４３１ａ及び電流源回路４３３ａ、電流源回路４３１
ｂ及び電流源回路４３３ｂに流れる信号電流Ｉdataを１：２として設定すると、２２＝４
段階で電流の大きさを制御出来る。
そして各電流源回路４３１ａ、４３３ａ、４３１ｂ及び４３３ｂの回路構成は、図６、
図７、図２９、図３０、図３２などに示す電流源回路の回路構成を自由に用いることが出
来る。各電流源回路４２０は、全て一つの方式のみを用いるだけでなく、複数を採用して
もよい。
そして以下には、まず図２６における電流源回路（電流源回路４３１ａ、４３１ｂ、４
３３ａ及び４３３ｂ）に用いる方式の組合せの例と、その利点について説明する。次いで
、図２７における電流源回路（電流源回路４３１ａ、４３１ｂ及び４３３ａ）に用いる方
式の組合せの例と、その利点について述べる。
図２６において、電流源回路（電流源回路４３１ａ、４３１ｂ、４３３ａ及び４３３ｂ
）に用いる方式の組合せの例として、第１のラッチ回路４１６が有する電流源回路（電流
源回路４３１ａ、４３１ｂ）及び第２のラッチ回路４１７が有する電流源回路（電流源回
路４３３ａ、４３３ｂ）は、一方が図６（Ａ）のような回路であり、他方が図６（Ｃ）の
ようなカレントミラー回路である場合について説明する。
なお図６（Ｃ）のようなカレントミラー回路の電流源回路は、少なくとも２つのトラン
ジスタを有し、前記２つのトランジスタのゲート電極は共通あるいは電気的に接続されて
いることは上述した。そして２つのトランジスタのうち、一つのトランジスタのソース領
域及びドレイン領域の一方と、もう一つのトランジスタのソース領域及びドレイン領域の
一方は、異なる回路素子に接続されている。例えば図２０に示す電流源回路では、２つの
トランジスタのうち、一つのトランジスタ（のソース領域及びドレイン領域の一方）は定
電流源に接続され、もう一つのトランジスタ（のソース領域及びドレイン領域の一方）は
画素に接続されている。
そして最初に、図２６において第１のラッチ回路４１６が有する電流源回路（電流源回
路４３１ａ、４３１ｂ）が図６（Ａ）のような回路であり、第２のラッチ回路４１７が有
する電流源回路（電流源回路４３３ａ、４３３ｂ）が図６（Ｃ）のようなカレントミラー
回路である場合について説明する。この場合には、図６（Ｃ）のようなカレントミラー回
路である電流源回路（電流源回路４３３ａ、４３３ｂ）が有する２つのトランジスタは、
一方は第１のラッチ回路４１６が有する電流源回路４３１ａ及び４３１ｂに接続され、他
方はスイッチ４３４を介して画素に接続されている。
そして図６（Ｃ）に示すようなカレントミラー回路の２つのトランジスタにおいて、第
１のラッチ回路４１６が有する電流源回路（電流源回路４３１ａ、４３１ｂ）の方に接続
されているトランジスタに比べて、画素の方に接続されているトランジスタのＷ（ゲート
幅）/Ｌ（ゲート長）値を小さくすると、ビデオ信号用定電流源１０９から供給される電
流値を大きくすることが出来る。
例えば画素に与える電流の大きさをＰとする。そして画素に接続されている方のトラン
ジスタのＷ/Ｌ値をＷａとして、電流源回路（電流源回路４３１ａ、４３１ｂ）に接続さ
れている方のトランジスタのＷ/Ｌ値を（２×Ｗａ）とすれば、ビデオ信号用定電流源１
０９からは、（２×Ｐ）の電流が供給されることになる。そうすると、ビデオ信号用定電
流源１０９から供給される電流を大きくできるため、電流源回路（電流源回路４３１ａ、
４３１ｂ）の設定動作を素早く正確に行うことが出来る。
また、第２のラッチ回路４１７が有する電流源回路（電流源回路４３３ａ、４３３ｂ）
が図６（Ｃ）のようなカレントミラー回路である場合、トランジスタのＷ（ゲート幅）/
Ｌ（ゲート長）値を、各ビットによって、変えておいてもよい。その結果、下位ビットの
ビデオ信号用定電流源１０９から流れる電流や、第１のラッチ回路から第２のラッチ回路
へ流れる電流を、より大きくすることができる。つまり、設定動作の時に流れる電流を大
きくすることができる。また、第２のラッチ回路４１７が有する電流源回路（電流源回路
４３３ａ、４３３ｂ）が図６（Ｃ）のようなカレントミラー回路である場合、該カレント
ミラー回路において、電流の倍率が変わる。より具体的には、第２のラッチ回路から電流
を出力する時点で、電流値が小さくなる。つまり、入力動作の時の電流が小さくなり、画
素へ流れる電流が小さくなる。そのため、第１のラッチ回路から第２のラッチ回路へと電
流を流し、第２のラッチ回路の電流源回路に設定動作を行う場合は、第２のラッチ回路の
電流源回路に流れる電流は小さくなっておらず、電流値が大きいので、素早く設定動作を
行うことができる。
次いで、第１のラッチ回路４１６が有する電流源回路（電流源回路４３１ａ、４３１ｂ
）が図６（Ｃ）のようなカレントミラー回路であり、第２のラッチ回路４１７が有する電
流源回路（電流源回路４３３ａ、４３３ｂ）が図６（Ａ）のような回路である場合につい
て説明する。この場合には、図６（Ｃ）のようなカレントミラー回路である電流源回路（
電流源回路４３３ａ、４３３ｂ）の２つのトランジスタは、一方はビデオ信号用定電流源
１０９（１ビット用、２ビット用）に接続され、他方は第２のラッチ回路４１７が有する
電流源回路（電流源回路４３３ａ、４３３ｂ）に接続されている。
そして図６（Ｃ）のようなカレントミラー回路の２つのトランジスタにおいて、ビデオ
信号用定電流源１０９の方に接続されているトランジスタに比べて、第２のラッチ回路４
１７が有する電流源回路（電流源回路４３３ａ、４３３ｂ）に接続されている方のトラン
ジスタのＷ（ゲート幅）/Ｌ（ゲート長）値を小さくすると、ビデオ信号用定電流源１０
９から供給される電流値を大きくすることが出来る。
例えば画素に与える電流の大きさをＰとする。そして第２のラッチ回路４１７が有する
電流源回路（電流源回路４３３ａ、４３３ｂ）に接続されているトランジスタのＷ/Ｌ値
をＷａとして、ビデオ信号用定電流源１０９に接続されているトランジスタのＷ/Ｌ値を
（２×Ｗａ）とすれば、ビデオ信号用定電流源１０９からは、（２×Ｐ）の電流が供給さ
れることになる。そうすると、ビデオ信号用定電流源１０９から供給される電流を大きく
できるため、電流源回路（電流源回路４３１ａ、４３１ｂ）の設定動作を素早く正確に行
うことが出来る。
また、第１のラッチ回路４１６が有する電流源回路（電流源回路４３１ａ、４３１ｂ）
が図６（Ｃ）のようなカレントミラー回路である場合、トランジスタのＷ（ゲート幅）/
Ｌ（ゲート長）値を、各ビットによって、変えてもよい。その結果、下位ビットのビデオ
信号用定電流源１０９から流れる電流を、より大きくすることができる。
つまり、ビデオ信号用定電流源１０９に接続されている方のトランジスタのW/Lを、第
２のラッチ回路に接続されている方のトランジスタのW/Lよりも大きく設定する。要する
に、設定動作を行う方のトランジスタのW/Lを、入力動作を行う方のトランジスタのW/Lよ
りも大きく設定する。すると、設定動作を行うための電流、すなわち、ビデオ信号用定電
流源１０９から流れる電流を、より大きくすることができる。
次いで、第１のラッチ回路４１６が有する電流源回路（電流源回路４３１ａ、４３１ｂ
）及び第２のラッチ回路４１７が有する電流源回路（電流源回路４３３ａ、４３３ｂ）の
両方が図６（Ｃ）のようなカレントミラー回路である場合について説明する。
例えば画素に与える電流の大きさをＰとする。そして仮に、第２のラッチ回路４１７が
有する電流源回路（電流源回路４３３ａ、４３３ｂ）における、図６（Ｃ）のようなカレ
ントミラー回路の２つのトランジスタにおいて、画素に接続された方のトランジスタのＷ
/Ｌ値をＷａとすると、第１のラッチ回路４１６が有する電流源回路に接続された方のト
ランジスタのＷ/Ｌ値を（２×Ｗａ）にする。そうすると第２のラッチ回路４１７におい
て電流値が２倍になる。
また同様に、ビデオ信号用定電流源１０９に接続された方のトランジスタのＷ/Ｌ値を
（２×Ｗｂ）とすると、第２のラッチ回路４１７に接続された方のトランジスタのＷ/Ｌ
値はＷｂとなる。そうすると第１のラッチ回路４１６において電流値が２倍になる。そう
すると、ビデオ信号用定電流源１０９（１ビット用、２ビット用）からは、（４×Ｐ）の
電流が供給されることになる。そうすると、ビデオ信号用定電流源１０９から供給される
電流を大きくできるため、電流源回路の設定動作を素早く正確に行うことが出来る。
また、電流源回路が図６（Ｃ）のようなカレントミラー回路である場合、トランジスタ
のＷ（ゲート幅）/Ｌ（ゲート長）値を、各ビットによって、変えてもよい。その結果、
下位ビットのビデオ信号用定電流源１０９から流れる電流を、より大きくすることができ
る。
つまり、設定動作を行う方のトランジスタのW/Lを、入力動作を行う方のトランジスタ
のW/Lよりも大きくする。すると、設定動作を行うための電流、すなわち、ビデオ信号用
定電流源１０９から流れる電流を、より大きくすることができる。
第１のラッチ回路の電流源回路が図６（Ｃ）のようなカレントミラー回路である場合、
ビデオ信号用定電流源１０９に接続されている方のトランジスタのW/Lを、第２のラッチ
回路に接続されている方のトランジスタのW/Lよりも大きくする。第２のラッチ回路の電
流源回路が図６（Ｃ）のようなカレントミラー回路である場合、第１のラッチ回路に接続
されている方のトランジスタのW/Lを、画素や信号線に接続されている方のトランジスタ
のW/Lよりも大きくする。
最後に、第１のラッチ回路４１６が有する電流源回路（電流源回路４３１ａ、４３１ｂ
）及び第２のラッチ回路４１７が有する電流源回路（電流源回路４３３ａ、４３３ｂ）が
、両方とも図６（Ａ）のような回路である場合について説明する。両方とも図６（Ａ）の
ような回路を用いる場合には、電流源回路に配置するトランジスタの個数を少なくできる
ため、トランジスタの特性バラツキの影響を抑制することが出来る。つまり、設定動作を
行うトランジスタと入力動作を行うトランジスタとが、同一のトランジスタであるため、
トランジスタ間のばらつきの影響を全く受けない。
なお、第１のラッチ回路４１６が有する電流源回路の中で、図６（Ａ）のような回路を
用いたり、図６（Ｃ）のようなカレントミラー回路を用いたりして、混合させて用いても
よい。同様に、第２のラッチ回路４１７が有する電流源回路の中でも、混合させて用いて
もよい。
特に、ビデオ信号用定電流源１０９から流れる電流が小さくなってしまう下位ビット用
の電流源回路においては、図６（Ｃ）のようなカレントミラー回路を用いて、電流値を大
きくすることは、有効である。
つまり、下位ビット用の電流源回路は、その電流源回路から流れる電流値が小さいので
、設定動作に時間がかかってしまう。そこで、図６（Ｃ）のようなカレントミラー回路を
用いて、電流値を大きくすれば、設定動作にかかる時間を短くすることができる。
また、図６（Ｃ）のようなカレントミラー回路においては、ゲート電極が共通であるト
ランジスタを少なくとも２つ有しており、前記２つのトランジスタの特性がばらつくと、
そこから出力される電流もばらついてしまう。しかし、下位ビット用の電流源回路の場合
、画素や信号線に出力する電流値が小さい。そのため、前記２つのトランジスタの特性が
ばらついても、その影響は小さい。以上のことから、下位ビット用の電流源回路において
は、図６（Ｃ）のようなカレントミラー回路を用いることは、効果的である。
以上をまとめると、図６（Ｃ）のようなカレントミラー回路を採用し、さらにＷ/Ｌ値
を適当な値に設定することにより、ビデオ信号用定電流源１０９から供給する電流を大き
くすることが出来る。そしてその結果、電流源回路の設定動作を正確に行うことが出来る
。
ただし、図６（Ｃ）のようなカレントミラー回路においては、ゲート電極が共通である
トランジスタを少なくとも２つ有しており、前記２つのトランジスタの特性がばらつくと
、そこから出力される電流もばらついてしまう。しかし、前記２つのトランジスタで、ト
ランジスタのチャネル幅Wとチャネル長Lの比率W/Lを、異なる値に設定することにより、
電流の大きさを変えることができる。通常は、設定動作の時の電流を大きくする。その結
果、素早く設定動作をすることができる。
なお、設定動作の時の電流とは、第１のラッチ回路の電流源回路の場合は、ビデオ信号
用定電流源１０９から供給される電流に相当し、第２のラッチ回路の電流源回路の場合は
、第１のラッチ回路の電流源から供給される電流に相当する。
一方、図６（Ａ）のような回路を用いる場合は、設定動作の時に流れる電流と、入力動
作の時に流れる電流とは、ほぼ等しい。そのため、設定動作を行うための電流を大きくす
ることはできない。しかし、設定動作を行う時に電流を供給するトランジスタと、入力動
作を行う時に電流を供給するトランジスタとは、同一のトランジスタである。よって、ト
ランジスタ間のばらつきの影響は、全く受けない。したがって、各ラッチ回路において、
また、各ビット用の回路において、設定動作を行う時の電流を大きくしたい部分には図６
（Ｃ）のようなカレントミラー回路を用いて、より正確な電流を出力したい部分では図６
（Ａ）のような回路を用いるというように、適宜組み合わせて用いるのが望ましい。
次いで、図２７における電流源回路（電流源回路４３１ａ、４３１ｂ及び４３３ａ）に
用いる方式の組合せの例と、その利点について述べる。
そして図２７において、第１のラッチ回路４１６が有する電流源回路（電流源回路４３
１ａ、４３１ｂ）が図６（Ｃ）のようなカレントミラー回路であり、第２のラッチ回路４
１７が有する電流源回路（電流源回路４３３ａ）が図６（Ａ）のような回路である場合に
ついて説明する。この場合には、図６（Ｃ）のようなカレントミラー回路である電流源回
路（電流源回路４３３ａ、４３３ｂ）の２つのトランジスタは、一方はビデオ信号用定電
流源１０９（１ビット用、２ビット用）に接続され、他方は第２のラッチ回路４１７が有
する電流源回路（電流源回路４３３ａ）に接続されている。
そしてビデオ信号用定電流源１０９に接続されているトランジスタに比べて、第２のラ
ッチ回路４１７が有する電流源回路（電流源回路４３３ａ）に接続されているトランジス
タのＷ（ゲート幅）/Ｌ（ゲート長）値を小さくすると、ビデオ信号用定電流源１０９か
ら供給される電流値を大きくすることが出来る。
例えば画素に与える電流の大きさをＰとする。そして第２のラッチ回路４１７が有する
電流源回路（電流源回路４３３ａ）に接続されているトランジスタのＷ/Ｌ値をＷａとし
て、ビデオ信号用定電流源１０９に接続されているトランジスタのＷ/Ｌ値を（２×Ｗａ
）とすれば、ビデオ信号用定電流源１０９からは、（２×Ｐ）の電流が供給されることに
なる。そうすると、ビデオ信号用定電流源１０９から供給される電流を大きくできるため
、電流源回路（電流源回路４３１ａ、４３１ｂ）の設定動作を正確に行うことが出来る。
また、第１のラッチ回路４１６が有する電流源回路（電流源回路４３１ａ、４３１ｂ）
が図６（Ｃ）のようなカレントミラー回路である場合、トランジスタのＷ（ゲート幅）/
Ｌ（ゲート長）値を、各ビットによって、変えてもよい。その結果、下位ビットのビデオ
信号用定電流源１０９から流れる電流を、より大きくすることができる。
つまり、ビデオ信号用定電流源１０９に接続されている方のトランジスタのW/Lを、第
２のラッチ回路に接続されている方のトランジスタのW/Lよりも大きくする。要するに、
設定動作を行う方のトランジスタのW/Lを、入力動作を行う方のトランジスタのW/Lよりも
大きくする。すると、設定動作を行うための電流、すなわち、ビデオ信号用定電流源１０
９から流れる電流を、より大きくすることができる。
次いで、第１のラッチ回路４１６が有する電流源回路（電流源回路４３１ａ、４３１ｂ
）が図６（Ａ）のような回路であり、第２のラッチ回路４１７が有する電流源回路（電流
源回路４３３ａ）が図６（Ｃ）のようなカレントミラー回路である場合について説明する
。この場合には、図６（Ｃ）のようなカレントミラー回路である電流源回路（電流源回路
４３３ａ、４３３ｂ）の２つのトランジスタは、一方は第１のラッチ回路４１６が有する
電流源回路（電流源回路４３３ａ）に接続され、他方は画素に接続されている。
そして第１のラッチ回路４１６が有する電流源回路に接続されているトランジスタに比
べて、画素に接続されているトランジスタのＷ（ゲート幅）/Ｌ（ゲート長）値を小さく
すると、ビデオ信号用定電流源１０９や第１のラッチ回路から供給される電流値を大きく
することが出来る。
例えば画素に与える電流の大きさをＰとする。そして画素に接続されているトランジス
タのＷ/Ｌ値をＷａとして、第１のラッチ回路４１７が有する電流源回路に接続されてい
るトランジスタのＷ/Ｌ値を（２×Ｗａ）とすれば、第１のラッチ回路からは、（２×Ｐ
）の電流が供給されることになる。そうすると、第１のラッチ回路から供給される電流を
大きくできるため、電流源回路（電流源回路４３１ａ、４３１ｂ）の設定動作を正確に行
うことが出来る。
次いで、第１のラッチ回路４１６が有する電流源回路（電流源回路４３１ａ、４３１ｂ
）及び第２のラッチ回路４１７が有する電流源回路（電流源回路４３３ａ）の両方が図６
（Ｃ）のようなカレントミラー回路である場合について説明する。
例えば画素に与える電流の大きさをＰとする。そして仮に、第２のラッチ回路４１７が
有する電流源回路（電流源回路４３３ａ）における、図６（Ｃ）のようなカレントミラー
回路の２つのトランジスタにおいて、画素に接続された方のトランジスタのＷ/Ｌ値をＷ
ａとすると、第１のラッチ回路４１６が有する電流源回路に接続された方のトランジスタ
のＷ/Ｌ値を（２×Ｗａ）にする。そうすると第２のラッチ回路４１７において電流値が
２倍になる。
また同様に、ビデオ信号用定電流源１０９に接続された方のトランジスタのＷ/Ｌ値を
（２×Ｗｂ）とすると、第２のラッチ回路４１７に接続された方のトランジスタのＷ/Ｌ
値はＷｂとなる。そうすると第１のラッチ回路４１６において電流値が２倍になる。そう
すると、ビデオ信号用定電流源１０９（１ビット用、２ビット用）からは、（４×Ｐ）の
電流が供給されることになる。そうすると、ビデオ信号用定電流源１０９から供給される
電流を大きくできるため、電流源回路の設定動作を素早く正確に行うことが出来る。
また、第１のラッチ回路４１６が有する電流源回路（電流源回路４３１ａ、４３１ｂ）
が図６（Ｃ）のようなカレントミラー回路である場合、トランジスタのＷ（ゲート幅）/
Ｌ（ゲート長）値を、各ビットによって、変えてもよい。その結果、下位ビットのビデオ
信号用定電流源１０９から流れる電流を、より大きくすることができる。
つまり、ビデオ信号用定電流源１０９に接続されている方のトランジスタのW/Lを、第
２のラッチ回路に接続されている方のトランジスタのW/Lよりも大きくする。要するに、
設定動作を行う方のトランジスタのW/Lを、入力動作を行う方のトランジスタのW/Lよりも
大きくする。すると、設定動作を行うための電流、すなわち、ビデオ信号用定電流源１０
９から流れる電流を、より大きくすることができる。
最後に、第１のラッチ回路４１６が有する電流源回路（電流源回路４３１ａ、４３１ｂ
）及び第２のラッチ回路４１７が有する電流源回路（電流源回路４３３ａ）は、両方とも
図６（Ａ）のような回路である場合について説明する。両方とも図６（Ａ）のような回路
を用いる場合には、配置されるトランジスタの個数を少なくできるため、トランジスタの
特性バラツキの影響を抑制することが出来る。つまり、設定動作を行うトランジスタと入
力動作を行うトランジスタとが、同一のトランジスタであるため、トランジスタ間の特性
ばらつきの影響を全く受けない。
なお図２６、図２７において、１ビット用のビデオ信号用定電流源１０９は、１ビット
用のビデオ線（Video data線）に接続され、２ビット用のビデオ信号用定電流源１０９は
、２ビット用のビデオ線（Video data線）に接続されている。そして、仮に１ビット用の
ビデオ信号用定電流源１０９から供給される電流をＩとすると、２ビット用のビデオ信号
用定電流源１０９から供給される電流を２Ｉとしている。しかし、本発明はこれに限定さ
れず、１ビット用のビデオ信号用定電流源１０９及び２ビット用のビデオ信号用定電流源
１０９から供給される電流の大きさを同じにすることも出来る。１ビット用のビデオ信号
用定電流源１０９及び２ビット用のビデオ信号用定電流源１０９から供給される電流の大
きさを同じにすると、動作条件や負荷を同じにすることが可能であり、さらに電流源回路
に信号を書き込む時間を同じにすることが出来る。
但しそのときには、第１のラッチ回路４１６が有する電流源回路（電流源回路４３１ａ
、４３１ｂ）には図６（Ｃ）のようなカレントミラー回路を採用する。そしてさらに、電
流源回路４３１ａが有するトランジスタと、電流源回路４３１ｂが有するトランジスタの
Ｗ/Ｌ値を２：１とする必要がある。そうすると、電流源回路４３１ａから出力される電
流の大きさと、電流源回路４３１ｂから出力される電流の大きさを２：１とすることが出
来る。
また、図６（Ｃ）のようなカレントミラー回路を採用するのは、全てのビット用の電流
源回路でもよいし、一部のビット用の電流源回路だけでもよい。より効果的なのは、下位
ビット用の電流源回路に対して、図６（Ｃ）のようなカレントミラー回路を用い、上位ビ
ット用の電流源回路に対しては、図６（Ａ）のような回路を用いるのが望ましい。
なぜなら、上位ビットの電流源回路は、電流源回路のトランジスタの特性がわずかにば
らついても、電流値に与える影響が大きい。同程度にトランジスタの特性がばらついても
、上位ビットの電流源回路から供給される電流は、電流値自体が大きいため、ばらつきに
よる電流の差の絶対値も大きいからである。たとえば、トランジスタの特性が１０％ばら
ついたとする。１ビット目の電流の大きさをIとすると、そのばらつき量は、０．１Iであ
る。一方、３ビット目の電流の大きさは、８Iになるので、そのばらつき量は、０．８Iと
なる。このように、上位ビットの電流源回路は、トランジスタの特性がわずかにばらつい
ても、その影響が大きく出てしまう。
そのため、できるだけばらつきの影響が出ない方式が望ましい。また、上位ビットの電
流は、電流値が大きいので、設定動作を行うのも、容易である。一方、下位ビットの電流
は、多少ばらついても、電流値自体が小さいため、影響が少ない。また、下位ビットの電
流は、電流値が小さいので、設定動作を行うのが、容易ではない。
この状況を解決するためには、下位ビット用の電流源回路に対して、図６（Ｃ）のよう
なカレントミラー回路を用い、上位ビット用の電流源回路に対しては、図６（Ａ）のよう
な回路を用いることが望ましい。
なお、図２６の場合は、図６（Ｃ）のようなカレントミラー回路を採用するのは、第１
のラッチ回路４１６ではなく、第２のラッチ回路４１７でもよい。あるいは、第１のラッ
チ回路４１６と第２のラッチ回路４１７の両方を、図６（Ｃ）のようなカレントミラー回
路にしてもよい。
なお本実施の形態では、２ビットのデジタル階調表示を行う場合における信号線駆動回
路の構成とその動作について説明した。しかし本発明は２ビットに限らず、本実施の形態
を参考にして任意のビット数に対応した信号線駆動回路を設計し、任意のビット数の表示
を行うことが出来る。また本実施の形態は、実施の形態１〜３と自由に組み合わせること
が可能である。
（実施の形態５）
図６（Ａ）のような回路では、１本の信号線ごと（各列）に２つの電流源回路を設けて
、一方の電流源回路に信号を設定する動作（設定動作）を行い、他方の電流源回路を用い
て画素にＩdataを入力する動作（入力動作）を行うことが好ましいことは上述した。これ
は、設定動作と入力動作とを同時に行うことが出来るためである。そこで本実施の形態で
は、本発明の信号線駆動回路に具備される図２に示した電流源回路４２０の回路構成の例
について図８を用いて説明する。
本発明の信号線駆動回路の概略について図２を用いて説明する。図２には、ｉ列目から
（ｉ＋２）列目の３本の信号線の周辺の信号線駆動回路が示されている。
図２において、信号線駆動回路４０３には、信号線ごとに電流源回路４２０が設けられ
ている。そして電流源回路４２０は複数の電流源回路を有する。そしてここでは仮に２つ
の電流源回路を有するとして、電流源回路４２０は、第１電流源回路４２１及び第２電流
源回路４２２を有するとする。第１電流源回路４２１及び第２電流源回路４２２は、端子
ａ、端子ｂ、端子ｃ及び端子ｄを有する。端子ａからは、設定信号が入力される。端子ｂ
からは、電流線に接続されたビデオ信号用定電流源１０９から電流が供給される。また端
子ｃからは、第１電流源回路４２１及び第２電流源回路４２２に保持された信号を出力す
る。つまり電流源回路４２０は、端子ａから入力される設定信号及び端子ｄから入力され
る制御信号により制御され、端子ｂからは供給される信号電流が入力され、該信号電流に
比例した電流を端子ｃより出力する。なおスイッチ１０１は、電流源回路４２０と信号線
に接続された画素の間、もしくは、電流源回路４２０と電流源回路４２０の間に設けられ
、前記スイッチのオン又はオフは、ラッチパルスにより制御される。また端子ｄからは、
制御信号が入力される。
なお本明細書では、電流源回路４２０に対して信号電流Ｉdataの書き込みを終了させる
（信号を設定する）動作を設定動作と呼び、信号電流Ｉdataを画素に入力する動作を入力
動作と呼ぶことにする。第１電流源回路４２１及び第２電流源回路４２２に入力される制
御信号は互いに異なっているため、第１電流源回路４２１及び第２電流源回路４２２は、
一方は設定動作を行い、他方は入力動作を行う。
本発明では端子ａから入力される設定信号とはシフトレジスタから出力されるサンプリ
ングパルス又はラッチパルスを示す。つまり図１における設定信号とは、シフトレジスタ
から出力されるサンプリングパルス又はラッチパルスに相当する。そして本発明では、シ
フトレジスタから出力されるサンプリングパルス又はラッチパルスに合わせて、電流源回
路４２０の設定を行う。
なお本発明の信号線駆動回路は、シフトレジスタ、第１のラッチ回路及び第２のラッチ
回路を有する。そして第１のラッチ回路及び第２のラッチ回路は、それぞれ電流源回路を
有する。つまり第１のラッチ回路が有する電流源回路の端子ａにはシフトレジスタから出
力されるサンプリングパルスが入力される。そして第２のラッチ回路が有する電流源回路
の端子ａにはラッチパルスが入力される。
電流源回路４２０は、端子ａから入力される設定信号により制御され、端子ｂからは供
給される信号電流が入力され、該信号電流に比例した電流を端子ｃより出力する。
図８（Ａ）において、スイッチ１３４〜スイッチ１３９と、トランジスタ１３２（ｎチ
ャネル型）と、該トランジスタ１３２のゲート・ソース間電圧ＶGＳを保持する容量素子
１３３とを有する回路が第１電流源回路４２１又は第２電流源回路４２２に相当する。
第１電流源回路４２１又は第２電流源回路４２２では、端子ａを介して入力される信号
によってスイッチ１３４、スイッチ１３６がオンとなる。また端子ｄを介して制御線から
入力される信号によってスイッチ１３５、スイッチ１３７がオンとなる。そうすると、電
流線に接続されたビデオ信号用定電流源１０９から端子ｂを介して電流が供給され、容量
素子１３３に電荷が保持される。そして定電流源１０９から流される信号電流Ｉdataがト
ランジスタ１３２のドレイン電流と等しくなるまで、容量素子１３３に電荷が保持される
。
次いで、スイッチ１３４〜スイッチ１３７をオフにする。そうすると、容量素子１３３
に所定の電荷が保持されているため、トランジスタ１３２は、信号電流Ｉdataの大きさの
電流を流す能力をもつことになる。そして仮にスイッチ１０１、スイッチ１３８、スイッ
チ１３９が導通状態になると、端子ｃを介して信号線に接続された画素に電流が流される
。このとき、トランジスタ１３２のゲート電圧は、容量素子１３３により所定のゲート電
圧に維持されているため、トランジスタ１３２のドレイン領域には信号電流Ｉdataに応じ
たドレイン電流が流れる。そのため、信号線駆動回路を構成するトランジスタの特性バラ
ツキの影響を抑制して、画素において流れる電流の大きさを制御できる。
図８（Ｂ）において、スイッチ１４４〜スイッチ１４７と、トランジスタ１４２（ｎチ
ャネル型）と、該トランジスタ１４２のゲート・ソース間電圧ＶGＳを保持する容量素子
１４３と、トランジスタ１４８（ｎチャネル型）とを有する回路が第１電流源回路４２１
又は第２電流源回路４２２に相当する。
第１電流源回路４２１又は第２電流源回路４２２では、端子ａを介して入力される信号
によってスイッチ１４４、スイッチ１４６がオンとなる。また端子ｄを介して制御線から
入力される信号によってスイッチ１４５、スイッチ１４７がオンとなる。そうすると、電
流線に接続された定電流源１０９から、端子ｂを介して電流が供給され、容量素子１４３
に電荷が保持される。そして定電流源１０９から流される信号電流Ｉdataがトランジスタ
１４２のドレイン電流と等しくなるまで、容量素子１４３に電荷が保持される。なおスイ
ッチ１４４、スイッチ１４５がオンとなると、トランジスタ１４８のゲート・ソース間電
圧ＶGＳが０Ｖとなるので、トランジスタ１４８はオフになる。
次いで、スイッチ１４４〜スイッチ１４７をオフにする。そうすると、容量素子１４３
に信号電流Ｉdataが保持されているため、トランジスタ１４２は、信号電流Ｉdataの大き
さの電流を流す能力をもつことになる。そして仮にスイッチ１０１が導通状態になると、
端子ｃを介して信号線に接続された画素に電流が流される。このとき、トランジスタ１４
２のゲート電圧は、容量素子１４３により所定のゲート電圧に維持されているため、トラ
ンジスタ１４２のドレイン領域には信号電流Ｉdataに応じたドレイン電流が流れる。その
ため、信号線駆動回路を構成するトランジスタの特性バラツキに左右されずに、画素にお
いて流れる電流の大きさを制御できる。
なおスイッチ１４４、１４５がオフすると、トランジスタ１４２のゲートとソースは同
電位ではなくなる。その結果、容量素子１４３に保持された電荷がトランジスタ１４８の
方にも分配され、トランジスタ１４８が自動的にオンになる。ここで、トランジスタ１４
２、１４８は直列に接続され、且つ互いのゲートが接続されている。従って、トランジス
タ１４２、１４８はマルチゲートのトランジスタとして動作することになる。つまり、設
定動作時と入力動作時とでは、トランジスタのゲート長Lが異なることになる。従って、
設定動作時に端子ｂから供給される電流値は、入力動作時に端子ｃから供給される電流値
よりも大きくすることが出来る。そのため、端子ｂとビデオ用定電流源との間に配置され
た様々な負荷（配線抵抗、交差容量など）を、より早く充電することができる。従って、
設定動作を素早く完了させることができる。
ここで、図８（Ａ）は、図６（Ａ）に対して、端子ｄを追加した構成に相当する。図８
（Ｂ）は、図６（Ｂ）に対して、端子ｄを追加した構成に相当する。このように、スイッ
チを直列に追加して修正することにより、端子ｄを追加した構成に変形している。このよ
うに、図２の第１電流源回路４２１又は第２電流源回路４２２には、２つのスイッチを直
列に配置することで、図６、図７、図２９、図３０、図３２などに示した電流源回路の構
成を任意に用いることができる。
なお図２では、１本の信号線ごとに第１電流源回路４２１又は第２電流源回路４２２の
２つの電流源回路を有する電流源回路４２０を設けた構成を示したが、本発明はこれに限
定されない。例えば、１本の信号線ごとに３つの電流源回路４２０を設けてもよい。そし
て各電流源回路４２０には異なるビデオ信号用定電流源１０９から信号電流を設定するよ
うにしてもよい。例えば、１つの電流源回路４２０には、１ビット用のビデオ信号用定電
流源を用いて信号電流を設定し、１つの電流源回路４２０には、２ビット用のビデオ信号
用定電流源を用いて信号電流を設定し、１つの電流源回路４２０には、３ビット用のビデ
オ信号用定電流源を用いて信号電流を設定するようにしてもよい。
本実施の形態は、実施の形態１〜４と自由に組み合わせることが可能である。つまり、
図４、図５、図２６、図２７に示すように、各列に１つの電流源回路が配置されていたと
ころを、図２に示すように図６（Ａ）の電流源回路を各列に２つ配置してもよい。そうす
ると、例えば図２において電流源回路４２１から供給される電流が４．９Ａとして、電流
源回路４２２から供給される電流を５．１Ａとすると、フレーム毎に電流源回路４２１及
び電流源回路４２２の一方から電流が供給されるようにすることによって、電流源回路の
バラツキを平均化することが出来る。
（実施の形態６）
図２〜図５において示したビデオ信号用定電流源１０９は、基板上に信号線駆動回路と
一体形成してもよいし、ビデオ信号用電流１０９として、基板の外部からＩＣ等を用いて
一定の電流を入力してもよい。そして基板上に一体形成する場合には、図６〜８、図２９
、図３０、図３２などに示した電流源回路のいずれを用いて形成してもよい。本実施の形
態では、３ビット用のビデオ信号用電流源１０９を図６（Ｃ）のようなカレントミラー回
路の電流源回路で構成する場合について図２３〜図２５を用いて説明する。
なお、電流が流れる向きは、画素の構成などにより、変わってくる。その場合、トラン
ジスタの極性を変更することなどにより、容易に対応できる。
図２３において、ビデオ信号用定電流源１０９は、ビデオ線（Video data線）（電流線
）へ所定の信号電流Ｉdataを出力するか否かを３ビットのデジタルビデオ信号（Digital
Data１〜Digital Data３）が有するHigh又はLowの情報によって制御される。
ビデオ信号用定電流源１０９は、スイッチ１８０〜スイッチ１８２、トランジスタ１８
３〜トランジスタ１８８及び容量素子１８９を有する。本実施の形態では、トランジスタ
１８０〜トランジスタ１８８は全てｎチャネル型とする。
スイッチ１８０は１ビットのデジタルビデオ信号により制御される。スイッチ１８１は
２ビットのデジタルビデオ信号により制御される。スイッチ１８３は３ビットのデジタル
ビデオ信号により制御される。
トランジスタ１８３〜トランジスタ１８５のソース領域とドレイン領域は、一方はVss
に接続され、他方はスイッチ１８０〜スイッチ１８２の一方の端子に接続されている。ト
ランジスタ１８６のソース領域とドレイン領域は、一方はVssに接続され、他方はトラン
ジスタ１８８のソース領域とドレイン領域の一方に接続されている。
トランジスタ１８７とトランジスタ１８８のゲート電極には、端子eを介して外部から
信号が入力される。また電流線１９０には端子ｆを介して外部から電流が供給される。
トランジスタ１８７のソース領域とドレイン領域は、一方はトランジスタ１８６のソー
ス領域とドレイン領域の一方に接続され、他方は容量素子１８９の一方の電極に接続され
ている。トランジスタ１８８のソース領域とドレイン領域は、一方は電流線１９０に接続
され、他方はトランジスタ１８６のソース領域とドレイン領域の一方に接続されている。
容量素子１８９の一方の電極は、トランジスタ１８３〜トランジスタ１８６のゲート電
極に接続され、他方の電極はVssに接続されている。容量素子１８９は、トランジスタ１
８３〜トランジスタ１８６のゲート・ソース間電圧を保持する役目を担う。
そしてビデオ信号用定電流源１０９では、端子eから入力される信号によりトランジス
タ１８７及びトランジスタ１８８がオンになると、端子ｆから供給される電流が電流線１
９０を介して容量素子１８９に流れていく。
そして徐々に容量素子１８９に電荷が蓄積され、両電極間に電位差が生じ始める。そし
て両電極間の電位差がVthになると、トランジスタ１８３〜トランジスタ１８６はオンに
なる。
容量素子１８９において、その両電極の電位差、つまりトランジスタ１８３〜トランジ
スタ１８６のゲート・ソース間電圧が所望の電圧になるまで電荷の蓄積が続けられる。言
い換えると、トランジスタ１８３〜トランジスタ１８６が信号電流を流すことが出来るま
で、電荷の蓄積が続けられる。
そして電荷の蓄積が終了すると、トランジスタ１８３〜トランジスタ１８６は完全にオ
ンになる。
そしてビデオ信号用定電流源１０９において、３ビットのデジタルビデオ信号により、
スイッチ１８０〜スイッチ１８２の導通又は非導通が選択される。例えば、スイッチ１８
０〜スイッチ１８２が全て導通状態になったときは、電流線に供給される電流は、トラン
ジスタ１８３のドレイン電流と、トランジスタ１８４のドレイン電流と、トランジスタ１
８５のドレイン電流の総和となる。また、スイッチ１８０のみが導通状態になったときは
、トランジスタ１８３のドレイン電流のみが電流線に供給される。
このときトランジスタ１８３のドレイン電流と、トランジスタ１８４のドレイン電流と
、トランジスタ１８５のドレイン電流を１：２：４として設定すると、２３＝８段階で電
流の大きさを制御出来る。そのため、トランジスタ１８３〜１８５のＷ（チャネル幅）/
Ｌ（チャネル長）値を、１：２：４として設計すると、それぞれのオン電流が１：２：４
となる。
なお、図２３では、電流線（ビデオ）線が１本の場合について示した。しかし、電流を
供給する信号線駆動回路の構成が図４のような回路か、又は図２６、図２７のような回路
かによって、電流線（ビデオ線）の数は異なる。そこで、図２３の回路において、電流線
（ビデオ線）が複数になった場合を、図４１に示す。
次いで図２３とは異なる構成のビデオ信号用電流源１０９を図２４に示す。図２４にお
いては、図２３に示すビデオ信号用電流源１０９と比べて、トランジスタ１８７、１８８
を除いて、容量素子１８９の一方の端子を電流線１９０に接続した構成になっている点以
外は、図２３に示すビデオ信号用電流源１０９の動作と同じあるので、本実施の形態では
説明は省略する。
図２４の構成では、ビデオ線（電流線）に電流を供給し続けている間は、端子ｆより信
号（電流）を入力しつづけなければならない。もし、端子ｆより流れる電流の入力を止め
ると、容量素子１８９にある電荷が、トランジスタ１８６を通って放電されてしまう。そ
の結果、トランジスタ１８６のゲート電極の電位が小さくなり、トランジスタ１８３〜１
８５から、正常な電流が出力できなくなってしまう。一方、図２３の構成の場合には、容
量素子１８９に所定の電荷が保持されているため、ビデオ線（電流線）に電流を供給して
いる間においても、端子ｆより信号（電流）を入力し続ける必要はない。よって、図２４
の構成では、容量素子１８９は、省略してもよい。
なお、図２４では、電流線（ビデオ）線が１本の場合について示した。しかし、図４の
ような回路か、又は図２６、図２７のような回路かによって、電流線（ビデオ線）の数は
異なる。そこで、図２４の回路において、電流線（ビデオ線）が複数になった場合の図を
、図４２に示す。
続いて図２３、２４とは異なる構成のビデオ信号用電流源１０９を図２５に示す。図２
５においては、図２３に示すビデオ信号用電流源１０９と比べて、トランジスタ１８６、
１８７、１８８及び容量素子１８９を除いて、トランジスタ１８３〜トランジスタ１８５
のゲート電極には端子ｆを介して外部から一定の電圧が印加される構成になっている点以
外は、図２３に示すビデオ信号用電流源１０９の動作と同じあるので、本実施の形態では
説明は省略する。
図２５の場合は、端子ｆから、トランジスタ１８３〜１８５のゲート電極に電圧（ゲー
ト電圧）を加える。しかし、トランジスタ１８３〜１８５は、同じゲート電圧が印加され
ても、該トランジスタ１８３〜１８５の特性がばらつけば、該トランジスタ１８３〜１８
５のソース・ドレイン間に流れる電流値もばらつく。したがって、ビデオ線（電流線）に
流れる電流もばらつく。また、温度によっても、特性が変化するため、電流値も変化して
しまう。
一方、図２３、図２４の場合は、端子ｆより、電圧を加えることもできるが、電流を加
えることもできる。電流を加えた場合、トランジスタ１８３〜１８６までの特性がそろっ
ていれば、電流値はばらつかなくなる。また、温度によって特性が変化しても、トランジ
スタ１８３〜１８６の特性が、同程度に変化するため、電流値は変化しなくなる。
なお図２５の場合は、端子ｆから、トランジスタ１８３〜１８５に電圧（ゲート電圧）
を加えるが、その電圧はビデオ信号によって変化しない。図２５においては、ビデオ信号
は、スイッチ１８０〜１８２を制御することで、電流が電流線に流れるかどうかを制御す
る。そこで、図４３のように、トランジスタ１８３〜１８５のゲート電極に電圧（ゲート
電圧）を加え、その電圧はビデオ信号によって変化するようにしてもよい。これにより、
ビデオ信号用電流の大きさを変えることができる。また、図４４のように、トランジスタ
１８３のゲート電極に加える電圧（ゲート電圧）をアナログ電圧にして、階調にしたがっ
て、電圧を変化させ、電流を変えるようにしてもよい。
続いて図２３、２４、２５とは異なる構成のビデオ信号用電流源１０９を図９に示す。
図２３では、図６（Ｃ）の電流源回路を適用していたが、図９では、図６（Ａ）の電流源
回路を適用している。
図２３の場合、トランジスタ１８３〜１８６の特性がばらつくと、電流値もばらついて
しまう。一方、図９では、各電流源に対して設定動作を行っている。よって、トランジス
タのばらつきの影響を小さくすることができる。ただし、図９の場合、設定動作を行って
いるときには、入力動作（電流線へ電流を供給する動作）を同時に行うことができない。
よって、設定動作は、入力動作を行っていない期間に行う必要がある。入力動作を行って
いる期間にも設定動作ができるようにするためには、図１０のように、複数の電流源回路
を配置し、一方の電流源回路が設定動作を行っている時には、もう一方の電流源回路で入
力動作を行うようにしてもよい。
なお本実施の形態は、実施の形態１〜５と自由に組み合わせることが可能である。
（実施の形態７）
本発明の実施の形態について、図１１を用いて説明する。図１１（Ａ）において、画素
部の上方に信号線駆動回路、下方に定電流回路を配置し、前記信号線駆動回路に電流源A
、定電流回路に電流源Bを配置する。電流源A、Bから供給される電流をIA、IBとし、画素
に供給される信号電流をIdataとすると、IA=IB＋Idataが成立する。そして、画素に信号
電流を書き込む際には、電流源A、Bの両者から電流を供給するように設定する。このとき
、IA、IBを大きくすると、画素に対する信号電流の書き込み速度を早くすることができる
。
このとき、電流源Aを用いて、電流源Bの設定動作を行う。画素には、電流源Aからの電
流から電流源Bの電流を差し引いた電流が流れる。したがって、電流源Aを用いて、電流源
Bの設定動作を行うことにより、さまざまなノイズなどの影響をより小さくできる。
図１１（Ｂ）において、ビデオ信号用定電流源（以下定電流源と表記）Ｃ、Ｅは、画素
部の上方と下方に配置される。そして、電流源Ｃ、Ｅを用いて、信号線駆動回路、定電流
回路に配置された電流源回路の設定動作を行う。電流源Ｄは、電流源Ｃ、Ｅを設定する電
流源に相当し、外部からビデオ信号用電流が供給される。
なお、図１１（Ｂ）において、下方に配置してある定電流回路を信号線駆動回路として
もよい。それにより、上方と下方の両方に信号線駆動回路が配置できる。そして、各々、
画面（画素部全体）の上下半分ずつの制御を担当する。このようにすることで、同時に２
行分の画素を制御できる。そのため、信号線駆動回路の電流源、画素、画素の電流源など
への設定動作（信号入力動作）のための時間を長くとることが可能となる。そのため、よ
り正確に設定できるようになる。
本実施の形態は、実施の形態１〜６と任意に組み合わせることが可能である。
本実施例では、時間階調方式について図１４を用いて詳しく説明する。通常、液晶表示
装置や発光装置等の表示装置においては、フレーム周波数は６０Ｈｚ程度である。つまり
図１４（Ａ）に示すように、１秒間に６０回程度の画面の描画が行われる。これにより、
人間の眼にフリッカ（画面のちらつき）を感じさせないようにすることが出来る。このと
き、画面の描画を１回行う期間を１フレーム期間と呼ぶ。
本実施例では一例として、特許文献１の公報にて公開されている時間階調方式を説明す
る。時間階調方式では、１フレーム期間を複数のサブフレーム期間に分割する。このとき
の分割数は、階調ビット数に等しい場合が多い。そしてここでは簡単のため、分割数が階
調ビット数に等しい場合を示す。つまり本実施例では３ビット階調であるので、３つのサ
ブフレーム期間ＳＦ１〜ＳＦ３に分割している例を示す（図１４（Ｂ））。
各サブフレーム期間は、アドレス（書き込み）期間Ｔａと、サステイン（発光）期間Ｔ
ｓとを有する。アドレス期間とは、画素にビデオ信号を書き込む期間であり、各サブフレ
ーム期間での長さは等しい。サステイン期間とは、アドレス期間において画素に書き込ま
れたビデオ信号に基づいて発光素子が発光する期間である。このとき、サステイン（発光
）期間ＳＦ１〜ＳＦ３は、その長さの比をＴｓ１：Ｔｓ２：Ｔｓ３＝４：２：１としてい
る。つまり、ｎビット階調を表現する際は、ｎ個のサステイン期間の長さの比は、２（n-
1）：２（n-2）：・・・：２1：２0としている。そして、どのサステイン期間で発光素子
が発光するかによって、１フレーム期間あたりに、各画素が発光する期間の長さが決定し
、これによって階調表現を行う。
次いで、時間階調方式を適用した画素における具体的な動作について説明するが、本実
施例では図１６（Ｂ）に示す画素を参照して説明する。図１６（Ｂ）に示す画素は、電流
入力方式が適用される。
まずアドレス期間Ｔａにおいては、以下の動作を行う。第１の走査線６０２および第２
の走査線６０３が選択されて、ＴＦＴ６０６、６０７がオンする。このとき、信号線６０
１を流れる電流を信号電流Ｉdataとする。そして容量素子６１０には所定の電荷が蓄積さ
れると、第１の走査線６０２および第２の走査線６０３の選択が終了して、ＴＦＴ６０６
、６０７がオフする。
次いでサステイン期間Ｔｓにおいては、以下の動作を行う。第３の走査線６０４が選択
されて、ＴＦＴ６０９がオンする。容量素子６１０には先ほど書き込んだ所定の電荷が保
持されているため、ＴＦＴ６０８はオンしており、電流線６０５から信号電流Ｉdataに等
しい電流が流れる。これにより発光素子６１１が発光する。
以上の動作を各サブフレーム期間で行うことにより、１フレーム期間を構成する。この
方法によると、表示階調数を増やしたい場合は、サブフレーム期間の分割数を増やせば良
い。また、サブフレーム期間の順序は、図１４（Ｂ）（Ｃ）に示すように、必ずしも上位
ビットから下位ビットといった順序である必要はなく、１フレーム期間中、ランダムに並
んでいても良い。さらに各フレーム期間内に、その順序は変化しても良い。
また、ｍ行目の走査線のサブフレーム期間ＳＦ２を図１４（Ｄ）に図示する。図１４（
Ｄ）に図示するように、画素ではアドレス期間Ｔａ２が終了したら、直ちにサステイン期
間Ｔｓ２が開始されている。
本実施例は、実施の形態１〜７と任意に組み合わせることが可能である。
本実施例では、画素部に設けられる画素の回路の構成例について図１３を用いて説明す
る。
なお電流を入力する部分を含むような構成を有する画素であれば、どのような構成の画
素にも適用できる。
図１３（Ａ）の画素は、信号線１１０１、第１および第２の走査線１１０２、１１０３
、電流線（電源線）１１０４、スイッチング用ＴＦＴ１１０５、保持用ＴＦＴ１１０６、
駆動用ＴＦＴ１１０７、変換駆動用ＴＦＴ１１０８、容量素子１１０９、発光素子１１１
０とを有する。各信号線は、電流源回路１１１１に接続されている。
なお、電流源回路１１１１が、信号線駆動回路４０３に配置されている電流源回路４２
０に相当する。
スイッチング用ＴＦＴ１１０５のゲート電極は、第１の走査線１１０２に接続され、第
１の電極は信号線１１０１に接続され、第２の電極は駆動用ＴＦＴ１１０７の第１の電極
と、変換駆動用ＴＦＴ１１０８の第１の電極とに接続されている。保持用ＴＦＴ１１０６
のゲート電極は、第２の走査線１１０３に接続され、第１の電極は変換駆動用ＴＦＴ１１
０６の第１の電極に接続され、第２の電極は駆動用ＴＦＴ１１０７のゲート電極と、変換
駆動用ＴＦＴ１１０８のゲート電極とに接続されている。駆動用ＴＦＴ１１０７の第２の
電極は、電流線（電源線）１１０４に接続され、変換駆動用ＴＦＴ１１０８の第２の電極
は、発光素子１１１０の一方の電極に接続されている。容量素子１１０９は、変換駆動用
ＴＦＴ１１０８のゲート電極と第２の電極との間に接続され、変換駆動用ＴＦＴ１１０８
のゲート・ソース間電圧を保持する。電流線（電源線）１１０４および発光素子１１１０
の他方の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。
なお、図１３（Ａ）の画素は、図３０（Ｂ）の回路を画素に適用した場合に相当する。
ただし、電流の流れる向きが異なるため、トランジスタの極性は、反対になっている。図
１３（Ａ）の駆動用ＴＦＴ１１０７が図３０（Ｂ）のTFT１２６に相当し、図１３（Ａ）
の変換駆動用ＴＦＴ１１０８が図３０（Ｂ）のTFT１２２に相当し、図１３（Ａ）の保持
用ＴＦＴ１１０６が図３０（Ｂ）のTFT１２４に相当する。
図１３（Ｂ）の画素は、信号線１１５１、第１及び第２の走査線１１４２、１１４３、
電流線（電源線）１１４４、スイッチング用ＴＦＴ１１４５、保持用ＴＦＴ１１４６、変
換駆動用ＴＦＴ１１４７、駆動用ＴＦＴ１１４８、容量素子１１４９、発光素子１１４０
とを有する。信号線１１５１は電流源回路１１４１に接続されている。
なお、電流源回路１１４１が、信号線駆動回路４０３に配置されている電流源回路４２
０に相当する。
スイッチング用ＴＦＴ１１４５のゲート電極は、第１の走査線１１４２に接続され、第
１の電極は信号線１１５１に接続され、第２の電極は駆動用ＴＦＴ１１４８の第１の電極
と、変換駆動用ＴＦＴ１１４７の第１の電極とに接続されている。保持用ＴＦＴ１１４６
のゲート電極は、第２の走査線１１４３に接続され、第１の電極は駆動用ＴＦＴ１１４８
の第１の電極に接続され、第２の電極は駆動用ＴＦＴ１１４８のゲート電極と、変換駆動
用ＴＦＴ１１４７のゲート電極とに接続されている。変換駆動用ＴＦＴ１１４７の第２の
電極は、電流線（電源線）１１４４に接続され、駆動用ＴＦＴ１１４８の第２の電極は、
発光素子１１４０の一方の電極に接続されている。容量素子１１４９は、変換駆動用ＴＦ
Ｔ１１４７のゲート電極と第２の電極との間に接続され、変換駆動用ＴＦＴ１１４７のゲ
ート・ソース間電圧を保持する。電流線（電源線）１１４４および発光素子１１４０の他
方の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。
なお、図１３（Ｂ）の画素は、図６（Ｂ）の回路を画素に適用した場合に相当する。た
だし、電流の流れる向きが異なるため、トランジスタの極性は、反対になっている。図１
３（Ｂ）の変換駆動用ＴＦＴ１１４７が図６（Ｂ）のTFT１２２に相当し、図１３（Ｂ）
の駆動用ＴＦＴ１１４８が図６（Ｂ）のTFT１２６に相当し、図１３（Ｂ）の保持用ＴＦ
Ｔ１１４６が図６（Ｂ）のTFT１２４に相当する。
図１３（Ｃ）の画素は、信号線１１２１、第１の走査線１１２２、第２の走査線１１２
３、第３の走査線１１３５、電流線１１２４、電流線１１３８、スイッチング用ＴＦＴ１
１２５、消去用ＴＦＴ１１２６、駆動用ＴＦＴ１１２７、容量素子１１２８、電流源ＴＦ
Ｔ１１２９、ミラーＴＦＴ１１３０、容量素子１１３１、電流入力ＴＦＴ１１３２、保持
ＴＦＴ１１３３、発光素子１１３６とを有する。各信号線は、電流源回路１１３７に接続
されている。
スイッチング用ＴＦＴ１１２５のゲート電極は、第１の走査線１１２２に接続され、ス
イッチング用ＴＦＴ１１２５の第１の電極は信号線１１２１に接続され、スイッチング用
ＴＦＴ１１２５の第２の電極は駆動用ＴＦＴ１１２７のゲート電極と、消去用ＴＦＴ１１
２６の第１の電極とに接続されている。消去用ＴＦＴ１１２６のゲート電極は、第２の走
査線１１２３に接続され、消去用ＴＦＴ１１２６の第２の電極は電流線１１２４に接続さ
れている。駆動用ＴＦＴ１２７の第１の電極は発光素子１１３６の一方の電極に接続され
、駆動用ＴＦＴ１１２７の第２の電極は電流源ＴＦＴ１１２９の第１の電極に接続されて
いる。電流源ＴＦＴ１１２９の第２の電極は電流線１１２４に接続されている。容量素子
１１３１の一方の電極は、電流源ＴＦＴ１１２９のゲート電極及びミラーＴＦＴ１１３０
のゲート電極に接続され、他方の電極は電流線１１２４に接続されている。ミラーＴＦＴ
１１３０の第１の電極は電流線１１２４に接続され、ミラーＴＦＴ１１３０の第２の電極
は、電流入力ＴＦＴ１１３２の第１の電極に接続されている。電流入力ＴＦＴ１１３２の
第２の電極は電流線１１３８に接続され、電流入力ＴＦＴ１１３２のゲート電極は第３の
走査線１１３５に接続されている。電流保持ＴＦＴ１１３３のゲート電極は第３の走査線
１１３５に接続され、電流保持ＴＦＴ１１３３の第１の電極は電源線１１３８に接続され
、電流保持ＴＦＴ１１３３の第２の電極は電流源ＴＦＴ１１２９のゲート電極及びミラー
ＴＦＴ１１３０のゲート電極に接続されている。電流線１１２４および発光素子１１３６
の他方の電極には、それぞれ所定の電位が入力され、互いに電位差を有する。
本実施例は、実施の形態１〜７、実施例１と任意に組み合わせることが可能である。
本実施例では、カラー表示を行う場合の工夫について述べる。
発光素子が有機EL素子である場合、発光素子に同じ大きさの電流を流しても、色によっ
て、その輝度が異なる場合がある。また、発光素子が経時的な要因などにより劣化した場
合、その劣化の度合いは、色によって異なる。そのため、発光素子を用いた発光装置にお
いて、カラー表示を行う際には、そのホワイトバランスを調節するためにさまざまな工夫
が必要である。
最も単純な手法は、画素に入力する電流の大きさを色によって変えることである。その
ためには、ビデオ信号用定電流源の電流の大きさを色によって変えればよい。
その他の手法としては、画素、信号線駆動回路、ビデオ信号用定電流源などにおいて、
図６（Ｃ）〜図６（E）のような回路を用いることである。そして、図６（Ｃ）〜図６（E
）のような回路において、カレントミラー回路を構成する２つのトランジスタのW/Lの比
率を色によって変える。これにより、画素に入力する電流の大きさが色によって変えるこ
とができる。
さらに他の手法としては、点灯期間の長さを色によって変えることである。これは、時
間階調方式を用いている場合、また用いていない場合のどちらの場合にも適用できる。本
手法により、各画素の輝度を調節することができる。
以上のような手法を用いることにより、あるいは、組み合わせて用いることにより、ホ
ワイトバランスを容易に調節することができる。
本実施例は、実施の形態１〜７、実施例１、２と任意に組み合わせることが可能である
。
本実施例では、本発明の発光装置（半導体装置）の外観について、図１２を用いて説明
する。図１２は、トランジスタが形成された素子基板をシーリング材によって封止するこ
とによって形成された発光装置の上面図であり、図１２（Ｂ）は、図１２（Ａ）のＡ−Ａ
’における断面図、図１２（Ｃ）は図１２（Ａ）のＢ−Ｂ’における断面図である。
基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と、ゲ
ート信号線駆動回路４００４ａ、ｂとを囲むようにして、シール材４００９が設けられて
いる。また画素部４００２と、ソース信号線駆動回路４００３と、ゲート信号線駆動回路
４００４ａ、ｂとの上にシーリング材４００８が設けられている。よって画素部４００２
と、ソース信号線駆動回路４００３と、ゲート信号線駆動回路４００４ａ、ｂとは、基板
４００１とシール材４００９とシーリング材４００８とによって、充填材４２１０で密封
されている。
また基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と
、ゲート信号線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有している。図１２（Ｂ）
では代表的に、下地膜４０１０上に形成された、ソース信号線駆動回路４００３に含まれ
る駆動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示）４２０
１及び画素部４００２に含まれる消去用ＴＦＴ４２０２を図示した。
本実施例では、駆動ＴＦＴ４２０１には公知の方法で作製されたｐチャネル型ＴＦＴま
たはｎチャネル型ＴＦＴが用いられ、消去用ＴＦＴ４２０２には公知の方法で作製された
ｎチャネル型ＴＦＴが用いられる。
駆動ＴＦＴ４２０１及び消去用ＴＦＴ４２０２上には層間絶縁膜（平坦化膜）４３０１
が形成され、その上に消去用ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽
極）４２０３が形成される。画素電極４２０３としては仕事関数の大きい透明導電膜が用
いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウム
と酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる
。また、前記透明導電膜にガリウムを添加したものを用いても良い。
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素
電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の
上には発光層４２０４が形成される。発光層４２０４は公知の発光材料または無機発光材
料を用いることができる。また、発光材料には低分子系（モノマー系）材料と高分子系（
ポリマー系）材料があるがどちらを用いても良い。
発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また
、発光層４２０４の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入
層を任意に組み合わせて積層構造または単層構造とすれば良い。
発光層４２０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは
銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４２０５が
形成される。また、陰極４２０５と発光層４２０４の界面に存在する水分や酸素は極力排
除しておくことが望ましい。従って、発光層４２０４を窒素または希ガス雰囲気で形成し
、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必要である。本
実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上
述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられている。
以上のようにして、画素電極（陽極）４２０３、発光層４２０４及び陰極４２０５から
なる発光素子４３０３が形成される。そして発光素子４３０３を覆うように、絶縁膜上に
保護膜が形成されている。保護膜は、発光素子４３０３に酸素や水分等が入り込むのを防
ぐのに効果的である。
４００５ａは電源線に接続された引き回し配線であり、消去用ＴＦＴ４２０２のソース
領域に電気的に接続されている。引き回し配線４００５ａはシール材４００９と基板４０
０１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ
用配線４３０１に電気的に接続される。
シーリング材４００８としては、ガラス材、金属材（代表的にはステンレス材）、セラ
ミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プ
ラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ-Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａ
ｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリ
エステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウ
ムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもでき
る。
但し、発光層からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなけ
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透明物質を用いる。
また、充填材４２１０としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル
、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素
を用いた。
また充填材４２１０を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しう
る物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００
７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性
物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８
によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されてい
る。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し
、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性
物質または酸素を吸着しうる物質４２０７を設けることで、発光素子４３０３の劣化を抑
制できる。
図１２（Ｃ）に示すように、画素電極４２０３が形成されると同時に、引き回し配線４
００５ａ上に接するように導電性膜４２０３ａが形成される。
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４
００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａと
ＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。
本実施例は、実施の形態１〜７、実施例１〜３と任意に組み合わせることが可能である
。
発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優
れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル
型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装
置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム
機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍
等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等
の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられ
る。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視さ
れるため、発光装置を用いることが望ましい。それら電子機器の具体例を図２２に示す。
図２２（Ａ）は発光装置であり、筐体２００１、支持台２００２、表示部２００３、ス
ピーカー部２００４、ビデオ入力端子２００５等を含む。本発明は表示部２００３に用い
ることができる。また本発明により、図２２（Ａ）に示す発光装置が完成される。発光装
置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部と
することができる。なお、発光装置は、パソコン用、ＴＶ放送受信用、広告表示用などの
全ての情報表示用表示装置が含まれる。
図２２（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部
２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。
本発明は表示部２１０２に用いることができる。また本発明により、図２２（Ｂ）に示す
デジタルスチルカメラが完成される。
図２２（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２
、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウ
ス２２０６等を含む。本発明は表示部２２０３に用いることができる。また本発明により
、図２２（Ｃ）に示す発光装置が完成される。
図２２（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッ
チ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明は表示部２３０
２に用いることができる。また本発明により、図２２（Ｄ）に示すモバイルコンピュータ
が完成される。
図２２（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体
（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。
表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を
表示するが、本発明はこれら表示部Ａ、Ｂ２４０３、２４０４に用いることができる。な
お、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明よ
り、図２２（Ｅ）に示すＤＶＤ再生装置が完成される。
図２２（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体
２５０１、表示部２５０２、アーム部２５０３を含む。本発明は表示部２５０２に用いる
ことができる。また本発明により、図２２（Ｆ）に示すゴーグル型ディスプレイが完成さ
れる。
図２２（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、
外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０
７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。本発明は表示部
２６０２に用いることができる。また本発明により、図２２（Ｇ）に示すビデオカメラが
完成される。
ここで図２２（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３
、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０
７、アンテナ２７０８等を含む。本発明は表示部２７０３に用いることができる。なお、
表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑える
ことができる。また本発明により、図２２（Ｈ）に示す携帯電話が完成される。
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ
等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる
。
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また本実施例の電子機器は、実施の形態１〜７、実施例１〜４に示したいず
れの構成を用いても良い。
本発明は、ＴＦＴの特性バラツキの影響を抑制して、所望の信号電流を外部に供給する
ことができる信号線駆動回路を提供することができる。
また本発明の信号線駆動回路には、各々が電流源回路を具備した第１及び第２のラッチ
が配置される。そして、電流源回路として、カレントミラー回路が有する構成を採用した
場合には、そのW/Lを適宜変化させることで、ビデオ信号用定電流源から大電流を供給す
ることができる。その結果、設定動作を素早く正確に行うことができる。また第１のラッ
チが有する第１電流源回路、第２のラッチが有する電流源回路において、一方は設定動作
を行い、他方は入力動作を行うことが可能となるため、本構成では、同時に２つの動作を
行うことが出来る。

Claims (1)

  1. 第１の回路と、第２の回路と、を有し、
    第３の電流を出力することができる機能を有する半導体装置であって、
    前記第１の回路は、
    第１の電流を前記第１のトランジスタのドレイン電流とすることができる機能と、
    前記第１の電流が前記第１のトランジスタのドレイン電流であるときの、前記第１のトランジスタのゲート電圧を第１の電圧として保持することができる機能と、
    前記第２のトランジスタのゲート電圧が前記第１の電圧であるときの、前記第２のトランジスタのドレイン電流を第２の電流として出力することができる機能と、を有し、
    前記第２の回路は、
    前記第２の電流を前記第３のトランジスタのドレイン電流とすることができる機能と、
    前記第２の電流が前記第３のトランジスタのドレイン電流であるときの、前記第３のトランジスタのゲート電圧を第２の電圧として保持することができる機能と、
    前記第３のトランジスタのゲート電圧が前記第２の電圧であるときの、前記第３のトランジスタのドレイン電流を前記第３の電流として出力することができる機能と、を有し、
    前記第１のトランジスタのゲート幅（Ｗ１）とゲート長（Ｌ１）の比（Ｗ１／Ｌ１）は、前記第２のトランジスタのゲート幅（Ｗ２）とゲート長（Ｌ２）の比（Ｗ２／Ｌ２）よりも大きく、
    前記第１のトランジスタのチャネル形成領域は、結晶構造を有する半導体に設けられ、
    前記第２のトランジスタのチャネル形成領域は、結晶構造を有する半導体に設けられ、
    前記第３のトランジスタのチャネル形成領域は、結晶構造を有する半導体に設けられることを特徴とする半導体装置。
JP2012039647A 2001-10-31 2012-02-27 半導体装置 Expired - Fee Related JP5448276B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012039647A JP5448276B2 (ja) 2001-10-31 2012-02-27 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001335917 2001-10-31
JP2001335917 2001-10-31
JP2002287921 2002-09-30
JP2002287921 2002-09-30
JP2012039647A JP5448276B2 (ja) 2001-10-31 2012-02-27 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009121555A Division JP5159701B2 (ja) 2001-10-31 2009-05-20 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013138725A Division JP2013238872A (ja) 2001-10-31 2013-07-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2012150485A JP2012150485A (ja) 2012-08-09
JP5448276B2 true JP5448276B2 (ja) 2014-03-19

Family

ID=26624273

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2003540969A Withdrawn JPWO2003038796A1 (ja) 2001-10-31 2002-10-31 信号線駆動回路及び発光装置
JP2009121555A Expired - Fee Related JP5159701B2 (ja) 2001-10-31 2009-05-20 半導体装置
JP2012039647A Expired - Fee Related JP5448276B2 (ja) 2001-10-31 2012-02-27 半導体装置
JP2013138725A Withdrawn JP2013238872A (ja) 2001-10-31 2013-07-02 半導体装置
JP2015022270A Expired - Fee Related JP5977384B2 (ja) 2001-10-31 2015-02-06 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2003540969A Withdrawn JPWO2003038796A1 (ja) 2001-10-31 2002-10-31 信号線駆動回路及び発光装置
JP2009121555A Expired - Fee Related JP5159701B2 (ja) 2001-10-31 2009-05-20 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2013138725A Withdrawn JP2013238872A (ja) 2001-10-31 2013-07-02 半導体装置
JP2015022270A Expired - Fee Related JP5977384B2 (ja) 2001-10-31 2015-02-06 半導体装置

Country Status (7)

Country Link
US (5) US7193619B2 (ja)
EP (1) EP1463026B1 (ja)
JP (5) JPWO2003038796A1 (ja)
KR (1) KR100905270B1 (ja)
CN (1) CN100385487C (ja)
TW (1) TWI256607B (ja)
WO (1) WO2003038796A1 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180479B2 (en) 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
US7742064B2 (en) 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
US7576734B2 (en) 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
TWI261217B (en) * 2001-10-31 2006-09-01 Semiconductor Energy Lab Driving circuit of signal line and light emitting apparatus
US7193619B2 (en) * 2001-10-31 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
JP3923341B2 (ja) 2002-03-06 2007-05-30 株式会社半導体エネルギー研究所 半導体集積回路およびその駆動方法
JP3970110B2 (ja) * 2002-06-27 2007-09-05 カシオ計算機株式会社 電流駆動装置及びその駆動方法並びに電流駆動装置を用いた表示装置
US8035626B2 (en) * 2002-11-29 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Current driving circuit and display device using the current driving circuit
WO2004054114A1 (ja) 2002-12-10 2004-06-24 Semiconductor Energy Laboratory Co., Ltd. 半導体装置、デジタル・アナログ変換回路及びそれらを用いた表示装置
US7271784B2 (en) * 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
AU2003289451A1 (en) * 2002-12-27 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device using the same
KR101102372B1 (ko) * 2003-01-17 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 발광 장치
CN1754316B (zh) 2003-02-28 2011-07-13 株式会社半导体能源研究所 半导体装置及其驱动方法
TW591586B (en) * 2003-04-10 2004-06-11 Toppoly Optoelectronics Corp Data-line driver circuits for current-programmed electro-luminescence display device
CN100437700C (zh) * 2003-04-21 2008-11-26 统宝光电股份有限公司 电流驱动电激发光显示器的资料线传输电路的装置
JP4558509B2 (ja) * 2003-04-25 2010-10-06 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び電子機器
US7453427B2 (en) 2003-05-09 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101089050B1 (ko) 2003-05-14 2011-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP4074994B2 (ja) * 2003-06-09 2008-04-16 カシオ計算機株式会社 電流駆動装置及びその制御方法並びに電流駆動装置を備えた表示装置
WO2004109638A1 (ja) * 2003-06-06 2004-12-16 Semiconductor Energy Laboratory Co., Ltd. 半導体装置
US8378939B2 (en) 2003-07-11 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5116206B2 (ja) * 2003-07-11 2013-01-09 株式会社半導体エネルギー研究所 半導体装置
US7961160B2 (en) * 2003-07-31 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device
US8085226B2 (en) 2003-08-15 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2005027085A1 (en) 2003-09-12 2005-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
JP2005134546A (ja) * 2003-10-29 2005-05-26 Seiko Epson Corp 電流生成回路、電気光学装置及び電子機器
KR100529076B1 (ko) * 2003-11-10 2005-11-15 삼성에스디아이 주식회사 역다중화 장치 및 이를 이용한 디스플레이 장치
KR100578911B1 (ko) * 2003-11-26 2006-05-11 삼성에스디아이 주식회사 전류 역다중화 장치 및 이를 이용한 전류 기입형 표시 장치
KR100578914B1 (ko) * 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치
KR100578913B1 (ko) * 2003-11-27 2006-05-11 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100589381B1 (ko) * 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
KR100589376B1 (ko) * 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 발광 표시 장치
US20060127872A1 (en) * 2004-03-17 2006-06-15 James Marggraff Method and device for associating a user writing with a user-writable element
KR100600350B1 (ko) 2004-05-15 2006-07-14 삼성에스디아이 주식회사 역다중화 및 이를 구비한 유기 전계발광 표시 장치
KR100622217B1 (ko) * 2004-05-25 2006-09-08 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 역다중화부
EP1610292B1 (en) 2004-06-25 2016-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic device
JP4385967B2 (ja) * 2005-02-22 2009-12-16 セイコーエプソン株式会社 電気光学装置の駆動回路及びこれを備えた電気光学装置、並びに電子機器
EP1793367A3 (en) * 2005-12-02 2009-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
FR2899841B1 (fr) * 2006-04-12 2008-07-04 Bic Soc Pointe d'ecriture pour effectuer des traces de differentes largeurs et instrument d'ecriture comprenant une telle pointe
EP1857907B1 (en) * 2006-04-28 2009-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7791012B2 (en) * 2006-09-29 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photoelectric conversion element and high-potential and low-potential electrodes
JP2008270757A (ja) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置
WO2010035608A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101893128B1 (ko) * 2009-10-21 2018-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
CN105655340B (zh) * 2009-12-18 2020-01-21 株式会社半导体能源研究所 半导体装置
CN104966479B (zh) * 2015-07-16 2017-06-09 京东方科技集团股份有限公司 阵列基板及显示装置
KR102501656B1 (ko) * 2016-05-31 2023-02-21 삼성디스플레이 주식회사 표시장치

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122488A (ja) 1985-11-22 1987-06-03 Toshiba Corp Ｘ線撮影装置
JPH0542488Y2 (ja) * 1986-01-28 1993-10-26
DE3782858T2 (de) 1986-06-17 1993-04-08 Fujitsu Ltd Ansteuerung fuer eine anzeigevorrichtung in matrix-form.
US4967192A (en) 1987-04-22 1990-10-30 Hitachi, Ltd. Light-emitting element array driver circuit
US4967140A (en) 1988-09-12 1990-10-30 U.S. Philips Corporation Current-source arrangement
US5041823A (en) 1988-12-29 1991-08-20 Honeywell Inc. Flicker-free liquid crystal display driver system
US5266936A (en) 1989-05-09 1993-11-30 Nec Corporation Driving circuit for liquid crystal display
JPH0542488A (ja) 1990-09-04 1993-02-23 Masahisa Miura ロータリーホチキス
JPH06118913A (ja) 1992-08-10 1994-04-28 Casio Comput Co Ltd 液晶表示装置
US5594463A (en) 1993-07-19 1997-01-14 Pioneer Electronic Corporation Driving circuit for display apparatus, and method of driving display apparatus
JP3442449B2 (ja) * 1993-12-25 2003-09-02 株式会社半導体エネルギー研究所 表示装置及びその駆動回路
JPH07249574A (ja) * 1994-01-19 1995-09-26 Semiconductor Energy Lab Co Ltd 半導体作製方法および薄膜トランジスタ作製方法
JP3156522B2 (ja) 1994-09-22 2001-04-16 凸版印刷株式会社 液晶表示装置用駆動回路
JPH08101669A (ja) 1994-09-30 1996-04-16 Semiconductor Energy Lab Co Ltd 表示装置駆動回路
JPH08106075A (ja) 1994-10-06 1996-04-23 Sharp Corp 表示駆動回路
JP3619299B2 (ja) 1995-09-29 2005-02-09 パイオニア株式会社 発光素子の駆動回路
KR100195501B1 (ko) 1995-11-30 1999-06-15 김영남 레치형 전송기를 이용한 평판 표시기 데이타 구동 장치
JP3507239B2 (ja) 1996-02-26 2004-03-15 パイオニア株式会社 発光素子の駆動方法及び装置
JP3352876B2 (ja) 1996-03-11 2002-12-03 株式会社東芝 出力回路及びこれを含む液晶表示器の駆動回路
JP3547561B2 (ja) 1996-05-15 2004-07-28 パイオニア株式会社 表示装置
JPH09329806A (ja) 1996-06-11 1997-12-22 Toshiba Corp 液晶表示装置
US5783952A (en) 1996-09-16 1998-07-21 Atmel Corporation Clock feedthrough reduction system for switched current memory cells
JP3360793B2 (ja) * 1997-02-17 2002-12-24 クラリオン株式会社 符号分割多重通信装置
US5952789A (en) 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
EP0978114A4 (en) 1997-04-23 2003-03-19 Sarnoff Corp PIXEL STRUCTURE WITH LIGHT EMITTING DIODE AND ACTIVE MATRIX AND METHOD
JPH10312173A (ja) 1997-05-09 1998-11-24 Pioneer Electron Corp 画像表示装置
JP3102411B2 (ja) 1997-05-29 2000-10-23 日本電気株式会社 有機薄膜ｅｌ素子の駆動回路
US6310589B1 (en) 1997-05-29 2001-10-30 Nec Corporation Driving circuit for organic thin film EL elements
TW432234B (en) 1997-08-20 2001-05-01 Advantest Corp Optical signal transmission apparatus and method
JPH11231834A (ja) 1998-02-13 1999-08-27 Pioneer Electron Corp 発光ディスプレイ装置及びその駆動方法
JP3252897B2 (ja) 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
US6268842B1 (en) * 1998-04-13 2001-07-31 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor circuit and semiconductor display device using the same
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP2000039926A (ja) * 1998-07-24 2000-02-08 Canon Inc 電流出力回路
JP3315652B2 (ja) 1998-09-07 2002-08-19 キヤノン株式会社 電流出力回路
JP2000105574A (ja) * 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 電流制御型発光装置
JP3800831B2 (ja) 1998-10-13 2006-07-26 セイコーエプソン株式会社 表示装置及び電子機器
JP4138102B2 (ja) 1998-10-13 2008-08-20 セイコーエプソン株式会社 表示装置及び電子機器
KR100281336B1 (ko) 1998-10-21 2001-03-02 구본준 쉬프트 레지스터 회로
KR100438525B1 (ko) 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
JP2000305522A (ja) 1999-02-15 2000-11-02 Tdk Corp 表示装置
JP3840027B2 (ja) 1999-02-26 2006-11-01 キヤノン株式会社 画像表示装置及び表示制御方法
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
KR100861756B1 (ko) * 1999-07-14 2008-10-06 소니 가부시끼 가이샤 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법
US7379039B2 (en) 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
JP2001034221A (ja) 1999-07-23 2001-02-09 Nippon Seiki Co Ltd 有機エレクトロルミネセンス素子の駆動回路
JP2001042822A (ja) 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置
JP2001056667A (ja) 1999-08-18 2001-02-27 Tdk Corp 画像表示装置
JP3341735B2 (ja) 1999-10-05 2002-11-05 日本電気株式会社 有機薄膜ｅｌ表示装置の駆動装置とその駆動方法
GB9923591D0 (en) 1999-10-07 1999-12-08 Koninkl Philips Electronics Nv Current source and display device using the same
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
GB2357643A (en) 1999-12-21 2001-06-27 Nokia Mobile Phones Ltd A mobile phone VCO with controlled output power level
TW493152B (en) 1999-12-24 2002-07-01 Semiconductor Energy Lab Electronic device
US6515534B2 (en) 1999-12-30 2003-02-04 Intel Corporation Enhanced conductivity body biased PMOS driver
KR100327374B1 (ko) 2000-03-06 2002-03-06 구자홍 액티브 구동 회로
JP2001290469A (ja) 2000-04-06 2001-10-19 Nec Corp 液晶表示装置
TW493282B (en) 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
TW493153B (en) 2000-05-22 2002-07-01 Koninkl Philips Electronics Nv Display device
JP3793016B2 (ja) 2000-11-06 2006-07-05 キヤノン株式会社 固体撮像装置及び撮像システム
US7015882B2 (en) * 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
JP2003195815A (ja) 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP2002215095A (ja) 2001-01-22 2002-07-31 Pioneer Electronic Corp 発光ディスプレイの画素駆動回路
JP2002278497A (ja) 2001-03-22 2002-09-27 Canon Inc 表示パネル及びその駆動方法
JP2003015613A (ja) 2001-06-29 2003-01-17 Internatl Business Mach Corp <Ibm> 液晶表示装置、液晶ドライバ、ｌｃｄコントローラ、および複数のドライバｉｃにおける駆動方法
US6876350B2 (en) 2001-08-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic equipment using the same
JP4193452B2 (ja) 2001-08-29 2008-12-10 日本電気株式会社 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
CN100440286C (zh) 2001-08-29 2008-12-03 日本电气株式会社 用于驱动电流负载器件的半导体器件及提供的电流负载器件
JP5589250B2 (ja) * 2001-09-25 2014-09-17 パナソニック株式会社 アクティブマトリクス型表示装置
JP3866069B2 (ja) 2001-09-26 2007-01-10 株式会社東芝 赤外線固体撮像装置
US7742064B2 (en) 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
US7576734B2 (en) 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
US7180479B2 (en) 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
US7193619B2 (en) 2001-10-31 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
TWI261217B (en) 2001-10-31 2006-09-01 Semiconductor Energy Lab Driving circuit of signal line and light emitting apparatus
JP2003150112A (ja) 2001-11-14 2003-05-23 Matsushita Electric Ind Co Ltd Ｏｌｅｄ表示装置およびその駆動方法
US6985072B2 (en) 2001-12-21 2006-01-10 Maxim Integrated Products, Inc. Apparatus and method for a low-rate data transmission mode over a power line
WO2004054114A1 (ja) 2002-12-10 2004-06-24 Semiconductor Energy Laboratory Co., Ltd. 半導体装置、デジタル・アナログ変換回路及びそれらを用いた表示装置
US7271784B2 (en) 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
TW594634B (en) 2003-02-21 2004-06-21 Toppoly Optoelectronics Corp Data driver
TW589604B (en) 2003-03-07 2004-06-01 Au Optronics Corp Integrated data driver structure used in a current-driving display device
JP3918770B2 (ja) 2003-04-25 2007-05-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器

Also Published As

Publication number Publication date
US20130032867A1 (en) 2013-02-07
US8593377B2 (en) 2013-11-26
WO2003038796B1 (fr) 2003-09-25
JP2009181143A (ja) 2009-08-13
JP2015108844A (ja) 2015-06-11
KR100905270B1 (ko) 2009-06-30
JP5977384B2 (ja) 2016-08-24
KR20050042041A (ko) 2005-05-04
US7791566B2 (en) 2010-09-07
US8294640B2 (en) 2012-10-23
CN100385487C (zh) 2008-04-30
JP2013238872A (ja) 2013-11-28
US20040085029A1 (en) 2004-05-06
JPWO2003038796A1 (ja) 2005-02-24
US7193619B2 (en) 2007-03-20
EP1463026A1 (en) 2004-09-29
JP5159701B2 (ja) 2013-03-13
TW200300247A (en) 2003-05-16
WO2003038796A1 (fr) 2003-05-08
EP1463026B1 (en) 2011-10-05
US7940235B2 (en) 2011-05-10
JP2012150485A (ja) 2012-08-09
US20060103610A1 (en) 2006-05-18
US20110205216A1 (en) 2011-08-25
EP1463026A4 (en) 2009-07-22
US20110012645A1 (en) 2011-01-20
TWI256607B (en) 2006-06-11
CN1608280A (zh) 2005-04-20

Similar Documents

Publication Publication Date Title
JP5977384B2 (ja) 半導体装置
JP6077070B2 (ja) 半導体装置
JP4642094B2 (ja) 発光装置及び電子機器
JP4610632B2 (ja) 発光装置及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131223

R150 Certificate of patent or registration of utility model

Ref document number: 5448276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees