JP5380056B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP5380056B2
JP5380056B2 JP2008303404A JP2008303404A JP5380056B2 JP 5380056 B2 JP5380056 B2 JP 5380056B2 JP 2008303404 A JP2008303404 A JP 2008303404A JP 2008303404 A JP2008303404 A JP 2008303404A JP 5380056 B2 JP5380056 B2 JP 5380056B2
Authority
JP
Japan
Prior art keywords
signal line
line
tft
pixel
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008303404A
Other languages
English (en)
Other versions
JP2009157365A (ja
JP2009157365A5 (ja
Inventor
崇廣 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008303404A priority Critical patent/JP5380056B2/ja
Publication of JP2009157365A publication Critical patent/JP2009157365A/ja
Publication of JP2009157365A5 publication Critical patent/JP2009157365A5/ja
Application granted granted Critical
Publication of JP5380056B2 publication Critical patent/JP5380056B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52—RGB geometrical arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は絶縁表面上に半導体層が設けられた所謂ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を有する表示装置に関する。
単結晶半導体のインゴットを薄くスライスして作製されるシリコンウェハに代わり、絶縁表面に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（以下、「ＳＯＩ」ともいう）と呼ばれる半導体基板を使った集積回路が開発されている。ＳＯＩ基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させるものとして注目を集めている。
ＳＯＩ基板の製造方法は様々なものがあるが、ＳＯＩ層の品質と生産しやすさ（高スループット）を両立させたものとして、スマートカット（登録商標）と呼ばれる方法が知られている。このＳＯＩ基板は、シリコン層のベースとなるベースウェハに水素イオンを注入し、別のウェハ（ボンドウェハ）と室温で張り合わせる。ベースウェハとボンドウェアの張り合わせにはファン・デル・ワールス力が働き、室温でも強固な接合を形成することができる。ボンドウェハと接合されたシリコン層は、５００℃程度の温度で熱処理することで、水素イオンが注入された層を境界としてベースウェハから剥離される。
高耐熱性ガラスである結晶化ガラス上に、スマートカット法を利用して得られた単結晶シリコン薄膜を形成する方法として、本出願人によるものが知られている（特許文献１参照）。
また、液晶及び有機ＥＬ等のディスプレイの駆動回路・制御回路を構成する薄膜トランジスタは、ガラス基板上に成膜されたアモルファスシリコン膜、多結晶シリコン膜等により形成されている。近年、前記ディスプレイのさらなる高精細化、高速駆動の要望が高まっており、ガラス基板上に、よりキャリアの移動度が高い単結晶シリコン膜を形成する試みが盛んになされている。
近頃の画面サイズの大型化、１基板あたりの取り数増加による生産性の効率化にともない、マザーガラスは大型化の一途をたどっている。例えば、現時点で実用化には至っていないが、大きなもので基板サイズ２８５０ｍｍ×３０５０ｍｍ（所謂第１０世代）のマザーガラスが知られている。
一方、シリコンウェハは大きなものでも直径３００ｍｍであり、大型のガラス基板一面にＳＯＩ層を形成するためには複数枚のシリコンウェハを貼り合わせる必要がある。この際、大型ガラス基板上において、隣接するＳＯＩ層間の継ぎ目（隙間）を作らずに大型のＳＯＩ基板を作製することは容易ではない。
特開平１１−１６３３６３号公報
以下、本明細書では、発光する、あるいは光を透過する点の一つを副画素と定義し、互いに異なる発色を示す複数の副画素により構成される副画素群を画素と定義する。例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のそれぞれを副画素とし、これらの副画素群を画素とすることができる。
従来例として、１つの画素が、ａ（第１の副画素ともいう）、ｂ（第２の副画素ともいう）、ｃ（第３の副画素ともいう）、３つの副画素で構成され、各副画素にスイッチング素子である薄膜トランジスタ（以下、ＴＦＴとする）が設けられているアクティブマトリクス型表示装置の画素構成の例を図２に示す。図２に示すように、最も簡単な表示部の画素配置は、３つの副画素がストライプ配列の画素配置である。各副画素の周囲は走査線と信号線からなる配線で囲まれており、ＴＦＴ、画素電極のレイアウトは全ての副画素で同様のレイアウトである（保持容量は図面簡略化のため図示せず）。このように、隣接するＴＦＴの間隔は副画素のピッチと同等である。
多くのアクティブマトリクス型表示装置では、隣接するＴＦＴ間の間隔が狭い。このため、複数の単結晶半導体基板を大型のガラス基板に貼り合わせることによって形成された、大型のＳＯＩ基板を用いて表示装置を作製する場合、表示部内のＴＦＴ全てを、隣接するＳＯＩ層間の継ぎ目を避けて配置することは困難である。このため、ある副画素ではＴＦＴが形成できない、若しくは形成できたとしても正常に動作しないということが起こりやすくなり、点欠陥や線欠陥等の表示不良が発生しやすいという問題点がある。したがって、ＳＯＩ層形成時における位置合わせのマージンが少なく、ＳＯＩ層の位置合わせに対し、高い精度が要求される。
また、多くの液晶表示装置には、コントラストの向上や光照射によるリーク電流の発生防止を目的として、ＴＦＴが設けられた基板（以下、ＴＦＴ基板とする）に対向する基板（以下、対向基板とする）上に、ブラックマトリックス（以下、ＢＭとする）が設けられている。通常、ＢＭは、ＴＦＴ基板と対向基板の貼り合わせの際に生じる位置ずれに対するマージンをもたすため、幅広く形成されている。そのため、ＢＭの位置ずれが大きくなると、ＢＭによって遮蔽される画素領域が大きくなり、開口率が低下する。
本発明は、このような課題を鑑み成されたものであり、ＳＯＩ層形成時における位置合わせのマージンが広い、又はＴＦＴ基板と対向基板の貼り合わせにおける位置ずれの際の開口率の低下が抑制されるＴＦＴ配置を提案するものである。また、前記ＴＦＴ配置を適用した表示装置を提供する。
本発明は表示装置に係り、マトリクス状に配列された画素を複数個含む表示部を有し、画素は複数の副画素を有するものであって、複数の走査線又は複数の信号線が隣接する画素の間に設置され、あるいは複数の走査線及び複数の信号線が隣接する画素の間に設置され且つ複数の副画素それぞれに設けられたＴＦＴは、走査線と信号線の交差部に複数近接して配置されていることを要旨とする。
また、この時の複数のＴＦＴの配置としては、隣り合うＴＦＴ同士が走査線または信号線を挟んで正対配置される配置等が適用可能である。
すなわち、本発明は、副画素を制御するＴＦＴを走査線と信号線の交差部を囲むように複数個まとめて配置することで、複数のＴＦＴが位置する領域の間隔を拡張し、上記課題を解決するものである。ＴＦＴが表示部内に一定の間隔で配置される場合に比べ、複数のＴＦＴが位置する領域の間隔が大きいため、ＴＦＴがＳＯＩ層間の継ぎ目にかかることを回避することができる。また、走査線や信号線と重なるように設けられるＢＭのマージンの面積を減少させ、ＴＦＴ基板と対向基板とが位置ずれを起こした際の開口率の低下を抑制することが出来る。
本発明によれば、ＳＯＩ層形成時における位置合わせのマージンが増大すること、又はＴＦＴ基板と対向基板の貼り合わせにおける位置ずれの際の開口率の低下が抑制されることにより、生産性の向上、及び表示不良の低減を図ることができる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細をさまざまに変更しうることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じか又は対応する要素を指す符号は異なる図面間で共通して用いることとする。
（実施の形態１）
図１は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成例を示す模式図である。本実施の形態における画素は、ａ（第１の副画素とも言う）、ｂ（第２の副画素とも言う）、ｃ（第３の副画素とも言う）、３つの長方形又は長方形に準じた形状の副画素が、長辺が信号線と平行になるようにストライプ配列され、且つ隣接する画素の間に３本の信号線が集められた構成となっている。
なお、具体的な副画素ａ、ｂ、ｃの構成は限定されない。例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）を３つの副画素に適用することができる。
走査線Ｇ（ｉ）、Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋３）〜Ｓ（ｊ＋５）、Ｓ（ｊ＋６）〜Ｓ（ｊ＋８）で囲まれた領域に配置された第１の画素の第１の副画素に設けられたＴＦＴをＴｒ１（第１の薄膜トランジスタともいう）とし、走査線Ｇ（ｉ＋１）、Ｇ（ｉ＋２）及び信号線Ｓ（ｊ＋３）〜Ｓ（ｊ＋５）、Ｓ（ｊ＋６）〜Ｓ（ｊ＋８）で囲まれた領域に設置された第２の画素の第２の副画素に設けられたＴＦＴをＴｒ２（第２の薄膜トランジスタともいう）とし、走査線Ｇ（ｉ＋１）、Ｇ（ｉ＋２）及び信号線Ｓ（ｊ）〜Ｓ（ｊ＋３）、Ｓ（ｊ＋４）〜Ｓ（ｊ＋５）で囲まれた領域に設置された第３の画素の第３の副画素に設けられたＴＦＴをＴｒ３（第３の薄膜トランジスタともいう）とする。Ｔｒ１は走査線Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋５）に接続され、Ｔｒ２は走査線Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋４）に接続され、Ｔｒ３は走査線Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋３）に接続されている。他の画素においても同様であり、走査線と３本の信号線の交差部に近接するように３つのＴＦＴで構成されるグループを配置する。
以下に示すように、本実施の形態の構成を別の表現で記述することができる。本実施の形態で示す画素は、互いに平行に配置された第１から第３の副画素を有し、互いに平行な第１から第３の信号線（例えばＳ（ｊ＋１）からＳ（ｊ＋３））と、互いに平行な第１と第２の走査線（例えばＧ（ｉ）とＧ（ｉ＋１））を有している。第２の副画素は第１と第３の副画素の間に設けられ、第１から第３の信号線は第１と第２の走査線と直交しており、第２の信号線は第１と第３の信号線の間に設けられ、第１から第３の副画素は、第２の信号線と第３の信号線ならびに第１の走査線と第２の走査線で囲まれる領域に設けられている。各副画素はＴＦＴを有しており、第１の副画素のＴＦＴは第２の走査線と第２の信号線によって駆動され、第２の副画素のＴＦＴは第１の走査線と第１の信号線によって駆動され、第３の副画素のＴＦＴは第１の走査線と第３の信号線によって駆動される。さらに、第１の副画素のＴＦＴは第３の信号線よりも第２の信号線により近く配置され、且つ第１の走査線よりも第２の走査線により近く配置される。また、第２の副画素のＴＦＴは第３の信号線よりも第２の信号線により近く配置され、且つ第２の走査線よりも第１の走査線により近く配置される。また、第３の副画素のＴＦＴは第２の信号線よりも第３の信号線により近く配置され、且つ第２の走査線よりも第１の走査線により近く配置される。本実施の形態によれば、全てのＴＦＴが均等な間隔で配置される従来の配置と異なり、異なる画素に含まれる３つのＴＦＴが３つの信号線と１本の走査線の交差部近傍に設置されて一つのＴＦＴ群を形成する。このＴＦＴ群において、図１に示すように、それぞれのＴＦＴは走査線又は信号線を挟んで互いに正対するような配置とすることで、図２に示す従来のＴＦＴ配置と比較して、ＴＦＴが位置する領域の間隔を約２倍に拡張することができる。すなわち、図１と２に示すように、異なる画素に含まれる３つのＴＦＴを含むＴＦＴ群間の距離Ｘ１は、図２で示す従来のＴＦＴ配置における隣接ＴＦＴ間距離Ｘ２よりも大きい。したがって、ＳＯＩ層形成時における位置合わせのマージンが増大する。
次に、画素とＢＭの配置に関して図１２及び図１３を用いて説明する。図１２は従来の表示装置のＢＭと画素の配置関係を示し、図１３は本実施の形態を用いて形成される表示装置のＢＭと画素の配置関係を示している。別言すると、図１２は図２の一部に対応し、図１３は図１の一部に対応する。
図１２では、各信号線上にＢＭ１０が設けられるため、比較的幅の狭いＢＭ１０が多数設けられるのに対し、図１３では、集められた３本の信号線上にＢＭ１１が設けられるため、比較的幅の広いＢＭ１１が少数設けられることになる。基板上に同一本数の信号線が設けられている場合、図１３では各信号線に設けられるマージンを共有できるため、ＢＭが形成される面積を図１２よりも小さくできる。
つまり、本実施の形態のように信号線が複数集められた画素において、走査線及び信号線と重なるＢＭを形成すると、ＴＦＴ基板と対向基板との位置ずれを考慮して設けるマージンの合計面積が小さくなる。そのため、位置ずれの際の開口率の低下を抑制することが出来る。
上述したＴＦＴ配置を適用することにより、各副画素に設けられた薄膜トランジスタのそれぞれを、走査線と信号線の交差部に複数近接して設けることができる。そのため、ＳＯＩ層形成時における位置合わせのマージンを増加、又はＴＦＴ基板と対向基板の貼り合わせにおける位置ずれの際の開口率の低下を抑制することができる。
（実施の形態２）
図３は、本発明の一実施形態に係るアクティブマトリクス型表示装置の構成例を示す模式図である。本実施の形態における画素は、ａ（第１の副画素とも言う）、ｂ（第２の副画素とも言う）、ｃ（第３の副画素とも言う）、３つの長方形又は長方形に準じた形状の副画素が、長辺が走査線と平行になるようにストライプ配列され、且つ隣接する画素の間に３本の走査線が集められた構成となっている。
なお、具体的な副画素ａ、ｂ、ｃの構成は限定されない。例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）を３つの副画素に適用することができる。
走査線Ｇ（ｉ）〜Ｇ（ｉ＋２）、Ｇ（ｉ＋３）〜Ｇ（ｉ＋５）及び信号線Ｓ（ｊ＋１）、Ｓ（ｊ＋２）で囲まれた領域に配置された第１の画素の第１の副画素に設けられたＴＦＴをＴｒ１（第１の薄膜トランジスタともいう）とし、走査線Ｇ（ｉ＋３）〜Ｇ（ｉ＋５）、Ｇ（ｉ＋６）〜Ｇ（ｉ＋８）及び信号線Ｓ（ｊ＋１）、Ｓ（ｊ＋２）で囲まれた領域に設置された第２の画素の第２の副画素に設けられたＴＦＴをＴｒ２（第２の薄膜トランジスタともいう）とし、走査線Ｇ（ｉ＋３）〜Ｇ（ｉ＋５）、Ｇ（ｉ＋６）〜Ｇ（ｉ＋８）及び信号線Ｓ（ｊ）、Ｓ（ｊ＋１）で囲まれた領域に設置された第３の画素の第３の副画素に設けられたＴＦＴをＴｒ３（第３の薄膜トランジスタともいう）とする。Ｔｒ１は走査線Ｇ（ｉ＋３）及び信号線Ｓ（ｊ＋１）に接続され、Ｔｒ２は走査線Ｇ（ｉ＋５）及び信号線Ｓ（ｊ＋１）に接続され、Ｔｒ３は走査線Ｇ（ｉ＋４）及び信号線Ｓ（ｊ＋１）に接続されている。他の画素においても同様であり、３本の走査線と信号線の交差部に近接するように３つのＴＦＴで構成されるグループを配置する。
以下に示すように、本実施の形態の構成を別の表現で記述することができる。本実施の形態で示す画素は、互いに平行に配置された第１から第３の副画素を有し、互いに平行な第１と第２の信号線（例えばＳ（ｊ）とＳ（ｊ＋１））と、互いに平行な第１から第３の走査線（例えばＧ（ｉ＋１）からＧ（ｉ＋３））を有している。第３の副画素は第１と第２の副画素の間に設けられ、第１と第２の信号線は第１から第３の走査線と直交しており、第２の走査線は第１と第３の走査線の間に設けられ、第１から第３の副画素は、第１の信号線と第２の信号線ならびに第２の走査線と第３の走査線で囲まれる領域に設けられている。各副画素はＴＦＴを有しており、第１の副画素のＴＦＴは第３の走査線と第１の信号線によって駆動され、第２の副画素のＴＦＴは第２の走査線と第１の信号線によって駆動され、第３の副画素のＴＦＴは第１の走査線と第２の信号線によって駆動される。さらに、第１の副画素のＴＦＴは第２の信号線よりも第１の信号線により近く配置され、且つ第２の走査線よりも第３の走査線により近く配置される。また、第２の副画素のＴＦＴは第２の信号線よりも第１の信号線により近く配置され、且つ第３の走査線よりも第２の走査線により近く配置される。また、第３の副画素のＴＦＴは第１の信号線よりも第２の信号線により近く配置され、且つ第３の走査線よりも第２の走査線により近く配置される。本実施の形態によれば、全てのＴＦＴが均等な間隔で配置される従来の配置と異なり、異なる画素に含まれる３つのＴＦＴが１本の信号線と３本の走査線の交差部近傍に設置されて一つのＴＦＴ群を形成する。このＴＦＴ群において、図３に示すように、それぞれのＴＦＴは走査線又は信号線を挟んで互いに正対するような配置とすることで、図４に示す従来のＴＦＴ配置と比較して、ＴＦＴが位置する領域の間隔を約２倍に拡張することができる。すなわち、図３と４に示すように、異なる画素に含まれる３つのＴＦＴを含むＴＦＴ群間の距離Ｘ１は、図２で示す従来のＴＦＴ配置におけるＴＦＴ間距離Ｘ２よりも大きい。したがって、ＳＯＩ層形成時における位置合わせのマージンが増大する。
また、本発明のように走査線が複数集められた画素において、走査線及び信号線と重なるＢＭを形成すると、ＴＦＴ基板と対向基板との位置ずれを考慮して設けるマージンの合計面積を小さく出来る。そのため、位置ずれの際の開口率の低下を抑制することが出来る。
上述したＴＦＴ配置を適用することにより、各副画素に設けられた薄膜トランジスタのそれぞれを、走査線と信号線の交差部に複数近接して設けることができる。そのため、ＳＯＩ層形成時における位置合わせのマージンを増加、又はＴＦＴ基板と対向基板の貼り合わせにおける位置ずれの際の開口率の低下を抑制することができる。
（実施の形態３）
図５は、アクティブマトリクス型表示装置において、走査線と信号線の交差部の周辺に４つＴＦＴを配置した構成例を示す図である。本実施の形態における画素は、ａ（第１の副画素とも言う）、ｂ（第２の副画素とも言う）、ｃ（第３の副画素とも言う）、３つの長方形又は長方形に準じた形状の副画素が、長辺が信号線と平行になるようにストライプ配列され、且つ４本の信号線が集められた構成となっている。
また、本実施の形態における画素は、ａ（第１の副画素とも言う）、ｂ（第２の副画素とも言う）、ｃ（第３の副画素とも言う）、α（第４の副画素とも言う（α＝ａ、ｂ、ｃ））、４つの長方形又は長方形に準じた形状の副画素が、長辺が信号線と平行になるようにストライプ配列され、且つ隣接する画素の間に４本の信号線が集められた構成となっている、と言い換えることができる。
なお、具体的な副画素ａ、ｂ、ｃの構成は限定されない。例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）を３つの副画素に適用することができる。
走査線と信号線で形成される格子の内部に４つの副画素が配置されている。そのため、ある任意の行（ｉ行）を例にとると、行方向に連続して並ぶ３つの格子を単位として、４画素分の副画素（１２個の副画素）が配置されることとなる。
走査線Ｇ（ｉ）、Ｇ（ｉ＋１）及び信号線Ｓ（ｊ）〜Ｓ（ｊ＋３）、Ｓ（ｊ＋４）〜Ｓ（ｊ＋７）で囲まれた領域に配置された第１の画素の第１の副画素に設けられたＴＦＴをＴｒ１（第１の薄膜トランジスタともいう）とし、走査線Ｇ（ｉ＋１）、Ｇ（ｉ＋２）及び信号線Ｓ（ｊ）〜Ｓ（ｊ＋３）、Ｓ（ｊ＋４）〜Ｓ（ｊ＋７）で囲まれた領域に設置された第２の画素の第２の副画素に設けられたＴＦＴをＴｒ２（第２の薄膜トランジスタともいう）とし、走査線Ｇ（ｉ）、Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋４）〜Ｓ（ｊ＋７）、Ｓ（ｊ＋８）〜Ｓ（ｊ＋１１）で囲まれた領域に設置された第３の画素の第３の副画素に設けられたＴＦＴをＴｒ３（第３の薄膜トランジスタともいう）とし、走査線Ｇ（ｉ＋１）、Ｇ（ｉ＋２）及び信号線Ｓ（ｊ＋４）〜Ｓ（ｊ＋７）、Ｓ（ｊ＋８）〜Ｓ（ｊ＋１１）で囲まれた領域に設置された第４の画素の第４の副画素に設けられたＴＦＴをＴｒ４（第４の薄膜トランジスタともいう）とする。Ｔｒ１は走査線Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋４）に接続され、Ｔｒ２は走査線Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋５）に接続され、Ｔｒ３は走査線Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋７）に接続され、Ｔｒ４は走査線Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋６）に接続されている。他の画素においても同様であり、走査線と４本の信号線の交差部に近接するように４つのＴＦＴで構成されるグループを配置する。
なお、本実施の形態では、副画素の長辺が信号線と平行となるようにストライプ配列し、且つ４本の信号線が集められた構成を示したが、副画素の長辺を走査線と平行となるようにストライプ配列し、且つ４本の走査線が集められた構成においても、４つのＴＦＴで構成されるグループを走査線及び信号線の交差部に配置することが出来る（図示しない）。
以下に示すように、本実施の形態の構成を別の表現で記述することができる。本実施の形態で示す画素は、互いに平行に配置された第１から第４の副画素を有し、互いに平行な第１から第４の信号線（例えばＳ（ｊ＋２）からＳ（ｊ＋５））と、互いに平行な第１と第２の走査線（例えばＧ（ｉ）とＧ（ｉ＋１））を有している。第１と第３の副画素は第２と第４の副画素の間に設けられ、第３の副画素は第４の副画素よりも第２の副画素に近く、第１の副画素は第２の副画素よりも第４の副画素に近い。第１から第４の信号線は第１と第２の走査線と直交しており、第２と第３の信号線は第１と第４の信号線の間に設けられ、第２の信号線は第４の信号線よりも第１の信号線に近く、第３の信号線は第１の信号線よりも第４の信号線に近い。第１から第４の副画素は、第２の信号線と第３の信号線ならびに第１の走査線と第２の走査線で囲まれる領域に設けられている。各副画素はＴＦＴを有しており、第１の副画素のＴＦＴは第２の走査線と第３の信号線によって駆動され、第２の副画素のＴＦＴは第２の走査線と第２の信号線によって駆動され、第３の副画素のＴＦＴは第１の走査線と第１の信号線によって駆動され、第４の副画素のＴＦＴは第１の走査線と第４の信号線によって駆動される。さらに、第１の副画素のＴＦＴは第２の信号線よりも第３の信号線により近く配置され、且つ第１の走査線よりも第２の走査線により近く配置される。また、第２の副画素のＴＦＴは第３の信号線よりも第２の信号線により近く配置され、且つ第１の走査線よりも第２の走査線により近く配置される。また、第３の副画素のＴＦＴは第３の信号線よりも第２の信号線により近く配置され、且つ第２の走査線よりも第１の走査線により近く配置され、第４の副画素のＴＦＴは第２の信号線よりも第３の信号線により近く配置され、且つ第２の走査線よりも第１の走査線により近く配置される。本実施の形態によれば、全てのＴＦＴが均等な間隔で配置される従来の配置と異なり、異なる画素に含まれる４つのＴＦＴが４本の信号線と１本の走査線の交差部近傍に設置されて一つのＴＦＴ群を形成する。このＴＦＴ群において、図５に示すように、それぞれのＴＦＴは走査線又は信号線を挟んで互いに正対するような配置とすることで、図２に示す従来のＴＦＴ配置と比較して、ＴＦＴが位置する領域の間隔を約３倍に拡張することができる。すなわち、図５に示すように、異なる画素に含まれる４つのＴＦＴを含むＴＦＴ群間の距離Ｘ１は、従来のＴＦＴ配置におけるＴＦＴ間距離よりも大きい。したがって、ＳＯＩ層形成時における位置合わせのマージンが増大する。
また、本発明のように走査線又は信号線が複数集められた画素において、走査線及び信号線と重なるＢＭを形成すると、ＴＦＴ基板と対向基板との位置ずれを考慮して設けるマージンの合計面積を小さくすることが出来る。そのため、位置ずれの際の開口率の低下を抑制することが出来る。
上述したＴＦＴ配置を適用することにより、各副画素に設けられた薄膜トランジスタのそれぞれを、走査線と信号線の交差部に複数近接して設けることができる。そのため、ＳＯＩ層形成時における位置合わせのマージンを増加、又はＴＦＴ基板と対向基板の貼り合わせにおける位置ずれの際の開口率の低下を抑制することができる。
（実施の形態４）
図６は、アクティブマトリクス型表示装置において、走査線と信号線の交差部の周辺に４つＴＦＴを配置した構成例を示す図である。本実施の形態における画素は、ａ（第１の副画素とも言う）、ｂ（第２の副画素とも言う）、ｃ（第３の副画素とも言う）、ｄ（第４の副画素とも言う）、４つの長方形又は長方形に準じた形状の副画素が、長辺が信号線と平行になるようにストライプ配列され、且つ隣接する画素の間に４本の信号線が集められた構成となっている。
なお、具体的な副画素ａ、ｂ、ｃ、ｄの構成は限定されない。例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（白）を４つの副画素に適用することができる。
走査線Ｇ（ｉ）、Ｇ（ｉ＋１）及び信号線Ｓ（ｊ）〜Ｓ（ｊ＋３）、Ｓ（ｊ＋４）〜Ｓ（ｊ＋７）で囲まれた領域に配置された第１の画素の第１の副画素に設けられたＴＦＴをＴｒ１（第１の薄膜トランジスタともいう）とし、走査線Ｇ（ｉ＋１）、Ｇ（ｉ＋２）及び信号線Ｓ（ｊ）〜Ｓ（ｊ＋３）、Ｓ（ｊ＋４）〜Ｓ（ｊ＋７）で囲まれた領域に設置された第２の画素の第２の副画素に設けられたＴＦＴをＴｒ２（第２の薄膜トランジスタともいう）とし、走査線Ｇ（ｉ）、Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋４）〜Ｓ（ｊ＋７）、Ｓ（ｊ＋８）〜Ｓ（ｊ＋１１）で囲まれた領域に設置された第３の画素の第３の副画素に設けられたＴＦＴをＴｒ３（第３の薄膜トランジスタともいう）とし、走査線Ｇ（ｉ＋１）、Ｇ（ｉ＋２）及び信号線Ｓ（ｊ＋４）〜Ｓ（ｊ＋７）、Ｓ（ｊ＋８）〜Ｓ（ｊ＋１１）で囲まれた領域に設置された第４の画素の第４の副画素に設けられたＴＦＴをＴｒ４（第４の薄膜トランジスタともいう）とする。Ｔｒ１は走査線Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋４）に接続され、Ｔｒ２は走査線Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋５）に接続され、Ｔｒ３は走査線Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋７）に接続され、Ｔｒ４は走査線Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋６）に接続されている。他の画素においても同様であり、走査線と信号線の交差部に近接するように４つのＴＦＴで構成されるグループを配置する。
なお、本実施の形態では、副画素の長辺が信号線と平行となるようにストライプ配列し、且つ４本の信号線が集められた構成を示したが、副画素の長辺を走査線と平行となるようにストライプ配列し、且つ４本の走査線が集められた構成においても、４つのＴＦＴで構成されるグループを走査線及び信号線の交差部に配置することが出来る（図示しない）。
以下に示すように、本実施の形態の構成を別の表現で記述することができる。本実施の形態で示す画素は、互いに平行に配置された第１から第４の副画素を有し、互いに平行な第１から第４の信号線（例えばＳ（ｊ＋２）からＳ（ｊ＋５））と、互いに平行な第１と第２の走査線（例えばＧ（ｉ）とＧ（ｉ＋１））を有している。第１と第４の副画素は第２と第３の副画素の間に設けられ、第１の副画素は第３の副画素よりも第２の副画素に近く、第４の副画素は第２の副画素よりも第３の副画素に近い。第１から第４の信号線は第１と第２の走査線と直交しており、第２と第３の信号線は第１と第４の信号線の間に設けられ、第２の信号線は第４の信号線よりも第１の信号線に近く、第３の信号線は第１の信号線よりも第４の信号線に近い。第１から第４の副画素は、第２の信号線と第３の信号線ならびに第１の走査線と第２の走査線で囲まれる領域に設けられている。各副画素はＴＦＴを有している。第１の副画素のＴＦＴは第２の走査線と第３の信号線によって駆動され、第２の副画素のＴＦＴは第１の走査線と第４の信号線によって駆動され、第３の副画素のＴＦＴは第２の走査線と第２の信号線によって駆動され、第４の副画素のＴＦＴは第１の走査線と第１の信号線によって駆動される。さらに、第１の副画素のＴＦＴは第２の信号線よりも第３の信号線により近く配置され、且つ第１の走査線よりも第２の走査線により近く配置される。また、第２の副画素のＴＦＴは第２の信号線よりも第３の信号線により近く配置され、且つ第２の走査線よりも第１の走査線により近く配置される。また、第３の副画素のＴＦＴは第３の信号線よりも第２の信号線により近く配置され、且つ第１の走査線よりも第２の走査線により近く配置され、第４の副画素のＴＦＴは第３の信号線よりも第２の信号線により近く配置され、且つ第２の走査線よりも第１の走査線により近く配置される。本実施の形態によれば、全てのＴＦＴが均等な間隔で配置される従来の配置と異なり、異なる画素に含まれる４つのＴＦＴが４本の信号線と１本の走査線の交差部近傍に設置されて一つのＴＦＴ群を形成する。このＴＦＴ群において、図６に示すように、それぞれのＴＦＴは走査線又は信号線を挟んで互いに正対するような配置とすることで、従来のＴＦＴ配置と比較して、ＴＦＴが位置する領域の間隔を約３倍に拡張することができる。すなわち、図６に示すように、異なる画素に含まれる４つのＴＦＴを含むＴＦＴ群間の距離Ｘ１は、従来のＴＦＴ配置におけるＴＦＴ間距離よりも大きい。したがって、ＳＯＩ層形成時における位置合わせのマージンが増大する。
また、本発明のように走査線又は信号線、あるいは走査線及び信号線が複数集められた画素において、走査線及び信号線と重なるＢＭを形成すると、ＴＦＴ基板と対向基板との位置ずれを考慮して設けられるマージンの合計面積が小さくなる。そのため、位置ずれの際の開口率の低下を抑制することが出来る。
上述したＴＦＴ配置を適用することにより、各副画素に設けられた薄膜トランジスタのそれぞれを、走査線と信号線の交差部に複数近接して設けることができる。そのため、ＳＯＩ層形成時における位置合わせのマージンを増加、又はＴＦＴ基板と対向基板の貼り合わせにおける位置ずれの際の開口率の低下を抑制することができる。
（実施の形態５）
図７は、アクティブマトリクス型表示装置において、走査線と信号線の交差部の周辺に４つＴＦＴを配置した構成例を示す図である。本実施の形態における画素は、ａ（第１の副画素とも言う）、ｂ（第２の副画素とも言う）、ｃ（第３の副画素とも言う）、ｄ（第４の副画素とも言う）、４つの正方形又は正方形に準じた形状の副画素がモザイク配列され、且つ隣接する画素の間に４本の信号線が集められた構成となっている。
なお、具体的な副画素ａ、ｂ、ｃ、ｄの構成は限定されない。例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（白）を４つの副画素に適用することができる。
走査線Ｇ（ｉ）、Ｇ（ｉ＋１）及び信号線Ｓ（ｊ）〜Ｓ（ｊ＋３）、Ｓ（ｊ＋４）〜Ｓ（ｊ＋７）で囲まれた領域に配置された第１の画素の第１の副画素に設けられたＴＦＴをＴｒ１（第１の薄膜トランジスタともいう）とし、走査線Ｇ（ｉ＋１）、Ｇ（ｉ＋２）及び信号線Ｓ（ｊ）〜Ｓ（ｊ＋３）、Ｓ（ｊ＋４）〜Ｓ（ｊ＋７）で囲まれた領域に設置された第２の画素の第２の副画素に設けられたＴＦＴをＴｒ２（第２の薄膜トランジスタともいう）とし、走査線Ｇ（ｉ）、Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋４）〜Ｓ（ｊ＋７）、Ｓ（ｊ＋８）〜Ｓ（ｊ＋１１）で囲まれた領域に設置された第３の画素の第３の副画素に設けられたＴＦＴをＴｒ３（第３の薄膜トランジスタともいう）とし、走査線Ｇ（ｉ＋１）、Ｇ（ｉ＋２）及び信号線Ｓ（ｊ＋４）〜Ｓ（ｊ＋７）、Ｓ（ｊ＋８）〜Ｓ（ｊ＋１１）で囲まれた領域に設置された第４の画素の第４の副画素に設けられたＴＦＴをＴｒ４（第４の薄膜トランジスタともいう）とする。Ｔｒ１は走査線Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋４）に接続され、Ｔｒ２は走査線Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋５）に接続され、Ｔｒ３は走査線Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋７）に接続され、Ｔｒ４は走査線Ｇ（ｉ＋１）及び信号線Ｓ（ｊ＋６）に接続されている。他の画素においても同様であり、走査線と４本の信号線の交差部に近接するように４つのＴＦＴで構成されるグループを配置する。
なお、本実施の形態では、４本の信号線が集められた構成を示したが、４本の走査線が集められた構成においても、４つのＴＦＴで構成されるグループを走査線及び信号線の交差部に配置することが出来る（図示しない）。また、図８に示すように、走査線及び信号線をそれぞれ２本ずつ集めることによっても同様のＴＦＴ配置を実現することができる。
以下に示すように、図７で示された本実施の形態の構成を別の表現で記述することができる。図７の本実施の形態で示す画素は、モザイク配列された第１から第４の副画素を有し、互いに平行に配置された第１から第４の信号線（例えばＳ（ｊ＋２）からＳ（ｊ＋５））と、互いに平行な第１と第２の走査線（例えばＧ（ｉ）とＧ（ｉ＋１））を有している。第１の副画素は第１の走査線よりも第２の走査線に近く、且つ第２の信号線よりも第３の信号線に近い。第２の副画素は第２の走査線よりも第１の走査線に近く、且つ第２の信号線よりも第３の信号線に近い。第３の副画素は第１の走査線よりも第２の走査線に近く、且つ第３の信号線よりも第２の信号線に近い。第４の副画素は第２の走査線よりも第１の走査線に近く、且つ第３の信号線よりも第２の信号線に近い。第１から第４の信号線は第１と第２の走査線と直交しており、第２と第３の信号線は第１と第４の信号線の間に設けられ、第２の信号線は第４の信号線よりも第１の信号線に近く、第３の信号線は第１の信号線よりも第４の信号線に近い。第１から第４の副画素は、第２の信号線と第３の信号線ならびに第１の走査線と第２の走査線で囲まれる領域に設けられている。各副画素はＴＦＴを有している。第１の副画素のＴＦＴは第２の走査線と第３の信号線によって駆動され、第２の副画素のＴＦＴは第１の走査線と第４の信号線によって駆動され、第３の副画素のＴＦＴは第２の走査線と第２の信号線によって駆動され、第４の副画素のＴＦＴは第１の走査線と第１の信号線によって駆動される。さらに、第１の副画素のＴＦＴは第２の信号線よりも第３の信号線により近く配置され、且つ第１の走査線よりも第２の走査線により近く配置される。また、第２の副画素のＴＦＴは第２の信号線よりも第３の信号線により近く配置され、且つ第２の走査線よりも第１の走査線により近く配置される。また、第３の副画素のＴＦＴは第３の信号線よりも第２の信号線により近く配置され、且つ第１の走査線よりも第２の走査線により近く配置され、第４の副画素のＴＦＴは第３の信号線よりも第２の信号線により近く配置され、且つ第２の走査線よりも第１の走査線により近く配置される。同様に、以下に示すように、図８で示された本実施の形態の構成を別の表現で記述することができる。画素は、モザイク配列された第１から第４の副画素を有し、互いに平行に配置された第１と第２の信号線（例えばＳ（ｊ＋１）とＳ（ｊ＋２））と、互いに平行な第１と第２の走査線（例えばＧ（ｉ＋１）とＧ（ｉ＋２））を有している。第１の副画素は第２の走査線よりも第１の走査線に近く、且つ第２の信号線よりも第１の信号線に近い。第２の副画素は第２の走査線よりも第１の走査線に近く、且つ第１の信号線よりも第２の信号線に近い。第３の副画素は第１の走査線よりも第２の走査線に近く、且つ第２の信号線よりも第１の信号線に近い。第４の副画素は第１の走査線よりも第２の走査線に近く、且つ第１の信号線よりも第２の信号線に近い。第１と第２の信号線は第１と第２の走査線と直交している。第１から第４の副画素は、第１の信号線と第２の信号線ならびに第１の走査線と第２の走査線で囲まれる領域に設けられている。各副画素はＴＦＴを有している。第１の副画素のＴＦＴは第１の走査線と第１の信号線によって駆動され、第２の副画素のＴＦＴは第１の走査線と第２の信号線によって駆動され、第３の副画素のＴＦＴは第２の走査線と第１の信号線によって駆動され、第４の副画素のＴＦＴは第２の走査線と第２の信号線によって駆動される。さらに、第１の副画素のＴＦＴは第２の信号線よりも第１の信号線により近く配置され、且つ第２の走査線よりも第１の走査線により近く配置される。また、第２の副画素のＴＦＴは第１の信号線よりも第２の信号線により近く配置され、且つ第２の走査線よりも第１の走査線により近く配置される。また、第３の副画素のＴＦＴは第２の信号線よりも第１の信号線により近く配置され、且つ第１の走査線よりも第２の走査線により近く配置され、第４の副画素のＴＦＴは第１の信号線よりも第２の信号線により近く配置され、且つ第１の走査線よりも第２の走査線により近く配置される。本実施の形態によれば、全てのＴＦＴが均等な間隔で配置される従来の配置と異なり、異なる画素に含まれる４つのＴＦＴが４本の信号線と１本の走査線の交差部近傍、あるいは２つの信号線と２つの走査線の交差部近傍に設置されて一つのＴＦＴ群を形成する。このＴＦＴ群において、図７、８に示すように、それぞれのＴＦＴは走査線又は信号線を挟んで互いに正対するような配置とすることで、図９に示す従来のＴＦＴ配置と比較して、ＴＦＴが位置する領域の間隔を約２倍に拡張することができる。すなわち、図７、８に示すように異なる画素に含まれる４つのＴＦＴを含むＴＦＴ群間の距離Ｘ１は、図９に示すＴＦＴ配置におけるＴＦＴ間距離Ｘ２よりも大きい。したがって、ＳＯＩ層形成時における位置合わせのマージンが増大する。また、副画素を図７及び図８に示すようなモザイク配列とすることで、視認性が向上するという副次的効果も得られる。
さらに、図８では、上面図においてＴＦＴの配線と走査線及び信号線がまたがることがない。通常の作製プロセスでは、走査線又は信号線との接続をさけるために、絶縁層を形成し、コンタクトホールを形成し、導電層を形成することによって、ＴＦＴと、所望の走査線又は信号線と、を電気的に接続させる。しかしながら、図８に示す形態ではこのようなプロセスが不要となる。
また、本発明のように走査線又は信号線、あるいは走査線及び信号線が複数集められた画素において、走査線及び信号線と重なるＢＭを形成すると、ＴＦＴ基板と対向基板との位置ずれを考慮して設けられるマージンの合計面積が小さくなる。そのため、位置ずれの際の開口率の低下を抑制することが出来る。
上述したＴＦＴ配置を適用することにより、各副画素に設けられた薄膜トランジスタのそれぞれを、走査線と信号線の交差部に複数近接して設けることができる。そのため、ＳＯＩ層形成時における位置合わせのマージンを増加、又はＴＦＴ基板と対向基板の貼り合わせにおける位置ずれの際の開口率の低下を抑制することができる。
（実施の形態６）
図１０は、アクティブマトリクス型表示装置において、走査線と信号線の交差部の周辺に２つＴＦＴを配置した構成例を示す図である。本実施の形態における画素は、ａ（第１の副画素とも言う）、ｂ（第２の副画素とも言う）、ｃ（第３の副画素とも言う）、３つの長方形形状又は長方形に準じた形状の副画素がデルタ配列され、且つ隣接する画素の間に２本の走査線が集められた構成となっている。
なお、具体的な副画素ａ、ｂ、ｃの構成は限定されない。例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）を３つの副画素に適用することができる。
走査線Ｇ（ｉ）及びＧ（ｉ＋１）、Ｇ（ｉ＋２）及びＧ（ｉ＋３）、並びに信号線Ｓ（ｊ＋１）、Ｓ（ｊ＋２）で囲まれた領域に配置された第１の画素の第１の副画素に設けられたＴＦＴをＴｒ１（第１の薄膜トランジスタともいう）とし、走査線Ｇ（ｉ＋２）及びＧ（ｉ＋３）、Ｇ（ｉ＋４）及びＧ（ｉ＋５）、並びに信号線Ｓ（ｊ）、Ｓ（ｊ＋１）で囲まれた領域に設置された第２の画素の第２の副画素に設けられたＴＦＴをＴｒ２（第２の薄膜トランジスタともいう）とする。Ｔｒ１は走査線Ｇ（ｉ＋２）及び信号線Ｓ（ｊ＋１）に接続され、Ｔｒ２は走査線Ｇ（ｉ＋３）及び信号線Ｓ（ｊ＋１）に接続されている。他の画素においても同様であり、２本の走査線と信号線の交差部に近接するように２つのＴＦＴで構成されるグループを配置する。
なお、本実施の形態では、２本の走査線が集められた構成を示したが、２本の信号線が集められた構成においても、２つのＴＦＴを走査線及び信号線の交差部近傍に配置することが出来る（図示しない）。また、走査線及び信号線をそれぞれ２本ずつ集めることによって、４つの４つのＴＦＴが走査線及び信号線の交差部の近傍に配置される構成にすることもできる（図示しない）。
本実施の形態によれば、表示部の副画素を構成するＴＦＴの配置を図１０に示すような配置とすることで、図１１に示すような、全てのＴＦＴが一定の間隔で配置された従来のＴＦＴ配置と比較して、ＴＦＴが位置する領域間の間隔を約２倍に拡張することができる。すなわち、図１０に示すように異なる画素に含まれる２つのＴＦＴを含むＴＦＴ群間の距離Ｘ１は、図１１に示したＴＦＴ配置におけるＴＦＴ間距離Ｘ２よりも大きい。したがって、ＳＯＩ層形成時における位置合わせのマージンが増大する。
また、本発明のように走査線又は信号線、あるいは走査線及び信号線が複数集められた画素において、走査線及び信号線と重なるＢＭを形成すると、ＴＦＴ基板と対向基板との位置ずれを考慮して設けられるマージンの合計面積が小さくなる。そのため、位置ずれの際の開口率の低下を抑制することが出来る。
さらに、図１０では、上面図においてＴＦＴの配線と走査線及び信号線がまたがることがない。通常の作製プロセスにおいては、走査線又は信号線との接続をさけるために、絶縁層を形成し、コンタクトホールを形成し、導電層を形成することによって、ＴＦＴと、所望の走査線又は信号線と、を電気的に接続させる。しかしながら、本実施の形態では、このようなプロセスが不要となる。
上述したＴＦＴ配置を適用することにより、各副画素に設けられた薄膜トランジスタのそれぞれを、走査線と信号線の交差部に複数近接して設けることができる。そのため、ＳＯＩ層形成時における位置合わせのマージンを増加、又はＴＦＴ基板と対向基板の貼り合わせにおける位置ずれの際の開口率の低下を抑制することができる。
（実施の形態７）
本実施の形態では、実施の形態１乃至６に示すようなＴＦＴ配置を有する透過型液晶表示装置の作製方法について説明する。
まず、ベース基板上に単結晶半導体薄膜を形成する工程について、図１４を用いて説明する。矩形状に成形された単結晶半導体基板１００上に酸化珪素膜又は酸化窒化珪素膜を形成し、その上に窒化珪素膜又は窒化酸化珪素膜を形成する。ここでは、酸化窒化珪素膜１０１、窒化酸化珪素膜１０２を順次形成することとする。その際、酸化窒化珪素膜は、膜厚１０ｎｍ以上１５０ｎｍ以下程度で形成することが好ましい。また、窒化酸化珪素膜は、膜厚１０ｎｍ以上２００ｎｍ以下程度で形成することが好ましい。
なお、酸化窒化珪素膜１０１及び窒化酸化珪素膜１０２はベース基板１０６からナトリウムイオンなどの不純物が拡散して単結晶半導体層を汚染しないために設けられている。ここで、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。また、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。なお、窒化アルミニウム、窒素酸化アルミニウムなどを用いてもよい。なお、酸化窒化珪素膜１０１又は窒化酸化珪素膜１０２は必ずしも設ける必要はなく、後記する単結晶半導体基板にイオン注入を行いイオン注入層のみが形成された基板を用いてもよい。
次に、単結晶半導体基板１００に水素イオン１０３を注入しイオン注入層１０４を形成する（図１４（Ａ））。ここでの水素イオンの注入はベース基板に転置される単結晶半導体層の厚さを考慮して行われる。当該単結晶半導体層の厚さは１０ｎｍ乃至２００ｎｍ、好ましくは１０ｎｍ乃至５０ｎｍの厚さとする。水素イオンを注入する際の加速電圧はこのような厚さを考慮して設定される。この処理によって単結晶半導体基板１００の表面から一定の深さの領域にイオン注入層１０４が形成される。なお、イオン注入層１０４は、水素のみでなく希ガスを用いてもよく、或いは両者を混合させて用いてもよい。
次に、窒化酸化珪素膜１０２上に、ＴＥＯＳガスと酸素ガスとの混合ガスを用いて化学気相成長法（ＣＶＤ法：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）又はプラズマ化学気相成長法（プラズマＣＶＤ法）によって成膜された酸化珪素膜１０５を形成する（図１４（Ｂ））。なお、酸化珪素膜１０５は、単結晶半導体基板１００にイオン注入を行う前に形成してもよい。なお、ＴＥＯＳガスと酸素ガスとの混合ガスを用いてＣＶＤ法又はプラズマＣＶＤ法によって成膜された酸化珪素膜を形成する場合、１０ｎｍ以上８００ｎｍ以下の膜厚で形成することが好ましい。
なお、ここでＴＥＯＳガスとは、Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅガスを意味する。ＴＥＯＳガスと酸素ガスとを用いたＣＶＤ法又はプラズマＣＶＤ法によって成膜された酸化珪素膜を、単結晶半導体基板と支持基板との貼り合わせ界面に設けることにより、基板の密着性をより向上させることができる。
なお、酸化窒化珪素膜１０１又は窒化酸化珪素膜１０２を形成しない場合、単結晶半導体基板１００の表面に、自然酸化膜、化学的に形成された酸化膜、又は酸素を含む雰囲気でＵＶ光を照射することにより形成された極薄酸化膜を形成しておくことが好ましい。同様に、単結晶半導体基板上に酸化窒化珪素膜１０１又は窒化酸化珪素膜１０２を形成する前に、単結晶半導体基板１００の表面に、上記極薄酸化膜を形成しておくことが好ましい。ここで、化学的に形成された酸化膜は、オゾン水、過酸化水素水、硫酸等の酸化剤で単結晶半導体基板表面を処理することにより形成することができる。
次に、図１４（Ａ）、（Ｂ）の工程を経た単結晶半導体基板１００を複数枚用意し、図１４（Ｃ）で示すように単結晶半導体基板１００上に形成された酸化珪素膜１０５とベース基板１０６とを接合させる。図面の簡略化のため、ここでは２枚の単結晶半導体基板１００を貼り合わせる工程を示す図となっている。なお、ここでベース基板１０６の表面には下地膜１０７が形成される。下地膜としては、ＴＥＯＳガスと酸素ガスとの混合ガスを用いてＣＶＤ法又はプラズマＣＶＤ法によって成膜された酸化珪素膜が挙げられ、酸化珪素膜１０５と下地膜１０７とを接合することにより、単結晶半導体基板１００とベース基板１０６とを貼り合わせることができる。なお、酸化珪素膜なとの下地膜１０７は必ずしも形成する必要はないが、基板の密着性を向上させるために設けることが好ましい。
ここで、ベース基板１０６は、透明性を有している基板であれば良いため、ガラス、石英、などの絶縁基板を適用することができる。本実施の形態では、ガラス基板を用いることとする。
本実施の形態において、接合は単結晶半導体基板１００側の酸化珪素膜１０５とベース基板側の下地膜１０７とが密接することにより形成される。接合の形成は室温で行うことが可能である。この接合は原子レベルで行われ、ファン・デル・ワールス力が作用して室温で強固な接合が形成される。
単結晶半導体基板１００とベース基板１０６との接合を形成した後、熱処理を行い、単結晶半導体基板１００の一部（すなわち単結晶半導体層１０８）を剥離する（図１４（Ｄ））。加熱することによりイオン注入層１０４に形成された微小な空洞の体積変化が起こり、イオン注入層１０４に沿って破断面が発生し、破断面に沿って単結晶半導体層１０８を剥離（分断）することができる。その後、接合をさらに強固なものとするために、４００℃乃至７００の熱処理を行うことが好ましい。このようにして、ベース基板１０６上に薄膜の単結晶半導体層１０９が形成される。その後、その表面を平坦化するため、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことが好ましい。
図１４（Ｄ）で示すように、ベース基板１０６上に形成された複数の単結晶半導体層１０９において、隣接する単結晶半導体層間には継ぎ目１１０（隙間）が生じる。例えば、図２、図４、図９、図１１に示す従来のＴＦＴ配置を用いると、各ＴＦＴ同士の間隔が狭いため、継ぎ目１１０を避けて全てのＴＦＴを形成することは非常に困難である。これに対し、実施の形態１乃至６に示すＴＦＴ配置を用いることで、継ぎ目１１０を避けて効率的にＴＦＴを配置することが可能となる。
次に、単結晶半導体層１０９上に選択的にレジストを形成し、レジストをマスクとして単結晶半導体層１０９をエッチングすることにより、島状の単結晶半導体層２０１を形成する（図１４（Ｅ））。
以下、図１５を用いて、ＴＦＴの形成及び液晶表示装置の作製工程を説明する。
島状の単結晶半導体層２０１を覆う第１の絶縁層２０２を形成する。第１の絶縁層２０２はプラズマＣＶＤ法またはスパッタ法などを用い、厚さを１０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。第１の絶縁層２０２としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素に代表される珪素の酸化物又は窒化物等の材料で形成すればよく、積層でも単層でもよい。また、絶縁層は窒化珪素膜、酸化珪素膜、窒化珪素膜の３層の積層、酸化窒化珪素膜の単層、２層からなる積層でも良い。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。さらに島状の単結晶半導体層２０１と第１の絶縁層２０２の間に、膜厚１〜１００ｎｍ、好ましくは１〜１０ｎｍ、さらに好ましくは２〜５ｎｍである膜厚の薄い酸化珪素膜を形成してもよい。薄い酸化珪素膜の形成方法としては、ＧＲＴＡ法、ＬＲＴＡ法等を用いて半導体領域表面を酸化し、熱酸化膜を形成する方法が挙げられ、膜厚の薄い酸化珪素膜を形成することができる。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。ここで、第１の絶縁層２０２はゲート絶縁層として機能する。
次いで、第１の絶縁層２０２上にゲート電極層や接続電極として機能する第１の導電層２０３を形成する。ここでは、第１の導電層２０３は単層で形成した例を示しているが、導電性材料を２層又は３層以上の積層で設けた構造としてもよい。なお、第１の導電層２０３は、第１の絶縁層２０２上を覆って形成された導電層を選択的にエッチングすることにより形成される。
第１の導電層２０３は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金若しくは化合物で形成することができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。例えば、第１の導電層２０３を積層構造とする場合、第１層として窒化タンタルを用い、第２層としてタングステンを用いて形成するとよい。なお、この組み合わせに限られず、上記材料を自由に組み合わせて設けることができる。
続いて、第１の導電層２０３をマスクとして島状の単結晶半導体層２０１に不純物元素を導入することによって、島状の単結晶半導体層２０１に不純物領域２０１ｂ、２０１ｃ及び不純物元素が導入されないチャネル領域２０１ａを形成する。なお、ここでは、第１の導電層２０３を島状の単結晶半導体層２０１を横断するように形成した後に不純物元素を導入するため、第１の導電層２０３に覆われていない領域に不純物が導入されて不純物領域２０１ｂ、２０１ｃが形成され、第１の導電層２０３に覆われた領域には不純物元素が導入されないチャネル領域２０１ａが形成される。
ここで、不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。例えば、不純物元素として、リン（Ｐ）を１×１０１８〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度で含まれるように島状の単結晶半導体層２０１に導入し、ｎ型を示す不純物領域２０１ｂ、２０１ｃを形成すればよい。なお、チャネル領域２０１ａとソース領域又はドレイン領域との間に、低濃度に不純物が添加された低濃度不純物領域（ＬＤＤ領域）を形成してもよい。
次に、第１の導電層２０３及び第１の絶縁層２０２を覆うように第２の絶縁層２０４を形成する。ここで、第２の絶縁層２０４は、ＣＶＤ法やスパッタリング法等で形成した、酸化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）などを用いることができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン系樹脂、アクリル、エポキシ等の有機材料、またはシロキサン樹脂等のシロキサン材料、オキサゾール樹脂などからなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、芳香族炭化水素）やフルオロ基を用いても良い。有機基はフルオロ基を含んでもよい。オキサゾール樹脂は、例えば、感光性ポリベンゾオキサゾール等である。感光性ポリベンゾオキサゾールは、比誘電率が低く（常温１ＭＨｚで比誘電率２．９）、耐熱性が高く（示差熱熱重量同時測定（ＴＧ／ＤＴＡ：Ｔｈｅｒｍｏｇｒａｖｉｍｅｔｒｙ−Ｄｉｆｆｅｒｅｎｔｉａｌ Ｔｈｅｒｍａｌ Ａｎａｌｙｓｉｓ）で昇温５℃／ｍｉｎで熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３％）材料である。オキサゾール樹脂は、ポリイミド等の比誘電率（３．２〜３．４程度）と比較すると、比誘電率が低いため（２．９程度）、寄生容量の発生を抑制し、高速動作を行うことができる。ここでは、第２の絶縁層２０４として、ＣＶＤ法で形成した酸化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）又は窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）を単層又は積層して形成する。また、さらに、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン系樹脂、アクリル、エポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂を積層して形成してもよい。次に、第２の絶縁層２０４上に選択的にレジストを形成する。レジストとしては、ポジ型のフォトレジストやネガ型のフォトレジスト等を適宜選択して用いることができる。
続いて、レジストをマスクとして、第２の絶縁層２０４及び第１の絶縁層２０２をドライエッチングして、島状の単結晶半導体層２０１に達するコンタクトホールを形成する。なお、ドライエッチングの際のエッチングガスとしては、半導体層がエッチングされないように第２の絶縁層２０４及び第１の絶縁層２０２との選択比がとれるものであれば特に限定されないが、例えばＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３、ＣＦ４等のフッ素系のガス、又は該フッ素系ガスにＯ２ガス、Ｈ２ガス、ＨｅやＡｒ等の不活性ガスを適宜加えた混合ガス等を用いることができる。好ましくは、ＣＨＦ３とＨｅとの混合ガス、ＣＦ４とＨ２との混合ガス、又はＣＨＦ３とＨｅとＨ２との混合ガスを用いるとよい。
次に、第２の絶縁層２０４及び第１の絶縁層２０２に形成されたコンタクトホールに導電性材料を充填して、島状の単結晶半導体層２０１の不純物領域２０１ｂ、２０１ｃの表面で電気的に接続する第２の導電層２０５を形成する。なお、第２の導電層２０５は、第２の絶縁層２０４上を覆って形成された導電層を選択的にエッチングすることにより形成することができる。
次に、第２の絶縁層２０４及び第２の導電層２０５を覆うように第３の絶縁層２０６を形成する。第３の絶縁層２０６としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン系樹脂を用いることができる。
本実施の形態では、第３の絶縁層２０６の形成方法としては、スピンコート法等を用いると好ましい。
次に、第３の絶縁層２０６上に選択的にレジストを形成し、レジストをマスクとしてエッチングを行うことで、第２の導電層２０５に達するコンタクトホールを形成する。続いて、第３の絶縁層２０６上に第２の導電層２０５と電気的に接続された画素電極２０７を形成し、さらに、第３の絶縁層２０６及び画素電極２０７上に配向膜２０８を形成する。
次に対向基板８０２を用意する。対向基板８０２は、ガラス基板３００、透明導電膜からなる対向電極３０１、及び配向膜３０２で構成される。
次に、上記工程により得たＴＦＴ基板８０１及び対向基板８０２をシール材を介して貼り合わせる。ここで、両基板の間隔を一定に保つために、配向膜２０８と配向膜３０２との間にスペーサを設けても良い。その後、両基板の間に液晶８０３を注入し、封止材によって封止することで図１５に示すような透過型液晶表示装置が完成する。
本発明を用いることにより、ＳＯＩ層形成時における位置合わせのマージンが増大し、生産性の向上、及び表示不良の低減を図ることができる。すなわち、信頼性の高い表示装置を作製することが可能となる。
なお、本実施の形態においては透過型の液晶表示装置について説明したが、本発明を適用した表示装置はこれに限定されない。例えば、画素電極２０７として反射性を有する電極層を用いたり、画素電極２０７の上面又は下面に反射膜を設けることで、反射型液晶表示装置に適用することができる。また、エレクトロルミネッセンス素子を有する表示装置（ＥＬ表示装置）に適用することもできる。
（実施の形態８）
図１６は本発明を適用した携帯電話１０００の構成の一例であり、図１６（Ａ）が正面図、図１６（Ｂ）が背面図、図１６（Ｃ）が展開図である。携帯電話１０００は、電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
携帯電話１０００は、筐体１００１及び１００２の二つの筐体で構成されている。筐体１００１には、表示部１１０１、スピーカー１１０２、マイクロフォン１１０３、操作キー１１０４、ポインティングデバイス１１０５、カメラ用レンズ１１０６、外部接続端子１１０７等を備え、筐体１００２には、キーボード１２０１、外部メモリスロット１２０２、カメラ用レンズ１２０３、ライト１２０４、イヤホン端子１１０８等を備えている。また、アンテナは筐体１００１内部に内蔵されている。
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
表示部１１０１には、上記実施例に示される表示装置を組み込むことが可能であり、使用形態に応じて表示の方向が適宜変化する。表示部１１０１と同一面上にカメラ用レンズ１１０６を備えているため、テレビ電話が可能である。また、表示部１１０１をファインダーとしカメラ用レンズ１２０３及びライト１２０４で静止画及び動画の撮影が可能である。スピーカー１１０２及びマイクロフォン１１０３は音声通話に限らず、テレビ電話、録音、再生等が可能である。操作キー１１０４では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。更に、重なり合った筐体１００１と筐体１００２（図１６（Ａ））は、スライドし図１６（Ｃ）のように展開し、携帯情報端末として使用できる。この場合、キーボード１２０１、ポインティングデバイス１１０５を用い円滑な操作が可能である。外部接続端子１１０７はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット１２０２に記録媒体を挿入しより大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能等を備えたものであってもよい。
本発明を用いることにより、表示不良が低減された信頼性の高い表示装置を作製することが可能となる。
本発明に係る表示部の画素配置の一例を示す模式図。 表示部における従来の画素配置の一例を示す模式図。 本発明に係る表示部の画素配置の一例を示す模式図。 表示部における従来の画素配置の一例を示す模式図。 本発明に係る表示部の画素配置の一例を示す模式図。 本発明に係る表示部の画素配置の一例を示す模式図。 本発明に係る表示部の画素配置の一例を示す模式図。 本発明に係る表示部の画素配置の一例を示す模式図。 表示部における従来の画素配置の一例を示す模式図。 本発明に係る表示部の画素配置の一例を示す模式図。 表示部における従来の画素配置の一例を示す模式図。 表示部における従来の画素とＢＭの配置関係の一例を示す模式図。 本発明に係る表示部の画素とＢＭの配置関係の一例を示す模式図。 本発明に係る表示装置の作製工程の一例を示す断面図。 本発明に係る表示装置の断面構造の一例を示す図。 本発明に係る表示装置の一例の構成を示す図。
符号の説明
１０ ＢＭ
１１ ＢＭ
１００ 単結晶半導体基板
１０１ 酸化窒化珪素膜
１０２ 窒化酸化珪素膜
１０３ 水素イオン
１０４ イオン注入層
１０５ 酸化珪素膜
１０６ ベース基板
１０７ 下地膜
１０８ 単結晶半導体層
１０９ 単結晶半導体層
１１０ 継ぎ目
２０１ 島状の単結晶半導体層
２０１ａ チャネル領域
２０１ｂ 不純物領域
２０１ｃ 不純物領域
２０２ 第１の絶縁層
２０３ 第１の導電層
２０４ 第２の絶縁層
２０５ 第２の導電層
２０６ 第３の絶縁層
２０７ 画素電極
２０８ 配向膜
３００ ガラス基板
３０１ 対向電極
３０２ 配向膜
８０１ ＴＦＴ基板
８０２ 対向基板
８０３ 液晶
１０００ 携帯電話
１００１ 筐体
１００２ 筐体
１１０１ 表示部
１１０２ スピーカー
１１０３ マイクロフォン
１１０４ 操作キー
１１０５ ポインティングデバイス
１１０６ カメラ用レンズ
１１０７ 外部接続端子
１１０８ イヤホン端子
１２０１ キーボード
１２０２ 外部メモリスロット
１２０３ カメラ用レンズ
１２０４ ライト

Claims (2)

  1. 複数の単結晶半導体基板から剥離された複数の単結晶半導体層を有する表示装置であって、
    基板と、
    前記基板上の第１の走査線及び第２の走査線と、
    前記第１の走査線及び前記第２の走査線と直交する第１乃至第３の信号線と、
    前記第１の走査線、前記第２の走査線、前記第２の信号線、及び前記第３の信号線に囲まれた領域の画素と、を有し、
    前記第２の信号線は、前記第１の信号線と前記第３の信号線との間に設けられ、
    前記画素は、第１乃至第３の副画素と、
    前記第２の走査線及び前記第２の信号線に電気的に接続された第１の薄膜トランジスタと、
    前記第１の走査線及び前記第１の信号線に電気的に接続された第２の薄膜トランジスタと、
    前記第１の走査線及び前記第３の信号線に電気的に接続された第３の薄膜トランジスタと、を有し、
    前記第１の副画素は第１の画素電極を有し、前記第１の画素電極と前記第１の薄膜トランジスタは電気的に接続され、
    前記第２の副画素は第２の画素電極を有し、前記第２の画素電極と前記第２の薄膜トランジスタは電気的に接続され、
    前記第３の副画素は第３の画素電極を有し、前記第３の画素電極と前記第３の薄膜トランジスタは電気的に接続され、
    前記第１乃至第３の薄膜トランジスタは、前記画素の四隅のいずれかに配置され、
    前記第１の薄膜トランジスタは、前記第１の走査線よりも前記第２の走査線の近くに、且つ前記第３の信号線よりも前記第２の信号線の近くに配置され、
    前記第２の薄膜トランジスタは、前記第２の走査線よりも前記第１の走査線の近くに、且つ前記第３の信号線よりも前記第２の信号線の近くに配置され、
    前記第３の薄膜トランジスタは、前記第２の走査線よりも前記第１の走査線の近くに、且つ前記第２の信号線よりも前記第３の信号線の近くに配置され、
    前記第１及び第２の薄膜トランジスタの島状の単結晶半導体層と、前記第３の薄膜トランジスタの島状の単結晶半導体膜とは、前記複数の単結晶半導体基板のうち異なる単結晶半導体基板から剥離された単結晶半導体層であることを特徴とする表示装置。
  2. 複数の単結晶半導体基板から剥離された複数の単結晶半導体層を有する表示装置であって、
    基板と、
    前記基板上の第１乃至第３の走査線と、
    前記第１乃至第３の走査線と直交する第１の信号線及び前記第２の信号線と、
    前記第２の走査線、前記第３の走査線、前記第１の信号線、及び前記第２の信号線に囲まれた領域の画素と、を有し、
    第２の走査線は、前記第１の走査線と前記第３の走査線との間に設けられ、
    前記画素は、第１乃至第３の副画素と、
    前記第３の走査線及び前記第１の信号線に電気的に接続された第１の薄膜トランジスタと、
    前記第２の走査線及び前記第１の信号線に電気的に接続された第２の薄膜トランジスタと、
    前記第１の走査線及び前記第２の信号線に電気的に接続された第３の薄膜トランジスタと、を有し、
    前記第１の副画素は第１の画素電極を有し、前記第１の画素電極と前記第１の薄膜トランジスタは電気的に接続され、
    前記第２の副画素は第２の画素電極を有し、前記第２の画素電極と前記第２の薄膜トランジスタは電気的に接続され、
    前記第３の副画素は第３の画素電極を有し、前記第３の画素電極と前記第３の薄膜トランジスタは電気的に接続され、
    前記第１乃至第３の薄膜トランジスタは、前記画素の四隅のいずれかに配置され、
    前記第１の薄膜トランジスタは、前記第２の走査線よりも前記第３の走査線の近くに、且つ前記第２の信号線よりも前記第１の信号線の近くに配置され、
    前記第２の薄膜トランジスタは、前記第３の走査線よりも前記第２の走査線の近くに、且つ前記第２の信号線よりも前記第１の信号線の近くに配置され、
    前記第３の薄膜トランジスタは、前記第３の走査線よりも前記第２の走査線の近くに、且つ前記第１の信号線よりも前記第２の信号線の近くに配置され、
    前記第１の薄膜トランジスタの島状の単結晶半導体層と、前記第２及び第３の薄膜トランジスタの島状の単結晶半導体膜とは、前記複数の単結晶半導体基板のうち異なる単結晶半導体基板から剥離された単結晶半導体層であることを特徴とする表示装置。
JP2008303404A 2007-12-03 2008-11-28 表示装置 Expired - Fee Related JP5380056B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008303404A JP5380056B2 (ja) 2007-12-03 2008-11-28 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007312546 2007-12-03
JP2007312546 2007-12-03
JP2008303404A JP5380056B2 (ja) 2007-12-03 2008-11-28 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013199663A Division JP2014041366A (ja) 2007-12-03 2013-09-26 表示装置

Publications (3)

Publication Number Publication Date
JP2009157365A JP2009157365A (ja) 2009-07-16
JP2009157365A5 JP2009157365A5 (ja) 2012-01-12
JP5380056B2 true JP5380056B2 (ja) 2014-01-08

Family

ID=40674802

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2008303404A Expired - Fee Related JP5380056B2 (ja) 2007-12-03 2008-11-28 表示装置
JP2013199663A Withdrawn JP2014041366A (ja) 2007-12-03 2013-09-26 表示装置
JP2015003747A Active JP6063491B2 (ja) 2007-12-03 2015-01-12 表示装置
JP2016244091A Withdrawn JP2017097354A (ja) 2007-12-03 2016-12-16 表示装置
JP2018148433A Withdrawn JP2018185544A (ja) 2007-12-03 2018-08-07 表示装置
JP2020218239A Withdrawn JP2021063994A (ja) 2007-12-03 2020-12-28 表示装置
JP2022141910A Active JP7344360B2 (ja) 2007-12-03 2022-09-07 表示装置
JP2023142370A Pending JP2023165734A (ja) 2007-12-03 2023-09-01 表示装置

Family Applications After (7)

Application Number Title Priority Date Filing Date
JP2013199663A Withdrawn JP2014041366A (ja) 2007-12-03 2013-09-26 表示装置
JP2015003747A Active JP6063491B2 (ja) 2007-12-03 2015-01-12 表示装置
JP2016244091A Withdrawn JP2017097354A (ja) 2007-12-03 2016-12-16 表示装置
JP2018148433A Withdrawn JP2018185544A (ja) 2007-12-03 2018-08-07 表示装置
JP2020218239A Withdrawn JP2021063994A (ja) 2007-12-03 2020-12-28 表示装置
JP2022141910A Active JP7344360B2 (ja) 2007-12-03 2022-09-07 表示装置
JP2023142370A Pending JP2023165734A (ja) 2007-12-03 2023-09-01 表示装置

Country Status (4)

Country Link
US (4) US8044905B2 (ja)
JP (8) JP5380056B2 (ja)
KR (5) KR101627724B1 (ja)
WO (1) WO2009072452A1 (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
WO2010103676A1 (ja) * 2008-10-15 2010-09-16 シャープ株式会社 アクティブマトリクス基板、表示パネル、表示装置、並びに電子機器
KR101490789B1 (ko) * 2008-12-18 2015-02-06 삼성디스플레이 주식회사 액정 표시 장치
KR101542511B1 (ko) * 2008-12-24 2015-08-07 삼성디스플레이 주식회사 표시 장치
KR101588329B1 (ko) * 2009-03-23 2016-01-26 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
TWI396026B (zh) * 2009-07-22 2013-05-11 Au Optronics Corp 畫素陣列
KR101758297B1 (ko) * 2010-06-04 2017-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP5699456B2 (ja) * 2010-06-10 2015-04-08 カシオ計算機株式会社 表示装置
JP5620211B2 (ja) * 2010-09-24 2014-11-05 株式会社ジャパンディスプレイ 液晶表示装置
KR101354386B1 (ko) * 2010-12-07 2014-01-23 엘지디스플레이 주식회사 액정표시장치
CN102930809B (zh) 2011-08-12 2016-02-10 上海中航光电子有限公司 双栅极驱动的横向排列的像素结构及显示面板
CN103135295B (zh) * 2011-11-29 2015-09-30 上海中航光电子有限公司 双栅极驱动的横向像素结构及液晶显示器
CN102663965B (zh) * 2012-04-20 2014-04-09 深圳市华星光电技术有限公司 一种显示面板及3d显示装置
US9006719B2 (en) * 2013-01-16 2015-04-14 Shenzhen China Star Optoelectronics Technology Co., Ltd OLED pixel structure and OLED panel each having three colored light emitting zones arranged in parallel
JP5909202B2 (ja) * 2013-02-19 2016-04-26 株式会社ジャパンディスプレイ 表示装置及び電子機器
KR102020354B1 (ko) * 2013-03-12 2019-11-05 삼성디스플레이 주식회사 액정 표시 장치
CN103197481B (zh) * 2013-03-27 2015-07-15 深圳市华星光电技术有限公司 阵列基板及液晶显示装置
CN103412675B (zh) * 2013-07-26 2016-07-27 北京京东方光电科技有限公司 一种阵列基板、内嵌式触摸屏及显示装置
JP6486660B2 (ja) 2013-11-27 2019-03-20 株式会社半導体エネルギー研究所 表示装置
US9231032B2 (en) * 2013-12-24 2016-01-05 Lg Display Co., Ltd. Organic electroluminescent device and method of fabricating the same
JP6324207B2 (ja) * 2014-05-16 2018-05-16 株式会社ジャパンディスプレイ 表示装置
CN104199222B (zh) * 2014-09-09 2018-03-30 上海中航光电子有限公司 一种阵列基板、显示面板及显示装置
DE112015004166T5 (de) 2014-09-12 2017-05-24 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
KR102265610B1 (ko) * 2014-09-29 2021-06-16 엘지디스플레이 주식회사 유기전계 발광소자
CN104317122B (zh) 2014-10-10 2018-01-12 上海中航光电子有限公司 像素结构、阵列基板、显示面板和显示装置及其驱动方法
CN104317115B (zh) 2014-10-10 2017-11-14 上海中航光电子有限公司 像素结构及其制造方法、阵列基板、显示面板和显示装置
CN104483788B (zh) 2014-10-10 2018-04-10 上海中航光电子有限公司 像素结构及其制造方法、阵列基板、显示面板和显示装置
CN104317121B (zh) 2014-10-10 2017-08-25 上海中航光电子有限公司 像素结构、阵列基板、显示面板和显示装置及其驱动方法
CN104317123B (zh) 2014-10-10 2017-05-03 上海中航光电子有限公司 像素结构及其制造方法、阵列基板、显示面板和显示装置
TWI598670B (zh) 2014-11-25 2017-09-11 友達光電股份有限公司 顯示面板之畫素結構
KR20160082546A (ko) * 2014-12-26 2016-07-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP6654280B2 (ja) * 2015-01-14 2020-02-26 天馬微電子有限公司 画素アレイ及び電気光学装置並びに電気機器並びに画素アレイの駆動方法
US10134330B2 (en) 2015-03-17 2018-11-20 Kunshan Yunyinggu Electronic Technology Co., Ltd. Subpixel arrangement for displays and driving circuit thereof
ES2795400T3 (es) * 2015-03-17 2020-11-23 Kunshan Yunyinggu Electronic Tech Co Ltd Disposición de subpíxeles para pantallas y circuito de excitación de la misma
KR20160122933A (ko) * 2015-04-14 2016-10-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US10192501B2 (en) * 2015-04-24 2019-01-29 Sharp Kabushiki Kaisha Liquid crystal display device with color pixels and subpixels
CN105097873A (zh) * 2015-06-01 2015-11-25 京东方科技集团股份有限公司 阵列基板及显示装置
CN105137688B (zh) * 2015-10-10 2016-12-07 重庆京东方光电科技有限公司 一种阵列基板、显示面板及其驱动方法
US10573667B2 (en) 2015-12-11 2020-02-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102596367B1 (ko) * 2015-12-14 2023-10-30 엘지디스플레이 주식회사 유기 발광 표시 장치
TWI575486B (zh) * 2016-06-27 2017-03-21 友達光電股份有限公司 曲面螢幕及曲面螢幕的製造方法
US10971107B2 (en) * 2016-11-02 2021-04-06 Innolux Corporation Display device
US20180061862A1 (en) * 2016-12-09 2018-03-01 HKC Corporation Limited Display panel and display device
US11018161B2 (en) 2017-01-16 2021-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
CN107145018B (zh) * 2017-06-01 2020-09-01 昆山龙腾光电股份有限公司 像素排列单元、像素排列结构和显示面板
CN107219700B (zh) * 2017-06-22 2021-05-14 上海天马微电子有限公司 一种液晶显示面板及显示装置
CN109427287B (zh) 2017-08-29 2020-12-22 昆山国显光电有限公司 适用于高像素密度的像素驱动电路、像素结构和制作方法
CN110658657B (zh) * 2018-06-29 2021-10-01 京东方科技集团股份有限公司 阵列基板和显示面板
US10923503B2 (en) * 2018-07-02 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor-on-insulator (SOI) substrate comprising a trap-rich layer with small grain sizes
CN110767675B (zh) * 2018-08-06 2022-06-17 云谷（固安）科技有限公司 显示面板、显示屏和显示终端
CN110767106B (zh) * 2018-09-30 2020-09-08 云谷（固安）科技有限公司 显示面板、显示屏及显示终端
CN109725002A (zh) * 2019-01-23 2019-05-07 深圳市华星光电技术有限公司 一种基于aoi的基板缺陷类别判别方法
CN109697967A (zh) * 2019-03-08 2019-04-30 京东方科技集团股份有限公司 一种像素结构及其驱动方法、显示装置
US20220190097A1 (en) * 2019-04-26 2022-06-16 Sharp Kabushiki Kaisha Display device
CN110265435B (zh) * 2019-05-30 2020-11-24 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN110346995B (zh) * 2019-07-26 2021-07-27 苏州华星光电技术有限公司 一种阵列基板
CN110429124A (zh) 2019-08-12 2019-11-08 京东方科技集团股份有限公司 一种像素结构、显示面板以及显示装置
CN110703514B (zh) * 2019-09-06 2020-10-13 深圳市华星光电半导体显示技术有限公司 画素结构及显示面板
CN110752240B (zh) * 2019-10-31 2022-03-01 Oppo广东移动通信有限公司 显示装置及电子设备
JP7326137B2 (ja) * 2019-12-03 2023-08-15 株式会社ジャパンディスプレイ 表示装置
WO2022082491A1 (zh) * 2020-10-21 2022-04-28 京东方科技集团股份有限公司 显示基板以及显示装置
US20240138211A1 (en) * 2021-11-29 2024-04-25 Hefei Boe Joint Technology Co.,Ltd. Display substrate and display device

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2620240B2 (ja) 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
JPS6476034A (en) * 1987-09-18 1989-03-22 Toshiba Corp Liquid crystal display device
JP2828981B2 (ja) * 1987-12-25 1998-11-25 株式会社日立製作所 液晶ディスプレイパネル
US5151689A (en) * 1988-04-25 1992-09-29 Hitachi, Ltd. Display device with matrix-arranged pixels having reduced number of vertical signal lines
FR2632618A1 (fr) 1988-06-08 1989-12-15 Commissariat Energie Atomique Dispositif de transport sur coussin d'air avec guidage magnetique
JP2791084B2 (ja) 1989-03-08 1998-08-27 株式会社日立製作所 液晶表示装置
JPH02264224A (ja) * 1989-04-05 1990-10-29 Matsushita Electric Ind Co Ltd 点欠陥の検出および補修の可能なアクティブマトリクス基板の製造法
JP2815910B2 (ja) 1989-07-19 1998-10-27 シャープ株式会社 投影形画像表示装置
TW226044B (ja) 1992-04-15 1994-07-01 Toshiba Co Ltd
JPH0618926A (ja) * 1992-07-02 1994-01-28 Sharp Corp 液晶表示用大型基板およびその製造方法
JPH06148680A (ja) * 1992-11-09 1994-05-27 Hitachi Ltd マトリクス型液晶表示装置
RU2066074C1 (ru) 1992-12-30 1996-08-27 Малое научно-производственное предприятие "ЭЛО" Активная отображающая матрица для жидкокристаллических экранов
US5479280A (en) 1992-12-30 1995-12-26 Goldstar Co., Ltd. Active matrix for liquid crystal displays having two switching means and discharging means per pixel
JP3493534B2 (ja) * 1995-07-07 2004-02-03 カシオ計算機株式会社 液晶表示素子
US6072454A (en) 1996-03-01 2000-06-06 Kabushiki Kaisha Toshiba Liquid crystal display device
US5986724A (en) 1996-03-01 1999-11-16 Kabushiki Kaisha Toshiba Liquid crystal display with liquid crystal layer and ferroelectric layer connected to drain of TFT
JP3305946B2 (ja) 1996-03-07 2002-07-24 株式会社東芝 液晶表示装置
JPH1068931A (ja) * 1996-08-28 1998-03-10 Sharp Corp アクティブマトリクス型液晶表示装置
JP3050175B2 (ja) * 1997-07-23 2000-06-12 セイコーエプソン株式会社 表示装置
JP3516840B2 (ja) * 1997-07-24 2004-04-05 アルプス電気株式会社 表示装置およびその駆動方法
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3719343B2 (ja) * 1997-12-25 2005-11-24 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電気光学装置の駆動方法及び電子機器並びに投射型表示装置
US6320204B1 (en) 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
US6066860A (en) 1997-12-25 2000-05-23 Seiko Epson Corporation Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device
JP3826591B2 (ja) * 1998-12-04 2006-09-27 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2000221524A (ja) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd カラー液晶表示装置
US7145536B1 (en) 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4497596B2 (ja) 1999-09-30 2010-07-07 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP4471444B2 (ja) * 2000-03-31 2010-06-02 三菱電機株式会社 液晶表示装置ならびにこれを備えた携帯電話機および携帯情報端末機器
JP3620490B2 (ja) * 2000-11-22 2005-02-16 ソニー株式会社 アクティブマトリクス型表示装置
JP4540219B2 (ja) * 2000-12-07 2010-09-08 エーユー オプトロニクス コーポレイション 画像表示素子、画像表示装置、画像表示素子の駆動方法
JP4323124B2 (ja) * 2000-12-21 2009-09-02 株式会社半導体エネルギー研究所 発光装置及び電子機器
US7071911B2 (en) 2000-12-21 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method thereof and electric equipment using the light emitting device
JP3946547B2 (ja) 2001-06-05 2007-07-18 シャープ株式会社 アクティブマトリクス基板および表示装置ならびに検出装置
JP4785300B2 (ja) * 2001-09-07 2011-10-05 株式会社半導体エネルギー研究所 電気泳動型表示装置、表示装置、及び電子機器
JP4380954B2 (ja) * 2001-09-28 2009-12-09 三洋電機株式会社 アクティブマトリクス型表示装置
US20030071780A1 (en) * 2001-10-16 2003-04-17 Vincent Kent D. High resolution display
JP4181804B2 (ja) * 2002-07-04 2008-11-19 アルプス電気株式会社 液晶表示装置
US7301517B2 (en) * 2002-05-10 2007-11-27 Alps Electric Co., Ltd. Liquid-crystal display apparatus capable of reducing line crawling
JP2004205855A (ja) * 2002-12-25 2004-07-22 Sharp Corp 液晶表示装置
US6771028B1 (en) * 2003-04-30 2004-08-03 Eastman Kodak Company Drive circuitry for four-color organic light-emitting device
TWI387800B (zh) * 2004-09-10 2013-03-01 Samsung Display Co Ltd 顯示裝置
US7382384B2 (en) * 2004-12-07 2008-06-03 Eastman Kodak Company OLED displays with varying sized pixels
KR101171176B1 (ko) * 2004-12-20 2012-08-06 삼성전자주식회사 박막 트랜지스터 표시판 및 표시 장치
KR101208724B1 (ko) * 2005-01-03 2012-12-06 삼성디스플레이 주식회사 어레이 기판 및 이를 구비한 표시 패널
JP2007086506A (ja) * 2005-09-22 2007-04-05 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
KR101196860B1 (ko) * 2006-01-13 2012-11-01 삼성디스플레이 주식회사 액정 표시 장치
KR101204365B1 (ko) * 2006-01-16 2012-11-26 삼성디스플레이 주식회사 액정 표시 패널 및 그 제조 방법
KR101306206B1 (ko) * 2006-04-24 2013-09-10 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법
JP4367859B2 (ja) * 2006-06-09 2009-11-18 株式会社半導体エネルギー研究所 電気光学装置
US7675498B2 (en) * 2006-07-20 2010-03-09 Tpo Displays Corp. Dot-inversion display devices and driving method thereof with low power consumption
JP5191639B2 (ja) * 2006-09-15 2013-05-08 株式会社ジャパンディスプレイイースト 液晶表示装置
KR101429905B1 (ko) * 2006-09-29 2014-08-14 엘지디스플레이 주식회사 액정표시장치
KR101393628B1 (ko) * 2007-02-14 2014-05-12 삼성디스플레이 주식회사 액정 표시 장치
JP5194494B2 (ja) * 2007-03-12 2013-05-08 コニカミノルタホールディングス株式会社 画素アレイ

Also Published As

Publication number Publication date
WO2009072452A1 (en) 2009-06-11
JP2014041366A (ja) 2014-03-06
US20090140253A1 (en) 2009-06-04
JP2009157365A (ja) 2009-07-16
KR20120123614A (ko) 2012-11-08
US9147368B2 (en) 2015-09-29
KR101450124B1 (ko) 2014-10-14
JP2017097354A (ja) 2017-06-01
KR101410339B1 (ko) 2014-06-24
KR20100099716A (ko) 2010-09-13
US8044905B2 (en) 2011-10-25
KR20140027570A (ko) 2014-03-06
KR20140095582A (ko) 2014-08-01
JP2023165734A (ja) 2023-11-17
KR101547574B1 (ko) 2015-08-26
JP2018185544A (ja) 2018-11-22
KR101627724B1 (ko) 2016-06-07
KR20120039759A (ko) 2012-04-25
JP6063491B2 (ja) 2017-01-18
JP2015092275A (ja) 2015-05-14
KR101378806B1 (ko) 2014-03-27
US20120012853A1 (en) 2012-01-19
JP2022180424A (ja) 2022-12-06
JP2021063994A (ja) 2021-04-22
US8687161B2 (en) 2014-04-01
JP7344360B2 (ja) 2023-09-13
US20140175449A1 (en) 2014-06-26
US9423657B2 (en) 2016-08-23
US20160011473A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
JP7344360B2 (ja) 表示装置
JP6600112B2 (ja) 表示装置及び液晶表示装置
US7374983B2 (en) Semiconductor device and manufacturing method thereof
US8653426B2 (en) Heat treatment apparatus and method for manufacturing SOI substrate using the heat treatment apparatus
JP4537029B2 (ja) 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置
JP4713200B2 (ja) 半導体装置及びその作製方法
CN117642850A (zh) 阵列基板及其制造方法、显示面板
JP2004327977A (ja) 薄膜トランジスタ及びその作製方法
JP2006013461A (ja) 半導体装置および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130930

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees