JP5288644B2 - 半導体装置の作製方法及び半導体装置 - Google Patents

半導体装置の作製方法及び半導体装置 Download PDF

Info

Publication number
JP5288644B2
JP5288644B2 JP2011022665A JP2011022665A JP5288644B2 JP 5288644 B2 JP5288644 B2 JP 5288644B2 JP 2011022665 A JP2011022665 A JP 2011022665A JP 2011022665 A JP2011022665 A JP 2011022665A JP 5288644 B2 JP5288644 B2 JP 5288644B2
Authority
JP
Japan
Prior art keywords
substrate
layer
film
adhesive
peeled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011022665A
Other languages
English (en)
Other versions
JP2011142328A (ja
Inventor
徹 高山
純矢 丸山
由美子 福本
雅一 村上
敏次 濱谷
秀明 桑原
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=32211848&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5288644(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011022665A priority Critical patent/JP5288644B2/ja
Publication of JP2011142328A publication Critical patent/JP2011142328A/ja
Application granted granted Critical
Publication of JP5288644B2 publication Critical patent/JP5288644B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate

Description

本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装
置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有
機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。また、本発明
は、集積回路を含むカード（ＩＣカード）にも関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
このような画像表示装置を利用したアプリケーションは様々なものが期待されているが
、特に携帯機器への利用が注目されている。現在、ガラス基板や石英基板が多く使用され
ているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板
や石英基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表
的にはフレキシブルなプラスチックフィルムの上にＴＦＴ素子を形成することが試みられ
ている。
しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせ
ざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のＴＦＴを形成でき
ないのが現状である。そのため、プラスチックフィルムを用いた高性能な液晶表示装置や
発光素子は実現されていない。
また、基板上に分離層を介して存在する被剥離層を前記基板から剥離する剥離方法が既
に提案されている。例えば、特許文献１、特許文献２に記載された技術は、非晶質シリコ
ン（またはポリシリコン）からなる分離層を設け、基板を通過させてレーザー光を照射し
て非晶質シリコンに含まれる水素を放出させることにより、空隙を生じさせて基板を分離
させるというものである。加えて、この技術を用いて特許文献３には被剥離層（公報では
被転写層と呼んでいる）をプラスチックフィルムに貼りつけて液晶表示装置を完成させる
という記載もある。
しかしながら、上記方法では、透光性の高い基板を使用することが必須であり、基板を
通過させ、さらに非晶質シリコンに含まれる水素を放出させるのに十分なエネルギーを与
えるため、比較的大きなレーザー光の照射が必要とされ、被剥離層に損傷を与えてしまう
という問題がある。また、上記方法では、分離層上に素子を作製した場合、素子作製プロ
セスで高温の熱処理等を行えば、分離層に含まれる水素が拡散して低減してしまい、レー
ザー光を分離層に照射しても剥離が十分に行われない恐れがある。従って、分離層に含ま
れる水素量を維持するため、分離層形成後のプロセスが制限されてしまう問題がある。ま
た、上記公報には、被剥離層への損傷を防ぐため、遮光層または反射層を設ける記載もあ
るが、その場合、透過型液晶表示装置を作製することが困難である。加えて、上記方法で
は、大きな面積を有する被剥離層を剥離するのは困難である。
特開平１０−１２５９２９号公報 特開平１０−１２５９３１号公報 特開平１０−１２５９３０号公報
本発明は、上記問題点を鑑みてなされたものであり、本発明は、被剥離層に損傷を与え
ない剥離方法を提供し、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有
する被剥離層を全面に渡って剥離することを可能とすることを課題としている。
また、本発明は、様々な基材に被剥離層を貼りつけ、軽量された半導体装置およびその
作製方法を提供することを課題とする。特に、フレキシブルなフィルムにＴＦＴを代表と
する様々な素子（薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子やシリコ
ン抵抗素子）を貼りつけ、軽量化された半導体装置およびその作製方法を提供することを
課題とする。
本発明は、第１の基板上に被剥離層を形成し、この被剥離層にエッチングストッパー膜
が設けられた第２の基板（封止基板）を接着材で貼り合わせ、その後、第２の基板（封止
基板）のみをエッチングまたは研磨によって除去する。機械研磨で基板を薄くした後にエ
ッチングを行うことで処理時間を短縮することもできる。残ったエッチングストッパー膜
は、そのままブロッキング膜として機能させることが好ましい。或いは、第１及び第２の
基板の少なくとも一方をエッチングまたは研磨によって除去した後、被剥離層を接着材で
部材に貼り付ける。
接着材としては、反応硬化型、熱硬化型、光硬化型、嫌気型等の種類が挙げられる。こ
れらの接着材の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等い
かなるものでもよい。好ましくは、基板をエッチングする場合に選択比が取れるものが好
ましい。
また、本発明は、貼り付ける部材としてマグネットシートを貼り付ける。マグネットシ
ートは、シート状で可撓性を有しており、ホワイトボード、スチールボード等の磁性体面
に着脱自在に磁着することができることから、事務用等の表示物、自動車用の初心者マー
クなど、幅広い利用法が考えられ、鋼板などの磁性体面であればどこにでも着磁させるこ
とができる。
マグネットシートは、例えばバリウムフェライト、ストロンチウムフェライト、或いは
希土類磁石等の粉末に、プラスチックのような有機高分子化合物とバインダーとを混合し
た後、シート状に成形する。なお、フェライト磁石およびプラスチック等の混合比率は、
フェライト磁石の粉体８０〜９０重量％に対して、その他は１０〜２０重量％とすればよ
い。マグネットシートは被剥離層と接着材で接着され、さらに、被剥離層に形成された金
属配線をマグネットシートの磁力によって引き付けることができ、被剥離層とマグネット
シートとの密着性が向上する。また、マグネットシートに熱伝導性を付与すれば、素子の
放熱を助長することができ、信頼性が向上する。
また、第１の基板と被剥離層との間に金属膜と酸化物層との積層を設け、第２の基板（
封止基板）のみをエッチングで除去し、物理的手段により基板を剥離してもよい。即ち、
一方の基板を分離する方法と異なる方法でもう一方の基板を剥離する。
また、エッチングストッパー膜が設けられた基板を貼りあわせ、エッチングで基板のみ
を除去する工程を繰り返し行うことでエッチングストッパー（ブロッキング膜）と接着材
とを積層させてもよい。
本発明により、可曲性や可撓性、あるいは弾性を有するマグネットシート上に有機発光
素子が形成された発光装置や、液晶表示装置を作製することができ、薄型、軽量、割れに
くいといった特徴に加えて、曲面を有するディスプレイや、ショーウィンドウ等などにも
用いることができる。よって、その用途は携帯機器のみに限定されず、応用範囲は非常に
広い。
本明細書で開示する発明の構成は、
強磁性材料からなるシートを支持体とし、
前記強磁性材料からなるシートに接する接着材と、
該接着材に接する絶縁膜上に素子とを備えたことを特徴とする半導体装置である。
上記構成において、前記素子は、薄膜トランジスタ、有機化合物を含む層を有する発光
素子、液晶を有する素子、メモリー素子、薄膜ダイオード、シリコンのＰＩＮ接合からな
る光電変換素子、またはシリコン抵抗素子であることを特徴としている。
また、上記各構成において、前記強磁性材料からなるシートは、軟質磁性粉体と合成樹
脂とを混合して形成され、着磁されたものである。
また、上記構成を実現するための作製方法に関する構成は、
第１の基板上に半導体素子を含む被剥離層を形成する第１工程と、
エッチングストッパー層が設けられた第２の基板を接着材で前記被剥離層に貼り付ける第
２工程と、
第２の基板のみをエッチングまたは研磨により除去する第３工程と、を有することを特徴
とする半導体装置の作製方法である。
また、本発明の他の作製方法に関する構成は、
第１の基板上に第１のエッチングストッパー層を形成する第１工程と、
前記第１のエッチングストッパー層上に半導体素子を含む被剥離層を形成する第２工程と
、
第２のエッチングストッパー層が設けられた第２の基板を接着材で前記被剥離層に貼り付
ける第３工程と、
少なくとも第１の基板または第２の基板をエッチングまたは研磨により除去する第４工程
と、を有することを特徴とする半導体装置の作製方法である。
また、上記構成において、前記エッチングストッパー層は、ＳｒＯ、ＳｎＯ２、テフロ
ン（登録商標）などのフッ素樹脂、またはＷの単層、またはこれらの積層であることを特
徴としている。
基板と被剥離層とを分離させる際、被剥離層にクラックが入ると被剥離層に含まれるＴ
ＦＴが破壊される恐れがある。基板と被剥離層とを分離させる場合には、被剥離層が曲げ
られることによってダメージを与えないようにすることが好ましく、エッチャントによっ
て溶かすことは被剥離層にほとんどダメージを与えない方法である。
また、被剥離層としてＣＰＵなどの大規模集積回路（ＬＳＩ）を含む層を形成すること
ができ、本発明の他の構成は、
接着材を支持体とし、
前記接着材に保護膜と、
前記接着材に接する絶縁膜上に制御部と演算部とからなる中央処理部と、記憶部とを有し
、前記中央処理部は、Ｎチャネル型の薄膜トランジスタ及びＰチャネル型の薄膜トランジ
スタを含むことを特徴とする半導体装置である。
また、上記構成において、前記接着材に強磁性材料からなるシートを貼り付け、接着材
と強磁性材料からなるシートとを支持体とする中央処理部を備えた半導体装置としてもよ
い。
また、本発明の他の作製方法に関する構成は、
第１の基板上に半導体素子を含む被剥離層を形成する第１工程と、
前記被剥離層上に溶媒に溶ける有機樹脂を含む膜を塗布する第２工程と、
前記有機樹脂を含む膜に第２の基板を第１の両面テープで接着させ、前記被剥離層および
前記有機樹脂を含む膜を前記第１の基板と前記第２の基板とで挟む第３工程と、
第２の両面テープで第３の基板を前記第１の基板と接着する第４工程と、
前記第３の基板が接着された前記第１の基板と、前記被剥離層とを物理的手段で分離する
第５工程と、
前記被剥離層に強磁性材料からなるシートを第１の接着材で接着させ、前記被剥離層を前
記第２の基板と前記強磁性材料からなるシートとで挟む第６工程と、
前記被剥離層および第１の両面テープと前記第２の基板とを分離する第７工程と、
前記被剥離層と前記第１の両面テープとを分離する第８工程と、
前記有機樹脂を含む膜を溶媒で除去する第９工程と、を有することを特徴とする半導体装
置の作製方法である。
また、本発明の他の作製方法に関する構成は、
第１の基板上に半導体素子を含む被剥離層を形成する第１工程と、
前記被剥離層上に溶媒に溶ける有機樹脂を含む膜を塗布する第２工程と、
前記有機樹脂を含む膜に第２の基板を第１の両面テープで接着させ、前記被剥離層および
有機樹脂を含む膜を前記第１の基板と前記第２の基板とで挟む第３工程と、
第２の両面テープで第３の基板を前記第１の基板と接着する第４工程と、
前記第３の基板が接着された前記第１の基板と、前記被剥離層とを物理的手段で分離する
第５工程と、
前記被剥離層に強磁性材料からなるシートを第１の接着材で接着させ、前記被剥離層を前
記第２の基板と前記強磁性材料からなるシートとで挟む第６工程と、
前記被剥離層および第１の両面テープと前記第２の基板とを分離する第７工程と、
前記被剥離層と前記第１の両面テープとを分離する第８工程と、
前記有機樹脂を含む膜を溶媒で除去する第９工程と、
封止基板を第２の接着材で前記被剥離層に接着させ、前記被剥離層を前記強磁性材料から
なるシートと前記封止基板とで挟む第１０工程と、を有することを特徴とする半導体装置
の作製方法である。
また、発光素子を形成した後、熱やプラズマなどの処理によってダメージを与えること
は避けたい。しかし、高いバリア性を有するパッシベーション膜を形成するには、熱やス
パッタダメージやプラズマダメージを与える恐れがある。一方、本発明は、基板に高いバ
リア性を有するパッシベーション膜を形成し、そのパッシベーション膜を有機発光素子に
貼り付け、その後で基板を溶かすため、プロセスの制限を受けることなく発光素子にパッ
シベーション膜を形成することが可能となる。
本発明の他の作製方法に関する構成は、
第１の基板上にＴＦＴを含む被剥離層を形成する第１工程と、
前記被剥離層上に溶媒に溶ける有機樹脂を含む膜を塗布する第２工程と、
前記有機樹脂を含む膜に第２の基板を第１の両面テープで接着させ、前記被剥離層および
前記有機樹脂を含む膜を前記第１の基板と前記第２の基板とで挟む第３工程と、
第２の両面テープで第３の基板を前記第１の基板と接着する第４工程と、
前記第３の基板が接着された前記第１の基板と、前記被剥離層とを物理的手段で分離する
第５工程と、
前記被剥離層に第４の基板を第１の接着材で接着させ、前記被剥離層を前記第２の基板と
前記第４の基板とで挟む第６工程と、
前記被剥離層および第１の両面テープと前記第２の基板とを分離する第７工程と、
前記被剥離層と前記第１の両面テープとを分離する第８工程と、
前記有機樹脂を含む膜を溶媒で除去する第９工程と、
前記被剥離層上に有機化合物を含む発光素子を形成する第１０工程と、
前記発光素子を封止する強磁性材料からなるシートを第２の接着材で貼り合わせ、前記被
剥離層を前記第４の基板と前記強磁性材料からなるシートとで挟む第１１工程と、を有す
ることを特徴とする半導体装置の作製方法である。
また、上記各作製方法に関する構成において、前記溶媒は、水またはアルコールである
ことを特徴としている。
また、上記各作製方法に関する構成において、前記第７工程における前記第１の両面テ
ープと前記第２の基板との密着性よりも前記被剥離層と前記強磁性からなるシートまたは
第４の基板との密着性が高いことを特徴としている。
また、上記各作製方法に関する構成において、前記第１の基板は、ガラス基板であり、
前記第２の基板および前記第３の基板は、セラミックス基板、または金属基板であり、前
記第４の基板は、プラスチック基板であることを特徴としている。
また、上記各作製方法に関する構成において、前記第４の基板及び前記第５の基板は、
表面に保護膜が形成されたプラスチックフィルムであることを特徴としている。
また、上記各作製方法に関する構成において、前記被剥離層は、薄膜トランジスタ、有
機化合物を含む層を有する発光素子、液晶を有する素子、メモリー素子、薄膜ダイオード
、シリコンのＰＩＮ接合からなる光電変換素子、またはシリコン抵抗素子を含むことを特
徴としている。
本発明の剥離方法は、素子形成の際に第１の基板の耐熱温度を越えない温度の熱処理を
行うことができる。また、素子形成の際にレーザー光を照射しても問題なく後の工程での
剥離が可能である。従って、第１の基板上に電気特性の高い素子を形成することができ、
それらの素子をプラスチック基板やマグネットシートなどに転写することが可能となる。
なお、本明細書において、陰極と陽極との間に設けられる全ての層を総称してＥＬ層と
いう。したがって、上述した正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入
層は、全てＥＬ層に含まれる。
また、本明細書において、ＥＬ素子とはＥＬ材料ならびにこのＥＬ材料にキャリアを注
入するための有機材料もしくは無機材料を含む層（以下、ＥＬ層という）を二つの電極（
陽極および陰極）で挟んだ構造からなる発光素子であり、陽極、陰極およびＥＬ層からな
るダイオードを指す。
本発明により、薄型、軽量、割れにくいといった特徴を備え、曲面を有するディスプレ
イや、ショーウィンドウ等の分野にも用いることができる。
また、本発明により、鋼板などの磁性体面であればどこにでも着磁させることができる。
また、本発明により、被剥離層にほとんどダメージを与えずにプラスチック基板への転写
ができる。
本発明の作製工程を示す図である。（実施の形態１） 本発明の作製工程を示す図である。（実施の形態２） 本発明の作製工程を示す図である。（実施の形態３） 本発明の作製工程を示す図である。（実施の形態４） 実施例１を示す図である。 実施例２を示す図である。 実施例３を示す図である。 発光装置の上面図および断面図である。（実施例４） 発光装置の上面図および断面図である。（実施例５） ＴＦＴと第１の電極との接続、隔壁形状を説明する図である。（実施例６） 本発明の作製工程を示す図である。（実施例７） ブロック図を示す図である。（実施の形態５） カード型の電子機器を示す図である。（実施例７） 電子機器の一例を示す図。（実施例８） 電子機器の一例を示す図。（実施例８） モジュールを示す図である。（実施例９） ブロック図を示す図である。（実施例９）
本発明の実施形態について、以下に説明する。
（実施の形態１）
まず、図１（Ａ）に示すように２枚の基板を用意する。ここでは、第１の基板１０とし
てプラスチック基板（ＰＣ基板）を用い、第２の基板１５としてガラス基板（石英基板で
もよい）を用いた例を示す。
第１の基板１０上には素子を含む層１１を形成する。なお、素子を含む層１１は、ＴＦ
Ｔを代表とする様々な素子（薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素
子やシリコン抵抗素子やセンサ素子（代表的にはポリシリコンを用いた感圧式指紋センサ
ー）を含む層とすればよい。
そして、第２の基板１５上にはエッチングストッパー膜１４を形成する。蒸着法または
スパッタ法などでエッチングストッパー膜を成膜する。このエッチングストッパー膜１４
は、第２の基板と選択比が取れる材料が好ましく、且つ、後にパッシベーション膜の役割
を持たせることのできる材料が好ましい。エッチングストッパー膜１４としては、ＳｎＯ
２膜、ＳｒＯ膜、テフロン（登録商標）膜、または金属膜（代表的には白金、金、Ｗ）などが挙げられる。ただし、膜厚が厚い金属膜を用いる場合は、エッチングストッパー膜１４側に光が通過しない装置となる。さらにパッシベーション膜の役割を持たせるためにバリア性の高い窒化珪素膜や酸化珪素膜を第２の基板１５とエッチングストッパー膜１４との間に設けてもよい。
次いで、接着材１２で基板同士を接着する。（図１（Ｂ））接着材１２としては、反応
硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤
などの各種硬化型接着剤が挙げられる。
次いで、第２の基板１５のみを除去する。（図１（Ｃ））ここでは、フッ酸（ＨＦ）と
硫酸（Ｈ２ＳＯ４）とを混合した溶液でガラス基板である第２の基板のみを溶かす。フッ
酸のみとするとエッチングレートが大きくなるが、析出物が基板表面に発生する。この析
出物を抑えるために硫酸を混合している。なお、素子を含む層がエッチングされないよう
に基板端部は、有機樹脂（ＯＨ基を有していない）などで覆うことが好ましい。ここでは
、混合溶液が入っている容器内に浸漬させて第２の基板を溶かす例としたため、第１の基
板と第２の基板の材料が異なる例を示したが、溶液を垂らしつつ基板をスピンさせるスピ
ンエッチング装置を用いた場合、第１の基板として第２の基板と同じガラス基板を用いる
ことができる。
また、エッチングのみで第２の基板１５を除去しようとすると時間がかかるため、予め
機械研磨を行って第２の基板１５の厚さを薄くした後、エッチングを行うことが好ましい
。
こうして、第１の基板１０上に素子を含む層１１と、接着材１２と、エッチングストッ
パー膜１４とを有する半導体装置が完成する。
また、ここでは図示しないが接着材を用いてマグネットシートをエッチングストッパー
膜１４に接するよう貼り付けてもよい。
（実施の形態２）
ここでは、第１の基板２０と第２の基板２５を同じガラス材料とした場合の例を示す。
まず、図２（Ａ）に示すように２枚の基板を用意する。第１の基板２０上には、エッチ
ングストッパー膜２２と、素子を含む層２１とを形成する。なお、素子を含む層２１は、
ＴＦＴを代表とする様々な素子（薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変
換素子やシリコン抵抗素子やセンサ素子（代表的にはポリシリコンを用いた感圧式指紋セ
ンサー）を含む層とすればよい。
そして、第２の基板２５上にはエッチングストッパー膜２４を形成する。エッチングス
トッパー膜２２、２４は、基板と選択比が取れる材料が好ましく、且つ、後にパッシベー
ション膜の役割を持たせることのできる材料が好ましい。エッチングストッパー膜２２、
２４としては、ＳｎＯ２膜、ＳｒＯ膜、テフロン（登録商標）膜、または金属膜（代表的にはＷ）などが挙げられる。さらにパッシベーション膜の役割を持たせるため、バリア性の高い窒化珪素膜や酸化珪素膜を第２の基板２５とエッチングストッパー膜２４との間、第１の基板２０とエッチングストッパー膜２２との間に設けてもよい。
次いで、接着材２３で基板同士を接着する。（図２（Ｂ））接着材２３としては、反応
硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤
などの各種硬化型接着剤が挙げられる。
次いで、第１の基板２０および第２の基板２５のみを除去する。（図２（Ｃ））ここで
は、フッ酸（ＨＦ）と硫酸（Ｈ２ＳＯ４）とを混合した溶液が入っている容器内に浸漬さ
せて第１の基板および第２の基板を溶かす。
こうして、エッチングストッパー膜２２上に素子を含む層２１と、接着材２２と、エッ
チングストッパー膜２４とを有する半導体装置が完成する。
また、ここでは図示しないが接着材を用いてマグネットシートをエッチングストッパー
膜２２、２４のどちらか一方に接するよう貼り付けてもよい。
（実施の形態３）
ここでは、一方の基板を剥離する方法と、もう一方の基板を剥離する方法とが異なる例
を図３に示す。
まず、第１の基板３０上に金属層３２と酸化物層３３と素子を含む層３１とを積層する
。
金属層３２としては、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ｎｄ、Ｎｉ、Ｃｏ、Ｚｒ、Ｚｎから選ば
れた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、ま
たはこれらの積層、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、
窒化タンタル、窒化モリブデンからなる単層、またはこれらの積層を用いればよい。窒化
物層または金属層３２の膜厚は１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５ｎｍと
する。
また、スパッタ法では基板を固定するため、基板の周縁部付近の膜厚が不均一になりや
すい。そのため、ドライエッチングによって周縁部のみを除去することが好ましいが、そ
の際、基板もエッチングされないように、基板３０と窒化物層または金属層３２との間に
酸化窒化シリコン膜からなる絶縁膜を１００ｎｍ程度形成してもよい。
また、酸化物層３３として、スパッタ法により、酸化シリコン、酸化窒化シリコン、酸
化金属材料からなる層を形成すればよい。酸化物層３３の膜厚は、窒化物層または金属層
３２の約２倍以上であることが望ましい。ここでは、酸化シリコンターゲットを用いたス
パッタ法により、酸化シリコン膜を１５０ｎｍ〜２００ｎｍの膜厚とする。
また、素子を含む層３１の形成の際、少なくとも水素を含む材料膜（半導体膜または金
属膜）を形成した後、水素を含む材料膜中に含まれる水素を拡散するための熱処理を行う
。この熱処理は４１０℃以上であればよく、素子を含む層３１の形成プロセスとは別途行
ってもよいし、兼用させて工程を省略してもよい。例えば、水素を含む材料膜として水素
を含むアモルファスシリコン膜を用い、加熱してポリシリコン膜を形成する場合、結晶化
させるため５００℃以上の熱処理を行えば、ポリシリコン膜を形成すると同時に水素の拡
散を行うことができる。なお、素子を含む層３１は、ＴＦＴを代表とする様々な素子（薄
膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子やシリコン抵抗素子やセンサ
素子（代表的にはポリシリコンを用いた感圧式指紋センサー）を含む層とすればよい。
また、第１の基板３０とは別に、第２の基板３５を用意する。この第２の基板３５には
エッチングストッパー膜３４を形成しておく。エッチングストッパー膜３４は、第２の基
板３５と選択比が取れる材料が好ましく、且つ、後にパッシベーション膜の役割を持たせ
ることのできる材料が好ましい。エッチングストッパー膜３４としては、ＳｎＯ２膜、Ｓ
ｒＯ膜、テフロン（登録商標）膜、または金属膜（代表的にはＰｔ、Ａｕ、Ｗ）などが挙げられる。さらにパッシベーション膜の役割を持たせるため、バリア性の高い窒化珪素膜や酸化珪素膜を第２の基板３５とエッチングストッパー膜３４との間に設けてもよい。
次いで、素子を含む層３１を固定する支持体となる第２の基板３５を接着材３６で貼り
つける。（図３（Ｂ））なお、第２の基板３５は第１の基板３０よりも剛性の高い基板を
用いることが好ましい。接着材３６としては有機材料からなる接着材もしくは両面テープ
を用いればよい。
次いで、金属層３２が設けられている第１の基板３０を物理的手段により引き剥がす。
（図３（Ｃ））酸化物層３３の膜応力と、金属層３２の膜応力が異なっているため、比較
的小さな力で引き剥がすことができる。
こうして、酸化物層３３上に形成された素子を含む層３１を第１の基板３０から分離す
ることができる。剥離後の状態を図３（Ｄ）に示す。
次いで、第２の基板３５のみを除去する。（図３（Ｅ））ここでは、フッ酸（ＨＦ）と
硫酸（Ｈ２ＳＯ４）とを混合した溶液が入っている容器内に浸漬させて第２の基板を溶か
す。
こうして、酸化物層３３上に素子を含む層３１と、接着材３２と、エッチングストッパ
ー膜３４とを有する半導体装置が完成する。
また、ここでは図示しないが接着材を用いてマグネットシートをエッチングストッパー
膜３４に接するよう貼り付けてもよい。
（実施の形態４）
ここでは、基板の貼り付けと、基板の除去とを繰り返して、接着材とエッチングストッ
パー膜との積層を形成する例を示す。なお、実施の形態１と同じ部分は同じ符号を用いて
説明する。
まず、実施の形態１と同様にして図４（Ｃ）の状態を得る。図４（Ｃ）は図１（Ｃ）に
相当する。
次いで、エッチングストッパー膜５２が設けられた第３の基板５３を用意し、接着材５
１で貼り付ける。（図４（Ｄ））エッチングストッパー膜５２は、エッチングストッパー
膜１４と同じ材料を用いてもよいし、異なる材料を用いてもよい。
次いで、第３の基板５３のみを除去する。（図４（Ｅ））ここでは、フッ酸（ＨＦ）と
硫酸（Ｈ２ＳＯ４）とを混合した溶液が入っている容器内に浸漬させて第３の基板を溶か
す。
こうして、第１の基板１０上に素子を含む層１１と、接着材１２と、エッチングストッ
パー膜１４と、接着材５１と、エッチングストッパー膜５２とを有する半導体装置が完成
する。
さらに、エッチングストッパー膜が設けられた基板を接着材で貼り付けた後、基板を除
去する処理を繰り返すことによって積層させてもよい。
また、本実施の形態は、実施の形態１乃至３のいずれか一と自由に組み合わせることが
できる。
（実施の形態５）
ここでは、絶縁表面を有する基板（代表的にはガラス基板、プラスチック基板）上にＣ
ＰＵやメモリーを形成する例を図１２を用いて説明する。
１００１は中央処理部（ＣＰＵとも呼ばれる）、１００２は制御部、１００３は演算部
、１００４は記憶部（メモリーとも呼ばれる）、１００５は入力部、１００６は出力部（
表示部など）である。
演算部１００３と制御部１００２とを合わせたものが、中央処理部１００１であり、演
算部１００３は、加算、減算の算術演算やＡＮＤ、ＯＲ、ＮＯＴなどの論理演算を行う算
術論理演算部（ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ，ＡＬＵ）、演算のデータ
や結果を一時格納する種々のレジスタ、入力される１の個数を数え上げるカウンタなどか
ら成り立っている。演算部１００３を構成する回路、例えば、ＡＮＤ回路、ＯＲ回路、Ｎ
ＯＴ回路、バッファ回路、またはレジスタ回路などはＴＦＴで構成することができ、高い
電界効果移動度を得るため、連続発振型のレーザー光を用いて結晶化を行った半導体膜を
ＴＦＴの活性層として作製すればよい。アモルファスシリコン膜に連続発振型のレーザー
光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜を加
熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得
る方法を用いてもよいし、アモルファスシリコン膜に触媒となる金属元素を添加した後、
加熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を
得る方法を用いてもよい。本実施例において、演算部１００３を構成するＴＦＴのチャネ
ル長方向とレーザービームの走査方向とを揃える。
また、制御部１００２は記憶部１００４に格納された命令を実行して、全体の動作を制
御する役割を担っている。制御部１００２はプログラムカウンタ、命令レジスタ、制御信
号生成部からなる。また、制御部１００２もＴＦＴで構成することができ、連続発振型の
レーザー光を用いて結晶化を行った半導体膜をＴＦＴの活性層として作製すればよい。本
実施例において、制御部１００２を構成するＴＦＴのチャネル長方向とレーザービームの
走査方向とを揃える。
また、記憶部１００４は、計算を行うためのデータと命令を格納する場所であり、ＣＰ
Ｕで頻繁に実行されるデータやプログラムが格納されている。記憶部１００４は、主メモ
リ、アドレスレジスタ、データレジスタからなる。さらに主メモリに加えてキャッシュメ
モリを用いてもよい。これらのメモリは、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリなどで
形成すればよい。また、記憶部１００４もＴＦＴで構成する場合には、連続発振型のレー
ザー光を用いて結晶化を行った半導体膜をＴＦＴの活性層として作製することができる。
本実施例において、記憶部１００４を構成するＴＦＴのチャネル長方向とレーザービーム
の走査方向とを揃える。
また、入力部１００５は外部からデータやプログラムを取り込む装置である。また、出
力部１００６は結果を表示するための装置、代表的には表示装置である。
ＴＦＴのチャネル長方向とレーザービームの走査方向を揃えることによってバラツキの
少ないＣＰＵを絶縁基板上に作り込むことができる。また、同一基板上にＣＰＵと表示部
とを作り込むことができる。表示部においても各画素に配置される複数のＴＦＴのチャネ
ル長方向とレーザービームの走査方向を揃えることが好ましい。
また、回路設計や作製工程が複雑になるが、同一基板上にＣＰＵと表示部とメモリとを
作り込むこともできる。
こうして、絶縁基板上に電気特性バラツキの少ない半導体装置を完成することができる
。
また、本実施の形態は、実施の形態１乃至４のいずれか一と自由に組み合わせることが
できる。
例えば、上記実施の形態１乃至４のいずれか一に従って、ガラス基板上にエッチングス
トッパー膜を形成し、その上にＣＰＵやメモリを含む大規模集積回路（ＬＳＩ）を形成し
た後、絶縁基板をエッチングして除去し、プラスチック基板に転写することで軽量化が図
れる。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行う
こととする。
本実施例では、アクティブマトリクス型の発光装置を作製する例を挙げて図５に説明する
こととする。
なお、本発明は、有機化合物を含む層を有する発光デバイスであれば、アクティブマト
リクス型の発光装置に限定されず、カラー表示パネルとなるパッシブマトリクス型の発光
装置や、面光源または電飾用装置となるエリアカラーの発光装置に適用することができる
。
まず、ガラス基板（第１の基板３００）上に素子を形成する。スパッタ法でガラス基板
上に金属膜３０１、ここではタングステン膜（膜厚１０ｎｍ〜２００ｎｍ、好ましくは５
０ｎｍ〜７５ｎｍ）を形成し、さらに大気にふれることなく、酸化物膜３０２、ここでは
酸化シリコン膜（膜厚１５０ｎｍ〜２００ｎｍ）を積層形成する。なお、スパッタ法では
基板端面に成膜されるため、基板端面に成膜されたタングステン膜と酸化シリコン膜とを
Ｏ２アッシングなどで選択的に除去することが好ましい。後の工程で剥離する際、タング
ステン膜と酸化シリコン膜との界面または酸化シリコン膜中で分離が生じる。
次いで、ＰＣＶＤ法で下地絶縁膜となる酸化窒化シリコン膜（膜厚１００ｎｍ）を形成
し、さらに大気にふれることなく、アモルファスシリコン膜（膜厚５４ｎｍ）を積層形成
する。
アモルファスシリコン膜は水素を含んでおり、加熱してポリシリコン膜を形成する場合
、結晶化させるため５００℃以上の熱処理を行えば、ポリシリコン膜を形成すると同時に
水素の拡散を行うことができる。得られたポリシリコン膜を用いて、ＴＦＴを代表とする
様々な素子（薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子やシリコン抵
抗素子やセンサ素子（代表的にはポリシリコンを用いた感圧式指紋センサー）を形成する
ことができる。
ここでは、公知の技術（固相成長法、レーザー結晶化方法、触媒金属を用いた結晶化方
法など）を用いてポリシリコン膜を形成した後、パターニングを行って島状の半導体領域
を形成し、それを活性層とするトップゲート型ＴＦＴ３０３を作製する。適宜、ゲート絶
縁膜の形成、ゲート電極の形成、活性層へのドーピングによるソース領域またはドレイン
領域の形成、層間絶縁膜の形成、ソース電極またはドレイン電極の形成、活性化処理など
を行う。
次いで、一対の電極（陽極、陰極）間に有機化合物を含む膜（以下、「有機化合物層」
と記す）を設け、一対の電極間に電界を加えることで、蛍光又は燐光が得られる発光素子
を形成するための第１の電極を形成する。まず、陽極または陰極となる第１の電極３０４
を形成する。ここでは第１の電極３０４として仕事関数の大きい金属膜（Ｃｒ、Ｐｔ、Ｗ
など）、または透明導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸
化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）を用い、陽極として機能さ
せる例を示す。
なお、ＴＦＴのソース電極またはドレイン電極をそのまま第１電極とする場合、または
ソース領域またはドレイン領域に接して第１電極を別途形成する場合には、ＴＦＴとは第
１電極を含める。
次いで、第１電極（陽極）の両端には、第１電極の周縁を囲むように隔壁（バンク、障
壁、土手などと呼ばれる）３０５ａを形成する。カバレッジを良好なものとするため、隔
壁の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、隔壁の材
料としてポジ型の感光性アクリルを用いた場合、隔壁の上端部のみに曲率半径（０．２μ
ｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、隔壁３０５ａとして、感光
性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに
溶解性となるポジ型のいずれも使用することができる。
また、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗
布または焼成時に一部溶解したり、密着性が高くなりすぎる恐れがある。従って、隔壁の
材料として有機樹脂を用いた場合、後の工程で塗布した水溶性樹脂を除去しやすくなるよ
うに隔壁３０５ａを無機絶縁膜（ＳｉＮＸ膜、ＳｉＮＸＯＹ膜、ＡｌＮＸ膜、またはＡｌ
ＮＸＯＹ膜）で覆うことが好ましい。この無機絶縁膜は、隔壁の一部３０５ｂとして機能
する。（図５（Ａ））
次いで、水またはアルコール類に可溶な接着材を全面に塗布、焼成する。この接着材の
組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等いかなるものでも
よい。ここではスピンコートで水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）からなる
膜（膜厚３０μｍ）３０６を塗布し、仮硬化させるために２分間の露光を行ったあと、Ｕ
Ｖ光を裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させる
。（図５（Ｂ））
次いで、後の剥離を行いやすくするために、金属膜３０１と酸化物膜３０２との密着性
を部分的に低下させる処理を行う。密着性を部分的に低下させる処理は、剥離しようとす
る領域の周縁に沿って金属膜３０１または酸化物膜３０２にレーザー光を部分的に照射す
る処理、或いは、剥離しようとする領域の周縁に沿って外部から局所的に圧力を加えて酸
化物膜３０２の層内または界面の一部分に損傷を与える処理である。具体的にはダイヤモ
ンドペンなどの硬い針を垂直に押しつけて荷重をかければよい。好ましくは、スクライバ
ー装置を用い、押し込み量を０．１ｍｍ〜２ｍｍとし、圧力をかければよい。このように
、剥離を行う前に剥離現象が生じやすくなるような部分、即ち、きっかけをつくることが
重要であり、密着性を選択的（部分的）に低下させる前処理を行うことで、剥離不良がな
くなり、さらに歩留まりも向上する。
次いで、両面テープ３０７を用い、水溶性樹脂からなる膜３０６に第２の基板３０８を
貼り付ける。さらに、両面テープ３０９を用い、第１の基板３００に第３の基板３１０を
貼り付ける。（図５（Ｃ））第３の基板３１０は、後の剥離工程で第１の基板３００が破
損することを防ぐ。第２の基板３０８および第３の基板３１０としては、第１の基板３０
０よりも剛性の高い基板、例えば石英基板、半導体基板を用いることが好ましい。
次いで、上記密着性を部分的に低下させた領域から剥離させ、金属膜３０１が設けられ
ている第１の基板３００を物理的手段により引き剥がす。比較的小さな力（例えば、人間
の手、ノズルから吹付けられるガスの風圧、超音波等）で引き剥がすことができる。こう
して、酸化物層３０２上に形成された被剥離層を第１の基板３００から分離することがで
きる。剥離後の状態を図５（Ｄ）に示す。
次いで、接着材３１１で第４の基板３１２と酸化物層３０２（及び被剥離層）とを接着
する。（図５（Ｅ））接着材３１１を用いた酸化物層３０２（及び被剥離層）と第４の基
板３１２との密着性は、両面テープ３０７を用いた第２の基板３０８と被剥離層との密着
性よりも高いことが重要である。
第４の基板３１２としては、フレキシブルなプラスチック基板を用いる。ポリプロピレ
ン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニ
レンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールア
ミドからなるプラスチック基板を用いることが好ましい。ここではポリカーボネート基板
（ＰＣ基板）を用いる。また、第４の基板としてマグネットシートを用いてもよい。
接着材３１１としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の
光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。
次いで、両面テープ３０７から第２の基板３０８を分離させる。（図５（Ｆ））
次いで、両面テープ３０７を剥がす。（図５（Ｇ））
次いで、水を用いて水溶性樹脂３０６を溶かして除去する。（図５（Ｈ））ここで水溶
性樹脂が残っていると不良の原因となるため、第１の電極３０４の表面を洗浄処理やＯ２
プラズマ処理で清浄な表面とすることが好ましい。
次いで、必要であれば、多孔質なスポンジ（代表的にはＰＶＡ（ポリビニルアルコール
）製、ナイロン製）に界面活性剤（弱アルカリ性）を含ませ、第１の電極３０４表面を擦
って洗浄する。
次いで、有機化合物を含む層３１３を形成する直前に、ＴＦＴ及び隔壁が設けられた基
板全体の吸着水分を除去するための真空加熱を行う。さらに有機化合物を含む層を形成す
る直前に、第１電極に対して紫外線照射を行ってもよい。
次いで、第１電極（陽極）上に、蒸着マスクを用いた蒸着法、またはインクジェット法
によって有機化合物を含む層３１３を選択的に形成する。有機化合物を含む層３１３とし
ては、高分子材料、低分子材料、無機材料、またはこれらを混合させた層、またはこれら
を分散させた層、またはこれらの層を適宜組み合わせた積層とすればよい。
さらに、有機化合物を含む層上には第２電極（陰極）３１４を形成する。（図５（Ｉ）
）陰極３１４としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれら
の合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａＮ）の薄膜（発光を透過す
る膜厚）と透明導電膜との積層を用いればよい。また、必要であれば、第２電極を覆って
スパッタ法または蒸着法により形成する保護層を形成する。保護層としてはスパッタ法ま
たはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸化窒化珪素膜（ＳｉＮＯ膜（組
成比Ｎ＞Ｏ）またはＳｉＯＮ膜（組成比Ｎ＜Ｏ））、炭素を主成分とする薄膜（例えばＤ
ＬＣ膜、ＣＮ膜）を用いることができる。
次いで、封止材となる第５の基板３１６に一対の基板間隔を保持するギャップ材が含ま
れたシール材（図示しない）を所望のパターンに描画する。ここではブロッキング効果を
持たせるため、表面にバリア膜（ＳｉＮＸ膜、ＳｉＮＸＯＹ膜、ＡｌＮＸ膜、またはＡｌ
ＮＸＯＹ膜など）とエッチングストッパー膜（ＳｒＯ膜、ＳｎＯ２膜、またはテフロン（登録商標）膜）との積層膜３１７が形成されたガラス基板３１６を用いる。次いで、シールが描画された封止基板とアクティブマトリクス基板とを貼り合わせ、封止基板に設けられたシールパターンがアクティブマトリクス基板に設けられた発光領域を囲む位置になるように封止する。また、シール材に囲まれた空間には透明な有機樹脂からなる接着材３１５が充填されるように封止する。（図５（Ｊ））
次いで、ガラス基板である第５の基板３１６をエッチャントでエッチングして除去し、
積層膜３１７を露呈させる。（図５（Ｋ））本実施例は、発光素子の発光を積層膜３１７
に透過させる例であるので、積層膜３１７としては透光性を有する材料膜であればよい。
以上の工程でプラスチック基板３１２を支持体とし、ＴＦＴと発光素子とを備えた発光
装置を作製することができる。（図５（Ｌ））こうして得られる発光装置は支持体をプラ
スチック基板としているため薄く、軽量、且つ、フレキシブルなものとすることができる
。
また、本実施例は、実施の形態１乃至４のいずれか一と自由に組み合わせることができ
る。
ここでは、発光素子の発光を第１の電極に通過させて光を取り出す発光装置の作製例を
図６に示す。なお、工程の一部は実施例１と同一であるため、詳細な説明は省略するとと
もに同一である部分には同じ符号を用いる。
まず、第１の基板３００上にエッチングストッパー膜４０１を形成する。エッチングス
トッパー膜４０１としては、蒸着法またはスパッタ法により得られるＳｒＯ膜、ＳｎＯ２
膜、テフロン（登録商標）膜を用いる。また、発光を通過させるためにエッチングストッパー膜４０１は透明もしくは半透明な膜厚とする。
次いで、ＰＣＶＤ法で下地絶縁膜４０２となる酸化窒化シリコン膜（膜厚１００ｎｍ）
を形成し、さらに大気にふれることなく、アモルファスシリコン膜（膜厚５４ｎｍ）を積
層形成する。
以降の工程は、実施例１に従って同様に、ＴＦＴ３０３、第１の電極３０４を形成する
。また、発光を通過させるために第１の電極３０４としては透明導電膜を用いる。次いで
、隔壁４０５をポジ型の感光性アクリルで形成する。
次いで、必要であれば、多孔質なスポンジ（代表的にはＰＶＡ（ポリビニルアルコール
）製、ナイロン製）に界面活性剤（弱アルカリ性）を含ませ、第１の電極３０４表面を擦
って洗浄する。また、第１の電極３０４の表面を洗浄処理やＯ２プラズマ処理で清浄な表
面とすることが好ましい。
次いで、有機化合物を含む層４１３を形成する直前に、ＴＦＴ及び隔壁が設けられた基
板全体の吸着水分を除去するための真空加熱を行う。さらに有機化合物を含む層を形成す
る直前に、第１電極に対して紫外線照射を行ってもよい。
次いで、第１電極（陽極）上に、蒸着マスクを用いた蒸着法、またはインクジェット法
によって有機化合物を含む層４１３を選択的に形成する。有機化合物を含む層４１３とし
ては、高分子材料、低分子材料、無機材料、またはこれらを混合させた層、またはこれら
を分散させた層、またはこれらの層を適宜組み合わせた積層とすればよい。
さらに、有機化合物を含む層上には第２電極（陰極）４１４を形成する。（図６（Ｂ）
）陰極４１４としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれら
の合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａＮ）を用いればよい。また
、必要であれば、第２電極を覆ってスパッタ法または蒸着法により形成する保護層を形成
する。保護層としてはスパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜
、酸化窒化珪素膜（ＳｉＮＯ膜（組成比Ｎ＞Ｏ）またはＳｉＯＮ膜（組成比Ｎ＜Ｏ））、
炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）を用いることができる。
次いで、封止材となる第２の基板４１６に一対の基板間隔を保持するギャップ材が含ま
れたシール材（図示しない）を所望のパターンに描画する。ここではブロッキング効果を
持たせるため、表面にバリア膜（ＳｉＮＸ膜、ＳｉＮＸＯＹ膜、ＡｌＮＸ膜、またはＡｌ
ＮＸＯＹ膜など）４１７が形成されたプラスチック基板４１６を用いる。次いで、シール
が描画された封止基板とアクティブマトリクス基板とを貼り合わせ、封止基板に設けられ
たシールパターンがアクティブマトリクス基板に設けられた発光領域を囲む位置になるよ
うに封止する。また、シール材に囲まれた空間には透明な有機樹脂からなる接着材４１５
が充填されるように封止する。（図６（Ｃ））
次いで、ガラス基板である第１の基板３００をエッチングして除去し、エッチングスト
ッパー膜４０１を露呈させる。（図６（Ｄ））
以上の工程でプラスチック基板４１６を支持体とし、ＴＦＴと発光素子とを備えた発光
装置を作製することができる。（図６（Ｅ））
また、本実施例は、実施の形態１乃至４、実施例１のいずれか一と自由に組み合わせる
ことができる。
本実施例では実施例１と工程順序が異なる例を図７に示す。なお、工程の一部は実施例
１と同一であるため、詳細な説明は省略するとともに同一である部分には同じ符号を用い
る。
まず、実施例１に従って、ガラス基板である第１の基板３００上に金属層３０１、酸化
物膜３０２、ＴＦＴ３０３、第１の電極３０４、隔壁３０５ａ、３０５ｂを形成する。（
図５（Ａ））なお、図７（Ａ）は図５（Ａ）と同一である。
次いで、必要であれば、多孔質なスポンジ（代表的にはＰＶＡ（ポリビニルアルコール
）製、ナイロン製）に界面活性剤（弱アルカリ性）を含ませ、第１の電極３０４表面を擦
って洗浄する。
次いで、有機化合物を含む層３１３を形成する直前に、ＴＦＴ及び隔壁が設けられた基
板全体の吸着水分を除去するための真空加熱を行う。さらに有機化合物を含む層を形成す
る直前に、第１電極に対して紫外線照射を行ってもよい。
次いで、第１電極（陽極）上に、蒸着マスクを用いた蒸着法、またはインクジェット法
によって有機化合物を含む層３１３を選択的に形成する。
さらに、有機化合物を含む層上には第２電極（陰極）３１４を形成する。（図７（Ｂ）
）また、必要であれば、第２電極を覆ってスパッタ法または蒸着法により形成する保護層
を形成する。
次いで、エッチングストッパー膜５１７が設けられた石英基板５１６に一対の基板間隔
を保持するギャップ材が含まれたシール材（図示しない）を所望のパターンに描画する。
また、シール材に囲まれた空間には透明な有機樹脂からなる接着材５１５が充填されるよ
うに封止する。（図７（Ｃ））
次いで、後の剥離を行いやすくするために、金属膜３０１と酸化物膜３０２との密着性
を部分的に低下させる処理を行う。次いで、密着性を部分的に低下させた領域側から剥離
させ、金属膜３０１が設けられている第１の基板３００を物理的手段により引き剥がす。
比較的小さな力（例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等）で
引き剥がすことができる。こうして、酸化物層３０２上に形成された被剥離層を第１の基
板３００から分離することができる。剥離後の状態を図７（Ｄ）に示す。
次いで、接着材５１１で第３の基板５１２と酸化物層３０２（及び被剥離層）とを接着
する。（図７（Ｅ））接着材５１１としては、反応硬化型接着剤、熱硬化型接着剤、紫外
線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる
。
第３の基板５１２としては、フレキシブルなプラスチック基板を用いる。ポリプロピレ
ン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニ
レンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールア
ミドからなるプラスチック基板を用いることが好ましい。ここではポリカーボネート基板
（ＰＣ基板）を用いる。また、第３の基板としてマグネットシートを用いてもよい。
次いで、石英基板である第２の基板５１６をエッチャントでエッチングして除去し、エ
ッチングストッパー膜５１７を露呈させる。（図７（Ｆ））本実施例は、発光素子の発光
をエッチングストッパー膜５１７に透過させる例であるので、エッチングストッパー膜５
１７は透光性を有する材料膜であればよい。
以上の工程でプラスチック基板５１２を支持体とし、ＴＦＴと発光素子とを備えた発光
装置を作製することができる。（図７（Ｇ））こうして得られる発光装置は支持体をプラ
スチック基板としているため薄く、軽量、且つ、フレキシブルなものとすることができる
。
また、本実施例は、実施の形態１乃至４、実施例１のいずれか一と自由に組み合わせる
ことができる。
本実施例では、マグネットシート上に、有機化合物を含む層を発光層とする発光素子を
備えた発光装置（上面出射構造）を作製する例を図８に示す。
なお、図８（Ａ）は、発光装置を示す上面図、図８（Ｂ）は図８（Ａ）をＡ−Ａ’で切
断した断面図である。点線で示された１１０１はソース信号線駆動回路、１１０２は画素
部、１１０３はゲート信号線駆動回路である。また、１１０４は透明な封止基板、１１０
５は第１のシール材であり、第１のシール材１１０５で囲まれた内側は、透明な第２のシ
ール材１１０７で充填されている。なお、第１のシール材１１０５には基板間隔を保持す
るためのギャップ材が含有されている。
なお、接続配線１１０８はソース信号線駆動回路１１０１及びゲート信号線駆動回路１
１０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレ
キシブルプリントサーキット）１１０９からビデオ信号やクロック信号を受け取る。なお
、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）
が取り付けられていても良い。
次に、断面構造について図８（Ｂ）を用いて説明する。フレキシブルなマグネットシー
ト１１１０上には下地絶縁膜とエッチングストッパー膜との積層膜１１５０、接着材１１
４０を介して駆動回路及び画素部が形成されているが、ここでは、駆動回路としてのソー
ス信号線駆動回路１１０１と画素部１１０２が示されている。マグネットシート１１１０
は、バリウムフェライト、ストロンチウムフェライト、或いは希土類磁石等の粉末に、プ
ラスチックのような有機高分子化合物とバインダーとを混合した後、シート状に成形した
基板である。
なお、ソース信号線駆動回路１１０１にはｎチャネル型ＴＦＴ１１２３とｐチャネル型
ＴＦＴ１１２４とを組み合わせたＣＭＯＳ回路が形成される。なお、実施の形態５に従っ
て、これらのＴＦＴを得ることもできる。また、駆動回路を形成するＴＦＴは、公知のＣ
ＭＯＳ回路、ＰＭＯＳ回路もしくはＮＭＯＳ回路で形成しても良い。また、本実施例では
、基板上に駆動回路を形成したドライバー一体型を示すが、必ずしもその必要はなく、基
板上ではなく外部に形成することもできる。また、ポリシリコン膜を活性層とするＴＦＴ
の構造は特に限定されず、トップゲート型ＴＦＴであってもよいし、ボトムゲート型ＴＦ
Ｔであってもよい。
また、画素部１１０２はスイッチング用ＴＦＴ１１１１と、電流制御用ＴＦＴ１１１２
とそのドレインに電気的に接続された第１の電極（陽極）１１１３を含む複数の画素によ
り形成される。電流制御用ＴＦＴ１１１２としてはｎチャネル型ＴＦＴであってもよいし
、ｐチャネル型ＴＦＴであってもよいが、陽極と接続させる場合、ｐチャネル型ＴＦＴと
することが好ましい。また、保持容量（図示しない）を適宜設けることが好ましい。なお
、ここでは無数に配置された画素のうち、一つの画素の断面構造のみを示し、その一つの
画素に２つのＴＦＴを用いた例を示したが、３つ、またはそれ以上のＴＦＴを適宜、用い
てもよい。
ここでは第１の電極１１１３がＴＦＴのドレインと直接接している構成となっているた
め、第１の電極１１１３の下層はシリコンからなるドレインとオーミックコンタクトのと
れる材料層とし、有機化合物を含む層と接する最上層を仕事関数の大きい材料層とするこ
とが望ましい。例えば、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜と
の３層構造とすると、配線としての抵抗も低く、且つ、良好なオーミックコンタクトがと
れ、且つ、陽極として機能させることができる。また、第１の電極１１１３は、窒化チタ
ン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層としてもよいし、２層以上
の積層を用いてもよい。
また、第１の電極（陽極）１１１３の両端には絶縁物（バンク、隔壁、障壁、土手など
と呼ばれる）１１１４が形成される。絶縁物１１１４は有機樹脂膜もしくは珪素を含む絶
縁膜で形成すれば良い。ここでは、絶縁物１１１４として、ポジ型の感光性アクリル樹脂
膜を用いて図８に示す形状の絶縁物を形成する。
カバレッジを良好なものとするため、絶縁物１１１４の上端部または下端部に曲率を有
する曲面が形成されるようにする。例えば、絶縁物１１１４の材料としてポジ型の感光性
アクリルを用いた場合、絶縁物１１１４の上端部のみに曲率半径（０．２μｍ〜３μｍ）
を有する曲面を持たせることが好ましい。また、絶縁物１１１４として、感光性の光によ
ってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性とな
るポジ型のいずれも使用することができる。
また、絶縁物１１１４を窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を主成分
とする薄膜、または窒化珪素膜からなる保護膜で覆ってもよい。
また、第１の電極（陽極）１１１３上には、蒸着マスクを用いた蒸着法、またはインク
ジェット法によって有機化合物を含む層１１１５を選択的に形成する。さらに、有機化合
物を含む層１１１５上には第２の電極（陰極）１１１６が形成される。陰極としては、仕
事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ
、ＡｌＬｉ、ＣａＦ２、またはＣａＮ）を用いればよい。ここでは、発光が透過するよう
に、第２の電極（陰極）１１１６として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴ
Ｏ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ
）、酸化亜鉛（ＺｎＯ）等）との積層を用いる。こうして、第１の電極（陽極）１１１３
、有機化合物を含む層１１１５、及び第２の電極（陰極）１１１６からなる発光素子１１
１８が形成される。ここでは発光素子１１１８は白色発光とする例であるので着色層１１
３１と遮光層（ＢＭ）１１３２からなるカラーフィルター（簡略化のため、ここではオー
バーコート層は図示しない）を設けている。
また、Ｒ、Ｇ、Ｂの発光が得られる有機化合物を含む層をそれぞれ選択的に形成すれば
、カラーフィルターを用いなくともフルカラーの表示を得ることができる。
また、発光素子１１１８を封止するために透明保護層１１１７を形成する。この透明保
護層１１１７としてはスパッタ法（ＤＣ方式やＲＦ方式）やＰＣＶＤ法により得られる窒
化珪素または窒化酸化珪素を主成分とする絶縁膜、炭素を主成分とする薄膜（ＤＬＣ膜、
ＣＮ膜など）、またはこれらの積層を用いることが好ましい。シリコンターゲットを用い
、窒素とアルゴンを含む雰囲気で形成すれば、水分やアルカリ金属などの不純物に対して
ブロッキング効果の高い窒化珪素膜が得られる。また、窒化シリコンターゲットを用いて
もよい。また、透明保護層は、リモートプラズマを用いた成膜装置を用いて形成してもよ
い。また、透明保護層に発光を通過させるため、透明保護層の膜厚は、可能な限り薄くす
ることが好ましい。
また、発光素子１１１８を封止するために不活性気体雰囲気下で第１シール材１１０５
、第２シール材１１０７により封止基板１１０４を貼り合わせる。なお、第１シール材１
１０５、第２シール材１１０７としてはエポキシ系樹脂を用いるのが好ましい。また、第
１シール材１１０５、第２シール材１１０７はできるだけ水分や酸素を透過しない材料で
あることが望ましい。
また、本実施例では、封止基板１１０４を貼りつけた後、ガラス基板や石英基板をエッ
チングして除去した後でマグネットシート１１１０を接着している。エッチングによって
下地絶縁膜とエッチングストッパー膜との積層膜１１５０が露呈する。従って、本実施例
では封止基板１１０４を構成する材料として、ガラス基板のエッチングで除去されない材
料からなるプラスチック基板を用いる。また、第１シール材１１０５、第２シール材１１
０７を用いて封止基板１１０４を接着した後、さらに側面（露呈面）を覆うように第３の
シール材で封止することも可能である。
以上のようにして発光素子を第１シール材１１０５、第２シール材１１０７に封入する
ことにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素といっ
た有機化合物層の劣化を促す物質が侵入することを防ぐことができる。また、金属からな
る配線をマグネットシート１１１０の磁力で引き付けることで接着力を維持することがで
きる。従って、信頼性の高い発光装置を得ることができる。
また、本実施例は、実施の形態１乃至３、実施例１のいずれか一と自由に組み合わせる
ことができる。
実施例４では陽極上に有機化合物を含む層を形成し、有機化合物を含む層上に透明電極
である陰極を形成するという構造（以下、上面出射構造とよぶ）とした例を示したが、本
実施例では、陽極上に有機化合物を含む層が形成され、有機化合物層上に陰極が形成され
る発光素子を有し、有機化合物を含む層において生じた発光を透明電極である陽極からＴ
ＦＴの方へ取り出す（以下、下面出射構造とよぶ）という構造とした例を示す。
ここで、下面出射構造の発光装置の一例を図９に示す。
なお、図９（Ａ）は、発光装置を示す上面図、図９（Ｂ）は図９（Ａ）をＡ−Ａ’で切
断した断面図である。点線で示された１２０１はソース信号線駆動回路、１２０２は画素
部、１２０３はゲート信号線駆動回路である。また、１２０４はマグネットシート、１２
０５ａは一対の基板間隔を保持するためのギャップ材が含有されているシール材であり、
シール材１２０５ａで囲まれた内側は、シール材１２０５ｂで充填されている。シール材
１２０５ｂ中に乾燥剤を配置してもよい。
なお、接続配線１２０８はソース信号線駆動回路１２０１及びゲート信号線駆動回路１
２０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレ
キシブルプリントサーキット）１２０９からビデオ信号やクロック信号を受け取る。
次に、断面構造について図９（Ｂ）を用いて説明する。透光性を有する基板１２１０上
には接着材１２４０を介して駆動回路及び画素部が形成されているが、ここでは、駆動回
路としてのソース信号線駆動回路１２０１と画素部１２０２が示されている。なお、ソー
ス信号線駆動回路１２０１にはｎチャネル型ＴＦＴ１２２３とｐチャネル型ＴＦＴ１２２
４とを組み合わせたＣＭＯＳ回路が形成される。
また、画素部１２０２はスイッチング用ＴＦＴ１２１１と、電流制御用ＴＦＴ１２１２
とそのドレインに電気的に接続された透明な導電膜からなる第１の電極（陽極）１２１３
を含む複数の画素により形成される。
ここでは第１の電極１２１３が接続電極と一部重なるように形成され、第１の電極１２
１３はＴＦＴのドレイン領域と接続電極を介して電気的に接続している構成となっている
。第１の電極１２１３は透明性を有し、且つ、仕事関数の大きい導電膜（ＩＴＯ（酸化イ
ンジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜
鉛（ＺｎＯ）等）を用いることが望ましい。
また、第１の電極（陽極）１２１３の両端には絶縁物（バンク、隔壁、障壁、土手など
と呼ばれる）１２１４が形成される。カバレッジを良好なものとするため、絶縁物１２１
４の上端部または下端部に曲率を有する曲面が形成されるようにする。また、絶縁物１２
１４を窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を主成分とする薄膜、または
窒化珪素膜からなる保護膜で覆ってもよい。
また、第１の電極（陽極）１２１３上には、蒸着マスクを用いた蒸着法、またはインク
ジェット法によって有機化合物を含む層１２１５を選択的に形成する。さらに、有機化合
物を含む層１２１５上には第２の電極（陰極）１２１６が形成される。陰極としては、仕
事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ
、ＡｌＬｉ、ＣａＦ２、またはＣａＮ）を用いればよい。こうして、第１の電極（陽極）
１２１３、有機化合物を含む層１２１５、及び第２の電極（陰極）１２１６からなる発光
素子１２１８が形成される。発光素子１２１８は、図９中に示した矢印方向に発光する。
ここでは発光素子１２１８はＲ、Ｇ、或いはＢの単色発光が得られる発光素子であり、Ｒ
、Ｇ、Ｂの発光が得られる有機化合物を含む層をそれぞれ選択的に形成した３つの発光素
子でフルカラーとする。
また、発光素子１２１８を封止するために保護層１２１７を形成する。この透明保護層
１２１７としてはスパッタ法（ＤＣ方式やＲＦ方式）やＰＣＶＤ法により得られる窒化珪
素または窒化酸化珪素を主成分とする絶縁膜、または炭素を主成分とする薄膜（ＤＬＣ膜
、ＣＮ膜など）、またはこれらの積層を用いることが好ましい。シリコンターゲットを用
い、窒素とアルゴンを含む雰囲気で形成すれば、水分やアルカリ金属などの不純物に対し
てブロッキング効果の高い窒化珪素膜が得られる。また、窒化シリコンターゲットを用い
てもよい。また、保護層は、リモートプラズマを用いた成膜装置を用いて形成してもよい
。
また、発光素子１２１８を封止するために不活性気体雰囲気下でシール材１２０５ａ、
１２０５ｂによりエッチングストッパー膜１２５０が成膜されたガラス基板を貼り付け、
ガラス基板をエッチングで除去した後、接着材１２５１でマグネットシート基板１２０４
を貼り合わせる。なお、シール材１２０５ａ、１２０５ｂとしてはエポキシ系樹脂を用い
るのが好ましい。また、１２０５ａ、１２０５ｂはできるだけ水分や酸素を透過しない材
料であることが望ましい。
また、基板１２１０は、ＴＦＴを形成した後に貼り付けた基板である。なお、基板１２
１０を貼り付ける前の基板は、剥離法、例えば実施の形態１乃至４に示した方法で除去ま
たは剥離している。
また、本実施例は実施の形態１乃至３、実施例１または実施例２と自由に組み合わせる
ことができる。
本実施例では、一つの画素の断面構造、特に発光素子およびＴＦＴの接続、画素間に配
置する隔壁の形状について説明する。
図１０（Ａ）中、４０は基板、４１は隔壁（土手とも呼ばれる）、４２は絶縁膜、４３
は第１の電極（陽極）、４４は有機化合物を含む層、４５は第２の電極（陰極）４６はＴ
ＦＴである。
ＴＦＴ４６において、４６ａはチャネル形成領域、４６ｂ、４６ｃはソース領域または
ドレイン領域、４６ｄはゲート電極、４６ｅ、４６ｆはソース電極またはドレイン電極で
ある。ここではトップゲート型ＴＦＴを示しているが、特に限定されず、逆スタガ型ＴＦ
Ｔであってもよいし、順スタガ型ＴＦＴであってもよい。なお、４６ｆは第１の電極４３
と一部接して重なることによりＴＦＴ４６とを接続する電極である。
また、図１０（Ａ）とは一部異なる断面構造を図１０（Ｂ）に示す。
図１０（Ｂ）においては、第１の電極と電極との重なり方が図１０（Ａ）の構造と異な
っており、第１の電極をパターニングした後、電極を一部重なるように形成することでＴ
ＦＴと接続させている。
また、図１０（Ａ）とは一部異なる断面構造を図１０（Ｃ）に示す。
図１０（Ｃ）においては、層間絶縁膜がさらに１層設けられており、第１の電極がコン
タクトホールを介してＴＦＴの電極と接続されている。
また、隔壁４１の断面形状としては、図１０（Ｄ）に示すようにテーパー形状としても
よい。フォトリソグラフィ法を用いてレジストを露光した後、非感光性の有機樹脂や無機
絶縁膜をエッチングすることによって得られる。
また、ポジ型の感光性有機樹脂を用いれば、図１０（Ｅ）に示すような形状、上端部に
曲面を有する形状とすることができる。
また、ネガ型の感光性樹脂を用いれば、図１０（Ｆ）に示すような形状、上端部および
下端部に曲面を有する形状とすることができる。
また、本実施例は実施の形態１乃至３、実施例１乃至５のいずれか一と自由に組み合わ
せることができる。
本実施例では、プラスチック基板にＣＰＵで代表される集積回路を転写する例を図１１
に示す。
まず、第１の基板９００上にエッチングストッパー膜９０１を形成し、その上に下地絶
縁膜を形成する。次いで、下地絶縁膜上に半導体素子、ｎチャネル型ＴＦＴ９０３ｂ、ｐ
チャネル型ＴＦＴ９０３ａ、容量部９０６、端子部（図示しない）などを形成する。ｎチ
ャネル型ＴＦＴ９０３ｂとｐチャネル型ＴＦＴ９０３ａを相補的に組み合わせればＣＭＯ
Ｓ回路ができ、さまざまな集積回路を構成することができる。例えば、ＳＲＡＭなどのメ
モリー回路も作製することができる。従って、第１の基板９００上に演算部（ＡＮＤ回路
、ＯＲ回路、ＮＯＴ回路、バッファ回路、またはレジスタ回路を含む）と制御部（プログ
ラムカウンタ、命令レジスタ、または制御信号生成部を含む）とを合わせた中央処理部（
ＣＰＵとも呼ばれる）を作製することができる。なお、ＣＰＵに関しては、実施の形態５
に説明したので、ここでは詳細な説明は省略する。
次いで、これらの素子を覆う絶縁膜を形成した後、引き回し配線（図示しない）や出入
力端子などを適宜形成する。（図１１（Ａ））
次いで、接着材９１５（除去可能な接着材、例えば水溶性接着材、または両面テープ）
で第２の基板９１６を貼り付ける。第２の基板９１６としては特に限定されず、後のエッ
チングで選択比が取れる材料からなる板状の基材であれば特に限定されない。（図１１（
Ｂ））
次いで、第１の基板９００をエッチングにより除去してエッチングストッパー膜９０１
を露呈させる。本実施例では、フッ酸（ＨＦ）と硫酸（Ｈ２ＳＯ４）とを混合した溶液で
ガラス基板である第１の基板９００のみを溶かす。（図１１（Ｃ））
次いで、エッチングストッパー膜９０１に接するように接着材９２０でプラスチックか
らなる第３の基板９２１を貼り付ける。（図１１（Ｄ））プラスチックからなる基板９２
１としては特に限定されず、透光性を有していてもよいし、透光性がなくてもよい。
次いで、接着材９１５を除去することによって第２の基板９１６を除去する。こうして
、第３の基板９２１上に接着材９２０と、エッチングストッパー膜９０１と、集積回路（
ＣＰＵなど）とを有する半導体装置が完成する。
また、第３の基板９２１としてカードサイズのプラスチック基板を用いれば図１３に示
すカード型の電子機器を作製することができる。例えば、認証カードとする場合には、１
０１０をカード基材、１０１１を情報を確保するためのメモリ回路を含むＣＰＵ、１０１
２をデータ入出力部、１０１３をバッテリー（例えば太陽電池）として埋め込むことがで
きる。ＣＰＵは、上記プロセスでプラスチック基板に貼り付けられ、装置全体としてさら
なる薄型化が可能となる。
また、カード型のゲーム電子機器とする場合には、１０１０をカード基材、１０１１を
表示部、１０１２を駆動回路、１０１３をゲームプログラムが実行可能なＣＰＵとすれば
よい。これら表示部、駆動回路部、ＣＰＵを全てプラスチック基板上に形成することがで
きるため、さらなる薄型化が可能となる。
また、本実施例は実施の形態１乃至５、実施例１乃至５のいずれか一と自由に組み合わ
せることができる。
本発明を実施して様々なモジュール（アクティブマトリクス型ＥＬモジュール、反射型
液晶表示装置、アクティブマトリクス型ＥＣモジュール）を完成させることができる。即
ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプ
レイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、
パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書
籍等）などが挙げられる。それらの一例を図１４、図１５に示す。
図１４（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、
表示部２００３、キーボード２００４等を含む。本発明によりプラスチック基板を用いる
ことによって軽量化を図ることができる。
図１４（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１
０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明に
よりプラスチック基板を用いることによって軽量化を図ることができる。
図１４（Ｃ）はゲーム機器であり、本体２２０１、表示部２２０５等を含む。本発明に
よりプラスチック基板を用いることによって軽量化を図ることができる。
図１４（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレ
ーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４
、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲ
ームやインターネットを行うことができる。
図１４（Ｅ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０
３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明によりプラスチック
基板を用いることによって軽量化を図ることができる。
図１５（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９
０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ
、イメージセンサ等）２９０７等を含む。
図１５（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００
３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明によ
りプラスチック基板を用いることによって軽量化を図ることができる。
図１５（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３
等を含む。本発明によりプラスチック基板を用いることによって軽量化を図ることができ
る。
ちなみに図１５（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０
インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには
、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適
用することが可能である。また、本実施例の電子機器は実施の形態１乃至５、実施例１乃
至７のどのような組み合わせからなる構成を用いても実現することができる。
実施例８において示した電子機器には、発光素子が封止された状態にあるパネルに、コ
ントローラ、電源回路等を含むＩＣが実装された状態にあるモジュールが搭載されている
。モジュールとパネルは、共に発光装置の一形態に相当する。本実施例では、モジュール
の具体的な構成について説明する。
図１６（Ａ）に、コントローラ８０１及び電源回路８０２がパネル８００に実装された
モジュールの外観図を示す。パネル８００には、発光素子が各画素に設けられた画素部８
０３と、前記画素部８０３が有する画素を選択する走査線駆動回路８０４と、選択された
画素にビデオ信号を供給する信号線駆動回路８０５とが設けられている。
またプリント基板８０６にはコントローラ８０１、電源回路８０２が設けられており、
コントローラ８０１または電源回路８０２から出力された各種信号及び電源電圧は、ＦＰ
Ｃ８０７を介してパネル８００の画素部８０３、走査線駆動回路８０４、信号線駆動回路
８０５に供給される。
プリント基板８０６への電源電圧及び各種信号は、複数の入力端子が配置されたインタ
ーフェース（Ｉ／Ｆ）部８０８を介して供給される。
なお、本実施例ではパネル８００にプリント基板８０６がＦＰＣを用いて実装されてい
るが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式を
用い、コントローラ８０１、電源回路８０２をパネル８００に直接実装させるようにして
も良い。
本実施例ではプリント基板８０６上に様々なＩＣチップを搭載して様々な回路を構成す
る例を示すが、実施例７に示した素子の形成方法に従えばプラスチック基板上にポリシリ
コンを利用した大規模集積回路（ＬＳＩ）を作り込むことができ、ＩＣチップに代用して
ＬＳＩが設けられたプラスチック基板を用いることができる。
また、プリント基板８０６において、引きまわしの配線間に形成される容量や配線自体
が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍っ
たりすることがある。そこで、プリント基板８０６にコンデンサ、バッファ等の各種素子
を設けて、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防
ぐようにしても良い。
図１６（Ｂ）に、プリント基板８０６の構成をブロック図で示す。インターフェース８
０８に供給された各種信号と電源電圧は、コントローラ８０１と、電源電圧８０２に供給
される。
コントローラ８０１は、Ａ／Ｄコンバータ８０９と、位相ロックドループ（ＰＬＬ：Ｐ
ｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）８１０と、制御信号生成部８１１と、ＳＲＡＭ（Ｓ
ｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）８１２、８１３とを有してい
る。なお本実施例ではＳＲＡＭを用いているが、ＳＲＡＭの代わりに、ＳＤＲＡＭや、高
速でデータの書き込みや読み出しが可能であるならばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎ
ｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）も用いることが可能である。
インターフェース８０８を介して供給されたビデオ信号は、Ａ／Ｄコンバータ８０９に
おいてパラレル−シリアル変換され、Ｒ、Ｇ、Ｂの各色に対応するビデオ信号として制御
信号生成部８１１に入力される。また、インターフェース８０８を介して供給された各種
信号をもとに、Ａ／Ｄコンバータ８０９においてＨｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロ
ック信号ＣＬＫ、交流電圧（ＡＣ Ｃｏｎｔ）が生成され、制御信号生成部８１１に入力
される。
位相ロックドループ８１０では、インターフェース８０８を介して供給される各種信号
の周波数と、制御信号生成部８１１の動作周波数の位相とを合わせる機能を有している。
制御信号生成部８１１の動作周波数は、インターフェース８０８を介して供給された各種
信号の周波数と必ずしも同じではないが、互いに同期するように制御信号生成部８１１の
動作周波数を位相ロックドループ８１０において調整する。
制御信号生成部８１１に入力されたビデオ信号は、一旦ＳＲＡＭ８１２、８１３に書き
込まれ、保持される。制御信号生成部８１１では、ＳＲＡＭ８１２に保持されている全ビ
ットのビデオ信号のうち、全画素に対応するビデオ信号を１ビット分づつ読み出し、パネ
ル８００の信号線駆動回路８０５に供給する。
また制御信号生成部８１１では、各ビット毎の、発光素子が発光する期間に関する情報
を、パネル８００の走査線駆動回路８０４に供給する。
また電源回路８０２は所定の電源電圧を、パネル８００の信号線駆動回路８０５、走査
線駆動回路８０４及び画素部８０３に供給する。
次に電源回路８０２の詳しい構成について、図１７を用いて説明する。本実施例の電源
回路８０２は、４つのスイッチングレギュレータコントロール８６０を用いたスイッチン
グレギュレータ８５４と、シリーズレギュレータ８５５とからなる。
一般的にスイッチングレギュレータは、シリーズレギュレータに比べて小型、軽量であ
り、降圧だけでなく昇圧や正負反転することも可能である。一方シリーズレギュレータは
、降圧のみに用いられるが、スイッチングレギュレータに比べて出力電圧の精度は良く、
リプルやノイズはほとんど発生しない。本実施例の電源回路８０２では、両者を組み合わ
せて用いる。
図１７に示すスイッチングレギュレータ８５４は、スイッチングレギュレータコントロ
ール（ＳＷＲ）８６０と、アテニュエイター（減衰器：ＡＴＴ）８６１と、トランス（Ｔ
）８６２と、インダクター（Ｌ）８６３と、基準電源（Ｖｒｅｆ）８６４と、発振回路（
ＯＳＣ）８６５、ダイオード８６６と、バイポーラトランジスタ８６７と、可変抵抗８６
８と、容量８６９とを有している。
スイッチングレギュレータ８５４において外部のＬｉイオン電池（３．６Ｖ）等の電圧
が変換されることで、陰極に与えられる電源電圧と、スイッチングレギュレータ８５４に
供給される電源電圧が生成される。
またシリーズレギュレータ８５５は、バンドギャップ回路（ＢＧ）８７０と、アンプ８
７１と、オペアンプ８７２と、電流源８７３と、可変抵抗８７４と、バイポーラトランジ
スタ８７５とを有し、スイッチングレギュレータ８５４において生成された電源電圧が供
給されている。
シリーズレギュレータ８５５では、スイッチングレギュレータ８５４において生成され
た電源電圧を用い、バンドギャップ回路８７０において生成された一定の電圧に基づいて
、各色の発光素子の陽極に電流を供給するための配線（電流供給線）に与える直流の電源
電圧を、生成する。
なお電流源８７３は、ビデオ信号の電流が画素に書き込まれる駆動方式の場合に用いる
。この場合、電流源８７３において生成された電流は、パネル８００の信号線駆動回路８
０５に供給される。なお、ビデオ信号の電圧が画素に書き込まれる駆動方式の場合には、
電流源８７３は必ずしも設ける必要はない。
また、本実施例の電子機器は実施の形態１乃至５、実施例１乃至８のどのような組み合
わせからなる構成を用いても実現することができる。

Claims (11)

  1. 第１の基板上方に、第１の層を形成する工程と、
    前記第１の層上方に、素子を有する層を形成する工程と、
    前記素子を有する層上方に、第２の層及び第２の基板を形成する工程と、
    前記第１の基板及び前記第２の基板を、溶液を用いてエッチングする工程と、
    前記第１の層又は前記第２の層に、第３の基板を貼り付ける工程と、を有し、
    前記第１の層は、ＳｎＯ ２ 、ＳｒＯ、フッ素樹脂、又は金属を有し、
    前記第２の層は、ＳｎＯ ２ 、ＳｒＯ、フッ素樹脂、又は金属を有し、
    前記第３の基板は、可撓性を有することを特徴とする半導体装置の作製方法。
  2. 第１の基板上方に、素子を有する層を形成する工程と、
    前記素子を有する層上方に、第１の層及び第２の基板を形成する工程と、
    前記第２の基板を、溶液を用いてエッチングする工程と、
    前記第１の層上方に、第２の層及び第３の基板を形成する工程と、
    前記第３の基板を、溶液を用いてエッチングする工程と、を有し、
    前記第１の層は、ＳｎＯ ２ 、ＳｒＯ、フッ素樹脂、又は金属を有し、
    前記第２の層は、ＳｎＯ ２ 、ＳｒＯ、フッ素樹脂、又は金属を有し、
    前記第１の基板は、可撓性を有することを特徴とする半導体装置の作製方法。
  3. 請求項１において、
    前記第３の基板は、強磁性材料を有し、
    前記素子を有する層は、金属を有することを特徴とする半導体装置の作製方法。
  4. 請求項２において、
    前記第１の基板は、強磁性材料を有し、
    前記素子を有する層は、金属を有することを特徴とする半導体装置の作製方法。
  5. 請求項１又は３において、
    前記第３の基板の表面に、バリア膜を形成することを特徴とする半導体装置の作製方法。
  6. 請求項１乃至５のいずれか一項において、
    前記素子を有する層は、発光素子を有することを特徴とする半導体装置の作製方法。
  7. 基板上方の、第１の層と、
    前記第１の層上方の、素子を有する層と、
    前記素子を有する層上方の、第２の層と、を有し、
    前記第１の層は、ＳｎＯ ２ 、ＳｒＯ、フッ素樹脂、又は金属を有し、
    前記第２の層は、ＳｎＯ ２ 、ＳｒＯ、フッ素樹脂、又は金属を有し、
    前記基板は、可撓性を有することを特徴とする半導体装置。
  8. 基板上方の、素子を有する層と、
    前記素子を有する層上方の、第１の層と、
    前記第１の層上方の、第２の層と、を有し、
    前記第１の層は、ＳｎＯ ２ 、ＳｒＯ、フッ素樹脂、又は金属を有し、
    前記第２の層は、ＳｎＯ ２ 、ＳｒＯ、フッ素樹脂、又は金属を有し、
    前記基板は、可撓性を有することを特徴とする半導体装置。
  9. 請求項７又は８において、
    前記基板は、強磁性材料を有し、
    前記素子を有する層は、金属を有することを特徴とする半導体装置。
  10. 請求項７乃至９のいずれか一項において、
    前記基板上方の、バリア膜を有することを特徴とする半導体装置。
  11. 請求項７乃至１０のいずれか一項において、
    前記素子を有する層は、発光素子を有することを特徴とする半導体装置。
JP2011022665A 2002-11-01 2011-02-04 半導体装置の作製方法及び半導体装置 Expired - Fee Related JP5288644B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011022665A JP5288644B2 (ja) 2002-11-01 2011-02-04 半導体装置の作製方法及び半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002320270 2002-11-01
JP2002320270 2002-11-01
JP2011022665A JP5288644B2 (ja) 2002-11-01 2011-02-04 半導体装置の作製方法及び半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004525644A Division JP4748986B2 (ja) 2002-11-01 2003-10-23 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2011142328A JP2011142328A (ja) 2011-07-21
JP5288644B2 true JP5288644B2 (ja) 2013-09-11

Family

ID=32211848

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004525644A Expired - Fee Related JP4748986B2 (ja) 2002-11-01 2003-10-23 半導体装置の作製方法
JP2011022665A Expired - Fee Related JP5288644B2 (ja) 2002-11-01 2011-02-04 半導体装置の作製方法及び半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2004525644A Expired - Fee Related JP4748986B2 (ja) 2002-11-01 2003-10-23 半導体装置の作製方法

Country Status (6)

Country Link
US (5) US7180093B2 (ja)
JP (2) JP4748986B2 (ja)
CN (1) CN100416840C (ja)
AU (1) AU2003275615A1 (ja)
TW (2) TWI320946B (ja)
WO (1) WO2004040649A1 (ja)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230316B2 (en) 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
FR2859312B1 (fr) * 2003-09-02 2006-02-17 Soitec Silicon On Insulator Scellement metallique multifonction
WO2005043617A1 (en) * 2003-10-31 2005-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and design method thereof
US7130234B2 (en) * 2003-12-12 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7405665B2 (en) * 2003-12-19 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, RFID tag and label-like object
US7508305B2 (en) * 2003-12-26 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Packing material, tag, certificate, paper money, and securities
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP3956955B2 (ja) * 2004-04-22 2007-08-08 セイコーエプソン株式会社 半導体基板の製造方法、電気光学装置の製造方法
US7202504B2 (en) * 2004-05-20 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and display device
KR100600874B1 (ko) * 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
WO2006006636A1 (en) 2004-07-14 2006-01-19 Semiconductor Energy Laboratory Co., Ltd. Wireless processor, wireless memory, information system, and semiconductor device
JP5303096B2 (ja) * 2004-07-14 2013-10-02 株式会社半導体エネルギー研究所 プロセッサ
KR20060077536A (ko) * 2004-12-30 2006-07-05 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그의 제조방법
US7176543B2 (en) * 2005-01-26 2007-02-13 United Solar Ovonic Corp. Method of eliminating curl for devices on thin flexible substrates, and devices made thereby
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI467702B (zh) 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
JP4378314B2 (ja) * 2005-04-26 2009-12-02 シャープ株式会社 表示装置及び表示装置の製造方法
US8030132B2 (en) * 2005-05-31 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including peeling step
JP5177976B2 (ja) * 2005-08-31 2013-04-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5089033B2 (ja) 2005-11-04 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2899572B1 (fr) * 2006-04-05 2008-09-05 Commissariat Energie Atomique Protection de cavites debouchant sur une face d'un element microstructure
JP5045028B2 (ja) * 2006-08-16 2012-10-10 富士通セミコンダクター株式会社 表面形状センサとその製造方法
JP4866200B2 (ja) * 2006-10-05 2012-02-01 パナソニック株式会社 発光デバイスの製造方法
KR100812001B1 (ko) * 2006-11-10 2008-03-10 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 제조방법
KR101446226B1 (ko) 2006-11-27 2014-10-01 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
JP2008293957A (ja) * 2007-04-27 2008-12-04 Canon Inc 有機発光装置の製造方法
JP2009141093A (ja) 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
US7749884B2 (en) * 2008-05-06 2010-07-06 Astrowatt, Inc. Method of forming an electronic device using a separation-enhancing species
EP2294607A2 (en) * 2008-05-17 2011-03-16 Astrowatt, Inc. Method of forming an electronic device using a separation technique
WO2010016207A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
TWI384434B (zh) * 2008-08-28 2013-02-01 Au Optronics Corp 可撓式顯示面板及其製造方法、光電裝置及其製造方法
EP2327055B1 (en) * 2008-09-25 2012-08-22 TomTom Global Content B.V. Method of and arrangement for blurring an image
TWI607670B (zh) 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
JP5545970B2 (ja) 2009-03-26 2014-07-09 株式会社半導体エネルギー研究所 発光装置及びその作製方法
KR20110019498A (ko) * 2009-08-20 2011-02-28 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR102480780B1 (ko) 2009-09-16 2022-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
TWI400138B (zh) * 2010-11-18 2013-07-01 Ind Tech Res Inst 雷射背面加工吸附方法及其裝置
CN102569018B (zh) * 2010-12-10 2016-02-10 晶元光电股份有限公司 半导体元件的制作方法
US8735874B2 (en) 2011-02-14 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, and method for manufacturing the same
CN102184892A (zh) * 2011-03-19 2011-09-14 福州华映视讯有限公司 用于软性显示器的软板制作方法
US8373181B2 (en) * 2011-06-29 2013-02-12 General Electric Company Method and device for a cathode structure for flexible organic light emitting diode (OLED) device
JP6216540B2 (ja) * 2012-05-30 2017-10-18 ローム株式会社 有機ｅｌ発光装置およびその製造方法、および積層カラーフィルタ
KR102091687B1 (ko) 2012-07-05 2020-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치의 제작 방법
WO2014024900A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device
KR102027246B1 (ko) * 2013-03-14 2019-10-01 삼성전자주식회사 디지타이저 및 그 제조 방법
JP2014186169A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 表示装置の製造方法及び表示装置
KR20140120584A (ko) * 2013-04-03 2014-10-14 삼성디스플레이 주식회사 표시 패널용 절단 장치 및 이를 이용한 표시 장치의 제조 방법
KR20140126439A (ko) * 2013-04-23 2014-10-31 삼성디스플레이 주식회사 투명 플렉시블 표시장치의 제조방법 및 이를 이용한 투명 플렉시블 표시장치
US11335721B2 (en) * 2013-11-06 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Backside illuminated image sensor device with shielding layer
JP6294670B2 (ja) 2014-01-07 2018-03-14 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
CA2950961C (en) * 2014-06-20 2022-11-01 Thomas POWER Magnetic screens and curtains for welding and grinding
CN104078336B (zh) * 2014-07-02 2018-01-09 上海朕芯微电子科技有限公司 无衬底结构的功率器件制造工艺
KR101829971B1 (ko) * 2015-02-17 2018-02-19 주식회사 엘지화학 봉지 필름
JP6587511B2 (ja) 2015-11-06 2019-10-09 株式会社ジャパンディスプレイ 有機ｅｌ表示装置の製造方法
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
JP6863803B2 (ja) 2016-04-07 2021-04-21 株式会社半導体エネルギー研究所 表示装置
US9824893B1 (en) * 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
JP6439782B2 (ja) * 2016-12-27 2018-12-19 株式会社Sumco 石英試料の分解方法、石英試料の金属汚染分析方法および石英部材の製造方法
KR20180093798A (ko) 2017-02-13 2018-08-22 램 리써치 코포레이션 에어 갭들을 생성하는 방법
US10546748B2 (en) 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
WO2018172617A1 (en) * 2017-03-23 2018-09-27 Beneq Oy Thin film display element and manufacturing
US20200161367A1 (en) * 2017-07-12 2020-05-21 Sharp Kabushiki Kaisha Imaging panel and method for producing same
US10779892B2 (en) * 2017-08-10 2020-09-22 Northern Digital Inc. Tracking a cylindrical opening
KR102073270B1 (ko) * 2017-08-24 2020-03-02 장연 Oled 봉지재, 그 제조방법 및 oled 봉지방법
KR102630349B1 (ko) 2018-01-30 2024-01-29 램 리써치 코포레이션 패터닝에서 주석 옥사이드 맨드렐들 (mandrels)
KR102041048B1 (ko) * 2018-05-16 2019-11-06 한국과학기술원 유기 절연체 3중층으로 이루어진 전하 트랩 구조와 이를 이용한 비휘발성 메모리
CN108983505B (zh) * 2018-07-13 2023-10-20 京东方科技集团股份有限公司 显示装置及其制造方法、封框胶
JP6888746B2 (ja) * 2018-12-26 2021-06-16 昭和電工マテリアルズ株式会社 電子部品パッケージの製造方法
JP7320085B2 (ja) 2019-06-27 2023-08-02 ラム リサーチ コーポレーション 交互のエッチングプロセスおよび不動態化プロセス
EP4050673A4 (en) * 2019-10-21 2022-11-02 BOE Technology Group Co., Ltd. DISPLAY PANEL AND METHOD OF MANUFACTURING THEREOF, AND DISPLAY DEVICE

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3839700A (en) * 1973-02-13 1974-10-01 Sperry Rand Corp Traffic sensor
US3898598A (en) * 1974-01-24 1975-08-05 Foster Tsushin Kogyo Dynamic electroacoustic transducer
JP2642935B2 (ja) 1987-09-24 1997-08-20 株式会社小森コーポレーション フィーダにおける枚葉紙パイルの端面位置決め装置
US5005306A (en) 1989-06-21 1991-04-09 Kinstler William G Illuminated vehicle sign
US5618739A (en) 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
US5347154A (en) 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
JP2811131B2 (ja) 1991-04-26 1998-10-15 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
JP3207918B2 (ja) * 1991-04-22 2001-09-10 キヤノン株式会社 Ｉｉｉ−ｖ族化合物の多結晶半導体材料を用いた発光素子およびその製造方法
JPH0588016A (ja) 1991-09-27 1993-04-09 Kansai Paint Co Ltd カラーフイルターの製造方法
US5559399A (en) * 1992-06-11 1996-09-24 Norden Systems, Inc. Low resistance, thermally stable electrode structure for electroluminescent displays
JPH06348215A (ja) * 1992-06-29 1994-12-22 Iyo Technical:Kk Ｅｌランプの薄型防水機能付きフレキシブルデスプレー
US5643804A (en) 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
JPH0835759A (ja) * 1994-07-22 1996-02-06 Kuriputon Internatl:Kk 冷凍冷蔵庫保存内容表示装置
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
CN1495523A (zh) * 1996-08-27 2004-05-12 ������������ʽ���� 转移方法和有源矩阵基板的制造方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
JP4619461B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜デバイスの転写方法、及びデバイスの製造方法
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
TW464785B (en) * 1996-11-21 2001-11-21 Seiko Epson Corp Input device, liquid crystal device, and electronic equipment using the liquid crystal device
US6331722B1 (en) 1997-01-18 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Hybrid circuit and electronic device using same
JPH10256576A (ja) * 1997-03-06 1998-09-25 Matsushita Electric Ind Co Ltd 太陽電池シート
JP4042182B2 (ja) 1997-07-03 2008-02-06 セイコーエプソン株式会社 Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法
JP3406207B2 (ja) 1997-11-12 2003-05-12 シャープ株式会社 表示用トランジスタアレイパネルの形成方法
JPH11243209A (ja) * 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
TW362266B (en) 1998-05-08 1999-06-21 Mutual Tek Ind Co Ltd Packaging method for economical thin type chip
US6313481B1 (en) * 1998-08-06 2001-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP3567971B2 (ja) 1998-11-10 2004-09-22 日立プラント建設株式会社 ガラス基板の洗浄液及び洗浄方法
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
JP2000353809A (ja) * 1999-03-02 2000-12-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
GB9907019D0 (en) * 1999-03-27 1999-05-19 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
JP3804349B2 (ja) * 1999-08-06 2006-08-02 セイコーエプソン株式会社 薄膜デバイス装置の製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
US6436520B1 (en) 1999-09-01 2002-08-20 Toda Kogyo Corporation Magnetic display device
US6312795B1 (en) 1999-09-01 2001-11-06 Toda Kogyo Corporation Magnetic sheet
JP3942770B2 (ja) * 1999-09-22 2007-07-11 株式会社半導体エネルギー研究所 Ｅｌ表示装置及び電子装置
JP2001102168A (ja) 1999-09-29 2001-04-13 Sanyo Electric Co Ltd 表示装置
JP2001156313A (ja) * 1999-11-24 2001-06-08 Toppan Printing Co Ltd 太陽電池用基材および太陽電池
US7060153B2 (en) 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP2001217443A (ja) * 2000-02-04 2001-08-10 Sony Corp 半導体素子およびその製造方法、太陽電池およびその製造方法ならびに半導体素子を用いた光学素子
TW495808B (en) * 2000-02-04 2002-07-21 Semiconductor Energy Lab Thin film formation apparatus and method of manufacturing self-light-emitting device using thin film formation apparatus
TW521303B (en) * 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
TW495854B (en) * 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001284622A (ja) * 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
US7579203B2 (en) * 2000-04-25 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6621482B2 (en) * 2000-05-15 2003-09-16 Koninklijke Philips Electronics N.V. Display arrangement with backlight means
TW501282B (en) * 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
JP4869471B2 (ja) * 2000-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002087844A (ja) 2000-09-14 2002-03-27 Sony Corp 表示パネルの製造方法
US6739931B2 (en) * 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
JP3974749B2 (ja) * 2000-12-15 2007-09-12 シャープ株式会社 機能素子の転写方法
KR100710282B1 (ko) * 2000-12-29 2007-04-23 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
JP4061846B2 (ja) * 2001-01-23 2008-03-19 セイコーエプソン株式会社 積層体の製造方法及び半導体装置の製造方法
JP2002278473A (ja) 2001-03-21 2002-09-27 Sony Corp 表示パネルの製造方法
JP2002289861A (ja) * 2001-03-26 2002-10-04 Sharp Corp 半導体装置およびそれを用いた液晶表示装置
TW574753B (en) * 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
WO2002093245A1 (en) * 2001-05-15 2002-11-21 E Ink Corporation Electrophoretic displays containing magnetic particles
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
JP3909583B2 (ja) * 2001-08-27 2007-04-25 セイコーエプソン株式会社 電気光学装置の製造方法
JP4166455B2 (ja) * 2001-10-01 2008-10-15 株式会社半導体エネルギー研究所 偏光フィルム及び発光装置
JP2003133070A (ja) * 2001-10-30 2003-05-09 Seiko Epson Corp 積層膜の製造方法、電気光学装置、電気光学装置の製造方法、有機エレクトロルミネッセンス装置の製造方法、及び電子機器
TW594947B (en) 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
CN1708852A (zh) 2005-12-14
US20100195033A1 (en) 2010-08-05
TW201005952A (en) 2010-02-01
US20040232459A1 (en) 2004-11-25
WO2004040649A1 (ja) 2004-05-13
TW200415792A (en) 2004-08-16
JP2011142328A (ja) 2011-07-21
US7741642B2 (en) 2010-06-22
TWI442575B (zh) 2014-06-21
CN100416840C (zh) 2008-09-03
US7180093B2 (en) 2007-02-20
US20160133683A1 (en) 2016-05-12
US9263617B2 (en) 2016-02-16
US8237164B2 (en) 2012-08-07
AU2003275615A1 (en) 2004-05-25
US20070138954A1 (en) 2007-06-21
TWI320946B (en) 2010-02-21
JPWO2004040649A1 (ja) 2006-03-02
JP4748986B2 (ja) 2011-08-17
US20120286315A1 (en) 2012-11-15

Similar Documents

Publication Publication Date Title
JP5288644B2 (ja) 半導体装置の作製方法及び半導体装置
US11196020B2 (en) Semiconductor device and method for manufacturing the same
US8482011B2 (en) Light-emitting device
JP5094776B2 (ja) 半導体装置の作製方法
JP4912835B2 (ja) 半導体装置の作製方法
JP4781082B2 (ja) 半導体装置の作製方法
JP2004240412A (ja) 液晶表示装置及び液晶表示装置の作製方法
JP2005026706A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Ref document number: 5288644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees