JP5190442B2 - 電界放出素子の作製方法 - Google Patents
電界放出素子の作製方法 Download PDFInfo
- Publication number
- JP5190442B2 JP5190442B2 JP2009291532A JP2009291532A JP5190442B2 JP 5190442 B2 JP5190442 B2 JP 5190442B2 JP 2009291532 A JP2009291532 A JP 2009291532A JP 2009291532 A JP2009291532 A JP 2009291532A JP 5190442 B2 JP5190442 B2 JP 5190442B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- field emission
- substrate
- semiconductor film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
- H01J1/3044—Point emitters
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Description
出表示装置に関する。
ル形式)の表示装置が検討されている。このような平面型の表示装置として、液晶表示装
置(LCD)、エレクトロルミネッセンス表示装置(ELD)、プラズマ表示装置(PD
P)が挙げられる。また、電界効果によって放出される電子を利用して電子線励起発光す
る表示装置、いわゆる電界放出表示装置(フィールドエミッションディスプレイ、FED
)も提案されており、動画像の表示性能の高さと低消費電力特性の観点から注目を集めて
いる。
る第2の基板とが対向して配置され、両基板が封止部材で封着されたものであり、両基板
と接着部材との間の閉空間は、高い真空に保持されている。カソード電極から放出された
電子が、この閉空間を移動してアノード電極に付された蛍光体層を励起させ発光させて画
像表示を得ている。
EDは、第1基板の表面にはストライプ状のカソード電極が形成され、第2の基板の表面
にはストライプ状のアノード電極が形成されおり、カソード電極とアノード電極とは、数
μm〜数mmの距離を介して直交している。カソード電極とアノード電極との真空空間を
経た交点において、〜10kVの電圧を印加することにより、電極間で電子が放出される
。この電子が、アノード電極に付された蛍光体層まで到達し、蛍光体を励起し、発光して
画像を表示する。
電極と直交しているゲート電極が形成されている。カソード電極及びゲート電極は、スト
ライプ状またはマトリクス状になっており、これらの絶縁膜を介した交点部分には、電子
源である電子放出部が形成されている。カソード電極とゲート電極とに電圧を印加するこ
とにより、電子放出部から電子を放出させる。この電子が、ゲート電極よりも高電圧が印
加された第2基板のアノード電極に引き寄せられ、アノード電極に付された蛍光体層を励
起し、発光して画像を表示する。
に開口部を有する板状又は薄膜状の収束電極が形成されており、該収束電極によって電子
放出部から放出された電子を各ドットごとに収束させて、アノード電極に付された蛍光体
層を励起し、発光して画像を表示する。
、電界放出素子は、絶縁膜を介してカソード電極を覆設したゲート電極を有していてもよ
い。現在、電界放出表示装置の電界放出素子には、様々な構造が提案されている。具体的
には、スピント型電界放出素子、表面型電界放出素子、エッジ型電界放出素子、MIM(
Metal-Insulator-Metal)素子等がある。
電界放出素子である。他の電界放出素子と比較して(1)電界の集中が最も大きいゲート
電極の中央領域に配置される構造のため、電子引出し効率が高い、(2)電界放出素子の
配列を正確にパターン描画することが可能であり、電界分布が最適配置しやすく、引き出
し電流の面内均一性が高い、(3)電子の放出方向性が整っている、等の利点が挙げられ
る。
したもの(特許文献1)、MOSFETを用いて円錐形の電子放出部を形成したもの(特許
文献2)等がある。
に示すように、ガラス基板1101上に形成されたストライプ状のカソード電極1102
上に、層間絶縁膜1103及びゲート電極1104を形成する。
チングして開口部1105を形成する。次に、ゲート電極層に対してアルミニウムを斜め
蒸着することにより、ゲート電極の開口端に庇状にはりだした剥離層1106を形成する
。
ると、庇状の剥離層1106に金属層1107が堆積し、開口部1105が縮小されるの
で、開口部1105の底面、すなわちカソード電極1102で堆積される金属物は、次第
に開口部の中央付近を通過するものに限られる。この結果、開口部底部には円錐形の堆積
物1108が形成され、この円錐形の堆積物が電子放出部となる。
エットエッチングして、ゲート電極が層間絶縁膜の上部からはりだした形状1109に形
成する。
かの面内バラツキやロット間バラツキは避けられない。しかも、大型の蒸着装置が必要と
されること、スループットが低下すること、大面積に形成された剥離層を除去する際に、
その残渣がカソード電極または電界放出素子の汚染の原因となり、表示装置の製造歩留ま
りを低下させるといった問題もある。
半導体基板を用いている。このため、基板の大きさに制限があり、大量生産が困難でスル
ープットが低下するという問題点がある。
を向上させることが可能な工程により、電界放出素子を形成することを目的とする。
加えて凸部を有する結晶性半導体膜を形成することを特徴とする。第1の処理は、半導体
膜にレーザ光照射する。又は、半導体膜に金属元素を添加し、該金属元素を半導体膜の結
晶粒界に析出(偏析)させた後、半導体元素を含む雰囲気で加熱処理する。
して、電界放出素子の電子放出部を形成することを特徴とする。なお、本発明で形成され
る電子放出部は、電界放出素子のカソード電極表面に形成されており、カソード電極と電
子放出部とは、同一の半導体膜で形成されている。該工程で作製される電子放出部の形状
は円錐形である。また、本発明で用いることが可能なパルス発振のレーザ光の波長は、1
00〜600nmであり、レーザ光の照射条件は、レーザ光のエネルギー密度が、300
〜700mJ/cm2、照射パルス回数が30〜400回である。
該金属元素を半導体膜の結晶粒界に凝集させた後、半導体元素を含む雰囲気で加熱し電界
放出素子の電子放出部を形成することを特徴とする。なお、本発明で形成される電子放出
部は、電界放出素子のカソード表面に形成されており、カソード電極と電子放出部とは、
同一の半導体膜で形成されている。また、該工程により形成される電界放出部は、ウィス
カー状である。なお、ウィスカー状とは、ひげ状のことであり、即ち針状又は極細繊維の
凝集体をいう。
ーマルアニール法)又はレーザ照射(レーザ結晶化法)が挙げられる。また、半導体膜に
金属元素を添加する方法としては、塗布法、スパッタリング法、CVD法等が挙げられる。
す構成を包含することができる。
に形成された凸形状の電子放出部とを有し、前記カソード電極と前記電子放出部とは、同
一の結晶性半導体膜で形成されていることを特徴とする。電子放出部の形状は、円錐形又
はウィスカー状である。なお、前記カソード電極は、面状であっても、ストライプ状であ
ってもよい。
記カソード電極及び基板上に形成された絶縁膜と、前記絶縁膜に形成されたゲート電極と
、前記ゲート電極と前記絶縁膜を貫通しカソード電極が露出された開口部と、前記開口部
において、カソード電極表面上に形成された凸形状である電子放出部とを有し、前記電子
放出部は前記カソード電極と同一の結晶性半導体膜で形成されていることを特徴とする。
電子放出部の形状は、円錐形又はウィスカー状である。なお、前記半導体膜は、n型の導
電性を有する。
ス領域及びドレイン領域を含む結晶性半導体膜と、前記結晶性半導体膜及び基板上に形成
された絶縁膜と、前記絶縁膜に形成されたゲート電極と、前記ゲート電極と前記絶縁膜を
貫通して結晶性半導体膜が露出された開口部と、前記開口部において、カソード表面上に
形成された凸形状である電子放出部とを有し、前記電子放出部は、前記半導体膜のドレイ
ン領域であって、前記ソース電極は、前記結晶性半導体膜のソース領域と接していること
を特徴とする。電子放出部の凸形状は、円錐形又はウィスカー状である。なお、前記結晶
性半導体膜のソース領域及びドレイン領域は、n型の導電性を有する。また、前記ソース
配線と前記ゲート電極とは、絶縁膜を介して交差している。
を照射して円錐形の凸部(電子放出部)を形成することを特徴とする。なお、絶縁性を有
する基板上にストライプ形状の半導体膜を形成したのち、前記半導体膜にレーザ光を照射
し凸部(電子放出部)を形成してもよい。
体膜及び前記基板上に絶縁膜を形成し、前記絶縁膜上にストライプ形状のゲート電極を形
成した後、前記ゲート電極及び前記絶縁膜の一部を除去して前記半導体膜を露出させた後
、レーザ光を前記半導体膜に照射して円錐形の凸部(電子放出部)を形成することを特徴
とする。なお、前記半導体膜には、n型を付与する不純物を添加する。
記ストライプ形状の第1の導電膜の間に第1の絶縁膜を形成した後、前記第1の導電膜及
び前記第1の絶縁膜上に半導体膜を形成し、前記半導体膜を所望の形状にエッチングした
後、第2の絶縁膜を前記所望の形状の半導体膜上に形成し、前記第2の絶縁膜上に第2の
導電膜を形成したのち、前記第2の導電膜及び前記第2の絶縁膜の一部を除去して前記半
導体膜を露出させた後、レーザ光を前記半導体膜に照射して円錐形の凸部(電子放出部)
を形成することを特徴とする。
状にエッチングした後、第1の絶縁膜を前記所望の形状の半導体膜上に形成し、前記第1
の絶縁膜上に導電膜を形成し、前記導電膜及び前記第1の絶縁膜上に、第2の絶縁膜を形
成し、前記第2の絶縁膜及び前記第1の絶縁膜の一部を除去して前記半導体膜を露出させ
た後、前記露出された半導体膜の一方に接するソース電極を形成し、レーザ光を照射して
前記半導体膜の露出部の他方に円錐形の凸部(電子放出部)を形成することを特徴とする
。
る不純物を添加してソース領域及びドレイン領域を形成する。
ーザ光のエネルギー密度は、300〜700mJ/cm2であって、照射パルス回数が30〜4
00回である。レーザ光の照射する際の雰囲気は、酸素を1%以上含むことが望ましい。
マニウム(Si1-xGex:0<x<1、代表的には、x=0.001〜0.05)でもよい。
半導体膜に金属元素を添加し、第1の処理により前記半導体膜を結晶化する共に、該結晶
化された半導体膜の結晶粒界において前記金属元素又は金属珪化物を偏析させたのち、半
導体元素を含む気体雰囲気で第2の処理により、前記偏析した金属元素又は金属珪化物表
面においてウィスカー状の電子放出部を作製することを特徴とする。
の処理は、300〜650℃の加熱又はレーザ光照射である。また、前記半導体元素を含
む気体の代表例は、シラン、又はジシラン、トリシランのような珪素を含む気体である。
また、前記第2の処理は、400〜650℃の加熱である。さらに、前記半導体膜にn型
を付与する不純物を添加する。なお、前記金属元素は、Au、Al、Li、Mg、Ni、Co、Pt又は
Feの金属元素である。
マニウム(Si1-xGex:0<x<1、代表的には、x=0.001〜0.05)でもよい。
性材料から構成されていればよく、代表的には、バリウムホウケイ酸ガラスやアルミノシ
リケートガラスなど無アルカリガラスと呼ばれ市販されているガラス基板、石英基板、サ
ファイア基板、表面に絶縁膜が形成された半導体基板、表面に絶縁膜が形成された金属基
板などである。また、第2の基板、すなわち、蛍光体層を付したアノード電極を有する基
板としては、透光性を有する部材から構成されていればよく、代表的には、バリウムホウ
ケイ酸ガラスやアルミノシリケートガラスなど無アルカリガラスと呼ばれ市販されている
ガラス基板、石英基板、サファイア基板、有機樹脂基板等を挙げることができる。
ずとも電界放出素子を形成することが可能となり、ロット間のバラツキを避けることがで
きる。すなわち、生産性を向上させることが可能となる。また、複雑な工程を経ずとも、
安価で大面積の基板、代表的にはガラス基板を用いて、電界放出素子を形成することが可
能となるため、コスト削減が可能となる。また、半導体膜の結晶化条件によって結晶粒界
を制御することができるため、結晶粒界に形成される電子放出部の密度を制御することが
可能となる。
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て、本発明は本実施の形態の記載内容に限定して解釈されるものではない。
本実施の形態では、ゲート電極を設けずに、単にカソード電極上に電子源である電子放
出部を設けた構造を有する電界放出素子、すなわち二極管型FEDの電界放出素子、及び
その電界放出素子を有する表示装置を示す。具体的には、第1の基板及び第2の基板それ
ぞれにおいて、基板全面にカソード電極及び蛍光体層を付したアノード電極が面状に形成
されており、かつカソード電極表面に電子放出部が設けられている電界放出素子、及びそ
の電界放出素子を有する表示装置の作製工程を示す。なお、電子放出部の形状は、円錐形
である。
導体膜で形成された面状のカソード電極102と、第2の基板103上に形成された面状
のアノード電極104とが形成されている。カソード電極の表面において、電子放出部1
05が形成されている。
形態の電界放出素子の作製方法を示す。
り、ナトリウム(Na)などガラス基板に微量に含まれるアルカリ金属が拡散するのを防
ぐことができる。第1の絶縁膜上に公知の方法(CVD法、PVD法等)より半導体膜1
02を形成する。
れた半導体基板、表面に絶縁膜が形成された金属基板などを用いることができる。基板の
大きさは、任意であるが600mm×720mm、680mm×880mm、1000m
m×1200mm、1100mm×1250mm、1150mm×1300mm、150
0mm×1800mm、1800mm×2000mm、2000mm×2100mm、2
200mm×2600mm、または2600mm×3100mmのような大面積基板を用
いることができる。また、半導体膜は、非晶質半導体膜でも結晶性半導体膜でも構わない
。結晶性半導体膜は、公知の結晶化方法(レーザ結晶化法、ラピッドサーマルアニール法
(RTA)、ファーネスアニール炉を用いた熱結晶化法、または結晶化を助長する金属元
素を用いた熱結晶化法等)により非晶質半導体膜を結晶化して形成することができる。ま
た、半導体膜の膜厚は0.03〜0.3μmの範囲とすることが望ましいが、かかる範囲
に限定するものではない。また、導電性を高めるために半導体膜にn型を付与する不純物
元素を添加することが好ましい。n型を付与する不純物元素として15族に属する元素、
典型的にはリン(P)または砒素(As)を用いることができる。
5を形成する。このときのレーザ光は、半導体膜に吸収される波長域、即ち波長100〜
600nmであるパルス発振又は連続発振のレーザ光を適用する。このときの凸部は、円錐
形である。
器が適用される。気体レーザ発振器としては、CO、CO2、N2等を使用したレーザ発振
器、またはKrF,XeCl、Xe等のエキシマレーザ発振器を適用する。固体レーザー
発振器としてはYAG、YVO4、YLF、YAlO3などの結晶にCr、Nd、Er、H
o、Ce、Co、Ti又はTmをドープした結晶を使ったレーザー発振器を適用する。金
属レーザ発振器としては、銅蒸気レーザー発振器もしくはヘリウム−カドミウムレーザ発
振器を適応することができる。なお、固体レーザ発振器から発せられるレーザ光において
は、基本波の第2高調波〜第4高調波を適用するのが好ましい。レーザ光の照射条件を、
繰り返しパルス周波数5〜300Hz、照射パルスエネルギー密度100〜900mJ/cm2、
好ましくは300〜700mJ/cm2で、照射パルス回数30〜400として、レーザ光照射
を行うと、底面の直径が、300nm以下、好ましくは、50〜300nm、さらに好ま
しくは、60〜200nmであり、高さ(すなわち、底面と頂点との差)が、150〜4
00nmである凸部を5〜30/μm2形成することができる。レーザ光の照射する際の
雰囲気は、酸素を1%以上含むことが望ましい。
により観察したものである。図14(A)は、同様の試料の断面を走査型電子顕微鏡(S
EM:Scanning Electron Microscopy)により観察したものであり、図14(B)は、図
14(A)を模式的に表したものである。図14(B)の領域aは、基板であるガラス基板
、領域b及び領域cは、絶縁膜である酸窒化珪素膜、領域dは半導体膜、領域eは、炭素膜
である。領域dの底面(上面から見たばあい、ほぼ平坦な領域)がカソード電極であり、
この表面上の凸部が電子放出部であって、これらが、電界放出素子を形成している。なお
、本試料においては、絶縁膜は積層構造であり、領域bは窒素含有量が酸素含有量よりも
多い又は同程度の第1酸窒化シリコン膜であり、領域cは、酸素含有量が窒素含有量より
も多い第2酸窒化シリコン膜である。また、領域eの炭素膜は、SEMによる観察をしや
すくするために成膜したものである。
ー密度を485mJ/cm2、周波数30Hz、照射パルス回数を60回とした。領域dでは、
底面の直径が80〜200μm、高さ(円錐体の底面と頂点との高低差)が250〜350
nmの円錐体が形成されてる。このときの密度は、10/μm2である。図14から、半
導体膜(領域d)は、凸部を形成していることが分かる。
る電界放出素子を形成することができる。
金属元素薄膜を成膜してもよい。このときの、金属元素薄膜には、タングステン、ニオブ
、タンタル、モリブデン、クロム、アルミニウム、銅、金、銀、チタン、ニッケル等の金
属元素を含む薄膜を用いることができる。
してもよい。カソード電極としては、タングステン、ニオブ、タンタル、モリブデン、ク
ロム、アルミニウム、銅、金、銀、チタン、ニッケル等の金属元素、またはこれらの金属
元素を含む合金、あるいはこれらの金属元素を有する化合物(代表的には、窒化タンタル
、窒化チタン等の窒化物、タングステンシリサイド、ニッケルシリサイド、モリブデンシ
リサイド等のシリサイド等)を用いることができる。
を形成し、その上に膜厚0.05〜0.1μmの導電膜を形成し、アノード電極104を
形成する。該導電膜には、アルミニウム、ニッケル、銀等の金属元素からなる薄膜、また
は、ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In2O3)
―ZnO)、酸化亜鉛(ZnO)等の透明導電膜を公知の手法により成膜し、公知のパタ
ーニング技術を用いることもできる。
各蛍光体層上に形成されていてもよい。アノード電極となる導電膜に、アルミニウム、ニ
ッケル、銀等の金属元素からなる薄膜、またはこれらの金属元素を含む合金薄膜を用いた
場合、蛍光体の発光を第2の基板側へ反射させるため、表示画面の輝度を向上させること
ができる。
止部材とで囲まれた部分を減圧し電界放出表示装置の表示用パネルを形成する。
れており、第2の基板103に形成されたアノード電極104はアノード電極駆動回路に
接続されている。カソード電極駆動回路及びアノード電極駆動回路は、第1の基板上の外
延部に形成することができる。また、ICチップ等の外付け回路を用いることもできる。
カソード電極駆動回路からカソード電極を通じて相対的に負電圧が印加され、アノード電
極にはアノード電極駆動回路から相対的に正電圧が印加される。これらの電圧印加によっ
て生じた電界に応じ、電子放出部の先端から量子トンネル効果に基づき電子が放出され、
アノード側に誘導される。この電子が、アノード電極に形成された蛍光体層に衝突するこ
とにより、蛍光体層が励起されて発光し表示を得ることができる。
以上の工程により、電界放出表示装置を形成する。
る電界放出素子、及びそれを有する電界放出表示装置を形成することができる。
た、安価で大面積の基板を用いて電界放出素子を形成することができる。この電界放出素
子を用いて液晶表示装置の面光源または電飾用装置となるエリアカラーの表示装置を作製
することが可能であり、複雑な工程を経ずとも面光源又は表示装置を作製することができ
る。
本実施の形態では、実施の形態1と同様に二極管型FEDの電界放出素子、及びその電
界放出素子を有する電界放出表示装置を示す。具体的には、第1の基板上に形成されたス
トライプ状のカソード電極と、第2の基板に形成されたストライプ状のアノード電極とが
交差している点において、電子放出部が形成されている電界放出素子、及びその電界放出
素子を有する電界放出表示装置について図2及び図3を用いて述べる。なお、本実施の形
態では、電子放出部の作製工程に、実施の形態1で述べた電子放出部の作製工程を適応し
おり、電子放出部は円錐状である。
で形成されたストライプ状のカソード電極202と、第2の基板203に形成されたスト
ライプ状のアノード電極207とがある間隔を介して交差している点において、電子放出
部205が形成されている。なお、図2においては、カソード電極とアノード電極との交
点には、ひとつの円錐形の電子放出部が形成されているが、これは模式的に表したもので
あって、複数の電子放出部を形成してもよい。
及び電子放出部の作製方法を示す。なお、図2と同じ部分は同じ符号を用いて示す。
知の方法(CVD法、PVD法等)より半導体膜301を形成する。また、このとき、導
電性を高めるために半導体膜にn型を付与する不純物元素を添加することが好ましい。n
型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(
As)を用いることができる。
エッチングしてストライプ状の半導体膜202を形成する。(図3(B))
を形成し、円錐形の電子放出部205を形成する。このときのレーザ光は、半導体膜に吸
収される波長域、即ち波長100〜600nmであるパルス発振のレーザー光を適用する。
器が適用される。気体レーザ発振器としては、CO、CO2、N2等を使用したレーザ発振器、
またはKrF,XeCl、Xe等のエキシマレーザ発振器を適用する。固体レーザー発振
器としてはYAG、YVO4、YLF、YAlO3などの結晶にCr、Nd、Er、Ho、
Ce、Co、Ti又はTmをドープした結晶を使ったレーザー発振器を適用する。金属レ
ーザ発振器としては、銅蒸気レーザー発振器もしくはヘリウム−カドミウムレーザ発振器
を適応することができる。なお、固体レーザ発振器から発せられるレーザ光においては、
基本波の第2高調波〜第4高調波を適用するのが好ましい。レーザ光の照射条件を、繰り
返しパルス周波数5〜300Hz、照射パルスエネルギー密度100〜900mJ/cm2、好ま
しくは300〜700mJ/cm2で、照射パルス回数30〜400として行う。レーザ光を照
射する際の雰囲気は、酸素を1%以上含むことが望ましい。以上の工程により、底面の直
径が、50〜300nm、好ましくは、80〜200nmであり、高さ(すなわち、底面
と頂点との差)が、150〜400nmである凸部を5〜30/μm2形成することがで
きる。以上の工程により、電界放出表示装置の電界放出素子を形成することができる。
金属元素薄膜を成膜してもよい。このときの、金属元素薄膜には、タングステン、ニオブ
、タンタル、モリブデン、クロム、アルミニウム、銅、金、銀、チタン、又はニッケルの
金属元素を含む薄膜を用いることができる。
ード電極を形成してもよい。このときは、ストライプ状の金属元素膜によるカソード電極
は、半導体膜と平行に形成される。カソード電極としては、タングステン、ニオブ、タン
タル、モリブデン、クロム、アルミニウム、銅、金、銀、チタン、又はニッケルの金属元
素、若しくはこれらの金属元素を含む合金、あるいはこれらの金属元素化合物(代表的に
は、窒化タンタル、窒化チタン等の窒化物、タングステンシリサイド、ニッケルシリサイ
ド、モリブデンシリサイド等のシリサイド等)を用いることができる。
し、その上に膜厚0.05〜0.1μmの導電膜を形成して、ストライプ状のアノード電
極207を形成する。該導電膜には、実施の形態1と同様の導電膜を適応することができ
る
1組でひとつのピクセルとなる。なお、各蛍光体層の間に、コントラストを高めるためブ
ラックマトリクスを形成することが好ましい。アノード電極は、各蛍光体層上に形成され
ていてもよく、また、赤色蛍光体層、青色蛍光体層、及び緑色蛍光体層からなるピクセル
上に形成されていてもよい。
止部材とで囲まれた部分を減圧し電界放出表示装置の表示用パネルを形成する。
形成されたカソード電極202は、カソード電極駆動回路に接続されており、第2の基板
203に形成されたアノード電極207はアノード電極駆動回路に接続されている。カソ
ード電極駆動回路及びアノード電極駆動回路は、第1の基板上の外延部に形成することが
できる。また、ICチップ等の外付け回路用いることもできる。カソード電極駆動回路か
らカソード電極を通じで相対的に負電圧が印加され、アノード電極にはアノード電極駆動
回路から相対的に正電圧が印加される。これらの電圧印加によって生じた電界に応じ、電
子放出部の先端から量子トンネル効果に基づき電子が放出され、アノード電極に誘導され
る。この電子が、アノード電極に形成された蛍光体層に衝突することにより、蛍光体層が
励起されて発光し表示を得ることができる。
以上の工程により、電界放出表示装置を形成する。
る電界放出素子、及びそれを有する表示装置を形成する。
を有する表示装置を形成することができる。
本実施の形態では、実施の形態2と異なる工程によって実施の形態2と同様の電界放出
素子を作製する方法について、図4を用いて説明する。なお、図4は、図2のイ−イ‘の
断面図である。また、図2と同じ部分は同じ符号を用いて示す。
知の方法(CVD法、PVD法等)より半導体膜401を形成する。また、このとき、導
電性を高めるために半導体膜にn型を付与する不純物元素を添加することが好ましい。n
型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(
As)を用いることができる。
形の電子放出部405を形成する。このときのレーザ光及びレーザ光の照射条件は、実施
の形態2と同様である。
マスク402を形成した後(図4(C))、半導体膜をエッチングして、表面上に電子放出
部405を有しかつストライプ状のカソード電極を形成する。(図4(D))。
る電界放出素子及びそれを有する電界放出表示装置を形成する。
有する電界放出表示装置を形成することができる
本実施の形態では、三極管型FEDの電界放出素子、及びそれを有する電界放出表示装
置について、図5及び図6を用いて説明する。なお、本実施の形態で述べる電界放出素子
は、(1)ストライプ状にエッチングされ、かつn型の導電性を有する半導体膜で形成さ
れるカソード電極、(2)層間絶縁膜を介してカソード電極と交差するゲート電極、(3
)ゲート電極及び絶縁膜の開口部において、カソード電極の表面に形成された凸部の電子
放出部、を含む。
で形成されたストライプ状のカソード電極502と、ストライプ状であって、かつ該カソ
ード電極と直交しているゲート電極503が形成されている。カソード電極とゲート電極
とは、絶縁膜(図示しない。)を介して形成されているため、それぞれは絶縁されている
。カソード電極と、ゲート電極との交点には開口部507が形成されており、該開口部に
おいてカソード電極の表面に円錐形の電子放出部508が形成されている。第2の基板5
05には蛍光体層510とアノード電極511とが形成されている。
の作製方法を示す。
膜により、ガラス基板に微量に含まれるアルカリ金属が拡散するのを防ぐことができる。
第1の絶縁膜上に公知の方法(CVD法、PVD法等)より半導体膜を形成する。このと
きの、半導体膜の膜厚は0.03〜0.3μmの範囲にとすることが望ましいが、かかる
範囲に限定するものではない。
公知の結晶化方法(レーザ結晶化法、RTAやファーネスアニール炉を用いた熱結晶化法
、結晶化を助長する金属元素を用いた熱結晶化法等)により非晶質半導体膜を結晶化して
形成することができる。
ストマスクを形成した後、露出している半導体膜をドライエッチング法又はウエットエッ
チング法によりエッチングし、ストライプ状の半導体膜502を形成する。なお、半導体
膜502は、後にカソード電極となる。
としては、酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素、SOG(スピンオングラス、
代表的にはシロキサンポリマー) 、アクリル、ポリイミド、ポリイミドアミド、またはベ
ンゾシクロブテンを単層又は積層して形成することができる。このときの第2の絶縁膜の
膜厚は、0.5〜2μmであり、CVD法、PVD法、塗布法、スクリーン印刷法等の公
知の方法を用いて作製する。
n型を付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素
(As)を用いることができる。なお、n型不純物を添加する工程は、第2の絶縁膜60
2を形成する前でもよい。
モリブデン、クロム、アルミニウム、銅、金、銀、チタン、又はニッケル等の金属元素の
薄膜、もしくは、これらの金属元素を含む合金を用いる。導電膜603に上に、公知のフ
ォトリソグラフィー工程によりレジストマスクを形成してエッチング処理を施し、導電膜
の不要な部分を除去し、ストライプ状のゲート電極を形成する。
介して交差する領域において、開口部507を形成する。公知のフォトリソグラフィー工
程により、所望の形状にレジストマスクを形成した後、ゲート電極と第2の絶縁膜とを任
意の形状にエッチングして半導体膜を露出させ、開口部507を形成する。
る。(図6(C))。このときのレーザ光は、半導体膜に吸収される波長域、即ち波長10
0〜600nmであるパルス発振のレーザー光を適用する。レーザー発振器としては、気体
レーザー発振器、固体レーザー発振器、金属レーザ発振器が適用される。気体レーザ発振
器としては、CO、CO2、N2等を使用したレーザ発振器、またはKrF,XeCl、Xe等
のエキシマレーザ発振器を適用する。固体レーザー発振器としてはYAG、YVO4、Y
LF、YAlO3などの結晶にCr、Nd、Er、Ho、Ce、Co、Ti又はTmをド
ープした結晶を使ったレーザー発振器を適用する。金属レーザ発振器としては、銅蒸気レ
ーザー発振器もしくはヘリウム−カドミウムレーザ発振器を適応することができる。なお
、固体レーザ発振器から発せられるレーザ光においては、基本波の第2高調波〜第4高調
波を適用するのが好ましい。また、レーザ光の照射する際の雰囲気は、酸素を1%以上含
むことが望ましい。レーザ光の照射条件を、繰り返しパルス周波数5〜300Hz、照射パ
ルスエネルギー密度100〜900mJ/cm2、好ましくは300〜700mJ/cm2で、照射パ
ルス回数30〜400として行うことにより、底面の直径が、50〜300nm、好まし
くは、80〜200μmであり、高さ(すなわち、底面と頂点との差)が、150〜40
0nmである凸部を5〜30/μm2形成することができる。
い、ゲート電極下方の第2の絶縁膜を除去して、第2の絶縁膜より庇状にはりだしている
ゲート電極を形成することが好ましい。
よい。このときの、金属元素薄膜には、タングステン、ニオブ、タンタル、モリブデン、
クロム、アルミニウム、銅、金、銀、チタン、ニッケル等の金属元素を含む薄膜を用いる
ことができる。
の電子放出部が記載されているがこれに限られるものはなく、多数の電子放出部が形成さ
れていても良い。また、ひとつの開口部において複数の電子放出部が形成されていてもよ
い。
いる金属元素膜をカソード電極として形成してもよい。カソード電極としては、実施の形
態1と同様のものを用いることができる。
ることができる。
の上に膜厚0.05〜0.1μmのアノード電極511を形成する。アノード電極は、ア
ルミニウム、ニッケル、銀等の金属元素からなる薄膜、または、ITO(酸化インジウム
酸化スズ合金)、酸化インジウム酸化亜鉛合金(In2O3)―ZnO)、酸化亜鉛(Zn
O)等の透明導電膜を公知の手法により成膜する。本実施の形態では、アノード電極は、
ストライプ状、矩形型のマトリクス状、またはシート状でもよい。蛍光体層は、赤色蛍光
体層、青色蛍光体層、緑色蛍光体層からなり、これらの蛍光体層1組でひとつのピクセル
とする。なお、各蛍光体層の間に、コントラストを高めるためブラックマトリクス512
を形成することが好ましい。また、アノード電極となる導電膜に、アルミニウム、ニッケ
ル、銀等の金属元素からなる薄膜、またはこれらの金属元素を含む合金薄膜を用いた場合
、蛍光体の発光を第2の基板側へ反射させるため、表示画面の輝度を向上させることがで
きる。
止部材とで囲まれた部分を減圧し、電界放出表示装置の表示用パネルを形成する。
は、カソード電極駆動回路に接続されており、ゲート電極503はゲート電極駆動回路に
接続されており、アノード電極511はアノード電極駆動回路に接続されている。ゲート
電極駆動回路、カソード電極駆動回路及びアノード電極駆動回路は、第1の基板上の外延
部に形成することができる。また、ICチップ等の外付け回路用いることもできる。カソ
ード電極駆動回路からカソード電極を通じで相対的に負電圧(例えば、0kV)が印加され
、ゲート電極には、ゲート電極駆動回路から相対的に正電圧(例えば、50V)が印加され
る。これらの電圧印加によって生じた電界に応じ、凸部の先端から量子トンネル効果に基
づき電子が放出される。アノード電極には、アノード電極駆動回路により、ゲート電極に
印加される正電圧よりも高い電圧(例えば、5kV)が印加され、電子放出部から放出され
た電子を、アノード電極に形成された蛍光体層に誘導する。該電子が蛍光体層に衝突する
ことにより、蛍光体層が励起され発光し表示を得ることができる。なお、本実施の形態に
おいて、第1の基板上に、電界放出素子と同時に、カソード電極駆動回路及びゲート電極
駆動回路を形成することも可能である。
を有する電界放出表示装置を形成することができる。
本実施の形態では、三極管型FEDの電界放出素子、及びそれを有する電界放出表示装
置について、図7、図8を用いて説明する。本実施の形態で述べる電界放出素子は、(1
)ソース領域及びドレイン領域を有し、かつ所望の形状にエッチングされた半導体膜、(
2)半導体膜のソース領域に接するストライプ状にエッチングされたソース配線、(3)
絶縁膜を介してソース配線と交差し、半導体膜のソース領域及びドレイン領域の間のキャ
リア濃度を制御するゲート電極、(4)ゲート電極及び絶縁膜の開口部において、半導体
膜のドレイン領域表面に形成された凸形状の電子放出部、を含む。なお、本実施の形態に
おいて、ゲート電極は、くし型である。また、本実施の形態において、カソード電極は少
なくともドレイン領域を含む。
ライプ状のソース配線702と、該ソース配線に接して形成され、かつ所望の形状のエッ
チングされた半導体膜703と、絶縁膜(図示しない。)を介して、該ソース配線702
と直交しており、かつ、くし型であるゲート電極704とを有する。なお、半導体膜は、
ゲート電極に覆設されている。半導体膜703のソース配線と接していない領域を露出さ
せるための開口部705が、ゲート電極及び絶縁膜を介して形成されている。また、開口
部には、半導体膜のドレイン領域の表面に円錐形の電子放出部706が形成されている。
9とが形成されている。
の作製方法を示す。
を用いてストライプ状のソース配線702を形成する。次に、第1の絶縁膜を形成した後
、絶縁膜をCMP等で研磨して平坦化しながらソース配線を露出しながら、該ソース配線
間を絶縁膜801で埋め込む。絶縁膜及801びソース配線702上に、公知の方法(C
VD法、PVD法等)より半導体膜を形成する。この後、半導体膜をエッチングして、所
望の形状の半導体膜703を形成する。基板としては、ガラス基板、石英基板、サファイ
ア基板、表面に絶縁膜が形成された半導体基板、表面に絶縁膜が形成された金属基板など
を用いることができる。基板の大きさは、任意であるが600mm×720mm、680
mm×880mm、1000mm×1200mm、1100mm×1250mm、115
0mm×1300mm、1500mm×1800mm、1800mm×2000mm、2
000mm×2100mm、2200mm×2600mm、または2600mm×310
0mmのような大面積基板を用いることができる。また、第1の基板上にソース配線を形
成する前に、ナトリウム(Na)などガラス基板に微量に含まれるアルカリ金属をブロッ
キングするための絶縁膜を形成してもよい。
02を形成する。第2の絶縁膜としては、酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素
、SOG(スピンオングラス、代表的にはシロキサンポリマー) 、アクリル、ポリイミド
、ポリイミドアミド、またはベンゾシクロブテンを単層又は積層して作製することができ
る。このときの第2の絶縁膜の膜厚は、0.5〜2μmであり、CVD法、PVD法、塗
布法、スクリーン印刷法等の公知の方法を用いて作製する。
(図6(A)の導電膜603)と同様の金属元素の薄膜、もしくは、これらの金属元素を
含む合金を用いることができる。導電膜803にレジストマスクを形成してパターニング
を行い、導電膜803の不要な部分を除去し、ソース配線と、半導体膜703及び第2の
絶縁膜802を介して交差し、且つくし型の導電膜(ゲート電極)を形成する。
ソース配線上の導電膜(ゲート電極)及び第2の絶縁膜と、電子放出部を形成する領域(
半導体膜において、ソース配線と接する領域から、所定の間隔をあけた領域)上の導電膜
(ゲート電極)及び第2の絶縁膜とをエッチングして、開口部705を形成すると共に及び
カソード電極上の半導体膜(ソース領域)804を露出させる。
のときのレーザ光は、半導体膜に吸収される波長域、即ち波長100〜600nmであるパ
ルス発振のレーザー光を適用する。レーザー発振器としては、気体レーザー発振器、固体
レーザー発振器、金属レーザ発振器が適用される。気体レーザ発振器としては、CO、CO2
、N2等を使用したレーザ発振器、またはKrF,XeCl、Xe等のエキシマレーザ発
振器を適用する。固体レーザー発振器としてはYAG、YVO4、YLF、YAlO3など
の結晶にCr、Nd、Er、Ho、Ce、Co、Ti又はTmをドープした結晶を使った
レーザー発振器を適用する。金属レーザ発振器としては、銅蒸気レーザー発振器もしくは
ヘリウム−カドミウムレーザ発振器を適応することができる。なお、固体レーザ発振器か
ら発せられるレーザ光においては、基本波の第2高調波〜第4高調波を適用するのが好ま
しい。また、レーザ光の照射する際の雰囲気は、酸素を1%以上含むことが望ましい。レ
ーザ光の照射条件を、繰り返しパルス周波数5〜300Hz、照射パルスエネルギー密度1
00〜900mJ/cm2、好ましくは300〜700mJ/cm2で、照射パルス回数30〜400
として行うことにより、底面の直径が、50〜300nm、好ましくは、80〜200μ
mであり、高さ(すなわち、底面と頂点との差)が、150〜400nmである凸部を5
〜30/μm2形成することができる。
710およびドレイン領域706を形成する。n型を付与する不純物元素として15族に
属する元素、典型的にはリン(P)または砒素(As)を用いることができる。
こない、ゲート電極下方の第2の絶縁膜を除去して、第2の絶縁膜より庇状にはりだして
いるゲート電極805を形成することが好ましい。
よい。このときの、金属元素薄膜には、タングステン、ニオブ、タンタル、モリブデン、
クロム、アルミニウム、銅、金、銀、チタン、ニッケル等の金属元素を含む薄膜を用いる
ことができる。
は模式的に表したものであって、多数の電界放出素子が形成されていても良い。
領域に接するソース配線、ゲート電極、及び半導体膜のドレイン領域の表面に形成された
円錐形の電子放出部を有する電界放出素子を形成する。なお、電界放出素子のON、OF
Fをより正確に制御するために、各電界放出素子に薄膜トランジスタやダイオード等のス
イッチング素子を別途設けてもよい。
2の基板とを封止部材で接着し、基板と封止部材とで囲まれた部分を減圧し電界放出表示
装置の表示用パネルを形成する。
ト電極駆動回路に接続されており、アノード電極709はアノード電極駆動回路に接続さ
れている。ゲート電極駆動回路、ソース配線駆動回路、及びアノード電極駆動回路は、第
1の基板上の外延部に形成することができる。また、ICチップ等の外付け回路用いるこ
ともできる。ソース配線は、半導体膜のソース領域に接しており、ドレイン領域は電界放
出素子を形成している。ゲート電極駆動回路からゲート電極に正の電圧を印加すると、ソ
ース領域とドレイン領域との間のチャネル形成領域にキャリアが発生し、ドレイン領域の
電子放出部から電子が放出される。アノード電極には、アノード電極駆動回路により、ゲ
ート電極に印加される正電圧よりも高い電圧が印加され、電子放出部から放出された電子
を、アノード電極に形成された蛍光体層に誘導する。該電子が蛍光体層に衝突することに
より、蛍光体層が励起されて発光し表示を得ることができる。なお、本実施の形態におい
て、第1の基板上に、電界放出素子と同時に、ソース配線駆動回路及びゲート電極駆動回
路形成することも可能である。
を有する電界放出表示装置を形成することができる。
レイン領域に電子放出部が形成されている。このため、各画素において、電子の放出を制
御することが可能であるため、高精細な表示装置を形成することができる。
本実施の形態では、実施の形態5とは異なった作製方法によって、三極管型FEDの電
界放出素子及びそれを有する電界放出表示装置について、図9及び図10を用いて説明す
る。本実施の形態で述べる電界放出素子は、(1)ソース領域及びドレイン領域を有し、
かつ所望の形状にエッチングされた半導体膜、(2)半導体膜のソース領域に接するスト
ライプ状にエッチングされたソース配線、(3)絶縁膜を介してソース配線に交差し、半
導体膜のソース領域及びドレイン領域の間のキャリア濃度を制御するゲート電極、(4)
ゲート電極及び絶縁膜の開口部において、半導体膜のドレイン領域表面に形成された凸形
状の電子放出部、を含む。なお、本実施の形態において、ゲート電極は、ストライプ状で
ある。また、本実施の形態において、カソード電極は少なくともドレイン領域を含む。
ライプ状のソース配線902と、該ソース配線に接して形成され、かつ所望の形状にエッ
チングされた半導体膜903と、該ソース配線902と直交する方向にストライプ状に形
成されたゲート電極904とを有する。なお、半導体膜903のソース配線と接していな
い領域を露出させるための開口部905が、ゲート電極及び絶縁膜を介して形成されてい
る。また、開口部には、半導体膜のドレイン領域の表面に円錐形の電子放出部906が形
成されている。なお、本実施の形態と、実施の形態5とに開示された電界放出素子とは、
第1基板に形成されたゲート電極の形状が異なる。
09とが形成されている。
素子の作製方法を示す。
01、所望の形状の半導体膜903を形成する。なお、第1の基板上にソース配線を形成
する前に、ナトリウム(Na)などガラス基板に微量に含まれるアルカリ金属をブロッキ
ングするための絶縁膜を形成してもよい。
不純物元素として15族に属する元素を添加してソース領域1002およびドレイン領域
1003を形成する。n型を付与する不純物元素として15族に属する元素、典型的には
リン(P)または砒素(As)を用いることができる。
絶縁膜上に第2の絶縁膜1004及び導電膜1005を形成する。第2の絶縁膜1004
及び導電膜1005はそれぞれ、実施の形態4又は実施の形態5の材料を適宜採用するこ
とができる。
プ状のゲート電極904となる導電膜を形成する。この後、ドレイン領域上に形成された
ゲート電極となる導電膜及び第2の絶縁膜1004をエッチングして、半導体膜の一部を
露出させ、開口部905を形成すると共に、ゲート電極904を形成する。
、電子放出部906を形成する。このときのレーザ光及びレーザ光の照射条件は、実施の
形態5に記載のものを適宜採用することができる。
おこない、ゲート電極下方の第2の絶縁膜を除去して、第2の絶縁膜より庇状にはりだし
ているゲート電極1004を形成することが好ましい。
薄膜を成膜してもよい。このときの、金属元素薄膜には、タングステン、ニオブ、タンタ
ル、モリブデン、クロム、アルミニウム、銅、金、銀、チタン、ニッケル等の金属元素を
含む薄膜を用いることができる。
は模式的に表したものであり、多数の電子放出部が形成されていても良い。
出素子のON、OFFをより正確に制御するために、各電界放出素子に薄膜トランジスタ
やダイオード等のスイッチング素子を別途設けてもよい。
2の基板とを封止部材で接着し、基板と封止部材とで囲まれた部分を減圧して電界放出表
示装置の表示用パネルを形成する。
領域に接するソース配線、ゲート電極、及び半導体膜のドレイン領域の表面に形成された
円錐形の電子放出部を有する電界放出素子、及びそれを有する電界放出表示装置を形成す
る。
ことができる。本実施の形態で形成される電界放出表示装置は、各画素においてスイッチ
ング素子のドレイン領域に電子放出部が形成されている。このため、各画素において、電
子の放出を制御することが可能であるため、高精細な表示装置を形成することができる。
次に、三極管型FEDの電界放出素子及びそれを有する電界放出表示装置について、図1
1及び図12を用いて説明する。ここで述べる電界放出素子は、(1)ソース領域及びド
レイン領域を有し、所望の形状にエッチングされた半導体領域、(2)半導体領域のソー
ス領域に接するソース配線、(3)絶縁膜を介してソース配線に交差し、半導体膜のソー
ス領域及びドレイン領域の間のキャリア濃度を制御するゲート電極及びゲート配線、(4
)ゲート電極及び絶縁膜の開口部において、かつ半導体領域のドレイン領域表面に形成さ
れる凸形状の電子放出部を含む。
807とが形成されている。
出素子の作製方法を示す。
膜を1811形成する。次に、実施の形態1で述べたような公知の手法により結晶性半導
体膜を形成し、この一部をエッチングして所望の形状の半導体領域(図11の領域180
1)を形成する。
成分とする膜(酸化ケイ素膜、窒化酸化ケイ素膜、酸化窒化珪素膜等)で形成する。
と同様の材料で形成することができる。次に、第1の導電膜にレジストマスクを形成して
パターニングを行い、不要な部分を除去し、ゲート電極1802を形成する。次に、ゲー
ト電極をマスクとして結晶性半導体膜の一部に、n型を付与する不純物を添加してソース
領域及びドレイン領域1801a、1801bを形成する。
しては、実施の形態4で示される第2の絶縁膜602と同様の材料を用いて形成すること
ができる。
導電膜を成膜する。次に、第2の導電膜を所望の形状にエッチングしてソース配線803
を形成する。
後、第4の絶縁膜、第3の絶縁膜、及び第2の絶縁膜の一部をエッチングして、半導体領
域の一部を露出する。
電子放出部1804を形成する。このときのレーザ光及びレーザ光の照射条件は、実施の
形態5に記載のものを適宜採用することができる。
2、第3の絶縁膜1821、第4の絶縁膜1831は省略している。
薄膜トランジスタやダイオード等のスイッチング素子を別途設けてもよい。また、絶縁膜
、例えば第3の絶縁膜1821又は第4の絶縁膜1831上に、電子放出部から放出され
る電子量を制御するための制御電極を設けても良い。この構造により、電子放出量の安定
性及び制御性を高めることが可能である。さらには、本実施の形態では、電界放出素子を
トップゲート構造を用いて記載したが、これに限られず、ボトムゲート構造でも同様に電
界放出素子を形成することができる。
2の基板505とを封止部材で接着し、基板と封止部材とで囲まれた部分を減圧して電界
放出表示装置の表示用パネルを形成する。
領域に接するソース配線、ゲート電極、及び半導体膜のドレイン領域の表面に形成された
円錐形の電子放出部を有する電界放出素子、及びそれを有する電界放出表示装置を形成す
る。
ることができる。本実施の形態で形成される電界放出表示装置は、各画素においてスイッ
チング素子のドレイン領域に電子放出部が形成されている。このため、各画素において、
電子の放出を制御することが可能であるため、高精細な表示装置を形成することができる
。
本実施の形態では、ゲート電極を設けずに、単にカソード電極上に電子源である電子放
出部を設けた構造を有する電界放出素子、すなわち二極管型FEDの電界放出素子、及び
その電界放出素子を有する表示装置を示す。具体的には、第1の基板及び第2の基板それ
ぞれにおいて、基板全面にカソード電極及び蛍光体を付したアノード電極が面状に形成さ
れており、かつカソード電極表面に電子放出部が設けられている電界放出素子、及びその
電界放出素子を有する表示装置の作製工程を示す。なお、電子放出部は、ウィスカー状で
ある。
体膜で形成された面状のカソード電極2102と、第2の基板2103に形成された面状
のアノード電極2104とが形成されている。カソード電極の表面において、ウィスカー
状の電子放出部2105が形成されている。
出素子の作製方法を示す。
膜により、ナトリウム(Na)などガラス基板に微量に含まれるアルカリ金属が拡散する
のを防ぐことができる。絶縁膜上に公知の方法(CVD法、PVD法等)より非晶質半導
体膜1502を形成する。第1の基板としては、ガラス基板、石英基板、サファイア基板
、表面に絶縁膜が形成された半導体基板、表面に絶縁膜が形成された金属基板などを用い
ることができる。基板の大きさは、任意であるが600mm×720mm、680mm×
880mm、1000mm×1200mm、1100mm×1250mm、1150mm
×1300mm、1500mm×1800mm、1800mm×2000mm、2000
mm×2100mm、2200mm×2600mm、または2600mm×3100mm
のような大面積基板を用いることができる。
ザ結晶化法、ラピッドサーマルアニール法(RTA)、ファーネスアニール炉を用いた熱
結晶化法、または結晶化を助長する金属元素を用いた熱結晶化法等)を用いることができ
る。本実施の形態では、結晶化を助長する金属元素を用いた熱結晶化法により非晶質半導
体膜1502を結晶化する。非晶質半導体膜に対して結晶化を助長する金属元素1503
を全面に添加し、加熱処理を行う。ここでは結晶化を助長する金属元素として、Au、Al、
Li、Mg、Ni、Co、Pt又はFeを用い、金属元素を1ppm〜100ppm含有する溶液、こ
こではニッケル元素を5ppm含有する溶液をスピンコーティング法により塗布する。こ
の後、500〜650℃で1〜12時間加熱する。なお、金属元素を含む溶液を塗布する
代わりに、金属元素薄膜を成膜しても良い。半導体膜の膜厚は0.03〜0.3μmの範
囲にとすることが望ましいが、かかる範囲に限定するものではない。加熱により、非晶質
半導体膜が結晶化され結晶性半導体膜2102が形成されると共に、結晶粒界(以下、三
重点と示す。なお、結晶粒界は、三重点だけでなく、四重点、又は多重点であってもよい
。)に、Au、Al、Li、Mg、Ni、Co、Pt又はFeの金属元素もしくはこれらの金属元素で形成
される金属珪化物1507が析出する(図16(B))。なお、結晶粒界は、結晶化条件
、例えば結晶化温度、膜中の水素濃度等によって制御することが可能である。すなわち、
結晶粒界を制御することによって、電子放出部であるウィスカー密度を制御することがで
きる。また、第1の加熱処理の後に、結晶性半導体膜にレーザ光を照射してもよい。
後、半導体元素を含むガスを用いて熱CVD法又はプラズマCVD法によりウィスカー状
の電子放出部2105を形成する。なお、電子放出部の根元、又は先端には、金属元素又
は金属珪化物が凝集する。本実施の形態においては、0.1%のシランガス雰囲気で加熱
することで、金属元素または金属珪化物を触媒として金属元素または金属珪化物表面にお
いて気相中の半導体元素、例えばシリコンが凝集し結晶化して、ウィスカー状2105の
電子放出部が形成される。なお、電子放出部の根元とは、カソード電極と電子放出部とが
接している部分、即ち金属元素又は金属珪化物1507が析出する結晶粒界である。(図
16(D))。
されていることがすることが好ましい。n型を付与する不純物元素として15族に属する
元素、典型的にはリン(P)または砒素(As)を用いることができる。
ド電極及びその表面に形成されたウィスカー状の電子放出部を有する電界放出素子を形成
することができる。
電極を形成してもよい。カソード電極としては、タングステン、ニオブ、タンタル、モリ
ブデン、クロム、アルミニウム、銅、金、銀、チタン、ニッケル等の金属元素、又はそれ
らを含む合金、あるいはこれらの金属元素化合物(代表的には、窒化タンタル、窒化チタ
ン等の窒化物、タングステンシリサイド、ニッケルシリサイド、モリブデンシリサイド等
のシリサイド等)を用いることができる。
を形成し、その上に膜厚0.05〜0.1μmの導電膜を形成して、アノード電極210
4を形成する。該導電膜には、アルミニウム、ニッケル、銀等の金属元素からなる薄膜、
または、ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In2
O3)―ZnO)、酸化亜鉛(ZnO)等の透明導電膜を公知の手法により成膜する。ま
たは、この導電膜を公知のフォトリソグラフィー工程により所望の形状に加工してもよい
。
蛍光体層を配列する場合、各蛍光体層の間に、コントラストを高めるためブラックマトリ
クスを形成することが好ましい。アノード電極となる導電膜に、アルミニウム、ニッケル
、銀等の金属元素からなる薄膜、またはこれらの金属元素を含む合金薄膜を用いた場合、
蛍光体の発光を第2の基板側へ反射させるため、表示画面の輝度を向上させることができ
る。
止部材とで囲まれた部分を減圧し電界放出表示装置の表示用パネルを形成する。
続されており、第2の基板2103に形成されたアノード電極2104はアノード電極駆
動回路に接続されている。カソード電極駆動回路及びアノード電極駆動回路は、第1の基
板上の外延部に形成することができる。また、ICチップ等の外付け回路を用いることも
できる。カソード電極駆動回路からカソード電極を通じて相対的に負電圧が印加され、ア
ノード電極にはアノード電極駆動回路から相対的に正電圧が印加される。これらの電圧印
加によって生じた電界に応じ、電子放出部の先端から量子トンネル効果に基づき電子が放
出され、アノード側に誘導される。この電子が、アノード電極に形成された蛍光体層に衝
突することにより、蛍光体層が励起されて発光し表示を得ることができる。
を有する電界放出素子、及びそれを有する電界放出表示装置を形成することができる。
とができる。また、本実施の形態により、半導体膜の結晶化条件によって結晶粒界を制御
することができるため、結晶粒界に形成される電子放出部の密度を制御することが可能と
なる。さらに、大型の液晶表示装置の面光源または電飾用装置となるエリアカラーの表示
装置を複雑な工程を経ずとも作製することができる。
本実施の形態では、実施の形態8と同様の二極管型FEDの電界放出素子について、別
の作製工程を示す。
板1400上に絶縁膜1401、非晶質半導体膜1402を順次形成する。次に、この非
晶質半導体膜1402を結晶化させる。本実施の形態では、結晶化方法にレーザ結晶化法
を用いる。気体レーザー発振器、固体レーザー発振器、又は金属レーザ発振器から発振さ
れたレーザ光1403を非晶質半導体膜1402に照射して結晶性半導体膜を形成する。
このときのレーザ光は、連続発振又はパルス発振のレーザ光を用いることができる。
る。本実施の形態では、結晶性半導体膜1404上に金属元素で構成される薄膜1405
を形成する。この金属元素としては、Au、Al、Li、Mg、Ni、Co、Pt又はFeを用いることが
可能である。本実施の形態では、金薄膜をスパッタ法により2〜5nm成膜する。この後
、400〜600℃で加熱すると、金属膜1405の金属元素または金属珪化物が結晶性
半導体膜の結晶粒界(三重点)の表面に偏析する(領域1406)。図17(C)。なお
、レーザ光を用いて形成した結晶性半導体膜の結晶粒界の密度は、図27に示すように、
レーザ照射条件によって異なる。図27は、50nmの非晶質シリコン膜にXeClレーザ
を照射したときの三重点の密度を表す。レーザ光のエネルギー密度によって三重点の密度
が異なることが分かる。これらを制御することによって、電子放出部のウィスカーの密度
を制御することが可能である。
素を含むガスを用いて熱CVD法又はプラズマCVD法によりウィスカー状の電子放出部
を形成する。本実施形態では、0.1%のシランガス雰囲気で400〜600℃で加熱す
ることで、偏析した金属元素または金属珪化物表面に気相中の半導体元素、例えばシリコ
ンが凝集し結晶化して、ウィスカー状の半導体膜1407が形成される。なお、電子放出部ウ
ィスカーの先端又は根元には、Au、Al、Li、Mg、Ni、Co、Pt又はFe金属元素又はこれらの
金属元素を有する金属珪化物1408が凝集している。(図17(D))。
を添加することが好ましい。n型を付与する不純物元素として15族に属する元素、典型
的にはリン(P)または砒素(As)を用いることができる。
膜によるカソード電極を形成してもよい。
からなる電界放出素子を形成することができる。本実施の形態により、半導体膜の結晶化
条件によって結晶粒界を制御することができるため、結晶粒界に形成される電子放出部の
密度を制御することが可能となる。また、大面積基板上に電界放出素子を形成することが
できる。
本実施の形態では、実施の形態8及び実施の形態9と同様にウィスカー状の電子放出部
を有する二極管型FEDの電界放出素子の作製工程を図18を用いて示す。
)に示すように、実施の形態8と同様に第1の基板1300上に絶縁膜1301を形成し
たのち、非晶質半導体膜1302を形成する。次に、非晶質半導体膜1302に金属元素
を添加する。本実施の形態では、プラズマCVD法により非晶質半導体膜1302表面に2
〜5nmの金属薄膜1303を形成する。本実施の形態では、金属薄膜として金薄膜を形
成する。金属元素としては、Au、Al、Li、Mg、Ni、Co、Pt又はFeを用いることが可能であ
る。
晶性半導体膜1306を形成する。このとき、結晶性半導体膜中の結晶粒界(三重点)の
表面には金属元素または金属珪化物1307が偏析する。(図18(B))。このときの
レーザ光は、実施の形態9と同様のものを用いることができる。
を水素化した後、半導体元素を含むガスを用いて熱CVD法又はプラズマCVD法により
ウィスカー状の電子放出部を形成する。本実施の形態においては、0.1%のシランガス
雰囲気で加熱することで、金属元素または金属珪化物が触媒となって、偏析した金属元素
または金属珪化物表面において気相中の半導体元素、例えばシリコンが凝集し、結晶化し
て、ウィスカー状電子放出部1308が形成される結晶性半導体膜が形成される。なお、
電子放出部ウィスカーの先端又は根元には、Au、Al、Li、Mg、Ni、Co、Pt又はFeの金属元
素若しくはこれらの金属元素を有する金属珪化物1309が凝集している。 (図18(C
))。
が添加されることが好ましい。n型を付与する不純物元素として15族に属する元素、典
型的にはリン(P)または砒素(As)を用いることができる。
膜によるカソード電極を形成してもよい。
また、本実施の形態で作製した基板を第1の基板として、実施の形態8と同様に表示パ
ネルを作製することができる。
からなる電界放出素子を形成する。本実施の形態により、半導体膜の結晶化条件によって
結晶粒界を制御することができるため、結晶粒界に形成される電子放出部の密度を制御す
ることが可能となる。また、複雑な工程を経ずとも、大面積基板上に電界放出素子を形成
することができる。
本実施の形態では、実施の形態8〜実施の形態10と同様に二極管型FEDの電界放出
素子、及びその電界放出素子を有する表示装置を示す。具体的には、第1の基板上に形成
されたストライプ状のカソード電極と、第2の基板に形成されたストライプ状のアノード
電極とが交差している点において、電子放出部が形成されている電界放出素子及びそれを
有する電界表示装置について図19及び図20を用いて述べる。なお、本実施の形態では
、電子放出部の作製工程に、実施の形態8で述べた電子放出部の作製工程を適応しおり、
電子放出部はウィスカー状である。この工程に、実施の形態9又は実施の形態10の工程
を適応してもよい。
体膜で形成されたストライプ状のカソード電極1202と、第2の基板1203に形成さ
れたストライプ状のアノード電極1207とが、ある間隔を介して交差している。この点
において、電子放出部1205が形成されている。なお、図19においては、カソード電
極とアノード電極との交点には、ウィスカー状の電子放出部が形成されているが、これは
模式的に表したものであって、より多くの電子放出部を形成してもよい。
ド電極及び電子放出部の作製方法を示す。なお、図19と同じ部分は同じ符号を用いて示
す。
1201を形成し、公知の方法(CVD法、PVD法等)より非晶質半導体膜1601を
形成したのちCVD法により2〜5nmの金属薄膜1602を形成する。該金属薄膜には、A
u、Al、Li、Mg、Ni、Co、Pt又はFeで形成された薄膜を形成することができる。
中の結晶粒界(三重点)の表面には金属元素または金属珪化物1607が偏析する。この
ときのレーザ光は、実施の形態9と同様のものを用いることができる(図20(B))。
する。なお、これらの工程に代えて、結晶性半導体膜をストライプ状にエッチングしてか
らレーザ光を照射して結晶粒界を形成しても良い。(図20(B))。
を水素化した後、半導体元素を含むガスを用いて熱CVD法又はプラズマCVD法により
ウィスカー状の電子放出部を形成する。本実施の形態においては、0.1%のシランガス
雰囲気で400〜600℃で加熱することで、金属元素または金属珪化物と気相中の半導
体元素とが反応し結晶性半導体膜の粒界(三重点)の表面に、半導体元素がウィスカー状
に析出する。なお、電子放出部の先端又は根元には、Au、Al、Li、Mg、Ni、Co、Pt又はFe
金属元素若しくはこれらの金属元素を有する金属珪化物1608が凝集している。(図2
0(C))。
が好ましい。n型を付与する不純物元素として15族に属する元素、典型的にはリン(P
)または砒素(As)を用いることができる。
を形成し、その上に膜厚0.05〜0.1μmの導電膜を形成して、ストライプ状のアノ
ード電極1207を形成する。該導電膜には、実施の形態8と同様の導電膜を適応するこ
とができる
1組でひとつのピクセルとなる。なお、各蛍光体層の間に、コントラストを高めるためブ
ラックマトリクスを形成することが好ましい。アノード電極は、各蛍光体層上に形成され
ていてもよく、また、赤色蛍光体層、青色蛍光体層、及び緑色蛍光体層からなるピクセル
上に形成されていてもよい。
材とで囲まれた部分を減圧し電界放出表示装置の表示用パネルを形成する。
1の基板1200に形成されたカソード電極1202は、カソード電極駆動回路に接続さ
れており、第2の基板1203に形成されたアノード電極1207はアノード電極駆動回
路に接続されている。カソード電極駆動回路及びアノード電極駆動回路は、第1の基板上
の外延部に形成することができる。また、ICチップ等の外付け回路を用いることもでき
る。カソード電極駆動回路からカソード電極を通じて相対的に負電圧が印加され、アノー
ド電極にはアノード電極駆動回路から相対的に正電圧が印加される。これらの電圧印加に
よって生じた電界に応じ、電子放出部の先端から量子トンネル効果に基づき電子が放出さ
れ、アノード電極に誘導される。この電子が、アノード電極に形成された蛍光体層に衝突
することにより、蛍光体層が励起されて発光し表示を得ることができる。
以上の工程により、電界放出表示装置を形成する。
からなる電界放出素子を形成する。本実施の形態により、半導体膜の結晶化条件によって
結晶粒界を制御することができるため、結晶粒界に形成される電子放出部の密度を制御す
ることが可能となる。また、複雑な工程を経ずとも大面積基板上に電界放出素子を形成す
ることができる。
本実施の形態では、三極管型FEDの電界放出素子、及びそれを有する電界放出表示装
置について、図21及び図22を用いて説明する。なお、本実施の形態で述べる電界放出
素子は、(1)ストライプ状にエッチングされ、かつn型の導電性を有する半導体膜で形
成されるカソード電極、(2)絶縁膜を介してカソード電極と交差するゲート電極、(3
)ゲート電極及び絶縁膜の開口部において、カソード電極の表面に形成された凸部の電子
放出部、を含む。なお、本実施の形態では、電子放出部の作製工程に、実施の形態8を適
応しているが、実施の形態9又は実施の形態10の工程を適応してもよい。この場合、電
子放出部はウィスカー状である。
半導体膜で形成されたストライプ状のカソード電極1502と、該カソード電極と直交し
ているストライプ状のゲート電極1503とが形成されている。なお、カソード電極とゲ
ート電極とは、絶縁膜(図示しない。)を介して、形成されている。カソード電極と、ゲ
ート電極との交点には開口部1507が形成されており、該開口部においてカソード電極
の表面にウィスカー状の電子放出部1508が形成されている。第2の基板1505には
蛍光体層1510とアノード電極1511とが形成されている。
出素子の作製方法を示す。
1701を形成する。第1の絶縁膜により、ガラス基板に微量に含まれるアルカリ金属が
拡散するのを防ぐことができる。第1の絶縁膜上に公知の方法(CVD法、PVD法等)
より非晶質半導体膜1703を形成する。このときの、半導体膜の膜厚は0.03〜0.
3μmの範囲にとすることが望ましいが、かかる範囲に限定するものではない。次に非晶
質半導体膜1703表面にAu、Al、Li、Mg、Ni、Co、Pt又はFe含む溶液を塗布する。この
後、500〜650℃に加熱して結晶性半導体膜を形成する。
グラフィー工程によりレジストマスクを形成した後、結晶性半導体膜の一部をエッチング
し、ストライプ状のカソード電極である結晶性半導体膜1502を形成する。
る。第2の絶縁膜としては、実施の形態4と同様のものを用いることができる。
付与する不純物元素として15族に属する元素、典型的にはリン(P)または砒素(As
)を用いることができる。なお、n型不純物を添加する工程は、第2の絶縁膜を形成する
前でもよい。
ことができる。導電膜にレジストマスクを形成してパターニングを行い、導電膜の不要な
部分を除去し、ストライプ状のゲート電極を形成する。
ト電極とが第2の絶縁膜を介して交差する領域において、開口部1507を形成する。所
望の形状に、レジストマスクを形成した後、ストライプ状のゲート電極と第2の絶縁膜と
を任意の形状にエッチングして半導体膜を露出させ、開口部1507を形成する。この工
程において、第2の絶縁膜が残存しないように結晶性半導体膜をオーバーエッチングする
。このため、結晶性半導体膜表面に偏析した金属元素または金属珪化物(図示しない)は
除去される。
れる金属薄膜1707を形成する。本実施の形態では、金薄膜を形成する。この後、レー
ザ光を照射すると、結晶粒界(三重点)に金属元素または金属珪化物1710が析出する
(図22(D))。
後、半導体元素を含むガスを用いて熱CVD法又はプラズマCVD法によりウィスカー状
の電子放出部を形成する。本実施の形態においては、0.1%のシランガス雰囲気で40
0〜600℃で加熱することで、金属元素または金属珪化物と気相中の半導体元素とが反
応し、ウィスカー状の結晶性半導体膜1508が形成される。なお、電子放出部の先端又
は根元には、Au、Al、Li、Mg、Ni、Co、Pt又はFe金属元素若しくはこれらを有する金属珪
化物1712が凝集している。
2個の開口部が記載されているがこれに限られるものはなく、一つの開口部又は多数の開
口部が形成されていても良い。
している金属元素膜をカソード電極として形成してもよい。カソード電極の材料としては
、実施の形態9と同様のものを用いることができる。
形成することができる。
し、その上に膜厚0.05〜0.1μmのアノード電極511を形成する。アノード電極
は、アルミニウム、ニッケル、銀等の金属元素からなる薄膜、または、ITO(酸化イン
ジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In2O3)―ZnO)、酸化亜鉛
(ZnO)等の透明導電膜を公知の手法により成膜する。本実施の形態では、アノード電
極は、ストライプ状、矩形型のマトリクス状、またはシート状でもよい。蛍光体層は、赤
色蛍光体層、青色蛍光体層、緑色蛍光体層からなり、これらの蛍光体層1組でひとつのピ
クセルとする。なお、各蛍光体層の間に、コントラストを高めるためブラックマトリクス
1512を形成することが好ましい。また、アノード電極となる導電膜に、アルミニウム
、ニッケル、銀等の金属元素からなる薄膜、またはこれらの金属元素を含む合金薄膜を用
いた場合、蛍光体の発光を第2の基板側へ反射させるため、表示画面の輝度を向上させる
ことができる。
材とで囲まれた部分を減圧し、電界放出表示装置の表示用パネルを形成する。
2は、カソード電極駆動回路に接続されており、ゲート電極1503はゲート電極駆動回
路に接続されており、アノード電極1511はアノード電極駆動回路に接続されている。
ゲート電極駆動回路、カソード電極駆動回路、及びアノード電極駆動回路は、第1の基板
上の外延部に形成することができる。また、ICチップ等の外付け回路用いることもでき
る。カソード電極駆動回路からカソード電極を通じで相対的に負電圧(例えば、0kV)が
印加され、ゲート電極には、ゲート電極駆動回路から相対的に正電圧(例えば、50V)が
印加される。これらの電圧印加によって生じた電界に応じ、凸部の先端から量子トンネル
効果に基づき電子が放出される。アノード電極には、アノード電極駆動回路により、ゲー
ト電極に印加される正電圧よりも高い電圧(例えば、5kV)が印加され、電子放出部から
放出された電子を、アノード電極に形成された蛍光体層に誘導する。該電子が蛍光体層に
衝突することにより、蛍光体層が励起され発光し表示を得ることができる。なお、本実施
の形態において、第1の基板上に、電界放出素子と同時に、カソード電極駆動回路及びゲ
ート電極駆動回路形成することも可能である。
とができる。また、半導体膜の結晶化条件によって結晶粒界を制御することができるため
、結晶粒界に形成される電子放出部の密度を制御することが可能となる。
本実施の形態では、三極管型FEDの電界放出素子及びそれを有する電界放出表示装置
について、図23及び図24を用いて説明する。本実施の形態で述べる電界放出素子は、
(1)ソース領域及びドレイン領域を有し、所望の形状にエッチングされた半導体膜、(
2)半導体膜のソース領域に接するストライプ状にエッチングされたソース配線、(3)
絶縁膜を介してソース配線と交差し、半導体膜のソース領域及びドレイン領域の間のキャ
リア濃度を制御するゲート電極、(4)ゲート電極及び絶縁膜の開口部において、半導体
膜のドレイン領域表面に形成された凸形状、即ちウィスカー状の電子放出部を含む。また
、本実施の形態において、カソード電極は少なくともドレイン領域を含む。
908とアノード電極1909とが形成されている。
出素子の作製方法を示す。
ストマスクを用いてストライプ状のソース配線1902を形成する。第1の基板としては
、ガラス基板、石英基板、サファイア基板、表面に絶縁膜が形成された半導体基板、表面
に絶縁膜が形成された金属基板などを用いることができる。基板の大きさは、任意である
が600mm×720mm、680mm×880mm、1000mm×1200mm、1
100mm×1250mm、1150mm×1300mm、1500mm×1800mm
、1800mm×2000mm、2000mm×2100mm、2200mm×2600
mm、または2600mm×3100mmのような大面積基板を用いることができる。
配線を露出しながら、該配線間を絶縁膜2001で埋め込む。絶縁膜2001及びソース
配線1902上に、公知の方法(CVD法、PVD法等)より非晶質半導体膜を形成する
。この後、非晶質半導体膜を公知の手法により結晶化したのちエッチングして、所望の形
状の結晶性半導体膜1903を形成する。なお、第1の基板上にソース配線を形成する前
に、ナトリウム(Na)などガラス基板に微量に含まれるアルカリ金属をブロッキングす
るための絶縁膜を形成してもよい。
付与する不純物元素として15族に属する元素を添加してソース領域2002およびドレ
イン領域2003を形成する。n型を付与する不純物元素として15族に属する元素、典
型的にはリン(P)または砒素(As)を用いることができる。
4を形成する。第2の絶縁膜としては、実施の形態12と同様のものを用いることができ
る。
電膜(図22(B)の領域1706)と同様のものを用いることができる。導電膜にレジス
トマスクを形成してパターニングを行い、導電膜の不要な部分を除去し、ソース配線と、
半導体膜及び第2の絶縁膜2004を介して交差する第2の導電膜2005を形成する。
の絶縁膜をエッチングして、半導体膜の一部を露出させ、開口部1905を形成すると共
に、ゲート電極1904を形成する。
、Li、Mg、Ni、Co、Pt又はFeで形成される薄膜1907を形成した後、加熱する。この工
程により、半導体元素と金属元素とが溶融し、結晶粒界(三重点)に金属元素または金属
珪化物1910が析出する。(図24(D))。
は金属珪化物の表面を水素化した後、半導体元素を含むガスを用いて熱CVD法又はプラ
ズマCVD法によりウィスカー状の電子放出部を形成する。本実施の形態においては、0
.1%のシランガス雰囲気で400〜600℃で加熱することで、金属元素または金属珪
化物と気相中の半導体元素とが反応し、ウィスカー状の結晶性半導体膜1906が形成さ
れる。なお、電子放出部の先端又は根元には、Au、Al、Li、Mg、Ni、Co、Pt又はFe金属元
素若しくはこれらを有する金属珪化物1911が凝集している。
出素子のON、OFFをより正確に制御するために、各電界放出素子に薄膜トランジスタ
やダイオード等のスイッチング素子を別途設けてもよい。また、ゲート電極を、実施の形
態5のようにくし型としてもよい。
第2の基板とを封止部材で接着し、基板と封止部材とで囲まれた部分を減圧して電界放出
表示装置の表示用パネルを形成する。
とができる。また、半導体膜の結晶化条件によって結晶粒界を制御することができるため
、結晶粒界に形成される電子放出部の密度を制御することが可能となる。さらに、本実施
の形態で形成される電界放出表示装置は、各画素においてスイッチング素子のドレイン領
域に電子放出部が形成されている。このため、各画素において、電子の放出を制御するこ
とが可能であるため、高精細な表示装置を形成することができる。
本実施の形態では、三極管型FEDの電界放出素子及びそれを有する電界放出表示装置に
ついて、図25及び図26を用いて説明する。ここで述べる電界放出素子は、(1)ソー
ス領域及びドレイン領域を有し、所望の形状にエッチングされた半導体領域、(2)半導
体領域のソース領域に接するソース配線、(3)絶縁膜を介してソース配線と交差し、半
導体膜のソース領域及びドレイン領域の間のキャリア濃度を制御するゲート電極及びゲー
ト配線、(4)ゲート電極及び絶縁膜の開口部において、かつ半導体領域のドレイン領域
表面にウィスカー状の電子放出部、を含む。
206とアノード電極2207とが形成されている。
出素子の作製方法を示す。
次に実施の形態1で述べたような公知の手法により結晶性半導体膜を形成し、この一部を
エッチングして所望の形状の半導体領域(図25の領域2201)を形成する。
と酸素を主成分とする膜(酸化ケイ素膜、窒化酸化ケイ素膜、酸化窒化珪素膜等)で形成
する。
603と同様の材料で形成することができる。次に、第1の導電膜にレジストマスクを形
成してパターニングを行い、不要な部分を除去し、ゲート電極2202を形成する。次に
、ゲート電極をマスクとして結晶性半導体膜の一部に、n型を付与する不純物を添加して
ソース領域及びドレイン領域2201a、2201bを形成する。
しては、実施形態4に示す第2の絶縁膜602と同様の材料で形成することができる。
導電膜を成膜する。次に、この第2の導電膜を所望の形状にエッチングしてソース配線2
203を形成する。
後、第4の絶縁膜、第3の絶縁膜、及び第2の絶縁膜の一部をエッチングして、半導体領
域の一部を露出する。この後、公知の手法(CVD法、PVD法等)により膜厚2〜5n
mの金属薄膜2232を形成する。この金属元素としては、ニッケル(Ni)、鉄(Fe
)、コバルト(Co)、白金(Pt)、チタン(Ti)、パラジウム(Pd)等を用いる
ことが可能である。本実施形態では、金薄膜を成膜する。
1〜5時間加熱して、結晶粒界(三重点)に金属元素または金属珪化物2208を析出す
る。
は金属珪化物の表面を水素化した後、半導体元素を含むガスを用いて熱CVD法又はプラ
ズマCVD法によりウィスカー状の電子放出部を形成する。本実施の形態においては、0
.1%のシランガス雰囲気で400〜600℃で加熱することで、金属元素または金属珪
化物と気相中の半導体元素とが反応し、ウィスカー状の結晶性半導体膜2204が形成さ
れる。なお、電子放出部の先端又は根元には、Au、Al、Li、Mg、Ni、Co、Pt又はFeの金属
元素若しくはこれらを有する金属珪化物2209が凝集している。
2、第3の絶縁膜2221、第4の絶縁膜2231は省略している。
膜トランジスタやダイオード等のスイッチング素子を別途設けてもよい。また、絶縁膜、
例えば第3又は第4の絶縁膜上に、電子放出部から放出される電子量を制御するための制
御電極を設けても良い。この構造により、電子放出量の安定性及び制御性を高めることが
可能である。
、ボトムゲート構造でも同様に電界放出素子を形成することができる。
基板と封止部材とで囲まれた部分を減圧して電界放出表示装置の表示用パネルを形成する
。
る。
とができる。また、半導体膜の結晶化条件によって結晶粒界を制御することができるため
、結晶粒界に形成される電子放出部の密度を制御することが可能となる。さらに、本実施
の形態で形成される電界放出表示装置は、各画素においてスイッチング素子のドレイン領
域に電子放出部が形成されている。このため、各画素において、電子の放出を制御するこ
とが可能であるため、高精細な表示装置を形成することができる。
成する工程を図3を用いて述べる。
H3、及びN2Oを反応ガスとしてプラズマCVDにより成膜され窒素含有量が酸素含有量
よりも多い又は同程度の第1酸窒化シリコン膜(膜厚50nm)と、SiH4、及びN2Oを
反応ガスとしてプラズマCVDにより成膜され酸素含有量が窒素含有量よりも多い第2酸
窒化シリコン膜(膜厚100nm)とを積層して形成する。
形成する。次に、アモルファスシリコン膜の導電性を高めるために、n型を付与する不純
物元素を添加する。ここでは、n型を付与する不純物元素として1×1020/cm3のリン
(P)を用い、n型のアモルファスシリコン膜301を形成する。
して不要な部分を除去し、ストライプ状のアモルファスシリコン膜202を形成する。次
いで、窒素雰囲気で500℃1時間の加熱を行い、アモルファスシリコン膜の脱水素化を
行う。
ファスシリコン膜に凸部を形成する。本実施例では、レーザ光にパルス発振のXeClレ
ーザ光を用い、エネルギー密度を485mJ/cm2、周波数30Hz、照射パルス回数を60
回として結晶性シリコン膜にレーザ光を照射する。この結果、アモルファスシリコン膜全
面に、底面の直径が80〜200μm、高さ(円錐体の底面と頂点との高低差)が250〜
350nmの円錐体が10/μm2の密度で形成される。
成する工程を図6を用いて述べる。
形成することができる。
後、アモルファスシリコン膜を結晶化させ、結晶性シリコン膜を形成する。本実施例では
、アモルファスシリコン膜に、結晶化を助長する金属元素を全面に添加し、加熱処理を行
う。ここでは、結晶化を助長する金属元素としてニッケルを用い、ニッケルを5ppm含
有する溶液を塗布する。次いで、500℃1時間の加熱を行い、アモルファスシリコン膜
の脱水素化を行う。こののち、ランプ光源を用いるラピッドサーマルアニール法(以下、
RTAと示す。)、又は加熱された気体を用いるRTA(ガスRTA)を用い設定加熱温
度740℃で180秒のRTAを行い、結晶性シリコン膜を形成する。この後、結晶性シ
リコン膜に添加した金属元素を除去する。
る。ここでは、n型を付与する不純物元素として1×1020/cm3のリン(P)を用い、
n型の結晶性シリコン膜を形成する。
ッチングして不要な部分を除去し、ストライプ状の結晶性シリコン膜502を形成する。
ト電極となる導電膜603を堆積する。本実施例では、第2の絶縁膜602として酸化シ
リコン膜を形成し、導電膜603として、タングステンからなる金属元素膜を形成する。
こののち、ドライエッチングによって、ストライプ状のゲート電極503を形成すると共
に開口部507を形成する。
レーザ光にパルス発振のXeClレーザ光を用い、エネルギー密度を485mJ/cm2、周
波数30Hz、照射パルス回数を60回として結晶性シリコン膜にレーザ光を照射する。こ
の結果、結晶性シリコン膜全面に、底面の直径が80〜200μm、高さが250〜35
0nmの円錐体が10/μm2の密度で形成形成される。
Claims (5)
- 絶縁性を有する基板上に、ストライプ状の第1の導電膜を形成し、
前記第1の導電膜の間に第1の絶縁膜を成膜した後、前記第1の導電膜及び前記第1の絶縁膜上に半導体膜を成膜し、
前記半導体膜を所望の形状に形成した後、第2の絶縁膜を成膜し、
前記第2の絶縁膜上に第2の導電膜を成膜したのち、前記第2の導電膜及び前記第2の絶縁膜の一部を除去して前記半導体膜を露出させた後、前記半導体膜に金属元素を添加し、300〜650℃の加熱又はレーザ光照射により前記半導体膜の結晶粒界において前記金属元素を偏析させ、
半導体元素を含む気体雰囲気での400〜650℃の加熱処理により、前記金属元素が偏析した領域表面においてウィスカー状の半導体膜の電子放出部を形成し、
前記第1の導電膜と前記半導体膜は接していることを特徴とする電界放出素子の作製方法。 - 請求項1において、前記金属元素を添加する方法は、塗布法、PVD法、又はCVD法であることを特徴とする電界放出素子の作製方法。
- 請求項1又は請求項2において、前記半導体元素を含む気体は、ポリシランを含むことを特徴とする電界放出素子の作製方法。
- 請求項1乃至請求項3のいずれか一項において、前記半導体膜にn型を付与する不純物を添加することを特徴とする電界放出素子の作製方法。
- 請求項1乃至請求項4のいずれか一項において、前記金属元素は、Au、Al、Li、Mg、Ni、Co、Pt又はFeの金属元素であることを特徴とする電界放出素子の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009291532A JP5190442B2 (ja) | 2002-12-27 | 2009-12-23 | 電界放出素子の作製方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002379977 | 2002-12-27 | ||
JP2002379977 | 2002-12-27 | ||
JP2002380101 | 2002-12-27 | ||
JP2002380101 | 2002-12-27 | ||
JP2009291532A JP5190442B2 (ja) | 2002-12-27 | 2009-12-23 | 電界放出素子の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003430839A Division JP4498733B2 (ja) | 2002-12-27 | 2003-12-25 | 電界放出素子の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010108942A JP2010108942A (ja) | 2010-05-13 |
JP5190442B2 true JP5190442B2 (ja) | 2013-04-24 |
Family
ID=32684270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009291532A Expired - Fee Related JP5190442B2 (ja) | 2002-12-27 | 2009-12-23 | 電界放出素子の作製方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7015496B2 (ja) |
JP (1) | JP5190442B2 (ja) |
KR (2) | KR101075807B1 (ja) |
CN (1) | CN100490047C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107636803B (zh) * | 2015-06-22 | 2021-06-11 | 株式会社斯库林集团 | 基板处理装置及基板处理方法 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7271079B2 (en) | 2005-04-06 | 2007-09-18 | International Business Machines Corporation | Method of doping a gate electrode of a field effect transistor |
US7238611B2 (en) * | 2005-04-13 | 2007-07-03 | United Microelectronics Corp. | Salicide process |
TWI266426B (en) * | 2005-04-13 | 2006-11-11 | Ind Tech Res Inst | Method for manufacturing protection structure of active matrix triode field emission device |
KR100659100B1 (ko) * | 2005-10-12 | 2006-12-21 | 삼성에스디아이 주식회사 | 디스플레이 장치와 이의 제조 방법 |
TW200726312A (en) * | 2005-12-29 | 2007-07-01 | Ind Tech Res Inst | Field emission display |
GB2440783A (en) * | 2006-08-07 | 2008-02-13 | Quantum Filament Technologies | Improved field emission backplate |
KR20080075360A (ko) * | 2007-02-12 | 2008-08-18 | 삼성에스디아이 주식회사 | 발광 장치 및 이를 이용한 표시장치 |
WO2011136028A1 (en) | 2010-04-28 | 2011-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device and method for manufacturing the same |
JP5859746B2 (ja) | 2010-05-28 | 2016-02-16 | 株式会社半導体エネルギー研究所 | 蓄電装置およびその作製方法 |
KR101838627B1 (ko) | 2010-05-28 | 2018-03-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 축전 장치 및 그 제작 방법 |
US8852294B2 (en) | 2010-05-28 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device and method for manufacturing the same |
WO2011152190A1 (en) | 2010-06-02 | 2011-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device and method for manufacturing the same |
WO2011155397A1 (en) | 2010-06-11 | 2011-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Power storage device |
US9112224B2 (en) | 2010-06-30 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Energy storage device and method for manufacturing the same |
WO2012002136A1 (en) | 2010-06-30 | 2012-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of power storage device |
US8846530B2 (en) | 2010-06-30 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming semiconductor region and method for manufacturing power storage device |
JP5841752B2 (ja) | 2010-07-02 | 2016-01-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
EP2632236A1 (en) * | 2010-10-22 | 2013-08-28 | Sony Corporation | Patterned base, method for manufacturing same, information input device, and display device |
KR101899374B1 (ko) | 2010-11-26 | 2018-09-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체막, 반도체막의 형성 방법 및 축전 장치 |
CN103238240B (zh) | 2010-12-07 | 2016-05-18 | 株式会社半导体能源研究所 | 蓄电装置 |
KR101912674B1 (ko) | 2011-01-21 | 2018-10-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 수소 발생체, 수소 발생 장치, 발전 장치 및 구동 장치 |
JP6035054B2 (ja) | 2011-06-24 | 2016-11-30 | 株式会社半導体エネルギー研究所 | 蓄電装置の電極の作製方法 |
KR20130024769A (ko) | 2011-08-30 | 2013-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 축전 장치 |
JP6034621B2 (ja) | 2011-09-02 | 2016-11-30 | 株式会社半導体エネルギー研究所 | 蓄電装置の電極および蓄電装置 |
US9401247B2 (en) | 2011-09-21 | 2016-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Negative electrode for power storage device and power storage device |
JP6050106B2 (ja) | 2011-12-21 | 2016-12-21 | 株式会社半導体エネルギー研究所 | 非水二次電池用シリコン負極の製造方法 |
CN104407473B (zh) * | 2014-11-14 | 2017-09-29 | 深圳市华星光电技术有限公司 | 一种透明液晶显示装置 |
RU205789U1 (ru) * | 2020-12-18 | 2021-08-11 | федеральное государственное автономное образовательное учреждение высшего образования "Южный федеральный университет" | Автоэмиссионная ячейка на основе наноразмерного углеродного материала |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5197971A (ja) * | 1975-02-26 | 1976-08-28 | ||
JPH04118916A (ja) * | 1990-04-20 | 1992-04-20 | Hitachi Ltd | 半導体装置およびその製造方法 |
US5266530A (en) * | 1991-11-08 | 1993-11-30 | Bell Communications Research, Inc. | Self-aligned gated electron field emitter |
JPH05314892A (ja) * | 1992-05-01 | 1993-11-26 | Fujitsu Ltd | 電界放出陰極装置 |
JP2861755B2 (ja) * | 1993-10-28 | 1999-02-24 | 日本電気株式会社 | 電界放出型陰極装置 |
US5923962A (en) * | 1993-10-29 | 1999-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
TW264575B (ja) * | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
CN1059751C (zh) * | 1993-11-29 | 2000-12-20 | 双叶电子工业株式会社 | 场致发射型电子源 |
KR100201554B1 (ko) | 1995-06-12 | 1999-06-15 | 하제준 | 전계방출어레이의 제조방법 |
US5886459A (en) * | 1996-12-23 | 1999-03-23 | The University Of Chicago | Enhanced field emission from microtip structures |
JP3627836B2 (ja) * | 1997-06-20 | 2005-03-09 | ソニー株式会社 | 冷陰極の製造方法 |
KR100300193B1 (ko) * | 1997-09-05 | 2001-10-27 | 하제준 | 절연층상에 형성된 실리콘(soi)기판상의 전계방출어레이(fea)제조방법 |
JP3867118B2 (ja) | 1997-09-29 | 2007-01-10 | 独立行政法人産業技術総合研究所 | Mosfet型電子放出素子 |
KR100338140B1 (ko) * | 1998-09-25 | 2002-05-24 | 이마이 기요스케 | 전계 방사형 전자원 |
JP4321897B2 (ja) * | 1999-02-25 | 2009-08-26 | 株式会社小松製作所 | 半導体ダイ |
CN1361918A (zh) * | 1999-06-10 | 2002-07-31 | 光实验室股份公司 | 生产场致发射阴极的方法、场致发射阴极及光源 |
US6780687B2 (en) * | 2000-01-28 | 2004-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a heat absorbing layer |
KR100343205B1 (ko) * | 2000-04-26 | 2002-07-10 | 김순택 | 카본나노튜브를 이용한 삼극 전계 방출 어레이 및 그 제작방법 |
JP2002175764A (ja) | 2000-12-07 | 2002-06-21 | Sony Corp | 表示用パネル及びこれを用いた表示装置 |
JP4071005B2 (ja) * | 2001-01-29 | 2008-04-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6855584B2 (en) * | 2001-03-29 | 2005-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
CN1639820B (zh) * | 2001-08-11 | 2010-05-26 | 敦提大学校董事会 | 场致发射背板 |
CN1352462A (zh) * | 2001-12-07 | 2002-06-05 | 清华大学 | 一种双绝缘层薄膜场发射阴极 |
-
2003
- 2003-12-19 US US10/739,155 patent/US7015496B2/en not_active Expired - Fee Related
- 2003-12-26 KR KR1020030097338A patent/KR101075807B1/ko active IP Right Grant
- 2003-12-26 CN CNB2003101148008A patent/CN100490047C/zh not_active Expired - Fee Related
-
2006
- 2006-02-06 US US11/347,283 patent/US7368306B2/en not_active Expired - Fee Related
-
2009
- 2009-12-23 JP JP2009291532A patent/JP5190442B2/ja not_active Expired - Fee Related
-
2010
- 2010-10-11 KR KR1020100098675A patent/KR101040034B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107636803B (zh) * | 2015-06-22 | 2021-06-11 | 株式会社斯库林集团 | 基板处理装置及基板处理方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20100114491A (ko) | 2010-10-25 |
CN100490047C (zh) | 2009-05-20 |
US7015496B2 (en) | 2006-03-21 |
JP2010108942A (ja) | 2010-05-13 |
KR101075807B1 (ko) | 2011-10-25 |
US7368306B2 (en) | 2008-05-06 |
KR20040060793A (ko) | 2004-07-06 |
US20040129930A1 (en) | 2004-07-08 |
US20060141657A1 (en) | 2006-06-29 |
KR101040034B1 (ko) | 2011-06-10 |
CN1516211A (zh) | 2004-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5190442B2 (ja) | 電界放出素子の作製方法 | |
JP2006178449A (ja) | 薄膜トランジスタ表示板 | |
US9236487B2 (en) | Method of manufacturing substrate having thin film thereabove, method of manufacturing thin-film-device substrate, thin-film substrate, and thin-film-device substrate | |
JP4498733B2 (ja) | 電界放出素子の作製方法 | |
JP3012517B2 (ja) | 電子放出素子及びその製造方法 | |
JP3239285B2 (ja) | 電界放出カソードの製造方法 | |
TW200814163A (en) | Semiconductor thin film, thin film transistor, method of manufacturing the semiconductor thin film, method of manufacturing the thin film transistor, and manufacturing device of semiconductor thin film | |
KR101157215B1 (ko) | 전계방출 표시장치와 그 제조방법 | |
US20110121308A1 (en) | Thin film transistor and manufacturing method thereof | |
JP3622406B2 (ja) | 冷電子放出素子及びその製造方法 | |
JP3832070B2 (ja) | 冷電子放出素子の製造方法 | |
KR100787630B1 (ko) | 표시 소자 및 그 제조 방법 | |
JP4529011B2 (ja) | 冷電子放出素子及びその製造方法 | |
TW200535770A (en) | Structure of low temperature poly-silicon and method of fabricating the same | |
JPH1154025A (ja) | 冷電子放出素子及びその製造方法 | |
JP5122057B2 (ja) | 薄膜トランジスタの製造方法 | |
JP4241766B2 (ja) | 照明ランプ用冷電子放出素子 | |
JP4151861B2 (ja) | 冷電子放出素子及びその製造方法 | |
JP3945049B2 (ja) | 冷電子放出素子の製造方法 | |
KR100560412B1 (ko) | 전자방출 소자의 제조방법과, 전자방출 소자를 포함하는전계방출 표시소자 | |
JP2000251617A (ja) | 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置 | |
KR20060089828A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
JPH11167858A (ja) | 冷電子放出素子及びその製造方法 | |
JP2000195412A (ja) | 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置 | |
KR19990043864A (ko) | 전계 방출 표시소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5190442 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |