JP4532108B2 - 電界放出背面板、該電界放出背面板を用いた電界放出装置、および該電界放出背面板の製造方法 - Google Patents
電界放出背面板、該電界放出背面板を用いた電界放出装置、および該電界放出背面板の製造方法 Download PDFInfo
- Publication number
- JP4532108B2 JP4532108B2 JP2003519955A JP2003519955A JP4532108B2 JP 4532108 B2 JP4532108 B2 JP 4532108B2 JP 2003519955 A JP2003519955 A JP 2003519955A JP 2003519955 A JP2003519955 A JP 2003519955A JP 4532108 B2 JP4532108 B2 JP 4532108B2
- Authority
- JP
- Japan
- Prior art keywords
- field emission
- back plate
- thin film
- emission device
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
- H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02425—Conductive materials, e.g. metallic silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Recrystallisation Techniques (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Description
【0001】
本発明は、電界放出背面板、および、その関連装置と製造方法に関する。特に、本発明は、レーザの照射による結晶化および選択的再成長によって形成される複数の放出サイトまたは「シリコンティップ」を含む電界放出背面板に関するが、これに限定されない。本発明は、ディスプレイに適用される。
【0002】
電子工学においてフラットパネルディスプレイは非常に重要である。現在の開発では、アクティブマトリクス液晶ディスプレイ(AMLCD)が、陰極線管(CRT)技術の支配に挑戦し始めている。AMLCD装置は非放射性であり、複雑なリソグラフィを必要とする。色の生成には、フィルタおよび適合するスペクトルバックライトが必要である。しかし、液晶材料の非線形の性質のため、AMLCD装置には多くの光損失および固有の複雑さがある。この結果、色域が小さく、視野角およびコントラストに劣り、CRTより明るさの劣るディスプレイになる。また、ディスプレイの非放射性のため、入力電力の非効率な使用が行なわれ、しばしばエネルギの70%以上が非有効エネルギとして失われる。
【0003】
従来の「Spindt ティップ」技術に基づく電界放出ディスプレイ(FED)は、フラットパネルディスプレイの問題の解決として有望であった。電界放出ディスプレイは本質的に平面陰極線管(CRT)装置である。しかし、スクリーン上の蛍光体にシャドーマスクを通して電子を発射する電子銃の一種ではなく、FEDは各表示画素に数十個または数百個の個別ティップを有する。ティップは発明者キャップ・スピンド(Cap Spindt)にちなんでSpindtティップとして知られる。製造プロセスは、最初にフォトリソグラフィによりゲート金属にホールパターンを形成する。「アンダーカット」する等方性ウェットエッチングで下地絶縁体をエッチングして、金属の下にウェルを残す。犠牲層(通常ニッケル)を表面に斜角に蒸着して、ウェルが充填されないことを確実にする。エミッタ材料(通常タングステンまたはモリブデン)をホールを通してウェル内に蒸着する。蒸着金属が表面上および犠牲層の上に堆積し、膜厚が増加するにつれてホールが閉じられ、エミッタティップがウェル内に形成される。犠牲層をエッチングすることによって、頂部金属を除去し、ティップ、ウェル、および当初のゲート金属を残す。これでSpindtティップの背面板が形成される。次いで、パターン化された蛍光体(発光体)含む上板が、スペーサを使用して背面板に対して配置される。最終的な装置を真空排気して、放出電子の長い平均自由行程が可能となる。マイクロティップからの電界放出の原理は十分に理解されており、Fowler-Nordheimトンネリングによって支配される。放出電流、すなわちディスプレイの明るさは、電流密度、ティップの個数、およびティップの先鋭度にのみ依存する。すなわち、
I=JFNnα
である。ここで、n=ティップの個数、α=ティップの先鋭度、およびJFN=Fowler-Nordheimトンネル電流密度である。
【0004】
ティップは、鋭い電子源であり、例えば、蛍光体へホットエレクトロンを注入できる。
【0005】
しかしながら、その製造は極端に複雑なため、この技術の使用は制限されてきた。また、結晶シリコンエミッタはウェハの大きさによって制限される。
【0006】
他の薄膜材料を電界放出に使用することもできる。炭素は主要な代替材料であり、ダイヤモンド、ダイヤモンドライクカーボン(DLC)、およびカーボンナノチューブも適している。ダイヤモンドの使用は優れた選択のように思われたが、これは製造が難しく、またダイヤモンドが持つと主張されていた負の電子親和力と推測されたもののメカニズムが今は疑問視されるようになっている。
【発明の開示】
【発明が解決しようとする課題】
【0007】
本発明の少なくとも一態様の少なくとも一実施形態の目的は、先行技術の上述した問題の少なくとも一つを除去し、または少なくとも軽減することである。
【課題を解決するための手段】
【0008】
本発明の第一の態様は、電界放出背面板を形成する方法であって、基板上にアモルファス半導体系材料の平面体を形成し、アモルファス半導体系材料の平面体の一部分をレーザの照射により結晶化し、アモルファス半導体系材料の結晶化により、複数のエミッタサイトを形成する方法を提供する。
【0009】
アモルファス半導体系材料の平面体は、基板上に該材料の薄膜を堆積することによって形成することが好ましい。
【0010】
半導体系材料は、シリコンまたはその合金であることが望ましい。
【0011】
レーザの照射により結晶化するために、エキシマレーザまたはNd:YAGレーザを使用することが好ましい。
【0012】
エキシマレーザは、KrFレーザが望ましい。
【0013】
本発明を理解するにあたって、「薄膜」の用語は、数ナノメートル、例えば、1nm〜100nm、典型的には10nmの膜を意味する。
【0014】
本発明の第二の態様は、アモルファス半導体系材料の薄膜をレーザの照射により結晶化することによって形成される複数のエミッタサイトを含む電界放出背面板を提供する。
【0015】
半導体系材料は、シリコンまたはその合金であることが望ましい。
【0016】
本発明の第三の態様は、アモルファス半導体系材料の薄膜をレーザの照射により結晶化することによって形成される複数のエミッタサイトを有する電界放出背面板を含む電界放出装置を提供する。
【0017】
電界放出装置は、真空装置であり、装置内で背面板のエミッタサイトが放出源として作用する。
【0018】
電界放出装置は、基板と、電界放出背面板と、真空排気空間と、透明ウィンドウ、例えば薄膜透明金属酸化物またはメタライズド蛍光体とを含み、前記電界放出背面板が基板上に形成され、真空排気空間は電界放出背面板と薄膜透明金属酸化物またはメタライズド蛍光体との間に配置されることが望ましい。
【0019】
代替的に、電界放出装置は、ワイドバンドギャップ発光材料、例えば発光ポリマを含み、この場合、該発光ポリマに背面板のエミッタサイトから電子が放出される。
【0020】
電界放出装置は、基板と、一方の面に多数のエミッタサイトが形成された電界放出背面板と、発光ポリマと、薄膜透明金属またはメタライズド蛍光体(発光体)とを含み、前記電界放出背面板が基板上に形成され、発光ポリマの一表面が電界放出背面板の多数のエミッタサイト上に堆積され、発光ポリマの他方の表面に薄膜透明金属が堆積されていることが望ましい。
【0021】
電界放出装置は、ディスプレイ装置であることが望ましい。
【0022】
本発明の第四の態様は、多数の成長ティップを含み、実質的に半導体系材料から作製された電界放出背面板を提供する。
【0023】
多数のティップは、半導体系材料の薄膜上に形成することが好ましい。
【0024】
成長ティップは、「プロファイル(Profiled)されるように」、すなわち先鋭な形状が得られるように成長させることが好ましい。
【0025】
ティップは、成長とエッチングが同時になされることが望ましい。
半導体系材料は、シリコンまたはその合金であることが望ましい。
【0026】
本発明の第五の態様は、実質的にアモルファス材料の平板状部材と、その上の結晶材料の多数のティップとを含む電界放出背面板を提供する。
【0027】
ティップは、平板状部材の結晶または結晶化領域上に形成することが好ましい。
【0028】
本発明の第六の態様は、多数の成長ティップを含み、実質的に薄膜シリコン系材料から形成された電界放出背面板を提供する。
【0029】
多数のティップは、アモルファスシリコンの薄膜の多数の結晶化領域上に、結晶シリコンの成長によって形成されることが好ましい。
【0030】
本発明の第七の態様では、アモルファス半導体系材料の薄膜の多数の結晶化領域上に、結晶半導体系材料の選択的成長によって形成される(プロファイルされた)ティップの配列を含む背面板を有する電界放出装置を提供する。
【0031】
電界放出装置は、真空装置であり、装置内で背面板のエミッタティップが放出源として作用する。
【0032】
電界放出装置は、基板と、電界放出背面板と、真空排気空間と、透明ウィンドウ、例えば薄膜透明金属とを含み、前記電界放出背面板が基板上に形成され、真空排気空間は電界放出背面板と薄膜透明金属との間に配置されることが望ましい。
【0033】
代替的に、電界放出装置は、ワイドバンドギャップ発光材料、例えば発光ポリマを含み、この場合、使用中に該発光ポリマに背面板のエミッタティップから電子が放出される。
【0034】
電界放出装置は、基板と、一方の面に多数のティップが形成された電界放出背面板と、発光ポリマと、薄膜透明金属とを含み、前記電界放出背面板が基板上に形成され、発光ポリマの一表面が電界放出背面板の多数のティップ上に堆積され、発光ポリマの他方の表面に薄膜透明金属が堆積されていることが望ましい。
【0035】
電界放出装置は、ディスプレイ装置であることが望ましい。
【0036】
ディスプレイ装置の電界放出背面板のティップは、1平方ミクロン当たり少なくとも100個の密度であることが好ましい。
【0037】
本発明の第八の態様は、電界放出背面板を形成する方法であって、
アモルファス半導体系材料の薄膜を基板上に堆積し、
薄膜アモルファス半導体系材料の多数の領域を局所的に結晶化し、
薄膜アモルファス半導体系材料の多数の結晶化領域の各々の上に、結晶半導体系材料を成長させる、
ことを含む方法を提供する。
【0038】
アモルファス半導体系材料の薄膜は、例えばプラズマ増速化学気相成長法(PECVD)によって、基板上に堆積されることが望ましい。
【0039】
薄膜アモルファス半導体系材料の多数の領域は、少なくとも1パルスのレーザ干渉パターンに曝露されることによって、結晶化されることが好ましい。
【0040】
本発明の第九態様は、電界放出背面板で用いる薄膜アモルファス半導体系材料の領域を結晶化する方法であって、レーザビームを分割し、その後、重ね合わせて照射することによって、レーザビームを干渉させ、レーザビームが重ね合わせて照射される面内にアモルファス半導体系材料の薄膜を配置するステップと、薄膜を少なくとも1レーザパルスに曝露させることによって、アモルファス半導体系材料の薄膜の領域を局所的に結晶化し、これにより、レーザの干渉パターンに対応するように、薄膜アモルファス半導体系材料に結晶化領域が生成される、ことを含む方法を提供する。
【0041】
アモルファス半導体系材料の背面板に用いる場合、半導体系材料が水素化アモルファスシリコンであり、吸収を最大にするために、レーザを約532nmの波長で作動させることが好ましく、レーザはNd:YAGレーザであることが好ましい。
【0042】
本発明のこれらおよび他の態様は、以下の説明を添付の図面と併せて読むことにより、明りょうに理解される。
【発明を実施するための最良の形態】
【0043】
図1A〜図1Fに、各々アモルファス半導体系材料、具体的には、n型水素化アモルファスシリコンから形成された電界放出背面板12a〜12fの写真を示す。これらの表面には多数のエミッタサイト20a〜20fが形成されている。電界放出背面板12a〜12fは、プラズマ増速化学気相成長法(PECVD)によって、例えば、アルミニウムの基板上に、約100nmのn型水素化アモルファスシリコンの薄膜を堆積することによって形成される。堆積された薄膜は次いで、エキシマレーザまたはNd:YAGレーザにより、レーザの照射により結晶化される。具体的には、KrFレーザを248nmの波長で作動し、酸素雰囲気中で2mm/sで走査して結晶化され、次いでクエンチされる。代替的に、532nmの波長で作動するNd:YAGレーザも使用できる。レーザは、3〜7ナノ秒でパルス化され、ステップ移動し、繰り返されてパターンを形成する。このプロセスにより、きめの粗いシリコン表面となる。シリコンによって吸収されたエネルギは、図1A〜図1Fに示されるように、表面の粗さに影響を及ぼす。図1Aは、少量の吸収エネルギ、すなわち約100mJ/cm2の結果として現れる効果であるエミッタティップ20aを示している。これは、300mJ/cm2の範囲の比較的大量の吸収エネルギによって形成された丸いエミッタティップ20fを示す図1Fと比較することができる。各々の場合に、各々のティップ20a〜20fがエミッタサイトとして作用する。背面板12a〜12fが電界放出装置(図示せず)に組み込まれたときに、各エミッタサイト20a〜20fは、電界放出環境において低い電界で電子を放出する。背面板12a〜12fは、10-5Aを超える放出電流および約10V/μmの低い電界しきい値を生じる。
【0044】
図1A〜図1Fと同様に形成された電界放出背面板12gを有する第一実施形態の電界放出装置10gを図2に示す。図示した装置10gは、アルミニウムの基板14gと、エキシマレーザによって処理され、多数のエミッタサイト20gを表面に有するn型水素化アモルファスシリコンの薄膜16gとを持つ電界放出背面板12gを有するトライオード装置である。絶縁層、例えば窒化シリコンなどの絶縁体の層が、結晶化シリコン上に堆積され、その後エッチングされ、スペーサ要素22gが形成される。これらのスペーサ要素22gの各々の上に蛍光体、例えばメタライズド蛍光体の薄膜26gが堆積され、ガラス28gの層で装置は完成し、こうして三端子ゲート制御装置が得られる。ガラス28gとエミッタサイト20gとの間の領域24gは真空排気され、これにより低電圧を使用して放出を制御することが可能になる。装置10gをディスプレイ装置に使用する場合、このことは効果的な空間的制御のために重要である。
【0045】
5×10 -6 mbar未満の真空を有する装置10gで測定された放出電流を、放出電流対電界としてグラフに表現したものを図3に示す。また、これにより、記載した装置10gのベータ値が450を超え、この態様では、幾何学的強化および内部強化の両方が達成されることも推定される。
【0046】
図4には、アルミニウムの基板14h上に堆積されたアモルファスシリコンの薄膜16hが示されており、シリコン16hの表面の領域に、レーザ干渉パターンによって生成されたドットのパターン18hが示されている。この構成は、第一実施形態のような背面板を形成するために使用される技術の改良であり、この改良技術は電界放出背面板を生産するために使用される。
【0047】
アモルファスシリコンの薄膜16hは、プラズマ増速化学気相成長(PECVD)によってアルミニウムの基板14h上に堆積される。3〜7ナノ秒の範囲のパルス持続時間を有するNd:YAGパルスレーザを使用して、レーザビームを分割し、その後、重ね合わせて照射させてドットのパターン18hを形成する。薄膜シリコン層16hは、レーザの干渉パターンが形成される面に配置される。レーザ干渉パターンはシリコン層16hに作用し、結晶化の領域すなわちドット18hを形成する。Nd:YAGレーザの単パルスを使用して、領域を局所的に結晶化する。レーザビームは、薄膜シリコン16hの面でステップアンドリピートシステムと同期化され、その結果としてレーザスポット、すなわち、薄膜シリコン16hの表面板全体にわたって分布する結晶化ドット18hが形成され、こうして高密度のティップを作成される。このステップアンドリピートシステムを使用することによって、背面板12hは任意の選択された大きさにすることができる。個々の画素に対し30μm×30μmの面積が一般的であり、したがって1個の赤緑青(RGB)画素につき9×104 に等しい、300×300のマイクロティップ密度が達成される。電界放出装置の放射電流はティップの個数およびそれらの先鋭度に依存するので、エミッタのそのような密度は非常に重要である。
【0048】
希釈シラン/水素プラズマを含む選択的エッチングおよび成長プロセスは、堆積シリコン原子が熱力学的に安定な結晶サイトを形成する一方で、シリコン配列内の緊張結合を易動性水素によって破ることによって、微結晶シリコンを形成する。レーザ処理した薄膜シリコン16hにエミッタティップを形成し、結果的に図5に示すようなティップの断面を得るために、PECVD堆積薄膜シリコン16hを反応装置内で希釈シラン/水素プラズマに曝す。
【0049】
このプロセス中、シリコン原子の堆積は、結晶基板上でのみ、具体的には、薄膜シリコン16hの結晶化ドット18h上でのみ生じる。該構造におけるアモルファスまたは弱い結合の領域は、同時にエッチングされる。継続する成長は、エッチング効果がより劇的になる成長膜のエッジをプロファイルする効果を有する。各結晶領域18hは、大きさが100nm未満に制限されるので、アスペクト比はエッジが収束するようなものになる。したがって、エミッタ板12hの100nm以下の各円形ドット18hは、効果的にプロファイルティップを成長させる。成長およびエッチングプロセスは、易動性水素、および薄膜シリコン16hの板の成長表面全体にわたって先鋭なティップを導くアスペクト比プロファイリングエッチングによって行われる。このプロファイリングにより、放出板12hの電界増強がもたらされ、これにより、低い電界放出のしきい値(約15v/μm)、および、高い放出電流(すなわち10-5アンペアを超える)が得られる。
【0050】
図5に、かかる成長ティップ20iの断面をスペーサ22iの断面とともに示す。該スペーサ22iは、パルスレーザを薄膜シリコンの特定の領域に当てて、エミッタドット(図示せず)よりずっと大きい寸法を持つ線またはドットの結晶構造(図示せず)を形成させることによって形成される。この結果、これらの結晶領域に、より厚い堆積膜が形成される。こうして、エミッタティップ20iと同時に、スペーサ22iが形成され、三端子装置用のゲートの配置が可能になる。
【0051】
放出電流と同様に、ディスプレイの明るさは、I=JFNnα に従って、電流密度、ティップの個数、およびティップの先鋭度に依存する。ティップは、装置10a−10iに組み込まれると先鋭な電子源となり、真空排気された空間24gを介して装置の発光層に、またはワイドバンドギャップ発光物質に、ホットエレクトロン注入をもたらす。各電子は印加電界、すなわちアルミニウム基板12が電極として作用する装置10に印加される電界からエネルギを得る。
【0052】
図4および図5に示したように形成された結晶化シリコンエミッタティップ20jを有する電界放出装置10jの構成を、図6に示す。
【0053】
電界放出装置10jは、ミクロン規模の成長スペーサ22jを有する真空装置である。基板14jは、アルミ二ウムから形成され、その上に薄膜半導体系材料16j、具体的には、薄膜水素化アモルファスシリコンが、PECVDによって堆積される。前述の通り、水素化アモルファスシリコンの多数の領域18j、21jが、レーザの照射によって結晶化され、成長およびエッチングシステムを使用して、ティップ20jおよびスペーサ22jを成長させる。ガラス基板に堆積され、パターン化されたインジウムスズ酸化物(ITO)26jの板が、エミッタ背面板12jの成長スペーサ22j上に着座するように配設される。エミッタティップ20jとITO26jとの間の領域24jは真空排気される。
【0054】
他の態様の電界放出装置10kを図7に示す。この構成では、電界放出装置10kに、発光媒体として使用するために、電界放出ティップ20kの上に堆積されたワイドバンドギャップ発光材料25k、具体的にはポリマが、配設される。ガラス基板28kに堆積されたインジウムスズ酸化物(ITO)26kなどの薄膜透明金属酸化物により、ダイオード構成が作製される。装置10kは、具体的にはアルミ二ウムからなる基板14kに堆積されたシリコン16kから形成された電界放出背面板12kを有する。ワイドバンドギャップ発光ポリマ25kの薄膜(数ミクロン規模)が、例えばスクリーン印刷によって、ガラス基板28k上のパターン化ITOの板26k上に堆積される。発光ポリマ25kは、背面板12kの結晶シリコンティップ20k上にプレスされる。装置10kを約100℃の温度で加熱乾燥し、ポリマ25kが硬化され、Al−Si−ポリマ−ITOダイオード構造が形成される。かかる装置構成は、n型ではなく、電子を注入させる低障壁金属がない薄膜半導体の場合に、特に有用である。
【0055】
面板32l上に堆積された金属被覆蛍光体層部材30lを含むさらに別の態様の電界放出装置10lを、図8に示す。装置10lでは、絶縁体34lを堆積し、その上に金属ゲート36lを配置されたトライオード構成を形成するようにしている。
【0056】
さらに別の態様による電界放出背面板12mは、各エミッタ20mに対し自己整列したゲートを有する三端子装置を構成している。この電界放出背面板は、図9A〜図9Eに示す方法で作成される。図9Aには、基板14m、金属カソード15m、およびアモルファスシリコン16mの薄膜により形成された背面板12mが示されている。薄膜シリコン16mは、図1A〜図1Fに示した方法で、Nd:YAGレーザを使用して、レーザの照射によって結晶化され、放出ティップ20mは、前述した結晶化プロセスによって形成される。
【0057】
自己整列ゲートを形成する第一のステップとして、図9Bに示されるように、エミッタティップ20mの各々を完全に包封する結晶化シリコンの露出表面上に、PEVCDを使用して、薄いSiN(窒化シリコン)絶縁体38mを堆積することによって形成する。
【0058】
プロセスの第二のステップとして、図9Cに示されているように、SiN層の上に、加熱蒸着によって、金属40m、具体的にはクロムの層を堆積する。
【0059】
プロセスの第三のステップとして、板構成を、具体的にはCF;(フレオン)ガスを使用するプラズマ手段によってエッチングする。この結果、各エミッタティップの頂部がその金属を失い、図9Dに示すように、SiN絶縁体層38mが露出する。
【0060】
図9Eに示すように、SiN絶縁体38mはエッチングされ、露出したティップ20mの周囲に支持金属リング41mが残り、これはゲートとして作用する。
【0061】
結果的に得られた放出背面板12mは、図10Aに示され、図10Bに拡大画像で示すように、完全にリソグラフィなしの電界放出装置10mを形成するために使用される。
【0062】
図11A〜図11Cに示すように、このプロセスは、プロセスの第二のステップの後に、平坦化剤39n、すなわち加熱または溶媒の蒸発により薄い平坦な膜となる液体を、結晶化背面板12nに用いることによって改善することができ、結果的に図11Aに示すような構成が得られる。これは、平坦化剤39nが背面板12nを被覆し、エミッタティップ20nが立派に立っている状態が残ることを示す。
【0063】
したがって、プラズマ手段によって該構成をエッチングするステップにより、図11Bに示す構成が得られる。
【0064】
次いで、同様にSiNがエッチングされ、図11Cに示すように、金属層とティップとの間の空間が残る。このように平坦化剤39nを利用することによって、下にあるシリコン背面板構造は、腐食性エッチング作用から保護される。次いで、平坦化剤は除去され、結果的に、図10Aおよび図10Bに示すように、各ティップを取り囲む金属ゲートが得られる。
【0065】
これまでの実施形態で述べたような装置は、それらの電力消費が低く、かつ、製造が比較的簡単であるため、多くのディスプレイ用途に適している。かかる装置は、衛星および移動体通信市場におけるマイクロ波増幅器用のハイパワートランジスタ用のカソードとしても使用される。
【0066】
本書でこれまでに述べた発明の実施形態に対し、発明の範囲から逸脱することなく、様々な変形を施すことができる。例えば、薄膜アモルファスシリコンのレーザ処理中に、領域を局所的に結晶化するときに単レーザパルスを使用することを述べたが、代替的に多数のパルスを使用することができ、こうして20mJ/cm2もの低いエネルギを使用することが可能になる。さらに、ティップ20a〜20mの選択的エッチングおよび成長プロセス中に、より大きい線またはドット構造21a〜21mを結晶化して、スペーサ22aを成長させる方法を説明したが、同じプロセスで形成されるアクティブアドレス用に、絶縁体および薄膜トランジスタデバイス上に、シリコンをブロック状に成長させることもできる。
【0067】
薄膜アモルファスシリコン16a〜16nを結晶化するプロセスを、パルスレーザによって実行すると述べたが、これは、強力電子ビームの照射または高エネルギイオンビーム/粒子衝突、または熱アニーリングなど、他の手段によって実行することもできる。
【0068】
固有n型またはドープn型とすることができるアモルファスシリコン16a〜16mの薄膜の堆積は、プラズマ増速化学気相成長法(PECVD)によると述べた。しかし、薄膜は、スパッタリング、蒸着、その他の手段によって堆積することもできる。
【0069】
薄膜シリコン16a〜16mが上に堆積された基板14a〜14mは、アルミウムであると述べたが、代替的に、モリブデン、クロム、その他同様の金属を用いることができる。電極は、基板14a〜14mと一体的に形成する必要はなく、実際には、基板14a〜14mとは異なる材料から形成することができる。また、Nd:YAGレーザの使用について、シリコンにおける吸収を最大にするために、532nmの波長を選択すると述べたが、任意の他の波長も使用することができ、特に、他の適切な半導体系材料における吸収を最大にするために、他の波長を使用してもよい。ダイオード構成の電界放出装置を形成するために、透明金属を使用することを述べたが、代替的に適切な導電性ポリマを使用することもできる。
【0070】
さらに、TFT制御回路機構を、画素レベルで、または一体化周辺ドライバを介して、電界放出背面板12a〜12mと同じ方法で作製することができる。
【0071】
詳述した実施形態における薄膜半導体は、n型水素化アモルファスシリコンであるが、半導体は代替的に、ゲルマニウム、ゲルマニウム合金またはそれらの類似物を用いてもよい。薄膜半導体が上に堆積された基板14a〜14mは、アルミ二ウムであると述べたが、モリブデン、クロム、その他同様の金属など様々の金属で形成することができる。KrF(クリプトン−フッ素)エキシマレーザの使用を述べたが、任意のエキシマレーザを使用することもできる。
【0072】
図8で述べた装置は、面板32lに堆積された金属被覆蛍光体層30lを含むものとして述べたが、詳述した他の装置の実施形態もこの特徴を含むことができる。また、装置の各実施形態は、絶縁体を堆積し、その上に金属ゲート36a〜36mを配置することによって、トライオード構成を形成するように適応させることができる。
【0073】
図9で述べたシリコン背面板は、Nd:YAGレーザを使用して結晶化されると述べたが、エキシマレーザを使用して結晶化してもよく、レーザの干渉に関する技術を使用して結晶化することもできる。さらに、結晶化されたシリコン16mに堆積された絶縁体38mは、SiNであるとして説明したが、任意の適切な絶縁体を用いてもよく、任意のコンフォーマルコーティング法を使用して堆積してもよい。絶縁体上に堆積した金属40mの層は、熱蒸着を用いて堆積すると述べたが、スパッタリングまたはいずれかの他の適切な技術も使用することができる。
【図面の簡単な説明】
【0074】
【図1】図1A〜図1Fは、本発明に従って様々なエネルギで結晶化した薄膜半導体を示す。
【図2】本発明の第一実施形態に係る電界放出装置を示す。
【図3】図2の電界放出装置の電界放出背面板の電界放出電流対電界のグラフを示す。
【図4】電界放出背面板の形成時に、レーザ干渉パターンが投射されたアモルファスシリコンの薄膜を示す略斜視図である。
【図5】本発明の第二実施形態に係る成長結晶シリコン背面板の側面プロファイルを示す断面図である。
【図6】本発明の第三実施形態に係る結晶シリコンティップを有する電界放出装置を示す略側面図である。
【図7】本発明の第四実施形態に係る結晶シリコンティップを有する電界放出装置を示す略側面図である。
【図8】本発明の第五実施形態に係る結晶シリコンティップを有する電界放出装置を示す略側面図である。
【図9】図9A〜図9Eは、本発明の第六実施形態に係る電界放出背面板を形成する方法を示す一連の側面断面図である。
【図10】図10Aと10Bは、図9A〜9Eの電界放出背面板の写真である。
【図11】図11A〜図11Cは、平坦化剤の使用を含む本発明の第七実施形態により電界放出背面板を形成する方法を示す一連の側面断面図である。
Claims (36)
- 電界放出背面板を形成する方法であって:
基板上にアモルファス半導体系材料の平面体を形成し;
該アモルファス半導体系材料の平面体の複数の領域をレーザの照射により局所的に結晶化し;
該アモルファス半導体系材料の結晶化により、複数のエミッタサイトを形成する、ことを特徴とする方法。 - 前記アモルファス半導体系材料の平面体が、基板上に該材料の薄膜を堆積することによって形成される請求項1に記載の方法。
- 前記半導体系材料が、シリコンまたはその合金である請求項1に記載の方法。
- エキシマレーザまたはNd:YAGレーザを使用して、前記レーザの照射により結晶化を行う請求項1に記載の方法。
- 前記エキシマレーザが、KrFレーザである請求項4に記載の方法。
- 請求項1から5のいずれかに記載の方法を行って得られる電界放出背面板であり、アモルファス半導体系材料の平面体の複数の領域をレーザの照射により局所的に結晶化することによって形成される複数のエミッタサイトを含む電界放出背面板。
- 前記半導体系材料が、シリコンまたはその合金である請求項6に記載の電界放出背面板。
- 請求項6に記載の電界放出背面板を含む電界放出装置。
- 前記電界放出装置が、真空装置であり、該装置内で前記背面板のエミッタサイトが放出源として作用する請求項8に記載の電界放出装置。
- 基板と、真空排気空間と、透明ウィンドウをさらに含み、前記電界放出背面板が前記基板上に形成され、前記真空排気空間は前記電界放出背面板と前記透明ウィンドウとの間に配置される請求項9に記載の電界放出装置。
- 前記電界放出装置が、ワイドバンドギャップ発光材料をさらに含み、使用中に、該ワイドバンドギャップ発光材料内に、前記背面板のエミッタサイトから電子が放出されるようになっている請求項8に記載の電界放出装置。
- 前記電界放出装置が、前記基板と、一方の表面に複数のエミッタサイトが形成された前記電界放出背面板と、発光ポリマからなるワイドバンドギャップ発光材料と、金属酸化物からなる透明ウィンドウとを含み、前記電界放出背面板が前記基板上に形成され、前記発光ポリマの一方の表面が前記電界放出背面板の多数の前記エミッタサイト上に堆積され、前記発光ポリマの他方の表面に前記透明ウィンドウが堆積されている請求項11に記載の電界放出装置。
- 電界放出装置が、ディスプレイ装置である請求項8に記載の電界放出装置。
- 電界放出背面板を形成する方法であって:
アモルファス半導体系材料の薄膜を基板上に堆積し;
該アモルファス半導体系材料の薄膜の複数の領域を局所的に結晶化して、複数の結晶化領域を形成し;
複数の結晶化領域の各々の上に、結晶化半導体系材料のエミッタティップを選択的に成長させることにより複数のエミッタティップを形成する、ことを含む方法。 - 前記アモルファス半導体系材料の薄膜を、プラズマ増速化学気相成長法(PECVD)によって堆積させる請求項14に記載の方法。
- 前記アモルファス半導体系材料の薄膜の複数の領域が、少なくとも1パルスのレーザ干渉パターンに曝露されることによって、結晶化される請求項14に記載の方法。
- 請求項14から16のいずれかに記載の方法を行って得られる電界放出背面板であり、アモルファス半導体系材料の薄膜からなる平面状背面板部材と、該背面板部材に形成された前記複数の結晶化領域と、該複数の結晶化領域に選択的成長によって形成された結晶化半導体系材料からなる複数のエミッタティップとからなる電界放出背面板。
- 前記アモルファス半導体系材料が、シリコンまたはその合金である請求項17に記載の電界放出背面板。
- 前記複数のエミッタティップが、それぞれが先鋭な形状となるように成長させられている請求項17に記載の電界放出背面板。
- 前記複数のエミッタティップが、成長とエッチングが同時になされている請求項17に記載の電界放出背面板。
- 前記結晶化半導体材料が、シリコンである請求項17に記載の電界放出背面板。
- 前記エミッタティップのそれぞれが、前記平面状背面板部材の結晶化領域上に形成される請求項17に記載の電界放出背面板。
- 請求項17に記載の電界放出背面板からなる電界放出装置。
- 前記複数のエミッタティップが、アモルファス半導体系材料の薄膜からなる前記平面状背面板部材の複数の結晶化領域上に、結晶化半導体系材料の選択的成長によって形成された、先鋭な形状のティップの配列を含む請求項23に記載の電界放出装置。
- 前記電界放出装置が、真空装置であり、使用中に、該装置内で前記エミッタティップが放出源として作用する請求項24に記載の電界放出装置。
- 前記電界放出装置が、基板と、真空排気空間と、透明ウィンドウとをさらに含み、前記電界放出背面板が前記基板上に形成され、前記真空排気空間は前記電界放出背面板と前記透明ウィンドウとの間に配置される請求項25に記載の電界放出装置。
- ワイドバンドギャップ発光材料をさらに含み、該ワイドバンドギャップ発光材料内に、前記エミッタティップから電子が放出されるようになっている請求項23に記載の電界放出装置。
- 前記電界放出装置が、基板と、ワイドバンドギャップ発光材料と、透明ウィンドウとをさらに含み、前記ワイドバンドギャップ発光材料内に前記エミッタティップから電子が放出されるようになっている請求項27に記載の電界放出装置。
- 前記ワイドバンドギャップ発光材料が、発光ポリマである請求項28に記載の電界放出装置。
- 前記透明ウィンドウが、金属酸化物からなる透明薄膜である請求項28に記載の電界放出装置。
- 前記ワイドバンドギャップ発光材料の一方の表面が、前記電界放出背面板の複数のエミッタティップ上に堆積され、前記透明ウィンドウが、前記ワイドバンドギャップ発光材料の他方の表面に堆積されている請求項28に記載の電界放出装置。
- 前記電界放出装置が、ディスプレイ装置である請求項24に記載の電界放出装置。
- 前記電界放出背面板のエミッタティップが、1平方ミクロン当たり少なくとも100個の密度で存在する請求項25に記載の電界放出装置。
- 前記複数の結晶化領域を形成する方法が、
レーザビームを分割し、その後、重ね合わせて照射することによって、レーザビームを干渉させ;
レーザビームが重ね合わせて照射される面内に前記アモルファス半導体系材料の薄膜を配置し;
該アモルファス半導体系材料の薄膜を、少なくとも1レーザパルスに曝露させることによって、該アモルファス半導体系材料の薄膜の領域を局所的に結晶化し、これにより、レーザの干渉パターンに対応するように、該アモルファス半導体系材料の薄膜に結晶化領域を生成させる、ことを含む請求項14に記載の方法。 - アモルファス半導体系材料の背面板を作製するためであって、前記半導体系材料が水素化アモルファスシリコンであり、吸収を最大にするために、レーザを532nmの波長で作動させる請求項34に記載の方法。
- 前記レーザが、Nd:YAGレーザである請求項34に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0119659A GB2378570B (en) | 2001-08-11 | 2001-08-11 | Improved field emission backplate |
GB0119657A GB2378569B (en) | 2001-08-11 | 2001-08-11 | Improved field emission backplate |
PCT/GB2002/003691 WO2003015117A1 (en) | 2001-08-11 | 2002-08-09 | Field emission backplate |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005505101A JP2005505101A (ja) | 2005-02-17 |
JP2005505101A5 JP2005505101A5 (ja) | 2007-03-22 |
JP4532108B2 true JP4532108B2 (ja) | 2010-08-25 |
Family
ID=26246435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003519955A Expired - Fee Related JP4532108B2 (ja) | 2001-08-11 | 2002-08-09 | 電界放出背面板、該電界放出背面板を用いた電界放出装置、および該電界放出背面板の製造方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7592191B2 (ja) |
EP (1) | EP1417695B1 (ja) |
JP (1) | JP4532108B2 (ja) |
KR (1) | KR100730808B1 (ja) |
CN (1) | CN1639820B (ja) |
AT (1) | ATE385038T1 (ja) |
DE (1) | DE60224808T2 (ja) |
HK (1) | HK1077919A1 (ja) |
WO (1) | WO2003015117A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1417695B1 (en) * | 2001-08-11 | 2008-01-23 | The University Court of the University of Dundee | Field emission backplate |
US7015496B2 (en) * | 2002-12-27 | 2006-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Field emission device and manufacturing method thereof |
US7674149B2 (en) * | 2005-04-21 | 2010-03-09 | Industrial Technology Research Institute | Method for fabricating field emitters by using laser-induced re-crystallization |
KR100787630B1 (ko) * | 2006-05-24 | 2007-12-21 | 경희대학교 산학협력단 | 표시 소자 및 그 제조 방법 |
TW200816266A (en) * | 2006-09-22 | 2008-04-01 | Innolux Display Corp | Field emission display and method of fabricating the same |
CN101381492B (zh) * | 2007-09-06 | 2011-07-06 | 比亚迪股份有限公司 | 一种复合聚丙烯材料及其制备方法 |
GB0722120D0 (en) * | 2007-11-10 | 2007-12-19 | Quantum Filament Technologies | Improved field emission backplate |
KR101610260B1 (ko) * | 2008-12-15 | 2016-04-08 | 삼성전자주식회사 | 전자빔 어닐링 장치 및 이를 이용한 어닐링 방법 |
CN106744659B (zh) * | 2016-12-13 | 2018-09-07 | 杭州电子科技大学 | 基于激光控制纳米结构硅基表面形态的研究方法 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE68913419T2 (de) | 1988-03-25 | 1994-06-01 | Thomson Csf | Herstellungsverfahren von feldemissions-elektronenquellen und anwendung zur herstellung von emitter-matrizen. |
JPH01290598A (ja) | 1988-05-17 | 1989-11-22 | Res Dev Corp Of Japan | 微細マルチプローブの製造方法 |
JPH05274998A (ja) * | 1992-03-23 | 1993-10-22 | Shimadzu Corp | 電子放出素子 |
US5329207A (en) * | 1992-05-13 | 1994-07-12 | Micron Technology, Inc. | Field emission structures produced on macro-grain polysilicon substrates |
JP3267418B2 (ja) | 1993-06-25 | 2002-03-18 | 双葉電子工業株式会社 | 電界放出カソード素子 |
US5804919A (en) * | 1994-07-20 | 1998-09-08 | University Of Georgia Research Foundation, Inc. | Resonant microcavity display |
JP3239285B2 (ja) | 1993-11-22 | 2001-12-17 | 双葉電子工業株式会社 | 電界放出カソードの製造方法 |
RU2074444C1 (ru) | 1994-07-26 | 1997-02-27 | Евгений Инвиевич Гиваргизов | Матричный автоэлектронный катод и электронный прибор для оптического отображения информации |
US5804910A (en) * | 1996-01-18 | 1998-09-08 | Micron Display Technology, Inc. | Field emission displays with low function emitters and method of making low work function emitters |
US6498426B1 (en) * | 1999-04-23 | 2002-12-24 | Matsushita Electric Works, Ltd. | Field emission-type electron source and manufacturing method thereof |
US6765342B1 (en) * | 1999-10-18 | 2004-07-20 | Matsushita Electric Work, Ltd. | Field emission-type electron source and manufacturing method thereof |
US6451631B1 (en) * | 2000-08-10 | 2002-09-17 | Hitachi America, Ltd. | Thin film crystal growth by laser annealing |
US6572425B2 (en) | 2001-03-28 | 2003-06-03 | Intel Corporation | Methods for forming microtips in a field emission device |
GB2378570B (en) | 2001-08-11 | 2005-11-16 | Univ Dundee | Improved field emission backplate |
EP1417695B1 (en) * | 2001-08-11 | 2008-01-23 | The University Court of the University of Dundee | Field emission backplate |
GB2378569B (en) | 2001-08-11 | 2006-03-22 | Univ Dundee | Improved field emission backplate |
GB2389959B (en) * | 2002-06-19 | 2006-06-14 | Univ Dundee | Improved field emission device |
US7247527B2 (en) * | 2003-07-31 | 2007-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device, and laser irradiation apparatus |
US7358165B2 (en) * | 2003-07-31 | 2008-04-15 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method for manufacturing semiconductor device |
KR101188356B1 (ko) * | 2003-12-02 | 2012-10-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법 |
EP1553643A3 (en) * | 2003-12-26 | 2009-01-21 | Sel Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method and method for manufacturing crystalline semiconductor film |
JP2007078350A (ja) | 2004-02-17 | 2007-03-29 | Masao Yoshida | キズ検査用基準ゲージの製造方法 |
US7902002B2 (en) * | 2004-07-30 | 2011-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7674149B2 (en) * | 2005-04-21 | 2010-03-09 | Industrial Technology Research Institute | Method for fabricating field emitters by using laser-induced re-crystallization |
EP1716964B1 (en) * | 2005-04-28 | 2009-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and laser irradiation apparatus |
KR101419869B1 (ko) * | 2006-05-31 | 2014-07-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
CN101479777B (zh) * | 2006-05-31 | 2011-07-06 | 株式会社半导体能源研究所 | 显示设备和电子装置 |
TWI412079B (zh) * | 2006-07-28 | 2013-10-11 | Semiconductor Energy Lab | 製造顯示裝置的方法 |
KR101346246B1 (ko) * | 2006-08-24 | 2013-12-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 제작방법 |
TW200816266A (en) * | 2006-09-22 | 2008-04-01 | Innolux Display Corp | Field emission display and method of fabricating the same |
WO2008069219A1 (en) * | 2006-12-05 | 2008-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Antireflective film and display device |
-
2002
- 2002-08-09 EP EP02751413A patent/EP1417695B1/en not_active Expired - Lifetime
- 2002-08-09 KR KR1020047002038A patent/KR100730808B1/ko not_active IP Right Cessation
- 2002-08-09 AT AT02751413T patent/ATE385038T1/de not_active IP Right Cessation
- 2002-08-09 WO PCT/GB2002/003691 patent/WO2003015117A1/en active IP Right Grant
- 2002-08-09 JP JP2003519955A patent/JP4532108B2/ja not_active Expired - Fee Related
- 2002-08-09 CN CN028157605A patent/CN1639820B/zh not_active Expired - Fee Related
- 2002-08-09 DE DE60224808T patent/DE60224808T2/de not_active Expired - Fee Related
-
2004
- 2004-02-06 US US10/773,696 patent/US7592191B2/en not_active Expired - Fee Related
-
2006
- 2006-01-09 HK HK06100341.0A patent/HK1077919A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1639820B (zh) | 2010-05-26 |
EP1417695A1 (en) | 2004-05-12 |
DE60224808T2 (de) | 2009-02-05 |
HK1077919A1 (en) | 2006-02-24 |
CN1639820A (zh) | 2005-07-13 |
KR20040030956A (ko) | 2004-04-09 |
DE60224808D1 (de) | 2008-03-13 |
US20040197942A1 (en) | 2004-10-07 |
US7592191B2 (en) | 2009-09-22 |
ATE385038T1 (de) | 2008-02-15 |
EP1417695B1 (en) | 2008-01-23 |
WO2003015117A1 (en) | 2003-02-20 |
KR100730808B1 (ko) | 2007-06-20 |
JP2005505101A (ja) | 2005-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5232549A (en) | Spacers for field emission display fabricated via self-aligned high energy ablation | |
JPH08225393A (ja) | 改善されたダイヤモンド薄膜エミッタを用いた電界放射デバイス | |
KR20020067686A (ko) | 전계 방사형 전자원 및 그 제조 방법 | |
JP4532108B2 (ja) | 電界放出背面板、該電界放出背面板を用いた電界放出装置、および該電界放出背面板の製造方法 | |
JP2987140B2 (ja) | 電界放射型電子源およびその製造方法および平面発光装置およびディスプレイ装置および固体真空デバイス | |
KR100707891B1 (ko) | 탄소 나노튜브의 형성 방법 및 상기 방법으로 형성된 탄소나노튜브를 포함하는 전계방출 표시소자 및 그 제조 방법 | |
JP2006511914A (ja) | 保護層の選択的なエッチング技術 | |
JP3819566B2 (ja) | ダイヤモンド膜またはダイヤモンド状炭素膜の成膜方法 | |
GB2378569A (en) | Field emission backplate and device | |
JP3406895B2 (ja) | 電界放出型冷陰極装置及びその製造方法、並びに真空マイクロ装置 | |
JP4975923B2 (ja) | 炭素膜を成長させる際に使用される表面処理法 | |
JPH11195371A (ja) | 電子放出素子及びその製造方法 | |
JP3497978B2 (ja) | ダイアモンド冷陰極作製装置 | |
Shamim et al. | Micro-nano fabrication of self-aligned silicon electron field emitter arrays using pulsed KrF laser irradiation | |
GB2378570A (en) | Formation of a field emission backplate using laser crystallization | |
WO2008017809A1 (en) | Field emission backplate | |
JP2007214117A (ja) | 電子放出装置及びこれを用いた電磁波発生装置 | |
WO2009060200A1 (en) | Improved field emission backplate | |
KR100692066B1 (ko) | 전계 방출 표시 장치 및 그의 제조방법 | |
KR100761139B1 (ko) | 전계 방출 표시 장치 및 그의 제조방법 | |
JP3826539B2 (ja) | 冷電子放出素子の製造方法 | |
JP2011258502A (ja) | パターン状電子源の製造方法、パターン状電子源 | |
GB2441813A (en) | Improved field emission backplate | |
KR20010003752A (ko) | 전계방출 표시소자의 제조방법 | |
JP2005169554A (ja) | 炭素を含むファイバーの製造方法、炭素を含むファイバーを基体上に複数配置した電子デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061013 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20070125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070501 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071010 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071015 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071228 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090410 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090417 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090511 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090515 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090612 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090619 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091210 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100610 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |