JP2000251617A - 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置 - Google Patents

Abstract

(57)【要約】 【課題】エッジ型電界放出素子の消費電力を低減し、表
示画面の輝度を向上させる。 【解決手段】ゲート電極１２と、絶縁層１３と、電子放
出層１４とがこの順に支持体１０上に設けられ、ゲート
電極１２は、導電性材料から成る基部１１Ａと、該基部
１１Ａよりも２次電子利得の大きい材料から成る電子増
幅部１１Ｂとから構成され、電子放出層１４と絶縁層１
３には開口部１５が設けられ、開口部１５の底部に電子
増幅部１１Ｂが露出した構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出効率に優
れた冷陰極電界電子放出素子及びその製造方法、並び
に、かかる冷陰極電界電子放出素子が組み込まれた冷陰
極電界電子放出表示装置に関する。

【０００２】

【従来の技術】現在主流の陰極線管（ＣＲＴ）に代わる
画像表示装置として、平面型（フラットパネル形式）の
表示装置が種々検討されている。このような平面型の表
示装置として、液晶表示装置（ＬＣＤ）、エレクトロル
ミネッセンス表示装置（ＥＬＤ）、プラズマ表示装置
（ＰＤＰ）を例示することができる。又、熱的励起によ
らず固体から真空中に電子を放出することが可能な冷陰
極電界電子放出表示装置、所謂フィールドエミッション
ディスプレイ（ＦＥＤ）も提案されており、画面の明る
さ及び低消費電力の観点から注目を集めている。

【０００３】冷陰極電界電子放出表示装置（以下、単
に、表示装置と称する場合がある）は、一般に、２次元
マトリクス状に配列された各画素に対応して電子放出部
を有するカソードパネルと、この電子放出部から放出さ
れた電子との衝突により励起されて発光する蛍光体層を
有するアノードパネルとが、真空層を介して対向配置さ
れた構成を有する。カソードパネル上の各画素において
は、通常、複数の電子放出部が形成され、更に、電子放
出部から電子を引き出すためのゲート電極も形成されて
いる。この電子放出部とゲート電極を有する部分が冷陰
極電界電子放出素子であり、以下、単に電界放出素子と
称する。

【０００４】かかる表示装置の構成において、低い駆動
電圧で大きな放出電子電流を得るためには、例えば、電
界放出素子の電子放出部の先端形状を鋭く尖らせた形状
とすること、個々の電子放出部を微細化して、１画素に
対応する区画内における電子放出部の存在密度を高める
こと、電子放出部の先端とゲート電極との距離を短縮す
ることが必要である。従って、これらを実現するため
に、従来より様々な構成を有する電界放出素子が提案さ
れている。

【０００５】かかる従来の電界放出素子の代表例の１つ
として、電子放出部を円錐形の導電体で構成した、所謂
スピント（Ｓｐｉｎｄｔ）型電界放出素子が知られてい
る。このスピント型電界放出素子（以下、スピント型素
子と称する）を組み込んだ表示装置の概念図を、図１３
に示す。スピント型素子のカソードパネル側は、カソー
ド電極４１と、層間絶縁層４２と、層間絶縁層４２上に
形成されたゲート電極４４と、ゲート電極４４及び層間
絶縁層４２に設けられた開口部４３内に形成された円錐
形の電子放出部４５から構成されている。電子放出部４
５が所定数、２次元マトリクス状に配列されて１画素が
形成される。一方、アノードパネル側は、透明基板５０
上に所定のパターンにより蛍光体層５２が形成され、こ
の蛍光体層５２がアノード電極５１で覆われた構造を有
する。

【０００６】電子放出部４５とゲート電極４４との間に
電圧を印加すると、その結果生じた電界によって電子放
出部４５の先端から電子が引き出される。この電子は、
アノードパネル側のアノード電極層５１に引き付けら
れ、アノード電極層５１と透明基板５０との間に形成さ
れた発光体層である蛍光体層５２に衝突する。この結
果、蛍光体層５２が励起されて発光し、所望の画像を得
ることができる。この冷陰極電界電子放出素子の動作
は、基本的にゲート電極４４に印加される信号電圧によ
って制御される。

【０００７】かかるスピント型素子の製造方法の概要
を、以下、図１４及び図１５を参照して説明する。この
製造方法は、基本的には、円錐形の電子放出部４５を金
属材料の垂直蒸着により形成する方法である。即ち、開
口部４３に対して蒸着粒子は垂直に入射するが、開口端
部付近に形成されるオーバーハング状の堆積物による遮
蔽効果を利用して、開口部４３の底部に到達する蒸着粒
子の量を漸減させ、円錐形の堆積物である電子放出部４
５を自己整合的に形成する。ここでは、不要なオーバー
ハング状の堆積物の除去を容易とするために、ゲート電
極４４上に剥離層４６を予め形成しておく方法について
説明する。

【０００８】［工程−１０］先ず、図１４の（Ａ）に示
すように、例えばガラス基板から成る絶縁性基体４０の
上にニオブ（Ｎｂ）から成るカソード電極４１を形成し
た後、その上にＳｉＯ₂から成る層間絶縁層４２、導電
材料から成るゲート電極４４を順次製膜し、次に、この
ゲート電極４４と層間絶縁層４２をパターニングするこ
とにより開口部４３を形成する。

【０００９】［工程−２０］次に、図１４の（Ｂ）に示
すように、基体に対してアルミニウムを斜め蒸着するこ
とにより、剥離層４６を形成する。このとき、基体の法
線に対する蒸着粒子の入射角を十分に大きく選択するこ
とにより、開口部４３の底部にアルミニウムを殆ど堆積
させることなく、ゲート電極４４の上に剥離層４６を形
成することができる。この剥離層４６は、開口部４３の
開口端部から庇状に張り出しており、これにより開口部
４３が実質的に縮径される。

【００１０】［工程−３０］次に、この基体の全面に例
えばモリブデン（Ｍｏ）を垂直蒸着する。このとき、図
１５の（Ａ）に示すように、剥離層４６上でオーバーハ
ング形状を有する金属層４５Ａが成長するに伴い、開口
部４３の実質的な直径が次第に縮小されるので、開口部
４３の底部において堆積に寄与する蒸着粒子は、次第に
開口部４３の中央付近を通過するものに限られるように
なる。この結果、開口部４３の底部には円錐形の堆積物
が形成され、この円錐形の堆積物が電子放出部４５とな
る。

【００１１】［工程−４０］その後、図１５の（Ｂ）に
示すように、電気化学的プロセス及び湿式プロセスによ
って剥離層４６をゲート電極４４の表面から剥離し、ゲ
ート電極４４の上方の金属層４５Ａを選択的に除去す
る。

【００１２】ところで、図１５の（Ｂ）に示した構造を
有する電界放出素子の電子放出特性は、開口部４３の上
端部を成すゲート電極４４の縁部４３Ａから電子放出部
４５の先端部までの距離に大きく依存する。そして、こ
の距離は、開口部４３の形状の加工精度や直径の寸法精
度、［工程−３０］において製膜される金属層４５Ａの
膜厚精度、更にはその下地となる剥離層４６の形状精度
に大きく依存する。

【００１３】しかしながら、実際に大面積の絶縁性基体
全体に亙って均一な膜厚を有する金属層４５Ａを垂直蒸
着により形成したり、均一な寸法の庇形状を有する剥離
層４６を斜め蒸着により形成することは、極めて困難で
あり、何らかの面内ばらつきやロット間ばらつきは避け
られない。このばらつきにより、表示装置の画像表示特
性、例えば画像の明るさにばらつきが生じる。しかも、
大型の蒸着装置が必要とされること、スループットが低
下すること、大面積に亙って形成された剥離層４６を除
去する際に、その残渣がカソードパネル汚染の原因とな
り、表示装置の製造歩留まりを低下させること、といっ
た問題もある。

【００１４】一方、スピント型素子のこれらの欠点を解
消し得る電界放出素子として、所謂エッジ型素子が知ら
れている。これは、スピント型素子における円錐形の電
子放出部の代わりに、絶縁基板に平行な面内に形成され
た電子放出層を絶縁層を介してゲート電極と積層し、こ
の積層体に開口部を設け、この開口部の壁面に露出した
電子放出層の端面（エッジ）を何らかの方法で壁面から
突出させ、電子放出部として利用するものである。

【００１５】例えば、米国特許第５２１４３１７号公報
には、電子放出層の上下を絶縁層を介した一対のゲート
電極で挟み、電子放出層に強い電界を与えることが可能
な構造が開示されている。即ち、図１６に示すように、
基板７０上に導電層７１、第１絶縁層７２、下部ゲート
電極７３、第２絶縁層７４、電子放出層７５、第３絶縁
層７６、及び上部ゲート電極７７を順次積層した積層体
に、開口部７８が設けられている。そして、開口部７８
の壁面から突出した電子放出層７５の先端部から放出さ
れた電子ｅが、開口部７８の外部へ導出される。電子放
出層７５の先端部は、等方性エッチングで膜厚を減ずる
ことにより曲率半径が減少され、これにより電子放出密
度が高められている。尚、これらの上部ゲート電極７
７、電子放出層７５、下部ゲート電極７３に対面配置さ
れている導電膜７９は、電子放出層７５から放出された
電子を引き付けるための電極を構成し、又、開口部７８
の底部に露出している導電層７１は、表面保護、電位の
安定化、絶縁破壊やノイズの防止を目的として設けられ
ている。

【００１６】

【発明が解決しようとする課題】エッジ型素子では、ゲ
ート電極の縁部から電子放出層までの距離は絶縁層の厚
さでほぼ決定することができるため、この距離の制御は
スピント型素子に比べて遥かに容易であり、この意味に
おいて、スピント型素子の欠点はかなり解消されてい
る。従って、大面積の支持体上でも電子放出部の電子放
出特性を均一化することが容易となり、表示装置の画像
の明るさも均一化され得る。しかし、電子放出部の形状
が、スピント型素子におけるような先鋭な「点」ではな
く「線」である上、かかる電子放出部の形状に付随して
ゲート電極がスピント型素子の場合よりも大きく開口し
ているため、開口部の内部における電界の閉じ込め効果
が弱くなり、電子放出部の近傍において電界集中が生じ
難い。換言すれば、エッジ型素子はスピント型素子と比
較して電子放出効率が低く、スピント型素子と同等の放
出電子電流を得るためにはより高いゲート電圧を要する
ので、駆動電圧の低減、ひいては消費電力の低減が困難
である。

【００１７】そこで、本発明は、電子放出効率を向上さ
せることができ、しかも、製造が比較的容易なエッジ型
の冷陰極電界電子放出素子（以下、電界放出素子と称す
る）及びその製造方法、並びに、かかる電界放出素子を
組み込んだ冷陰極電界電子放出表示装置（以下、表示装
置と称する）を提供することを目的とする。

【００１８】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の電界放出素子は、ゲート電極と、絶縁層
と、電子放出層とがこの順に支持体上に設けられ、ゲー
ト電極は、導電性材料から成る基部と、該基部よりも２
次電子利得の大きい材料から成る電子増幅部とから構成
され、電子放出層と絶縁層には開口部が設けられ、開口
部の底部に電子増幅部が露出していることを特徴とす
る。

【００１９】一般に、電界放出素子の動作が基本的にゲ
ート電極に印加される信号電圧によって制御されること
は前述の通りであり、本発明の電界放出素子においても
同様である。但し、本発明の電界放出素子のゲート電極
は、電子放出層よりも支持体側に設けられている。即
ち、本発明の電界放出素子が表示装置に組み込まれた場
合、電子放出層からの電子放出を制御すべきゲート電極
は、電子放出層よりもアノード電極から遠い位置に置か
れることになる。従って、電子放出層から放出された電
子の大部分は、先ず、ゲート電極に引き付けられること
により、アノード電極とは逆方向、即ち開口部の底部に
向かって加速される。本発明の電界放出素子において、
ゲート電極は導電性材料からなる基部と、該基部よりも
２次電子利得の大きい材料から成る電子増幅部とから構
成されており、開口部の底部には電子増幅部が露出して
いる。従って、開口部の底部に向かって加速された電子
は電子増幅部に衝突し、この電子増幅部から２次電子が
効率良く放出される。放出された２次電子は、アノード
電極側へ向かって加速され、蛍光体層に衝突してこれを
発光させる。

【００２０】２次電子利得とは、一般的には、固体表面
に電子（１次電子）を衝突させたとき、その表面から別
の電子（２次電子）が放出される現象（２次電子放出）
において、２次電子流Ｉ₂と１次電子流Ｉ₁の比として定
義され、通常、記号δを用いて次のように表される。 δ＝Ｉ₂／Ｉ₁ 但し、２次電子利得は１次電子流Ｉ₁、即ち１次電子の
入射エネルギーの関数であるから、電界放出素子におい
ては、電子放出層から放出された電子（１次電子）の加
速電圧の関数となり、ひいては電子放出層とゲート電極
との間の電位差の関数となる。従って、電界放出素子に
おける２次電子利得を論ずる場合は、通常の電界放出素
子が駆動される或る特定の電位差領域（通常、１００Ｖ
以下）におけるδの値を論ずる必要がある。δの値が大
きいほど、電子放出層から放出された一定数の１次電子
に対して、より多くの２次電子が放出されることにな
り、以て、蛍光体層へ入射する２次電子数が増大し、表
示画面の輝度が向上する。換言すれば、一定数の２次電
子を発生させるために必要なゲート電極への印加電圧を
低減することができ、以て、同レベルの輝度をより低い
消費電力で達成することが可能となる。

【００２１】例えば、Applied Surface Science 111(19
97)259-264 によると、シリコン基板上に製膜された酸
化マグネシウム（ＭｇＯ）薄膜について、１次電子の入
射エネルギーが５０ｅＶの時はδ＝２．０であり、１０
０ｅＶの時はδ＝３．４の値が得られている。これは、
電界放出素子に当てはめて考えると、酸化マグネシウム
薄膜は、電子放出層とゲート電極との間の電位差が５０
Ｖの時に１次電子の入射数の２倍の数の２次電子を放出
することができ、１００Ｖでは３．４倍の数の２次電子
を放出できることに相当する。電界放出素子のゲート電
極の構成材料として使用される通常の金属の多くは、１
００Ｖ以下の電位差領域におけるδの値が１以下である
から、かかる金属から成る基部の表面に例えば酸化マグ
ネシウムから成る電子増幅部を形成してゲート電極を構
成すれば、低消費電力で高輝度を有する電界放出素子が
得られる。

【００２２】本発明の電界放出素子において、電子放出
層から放出された１次電子は、先ず開口部の底部に向か
って加速されるので、ゲート電極の構成要素である電子
増幅部は、少なくとも開口部の底部に位置する基部の部
分の表面に形成されていればよい。即ち、電子放出部の
形成領域は、開口部の底面に一致した領域であっても、
あるいは開口部の底面とその周囲近傍とを含む領域であ
っても良い。あるいは、電子放出層から放出される１次
電子の軌道によっては、開口部の底面の全面に電子増幅
部が露出していなくてもよく、実際に１次電子が入射し
得るより狭い領域に電子増幅部が選択的に形成されてい
てもよい。更にあるいは、電子増幅部が基部の表面全域
に亙って形成されていてもよい。

【００２３】本発明の電界放出素子は、更に別の電極を
備えていてもよい。例えば、電子放出層上を含む絶縁層
上には第２絶縁層が更に設けられ、第２絶縁層の上には
第２ゲート電極が設けられ、第２ゲート電極及び第２絶
縁層には、前記開口部に連通する第２開口部が設けられ
ていてもよい。かかる構成によれば、第２ゲート電極が
ゲート電極と協働して電子放出層に電界を加えることが
可能となる。従って、ゲート電極が単独で設けられてい
る場合と比べて、電子放出層に強い電界を加えることが
可能となる。このとき、電子放出層の先端部を第２絶縁
層からも突出させることが、電子放出効率を高める観点
から特に好ましい。第２開口部の平面形状は、一般的に
は開口部の平面形状と合同又は相似とされるが、異なっ
ていても構わない。

【００２４】本発明の電界放出素子においては、更に、
第２ゲート電極上を含む第２絶縁層上には第３絶縁層が
更に設けられ、第３絶縁層上には収束電極が設けられ、
第３絶縁層には、前記第２開口部に連通する第３開口部
が設けられていてもよい。収束電極は、本発明の電界放
出素子が表示装置に組み込まれた場合に、アノード電極
へ向かう放出電子の軌道を収束させ、以て、輝度の向上
や隣接画素間の色濁りの防止を可能とするための電極で
あり、カソードパネルとアノードパネルとの間の距離が
比較的長い表示装置を想定した場合に、特に有効な部材
である。収束電極は、必ずしも各電界放出素子ごとに設
けられている必要はなく、例えば、電界放出素子の所定
の配列方向に沿って延在されることにより、複数の電界
放出素子に共通の収束効果を及ぼすこともできる。従っ
て、第３絶縁層に設けられる第３開口部は、必ずしも収
束電極を構成する材料層に設けられている必要はない。
又、収束電極の電位は電子放出層の電位と近似している
ため、収束電極の開口端部が開口部、第２開口部、ある
いは第３開口部の内部に向けて突出していると、収束電
極からゲート電極や第２ゲート電極へ向かって電子放出
が生ずる虞れがある。従って、収束電極は第３開口部内
へ突出しないように設けられることが特に望ましい。
尚、第２ゲート電極の先端部は第３絶縁層から突出させ
ることが、電界強度を高める観点から特に好ましい。第
３開口部の平面形状は、一般的には第２開口部の平面形
状と合同又は相似とされるが、異なっていても構わな
い。尚、収束電極は必ずしも第２ゲート電極と組み合わ
せて設けられている必要はなく、例えば第２ゲート電極
を省略し、ゲート電極と電子放出層と収束電極を有する
電界放出素子も可能である。

【００２５】上述の目的を達成するための本発明の第１
の態様に係る電界放出素子の製造方法は、電子増幅部を
備えたゲート電極と電子放出層とを有する電界放出素子
の製造方法であって、（イ）導電性材料から成る基部
と、該基部よりも２次電子利得の大きい材料から成る電
子増幅部とから構成されたゲート電極を、支持体上に形
成する工程と、（ロ）ゲート電極上を含む支持体上に、
絶縁層及び電子放出層をこの順に形成する工程と、
（ハ）底部に電子増幅部が露出した開口部を少なくとも
絶縁層に形成する工程、から成ることを特徴とする。

【００２６】又、本発明の第２の態様に係る電界放出素
子の製造方法は、ゲート電極と電子放出層に加えて第２
ゲート電極を有する電界放出素子の製造方法であって、
（イ）導電性材料から成る基部と、該基部よりも２次電
子利得の大きい材料から成る電子増幅部とから構成され
たゲート電極を、支持体上に形成する工程と、（ロ）ゲ
ート電極上を含む支持体上に、絶縁層、電子放出層、第
２絶縁層、第２ゲート電極をこの順に形成する工程と、
（ハ）底部に電子放出層が露出した第２開口部を少なく
とも第２絶縁層に形成する工程と、（ニ）第２開口部と
連通し、且つ、底部に電子増幅部が露出した開口部を少
なくとも絶縁層に形成する工程、から成ることを特徴と
する。

【００２７】本発明の第１の態様及び第２の態様にかか
る電界放出素子の製造方法において、工程（イ）では、
大別して２種類のゲート電極を形成することができる。
一つは、（ａ）少なくとも開口部の位置すべき基部の部
分の表面に電子増幅部が形成されて成るゲート電極を形
成する方法であり、もう一つは、（ｂ）基部の表面全域
に亙って電子増幅部が形成されて成るゲート電極を形成
する方法である。

【００２８】上記（ａ）の方法としては、更に、（ａ−
１）所定のパターンをもって形成された基部を被覆して
電子増幅部を構成する材料層を例えばＣＶＤ法、スパッ
タリング法、蒸着法、めっき法等の方法により形成し、
次に基部に対して選択性を確保し得る条件下でこの材料
層を例えばエッチングにより除去し、基部の表面に所定
のパターンをもって材料層を残す方法、あるいは、（ａ
−２）開口部の位置すべき基部の部分の表面に、例えば
選択ＣＶＤ法、電解めっき法、あるいは無電解めっき法
により電子増幅部を選択成長させる方法、が可能であ
る。

【００２９】一方、上記（ｂ）の方法では、基部と電子
増幅部とを共通のパターニングにより形成することがで
きる。即ち、例えば、支持体上の全面に基部を構成する
導電性の材料層を例えばＣＶＤ法、スパッタリング法、
蒸着法、めっき法等の方法により形成し、次に、この導
電性の材料層の全面に電子増幅部を構成する材料層を上
記の方法のいずれかにより形成し、次に、支持体に対し
て選択性を確保し得る条件下で、これら電子増幅部を構
成する材料層と基部を構成する導電性の材料層とを例え
ば共通のマスク・パターンを介したエッチングにより除
去することができる。

【００３０】ところで、本発明の電界放出素子において
は、従来のスピント型電界放出素子のように円形の開口
部が多数集合して配列されていてもよいが、開口部の側
壁に沿って電子放出部（即ち、開口部の側壁に露出する
電子放出層の先端部）を配置できるエッジ型素子の構造
上、開口部は円形以外にも、楕円、ｎ角形（但し、ｎは
３以上の整数）等、いかなる平面形状を有していてもよ
い。ｎ角形は、正ｎ角形でなくてもよく、又、その頂点
は丸みを帯びていてもよい。一例として、開口部の形状
を縦横比の大きい矩形あるいは溝形とし、矩形の長手方
向、あるいは溝の延在方向に沿って電子放出部を配置す
ることができる。このように、或る方向に沿って電子放
出部を配置する場合、電子放出部は開口部の側壁に沿っ
て延在する「線」状の部材であってもよいし、あるいは
開口部の側壁に沿って配列される「点」状の部材であっ
てもよい。「点」状に配列される電子放出部とは、例え
ば電子放出層が櫛歯状にパターニングされている場合、
個々の櫛歯の先端部に相当する。電子放出層の先端部で
ある電子放出部が「線」であるか、「点」であるかによ
って、電子放出層の形成様式と開口部の形成様式が異な
ってくる。

【００３１】先ず、電子放出層の先端部である電子放出
部が「線」状の部材である場合について説明する。本発
明の第１の態様に係る電界放出素子の製造方法において
は、工程（ロ）において電子放出層を絶縁層上に形成
し、続く工程（ハ）において電子放出層の一部を除去
し、次いで絶縁層の一部を除去することにより開口部を
形成する。又、本発明の第２の態様に係る電界放出素子
の製造方法においては、工程（ロ）において電子放出層
を絶縁層上に形成し、工程（ニ）において電子放出層の
一部を除去し、次いで絶縁層の一部を除去することによ
り開口部を形成する。

【００３２】これに対し、電子放出層の先端部である電
子放出部が「点」状の部材である場合は、次のようにな
る。即ち、本発明の第１の態様に係る電界放出素子の製
造方法においては、工程（ロ）において開口部が設けら
れた電子放出層を絶縁層上に形成し、続く工程（ハ）に
おいて、絶縁層の一部を除去することにより開口部を完
成させる。又、本発明の第２の態様に係る電界放出素子
の製造方法においては、工程（ロ）において開口部が設
けられた電子放出層を絶縁層上に形成し、工程（二）に
おいて絶縁層の一部を除去することにより、開口部を完
成させる。

【００３３】尚、本発明の第２の態様に係る電界放出素
子の製造方法においては、電子放出層と同様の議論が第
２ゲート電極についても当てはまる。一般的には、第２
ゲート電極は第２開口部の側壁に沿って延在する「線」
状の部材とされるが、これを「点」状の部材とする場合
には、第２ゲート電極の形成様式と第２開口部の形成様
式が異なってくる。即ち、第２ゲート電極を「線」状の
部材とする場合には、工程（ロ）において第２ゲート電
極を第２絶縁層上に形成し、工程（ハ）において第２ゲ
ート電極の一部を除去し、次いで第２絶縁層の一部を除
去することにより、第２開口部を形成する。一方、第２
ゲート電極を「点」状の部材とする場合には、工程
（ロ）において開口部が設けられた第２ゲート電極を第
２絶縁層上に形成し、工程（ハ）において第２絶縁層の
一部を除去することにより、第２開口部を完成する。第
１の態様、第２の態様のいずれに係る電界放出素子の製
造方法においても、絶縁層の除去は電子放出層の開口部
と重なる領域で行われる。

【００３４】本発明の第２の態様に係る電界放出素子の
製造方法においては、収束電極を形成することもでき
る。即ち、工程（ロ）において、第２ゲート電極上を含
む第２絶縁層上に更に第３絶縁層及び収束電極をこの順
に形成し、工程（ハ）において、底部に第２ゲート電極
が露出した第３開口部を少なくとも第３絶縁層に形成
し、次いで第３開口部と連通し、且つ底部に電子放出層
が露出した第２開口部を少なくとも第２絶縁層に形成す
る。

【００３５】本発明の第１の態様に係る電界放出素子の
製造方法における絶縁層及び／又は電子放出層の除去、
及び第２の態様に係る電界放出素子の製造方法における
絶縁層及び／又は電子放出層の除去、第２絶縁層及び／
又は第２ゲート電極の除去、並びに、第３絶縁層の除去
は、典型的にはマスク・パターンを介したエッチングに
より行うことができる。

【００３６】本発明の第１の態様に係る電界放出素子の
製造方法においては、工程（ハ）の後に、（ニ）絶縁層
を等方的にエッチングすることにより、開口部内におい
て、電子放出層の先端部を絶縁層から突出させる工程を
設けることが好適である。つまり、電子放出部が絶縁層
から突出することになり、ゲート電極により開口部内に
形成される電界を電子放出部に集中させて効率良く電子
放出を行わせることが可能となる。等方的なエッチング
は、典型的には、ウェットエッチング、あるいはラジカ
ルが主エッチング種となるドライエッチング条件下で行
うことができる。このときの電子放出層の突出長さ、即
ち、絶縁層の側壁の後退量は、エッチング時間の長短に
より制御することができる。

【００３７】同様に、本発明の第２の態様に係る電界放
出素子の製造方法においても、工程（ニ）の後に、絶縁
層を等方的にエッチングすることにより、開口部内にお
いて、電子放出層の先端部を絶縁層から突出させる工程
を設けてもよい。更に、第２絶縁層を等方的にエッチン
グすれば、電子放出層の先端部と第２ゲート電極の先端
部とを第２絶縁層から突出させることができ、更に、第
３絶縁層を等方的にエッチングすれば、第２ゲート電極
を第３絶縁層から突出させることができる。これら第２
絶縁層や第３絶縁層の等方的なエッチングは、第２開口
部や第３開口部の形成が終了する度に行ってもよいし、
あるいは開口部が形成され、その底部に最終的に電子増
幅部が露出した後に、まとめて行ってもよい。

【００３８】本発明の第１の態様に係る電界放出素子の
製造方法においては、工程（ハ）において絶縁層の一部
を除去することにより開口部を形成又は完成させ、この
開口部の底部に電子増幅部を露出させるので、絶縁層の
除去に伴う電子増幅部の損傷を避ける必要がある。絶縁
層の加工条件によって電子増幅部を構成する材料の加工
が全く進行しないか、あるいは電子増幅部の加工速度が
絶縁層の加工速度に比べて十分に遅い場合には問題はな
い。

【００３９】ところが、絶縁層の加工と共に電子増幅部
の加工も或る程度進行し得る場合には、工程（イ）の終
了後、電子増幅部を保護層で被覆し、工程（ロ）では、
保護層上、及びゲート電極上を含む支持体上に、絶縁層
及び電子放出層をこの順に形成し、工程（ハ）では、底
部に電子増幅部が露出した開口部を少なくとも絶縁層及
び保護層に形成することが好ましい。

【００４０】ここで用いる保護層は、当然ながら、絶縁
層の加工速度に対して十分に加工速度を持ち得る材料か
ら構成される。従って、絶縁層の加工を例えばドライエ
ッチングにより行う場合、ドライエッチングは保護層が
露出した時点で停止する。但し、開口部の底部に電子増
幅部を露出させるためには、工程（ハ）において最終的
に保護層を除去する必要があるので、保護層を構成する
材料は、今度は電子増幅部に対して十分に大きい加工速
度を持たねばならない。即ち、絶縁層、保護層、電子増
幅部を構成する各材料の間に、加工速度の差異が成立す
る必要がある。尚、工程（ハ）において、開口部を形成
する層を「少なくとも」絶縁層及び保護層と表現したの
は、場合によっては電子放出層がこれらの層に加わるか
らである。

【００４１】尚、保護層は、本発明の第２の態様に係る
電界放出素子の製造方法においても、同様に用いること
ができる。又、第１の態様及び第２の態様に係る電界放
出素子の製造方法のいずれにおいても、保護層は電子増
幅部とその近傍のみを被覆するように設けられていても
よいし、ゲート電極全体を被覆していてもよい。

【００４２】本発明の電界放出素子の複数個と、これら
に対向して透明基板上に設けられたアノード電極層並び
に蛍光体層で１画素を構成し、更に、この画素を複数集
合させると、本発明の表示装置を構成することができ
る。即ち、上述の目的を達成するための本発明の表示装
置は、複数の画素から構成され、各画素は、複数の電界
放出素子と、複数の電界放出素子に対向して透明基板上
に設けられたアノード電極層及び蛍光体層から構成され
た表示装置であって、各電界放出素子は、ゲート電極
と、絶縁層と、電子放出層とがこの順に支持体上に設け
られて成り、ゲート電極は、導電性材料より成る基部
と、該基部よりも２次電子利得の大きい導電性材料から
成る電子増幅部とから構成され、電子放出層と絶縁層に
は開口部が設けられ、開口部の底部に電子増幅部が露出
していることを特徴とする。

【００４３】又、本発明の表示装置は、電子放出層上を
含む絶縁層上に設けられた第２絶縁層、及び第２絶縁層
上に設けられた第２ゲート電極を更に有し、第２ゲート
電極及び第２絶縁層には、前記開口部に連通する第２開
口部が設けられていてもよい。

【００４４】あるいは、本発明の表示装置は、第２ゲー
ト電極上を含む第２絶縁層上に設けられた第３絶縁層、
及び第３絶縁層上に設けられた収束電極を更に有し、第
３絶縁層には、前記第２開口部に連通する第３開口部が
設けられていてもよい。尚、第２ゲートを備えず、収束
電極を備える構成も可能である。

【００４５】本発明の電界放出素子、第１の態様及び第
２の態様に係る電界放出素子の製造方法、並びに、表示
装置においては、ゲート電極を構成する基部と電子増幅
部の構成材料の選択が重要なポイントとなる。基部を構
成する導電性材料としては、タングステン（Ｗ）、ニオ
ブ（Ｎｂ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、
クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等
の金属、これらの金属元素を含む合金層、あるいはシリ
コン（Ｓｉ）等の半導体を例示することができる。一
方、電子増幅部を構成する材料については、該材料の２
次電子利得δが基部を構成する導電性材料の２次電子利
得δよりも大きくなるように、下記に挙げる材料の中か
ら適宜選択する。即ち、銀（Ａｇ）、アルミニウム（Ａ
ｌ）、金（Ａｕ）、コバルト（Ｃｏ）、銅（Ｃｕ）、モ
リブデン（Ｍｏ）、ニオブ（Ｎｂ）、ニッケル（Ｎ
ｉ）、白金（Ｐｔ）、タンタル（Ｔａ）、タングステン
（Ｗ）、ジルコニウム（Ｚｒ）等の金属；シリコン（Ｓ
ｉ）、ゲルマニウム（Ｇｅ）等の半導体；ダイヤモンド
等の無機単体；及び酸化アルミニウム（Ａｌ₂Ｏ₃）、酸
化バリウム（ＢａＯ）、酸化ベリリウム（ＢｅＯ）、酸
化カルシウム（ＣａＯ）、酸化マグネシウム（Ｍｇ
Ｏ）、酸化錫（ＳｎＯ₂）、フッ化バリウム（Ｂａ
Ｆ₂）、フッ化カルシウム（ＣａＦ₂）等の化合物の中か
ら、適宜選択することができる。尚、電子増幅部の構成
材料は、必ずしも導電性を備える必要はない。

【００４６】本発明の表示装置において、支持体は、少
なくとも表面が絶縁性部材より構成されていればよく、
ガラス基板、表面に絶縁膜が形成されたガラス基板、石
英基板、表面に絶縁膜が形成された石英基板、表面に絶
縁膜が形成された半導体基板を挙げることができる。

【００４７】第２ゲート電極及び収束電極は、上述の基
部の構成材料を適宜選択して形成することができる。第
２ゲート電極及び収束電極の形成方法としては、蒸着、
スパッタリング、ＣＶＤ、イオン・プレーティング等、
通常の薄膜作製プロセスを利用できる。第２ゲート電極
を構成する材料は、ゲート電極を構成する材料と同じで
あっても、異なっていてもよい。

【００４８】電子放出層は、典型的には、タングステン
（Ｗ）やタンタル（Ｔａ）等の高融点金属材料、あるい
はダイヤモンド等の半導体を用いて形成される。厚さ
は、おおよそ０．０５〜０．５μｍ、好ましくは０．１
〜０．３μｍの範囲とすることが望ましいが、かかる範
囲に限定するものではない。

【００４９】尚、本発明の電界放出素子及びその製造方
法、並びに、表示装置においては、電子放出層の厚さが
先端部に向かって減少し、先鋭化されていてもよい。こ
の減少の様式は、電子放出層に後から形成されるか、あ
るいは最初から形成されている開口部の上端側から下端
側に向かって減少しても、下端側から上端側に向かって
減少しても、あるいは上端側と下端側の両側から減少し
てもよく、又、減少の様式は単調であっても段階状であ
ってもよい。かかる先鋭化により、先端部近傍の電界強
度を高め、効率良く電子放出が行われるようになる。

【００５０】絶縁層、第２絶縁層あるいは第３絶縁層の
構成材料としては、ＳｉＯ₂、ＳｉＮ、ＳｉＯＮを単独
あるいは適宜組み合わせて使用することができる。絶縁
層、第２絶縁層あるいは第３絶縁層の形成には、ＣＶ
Ｄ、塗布、スパッタリング等の公知のプロセスが利用で
きる。

【００５１】

【発明の実施の形態】本発明の電界放出素子の可能な構
成の概念図を、図１及び図２に示す。図１は、電子増幅
部１１Ｂが開口部１５の底部に位置する基部１１Ａの部
分の表面に形成された電界放出素子のグループを表し、
図２は、電子増幅部１１Ｂが基部１１Ａの表面全域に亙
って形成された電界放出素子のグループを表す。

【００５２】図１の（Ａ）及び図２の（Ａ）は、本発明
の電界放出素子の最も基本的な構成を示す。これらの電
界放出素子においては、ゲート電極１２と、絶縁層１３
と、電子放出層１４とがこの順に支持体１０上に設けら
れ、ゲート電極１２は、導電性材料から成る基部１１Ａ
と、該基部１１Ａよりも２次電子利得の大きい材料から
成る電子増幅部１１Ｂとから構成され、電子放出層１４
と絶縁層１３には開口部１５が設けられ、開口部１５の
底部に電子増幅部１１Ｂが露出している。電子放出層１
４の先端部は、絶縁層１３から突出している。電子放出
層１４の先端部は電子放出部として機能する部位であ
り、先鋭化されていてもよい。

【００５３】図１の（Ｂ）及び図２の（Ｂ）は、図１の
（Ａ）及び図２の（Ａ）に示した構成に、第２ゲート電
極を追加した構成を示す。即ち、電子放出層１４上を含
む絶縁層１３上には第２絶縁層１６が更に設けられ、第
２絶縁層１６の上には第２ゲート電極１７が設けられ、
第２ゲート電極１７及び第２絶縁層１６には、開口部１
５に連通する第２開口部１８が設けられている。電子放
出層１４の先端部は、絶縁層１３及び第２絶縁層１６か
ら突出しており、先鋭化されていてもよい。又、第２ゲ
ート電極１７の先端部は、第２絶縁層１６から突出して
いる。

【００５４】図１の（Ｃ）及び図２の（Ｃ）は、図１の
（Ｂ）及び図２の（Ｂ）に示した構成に、収束電極を追
加した構成を示す。即ち、第２ゲート電極１７上を含む
第２絶縁層１６上には第３絶縁層１９が更に設けられ、
第３絶縁層１９上には収束電極２０が設けられ、第３絶
縁層１９には、第２開口部１８に連通する第３開口部２
１が設けられている。電子放出層１４の先端部は、絶縁
層１３及び第２絶縁層１６から突出しており、先鋭化さ
れていてもよい。第２ゲート電極１７の先端部は、第２
絶縁層１６及び第３絶縁層１９から突出している。収束
電極２０の端部は、第３絶縁層１９よりも後退してい
る。これは、収束電極２０を電子放出層として機能させ
ないための工夫である。

【００５５】更に、図１の（Ｄ）及び図２の（Ｄ）は、
図１の（Ａ）及び図２の（Ａ）に示した構成に、収束電
極を追加した構成を示す。即ち、電子放出層１４上を含
む絶縁層１３上に第３絶縁層１９が更に設けられ、第３
絶縁層１９上には収束電極２０が設けられ、第３絶縁層
１９には、開口部１５に連通する第３開口部２１が設け
られている。電子放出層１４の先端部は、絶縁層１３及
び第３絶縁層１９から突出しており、先鋭化されていて
もよい。

【００５６】次に、本発明の電界放出素子の代表例とし
て、図１の（Ｂ）に示した構成を有する電界放出素子と
その製造方法について説明する。図３は、電界放出素子
の開口部１５及び第２開口部１８の近傍のみを一部破断
して示す概略斜視図であり、図４は、図３のＡ−Ａ線断
面をこれらの開口部の周辺も含めて示す模式的断面図で
ある。第２絶縁層１６には、第２開口部１８の形成領域
に隣接する領域において、電子放出層１４に所定の電圧
を供給するための電気的接続部となる第１孔部２２が形
成されている。又、絶縁層１３には、開口部１５の形成
領域に隣接する領域において、ゲート電極１２の基部１
１Ａに所定の電圧を供給するための電気的接続部となる
第２孔部２３が形成されている。

【００５７】以下、上述した電界放出素子の製造方法に
ついて、図５乃至図７を参照しながら説明する。

【００５８】［工程−１００］先ず、一例としてガラス
基板から成る支持体１０の上に、スパッタリングにより
厚さ約０．２μｍのタングステン膜を製膜し、通常の手
順に従ってフォトリソグラフィ及びドライエッチングに
よりこのタングステン膜をパターニングし、基部１１Ａ
を形成する。次に、基部１１Ａ上を含む支持体１０上に
銀膜を、例えばスパッタリング法により約０．１μｍの
厚さに製膜し、パターニングを行うことによって、銀膜
から成る電子増幅部１１Ｂを形成する。次に、ゲート電
極１２上を含む支持体１０上に絶縁層１３を形成する。
ここでは一例として、ＳｉＯ₂を約０．３μｍの厚さに
形成する。更に、この絶縁層１３の上に、例えば厚さ約
０．２μｍのタングステン膜を製膜し、所定の形状にパ
ターニングし、電子放出層１４を形成する。次に、全面
に例えばＳｉＯ₂から成る第２絶縁層１６を例えば約
０．７μｍの厚さに形成する。更に、この第２絶縁層１
６の上に厚さ約０．２μｍのタングステン膜を形成し、
所定のパターニングを行うことによって、第２ゲート電
極１７を得ることができる。第２ゲート電極１７の構成
材料や厚さについては、ゲート電極１５と同じであって
もよいし、異なっていてもよい。ここまでのプロセスが
終了した状態を、図５の（Ａ）に示す。

【００５９】［工程−１１０］次に、図５の（Ｂ）に示
すように、第２絶縁層１６及び絶縁層１３のパターニン
グを行い、電子放出層１４に所定の電圧を供給するため
の電気的接続部となる第１孔部２２と、ゲート電極１２
の基部１１Ａに所定の電圧を供給するための電気的接続
部となる第２孔部２３とを形成する。第１孔部２２と第
２孔部２３の形成は、例えばＲＩＥ（反応性イオン・エ
ッチング）法によって行うことができる。

【００６０】［工程−１２０］次に、全面にレジスト層
２４を形成し、更にこのレジスト層２４に、第２ゲート
電極１５の表面を一部露出させるようにレジスト開口部
２４Ａを形成する。レジスト開口部２４Ａの平面形状は
矩形であり、図６の（Ａ）にはその短辺方向の断面が示
されている。矩形の長辺はおおよそ１００μｍ、短辺は
数μｍ〜１０μｍである。続いて、レジスト開口部２４
Ａの底部に露出した第２ゲート電極１７を例えばＲＩＥ
法により異方的にエッチングする。ここでは第２ゲート
電極１７をタングステンを用いて構成しているので、Ｓ
Ｆ₆ガスを用いたエッチングを行うことができる。ここ
までのプロセスが終了した状態を、図６の（Ａ）に示
す。

【００６１】［工程−１３０］次に、図６の（Ｂ）に示
すように、レジスト開口部２４Ａの内部に露出した第２
絶縁層１６を等方的にエッチングし、第２開口部１８を
形成する。ここでは、第２絶縁層１６をＳｉＯ₂を用い
て形成しているので、緩衝化フッ酸水溶液を用いたウェ
ットエッチングを行う。第２絶縁層１６の壁面は、第２
ゲート電極１７の先端部よりも後退するが、このときの
後退量はエッチング時間の長短により制御することがで
きる。

【００６２】［工程−１４０］次に、第２開口部１８の
底部に露出した電子放出層１４を、イオンを主エッチン
グ種とする条件によりドライエッチングし、開口する。
ここでは電子放出層１４をタングステンを用いて構成し
ているので、ＳＦ₆ガスを用いたドライエッチングを行
うことができる。このときのエッチング条件によって
は、電子放出層１４の厚さを先端部に向かって減少さ
せ、先端部を先鋭化させることもできる。ここまでのプ
ロセスが終了した状態を、図７の（Ａ）に示す。

【００６３】［工程−１５０］次に、レジスト開口部２
４Ａの内部に露出した絶縁層１３を等方的にエッチング
することにより、図７の（Ｂ）に示すように、底部に電
子増幅部１１Ｂが露出した開口部１５を形成する。ここ
では、前述の第２絶縁層１６の場合と同様に、緩衝化フ
ッ酸水溶液を用いたウェットエッチングを行う。絶縁層
１３の壁面は、電子放出層１４の先端部よりも後退す
る。これと同時に、第２絶縁層１６の壁面も後退するた
め、電子放出層１４の先端部は絶縁層１３と第２絶縁層
１６の双方から突出することになる。この後、レジスト
層２４を除去すると、図４に示した構成を得ることがで
きる。

【００６４】以上のようにして作製された電界放出素子
のカソードパネル側の構造部を、図８に示すようにアノ
ードパネル２８と組み合わせ、外部電源回路に接続する
と、本発明の表示装置３０が完成される。カソードパネ
ル側の構造部とアノードパネル２８との間は真空であ
る。実際の表示装置の構成においては、アノードパネル
２８の端部とカソードパネルの端部とがスペーサ及び／
又は枠体（図示せず）を介して接合され、これら両パネ
ル間の空間が排気されている。又、アノードパネル２８
には、図示は省略するが、所定のパターンに形成された
蛍光体層とアノード電極層が設けられている。外部電源
回路にはゲート電極用電源２５、第２ゲート電極用電源
２６、アノード用電源２７が含まれ、ゲート電極１２及
び第２ゲート電極１７に例えばパルス状の正電圧（例え
ば０〜１００Ｖ）、アノードパネル２８のアノード電極
層（図示せず）にこれより大きな正電圧が印加される。
尚、例えば、ゲート電極１２にパルス状の正電圧を印加
し、第２ゲート電極１７に一定の正電圧を印加してもよ
い。又、電子放出層１４には負電圧が印加されるか、あ
るいは又、接地される。

【００６５】かかる電界放出素子の構成においては、電
子放出層１４の先端部にゲート電極１２及び第２ゲート
電極１７から電界が加わり、量子トンネル効果によって
電子放出層１４の先端部から１次電子が放出される。放
出された１次電子の大部分（ｅ₁，ｅ₃）は、ゲート電極
１２に引き寄せられ、開口部１５の底部に露出した電子
増幅部１１Ｂに衝突する。ここで、電子増幅部１１Ｂの
構成材料の２次電子利得δが基部１１Ａの構成材料の２
次電子利得δよりも大きいので、入射した１次電子の数
よりも多くの２次電子ｅ₂，ｅ₄が放出される。これらの
２次電子ｅ₂，ｅ₄が、最終的に蛍光体層を励起させこれ
を発光させることに寄与する。従って、開口部１５の底
部に単に基部１１Ａが露出している場合に比べて、表示
装置に組み込まれた場合の輝度の向上が期待できる。こ
の結果、本発明の電界放出素子によれば、ゲート電極１
２及び第２ゲート電極１７に印加する電圧が比較的低く
ても、十分な放出電子電流を得ることができ、表示画面
の高輝度化、又は低消費電力化、あるいはその両方を実
現することができる。

【００６６】ところで、電子増幅部１１Ｂを構成する材
料が、絶縁層１３の除去に用いられる緩衝化フッ酸水溶
液に可溶である場合には、開口部１５の底面に電子増幅
部１１Ｂを残しておくために、緩衝化フッ酸水溶液に対
してエッチング耐性を有する保護層で予め電子増幅部１
１Ｂを被覆しておくことが好適である。電子増幅部１１
Ｂを酸化マグネシウムや酸化バリウムを用いて構成する
場合には、かかる配慮が必要である。保護層を使用する
電界放出素子の製造方法について、図９及び図１０を参
照しながら説明する。尚、これらの図面の符号は図５乃
至図７と一部共通であり、共通部分については詳しい説
明を省略する。

【００６７】［工程−２００］図９の（Ａ）は、図５の
（Ａ）に示した状態に保護層２９を追加した状態を示し
ている。支持体１０上にゲート電極１２を形成するプロ
セスは、上述の通りである。例えば、基部１１Ａをクロ
ムを用いて構成し、電子増幅部１１Ｂを酸化マグネシウ
ムを用いて構成する場合、保護層２９は、例えばスパッ
タリング法により製膜される厚さ約０．１μｍのタング
ステン膜を用いて構成することができる。図面では、保
護層２９は電子増幅部１１Ｂを被覆する部分にのみ形成
されているが、基部１１Ｂ全体を被覆していても構わな
い。保護層２９を形成した後は、保護層２９上、及びゲ
ート電極１２上を含む支持体１０上に、絶縁層１３を形
成し、以下、上述のプロセスに従って第２ゲート電極１
７の形成までを行う。

【００６８】［工程−２５０］図９の（Ｂ）は、レジス
ト層２４を介して第２ゲート電極１７及び第２絶縁層１
６のエッチングを行って第２開口部１８を形成し、更
に、電子放出層１４及び絶縁層１３のエッチングを順次
行って開口部１５を形成した状態を示している。絶縁層
１３のエッチングには緩衝化フッ酸水溶液を用いたが、
この段階で開口部１５の底部に露出している保護層２９
は緩衝化フッ酸水溶液ではエッチングされないため、電
子増幅部１１Ｂが保護される。

【００６９】［工程−２６０］次に、図１０の（Ａ）に
示すように、開口部１５の底部おいて保護層２９を除去
する。この除去は、例えばＳＦ₆ガスを用いたＲＩＥ法
により行うことができる。

【００７０】［工程−２７０］この後、レジスト層２４
を除去すると、図１０の（Ｂ）に示すような電界放出素
子を得ることができる。

【００７１】尚、上述の図１の（Ｂ）に示した以外の電
界放出素子も、基本的には同様のプロセスで製造するこ
とができる。例えば、図１の（Ｃ）に示した電界放出素
子を製造するには、先ず、図１１の（Ａ）に示すよう
に、支持体１０上にゲート電極１２、絶縁層１３、電子
放出層１４、第２絶縁層１６、第２ゲート電極１７、第
３絶縁層１９、及び収束電極２０をこの順に形成する。
次に、図１１の（Ｂ）に示すように、収束電極２０をエ
ッチングし、更に、第３絶縁層１９をエッチングして第
３開口部２１を形成する。図１１の（Ｂ）では、収束電
極２０に設けられる開口部よりも、第３絶縁層１９に設
けられる開口部の方が小とされている。かかる構成を達
成するためには、例えば、収束電極２０をエッチングす
るためのエッチング・マスクと第３絶縁層１９をエッチ
ングするためのエッチング・マスクを別工程にて作製す
ればよい。この後、図１２の（Ａ）に示すように、第２
ゲート電極１７の一部と第２絶縁層１６の一部を除去し
て第２開口部１８を形成し、更に、図１２の（Ｂ）に示
すように、電子放出層１４の一部と絶縁層１３の一部を
除去して開口部１５を形成すると、本発明の電界放出素
子を得ることができる。

【００７２】尚、アノードに到達した電子の数と電子放
出層から放出された電子の数の比を電子利用効率と定義
し、タングステンから成る基部１１Ａのみを用いた電界
放出素子と、タングステンから成る基部１１Ａの表面に
酸化マグネシウムから成る電子増幅部１１Ｂを形成した
電界放出素子をそれぞれ組み込んだ表示装置の電子利用
効率を比較したところ、前者で約２５％、後者で約４０
％ であった。即ち、電子増幅部１１Ｂを用いること
で、表示装置の電子利用効率が改善された。

【００７３】以上、発明の実施の形態に基づき本発明を
説明したが、本発明はこれらの実施の形態に何ら限定さ
れるものではない。電界放出素子の構造の細部、電界放
出素子を適用した表示装置の構造の細部は例示であり、
適宜変更、選択、組合せが可能である。例えば、図１及
び図２に示した本発明の電界放出素子をいずれも、本発
明の表示装置の構成要素として適用することができる。
その他、電界放出素子の構造の細部、製造方法における
加工条件や使用した材料等の詳細事項に関しても、適宜
変更、選択、組合せが可能である。

【００７４】

【発明の効果】以上の説明からも明らかなように、本発
明の電界放出素子においては、ゲート電極が導電性材料
から成る基部と、該基部よりも２次電子利得δの大きい
材料から成る電子増幅部とから構成されており、以て、
電子放出層から放出された１次電子を一旦、電子増幅部
に入射させ、電子増幅部から効率良く放出される２次電
子を取り出すように構成されている。従って、低いゲー
ト電圧にて高い放出電子電流を得ることが可能となる。
かかる電界放出素子を組み込んだ表示装置においては、
低消費電力であるにも拘わらず、高輝度、高画質を達成
することができる。又、本発明の電界放出素子の製造方
法は、従来のスピント型素子の製造方法に比べて再現性
や均一性に優れており、表示画面の大面積化にも対応す
る上で極めて有利である。

【図面の簡単な説明】

【図１】電子増幅部が開口部の底部に位置する基部の部
分の表面に形成された、本発明の電界放出素子の構成を
示す概念図である。

【図２】電子増幅部が基部の表面全域に亙って形成され
た、本発明の電界放出素子の他の構成を示す概念図であ
る。

【図３】図１の（Ｂ）の構成を有する電界放出素子の開
口端部近傍を一部を破断して示す斜視図である。

【図４】図３のＡ−Ａ線断面を開口部周辺の構造と共に
示す模式的断面図である。

【図５】本発明の電界放出素子の製造工程を示す模式的
断面図であり、（Ａ）は第２ゲート電極の形成までを終
了した状態、（Ｂ）は電極接続に用いられる第１孔部と
第２孔部を形成した状態を示す。

【図６】図５に引き続き、本発明の電界放出素子の製造
工程を示す模式的断面図であり、（Ａ）は第２ゲート電
極の一部を除去した状態、（Ｂ）は第２絶縁層の一部を
除去して第２開口部を形成した状態を示す。

【図７】図６に引き続き、本発明の電界放出素子の製造
工程を示す模式的断面図であり、（Ａ）は電子放出層の
一部を除去した状態、（Ｂ）は絶縁層の一部を除去して
開口部を形成した状態を示す。

【図８】本発明の表示装置の構成例を示す概念図であ
る。

【図９】保護層を用いた本発明の電界放出素子の製造方
法の他の例を示す模式的断面図であり、（Ａ）は第２ゲ
ート電極の形成までを終了した状態、（Ｂ）は開口部の
形成までを終了した状態を示す。

【図１０】図９に引き続き、本発明の電界放出素子の製
造方法の他の例を示す模式的断面図であり、（Ａ）は保
護層を除去した状態、（Ｂ）はレジスト層を除去した状
態を示す。

【図１１】図１の（Ｃ）の構成を有する電界放出素子の
製造工程を示す模式的断面図である。

【図１２】図１１に引き続き、図１の（Ｃ）の構成を有
する電界放出素子の製造工程を示す模式的断面図であ
る。

【図１３】従来のスピント型の電界放出素子の構成例を
示す模式的断面図である。

【図１４】従来のスピント型の電界放出素子の製造方法
の一例を説明するための模式的断面図であり、（Ａ）は
開口部を形成した状態、（Ｂ）はゲート電極上に剥離層
を形成した状態をそれぞれ表す。

【図１５】図１４に引き続き従来のスピント型の電界放
出素子の製造方法の一例を説明するための模式的断面図
であり、（Ａ）は金属層の成長に伴って円錐形の電子放
出部が形成された状態、（Ｂ）は不要の金属層を剥離層
と共に除去した状態をそれぞれ表す。

【図１６】従来のエッジ型の電界放出素子の一構成例を
示す模式的断面図である。

【符号の説明】

１０・・・支持体、１１Ａ・・・基部、１１Ｂ・・・電
子増幅部、１２・・・ゲート電極、１３・・・絶縁層、
１４・・・電子放出層、１５・・・開口部、１６・・・
第２絶縁層、１７・・・第２ゲート電極、１８・・・第
２開口部、１９・・・第３絶縁層、２０・・・収束電
極、２１・・・第３開口部、２２・・・第１孔部、２３
・・・第２孔部、２５・・・ゲート電極用電源、２６・
・・第２ゲート電極用電源、２７・・・アノード用電
源、２８・・・アノードパネル、２９・・・保護層、３
０・・・表示装置

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C031 DD09 DD17 DD19 5C036 EE01 EE03 EF01 EF06 EF09 EG02 EG12 EG15 EH04 5C094 AA02 AA10 AA14 AA24 AA42 AA43 AA55 BA02 BA32 BA34 CA19 DA13 DB04 DB10 EA04 EA05 EA10 FA02 FB02 FB20 GA10

Claims (19)

【特許請求の範囲】
1. 【請求項１】ゲート電極と、絶縁層と、電子放出層とが
   この順に支持体上に設けられ、 ゲート電極は、導電性材料から成る基部と、該基部より
   も２次電子利得の大きい材料から成る電子増幅部とから
   構成され、 電子放出層と絶縁層には開口部が設けられ、開口部の底
   部に電子増幅部が露出していることを特徴とする冷陰極
   電界電子放出素子。
2. 【請求項２】電子増幅部は、少なくとも開口部の底部に
   位置する基部の部分の表面に形成されていることを特徴
   とする請求項１に記載の冷陰極電界電子放出素子。
3. 【請求項３】電子増幅部は、基部の表面全域に亙って形
   成されていることを特徴とする請求項２に記載の冷陰極
   電界電子放出素子。
4. 【請求項４】電子放出層上を含む絶縁層上には第２絶縁
   層が更に設けられ、第２絶縁層の上には第２ゲート電極
   が設けられ、 第２ゲート電極及び第２絶縁層には、前記開口部に連通
   する第２開口部が設けられていることを特徴とする請求
   項１に記載の冷陰極電界電子放出素子。
5. 【請求項５】第２ゲート電極上を含む第２絶縁層上には
   第３絶縁層が更に設けられ、第３絶縁層上には収束電極
   が設けられ、 第３絶縁層には、前記第２開口部に連通する第３開口部
   が設けられていることを特徴とする請求項４に記載の冷
   陰極電界電子放出素子。
6. 【請求項６】（イ）導電性材料から成る基部と、該基部
   よりも２次電子利得の大きい材料から成る電子増幅部と
   から構成されたゲート電極を、支持体上に形成する工程
   と、 （ロ）ゲート電極上を含む支持体上に、絶縁層及び電子
   放出層をこの順に形成する工程と、 （ハ）底部に電子増幅部が露出した開口部を少なくとも
   絶縁層に形成する工程、から成ることを特徴とする冷陰
   極電界電子放出素子の製造方法。
7. 【請求項７】工程（イ）では、少なくとも開口部の位置
   すべき基部の部分の表面に電子増幅部が形成されて成る
   ゲート電極を形成することを特徴とする請求項６に記載
   の冷陰極電界電子放出素子の製造方法。
8. 【請求項８】工程（イ）では、基部の表面全域に亙って
   電子増幅部が形成されて成るゲート電極を形成すること
   を特徴とする請求項７に記載の冷陰極電界電子放出素子
   の製造方法。
9. 【請求項９】工程（ロ）では、電子放出層を絶縁層上に
   形成し、 工程（ハ）では、電子放出層の一部を除去し、次いで絶
   縁層の一部を除去することにより開口部を形成すること
   を特徴とする請求項６に記載の冷陰極電界電子放出素子
   の製造方法。
10. 【請求項１０】工程（ロ）では、開口部が設けられた電
    子放出層を絶縁層上に形成し、 工程（ハ）では、絶縁層の一部を除去することにより開
    口部を完成させることを特徴とする請求項６に記載の冷
    陰極電界電子放出素子の製造方法。
11. 【請求項１１】工程（ハ）の後に、 （ニ）絶縁層を等方的にエッチングすることにより、開
    口部内において、電子放出層の先端部を絶縁層から突出
    させる工程、を有することを特徴とする請求項６に記載
    の冷陰極電界電子放出素子の製造方法。
12. 【請求項１２】工程（イ）の終了後、電子増幅部を保護
    層で被覆し、 工程（ロ）では、保護層上、及びゲート電極上を含む支
    持体上に、絶縁層及び電子放出層をこの順に形成し、 工程（ハ）では、底部に電子増幅部が露出した開口部を
    少なくとも絶縁層及び保護層に形成することを特徴とす
    る請求項６に記載の冷陰極電界電子放出素子の製造方
    法。
13. 【請求項１３】（イ）導電性材料から成る基部と、該基
    部よりも２次電子利得の大きい材料から成る電子増幅部
    とから構成されたゲート電極を、支持体上に形成する工
    程と、 （ロ）ゲート電極上を含む支持体上に、絶縁層、電子放
    出層、第２絶縁層、第２ゲート電極をこの順に形成する
    工程と、 （ハ）底部に電子放出層が露出した第２開口部を少なく
    とも第２絶縁層に形成する工程と、 （ニ）第２開口部と連通し、且つ、底部に電子増幅部が
    露出した開口部を少なくとも絶縁層に形成する工程、か
    ら成ることを特徴とする冷陰極電界電子放出素子の製造
    方法。
14. 【請求項１４】工程（イ）では、少なくとも開口部の位
    置すべき基部の部分の表面に電子増幅部が形成されて成
    るゲート電極を形成することを特徴とする請求項１３に
    記載の冷陰極電界電子放出素子の製造方法。
15. 【請求項１５】工程（イ）では、基部の表面全域に亙っ
    て電子増幅部が形成されて成るゲート電極を形成するこ
    とを特徴とする請求項１３に記載の冷陰極電界電子放出
    素子の製造方法。
16. 【請求項１６】工程（ロ）では、第２ゲート電極上を含
    む第２絶縁層上に更に第３絶縁層及び収束電極をこの順
    に形成し、 工程（ハ）では、底部に第２ゲート電極が露出した第３
    開口部を少なくとも第３絶縁層に形成し、次いで第３開
    口部と連通し、且つ底部に電子放出層が露出した第２開
    口部を少なくとも第２絶縁層に形成することを特徴とす
    る請求項１３に記載の冷陰極電界電子放出素子の製造方
    法。
17. 【請求項１７】複数の画素から構成され、 各画素は、複数の冷陰極電界電子放出素子と、複数の冷
    陰極電界電子放出素子に対向して透明基板上に設けられ
    たアノード電極層及び蛍光体層から構成された冷陰極電
    界電子放出表示装置であって、 各冷陰極電界電子放出素子は、ゲート電極と、絶縁層
    と、電子放出層とがこの順に支持体上に設けられて成
    り、 ゲート電極は、導電性材料より成る基部と、該基部より
    も２次電子利得の大きい導電性材料から成る電子増幅部
    とから構成され、 電子放出層と絶縁層には開口部が設けられ、開口部の底
    部に電子増幅部が露出していることを特徴とする冷陰極
    電界電子放出表示装置。
18. 【請求項１８】電子放出層上を含む絶縁層上に設けられ
    た第２絶縁層、及び第２絶縁層上に設けられた第２ゲー
    ト電極を更に有し、 第２ゲート電極及び第２絶縁層には、前記開口部に連通
    する第２開口部が設けられていることを特徴とする請求
    項１７に記載の冷陰極電界電子放出表示装置。
19. 【請求項１９】第２ゲート電極上を含む第２絶縁層上に
    設けられた第３絶縁層、及び第３絶縁層上に設けられた
    収束電極を更に有し、 第３絶縁層には、前記第２開口部に連通する第３開口部
    が設けられていることを特徴とする請求項１８に記載の
    冷陰極電界電子放出表示装置。