KR100560412B1 - 전자방출 소자의 제조방법과, 전자방출 소자를 포함하는전계방출 표시소자 - Google Patents

Abstract

본 발명은 전계 방출 표시소자(FED, Field Emission Display)등에 사용되는 전자방출 소자의 구성과 그 제조방법에 관한 것이다.

본 발명에 따른 전자 방출소자는 전자를 방출하는 팁을 측면 성장한 다결정 실리콘으로 구성하는 것을 특징으로 한다.

즉, 실리콘이 액상에서 고상으로 상변화를 일으킬 때 나타나는 부피팽창을 응용한 것으로, 측면성장방법을 사용하게 되면 양측에서 자란 결정층이 마주보는 방향으로 자라면서 서로 출동하게 되고, 상기 부피팽창에 의해 충돌된 부분이 융기하게 된다. 이와 같이 융기된 부분을 팁으로 사용하는 것을 특징으로 한다.

전술한 바와 같이, 측면성장 결정화 방법으로 형성된 다결정 실리콘을 전자방출용 팁으로 사용하게 되면, 넓은 면적에 전자 방출소자를 제작하는 것이 가능하여 전계방출 표시소자를 대면적화 할 수 있는 장점이 있다.

Description

전자방출 소자의 제조방법과, 전자방출 소자를 포함하는 전계방출 표시소자{methode for fabricating of a electron emission device and FED with a electron emission device}

도 1은 전계 방출 표시 소자의 일부를 개략적으로 도시한 단면도이고,

도 2는 도 1의 A를 확대한 단면도이고,

도 3a 내지 도 3f는 종래에 따른 전계방출 팁의 제조방법을 공정 순서에 따라 도시한 공정 단면도이고,

도 4는 측면성장 결정화 공정용 마스크의 구성을 개략적으로 도시한 평면도이고,

도 5a와 도 5b는 도 4의 마스크를 이용하여 결정화된 기판의 평면도와 단면도이고,

도 6a 내지 도 6c는 전자방출용 팁의 제조방법을 본 발명에 따른 공정순서로 도시한 공정 단면도이고,

도 7a와 도 7b는 전자방출용 팁을 만들기 위해 비정질 막의 노출형태를 도시한 평면도이다.

<도면의 주요 부분에 대한 부호의 설명>

300 : 기판 302 : 버퍼층

304 : 캐소드 전극 306 : 비정질 층

K : 결정화된 팁 308 : 게이트 절연막

310 : 게이트 전극

본 발명은 전계 방출 표시소자(field emission display)등에 사용되는 전자 방출 소자에 관한 것이며, 더욱 상세하게는 다결정 실리콘으로 전자방출 팁(electron emission tip)이 구성된 전자 방출 소자에 관한 것이다.

일반적으로, 전계 방출 표시소자는 반도체 기술을 모체로한 진공 마이크로 일렉트로닉스 기술(vacuum microelectronics)의 한 응용부분이며, 액정표시소자와 유기전계 발광소자와 함께 평판 표시소자로서 많은 연구가 진행되고 있는 분야 중의 하나이다.

특히, 전계 방출 표시소자의 전자방출원인 마이크로 팁형(micro tip type)의 전자방출 소자에 대한 연구가 활발히 진행되고 있다.

이하, 도면을 참조하여 전계 방출 표시소자의 구성과 이를 통한 동작을 설명한다.

도 1은 일반적인 전계 방출 표시소자의 구성을 개략적으로 도시한 단면도이다.

전계 방출 표시소자(FED)는 도시한 바와 같이, 캐소드 전극(10,cathode electrode)과 캐소드 전극(10)상부에 전자방출용 팁(12)과, 전자방출용 팁(12)에 전자를 주입하는 게이트 전극(14)으로 구성된 제 1 기판(G1)과, 애노드 전극(20, anode electrode)과 형광층(22a,22b,22c)이 구성된 제 2 판(G2)을 진공 합착함으로써 구성된다.

상기 제 1 기판(G1)과 제 2 기판(G2)의 사이에는 두 기판의 갭(gap)을 유지하기 위한 스페이서(30)가 구성된다.

전술한 바와 같이 구성된 전계 방출 표시소자(FED)는 다수의 화소(P)로 정의되며, 각 화소(P)마다 형광층(22a,22b,22c)이 패턴되어 형성된다.

컬러필터를 구현할 경우, 형광층(20)은 적색과 녹색과 적색을 발광하는 형광물질로 각각을 패턴하여 형성하면 된다.

상기 각 화소(P)의 경계 즉, 각 패턴된 형광층(22a,22b,22c)의 경계에는 블랙매트릭스(24)가 구성되어 원하는 영역에서 발광된 빛만이 출사되도록 하는 기능과 함께 두 빛이 경계에서 혼합되는 것을 방지한다.

이때, 상기 형광층(20)은 임의의 에너지를 가지는 전자가 충돌할 경우 빛을 발생하게 되며, 이러한 빛은 상기 애노드 전극(20)과 제 2 기판(G2)을 통해 외부로 출사하게 된다.

이하, 도 2를 참조하여 전술한 바와 같이 구성된 전계 방출 표시 소자의 동 작원리를 설명한다.

도 2는 도 1의 A를 도시한 확대 단면도이다.

도시한 바와 같이, 전자 방출용팁(12)과 상기 게이트 전극(14)사이에 충분한 전압이 인가되면 전자들이 상기 전자방출용 팁(14)으로부터 양자역학적인 터널링 (tunneling)과정을 통해 방출된다.

이와 같이 방출된 전자(e)는 상기 제 2 기판(G2)에 구성된 애노드 전극(20)에 의해 제 2 기판(G2)방향으로 가속되어 상기 형광층(22)에 충돌하게 된다.

상기 형광층(22)에 충돌한 전자로부터 에너지가 형광층에 내의 원자들로 전달됨에 따라 이들 원자내의 전자들이 여기 되었다가 다시 기저상태로 떨어지면서 광을 발생한다.

이때, 상기 형광층(22)이 적색과 녹색과 청색의 빛을 발광하는 물질로 패턴되었다면, 적, 녹,청색의 빛이 외부로 출사됨으로써 화상을 표시하게 된다.

전술한 바와 같이 동작하는 전계 방출 표시소자(이하, "FED"라 칭함)는 일반적인 표시장치인 CRT가 단지 한 개의 전자 방출원을 사용하여 순차 스캔하는 방식으로 화상을 표시하는 반면, 전술한 바와 같은 매우 작은 전자 방출원들(전자 방출용 팁)을 어레이와 하여 적용하고 있다.

즉, FED는 각 픽셀당 수백개의 전자 방출원(또는 팁을 포함하는 전자 방출소자)을 가지고 있어 주사방식이 불필요한 장점이 있다.

그런데, 전술한 바와 같이 구성된 FED의 부품에서 상기 전자방출용 팁이 가장 민감한 부분이며, 팁의 제작방법과 팁의 수명에 따라 FED의 품질이 좌우된다 해 도 과언이 아니다.

이하, 도 3을 참조하여, 상기 FED의 부품인 전자 방출용 팁의 제조방법을 설명한다.

이하, 도 3a 내지 도 3e는 종래의 전자 방출용 팁의 제조방법을 공정 순서에 따라 도시한 공정 단면도이다.

(lift-off 방식으로 제작되는 실리콘팁 전자방출원의 경우를 예를 들어 설명한다.)

도 3a에 도시한 바와 같이, 실리콘 기판(50)의 표면을 열 산화(thermal oxidation)하여 열 산화층(52)을 형성한다.

도 3b에 도시한 바와 같이, 상기 열산화층(52)을 패턴하여 식각 방지막(54)을 형성한다.

도 3c에 도시한 바와 같이, 상기 식각 방지막(54)이 형성된 실리콘 기판(50)을 이온 반응(ion reaction)방식으로 건식식각하여, 상기 식각 방지막(54)의 하부에 구조물(56)을 형성한다.

도 3d에 도시한 바와 같이, 식각 방지막(54)이 남아 있는 상태에서 열산화를 진행하게 되면 상기 식각 방지막(54)아래의 구조물을 포함하는 기판(50)의 표면에 산화막(58)이 성장하면서 실리콘 팁(60)이 형성된다.

도 3e에 도시한 바와 같이, 상기 실리콘팁(60)이 형성된 기판(50)의 전면에 산화 실리콘(SiO₂)을 증착하고 금속을 증착하여, 게이트 절연막(62)과 금속층(64)을 형성한다.

도 3f에 도시한 바와 같이, 상기 식각방지막(54)을 제거하는 공정을 진행하게 되면, 실리콘 팁(60)이 남게 되고, 실리콘 팁(60)의 주변에 게이트 전극(66)이 형성된다.

전술한 바와 같은 공정은 실리콘 팁 형성공정을 예를 들어 설명한 것이다.

전술한 바와 같이, 종래의 전자 방출 팁은 그 제조공정이 매우 복잡한 단점이 있다.

본 발명은 전술한 바와 같은 문제를 해결하기 위한 것으로, 상기 실리콘 기판을 성형하여 실리콘 팁을 형성하는 방법대신, 글라스 기판에 비정질 실리콘을 측면결정화 하는 공정만으로 원하는 형상의 팁을 제작할 수 있다.

이는 실리콘이 액상에서 고상으로 상변화를 일으킬 때 나타나는 부피팽창을 응용한 것으로, 측면성장방법을 사용하게 되면 양측에서 자란 결정층이 마주보는 방향으로 자라면서 서로 출동하게 되고, 상기 부피 팽창에 의해 충돌된 부분이 융기하게 된다. 이와 같이 융기된 부분을 전자방출용 팁으로 사용하는 것을 특징으로 한다.

전술한 바와 같이, 측면성장 결정화 방법으로 형성된 다결정 실리콘을 전자방출용 팁으로 사용하게 되면, 공정을 단순화하여 공정 시간 단축 및 공정 비용 절감으로 생산성을 개선할 수 있는 장점이 있고, 글라스를 베이스 기판으로 하기 때 문에 넓은 면적에 전자 방출용 팁을 제작하는 것이 가능하여 전계방출 표시소자를 대면적화 할 수 있는 장점이 있다.

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 전계 방출 표시소자는 서로 이격되고 다수의 화소 영역이 정의된 제 1 기판과 제 2 기판과; 상기 제 1 기판의 마주보는 일면에 구성된 음극 전극과; 상기 음극 전극 상에 구성되고, 상기 각 화소 영역마다 다수의 홀이 구성된 절연막과; 상기 절연막에 구성된 홀 내부의 상기 음극 전극 상에 위치하고, 측면성장한 결정질 실리콘의 충돌로 인해 융기하여 형성된 전자방출용 실리콘팁과; 상기 절연막 상부의 전자 방출용 팁의 주변에 구성된 게이트 전극과; 상기 제 2 기판의 마주보는 일면에 구성된 양극 전극과; 상기 양극전극의 하부에 구성되고 전자가 충돌하면 빛을 발광하는 형광체를 포함한다.

상기 실리콘 팁은, 막대 또는 원 형상으로 노출된 비정질 실리콘층이 측면성장하면서 결정화되는 과정에서 결정립의 충돌로 융기되어 구성된 것을 특징으로 한다.

본 발명의 특징에 따른 전계 방출 표시소자 제조방법은 서로 이격되고 제 1 기판과 제 2 기판에 다수의 화소 영역을 정의하는 단계와; 상기 제 1 기판의 마주보는 일면에 음극 전극을 형성하는 단계와; 상기 음극 전극 상에 위치하고, 상기 각 화소 영역마다 다수의 홀이 구성된 절연막을 형성하는 단계와; 상기 절연막의 홀 내부의 상기 음극 전극 상에 위치하고, 측면성장한 결정질 실리콘의 충돌로 인 해 융기하여 구성된 전자방출용 실리콘팁을 형성하는 단계와; 상기 절연막 상부의 전자 방출용 팁의 주변에 게이트 전극을 형성하는 단계와; 상기 제 2 기판의 마주보는 일면에 양극 전극을 형성하는 단계와; 상기 양극전극의 하부에 위치하고, 전자가 충돌하면 빛을 발광하는 형광층을 형성하는 단계를 포함한다.

상기 실리콘 팁은, 막대 또는 원 형상으로 비정질 실리콘을 노출하는 단계와; 상기 노출된 비정질 실리콘에 레이저빔을 조사하여, 노출된 비정질 실리콘을 완전 용융하는 단계와; 상기 완전용융된 비정질 실리콘은 녹지 않은 비정질 실리콘과의 경계로 부터 용융영역의 안쪽으로 자라 서로 결정립이 충돌하면서 결정성장을 멈추는 단계로 형성되는 것을 특징으로 한다.

본 발명의 특징에 다른 전자 방출용 소자는 음극 전극과; 상기 음극 전극 상에 위치하고, 측면 성장한 결정질 실리콘의 충돌로 인해 융기하여 형성된 전자방출용 실리콘팁과; 상기 전자 방출용 팁의 주변에 구성된 게이트 전극을 포함한다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 SLS 결정화방법을 아래의 실시예를 통해 상세히 설명한다.

-- 실시예 --

본 발명의 특징은 전계 방출 표시소자 등에 사용되는 전자방출용 팁을 비정질 실리콘의 측면 결정화 공정을 통해 제작하는 것을 특징으로 한다.

측면 실리콘 결정화 공정은 대면적 기판 상에 비정질 실리콘(a-Si:H)을 증착한 후, 레이저빔(laser beam)을 부분적으로 조사하여 결정화하는 방식이다.

따라서, 일반적으로 레이저빔의 형태를 성형하기 위한 방법으로, 마스크의 슬릿을 이용하고, 슬릿을 통해 성형된 레이저빔을 비정질 실리콘 막에 조사하여 이를 결정화하는 방법을 사용한다.

도 4는 측면 결정화 공정(SLS, sequential lateral solidification)에 사용하는 마스크의 구성을 개략적으로 도시한 평면도이다.

도시한 바와 같이 마스크(100)에는 다수의 슬릿(S)이 구성되며, 이러한 슬릿(S)의 폭(W)과 길이(L)는 레이저빔의 강도와 빔 플로파일(beam profile)에 따라 그 크기가 달라질 수 있다.

상기 마스크(M)의 상부로부터 레이저빔을 조사하게 되면, 레이저빔은 상기 슬릿(S)의 형태로 기판 상에 조사된다.

물론, 상기 마스크(100)의 하부에는 축소렌즈를 두어 기판에 대해 결정화를 진행한다.

전술한 마스크를 이용한 결정화 방법을 이하, 도 5a와 도 5b를 참조하여 설명한다.

도 5a는 임의의 영역이 결정화된 평면도이고, 도 5b는 단면도이다.

기판(200)상에 비정질 선행막(202)을 형성하고, 비정질 선행막(202)의 표면에 앞서 설명한 마스크(도 4의 100)의 슬릿(S)을 통과하여 막대형상으로 성형된 레이저 빔을 조사한다.

상기 레이저 빔은 보통 비정질 막이 완전이 완정용융되는 완전 멜팅 영역대의 대응하는 에너지를 가지로 조사되기 때문에, 슬릿(도 3의 S)에 대응하는 영역(C1..C4)은 완전용융 된 후 냉각되는 과정에서 결정화가 이루어진다.

그런데, 결정은 상기 용융영역(슬릿에 대응하는 영역, C1..C4)과 비정질 영역(D)의 양측 경계(F1,F2)로부터 자라기 시작하여 서로 마주보는 방향으로 자라게 되고, 양측의 결정이 중심영역(F3)에서 서로 충돌하면서 결정성장이 멈추게 된다.

이때, 결정이 충돌하게 되면 부피팽창에 의해 충돌부분(K)이 융기하는 현상이 발생하게 된다.

본 발명은 전술한 원리를 이용한 것으로, 상기 결정이 충돌하여 융기한 부분(K)을 전계 방출 표시 소자의 전자 방출용 팁으로 사용할 수 있다.

이하, 도 6a 내지 도 6c를 참조하여, 본 발명에 따른 전자방출 팁의 제조방법을 설명한다.

도 6a에 도시한 바와 같이, 글라스 기판(300)상에 질화 실리콘(SiN_x) 또는 산화 실리콘(SiO₂)을 증착하여 버퍼층(302, duffer layer)을 형성한다.

상기 버퍼층(302)의 상부에 음극용 전극 물질을 증착하여 캐소드 전극(304)을 형성한다.

상기 캐소드 전극(304)이 형성된 기판(300)의 전면에 비정질 실리콘(a-Si:H)을 증착하여, 비정질 선행막(306)을 형성한다.

다음으로, 상기 비정질 선행막(306)의 상부에 질화 실리콘(SiN_x)과 산화 실리콘(SiO₂)을 포함하는 무기절연물질 그룹 중 선택된 하나로 형성된 게이트 절연막(308)을 형성한다.

다음으로, 상기 게이트 절연막(308)의 상부에 크롬(Cr), 텅스텐(W), 몰리브덴(Mo)과 같은 도전성 금속 그룹 중 선택된 하나를 증착하여 금속층(310)을 형성한다.

도 6b에 도시한 바와 같이, 마스크 공정을 이용하여, 임의의 패턴으로 상기 금속층(310)과 하부의 게이트 절연막(308)을 제거하여 하부의 비정질 선행막(306)을 노출하는 공정을 진행한다.

다음으로, 상기 비정질 선행막(306)이 노출된 기판(300)의 전면에 레이저빔을 조사하여 결정화를 진행한다.

이와 같이 하면, 상기 노출된 비정질 선행막(306)은 직접 레이저 빔의 에너지가 전달되므로 완전 용융될 것이고, 용융된 영역(M1)과 비정질 영역(M2)의 양측 경계로부터 결정화가 진행된다.

따라서, 도 6c에 도시한 바와 같이, 노출된 영역(M1)의 양측 경계로부터 안쪽으로 결정의 성장이 진행되고 결국에는 결정이 충돌하면서 융기하여 도시한 바와 같이 돌출부(K)가 형성된다.

따라서, 이 부분(K)은 전자 방출용 팁으로 사용할 수 있다.

전술한 공정에서, 상기 비정질 막은 도 7a에 도시한 바와 같이 원형 형상으로 노출할 수도 있고, 도 7b에 도시한 바와 같이 막대형상으로 노출하여 결정화를 진행할 수 도 있다.

도시하지는 않았지만, 전술한 전자 방출용 팁은 다수의 화소 영역으로 정의된 기판의 각 화소 영역마다 다수개가 형성되며, 이와 같이 전자 방출용 팁이 형성 된 제 1 기판은, 일면에 애노드 전극(anode electrode)이 구성되고 상기 각 화소 영역에 대응하여 패턴된 형광층을 포함하는 제 2 기판과 합착한다.

이때, 상기 제 1 기판과 제 2 기판의 사이에는 두 기판의 갭을 유기하기 위한 스페이서가 구성된다.

전술한 제 1 및 제 2 기판을 진공합착하여 앞서 도 1에 도시한 바와 같은 전계 방출용 소자를 형성할 수 있다.

본 발명에 따른 측면 성장 결정화 방법을 이용하여 전자방출 팁을 제작하게 되면 다수의 공정을 생략할 수 있으므로, 공정시간 단축 및 비용절감을 통해 생산성을 개선할 수 있는 효과가 있다.

또한, 측면 결정화 방법을 이용하여 전자방출용 팁을 제작하게되면, 유리를 베이스 기판으로 사용할 수 있기 때문에 대면적의 전계 방출 표시소자를 제작할 수 있는 효과가 있다.

Claims (5)

1. 서로 이격되고 다수의 화소 영역이 정의된 제 1 기판과 제 2 기판과;

   상기 제 1 기판의 마주보는 일면에 구성된 음극 전극과;

   상기 음극 전극 상에 구성되고, 상기 각 화소 영역마다 다수의 홀이 구성된 절연막과;

   상기 절연막에 구성된 홀 내부의 상기 음극 전극 상에 위치하고, 측면 성장한 결정질 실리콘의 충돌로 인해 융기하여 형성된 전자방출용 실리콘팁과;

   상기 절연막 상부의 전자 방출용 팁의 주변에 구성된 게이트 전극과;

   상기 제 2 기판의 마주보는 일면에 구성된 양극 전극과;

   상기 양극전극의 하부에 구성되고 전자가 충돌하면 빛을 발광하는 형광체

   를 포함하는 유기전계 발광소자.
2. 제 1 항에 있어서,

   상기 실리콘 팁은, 막대 또는 원 형상으로 노출된 비정질 실리콘층이 측면성장하면서 결정화되는 과정에서 결정립의 충돌로 융기되어 구성된 것을 특징으로 하는 유기전계 발광소자.
3. 서로 이격되고 제 1 기판과 제 2 기판에 다수의 화소 영역을 정의하는 단계와;

   상기 제 1 기판의 마주보는 일면에 음극 전극을 형성하는 단계와;

   상기 음극 전극 상에 위치하고, 상기 각 화소 영역마다 다수의 홀이 구성된 절연막을 형성하는 단계와;

   상기 절연막의 홀 내부의 상기 음극 전극 상에 위치하고, 측면 성장한 결정질 실리콘의 충돌로 인해 융기하여 구성된 전자방출용 실리콘팁을 형성하는 단계와;

   상기 절연막 상부의 전자 방출용 팁의 주변에 게이트 전극을 형성하는 단계와;

   상기 제 2 기판의 마주보는 일면에 양극 전극을 형성하는 단계와;

   상기 양극전극의 하부에 위치하고, 전자가 충돌하면 빛을 발광하는 형광층을 형성하는 단계

   를 포함하는 유기전계 발광소자.
4. 제 3 항에 있어서,

   상기 실리콘 팁은,

   막대 또는 원 형상으로 비정질 실리콘을 노출하는 단계와;

   상기 노출된 비정질 실리콘에 레이저빔을 조사하여, 노출된 비정질 실리콘을 완전 용융하는 단계와;

   상기 완전 용융된 비정질 실리콘은 녹지 않은 비정질 실리콘과의 경계로 부터 용융영역의 안쪽으로 자라 서로 결정립이 충돌하면서 결정성장을 멈추는 단계

   로 형성된 전계 방출 표시소자 제조방법.
5. 음극 전극과;

   상기 음극 전극 상에 위치하고, 측면 성장한 결정질 실리콘의 충돌로 인해 융기하여 형성된 전자방출용 실리콘팁과;

   상기 전자 방출용 팁의 주변에 구성된 게이트 전극

   을 포함하는 전자방출용 소자.

Images