JP5113744B2 - 第1のワークピースと、第2のワークピースと、第1および第2のワークピースに実質的に直接に結合された導電性部材とを含む電子素子 - Google Patents

第1のワークピースと、第2のワークピースと、第1および第2のワークピースに実質的に直接に結合された導電性部材とを含む電子素子 Download PDF

Info

Publication number
JP5113744B2
JP5113744B2 JP2008514752A JP2008514752A JP5113744B2 JP 5113744 B2 JP5113744 B2 JP 5113744B2 JP 2008514752 A JP2008514752 A JP 2008514752A JP 2008514752 A JP2008514752 A JP 2008514752A JP 5113744 B2 JP5113744 B2 JP 5113744B2
Authority
JP
Japan
Prior art keywords
conductive member
workpiece
electrode
layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008514752A
Other languages
English (en)
Other versions
JP2008543016A (ja
JP2008543016A5 (ja
Inventor
チィエン ワン
ユー グゥアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JP2008543016A publication Critical patent/JP2008543016A/ja
Publication of JP2008543016A5 publication Critical patent/JP2008543016A5/ja
Application granted granted Critical
Publication of JP5113744B2 publication Critical patent/JP5113744B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/127Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275Electrical connections of the two substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/09Forming piezoelectric or electrostrictive materials
    • H10N30/093Forming inorganic materials
    • H10N30/095Forming inorganic materials by melting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • H10K59/80516Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50Forming devices by joining two substrates together, e.g. lamination techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/814Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/86Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861Repairing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)

Description

本開示は、電子素子に関し、特に、第1のワークピースと、第2のワークピースと、第1および第2のワークピースに実質的に直接に結合されている導電性部材とを含む電子素子に関する。
(関連出願の相互参照)
本出願は、米国特許法第119条(e)のもと、本願明細書において参照によりその全体が援用される、2005年6月6日出願の米国仮特許出願第60/687,350号明細書に基づく優先権の利益を主張する。
有機電子素子を含む電子素子は、日常生活において、より広範に用いられ続けている。有機電子素子の例としては、有機発光ダイオード(「OLED」)が挙げられる。従来のOLEDディスプレイは、典型的には単一の基板から形成されている。パッシブマトリックスまたはアクティブマトリックスのいずれであろうと、OLEDの駆動に用いられ得る電子回路は、OLED自体より先に形成される。良好でない電子回路は、OLEDの製造において事実上無価値となり得る。例えば、OLEDの形成時での製造欠陥または誤差は、機能しないまたは機能に劣るOLEDに電気的に接続された動作可能な駆動回路をもたらす可能性がある。他の例において、OLEDの製造は、処理条件により機能しないまたは機能に劣る駆動回路を与え得る。このような機能しないまたは機能に劣る駆動回路は、温度サイクル、プラズマ損傷等からもたらされ得る。さらに、OLEDについての追加の処理は、基板が脱落され、破損され、誤配置され、または誤ったロットの基板と組み合わされることとなる可能性を増大させる。
この問題を解消する試みにおいて、1つの基板が電子回路を含み、他の基板がOLEDを含む。OLEDパネルおよび駆動パネルを一緒に組み立てるために、多くのアプローチが提案されてきた。例えば、異方導電性ペースト(例えば、低密度のコンダクタを含むペースト)または異方導電層(例えば、z−軸コンダクタを有するエラストマー層)といった異方性コンダクタを用いることができる。パターン化された金属バンプが、2つのパネルの間の電気接続を形成するための他のアプローチである。これらの試みのすべてにおいて、電気接続は、OLEDピクセルが破損されやすい物理的圧力を介して達成されている。従って、これらのプロセスは、実際には収率を低下させ、製造コストを増加させる可能性がある。このような不利益の影響を低減させるために、OLEDピクセルを保護するためにパッシベーション層を導入することができ、またはOLEDピクセルをOLED基板の逆側に形成することができる。これらの2つのアプローチにおいては、パッシベーション層または基板を介してマイクロバイアスを形成する追加のプロセスが必要とされる。何百万ものピクセルについてマイクロバイアスを形成することは、困難なプロセスである。
米国特許第4,356,429号明細書 米国特許第4,539,507号明細書 米国特許第5,247,190号明細書 米国特許第5,408,109号明細書 米国特許第5,317,169号明細書 米国特許第6,174,425号明細書 「化学および物理のCRCハンドブック(CRC Handbook of Chemistry and Physics)」、第81版(2000〜2001年)
第1の態様において、電子素子は、第1の電子部品を含む第1のワークピースを含むことができる。第1の電子部品は、第1の電極および第1の有機層を含むことができ、支持構造は、第1の電子部品に隣接して配設されることができる。電子素子はまた、第1のコンダクタを含む第2のワークピースを含むことができる。電子素子はさらに、第1の電極および第1のコンダクタに実質的に直接に結合されている第1の導電性部材を含むことができる。
第2の態様において、電子素子は、第1のワークピースを含むことができる。第1のワークピースは、第1の電極および第1の活性有機層と、第1の電子部品に隣接して配設された支持構造とを含む放射線放射部品を含む第1の電子部品を含むことができる。電子素子はまた、第1の電子部品を制御するための第1の制御回路を含む第2のワークピースを含むことができ、ここで、第1の制御回路は、第1のコンダクタに電気的に接続されている。支持構造は第2のワークピースに接触し、または支持構造の上に配設された層が第2のワークピースに接触し、層が、第1の電極と実質的に同一の組成を有する。電子素子はまた、第1の電極および第1のコンダクタに実質的に直接に結合されている第1の導電性部材を含むことができる。
前述の概要および以下の詳細な説明は、単に例証的であると共に説明的であり、添付の特許請求の範囲に規定された本発明を制限しない。
本発明は、添付の図面において、例示により図示され、制限されない。
当業者は、図中の構成要素は、簡素化および明確化のために図示されており、必ずしも縮尺どおりに描かれていないことを理解する。例えば、図中のいくつかの構成要素の寸法は、本発明の実施形態の理解の向上を補助するために他の構成要素と比して強調されている場合がある。
第1の態様において、電子素子は、第1の電子部品を含む第1のワークピースを含むことができる。第1の電子部品は、第1の電極と、第1の有機層と、第1の電子部品に隣接して配設されることができる支持構造とを含むことができる。電子素子はまた、第1のコンダクタを含む第2のワークピースを含むことができる。電子素子はさらに、第1の電極および第1のコンダクタに実質的に直接に結合されている第1の導電性部材を含むことができる。
第1の態様の一実施形態において、第1の電極と第1のコンダクタとの間の概ね中間の点での第1の導電性部材の幅は、第1の電極または第1のコンダクタにより近い点での第1の導電性部材の幅より広い。他の実施形態において、第1の導電性部材は、少なくとも3.5ミクロンの高さを有する。
第1の態様のさらなる実施形態において、電子素子は、少なくとも4,000個の他の導電性部材をさらに含む。第1のワークピースは、少なくとも4,000個の他の電子部品をさらに含み、ここで、少なくとも4,000個の他の電子部品の各々は、第1の電極を含む。第2のワークピースは、第1のコンダクタに実質的に同じである他のコンダクタをさらに含む。第1の導電性部材および少なくとも4,000個の他の導電性部材の各々は、第1の電極の少なくとも1つに、および第1のコンダクタまたは少なくとも4,000個の他のコンダクタのいずれかに実質的に直接に結合されている。
第1の態様のさらに他の実施形態において、第1の電子部品は、放射線放射部品、放射線反応性部品、またはこれらの組み合わせを含む。第2のワークピースは、第1の電子部品を制御するための第1の制御回路を含み、ここで、第1の制御回路は、第1のコンダクタに電気的に接続されている。特定の実施形態において、放射線放射部品、放射線反応性部品、またはこれらの組み合わせは放射線を放射し、または第1のワークピース、第2のワークピース、またはこれらの組み合わせを透過した放射線に反応する。
他の第1の態様の特定の実施形態において、電子素子は、第2の導電性部材および第3の導電性部材をさらに含む。第1の電子部品は赤色光発光部品であり、第1の有機層は、赤色光発光有機層を含む。第1のワークピースは、第1の電極および緑色光発光有機層を含む緑色光発光部品、ならびに第1の電極および青色光発光有機層を含む青色光発光部品をさらに含む。支持構造が、赤色光発光部品、緑色光発光部品および青色光発光部品の間に配設される。第2のワークピースはまた、緑色光発光部品を制御するための第2の制御回路であって、第2のコンダクタに電気的に接続された第2の制御回路と、青色光発光部品を制御するための第3の制御回路であって、第3のコンダクタに電気的に接続された第3の制御回路とを含む。第2の導電性部材は、緑色光発光部品の第1の電極および第2のコンダクタに実質的に直接に結合されており、第3の導電性部材は、青色光発光部品の第1の電極および第3のコンダクタに実質的に直接に結合されている。
第1の態様のさらに特定の実施形態において、赤色光発光部品、緑色光発光部品および青色光発光部品は、共通電極を共有する。放射線は、赤色光発光部品、緑色光発光部品および青色光発光部品の共通電極を透過する。
第1の態様の他の実施形態において、第1の部品は、バックライト、静止画像ディスプレイ、パッシブマトリックスディスプレイ、センサアレイまたは光電池の少なくとも一部である。さらなる実施形態において、支持構造は第2のワークピースに接触し、または支持構造の上に配設された層が第2のワークピースに接触し、ここで、層が、第1の電極と実質的に同一の組成を有する。さらに他の実施形態において、電子素子はシーリング材料をさらに含み、ここで、シーリング材料は第1の電子部品を含むアレイの外側の第1および第2のワークピースに取り付けられており、ガスは第1の導電性部材に接触すると共に第1の導電性部材を側方に囲む。特定の実施形態において、電子素子は第2の導電性部材をさらに含み、ここで、第1および第2の導電性部材の各々は、第1の電極および第1のコンダクタに接触する。
第1の態様のさらに他の実施形態において、電子素子は、第1のワークピース、第2のワークピースおよび第1の導電性部材に接触する封入層をさらに含む。他の実施形態において、第1の導電性部材は、少なくとも1つの空隙部を有する金属含有材料を含む。
第2の態様において、電子素子は、第1のワークピースを含むことができる。第1のワークピースは、第1の電極および第1の活性有機層と、第1の電子部品に隣接して配設された支持構造とを含む放射線放射部品を含む第1の電子部品を含むことができる。電子素子はまた、第1の電子部品を制御するための第1の制御回路を含む第2のワークピース含むことができ、ここで、第1の制御回路は、第1のコンダクタに電気的に接続されている。支持構造は第2のワークピースに接触し、または支持構造の上に配設された層が第2のワークピースに接触し、層が、第1の電極と実質的に同一の組成を有する。電子素子はまた、第1の電極および第1のコンダクタに実質的に直接に結合されている第1の導電性部材を含むことができる。
第2の態様の一実施形態において、第1の電極と第1のコンダクタとの間の概ね中間の点での第1の導電性部材の幅は、第1の電極または第1のコンダクタにより近い点での第1の導電性部材の幅より広い。他の実施形態において、第1の導電性部材は、少なくとも1つの空隙部を有する金属含有材料を含む。
第2の態様のさらに他の実施形態において、放射線放射部品は、第1のワークピース、第2のワークピースまたはこれらの組み合わせを介して放射線を放射する。さらに他の実施形態において、第1のコンダクタの表面エネルギーは、導電性部材の表面エネルギーより低い。他の実施形態において、ここで、第1の導電性部材は、240℃以下の融点を有する。
多くの態様および実施形態を上述したが、これらは単に例証的であり、制限的ではない。本明細書の読了後、当業者は、他の態様および実施形態が、本発明の範囲を逸脱することなく可能であることを理解する。
本発明の他の機構および利点は、以下の詳細な説明および特許請求の範囲から明確になるであろう。詳細な説明は、先ず、定義および用語の明確化、続いて、例証的な回路設計、第1のワークピース(有機パネル)製造、第2のワークピース(バックパネル)製造、第1および第2のワークピースの位置合わせおよびリフロー、電子素子およびその作動、代替的実施形態、利点、および最後に実施例を提供する。
(1.定義および用語の明確化)
以下に記載の実施形態の詳細に入る前に、いくつかの用語が定義され、または明確化される。
用語「アレイ」、「周辺回路構成要素」および「遠隔回路構成要素」とは、電子素子の異なる部位または部品を意味することを意図する。例えば、アレイは、規則的な配置(通常は列および行によって指定される)におけるピクセル、セル、または他の構造を含み得る。アレイ中のピクセル、セル、または他の構造は、アレイと同一の基板上であるがアレイ自体の外側に配設され得る周辺回路構成要素によって制御され得る。遠隔回路構成要素は、典型的には、周辺回路構成要素から離間して配設され、アレイにシグナルを送信またはからシグナルを受信(典型的には周辺回路構成要素を介して)することができる。遠隔回路構成要素はまた、アレイに関連しない機能を実施し得る。遠隔回路構成要素は、アレイを有する基板上にあっても無くてもよい。
用語「取り付ける」およびその変形とは、2つ以上の部材、2つ以上の構造、または1つまたは複数の部材および1つまたは複数の構造を、接着剤材料を用いて、または用いずに相互に物理的に接続することを意味することを意図する。
値に対して言及するとき、用語「平均」とは、高値および低値の間の中間値を意味することを意図する。例えば、平均値は、平均、相乗平均、または中央値であることができる。
用語「バックライト」とは、パターン化されていない、大面積上に放射線を放射するよう設計された電子素子の一部分を意味することを意図する。一実施形態においては、バックライトは、放射線が、使用者に対向して、主にディスプレイの一部分に向かって指向されるよう配向されており、ここで、バックライトは、電子素子の使用者によって視認されるコンテンツを照射する。
用語「青色光発光部品」とは、およそ400〜500nmの範囲の波長で発光極大を有する放射線を放射することが可能である電子部品を意味することを意図する。
用語「青色光発光有機層」とは、およそ400〜500nmの範囲の波長で発光極大を有する放射線を放射することが可能である有機層を意味することを意図する。
用語「共通電極」とは、キャリアを輸送するために構成される、または複数の電子部品から構成される部材、構造、またはこれらの組み合わせを意味することを意図する。例えば、共通陽極は、複数の電子部品について陽極として作用する陽極部分を含む。
電子部品、回路、またはそれらの一部に関して、用語「電気的に接続された」またはそのいずれかの変形とは、2つ以上の電子部品、回路、または少なくとも1つの電子部品および少なくとも1つの回路のいずれかの組み合わせが、それらの間に配設されたいずれかの介在電子部品を有さないことを意味することを意図している。寄生抵抗、寄生キャパシタンス、または両方は、この定義の目的については電子部品とはみなされない。一実施形態において、電子部品が、互いに電気的に短絡している、および実質的に同一の電圧で配設されている場合、これらは電気的に接続されている。電気的接続は、光学的シグナルの伝達を許容する1つまたは複数の接続を含むことに注意する。例えば、電子部品は、光ファイバ線を用いて共に電気的に接続されて、光学シグナルをこのような電子部品間で伝達させることができる。
用語「制御回路」とは、1つ以下のピクセルについてのシグナルを制御するピクセルまたはサブピクセルのアレイ中の回路を意味することを意図する。一実施形態において、各ピクセルは1つの制御回路を有し、および他の実施形態において、各サブピクセルは、1つの制御回路を有する。
用語「電気的に連結された」またはそのいずれかの変形とは、2つ以上の電子部品、回路、システム、または:(1)少なくとも1つの電子部品、(2)少なくとも1つの回路、または(3)少なくとも1つのシステムのいずれかの組み合わせの、シグナル(例えば、電流、電圧、または光学シグナル)が相互に転送され得るような方法での電気接続、リンク、またはつながりを意味することを意図する。「電気的に連結された」の非制限的な例は、電気的に接続された電子部品、回路または、スイッチを有する電子部品または回路(例えば、トランジスタ)間の直接的な電気接続を含むことができる。
用語「指向性放射線源」とは、特定の点、区域、または領域に向けられることができる放射線を生成することが可能である器具を意味することを意図する。指向性放射線源は、レーザを含むことができる。
用語「直接に結合」またはそのいずれかの変形とは、2つ以上の部材、2つ以上の構造、または1つまたは複数の部材および1つまたは複数の構造の付着を意味することを意図し、ここで、このような付着は、接着剤材料が無くても残存する。例えば、コンダクタに、接着剤材料(例えば、エポキシ)のみによって取り付けられた導電性部材は、このような導電性部材は接着剤材料が除去されたら付着しないこととなるため、コンダクタに直接に結合されていない。コンダクタ間のはんだ接続は、直接的な結合により形成されていることができる。
用語「電極」とは、電子部品中でキャリアを輸送するために構成される部材、構造、またはこれらの組み合わせを意味することを意図する。例えば、電極は、陽極、陰極、キャパシタ電極、ゲート電極等であり得る。電極は、トランジスタ、キャパシタ、抵抗器、誘導子、ダイオード、電子部品、電源、またはこれらのいずれかの組み合わせの一部を含み得る。
用語「電子部品」とは、電気的または電子放射性(例えば、電子光学的)機能を実施する回路の最低レベルユニットを意味することを意図する。電子部品としては、トランジスタ、ダイオード、抵抗器、キャパシタ、誘導子、半導体レーザ、光学スイッチ等が挙げられ得る。電子部品は、寄生抵抗(例えば、ワイヤの抵抗)または寄生キャパシタンス(例えば、異なる電子部品に電気的に接続された2つのコンダクタ間の容量リンクであって、コンダクタ間のキャパシタは意図されておらず、偶発的であるもの)を含まない。
用語「電子素子」とは、適当に電気的に接続されると共に適切な電位が供給された時に、集合的に機能を発揮する、回路、電子部品、またはこれらの組み合わせの集合を意味することを意図する。電子素子は、システムを含み得、またはシステムの一部であり得る。電子素子の例としては、ディスプレイ、センサアレイ、コンピュータシステム、アビオニクスシステム、自動車、携帯電話、他の消費者または産業電子製品、またはこれらのいずれかの組み合わせが挙げられる。
用語「封止層」とは、このような層で保護された電子素子内の1つまたは複数の電子部品への、電子素子の周囲外気の著しい拡散、または他の方法で移行の回避を補助するために用いられる層であることを意味することを意図している。
金属合金の組成物に対して言及するとき、用語「共融点」とは、このような組成物は、金属合金中の各金属の融点より低い融点を有することを意味することを意図している。一実施形態においては、金属合金は、金属合金中の金属の組み合わせについて達成することができる可能な限り低い溶融温度であり得る、またはあり得ない組成を有することができる。
用語「製造する」とは、成功した場合に機能性電子素子をもたらす、電子素子を形成するプロセスを意味することを意図する。
用語「緑色光発光部品」とは、およそ500〜600nmの範囲の波長で発光極大を有する放射線を放射することが可能である電子部品を意味することを意図する。
用語「緑色光発光有機層」とは、およそ500〜600nmの範囲の波長で発光極大を有する放射線を放射することが可能である有機層を意味することを意図する。
用語「有機活性層」とは、1つまたは複数の有機層を意味することを意図し、ここで、有機層の少なくとも1つは、単独で、または異種材料と接触しているとき、整流接合を形成することが可能である。
用語「有機層」とは、1つまたは複数の層を意味することを意図し、ここで、層の少なくとも1つは、炭素および水素、酸素、窒素、フッ素等などの少なくとも1種の他の構成要素を含む材料を含む。
用語「主面」とは、電子部品が続いて形成される基板の表面を意味することを意図する。
用語「放射線放射部品」とは、適当にバイアスされている時、目標の波長または波長のスペクトルで放射線を放射する、電子部品を意味することを意図する。放射線は、可視光スペクトル内または可視光スペクトル外(UVまたはIR)であり得る。発光ダイオードが放射線放射部品の例である。
用語「放射線反応性部品」とは、適当にバイアスされている時、目標の波長または波長のスペクトルで放射線に反応することができる、電子部品を意味することを意図する。放射線は、可視光スペクトル内または可視光スペクトル外(UVまたはIR)であり得る。IRセンサおよび光起電力電池が、放射線検出部品の例である。
用語「整流接合」とは、一方のタイプの電荷キャリアが接合を介して一方向に、逆方向に比してより容易に流れる、半導体層中の接合、または半導体層および異種材料の間の界面によって形成される接合を意味することを意図する。ダイオードとして用いられることができるpn接合が、整流接合の例である。
用語「赤色光発光部品」とは、およそ600〜700nmの範囲の波長で発光極大を有する放射線を放射することが可能である電子部品を意味することを意図する。
用語「赤色光発光有機層」とは、およそ600〜700nmの範囲の波長で発光極大を有する放射線を放射することが可能である有機層を意味することを意図する。
用語「リフロー」およびその変形とは、層、部材、構造、またはこれらの任意の組み合わせに、このような層、部材、構造、またはこれらのいずれかの組み合わせの形状に著しく変化を生じさせるに十分なエネルギーを印加することを意味することを意図する。一実施形態においては、リフローは、材料を導電性部材中で溶融させることを含むことができる。他の実施形態において、リフローは、流れ温度(例えば、SiOについては960℃)に到達させるまたは流れ温度を超えさせることを含むことができる。
用語「修復」およびその変形とは、電子素子を(1)分解することなく、および(2)再製造、再組み立て、または再製造および再組み立てが組み合わされることなく、電子素子の少なくとも一部分を修理することを意味することを意図する。一実施形態においては、修復は、電子素子のどの部位が機能していない(例えば、電気的短絡、電気的開口部等)か、または特定の制限からはずれて作動(例えば放射強度が過度に低い)しているかを判定するためにテストを実施した後に実施されることができる。
電子素子に関して、用語「可逆的に分解され」は、このような電子素子またはその一部分は、電子素子またはその一部分中の電子部品に著しく悪影響を及ぼすことなく分解されることができることを意味することを意図している。
電子素子に関して、用語「可逆的に再び組み立てられる」は、このような電子素子またはその一部分は、電子素子またはその一部分中の電子部品に著しく悪影響を及ぼすことなく再び組み立てられることができることを意味することを意図している。
用語「シーリング材料」は、電子素子中環境および電子素子外環境がいずれかの顕著な程度に相互に混合されることの回避を補助するために、電子素子中において用いられる材料であることを意味することを意図している。
用語「静止画像ディスプレイ」は、著しく変化しないイメージを有するディスプレイであることを意味することを意図している。ディスプレイは、このようなディスプレイが、ディスプレイ中の電子部品(例えば、放射線放射部品、トランジスタ等)の劣化、老化または両方による輝度、階調、または両方の変化を経験する可能性があるとしても、なお静止画像ディスプレイとしてみなされることができる。
用語「実質的に同じ」とは、2つ以上の部材、2つ以上の構造、または1つまたは複数の部材および1つまたは複数の構造が、関連技術分野における当業者によって相互に比較されたとき、このような2つ以上の部材、2つ以上の構造、または1つまたは複数の部材および1つまたは複数の構造は、顕著な方策で異ならないことを意味することを意図している。
用語「基板」とは、剛性または可撓性の一方であることができると共に、限定されないが、ガラス、ポリマー、金属またはセラミック材料またはこれらの組み合わせを含むことができる1つまたは複数の材料の1つまたは複数の層を含み得る、基材を意味することを意図する。基板についての基準点は、プロセス順序の開始点である。基板は、電子部品、回路、または導電性部材を含んでも含まなくてもよい。
用語「使用者表面」とは、電子素子の通常の作動の際に主に用いられる電子素子の表面を意味することを意図する。ディスプレイの場合には、使用者によって見られる電子素子の表面が使用者表面となる。センサまたは光起電力電池の場合には、使用者表面は、検出されまたは電気エネルギーに転化される放射線を透過させる表面となる。電子素子は2つ以上の使用者表面を有し得ることに注意する。
部材、構造、またはこれらのいずれかの組み合わせに対して言及するとき、用語「空隙部」とは、このような部材、構造、またはこれらのいずれかの組み合わせ中の、いずれの固体材料も存在しない領域を意味することを意図する。
用語「ワークピース」とは、基板および、存在する場合には、プロセス順序のいずれかの特定の点で基板の上に配設された1つまたは複数の層を意味することを意図する。基板は、プロセス順序中に著しく変化しない場合があるが、ワークピースはプロセス順序中に著しく変化することに注意する。例えば、プロセス順序の初めにおいて、基板およびワークピースは同一である。層が基板上に形成された後、基板は変化していないが、この時点では、ワークピースは基板および層を含む。
本願明細書において用いられるところ、用語「を含む(comprises)」、「を含んでいる(comprising)」、「を含む(includes)」、「を含んでいる(including)」、「を有する」、「を有している」またはこれらの他のいずれかの変形は、非排他的な包括をカバーすることを意図する。例えば、一連の機構を含むプロセス、方法、物品、または装置は、必ずしもこれらの機構にのみ制限されず、明確に列挙されていない他の機構またはこのようなプロセス、方法、物品、または装置に固有である他の機構を含み得る。さらに、逆であると明確に規定されていない限り、「または」は、排他的な−またはではなく、包括的な−またはについて言及している。例えば、条件AまたはBは、以下のいずれか1つによって満たされる:Aが真(または存在する)であると共にBが偽(または存在しない)である、Aが偽(または存在しない)であると共にBが真(または存在する)である、ならびにAおよびBの両方が真(または存在する)である。
また、「a」または「an」の使用が、本発明の構成要素および部品を記載するために採用されている。これは、単に簡便さのために、および本発明の一般的な意味を与えるためになされている。この記載は、1つまたは少なくとも1つを含むとして読まれるべきであり、単数形はまた、そうでないことを意味することが明らかでなければ、複数形を含む。
構成要素の周期律表中の列に関連する族数は、(非特許文献1)に見られる「新表記」慣行を用いている。
そうでないと定義されていない限りにおいて、本願明細書において用いられたすべての技術的および科学的用語は、本発明の属する技術分野における当業者によって通例理解されるものと同一の意味を有する。本願明細書に記載のものと類似するまたは均等である方法および材料が本発明の実施またはテストにおいて用いられることができるが、好適な方法および材料が以下に記載されている。本願明細書において言及したすべての刊行物、特許出願、特許、および他の文献は、参照によりそれらの全体が援用される。抵触する場合には、定義を含む本明細書が支配的となる。さらに、材料、方法、および例は、例示的のみであり制限的であることを意図しない。
本願明細書に記載されていない範囲については、特定の材料、処理行為、および回路に関する多くの詳細が従来のものであり、有機発光ダイオードディスプレイ、光検出器、光起電力、および半導電性部材技術分野における教科書および他の情報源に見出され得る。
(2.例証的な回路設計)
図1は、電子素子についての多くの可能な回路設計の1つの説明図である。図1は、電子素子100の一部分の回路図を含む。電子素子100は、第1のピクセル120、第2のピクセル140、および第3のピクセル160を含む。ピクセル120、140、および160の各々は、図1に図示されるとおりピクセル回路を含む。各ピクセル回路は、制御回路および電子部品128、148、または168を含む。
第1のピクセル120は、選択トランジスタ122、容量型電子部品124、駆動トランジスタ126、および電子部品128を含む。電子部品128は、電流によって駆動されるほとんどいずれの電子部品であることもできる。1つの素子において、電子部品128は、OLEDなどの放射線放射部品である。ピクセル120中には、制御回路は、選択トランジスタ122、容量型電子部品124、および駆動トランジスタ126を含む。
選択トランジスタ122は、選択ライン(「SL」)134に電気的に接続されたゲート電極、データライン(「DL」)132に電気的に接続された第1のソース/ドレイン(「S/D」)領域、および容量型電子部品124の第1の電極に電気的に接続された第2のS/D領域、およびパワートランジスタ126のゲート電極を含む。SL134は、選択トランジスタ122についての制御シグナルを提供し、選択トランジスタ122が起動されるときに、DL132は、容量型電子部品124と、パワートランジスタ126のゲート電極とに伝達されるデータシグナルを提供する。
容量型電子部品124は、第1の電極および第2の電極を含む。容量型電子部品124の第1の電極は、選択トランジスタ122の第2のS/D領域およびパワートランジスタ126のゲート電極に電気的に接続されている。容量型電子部品124の第2の電極は、1つの回路設計においては、VSS1ライン138である電源ラインに電気的に接続されている。代替的回路設計(図示せず)において、任意選択の抗劣化ユニットは、容量型電子部品124およびピクセル120に電気的に接続された電源ライン(例えば、VSS1ライン138、VDDライン136、または両方)の少なくとも1つに電気的に接続されていてもよい。
パワートランジスタ126は、ゲート電極、第1のS/D領域、および第2のS/D領域を含む。パワートランジスタ126の第1のS/D領域は、電子部品128の電極に電気的に接続されており、パワートランジスタ126の第2のS/D領域は、VSS1ライン138に電気的に連結されている。1つの回路設計において、パワートランジスタ126の第2のS/D領域は、VSS1ライン138に電気的に接続されている。他の回路設計において、任意選択の抗劣化ユニットが、パワートランジスタ126の第2のS/D領域およびVSS1ライン138に電気的に接続されていてもよい。
電子部品128は、一構成において陽極である電極と、その同一の構成において陰極である他の電極とを含む。陽極である電極は、共通VDDライン136に電気的に接続されている。他の構成において、電子部品128は、OLEDなどの有機、放射線−放射性電子部品である。一構成において制御回路である残りのピクセル回路は、電子部品128を駆動するための種々の電流源を提供するために良好に好適である。従って、電流で駆動される1つまたは複数の電子部品が、電子部品128の代わりに、またはと併せて用いられ得る。1つまたは複数の電子部品は、ダイオードを含んでいてもいなくてもよいことに注意する。
他の電子素子において、電子部品128およびパワートランジスタ126は逆であってもよい。より具体的には、(1)電子部品128の陽極である電極は、パワートランジスタ126のS/D領域の1つに電気的に接続されており、(2)電子部品128の陰極である電極は、VSS1ライン138に電気的に接続されており、および(3)パワートランジスタ126の他のS/D領域は、VDDライン136に電気的に接続されている。
第2のピクセル140は、第2のピクセル140中において、データライン152が選択トランジスタ122の第1のS/D領域に電気的に接続されており、VSS2ライン158がパワートランジスタ126の第2のS/D領域に電気的に接続されており、および電子部品148が、パワートランジスタ126の第1のS/D領域およびVDDライン136の間に電気的に接続されていることを除き、第1のピクセル120に類似している。第3のピクセル160は、第3のピクセル160中において、データライン172が選択トランジスタ122の第1のS/D領域に電気的に接続されており、VSS3ライン178がパワートランジスタ126の第2のS/D領域に電気的に接続されており、および電子部品168がパワートランジスタ126の第1のS/D領域およびVDDライン136の間に電気的に接続されていることを除き、第1および第2のピクセル120および140に類似している。
いくつかの回路設計において、電子部品128、148、および168は、互いに実質的に同等であり得る。他の回路設計において、電子部品128、148、および168は、互いに異なる。例えば、電子部品128は赤色光発光部品であり、電子部品148は緑色光発光部品であり、電子部品168は青色光発光部品である。VSS1、VSS2、およびVSS3ライン138、158、および178は、互いに比して同一のまたは異なる電圧であり得る。他の回路設計(図示せず)において、電子部品128、148、168の1つの電子素子において陰極である電極は、実質的に同一または著しく異なる電圧で作動され得る、異なる電源ラインに電気的に接続されていてもよい(すべてが共通VDDライン136に電気的に接続されているのではなく)。この明細書の読了後、当業者は、特定の用途について要求または要望を満たす電子素子100を設計することができるであろう。
選択トランジスタ122、パワートランジスタ126、またはこれらのいずれかの組み合わせは、電解効果トランジスタを含むことができ、特定の回路設計においては、薄膜トランジスタ(「TFT」)であることができる。図1に図示されるピクセルについての回路において、すべてのトランジスタはn−チャンネルトランジスタである。n−チャンネルトランジスタのいずれか1つまたは複数は、いずれか1つまたは複数のp−チャンネルトランジスタによって置き換えられることができる。他の回路設計において、他のトランジスタ(1つまたは複数の接合電解効果トランジスタ(「JFET」)、1つまたは複数のバイポーラトランジスタ、またはこれらのいずれかの組み合わせを含む)が、選択トランジスタ122中に用いられ得る。
(3.第1のワークピース製造)
図2〜6は、図1に図示される電子部品128、148、および168の形成中の電子素子の一部分の断面図の説明図を含む。これらの図(図2〜6)は、電子部品128、148、および168の1つのレイアウトの一例ならびに、電子部品128、148、および168および回路中のそれらの相互接続の製造順序を単に例示する。この説明図において、電子部品128、148、および168は、有機電子素子の一タイプの有機層を含む。この明細書を読了後、当業者は、電子部品は、異なるように配置され、および図1に図示される回路を達成するために代替的な順序を介して製造されることができることを理解するであろう。
図2は、1つの実施形態においてAMOLEDディスプレイ用のピクセルアレイについての共通電極である、共通電極22を形成した後の基板20の一部分の断面図を含む。特定の実施形態において、共通電極は共通陽極である。基板20は、有機電子素子技術分野において用いられる従来の基板であり得る。基板20は、可撓性または剛性、有機または無機であることができる。一般に、ガラスまたは可撓性有機フィルムが支持体として用いられる。基板20は、セラミック、ガラス、金属または有機材料、またはこれらの組み合わせを含み得、およそ12〜2500ミクロンの範囲の厚さを有することができる。
一実施形態においては、共通電極22は透明であり、共通電極22に到達する放射線の少なくとも70%を、共通電極22を通して透過させる。共通電極22は、アレイの実質的にすべて、およびアレイの外の基板20のわずかな区域を覆っていても、または覆っていなくてもよい。例証的な材料としては、酸化インジウム−スズ(「ITO」)、酸化亜鉛スズ(「ZTO」)、元素金属、金属合金、またはこれらのいずれかの組み合わせが挙げられる。ITOおよびZTOは、共通電極22として用いられる場合よりも厚いことができるが、それでもなお、放射線の十分な透過を許容する。例えば、ITOまたはZTOが共通電極22として用いられる場合、共通電極22は、およそ20〜200nmの範囲の厚さを有し得る。特定の実施形態においてITOが共通電極22用に用いられる場合、ITO層の厚さは、およそ50〜150nmの範囲であることができる。共通電極22は、ステンシルマスクを用いる選択堆積またはブランケット堆積および従来のリソグラフィー技術などの従来の技術を用いて形成されて、アレイの外側に配設された共通電極層の一部分が除去される。
1つまたは複数の導電性部材32が、図3に図示されるとおり、基板20および共通電極22上に形成される。導電性部材32は、電力伝達ラインとして作用することができ、アレイを横切って少なくとも部分的に延在し、一実施形態においては、アレイの寸法(行または列)の実質的にすべてにわたって延在する。図3を参照すると、導電性部材32は、アレイの列の実質的にすべてにわたって延在し得る。特定の一実施形態において、導電性部材32は、無機、金属含有電力伝達ラインである。一実施形態においては、導電性部材32は、列(図3に図示されるとおり)または行の形態であり得る。他の実施形態において、単一の導電性部材32は、放射線放射性または放射線反応性部品が形成されることとなる位置に開口部を有する格子の形態であることができる。
導電性部材32は放射線を透過させる必要はないため、これらは、共通電極22より実質的に厚く、より導電性であることができる。導電性部材32は、およそ500nm〜500ミクロンの範囲で厚さを有し得る。一実施形態においては、導電性部材32は、2000nmより厚くてもよく、これらの厚さは、放射線に関連しない他の問題(例えば、フィルム応力、続く層の導電性部材32上のステップ被覆率等)によって制限され得る。
導電性部材32は、金属、混合金属、合金、金属酸化物、金属窒化物、混合金属酸化物、混合金属窒化物、またはこれらの組み合わせを含む1つまたは複数の高導電性材料を含むことができる。導電性部材32に用いられる例証的な金属構成要素は、Ni、Cu、Al、Au、Ag、W、Ta、このような金属のいずれかの合金またはこれらのいずれかの組み合わせを含むことができる。代替的な実施形態において、導電性ポリマーなどの他の導電性材料を、高導電性材料に追加してまたはその代わりに用いることができる。導電性部材32の長さおよび幅は、電子素子のレイアウトによって判定され得る。抵抗率(すなわち、材料の選択)および厚さは、レイアウトに著しく影響することなく異なることができる。高い抵抗率の材料が用いられる場合、導電性部材32は、ライン抵抗を許容可能な限度内に維持するために、より厚くてもよい。導電性部材32は、ステンシルマスクを用いる選択堆積またはブランケット堆積および従来のリソグラフィー技術などの従来の技術を用いて形成されて、導電性部材32を形成するために導電層の一部分が除去される。
図3には図示されていないが、コントラストを向上させるために、特にバックグラウンド蛍光を低減させるために、任意選択の黒色層が導電性部材32または共通電極22の下に配設され得る。ほとんど無限の数の材料を、黒色層について用いることができる。任意選択の黒色層が導電性部材32および共通電極22の間に配設されている場合には、任意選択の黒色層は、導電性〜抵抗性〜絶縁性で異なる電気的特長を有することができる。任意選択の黒色層が導電性部材32および共通電極22の間に配設されている場合には、任意選択の黒色層を介する少なくともいくつかの開口部が導電性部材32および共通電極22の相互接続を許容するか、または導電性部材32および共通電極22の間に他の電気接続が形成される(例えば、導電性部材32の側面に隣接して形成され、導電性部材32および共通電極22に接触する導電性サイドウォールスペーサ)場合には、任意選択の黒色層は絶縁性であることができる。任意選択の黒色層は、ステンシルマスクを用いる選択堆積またはブランケット堆積および従来のリソグラフィー技術などの従来の技術を用いて形成されて、導電性部材32によって覆われていない、または覆われないであろう部分を除去することができる。
1つまたは複数の支持構造42が、図4に図示されるとおり形成され得る。支持構造42の例は、井戸構造、陰極セパレータ等を含むことができる。支持構造42は、行または列に、または上面図から格子として見えるよう配向され得る。支持構造42は、放射線放射部品がどこに形成されることとなるかを定義する。一実施形態においては、支持構造42は、有機層が形成されることとなる部分の区域を定義する。支持構造42中の各開口部は、放射線放射部品に関連し得る。支持構造42は、有機層の異なる材料の相互の離間の維持を補助し得る。他の実施形態において、井戸構造は、青色光発光部品についての区域への赤色および緑色光発光材料の進入の回避を補助することができる。井戸構造はまた、続いて形成される電極の、相互の電気的な接続からの電気的な絶縁を補助し得る。
支持構造42は、その後の処理に対して比較的不活性であり、放射線に対して不透明ではなく、電気的において絶縁性である材料の1つまたは複数の層を含む。いくつかの非限定的な例証的な材料としては、放射線画像形成性材料(例えば、ポジ型(positive acting)(ノボラック)およびネガ型(negative acting)、ポリイミド等を含むフォトレジスト)、窒化シリコン、シリコンオキシド(二酸化ケイ素、シロキサン、塗布ガラス等を含む)、非ドープまたは低ドープシリコン、金属酸化物、金属窒化物、金属酸窒化物、およびこれらの組み合わせが挙げられる。
支持構造42は、材料の層を堆積させ、次いでこれらの層をパターン化しまたは支持構造42についての層が堆積されるに伴ってパターンを形成することにより形成され得る。この明細書の目的のために、堆積は、マイクロエレクトロニクス技術分野(OLED、フラットパネル、半導体および他の類似技術分野)において用いられる液体または蒸着技術を含むよう広く解釈されるべきである。支持構造42が形成された後、支持構造42の側面は、図4に図示されるとおり、負の傾き(支持構造42の側面と基板20の主面とによって定義される角度)、正の傾きを有し得、または実質的に垂直な壁面を形成し得る。
支持構造42の高さは1〜10ミクロンの範囲であることができる。より低いまたは高い高さが、他の実施形態において用いられ得る。一実施形態においては、支持構造42は、続いて形成される電極と、この明細書において後に記載される第2のワークピースに取り付けられた導電性部材との間の接触の可能性を低減するために、「スタンドオフ」の少なくとも一部として用いられ得る。代替的実施形態のセクションで説明される他の実施形態において、支持構造42は、導電性部材が最初に基板20上に形成されるときの、第1のワークピースに取り付けられ、続いて形成される導電性部材と、第2のワークピース上のコンダクタとの間の接触の可能性を低減させることができる。
支持構造42の任意選択の処理が、支持構造42の表面エネルギーを変化させるために実施され得る。特定の一実施形態において、支持構造42は、支持構造42の露光表面を疎水性とするために、フッ素処理を受け得る(例えばフッ素プラズマへの露光)。当業者は、1つまたは複数の他の任意選択の処理が、フッ素処理の代わりにまたはと併せてなされ得ることを理解する。
有機層50が、図5に図示されるとおり共通電極22上に形成される。有機層50は、1つまたは複数の層を含み得る。有機層50は、1つまたは複数の有機活性層54、56、および58を含み、任意により、緩衝層、電荷注入層、電荷輸送層、電荷ブロック層、またはこれらのいずれかの組み合わせのいずれか1つまたは複数を含有し得る。任意選択の緩衝層、電荷注入層、電荷輸送層、電荷ブロック層、またはこれらのいずれかの組み合わせは、有機活性層54、56、および58と共通電極22との間、有機活性層54、56、および58と続いて形成される電極層との間、またはこれらの組み合わせに配設され得る。一実施形態においては、正孔輸送層52が、共通電極22と有機活性層54、56、および58との間に配設される。
有機層50の形成は、OLEDにおける有機層の形成に用いられるいずれか1つまたは複数の従来の堆積技術を用いて実施される。一実施形態においては、正孔輸送層52は、ポリアニリン(「PANI」)、ポリ(3,4−エチレンジオキシチオフェン)(「PEDOT」)などの有機ポリマー、またはテトラチアフルバレンテトラシアノキノジメタン(TTF−TCQN)などの有機電荷輸送化合物を含むことができる。正孔輸送層は、典型的には、およそ50〜250nmの範囲で厚さを有する。
有機活性層54、56、および58の各々は、1つまたは複数の小分子材料、1つまたは複数の高分子材料、またはこれらの組み合わせを含むことができる。小分子材料は、例えば、米国特許公報(特許文献1)および米国特許公報(特許文献2)に記載のものを含み得る。あるいは、高分子材料は、米国特許公報(特許文献3)、米国特許公報(特許文献4)、および米国特許公報(特許文献5)に記載のものを含み得る。例証的な材料は、半導電性共役ポリマーである。このようなポリマーの例は、「PPV」として称されるポリ(フェニレンビニレン)である。発光材料は、添加剤と共にもしくは無しで、他の材料のマトリックス中に分散され得るが、典型的には層を単独で形成する。一実施形態においては、有機活性層54、56、および58の各々は、一般に、およそ40〜100nmの範囲で厚さを有する。
有機活性層54、56、および58が受放射線電子素子中に組み込まれる場合、有機活性層54、56、および58の材料は、1つまたは複数の共役ポリマー、1つまたは複数のエレクトロルミネセント材料、またはこれらの組み合わせを含み得る。このような材料としては、例えば、多くの共役ポリマーおよびエレクトロ−およびフォト−ルミネッセント材料が挙げられる。特定の例は、ポリ(2−メトキシ,5−(2−エチル−ヘキシルオキシ)−1,4−フェニレンビニレン)(「MEH−PPV」)またはCN−PPVを有するMEH−PPV複合体を含む。有機活性層54、56、および58は、典型的にはおよそ50〜500nmの範囲で厚さを有する。
一実施形態においては、有機活性層54、56、および58は、アレイ中で用いられる異なる色に対応する。例えば、フルカラーディスプレイについて、有機活性層54、56、および58についての異なる材料は、赤色、緑色、および青色光発光部品を達成するために用いられることができる。特定の実施形態において、有機活性層54は赤色光発光部品中に用いられ、有機活性層56は緑色光発光部品中に用いられ、有機活性層58は青色光発光部品中に用いられる。他の実施形態において、放射線は、対応する有機活性層に追加して、またはの代わりに、電荷ブロック層、電荷注入層、電荷輸送層、またはこれらのいずれかの組み合わせから放射され得る。従って、赤色光発光有機層については、赤色光が有機活性層54、有機活性層54に隣接する1つまたは複数の対応する層、またはこれらの組み合わせから放射され得る。緑色光発光有機層については、緑色光が有機活性層56、有機活性層56に隣接する1つまたは複数の対応する層、またはこれらの組み合わせから放射され得る。青色光発光有機層については、青色光が有機活性層58、有機活性層58に隣接する1つまたは複数の対応する層、またはこれらの組み合わせから放射され得る。
電極62および導電性部材64が、図6に図示されるとおり形成される。電極62は支持構造42の開口部中および共通電極22および有機層50の上の部分に形成される。電極62は電子素子についての陰極として役立つ。導電性部材64は支持構造42上の部分に形成され、一実施形態においては、支持構造42の負の傾きにより、それらの直に隣接する電極62に電気的に接続されていない。一実施形態においては、電極62および導電性部材64は、高仕事関数を有する電極22より低い、低仕事関数を有する金属含有層を含むことができる。電極62および導電性部材64についての材料は、1つまたは複数の1族金属(例えば、Li、Cs)、1つまたは複数の2族(アルカリ土類)金属、ランタノイドおよびアクニチドを含む1つまたは複数の希土類金属、金属フッ化物(例えば、LiF、CaF等)またはこれらのいずれかの組み合わせを含むことができる。電極62および導電性部材64は、電極62および有機層50に近接して配設される導電性部材64中の他の層と比して、水および水分との反応性に劣る導電性キャッピング層を含むことができる。このようなキャッピング層は、Al、Cu、Ag、Au、Pt、Pdなどの金属または金属合金、他の好適な金属、このような金属のいずれかの合金またはこれらのいずれかの組み合わせを含むことができる。電極62および導電性部材64は、およそ300〜600nmの範囲で厚さを有する。1つの特定的な、非限定的な実施形態において、およそ100nmのITO層で覆われたおよそ500nmのAl層で覆われたおよそ10nm未満であるBa層が堆積され得る。電極62のパターンに対応するステンシルマスクを、蒸発、スパッタリング等などの従来の堆積プロセスと共に用いることができる。
プロセスにおけるこの時点において、電子部品128、148、および168が形成されている。一実施形態においては、電子部品128は赤色光発光部品であり、電子部品148は緑色光発光部品であり、電子部品168は青色光発光部品である。簡便さのために、基板20およびその電子部品は、1つの実施形態においては有機パネルである第1のワークピースとして称されることとなる。
(4.第2のワークピース製造)
電子素子についての第2のワークピースは、第1のワークピースの前または後に製造することができる。図7は、電子素子についての1つまたは複数の制御回路を含むバックパネルである第2のワークピースを図示する。図7を参照すると、基板700は、第1のワークピースの基板20に関して既述された1つまたは複数の材料を含む。一実施形態においては、基板20および700は、ガラスなどの同一の材料を含む。他の実施形態において、異なる材料を、基板20および700について用いることができる。制御回路722および他の回路(図示せず)は、基板700中または上に従来の技術を用いて形成され得る。アレイ外の他の回路(図示せず)は、アレイ中のピクセルの制御に用いられる周辺および遠隔回路構成要素を含み得る。製造の中心は、周辺または遠隔回路構成要素ではなくアレイ上にある。特定の一実施形態において、制御回路722は、第1のワークピースおよび第2のワークピースが後に連接されるとき、制御回路722の少なくとも一部分が、第1のワークピースの支持構造42の下または上に配設されるような位置であることができる。この方策においては、アパーチャ比は低減されない。
導電性プラグ744を含有する絶縁層742が、次いで、各導電性プラグ744が制御回路722に電気的に接続されるよう、いずれかの数の従来の技術の1つまたは複数を用いて形成される。一実施形態においては、絶縁層742は、1つまたは複数のパターン化層としてステンシルマスクを用いて堆積される。他の実施形態において、絶縁層742は、ブランケット堆積され、および従来のリソグラフィー技術を用いてパターン化されて、制御回路722への開口部が形成される。一実施形態においては、導電性プラグ744は、選択堆積を用いて、または1つまたは複数の層をブランケット堆積させ、および研磨し、エッチングし、またはそうでなければ他の方法で、絶縁層742中の開口部外に配設されたこのような層の部分を除去して、形成される。
コンダクタ762および導電性部材764が、次いで、いずれかの数の従来の技術の1つまたは複数を用いて形成される。いくつかの実施形態において、導電性部材764は、1cm当たり少なくとも15.5個の導電性部材の密度(平方インチ当たり100導電性部材)であり、他の実施形態において、導電性部材は、1cm当たり少なくとも31.0個の導電性部材の密度(平方インチ当たり200導電性部材)であり、他の実施形態において、導電性部材は、1cm当たり少なくとも46.5個の導電性部材の密度(平方インチ当たり300導電性部材)である。
各コンダクタ762は、導電性プラグ744、および対応するコンダクタ762の上に配設された導電性部材764の1つに接触する。一実施形態においては、コンダクタ762および導電性部材764の各々は、1つまたは複数のパターン化層としてステンシルマスクを用いて堆積される。他の実施形態において、コンダクタ762および導電性部材764は、1つまたは複数の層をブランケット堆積させ、および従来のリソグラフィー技術を用いてこのような層をパターン化することにより形成される。
コンダクタ762は、基板700がその後に異なる基板と連接されるときに、処理条件に露出される。一実施形態においては、コンダクタ762は、この明細書において以下により詳細に記載されているとおり、導電性材料、任意選択の接着剤、支持構造、および他の基板の露出されたコンダクタと適合性(すなわち、悪影響を及ぼす相互作用がない)である。コンダクタ762は、周期律表の4〜6族、8および10〜14族、またはこれらのいずれかの組み合わせから選択された少なくとも1種の構成要素を含むことができる。一実施形態においては、コンダクタ762は、Cu、Al、Ag、Au、Mo、このような金属のいずれかの合金またはこれらのいずれかの組み合わせを含むことができる。他の実施形態において、コンダクタ762が1つの層を含む場合、層の1つは、Cu、Al、Ag、Au、Mo、このような金属のいずれかの合金またはこれらのいずれかの組み合わせを含むことができ、他の層は、Mo、Cr、Ti、Ru、Ta、W、Si、このような金属のいずれかの合金またはこれらのいずれかの組み合わせを含むことができる。導電性金属酸化物、導電性金属窒化物またはこれらの組み合わせが、元素金属またはそれらの合金のいずれかの代わりにまたはと併せて用いられ得ることに注意する。一実施形態においては、コンダクタ762およそ0.1〜5ミクロンの範囲で厚さを有する。特定の一実施形態において、コンダクタ762は、導電性部材764に接触する表面でITOを含むことができる。
導電性部材764は、240℃以下の融点を有する材料を含む。一実施形態においては、導電性部材764は、低融点金属または金属合金を含み得る。一実施形態においては、金属または金属合金は、In、Sn、Bi、Pb、Hg、Ga、Cd、このような金属のいずれかの合金、またはこれらのいずれかの組み合わせを含むことができる。特定の一実施形態において、Pb、Hg、Ga、Cd、またはこれらのいずれかの組み合わせを含有していてもしていなくてもよいインジウム−錫合金を用いることができる。より特定の実施形態において、金属合金は、およそ40重量%In、40重量%Sn、および20重量%Pbを含むことができる。一実施形態においては、金属または金属合金は、85℃を超える融点を有し得る。他の実施形態において、金属または金属合金は、240℃未満の融点を有し得る。さらに他の実施形態において、材料は、電子素子中の有機層に対する損傷の可能性を低減させるよう選択された融点を有する。一実施形態においては、130℃〜200℃の範囲での融点が用いられ得る。例えば、インジウムは、およそ156℃の融点を有する。他の実施形態において、In、Sn、またはPbの1つまたは複数の組み合わせを含む合金は、130〜200℃の範囲で融点を有する1つまたは複数の共融点組成物を形成し得る。一実施形態においては、コンダクタ762は、およそ0.1〜5ミクロンの範囲で厚さを有する。
特定の一実施形態において、導電性部材764に接触するコンダクタ762の部分はITOであり、および導電性部材764はインジウムである。コンダクタ762および導電性部材764の厚さは、本実施形態についてはおよそ1〜2ミクロンの範囲である。より特定の実施形態において、コンダクタ762の各々は、上面図からみられるように、およそ200ミクロン×50ミクロンの区域を有することができる。導電性部材764がおよそ1ミクロン厚である場合、リフローの際、導電性部材764は、およそ8ミクロンの厚さのはんだボールを形成することができる場合がある。この高さの重要性は、支持構造42がスタンドオフの少なくとも一部を形成する実施形態についてより明らかになるであろう。
一実施形態においては、コンダクタ762および導電性部材764は、物理蒸着ツール(例えば、エバポレータ、スパッタリングチャンバ等)、または米国特許公報(特許文献6)に記載のものなどのめっきツール中での同一のポンプダウンサイクルの際に形成されることができる。他の実施形態において、導電性部材764は、異なるツールを用いる異なるポンプダウンサイクル中に、またはコンダクタ762について用いられたものと比して異なるパターン化順序を用いることにより形成されることができる。一実施形態においては、コンダクタ762および導電性部材764の側面は同一面上にあり、他の実施形態においては、コンダクタ762は、上面図からみられるように、それらの対応する導電性部材764と比して異なる形状を有し得る。例えば、導電性部材764は、それらの対応するコンダクタ762と比して、狭く、低く、またはその両方であり得る。
さらに他の実施形態において、コンダクタ762および導電性部材764は異なる時間で形成され得る。例えば、コンダクタ762が形成され得、およびコンダクタ762に対する開口部を有するパターン化された絶縁層が形成され得る。導電性部材764を形成するとき、リフロー作業中に溶融しない1つまたは複数の金属または金属合金層が形成され得、バリアまたは結合層として役立つ。このような1つまたは複数の層は、無機半導電性導電性バンプテクノロジーにおいて慣習であるバンプ下地金属(「UBM」)として称され得る。既述の融点を有する他の1つまたは複数の層は、1つまたは複数の金属または金属合金層の上に形成されることができる。従って、導電性部材764は、UBMについて1つまたは複数の層、ならびに一実施形態において240℃以下、他の実施形態において200℃以下、または特定の実施形態において160℃以下の融点を有する材料または材料の組み合わせを含む1つまたは複数の層を含むことができる。
さらに他の実施形態において、コンダクタ762、導電性部材764、またはこれらのいずれかの組み合わせは、従来のレジストリフトオフプロセスを用いて形成されることができる。この特定の実施形態において、レジスト層(図示せず)を形成することができ、およびコンダクタ762、導電性部材764、またはこれらのいずれかの組み合わせが残る開口部のみを有する。コンダクタ762、導電性部材764、またはこれらのいずれかの組み合わせについての1つまたは複数の層は、レジスト層上に、およびレジスト層における開口部中に形成される。レジスト層は、次いで除去され、これはまた、レジスト層の上に配設されたコンダクタ762、導電性部材764、またはこれらのいずれかの組み合わせの層を除去し、従って、レジスト層の開口部内に配設された、コンダクタ762、導電性部材764、またはこれらのいずれかの組み合わせの部分が残留される。
この明細書を読了後、当業者は、導電性部材764の組成物、形状(厚さを含む)、および電子素子の他の部位と相対的な形成に関して、多くの選択肢が存在することを理解するであろう。当業者は、組成物、形状、および導電性部材764の形成を、彼らの特定の要求または要望について調整することができる。
(5.第1および第2のワークピースの位置合わせおよびリフロー)
シーリング材料822が、図8中の上面図により図示されているとおり、第1のワークピース、第2のワークピース、または両方に適用され得る。シーリング材料822は、第1のワークピース、第2のワークピース、または両方のアレイ824および縁部826の間に配設されている。シーリング材料822は、電子産業において基板の連接に用いられるほとんどいずれの接着剤または他の材料をも含むことができる。シーリング材料の例としては、エポキシ、ガラスフリット等が挙げられる。一実施形態においては、基板20および700およびシーリング材料822は、比較的近い熱膨張係数を有する。例えば、3つのうちの最低の熱膨張係数は、3つのうちの最高の熱膨張係数の少なくとも90%であり得る。1つの特定の実施形態において、基板20および700およびシーリング材料822はガラスを含む。
第1のワークピースおよび第2のワークピースは、補完的な位置合わせマーク842を含むことができる。例えば、第1のワークピースは、中実の十字を含むことができ、第2のワークピースは、第1および第2のワークピースが適当に位置合わせされたときに、その中に中実の十字が配設される大きな中空の十字を含むことができる。多くの他のタイプの位置合わせマークを、位置合わせマーク842と併せてまたはその代わりに用いることができる。位置合わせプロセスは慣習である。
位置合わせ後、第1のワークピースおよび第2のワークピースは、一緒に押圧されてシーリング材料822によってシールされることができる。シーリングは、真空下、大気圧下または高圧下で、比較的不活性なガス(1つまたは複数の希ガス、N、またはこれらのいずれかの組み合わせ)、または圧力およびガスのいずれかの組み合わせを用いて実施され得る。図9は、支持構造42がスタンドオフの一部である実施形態の説明図を含む。第1のワークピースの導電性部材32、井戸構造42、および導電性部材64の組み合わせは、スタンドオフとして役立ち、電極62とコンダクタ762との間の間隔のより一定した維持を補助することができる。図9に図示される実施形態において、第1のワークピースの導電性部材64は、第2のワークピースに接触する。導電性部材64が存在しない(すなわち、電極62が導電性部材64を形成することなく形成されている)他の実施形態においては、支持構造42が、第2のワークピースに接触していてもよい。さらに他の実施形態においては、導電性部材64、支持構造42、またはこれらのいずれかの組み合わせは、第2のワークピースに接触している必要はない。この明細書において以下に記載しているとおり、導電性部材64、支持構造42、またはこれらのいずれかの組み合わせは必須ではなく、基板20上に存在しなくてもよい。
シーリング材料822(図8中、しかしながら図9においては図示せず)は、従来の技術を用いて、硬化され、加熱され、または他の方法で化学剤、放射線、またはこれらのいずれかの組み合わせに露出またはで処理される。一実施形態においては、シーリング材料は、紫外(「UV」)放射線への露光で硬化されるエポキシを含むことができる。他の実施形態において、シーリング材料822は、局所的に加熱されてガラスフリットシールすることができるガラスを含むことができる。この明細書を読了後、当業者は、他のシーリング材料およびシーリング技術を用いることができることを理解するであろう。シーリング材料822は、電子素子内の環境と、電子素子外の環境とがいずれかの顕著な程度で相互に混合されることとなる可能性を低減させる。個別の封入層は、シーリング材料822が用いられる場合には要求されない。
プロセスにおけるこの時点において、基板700に取り付けられた導電性部材764、およびそれらに一番近い電極62は、ギャップによって相互に離間され得る。ギャップのサイズは、導電性部材764中の材料(例えば、形態学)、導電性部材764と現在接触しているまたは接触することとなる(コンダクタ762および電極62の)表面との間の表面張力の相対的差異、リフロー条件、リフロー中の基板の向き(第2のワークピースが下、第1のワークピースが下)、他の可能性のある条件、またはこれらのいずれかの組み合わせを含む複数の要因に基づいて、異なることができる。一実施形態においては、ギャップは8ミクロン以下であることができる。より特定の実施形態において、ギャップは1ミクロン以下であることができる。他の実施形態において、導電性部材764の1つまたは複数は、電極62の1つまたは複数に接触することができる。第1のワークピースの電子部品に対する損傷を比較的低く維持するために注意し得る。
リフロー作業は、図9に図示されるとおり、導電性部材764をリフローするために実施される。リフローの最中、導電性部材764は第1のワークピースの電極62に向かって流れる。導電性部材764が第1のワークピースに取り付けられている場合には、リフローの最中には、導電性部材764は、第2のワークピースのコンダクタ762に向かって流れる。成功したリフロー作業は、それらの対応するコンダクタ762および電極62が相互に電気的に接続された導電性部材764をもたらす。この明細書において後に記載されるであろうとおり、リフロー作業は、完全には成功しない場合があり、非機能性部品について電気接続を完了するために修復作業が実施され得る。
リフローは、少なくとも、導電性部材764がそれらの形状を変化させ始める温度で実施される。一実施形態においては、リフローは、少なくとも融点の温度で実施される。およそ所望の温度に到達した後、リフローは比較的急速に、例えば1分未満に生じることができる。他の実施形態において、リフローは、必要であるか、または所望される場合にはより長時間実施されることができる。リフローは、電子素子またはいずれかのその部品の機能または耐用年数が著しく悪影響を受けない限りにおいて、ほとんどいずれの温度で、または時間および温度の組み合わせで実施されることができる。例えば、第1のワークピースの有機層50が、過度に高い温度、または過度に高い温度および時間の組み合わせに露出された場合、有機層50は、劣化され、耐用年数の低減を被り、分解され、またはそうでなくても反応し、またはこれらのいずれかの組み合わせを受け得る。
リフローは、1つまたは複数の異なる加熱または放射線源を用いて実施され得る。例えば、リフローは、第1および第2のワークピースを、ホットプレート上またはオーブン内に置くことにより実施されることができる。他の実施形態においては、レーザなどの指向性放射線源を用いることができる。
特定の一実施形態において、ホットプレートは、導電性部材764中の材料の溶融点または共融点より高い温度(インジウム導電性部材が用いられる場合には160℃など)にセットされることができる。第2のワークピースおよび第1のワークピースは、ホットプレート上に置くことができる。さらなる特定の実施形態において、第2のワークピースは、ホットプレートの加熱構成要素または加熱表面上に配設されることができる。第2のワークピースが、およそ156℃より高い温度に到達した後、導電性部材764中のインジウムは溶融することができ、導電性部材764のリフローを許容する。リフローは1分未満かかることができ、より特定の実施形態においては、およそ5〜20秒で実施されることができる。一実施形態においては、オーブンでは第1のワークピースが第2のワークピースと同様の熱に露出され得るが、ホットプレートでは第1のワークピース、特に第1のワークピースの有機層は第2のワークピースより冷えている場合があるため、ホットプレートの使用は、オーブンの使用より良好である場合がある。従って、リフロー中は、ホットプレートは、アレイ中の有機層の平均温度をアレイ中の導電性部材764の平均温度より低くさせることができる。しかしながら、ホットプレートおよびオーブンは、すべての導電性部材764が同一の加熱サイクル中にリフローし得るために比較的高いスループット率を有することができる。
他の特定の実施形態において、パルスレーザなどの指向性放射線源を用いることができる。パルスレーザは、第1のワークピースのより少ない加熱の可能性で導電性部材764をリフローさせる十分なエネルギーを提供するために用いられることができる。一実施形態においては、パルスレーザは、コンダクタ762、導電性部材764、または両方をターゲットとすることができ、コンダクタ762、導電性部材764、または両方によって著しく吸収される放射線を用いる。放射線がコンダクタ762に吸収される場合、対応する導電性部材764が熱伝導によって加熱されることができる。放射線または熱伝導のいずれによって加熱されても、導電性部材764がおよそ156℃より高い温度に到達した後、導電性部材764中のインジウムが溶融し、導電性部材764のリフローを許容することができる。リフローは1分未満かかることができ、より特定の実施形態においては、およそ5〜20秒で実施されることができる。実際の時間は、放射線量、放射線源がパルスか、およびパルスである場合には、パルス周波数(パルスがどのくらいの間オンおよびオフとなっているか)に依存することができる。アレイについてのリフロー作業中に、パルスレーザは、アレイ中の有機層の平均温度を、リフローが実施されている周囲温度よりおよそ10℃以下で高温にさせることができる。さらなる一特定の実施形態において、アレイ中の有機層の平均温度は、アレイについてのリフロー作業中におよそ10℃以下で昇温される。
プロセスにおけるこの時点において、導電性部材764は、コンダクタ762および電極62に実質的に直接に結合されている。直接的な結合は、導電性部材764を、コンダクタ762および電極62に電気的に接続させることができる。一実施形態においては、小片、きわめて薄い膜(例えば1人または複数人の人間の接触からの油)、または他の汚染が、導電性部材764の1つ、ならびにコンダクタ762の1つおよび電極62の1つのいずれか一方または両方の部分の間にあり得る。特定の実施形態において、実質的に直接的な結合は、シーリング材料822に追加してまたはその代わりに機械的結合を提供することができる。
他のエネルギー源および技術を用いることができる。この明細書を読了後、当業者は、彼らの要求または要望を満たすエネルギー源および技術を選択することができるであろう。
第2のワークピースおよび第1のワークピース向きが反対にされ得る。この実施形態において、第2のワークピースは第1のワークピース上に配設され得る。特定の実施形態において、コンダクタ762は、非濡れ性とは逆の濡れ性表面を、導電性部材764に関して有する。重力が、導電性部材764のリフローにおける助力を補助し得る。
図10は、導電性部材764のリフロー後の図9における電子素子の一部分の断面図の説明図を含む。1つの特定の実施形態において、コンダクタ762および電極62の表面はITOを含み、導電性部材764はインジウムである。リフロー中、ITO(コンダクタ762および電極62)の表面エネルギーはインジウム(導電性部材764)より低いために、導電性部材764は「ボール化」し始める。ボール化は導電性部材764の湾曲状側面1022によって図示されており、導電性部材764の電極62に向かう流れを生じさせる。最終的には、導電性部材764は電極62に接触して、コンダクタ762および電極62の間に電気接続を形成する。
一実施形態においては、湾曲状側面1022は連続的である(すなわち鋭角はない)。電極62およびコンダクタ762の間の中間点での導電性部材764の幅は、電極62またはコンダクタ762に隣接する点での第1の導電性部材764の幅より広い。特定の実施形態において、導電性部材764の幅は電極62およびコンダクタ762の間の中間点において最も広い。
第1の導電性部材764が到達することができる最高点は、第1の導電性部材764、コンダクタ762および電極62の表面エネルギー、第1の導電性部材764の形態学、リフロー中の条件、またはこれらのいずれかの組み合わせに依存することができる。特定の実施形態において、電極62およびコンダクタ762の表面が基本的にITOからなる表面を含むと共に第1の導電性部材764が基本的にインジウムからなる場合、第1の導電性部材764は、およそ8ミクロンの高さに到達し得る。この特定の実施形態について、電極62およびコンダクタ762の間の距離は8ミクロン以下であり得る。距離が短くなるに伴い、第1の導電性部材764を成功裏にリフローして、電極62およびコンダクタ762間の電気接続を形成する可能性が高くなり得る。表面エネルギーおよび材料の特定の組み合わせについて、1つまたは複数の経験的テストが、導電性部材764が達成することができる再生可能な最大高さを測定するために実施されることができ、これを、次いで、その特定の組み合わせについての電極62およびコンダクタ762の最大の許容可能な距離の規定に用いることができる。最大の許容可能な距離は、典型的には再生可能な最大高さ未満である。リフロー後、一実施形態においては、導電性部材764は少なくとも3.5ミクロンの高さを有する。
リフロー後、1つまたは複数の導電性部材764は、1つまたは複数の空隙部を加工された導電性部材の側面中にまたは側面に沿って含み得る。1つまたは複数の空隙部は、コンダクタ762および電極62間の電気接続が形成されている限りは問題ではない。導電性部材764は、導電性部材764がコンダクタ762および電極62の中間で切断されて、上面から検査された場合には相互接続ネットワークに似ていることができる。一実施形態においては、導電性部材764の大多数は、1つまたは複数の空隙部を含み得る。1つの特定の実施形態において、単一の導電性部材764が、電極62およびコンダクタ762を電気的に接続する複数の導電性部材に分離していてもよい。
リフロープロセスを用いて形成された電子素子中の電気接続の数、または電子素子中のアレイのみの数でさえも、数多くであることができる。一実施形態においては、少なくとも4,000個のコンダクタおよび少なくとも4,000個の電極が、少なくとも4,000個の導電性部材と電気的に接続され得る。他の実施形態において、少なくとも11,000個のコンダクタおよび少なくとも11,000個の電極が、少なくとも11,000個の導電性部材と電気的に接続され得、さらなる実施形態においては、少なくとも110,000個のコンダクタおよび少なくとも110,000個の電極が、少なくとも110,000個の導電性部材と電気的に接続され得、およびさらなる実施形態において、少なくとも百万個のコンダクタおよび少なくとも百万個の電極が、少なくとも百万個の導電性部材と電気的に接続され得る。一実施形態においては、導電性部材764対コンダクタ762対電極62の比は、1:1:1である。他の実施形態において、比中の数字のいずれか1つまたは複数は、1より大きくてもよい。特定の実施形態において、比はX:1:1であり、ここで、Xは1を超える数字である(分数または整数)。例えば、Xは2、3、4、5、またはこれより大きいことができる。
一実施形態において、リフローは、単独で、コンダクタ762をそれらの対応する電極62に成功裏に電気的に接続するために十分である。しかしながら、形成される電気接続の多さのため、リフロー作業は完全には成功し得ない。例えば、全部ではないが大多数の電気接続がリフロー作業中に形成される。例えば、導電性部材764の1つまたは複数は、流れない場合、またはそれらの対応する電極62に向かって部分的にのみ流れる場合がある。テストを、どの位置が電気接続(例えば電気的に空隙)を有していないか、または不適格なほどに抵抗が高い(例えば、導電性部材764がほとんど電極62に接触していない)かを判定するために実施することができる。他の実施形態において、ディスプレイが製造される場合、テストは、どのピクセルまたはサブピクセルが最低放射強度を有していないかを判定するために実施されることができる。テストからのデータを、電子素子のどの1つまたは複数の部分が修復されるべきであるかをターゲットとするために用いることができる。
修復について多くの選択肢が存在する。一実施形態においては、修復は、リフロー作業の繰り返しであることができる。リフローにホットプレートを用いた場合には、それがまた修復のために用いられることができる。電子素子の一区域が、より多くの電気的空隙または高抵抗を有する場合、その区域がホットプレートの中心に近づくように位置されることができる。他の実施形態において、リフローおよび修復は、異なる技術を用いて実施されることができる。例えば、リフローは、ホットプレート(比較的高いスループットのため)を用いて実施され得、修復は、パルスレーザなどの指向性放射線源を用いて実施され得る。
特定の一実施形態において、リフローおよびテストが実施される。テスト情報に基づいて、修復されるべき電子素子の1つまたは複数の部分を識別することができる。修復中、修復作業は、このような1つまたは複数の部分について、またはこのような1つまたは複数の部分および隣接位置の導電性部材について実施され得る。例えば、テストは、「デッドスポット」と呼ばれる非機能性領域を検出し得る。テストは、上限または下限に近いにもかかわらずデッドスポットのすぐ外側の導電性部材764が仕様の範囲内であると識別し得る。この特定の実施形態においては、デッドスポットに隣接する導電性部材764が仕様の範囲内であるが上限または下限から離れたテスト結果を達成し得るよう、修復されたデッドスポット中の導電性部材、およびデッドスポットに隣接する導電性部材764もまた修復される。すべての導電性部材764が、この特定の実施形態における修復についてターゲットとされることとなるわけではない。テストおよび修復は、対応するコンダクタ762および電極62間のすべての電気接続が形成されるまで、または規定の回数だけ反復され得る。この明細書を読了後、当業者はかれらの要求または要望を満たす修復技術を決定することができるであろう。
リフローと同様に、修復中に、第2のワークピースおよび第1のワークピースの向きは逆にされ得る。この実施形態において、重力は電子素子の修復において助力を補助し得る。
一実施形態においては、実質的に完全な電子素子が形成される。この実施形態において、シーリング材料822は、電子素子の感受性の部分を、電子素子外の環境からシールする。この実施形態において、ガスは、導電性部材764を側方に囲む。排気されても、少なくともいくらかのガスが、電極62およびコンダクタ762間のギャップになお残留する。
プロセスにおけるこの時点において、電子素子は、第1の導電性部材764によって物理的に相互に接続された第1および第2のワークピースを含むことができる。所望の場合には、電子素子は、導電性部材764を、少なくともそれらの融点に加熱することにより分解して、第1および第2のワークピースを相互に分離することができる。電子素子は、位置合わせ、または他の方法で第1および第2のワークピースを相互に相対的に位置させ、導電性部材764を少なくともそれらの融点に再加熱することにより再び組み立てられることができる。本願明細書に記載の分解および再組み立てのプロセスは、電子素子;第1のワークピース、第2のワークピース、第1のワークピースまたは第2のワークピース中のいずれかの部品、導電性部材764を含む電子素子のいずれかの部分、またはこれらのいずれかの組み合わせに著しく悪影響をおよぼすことなく、電子素子の再位置合わせまたは他の方法での再生を許容する。従って、一実施形態においては、導電性部材764は、電子素子が可逆的に分解され、可逆的に再組み立てされ、またはこれらの組み合わせであることを許容することができる。
ペースト、エポキシ、または他の接着剤材料が用いられることとなる場合、分解は、ペースト、エポキシ、または他の接着剤材料に粘着し得る1つまたは複数のコンダクタ762、1つまたは複数の電極62、または他の1つまたは複数の層への層剥離または他の顕著な損傷をもたらし得る。さらに、硬化ペースト、エポキシ、または他の接着剤材料が、破損または他の方法でワークピースの分離中に破壊をする可能性がある場合、小片が生成されることができ、その後の再組み立て中に形成される電気接続に干渉しまたは電気接続を妨害する。さらに、第1のワークピース(電極62を含む)、第2のワークピース(コンダクタ762を含む)またはこれらのいずれかの組み合わせ上にすでにある同一のペースト、エポキシ、または他の接着剤材料は、硬化後再利用することができない。従って、新たなペースト、エポキシ、または他の接着剤を用いる必要があり得る。
図10および11に図示するとおり、電子素子は、AMOLEDディスプレイを含むことができ、ここで、放射線は共通電極22および第1のワークピースを通して放射されることができる。特定の実施形態において、アパーチャ比は、70%、80%、90%、またはそれ以上を超えることができる。一実施形態においては、放射線はまた、基板700を通して放射されることができる。第2のワークピースの制御回路は電子素子の使用者側面と電子部品128、148、および168との間に配設されていないため、比較的高いアパーチャ比を達成することができる。
(6.電子素子およびその作動)
電子素子は、単独で用いられ得、またはシステム中に組み込まれ得る。例えば、電子素子は、コンピュータ、テレビ用のモニターに組み込まれることができるディスプレイ、または携帯型通信デバイス等におけるディスプレイであることができる。
電子素子は、図1に図示されるとおり、端子に適切なシグナルおよびデータを提供することにより操作されることができる。データシグナルは、SL134が駆動されているときDL132、152、および172に置かれることができ、これが、次いで、電流を電子部品128、148、および168を介して流れさせる。リフロー導電性部材764は、電子部品128、148、および168のそれらの対応するパワートランジスタ126への電気接続を提供する。
他のタイプの電子素子が形成される場合(例えばセンサアレイ)、回路構成要素および電圧または他のシグナルはそれに従って変更され得る。
(7.代替的実施形態)
代替的な実施形態において、電子素子は、パッシブマトリックスディスプレイ、静止画像ディスプレイ、またはこれらのいずれかの組み合わせなどの他のタイプのディスプレイデバイスを含むことができる。他の実施形態において、電子部品は、放射線放射部品と併せてまたはその代わりに放射線反応性部品を含むことができる。このような放射線反応性部品は、放射線センサー、光起電力電池、または有機活性層によって受けられた放射線に反応する他の類似する電子部品を含むことができる。
さらに他の実施形態において、導電性部材764は、第2のワークピースではなく、第1のワークピース上に形成されることができる。1つの例証的な、非限定的なプロセスが、図12〜19に関して記載され、図示されている。特定の一実施形態において、支持構造42は、有機材料を含む。プロセスにおける開始点は、図5に図示されるとおり第1のワークピースである。
保護層121が、図12に図示されるとおり、井戸構造42および有機層50を含む基板20上に形成される。保護層121は、井戸構造のサイドウォールをその後のレジスト除去プロセス中に保護するために用いられることとなる。保護層121は、窒化物、オキシド、または酸窒化物などの無機材料を含むことができる。一実施形態においては、保護層121は、従来のプラズマ堆積技術を用いて適合的に堆積されることができる。他の実施形態において、保護層121は適合的ではないが、それでも堆積されて、井戸構造42および有機層50の露出表面上に連続層を形成する。保護層121は、実質的に平らな表面上で計測されて、5〜30nm範囲で厚さを有する。
異方性エッチングが、第1のワークピースの上面図からみられるであろう保護層121の部分を除去するために実施されることができる。一実施形態においては、異方性エッチングは、1つまたは複数のステップを用いるドライエッチングを用いて実施されることができる。ドライエッチングプロセスの条件は、ドライエッチング作業の全体を通じて均一に維持される必要はない。むしろ、ガス混合物、ガス圧力、電圧、電力密度、および温度は、ドライエッチング中、時間と共に変化され得る。ドライエッチングプロセスは、明確に定義された開始点および停止点を有する個別のステップを含み得、または、1回のみの初期開始点と、ドライエッチングタスクの完了のみでの1回の停止点とを有する1つの連続的な作業中における種々のステップを含み得る。「ステップ」または「複数回のステップ」の使用は、個別の開始および停止を有するこれらの使用、ならびに1つの連続的作業中で条件が少なくとも1回は変更される単一のドライエッチングプロセスを有するこれらの使用の両方を含むことを意味する。
本願明細書に記載の特定の一実施形態において、ドライエッチングは、その比較的薄い厚さにより単一ステップとして実施される。少なくとも1種のハロゲン含有ガスを、用いることができる。ハロゲン含有ガスは、フッ素含有ガス、塩素含有ガス、臭素含有ガス、またはヨウ素含有ガスおよびこれらの混合物のいずれか1種または複数を含むことができる。
フッ素含有ガスが用いられる場合、これは、飽和であってもなくてもよい、他のハロゲン原子、F、HF、SF、NF、フッ素含有ハロゲン間化合物(ClF、ClF、ClF、BrF、BrF、およびIF)およびこれらの混合物を含んでいてもいなくてもよいいずれか1種または複数のフルオロカーボンガスを含み得る。塩素含有ガスは、飽和であってもなくてもよい、他のハロゲン原子(例えば、F、Br、およびI)、Cl、HCl、BCl、塩素含有ハロゲン間化合物(ClF、ClF、およびClF)、およびこれらの混合物を含んでいてもいなくてもよいクロロカーボンからなる群から選択され得る。臭素含有ガスは、飽和であってもなくてもよい、他のハロゲン原子(例えば、F、Cl、およびI)、Br、HBr、BBr、臭素含有ハロゲン間化合物(BrFおよびBrF)、およびこれらの混合物を含んでいてもいなくてもよいブロモカーボンからなる群から選択され得る。ヨウ素含有ガスは、飽和であってもなくてもよい、他のハロゲン原子(例えば、F、Cl、およびBr)、I、HI、金属ヨウ化物、ヨウ素含有ハロゲン間化合物(IF)、およびこれらの混合物を含んでいてもいなくてもよいヨードカーボンからなる群から選択され得る。
一実施形態においては、ハロゲン含有ガスは、フッ素含有ガスであり得る。他の実施形態において、フッ素含有ガスは、飽和であってもなくてもよい、他のハロゲン原子含んでいてもいなくてもよいフルオロカーボンを含み得る。さらに他の実施形態において、フルオロカーボンは式Cを有し得、式中、aは1または2であり、bは少なくとも1であり、およびb+cは、aが1であれば4であり、aが2であれば4または6である。プラズマ中の水素の存在は、サイドウォール表面の不活性化を補助し、およびエッチングの異方性特徴を向上させることができる。特定の一実施形態において、CHFは例証的なフルオロカーボンガスである。
一実施形態においては、酸素含有ガスは用いられない。酸素含有ガスは、有機材料をエッチングすることができる。特定の実施形態において、支持構造42および有機層50は、エッチングされないか、または最低限しかエッチングされない。希ガスまたは還元ガスを用い得る。希ガスは、希ガス、N、およびこれらの混合物のいずれか1つまたは複数を含み得、還元ガスは、H、NH、N、Nおよびこれらの混合物のいずれか1つまたは複数を含み得る。希ガスを、不揮発性エッチング生成物または他の材料を物理的に除去するために用いることができる。特定の一実施形態において、希ガスは、保護層121および有機層50のエッチング選択性を向上するためには用いられない。水素ガスが、支持構造42の側面に沿って配設された保護層121の不活性化を補助するために添加され得る。
ドライエッチングは、およそ10〜5000mW/cmの範囲での電力密度およびおよそ0.01〜5000mTorrの範囲での圧力で実施され得る。温度は、性能感受性構成要素および除去される有機材料に応じて異なることができる。ドライエッチングは、典型的には、約80℃以下の温度で実施される。ドライエッチングは、時限エッチングとして、または(支持構造42、有機層50、または両方のとき)時限オーバーエッチングで到達される終点検出を用いて実施されることができる。プロセスにおけるこの時点において、保護構造131は、図13に図示されるとおり、支持構造42の側面および有機層50の部分に隣接して形成される。
電極62および導電性部材64は、図14に図示されるとおり形成される。電極62および導電性部材64の材料ならびに形成は、電極62および導電性部材64を、図6に図示されるとおり形成する場合に既述されたいずれか1つまたは複数の実施形態を用いて実施されることができる。
導電性部材764および766は、図15に図示されるとおり、電極62および導電性部材64上に形成される。764および766の材料ならびに形成は、導電性部材764を、図7に図示されるとおり形成する場合に既述されたいずれか1つまたは複数の実施形態を用いて実施されることができる。導電性部材764の頂部は、導電性部材64または導電性部材766に接触していてもしていなくてもよい。後に説明されるであろうとおり、このような接触は問題ではない。
エッチバック層161が、図16に図示されるとおり、基板20上に形成される。エッチバック層161は堆積され、有機または無機材料を含むことができる。一実施形態においては、エッチバック層161は、基板20の主面に実質的に平行であってもなくてもよい実質的に平坦な表面163を含む。特定の一実施形態において、有機レジスト材料は基板20上にスピンコートされることができる。
エッチバック層161は、図17に図示されるとおり、支持構造42上に配設された導電性部材766を露出するためにエッチングされる。エッチングは、等方的にまたは異方的に実施され得る。一実施形態においては、エッチングは、1つまたは複数のステップを用いるドライエッチングを用いて実施されることができる。ドライエッチングプロセスの条件は、ドライエッチング作業の全体を通して均一に維持される必要はない。むしろ、ガス混合物、ガス圧力、電圧、電力密度、および温度は、ドライエッチング中の時間経過に伴って変化され得る。ドライエッチングプロセスは、明確に定義された開始点および停止点を有する個別のステップを含み得、または、1回のみの初期開始点と、ドライエッチングタスクの完了のみでの1回の停止点とを有する1つの連続的な作業中における種々のステップを含み得る。「ステップ」または「複数回のステップ」の使用は、個別の開始および停止を有するこれらの使用、ならびに1つの連続的作業中で条件が少なくとも1回は変更される単一のドライエッチングプロセスを有するこれらの使用の両方を含むことを意味する。
本願明細書に記載の特定の一実施形態において、ドライエッチングは、2ステップとして実施される。第1のステップを、エッチバック層の下に配設された他の層に対する選択性を考慮することなく、ほとんどのエッチバック層161を除去するために用いることができる。第1のステップは酸素含有ガスを用いることができる。酸素含有ガスの例としては、O、COF、CO、O、NO、NOまたはこれらのいずれかの混合物が挙げられる。既述の1つまたは複数のハロゲン含有ガス、1つまたは複数の不活性ガス、1つまたは複数の還元ガス、またはいずれかのこれらの混合物が、酸素含有ガスに追加して用いられ得る。エッチングは、既述のいずれかのエッチング条件(例えば、電力密度、圧力、温度等)で実施され得る。第1のステップは、時限エッチングとして、または終点検出(例えば、導電性部材766が到達された場合)を用いて実施され得る。
第2のステップ中、ガスおよび電力密度などのエッチングパラメータは、特に、エッチバック層161および導電性部材766の間の選択性を向上させるために変更されることができる。一実施形態においては、ハロゲン含有ガスは(存在する場合には)および不活性ガス(存在する場合には)またはこれらの組み合わせが、選択性を向上させるために低減されるか停止され得る。また、電力密度が、エッチングの物理的パートを減少させるために低減されることができる。
導電性部材766が、図18に図示されるとおり除去される。除去は、ウェットエッチングまたはドライエッチングプロセスとして実施され得る。エッチングについて用いられた化学は、導電性部材766の材料に依存することができる。一実施形態においては、導電性部材766は基本的にインジウムからなる。
ウェットエッチングは、アルコール(例えば、メタノール、エタノール、プロパノール、またはこれらのいずれかの組み合わせ)、王水(およそ3:1HCl:HNO)、またはHPOを用いて実施されることができる。エッチング溶液は、およそ室温(およそ20〜25℃の範囲)または室温より高いまたは低い他の温度であり得る。特定の一実施形態において、ウェットエッチングは、HPOを、およそ30〜40℃の範囲の温度で用いて実施される。ウェットエッチングは、時限エッチングとして実施され得る。
他の実施形態において、ドライエッチングは、3ステップを用いて実施され得る。第1のステップは導電性部材766の表面上に形成され得たいずれかのオキシドまたは汚染物の貫通エッチングに用いられる「ブレイクスルー」エッチングであることができ、第2のステップが導電性部材766のエッチングのほとんどに用いることができ、および第3のステップは、導電性部材64中の1つまたは複数の層に対する向上した選択性有することができる。エッチングパラメータ(ガスおよび条件)は既述されている。
第1のステップは、ハロゲン含有ガスおよび不活性ガスを含むことができる。導電性部材766が少なくとも1種の金属を含むため、ハロゲン含有ガスは、塩素含有ガス、臭素含有ガス、ヨウ素含有ガス、またはこれらの組み合わせを含むことができる。選択される実際のハロゲン含有ガスは、エッチング中における1つまたは複数の揮発性生成物の生成を許容する。希ガスは、導電性部材766の表面のオキシドまたは他の不揮発性汚染物の物理的な除去を補助することができる。第2のステップは、第1のステップと同一のまたは異なる条件で実施され得る。一実施形態においては、希ガスは、エッチング速度およびエッチバック層161に対する選択性を向上するために、低減され、または排除され得る。第2のステップは、時限エッチングとして、または終点が検出されるまで(導電性部材64が到達される)実施され得る。第3のステップは、第2のステップについて用いられたものと同一のまたは異なるエッチング化学を含み得る。第3のステップは、第1のステップ、第2のステップ、または両方と比してより低い電力密度で実施され得る。第3のステップは、時限エッチングとして、または終点検出および時限オーバーエッチングを用いて実施され得る。
任意選択の第4のステップは、導電性部材64をフッ素含有プラズマに露出させて、導電性部材64の露出表面を、不活性化させる、またはその他の方法で、環境水分、他の汚染物、またはこれらのいずれかの組み合わせ、導電性部材の表面エネルギー64の変化、またはこれらの組み合わせから保護するステップを含むことができる。
導電性部材766が除去された後、この実施形態においては、導電性部材64は実質的には除去されず、またはいくらかのみが除去される。導電性部材766および64がインジウムを含む場合、インジウムのいくらか(例えば、ITO)は、導電性部材766と共に除去される。導電性部材64がアルミニウム、銀、またはインジウム以外の他の構成要素の層を含む場合、導電性部材766を除去するエッチングは、導電性部材64のこのような層で、または中で停止し得る。この方策においては、導電性部材64の残留部分が、エッチバック層161が除去されるときに支持構造42を保護することができる。
プロセスにおけるこの時点において、エッチバック層161の残留部分が、図19に図示されるとおり除去される。一実施形態においては、エッチバック層161は、従来のウェットまたはドライレジストエッチングプロセスを用いて除去される有機層を含む。特定の実施形態においては、有機溶剤を、電極62上に配設された導電性部材64、保護構造131、または導電性部材764を著しくエッチングすることなく、エッチバック層161を除去するために用いることができる。他の実施形態においては、無機半導体技術分野において用いられる従来のアッシング技術が実施され得る。電極62上に配設された導電性部材64、保護構造131、および導電性部材764は、エッチバック層161の除去のときに、エッチバック層161が、有機材料を含む場合に支持構造42および有機層50の保護を補助する。
他の実施形態において(図示せず)、エッチバック層161が他の露出層と比して異なる組成を有する場合、保護構造131は要求されない。例えば、エッチバック層161が、シリコンオキシド、窒化物、酸窒化物、またはこれらの組み合わせの1つまたは複数の層を含む場合、エッチバック層161は、少なくともフッ素含有ガスを用いてエッチングされ得る。多くのフッ素含有ガスが、シリコンオキシド、窒化物、酸窒化物、またはこれらの組み合わせの層が、多くの金属および有機材料に対して選択的にエッチングされることを許容する。
基板700およびコンダクタ762を含む他のワークピースが既述のとおり製造される。導電性部材764は、コンダクタ762上に存在してもしなくてもよい。特定の一実施形態において、コンダクタ762は露出される。ワークピースが相互に近接して、および位置合わせされて置かれた後、リフロー作業が、既述の、リフローパラメータのいずれか1つまたは複数を用いて実施されることができる。一実施形態においては、リフロー中、導電性部材764は、コンダクタ762を有するワークピースに向かって流れる。導電性部材764の少なくともいくつかは、電極62およびコンダクタ762に実質的に直接に結合されている。要求または要望される場合、テストおよび修復作業は、既述のとおり実施されることができる。
既述のとおり、導電性部材764の電極62上での、ならびに導電性部材64および導電性部材766の一方または両方の井戸構造上での、リフロー前でのいくつかの偶発的な接触は問題ではない場合がある。導電性部材764および766の間の接触は、導電性部材766が除去される場合に実質的に排除されることができる。導電性部材764は、表面エネルギーに起因して既述のとおりボール化し得る。ボール化は、導電性部材764をリフロー中に導電性部材64から離間させる補助をし得る。従って、導電性部材764および導電性部材64の間のいずれかの側方接触は、リフロー作業の終了時には実質的に排除され得る。この方策において、隣接する電極62は、電気的に短絡せず、(電流の)漏電径路を有さない。
導電性部材764および導電性部材64の間のいずれかの偶発的な接触を排除することが要求または要望される場合、エッチングは、エッチバック層161が除去された後に実施されることができる。特定の一実施形態において、等方性エッチングを、フィラメント、または導電性部材64に接触する導電性部材764の他の残存部分を除去するために用いることができる。
図12〜19に図示される実施形態についての代替的な実施形態において、電極62、導電性部材764、またはこれらのいずれかの組み合わせの選択堆積が実施されることができる。例えば、ステンシルマスクは、電極62、導電性部材764、またはこれらのいずれかの組み合わせが形成されるべき位置に対応する開口部を有し得る。1つまたは複数の堆積が、ステンシルマスクを用いて実施されて、電極62、導電性部材764、またはこれらのいずれかの組み合わせが形成され得る。この特定の実施形態において、導電性部材64および766は形成されることはない。従って、保護層131およびエッチバック層161は必要とされず、それ故、処理作業の少ないプロセスフローが提供される。
さらに他の実施形態において、支持構造42は要求されない。特定の一実施形態において、有機層50は、ステンシルマスクを用いて堆積されることができる1つまたは複数の小分子有機材料を含み得る。他の特定の実施形態において、電極62はまた、ステンシルマスクを用いて堆積され得る。従って、支持構造42の使用は任意選択であり得る。
他の実施形態において、リフロー作業が実施されている間シーリング材料822は存在しなくてもよい。治具または他の装置が、リフロー作業が実施されている間、第2のワークピースおよび第1のワークピースを位置合わせで保持していてもよい。リフロー、および可能性として修復の後、図11に図示されるとおり、導電性部材764、コンダクタ762、および電極62に近い空隙および他の開口部に封入層1122が形成されることができる。
さらに他の実施形態において、エポキシまたは他の好適な封入材料が、要求または要望される場合に、第2のワークピースおよび第1のワークピースの間に注入され、硬化されることができる。例えば、UV硬化性エポキシは、注入され、UV放射線を用いて硬化されることができる。所望の場合には、シーリング材料822が、電子素子の汚染物に対する耐性を潜在的に高めるために、封入層1122の外側に形成されることができる。
他の物理的構成を用いることができる。共通電極は、陽極(例えば、陽極の行または列、各ピクセルまたはサブピクセルについて1つの電極等)などの複数の電極によって置き換えることができる。電子素子中での電極の向きは逆にされ得る。陽極である電極は、共通陰極である共通電極または陰極である電極と比して、コンダクタ762に近接して、または電気的に接続されて配設され得る。導電性部材764によって形成される電気接続は、他のタイプの電極(例えば、陰極)よりコンダクタ762から離間して配設される1タイプの電極(例えば陽極)として形成されることができる。1つまたは複数の追加の絶縁層、1つまたは複数のパターン化順序、またはこれらの組み合わせが、それらの間に配設された電極に対する偶然に形成される電気的短絡または漏電径路無しで電気接続を許容するために用いられ得る。
電極62、コンダクタ762、またはこれらのいずれかの組み合わせについての任意選択の表面処理は、所望の濡れ特徴を達成するために実施され得る。例えば、導電性部材764を形成しまたはリフローする前に、フッ素プラズマを表面エネルギーを低減させるために用いることができる。他の実施形態において、電極62、コンダクタ762、またはこれらのいずれかの組み合わせの表面での比較的高い表面張力が所望され得る。電極62、コンダクタ762、導電性部材764、またはこれらのいずれかの組み合わせの組成は変更することができる。あるいは、表面処理を用いることができる。この実施形態において、導電性部材764は、電極62、コンダクタ762、またはこれらのいずれかの組み合わせの表面を覆うよう広がっていてもよい。この実施形態において、第2のワークピースは、リフロー、修復、または両方の間に、第1のワークピースの上に配設され得る。湾曲状側面1022は逆の向きを有し得;側面は連続であり得および導電性部材764は電極62およびコンダクタ762の間の点で最も狭くてもよい。
追加の電子部品を有するより複雑な制御回路(図1に図示した制御回路と比して)を用いることができる。このような追加の電子部品は、パワートランジスタ126で生じ得る閾値電圧変動を補正するために用いることができる。このような追加の電子部品は支持構造の上または下に配置されることができるため、放射線透過区域は失われ得ない。それ故、耐用年数は長期化し得、およびディスプレイ品質が経時的により安定であり得る。
(8.利点)
異なる実施形態は種々の利点を有し得る。各利点は、実施形態のすべてではなく、その1つまたは複数で生じ得ることに注意する。従って、利点のいずれも本発明に必須または重要であるとして解釈されるべきではない。
一実施形態においては、リフロー作業が実施される前には、ギャップが導電性部材および電極またはコンダクタの間に存在し得る。ギャップは、電子素子の部分に対する損傷の低減を補助することができる。例えば、一実施形態においては、導電性部材764および電極62の間のギャップは、第2のワークピースおよび第1のワークピースを相互に位置合わせまたは接触させる際の電子部品128、148、および168に対する損傷の低減を補助する。特定の一実施形態において、ギャップのサイズは、支持構造42または支持構造42と支持構造42の下または上に配設されたいずれかの層との組み合わせの高さを、第2のワークピースを接触させる前に調節することにより、制御されることができる。
他の実施形態において、導電性部材764は、顕著な不都合な損傷を電子素子中の有機層に生じさせることなく熱伝導または放射線を用いることによりリフローされることができる。多様な材料を、導電性部材についての融点を、過度に低い温度(電子素子の使用またはテスト中に生じ得る)または過度に高い温度でこれらが流れないように達成するために用いることができる。このような柔軟性はまた、比較的より危険であると見なされ得る1つまたは複数の材料(例えば鉛)の回避のために拡大されることができる。特定の一実施形態において、導電性部材764は、このような金属合金中のいずれかの金属構成要素の融点より低い融点を有する共融点組成物を有する金属合金を含むことができる。
さらに他の実施形態において、第2のワークピースおよび第1のワークピースは、リフロー作業が用いられる前に機械的に共に結合されることができる。この実施形態において、リフロー後に(導電性部材を介して)形成された電気接続は、リフロー電気接続が主な機械的接続である実施形態に比したものと同程度の外部応力を被り得ない。特定の一実施形態において、第2のワークピースおよび第1のワークピースの機械的結合は、シーリング材料822で生じる。連接されたパネルへの外部応力は、シーリング材料822によって少なくとも部分的に吸収されまたは抵抗され得る。リフロー後の導電性部材764への応力は、導電性部材764のみがパネルを一緒に保持する場合と比して著しく低い場合がある。
さらに他の実施形態において、修復は、電子素子の少なくとも一部分を分解および再組み立てまたは再製造することなく実施されることができる。修復は、リフロー作業が導電性部材の1つまたは複数がリフローされなかったことを理由に電子素子全体を不良品とする必要性が必ずしもなく、リフロー電気接続の多数を用いることを許容する。修復は、形成されなかったまたは、単にほとんど形成されなかった電気接続の形成を補助するために実施されることができる。特定の一実施形態において、テストが、電気的空隙または過度に高い抵抗を有する電子素子の部分(「非機能性」部分または回路と総称される)を識別するために実施され得る。テストからの情報を、どこが修復作業が実施されるべきかを目標とするために用いることができる。
(9.実施例)
本発明が、特許請求の範囲に記載の本発明の範囲を制限しない以下の実施例においてさらに説明されるであろう。
(実施例1)
実施例1は、基板間の電気接続はリフロープロセスを用いて形成されることができることを実証する。2基板バックライトがこの実施例において形成される。
図20を参照すると、第1の基板200は、およそ110nmの厚さを有するITOの層202を有するガラスである。インジウムの層204が、およそ1×10−6Torrの真空中でITOの表面に熱的に堆積される(例えば蒸発)。インジウム層の厚さはおよそ650nmである。インジウム層が堆積された後、第1の基板200と、発光有機層(図示せず)を有する他の基板206と、ITOの層208(第1の基板200に類似する)とが、インジウム層無しで、熱硬化性エポキシ209によって一緒に結合される。結合された基板の断面図の説明図が、図20に図示されている。2つの層202および208の間の、プロセスにおけるこの時点における抵抗は、インジウム層204(第1の基板200に取り付けられた)および第2の基板206のITO層208の間のギャップによりきわめて高い。それ故、電気接続は、基板のITO層202および208の間には形成されていない。結合された基板が、160℃の温度に設定されたホットプレート上でおよそ160℃に加熱される。基板の温度がおよそ160℃に到達したときにインジウムが溶融する。金属リフロープロセスは、およそ160℃で完了するまで5秒未満かかることができる。リフロープロセス後、2つの基板の2つのITO層202および208の間の抵抗はおよそ15Ωであり、図21に図示されるとおり電気接続214が形成されていることを示している。図22は、図21における分断ライン22−22での、電気接続214のリフローされたインジウムの上面図の説明図を含む。空隙部222が、電気接続214内に形成される。リフロー後、電気接続214は、空隙部222間のインジウムの相互接続ネットワーク224となる。
(実施例2)
実施例2は、インジウムの導電性部材が、リフロープロセス中にITO層の縁部から離れて形成されることができることを実証する。
2つの公称10cm×10cm基板がこの実施例において用いられる。各基板は、およそ110nmの厚さおよびおよそ350ミクロンの幅を各々有する、10個のITOストリップを有するガラスである。各基板上での隣接するストリップ間の距離はおよそ150ミクロンである。1つの基板において、インジウムの層が、シャドーマスクを介してITOストリップの表面に、およそ1×10−6Torrの真空中で熱的に堆積される。インジウム層の厚さはおよそ650nmである。インジウム層が堆積された後、一方がインジウム層を有し、他方がインジウム層を有さない2つの基板が、熱硬化性エポキシによって一緒に結合される。各基板上のITOストリップが相互に垂直となるよう位置合わせされる。これにより、上面図からみられるとおり、2つのストリップ間の個別の基板上の重畳区域はおよそ350ミクロン×350ミクロンである。結合された基板230によって形成されたピクセルの総数は100(10×10)個である。図23は、結合された基板230の説明図を含む。金属リフロー前に、個別の基板上の各ストリップの間の抵抗は、インジウム層(基板の一方に取り付けられた)と、他の基板のITO層との間のギャップによりきわめて高い。結合された基板230が、160℃の温度に設定されたホットプレート上でおよそ160℃に加熱される。温度がおよそ160℃に到達したときにインジウムが溶融する。金属リフロープロセスは、およそ160℃で完了するまで5秒未満かかることができる。リフロープロセス後、個別の基板上のストリップの各ペア間の抵抗は、およそ400Ωであり、電気接続が形成されたことを示している。同一の基板上のストリップの各ペアの間の抵抗はきわめて高いままであり、リフローされたインジウムは、側方方向にストリップを電気的に短絡させなかったことを示唆している。図24は、基板246の1つ上の、他の基板を除去した後のITOストリップ244上のリフローされたインジウム242の上面図の説明図を含む。図24は、表面張力が、インジウム242の、これがリフローされることに伴うITOストリップ244の縁部から離間する引っ張りを補助することを図示しており、これは、隣のITOストリップ244間の意図せぬ電気接続または漏電径路の可能性を著しく低減させる。
(実施例3)
実施例3は、パッシブマトリックスディスプレイおよびバックライトがリフロープロセスを用いて形成されることができることを実証する。
実施例3において、ワークピースは、バックライトパネルである駆動パネルを含む。およそ40重量%In、40重量%Sn、および20重量%Pbを含む、およそ1.5ミクロン厚の金属合金層が、およそ1×10−6Torr未満の真空中にITOの一番上に熱的に堆積される。他のワークピースは、共通電極(例えば、陰極)としてITOを含むパッシブマトリックスピクセル化区域を有するバックライトパネルであるOLEDパネルを含む。ピクセル化区域は、ネガティブフォトレジストバンクを形成することにより形成される。フォトレジストバンクの高さはおよそ3ミクロンであるため、パネル結合中におよそ1ミクロンのギャップがインジウム層とOLED素子の陰極との間に設けられる。総ピクセル数は、およそ100ミクロン×300ミクロンピッチサイズでのおよそ100×50個である。各ピクセルについてのフォトレジストバンクの開口部はおよそ75ミクロン×200ミクロンであり、これは、およそ48%のアパーチャ比に言い換えられる。OLEDパネル上のOLED素子は、従来の技術を用いて形成されることができる。緩衝層はスピンコートされることができ、この実施例についてはMEH−PPVを含む発光ポリマー層のスピンコートが続く。陰極は、発光ポリマー層上に熱的に堆積される。
熱硬化性エポキシは、OLEDパネルの縁部に沿って堆積される。駆動パネルおよびOLEDパネルが相互に位置合わせされ、次いで、パネルが一緒に押圧される。2つのパネルが一緒に押圧された後、エポキシはおよそ60℃でおよそ30分間硬化される。金属リフロープロセスが、160℃の温度に設定されたホットプレート上で結合されたパネルをおよそ160℃に加熱することにより実施される。パネルの温度がおよそ160℃に到達したときに、インジウムが溶融する。金属リフロープロセスは、およそ160℃で完了するまで5秒未満かかることができる。ピクセル化区域およびバックライト領域における各OLEDピクセルの陰極は、駆動パネルに、リフローされたインジウムによって電気的に接続される。DC電圧が駆動パネルおよびOLEDパネルの間に印加されたとき、すべてのパッシブピクセルおよびバックライト部分が作動されて発光する。フォトレジストバンクを介した顕著な電流は無いことに注意する。
(実施例4)
実施例4は、本願明細書に記載のリフロープロセスを用いて形成されるAMOLEDディスプレイは、従来のAMOLEDディスプレイと比して著しく大きいアパーチャ比を有することができることを実証する。実施例4はまた、電極が、支持構造が形成された後に形成されることができることを実証し、ここで、電気的短絡または漏電径路は電極間に形成されていない。この実施例4について、少なくとも部分的にリフロープロセスで形成されたAMOLEDディスプレイは「リフローAMOLEDディスプレイ」として称され、従来のAMOLEDディスプレイは「従来のAMOLEDディスプレイ」として称されることとなる。
各AMOLEDディスプレイについて、発光面積は、320×RGB×240のQVGAフォーマットでおよそ9.4cm(3.78インチ)(対角に計測した)である。支持構造256が形成されて、図25中に楕円によって図示されているとおり開口部(井戸)254が定義される。ピクセル解像度は、およそ240ミクロン×240ミクロンのピッチサイズで、1センチメートル当たりおよそ40ピクセル(1インチ当たりおよそ100ピクセル)である。
リフローAMOLEDディスプレイについて、2つのワークピースが用いられている。一方のワークピースは、基板上に続いて形成される共通電極(例えば共通陽極)および支持構造256を含む。断面図(図示せず)に見られるとおり、支持構造は、およそ3ミクロンの高さおよび負の傾きを有する壁を有する。赤色、緑色、および青色光発光有機材料が、それらの対応する開口部254に堆積されている。1つの実施形態において陰極である電極が、赤色、緑色、および青色光発光有機材料上に熱的に堆積される。各電極およびその対応する発光有機材料の合わせた厚さはおよそ0.5ミクロンである。支持構造256は、その高さおよび負の傾きにより、電気的短絡または漏電径路が電極間で形成される可能性の低減を補助する。
第2のワークピースは、アクティブマトリックスTFTパネル中に制御回路に電気的に接続されたコンダクタを含むアクティブマトリックスTFTパネルである。制御回路のレイアウトは、2つのワークピースを連接した後に、制御回路の少なくとも一部分が支持構造256の上または下に配設されることとなるよう設計される。この設計は、アパーチャ比の増加を補助する。およそ1.5ミクロンの厚さのインジウムの層が、真空中に、コンダクタ上に熱的に堆積される。金属エッチングプロセスを、インジウム層をパターン化して導電性部材の形成を完了するために用いることができる。金属エッチングの後、各コンダクタは、およそ1.5ミクロンの高さの対応する導電性部材を有する。
支持構造256の高さがおよそ3ミクロンであるため、およそ1ミクロンのギャップが、位置合わせ中に、(アクティブマトリックスTFTパネルの)導電性部材と、(OLEDパネルの)電極との間に存在する。位置合わせの後、アクティブマトリックスTFTパネルおよびOLEDパネルが、ディスプレイ区域の周囲に堆積されたエポキシによって物理的に一緒に結合される。金属リフロープロセスが、160℃の温度に設定されたホットプレート上で結合されたパネルをおよそ160℃に加熱することによって実施される。導電性部材の温度がおよそ156℃を超えたとき、インジウムが溶融する。金属リフロープロセスは、およそ160℃で完了するまで5秒未満かかることができる。各OLEDピクセルまたはサブピクセルの電極は、その関連する制御回路にリフローされたインジウムによって電気的に接続されている。リフローAMOLEDディスプレイについて、アパーチャ比はおよそ65%である。
従来のAMOLEDディスプレイについては、制御回路および周辺電子機器(すなわち、行/列ドライバ、行/列デコーダ等)が基板上に形成される。従来のAMOLEDディスプレイについての放射線放射部品は、従来の技術を用いて制御回路を有する同一の基板上に形成される。従来のAMOLEDディスプレイは、透明陽極および反射性共通陰極を含む。制御回路が放射された放射線のいくらかをブロックするため、図25中の矩形252が、使用者に可視のままである放射線放射区域を図示している。従来のAMOLEDディスプレイは、リフローAMOLEDディスプレイより著しく劣っている、およそ16%のアパーチャ比を有する。
(実施例5)
実施例5は、電子素子の非機能性部分は、金属リフロープロセスを用いて修復されることができることを実証する。
実施例4において製造されたOLEDディスプレイは、いくつかの導電性部材(例えば、インジウムバンプ)が適当にリフローし得なかったために、いくつかの非機能性部分を有し得る。テストが、どのピクセルまたはサブピクセルが、パワートランジスタ126およびその対応する電子部品128、148、または168の間に電気的空隙または過度に高い抵抗を有するかを判定するために実施されることができる。電気的空隙を有する各ピクセルまたはサブピクセルについては、およそ260nmで光を放射するパルスUVエキサイマーレーザが非機能性ピクセルまたはサブピクセルを修復するために用いられる。レーザ光のパルス幅は、ミリ秒の範囲である。およそ1mWの出力パワーのエキサイマーレーザビームを非機能性ピクセルまたはサブピクセルにフォーカスさせることにより、入力パワーはおよそ30W/cmに到達することができる。この電力密度で、導電性部材は再溶融することができ、非機能性ピクセルの陰極またはサブピクセルの陰極と、対応するパワートランジスタ126との間の電気接続がもたらされる。従って、非機能性ピクセルまたはサブピクセルが、機能性となるよう修復される。ピクセルまたはサブピクセルは、レーザ修復プロセスの後に作動されることができる。
概要または実施例に上記した行為のすべてが必要であるわけではなく、特定の行為の一部は必要とされ得ず、および1つまたは複数のさらなる行為が記載のものに追加して実施され得ることに注意する。さらに、行為が列挙された順番は、必ずしもそれらが実施される順番ではない。
前述の明細書において、本発明が、特定の実施形態を参照して記載されてきた。しかしながら、当業者は、添付の特許明細の範囲に規定の本発明の範囲から逸脱することなく種々の改良および変更がなされることができることを理解する。従って、明細書および図は、制限的な意味であるよりもむしろ例示的であると見なされるべきであり、およびすべてのこのような改良は、発明の範囲ないに包含されるとして意図されている。
有益性、他の利点、および問題に対する解決策が、特定の実施形態に関して上述されてきた。しかしながら、いずれかの利点、または解決策を生じさせる、またはより明らかにさせ得る有益性、利点、問題に対する解決策、およびいずれかの特徴は、いずれかのまたはすべての特許請求の範囲の重要な、必要な、または必須の特徴として解釈されるべきではない。
なお、本発明の好ましい態様としては、以下のものを挙げることができる。
1 第1の電極および第1の有機層を含む第1の電子部品と、
第1の電子部品に隣接して配設された支持構造と
を含む第1のワークピースと、
第1のコンダクタを含む第2のワークピースと、
第1の電極および第1のコンダクタに実質的に直接に結合されている第1の導電性部材と
を含むことを特徴とする電子素子。
2 第1の電極と第1のコンダクタとの間の概ね中間の点での第1の導電性部材の幅が、第1の電極または第1のコンダクタにより近い点での第1の導電性部材の幅より広いことを特徴とする前記1に記載の電子素子。
3 第1の導電性部材が、少なくとも3.5ミクロンの高さを有することを特徴とする前記1に記載の電子素子。
4 少なくとも4,000個の他の導電性部材をさらに含む電子素子であって、
第1のワークピースが少なくとも4,000個の他の電子部品をさらに含み、
ここで、少なくとも4,000個の他の電子部品の各々が第1の電極を含み、
第2のワークピースが、第1のコンダクタに実質的に同じである他のコンダクタをさらに含み、
第1の導電性部材および少なくとも4,000個の他の導電性部材の各々が、第1の電極の少なくとも1つに、および第1のコンダクタまたは少なくとも4,000個の他のコンダクタのいずれかに実質的に直接に結合されていることを特徴とする前記1に記載の電子素子。
5 第1の電子部品が、放射線放射部品、放射線反応性部品、またはこれらの組み合わせを含み、
第2のワークピースが、第1の電子部品を制御するための第1の制御回路を含み、
ここで、第1の制御回路が第1のコンダクタに電気的に接続されていることを特徴とする前記1に記載の電子素子。
6 放射線放射部品、放射線反応性部品、またはこれらの組み合わせが、放射線を放射し、または第1のワークピース、第2のワークピース、またはこれらの組み合わせを透過した放射線に反応することを特徴とする前記5に記載の電子素子。
7 第2の導電性部材および第3の導電性部材をさらに含む電子素子であって、
第1の電子部品が赤色光発光部品であり、
第1の有機層が赤色光発光有機層を含み、
第1のワークピースが、第1の電極および緑色光発光有機層を含む緑色光発光部品と、
第1の電極および青色光発光有機層を含む青色光発光部品と
をさらに含み、
支持構造が、赤色光発光部品、緑色光発光部品および青色光発光部品の間に配設され、
第2のワークピースが、緑色光発光部品を制御するための第2の制御回路であって、第2のコンダクタに電気的に接続された第2の制御回路と、青色光発光部品を制御するための第3の制御回路であって、第3のコンダクタに電気的に接続された第3の制御回路と
を含み、
第2の導電性部材が緑色光発光部品の第1の電極および第2のコンダクタに実質的に直接に結合されており、
第3の導電性部材が、青色光発光部品の第1の電極および第3のコンダクタに実質的に直接に結合されていることを特徴とする前記5に記載の電子素子。
8 赤色光発光部品、緑色光発光部品および青色光発光部品が共通電極を共有し、放射線が赤色光発光部品、緑色光発光部品および青色光発光部品の共通電極を透過することを特徴とする前記7に記載の電子素子。
9 第1の部品が、バックライト、静止画像ディスプレイ、パッシブマトリックスディスプレイ、センサアレイ、または光電池の少なくとも一部であることを特徴とする前記1に記載の電子素子。
10 支持構造が第2のワークピースに接触し、または支持構造の上に配設された層が第2のワークピースに接触し、ここで、層が、第1の電極と実質的に同一の組成を有することを特徴とする前記1に記載の電子素子。
11 シーリング材料をさらに含み、
シーリング材料が、第1の電子部品を含むアレイの外側の第1および第2のワークピースに取り付けられており、
ガスが第1の導電性部材に接触すると共に第1の導電性部材を側方に囲むことを特徴とする前記1に記載の電子素子。
12 第2の導電性部材をさらに含み、第1および第2の導電性部材の各々が、第1の電極および第1のコンダクタに接触することを特徴とする前記11に記載の電子素子。
13 第1のワークピース、第2のワークピースおよび第1の導電性部材に接触する封入層をさらに含むことを特徴とする前記1に記載の電子素子。
14 第1の導電性部材が、少なくとも1つの空隙部を有する金属含有材料を含むことを特徴とする前記1に記載の電子素子。
15 第1の電極および第1の活性有機層を含む、放射線放射部品を含む第1の電子部品と、
第1の電子部品に隣接して配設された支持構造と
を含む第1のワークピースと、
第1の電子部品を制御するための第1の制御回路であって、第1のコンダクタに電気的に接続された第1の制御回路を含むと共に、支持構造が第2のワークピースに接触し、または支持構造の上に配設された層が第2のワークピースに接触し、
ここで、層が、第1の電極と実質的に同一の組成を有する第2のワークピースと、
第1の電極および第1のコンダクタに実質的に直接に結合されている第1の導電性部材と
を含むことを特徴とする電子素子。
16 第1の電極と第1のコンダクタとの間の概ね中間の点での第1の導電性部材の幅が、第1の電極または第1のコンダクタにより近い点での第1の導電性部材の幅より広いことを特徴とする前記15に記載の電子素子。
17 第1の導電性部材が、少なくとも1つの空隙部を有する金属含有材料を含むことを特徴とする前記15に記載の電子素子。
18 放射線放射部品が、第1のワークピース、第2のワークピースまたはこれらの組み合わせを介して放射線を放射することを特徴とする前記15に記載の電子素子。
19 第1のコンダクタの表面エネルギーが、導電性部材の表面エネルギーより低いことを特徴とする前記15に記載の電子素子。
20 第1の導電性部材が、240℃以下の融点を有することを特徴とする前記15に記載の電子素子。
本願明細書におけるプロセスを用いて形成されることができるAMOLEDディスプレイの一部の回路図の説明図を含む。 共通電極を形成した後のワークピースの一部の断面図の説明図を含む。 導電性部材を共通電極上に形成した後の図2のワークピースの断面図の説明図を含む。 井戸構造を形成した後の図3のワークピースの断面図の説明図を含む。 有機層を井戸構造内の開口部間に形成した後の図4のワークピースの断面図の説明図を含む。 他の電極を形成した後の図5のワークピースの断面図の説明図を含む。 制御回路および露出コンダクタを含む他のワークピースの一部の断面図の説明図を含む。 シーリング材料および位置合わせマークを含む図6および7のワークピースの上面図の説明図を含む。 リフロー作業を実施する前の図6および7のワークピースの断面図の説明図を含む。 リフロー作業を実施した後の図9のワークピースの断面図の説明図を含む。 リフロー作業を実施し、封入層を形成した後の図6および7のワークピース断面図の説明図を含む。 保護層を形成した後の図5のワークピースの断面図の説明図を含む。 エッチング作業実施後の図12のワークピースの断面図の説明図を含む。 電極および他の導電性部材を形成した後の図13のワークピースの断面図の説明図を含む。 追加の導電性部材を形成した後の図14のワークピースの断面図の説明図を含む。 エッチバック層を形成した後の図15のワークピースの断面図の説明図を含む。 支持構造上に配設された導電性部材を露出させた後の図16のワークピースの断面図の説明図を含む。 露出された導電性部材を除去した後の図17のワークピースの断面図の説明図を含む。 エッチバック層の残留部分を除去した後の図18のワークピースの断面図の説明図を含む。 リフロー作業を実施する前の例証的なワークピースの断面図の説明図を含む。 リフロー作業を実施した後の図20の例証的なワークピースの断面図の説明図を含む。 リフロー電気接続を切断した後の図21のワークピースの一部の上面図の説明図を含む。 結合された基板を含む電子素子の上面図の説明図を含む。 他の基板を除去した後のワークピースの1つの上面図の説明図を含む。 ピクセルアレイの異なる部位間での位置関係を図示するAMOLEDディスプレイのレイアウトの上面図の説明図を含む。

Claims (2)

  1. 第1の電極および第1の有機層を含む第1の電子部品と、
    第1の電子部品に隣接して配設された支持構造と
    を含む第1のワークピースと、
    第1のコンダクタを含む第2のワークピースと、
    第1の電極および第1のコンダクタに直接に結合されている第1の導電性部材と
    を含み、
    第1の電極および第1のコンダクタの表面エネルギーは第1の導電性部材より低く、
    第1の電極および第1のコンダクタの間の電気接続が、第1の導電性部材のリフローにより形成されてことを特徴とする電子素子。
  2. 第1の電極および第1の活性有機層を含む、放射線放射部品と、
    放射線放射部品に隣接して配設された支持構造と
    を含む第1のワークピースと、
    放射線放射部品を制御するための第1の制御回路であって、第1のコンダクタに電気的に接続された第1の制御回路を含むと共に、
    支持構造が第2のワークピースに接触し、または
    支持構造の上に配設された層が第2のワークピースに接触し、ここで、層が、第1の電極と同一の組成を有する
    第2のワークピースと、
    第1の電極および第1のコンダクタに直接に結合されている第1の導電性部材と
    を含み、
    第1の電極および第1のコンダクタの表面エネルギーは第1の導電性部材より低く、
    第1の電極および第1のコンダクタの間の電気接続が、第1の導電性部材のリフローにより形成されてことを特徴とする電子素子。
JP2008514752A 2005-06-03 2006-05-31 第1のワークピースと、第2のワークピースと、第1および第2のワークピースに実質的に直接に結合された導電性部材とを含む電子素子 Expired - Fee Related JP5113744B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US68735005P 2005-06-03 2005-06-03
US60/687,350 2005-06-03
PCT/US2006/020721 WO2006132847A1 (en) 2005-06-03 2006-05-31 Electronic device including a first workpiece, a second workpiece, and a conductive member substantially directly bonded to the first and second workpieces

Publications (3)

Publication Number Publication Date
JP2008543016A JP2008543016A (ja) 2008-11-27
JP2008543016A5 JP2008543016A5 (ja) 2009-07-16
JP5113744B2 true JP5113744B2 (ja) 2013-01-09

Family

ID=36997601

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008514751A Withdrawn JP2008542840A (ja) 2005-06-03 2006-05-31 電子部品および導電性部材を含むワークピース
JP2008514750A Expired - Fee Related JP5149793B2 (ja) 2005-06-03 2006-05-31 ワークピースおよびその間に導電性部材を含む電子素子
JP2008514752A Expired - Fee Related JP5113744B2 (ja) 2005-06-03 2006-05-31 第1のワークピースと、第2のワークピースと、第1および第2のワークピースに実質的に直接に結合された導電性部材とを含む電子素子

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2008514751A Withdrawn JP2008542840A (ja) 2005-06-03 2006-05-31 電子部品および導電性部材を含むワークピース
JP2008514750A Expired - Fee Related JP5149793B2 (ja) 2005-06-03 2006-05-31 ワークピースおよびその間に導電性部材を含む電子素子

Country Status (7)

Country Link
US (8) US20060273717A1 (ja)
EP (3) EP1886348A1 (ja)
JP (3) JP2008542840A (ja)
KR (3) KR101314421B1 (ja)
CN (3) CN101189726A (ja)
TW (1) TW200715546A (ja)
WO (3) WO2006132845A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4745062B2 (ja) * 2005-06-02 2011-08-10 三星モバイルディスプレイ株式會社 平板表示装置及びその製造方法
US7638416B2 (en) * 2005-12-13 2009-12-29 Versatilis Llc Methods of making semiconductor-based electronic devices on a wire and articles that can be made using such devices
US7700471B2 (en) * 2005-12-13 2010-04-20 Versatilis Methods of making semiconductor-based electronic devices on a wire and articles that can be made thereby
KR101252083B1 (ko) * 2005-12-22 2013-04-12 엘지디스플레이 주식회사 유기 전계발광 표시장치 및 그 제조방법
KR100647339B1 (ko) * 2006-01-11 2006-11-23 삼성전자주식회사 평판표시장치
TWI300672B (en) * 2006-01-27 2008-09-01 Au Optronics Corp System integrated organic light-emitting display
KR101338748B1 (ko) 2006-06-30 2013-12-06 엘지디스플레이 주식회사 유기 광 발생 장치 및 이의 제조 방법
JP5087927B2 (ja) * 2007-01-09 2012-12-05 大日本印刷株式会社 有機発光素子、有機発光トランジスタ及び発光表示装置
JP2008249839A (ja) * 2007-03-29 2008-10-16 Fujifilm Corp 有機elパネルおよびその製造方法
JP5208591B2 (ja) * 2007-06-28 2013-06-12 株式会社半導体エネルギー研究所 発光装置、及び照明装置
JP4450046B2 (ja) * 2007-10-05 2010-04-14 ソニー株式会社 電子部品基板の製造方法
WO2009052089A1 (en) * 2007-10-15 2009-04-23 E.I. Du Pont De Nemours And Company Backplane structures for solution processed electronic devices
GB0722750D0 (en) * 2007-11-20 2008-01-02 Cambridge Display Technology O Organic thin film transistors active matrix organic optical devices and emthods of making the same
US8487428B2 (en) * 2007-11-20 2013-07-16 Fujitsu Limited Method and system for providing a reliable semiconductor assembly
EP2225776A4 (en) 2007-12-14 2013-01-16 Du Pont REAR PANEL STRUCTURES FOR ELECTRONIC DEVICES
TW200950178A (en) * 2008-01-30 2009-12-01 Koninkl Philips Electronics Nv OLED lighting device
NL2001958C (en) * 2008-09-05 2010-03-15 Stichting Energie Method of monolithic photo-voltaic module assembly.
WO2010029460A1 (en) * 2008-09-09 2010-03-18 Philips Intellectual Property & Standards Gmbh Contacting a device with a conductor
JP2010080341A (ja) * 2008-09-26 2010-04-08 Toshiba Mobile Display Co Ltd 表示装置
JP5278686B2 (ja) * 2008-09-29 2013-09-04 凸版印刷株式会社 有機elディスプレイパネルおよびその製造方法
DE102008063636A1 (de) * 2008-12-18 2010-06-24 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines organischen optoelektronischen Bauelements und organisches optoelektronisches Bauelement
JP2010176851A (ja) * 2009-01-27 2010-08-12 Sumitomo Chemical Co Ltd 表示パネルの製造方法、および表示装置用基板
US20100265187A1 (en) * 2009-04-20 2010-10-21 Shih Chang Chang Signal routing in an oled structure that includes a touch actuated sensor configuration
US8624849B2 (en) * 2009-04-20 2014-01-07 Apple Inc. Touch actuated sensor configuration integrated with an OLED structure
US20110127508A1 (en) * 2009-04-22 2011-06-02 Badr Omrane Organic electronic device and method of manufacture
US8576161B2 (en) * 2009-06-18 2013-11-05 Apple Inc. Driving an OLED display structure integrated with a touch sensor configuration
KR101084274B1 (ko) * 2009-10-08 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
CN102334384B (zh) * 2010-02-22 2015-01-28 松下电器产业株式会社 发光装置及其制造方法
WO2013073670A1 (ja) * 2011-11-18 2013-05-23 昭和電工株式会社 有機発光素子および有機発光素子の製造方法
KR20130057794A (ko) * 2011-11-24 2013-06-03 삼성디스플레이 주식회사 증착용 마스크 및 증착용 마스크의 제조 방법
KR102051103B1 (ko) * 2012-11-07 2019-12-03 삼성디스플레이 주식회사 유기 발광 표시 장치
US8975175B1 (en) * 2013-06-28 2015-03-10 Sunpower Corporation Solderable contact regions
DE102014101489B4 (de) * 2014-02-06 2023-03-02 Pictiva Displays International Limited Verfahren zur Herstellung einer optoelektronischen Anordnung
US9240437B2 (en) * 2014-03-17 2016-01-19 Cbrite Inc. Flexible TFT backpanel by glass substrate removal
KR102296071B1 (ko) * 2014-04-29 2021-08-31 삼성디스플레이 주식회사 디스플레이 장치 및 이를 이용한 광 치료 방법
US9608017B2 (en) * 2015-03-02 2017-03-28 Cbrite Inc. Reversed flexible TFT back-panel by glass substrate removal
KR102381288B1 (ko) * 2015-03-04 2022-03-31 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2018060258A1 (de) * 2016-09-27 2018-04-05 Inuru Gmbh Kontaktierung von optoelektronischen bauelementen
KR102060471B1 (ko) * 2017-02-01 2019-12-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
US11444255B2 (en) * 2017-05-18 2022-09-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device, display device, display module, and electronic device
CN107785502B (zh) * 2017-10-23 2019-05-14 京东方科技集团股份有限公司 一种oled显示面板及其封装方法
CN108511491B (zh) * 2018-03-30 2021-04-02 京东方科技集团股份有限公司 显示基板和显示面板及其制作方法、驱动方法、显示装置
US10340249B1 (en) 2018-06-25 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR102664157B1 (ko) * 2018-12-03 2024-05-07 엘지디스플레이 주식회사 투명표시장치
TWI706537B (zh) * 2019-05-28 2020-10-01 友達光電股份有限公司 自發光元件及發光裝置的製造方法
CN110544709B (zh) 2019-08-06 2021-08-24 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法与修复方法
KR20220005240A (ko) * 2020-07-06 2022-01-13 주식회사 엘엑스세미콘 발광 표시 장치 및 그 제조방법
US11659759B2 (en) * 2021-01-06 2023-05-23 Applied Materials, Inc. Method of making high resolution OLED fabricated with overlapped masks
CN113540389B (zh) * 2021-07-19 2024-02-02 昆山梦显电子科技有限公司 一种oled阳极的制备方法

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852896A (ja) * 1981-09-24 1983-03-29 日本電気株式会社 混成集積回路用基板
US4565917B1 (en) * 1984-01-18 1999-06-08 Vitronics Corp Multi-zone thermal process system utilizing nonfocused infared panel emitters
JPS61229342A (ja) * 1985-04-03 1986-10-13 Fujitsu Ltd バンプ電極の接続方法
JPH034545A (ja) * 1989-05-31 1991-01-10 Hitachi Ltd 電子装置
JPH0536894A (ja) * 1991-07-31 1993-02-12 Mitsubishi Electric Corp ハイブリツド型半導体装置及びその製造方法
US5285948A (en) * 1992-04-30 1994-02-15 Maxtor Corporation Reflow solder and static test station
JPH0785502B2 (ja) * 1993-01-22 1995-09-13 日本電気株式会社 カラーリニアイメージセンサ
JP3813217B2 (ja) * 1995-03-13 2006-08-23 パイオニア株式会社 有機エレクトロルミネッセンスディスプレイパネルの製造方法
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5563470A (en) * 1994-08-31 1996-10-08 Cornell Research Foundation, Inc. Tiled panel display assembly
US6024584A (en) * 1996-10-10 2000-02-15 Berg Technology, Inc. High density connector
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US6174425B1 (en) 1997-05-14 2001-01-16 Motorola, Inc. Process for depositing a layer of material over a substrate
US6120885A (en) * 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
JP2001510944A (ja) * 1997-07-21 2001-08-07 アギラ テクノロジーズ インコーポレイテッド 半導体フリップチップ・パッケージおよびその製造方法
US6204490B1 (en) * 1998-06-04 2001-03-20 Hitachi, Ltd. Method and apparatus of manufacturing an electronic circuit board
JP4269195B2 (ja) * 1998-09-25 2009-05-27 ソニー株式会社 発光又は調光素子、及びその製造方法
JP2000133944A (ja) * 1998-10-22 2000-05-12 Hitachi Cable Ltd 積層配線板およびバンプ付き配線板の製造方法
MY140714A (en) * 1999-07-08 2010-01-15 Sunstar Engineering Inc Underfilling material for semiconductor package
JP2001282123A (ja) * 2000-03-30 2001-10-12 Toshiba Corp 表示装置およびその製造方法
US6476475B1 (en) * 2000-06-29 2002-11-05 Advanced Micro Devices, Inc. Stacked SRAM die package
JP3840926B2 (ja) * 2000-07-07 2006-11-01 セイコーエプソン株式会社 有機el表示体及びその製造方法、並びに電子機器
US6621168B2 (en) * 2000-12-28 2003-09-16 Intel Corporation Interconnected circuit board assembly and system
GB0107236D0 (en) * 2001-03-22 2001-05-16 Microemissive Displays Ltd Method of creating an electroluminescent device
US6777249B2 (en) * 2001-06-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of repairing a light-emitting device, and method of manufacturing a light-emitting device
JP3747807B2 (ja) * 2001-06-12 2006-02-22 ソニー株式会社 素子実装基板及び不良素子の修復方法
US6580090B2 (en) * 2001-06-22 2003-06-17 International Business Machines Corporation Organic light-emitting devices
US6679636B1 (en) * 2001-06-29 2004-01-20 Network Elements, Inc. Method and apparatus for maintaining alignment of a laser diode with an optical fiber
US6777870B2 (en) * 2001-06-29 2004-08-17 Intel Corporation Array of thermally conductive elements in an oled display
US7002562B2 (en) * 2001-07-12 2006-02-21 Intel Corporation Interconnecting large area display panels
JP2003059653A (ja) * 2001-08-09 2003-02-28 Sony Corp 表示装置の製造方法
JP2003066859A (ja) * 2001-08-28 2003-03-05 Sharp Corp 表示装置およびその製造方法
TW588185B (en) * 2001-09-06 2004-05-21 Sharp Kk Display, method of manufacturing the same, and method of driving the same
US6638638B2 (en) * 2001-09-18 2003-10-28 Samsung Electronics Co., Ltd. Hollow solder structure having improved reliability and method of manufacturing same
JP3748406B2 (ja) * 2001-12-18 2006-02-22 株式会社日立製作所 表示装置
JP2003188210A (ja) * 2001-12-18 2003-07-04 Mitsubishi Electric Corp 半導体装置
TW200301841A (en) * 2001-12-18 2003-07-16 Seiko Epson Corp Light emission device, method of manufacturing same, electro-optical device and electronic device
US20030132528A1 (en) * 2001-12-28 2003-07-17 Jimmy Liang Method and apparatus for flip chip device assembly by radiant heating
JP2003229627A (ja) * 2002-02-01 2003-08-15 Hitachi Ltd 光デバイスの実装方法及び光ヘッド装置
JP2003228302A (ja) * 2002-02-04 2003-08-15 Toshiba Electronic Engineering Corp 表示装置及びその製造方法
TW543169B (en) * 2002-02-08 2003-07-21 Ritdisplay Corp Package structure and process of organic light-emitting diode panel
JP2003255850A (ja) * 2002-03-05 2003-09-10 Pioneer Electronic Corp 表示パネル基板及び表示装置
KR100426964B1 (ko) * 2002-03-20 2004-04-13 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
US20050158454A1 (en) * 2002-04-04 2005-07-21 Dielectric Systems, Inc. Method and system for forming an organic light-emitting device display having a plurality of passive polymer layers
JP2003304056A (ja) * 2002-04-09 2003-10-24 Canon Inc 高信頼性接合
US6849935B2 (en) 2002-05-10 2005-02-01 Sarnoff Corporation Low-cost circuit board materials and processes for area array electrical interconnections over a large area between a device and the circuit board
KR100472854B1 (ko) * 2002-07-18 2005-03-10 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
JP2004063770A (ja) * 2002-07-29 2004-02-26 Fujitsu Ltd 電極間接続構造体の形成方法
US6954313B2 (en) * 2002-10-22 2005-10-11 Canon Kabushiki Kaisha Optical apparatus and lens apparatus
TWI272872B (en) * 2002-12-13 2007-02-01 Lg Philips Lcd Co Ltd Dual panel-type organic electroluminescent display device and method of fabricating the same
KR100484092B1 (ko) * 2002-12-26 2005-04-18 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4534430B2 (ja) 2003-04-24 2010-09-01 セイコーエプソン株式会社 電気光学装置、電気光学装置用基板、電気光学装置の製造方法および電子機器
US6849944B2 (en) * 2003-05-30 2005-02-01 Texas Instruments Incorporated Using a supporting structure to control collapse of a die towards a die pad during a reflow process for coupling the die to the die pad
US7686978B2 (en) * 2003-09-24 2010-03-30 E. I. Du Pont De Nemours And Company Method for the application of active materials onto active surfaces and devices made with such methods
JP2005109223A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 半導体装置および表示装置
US7132801B2 (en) * 2003-12-15 2006-11-07 Lg.Philips Lcd Co., Ltd. Dual panel-type organic electroluminescent device and method for fabricating the same
JP2005209882A (ja) * 2004-01-22 2005-08-04 Renesas Technology Corp 半導体パッケージ及び半導体装置
JP2005251407A (ja) * 2004-03-01 2005-09-15 Sanyo Electric Co Ltd 表示パネルの製造方法および表示パネル
KR100665941B1 (ko) * 2004-09-17 2007-01-09 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그의 제조방법
US7737003B2 (en) * 2005-10-11 2010-06-15 International Business Machines Corporation Method and structure for optimizing yield of 3-D chip manufacture

Also Published As

Publication number Publication date
JP2008543016A (ja) 2008-11-27
JP2008546022A (ja) 2008-12-18
US20060273309A1 (en) 2006-12-07
US20060273307A1 (en) 2006-12-07
US20060276096A1 (en) 2006-12-07
US20060273308A1 (en) 2006-12-07
CN101189724A (zh) 2008-05-28
CN101189726A (zh) 2008-05-28
TW200715546A (en) 2007-04-16
US8563331B2 (en) 2013-10-22
WO2006132845A1 (en) 2006-12-14
KR20080020666A (ko) 2008-03-05
US20060275947A1 (en) 2006-12-07
KR101343265B1 (ko) 2013-12-18
KR20080020664A (ko) 2008-03-05
US20060273718A1 (en) 2006-12-07
WO2006132846A1 (en) 2006-12-14
JP2008542840A (ja) 2008-11-27
JP5149793B2 (ja) 2013-02-20
US7667229B2 (en) 2010-02-23
KR20080020665A (ko) 2008-03-05
WO2006132847A1 (en) 2006-12-14
US20060276024A1 (en) 2006-12-07
KR101314421B1 (ko) 2013-10-04
EP1886349A1 (en) 2008-02-13
CN101189725A (zh) 2008-05-28
US20060273717A1 (en) 2006-12-07
EP1886350A1 (en) 2008-02-13
US7436114B2 (en) 2008-10-14
EP1886348A1 (en) 2008-02-13

Similar Documents

Publication Publication Date Title
JP5113744B2 (ja) 第1のワークピースと、第2のワークピースと、第1および第2のワークピースに実質的に直接に結合された導電性部材とを含む電子素子
KR100540416B1 (ko) 유기 발광 표시 장치
JP4498380B2 (ja) 有機エレクトロルミネッセント素子とその製造方法
JP2006004909A (ja) 電界発光ディスプレイ装置
JP2006156361A (ja) 電界発光ディスプレイ装置及び該製造方法
US20060138947A1 (en) Display device
JP4409482B2 (ja) 平板表示パネル及びこれを備える平板表示装置
JP5441374B2 (ja) 半導体素子の製造方法、半導体素子、発光装置、表示装置および駆動用基板
US20050280363A1 (en) Electro-luminescent display device
KR20100009319A (ko) 유기 발광 표시 장치 제조 방법
KR100739579B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20080104452A (ko) 유기전계 발광소자 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees