JP4450046B2 - 電子部品基板の製造方法 - Google Patents

電子部品基板の製造方法 Download PDF

Info

Publication number
JP4450046B2
JP4450046B2 JP2007261585A JP2007261585A JP4450046B2 JP 4450046 B2 JP4450046 B2 JP 4450046B2 JP 2007261585 A JP2007261585 A JP 2007261585A JP 2007261585 A JP2007261585 A JP 2007261585A JP 4450046 B2 JP4450046 B2 JP 4450046B2
Authority
JP
Japan
Prior art keywords
substrate
electronic component
led
manufacturing
unmounted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007261585A
Other languages
English (en)
Other versions
JP2009094181A (ja
Inventor
宏師 本室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007261585A priority Critical patent/JP4450046B2/ja
Priority to US12/242,376 priority patent/US7900348B2/en
Publication of JP2009094181A publication Critical patent/JP2009094181A/ja
Application granted granted Critical
Publication of JP4450046B2 publication Critical patent/JP4450046B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Device Packages (AREA)

Description

本発明は、基板上に、ＬＥＤ（Light Emitting Diode；発光ダイオード）等の電子部品を転写することにより形成する電子部品基板の製造方法に関する。
従来より、ＬＥＤディスプレイの製造工程において、転写技術を用いてＬＥＤ基板を作製するようにしたものが提案されている（例えば、特許文献１、２）。具体的には、複数のＬＥＤを実装素子基板（転写用基板）上に予め並べて配置しておいたのち、この実装素子基板上のＬＥＤを実装基板（ＬＥＤ基板を作製する基となる基板）上にまとめて一括実装するようになっている。これにより、多数のＬＥＤの高速実装が可能となり、製造効率が向上するようになっている。
特開２００４−２７３５９６号公報 特開２００４−２８１６３０号公報
ところが、このような転写技術を用いた一括実装方法では、表示用エリア内において、ＬＥＤを満遍なく転写実装するのが困難である。したがって、転写の際の欠陥箇所（ＬＥＤの未実装箇所）が発生することにより、ＬＥＤディスプレイにおいて画素欠陥が生じてしまい、製造の際の歩留りが低下してしまうという問題があった。
なお、このような問題は、複数のＬＥＤ等の発光素子を基板上に並べて実装した発光素子基板（例えば、上記したＬＥＤ基板）の製造の際には限られず、複数の電子部品を基板上に実装した電子部品基板の製造の際に共通した問題である。
本発明はかかる問題点に鑑みてなされたもので、その目的は、製造の際の歩留りを向上させることが可能な電子部品基板の製造方法を提供することにある。
本発明の電子部品基板の製造方法は、第２基板上に複数の電子部品を並べて配置させる工程と、第２基板上の電子部品を第１基板上に転写する転写工程と、第１基板における電子部品の未実装箇所を検出する工程と、第１基板のうちの検出された未実装箇所に対し、第２基板から電子部品を選択的に再転写するリペア工程とを含むようにしたものである。また、上記未実装箇所を検出する工程は、上記転写工程の前に、第２基板上において電子部品が元々配置されていない部分である欠落部を検出することにより、未実装箇所を間接的に検出する工程と、上記転写工程の後に、第２基板上において電子部品が転写されずに残存している部分である実装不良部を検出することにより、未実装箇所を間接的に検出する工程と、上記転写工程の後に、第１基板上において未実装箇所を直接検出する工程とを含んでいる。
本発明の電子部品基板の製造方法では、第２基板上に複数の電子部品が並べて配置されたのち、この第２基板上の電子部品が第１基板上に転写される。また、この際、第１基板における電子部品の未実装箇所が検出され、第１基板のうちの検出された未実装箇所に対し、第２基板から電子部品が選択的に再転写されることにより、未実装箇所のリペア（修復）が選択的に行われる。このとき、上記未実装箇所の検出は、転写工程の前に第２基板上において上記欠落部を検出することにより未実装箇所を間接的に検出する方法（第１の方法）と、転写工程の後に第２基板上において上記実装不良部を検出することにより未実装箇所を間接的に検出する方法（第２の方法）と、転写工程の後に第１基板上において未実装箇所を直接検出する方法（第３の方法）と、の３つの方法によってなされる。
本発明の電子部品基板の製造方法によれば、第２基板から第１基板上に電子部品を転写する際の第１基板上の電子部品の未実装箇所を検出すると共に、この未実装箇所に対して第２基板から電子部品を選択的に再転写することにより、未実装箇所のリペアを選択的に行うようにしたので、電子部品基板を製造する際の歩留りを向上させることが可能となる。
また、上記未実装箇所の検出を、上記第１ないし第３の方法からなる３つの方法を組み合わせて行うようにしたので、未実装箇所の検出精度を向上させることが可能となる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図１は、本発明の一実施の形態に係る電子部品基板の製造方法（後述するＬＥＤ基板５の製造方法）の主要な工程を流れ図で表したものである。
まず、例えば図２に示したように、例えばガラスやプラスチック等からなる基板１１上に、ＢＭ（ブラックマトリクス）層１２、配線層１３および樹脂層１４をこの順に形成することにより、ＬＥＤを実装する対象である実装基板１（第１基板）を形成する（図１のステップＳ１１〜Ｓ１４）。具体的には、最初に基板１１を洗浄（ステップＳ１１）したのち、この基板１１上に、例えばフォトリソグラフィ法や印刷法、フィルム張り合わせ法などを用いることにより、ＢＭ層１２を形成する（ステップＳ１２）。次いで、このＢＭ層１２上に、例えばフォトリソグラフィ法やスパッタ法、印刷法、フィルム張り合わせ方法、メッキ法などを用いることにより、配線層１３を形成する（ステップＳ１３）。そしてこの配線層１３上に、例えばスピンコート法、スリット法、スプレー法、インクジェット法などを用いることにより、樹脂層１４を塗布形成する（ステップＳ１４）。なお、ＢＭ層１２は、例えば、非導電性を示すと共に光透過率の極端に低い材料同士を混合した樹脂等により構成し、配線層１３は、例えば導電性金属膜などにより構成し、樹脂層１４は、例えばＵＶ硬化性接着剤や熱硬化性接着剤などにより構成する。
次に、例えば図３に示したように、例えば、ガラス、プラスチックまたは金属などの材料からなる基板２１（第２基板）上に、後述する転写工程における転写対象である複数のＬＥＤ２２をマトリクス状に並べて配置させる（ステップＳ１５）ことにより、実装素子基板２を形成する。なお、この実装素子基板２における基板２１上には、後述する転写工程の際のアライメントマークとなる一対の基準位置２３Ａ，２３Ｂが形成されるようになっている。ここで、実装素子基板２には、転写対象であるＬＥＤ２２がステップＳ１５において配置されなかったため、図３に示したように、基板２１上にＬＥＤ２２が元々配置されていない部分である欠落部Ｐ１１が生じてしまうことがある。このような欠落部Ｐ１１は、最終的に、後述するＬＥＤ基板上におけるＬＥＤ２２の未実装箇所となってしまう。
そこで、次に、ＬＥＤ２２の転写工程の前に、実装素子基板２の検査工程（実装前）を行い（ステップＳ１６）、この検査工程において実装素子基板２における欠落部Ｐ１１を検出することにより、ＬＥＤ２２の未実装箇所を間接的に検出する。具体的には、例えば図４に示したように、まず、実装素子基板２を図示しない検査装置（検出装置）に取り付け（ステップＳ１６１）、この状態でＬＥＤ２２の欠落部Ｐ１１を検出し、Ｘ，Ｙ座標等からなる検出データＤ１を取得する（ステップＳ１６２）。
ここで、この際、例えば図５（Ａ），図５（Ｂ）に示したようなパターン検査を行うことにより、実装素子基板２におけるＬＥＤ２２をＣＣＤ（Charged Coupled Device）等により撮像して画像データを取得し、実装素子基板２における欠落部Ｐ１１を検出するようにする。具体的には、例えば図５（Ａ）に示したように、ある単位エリアの画像データ（単位画像データ３１）を近接する範囲内で（例えば左右で）比較して相違点を検出したり、例えば図５（Ｂ）に示したように、所定の登録パターン３０Ａと撮像して得られた単位画像データ３１Ａ，３１Ｂ等とを比較して相違点を検出したりすることにより、欠落部Ｐ１１を検出する。
また、例えば図６に示したように、所定の検出範囲Ａ１を有する変位計４１（例えば、レーザ方式によるもの）を実装素子基板２上で走査させ、この実装素子基板２の表面の変位を調査して変位データＤｈを得ることにより、実装素子基板２における欠落部Ｐ１１を検出するようにしてもよい。具体的には、例えば図６中のＰ２Ａ，Ｐ２Ｂの地点においては、図７（Ａ），図７（Ｂ）に示したような変位データＤｈａ，Ｄｈｂがそれぞれ得られるため、実装素子基板２の表面の変位の相違点を検出することにより、欠落部Ｐ１１を検出する。
なお、その後は、ステップＳ１６２において得られた検出データＤ１に対して所定の加工を行うと共に、この加工後の検出データを後述するリペア工程を行う際の転写装置へ転送し（ステップＳ１６３）、その後実装素子基板２を検査装置から取り出す（ステップＳ１６４）ことにより、実装素子基板２の検査工程（実装前）が完了となる。
次に、例えば図８中の矢印Ｐ３に示したように、実装素子基板２におけるＬＥＤ２２を、例えば図９，図１０に示したような転写装置を用いて実装基板１における樹脂層１４上に転写することにより、ＬＥＤ２２を実装基板１上に実装し、ＬＥＤ基板５を形成する（図１のステップＳ１７：転写工程）。具体的には、実装基板１を保持部６１Ａ〜６１Ｄによって保持すると共に実装素子基板２も保持部６２によって保持し、実装基板１および実装素子基板２のＬＥＤ２２同士が向かい合うようにしてこれらの基板同士を互いに対向配置させたのち、図９中の符号ｘ１，ｙ１，ｒ１，ｒ２で示したように、図１０に示したＸ／Ｙ／θステージ６３および支持部６４によって実装素子基板２をＸ，Ｙ，Ｚ軸上の所定の位置にアライメントさせ、実装素子基板２上のＬＥＤ２２を実装基板１上に押し当てることにより、矢印Ｐ３で示したように、ＬＥＤ２２を実装基板１上に転写する。
ただし、この際、実装素子基板２には、例えば図１１に示したように、転写対象であるＬＥＤ２２がステップＳ１７において転写されなかったため、基板２１上にＬＥＤ２２が残存している部分である実装不良部Ｐ１２が生じてしまうことがある。このような実装不良部Ｐ１２は、最終的に、ＬＥＤ基板５上におけるＬＥＤ２２の未実装箇所となってしまう。
そこで、次に実装素子基板２の検査工程（実装後）を行い（ステップＳ１８）、この検査工程において実装素子基板２における実装不良部Ｐ１２を検出することにより、ＬＥＤ２２の未実装箇所を間接的に検出する。具体的には、例えば図１２に示したように、まず、実装素子基板２を図示しない検査装置（検出装置）に取り付け（ステップＳ１８１）、この状態でＬＥＤ２２の実装不良部Ｐ１２を検出し、Ｘ，Ｙ座標等からなる検出データＤ２を取得する（ステップＳ１８２）。
ここで、この際、例えば図１３（Ａ），図１３（Ｂ）に示したようなパターン検査を行うことにより、実装素子基板２におけるＬＥＤ２２をＣＣＤ等により撮像して画像データを取得し、実装素子基板２における実装不良部Ｐ１２を検出するようにする。具体的には、例えば図１３（Ａ）に示したように、単位画像データ３１を近接する範囲内で（例えば左右で）比較して相違点を検出したり、例えば図１３（Ｂ）に示したように、所定の登録パターン３０Ｂと撮像して得られた単位画像データ３１Ｃ，３１Ｄ等とを比較して相違点を検出したりすることにより、実装不良部Ｐ１２を検出する。
また、例えば図１４に示したように、所定の検出範囲Ａ１を有する変位計４１（例えば、レーザ方式によるもの）を実装素子基板２上で走査させ、この実装素子基板２の表面の変位を調査して変位データＤｈを得ることにより、実装素子基板２における実装不良部Ｐ１２を検出するようにしてもよい。具体的には、例えば図１４中のＰ２Ｃ，Ｐ２Ｄの地点においては、図１５（Ａ），図１５（Ｂ）に示したような変位データＤｈｃ，Ｄｈｄがそれぞれ得られるため、実装素子基板２の表面の変位の相違点を検出することにより、実装不良部Ｐ１２を検出する。
なお、その後は、ステップＳ１８２において得られた検出データＤ２に対して所定の加工を行うと共に、この加工後の検出データを後述するリペア工程を行う際の転写装置へ転送し（ステップＳ１８３）、その後実装素子基板２を検査装置から取り出す（ステップＳ１８４）ことにより、実装素子基板２の検査工程（実装後）が完了となる。
次に、実装基板１を含むＬＥＤ基板５の検査工程を行い（図１のステップＳ１９）、この検査工程において、例えば図１６に示したような、ＬＥＤ基板５上の表示エリア１０におけるＬＥＤ２２の未実装箇所Ｐ１３Ａ，Ｐ１３Ｂを直接検出する。これは、例えば図１７（Ａ），図１７（Ｂ）に示したように、ＬＥＤ基板５上のＬＥＤ２２を撮像して画像データ３２Ａ，３２Ｂ等を取得することによって行う。具体的には、ＬＥＤ２２の実装箇所Ｐ１０と未実装箇所Ｐ１３とでは、光の透過率等において相違点が生じるため、このような相違点を検出することによってＬＥＤ２２の未実装箇所Ｐ１３を直接検出する。したがって、ＢＭ層１２は元々光の透過率が低くなるように構成されていることから、例えばＬＥＤ２２の外観も黒色に近くなるように構成するなどして、ＬＥＤ２２の実装箇所Ｐ１０と未実装箇所Ｐ１３との間で光の透過率の差ができるだけ大きくなるようにするのが望ましい。
ここで、このＬＥＤ基板５の検査工程は、具体的には、ＬＥＤ基板５を図示しない検査装置（検出装置）に取り付け（図１８のステップＳ１９１）、ＬＥＤ基板５のアライメントを行い（ステップＳ１９２）、この状態で以下説明する撮像装置等をスキャンすることにより、ＬＥＤ２２の未実装箇所Ｐ１３を直接検出し、Ｘ，Ｙ座標等からなる検出データＤ３を取得する（ステップＳ１９３）。
この際、例えば図１９（Ａ）〜図１９（Ｃ）に示したように、保持部６５Ａ，６５Ｂにより保持されたＬＥＤ基板５に対し、光源４２からの照射光Ｌoutを利用して撮像装置としてＣＣＤを用いることにより、検出データＤ３を取得するようにすることができる。具体的には、図１９（Ａ）に示したように、表示用エリア１０を一括して撮像するようにしてもよく、図１９（Ｂ）に示したように、表示用エリア１０を複数に（例えば、４つに）分割してなる複数の撮像範囲Ａ２ごとに順次撮像するようにしてもよく、図１９（Ｃ）に示したように、複数の撮像範囲Ａ２ごとにＣＣＤ４３を順次走査して撮像するようにしてもよい。なお、図１９（Ｂ），図１９（Ｃ）の場合には、光源４２およびＣＣＤ４３を順次駆動させる必要が生じるが、光源４２として面光源を用いた場合には、光源４２の順次駆動は不要となる。
また、撮像装置としてＣＣＤ４３の代わりに、例えば図２０に示したようなラインセンサー４４を用いてもよく、また例えば図２１に示したように、撮像装置の代わりに変位計４１を用い、実装箇所Ｐ１０と未実装箇所Ｐ１３との間の高さの差を検出することにより、未実装箇所Ｐ１３を直接検出するようにしてもよい。
なお、その後は、ステップＳ１９３において得られた検出データＤ３に対して所定の加工を行うと共に、この加工後の検出データを後述するリペア工程を行う際の転写装置へ転送し（ステップＳ１９４）、その後ＬＥＤ基板５を検査装置から取り出す（ステップＳ１９５）ことにより、ＬＥＤ基板５の検査工程が完了となる。
次に、例えば図２２（Ａ）〜図２２（Ｃ）に示したようにして、ＬＥＤ基板５のうち、ステップＳ１６、ステップＳ１８またはステップＳ１９のうちの少なくとも１つにおいて直接的または間接的に検出されたＬＥＤ２２の未実装箇所Ｐ１３に対し、実装素子基板２からＬＥＤ２２を選択的に追加実装（再転写）する（図１のステップＳ２０：リペア工程）。
具体的には、例えば図２２（Ａ）に示したようにしてＬＥＤ基板５上に未実装箇所Ｐ１３が生じていた場合に、例えば前述した図９，図１０に示したような転写装置を用いることにより、ＬＥＤ２２の再転写を行う。より具体的には、まず図２２（Ｂ）に示したように、ＬＥＤ基板５を図示しない保持部によって保持すると共に実装素子基板２も図示しない保持部によって保持し、ＬＥＤ基板５および実装素子基板２のＬＥＤ２２同士が向かい合うようにしてこれらの基板同士を互いに対向配置させたのち、ステップＳ１６、ステップＳ１８またはステップＳ１９において得られた検出データＤ１〜Ｄ３に基づき、図中の矢印Ｐ４で示したように、図示しないＸ／Ｙ／θステージおよび支持部によって実装機構部６６および先端部６６ＡをＸ，Ｙ，Ｚ軸上の所定の位置（未実装箇所Ｐ１３に対応する位置）にアライメントさせる。
次いで、図２２（Ｃ）に示したように、実装機構部６６および先端部６６Ａを用いて、実装素子基板２上のＬＥＤ２２を樹脂膜２４を介してＬＥＤ基板５上に押し当てることにより、図中の矢印Ｐ５で示したように、ＬＥＤ２２をＬＥＤ基板５上に再転写する。これにより、例えば図２３に示したように、ＬＥＤ基板５上の表示用エリア１０内において、ＬＥＤ２２の未実装箇所Ｐ１３が実装箇所Ｐ１０となり、画素欠陥が修復されたＬＥＤ基板５が製造される。
なお、その後、ＬＥＤ基板５において、配線層１３とＬＥＤ２２との間の電気的な接続工程や、図示しない表示駆動用ドライバ等の組み込み工程等を行うことにより、ＬＥＤ基板５を含むＬＥＤディスプレイが製造される。
このようにして本実施の形態では、実装素子基板２上に複数のＬＥＤ２２が並べて配置されたのち、この実装素子基板２上のＬＥＤ２２が実装基板１上に転写される。また、この際、実装基板１におけるＬＥＤ２２の未実装箇所Ｐ１３が検出され、この実装基板１のうちの検出された未実装箇所Ｐ１３に対し、実装素子基板２からＬＥＤ２２が選択的に再転写されることにより、未実装箇所Ｐ１３のリペア（修復）が選択的に行われる。
以上のように本実施の形態では、実装素子基板２から実装基板１上にＬＥＤ２２を転写する際の実装基板１上のＬＥＤ２２の未実装箇所Ｐ１３を検出すると共に、この実装基板１のうちの検出された未実装箇所Ｐ１３に対し、実装素子基板２からＬＥＤ２２を選択的に再転写することにより、未実装箇所Ｐ１３のリペアを選択的に行うようにしたので、ＬＥＤ基板５を製造する際の歩留りを向上させることが可能となる。
具体的には、このようなリペア工程において、ＬＥＤ基板５および実装素子基板２のＬＥＤ２２同士が向かい合うようにしてこれらの基板同士を互いに対向配置させたのち、検出データＤ１〜Ｄ３に基づき、実装機構部６６および先端部６６Ａを未実装箇所Ｐ１３に対応する位置にアライメントさせ、実装機構部６６および先端部６６Ａによって実装素子基板２上のＬＥＤ２２を樹脂膜２４を介してＬＥＤ基板５上に押し当てることにより、ＬＥＤ２２をＬＥＤ基板５上に再転写するようにしたので、上記したような効果を得ることが可能となる。
また、ＬＥＤ２２の転写工程の前に、実装素子基板２上においてＬＥＤ２２が元々配置されていない部分である欠落部Ｐ１１を検出することにより、未実装箇所Ｐ１３を間接的に検出したり、ＬＥＤ２２の転写工程の後に、実装素子基板２上においてＬＥＤ２２が転写されずに残存している部分である実装不良部Ｐ１２を検出することにより、未実装箇所Ｐ１３を間接的に検出したり、ＬＥＤ２２の転写工程の後に、実装基板１（ＬＥＤ基板５）上において未実装箇所Ｐ１３を直接検出するようにしたので、検出データＤ１〜Ｄ３を得ることが可能となる。
また、これら３種類の方法のうちの２種類以上の方法を組み合わせることにより、ＬＥＤ基板５上の未実装箇所Ｐ１３を検出するようにしてもよく、本実施の形態（３種類の方法を組み合わせている）のように２種類以上の方法を組み合わせるようにした場合には、未実装箇所Ｐ１３の検出精度を向上させることが可能となる。
さらに、ＬＥＤ２２を黒色の外観により構成すると共に、ＬＥＤ基板５上のＬＥＤ２２以外の領域をＢＭ層２により構成するようにした場合には、ＬＥＤ２２の実装箇所Ｐ１０と未実装箇所Ｐ１３との間で光の透過率の差を大きくすることができるので、検出データＤ３の検出精度を向上させることが可能となる。
以上、実施の形態を挙げて本発明を説明したが、本発明はこの実施の形態に限定されるものではなく、種々の変形が可能である。
例えば、上記実施の形態では、図１に示したように、実装素子基板の検査工程（実装前）、実装素子基板の検査工程（実装後）および実装基板の検査工程という３つの工程においてそれぞれ、ＬＥＤ２２の未実装箇所Ｐ１３を間接的または直接的に検出するようにした場合について説明したが、必ずしも、上記３つの工程の全てにおいて未実装箇所Ｐ１３の検出を行わなくともよい。すなわち、例えば、上記３つの工程のうちの２つの工程や１つの工程だけにおいて、未実装箇所Ｐ１３の検出を行うようにしてもよい。
また、上記実施の形態では、ＬＥＤ２２を実装基板１上に転写する際やＬＥＤ基板５上に再転写（リペア）する際に、樹脂層１４を介してＬＥＤを押し当てるようにした場合について説明したが、このような役割を果たす層としては樹脂層には限られず、柔軟性のある材料よりなる層であれば、他の層により構成してもよい。
また、上記実施の形態では、複数の発光素子を実装基板上に並んで配置させた発光素子基板の一例として、複数のＬＥＤ２２を実装基板１上に並んで配置させたＬＥＤ基板５を挙げて説明したが、ＬＥＤ以外の他の発光素子を用いて発光素子基板を構成してもよい。
さらに、上記実施の形態では、複数の電子部品を実装基板上に配置させた電子部品基板の一例として、上記したような発光素子基板を挙げて説明したが、発光素子以外の電子部品を用いて電子部品基板を構成してもよい。
本発明の一実施の形態に係る電子部品基板の製造方法の主要な工程を表す流れ図である。 図１に示した工程のうちの樹脂層の形成工程までを説明するための断面図である。 実装素子基板の構成例を表す平面図である。 図１に示した実装素子基板の検査工程（実装前）の詳細を表す流れ図である。 図４に示した工程における欠落部の検出方法の一例を説明するための平面模式図である。 図４に示した工程における欠落部の検出方法の他の例を説明するための平面図である。 図６に示した検出方法の際に得られる変位データの一例を表す特性図である。 図１に示したＬＥＤの転写工程を説明するための断面図である。 図８に示した転写工程に用いられる装置構成例を表す斜視図である。 図８に示した転写工程に用いられる装置構成例を表す断面図である。 実装素子基板上の実装不良部の一例を表す平面図である。 図１に示した実装素子基板の検査工程（実装後）の詳細を表す流れ図である。 図１２に示した工程における実装不良部の検出方法の一例を説明するための平面模式図である。 図１２に示した工程における実装不良部の検出方法の他の例を説明するための平面図である。 図１４に示した検出方法の際に得られる変位データの一例を表す特性図である。 ＬＥＤ基板上の未実装部の一例を表す平面図である。 画像データを用いた実装部と未実装部との判別方法の概要を説明するための平面模式図である。 図１に示した実装基板の検査工程の詳細を表す流れ図である。 図１８に示した工程における検出データの取得方法の一例について説明するための模式図である。 図１８に示した工程における検出データの取得方法の他の例について説明するための模式図である。 図１８に示した工程における検出データの取得方法の他の例について説明するための模式図である。 図１に示したリペア工程の詳細を説明するための断面図である。 図２２に示したリペア工程後のＬＥＤ基板の一例を表す平面図である。
符号の説明
１…実装基板、１０…表示用エリア、１１…基板、１２…ＢＭ層、１３…配線層、１４…樹脂層、２…実装素子基板、２１…基板、２２…ＬＥＤ、２３Ａ，２３Ｂ…基準位置、２４…樹脂膜、３０Ａ，３０Ｂ…登録パターン、３１，３１Ａ〜３１Ｄ…単位画像データ、３２Ａ，３２Ｂ…画像データ、４１…変位計、４２…光源、４３…ＣＣＤカメラ、４４…ラインセンサー、５…ＬＥＤ基板、６１Ａ〜６１Ｄ，６２…保持部、６３…Ｘ／Ｙ／θステージ、６４…支持部、６５Ａ，６５Ｂ…保持部、６６…実装機構部、６６Ａ…先端部、Ｐ１０，Ｐ１０Ａ，Ｐ１０Ｂ…実装部、Ｐ１１…欠落部、Ｐ１２…実装不良部、Ｐ１３，Ｐ１３Ａ，Ｐ１３Ｂ…未実装部、Ａ１…検出範囲、Ａ２…撮像範囲、Ｄｈａ〜Ｄｈｄ…変位データ、Ｌout…光源からの照射光。

Claims (10)

  1. 第１基板上に複数の電子部品が実装された電子部品基板の製造方法であって、
    第２基板上に複数の前記電子部品を並べて配置させる工程と、
    前記第２基板上の電子部品を前記第１基板上に転写する転写工程と、
    前記第１基板における前記電子部品の未実装箇所を検出する工程と、
    前記第１基板のうちの検出された未実装箇所に対し、前記第２基板から前記電子部品を選択的に再転写するリペア工程と
    を含み、
    前記未実装箇所を検出する工程は、
    前記転写工程の前に、前記第２基板上において、前記電子部品が元々配置されていない部分である欠落部を検出することにより、前記未実装箇所を間接的に検出する工程と、
    前記転写工程の後に、前記第２基板上において、前記電子部品が転写されずに残存している部分である実装不良部を検出することにより、前記未実装箇所を間接的に検出する工程と、
    前記転写工程の後に、前記第１基板上において、前記未実装箇所を直接検出する工程とを含む
    電子部品基板の製造方法。
  2. 前記リペア工程は、
    前記第２基板上に、樹脂膜を間にして前記電子部品を配置させる工程と、
    前記電子部品同士が向かい合うように、前記第１基板と前記第２基板とを互いに対向配置させる工程と、
    前記未実装箇所の検出データに基づき、前記未実装箇所に対応する位置に実装機構部をアライメントさせる工程と、
    前記第２基板上の電子部品を、前記実装機構部によって前記樹脂膜を介して前記第１基板上に押し当てることにより、前記電子部品を前記未実装箇所に対して選択的に再転写する工程とを含む
    請求項１に記載の電子部品基板の製造方法。
  3. 前記第２基板上の電子部品を撮像して画像データを得ることにより、前記第２基板上の欠落部を検出する
    請求項１に記載の電子部品基板の製造方法。
  4. 前記第２基板の表面の変位を調査して変位データを得ることにより、前記第２基板上の欠落部を検出する
    請求項１に記載の電子部品基板の製造方法。
  5. 前記第２基板上の電子部品を撮像して画像データを得ることにより、前記第２基板上の実装不良部を検出する
    請求項１に記載の電子部品基板の製造方法。
  6. 前記第２基板の表面の変位を調査して変位データを得ることにより、前記第２基板上の実装不良部を検出する
    請求項１に記載の電子部品基板の製造方法。
  7. 前記第１基板上の電子部品を撮像して画像データを得ることにより、前記第１基板上の未実装箇所を直接検出する
    請求項１に記載の電子部品基板の製造方法。
  8. 前記電子部品を黒色の外観からなる発光素子によって構成することにより、前記電子部品基板を発光素子基板とすると共に、
    前記発光素子基板上の発光素子以外の領域を、ＢＭ（ブラックマトリクス）層により構成し、
    前記第１基板上における前記黒色の外観からなる発光素子の実装箇所と未実装箇所との光の透過率の相違を利用して、前記第１基板上の未実装箇所を直接検出する
    請求項７に記載の電子部品基板の製造方法。
  9. 前記電子部品を発光素子によって構成することにより、前記電子部品基板を発光素子基板とする
    請求項１に記載の電子部品基板の製造方法。
  10. 前記発光素子をＬＥＤにより構成することにより、前記発光素子基板をＬＥＤ基板とする
    請求項９に記載の電子部品基板の製造方法。
JP2007261585A 2007-10-05 2007-10-05 電子部品基板の製造方法 Expired - Fee Related JP4450046B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007261585A JP4450046B2 (ja) 2007-10-05 2007-10-05 電子部品基板の製造方法
US12/242,376 US7900348B2 (en) 2007-10-05 2008-09-30 Method of manufacturing an electronic component substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007261585A JP4450046B2 (ja) 2007-10-05 2007-10-05 電子部品基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009094181A JP2009094181A (ja) 2009-04-30
JP4450046B2 true JP4450046B2 (ja) 2010-04-14

Family

ID=40522046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007261585A Expired - Fee Related JP4450046B2 (ja) 2007-10-05 2007-10-05 電子部品基板の製造方法

Country Status (2)

Country Link
US (1) US7900348B2 (ja)
JP (1) JP4450046B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220100745A (ko) * 2021-01-08 2022-07-18 삼성디스플레이 주식회사 디스플레이 장치의 검사 방법 및 디스플레이 장치의 검사 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9032606B2 (en) * 2009-10-05 2015-05-19 Dan Horkey Systems and methods for personalizing prosthetic and orthotic devices
JP2012142525A (ja) * 2011-01-06 2012-07-26 Fuji Mach Mfg Co Ltd 成膜パターン形成方法及び成膜パターン形成装置
AT513747B1 (de) 2013-02-28 2014-07-15 Mikroelektronik Ges Mit Beschränkter Haftung Ab Bestückungsverfahren für Schaltungsträger und Schaltungsträger
AT514599B1 (de) * 2013-07-05 2015-02-15 Melecs Ews Gmbh & Co Kg Verfahren zur Bestückung elektronischer Leiterplatten mit optischen Bauelementen
US10032827B2 (en) 2016-06-29 2018-07-24 Applied Materials, Inc. Systems and methods for transfer of micro-devices
JP2019078685A (ja) * 2017-10-26 2019-05-23 株式会社ブイ・テクノロジー Ｌｅｄチップの検査方法、その検査装置及びｌｅｄディスプレイの製造方法
CN111357121A (zh) * 2017-12-04 2020-06-30 东旭集团有限公司 微型led器件用上基板、微型led器件以及微型led显示装置
US11054695B2 (en) * 2018-07-11 2021-07-06 Sharp Kabushiki Kaisha Chip-mounted board, display device, and method for producing chip-mounted board
JP2020064118A (ja) * 2018-10-15 2020-04-23 株式会社ブイ・テクノロジー キャリアフィルム、ｌｅｄ表示パネルのリペア方法及びｌｅｄ表示パネルのリペア装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04324999A (ja) 1991-04-25 1992-11-13 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JPH07288343A (ja) 1994-02-28 1995-10-31 Rohm Co Ltd 発光ダイオードランプ及びこれを用いたマトリクス表示器
JPH0964420A (ja) 1995-08-23 1997-03-07 Toshiba Transport Eng Kk フルカラー発光ダイオード装置
US5807762A (en) * 1996-03-12 1998-09-15 Micron Technology, Inc. Multi-chip module system and method of fabrication
US6008538A (en) * 1996-10-08 1999-12-28 Micron Technology, Inc. Method and apparatus providing redundancy for fabricating highly reliable memory modules
JP3468018B2 (ja) 1997-04-10 2003-11-17 日亜化学工業株式会社 発光装置及びそれを用いた表示装置
US6238942B1 (en) * 1998-04-07 2001-05-29 Micron Technology, Inc. Method of wire-bonding a repair die in a multi-chip module using a repair solution generated during testing of the module
JP3906653B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP4485087B2 (ja) * 2001-03-01 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の動作方法
JP4595259B2 (ja) 2001-03-19 2010-12-08 パナソニック株式会社 実装機
JP2003162229A (ja) 2001-09-14 2003-06-06 Sony Corp 画像表示装置用フィルタ及び画像表示装置、並びに画像表示装置の製造方法
US6728023B1 (en) * 2002-05-28 2004-04-27 Silicon Light Machines Optical device arrays with optimized image resolution
JP2004128400A (ja) 2002-10-07 2004-04-22 Fuji Mach Mfg Co Ltd 部品実装装置、その作動を制御するプログラムおよび部品実装システム
JP4082242B2 (ja) 2003-03-06 2008-04-30 ソニー株式会社 素子転写方法
JP4100203B2 (ja) 2003-03-14 2008-06-11 ソニー株式会社 素子転写方法
US7211452B2 (en) * 2004-09-22 2007-05-01 Eastman Kodak Company Method and apparatus for uniformity and brightness correction in an OLED display
JP4761026B2 (ja) 2005-06-03 2011-08-31 ソニー株式会社 素子転写装置、素子の転写方法および表示装置の製造方法
US7667229B2 (en) * 2005-06-03 2010-02-23 E. I. Du Pont De Nemours And Company Electronic device including conductive members between a first workpiece and second workpiece
JP4374552B2 (ja) * 2007-04-12 2009-12-02 ソニー株式会社 基板の製造方法および基板製造システム、並びに表示装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220100745A (ko) * 2021-01-08 2022-07-18 삼성디스플레이 주식회사 디스플레이 장치의 검사 방법 및 디스플레이 장치의 검사 장치
KR102456972B1 (ko) * 2021-01-08 2022-10-20 삼성디스플레이 주식회사 디스플레이 장치의 검사 방법 및 디스플레이 장치의 검사 장치

Also Published As

Publication number Publication date
US20090090002A1 (en) 2009-04-09
JP2009094181A (ja) 2009-04-30
US7900348B2 (en) 2011-03-08

Similar Documents

Publication Publication Date Title
JP4450046B2 (ja) 電子部品基板の製造方法
CN106709455B (zh) 一种支持全屏光学指纹传感器的显示屏及其制作方法
TWI511794B (zh) A film pattern forming apparatus, a film pattern forming method, and a device adjusting method
KR102100889B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
US10212869B2 (en) Method of manufacturing printed circuit board and method of inspecting printed circuit board
JP2009514234A (ja) 組み込み型半田ペースト検査を備える電子アセンブリマシン
TWI678746B (zh) 半導體製造裝置以及半導體裝置的製造方法
CN113302725A (zh) 安装装置和安装方法
JP2019029611A (ja) ダイボンディング装置および半導体装置の製造方法
JP2014179186A (ja) Ｌｅｄ照明基板の製造システムおよび製造方法
TWI516759B (zh) 半導體封裝的印刷電路板之檢測方法
JP5045184B2 (ja) 熱圧着装置
TW201911448A (zh) 半導體製造裝置及半導體裝置的製造方法
JP2008251588A (ja) 部品搭載装置および部品搭載装置における搭載位置精度測定方法
JP7038932B1 (ja) 表示基板の貼り合わせ装置及び貼り合わせ方法
KR102304880B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
WO2011142219A1 (ja) 撮像装置
JP2014021087A (ja) 検査装置及びモジュール組立装置
JP2012169370A (ja) 表示パネル検査装置及び表示パネル検査方法
JP4960266B2 (ja) 透明基板のエッジ位置検出方法及びエッジ位置検出装置
JP4142233B2 (ja) 部品吸着ヘッド、及びそれを用いた部品実装装置並びに部品実装方法
TWI784051B (zh) 半導體材料附接方法
JP2004334491A (ja) 貼付位置画像検査装置、貼付位置画像検査方法、電気光学装置モジュールの製造装置、電気光学装置モジュールの製造方法、電子部品付き回路基板の製造装置及び電子部品付き回路基板の製造方法
KR100871029B1 (ko) 다판넬용 솔더 페이스트 도포 장치 및 방법
JP5257630B2 (ja) プリント基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100118

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees