JP5004376B2 - 多層電極を有する薄板状セラミック及び製造方法 - Google Patents
多層電極を有する薄板状セラミック及び製造方法 Download PDFInfo
- Publication number
- JP5004376B2 JP5004376B2 JP2000104115A JP2000104115A JP5004376B2 JP 5004376 B2 JP5004376 B2 JP 5004376B2 JP 2000104115 A JP2000104115 A JP 2000104115A JP 2000104115 A JP2000104115 A JP 2000104115A JP 5004376 B2 JP5004376 B2 JP 5004376B2
- Authority
- JP
- Japan
- Prior art keywords
- layers
- ceramic
- ceramic body
- electrodes
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000919 ceramic Substances 0.000 title claims description 120
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims description 36
- 239000004020 conductor Substances 0.000 claims description 31
- 229910010293 ceramic material Inorganic materials 0.000 claims description 20
- 238000005245 sintering Methods 0.000 claims description 20
- 238000007639 printing Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910001080 W alloy Inorganic materials 0.000 claims description 4
- 238000007667 floating Methods 0.000 claims description 3
- 238000005219 brazing Methods 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims 3
- 229910000679 solder Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 52
- 235000012431 wafers Nutrition 0.000 description 31
- 238000012545 processing Methods 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 12
- 238000005240 physical vapour deposition Methods 0.000 description 11
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000005553 drilling Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 239000011324 bead Substances 0.000 description 2
- 238000005422 blasting Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
- C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
- C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
- C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/50—Substrate holders
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
- C04B2237/04—Ceramic interlayers
- C04B2237/08—Non-oxidic interlayers
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
- C04B2237/12—Metallic interlayers
- C04B2237/122—Metallic interlayers based on refractory metals
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/36—Non-oxidic
- C04B2237/366—Aluminium nitride
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
- C04B2237/59—Aspects relating to the structure of the interlayer
- C04B2237/592—Aspects relating to the structure of the interlayer whereby the interlayer is not continuous, e.g. not the whole surface of the smallest substrate is covered by the interlayer
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
- C04B2237/62—Forming laminates or joined articles comprising holes, channels or other types of openings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
- H01L2223/6622—Coaxial feed-throughs in active or passive substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Structural Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Connections Arranged To Contact A Plurality Of Conductors (AREA)
- Laminated Bodies (AREA)
- Ceramic Capacitors (AREA)
Description
【０００１】
この出願は１９９７年４月１日に出願した「セラミック本体のための電導フィードスルー及びその製作方法（CONDUCTIVE FEEDTHROUGH FOR A CERAMIC BODY AND METHOD OF FABRICATING SAME）」という表題の共有に譲渡された特許出願の一部継続出願であり、ここに参照により引用されている。
【０００２】
【発明の属する技術分野】
本発明は、半導体処理装置に関し、より詳細にはセラミック本体を通って大気圧力を有する体積から真空チャンバーに延びる導体フィードスルーに関し、さらに多層内部電極を有する薄層セラミック本体に関する。
【０００３】
【従来の技術】
一般に、半導体ウェーハ処理システムは内部にウェーハ支持台又はサセプタを取り付けた真空チャンバーを備えている。台は処理中にチャンバー内のウェーハを支持するために使用される。台はウェーハの締め付け（チャッキング）と同様にウェーハの加熱及び又は冷却を供給する各種構成要素を備え、台の表面でウェーハを静止位置保持する。そのような締め付けは機械的クランプ又は静電チャックのいずれかにより供給される。真空チャンバー内では、ウェーハが処理される台上方の空間は通常、高い真空度に維持される。しかし、台下方又は台内部の空間は大気圧に維持されている。
【０００４】
【発明が解決しようとする課題】
高温物理蒸着法のような高温処理にとって、台は時々セラミック製であってもよい。今まで、電導性で、さらに真空に密閉され、セラミック台を通る接続を供給し、真空の完全性を破ることなく台の大気側から台の真空側に電流が通過できるような好都合又は実践的な解決法はいずれもなかった。
【０００５】
そのため、セラミック台等のセラミック本体を通る導体フィードスルー接続を供給する装置、及びフィードスルーを製造する方法が当技術分野で必要とされている。
【０００６】
さらに、静電チャックは静電気的に引き付け、処理中に半導体ウェーハを保持する。幾つかのプラズマベースのウェーハ処理動作では、無線周波数（ＲＦ）エネルギが静電チャックに結合され、チャックをバイアスしてもよく、処理中のウェーハの方向でプラズマイオンの動きを供給し及び又は増加させる。通常、静電チャックはセラミック本体を備え、該セラミック本体には一対の電極があり、電極にＤＣ電圧を加えることにより、チャックはジョンソン−ラーベック効果により静電気的に半導体ウェーハをチャックに引き寄せる。ジョンソン−ラーベック効果を利用する静電チャックは、発明者がBurkhartらであり、「基板支持チャックのためのウェーハスペーシングマスク及びその製造方法（WAFER SPACING MASK FOR A SUBSTRATE SUPPORT CHUCK AND METHOD OF FABRICATING SAME）」と題する１９９７年８月１２日に特許された米国特許 5,656,093に開示されており、この特許はここに参照により引用されている。さらに、静電チャックが上述したタイプの高温の物理蒸着法で使用される時には、チャックは該チャックにＲＦ電力をつなぐことによりバイアスされてもよい。静電チャックが埋込まれ半導体本体にある電極にＲＦ電力を加えることによりＲＦバイアスされる場合には、電極及び該電極への金属製フィードスルーはＲＦ電力を運ぶため比較的大きく且つ金属製のフィードスルーでなければならない。ＲＦ電力を運ぶ金属電極及び金属フィードスルーはそれらが存在するセラミック本体とは異なる膨張率を有し、金属電極及び金属フィードスルーはＲＦバイアス中、加熱されるので、セラミック本体のクラッキングは静電チャックの破壊、破損の間にチャックに存在する部分的に処理される半導体ウェーハの破壊を引き起こし、チャンバーを開けてチャックを交換する必要が生じる。
【０００７】
したがって、当技術において、存在又は埋め込まれた電極を有し、チャックへのＲＦバイアスの適用及び電極の加熱によりセラミックの破壊を引き起こさないセラミック本体を備えた静電チャックの必要性がある。
【０００８】
【課題を解決するための手段】
従来技術に伴う今までの欠点は、セラミック本体を通る電流の流れを促進する導体フィードスルーの本発明により克服される。特に、セラミック支持台等のセラミック本体は一般に、セラミック材料（例えば、アルミニウム窒化物、アルミナ等）の複数の層をスタックすることにより製造され、その後、層のスタックを焼結し、層を単一の固体セラミック本体に硬化する。本発明によれば、各層がスタックで配置されるので、層の選択された層の一部分はシルクスクリーンを用いた印刷技術により印刷された層の頂上に配置される次の層の前に電導材料（タングステン合金）でシルクスクリーンを用いた印刷技術により印刷される。各シルクスクリーンを用いた印刷技術により印刷された領域は別の層の別の電導領域内でセラミック本体を通る垂直軸に沿って同軸上に配列される。その後、シルクスクリーンを用いた印刷技術により印刷された層のスタックは焼結され、複数のスタックされた電導性電極を含む固体のセラミック本体を形成する。
【０００９】
その後、電導バイアはセラミック本体の１表面に垂直に形成され、埋め込まれた電極と交差する。これらのバイアは穴あけ、ビードブラスティング、エッチング、又はセラミック本体に孔を生成するために使用される幾つかの他の処理により形成される。物理蒸着法（ＰＶＤ）、化学蒸着法（ＣＶＤ）、ブレージング又は金属堆積の他の手段を使用して、バイアは電導材料で充填され、埋め込まれた電極は１以上の垂直電導バイアにより相互接続される。このバイア充填ステップに使用される特定の手順により、表面はマスクされてもよく、又はマスクされなくてもよい。使用される正確な手順は本発明を実施するために重要ではないと言えば十分である。そのように、電極及び他の導体はセラミック本体の表面にスパッタされ、バイアの露出端部に接続されることができる。
【００１０】
代わりに、電導バイアはまた、焼結する前（すなわち、セラミックが未焼結状態の間）に、層を通り垂直に穿設することにより、及びチタニウム（Ｔｉ）、チタニウム窒化物（ＴｉＮ）又はタングステン（Ｗ）を含む電導ペーストでバイアを充填することにより、形成されてもよい。これらのバイアは固体の円筒状プローブを未焼結状態のセラミックのスタックに挿入し、その後、電導ペーストを穿孔に詰めることにより形成されてもよい。その後の焼結はセラミック層とペーストの両方を硬化させ、電極は垂直の電導バイアにより相互接続される。
【００１１】
セラミック本体の反対側（すなわち、電導バイアを含まない側）から穿孔はセラミック本体の表面に形成され、電極の１以上の層を通過（と交差）する。その後、電気コネクタ部材、又はピンはこの穿孔に蝋付けされ、ピンが電極の交差する層に電導接続する。そのように、導体経路はセラミック本体の一方側（例えば、真空側）の電導バイアとセラミック本体の他方側（例えば、大気側）の電気コネクタとの間に形成される。このフィードスルーは完全に真空密閉され、セラミック本体の真空側のフィードスルーに各種電気接続をさせる。
【００１２】
代わりに、２以上の電導電極スタックはセラミック本体のいろいろな横の異なる位置に形成されることができる。これらの電極スタックはセラミック層の間に堆積（シルクスクリーンを用いた印刷技術により印刷）された導体トレースを通って互いに横で相互接続されている。
【００１３】
本発明の１つの例示的適用では、創意に富むフィードスルーがＰＶＤシステムで使用され、セラミック本体はジョンソン−ラーベック静電チャックであり、本発明のフィードスルーコネクタはチャックの真空側に配置される表面電極に電流を供給する。
【００１４】
そこに形成された多数の空間をあけた電極を有する薄状のセラミック本体と電極のための電気接続ピンは、ＲＦ電力を加えることによる電極の熱のため上述したセラミックが破壊することなく、増加した電流性能を有するＲＦ電力の適用を可能にするものを供給する。この構造は高温の物理蒸着法のような半導体ウェーハ処理のためのＲＦバイアス可能な静電チャックとして特に有効である。
【００１５】
【発明の実施の形態】
図１は本発明に関連する発明のフィードスルーを含む参考例のセラミック本体の平面図を示している。この例では、セラミック本体は、物理蒸着法システムのような半導体処理システムのためのセラミックウェーハ支持台、例えば、ジョンソン−ラーベックの静電気チャックである。しかし、当業者は創意に富んだフィードスルーが電導フィードスルーが必要なセラミック本体の適用で使用できることは以下の説明から分かるだろう。
【００１６】
台１００は複数の取付孔１０６を有する円周取付フランジ１０２を備えている。台１００の支持表面１０４は電極１０８に実例としてそれに取り付けられている。単一で中央に配置された電極は本発明に関連する発明の１つの適応を例示するために示されているが、多数の電極が表面に取り付けられてもよく、或いは、電極がまったく使用されなくてもよく、フィードスルー１１０は真空チャンバー内の診断機器に電流を供給するように配置されてもよい。示された例では、本発明に関連する発明のフィードスルー１１０は台の真空側、例えば、ウェーハを支持する側を台の大気側に接続する。
【００１７】
図２は図１の２−２に沿って切断した台の部分断面図を示している。本発明に関連する発明のこの第１の参考例は単一の垂直フィードスルー１１０であり、台の真空側５０を台１００の大気側５２に電導接続する。例示的に、このフィードスルーは台の真空側に配置された電導電極、すなわち、表面１０４に取り付けられた電極に電力を供給している。台の大気側５２は台１００の表面の下方に配置されている。
【００１８】
フィードスルー１１０は複数の電導層２０６（例えば、２０６1、２０６2、２０６3、２０６4及び２０６5）を備え、電導層はセラミック本体内に垂直に配置されると共に複数のバイア２０８（例えば、２０８1、２０８2、２０８3及び２０９4）により相互接続されている。大気側５２は孔２１０と孔にブレースされる電導ピン２１４により電極に接続され、ピンが１以上の電極層２０６に電気的に接続されるようになっている。
【００１９】
より詳細には、台１００により示されるセラミック本体はセラミック材料の複数のスタック層２０４1、２０４2、２０４3・・２０６8で製作されている。層の処理の間、セラミック材料の層は生のようであり、容易に切断され、所望の形に形成される。この状態は通常、「未焼結状態」と呼ばれる。製作中、セラミック材料（例えば、アルミニウム窒化物（ＡｌＮ））の各層は次の層の頂上に配置されるので、電極２０６は選択された層によりシルクスクリーンを用いた印刷技術により印刷される。シルクスクリーンを用いた印刷技術により印刷された領域はセラミック層のそれぞれが配置される時に垂直スタックに形成される。通常、シルクスクリーンを用いた印刷技術により印刷された領域はセラミック層のスタックを通る垂直軸に沿って同軸に配列されている。一般に、電極はタングステン合金製であり、焼結される時にタングステン電極に硬化される。一度、シルクスクリーンを用いた印刷技術により印刷されたセラミック層のスタックが完了すると、スタックはろうを取り除かれ、セラミック材料の炭化水素を燃焼させる。その後、スタックは水素雰囲気内において約２０００℃でセラミック層を焼結することにより硬化される。
【００２０】
一度硬化すると、１以上の電導バイア（例えば、４個のバイア）はセラミック本体１００の真空側５０に垂直に形成される。これらのバイア２０８（特に、２０８1、２０８2、２０８3、及び２０８4）は通常、セラミック本体の孔を穿設することにより作り出され、孔は複数のセラミック層２０４及び複数の電極２０６を通過するようになっている。これらの孔はビードブラスティング、穿孔、エッチング等のような従来の穿設技術を使用してセラミックに形成される。一度、孔が形成されると、バイアは電導材料（例えば、タングステン合金）を孔に堆積することにより完了され、電極２０６を相互接続する。そのような堆積は、物理蒸着法（ＰＶＤ）、化学蒸着法（ＣＶＤ）、又は堆積材料の他の手段のような従来技術を使用して達成される。電導材料を堆積後、セラミック本体１００の表面１０４は覆われ、バイアの最上部を露出する。一度露出されると、電導層１０８は表面１０４にスパッタされることができる。露出したバイアは電導層１０８と結合する。代わりに、電線、電流プローブ、及び他の電気回路は露出したバイアに接続可能である。
【００２１】
代わりに、これらの電導バイアはそれらの予め硬化された未焼結状態（焼結前）のセラミック層を通り穿孔し、その後、チタニウム、チタニウム窒化物又はタングステン等の金属を含む電導ペーストで孔を充填することにより形成されてもよい。その後の焼結はセラミック層及びペーストを硬化させ、電極は垂直電導バイアにより相互接続される。孔は各層に形成されてもよく、層のスタックを通る隣接する孔を作り出し、又は、孔はスタックされた層を通る円筒状のプローブを押すことにより形成されてもよい。どちらの例でも、一度、孔がスタックに形成されると、電導ペーストは孔に詰め込まれる。その後、組立品は焼結される。
【００２２】
フィードスルー１１０を完了するため、孔２１０はセラミック本体１００の大気側５２の表面に形成される。その後、電導ピン２１８のシャフト２１６は孔２１０に蝋付けされ、ピンが１以上の電極２０６と電導接触するようになっている。そのように、電導バイア２０８はピン２１８に電気的に接続され、セラミック本体を通る電導経路を供給する。
【００２３】
その後、バイア２０８は例えば、台１００の表面１０４に取り付けられる電極１０８に接続される。そのように、電力はセラミック本体の大気側に加えられることができ、電力はフィードスルーを通り電極１０８に送られる。
【００２４】
本発明に関連する発明の第１の参考例はセラミック本体の大気側のピンコネクタ及びセラミック本体の真空側のバイアコネクタを示しているが、明らかに、ピンコネクタが真空側で使用されることができ、バイアコネクタが大気側で使用されることができる。その上さらに、フィードスルーはまたセラミック本体の両側のピンコネクタ又はセラミック本体の両側のバイアコネクタを備えて構成されてもよい。
【００２５】
図３は本発明に関連する発明の別の参考例の平面図を示している。この参考例はセラミック本体（例えば、セラミックウェーハ支持台）を備え、フィードスルー３０２は真空側４００（図３に図示せず、図４参照）をセラミック本体３００の大気側４０２（図３に図示せず、図４参照）に電気的に接続している。ピンから電極への直線（垂直）接続よりむしろ、本発明に関連する発明のこの参考例はバイアコネクタ３０４の位置から横にオフセットしたピンコネクタ３０６の位置を有している。特に、台１００の支持表面に取り付けられ中央に配置された電極１０８はオフセットフィードスルー３０２を通り台の大気側４０２（図３に図示せず、図４参照）に接続される。
【００２６】
図４は図３の線４−４に沿って切断した別の参考例の断面図を示している。この参考例では、オフセットフィードスルー３０２は一対の部分的なフィードスルー３０４及び３０６を含んでいる。これらの部分的なフィードスルーはお互いから横に離れており、バス電極３０８により相互接続される。上述された方法では、複数の同軸に配列された電極層３１６1、３１６2、３１６3はセラミック本体３００内に形成されている。同様に、複数の同軸に配列された電極層３１０1、３１０2、及び３１０3はセラミック本体３００に形成されている。電極３１６は電極３１０から横に外されている。２セットの電極はバス３０８により相互接続されている。バスはセラミック本体を形成するセラミック層の１つにより電導トレースをシルクスクリーンを用いた印刷技術により印刷することにより形成され、トレースの１端部は１セットの電極に電極を形成し、トレースの他端部は電極の他のセットで電極を形成するようになっている。そのように、バス３０８は２セットの電極３１６及び３１０に相互接続する。一度、セラミック層及び電導トレース／領域が組立てられると、本体は焼かれ、焼結され、セラミックを単一のセラミック本体に硬化する。
【００２７】
一度硬化すると、複数の電導バイア３１２1、３１２2、３１２3及び３１２4はセラミック本体に垂直に形成され、電極３１０を相互接続する。同様に、電極３１６はバイア３１４1、３１４2、３１４3及び３１４4により相互接続されている。セラミック本体１００の表面３１８及び３２０は覆われ、残りの電導材料を除去し、バイア３１４及び３１２を露出させる。代わりに、これらの電導バイアはそれらの予め硬化された未焼結状態（焼結前）のセラミック層を通り穿孔し、その後、Ｔｉ、ＴｉＮ又はＷ等の金属を含む電導ペーストで孔を充填することにより形成されてもよい。その後の焼結はセラミック本体及びペーストを硬化させ、電極は垂直電導バイアにより相互接続される。
【００２８】
一度、電導バイアが前述の処理の１つを使用して形成されると、電極１０８及び３２２は従来の金属被覆技術を使用してセラミック本体１００の表面に堆積される。その後、電気接触ピン３２４は電導パッド３２２に蝋付け又は半田付けされる。そのように、電流がピン３２４に加えられると、その電流はオフセットフィードスルー３０２を通って電極１０８に流れる。
【００２９】
当然、表面実装型ピンを使用することよりむしろ、図２の電導ピンは表面実装型ピン３２４の代用となることができるであろう。その上さらに、ピンは表面実装型であるかどうかに拘らず、セラミック本体の真空側で使用されることができるだろう。
【００３０】
説明したような発明を製作及び使用することにより、電流はセラミック本体を介して供給されることができるが、セラミック本体の一方側の真空の完全性は維持される。セラミック本体を通って延びるフィードスルーを作り出すこの技術は如何なるセラミック本体にも適用可能であるが、それは静電チャック及び又はセラミックヒーターを備えたそれらを含むセラミックウェーハ支持台にとって特に重要性を有している。
【００３１】
図５ａは本発明による多層電極を備えた例示的な薄層状セラミック本体の横断垂直部分断面図である。この例示では、セラミック本体は例えば、セラミックウェーハ支持台、すなわち、物理蒸着法等の半導体ウェーハ処理システムのためのジョンソン−ラーベックの静電チャックであってもよい。しかし、当業者はこの発明がセラミック本体及び内部電極を必要とする如何なる適用での使用も可能であることを以下の説明により認識するであろう。
【００３２】
図５ａはセラミック本体５０４、セラミック本体に埋め込まれた電極５０６及び電気コネクタ５０８又は接続ピンを備えている装置５０２を示している。
【００３３】
セラミック本体５０４はセラミック材料の複数のスタック層５０４1、５０４2・・５０４7製で、セラミック材料のスタック層２０４1、２０４2・・２０４8が図１及び図２に示された台１００を形成するために上述したように製作されたのと同一の方法及び同一のセラミック材料で製作されてもよい。
【００３４】
電極５０６は複数の同軸に配列され（図５ａの軸５０９に沿って配列され）平行に間隔をおいた電極５０６1、５０６2・・５０４4を備え、複数の電極又は電導層２０６1、２０６2・・２０６5が図２に示された複数の電導層又は電極２０６1、２０６2・・２０６5を形成するために上述したように製作されたのと同一の方法及び同一の電導材料で製作されてもよい。この方法では、電極５０６は各層がＲＦ電流の一部分を処理するように配置される。そのように、ＲＦ電流は層５０６1、５０６2・・５０４5の大きな累積表面により伝えられる。
【００３５】
セラミック本体５０４と電極５０６の製作後、孔５１２はセラミック本体５０４に一部分延びて適切に形成され、電気コネクタの前端部又はピン５０８は孔に挿入され、電極５０６3及び５０６4を例えば、蝋付け又は半田付けすることにより、交差すると共に機械的及び電気的に接続する。直接接続された電極に供給されたＲＦエネルギは残りの（フローティング）電極層５０６ 1 、５０６ 2 に容量結合するので、ピン５０８はサブセットのすべての層、例えば、７の内の２つ、又はちょうど１つと接触することだけが必要である。
【００３６】
装置５０２は処理の間、半導体ウェーハを支持するためのセラミック台として特に有用であり、高温物理蒸着法でのウェーハ処理のために要求されるような電極５０６及び電気コネクタ５０８にＲＦ電力を結合するために特に有用である。これはウェーハに又はその下にＲＦを供給し、プラズマから基板の方にイオンを引き寄せることであることが理解されるだろう。電極５０６は複数の比較的薄い電極５０６1、５０６2・・５０４4を備え、少ない熱、及び又はチャックの特定の位置での熱応力の少ない集中で、電気コネクタ５０８及び電極５０６にＲＦ電力の結合により作り出される。したがって、セラミック本体５０４の亀裂又は破壊の傾向は、セラミック本体５０４及び電極５０６が異なる膨張係数を有していない場合でさえ、減少される。装置５０２がセラミック台として具体化されることにより、装置５０２は図１に示された取付孔１０６（又は他の取付けハードウェア）を備えた取付けフランジ１０２を備えていることが理解されるであろう。
【００３７】
装置５０２は２セットの電極５０６ａ及び５０６ｂと、電気接続ピン５０８ａ及び５０８ｂとを備え、図５ｂに示されているようにお互いから横に間隔をおいている。２つの電導バイア５１４ａ及び５１４ｂは最下層の電極（５０６ａ4、５０６ｂ4）を各セットの電極５０６ａ及び５０６ｂ内の最上層の電極（５０６ａ1、５０６ｂ1）に直接接続するために使用される。この特定の断面図では、中間層の電極（５０６ａ2、５０６ａ3、５０６ｂ2、５０６ｂ3）はバイア５１４ａ及び５１４ｂの回りで分断されたものとして示され、これらの電極（５０６ａ2、５０６ａ3、５０６ｂ2及び５０６ｂ3）と電導バイア５１４ａ及び５１４ｂとの間に直接の接続がないことを強調している。この実施例では、装置５０２はＲＦバイアスされた静電チャックとして特に有用であり、静電的に半導体ウェーハを保持すると共にウェーハをバイアスする。ＲＦ及びＤＣ両方の電圧は２つの電気接続ピン５０８ａ及び５０８ｂに供給される。この二極式ＥＳＣ構成では、２つのピン（５０８ａ、５０８ｂ）及び最上の電極（５０６ａ1、５０６ｂ1）に加えられたＤＣ電圧はジョンソン−ラーベック効果により半導体ウェーハを装置５０２に引き寄せるために使用される。一対の接続ピン（５０８ａ、５０８ｂ）に加えられると共に結合されたＲＦ電力はウェーハ処理に必要なＲＦバイアスを供給する。図５ｂに示されているように、ピン５０８ａ及び５０８ｂは２つの最下電極５０６ａ4及び５０６ｂ4に電気的に接続される。この構成では、最下電極５０６ａ4及び５０６ｂ4からのＲＦ電力は２つの電導バイア（５１４ａ、５１４ｂ）を通って最上の電極（５０６ａ1、５０６ｂ1）、及び他のフローティング電極（５０６ａ2、５０６ｂ2、５０６ａ3、５０６ｂ3）を介して容量結合に直接接続することによりチャックの最上部に結合される。その後、このＲＦバイアスは最上の電極５０６ａ1及び５０６ｂ1を通って全体のウェーハに結合される。再び、多層電極を通ってそのように分配されたＲＦ結合は、単一電極だけが使用される時に過度の熱から起こる局部熱応力を最小にすることができる。図５ｂに示された実施例は前述された同じ処理ステップ（材料層をスタックすること、電導バイアを穿孔すると共に充填すること、及び焼結すること）の異なる組合せを使用して製作されてもよいことが理解される。例えば、この実施例は各セラミック層５０４i（ｉ＝２〜７）と電極層５０６ａi及び５０６ｂi（ｉ＝２〜４）を適切な手順でスタックし、電導バイア５１４ａ、５１４ｂを形成し、電極５０６ａ1、５０６ｂ1のシルクスクリーンを用いた印刷技術による印刷が続き、電極５０６ａ1、５０６ｂ1の最上部にセラミック層５０４1をスタックし、全体構造を焼結することにより製作されてもよい。
【００３８】
別の実施例が図６に示されているが、ピン６０８はチャック本体５０４内の最下層電極６０６4と交差するために示されている。電導バイア６１４ａ、６１４ｂ、６１４ｃ及び６１４ｄにより示されているように、多数の直接接続はこの最下電極６０６4と最上電極６０６1との間に形成されている。再度、中間電極６０６3及び６０６2はこれらの電導バイア６１４ａ、６１４ｂ、６１４ｃ及び６１４ｄの回りで分断されたものとして示され、これらの電極（６０６3及び６０６2）と電導バイア（６１４ａ、６１４ｂ、６１４ｃ及び６１４ｄ）との間に直接の接続がないことを強調している。図５ｂの実施例と同様に、ＲＦとＤＣの両方の電力はピン６０８に供給されてもよい。前述したように、ＲＦ電力の容量結合が中間電極６０６3及び６０６2を介して起こる。ＤＣ及びＲＦ電力は共にバイア６１４ａ、６１４ｂ、６１４ｃ及び６１４ｄにより供給された多数の直接接続を通って最上電極６０６1に結合される。再度、そのような構成は、電力が単一接続だけに集中した場合に起こることがある局部熱応力のためチャックの破壊の可能性を最小にする。
【００３９】
したがって、セラミック本体を通るフィードスルー接続と多層電極を備えた薄層状のセラミック本体を供給する新規な装置を示すと共に説明している。しかし、主題の発明の多くの変更、修正、変形及び他の使用及び適用は、明細書及びその実施例を開示する添付した図面を考慮した後に当業者であれば明らかとなる。例えば、そのような多層電極の配列はまたプラズマエッチング又は静電チャックを使用する堆積処理に適用可能である。本発明の精神及び範囲から逸脱しないすべてのそのような変更、修正、変形及び他の使用及び適用は本発明により保護されると考えられ、前記特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【図１】本発明に関連する発明を含むセラミックウェーハ支持台の平面図である。
【図２】図１の線２−２に沿って切断したセラミックウェーハ支持台の部分断面図である。
【図３】本発明に関連する発明の参考例を含むセラミックウェーハ支持台の平面図である。
【図４】図３の線４−４に沿って切断したセラミックウェーハ支持台の部分断面図である。
【図５ａ】セラミックウェーハ支持台の実施例の部分断面図である。
【図５ｂ】本発明を使用する二極式静電チャックの別の実施例の断面図である。
【図６】電極間に多数の電導バイアを有する静電チャックの別の実施例の断面図である。
この出願は１９９７年４月１日に出願した「セラミック本体のための電導フィードスルー及びその製作方法（CONDUCTIVE FEEDTHROUGH FOR A CERAMIC BODY AND METHOD OF FABRICATING SAME）」という表題の共有に譲渡された特許出願の一部継続出願であり、ここに参照により引用されている。
【０００２】
【発明の属する技術分野】
本発明は、半導体処理装置に関し、より詳細にはセラミック本体を通って大気圧力を有する体積から真空チャンバーに延びる導体フィードスルーに関し、さらに多層内部電極を有する薄層セラミック本体に関する。
【０００３】
【従来の技術】
一般に、半導体ウェーハ処理システムは内部にウェーハ支持台又はサセプタを取り付けた真空チャンバーを備えている。台は処理中にチャンバー内のウェーハを支持するために使用される。台はウェーハの締め付け（チャッキング）と同様にウェーハの加熱及び又は冷却を供給する各種構成要素を備え、台の表面でウェーハを静止位置保持する。そのような締め付けは機械的クランプ又は静電チャックのいずれかにより供給される。真空チャンバー内では、ウェーハが処理される台上方の空間は通常、高い真空度に維持される。しかし、台下方又は台内部の空間は大気圧に維持されている。
【０００４】
【発明が解決しようとする課題】
高温物理蒸着法のような高温処理にとって、台は時々セラミック製であってもよい。今まで、電導性で、さらに真空に密閉され、セラミック台を通る接続を供給し、真空の完全性を破ることなく台の大気側から台の真空側に電流が通過できるような好都合又は実践的な解決法はいずれもなかった。
【０００５】
そのため、セラミック台等のセラミック本体を通る導体フィードスルー接続を供給する装置、及びフィードスルーを製造する方法が当技術分野で必要とされている。
【０００６】
さらに、静電チャックは静電気的に引き付け、処理中に半導体ウェーハを保持する。幾つかのプラズマベースのウェーハ処理動作では、無線周波数（ＲＦ）エネルギが静電チャックに結合され、チャックをバイアスしてもよく、処理中のウェーハの方向でプラズマイオンの動きを供給し及び又は増加させる。通常、静電チャックはセラミック本体を備え、該セラミック本体には一対の電極があり、電極にＤＣ電圧を加えることにより、チャックはジョンソン−ラーベック効果により静電気的に半導体ウェーハをチャックに引き寄せる。ジョンソン−ラーベック効果を利用する静電チャックは、発明者がBurkhartらであり、「基板支持チャックのためのウェーハスペーシングマスク及びその製造方法（WAFER SPACING MASK FOR A SUBSTRATE SUPPORT CHUCK AND METHOD OF FABRICATING SAME）」と題する１９９７年８月１２日に特許された米国特許 5,656,093に開示されており、この特許はここに参照により引用されている。さらに、静電チャックが上述したタイプの高温の物理蒸着法で使用される時には、チャックは該チャックにＲＦ電力をつなぐことによりバイアスされてもよい。静電チャックが埋込まれ半導体本体にある電極にＲＦ電力を加えることによりＲＦバイアスされる場合には、電極及び該電極への金属製フィードスルーはＲＦ電力を運ぶため比較的大きく且つ金属製のフィードスルーでなければならない。ＲＦ電力を運ぶ金属電極及び金属フィードスルーはそれらが存在するセラミック本体とは異なる膨張率を有し、金属電極及び金属フィードスルーはＲＦバイアス中、加熱されるので、セラミック本体のクラッキングは静電チャックの破壊、破損の間にチャックに存在する部分的に処理される半導体ウェーハの破壊を引き起こし、チャンバーを開けてチャックを交換する必要が生じる。
【０００７】
したがって、当技術において、存在又は埋め込まれた電極を有し、チャックへのＲＦバイアスの適用及び電極の加熱によりセラミックの破壊を引き起こさないセラミック本体を備えた静電チャックの必要性がある。
【０００８】
【課題を解決するための手段】
従来技術に伴う今までの欠点は、セラミック本体を通る電流の流れを促進する導体フィードスルーの本発明により克服される。特に、セラミック支持台等のセラミック本体は一般に、セラミック材料（例えば、アルミニウム窒化物、アルミナ等）の複数の層をスタックすることにより製造され、その後、層のスタックを焼結し、層を単一の固体セラミック本体に硬化する。本発明によれば、各層がスタックで配置されるので、層の選択された層の一部分はシルクスクリーンを用いた印刷技術により印刷された層の頂上に配置される次の層の前に電導材料（タングステン合金）でシルクスクリーンを用いた印刷技術により印刷される。各シルクスクリーンを用いた印刷技術により印刷された領域は別の層の別の電導領域内でセラミック本体を通る垂直軸に沿って同軸上に配列される。その後、シルクスクリーンを用いた印刷技術により印刷された層のスタックは焼結され、複数のスタックされた電導性電極を含む固体のセラミック本体を形成する。
【０００９】
その後、電導バイアはセラミック本体の１表面に垂直に形成され、埋め込まれた電極と交差する。これらのバイアは穴あけ、ビードブラスティング、エッチング、又はセラミック本体に孔を生成するために使用される幾つかの他の処理により形成される。物理蒸着法（ＰＶＤ）、化学蒸着法（ＣＶＤ）、ブレージング又は金属堆積の他の手段を使用して、バイアは電導材料で充填され、埋め込まれた電極は１以上の垂直電導バイアにより相互接続される。このバイア充填ステップに使用される特定の手順により、表面はマスクされてもよく、又はマスクされなくてもよい。使用される正確な手順は本発明を実施するために重要ではないと言えば十分である。そのように、電極及び他の導体はセラミック本体の表面にスパッタされ、バイアの露出端部に接続されることができる。
【００１０】
代わりに、電導バイアはまた、焼結する前（すなわち、セラミックが未焼結状態の間）に、層を通り垂直に穿設することにより、及びチタニウム（Ｔｉ）、チタニウム窒化物（ＴｉＮ）又はタングステン（Ｗ）を含む電導ペーストでバイアを充填することにより、形成されてもよい。これらのバイアは固体の円筒状プローブを未焼結状態のセラミックのスタックに挿入し、その後、電導ペーストを穿孔に詰めることにより形成されてもよい。その後の焼結はセラミック層とペーストの両方を硬化させ、電極は垂直の電導バイアにより相互接続される。
【００１１】
セラミック本体の反対側（すなわち、電導バイアを含まない側）から穿孔はセラミック本体の表面に形成され、電極の１以上の層を通過（と交差）する。その後、電気コネクタ部材、又はピンはこの穿孔に蝋付けされ、ピンが電極の交差する層に電導接続する。そのように、導体経路はセラミック本体の一方側（例えば、真空側）の電導バイアとセラミック本体の他方側（例えば、大気側）の電気コネクタとの間に形成される。このフィードスルーは完全に真空密閉され、セラミック本体の真空側のフィードスルーに各種電気接続をさせる。
【００１２】
代わりに、２以上の電導電極スタックはセラミック本体のいろいろな横の異なる位置に形成されることができる。これらの電極スタックはセラミック層の間に堆積（シルクスクリーンを用いた印刷技術により印刷）された導体トレースを通って互いに横で相互接続されている。
【００１３】
本発明の１つの例示的適用では、創意に富むフィードスルーがＰＶＤシステムで使用され、セラミック本体はジョンソン−ラーベック静電チャックであり、本発明のフィードスルーコネクタはチャックの真空側に配置される表面電極に電流を供給する。
【００１４】
そこに形成された多数の空間をあけた電極を有する薄状のセラミック本体と電極のための電気接続ピンは、ＲＦ電力を加えることによる電極の熱のため上述したセラミックが破壊することなく、増加した電流性能を有するＲＦ電力の適用を可能にするものを供給する。この構造は高温の物理蒸着法のような半導体ウェーハ処理のためのＲＦバイアス可能な静電チャックとして特に有効である。
【００１５】
【発明の実施の形態】
図１は本発明に関連する発明のフィードスルーを含む参考例のセラミック本体の平面図を示している。この例では、セラミック本体は、物理蒸着法システムのような半導体処理システムのためのセラミックウェーハ支持台、例えば、ジョンソン−ラーベックの静電気チャックである。しかし、当業者は創意に富んだフィードスルーが電導フィードスルーが必要なセラミック本体の適用で使用できることは以下の説明から分かるだろう。
【００１６】
台１００は複数の取付孔１０６を有する円周取付フランジ１０２を備えている。台１００の支持表面１０４は電極１０８に実例としてそれに取り付けられている。単一で中央に配置された電極は本発明に関連する発明の１つの適応を例示するために示されているが、多数の電極が表面に取り付けられてもよく、或いは、電極がまったく使用されなくてもよく、フィードスルー１１０は真空チャンバー内の診断機器に電流を供給するように配置されてもよい。示された例では、本発明に関連する発明のフィードスルー１１０は台の真空側、例えば、ウェーハを支持する側を台の大気側に接続する。
【００１７】
図２は図１の２−２に沿って切断した台の部分断面図を示している。本発明に関連する発明のこの第１の参考例は単一の垂直フィードスルー１１０であり、台の真空側５０を台１００の大気側５２に電導接続する。例示的に、このフィードスルーは台の真空側に配置された電導電極、すなわち、表面１０４に取り付けられた電極に電力を供給している。台の大気側５２は台１００の表面の下方に配置されている。
【００１８】
フィードスルー１１０は複数の電導層２０６（例えば、２０６1、２０６2、２０６3、２０６4及び２０６5）を備え、電導層はセラミック本体内に垂直に配置されると共に複数のバイア２０８（例えば、２０８1、２０８2、２０８3及び２０９4）により相互接続されている。大気側５２は孔２１０と孔にブレースされる電導ピン２１４により電極に接続され、ピンが１以上の電極層２０６に電気的に接続されるようになっている。
【００１９】
より詳細には、台１００により示されるセラミック本体はセラミック材料の複数のスタック層２０４1、２０４2、２０４3・・２０６8で製作されている。層の処理の間、セラミック材料の層は生のようであり、容易に切断され、所望の形に形成される。この状態は通常、「未焼結状態」と呼ばれる。製作中、セラミック材料（例えば、アルミニウム窒化物（ＡｌＮ））の各層は次の層の頂上に配置されるので、電極２０６は選択された層によりシルクスクリーンを用いた印刷技術により印刷される。シルクスクリーンを用いた印刷技術により印刷された領域はセラミック層のそれぞれが配置される時に垂直スタックに形成される。通常、シルクスクリーンを用いた印刷技術により印刷された領域はセラミック層のスタックを通る垂直軸に沿って同軸に配列されている。一般に、電極はタングステン合金製であり、焼結される時にタングステン電極に硬化される。一度、シルクスクリーンを用いた印刷技術により印刷されたセラミック層のスタックが完了すると、スタックはろうを取り除かれ、セラミック材料の炭化水素を燃焼させる。その後、スタックは水素雰囲気内において約２０００℃でセラミック層を焼結することにより硬化される。
【００２０】
一度硬化すると、１以上の電導バイア（例えば、４個のバイア）はセラミック本体１００の真空側５０に垂直に形成される。これらのバイア２０８（特に、２０８1、２０８2、２０８3、及び２０８4）は通常、セラミック本体の孔を穿設することにより作り出され、孔は複数のセラミック層２０４及び複数の電極２０６を通過するようになっている。これらの孔はビードブラスティング、穿孔、エッチング等のような従来の穿設技術を使用してセラミックに形成される。一度、孔が形成されると、バイアは電導材料（例えば、タングステン合金）を孔に堆積することにより完了され、電極２０６を相互接続する。そのような堆積は、物理蒸着法（ＰＶＤ）、化学蒸着法（ＣＶＤ）、又は堆積材料の他の手段のような従来技術を使用して達成される。電導材料を堆積後、セラミック本体１００の表面１０４は覆われ、バイアの最上部を露出する。一度露出されると、電導層１０８は表面１０４にスパッタされることができる。露出したバイアは電導層１０８と結合する。代わりに、電線、電流プローブ、及び他の電気回路は露出したバイアに接続可能である。
【００２１】
代わりに、これらの電導バイアはそれらの予め硬化された未焼結状態（焼結前）のセラミック層を通り穿孔し、その後、チタニウム、チタニウム窒化物又はタングステン等の金属を含む電導ペーストで孔を充填することにより形成されてもよい。その後の焼結はセラミック層及びペーストを硬化させ、電極は垂直電導バイアにより相互接続される。孔は各層に形成されてもよく、層のスタックを通る隣接する孔を作り出し、又は、孔はスタックされた層を通る円筒状のプローブを押すことにより形成されてもよい。どちらの例でも、一度、孔がスタックに形成されると、電導ペーストは孔に詰め込まれる。その後、組立品は焼結される。
【００２２】
フィードスルー１１０を完了するため、孔２１０はセラミック本体１００の大気側５２の表面に形成される。その後、電導ピン２１８のシャフト２１６は孔２１０に蝋付けされ、ピンが１以上の電極２０６と電導接触するようになっている。そのように、電導バイア２０８はピン２１８に電気的に接続され、セラミック本体を通る電導経路を供給する。
【００２３】
その後、バイア２０８は例えば、台１００の表面１０４に取り付けられる電極１０８に接続される。そのように、電力はセラミック本体の大気側に加えられることができ、電力はフィードスルーを通り電極１０８に送られる。
【００２４】
本発明に関連する発明の第１の参考例はセラミック本体の大気側のピンコネクタ及びセラミック本体の真空側のバイアコネクタを示しているが、明らかに、ピンコネクタが真空側で使用されることができ、バイアコネクタが大気側で使用されることができる。その上さらに、フィードスルーはまたセラミック本体の両側のピンコネクタ又はセラミック本体の両側のバイアコネクタを備えて構成されてもよい。
【００２５】
図３は本発明に関連する発明の別の参考例の平面図を示している。この参考例はセラミック本体（例えば、セラミックウェーハ支持台）を備え、フィードスルー３０２は真空側４００（図３に図示せず、図４参照）をセラミック本体３００の大気側４０２（図３に図示せず、図４参照）に電気的に接続している。ピンから電極への直線（垂直）接続よりむしろ、本発明に関連する発明のこの参考例はバイアコネクタ３０４の位置から横にオフセットしたピンコネクタ３０６の位置を有している。特に、台１００の支持表面に取り付けられ中央に配置された電極１０８はオフセットフィードスルー３０２を通り台の大気側４０２（図３に図示せず、図４参照）に接続される。
【００２６】
図４は図３の線４−４に沿って切断した別の参考例の断面図を示している。この参考例では、オフセットフィードスルー３０２は一対の部分的なフィードスルー３０４及び３０６を含んでいる。これらの部分的なフィードスルーはお互いから横に離れており、バス電極３０８により相互接続される。上述された方法では、複数の同軸に配列された電極層３１６1、３１６2、３１６3はセラミック本体３００内に形成されている。同様に、複数の同軸に配列された電極層３１０1、３１０2、及び３１０3はセラミック本体３００に形成されている。電極３１６は電極３１０から横に外されている。２セットの電極はバス３０８により相互接続されている。バスはセラミック本体を形成するセラミック層の１つにより電導トレースをシルクスクリーンを用いた印刷技術により印刷することにより形成され、トレースの１端部は１セットの電極に電極を形成し、トレースの他端部は電極の他のセットで電極を形成するようになっている。そのように、バス３０８は２セットの電極３１６及び３１０に相互接続する。一度、セラミック層及び電導トレース／領域が組立てられると、本体は焼かれ、焼結され、セラミックを単一のセラミック本体に硬化する。
【００２７】
一度硬化すると、複数の電導バイア３１２1、３１２2、３１２3及び３１２4はセラミック本体に垂直に形成され、電極３１０を相互接続する。同様に、電極３１６はバイア３１４1、３１４2、３１４3及び３１４4により相互接続されている。セラミック本体１００の表面３１８及び３２０は覆われ、残りの電導材料を除去し、バイア３１４及び３１２を露出させる。代わりに、これらの電導バイアはそれらの予め硬化された未焼結状態（焼結前）のセラミック層を通り穿孔し、その後、Ｔｉ、ＴｉＮ又はＷ等の金属を含む電導ペーストで孔を充填することにより形成されてもよい。その後の焼結はセラミック本体及びペーストを硬化させ、電極は垂直電導バイアにより相互接続される。
【００２８】
一度、電導バイアが前述の処理の１つを使用して形成されると、電極１０８及び３２２は従来の金属被覆技術を使用してセラミック本体１００の表面に堆積される。その後、電気接触ピン３２４は電導パッド３２２に蝋付け又は半田付けされる。そのように、電流がピン３２４に加えられると、その電流はオフセットフィードスルー３０２を通って電極１０８に流れる。
【００２９】
当然、表面実装型ピンを使用することよりむしろ、図２の電導ピンは表面実装型ピン３２４の代用となることができるであろう。その上さらに、ピンは表面実装型であるかどうかに拘らず、セラミック本体の真空側で使用されることができるだろう。
【００３０】
説明したような発明を製作及び使用することにより、電流はセラミック本体を介して供給されることができるが、セラミック本体の一方側の真空の完全性は維持される。セラミック本体を通って延びるフィードスルーを作り出すこの技術は如何なるセラミック本体にも適用可能であるが、それは静電チャック及び又はセラミックヒーターを備えたそれらを含むセラミックウェーハ支持台にとって特に重要性を有している。
【００３１】
図５ａは本発明による多層電極を備えた例示的な薄層状セラミック本体の横断垂直部分断面図である。この例示では、セラミック本体は例えば、セラミックウェーハ支持台、すなわち、物理蒸着法等の半導体ウェーハ処理システムのためのジョンソン−ラーベックの静電チャックであってもよい。しかし、当業者はこの発明がセラミック本体及び内部電極を必要とする如何なる適用での使用も可能であることを以下の説明により認識するであろう。
【００３２】
図５ａはセラミック本体５０４、セラミック本体に埋め込まれた電極５０６及び電気コネクタ５０８又は接続ピンを備えている装置５０２を示している。
【００３３】
セラミック本体５０４はセラミック材料の複数のスタック層５０４1、５０４2・・５０４7製で、セラミック材料のスタック層２０４1、２０４2・・２０４8が図１及び図２に示された台１００を形成するために上述したように製作されたのと同一の方法及び同一のセラミック材料で製作されてもよい。
【００３４】
電極５０６は複数の同軸に配列され（図５ａの軸５０９に沿って配列され）平行に間隔をおいた電極５０６1、５０６2・・５０４4を備え、複数の電極又は電導層２０６1、２０６2・・２０６5が図２に示された複数の電導層又は電極２０６1、２０６2・・２０６5を形成するために上述したように製作されたのと同一の方法及び同一の電導材料で製作されてもよい。この方法では、電極５０６は各層がＲＦ電流の一部分を処理するように配置される。そのように、ＲＦ電流は層５０６1、５０６2・・５０４5の大きな累積表面により伝えられる。
【００３５】
セラミック本体５０４と電極５０６の製作後、孔５１２はセラミック本体５０４に一部分延びて適切に形成され、電気コネクタの前端部又はピン５０８は孔に挿入され、電極５０６3及び５０６4を例えば、蝋付け又は半田付けすることにより、交差すると共に機械的及び電気的に接続する。直接接続された電極に供給されたＲＦエネルギは残りの（フローティング）電極層５０６ 1 、５０６ 2 に容量結合するので、ピン５０８はサブセットのすべての層、例えば、７の内の２つ、又はちょうど１つと接触することだけが必要である。
【００３６】
装置５０２は処理の間、半導体ウェーハを支持するためのセラミック台として特に有用であり、高温物理蒸着法でのウェーハ処理のために要求されるような電極５０６及び電気コネクタ５０８にＲＦ電力を結合するために特に有用である。これはウェーハに又はその下にＲＦを供給し、プラズマから基板の方にイオンを引き寄せることであることが理解されるだろう。電極５０６は複数の比較的薄い電極５０６1、５０６2・・５０４4を備え、少ない熱、及び又はチャックの特定の位置での熱応力の少ない集中で、電気コネクタ５０８及び電極５０６にＲＦ電力の結合により作り出される。したがって、セラミック本体５０４の亀裂又は破壊の傾向は、セラミック本体５０４及び電極５０６が異なる膨張係数を有していない場合でさえ、減少される。装置５０２がセラミック台として具体化されることにより、装置５０２は図１に示された取付孔１０６（又は他の取付けハードウェア）を備えた取付けフランジ１０２を備えていることが理解されるであろう。
【００３７】
装置５０２は２セットの電極５０６ａ及び５０６ｂと、電気接続ピン５０８ａ及び５０８ｂとを備え、図５ｂに示されているようにお互いから横に間隔をおいている。２つの電導バイア５１４ａ及び５１４ｂは最下層の電極（５０６ａ4、５０６ｂ4）を各セットの電極５０６ａ及び５０６ｂ内の最上層の電極（５０６ａ1、５０６ｂ1）に直接接続するために使用される。この特定の断面図では、中間層の電極（５０６ａ2、５０６ａ3、５０６ｂ2、５０６ｂ3）はバイア５１４ａ及び５１４ｂの回りで分断されたものとして示され、これらの電極（５０６ａ2、５０６ａ3、５０６ｂ2及び５０６ｂ3）と電導バイア５１４ａ及び５１４ｂとの間に直接の接続がないことを強調している。この実施例では、装置５０２はＲＦバイアスされた静電チャックとして特に有用であり、静電的に半導体ウェーハを保持すると共にウェーハをバイアスする。ＲＦ及びＤＣ両方の電圧は２つの電気接続ピン５０８ａ及び５０８ｂに供給される。この二極式ＥＳＣ構成では、２つのピン（５０８ａ、５０８ｂ）及び最上の電極（５０６ａ1、５０６ｂ1）に加えられたＤＣ電圧はジョンソン−ラーベック効果により半導体ウェーハを装置５０２に引き寄せるために使用される。一対の接続ピン（５０８ａ、５０８ｂ）に加えられると共に結合されたＲＦ電力はウェーハ処理に必要なＲＦバイアスを供給する。図５ｂに示されているように、ピン５０８ａ及び５０８ｂは２つの最下電極５０６ａ4及び５０６ｂ4に電気的に接続される。この構成では、最下電極５０６ａ4及び５０６ｂ4からのＲＦ電力は２つの電導バイア（５１４ａ、５１４ｂ）を通って最上の電極（５０６ａ1、５０６ｂ1）、及び他のフローティング電極（５０６ａ2、５０６ｂ2、５０６ａ3、５０６ｂ3）を介して容量結合に直接接続することによりチャックの最上部に結合される。その後、このＲＦバイアスは最上の電極５０６ａ1及び５０６ｂ1を通って全体のウェーハに結合される。再び、多層電極を通ってそのように分配されたＲＦ結合は、単一電極だけが使用される時に過度の熱から起こる局部熱応力を最小にすることができる。図５ｂに示された実施例は前述された同じ処理ステップ（材料層をスタックすること、電導バイアを穿孔すると共に充填すること、及び焼結すること）の異なる組合せを使用して製作されてもよいことが理解される。例えば、この実施例は各セラミック層５０４i（ｉ＝２〜７）と電極層５０６ａi及び５０６ｂi（ｉ＝２〜４）を適切な手順でスタックし、電導バイア５１４ａ、５１４ｂを形成し、電極５０６ａ1、５０６ｂ1のシルクスクリーンを用いた印刷技術による印刷が続き、電極５０６ａ1、５０６ｂ1の最上部にセラミック層５０４1をスタックし、全体構造を焼結することにより製作されてもよい。
【００３８】
別の実施例が図６に示されているが、ピン６０８はチャック本体５０４内の最下層電極６０６4と交差するために示されている。電導バイア６１４ａ、６１４ｂ、６１４ｃ及び６１４ｄにより示されているように、多数の直接接続はこの最下電極６０６4と最上電極６０６1との間に形成されている。再度、中間電極６０６3及び６０６2はこれらの電導バイア６１４ａ、６１４ｂ、６１４ｃ及び６１４ｄの回りで分断されたものとして示され、これらの電極（６０６3及び６０６2）と電導バイア（６１４ａ、６１４ｂ、６１４ｃ及び６１４ｄ）との間に直接の接続がないことを強調している。図５ｂの実施例と同様に、ＲＦとＤＣの両方の電力はピン６０８に供給されてもよい。前述したように、ＲＦ電力の容量結合が中間電極６０６3及び６０６2を介して起こる。ＤＣ及びＲＦ電力は共にバイア６１４ａ、６１４ｂ、６１４ｃ及び６１４ｄにより供給された多数の直接接続を通って最上電極６０６1に結合される。再度、そのような構成は、電力が単一接続だけに集中した場合に起こることがある局部熱応力のためチャックの破壊の可能性を最小にする。
【００３９】
したがって、セラミック本体を通るフィードスルー接続と多層電極を備えた薄層状のセラミック本体を供給する新規な装置を示すと共に説明している。しかし、主題の発明の多くの変更、修正、変形及び他の使用及び適用は、明細書及びその実施例を開示する添付した図面を考慮した後に当業者であれば明らかとなる。例えば、そのような多層電極の配列はまたプラズマエッチング又は静電チャックを使用する堆積処理に適用可能である。本発明の精神及び範囲から逸脱しないすべてのそのような変更、修正、変形及び他の使用及び適用は本発明により保護されると考えられ、前記特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【図１】本発明に関連する発明を含むセラミックウェーハ支持台の平面図である。
【図２】図１の線２−２に沿って切断したセラミックウェーハ支持台の部分断面図である。
【図３】本発明に関連する発明の参考例を含むセラミックウェーハ支持台の平面図である。
【図４】図３の線４−４に沿って切断したセラミックウェーハ支持台の部分断面図である。
【図５ａ】セラミックウェーハ支持台の実施例の部分断面図である。
【図５ｂ】本発明を使用する二極式静電チャックの別の実施例の断面図である。
【図６】電極間に多数の電導バイアを有する静電チャックの別の実施例の断面図である。
Claims (21)
- セラミック本体と電極を備えた静電チャックであって、
セラミック本体と、該セラミック本体に埋め込まれた複数の平行に間隔をおいた電極であって、少なくとも１つの電力供給される電極と、該少なくとも１つの電力供給される電極の上に配置される少なくとも１つのフローティング電極とを有する、前記複数の平行に間隔をおいた電極と、
前記セラミック本体の内側に部分的に延びて、交差し、前記電力供給される電極に電気的に接続される電気コネクタと
を備えたことを特徴とする静電チャック。 - 前記セラミック本体はセラミックの複数の焼結層を備えている請求項１に記載の静電チャック。
- 前記セラミックの焼結層は焼結アルミニウム窒化物を含む請求項２に記載の静電チャック。
- 前記電極は凝固した電導材料の複数の平行に間隔をおいた層を備えている請求項１に記載の静電チャック。
- 前記凝固した電導材料は凝固したタングステン合金である請求項４に記載の静電チャック。
- 前記電気コネクタは交差し、前記複数の平行に間隔をおいた電極の少なくとも２つの電力供給される電極に機械的及び電気的に相互接続されている請求項１に記載の静電チャック。
- 前記複数の平行に間隔をおいた電極内の最も上の電極は前記少なくとも１つの電力供給される電極に直接接続される請求項１に記載の静電チャック。
- 前記少なくとも１つの電力供給される電極は前記複数の平行に間隔をおいた電極内の最も下の電極であり、該最も下の電極は前記複数の平行に間隔をおいた電極内の最も上の電極に直接接続されている請求項１に記載の静電チャック。
- セラミック本体及び電極を備えた静電チャックを製造する方法であって、
セラミック材料の前記複数の層の選択されたものに電導材料の複数の整列され平行に間隔をおいた層を堆積し、
セラミック材料の前記複数の層を焼結し、前記セラミック本体を形成し、前記焼結の間に前記堆積された電導材料の層を凝固することにより該堆積された電導材料の層から複数の平行に間隔をおいた電極を形成し、
前記セラミック本体に部分的及び垂直に延びる穿孔を形成し、
前記穿孔に電気接続部材を挿入し、
前記電気接続部材を堆積された材料の前記凝固層の少なくとも第１のものと機械的及び電気的に相互接続し、堆積された材料の前記凝固層の少なくとも第２のものは前記電気接続部材と機械的及び電気的に相互接続されないことを特徴とする方法。 - 前記堆積することは前記複数のセラミック材料の層から選択されたものに電導材料の複数の整列され平行に間隔をおいた層をシルクスクリーンを用いた印刷技術により印刷することを含む請求項９に記載の方法。
- 前記堆積することは前記複数のセラミック材料の層から選択されたものにチタニウム、チタニウム窒化物、又はタングステンを含む電導ペーストの複数の整列され平行に間隔をおいた層をシルクスクリーンを用いた印刷技術により印刷することを含む請求項９に記載の方法。
- 前記焼結することは窒素雰囲気内に２０００℃の複数のアルミ窒化物層を焼結し、前記セラミック本体を形成することを含む請求項９に記載の方法。
- 前記電気接続部材を前記堆積された材料の凝固層の少なくとも第１のものと機械的及び電気的に相互接続することは前記電気接続部材を前記堆積材料の凝固層の少なくとも第１のものに半田付けすることを含む請求項９に記載の方法。
- 前記電気接続部材を前記堆積された材料の凝固層の少なくとも第１のものに機械的及び電気的に相互接続することは前記電気接続部材を前記堆積された材料の凝固層の少なくとも第１のものに蝋付けすることを含む請求項９に記載の方法。
- セラミック本体及び電極を備えた静電チャックを製造する方法であって、
複数のセラミック材料の層から選択されたものに電導材料の複数の整列され平行に間隔をおいた層を堆積し、
前記複数のセラミック材料の層の少なくとも１つを垂直に通って延び、電導材料の前記複数の層の少なくとも第１のものと交差する少なくとも１つの穿孔を形成し、
前記穿孔を電導ペーストで充填し、
前記複数のセラミック材料層を焼結し、前記セラミック本体を形成し、前記焼結の間に前記堆積された電導材料の層を凝固することにより前記堆積された電導材料の層から複数の平行に間隔をおいた電極を形成し、前記電導ペーストを前記堆積された電導材料の凝固層の少なくとも第１のものと機械的及び電気的に相互接続し、堆積された電導材料の前記凝固層の少なくとも第２のものは前記電導ペーストと機械的及び電気的に相互接続されないようになっていることを特徴とする方法。 - 前記堆積することはセラミック材料の前記複数の層から選択されたものに電導材料の複数の整列され平行に間隔をおいた層をシルクスクリーンを用いた印刷技術により印刷することを含む請求項１５に記載の方法。
- 前記電導ペーストはチタニウム、チタニウム窒化物又はタングステンを含む請求項１５に記載の方法。
- 前記焼結することは窒素雰囲気内で２０００℃で複数のアルミニウム窒化物層を焼結し、前記セラミック本体を形成することを含む請求項１５に記載の方法。
- セラミック本体及び電極を備えた静電チャックを製造する方法であって、
複数のセラミック材料の層の少なくとも１つ及び複数の電導材料の層の少なくとも第１のものを通る穿孔を形成し、
前記複数のセラミック材料の層の前記穿孔を前記複数の電導材料の層の前記穿孔と整列させ、
前記複数のセラミック材料の層から選択されたものに前記複数の電導材料の層を堆積し、
前記穿孔を電導ペーストで充填し、
前記複数のセラミック材料層を焼結し、前記セラミック本体を形成し、前記焼結の間に前記堆積された電導材料の層を凝固することにより前記堆積された電導材料の層から複数の平行に間隔をおいた電極を形成し、前記電導ペーストを前記堆積された電導材料の凝固層の少なくとも第１のものと機械的及び電気的に相互接続し、堆積された電導材料の前記凝固層の少なくとも第２のものは前記電導ペーストと機械的及び電気的に相互接続されないようになっていることを特徴とする方法。 - 前記電導ペーストはチタニウム、チタニウム窒化物又はタングステンを含む請求項１９に記載の方法。
- 前記焼結することは窒素雰囲気内で２０００℃で複数のアルミニウム窒化物層を焼結し、前記セラミック本体を形成することを含む請求項１９に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/251697 | 1999-02-17 | ||
| US09/251,697 US6303879B1 (en) | 1997-04-01 | 1999-02-17 | Laminated ceramic with multilayer electrodes and method of fabrication |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012087521A Division JP5475824B2 (ja) | 1999-02-17 | 2012-04-06 | 多層電極を有する薄板状セラミック及び製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007190A JP2001007190A (ja) | 2001-01-12 |
| JP5004376B2 true JP5004376B2 (ja) | 2012-08-22 |
Family
ID=22953036
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000104115A Expired - Lifetime JP5004376B2 (ja) | 1999-02-17 | 2000-02-17 | 多層電極を有する薄板状セラミック及び製造方法 |
| JP2012087521A Expired - Lifetime JP5475824B2 (ja) | 1999-02-17 | 2012-04-06 | 多層電極を有する薄板状セラミック及び製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012087521A Expired - Lifetime JP5475824B2 (ja) | 1999-02-17 | 2012-04-06 | 多層電極を有する薄板状セラミック及び製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6303879B1 (ja) |
| EP (1) | EP1030364A3 (ja) |
| JP (2) | JP5004376B2 (ja) |
| KR (1) | KR100682172B1 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6189209B1 (en) * | 1998-10-27 | 2001-02-20 | Texas Instruments Incorporated | Method for reducing via resistance in small high aspect ratio holes filled using aluminum extrusion |
| EP1124256A1 (en) | 1999-11-10 | 2001-08-16 | Ibiden Co., Ltd. | Ceramic substrate |
| GB2375231A (en) | 1999-12-09 | 2002-11-06 | Saint Gobain Ceramics | Electrostatic chucks with flat film electrode |
| US6723274B1 (en) | 1999-12-09 | 2004-04-20 | Saint-Gobain Ceramics & Plastics, Inc. | High-purity low-resistivity electrostatic chucks |
| US6603650B1 (en) | 1999-12-09 | 2003-08-05 | Saint-Gobain Ceramics And Plastics, Inc. | Electrostatic chuck susceptor and method for fabrication |
| US6593535B2 (en) * | 2001-06-26 | 2003-07-15 | Teradyne, Inc. | Direct inner layer interconnect for a high speed printed circuit board |
| DE10205450A1 (de) * | 2002-02-08 | 2003-08-28 | Infineon Technologies Ag | Schaltungsträger und Herstellung desselben |
| KR100497953B1 (ko) * | 2002-08-05 | 2005-06-29 | 한국화학연구원 | 전도성 세라믹 전극 및 이를 포함하는 정전척 |
| DE102004041049A1 (de) * | 2004-07-02 | 2006-01-26 | VenTec Gesellschaft für Venturekapital und Unternehmensberatung mbH | Mobiler, elektrostatischer Substrathalter und Verfahren zur Herstellung des Substrathalters |
| US20060118332A1 (en) * | 2004-12-02 | 2006-06-08 | Litton Systems, Inc. | Multilayered circuit board for high-speed, differential signals |
| JP5072289B2 (ja) * | 2006-08-30 | 2012-11-14 | 京セラ株式会社 | 気密端子 |
| JP2008108703A (ja) * | 2006-09-28 | 2008-05-08 | Covalent Materials Corp | 面状ヒータ及びこのヒータを備えた半導体熱処理装置 |
| JP2008153543A (ja) * | 2006-12-19 | 2008-07-03 | Shinko Electric Ind Co Ltd | 静電チャック |
| KR101398634B1 (ko) * | 2008-07-11 | 2014-05-22 | 삼성전자주식회사 | 배선 구조체 및 이를 채택하는 전자 소자 |
| KR100907864B1 (ko) * | 2008-09-30 | 2009-07-14 | 주식회사 아이엠텍 | 격리 저항을 구비하는 프로브 카드용 스페이스 트랜스포머 및 그 제조 방법 |
| US8378495B2 (en) * | 2009-08-10 | 2013-02-19 | Texas Instruments Incorporated | Integrated circuit (IC) having TSVS with dielectric crack suppression structures |
| JP2011082450A (ja) * | 2009-10-09 | 2011-04-21 | Elpida Memory Inc | 半導体装置及びこれを備える情報処理システム |
| JP5348439B2 (ja) * | 2011-09-30 | 2013-11-20 | Ｔｏｔｏ株式会社 | 静電チャック |
| CN103050859B (zh) * | 2011-10-14 | 2015-05-13 | 利宝嘉电业(深圳)有限公司 | 音频信号插头自动化生产工艺及其设备 |
| US9276504B2 (en) | 2012-03-07 | 2016-03-01 | Ngk Spark Plug Co., Ltd. | Carrier device and ceramic member |
| US9518326B2 (en) | 2013-10-21 | 2016-12-13 | Applied Materials, Inc. | Method for forming an electrostatic chuck using film printing technology |
| US9101038B2 (en) | 2013-12-20 | 2015-08-04 | Lam Research Corporation | Electrostatic chuck including declamping electrode and method of declamping |
| US9374910B2 (en) * | 2013-12-31 | 2016-06-21 | International Business Machines Corporation | Printed circuit board copper plane repair |
| KR101541051B1 (ko) * | 2014-03-24 | 2015-07-31 | (주)보부하이테크 | 다층 전극 구조를 갖는 정전척의 제조방법 및 이에 의해 제조된 다층 전극 구조를 갖는 정전척 |
| US10002782B2 (en) | 2014-10-17 | 2018-06-19 | Lam Research Corporation | ESC assembly including an electrically conductive gasket for uniform RF power delivery therethrough |
| US9673025B2 (en) * | 2015-07-27 | 2017-06-06 | Lam Research Corporation | Electrostatic chuck including embedded faraday cage for RF delivery and associated methods for operation, monitoring, and control |
| KR102513443B1 (ko) * | 2016-03-15 | 2023-03-24 | 삼성전자주식회사 | 정전 척 및 그를 포함하는 기판 처리 장치 |
| TWI641078B (zh) * | 2016-05-31 | 2018-11-11 | 日商日本特殊陶業股份有限公司 | Laminated heating element |
| US10892179B2 (en) * | 2016-11-08 | 2021-01-12 | Lam Research Corporation | Electrostatic chuck including clamp electrode assembly forming portion of Faraday cage for RF delivery and associated methods |
| US11289355B2 (en) | 2017-06-02 | 2022-03-29 | Lam Research Corporation | Electrostatic chuck for use in semiconductor processing |
| JP2020524898A (ja) * | 2017-06-22 | 2020-08-20 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ダイ結合用途のための静電キャリア |
| JPWO2020195636A1 (ja) * | 2019-03-22 | 2020-10-01 | ||
| US20220201804A1 (en) * | 2019-03-28 | 2022-06-23 | Kyocera Corporation | Base structure and wafer placing device |
| JP7293381B2 (ja) * | 2019-10-18 | 2023-06-19 | 京セラ株式会社 | 構造体および加熱装置 |
| JP7550685B2 (ja) * | 2021-03-17 | 2024-09-13 | 新光電気工業株式会社 | 静電チャック及び基板固定装置 |
| JP2022148714A (ja) * | 2021-03-24 | 2022-10-06 | 新光電気工業株式会社 | 静電チャック、基板固定装置 |
| CN117355931A (zh) * | 2021-06-01 | 2024-01-05 | 东京毅力科创株式会社 | 等离子体处理装置和基片支承器 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3346689A (en) | 1965-01-29 | 1967-10-10 | Philco Ford Corp | Multilayer circuit board suing epoxy cards and silver epoxy connectors |
| US4095866A (en) | 1977-05-19 | 1978-06-20 | Ncr Corporation | High density printed circuit board and edge connector assembly |
| US4456786A (en) * | 1979-11-19 | 1984-06-26 | James C. Kyle | Terminal assembly for heart pacemaker |
| US4665468A (en) | 1984-07-10 | 1987-05-12 | Nec Corporation | Module having a ceramic multi-layer substrate and a multi-layer circuit thereupon, and process for manufacturing the same |
| JPH0760849B2 (ja) | 1986-06-05 | 1995-06-28 | 東陶機器株式会社 | 静電チャック板 |
| JPS63193844U (ja) * | 1987-05-30 | 1988-12-14 | ||
| JPH01171229A (ja) * | 1987-12-25 | 1989-07-06 | Hitachi Ltd | 不揮発性半導体記憶装置 |
| JP2610487B2 (ja) * | 1988-06-10 | 1997-05-14 | 株式会社日立製作所 | セラミック積層回路基板 |
| JPH0797705B2 (ja) * | 1989-07-17 | 1995-10-18 | 日本電気株式会社 | 多層セラミツク基板 |
| JP2838810B2 (ja) * | 1990-07-16 | 1998-12-16 | 東陶機器株式会社 | 静電チャック |
| JPH03163849A (ja) | 1990-11-07 | 1991-07-15 | Toshiba Mach Co Ltd | 静電チャック |
| US5155652A (en) | 1991-05-02 | 1992-10-13 | International Business Machines Corporation | Temperature cycling ceramic electrostatic chuck |
| US5191506A (en) | 1991-05-02 | 1993-03-02 | International Business Machines Corporation | Ceramic electrostatic chuck |
| JP3079699B2 (ja) * | 1991-11-08 | 2000-08-21 | 石川島播磨重工業株式会社 | アークヒータにおけるガス注入方法及びアークヒータ |
| JP2960276B2 (ja) * | 1992-07-30 | 1999-10-06 | 株式会社東芝 | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 |
| JPH06148687A (ja) * | 1992-11-12 | 1994-05-27 | Casio Comput Co Ltd | 液晶駆動装置 |
| US5450290A (en) | 1993-02-01 | 1995-09-12 | International Business Machines Corporation | Printed circuit board with aligned connections and method of making same |
| JP3170101B2 (ja) * | 1993-04-15 | 2001-05-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPH0731349U (ja) * | 1993-11-15 | 1995-06-13 | 太陽誘電株式会社 | 発熱体 |
| JP3134674B2 (ja) * | 1994-09-09 | 2001-02-13 | 三菱電機株式会社 | ガス絶縁電気機器の電圧検出装置 |
| JP2573809B2 (ja) * | 1994-09-29 | 1997-01-22 | 九州日本電気株式会社 | 電子部品内蔵のマルチチップモジュール |
| US5886863A (en) * | 1995-05-09 | 1999-03-23 | Kyocera Corporation | Wafer support member |
| JPH09213455A (ja) * | 1996-02-05 | 1997-08-15 | Kyocera Corp | ウエハ保持装置の給電構造 |
| US5656093A (en) | 1996-03-08 | 1997-08-12 | Applied Materials, Inc. | Wafer spacing mask for a substrate support chuck and method of fabricating same |
| JPH1091099A (ja) * | 1996-09-18 | 1998-04-10 | Toshiba Corp | 液晶表示装置 |
| US6255601B1 (en) * | 1997-04-01 | 2001-07-03 | Applied Materials, Inc. | Conductive feedthrough for a ceramic body and method of fabricating same |
-
1999
- 1999-02-17 US US09/251,697 patent/US6303879B1/en not_active Expired - Lifetime
-
2000
- 2000-02-15 EP EP00301157A patent/EP1030364A3/en not_active Withdrawn
- 2000-02-17 KR KR1020000007504A patent/KR100682172B1/ko active IP Right Grant
- 2000-02-17 JP JP2000104115A patent/JP5004376B2/ja not_active Expired - Lifetime
-
2012
- 2012-04-06 JP JP2012087521A patent/JP5475824B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001007190A (ja) | 2001-01-12 |
| JP5475824B2 (ja) | 2014-04-16 |
| KR20000062564A (ko) | 2000-10-25 |
| US6303879B1 (en) | 2001-10-16 |
| JP2012142615A (ja) | 2012-07-26 |
| EP1030364A3 (en) | 2003-09-03 |
| EP1030364A2 (en) | 2000-08-23 |
| KR100682172B1 (ko) | 2007-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5004376B2 (ja) | 多層電極を有する薄板状セラミック及び製造方法 | |
| JP4354545B2 (ja) | セラミック体のための導電性フィードスルー及びその製造方法 | |
| KR100648327B1 (ko) | 세라믹 및 금속을 일체식으로 소결하여 형성한 정전기 척 | |
| US9779975B2 (en) | Electrostatic carrier for thin substrate handling | |
| JP4850992B2 (ja) | ウェーハを支持する装置及びウェーハを支持する装置を製作する方法 | |
| KR20160041758A (ko) | 정전척 | |
| JP6804878B2 (ja) | 加熱部材及び静電チャック | |
| US20150348814A1 (en) | Electrostatic chuck and semiconductor-liquid crystal manufacturing apparatus | |
| JP4858319B2 (ja) | ウェハ保持体の電極接続構造 | |
| KR101397133B1 (ko) | 정전척의 제조방법 | |
| TWI843772B (zh) | 用於具有多工加熱器陣列之靜電卡盤的長壽命延伸溫度範圍嵌入式二極體設計 | |
| JP6699765B2 (ja) | ウェハ保持体 | |
| KR101541051B1 (ko) | 다층 전극 구조를 갖는 정전척의 제조방법 및 이에 의해 제조된 다층 전극 구조를 갖는 정전척 | |
| JP2001345372A (ja) | ウエハ支持部材及びその製造方法 | |
| KR101397132B1 (ko) | 정전척의 제조방법 | |
| JPH0969555A (ja) | 静電チャック | |
| JP7448060B1 (ja) | 静電チャック | |
| JP2020004809A (ja) | 保持装置 | |
| JP2019040939A (ja) | ウエハ載置台 | |
| KR102650161B1 (ko) | 세라믹 서셉터 | |
| JP7392888B1 (ja) | 静電チャック | |
| TW202437459A (zh) | 用於具有多工加熱器陣列之靜電卡盤的長壽命延伸溫度範圍嵌入式二極體設計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100303 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101209 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120106 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120112 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120206 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120522 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5004376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |