JP2001007190A - 多層電極を有する薄板状セラミック及び製造方法 - Google Patents
多層電極を有する薄板状セラミック及び製造方法Info
- Publication number
- JP2001007190A JP2001007190A JP2000104115A JP2000104115A JP2001007190A JP 2001007190 A JP2001007190 A JP 2001007190A JP 2000104115 A JP2000104115 A JP 2000104115A JP 2000104115 A JP2000104115 A JP 2000104115A JP 2001007190 A JP2001007190 A JP 2001007190A
- Authority
- JP
- Japan
- Prior art keywords
- layers
- ceramic
- electrode
- ceramic body
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 126
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004020 conductor Substances 0.000 claims description 32
- 229910010293 ceramic material Inorganic materials 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 25
- 238000005245 sintering Methods 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 5
- 238000012216 screening Methods 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910001080 W alloy Inorganic materials 0.000 claims description 4
- 238000005219 brazing Methods 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 31
- 238000012545 processing Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 12
- 238000005240 physical vapour deposition Methods 0.000 description 10
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000005553 drilling Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 239000011324 bead Substances 0.000 description 2
- 238000005422 blasting Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
- C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
- C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
- C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/50—Substrate holders
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
- C04B2237/04—Ceramic interlayers
- C04B2237/08—Non-oxidic interlayers
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
- C04B2237/12—Metallic interlayers
- C04B2237/122—Metallic interlayers based on refractory metals
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/36—Non-oxidic
- C04B2237/366—Aluminium nitride
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
- C04B2237/59—Aspects relating to the structure of the interlayer
- C04B2237/592—Aspects relating to the structure of the interlayer whereby the interlayer is not continuous, e.g. not the whole surface of the smallest substrate is covered by the interlayer
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
- C04B2237/62—Forming laminates or joined articles comprising holes, channels or other types of openings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
- H01L2223/6622—Coaxial feed-throughs in active or passive substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Structural Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Connections Arranged To Contact A Plurality Of Conductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Laminated Bodies (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【課題】
【解決手段】 多層電極を有する薄層状のセラミック本
体を備える装置及びこの装置を製作する方法が開示され
ている。薄層状のセラミック本体はセラミック材料の層
を備え、電導材料の中間層でシルクスクリーンされる一
定の層の部分を有している。次の焼結は電導材料層製の
多層電極を有する固体のセラミック本体を形成する。装
置は前記セラミック本体に部分的に延び、これらの電極
の少なくとも１つで交差する電気コネクタをさらに備え
ている。
体を備える装置及びこの装置を製作する方法が開示され
ている。薄層状のセラミック本体はセラミック材料の層
を備え、電導材料の中間層でシルクスクリーンされる一
定の層の部分を有している。次の焼結は電導材料層製の
多層電極を有する固体のセラミック本体を形成する。装
置は前記セラミック本体に部分的に延び、これらの電極
の少なくとも１つで交差する電気コネクタをさらに備え
ている。
Description
【０００１】この出願は１９９７年４月１日に出願した
「セラミック本体のための電導フィードスルー及びその
製作方法（CONDUCTIVE FEEDTHROUGH FOR A CERAMIC BOD
YAND METHOD OF FABRICATING SAME）」という表題の共
有に譲渡された特許出願の一部継続出願であり、ここに
インコーポレイテッドバイリファレンスされている。
「セラミック本体のための電導フィードスルー及びその
製作方法（CONDUCTIVE FEEDTHROUGH FOR A CERAMIC BOD
YAND METHOD OF FABRICATING SAME）」という表題の共
有に譲渡された特許出願の一部継続出願であり、ここに
インコーポレイテッドバイリファレンスされている。
【０００２】
【発明の属する技術分野】本発明は、半導体処理装置に
関し、より詳細にはセラミック本体を通って大気圧力を
有する体積から真空チャンバーに延びる導体フィードス
ルーに関し、さらに多層内部電極を有する薄層セラミッ
ク本体に関する。
関し、より詳細にはセラミック本体を通って大気圧力を
有する体積から真空チャンバーに延びる導体フィードス
ルーに関し、さらに多層内部電極を有する薄層セラミッ
ク本体に関する。
【０００３】
【従来の技術】一般に、半導体ウェーハ処理システムは
内部にウェーハ支持台又はサセプタを取り付けた真空チ
ャンバーを備えている。台は処理中にチャンバー内のウ
ェーハを支持するために使用される。台はウェーハの締
め付け（チャッキング）と同様にウェーハの加熱及び又
は冷却を供給する各種構成要素を備え、台の表面でウェ
ーハを静止位置保持する。そのような締め付けは機械的
クランプ又は静電チャックのいずれかにより供給され
る。真空チャンバー内では、ウェーハが処理される台上
方の空間は通常、高い真空度に維持される。しかし、台
下方又は台内部の空間は大気圧に維持されている。
内部にウェーハ支持台又はサセプタを取り付けた真空チ
ャンバーを備えている。台は処理中にチャンバー内のウ
ェーハを支持するために使用される。台はウェーハの締
め付け（チャッキング）と同様にウェーハの加熱及び又
は冷却を供給する各種構成要素を備え、台の表面でウェ
ーハを静止位置保持する。そのような締め付けは機械的
クランプ又は静電チャックのいずれかにより供給され
る。真空チャンバー内では、ウェーハが処理される台上
方の空間は通常、高い真空度に維持される。しかし、台
下方又は台内部の空間は大気圧に維持されている。
【０００４】
【発明が解決しようとする課題】高温物理蒸着法のよう
な高温処理にとって、台は時々セラミック製であっても
よい。今まで、電導性で、さらに真空に密閉され、セラ
ミック台を通る接続を供給し、真空の完全性を破ること
なく台の大気側から台の真空側に電流が通過できるよう
な好都合又は実践的な解決法はいずれもなかった。
な高温処理にとって、台は時々セラミック製であっても
よい。今まで、電導性で、さらに真空に密閉され、セラ
ミック台を通る接続を供給し、真空の完全性を破ること
なく台の大気側から台の真空側に電流が通過できるよう
な好都合又は実践的な解決法はいずれもなかった。
【０００５】そのため、セラミック台等のセラミック本
体を通る導体フィードスルー接続を供給する装置、及び
フィードスルーを製造する方法が当技術分野で必要とさ
れている。
体を通る導体フィードスルー接続を供給する装置、及び
フィードスルーを製造する方法が当技術分野で必要とさ
れている。
【０００６】さらに、静電チャックは静電気的に引き付
け、処理中に半導体ウェーハを保持する。幾つかのプラ
ズマベースのウェーは処理動作では、無線周波数（Ｒ
Ｆ）エネルギが静電チャックに結合され、チャックをバ
イアスしてもよく、処理中のウェーハの方向でプラズマ
イオンの動きを供給し及び又は増加させる。通常、静電
チャックはセラミック本体を備え、該セラミック本体に
は一対の電極があり、電極にＤＣ電圧を加えることによ
り、チャックはジョンソン−ラーベック効果により静電
気的に半導体ウェーハをチャックに引き寄せる。ジョン
ソン−ラーベック効果を利用する静電チャックは、発明
者がBurkhartらであり、「基板支持チャックのためのウ
ェーハスペーシングマスク及びその製造方法（WAFER SP
ACING MASKFOR A SUBSTRATE SUPPORT CHUCK AND METHOD
OF FABRICATING SAME）」と題する１９９７年８月１２
日に特許された米国特許 5,656,093に開示されており、
この特許はここにインコーポレイテッドバイリファレン
スされている。さらに、静電チャックが上述したタイプ
の高温の物理蒸着法で使用される時には、チャックは該
チャックにＲＦ電力をつなぐことによりバイアスされて
もよい。静電チャックが埋込まれ半導体本体にある電極
にＲＦ電力を加えることによりＲＦバイアスされる場合
には、電極及び該電極への金属製フィードスルーはＲＦ
電力を運ぶため比較的大きく且つ金属製のフィードスル
ーでなければならない。ＲＦ電力を運ぶ金属電極及び金
属フィードスルーはそれらが存在するセラミック本体と
は異なる膨張率を有し、金属電極及び金属フィードスル
ーはＲＦバイアス中、加熱されるので、セラミック本体
のクラッキングは静電チャックの破壊、破損の間にチャ
ックに存在する部分的に処理される半導体ウェーハの破
壊を引き起こし、チャンバーを開けてチャックを交換す
る必要が生じる。
け、処理中に半導体ウェーハを保持する。幾つかのプラ
ズマベースのウェーは処理動作では、無線周波数（Ｒ
Ｆ）エネルギが静電チャックに結合され、チャックをバ
イアスしてもよく、処理中のウェーハの方向でプラズマ
イオンの動きを供給し及び又は増加させる。通常、静電
チャックはセラミック本体を備え、該セラミック本体に
は一対の電極があり、電極にＤＣ電圧を加えることによ
り、チャックはジョンソン−ラーベック効果により静電
気的に半導体ウェーハをチャックに引き寄せる。ジョン
ソン−ラーベック効果を利用する静電チャックは、発明
者がBurkhartらであり、「基板支持チャックのためのウ
ェーハスペーシングマスク及びその製造方法（WAFER SP
ACING MASKFOR A SUBSTRATE SUPPORT CHUCK AND METHOD
OF FABRICATING SAME）」と題する１９９７年８月１２
日に特許された米国特許 5,656,093に開示されており、
この特許はここにインコーポレイテッドバイリファレン
スされている。さらに、静電チャックが上述したタイプ
の高温の物理蒸着法で使用される時には、チャックは該
チャックにＲＦ電力をつなぐことによりバイアスされて
もよい。静電チャックが埋込まれ半導体本体にある電極
にＲＦ電力を加えることによりＲＦバイアスされる場合
には、電極及び該電極への金属製フィードスルーはＲＦ
電力を運ぶため比較的大きく且つ金属製のフィードスル
ーでなければならない。ＲＦ電力を運ぶ金属電極及び金
属フィードスルーはそれらが存在するセラミック本体と
は異なる膨張率を有し、金属電極及び金属フィードスル
ーはＲＦバイアス中、加熱されるので、セラミック本体
のクラッキングは静電チャックの破壊、破損の間にチャ
ックに存在する部分的に処理される半導体ウェーハの破
壊を引き起こし、チャンバーを開けてチャックを交換す
る必要が生じる。
【０００７】したがって、当技術において、存在又は埋
め込まれた電極を有し、チャックへのＲＦバイアスの適
用及び電極の加熱によりセラミックの破壊を引き起こさ
ないセラミック本体を備えた静電チャックの必要性があ
る。
め込まれた電極を有し、チャックへのＲＦバイアスの適
用及び電極の加熱によりセラミックの破壊を引き起こさ
ないセラミック本体を備えた静電チャックの必要性があ
る。
【０００８】
【課題を解決するための手段】従来技術に伴う今までの
欠点は、セラミック本体を通る電流の流れを促進する導
体フィードスルーの本発明により克服される。特に、セ
ラミック支持台等のセラミック本体は一般に、セラミッ
ク材料（例えば、アルミニウム窒化物、アルミナ等）の
複数の層をスタックすることにより製造され、その後、
層のスタックを焼結し、層を単一の固体セラミック本体
に硬化する。本発明によれば、各層がスタックで配置さ
れるので、層の選択された層の一部分はシルクスクリー
ンされた層の頂上に配置される次の層の前に電導材料
（タングステン合金）でシルクスクリーンされる。各シ
ルクスクリーンされた領域は別の層の別の電導領域内で
セラミック本体を通る垂直軸に沿って同軸上に配列され
る。その後、シルクスクリーンされた層のスタックは焼
結され、複数のスタックされた電導性電極を含む固体の
セラミック本体を形成する。
欠点は、セラミック本体を通る電流の流れを促進する導
体フィードスルーの本発明により克服される。特に、セ
ラミック支持台等のセラミック本体は一般に、セラミッ
ク材料（例えば、アルミニウム窒化物、アルミナ等）の
複数の層をスタックすることにより製造され、その後、
層のスタックを焼結し、層を単一の固体セラミック本体
に硬化する。本発明によれば、各層がスタックで配置さ
れるので、層の選択された層の一部分はシルクスクリー
ンされた層の頂上に配置される次の層の前に電導材料
（タングステン合金）でシルクスクリーンされる。各シ
ルクスクリーンされた領域は別の層の別の電導領域内で
セラミック本体を通る垂直軸に沿って同軸上に配列され
る。その後、シルクスクリーンされた層のスタックは焼
結され、複数のスタックされた電導性電極を含む固体の
セラミック本体を形成する。
【０００９】その後、電導バイアはセラミック本体の１
表面に垂直に形成され、埋め込まれた電極と交差する。
これらのバイアは穴あけ、ビードブラスティング、エッ
チング、又はセラミック本体に孔を生成するために使用
される幾つかの他の処理により形成される。物理蒸着法
（ＰＶＤ）、化学蒸着法（ＣＶＤ）、ブレージング又は
金属堆積の他の手段を使用して、バイアは電導材料で充
填され、埋め込まれた電極は１以上の垂直電導バイアに
より相互接続される。このバイア充填ステップに使用さ
れる特定の手順により、表面はマスクされてもよく、又
はマスクされなくてもよい。使用される正確な手順は本
発明を実施するために重要ではないと言えば十分であ
る。そのように、電極及び他の導体はセラミック本体の
表面にスパッタされ、バイアの露出端部に接続されるこ
とができる。
表面に垂直に形成され、埋め込まれた電極と交差する。
これらのバイアは穴あけ、ビードブラスティング、エッ
チング、又はセラミック本体に孔を生成するために使用
される幾つかの他の処理により形成される。物理蒸着法
（ＰＶＤ）、化学蒸着法（ＣＶＤ）、ブレージング又は
金属堆積の他の手段を使用して、バイアは電導材料で充
填され、埋め込まれた電極は１以上の垂直電導バイアに
より相互接続される。このバイア充填ステップに使用さ
れる特定の手順により、表面はマスクされてもよく、又
はマスクされなくてもよい。使用される正確な手順は本
発明を実施するために重要ではないと言えば十分であ
る。そのように、電極及び他の導体はセラミック本体の
表面にスパッタされ、バイアの露出端部に接続されるこ
とができる。
【００１０】代わりに、電導バイアはまた、焼結する前
（すなわち、セラミックが未焼結状態の間）に、層を通
り垂直に穿設することにより、及びチタニウム（Ｔ
ｉ）、チタニウム窒化物（ＴｉＮ）又はタングステン
（Ｗ）を含む電導ペーストでバイアを充填することによ
り、形成されてもよい。これらのバイアは固体の円筒状
プローブを未焼結状態のセラミックのスタックに挿入
し、その後、電導ペーストを穿孔に詰めることにより形
成されてもよい。その後の焼結はセラミック層とペース
トの両方を硬化させ、電極は垂直の電導バイアにより相
互接続される。
（すなわち、セラミックが未焼結状態の間）に、層を通
り垂直に穿設することにより、及びチタニウム（Ｔ
ｉ）、チタニウム窒化物（ＴｉＮ）又はタングステン
（Ｗ）を含む電導ペーストでバイアを充填することによ
り、形成されてもよい。これらのバイアは固体の円筒状
プローブを未焼結状態のセラミックのスタックに挿入
し、その後、電導ペーストを穿孔に詰めることにより形
成されてもよい。その後の焼結はセラミック層とペース
トの両方を硬化させ、電極は垂直の電導バイアにより相
互接続される。
【００１１】セラミック本体の反対側（すなわち、電導
バイアを含まない側）から穿孔はセラミック本体の表面
に形成され、電極の１以上の層を通過（と交差）する。
その後、電気コネクタ部材、又はピンはこの穿孔に蝋付
けされ、ピンが電極の交差する層に電導接続する。その
ように、導体経路はセラミック本体の一方側（例えば、
真空側）の電導バイアとセラミック本体の他方側（例え
ば、大気側）の電気コネクタとの間に形成される。この
フィードスルーは完全に真空密閉され、セラミック本体
の真空側のフィードスルーに各種電気接続をさせる。
バイアを含まない側）から穿孔はセラミック本体の表面
に形成され、電極の１以上の層を通過（と交差）する。
その後、電気コネクタ部材、又はピンはこの穿孔に蝋付
けされ、ピンが電極の交差する層に電導接続する。その
ように、導体経路はセラミック本体の一方側（例えば、
真空側）の電導バイアとセラミック本体の他方側（例え
ば、大気側）の電気コネクタとの間に形成される。この
フィードスルーは完全に真空密閉され、セラミック本体
の真空側のフィードスルーに各種電気接続をさせる。
【００１２】代わりに、２以上の電導電極スタックはセ
ラミック本体のいろいろな横の異なる位置に形成される
ことができる。これらの電極スタックはセラミック層の
間に堆積（シルクスクリーン）された導体トレースを通
って互いに横で相互接続されている。
ラミック本体のいろいろな横の異なる位置に形成される
ことができる。これらの電極スタックはセラミック層の
間に堆積（シルクスクリーン）された導体トレースを通
って互いに横で相互接続されている。
【００１３】本発明の１つの例示的適用では、創意に富
むフィードスルーがＰＶＤシステムで使用され、セラミ
ック本体はジョンソン−ラーベック静電チャックであ
り、本発明のフィードスルーコネクタはチャックの真空
側に配置される表面電極に電流を供給する。
むフィードスルーがＰＶＤシステムで使用され、セラミ
ック本体はジョンソン−ラーベック静電チャックであ
り、本発明のフィードスルーコネクタはチャックの真空
側に配置される表面電極に電流を供給する。
【００１４】そこに形成された多数の空間をあけた電極
を有する薄状のセラミック本体と電極のための電気接続
ピンは、ＲＦ電力を加えることによる電極の熱のため上
述したセラミックが破壊することなく、増加した電流性
能を有するＲＦ電力の適用を可能にするものを供給す
る。この構造は高温の物理蒸着法のような半導体ウェー
ハ処理のためのＲＦバイアス可能な静電チャックとして
特に有効である。
を有する薄状のセラミック本体と電極のための電気接続
ピンは、ＲＦ電力を加えることによる電極の熱のため上
述したセラミックが破壊することなく、増加した電流性
能を有するＲＦ電力の適用を可能にするものを供給す
る。この構造は高温の物理蒸着法のような半導体ウェー
ハ処理のためのＲＦバイアス可能な静電チャックとして
特に有効である。
【００１５】
【発明の実施の形態】図１は本発明のフィードスルーを
含む例示的なセラミック本体の平面図を示している。こ
の例では、セラミック本体は、物理蒸着法システムのよ
うな半導体処理システムのためのセラミックウェーハ支
持台、例えば、ジョンソン−ラーベックの静電気チャッ
クである。しかし、当業者は創意に富んだフィードスル
ーが電導フィードスルーが必要なセラミック本体の適用
で使用できることは以下の説明から分かるだろう。
含む例示的なセラミック本体の平面図を示している。こ
の例では、セラミック本体は、物理蒸着法システムのよ
うな半導体処理システムのためのセラミックウェーハ支
持台、例えば、ジョンソン−ラーベックの静電気チャッ
クである。しかし、当業者は創意に富んだフィードスル
ーが電導フィードスルーが必要なセラミック本体の適用
で使用できることは以下の説明から分かるだろう。
【００１６】台１００は複数の取付孔１０６を有する円
周取付フランジ１０２を備えている。台１００の支持表
面１０４は電極１０８に実例としてそれに取り付けられ
ている。単一で中央に配置された電極は本発明の１つの
適応を例示するために示されているが、多数の電極が表
面に取り付けられてもよく、或いは、電極がまったく使
用されなくてもよく、フィードスルー１１０は真空チャ
ンバー内の診断機器に電流を供給するように配置されて
もよい。示された例では、本発明のフィードスルー１１
０は台の真空側、例えば、ウェーハを支持する側を台の
大気側に接続する。
周取付フランジ１０２を備えている。台１００の支持表
面１０４は電極１０８に実例としてそれに取り付けられ
ている。単一で中央に配置された電極は本発明の１つの
適応を例示するために示されているが、多数の電極が表
面に取り付けられてもよく、或いは、電極がまったく使
用されなくてもよく、フィードスルー１１０は真空チャ
ンバー内の診断機器に電流を供給するように配置されて
もよい。示された例では、本発明のフィードスルー１１
０は台の真空側、例えば、ウェーハを支持する側を台の
大気側に接続する。
【００１７】図２は図１の２−２に沿って切断した台の
部分断面図を示している。本発明のこの第１の実施例は
単一の垂直フィードスルー１１０であり、台の真空側５
０を台１００の大気側５２に電導接続する。例示的に、
このフィードスルーは台の真空側に配置された電導電
極、すなわち、表面１０４に取り付けられた電極に電力
を供給している。台の大気側５２は台１００の表面の下
方に配置されている。
部分断面図を示している。本発明のこの第１の実施例は
単一の垂直フィードスルー１１０であり、台の真空側５
０を台１００の大気側５２に電導接続する。例示的に、
このフィードスルーは台の真空側に配置された電導電
極、すなわち、表面１０４に取り付けられた電極に電力
を供給している。台の大気側５２は台１００の表面の下
方に配置されている。
【００１８】フィードスルー１１０は複数の電導層２０
６（例えば、２０６1、２０６2、２０６3、２０６4及び
２０６5）を備え、電導層はセラミック本体内に垂直に
配置されると共に複数のバイア２０８（例えば、２０８
1、２０８2、２０８3及び２０９4）により相互接続され
ている。大気側５２は孔２０と孔にブレースされる電導
ピン２１４により電極に接続され、ピンが１以上の電極
層２０６に電気的に接続されるようになっている。
６（例えば、２０６1、２０６2、２０６3、２０６4及び
２０６5）を備え、電導層はセラミック本体内に垂直に
配置されると共に複数のバイア２０８（例えば、２０８
1、２０８2、２０８3及び２０９4）により相互接続され
ている。大気側５２は孔２０と孔にブレースされる電導
ピン２１４により電極に接続され、ピンが１以上の電極
層２０６に電気的に接続されるようになっている。
【００１９】より詳細には、台１００により示されるセ
ラミック本体はセラミック材料の複数のスタック層２０
４1、２０４2、２０４3・・２０６8で製作されている。
層の処理の間、セラミック材料の層は生のようであり、
容易に切断され、所望の形に形成される。この状態は通
常、「未焼結状態」と呼ばれる。製作中、セラミック材
料（例えば、アルミニウム窒化物（ＡｌＮ））の各層は
次の層の頂上に配置されるので、電極２０６は選択され
た層によりシルクスクリーンされる。シルクスクリーン
された領域はセラミック層のそれぞれが配置される時に
垂直スタックに形成される。通常、シルクスクリーンさ
れた領域はセラミック層のスタックを通る垂直軸に沿っ
て同軸に配列されている。一般に、電極はタングステン
合金製であり、焼結される時にタングステン電極に硬化
される。一度、シルクスクリーンされたセラミック層の
スタックが完了すると、スタックはろうを取り除かれ、
セラミック材料の炭化水素を燃焼させる。その後、スタ
ックは水素雰囲気内において約２０００℃でセラミック
層を焼結することにより硬化される。
ラミック本体はセラミック材料の複数のスタック層２０
４1、２０４2、２０４3・・２０６8で製作されている。
層の処理の間、セラミック材料の層は生のようであり、
容易に切断され、所望の形に形成される。この状態は通
常、「未焼結状態」と呼ばれる。製作中、セラミック材
料（例えば、アルミニウム窒化物（ＡｌＮ））の各層は
次の層の頂上に配置されるので、電極２０６は選択され
た層によりシルクスクリーンされる。シルクスクリーン
された領域はセラミック層のそれぞれが配置される時に
垂直スタックに形成される。通常、シルクスクリーンさ
れた領域はセラミック層のスタックを通る垂直軸に沿っ
て同軸に配列されている。一般に、電極はタングステン
合金製であり、焼結される時にタングステン電極に硬化
される。一度、シルクスクリーンされたセラミック層の
スタックが完了すると、スタックはろうを取り除かれ、
セラミック材料の炭化水素を燃焼させる。その後、スタ
ックは水素雰囲気内において約２０００℃でセラミック
層を焼結することにより硬化される。
【００２０】一度硬化すると、１以上の電導バイア（例
えば、４個のバイア）はセラミック本体１００の真空側
５０に垂直に形成される。これらのバイア２０８（特
に、２０８1、２０８2、２０８3、及び２０８4）は通
常、セラミック本体の孔を穿設することにより作り出さ
れ、孔は複数のセラミック層２０４及び複数の電極２０
６を通過するようになっている。これらの孔はビードブ
ラスティング、穿孔、エッチング等のような従来の穿設
技術を使用してセラミックに形成される。一度、孔が形
成されると、バイアは電導材料（例えば、タングステン
合金）を孔に堆積することにより完了され、電極２０６
を相互接続する。そのような堆積は、物理蒸着法（ＰＶ
Ｄ）、化学蒸着法（ＣＶＤ）、又は堆積材料の他の手段
のような従来技術を使用して達成される。電導材料を堆
積後、セラミック本体１００の表面１０４は覆われ、バ
イアの最上部を露出する。一度露出されると、電導層１
０８は表面１０４にスパッタされることができる。露出
したバイアは電導層１０８と結合する。代わりに、電
線、電流プローブ、及び他の電気回路は露出したバイア
に接続可能である。
えば、４個のバイア）はセラミック本体１００の真空側
５０に垂直に形成される。これらのバイア２０８（特
に、２０８1、２０８2、２０８3、及び２０８4）は通
常、セラミック本体の孔を穿設することにより作り出さ
れ、孔は複数のセラミック層２０４及び複数の電極２０
６を通過するようになっている。これらの孔はビードブ
ラスティング、穿孔、エッチング等のような従来の穿設
技術を使用してセラミックに形成される。一度、孔が形
成されると、バイアは電導材料（例えば、タングステン
合金）を孔に堆積することにより完了され、電極２０６
を相互接続する。そのような堆積は、物理蒸着法（ＰＶ
Ｄ）、化学蒸着法（ＣＶＤ）、又は堆積材料の他の手段
のような従来技術を使用して達成される。電導材料を堆
積後、セラミック本体１００の表面１０４は覆われ、バ
イアの最上部を露出する。一度露出されると、電導層１
０８は表面１０４にスパッタされることができる。露出
したバイアは電導層１０８と結合する。代わりに、電
線、電流プローブ、及び他の電気回路は露出したバイア
に接続可能である。
【００２１】代わりに、これらの電導バイアはそれらの
予め硬化された未焼結状態（焼結前）のセラミック層を
通り穿孔し、その後、チタニウム、チタニウム窒化物又
はタングステン等の金属を含む電導ペーストで孔を充填
することにより形成されてもよい。その後の焼結はセラ
ミック層及びペーストを硬化させ、電極は垂直電導バイ
アにより相互接続される。孔は各層の形成されてもよ
く、層のスタックを通る隣接する孔を作り出し、又は、
孔はスタックされた層を通る円筒状のプローブを押すこ
とにより形成されてもよい。どちらの例でも、一度、孔
がスタックに形成されると、電導ペーストは孔に詰め込
まれる。その後、組立品は焼結される。
予め硬化された未焼結状態（焼結前）のセラミック層を
通り穿孔し、その後、チタニウム、チタニウム窒化物又
はタングステン等の金属を含む電導ペーストで孔を充填
することにより形成されてもよい。その後の焼結はセラ
ミック層及びペーストを硬化させ、電極は垂直電導バイ
アにより相互接続される。孔は各層の形成されてもよ
く、層のスタックを通る隣接する孔を作り出し、又は、
孔はスタックされた層を通る円筒状のプローブを押すこ
とにより形成されてもよい。どちらの例でも、一度、孔
がスタックに形成されると、電導ペーストは孔に詰め込
まれる。その後、組立品は焼結される。
【００２２】フィードスルー１１０を完了するため、孔
２１０はセラミック本体１００の大気側５２の表面に形
成される。その後、電導ピン２１８のシャフト２１６は
孔２１０に蝋付けされ、ピンが１以上の電極２０６と電
導接触するようになっている。そのように、電導バイア
２０８はピン２１８に電気的に接続され、セラミック本
体を通る電導経路を供給する。
２１０はセラミック本体１００の大気側５２の表面に形
成される。その後、電導ピン２１８のシャフト２１６は
孔２１０に蝋付けされ、ピンが１以上の電極２０６と電
導接触するようになっている。そのように、電導バイア
２０８はピン２１８に電気的に接続され、セラミック本
体を通る電導経路を供給する。
【００２３】その後、バイア２０８は例えば、台１００
の表面１０４に取り付けられる電極１０８に接続され
る。そのように、電力はセラミック本体の大気側に加え
られることができ、電力はフィードスルーを通り電極１
０８に送られる。
の表面１０４に取り付けられる電極１０８に接続され
る。そのように、電力はセラミック本体の大気側に加え
られることができ、電力はフィードスルーを通り電極１
０８に送られる。
【００２４】本発明の第１の例示はセラミック本体の大
気側のピンコネクタ及びセラミック本体の真空側のバイ
アコネクタを示しているが、明らかに、ピンコネクタが
真空側で使用されることができ、バイアコネクタが大気
側で使用されることができる。その上さらに、フィード
スルーはまたセラミック本体の両側のピンコネクタ又は
セラミック本体の両側のバイアコネクタを備えて構成さ
れてもよい。
気側のピンコネクタ及びセラミック本体の真空側のバイ
アコネクタを示しているが、明らかに、ピンコネクタが
真空側で使用されることができ、バイアコネクタが大気
側で使用されることができる。その上さらに、フィード
スルーはまたセラミック本体の両側のピンコネクタ又は
セラミック本体の両側のバイアコネクタを備えて構成さ
れてもよい。
【００２５】図３は本発明の別の実施例の平面図を示し
ている。この実施例はセラミック本体（例えば、セラミ
ックウェーハ支持台）を備え、フィードスルー３０２は
真空側４００をセラミック本体３００の大気側４０２に
電気的に接続している。ピンから電極への直線（垂直）
接続よりむしろ、本発明のこの実施例はバイアコネクタ
３０４の位置から横にオフセットしたピンコネクタ３０
６の位置を有している。特に、台１００の支持表面に取
り付けられ中央に配置された電極１０８はオフセットフ
ィードスルー３０２を通り台の大気側４０２に接続され
る。
ている。この実施例はセラミック本体（例えば、セラミ
ックウェーハ支持台）を備え、フィードスルー３０２は
真空側４００をセラミック本体３００の大気側４０２に
電気的に接続している。ピンから電極への直線（垂直）
接続よりむしろ、本発明のこの実施例はバイアコネクタ
３０４の位置から横にオフセットしたピンコネクタ３０
６の位置を有している。特に、台１００の支持表面に取
り付けられ中央に配置された電極１０８はオフセットフ
ィードスルー３０２を通り台の大気側４０２に接続され
る。
【００２６】図４は図３の線４−４に沿って切断した別
の実施例の断面図を示している。この実施例では、オフ
セットフィードスルー３０２は一対の部分的なフィード
スルー３０４及び３０６を含んでいる。これらの部分的
なフィードスルーはお互いから横に離れており、バス電
極３０８により相互接続される。上述された方法では、
複数の同軸に配列された電極層３１６1、３１６2、３１
６3はセラミック本体３００内に形成されている。同様
に、複数の同軸に配列された電極層３１０1、３１０2、
及び３１０3はセラミック本体３００に形成されてい
る。電極３１６は電極３１０から横に外されている。２
セットの電極はバス３０８により相互接続されている。
バスはセラミック本体を形成するセラミック層の１つに
より電導トレースをシルクスクリーンすることにより形
成され、トレースの１端部は１セットの電極に電極を形
成し、トレースの他端部は電極の他のセットで電極を形
成するようになっている。そのように、バス３０８は２
セットの電極３１６及び３１０に相互接続する。一度、
セラミック層及び電導トレース／領域が組立てられる
と、本体は焼かれ、焼結され、セラミックを単一のセラ
ミック本体に硬化する。
の実施例の断面図を示している。この実施例では、オフ
セットフィードスルー３０２は一対の部分的なフィード
スルー３０４及び３０６を含んでいる。これらの部分的
なフィードスルーはお互いから横に離れており、バス電
極３０８により相互接続される。上述された方法では、
複数の同軸に配列された電極層３１６1、３１６2、３１
６3はセラミック本体３００内に形成されている。同様
に、複数の同軸に配列された電極層３１０1、３１０2、
及び３１０3はセラミック本体３００に形成されてい
る。電極３１６は電極３１０から横に外されている。２
セットの電極はバス３０８により相互接続されている。
バスはセラミック本体を形成するセラミック層の１つに
より電導トレースをシルクスクリーンすることにより形
成され、トレースの１端部は１セットの電極に電極を形
成し、トレースの他端部は電極の他のセットで電極を形
成するようになっている。そのように、バス３０８は２
セットの電極３１６及び３１０に相互接続する。一度、
セラミック層及び電導トレース／領域が組立てられる
と、本体は焼かれ、焼結され、セラミックを単一のセラ
ミック本体に硬化する。
【００２７】一度硬化すると、複数の電導バイア３１２
1、３１２2、３１２3及び３１２4はセラミック本体に垂
直に形成され、電極３１０を相互接続する。同様に、電
極３１６はバイア３１４1、３１４2、３１４3及び３１
４4により相互接続されている。セラミック本体１００
の表面３１８及び３２０は覆われ、残りの電導材料を除
去し、バイア３１４及び３１２を露出させる。代わり
に、これらの電導バイアはそれらの予め硬化された未焼
結状態（焼結前）のセラミック層を通り穿孔し、その
後、Ｔｉ、ＴｉＮ又はＷ等の金属を含む電導ペーストで
孔を充填することにより形成されてもよい。その後の焼
結はセラミック本体及びペーストを硬化させ、電極は垂
直電導バイアにより相互接続される。
1、３１２2、３１２3及び３１２4はセラミック本体に垂
直に形成され、電極３１０を相互接続する。同様に、電
極３１６はバイア３１４1、３１４2、３１４3及び３１
４4により相互接続されている。セラミック本体１００
の表面３１８及び３２０は覆われ、残りの電導材料を除
去し、バイア３１４及び３１２を露出させる。代わり
に、これらの電導バイアはそれらの予め硬化された未焼
結状態（焼結前）のセラミック層を通り穿孔し、その
後、Ｔｉ、ＴｉＮ又はＷ等の金属を含む電導ペーストで
孔を充填することにより形成されてもよい。その後の焼
結はセラミック本体及びペーストを硬化させ、電極は垂
直電導バイアにより相互接続される。
【００２８】一度、電導バイアが前述の処理の１つを使
用して形成されると、電極１０８及び３２２は従来の金
属被覆技術を使用してセラミック本体１００の表面に堆
積される。その後、電気接触ピン３２４は電導パッド３
２２に蝋付け又は半田付けされる。そのように、電流が
ピン３２４に加えられると、その電流はオフセットフィ
ードスルー３０２を通って電極１０８に流れる。
用して形成されると、電極１０８及び３２２は従来の金
属被覆技術を使用してセラミック本体１００の表面に堆
積される。その後、電気接触ピン３２４は電導パッド３
２２に蝋付け又は半田付けされる。そのように、電流が
ピン３２４に加えられると、その電流はオフセットフィ
ードスルー３０２を通って電極１０８に流れる。
【００２９】当然、表面実装型ピンを使用することより
むしろ、図２の電導ピンは表面実装型ピン３２４の代用
となることができるであろう。その上さらに、ピンは表
面実装型であるかどうかに拘らず、セラミック本体の真
空側で使用されることができるだろう。
むしろ、図２の電導ピンは表面実装型ピン３２４の代用
となることができるであろう。その上さらに、ピンは表
面実装型であるかどうかに拘らず、セラミック本体の真
空側で使用されることができるだろう。
【００３０】説明したような発明を製作及び使用するこ
とにより、電流はセラミック本体を介して供給されるこ
とができるが、セラミック本体の一方側の真空の完全性
は維持される。セラミック本体を通って延びるフィード
スルーを作り出すこの技術は如何なるセラミック本体に
も適用可能であるが、それは静電チャック及び又はセラ
ミックヒーターを備えたそれらを含むセラミックウェー
ハ支持台にとって特に重要性を有している。
とにより、電流はセラミック本体を介して供給されるこ
とができるが、セラミック本体の一方側の真空の完全性
は維持される。セラミック本体を通って延びるフィード
スルーを作り出すこの技術は如何なるセラミック本体に
も適用可能であるが、それは静電チャック及び又はセラ
ミックヒーターを備えたそれらを含むセラミックウェー
ハ支持台にとって特に重要性を有している。
【００３１】図５ａは本発明よる多層電極を備えた例示
的な薄層状セラミック本体の横断垂直部分断面図であ
る。この例示では、セラミック本体は例えば、セラミッ
クウェーハ支持台、すなわち、物理蒸着法等の半導体ウ
ェーハ処理システムのためのジョンソン−ラーベックの
静電チャックであってもよい。しかし、当業者はこの発
明がセラミック本体及び内部電極を必要とする如何なる
適用での使用も可能であることを以下の説明により認識
するであろう。
的な薄層状セラミック本体の横断垂直部分断面図であ
る。この例示では、セラミック本体は例えば、セラミッ
クウェーハ支持台、すなわち、物理蒸着法等の半導体ウ
ェーハ処理システムのためのジョンソン−ラーベックの
静電チャックであってもよい。しかし、当業者はこの発
明がセラミック本体及び内部電極を必要とする如何なる
適用での使用も可能であることを以下の説明により認識
するであろう。
【００３２】図５ａはセラミック本体５０４、セラミッ
ク本体に埋め込まれた電極５０６及び電気コネクタ５０
８又は接続ピンを備えている装置５０２を示している。
ク本体に埋め込まれた電極５０６及び電気コネクタ５０
８又は接続ピンを備えている装置５０２を示している。
【００３３】セラミック本体５０４はセラミック材料の
複数のスタック層５０４1、５０４2・・５０４7製で、
セラミック材料のスタック層２０４1、２０４2・・２０
４8が図１及び図２に示された台１００を形成するため
に上述したように製作されたのと同一の方法及び同一の
セラミック材料で製作されてもよい。
複数のスタック層５０４1、５０４2・・５０４7製で、
セラミック材料のスタック層２０４1、２０４2・・２０
４8が図１及び図２に示された台１００を形成するため
に上述したように製作されたのと同一の方法及び同一の
セラミック材料で製作されてもよい。
【００３４】電極５０６は複数の同軸に配列され（図５
ａの軸５０９に沿って配列され）平行に間隔をおいた電
極５０６1、５０６2・・５０４4を備え、複数の電極又
は電導層２０６1、２０６2・・２０６5が図２に示され
た複数の電導層又は電極２０６1、２０６2・・２０６5
を形成するために上述したように製作されたのと同一の
方法及び同一の電導材料で製作されてもよい。この方法
では、電極５０６は各層がＲＦ電流の一部分を処理する
ように配置される。そのように、ＲＦ電流は層５０
６1、５０６2・・５０４5の大きな累積表面により伝え
られる。
ａの軸５０９に沿って配列され）平行に間隔をおいた電
極５０６1、５０６2・・５０４4を備え、複数の電極又
は電導層２０６1、２０６2・・２０６5が図２に示され
た複数の電導層又は電極２０６1、２０６2・・２０６5
を形成するために上述したように製作されたのと同一の
方法及び同一の電導材料で製作されてもよい。この方法
では、電極５０６は各層がＲＦ電流の一部分を処理する
ように配置される。そのように、ＲＦ電流は層５０
６1、５０６2・・５０４5の大きな累積表面により伝え
られる。
【００３５】セラミック本体５０４と電極５０６の製作
後、孔５１２はセラミック本体５０４に一部分延びて適
切に形成され、電気コネクタの前端部又はピン５０８は
孔に挿入され、電極５０６3及び５０６4を例えば、蝋付
け又は半田付けすることにより、交差すると共に機械的
及び電気的に接続する。直接された電極に直接供給され
たＲＦエネルギは残りの（フローティング）電極層に容
量結合するので、ピン５０８はサブセットのすべての
層、例えば、７の内の２つ、又はちょうど１つと接触す
ることだけが必要である。
後、孔５１２はセラミック本体５０４に一部分延びて適
切に形成され、電気コネクタの前端部又はピン５０８は
孔に挿入され、電極５０６3及び５０６4を例えば、蝋付
け又は半田付けすることにより、交差すると共に機械的
及び電気的に接続する。直接された電極に直接供給され
たＲＦエネルギは残りの（フローティング）電極層に容
量結合するので、ピン５０８はサブセットのすべての
層、例えば、７の内の２つ、又はちょうど１つと接触す
ることだけが必要である。
【００３６】装置５０２は処理の間、半導体ウェーハを
支持するためのセラミック台として特に有用であり、高
温物理蒸着法でのウェーハ処理のために要求されるよう
な電極５０６及び電気コネクタ５０８にＲＦ電力を結合
するために特に有用である。これはウェーハに又はその
下にＲＦを供給し、プラズマから基板の方にイオンを引
き寄せることであることが理解されるだろう。電極５０
６は複数の比較的薄い電極５０６1、５０６2・・５０４
4を備え、少ない熱、及び又はチャックの特定の位置で
の熱応力の少ない集中で、電気コネクタ５０８及び電極
５０６にＲＦ電力の結合により作り出される。したがっ
て、セラミック本体５０４の亀裂又は破壊の傾向は、セ
ラミック本体５０４及び電極５０６が異なる膨張係数を
有していない場合でさえ、減少される。装置５０２がセ
ラミック台として具体化されることにより、装置５０２
は図１に示された取付孔１０６（又は他の取付けハード
ウェア）を備えた取付けフランジ１０２を備えているこ
とが理解されるであろう。
支持するためのセラミック台として特に有用であり、高
温物理蒸着法でのウェーハ処理のために要求されるよう
な電極５０６及び電気コネクタ５０８にＲＦ電力を結合
するために特に有用である。これはウェーハに又はその
下にＲＦを供給し、プラズマから基板の方にイオンを引
き寄せることであることが理解されるだろう。電極５０
６は複数の比較的薄い電極５０６1、５０６2・・５０４
4を備え、少ない熱、及び又はチャックの特定の位置で
の熱応力の少ない集中で、電気コネクタ５０８及び電極
５０６にＲＦ電力の結合により作り出される。したがっ
て、セラミック本体５０４の亀裂又は破壊の傾向は、セ
ラミック本体５０４及び電極５０６が異なる膨張係数を
有していない場合でさえ、減少される。装置５０２がセ
ラミック台として具体化されることにより、装置５０２
は図１に示された取付孔１０６（又は他の取付けハード
ウェア）を備えた取付けフランジ１０２を備えているこ
とが理解されるであろう。
【００３７】装置５０２は２セットの電極５０６ａ及び
５０６ｂと、電気接続ピン５０８ａ及び５０８ｂとを備
え、図５ｂに示されているようにお互いから横に間隔を
おいている。２つの電導バイア５１４ａ及び５１４ｂは
最下層の電極（５０６ａ4、５０６ｂ4）を各セットの電
極５０６ａ及び５０６ｂ内の最上層の電極（５０６
ａ1、５０６ｂ1）に直接接続するために使用される。こ
の特定の断面図では、中間層の電極（５０６ａ2、５０
６ａ3、５０６ｂ2、５０６ｂ3）はバイア５１４ａ及び
５１４ｂの回りの「破壊（broken）」として示され、こ
れらの電極（５０６ａ2、５０６ａ3、５０６ｂ2及び５
０６ｂ3）と電導バイア５１４ａ及び５１４ｂとの間に
直接の接続がないことを強調している。この実施例で
は、装置５０２はＲＦバイアスされた静電チャックとし
て特に有用であり、静電的に半導体ウェーハを保持する
と共にウェーハをバイアスする。ＲＦ及びＤＣ両方の電
圧は２つの電気接続ピン５０８ａ及び５０８ｂに供給さ
れる。この二極式ＥＳＣ構成では、２つのピン（５０８
ａ、５０８ｂ）及び最上の電極（５０６ａ1、５０６
ｂ1）に加えられたＤＣ電圧はジョンソン−ラーベック
効果により半導体ウェーハを装置５０２に引き寄せるた
めに使用される。一対の接続ピン（５０８ａ、５０８
ｂ）に加えられると共に結合されたＲＦ電力はウェーは
処理に必要なＲＦバイアスを供給する。図５ｂに示され
ているように、ピン５０８ａ及び５０８ｂは２つの最下
電極５０６ａ4及び５０６ｂ4に電気的に接続される。こ
の構成では、最下電極５０６ａ4及び５０６ｂ4からのＲ
Ｆ電力は２つの電導バイア（５１４ａ、５１４ｂ）を通
って最上の電極（５０６ａ1、５０６ｂ1）、及び他のフ
ローティング電極（５０６ａ2、５０６ｂ2、５０６
ａ3、５０６ｂ3）を介して容量結合に直接接続すること
によりチャックの最上部に結合される。その後、このＲ
Ｆバイアスは最上の電極５０６ａ1及び５０６ｂ1を通っ
て全体のウェーハに結合される。再び、多層電極を通っ
てそのように分配されたＲＦ結合は、単一電極だけが使
用される時に過度の熱から起こる局部熱応力を最小にす
ることができる。図５ｂに示された実施例は前述された
同じ処理ステップ（材料層をスタックすること、電導バ
イアを穿孔すると共に充填すること、及び焼結するこ
と）の異なる組合せを使用して製作されてもよいことが
理解される。例えば、この実施例は各セラミック層５０
４i（ｉ＝２〜７）と電極層５０６ａi及び５０６ｂ
i（ｉ＝２〜４）を適切な手順でスタックし、電導バイ
ア５１４ａ、５１４ｂを形成し、電極５０６ａ1、５０
６ｂ1のシルクスクリーンが続き、電極５０６ａ1、５０
６ｂ1の最上部にセラミック層５０４1をスタックし、全
体構造を焼結することにより製作されてもよい。
５０６ｂと、電気接続ピン５０８ａ及び５０８ｂとを備
え、図５ｂに示されているようにお互いから横に間隔を
おいている。２つの電導バイア５１４ａ及び５１４ｂは
最下層の電極（５０６ａ4、５０６ｂ4）を各セットの電
極５０６ａ及び５０６ｂ内の最上層の電極（５０６
ａ1、５０６ｂ1）に直接接続するために使用される。こ
の特定の断面図では、中間層の電極（５０６ａ2、５０
６ａ3、５０６ｂ2、５０６ｂ3）はバイア５１４ａ及び
５１４ｂの回りの「破壊（broken）」として示され、こ
れらの電極（５０６ａ2、５０６ａ3、５０６ｂ2及び５
０６ｂ3）と電導バイア５１４ａ及び５１４ｂとの間に
直接の接続がないことを強調している。この実施例で
は、装置５０２はＲＦバイアスされた静電チャックとし
て特に有用であり、静電的に半導体ウェーハを保持する
と共にウェーハをバイアスする。ＲＦ及びＤＣ両方の電
圧は２つの電気接続ピン５０８ａ及び５０８ｂに供給さ
れる。この二極式ＥＳＣ構成では、２つのピン（５０８
ａ、５０８ｂ）及び最上の電極（５０６ａ1、５０６
ｂ1）に加えられたＤＣ電圧はジョンソン−ラーベック
効果により半導体ウェーハを装置５０２に引き寄せるた
めに使用される。一対の接続ピン（５０８ａ、５０８
ｂ）に加えられると共に結合されたＲＦ電力はウェーは
処理に必要なＲＦバイアスを供給する。図５ｂに示され
ているように、ピン５０８ａ及び５０８ｂは２つの最下
電極５０６ａ4及び５０６ｂ4に電気的に接続される。こ
の構成では、最下電極５０６ａ4及び５０６ｂ4からのＲ
Ｆ電力は２つの電導バイア（５１４ａ、５１４ｂ）を通
って最上の電極（５０６ａ1、５０６ｂ1）、及び他のフ
ローティング電極（５０６ａ2、５０６ｂ2、５０６
ａ3、５０６ｂ3）を介して容量結合に直接接続すること
によりチャックの最上部に結合される。その後、このＲ
Ｆバイアスは最上の電極５０６ａ1及び５０６ｂ1を通っ
て全体のウェーハに結合される。再び、多層電極を通っ
てそのように分配されたＲＦ結合は、単一電極だけが使
用される時に過度の熱から起こる局部熱応力を最小にす
ることができる。図５ｂに示された実施例は前述された
同じ処理ステップ（材料層をスタックすること、電導バ
イアを穿孔すると共に充填すること、及び焼結するこ
と）の異なる組合せを使用して製作されてもよいことが
理解される。例えば、この実施例は各セラミック層５０
４i（ｉ＝２〜７）と電極層５０６ａi及び５０６ｂ
i（ｉ＝２〜４）を適切な手順でスタックし、電導バイ
ア５１４ａ、５１４ｂを形成し、電極５０６ａ1、５０
６ｂ1のシルクスクリーンが続き、電極５０６ａ1、５０
６ｂ1の最上部にセラミック層５０４1をスタックし、全
体構造を焼結することにより製作されてもよい。
【００３８】別の実施例が図６に示されているが、ピン
６０８はチャック本体５０４内の最下層電極６０６4と
交差するために示されている。電導バイア６１４ａ、６
１４ｂ、６１４ｃ及び６１４ｄにより示されているよう
に、多数の直接接続はこの最下電極６０６4と最上電極
６０６1との間に形成されている。再度、中間電極６０
６3及び６０６2はこれらの電導バイア６１４ａ、６１４
ｂ、６１４ｃ及び６１４ｄの回りの「破壊（broken）」
として示され、これらの電極（６０６3及び６０６2）と
電導バイア（６１４ａ、６１４ｂ、６１４ｃ及び６１４
ｄ）との間に直接の接続がないことを強調している。図
５ｂの実施例と同様に、ＲＦとＤＣの両方の電力はピン
６０８に供給されてもよい。前述したように、ＲＦ電力
の容量結合中間電極６０６3及び６０６2を介して起こ
る。ＤＣ及びＲＦ電力は共にバイア６１４ａ、６１４
ｂ、６１４ｃ及び６１４ｄにより供給された多数の直接
接続を通って最上電極６０６1に結合される。再度、そ
のような構成は、電力が単一接続だけに集中した場合に
起こることがある局部熱応力のためチャックの破壊の可
能性を最小にする。
６０８はチャック本体５０４内の最下層電極６０６4と
交差するために示されている。電導バイア６１４ａ、６
１４ｂ、６１４ｃ及び６１４ｄにより示されているよう
に、多数の直接接続はこの最下電極６０６4と最上電極
６０６1との間に形成されている。再度、中間電極６０
６3及び６０６2はこれらの電導バイア６１４ａ、６１４
ｂ、６１４ｃ及び６１４ｄの回りの「破壊（broken）」
として示され、これらの電極（６０６3及び６０６2）と
電導バイア（６１４ａ、６１４ｂ、６１４ｃ及び６１４
ｄ）との間に直接の接続がないことを強調している。図
５ｂの実施例と同様に、ＲＦとＤＣの両方の電力はピン
６０８に供給されてもよい。前述したように、ＲＦ電力
の容量結合中間電極６０６3及び６０６2を介して起こ
る。ＤＣ及びＲＦ電力は共にバイア６１４ａ、６１４
ｂ、６１４ｃ及び６１４ｄにより供給された多数の直接
接続を通って最上電極６０６1に結合される。再度、そ
のような構成は、電力が単一接続だけに集中した場合に
起こることがある局部熱応力のためチャックの破壊の可
能性を最小にする。
【００３９】したがって、セラミック本体を通るフィー
ドスルー接続と多層電極を備えた薄層状のセラミック本
体を供給する新規な装置を示すと共に説明している。し
かし、主題の発明の多くの変更、修正、変形及び他の使
用及び適用は、明細書及びその実施例を開示する添付し
た図面を考慮した後に当業者であれば明らかとなる。例
えば、そのような多層電極の配列はまたプラズマエッチ
ング又は静電チャックを使用する堆積処理に適用可能で
ある。本発明の精神及び範囲から逸脱しないすべてのそ
のような変更、修正、変形及び他の使用及び適用は本発
明により保護されると考えられ、前記特許請求の範囲に
よってのみ限定される。
ドスルー接続と多層電極を備えた薄層状のセラミック本
体を供給する新規な装置を示すと共に説明している。し
かし、主題の発明の多くの変更、修正、変形及び他の使
用及び適用は、明細書及びその実施例を開示する添付し
た図面を考慮した後に当業者であれば明らかとなる。例
えば、そのような多層電極の配列はまたプラズマエッチ
ング又は静電チャックを使用する堆積処理に適用可能で
ある。本発明の精神及び範囲から逸脱しないすべてのそ
のような変更、修正、変形及び他の使用及び適用は本発
明により保護されると考えられ、前記特許請求の範囲に
よってのみ限定される。
【図１】本発明を含むセラミックウェーハ支持台の平面
図である。
図である。
【図２】図１の線２−２に沿って切断したセラミックウ
ェーハ支持台の部分断面図である。
ェーハ支持台の部分断面図である。
【図３】本発明の別の実施例を含むセラミックウェーハ
支持台の平面図である。
支持台の平面図である。
【図４】図３の線４−４に沿って切断したセラミックウ
ェーハ支持台の部分断面図である。
ェーハ支持台の部分断面図である。
【図５ａ】セラミックウェーハ支持台のさらなる実施例
の部分断面図である。
の部分断面図である。
【図５ｂ】本発明を使用する二極式静電チャックの別の
実施例の断面図である。
実施例の断面図である。
【図６】電極間に多数の電導バイアを有する静電チャッ
クの別の実施例の断面図である。
クの別の実施例の断面図である。
Claims (23)
- 【請求項１】セラミック本体と電極を備えた装置であっ
て、 セラミック本体と、該セラミック本体に埋め込まれた複
数の平行に間隔をおいた電極を備えた電極と、 前記セラミック本体の内側に部分的に延びて、交差し、
前記複数の平行に間隔をおいた電極の少なくとも１つの
電極に機械的及び電気的に接続される電気コネクタとを
備えたことを特徴とする装置。 - 【請求項２】前記セラミック本体はセラミックの複数の
焼結層を備えている請求項１に記載の装置。 - 【請求項３】前記焼結セラミックは焼結アルミニウム窒
化物である請求項２に記載の装置。 - 【請求項４】前記電極は凝固した電導材料の複数の平行
に間隔をおいた層を備えている請求項１に記載の装置。 - 【請求項５】前記凝固した電導材料は凝固したタングス
テン合金である請求項４に記載の装置。 - 【請求項６】前記電気的コネクタは交差し、前記複数の
電極の少なくとも２個の電極に機械的及び電気的に相互
接続されている請求項１に記載の装置。 - 【請求項７】前記複数の平行に間隔をおいた電極は第１
の複数と第２の複数を備え、前記電気コネクタは前記セ
ラミック本体に部分的に延び、前記第１の複数の電極と
機械的及び電気的に相互接続し、前記電気コネクタは中
間の前記第２の複数の電極にある前記焼結したセラミッ
ク層の一部分により前記第２の複数の電極に容量的及び
電気的に結合されている請求項１に記載の装置。 - 【請求項８】前記複数の平行に間隔をおいた電極内の最
も上の電極は前記電極の少なくとも１つに直接接続さ
れ、前記電気コネクタにより交差されると共に接続され
る請求項１に記載の装置。 - 【請求項９】前記電気コネクタにより交差されると共に
接続される前記１つの電極は前記複数の平行に間隔をお
いた電極内の最も下の電極であり、該最も下の電極は前
記複数の平行に間隔をおいた電極内の最も上の電極に直
接接続されている請求項１に記載の装置。 - 【請求項１０】セラミック本体及び電極を製造する方法
であって、 セラミック材料の複数の層を供給し、 セラミック材料の前記複数の層の選択されたものに電導
材料の複数の整列され平行に間隔をおいた層を堆積し、 セラミック材料の前記複数の層を焼結し、前記セラミッ
ク本体を形成し、前記焼結の間に前記堆積された電導材
料の層を凝固することにより該堆積された電導材料の層
から複数の平行に間隔をおいた電極を形成し、 前記セラミック本体に部分的及び垂直に延びる穿孔を形
成し、 前記穿孔に電導部材を挿入し、 前記電気接続部材を堆積された材料の前記凝固層の少な
くとも１つと機械的及び電気的に相互接続することを特
徴とする方法。 - 【請求項１１】前記堆積ステップは前記複数のセラミッ
ク材料の層から選択されたものに電導材料の複数の整列
され平行に間隔をおいた層をシルクスクリーンするステ
ップである請求項１０に記載の方法。 - 【請求項１２】前記堆積ステップは前記複数のセラミッ
ク材料の層から選択されたものにチタニウム、チタニウ
ム窒化物、又はタングステン等の金属を含む電導ペース
トの複数の整列され平行に間隔をおいた層をシルクスク
リーンするステップである請求項１０に記載の方法。 - 【請求項１３】前記焼結ステップは窒素大気内に約２０
００℃の複数のアルミ窒化物層を焼結し、前記セラミッ
ク本体を形成するステップである請求項１０に記載の方
法。 - 【請求項１４】前記電気接続部材を前記堆積された材料
の凝固層の少なくとも１つと機械的及び電気的に相互接
続する前記ステップは前記電気接続部材を前記堆積材料
の凝固層の少なくとも１つに半田付けするステップであ
る請求項１０に記載の方法。 - 【請求項１５】前記電気接続部材を前記堆積された材料
の凝固層の少なくとも１つに機械的及び電気的に相互接
続する前記ステップは前記電気接続部材を前記堆積され
た材料の凝固層の少なくとも１つに蝋付けするステップ
である請求項１０に記載の方法。 - 【請求項１６】セラミック本体及び電極を製造する方法
であって、 複数のセラミック材料の層を供給し、 前記複数のセラミック材料の層から選択されたものに電
導材料の複数の整列され平行に間隔をおいた層を堆積
し、 前記複数のセラミック材料の層の少なくとも１つを垂直
に通って延び、電導材料の前記複数の層の少なくとも１
つと交差する少なくとも１つの穿孔を形成し、前記穿孔
を電導ペーストで充填し、 前記複数のセラミック材料層を焼結し、前記セラミック
本体を形成し、前記焼結の間に前記堆積された電導材料
の層を凝固することにより前記堆積された電導材料の層
から複数の平行に間隔をおいた電極を形成し、前記電導
ペーストを前記堆積された電導材料の凝固層の少なくと
も１つと機械的及び電気的に相互接続するようになって
いることを特徴とする方法。 - 【請求項１７】前記堆積ステップはセラミック材料の前
記複数の層から選択されたものに電導材料の複数の整列
され平行に間隔をおいた層をシルクスクリーンするステ
ップである請求項１６に記載の方法。 - 【請求項１８】前記電導ペーストはチタニウム、チタニ
ウム窒化物又はタングステンのような金属を含む請求項
１６に記載の方法。 - 【請求項１９】前記焼結ステップは窒素大気内で約２０
００℃で複数のアルミニウム窒化物層を焼結し、前記セ
ラミック本体を形成するステップである請求項１６に記
載の方法。 - 【請求項２０】セラミック本体及び電極を製造する方法
であって、 複数のセラミック材料の層と複数の電導材料の層を供給
し、 前記複数のセラミック材料の層の少なくとも１つ及び前
記電導材料の層の少なくとも１つを通る穿孔を形成し、 前記複数のセラミック材料の層の前記穿孔を前記複数の
電導材料の層の前記穿孔と整列させ、 前記複数のセラミック材料の層から選択されたものに電
導材料の前記複数の整列され平行に間隔をおいた層を堆
積し、 前記穿孔を電導ペーストで充填し、 前記複数のセラミック材料層を焼結し、前記セラミック
本体を形成し、前記焼結の間に前記堆積された電導材料
の層を凝固することにより前記堆積された電導材料の層
から複数の平行に間隔をおいた電極を形成し、前記電導
ペーストを前記堆積された電導材料の凝固層の少なくと
も１つと機械的及び電気的に相互接続するようになって
いることを特徴とする方法。 - 【請求項２１】前記堆積ステップはセラミック材料の前
記複数の層から選択されたものに電導材料の複数の整列
され平行に間隔をおいた層をシルクスクリーンするステ
ップである請求項２０に記載の方法。 - 【請求項２２】前記電導ペーストはチタニウム、チタニ
ウム窒化物又はタングステンのような金属を含む請求項
２０に記載の方法。 - 【請求項２３】前記焼結ステップは窒素大気内で約２０
００℃で複数のアルミニウム窒化物層を焼結し、前記セ
ラミック本体を形成するステップである請求項２０に記
載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/251697 | 1999-02-17 | ||
| US09/251,697 US6303879B1 (en) | 1997-04-01 | 1999-02-17 | Laminated ceramic with multilayer electrodes and method of fabrication |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012087521A Division JP5475824B2 (ja) | 1999-02-17 | 2012-04-06 | 多層電極を有する薄板状セラミック及び製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007190A true JP2001007190A (ja) | 2001-01-12 |
| JP5004376B2 JP5004376B2 (ja) | 2012-08-22 |
Family
ID=22953036
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000104115A Expired - Lifetime JP5004376B2 (ja) | 1999-02-17 | 2000-02-17 | 多層電極を有する薄板状セラミック及び製造方法 |
| JP2012087521A Expired - Lifetime JP5475824B2 (ja) | 1999-02-17 | 2012-04-06 | 多層電極を有する薄板状セラミック及び製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012087521A Expired - Lifetime JP5475824B2 (ja) | 1999-02-17 | 2012-04-06 | 多層電極を有する薄板状セラミック及び製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6303879B1 (ja) |
| EP (1) | EP1030364A3 (ja) |
| JP (2) | JP5004376B2 (ja) |
| KR (1) | KR100682172B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008059823A (ja) * | 2006-08-30 | 2008-03-13 | Kyocera Corp | 気密端子 |
| JP2008153543A (ja) * | 2006-12-19 | 2008-07-03 | Shinko Electric Ind Co Ltd | 静電チャック |
| JPWO2020195636A1 (ja) * | 2019-03-22 | 2020-10-01 | ||
| WO2022255118A1 (ja) * | 2021-06-01 | 2022-12-08 | 東京エレクトロン株式会社 | プラズマ処理装置及び基板支持器 |
| JP7550685B2 (ja) | 2021-03-17 | 2024-09-13 | 新光電気工業株式会社 | 静電チャック及び基板固定装置 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6189209B1 (en) * | 1998-10-27 | 2001-02-20 | Texas Instruments Incorporated | Method for reducing via resistance in small high aspect ratio holes filled using aluminum extrusion |
| EP1124256A1 (en) * | 1999-11-10 | 2001-08-16 | Ibiden Co., Ltd. | Ceramic substrate |
| US6603650B1 (en) * | 1999-12-09 | 2003-08-05 | Saint-Gobain Ceramics And Plastics, Inc. | Electrostatic chuck susceptor and method for fabrication |
| WO2001043184A2 (en) | 1999-12-09 | 2001-06-14 | Saint-Gobain Ceramics & Plastics, Inc. | Electrostatic chucks with flat film electrode |
| US6723274B1 (en) | 1999-12-09 | 2004-04-20 | Saint-Gobain Ceramics & Plastics, Inc. | High-purity low-resistivity electrostatic chucks |
| US6593535B2 (en) * | 2001-06-26 | 2003-07-15 | Teradyne, Inc. | Direct inner layer interconnect for a high speed printed circuit board |
| DE10205450A1 (de) * | 2002-02-08 | 2003-08-28 | Infineon Technologies Ag | Schaltungsträger und Herstellung desselben |
| KR100497953B1 (ko) * | 2002-08-05 | 2005-06-29 | 한국화학연구원 | 전도성 세라믹 전극 및 이를 포함하는 정전척 |
| DE102004041049A1 (de) * | 2004-07-02 | 2006-01-26 | VenTec Gesellschaft für Venturekapital und Unternehmensberatung mbH | Mobiler, elektrostatischer Substrathalter und Verfahren zur Herstellung des Substrathalters |
| US20060118332A1 (en) * | 2004-12-02 | 2006-06-08 | Litton Systems, Inc. | Multilayered circuit board for high-speed, differential signals |
| JP2008108703A (ja) * | 2006-09-28 | 2008-05-08 | Covalent Materials Corp | 面状ヒータ及びこのヒータを備えた半導体熱処理装置 |
| KR101398634B1 (ko) * | 2008-07-11 | 2014-05-22 | 삼성전자주식회사 | 배선 구조체 및 이를 채택하는 전자 소자 |
| KR100907864B1 (ko) * | 2008-09-30 | 2009-07-14 | 주식회사 아이엠텍 | 격리 저항을 구비하는 프로브 카드용 스페이스 트랜스포머 및 그 제조 방법 |
| US8378495B2 (en) * | 2009-08-10 | 2013-02-19 | Texas Instruments Incorporated | Integrated circuit (IC) having TSVS with dielectric crack suppression structures |
| JP2011082450A (ja) * | 2009-10-09 | 2011-04-21 | Elpida Memory Inc | 半導体装置及びこれを備える情報処理システム |
| JP5348439B2 (ja) * | 2011-09-30 | 2013-11-20 | Ｔｏｔｏ株式会社 | 静電チャック |
| CN103050859B (zh) * | 2011-10-14 | 2015-05-13 | 利宝嘉电业(深圳)有限公司 | 音频信号插头自动化生产工艺及其设备 |
| JP6196612B2 (ja) | 2012-03-07 | 2017-09-13 | 日本特殊陶業株式会社 | 搬送装置およびセラミック部材 |
| US9518326B2 (en) | 2013-10-21 | 2016-12-13 | Applied Materials, Inc. | Method for forming an electrostatic chuck using film printing technology |
| US9101038B2 (en) | 2013-12-20 | 2015-08-04 | Lam Research Corporation | Electrostatic chuck including declamping electrode and method of declamping |
| US9374910B2 (en) * | 2013-12-31 | 2016-06-21 | International Business Machines Corporation | Printed circuit board copper plane repair |
| KR101541051B1 (ko) * | 2014-03-24 | 2015-07-31 | (주)보부하이테크 | 다층 전극 구조를 갖는 정전척의 제조방법 및 이에 의해 제조된 다층 전극 구조를 갖는 정전척 |
| US10002782B2 (en) | 2014-10-17 | 2018-06-19 | Lam Research Corporation | ESC assembly including an electrically conductive gasket for uniform RF power delivery therethrough |
| US9673025B2 (en) * | 2015-07-27 | 2017-06-06 | Lam Research Corporation | Electrostatic chuck including embedded faraday cage for RF delivery and associated methods for operation, monitoring, and control |
| KR102513443B1 (ko) * | 2016-03-15 | 2023-03-24 | 삼성전자주식회사 | 정전 척 및 그를 포함하는 기판 처리 장치 |
| TWI641078B (zh) * | 2016-05-31 | 2018-11-11 | 日商日本特殊陶業股份有限公司 | Laminated heating element |
| US10892179B2 (en) * | 2016-11-08 | 2021-01-12 | Lam Research Corporation | Electrostatic chuck including clamp electrode assembly forming portion of Faraday cage for RF delivery and associated methods |
| US11289355B2 (en) | 2017-06-02 | 2022-03-29 | Lam Research Corporation | Electrostatic chuck for use in semiconductor processing |
| CN110720138A (zh) * | 2017-06-22 | 2020-01-21 | 应用材料公司 | 用于晶粒接合应用的静电载具 |
| WO2020195930A1 (ja) * | 2019-03-28 | 2020-10-01 | 京セラ株式会社 | 基体構造体及びウエハ載置装置 |
| JP7293381B2 (ja) * | 2019-10-18 | 2023-06-19 | 京セラ株式会社 | 構造体および加熱装置 |
| JP2022148714A (ja) * | 2021-03-24 | 2022-10-06 | 新光電気工業株式会社 | 静電チャック、基板固定装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0348495A (ja) * | 1989-07-17 | 1991-03-01 | Nec Corp | 多層セラミツク基板 |
| JPH0473950A (ja) * | 1990-07-16 | 1992-03-09 | Toto Ltd | 静電チャック |
| JPH09213455A (ja) * | 1996-02-05 | 1997-08-15 | Kyocera Corp | ウエハ保持装置の給電構造 |
| JPH1091099A (ja) * | 1996-09-18 | 1998-04-10 | Toshiba Corp | 液晶表示装置 |
| JPH10326823A (ja) * | 1997-04-01 | 1998-12-08 | Applied Materials Inc | セラミック体のための導電性フィードスルー及びその製造方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3346689A (en) | 1965-01-29 | 1967-10-10 | Philco Ford Corp | Multilayer circuit board suing epoxy cards and silver epoxy connectors |
| US4095866A (en) | 1977-05-19 | 1978-06-20 | Ncr Corporation | High density printed circuit board and edge connector assembly |
| US4456786A (en) * | 1979-11-19 | 1984-06-26 | James C. Kyle | Terminal assembly for heart pacemaker |
| FR2567684B1 (fr) | 1984-07-10 | 1988-11-04 | Nec Corp | Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication |
| JPH0760849B2 (ja) | 1986-06-05 | 1995-06-28 | 東陶機器株式会社 | 静電チャック板 |
| JPS63193844U (ja) * | 1987-05-30 | 1988-12-14 | ||
| JPH01171229A (ja) * | 1987-12-25 | 1989-07-06 | Hitachi Ltd | 不揮発性半導体記憶装置 |
| JP2610487B2 (ja) * | 1988-06-10 | 1997-05-14 | 株式会社日立製作所 | セラミック積層回路基板 |
| JPH03163849A (ja) | 1990-11-07 | 1991-07-15 | Toshiba Mach Co Ltd | 静電チャック |
| US5191506A (en) | 1991-05-02 | 1993-03-02 | International Business Machines Corporation | Ceramic electrostatic chuck |
| US5155652A (en) | 1991-05-02 | 1992-10-13 | International Business Machines Corporation | Temperature cycling ceramic electrostatic chuck |
| JP3079699B2 (ja) * | 1991-11-08 | 2000-08-21 | 石川島播磨重工業株式会社 | アークヒータにおけるガス注入方法及びアークヒータ |
| JP2960276B2 (ja) * | 1992-07-30 | 1999-10-06 | 株式会社東芝 | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 |
| JPH06148687A (ja) * | 1992-11-12 | 1994-05-27 | Casio Comput Co Ltd | 液晶駆動装置 |
| US5450290A (en) | 1993-02-01 | 1995-09-12 | International Business Machines Corporation | Printed circuit board with aligned connections and method of making same |
| JP3170101B2 (ja) * | 1993-04-15 | 2001-05-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPH0731349U (ja) * | 1993-11-15 | 1995-06-13 | 太陽誘電株式会社 | 発熱体 |
| JP3134674B2 (ja) * | 1994-09-09 | 2001-02-13 | 三菱電機株式会社 | ガス絶縁電気機器の電圧検出装置 |
| JP2573809B2 (ja) * | 1994-09-29 | 1997-01-22 | 九州日本電気株式会社 | 電子部品内蔵のマルチチップモジュール |
| US5886863A (en) * | 1995-05-09 | 1999-03-23 | Kyocera Corporation | Wafer support member |
| US5656093A (en) | 1996-03-08 | 1997-08-12 | Applied Materials, Inc. | Wafer spacing mask for a substrate support chuck and method of fabricating same |
-
1999
- 1999-02-17 US US09/251,697 patent/US6303879B1/en not_active Expired - Lifetime
-
2000
- 2000-02-15 EP EP00301157A patent/EP1030364A3/en not_active Withdrawn
- 2000-02-17 JP JP2000104115A patent/JP5004376B2/ja not_active Expired - Lifetime
- 2000-02-17 KR KR1020000007504A patent/KR100682172B1/ko active IP Right Grant
-
2012
- 2012-04-06 JP JP2012087521A patent/JP5475824B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0348495A (ja) * | 1989-07-17 | 1991-03-01 | Nec Corp | 多層セラミツク基板 |
| JPH0473950A (ja) * | 1990-07-16 | 1992-03-09 | Toto Ltd | 静電チャック |
| JPH09213455A (ja) * | 1996-02-05 | 1997-08-15 | Kyocera Corp | ウエハ保持装置の給電構造 |
| JPH1091099A (ja) * | 1996-09-18 | 1998-04-10 | Toshiba Corp | 液晶表示装置 |
| JPH10326823A (ja) * | 1997-04-01 | 1998-12-08 | Applied Materials Inc | セラミック体のための導電性フィードスルー及びその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008059823A (ja) * | 2006-08-30 | 2008-03-13 | Kyocera Corp | 気密端子 |
| JP2008153543A (ja) * | 2006-12-19 | 2008-07-03 | Shinko Electric Ind Co Ltd | 静電チャック |
| JPWO2020195636A1 (ja) * | 2019-03-22 | 2020-10-01 | ||
| WO2020195636A1 (ja) * | 2019-03-22 | 2020-10-01 | 京セラ株式会社 | ウエハ載置構造体、ウエハ載置装置及び基体構造体 |
| JP7550685B2 (ja) | 2021-03-17 | 2024-09-13 | 新光電気工業株式会社 | 静電チャック及び基板固定装置 |
| WO2022255118A1 (ja) * | 2021-06-01 | 2022-12-08 | 東京エレクトロン株式会社 | プラズマ処理装置及び基板支持器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5475824B2 (ja) | 2014-04-16 |
| KR100682172B1 (ko) | 2007-02-12 |
| JP5004376B2 (ja) | 2012-08-22 |
| JP2012142615A (ja) | 2012-07-26 |
| US6303879B1 (en) | 2001-10-16 |
| EP1030364A2 (en) | 2000-08-23 |
| EP1030364A3 (en) | 2003-09-03 |
| KR20000062564A (ko) | 2000-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5475824B2 (ja) | 多層電極を有する薄板状セラミック及び製造方法 | |
| JP4354545B2 (ja) | セラミック体のための導電性フィードスルー及びその製造方法 | |
| US9779975B2 (en) | Electrostatic carrier for thin substrate handling | |
| KR100648327B1 (ko) | 세라믹 및 금속을 일체식으로 소결하여 형성한 정전기 척 | |
| US20040173161A1 (en) | Wafer handling apparatus and method of manufacturing thereof | |
| TWI429006B (zh) | 三維積體電路之製造方法、設備及系統 | |
| KR100742487B1 (ko) | 하부 전극 구조 및 그것을 이용한 플라즈마 처리 장치 | |
| JP2000208596A (ja) | 向上したｒｆ配電を有する静電気チャック | |
| JP4858319B2 (ja) | ウェハ保持体の電極接続構造 | |
| KR101397133B1 (ko) | 정전척의 제조방법 | |
| JP4463363B2 (ja) | 下部電極構造およびそれを用いたプラズマ処理装置 | |
| JP3370489B2 (ja) | 静電チャック | |
| JP2001345372A (ja) | ウエハ支持部材及びその製造方法 | |
| KR101397132B1 (ko) | 정전척의 제조방법 | |
| KR102650161B1 (ko) | 세라믹 서셉터 | |
| JP2019040939A (ja) | ウエハ載置台 | |
| US11990322B2 (en) | Ceramic susceptor | |
| KR20230138930A (ko) | 세라믹 기판, 세라믹 기판의 제조 방법, 정전 척, 기판 고정 장치, 및 반도체 장치용 패키지 | |
| US6454917B1 (en) | High throughput and high performance copper electroplating tool |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100303 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101209 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120106 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120112 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120206 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120522 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5004376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |